techlibs/gatemate/cells_sim.v

657 	wire wea  = A_WE_INV ^ A_WE;  net
724 						if (ena && wea && A_BM[k]) memory[addra+k] <= A_DI[k];
727 						if (ena && wea && B_BM[k-20]) memory[addra+k] <= B_DI[k-20];
737 						if (enb && !wea) A_DO_out[k] <= memory[addrb+k];
740 						if (enb && !wea) B_DO_out[k-20] <= memory[addrb+k];
750 					if (ena && wea && A_BM[i]) memory[addra+i] <= A_DI[i];
753 						if (ena && !wea) A_DO_out[i] <= memory[addra+i];
757 							if (wea && A_BM[i]) begin
1192 	wire wea  = A_WE_INV ^ A_WE;  net
1265 						if (ena && wea && A_BM[k]) memory[addra+k] <= A_DI[k];
1268 						if (ena && wea && B_BM[k-40]) memory[addra+k] <= B_DI[k-40];
1278 						if (enb && !wea) A_DO_out[k] <= memory[addrb+k];
1281 						if (enb && !wea) B_DO_out[k-40] <= memory[addrb+k];
1302 					A_CO = ((wea && A_BM[0]) ? (A_DI[0]) : (memory[addra]));
1322 						if (ena && wea && A_BM[i])
1327 						if (ena && !wea) begin
1340 									A_DO_out[i] <= ((wea && A_BM[i]) ? (A_DI[i]) : (memory[addra+i]));
1346 								A_DO_out[i] <= ((wea && A_BM[i]) ? (A_DI[i]) : (memory[addra+i]));