15 #define F1_REG1(instr) ((instr) & 0x1F)  argument
16 #define F1_REG2(instr) (((instr) & 0xF800) >> 11)  argument
18 #define F1_RN1(instr) (V850_REG_NAMES[F1_REG1(instr)])  argument
19 #define F1_RN2(instr) (V850_REG_NAMES[F1_REG2(instr)])  argument
22 #define F2_IMM(instr) F1_REG1(instr)  argument
23 #define F2_REG2(instr) F1_REG2(instr)  argument
25 #define F2_RN2(instr) (V850_REG_NAMES[F2_REG2(instr)])  argument
28 #define F3_COND(instr) ((instr) & 0xF)  argument
29 #define F3_DISP(instr) (((instr) & 0x70) >> 4) | (((instr) & 0xF800) >> 7)  argument
32 #define F4_DISP(instr) ((instr) & 0x3F)  argument
33 #define F4_REG2(instr) F1_REG2(instr)  argument
35 #define F4_RN2(instr) (V850_REG_NAMES[F4_REG2(instr)])  argument
38 #define F5_REG2(instr) F1_REG2(instr)  argument
39 #define F5_DISP(instr) ((((ut32)(instr) & 0xffff) << 31) | (((ut32)(instr) & 0xffff0000) << 1))  argument
40 #define F5_RN2(instr) (V850_REG_NAMES[F5_REG2(instr)])  argument
43 #define F6_REG1(instr) F1_REG1(instr)  argument
44 #define F6_REG2(instr) F1_REG2(instr)  argument
45 #define F6_IMM(instr) (((instr) & 0xFFFF0000) >> 16)  argument
47 #define F6_RN1(instr) (V850_REG_NAMES[F6_REG1(instr)])  argument
48 #define F6_RN2(instr) (V850_REG_NAMES[F6_REG2(instr)])  argument
51 #define F7_REG1(instr) F1_REG1(instr)  argument
52 #define F7_REG2(instr) F1_REG2(instr)  argument
53 #define F7_DISP(instr) F6_IMM(instr)  argument
55 #define F7_RN1(instr) (V850_REG_NAMES[F7_REG1(instr)])  argument
56 #define F7_RN2(instr) (V850_REG_NAMES[F7_REG2(instr)])  argument
59 #define F8_REG1(instr) F1_REG1(instr)  argument
60 #define F8_DISP(instr) F6_IMM(instr)  argument
61 #define F8_BIT(instr) (((instr) & 0x3800) >> 11)  argument
62 #define F8_SUB(instr) (((instr) & 0xC000) >> 14)  argument
64 #define F8_RN1(instr) (V850_REG_NAMES[F8_REG1(instr)])  argument
65 #define F8_RN2(instr) (V850_REG_NAMES[F8_REG2(instr)])  argument
69 #define F9_REG1(instr) F1_REG1(instr)  argument
70 #define F9_REG2(instr) F1_REG2(instr)  argument
71 #define F9_SUB(instr) (((instr) & 0x7E00000) >> 21)  argument
73 #define F9_RN1(instr) (V850_REG_NAMES[F9_REG1(instr)])  argument
74 #define F9_RN2(instr) (V850_REG_NAMES[F9_REG2(instr)])  argument
78 #define F11_REG1(instr) F1_REG1(instr)  argument
79 #define F11_REG2(instr) F1_REG2(instr)  argument
80 #define F11_REG3(instr) (((instr) & 0xF8000000) >> 27)  argument
81 #define F11_SUB(instr) ((((instr) & 0x7E00000) >> 20) | (((instr) & 2) >> 1))  argument
83 #define F11_RN1(instr) (V850_REG_NAMES[F11_REG1(instr)])  argument
84 #define F11_RN2(instr) (V850_REG_NAMES[F11_REG2(instr)])  argument
86 #define F12_IMM(instr) (F1_REG1(instr) | (((instr) & 0x7C0000) >> 13))  argument
87 #define F12_REG2(instr) F1_REG2(instr)  argument
88 #define F12_REG3(instr) (((instr) & 0xF8000000) >> 27)  argument
89 #define F12_SUB(instr) ((((instr) & 0x7800001) >> 22) | (((instr) & 2) >> 1))  argument
91 #define F12_RN2(instr) (V850_REG_NAMES[F12_REG2(instr)])  argument
92 #define F12_RN3(instr) (V850_REG_NAMES[F12_REG3(instr)])  argument
95 #define F13_IMM(instr) (((instr) & 0x3E) >> 1)  argument
97 #define F13_REG2(instr) (((instr) & 0x1F0000) >> 16)  argument
98 #define F13_LIST(instr) (((instr) && 0xFFE00000) >> 21)  argument
100 #define F13_RN2(instr) (V850_REG_NAMES[F13_REG2(instr)])  argument