RISCV/rvv/fixed-vectors-insert.ll

11 ; RV32-NEXT:    vsetivli zero, 4, e64, m2, ta, mu
17 ; RV32-NEXT:    vsetivli zero, 4, e64, m2, tu, mu
19 ; RV32-NEXT:    vsetvli zero, zero, e64, m2, ta, mu
25 ; RV64-NEXT:    vsetivli zero, 4, e64, m2, ta, mu
28 ; RV64-NEXT:    vsetvli zero, zero, e64, m2, tu, mu
30 ; RV64-NEXT:    vsetvli zero, zero, e64, m2, ta, mu
46 ; RV32-NEXT:    vsetivli zero, 2, e64, m1, ta, mu
50 ; RV32-NEXT:    vsetivli zero, 2, e64, m2, tu, mu
58 ; RV32-NEXT:    vsetvli zero, zero, e64, m2, tu, mu
64 ; RV32-NEXT:    vsetivli zero, 3, e64, m2, tu, mu
68 ; RV32-NEXT:    vsetivli zero, 2, e64, m1, ta, mu
166 ; CHECK-NEXT:    vsetivli zero, 8, e64, m4, ta, mu
169 ; CHECK-NEXT:    vsetvli zero, zero, e64, m4, tu, mu
171 ; CHECK-NEXT:    vsetvli zero, zero, e64, m4, ta, mu
183 ; RV32-NEXT:    vsetivli zero, 8, e64, m4, ta, mu
188 ; RV32-NEXT:    vsetvli zero, a2, e64, m4, tu, mu
190 ; RV32-NEXT:    vsetivli zero, 8, e64, m4, ta, mu
196 ; RV64-NEXT:    vsetivli zero, 8, e64, m4, ta, mu
202 ; RV64-NEXT:    vsetvli zero, a2, e64, m4, tu, mu
204 ; RV64-NEXT:    vsetivli zero, 8, e64, m4, ta, mu
216 ; CHECK-NEXT:    vsetivli zero, 8, e64, m4, ta, mu
219 ; CHECK-NEXT:    vsetvli zero, zero, e64, m4, tu, mu
221 ; CHECK-NEXT:    vsetvli zero, zero, e64, m4, ta, mu
233 ; RV32-NEXT:    vsetivli zero, 8, e64, m4, ta, mu
238 ; RV32-NEXT:    vsetvli zero, a2, e64, m4, tu, mu
240 ; RV32-NEXT:    vsetivli zero, 8, e64, m4, ta, mu
246 ; RV64-NEXT:    vsetivli zero, 8, e64, m4, ta, mu
252 ; RV64-NEXT:    vsetvli zero, a2, e64, m4, tu, mu
254 ; RV64-NEXT:    vsetivli zero, 8, e64, m4, ta, mu
268 ; CHECK-NEXT:    vsetivli zero, 8, e64, m4, ta, mu
271 ; CHECK-NEXT:    vsetvli zero, zero, e64, m4, tu, mu
273 ; CHECK-NEXT:    vsetvli zero, zero, e64, m4, ta, mu