Lines Matching defs:sunxi_lcdc_reg
14 struct sunxi_lcdc_reg { struct
15 u32 ctrl; /* 0x00 */
16 u32 int0; /* 0x04 */
17 u32 int1; /* 0x08 */
18 u8 res0[0x04]; /* 0x0c */
19 u32 tcon0_frm_ctrl; /* 0x10 */
20 u32 tcon0_frm_seed[6]; /* 0x14 */
21 u32 tcon0_frm_table[4]; /* 0x2c */
22 u8 res1[4]; /* 0x3c */
23 u32 tcon0_ctrl; /* 0x40 */
24 u32 tcon0_dclk; /* 0x44 */
25 u32 tcon0_timing_active; /* 0x48 */
26 u32 tcon0_timing_h; /* 0x4c */
27 u32 tcon0_timing_v; /* 0x50 */
28 u32 tcon0_timing_sync; /* 0x54 */
29 u32 tcon0_hv_intf; /* 0x58 */
30 u8 res2[0x04]; /* 0x5c */
31 u32 tcon0_cpu_intf; /* 0x60 */
32 u32 tcon0_cpu_wr_dat; /* 0x64 */
33 u32 tcon0_cpu_rd_dat0; /* 0x68 */
34 u32 tcon0_cpu_rd_dat1; /* 0x6c */
35 u32 tcon0_ttl_timing0; /* 0x70 */
36 u32 tcon0_ttl_timing1; /* 0x74 */
37 u32 tcon0_ttl_timing2; /* 0x78 */
38 u32 tcon0_ttl_timing3; /* 0x7c */
39 u32 tcon0_ttl_timing4; /* 0x80 */
40 u32 tcon0_lvds_intf; /* 0x84 */
41 u32 tcon0_io_polarity; /* 0x88 */
42 u32 tcon0_io_tristate; /* 0x8c */
43 u32 tcon1_ctrl; /* 0x90 */
44 u32 tcon1_timing_source; /* 0x94 */
45 u32 tcon1_timing_scale; /* 0x98 */
46 u32 tcon1_timing_out; /* 0x9c */
47 u32 tcon1_timing_h; /* 0xa0 */
48 u32 tcon1_timing_v; /* 0xa4 */
49 u32 tcon1_timing_sync; /* 0xa8 */
50 u8 res3[0x44]; /* 0xac */
51 u32 tcon1_io_polarity; /* 0xf0 */
52 u32 tcon1_io_tristate; /* 0xf4 */
53 u8 res4[0x108]; /* 0xf8 */
54 u32 mux_ctrl; /* 0x200 */
55 u8 res5[0x1c]; /* 0x204 */
56 u32 lvds_ana0; /* 0x220 */
57 u32 lvds_ana1; /* 0x224 */