kernel/zarch/ckernelMacrosV.S

585 #define DISP4(ind,disp) (ind*unit_size*4+disp)  macro
597     vlef %v1, DISP4(\Index ,0) (\PTR_A_REG),0
598     vlef %v5, DISP4(\Index ,4) (\PTR_A_REG),0
599     vlef %v1, DISP4(\Index ,8) (\PTR_A_REG),2
600     vlef %v5, DISP4(\Index ,12) (\PTR_A_REG),2
601     vlef %v3, DISP4(\Index ,16) (\PTR_A_REG),0
602     vlef %v7, DISP4(\Index ,20) (\PTR_A_REG),0
603     vlef %v3, DISP4(\Index ,24) (\PTR_A_REG),2
604     vlef %v7, DISP4(\Index ,28) (\PTR_A_REG),2
605     vlrepf %v9,  DISP4(\Index ,0)(\PTR_B_REG)
606     vlrepf %v10 , DISP4(\Index ,4)(\PTR_B_REG)
607     vlrepf %v11,  DISP4(\Index ,8)(\PTR_B_REG)
608     vlrepf %v12 , DISP4(\Index ,12)(\PTR_B_REG)
620     vlrepf %v9,  DISP4(\Index ,16)(\PTR_B_REG)
621     vlrepf %v10 , DISP4(\Index ,20)(\PTR_B_REG)
622     vlrepf %v11,  DISP4(\Index ,24)(\PTR_B_REG)
623     vlrepf %v12 , DISP4(\Index ,28)(\PTR_B_REG)
630     la \PTR_A_REG, DISP4(\Index ,32)(\PTR_A_REG)
635     la \PTR_B_REG, DISP4(\Index ,32)(\PTR_B_REG)
641     vlef %v1, DISP4(\Index ,0) (\PTR_A_REG),0
642     vlef %v5, DISP4(\Index ,4) (\PTR_A_REG),0
643     vlef %v1, DISP4(\Index ,8) (\PTR_A_REG),2
644     vlef %v5, DISP4(\Index ,12) (\PTR_A_REG),2
645     vlef %v3, DISP4(\Index ,16) (\PTR_A_REG),0
646     vlef %v7, DISP4(\Index ,20) (\PTR_A_REG),0
647     vlef %v3, DISP4(\Index ,24) (\PTR_A_REG),2
648     vlef %v7, DISP4(\Index ,28) (\PTR_A_REG),2
662     la \PTR_A_REG, DISP4(\Index ,32)(\PTR_A_REG)
672     vlef %v1, DISP4(\Index ,0) (\PTR_B_REG),0
673     vlef %v5, DISP4(\Index ,4) (\PTR_B_REG),0
674     vlef %v1, DISP4(\Index ,8) (\PTR_B_REG),2
675     vlef %v5, DISP4(\Index ,12) (\PTR_B_REG),2
676     vlef %v3, DISP4(\Index ,16) (\PTR_B_REG),0
677     vlef %v7, DISP4(\Index ,20) (\PTR_B_REG),0
678     vlef %v3, DISP4(\Index ,24) (\PTR_B_REG),2
679     vlef %v7, DISP4(\Index ,28) (\PTR_B_REG),2
693     la \PTR_B_REG, DISP4(\Index ,32)(\PTR_B_REG)
703     vlef %v1, DISP4(\Index ,0) (\PTR_A_REG),0
704     vlef %v5, DISP4(\Index ,4) (\PTR_A_REG),0
705     vlef %v1, DISP4(\Index ,8) (\PTR_A_REG),2
706     vlef %v5, DISP4(\Index ,12) (\PTR_A_REG),2
707     vlef %v3, DISP4(\Index ,16) (\PTR_A_REG),0
708     vlef %v7, DISP4(\Index ,20) (\PTR_A_REG),0
709     vlef %v3, DISP4(\Index ,24) (\PTR_A_REG),2
710     vlef %v7, DISP4(\Index ,28) (\PTR_A_REG),2
720     la \PTR_A_REG, DISP4(\Index ,32)(\PTR_A_REG)
731     vlef %v1, DISP4(\Index ,0) (\PTR_B_REG),0
732     vlef %v5, DISP4(\Index ,4) (\PTR_B_REG),0
733     vlef %v1, DISP4(\Index ,8) (\PTR_B_REG),2
734     vlef %v5, DISP4(\Index ,12) (\PTR_B_REG),2
735     vlef %v3, DISP4(\Index ,16) (\PTR_B_REG),0
736     vlef %v7, DISP4(\Index ,20) (\PTR_B_REG),0
737     vlef %v3, DISP4(\Index ,24) (\PTR_B_REG),2
738     vlef %v7, DISP4(\Index ,28) (\PTR_B_REG),2
748     la \PTR_B_REG, DISP4(\Index ,32)(\PTR_B_REG)