Lines Matching refs:AIPS2_OFF_BASE_ADDR
231 #define AIPS2_OFF_BASE_ADDR (ATZ2_BASE_ADDR + 0x80000) macro
249 #define USB_PL301_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x0000)
250 #define USB_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x4000)
252 #define ENET_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x8000)
254 #define MSHC_IPS_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0xC000)
256 #define MLB_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0xC000)
259 #define USDHC1_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x10000)
260 #define USDHC2_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x14000)
261 #define USDHC3_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x18000)
262 #define USDHC4_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x1C000)
263 #define I2C1_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x20000)
264 #define I2C2_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x24000)
265 #define I2C3_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x28000)
266 #define ROMCP_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x2C000)
267 #define MMDC_P0_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x30000)
269 #define RNGB_IPS_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x34000)
274 #define ENET2_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x34000)
277 #define MMDC_P1_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x34000)
279 #define WEIM_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x38000)
280 #define OCOTP_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x3C000)
281 #define CSU_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x40000)
283 #define IOMUXC_GPR_SNVS_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x44000)
284 #define IOMUXC_SNVS_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x48000)
286 #define IP2APB_PERFMON1_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x44000)
287 #define IP2APB_PERFMON2_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x48000)
288 #define MX6UL_LCDIF1_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x48000)
289 #define MX6ULL_LCDIF1_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x48000)
291 #define DEBUG_MONITOR_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x4C000)
293 #define IP2APB_PERFMON3_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x4C000)
295 #define IP2APB_TZASC1_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x50000)
297 #define SCTR_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x5C000)
298 #define QSPI0_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x60000)
299 #define UART6_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x7C000)
301 #define SAI1_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x54000)
302 #define AUDMUX_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x58000)
303 #define SAI2_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x5C000)
304 #define QSPI0_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x60000)
305 #define QSPI1_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x64000)
307 #define IP2APB_TZASC2_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x54000)
308 #define MIPI_CSI2_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x5C000)
309 #define MIPI_DSI_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x60000)
310 #define VDOA_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x64000)
312 #define MX6UL_WDOG3_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x64000)
313 #define UART2_BASE (AIPS2_OFF_BASE_ADDR + 0x68000)
314 #define UART3_BASE (AIPS2_OFF_BASE_ADDR + 0x6C000)
315 #define UART4_BASE (AIPS2_OFF_BASE_ADDR + 0x70000)
316 #define UART5_BASE (AIPS2_OFF_BASE_ADDR + 0x74000)
317 #define I2C4_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x78000)
318 #define IP2APB_USBPHY1_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x78000)
319 #define IP2APB_USBPHY2_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x7C000)
321 #define MTR_MASTER_BASE_ADDR (AIPS2_OFF_BASE_ADDR + 0x7C000)