hw/pci/pcie.h

90 int pcie_cap_init(PCIDevice *dev, uint8_t offset, uint8_t type,
92 int pcie_cap_v1_init(PCIDevice *dev, uint8_t offset,
94 int pcie_endpoint_cap_init(PCIDevice *dev, uint8_t offset);
95 void pcie_cap_exit(PCIDevice *dev);
96 int pcie_endpoint_cap_v1_init(PCIDevice *dev, uint8_t offset);
97 void pcie_cap_v1_exit(PCIDevice *dev);
98 uint8_t pcie_cap_get_type(const PCIDevice *dev);
99 uint8_t pcie_cap_get_version(const PCIDevice *dev);
100 void pcie_cap_flags_set_vector(PCIDevice *dev, uint8_t vector);
101 uint8_t pcie_cap_flags_get_vector(PCIDevice *dev);
103 void pcie_cap_deverr_init(PCIDevice *dev);
104 void pcie_cap_deverr_reset(PCIDevice *dev);
106 void pcie_cap_lnkctl_init(PCIDevice *dev);
107 void pcie_cap_lnkctl_reset(PCIDevice *dev);
109 void pcie_cap_slot_init(PCIDevice *dev, PCIESlot *s);
110 void pcie_cap_slot_reset(PCIDevice *dev);
111 void pcie_cap_slot_get(PCIDevice *dev, uint16_t *slt_ctl, uint16_t *slt_sta);
112 void pcie_cap_slot_write_config(PCIDevice *dev,
116 void pcie_cap_slot_push_attention_button(PCIDevice *dev);
117 void pcie_cap_slot_enable_power(PCIDevice *dev);
119 void pcie_cap_root_init(PCIDevice *dev);
120 void pcie_cap_root_reset(PCIDevice *dev);
122 void pcie_cap_flr_init(PCIDevice *dev);
123 void pcie_cap_flr_write_config(PCIDevice *dev,
127 void pcie_cap_arifwd_init(PCIDevice *dev);
128 void pcie_cap_arifwd_reset(PCIDevice *dev);
129 bool pcie_cap_is_arifwd_enabled(const PCIDevice *dev);
132 uint16_t pcie_find_capability(PCIDevice *dev, uint16_t cap_id);
133 void pcie_add_capability(PCIDevice *dev,
136 void pcie_sync_bridge_lnk(PCIDevice *dev);
138 void pcie_acs_init(PCIDevice *dev, uint16_t offset);
139 void pcie_acs_reset(PCIDevice *dev);
141 void pcie_ari_init(PCIDevice *dev, uint16_t offset);
142 void pcie_dev_ser_num_init(PCIDevice *dev, uint16_t offset, uint64_t ser_num);
143 void pcie_ats_init(PCIDevice *dev, uint16_t offset, bool aligned);