/dports/emulators/qemu-utils/qemu-4.2.1/target/ppc/translate/ |
H A D | vmx-ops.inc.c | 1 #define GEN_VR_LDX(name, opc2, opc3) \ argument 3 #define GEN_VR_STX(name, opc2, opc3) \ argument 5 #define GEN_VR_LVE(name, opc2, opc3) \ argument 7 #define GEN_VR_STVE(name, opc2, opc3) \ argument 20 #define GEN_VX_LOGICAL(name, tcg_op, opc2, opc3) \ argument 23 #define GEN_VX_LOGICAL_207(name, tcg_op, opc2, opc3) \ argument 35 #define GEN_VXFORM(name, opc2, opc3) \ argument 38 #define GEN_VXFORM_207(name, opc2, opc3) \ argument 47 #define GEN_VXFORM_300_EO(name, opc2, opc3, opc4) \ argument 51 #define GEN_VXFORM_DUAL(name0, name1, opc2, opc3, type0, type1) \ argument [all …]
|
H A D | vsx-ops.inc.c | 44 #define GEN_XX1FORM(name, opc2, opc3, fl2) \ argument 48 #define GEN_XX2FORM(name, opc2, opc3, fl2) \ argument 52 #define GEN_XX2FORM_EXT(name, opc2, opc3, fl2) \ argument 60 #define GEN_XX3FORM(name, opc2, opc3, fl2) \ argument 66 #define GEN_XX3FORM_NAME(name, opcname, opc2, opc3, fl2) \ argument 72 #define GEN_XX2IFORM(name, opc2, opc3, fl2) \ argument 88 #define GEN_XX3FORM_DM(name, opc2, opc3) \ argument 106 #define GEN_VSX_XFORM_300(name, opc2, opc3, inval) \ argument 112 #define GEN_VSX_Z23FORM_300(name, opc2, opc3, opc4, inval) \ argument 164 #define GEN_XX2FORM_DCMX(name, opc2, opc3, fl2) \ argument [all …]
|
H A D | vmx-impl.inc.c | 17 #define GEN_VR_LDX(name, opc2, opc3) \ argument 87 #define GEN_VR_LVE(name, opc2, opc3, size) \ argument 108 #define GEN_VR_STVE(name, opc2, opc3, size) \ argument 245 #define GEN_VXFORM_V(name, vece, tcg_op, opc2, opc3) \ argument 270 #define GEN_VXFORM(name, opc2, opc3) \ argument 287 #define GEN_VXFORM_TRANS(name, opc2, opc3) \ argument 297 #define GEN_VXFORM_ENV(name, opc2, opc3) \ argument 314 #define GEN_VXFORM3(name, opc2, opc3) \ argument 393 #define GEN_VXFORM_HETRO(name, opc2, opc3) \ argument 970 #define GEN_VXRFORM(name, opc2, opc3) \ argument [all …]
|
H A D | spe-ops.inc.c | 6 #define GEN_SPE(name0, name1, opc2, opc3, inval0, inval1, type) \ argument 85 #define GEN_SPEOP_LDST(name, opc2, sh) \ argument
|
/dports/emulators/qemu-guest-agent/qemu-5.0.1/target/ppc/translate/ |
H A D | vmx-ops.inc.c | 1 #define GEN_VR_LDX(name, opc2, opc3) \ argument 3 #define GEN_VR_STX(name, opc2, opc3) \ argument 5 #define GEN_VR_LVE(name, opc2, opc3) \ argument 7 #define GEN_VR_STVE(name, opc2, opc3) \ argument 20 #define GEN_VX_LOGICAL(name, tcg_op, opc2, opc3) \ argument 23 #define GEN_VX_LOGICAL_207(name, tcg_op, opc2, opc3) \ argument 35 #define GEN_VXFORM(name, opc2, opc3) \ argument 38 #define GEN_VXFORM_207(name, opc2, opc3) \ argument 47 #define GEN_VXFORM_300_EO(name, opc2, opc3, opc4) \ argument 51 #define GEN_VXFORM_DUAL(name0, name1, opc2, opc3, type0, type1) \ argument [all …]
|
H A D | vsx-ops.inc.c | 44 #define GEN_XX1FORM(name, opc2, opc3, fl2) \ argument 48 #define GEN_XX2FORM(name, opc2, opc3, fl2) \ argument 52 #define GEN_XX2FORM_EXT(name, opc2, opc3, fl2) \ argument 60 #define GEN_XX3FORM(name, opc2, opc3, fl2) \ argument 66 #define GEN_XX3FORM_NAME(name, opcname, opc2, opc3, fl2) \ argument 72 #define GEN_XX2IFORM(name, opc2, opc3, fl2) \ argument 88 #define GEN_XX3FORM_DM(name, opc2, opc3) \ argument 106 #define GEN_VSX_XFORM_300(name, opc2, opc3, inval) \ argument 112 #define GEN_VSX_Z23FORM_300(name, opc2, opc3, opc4, inval) \ argument 164 #define GEN_XX2FORM_DCMX(name, opc2, opc3, fl2) \ argument [all …]
|
H A D | vmx-impl.inc.c | 17 #define GEN_VR_LDX(name, opc2, opc3) \ argument 87 #define GEN_VR_LVE(name, opc2, opc3, size) \ argument 108 #define GEN_VR_STVE(name, opc2, opc3, size) \ argument 245 #define GEN_VXFORM_V(name, vece, tcg_op, opc2, opc3) \ argument 270 #define GEN_VXFORM(name, opc2, opc3) \ argument 287 #define GEN_VXFORM_TRANS(name, opc2, opc3) \ argument 297 #define GEN_VXFORM_ENV(name, opc2, opc3) \ argument 314 #define GEN_VXFORM3(name, opc2, opc3) \ argument 393 #define GEN_VXFORM_HETRO(name, opc2, opc3) \ argument 970 #define GEN_VXRFORM(name, opc2, opc3) \ argument [all …]
|
H A D | spe-ops.inc.c | 6 #define GEN_SPE(name0, name1, opc2, opc3, inval0, inval1, type) \ argument 85 #define GEN_SPEOP_LDST(name, opc2, sh) \ argument
|
/dports/emulators/qemu-powernv/qemu-powernv-3.0.50/target/ppc/translate/ |
H A D | vmx-ops.inc.c | 1 #define GEN_VR_LDX(name, opc2, opc3) \ argument 3 #define GEN_VR_STX(name, opc2, opc3) \ argument 5 #define GEN_VR_LVE(name, opc2, opc3) \ argument 7 #define GEN_VR_STVE(name, opc2, opc3) \ argument 20 #define GEN_VX_LOGICAL(name, tcg_op, opc2, opc3) \ argument 23 #define GEN_VX_LOGICAL_207(name, tcg_op, opc2, opc3) \ argument 35 #define GEN_VXFORM(name, opc2, opc3) \ argument 38 #define GEN_VXFORM_207(name, opc2, opc3) \ argument 47 #define GEN_VXFORM_300_EO(name, opc2, opc3, opc4) \ argument 51 #define GEN_VXFORM_DUAL(name0, name1, opc2, opc3, type0, type1) \ argument [all …]
|
H A D | vsx-ops.inc.c | 44 #define GEN_XX1FORM(name, opc2, opc3, fl2) \ argument 48 #define GEN_XX2FORM(name, opc2, opc3, fl2) \ argument 52 #define GEN_XX2FORM_EXT(name, opc2, opc3, fl2) \ argument 60 #define GEN_XX3FORM(name, opc2, opc3, fl2) \ argument 66 #define GEN_XX2IFORM(name, opc2, opc3, fl2) \ argument 72 #define GEN_XX3_RC_FORM(name, opc2, opc3, fl2) \ argument 82 #define GEN_XX3FORM_DM(name, opc2, opc3) \ argument 100 #define GEN_VSX_XFORM_300(name, opc2, opc3, inval) \ argument 106 #define GEN_VSX_Z23FORM_300(name, opc2, opc3, opc4, inval) \ argument 158 #define GEN_XX2FORM_DCMX(name, opc2, opc3, fl2) \ argument [all …]
|
H A D | vmx-impl.inc.c | 17 #define GEN_VR_LDX(name, opc2, opc3) \ argument 69 #define GEN_VR_LVE(name, opc2, opc3, size) \ argument 90 #define GEN_VR_STVE(name, opc2, opc3, size) \ argument 232 #define GEN_VX_LOGICAL(name, tcg_op, opc2, opc3) \ argument 252 #define GEN_VXFORM(name, opc2, opc3) \ argument 269 #define GEN_VXFORM_ENV(name, opc2, opc3) \ argument 286 #define GEN_VXFORM3(name, opc2, opc3) \ argument 343 #define GEN_VXFORM_HETRO(name, opc2, opc3) \ argument 552 #define GEN_VXRFORM1(opname, name, str, opc2, opc3) \ argument 569 #define GEN_VXRFORM(name, opc2, opc3) \ argument [all …]
|
H A D | spe-ops.inc.c | 6 #define GEN_SPE(name0, name1, opc2, opc3, inval0, inval1, type) \ argument 85 #define GEN_SPEOP_LDST(name, opc2, sh) \ argument
|
/dports/emulators/qemu42/qemu-4.2.1/target/ppc/translate/ |
H A D | vmx-ops.inc.c | 1 #define GEN_VR_LDX(name, opc2, opc3) \ argument 3 #define GEN_VR_STX(name, opc2, opc3) \ argument 5 #define GEN_VR_LVE(name, opc2, opc3) \ argument 7 #define GEN_VR_STVE(name, opc2, opc3) \ argument 20 #define GEN_VX_LOGICAL(name, tcg_op, opc2, opc3) \ argument 23 #define GEN_VX_LOGICAL_207(name, tcg_op, opc2, opc3) \ argument 35 #define GEN_VXFORM(name, opc2, opc3) \ argument 38 #define GEN_VXFORM_207(name, opc2, opc3) \ argument 47 #define GEN_VXFORM_300_EO(name, opc2, opc3, opc4) \ argument 51 #define GEN_VXFORM_DUAL(name0, name1, opc2, opc3, type0, type1) \ argument [all …]
|
H A D | vsx-ops.inc.c | 44 #define GEN_XX1FORM(name, opc2, opc3, fl2) \ argument 48 #define GEN_XX2FORM(name, opc2, opc3, fl2) \ argument 52 #define GEN_XX2FORM_EXT(name, opc2, opc3, fl2) \ argument 60 #define GEN_XX3FORM(name, opc2, opc3, fl2) \ argument 66 #define GEN_XX3FORM_NAME(name, opcname, opc2, opc3, fl2) \ argument 72 #define GEN_XX2IFORM(name, opc2, opc3, fl2) \ argument 88 #define GEN_XX3FORM_DM(name, opc2, opc3) \ argument 106 #define GEN_VSX_XFORM_300(name, opc2, opc3, inval) \ argument 112 #define GEN_VSX_Z23FORM_300(name, opc2, opc3, opc4, inval) \ argument 164 #define GEN_XX2FORM_DCMX(name, opc2, opc3, fl2) \ argument [all …]
|
H A D | vmx-impl.inc.c | 17 #define GEN_VR_LDX(name, opc2, opc3) \ argument 87 #define GEN_VR_LVE(name, opc2, opc3, size) \ argument 108 #define GEN_VR_STVE(name, opc2, opc3, size) \ argument 245 #define GEN_VXFORM_V(name, vece, tcg_op, opc2, opc3) \ argument 270 #define GEN_VXFORM(name, opc2, opc3) \ argument 287 #define GEN_VXFORM_TRANS(name, opc2, opc3) \ argument 297 #define GEN_VXFORM_ENV(name, opc2, opc3) \ argument 314 #define GEN_VXFORM3(name, opc2, opc3) \ argument 393 #define GEN_VXFORM_HETRO(name, opc2, opc3) \ argument 970 #define GEN_VXRFORM(name, opc2, opc3) \ argument [all …]
|
H A D | spe-ops.inc.c | 6 #define GEN_SPE(name0, name1, opc2, opc3, inval0, inval1, type) \ argument 85 #define GEN_SPEOP_LDST(name, opc2, sh) \ argument
|
/dports/emulators/qemu-cheri/qemu-0a323821042c36e21ea80e58b9545dfc3b0cb8ef/target/ppc/translate/ |
H A D | vmx-ops.inc.c | 1 #define GEN_VR_LDX(name, opc2, opc3) \ argument 3 #define GEN_VR_STX(name, opc2, opc3) \ argument 5 #define GEN_VR_LVE(name, opc2, opc3) \ argument 7 #define GEN_VR_STVE(name, opc2, opc3) \ argument 20 #define GEN_VX_LOGICAL(name, tcg_op, opc2, opc3) \ argument 23 #define GEN_VX_LOGICAL_207(name, tcg_op, opc2, opc3) \ argument 35 #define GEN_VXFORM(name, opc2, opc3) \ argument 38 #define GEN_VXFORM_207(name, opc2, opc3) \ argument 47 #define GEN_VXFORM_300_EO(name, opc2, opc3, opc4) \ argument 51 #define GEN_VXFORM_DUAL(name0, name1, opc2, opc3, type0, type1) \ argument [all …]
|
H A D | vsx-ops.inc.c | 44 #define GEN_XX1FORM(name, opc2, opc3, fl2) \ argument 48 #define GEN_XX2FORM(name, opc2, opc3, fl2) \ argument 52 #define GEN_XX2FORM_EXT(name, opc2, opc3, fl2) \ argument 60 #define GEN_XX3FORM(name, opc2, opc3, fl2) \ argument 66 #define GEN_XX3FORM_NAME(name, opcname, opc2, opc3, fl2) \ argument 72 #define GEN_XX2IFORM(name, opc2, opc3, fl2) \ argument 88 #define GEN_XX3FORM_DM(name, opc2, opc3) \ argument 106 #define GEN_VSX_XFORM_300(name, opc2, opc3, inval) \ argument 112 #define GEN_VSX_Z23FORM_300(name, opc2, opc3, opc4, inval) \ argument 164 #define GEN_XX2FORM_DCMX(name, opc2, opc3, fl2) \ argument [all …]
|
H A D | vmx-impl.inc.c | 17 #define GEN_VR_LDX(name, opc2, opc3) \ argument 87 #define GEN_VR_LVE(name, opc2, opc3, size) \ argument 108 #define GEN_VR_STVE(name, opc2, opc3, size) \ argument 245 #define GEN_VXFORM_V(name, vece, tcg_op, opc2, opc3) \ argument 270 #define GEN_VXFORM(name, opc2, opc3) \ argument 287 #define GEN_VXFORM_TRANS(name, opc2, opc3) \ argument 297 #define GEN_VXFORM_ENV(name, opc2, opc3) \ argument 314 #define GEN_VXFORM3(name, opc2, opc3) \ argument 393 #define GEN_VXFORM_HETRO(name, opc2, opc3) \ argument 970 #define GEN_VXRFORM(name, opc2, opc3) \ argument [all …]
|
H A D | spe-ops.inc.c | 6 #define GEN_SPE(name0, name1, opc2, opc3, inval0, inval1, type) \ argument 85 #define GEN_SPEOP_LDST(name, opc2, sh) \ argument
|
/dports/devel/valgrind/valgrind-dragonfly-dragonfly/none/tests/s390x/ |
H A D | traps.c | 72 #define insn_CxIT(sign,type,fmt,opc1,opc2,mask,val,imm) { \ argument 83 #define test_CxIT(sign,type,fmt,mnem,opc1,opc2) { \ argument 92 #define insn_CLxT(type,fmt,opc1,opc2,mask,a_val,b_val) { \ argument 102 #define test_CLxT(type,fmt,mnem,opc1,opc2) { \ argument
|
/dports/devel/valgrind-lts/valgrind-dragonfly-dragonfly/none/tests/s390x/ |
H A D | traps.c | 72 #define insn_CxIT(sign,type,fmt,opc1,opc2,mask,val,imm) { \ argument 83 #define test_CxIT(sign,type,fmt,mnem,opc1,opc2) { \ argument 92 #define insn_CLxT(type,fmt,opc1,opc2,mask,a_val,b_val) { \ argument 102 #define test_CLxT(type,fmt,mnem,opc1,opc2) { \ argument
|
/dports/emulators/citra/citra-ac98458e0/src/core/arm/dynarmic/ |
H A D | arm_dynarmic_cp15.cpp | 19 CoprocReg CRm, unsigned opc2) { in CompileInternalOperation() 24 CoprocReg CRm, unsigned opc2) { in CompileSendOneWord() 57 CoprocReg CRm, unsigned opc2) { in CompileGetOneWord()
|
/dports/emulators/citra-qt5/citra-ac98458e0/src/core/arm/dynarmic/ |
H A D | arm_dynarmic_cp15.cpp | 19 CoprocReg CRm, unsigned opc2) { in CompileInternalOperation() 24 CoprocReg CRm, unsigned opc2) { in CompileSendOneWord() 57 CoprocReg CRm, unsigned opc2) { in CompileGetOneWord()
|
/dports/emulators/yuzu/yuzu-0b47f7a46/src/core/arm/dynarmic/ |
H A D | arm_dynarmic_cp15.cpp | 34 CoprocReg CRm, unsigned opc2) { in CompileInternalOperation() 41 CoprocReg CRm, unsigned opc2) { in CompileSendOneWord() 77 CoprocReg CRm, unsigned opc2) { in CompileGetOneWord()
|