Home
last modified time | relevance | path

Searched refs:ADMUX (Results 1 – 25 of 854) sorted by relevance

12345678910>>...35

/dports/devel/asl/asl-current/include/avr/
H A Dadcm16.inc14 ADMUX port 0x07 ; Multiplexer Selection
15 REFS1 avrbit ADMUX,7 ; Reference Selection Bits
16 REFS0 avrbit ADMUX,6
17 ADLAR avrbit ADMUX,5 ; Left Adjust Right
18 MUX4 avrbit ADMUX,4
19 MUX3 avrbit ADMUX,3 ; Multiplexer
20 MUX2 avrbit ADMUX,2
21 MUX1 avrbit ADMUX,1
22 MUX0 avrbit ADMUX,0
H A Dadcm8.inc14 ADMUX port 0x07 ; Multiplexer Selection
15 REFS1 avrbit ADMUX,7 ; Reference Selection Bits
16 REFS0 avrbit ADMUX,6
17 ADLAR avrbit ADMUX,5 ; Left Adjust Right
18 MUX3 avrbit ADMUX,3 ; Multiplexer
19 MUX2 avrbit ADMUX,2
20 MUX1 avrbit ADMUX,1
21 MUX0 avrbit ADMUX,0
H A Dadcm78.inc14 ADMUX sfr 0x7c ; Multiplexer Selection
15 REFS1 avrbit ADMUX,7 ; Reference Selection Bits
16 REFS0 avrbit ADMUX,6
17 ADLAR avrbit ADMUX,5 ; Left Adjust Right
18 MUX3 avrbit ADMUX,3 ; Multiplexer
19 MUX2 avrbit ADMUX,2
20 MUX1 avrbit ADMUX,1
21 MUX0 avrbit ADMUX,0
H A Dregtn15.inc136 ADMUX port 0x07 ; ADC Multiplexer Selection Register
137 MUX0 avrbit ADMUX,0 ; Analog Channel and Gain Selection
138 MUX1 avrbit ADMUX,1
139 MUX2 avrbit ADMUX,2
140 ADLAR avrbit ADMUX,5 ; Left Adjust Result
141 REFS0 avrbit ADMUX,6 ; Reference Selection
142 REFS1 avrbit ADMUX,7
H A Dregtn26.inc148 ADMUX port 0x07 ; Multiplexer Selection
149 REFS1 avrbit ADMUX,7 ; Reference Selection bits
150 REFS0 avrbit ADMUX,6
151 ADLAR avrbit ADMUX,5 ; Left Adjust Right
152 MUX3 avrbit ADMUX,3 ; Multiplexer
153 MUX2 avrbit ADMUX,2
154 MUX1 avrbit ADMUX,1
155 MUX0 avrbit ADMUX,0
H A Dreg8534.inc97 ADMUX port 0x07 ; Multiplexer Selection
98 MUX2 avrbit ADMUX,2 ; Analog Channel Select Bits
99 MUX1 avrbit ADMUX,1
100 MUX0 avrbit ADMUX,0
H A Dregtnx4.inc221 ADMUX port 0x07 ; Multiplexer Selection
222 REFS1 avrbit ADMUX,7 ; Reference Selection Bits
223 REFS0 avrbit ADMUX,6
224 MUX5 avrbit ADMUX,5 ; Multiplexer
225 MUX4 avrbit ADMUX,4
226 MUX3 avrbit ADMUX,3
227 MUX2 avrbit ADMUX,2
228 MUX1 avrbit ADMUX,1
229 MUX0 avrbit ADMUX,0
H A Dregtnx5.inc232 ADMUX port 0x07 ; Multiplexer Selection
233 REFS1 avrbit ADMUX,7 ; Reference Selection Bits
234 REFS0 avrbit ADMUX,6
235 ADLAR avrbit ADMUX,5 ; Left Adjust Right
236 REFS2 avrbit ADMUX,4
237 MUX3 avrbit ADMUX,3 ; Multiplexer
238 MUX2 avrbit ADMUX,2
239 MUX1 avrbit ADMUX,1
240 MUX0 avrbit ADMUX,0
H A Dregxx33.inc159 ADMUX port 0x07 ; Multiplexer Selection
160 ADCBG avrbit ADMUX,6 ; ADC Bandgap Select
161 MUX2 avrbit ADMUX,2 ; Analog Channel Select Bits
162 MUX1 avrbit ADMUX,1
163 MUX0 avrbit ADMUX,0
H A Dregtnx61.inc270 ADMUX port 0x07 ; Multiplexer Selection
271 REFS1 avrbit ADMUX,7 ; Reference Selection Bits
272 REFS0 avrbit ADMUX,6
273 ADLAR avrbit ADMUX,5 ; Left Adjust Right
274 MUX4 avrbit ADMUX,4 ; Multiplexer
275 MUX3 avrbit ADMUX,3
276 MUX2 avrbit ADMUX,2
277 MUX1 avrbit ADMUX,1
278 MUX0 avrbit ADMUX,0
H A Dregtn13.inc172 ADMUX port 0x07 ; Multiplexer Selection
173 REFS0 avrbit ADMUX,6 ; Reference Selection Bits
174 ADLAR avrbit ADMUX,5 ; Left Adjust Right
175 MUX1 avrbit ADMUX,1
176 MUX0 avrbit ADMUX,0
H A Dregtn20.inc253 ADMUX port 0x10 ; ADC Multiplexer Selection Register
254 MUX0 avrbit ADMUX,0 ; Analog Channel Selection
255 MUX1 avrbit ADMUX,1
256 MUX2 avrbit ADMUX,2
257 MUX3 avrbit ADMUX,3
258 ADC0EN avrbit ADMUX,4 ; Reserved for QTouch
259 REFEN avrbit ADMUX,5 ; Enable Reference
260 REFS avrbit ADMUX,6 ; Reference Selection
H A Dregtn40.inc261 ADMUX port 0x10 ; ADC Multiplexer Selection Register
262 MUX0 avrbit ADMUX,0 ; Analog Channel Selection
263 MUX1 avrbit ADMUX,1
264 MUX2 avrbit ADMUX,2
265 MUX3 avrbit ADMUX,3
266 ADC0EN avrbit ADMUX,4 ; reserved for QTouch
267 REFEN avrbit ADMUX,5 ; Enable Reference
268 REFS avrbit ADMUX,6 ; Reference Selection
H A Dreg8535.inc172 ADMUX port 0x07 ; Multiplexer Selection
173 MUX2 avrbit ADMUX,2 ; Analog Channel Select Bits
174 MUX1 avrbit ADMUX,1
175 MUX0 avrbit ADMUX,0
H A Dreg4434.inc171 ADMUX port 0x07 ; Multiplexer Selection
172 MUX2 avrbit ADMUX,2 ; Analog Channel Select Bits
173 MUX1 avrbit ADMUX,1
174 MUX0 avrbit ADMUX,0
H A Dregt1024.inc229 ADMUX port 0x1b ; ADC Multiplexer Selection Register
230 MUX0 avrbit ADMUX,0 ; Analog Channel Selection
231 MUX1 avrbit ADMUX,1
232 MUX2 avrbit ADMUX,2
233 REFS0 avrbit ADMUX,6 ; Reference Selection
234 REFS1 avrbit ADMUX,7
H A Dregtn43u.inc217 ADMUX port 0x07 ; Multiplexer Selection
218 REFS avrbit ADMUX,6 ; Reference Selection
219 MUX2 avrbit ADMUX,2
220 MUX1 avrbit ADMUX,1
221 MUX0 avrbit ADMUX,0
H A Dregu355.inc126 ADMUX port 0x08 ; Multiplexer Selection
127 MUX3 avrbit ADMUX,3 ; Multiplexer
128 MUX2 avrbit ADMUX,2
129 MUX1 avrbit ADMUX,1
130 MUX0 avrbit ADMUX,0
H A Dregtn1634.inc309 ADMUX port 0x04 ; ADC Multiplexer Selection Register
310 REFS1 avrbit ADMUX,7 ; Reference Selection Bits
311 REFS0 avrbit ADMUX,6
312 REFEN avrbit ADMUX,5 ; Reserved for QTouch
313 ADC0EN avrbit ADMUX,4 ; Reserved for QTouch
314 MUX3 avrbit ADMUX,3 ; Analog Channel and Gain Selection Bits
315 MUX2 avrbit ADMUX,2
316 MUX1 avrbit ADMUX,1
317 MUX0 avrbit ADMUX,0
H A Dregm103.inc204 ADMUX port 0x07 ; Multiplexer Selection
205 MUX2 avrbit ADMUX,2
206 MUX1 avrbit ADMUX,1
207 MUX0 avrbit ADMUX,0
/dports/devel/libpololu-avr/libpololu-avr-151002/src/OrangutanAnalog/
H A DOrangutanAnalog.h72 ADMUX &= ~(1 << ADLAR); // right-adjust result (ADC has result) in setMode()
74 ADMUX |= 1 << ADLAR; // left-adjust result (ADCH has result) in setMode()
83 return (ADMUX >> ADLAR) & 1; in getMode()
233 ADMUX &= ~(1 << ADLAR); // right-adjust result (ADC has result) in set_analog_mode()
235 ADMUX |= 1 << ADLAR; // left-adjust result (ADCH has result) in set_analog_mode()
239 return (ADMUX >> ADLAR) & 1; in get_analog_mode()
H A DOrangutanAnalog.cpp262 unsigned char tempADMUX = ADMUX; in startConversion()
278 ADMUX = tempADMUX; in startConversion()
/dports/devel/arduino-core/Arduino-b439a77/hardware/arduino/avr/cores/arduino/
H A Dwiring_analog.c66 #if defined(ADMUX) in analogRead()
68 ADMUX = (analog_reference << 4) | (pin & 0x07); in analogRead()
70 ADMUX = (analog_reference << 6) | (pin & 0x07); in analogRead()
/dports/comms/uhd/uhd-90ce6062b6b5df2eddeee723777be85108e4e7c7/firmware/e300/battery/
H A Dadc.c27 ADMUX = (1 << REFS0) in adc_init()
/dports/lang/sdcc/sdcc-4.0.0/sim/ucsim/avr.src/
H A Dregsavr.h48 #define ADMUX 0x0027 macro

12345678910>>...35