Home
last modified time | relevance | path

Searched refs:CLKPR (Results 1 – 25 of 829) sorted by relevance

12345678910>>...34

/dports/devel/avr-libc/avr-libc-2.0.0/include/avr/
H A Dpower.h1462 "M" (_SFR_MEM_ADDR(CLKPR)), in clock_prescale_set()
1476 #define clock_prescale_get() (clock_div_t)(CLKPR & (uint8_t)((1<<CLKPS0)|(1<<CLKPS1)|(1<<CLKPS2)|(…
1504 "M" (_SFR_MEM_ADDR(CLKPR)), in clock_prescale_set()
1509 #define clock_prescale_get() (clock_div_t)(CLKPR & (uint8_t)((1<<CLKPS0)|(1<<CLKPS1)))
1539 "I" (_SFR_IO_ADDR(CLKPR)), in system_clock_prescale_set()
1544 #define system_clock_prescale_get() (clock_div_t)(CLKPR & (uint8_t)((1<<CLKPS0)|(1<<CLKPS1)|(1<<CL…
1575 [clkpr] "I" (_SFR_IO_ADDR(CLKPR)), in timer_clock_prescale_set()
1616 [clpr] "I" (_SFR_IO_ADDR(CLKPR)), in system_clock_prescale_set()
1623 #define system_clock_prescale_get() (clock_div_t)(CLKPR & (uint8_t)((1<<CLKPS0)|(1<<CLKPS1)|(1<<CL…
1654 [clpr] "I" (_SFR_IO_ADDR(CLKPR)), in timer_clock_prescale_set()
[all …]
/dports/devel/arduino-core/Arduino-b439a77/hardware/arduino/avr/bootloaders/caterina-LilyPadUSB/
H A DCaterina.h67 #define CPU_PRESCALE(n) (CLKPR = 0x80, CLKPR = (n))
/dports/devel/arduino-core/Arduino-b439a77/hardware/arduino/avr/bootloaders/caterina/
H A DCaterina.h67 #define CPU_PRESCALE(n) (CLKPR = 0x80, CLKPR = (n))
/dports/devel/arduino-core/Arduino-b439a77/hardware/arduino/avr/bootloaders/caterina-Arduino_Robot/
H A DCaterina.h67 #define CPU_PRESCALE(n) (CLKPR = 0x80, CLKPR = (n))
/dports/devel/asl/asl-current/include/avr/
H A Dregtn13.inc38 CLKPR port 0x26 ; Clock Prescale Register
39 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Select Bits
40 CLKPS1 avrbit CLKPR,1
41 CLKPS2 avrbit CLKPR,2
42 CLKPS3 avrbit CLKPR,3
43 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregm3250.inc49 CLKPR sfr 0x61 ; Clock Prescale Register
50 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Select
51 CLKPS1 avrbit CLKPR,1
52 CLKPS2 avrbit CLKPR,2
53 CLKPS3 avrbit CLKPR,3
54 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregm169.inc52 CLKPR sfr 0x61 ; Clock Prescale Register
53 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Select
54 CLKPS1 avrbit CLKPR,1
55 CLKPS2 avrbit CLKPR,2
56 CLKPS3 avrbit CLKPR,3
57 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregm329.inc50 CLKPR sfr 0x61 ; Clock Prescale Register
51 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Select
52 CLKPS1 avrbit CLKPR,1
53 CLKPS2 avrbit CLKPR,2
54 CLKPS3 avrbit CLKPR,3
55 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregm645.inc49 CLKPR sfr 0x61 ; Clock Prescale Register
50 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Select
51 CLKPS1 avrbit CLKPR,1
52 CLKPS2 avrbit CLKPR,2
53 CLKPS3 avrbit CLKPR,3
54 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregtnx8.inc34 CLKPR sfr 0x61 ; Clock Prescaler
35 CLKPS0 avrbit CLKPR,0 ; Prescaler Select
36 CLKPS1 avrbit CLKPR,1
37 CLKPS2 avrbit CLKPR,2
38 CLKPS3 avrbit CLKPR,3
39 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregm325.inc49 CLKPR sfr 0x61 ; Clock Prescale Register
50 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Select
51 CLKPS1 avrbit CLKPR,1
52 CLKPS2 avrbit CLKPR,2
53 CLKPS3 avrbit CLKPR,3
54 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregm3290.inc50 CLKPR sfr 0x61 ; Clock Prescale Register
51 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Select
52 CLKPS1 avrbit CLKPR,1
53 CLKPS2 avrbit CLKPR,2
54 CLKPS3 avrbit CLKPR,3
55 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregm165.inc49 CLKPR sfr 0x61 ; Clock Prescale Register
50 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Select
51 CLKPS1 avrbit CLKPR,1
52 CLKPS2 avrbit CLKPR,2
53 CLKPS3 avrbit CLKPR,3
54 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregm649.inc50 CLKPR sfr 0x61 ; Clock Prescale Register
51 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Select
52 CLKPS1 avrbit CLKPR,1
53 CLKPS2 avrbit CLKPR,2
54 CLKPS3 avrbit CLKPR,3
55 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregm6450.inc49 CLKPR sfr 0x61 ; Clock Prescale Register
50 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Select
51 CLKPS1 avrbit CLKPR,1
52 CLKPS2 avrbit CLKPR,2
53 CLKPS3 avrbit CLKPR,3
54 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregm6490.inc50 CLKPR sfr 0x61 ; Clock Prescale Register
51 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Select
52 CLKPS1 avrbit CLKPR,1
53 CLKPS2 avrbit CLKPR,2
54 CLKPS3 avrbit CLKPR,3
55 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregm324.inc53 CLKPR sfr 0x61 ; Clock Prescale Register
54 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Select
55 CLKPS1 avrbit CLKPR,1
56 CLKPS2 avrbit CLKPR,2
57 CLKPS3 avrbit CLKPR,3
58 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregmxx4.inc45 CLKPR sfr 0x61 ; Clock Prescale Register
46 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Select
47 CLKPS1 avrbit CLKPR,1
48 CLKPS2 avrbit CLKPR,2
49 CLKPS3 avrbit CLKPR,3
50 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregmx8.inc44 CLKPR sfr 0x61 ; Clock Prescale Register
45 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Select
46 CLKPS1 avrbit CLKPR,1
47 CLKPS2 avrbit CLKPR,2
48 CLKPS3 avrbit CLKPR,3
49 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregtnx4.inc32 CLKPR port 0x26 ; Clock Prescaler
33 CLKPS0 avrbit CLKPR,0 ; Prescaler Select
34 CLKPS1 avrbit CLKPR,1
35 CLKPS2 avrbit CLKPR,2
36 CLKPS3 avrbit CLKPR,3
37 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregtnx5.inc32 CLKPR port 0x26 ; Clock Prescaler
33 CLKPS0 avrbit CLKPR,0 ; Prescaler Select
34 CLKPS1 avrbit CLKPR,1
35 CLKPS2 avrbit CLKPR,2
36 CLKPS3 avrbit CLKPR,3
37 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregm328.inc54 CLKPR sfr 0x61 ; Clock Prescale Register
55 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Relect
56 CLKPS1 avrbit CLKPR,1
57 CLKPS2 avrbit CLKPR,2
58 CLKPS3 avrbit CLKPR,3
59 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregtx313.inc30 CLKPR port 0x26 ; Clock Prescaler
31 CLKPS0 avrbit CLKPR,0 ; Prescaler Select
32 CLKPS1 avrbit CLKPR,1
33 CLKPS2 avrbit CLKPR,2
34 CLKPS3 avrbit CLKPR,3
35 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregm1284.inc56 CLKPR sfr 0x61 ; Clock Prescale Register
57 CLKPS0 avrbit CLKPR,0 ; Clock Prescaler Select
58 CLKPS1 avrbit CLKPR,1
59 CLKPS2 avrbit CLKPR,2
60 CLKPS3 avrbit CLKPR,3
61 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable
H A Dregtnx61.inc34 CLKPR port 0x28 ; Clock Prescaler
35 CLKPS0 avrbit CLKPR,0 ; Prescaler Select
36 CLKPS1 avrbit CLKPR,1
37 CLKPS2 avrbit CLKPR,2
38 CLKPS3 avrbit CLKPR,3
39 CLKPCE avrbit CLKPR,7 ; Clock Prescaler Change Enable

12345678910>>...34