Home
last modified time | relevance | path

Searched refs:M_SRL (Results 1 – 22 of 22) sorted by relevance

/dports/emulators/almostti/AlmostTI-DougMelton-Source/Z80/
H A DCodesCB.h56 case SRL_B: M_SRL(R->BC.B.h);break; case SRL_C: M_SRL(R->BC.B.l);break;
57 case SRL_D: M_SRL(R->DE.B.h);break; case SRL_E: M_SRL(R->DE.B.l);break;
58 case SRL_H: M_SRL(R->HL.B.h);break; case SRL_L: M_SRL(R->HL.B.l);break;
59 case SRL_xHL: I=RdZ80(R->HL.W);M_SRL(I);WrZ80(R->HL.W,I);break;
60 case SRL_A: M_SRL(R->AF.B.h);break;
H A DCodesXCB.h21 case SRL_xHL: I=RdZ80(J.W);M_SRL(I);WrZ80(J.W,I);break;
H A DZ80.c115 #define M_SRL(Rg) \ macro
/dports/emulators/darcnes/darcnes/
H A Dmz80opc2.h58 case SRL_B: M_SRL(R->BC.B.h);break; case SRL_C: M_SRL(R->BC.B.l);break;
59 case SRL_D: M_SRL(R->DE.B.h);break; case SRL_E: M_SRL(R->DE.B.l);break;
60 case SRL_H: M_SRL(R->HL.B.h);break; case SRL_L: M_SRL(R->HL.B.l);break;
61 case SRL_xHL: I=RdZ80(R->HL.W);M_SRL(I);WrZ80(R->HL.W,I);break;
62 case SRL_A: M_SRL(R->AF.B.h);break;
H A Dmz80opc3.h23 case SRL_xHL: I=RdZ80(J.W);M_SRL(I);WrZ80(J.W,I);break;
H A Dmz80.c582 #define M_SRL(Rg) \ macro
/dports/emulators/quasi88/quasi88-0.6.4/src/
H A Dz80-codeCB.h80 case SRL_B: M_SRL(z80->BC.B.h); break;
81 case SRL_C: M_SRL(z80->BC.B.l); break;
82 case SRL_D: M_SRL(z80->DE.B.h); break;
83 case SRL_E: M_SRL(z80->DE.B.l); break;
84 case SRL_H: M_SRL(z80->HL.B.h); break;
85 case SRL_L: M_SRL(z80->HL.B.l); break;
87 I=M_RDMEM(z80->HL.W); M_SRL(I); M_WRMEM(z80->HL.W,I); break;
88 case SRL_A: M_SRL(z80->AF.B.h); break;
H A Dz80-codeXXCB.h73 case SRL_B: I=M_RDMEM(J.W); M_SRL(I); M_WRMEM(J.W,I); z80->BC.B.h=I; break;
74 case SRL_C: I=M_RDMEM(J.W); M_SRL(I); M_WRMEM(J.W,I); z80->BC.B.l=I; break;
75 case SRL_D: I=M_RDMEM(J.W); M_SRL(I); M_WRMEM(J.W,I); z80->DE.B.h=I; break;
76 case SRL_E: I=M_RDMEM(J.W); M_SRL(I); M_WRMEM(J.W,I); z80->DE.B.l=I; break;
77 case SRL_H: I=M_RDMEM(J.W); M_SRL(I); M_WRMEM(J.W,I); z80->HL.B.h=I; break;
78 case SRL_L: I=M_RDMEM(J.W); M_SRL(I); M_WRMEM(J.W,I); z80->HL.B.l=I; break;
79 case SRL_xHL: I=M_RDMEM(J.W); M_SRL(I); M_WRMEM(J.W,I); break;
80 case SRL_A: I=M_RDMEM(J.W); M_SRL(I); M_WRMEM(J.W,I); z80->AF.B.h=I; break;
H A Dz80.c208 #define M_SRL(reg) do{ \ macro
/dports/games/libretro-fmsx/fmsx-libretro-c2c26b1/Z80/
H A DCodesCB.h56 case SRL_B: M_SRL(R->BC.B.h);break; case SRL_C: M_SRL(R->BC.B.l);break;
57 case SRL_D: M_SRL(R->DE.B.h);break; case SRL_E: M_SRL(R->DE.B.l);break;
58 case SRL_H: M_SRL(R->HL.B.h);break; case SRL_L: M_SRL(R->HL.B.l);break;
59 case SRL_xHL: I=RdZ80(R->HL.W);M_SRL(I);WrZ80(R->HL.W,I);break;
60 case SRL_A: M_SRL(R->AF.B.h);break;
H A DCodesXCB.h21 case SRL_xHL: I=RdZ80(J.W);M_SRL(I);WrZ80(J.W,I);break;
H A DZ80.c117 #define M_SRL(Rg) \ macro
/dports/emulators/mess/mame-mame0226/src/devices/cpu/tlcs900/
H A Ddasm900.h43 M_SRL, M_SRLW, M_STCF, M_SUB, M_SWI, M_TSET, enumerator
H A Ddasm900.cpp78 { M_SLA, O_M, O_NONE }, { M_SRA, O_M, O_NONE }, { M_SLL, O_M, O_NONE }, { M_SRL, O_M, O_NONE },
162 { M_SLA, O_M, O_NONE }, { M_SRA, O_M, O_NONE }, { M_SLL, O_M, O_NONE }, { M_SRL, O_M, O_NONE },
666 { M_SLA, O_M, O_NONE }, { M_SRA, O_M, O_NONE }, { M_SLL, O_M, O_NONE }, { M_SRL, O_M, O_NONE },
787 { M_SLA, O_I8, O_R }, { M_SRA, O_I8, O_R }, { M_SLL, O_I8, O_R }, { M_SRL, O_I8, O_R },
791 { M_SLA, O_A, O_R }, { M_SRA, O_A, O_R }, { M_SLL, O_A, O_R }, { M_SRL, O_A, O_R }
955 { M_SLA, O_I8, O_R }, { M_SRA, O_I8, O_R }, { M_SLL, O_I8, O_R }, { M_SRL, O_I8, O_R },
959 { M_SLA, O_A, O_R }, { M_SRA, O_A, O_R }, { M_SLL, O_A, O_R }, { M_SRL, O_A, O_R }
1123 { M_SLA, O_I8, O_R }, { M_SRA, O_I8, O_R }, { M_SLL, O_I8, O_R }, { M_SRL, O_I8, O_R },
1127 { M_SLA, O_A, O_R }, { M_SRA, O_A, O_R }, { M_SLL, O_A, O_R }, { M_SRL, O_A, O_R }
/dports/emulators/mame/mame-mame0226/src/devices/cpu/tlcs900/
H A Ddasm900.h43 M_SRL, M_SRLW, M_STCF, M_SUB, M_SWI, M_TSET, enumerator
H A Ddasm900.cpp78 { M_SLA, O_M, O_NONE }, { M_SRA, O_M, O_NONE }, { M_SLL, O_M, O_NONE }, { M_SRL, O_M, O_NONE },
162 { M_SLA, O_M, O_NONE }, { M_SRA, O_M, O_NONE }, { M_SLL, O_M, O_NONE }, { M_SRL, O_M, O_NONE },
666 { M_SLA, O_M, O_NONE }, { M_SRA, O_M, O_NONE }, { M_SLL, O_M, O_NONE }, { M_SRL, O_M, O_NONE },
787 { M_SLA, O_I8, O_R }, { M_SRA, O_I8, O_R }, { M_SLL, O_I8, O_R }, { M_SRL, O_I8, O_R },
791 { M_SLA, O_A, O_R }, { M_SRA, O_A, O_R }, { M_SLL, O_A, O_R }, { M_SRL, O_A, O_R }
955 { M_SLA, O_I8, O_R }, { M_SRA, O_I8, O_R }, { M_SLL, O_I8, O_R }, { M_SRL, O_I8, O_R },
959 { M_SLA, O_A, O_R }, { M_SRA, O_A, O_R }, { M_SLL, O_A, O_R }, { M_SRL, O_A, O_R }
1123 { M_SLA, O_I8, O_R }, { M_SRA, O_I8, O_R }, { M_SLL, O_I8, O_R }, { M_SRL, O_I8, O_R },
1127 { M_SLA, O_A, O_R }, { M_SRA, O_A, O_R }, { M_SLL, O_A, O_R }, { M_SRL, O_A, O_R }
/dports/emulators/adamem/adamem-1.0_4/
H A DZ80CDx86.h506 #define M_SRL(Reg) \ macro
H A DZ80.c1729 M_SRL(i); in srl_xhl()
1738 M_SRL(i); in srl_xix()
1747 M_SRL(i); in srl_xiy()
1750 static void srl_a(void) { M_SRL(R.AF.B.h); } in srl_a()
1751 static void srl_b(void) { M_SRL(R.BC.B.h); } in srl_b()
1752 static void srl_c(void) { M_SRL(R.BC.B.l); } in srl_c()
1753 static void srl_d(void) { M_SRL(R.DE.B.h); } in srl_d()
1754 static void srl_e(void) { M_SRL(R.DE.B.l); } in srl_e()
1755 static void srl_h(void) { M_SRL(R.HL.B.h); } in srl_h()
1756 static void srl_l(void) { M_SRL(R.HL.B.l); } in srl_l()
H A DZ80Codes.h111 #define M_SRL(Reg) \ macro
/dports/devel/cxmon/cxmon-3.2/src/
H A Dmon_z80.cpp68 M_RRD, M_RST, M_SBC, M_SCF, M_SET, M_SL1, M_SLA, M_SRA, M_SRL, M_SUB, enumerator
385 case 7: mnem = M_SRL; break; in disass_cb()
/dports/emulators/xcpc/xcpc-20070122/src/dev/
H A Dz80cpu_tables.h311 M_SRL(dest); \
316 I=(*z80cpu->mreq_rd)(z80cpu,addr); M_SRL(I); (*z80cpu->mreq_wr)(z80cpu,addr,I); \
780 #define M_SRL(Rg) \ macro
/dports/devel/tpasm/tpasm1.11/processors/
H A Dz80.c864 M_SRL[]= variable
1007 {"srl", MODES(M_SRL) },