Home
last modified time | relevance | path

Searched refs:PIO_BASE_ADDR (Results 1 – 25 of 66) sorted by relevance

123

/dports/emulators/qemu42/qemu-4.2.1/roms/u-boot/drivers/pci/
H A Dpci-aardvark.c51 #define PIO_BASE_ADDR 0x4000 macro
52 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
55 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
64 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
65 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
66 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
67 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
68 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
69 #define PIO_START (PIO_BASE_ADDR + 0x1c)
70 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/emulators/qemu5/qemu-5.2.0/roms/u-boot/drivers/pci/
H A Dpci-aardvark.c51 #define PIO_BASE_ADDR 0x4000 macro
52 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
55 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
64 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
65 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
66 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
67 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
68 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
69 #define PIO_START (PIO_BASE_ADDR + 0x1c)
70 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/emulators/qemu-guest-agent/qemu-5.0.1/roms/u-boot/drivers/pci/
H A Dpci-aardvark.c51 #define PIO_BASE_ADDR 0x4000 macro
52 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
55 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
64 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
65 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
66 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
67 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
68 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
69 #define PIO_START (PIO_BASE_ADDR + 0x1c)
70 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/emulators/qemu-utils/qemu-4.2.1/roms/u-boot/drivers/pci/
H A Dpci-aardvark.c51 #define PIO_BASE_ADDR 0x4000 macro
52 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
55 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
64 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
65 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
66 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
67 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
68 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
69 #define PIO_START (PIO_BASE_ADDR + 0x1c)
70 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-tools/u-boot-2020.07/drivers/pci/
H A Dpci-aardvark.c54 #define PIO_BASE_ADDR 0x4000 macro
55 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
58 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
67 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
68 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
69 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
70 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
71 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
72 #define PIO_START (PIO_BASE_ADDR + 0x1c)
73 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/emulators/qemu60/qemu-6.0.0/roms/u-boot/drivers/pci/
H A Dpci-aardvark.c51 #define PIO_BASE_ADDR 0x4000 macro
52 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
55 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
64 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
65 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
66 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
67 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
68 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
69 #define PIO_START (PIO_BASE_ADDR + 0x1c)
70 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-olimex-a20-som-evb/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-olinuxino-lime/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-olinuxino-lime2/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-cubox-hummingboard/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-cubieboard2/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-cubieboard/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-firefly-rk3399/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-sinovoip-bpi-m3/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-sopine/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-a64-olinuxino/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-rpi/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-qemu-arm64/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-nanopi-m1plus/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-nanopi-r4s/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-chip/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-clearfog/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-orangepi-zero-plus/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-orangepi-plus-2e/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)
/dports/sysutils/u-boot-orangepi-zero/u-boot-2021.07/drivers/pci/
H A Dpci-aardvark.c58 #define PIO_BASE_ADDR 0x4000 macro
59 #define PIO_CTRL (PIO_BASE_ADDR + 0x0)
62 #define PIO_STAT (PIO_BASE_ADDR + 0x4)
71 #define PIO_ADDR_LS (PIO_BASE_ADDR + 0x8)
72 #define PIO_ADDR_MS (PIO_BASE_ADDR + 0xc)
73 #define PIO_WR_DATA (PIO_BASE_ADDR + 0x10)
74 #define PIO_WR_DATA_STRB (PIO_BASE_ADDR + 0x14)
75 #define PIO_RD_DATA (PIO_BASE_ADDR + 0x18)
76 #define PIO_START (PIO_BASE_ADDR + 0x1c)
77 #define PIO_ISR (PIO_BASE_ADDR + 0x20)

123