| /dports/lang/sdcc/sdcc-4.0.0/device/include/mcs51/ |
| H A D | C8051F360.h | 37 SFR(P0, 0x80); // Port 0
46 SFR(SP, 0x81); // Stack Pointer
52 SFR(TCON, 0x88); // Timer Control
61 SFR(TMOD, 0x89); // Timer Mode
69 SFR(P1, 0x90); // Port 1
103 SFR(P2, 0xA0); // Port 2
114 SFR(SPI0DAT, 0xA3); // SPI Data
127 SFR(P3, 0xB0); // Port 3
136 SFR(P4, 0xB5); // Port 4
162 SFR(SMB0DAT, 0xC2); // SMBus Data
[all …]
|
| H A D | C8051F920.h | 39 SFR( P0, 0x80 ) ; /* PORT 0 */
45 SFR( SPI1DAT, 0x86 ) ; /* SPI1 Data */
48 SFR( TMOD, 0x89 ) ; /* TIMER MODE */
55 SFR( P1, 0x90 ) ; /* PORT 1 */
71 SFR( P2, 0xA0 ) ; /* PORT 2 */
74 SFR( SPI0DAT, 0xA3 ) ; /* SPI0 Data */
78 SFR( SFRPAGE, 0xA7 ) ; /* SFR Page */
85 SFR( RTC0DAT, 0xAD ) ; /* RTC0 Data */
86 SFR( RTC0KEY, 0xAE ) ; /* RTC0 Key */
105 SFR( SMB0DAT, 0xC2 ) ; /* SMBUS DATA */
[all …]
|
| H A D | C8051T630.h | 37 SFR( P0, 0x80 ) ; /* PORT 0 */
38 SFR( SP, 0x81 ) ; /* STACK POINTER */
43 SFR( PCON, 0x87 ) ; /* POWER CONTROL */
44 SFR( TCON, 0x88 ) ; /* TIMER CONTROL */
45 SFR( TMOD, 0x89 ) ; /* TIMER MODE */
52 SFR( P1, 0x90 ) ; /* PORT 1 */
67 SFR( P2, 0xA0 ) ; /* PORT 2 */
70 SFR( SPI0DAT, 0xA3 ) ; /* SPI0 DATA */
89 SFR( SMB0DAT, 0xC2 ) ; /* SMBUS DATA */
111 SFR( PCA0MD, 0xD9 ) ; /* PCA MODE */
[all …]
|
| H A D | C8051T610.h | 36 SFR( P0, 0x80 ) ; /* PORT 0 */
37 SFR( SP, 0x81 ) ; /* STACK POINTER */
42 SFR( PCON, 0x87 ) ; /* POWER CONTROL */
44 SFR( TMOD, 0x89 ) ; /* TIMER MODE */
50 SFR( P1, 0x90 ) ; /* PORT 1 */
66 SFR( P2, 0xA0 ) ; /* PORT 2 */
69 SFR( SPI0DAT, 0xA3 ) ; /* SPI0 DATA */
78 SFR( P3, 0xB0 ) ; /* PORT 3 */
89 SFR( SMB0DAT, 0xC2 ) ; /* SMBUS DATA */
111 SFR( PCA0MD, 0xD9 ) ; /* PCA MODE */
[all …]
|
| H A D | C8051F336.h | 37 SFR( P0, 0x80 ) ; /* PORT 0 */
38 SFR( SP, 0x81 ) ; /* STACK POINTER */
41 SFR( PCON, 0x87 ) ; /* POWER CONTROL */
42 SFR( TCON, 0x88 ) ; /* TIMER CONTROL */
43 SFR( TMOD, 0x89 ) ; /* TIMER MODE */
50 SFR( P1, 0x90 ) ; /* PORT 1 */
65 SFR( P2, 0xA0 ) ; /* PORT 2 */
68 SFR( SPI0DAT, 0xA3 ) ; /* SPI0 DATA */
90 SFR( SMB0DAT, 0xC2 ) ; /* SMBUS DATA */
112 SFR( PCA0MD, 0xD9 ) ; /* PCA MODE */
[all …]
|
| H A D | C8051F520.h | 35 SFR(P0, 0x80); // Port 0
44 SFR(SP, 0x81); // Stack Pointer
48 SFR(TCON, 0x88); // Timer Control
57 SFR(TMOD, 0x89); // Timer Mode
66 SFR(P1, 0x90); // Port 1
92 SFR(SPI0DAT, 0xA3); // SPI Data
124 SFR(P1MASK, 0xBF); // Port 1 Mask
131 SFR(P0MASK, 0xC7); // Port 0 Mask
151 SFR(P0SKIP, 0xD4); // Port 0 Skip
160 SFR(PCA0MD, 0xD9); // PCA Mode
[all …]
|
| H A D | AT89C513xA.h | 34 SFR(P0, 0x80); // Port 0
47 SFR(TCON, 0x88); // Timer Control
56 SFR(TMOD, 0x89); // Timer Mode
65 SFR(P1, 0x90); // Port 1
94 SFR(P2, 0xA0); // Port 2
104 SFR(PLLCON, 0xA3); // PLL Control
105 SFR(PLLDIV, 0xA4); // PLL Divider
120 SFR(P3, 0xB0); // Port 3
148 SFR(P4, 0xC0); // Port 4
155 SFR(USBADDR, 0xC6); // USB Address
[all …]
|
| H A D | stc12.h | 73 SFR(AUXR, 0x8E);
80 SFR(AUXR1, 0xA2);
114 SFR(IE2, 0xAF);
126 SFR(IPH, 0xB7);
133 SFR(IP2, 0xB5);
140 SFR(IP2H, 0xB6);
149 SFR(P4, 0xC0);
165 SFR(P0M0, 0x94);
166 SFR(P0M1, 0x93);
167 SFR(P1M0, 0x92);
[all …]
|
| H A D | C8051T600.h | 38 SFR( P0, 0x80 ) ; /* PORT 0 */
39 SFR( SP, 0x81 ) ; /* STACK POINTER */
42 SFR( PCON, 0x87 ) ; /* POWER CONTROL */
43 SFR( TCON, 0x88 ) ; /* TIMER CONTROL */
44 SFR( TMOD, 0x89 ) ; /* TIMER MODE */
49 SFR( CKCON, 0x8E ) ; /* CLOCK CONTROL */
70 SFR( SMB0DAT, 0xC2 ) ; /* SMBUS DATA */
88 SFR( PCA0CN, 0xD8 ) ; /* PCA CONTROL */
89 SFR( PCA0MD, 0xD9 ) ; /* PCA MODE */
93 SFR( ACC, 0xE0 ) ; /* ACCUMULATOR */
[all …]
|
| H A D | cc2430.h | 58 SFR(P0, 0x80); // Port 0
67 SFR(SP, 0x81); // Stack Pointer
87 SFR(P1, 0x90); // Port 1
101 SFR(ST0, 0x95); // Sleep Timer 0
102 SFR(ST1, 0x96); // Sleep Timer 1
103 SFR(ST2, 0x97); // Sleep Timer 2
113 SFR(P2, 0xA0); // Port 2
157 SFR(ADCL, 0xBA); // ADC Data Low
208 SFR(RFD, 0xD9); // RF Data
215 SFR(ACC, 0xE0); // Accumulator
[all …]
|
| H A D | cc2530.h | 58 SFR(P0, 0x80); // Port 0
67 SFR(SP, 0x81); // Stack Pointer
87 SFR(P1, 0x90); // Port 1
101 SFR(ST0, 0x95); // Sleep Timer 0
102 SFR(ST1, 0x96); // Sleep Timer 1
103 SFR(ST2, 0x97); // Sleep Timer 2
114 SFR(P2, 0xA0); // Port 2
158 SFR(ADCL, 0xBA); // ADC Data Low
210 SFR(RFD, 0xD9); // RF Data
217 SFR(ACC, 0xE0); // Accumulator
[all …]
|
| H A D | cc1110.h | 53 SFR(P0, 0x80); // Port 0
84 SFR(_SFR8E, 0x8E); // not used
87 SFR(P1, 0x90); // Port 1
101 SFR(_SFR94, 0x94); // not used
102 SFR(_SFR95, 0x95); // not used
103 SFR(_SFR96, 0x96); // not used
104 SFR(_SFR97, 0x97); // not used
110 SFR(_SFR99, 0x99); // not used
116 SFR(_SFR9F, 0x9F); // not used
118 SFR(P2, 0xA0); // Port 2
[all …]
|
| H A D | p89lpc935_6.h | 40 SFR(ACC, 0xE0); // Accumulator
112 SFR(B, 0xF0); // B register
179 SFR(FMCON, 0xE4);
287 SFR(P0, 0x80); // Port 0
312 SFR(P1, 0x90); // Port 1
331 SFR(P2, 0xA0); // Port 2
348 SFR(P3, 0xB0); // Port 3
527 SFR(TH0, 0x8C); // Timer 0 high
528 SFR(TH1, 0x8D); // Timer 1 high
550 SFR(TL0, 0x8A); // Timer 0 low
[all …]
|
| H A D | cc2510fx.h | 62 SFR(P0, 0x80); // Port 0
71 SFR(SP, 0x81); // Stack Pointer
92 SFR(P1, 0x90); // Port 1
111 SFR(T2CT, 0x9C); // Timer 2 Count
114 SFR(P2, 0xA0); // Port 2
159 SFR(ADCL, 0xBA); // ADC Data Low
160 SFR(ADCH, 0xBB); // ADC Data High
176 SFR(CLKCON, 0xC6); // Clock Control
209 SFR(RFD, 0xD9); // RF Data
216 SFR(ACC, 0xE0); // Accumulator
[all …]
|
| H A D | ADuC84x.h | 57 SFR(PCON, 0x87); // Power Control.
87 SFR(TL0, 0x8A); // Timer 0 LSB.
88 SFR(TL1, 0x8B); // Timer 1 LSB.
89 SFR(TH0, 0x8C); // Timer 0 MSB.
90 SFR(TH1, 0x8D); // Timer 1 MSB.
92 SFR(P0, 0x80); // Port 0
102 SFR(P1, 0x90); // Port 1
115 SFR(P2, 0xA0); // Port 2
125 SFR(P3, 0xB0); // Port 3
287 SFR(ACC, 0xE0); // Accumulator
[all …]
|
| H A D | p89lpc933_4.h | 40 SFR(ACC, 0xE0); // Accumulator
91 SFR(B, 0xF0); // B register
124 SFR(FMCON, 0xE4);
221 SFR(P0, 0x80); // Port 0
246 SFR(P1, 0x90); // Port 1
263 SFR(P2, 0xA0); // Port 2
276 SFR(P3, 0xB0); // Port 3
438 SFR(TH0, 0x8C); // Timer 0 high
439 SFR(TH1, 0x8D); // Timer 1 high
440 SFR(TL0, 0x8A); // Timer 0 low
[all …]
|
| H A D | ax8052.h | 38 SFR(ACC, 0xE0); /* Accumulator */
47 SFR(B, 0xF0); /* B Register */
140 SFR(CLKSTAT, 0xC7); /* Clock Status */
148 SFR(PINA, 0xC8); /* Port A Input */
157 SFR(PINB, 0xE8); /* Port B Input */
166 SFR(PINC, 0xF8); /* Port C Input */
175 SFR(PINR, 0x8D); /* Port R Input */
247 SFR(SPMODE, 0xDC); /* SPI Mode */
249 SFR(SPSTATUS, 0xDD); /* SPI Status */
278 SFR(U0MODE, 0xE7); /* UART 0 Mode */
[all …]
|
| H A D | uPSD33xx.h | 50 SFR(SP, 0x81); // Stack Pointer.
51 SFR(DPL, 0x82); // Data Pointer Low.
70 SFR(PCON, 0x87); // Power Control.
99 SFR(TL0, 0x8A); // Timer 0 LSB.
100 SFR(TL1, 0x8B); // Timer 1 LSB.
101 SFR(TH0, 0x8C); // Timer 0 MSB.
102 SFR(TH1, 0x8D); // Timer 1 MSB.
124 SFR(P1, 0x90); // Port 1
440 SFR(A, 0xE0);
441 SFR(ACC, 0xE0); // Accumulator
[all …]
|
| H A D | P89LPC925.h | 35 SFR(ACC, 0xE0); // Accumulator
94 SFR(B, 0xF0); // B register
248 SFR(P0, 0x80); // Port 0
276 SFR(P1, 0x90); // Port 1
295 SFR(P3, 0xB0); // Port 3
427 SFR(SP, 0x81); // Stack pointer
443 SFR(TH0, 0x8C); // Timer0 HIGH
445 SFR(TH1, 0x8D); // Timer 1 HIGH
447 SFR(TL0, 0x8A); // Timer 0 LOW
449 SFR(TL1, 0x8B); // Timer 1 LOW
[all …]
|
| H A D | SST89x5xRDx.h | 38 SFR(ACC, 0xE0); // Accumulator
47 SFR(B, 0xF0); // B Register
65 SFR(SP, 0x81); // Stack Pointer
103 SFR(PCON, 0x87); // Power Control
184 SFR(TH0, 0x8C); // Timer 0 MSB
185 SFR(TL0, 0x8A); // Timer 0 LSB
186 SFR(TH1, 0x8D); // Timer 1 MSB
237 SFR(P0, 0x80); // Port 0
246 SFR(P1, 0x90); // Port 1
269 SFR(P2, 0xA0); // Port 2
[all …]
|
| H A D | p89lpc9351.h | 35 SFR(ACC, 0xe0); // Accumulator
62 SFR(ADINS, 0xa3); // A/D input select
116 SFR(B, 0xf0); // B register
334 SFR(P0, 0x80); // Port 0
359 SFR(P1, 0x90); // Port 1
378 SFR(P2, 0xa0); // Port 2
395 SFR(P3, 0xb0); // Port 3
512 SFR(RTCCON, 0xd1); // RTC control
607 SFR(TH0, 0x8c); // Timer 0 high
630 SFR(TL0, 0x8a); // Timer 0 low
[all …]
|
| H A D | ax8052f131.h | 38 SFR(ACC, 0xE0); /* Accumulator */
47 SFR(B, 0xF0); /* B Register */
140 SFR(CLKSTAT, 0xC7); /* Clock Status */
148 SFR(PINA, 0xC8); /* Port A Input */
157 SFR(PINB, 0xE8); /* Port B Input */
166 SFR(PINC, 0xF8); /* Port C Input */
175 SFR(PINR, 0x8D); /* Port R Input */
247 SFR(SPMODE, 0xDC); /* SPI Mode */
249 SFR(SPSTATUS, 0xDD); /* SPI Status */
278 SFR(U0MODE, 0xE7); /* UART 0 Mode */
[all …]
|
| H A D | w7100.h | 35 SFR(ACC, 0xE0); // Accumulator
45 SFR(B, 0xF0); // Register B
90 SFR(SP, 0x81); // Stack Pointer
101 SFR(RAMBA16H, 0xFA);
102 SFR(RAMBA16L, 0xFB);
104 SFR(RAMEA16H, 0xFC);
105 SFR(RAMEA16L, 0xFD);
221 SFR(P0, 0x80); // Port 0 Register.
231 SFR(P1, 0x90); // Port 1 Register.
241 SFR(P2, 0xA0); // Port 2 Register.
[all …]
|
| H A D | uPSD32xx.h | 58 SFR(P0, 0x80); // Port 0
107 SFR(TL0, 0x8A); // Timer 0 LSB.
108 SFR(TL1, 0x8B); // Timer 1 LSB.
112 SFR(P1, 0x90); // Port 1
206 SFR(P2, 0xA0); // Port 2
228 SFR(PWM1, 0xA3); // counter.
229 SFR(PWM2, 0xA4); //
230 SFR(PWM3, 0xA5); //
259 SFR(P3, 0xB0); // Port 3
371 SFR(A, 0xE0);
[all …]
|
| /dports/devel/asl/asl-current/include/ |
| H A D | stddef17.inc | 28 FSR0 SFR 1
30 FSR1 SFR 9
45 RTCCH SFR 12
61 PORTB SFR $12
62 PORTC SFR $11
63 PORTD SFR $13
64 PORTE SFR $15
67 DDRC SFR $10
68 DDRD SFR $12
69 DDRE SFR $14
[all …]
|