| /dports/devel/llvm80/llvm-8.0.1.src/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 68 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
69 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
75 case DstType::Ty_Reg: in addDefToMIB()
93 case DstType::Ty_Reg: in getLLTTy()
100 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
127 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate }; enumerator
128 SrcOp(unsigned R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
137 case SrcType::Ty_Reg: in addSrcToMIB()
150 case SrcType::Ty_Reg: in getLLTTy()
162 case SrcType::Ty_Reg: in getReg()
|
| /dports/devel/llvm90/llvm-9.0.1.src/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 67 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
68 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
69 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
76 case DstType::Ty_Reg: in addDefToMIB()
94 case DstType::Ty_Reg: in getLLTTy()
101 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
128 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate }; enumerator
129 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
139 case SrcType::Ty_Reg: in addSrcToMIB()
152 case SrcType::Ty_Reg: in getLLTTy()
[all …]
|
| /dports/devel/llvm10/llvm-10.0.1.src/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 67 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
68 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
69 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
76 case DstType::Ty_Reg: in addDefToMIB()
94 case DstType::Ty_Reg: in getLLTTy()
101 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
129 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
130 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
147 case SrcType::Ty_Reg: in addSrcToMIB()
164 case SrcType::Ty_Reg: in getLLTTy()
[all …]
|
| /dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/swiftshader/third_party/llvm-10.0/llvm/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 67 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
68 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
69 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
76 case DstType::Ty_Reg: in addDefToMIB()
94 case DstType::Ty_Reg: in getLLTTy()
101 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
129 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
130 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
147 case SrcType::Ty_Reg: in addSrcToMIB()
164 case SrcType::Ty_Reg: in getLLTTy()
[all …]
|
| /dports/devel/tinygo/tinygo-0.14.1/llvm-project/llvm/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 67 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
68 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
69 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
76 case DstType::Ty_Reg: in addDefToMIB()
94 case DstType::Ty_Reg: in getLLTTy()
101 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
129 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
130 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
147 case SrcType::Ty_Reg: in addSrcToMIB()
164 case SrcType::Ty_Reg: in getLLTTy()
[all …]
|
| /dports/devel/llvm-cheri/llvm-project-37c49ff00e3eadce5d8703fdc4497f28458c64a8/llvm/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 65 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
66 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
67 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
74 case DstType::Ty_Reg: in addDefToMIB()
92 case DstType::Ty_Reg: in getLLTTy()
99 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
127 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
128 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
145 case SrcType::Ty_Reg: in addSrcToMIB()
162 case SrcType::Ty_Reg: in getLLTTy()
[all …]
|
| /dports/devel/llvm11/llvm-11.0.1.src/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 65 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
66 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
67 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
74 case DstType::Ty_Reg: in addDefToMIB()
92 case DstType::Ty_Reg: in getLLTTy()
99 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
127 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
128 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
145 case SrcType::Ty_Reg: in addSrcToMIB()
162 case SrcType::Ty_Reg: in getLLTTy()
[all …]
|
| /dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/llvm/llvm/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 66 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
67 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
68 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
75 case DstType::Ty_Reg: in addDefToMIB()
93 case DstType::Ty_Reg: in getLLTTy()
100 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
128 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
129 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
146 case SrcType::Ty_Reg: in addSrcToMIB()
163 case SrcType::Ty_Reg: in getLLTTy()
[all …]
|
| /dports/devel/wasi-libcxx/llvm-project-13.0.1.src/llvm/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 66 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
67 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
68 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
75 case DstType::Ty_Reg: in addDefToMIB()
93 case DstType::Ty_Reg: in getLLTTy()
100 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
128 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
129 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
146 case SrcType::Ty_Reg: in addSrcToMIB()
163 case SrcType::Ty_Reg: in getLLTTy()
[all …]
|
| /dports/graphics/llvm-mesa/llvm-13.0.1.src/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 66 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
67 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
68 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
75 case DstType::Ty_Reg: in addDefToMIB()
93 case DstType::Ty_Reg: in getLLTTy()
100 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
128 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
129 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
146 case SrcType::Ty_Reg: in addSrcToMIB()
163 case SrcType::Ty_Reg: in getLLTTy()
[all …]
|
| /dports/devel/llvm12/llvm-project-12.0.1.src/llvm/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 66 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
67 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
68 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
75 case DstType::Ty_Reg: in addDefToMIB()
93 case DstType::Ty_Reg: in getLLTTy()
100 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
128 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
129 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
146 case SrcType::Ty_Reg: in addSrcToMIB()
163 case SrcType::Ty_Reg: in getLLTTy()
[all …]
|
| /dports/lang/rust/rustc-1.58.1-src/src/llvm-project/llvm/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 66 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
67 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
68 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
75 case DstType::Ty_Reg: in addDefToMIB()
93 case DstType::Ty_Reg: in getLLTTy()
100 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
128 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
129 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
146 case SrcType::Ty_Reg: in addSrcToMIB()
163 case SrcType::Ty_Reg: in getLLTTy()
[all …]
|
| /dports/devel/llvm-devel/llvm-project-f05c95f10fc1d8171071735af8ad3a9e87633120/llvm/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 66 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
67 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
68 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
75 case DstType::Ty_Reg: in addDefToMIB()
93 case DstType::Ty_Reg: in getLLTTy()
100 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
128 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
129 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
146 case SrcType::Ty_Reg: in addSrcToMIB()
163 case SrcType::Ty_Reg: in getLLTTy()
[all …]
|
| /dports/devel/wasi-compiler-rt13/llvm-project-13.0.1.src/llvm/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 66 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
67 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
68 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
75 case DstType::Ty_Reg: in addDefToMIB()
93 case DstType::Ty_Reg: in getLLTTy()
100 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
128 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
129 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
146 case SrcType::Ty_Reg: in addSrcToMIB()
163 case SrcType::Ty_Reg: in getLLTTy()
[all …]
|
| /dports/devel/wasi-compiler-rt12/llvm-project-12.0.1.src/llvm/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 66 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
67 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
68 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
75 case DstType::Ty_Reg: in addDefToMIB()
93 case DstType::Ty_Reg: in getLLTTy()
100 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
128 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
129 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
146 case SrcType::Ty_Reg: in addSrcToMIB()
163 case SrcType::Ty_Reg: in getLLTTy()
[all …]
|
| /dports/devel/llvm13/llvm-project-13.0.1.src/llvm/include/llvm/CodeGen/GlobalISel/ |
| H A D | MachineIRBuilder.h | 66 enum class DstType { Ty_LLT, Ty_Reg, Ty_RC }; enumerator
67 DstOp(unsigned R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
68 DstOp(Register R) : Reg(R), Ty(DstType::Ty_Reg) {} in DstOp()
75 case DstType::Ty_Reg: in addDefToMIB()
93 case DstType::Ty_Reg: in getLLTTy()
100 assert(Ty == DstType::Ty_Reg && "Not a register"); in getReg()
128 enum class SrcType { Ty_Reg, Ty_MIB, Ty_Predicate, Ty_Imm }; enumerator
129 SrcOp(Register R) : Reg(R), Ty(SrcType::Ty_Reg) {} in SrcOp()
146 case SrcType::Ty_Reg: in addSrcToMIB()
163 case SrcType::Ty_Reg: in getLLTTy()
[all …]
|
| /dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/llvm/llvm/lib/CodeGen/GlobalISel/ |
| H A D | CSEMIRBuilder.cpp | 71 case DstOp::DstType::Ty_Reg: { in profileDstOp()
146 if (Op.getDstOpKind() == DstOp::DstType::Ty_Reg) in generateCopiesIfRequired()
|
| /dports/devel/wasi-libcxx/llvm-project-13.0.1.src/llvm/lib/CodeGen/GlobalISel/ |
| H A D | CSEMIRBuilder.cpp | 71 case DstOp::DstType::Ty_Reg: { in profileDstOp()
146 if (Op.getDstOpKind() == DstOp::DstType::Ty_Reg) in generateCopiesIfRequired()
|
| /dports/graphics/llvm-mesa/llvm-13.0.1.src/lib/CodeGen/GlobalISel/ |
| H A D | CSEMIRBuilder.cpp | 71 case DstOp::DstType::Ty_Reg: { in profileDstOp()
146 if (Op.getDstOpKind() == DstOp::DstType::Ty_Reg) in generateCopiesIfRequired()
|
| /dports/devel/llvm12/llvm-project-12.0.1.src/llvm/lib/CodeGen/GlobalISel/ |
| H A D | CSEMIRBuilder.cpp | 71 case DstOp::DstType::Ty_Reg: { in profileDstOp()
146 if (Op.getDstOpKind() == DstOp::DstType::Ty_Reg) in generateCopiesIfRequired()
|
| /dports/lang/rust/rustc-1.58.1-src/src/llvm-project/llvm/lib/CodeGen/GlobalISel/ |
| H A D | CSEMIRBuilder.cpp | 71 case DstOp::DstType::Ty_Reg: { in profileDstOp()
146 if (Op.getDstOpKind() == DstOp::DstType::Ty_Reg) in generateCopiesIfRequired()
|
| /dports/devel/wasi-compiler-rt13/llvm-project-13.0.1.src/llvm/lib/CodeGen/GlobalISel/ |
| H A D | CSEMIRBuilder.cpp | 71 case DstOp::DstType::Ty_Reg: { in profileDstOp()
146 if (Op.getDstOpKind() == DstOp::DstType::Ty_Reg) in generateCopiesIfRequired()
|
| /dports/devel/wasi-compiler-rt12/llvm-project-12.0.1.src/llvm/lib/CodeGen/GlobalISel/ |
| H A D | CSEMIRBuilder.cpp | 71 case DstOp::DstType::Ty_Reg: { in profileDstOp()
146 if (Op.getDstOpKind() == DstOp::DstType::Ty_Reg) in generateCopiesIfRequired()
|
| /dports/devel/llvm13/llvm-project-13.0.1.src/llvm/lib/CodeGen/GlobalISel/ |
| H A D | CSEMIRBuilder.cpp | 71 case DstOp::DstType::Ty_Reg: { in profileDstOp()
146 if (Op.getDstOpKind() == DstOp::DstType::Ty_Reg) in generateCopiesIfRequired()
|
| /dports/devel/llvm-devel/llvm-project-f05c95f10fc1d8171071735af8ad3a9e87633120/llvm/lib/CodeGen/GlobalISel/ |
| H A D | CSEMIRBuilder.cpp | 72 case DstOp::DstType::Ty_Reg: { in profileDstOp()
147 if (Op.getDstOpKind() == DstOp::DstType::Ty_Reg) in generateCopiesIfRequired()
|