Home
last modified time | relevance | path

Searched refs:s_addc_u32 (Results 1 – 25 of 1598) sorted by relevance

12345678910>>...64

/dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/llvm/llvm/test/CodeGen/AMDGPU/
H A Dcc-update.ll28 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
39 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
47 ; GFX1010-NEXT: s_addc_u32 s5, s5, 0
52 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
68 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
82 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
94 ; GFX1010-NEXT: s_addc_u32 s5, s5, 0
98 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
116 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
132 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
[all …]
H A Dadd_i128.ll23 ; GCN: s_addc_u32
24 ; GCN: s_addc_u32
25 ; GCN: s_addc_u32
35 ; GCN: s_addc_u32
36 ; GCN: s_addc_u32
37 ; GCN: s_addc_u32
47 ; GCN: s_addc_u32
48 ; GCN: s_addc_u32
49 ; GCN: s_addc_u32
/dports/devel/llvm-cheri/llvm-project-37c49ff00e3eadce5d8703fdc4497f28458c64a8/llvm/test/CodeGen/AMDGPU/
H A Dcc-update.ll28 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
39 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
47 ; GFX1010-NEXT: s_addc_u32 s5, s5, 0
52 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
68 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
82 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
94 ; GFX1010-NEXT: s_addc_u32 s5, s5, 0
98 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
116 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
132 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
[all …]
H A Dadd_i128.ll23 ; GCN: s_addc_u32
24 ; GCN: s_addc_u32
25 ; GCN: s_addc_u32
35 ; GCN: s_addc_u32
36 ; GCN: s_addc_u32
37 ; GCN: s_addc_u32
47 ; GCN: s_addc_u32
48 ; GCN: s_addc_u32
49 ; GCN: s_addc_u32
/dports/devel/llvm12/llvm-project-12.0.1.src/llvm/test/CodeGen/AMDGPU/
H A Dcc-update.ll28 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
40 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
49 ; GFX1010-NEXT: s_addc_u32 s5, s5, 0
54 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
70 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
84 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
96 ; GFX1010-NEXT: s_addc_u32 s5, s5, 0
100 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
117 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
134 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
[all …]
H A Dcall-waitcnt.ll10 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
12 ; GCN-NEXT: s_addc_u32 s1, s1, 0
18 ; GCN-NEXT: s_addc_u32 s5, s5, func@rel32@hi+12
33 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
36 ; GCN-NEXT: s_addc_u32 s1, s1, 0
57 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
59 ; GCN-NEXT: s_addc_u32 s1, s1, 0
79 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
81 ; GCN-NEXT: s_addc_u32 s1, s1, 0
101 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
[all …]
H A Dadd_i128.ll23 ; GCN: s_addc_u32
24 ; GCN: s_addc_u32
25 ; GCN: s_addc_u32
35 ; GCN: s_addc_u32
36 ; GCN: s_addc_u32
37 ; GCN: s_addc_u32
47 ; GCN: s_addc_u32
48 ; GCN: s_addc_u32
49 ; GCN: s_addc_u32
/dports/devel/llvm11/llvm-11.0.1.src/test/CodeGen/AMDGPU/
H A Dcc-update.ll28 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
39 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
47 ; GFX1010-NEXT: s_addc_u32 s5, s5, 0
52 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
68 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
82 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
94 ; GFX1010-NEXT: s_addc_u32 s5, s5, 0
98 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
116 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
132 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
[all …]
H A Dadd_i128.ll23 ; GCN: s_addc_u32
24 ; GCN: s_addc_u32
25 ; GCN: s_addc_u32
35 ; GCN: s_addc_u32
36 ; GCN: s_addc_u32
37 ; GCN: s_addc_u32
47 ; GCN: s_addc_u32
48 ; GCN: s_addc_u32
49 ; GCN: s_addc_u32
/dports/devel/wasi-compiler-rt12/llvm-project-12.0.1.src/llvm/test/CodeGen/AMDGPU/
H A Dcc-update.ll28 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
40 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
49 ; GFX1010-NEXT: s_addc_u32 s5, s5, 0
54 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
70 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
84 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
96 ; GFX1010-NEXT: s_addc_u32 s5, s5, 0
100 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
117 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
134 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
[all …]
H A Dcall-waitcnt.ll10 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
12 ; GCN-NEXT: s_addc_u32 s1, s1, 0
18 ; GCN-NEXT: s_addc_u32 s5, s5, func@rel32@hi+12
33 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
36 ; GCN-NEXT: s_addc_u32 s1, s1, 0
57 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
59 ; GCN-NEXT: s_addc_u32 s1, s1, 0
79 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
81 ; GCN-NEXT: s_addc_u32 s1, s1, 0
101 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
[all …]
/dports/devel/wasi-libcxx/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/
H A Dcc-update.ll26 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
35 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
45 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
61 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
75 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
87 ; GFX1010-NEXT: s_addc_u32 s5, s5, 0
91 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
108 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
125 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
184 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
[all …]
H A Dcall-waitcnt.ll10 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
12 ; GCN-NEXT: s_addc_u32 s1, s1, 0
18 ; GCN-NEXT: s_addc_u32 s5, s5, func@rel32@hi+12
33 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
36 ; GCN-NEXT: s_addc_u32 s1, s1, 0
57 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
59 ; GCN-NEXT: s_addc_u32 s1, s1, 0
79 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
81 ; GCN-NEXT: s_addc_u32 s1, s1, 0
101 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
[all …]
H A Dadd_i128.ll23 ; GCN: s_addc_u32
24 ; GCN: s_addc_u32
25 ; GCN: s_addc_u32
35 ; GCN: s_addc_u32
36 ; GCN: s_addc_u32
37 ; GCN: s_addc_u32
47 ; GCN: s_addc_u32
48 ; GCN: s_addc_u32
49 ; GCN: s_addc_u32
/dports/graphics/llvm-mesa/llvm-13.0.1.src/test/CodeGen/AMDGPU/
H A Dcc-update.ll26 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
35 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
45 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
61 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
75 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
87 ; GFX1010-NEXT: s_addc_u32 s5, s5, 0
91 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
108 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
125 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
184 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
[all …]
H A Dcall-waitcnt.ll10 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
12 ; GCN-NEXT: s_addc_u32 s1, s1, 0
18 ; GCN-NEXT: s_addc_u32 s5, s5, func@rel32@hi+12
33 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
36 ; GCN-NEXT: s_addc_u32 s1, s1, 0
57 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
59 ; GCN-NEXT: s_addc_u32 s1, s1, 0
79 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
81 ; GCN-NEXT: s_addc_u32 s1, s1, 0
101 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
[all …]
H A Dadd_i128.ll23 ; GCN: s_addc_u32
24 ; GCN: s_addc_u32
25 ; GCN: s_addc_u32
35 ; GCN: s_addc_u32
36 ; GCN: s_addc_u32
37 ; GCN: s_addc_u32
47 ; GCN: s_addc_u32
48 ; GCN: s_addc_u32
49 ; GCN: s_addc_u32
/dports/devel/llvm-devel/llvm-project-f05c95f10fc1d8171071735af8ad3a9e87633120/llvm/test/CodeGen/AMDGPU/
H A Dcc-update.ll26 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
35 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
45 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
61 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
75 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
91 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
108 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
125 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
184 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
194 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
[all …]
H A Dcall-waitcnt.ll10 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s13, 0
12 ; GCN-NEXT: s_addc_u32 s1, s1, 0
19 ; GCN-NEXT: s_addc_u32 s5, s5, func@rel32@hi+12
33 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s13, 0
36 ; GCN-NEXT: s_addc_u32 s1, s1, 0
43 ; GCN-NEXT: s_addc_u32 s7, s7, func@rel32@hi+12
57 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s13, 0
59 ; GCN-NEXT: s_addc_u32 s1, s1, 0
79 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s13, 0
81 ; GCN-NEXT: s_addc_u32 s1, s1, 0
[all …]
H A Dadd_i128.ll23 ; GCN: s_addc_u32
24 ; GCN: s_addc_u32
25 ; GCN: s_addc_u32
35 ; GCN: s_addc_u32
36 ; GCN: s_addc_u32
37 ; GCN: s_addc_u32
47 ; GCN: s_addc_u32
48 ; GCN: s_addc_u32
49 ; GCN: s_addc_u32
/dports/devel/wasi-compiler-rt13/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/
H A Dcc-update.ll26 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
35 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
45 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
61 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
75 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
87 ; GFX1010-NEXT: s_addc_u32 s5, s5, 0
91 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
108 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
125 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
184 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
[all …]
H A Dcall-waitcnt.ll10 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
12 ; GCN-NEXT: s_addc_u32 s1, s1, 0
18 ; GCN-NEXT: s_addc_u32 s5, s5, func@rel32@hi+12
33 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
36 ; GCN-NEXT: s_addc_u32 s1, s1, 0
57 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
59 ; GCN-NEXT: s_addc_u32 s1, s1, 0
79 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
81 ; GCN-NEXT: s_addc_u32 s1, s1, 0
101 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
[all …]
/dports/devel/llvm13/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/
H A Dcc-update.ll26 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
35 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
45 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
61 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
75 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
87 ; GFX1010-NEXT: s_addc_u32 s5, s5, 0
91 ; GFX1010-NEXT: s_addc_u32 s1, s1, 0
108 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
125 ; GFX900-NEXT: s_addc_u32 s1, s1, 0
184 ; GFX803-NEXT: s_addc_u32 s1, s1, 0
[all …]
H A Dcall-waitcnt.ll10 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
12 ; GCN-NEXT: s_addc_u32 s1, s1, 0
18 ; GCN-NEXT: s_addc_u32 s5, s5, func@rel32@hi+12
33 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
36 ; GCN-NEXT: s_addc_u32 s1, s1, 0
57 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
59 ; GCN-NEXT: s_addc_u32 s1, s1, 0
79 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
81 ; GCN-NEXT: s_addc_u32 s1, s1, 0
101 ; GCN-NEXT: s_addc_u32 flat_scratch_hi, s7, 0
[all …]
/dports/devel/llvm10/llvm-10.0.1.src/test/CodeGen/AMDGPU/
H A Dadd_i128.ll23 ; GCN: s_addc_u32
24 ; GCN: s_addc_u32
25 ; GCN: s_addc_u32
35 ; GCN: s_addc_u32
36 ; GCN: s_addc_u32
37 ; GCN: s_addc_u32
47 ; GCN: s_addc_u32
48 ; GCN: s_addc_u32
49 ; GCN: s_addc_u32

12345678910>>...64