| /dports/comms/uhd/uhd-90ce6062b6b5df2eddeee723777be85108e4e7c7/fpga/usrp2/top/B100/ |
| H A D | u1plus_core.v | 87 wire set_stb, set_stb_user; net
124 .set_addr_user(set_addr_user),.set_data_user(set_data_user), .set_stb_user(set_stb_user) );
228 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
236 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
334 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
345 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
|
| /dports/comms/uhd/uhd-90ce6062b6b5df2eddeee723777be85108e4e7c7/fpga/usrp2/control_lib/ |
| H A D | user_settings.v | 37 output set_stb_user, port
54 if (rst|set_stb_user)
60 assign set_stb_user = stb_int & data_changed;
|
| /dports/comms/uhd/uhd-90ce6062b6b5df2eddeee723777be85108e4e7c7/fpga/usrp3/lib/control/ |
| H A D | user_settings.v | 40 output set_stb_user, port
57 if (rst|set_stb_user)
63 assign set_stb_user = stb_int & data_changed;
|
| /dports/comms/uhd/uhd-90ce6062b6b5df2eddeee723777be85108e4e7c7/fpga/usrp2/vrt/ |
| H A D | vita_rx_engine_glue.v | 41 input set_stb_user, input [7:0] set_addr_user, input [31:0] set_data_user, port
70 .set_stb(set_stb_user), .set_addr(set_addr_user), .set_data(set_data_user),
87 .set_stb(set_stb_user), .set_addr(set_addr_user), .set_data(set_data_user),
|
| H A D | vita_tx_engine_glue.v | 45 input set_stb_user, input [7:0] set_addr_user, input [31:0] set_data_user, port
74 .set_stb(set_stb_user), .set_addr(set_addr_user), .set_data(set_data_user),
91 .set_stb(set_stb_user), .set_addr(set_addr_user), .set_data(set_data_user),
|
| H A D | vita_rx_chain.v | 27 input set_stb_user, input [7:0] set_addr_user, input [31:0] set_data_user, port
81 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
|
| H A D | vita_tx_chain.v | 30 input set_stb_user, input [7:0] set_addr_user, input [31:0] set_data_user, port
101 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
|
| /dports/comms/uhd/uhd-90ce6062b6b5df2eddeee723777be85108e4e7c7/fpga/usrp2/top/USRP2/ |
| H A D | u2_core.v | 186 wire set_stb, set_stb_dsp, set_stb_user; net
519 .set_stb_user(set_stb_user) );
635 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
643 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
660 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
668 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
716 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
727 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
|
| /dports/comms/uhd/uhd-90ce6062b6b5df2eddeee723777be85108e4e7c7/fpga/usrp2/top/N2x0/ |
| H A D | u2plus_core.v | 181 wire set_stb, set_stb_dsp, set_stb_user; net
511 .set_stb_user(set_stb_user) );
636 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
644 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
661 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
669 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
719 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
730 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user),
|
| /dports/comms/uhd/uhd-90ce6062b6b5df2eddeee723777be85108e4e7c7/fpga/usrp3/lib/radio_200/ |
| H A D | radio_legacy.v | 170 wire set_stb_user; net
178 .set_stb_user(set_stb_user), .set_addr_user(set_addr_user), .set_data_user(set_data_user));
203 …(.clk(radio_clk), .rst(radio_rst), .strobe(set_stb_user), .addr(set_addr_user), .in(set_data_user),
207 …(.clk(radio_clk), .rst(radio_rst), .strobe(set_stb_user), .addr(set_addr_user), .in(set_data_user),
|
| /dports/comms/uhd/uhd-90ce6062b6b5df2eddeee723777be85108e4e7c7/fpga/usrp2/sdr_lib/ |
| H A D | duc_chain.v | 28 input set_stb_user, input [7:0] set_addr_user, input [31:0] set_data_user, port
157 .set_stb(set_stb_user), .set_addr(set_addr_user), .set_data(set_data_user),
|
| H A D | ddc_chain.v | 28 input set_stb_user, input [7:0] set_addr_user, input [31:0] set_data_user, port
186 .set_stb(set_stb_user), .set_addr(set_addr_user), .set_data(set_data_user),
|