Home
last modified time | relevance | path

Searched refs:v24 (Results 1 – 25 of 6272) sorted by relevance

12345678910>>...251

/dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/llvm/llvm/test/MC/RISCV/rvv/
H A Dstore.s11 vse8.v v24, (a0), v0.t
17 vse8.v v24, (a0)
23 vse16.v v24, (a0), v0.t
29 vse16.v v24, (a0)
41 vse32.v v24, (a0)
53 vse64.v v24, (a0)
65 vse128.v v24, (a0)
77 vse256.v v24, (a0)
89 vse512.v v24, (a0)
101 vse1024.v v24, (a0)
[all …]
/dports/devel/llvm-devel/llvm-project-f05c95f10fc1d8171071735af8ad3a9e87633120/llvm/test/MC/RISCV/rvv/
H A Dstore.s11 vsm.v v24, (a0)
17 vse8.v v24, (a0), v0.t
23 vse8.v v24, (a0)
35 vse16.v v24, (a0)
47 vse32.v v24, (a0)
59 vse64.v v24, (a0)
71 vsse8.v v24, (a0), a1
209 vs1r.v v24, (a0)
215 vs2r.v v24, (a0)
221 vs4r.v v24, (a0)
[all …]
/dports/devel/wasi-compiler-rt13/llvm-project-13.0.1.src/llvm/test/MC/RISCV/rvv/
H A Dstore.s11 vse1.v v24, (a0)
17 vse8.v v24, (a0), v0.t
23 vse8.v v24, (a0)
35 vse16.v v24, (a0)
47 vse32.v v24, (a0)
59 vse64.v v24, (a0)
71 vsse8.v v24, (a0), a1
209 vs1r.v v24, (a0)
215 vs2r.v v24, (a0)
221 vs4r.v v24, (a0)
[all …]
/dports/devel/wasi-compiler-rt12/llvm-project-12.0.1.src/llvm/test/MC/RISCV/rvv/
H A Dstore.s11 vse1.v v24, (a0)
17 vse8.v v24, (a0), v0.t
23 vse8.v v24, (a0)
35 vse16.v v24, (a0)
47 vse32.v v24, (a0)
59 vse64.v v24, (a0)
71 vsse8.v v24, (a0), a1
209 vs1r.v v24, (a0)
215 vs2r.v v24, (a0)
221 vs4r.v v24, (a0)
[all …]
/dports/devel/wasi-libcxx/llvm-project-13.0.1.src/llvm/test/MC/RISCV/rvv/
H A Dstore.s11 vse1.v v24, (a0)
17 vse8.v v24, (a0), v0.t
23 vse8.v v24, (a0)
35 vse16.v v24, (a0)
47 vse32.v v24, (a0)
59 vse64.v v24, (a0)
71 vsse8.v v24, (a0), a1
209 vs1r.v v24, (a0)
215 vs2r.v v24, (a0)
221 vs4r.v v24, (a0)
[all …]
/dports/graphics/llvm-mesa/llvm-13.0.1.src/test/MC/RISCV/rvv/
H A Dstore.s11 vse1.v v24, (a0)
17 vse8.v v24, (a0), v0.t
23 vse8.v v24, (a0)
35 vse16.v v24, (a0)
47 vse32.v v24, (a0)
59 vse64.v v24, (a0)
71 vsse8.v v24, (a0), a1
209 vs1r.v v24, (a0)
215 vs2r.v v24, (a0)
221 vs4r.v v24, (a0)
[all …]
/dports/devel/llvm13/llvm-project-13.0.1.src/llvm/test/MC/RISCV/rvv/
H A Dstore.s11 vse1.v v24, (a0)
17 vse8.v v24, (a0), v0.t
23 vse8.v v24, (a0)
35 vse16.v v24, (a0)
47 vse32.v v24, (a0)
59 vse64.v v24, (a0)
71 vsse8.v v24, (a0), a1
209 vs1r.v v24, (a0)
215 vs2r.v v24, (a0)
221 vs4r.v v24, (a0)
[all …]
/dports/devel/llvm12/llvm-project-12.0.1.src/llvm/test/MC/RISCV/rvv/
H A Dstore.s11 vse1.v v24, (a0)
17 vse8.v v24, (a0), v0.t
23 vse8.v v24, (a0)
35 vse16.v v24, (a0)
47 vse32.v v24, (a0)
59 vse64.v v24, (a0)
71 vsse8.v v24, (a0), a1
209 vs1r.v v24, (a0)
215 vs2r.v v24, (a0)
221 vs4r.v v24, (a0)
[all …]
/dports/devel/llvm-cheri/llvm-project-37c49ff00e3eadce5d8703fdc4497f28458c64a8/llvm/test/MC/RISCV/rvv/
H A Dstore.s11 vsb.v v24, (a0), v0.t
17 vsb.v v24, (a0)
23 vsh.v v24, (a0), v0.t
29 vsh.v v24, (a0)
35 vsw.v v24, (a0), v0.t
41 vsw.v v24, (a0)
47 vse.v v24, (a0), v0.t
53 vse.v v24, (a0)
65 vssb.v v24, (a0), a1
77 vssh.v v24, (a0), a1
[all …]
/dports/devel/llvm11/llvm-11.0.1.src/test/MC/RISCV/rvv/
H A Dstore.s11 vsb.v v24, (a0), v0.t
17 vsb.v v24, (a0)
23 vsh.v v24, (a0), v0.t
29 vsh.v v24, (a0)
35 vsw.v v24, (a0), v0.t
41 vsw.v v24, (a0)
47 vse.v v24, (a0), v0.t
53 vse.v v24, (a0)
65 vssb.v v24, (a0), a1
77 vssh.v v24, (a0), a1
[all …]
/dports/math/blasfeo/blasfeo-0.1.2/kernel/armv8a/
H A Dkernel_dgemm_12x4_lib4.S1695 ins v24.d[0], xzr
1794 ins v24.d[0], xzr
1856 ins v24.d[0], xzr
2890 mov v0.16b, v24.16b
2903 mov v8.16b, v24.16b
2916 mov v16.16b, v24.16b
3093 ins v16.d[1], v24.d[1]
3100 ins v16.d[0], v24.d[0]
3160 ins v2.d[0], v24.d[0]
3236 ins v16.d[1], v24.d[1]
[all …]
/dports/devel/llvm-cheri/llvm-project-37c49ff00e3eadce5d8703fdc4497f28458c64a8/llvm/test/CodeGen/SystemZ/
H A Dvec-max-04.ll8 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
H A Dvec-min-01.ll8 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
H A Dvec-min-02.ll8 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}
H A Dvec-max-01.ll8 ; CHECK: vmxb %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmxb %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmxb %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmxb %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmxlb %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmxlb %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmxlb %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmxlb %v24, {{%v24, %v26|%v26, %v24}}
H A Dvec-max-02.ll8 ; CHECK: vmxh %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmxh %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmxh %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmxh %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmxlh %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmxlh %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmxlh %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmxlh %v24, {{%v24, %v26|%v26, %v24}}
H A Dvec-max-03.ll8 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
H A Dvec-min-04.ll8 ; CHECK: vmng %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmng %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmng %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmng %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlg %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlg %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlg %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlg %v24, {{%v24, %v26|%v26, %v24}}
H A Dvec-min-03.ll8 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
/dports/devel/llvm11/llvm-11.0.1.src/test/CodeGen/SystemZ/
H A Dvec-max-03.ll8 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmxf %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmxlf %v24, {{%v24, %v26|%v26, %v24}}
H A Dvec-max-04.ll8 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmxg %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmxlg %v24, {{%v24, %v26|%v26, %v24}}
H A Dvec-min-01.ll8 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
H A Dvec-min-03.ll8 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmnf %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlf %v24, {{%v24, %v26|%v26, %v24}}
/dports/devel/llvm10/llvm-10.0.1.src/test/CodeGen/SystemZ/
H A Dvec-min-01.ll8 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmnb %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlb %v24, {{%v24, %v26|%v26, %v24}}
H A Dvec-min-02.ll8 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
18 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
28 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
38 ; CHECK: vmnh %v24, {{%v24, %v26|%v26, %v24}}
48 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}
58 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}
68 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}
78 ; CHECK: vmnlh %v24, {{%v24, %v26|%v26, %v24}}

12345678910>>...251