/dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/llvm/llvm/test/CodeGen/AMDGPU/ |
H A D | add.i16.ll | 7 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 24 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0x7b, [[A]] 39 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0xfcb3, [[A]] 54 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], -1, [[A]] 70 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 89 ; VI-DAG: v_add_u16_e32 v[[ADD:[0-9]+]], [[A]], [[B]] 108 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 128 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]]
|
H A D | add.v2i16.ll | 9 ; VI: v_add_u16_e32 v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 74 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0x7b, v{{[0-9]+}} 92 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0xfcb3, v{{[0-9]+}} 111 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, -1, [[LOAD]] 129 ; VI: v_add_u16_e32 v{{[0-9]+}}, 32, v{{[0-9]+}} 177 ; VI: v_add_u16_e32 v[[ADD_LO:[0-9]+]], v[[A]], v[[B]] 209 ; VI-DAG: v_add_u16_e32 237 ; VI: v_add_u16_e32 264 ; VI: v_add_u16_e32
|
/dports/devel/llvm-cheri/llvm-project-37c49ff00e3eadce5d8703fdc4497f28458c64a8/llvm/test/CodeGen/AMDGPU/ |
H A D | add.i16.ll | 7 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 24 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0x7b, [[A]] 39 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0xfffffcb3, [[A]] 54 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], -1, [[A]] 70 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 89 ; VI-DAG: v_add_u16_e32 v[[ADD:[0-9]+]], [[A]], [[B]] 108 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 128 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]]
|
H A D | add.v2i16.ll | 9 ; VI: v_add_u16_e32 v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 74 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0x7b, v{{[0-9]+}} 92 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0xfffffcb3, v{{[0-9]+}} 111 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, -1, [[LOAD]] 129 ; VI: v_add_u16_e32 v{{[0-9]+}}, 32, v{{[0-9]+}} 177 ; VI: v_add_u16_e32 v[[ADD_LO:[0-9]+]], v[[A]], v[[B]] 209 ; VI-DAG: v_add_u16_e32 237 ; VI: v_add_u16_e32 264 ; VI: v_add_u16_e32
|
/dports/devel/llvm10/llvm-10.0.1.src/test/CodeGen/AMDGPU/ |
H A D | add.i16.ll | 7 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 24 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0x7b, [[A]] 39 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0xfffffcb3, [[A]] 54 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], -1, [[A]] 70 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 89 ; VI-DAG: v_add_u16_e32 v[[ADD:[0-9]+]], [[A]], [[B]] 108 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 128 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]]
|
H A D | add.v2i16.ll | 9 ; VI: v_add_u16_e32 v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 74 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0x7b, v{{[0-9]+}} 92 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0xfffffcb3, v{{[0-9]+}} 111 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, -1, [[LOAD]] 129 ; VI: v_add_u16_e32 v{{[0-9]+}}, 32, v{{[0-9]+}} 177 ; VI: v_add_u16_e32 v[[ADD_LO:[0-9]+]], v[[A]], v[[B]] 209 ; VI-DAG: v_add_u16_e32 237 ; VI: v_add_u16_e32 264 ; VI: v_add_u16_e32
|
/dports/devel/wasi-libcxx/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/ |
H A D | add.i16.ll | 7 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 24 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0x7b, [[A]] 39 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0xfcb3, [[A]] 54 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], -1, [[A]] 70 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 89 ; VI-DAG: v_add_u16_e32 v[[ADD:[0-9]+]], [[A]], [[B]] 108 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 128 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]]
|
H A D | add.v2i16.ll | 9 ; VI: v_add_u16_e32 v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 74 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0x7b, v{{[0-9]+}} 92 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0xfcb3, v{{[0-9]+}} 111 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, -1, [[LOAD]] 129 ; VI: v_add_u16_e32 v{{[0-9]+}}, 32, v{{[0-9]+}} 177 ; VI: v_add_u16_e32 v[[ADD_LO:[0-9]+]], v[[A]], v[[B]] 209 ; VI-DAG: v_add_u16_e32 237 ; VI: v_add_u16_e32 264 ; VI: v_add_u16_e32
|
/dports/graphics/llvm-mesa/llvm-13.0.1.src/test/CodeGen/AMDGPU/ |
H A D | add.i16.ll | 7 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 24 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0x7b, [[A]] 39 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0xfcb3, [[A]] 54 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], -1, [[A]] 70 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 89 ; VI-DAG: v_add_u16_e32 v[[ADD:[0-9]+]], [[A]], [[B]] 108 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 128 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]]
|
H A D | add.v2i16.ll | 9 ; VI: v_add_u16_e32 v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 74 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0x7b, v{{[0-9]+}} 92 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0xfcb3, v{{[0-9]+}} 111 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, -1, [[LOAD]] 129 ; VI: v_add_u16_e32 v{{[0-9]+}}, 32, v{{[0-9]+}} 177 ; VI: v_add_u16_e32 v[[ADD_LO:[0-9]+]], v[[A]], v[[B]] 209 ; VI-DAG: v_add_u16_e32 237 ; VI: v_add_u16_e32 264 ; VI: v_add_u16_e32
|
/dports/devel/llvm12/llvm-project-12.0.1.src/llvm/test/CodeGen/AMDGPU/ |
H A D | add.i16.ll | 7 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 24 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0x7b, [[A]] 39 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0xfcb3, [[A]] 54 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], -1, [[A]] 70 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 89 ; VI-DAG: v_add_u16_e32 v[[ADD:[0-9]+]], [[A]], [[B]] 108 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 128 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]]
|
H A D | add.v2i16.ll | 9 ; VI: v_add_u16_e32 v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 74 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0x7b, v{{[0-9]+}} 92 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0xfcb3, v{{[0-9]+}} 111 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, -1, [[LOAD]] 129 ; VI: v_add_u16_e32 v{{[0-9]+}}, 32, v{{[0-9]+}} 177 ; VI: v_add_u16_e32 v[[ADD_LO:[0-9]+]], v[[A]], v[[B]] 209 ; VI-DAG: v_add_u16_e32 237 ; VI: v_add_u16_e32 264 ; VI: v_add_u16_e32
|
/dports/devel/llvm11/llvm-11.0.1.src/test/CodeGen/AMDGPU/ |
H A D | add.i16.ll | 7 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 24 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0x7b, [[A]] 39 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0xfffffcb3, [[A]] 54 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], -1, [[A]] 70 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 89 ; VI-DAG: v_add_u16_e32 v[[ADD:[0-9]+]], [[A]], [[B]] 108 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 128 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]]
|
H A D | add.v2i16.ll | 9 ; VI: v_add_u16_e32 v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 74 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0x7b, v{{[0-9]+}} 92 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0xfffffcb3, v{{[0-9]+}} 111 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, -1, [[LOAD]] 129 ; VI: v_add_u16_e32 v{{[0-9]+}}, 32, v{{[0-9]+}} 177 ; VI: v_add_u16_e32 v[[ADD_LO:[0-9]+]], v[[A]], v[[B]] 209 ; VI-DAG: v_add_u16_e32 237 ; VI: v_add_u16_e32 264 ; VI: v_add_u16_e32
|
/dports/devel/llvm-devel/llvm-project-f05c95f10fc1d8171071735af8ad3a9e87633120/llvm/test/CodeGen/AMDGPU/ |
H A D | add.i16.ll | 7 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 24 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0x7b, [[A]] 39 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0xfcb3, [[A]] 54 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], -1, [[A]] 70 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 89 ; VI-DAG: v_add_u16_e32 v[[ADD:[0-9]+]], [[A]], [[B]] 108 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 128 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]]
|
H A D | add.v2i16.ll | 9 ; VI: v_add_u16_e32 v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 74 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0x7b, v{{[0-9]+}} 92 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0xfcb3, v{{[0-9]+}} 111 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, -1, [[LOAD]] 129 ; VI: v_add_u16_e32 v{{[0-9]+}}, 32, v{{[0-9]+}} 177 ; VI: v_add_u16_e32 v[[ADD_LO:[0-9]+]], v[[A]], v[[B]] 209 ; VI-DAG: v_add_u16_e32 237 ; VI: v_add_u16_e32 264 ; VI: v_add_u16_e32
|
/dports/devel/wasi-compiler-rt13/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/ |
H A D | add.i16.ll | 7 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 24 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0x7b, [[A]] 39 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0xfcb3, [[A]] 54 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], -1, [[A]] 70 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 89 ; VI-DAG: v_add_u16_e32 v[[ADD:[0-9]+]], [[A]], [[B]] 108 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 128 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]]
|
H A D | add.v2i16.ll | 9 ; VI: v_add_u16_e32 v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 74 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0x7b, v{{[0-9]+}} 92 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0xfcb3, v{{[0-9]+}} 111 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, -1, [[LOAD]] 129 ; VI: v_add_u16_e32 v{{[0-9]+}}, 32, v{{[0-9]+}} 177 ; VI: v_add_u16_e32 v[[ADD_LO:[0-9]+]], v[[A]], v[[B]] 209 ; VI-DAG: v_add_u16_e32 237 ; VI: v_add_u16_e32 264 ; VI: v_add_u16_e32
|
/dports/devel/wasi-compiler-rt12/llvm-project-12.0.1.src/llvm/test/CodeGen/AMDGPU/ |
H A D | add.i16.ll | 7 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 24 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0x7b, [[A]] 39 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0xfcb3, [[A]] 54 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], -1, [[A]] 70 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 89 ; VI-DAG: v_add_u16_e32 v[[ADD:[0-9]+]], [[A]], [[B]] 108 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 128 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]]
|
H A D | add.v2i16.ll | 9 ; VI: v_add_u16_e32 v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 74 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0x7b, v{{[0-9]+}} 92 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, 0xfcb3, v{{[0-9]+}} 111 ; VI-DAG: v_add_u16_e32 v{{[0-9]+}}, -1, [[LOAD]] 129 ; VI: v_add_u16_e32 v{{[0-9]+}}, 32, v{{[0-9]+}} 177 ; VI: v_add_u16_e32 v[[ADD_LO:[0-9]+]], v[[A]], v[[B]] 209 ; VI-DAG: v_add_u16_e32 237 ; VI: v_add_u16_e32 264 ; VI: v_add_u16_e32
|
/dports/devel/tinygo/tinygo-0.14.1/llvm-project/llvm/test/CodeGen/AMDGPU/ |
H A D | add.i16.ll | 7 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 24 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0x7b, [[A]] 39 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0xfffffcb3, [[A]] 54 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], -1, [[A]] 70 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 89 ; VI-DAG: v_add_u16_e32 v[[ADD:[0-9]+]], [[A]], [[B]] 108 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 128 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]]
|
/dports/devel/llvm90/llvm-9.0.1.src/test/CodeGen/AMDGPU/ |
H A D | add.i16.ll | 7 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 24 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0x7b, [[A]] 39 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0xfffffcb3, [[A]] 54 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], -1, [[A]] 70 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 89 ; VI-DAG: v_add_u16_e32 v[[ADD:[0-9]+]], [[A]], [[B]] 108 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[B]], [[A]] 128 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[B]], [[A]]
|
/dports/devel/llvm80/llvm-8.0.1.src/test/CodeGen/AMDGPU/ |
H A D | add.i16.ll | 7 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 24 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0x7b, [[A]] 39 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0xfffffcb3, [[A]] 54 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], -1, [[A]] 70 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 89 ; VI-DAG: v_add_u16_e32 v[[ADD:[0-9]+]], [[A]], [[B]] 108 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[B]], [[A]] 128 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[B]], [[A]]
|
/dports/devel/llvm70/llvm-7.0.1.src/test/CodeGen/AMDGPU/ |
H A D | add.i16.ll | 7 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 24 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0x7b, [[A]] 39 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0xfffffcb3, [[A]] 54 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], -1, [[A]] 70 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 89 ; VI-DAG: v_add_u16_e32 v[[ADD:[0-9]+]], [[A]], [[B]] 108 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[B]], [[A]] 128 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[B]], [[A]]
|
/dports/devel/llvm13/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/ |
H A D | add.i16.ll | 7 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 24 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0x7b, [[A]] 39 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], 0xfcb3, [[A]] 54 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], -1, [[A]] 70 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 89 ; VI-DAG: v_add_u16_e32 v[[ADD:[0-9]+]], [[A]], [[B]] 108 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]] 128 ; VI: v_add_u16_e32 [[ADD:v[0-9]+]], [[A]], [[B]]
|