/dports/devel/llvm70/llvm-7.0.1.src/test/CodeGen/AMDGPU/ |
H A D | fmax3.ll | 9 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 27 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 48 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_A]], [[CVT_B]], [[CVT_C]] 75 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_C]], [[CVT_A]], [[CVT_B]] 100 ; SI-NEXT: v_max3_f32 101 ; SI-NEXT: v_max3_f32
|
/dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/llvm/llvm/test/CodeGen/AMDGPU/ |
H A D | fmax3.ll | 9 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 27 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 48 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_A]], [[CVT_B]], [[CVT_C]] 78 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_C]], [[CVT_A]], [[CVT_B]] 106 ; SI-NEXT: v_max3_f32 107 ; SI-NEXT: v_max3_f32
|
/dports/devel/llvm-cheri/llvm-project-37c49ff00e3eadce5d8703fdc4497f28458c64a8/llvm/test/CodeGen/AMDGPU/ |
H A D | fmax3.ll | 9 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 27 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 48 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_A]], [[CVT_B]], [[CVT_C]] 78 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_C]], [[CVT_A]], [[CVT_B]] 106 ; SI-NEXT: v_max3_f32 107 ; SI-NEXT: v_max3_f32
|
/dports/devel/llvm10/llvm-10.0.1.src/test/CodeGen/AMDGPU/ |
H A D | fmax3.ll | 9 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 27 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 48 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_A]], [[CVT_B]], [[CVT_C]] 78 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_C]], [[CVT_A]], [[CVT_B]] 106 ; SI-NEXT: v_max3_f32 107 ; SI-NEXT: v_max3_f32
|
/dports/devel/wasi-libcxx/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/ |
H A D | fmax3.ll | 9 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 27 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 48 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_A]], [[CVT_B]], [[CVT_C]] 78 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_C]], [[CVT_A]], [[CVT_B]] 106 ; SI-NEXT: v_max3_f32 107 ; SI-NEXT: v_max3_f32
|
/dports/graphics/llvm-mesa/llvm-13.0.1.src/test/CodeGen/AMDGPU/ |
H A D | fmax3.ll | 9 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 27 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 48 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_A]], [[CVT_B]], [[CVT_C]] 78 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_C]], [[CVT_A]], [[CVT_B]] 106 ; SI-NEXT: v_max3_f32 107 ; SI-NEXT: v_max3_f32
|
/dports/devel/llvm12/llvm-project-12.0.1.src/llvm/test/CodeGen/AMDGPU/ |
H A D | fmax3.ll | 9 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 27 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 48 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_A]], [[CVT_B]], [[CVT_C]] 78 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_C]], [[CVT_A]], [[CVT_B]] 106 ; SI-NEXT: v_max3_f32 107 ; SI-NEXT: v_max3_f32
|
/dports/devel/llvm11/llvm-11.0.1.src/test/CodeGen/AMDGPU/ |
H A D | fmax3.ll | 9 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 27 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 48 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_A]], [[CVT_B]], [[CVT_C]] 78 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_C]], [[CVT_A]], [[CVT_B]] 106 ; SI-NEXT: v_max3_f32 107 ; SI-NEXT: v_max3_f32
|
/dports/devel/llvm-devel/llvm-project-f05c95f10fc1d8171071735af8ad3a9e87633120/llvm/test/CodeGen/AMDGPU/ |
H A D | fmax3.ll | 9 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 27 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 48 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_A]], [[CVT_B]], [[CVT_C]] 78 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_C]], [[CVT_A]], [[CVT_B]] 106 ; SI-NEXT: v_max3_f32 107 ; SI-NEXT: v_max3_f32
|
/dports/devel/wasi-compiler-rt13/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/ |
H A D | fmax3.ll | 9 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 27 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 48 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_A]], [[CVT_B]], [[CVT_C]] 78 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_C]], [[CVT_A]], [[CVT_B]] 106 ; SI-NEXT: v_max3_f32 107 ; SI-NEXT: v_max3_f32
|
/dports/devel/wasi-compiler-rt12/llvm-project-12.0.1.src/llvm/test/CodeGen/AMDGPU/ |
H A D | fmax3.ll | 9 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 27 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 48 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_A]], [[CVT_B]], [[CVT_C]] 78 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_C]], [[CVT_A]], [[CVT_B]] 106 ; SI-NEXT: v_max3_f32 107 ; SI-NEXT: v_max3_f32
|
/dports/devel/tinygo/tinygo-0.14.1/llvm-project/llvm/test/CodeGen/AMDGPU/ |
H A D | fmax3.ll | 9 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 27 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 48 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_A]], [[CVT_B]], [[CVT_C]] 78 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_C]], [[CVT_A]], [[CVT_B]] 106 ; SI-NEXT: v_max3_f32 107 ; SI-NEXT: v_max3_f32
|
/dports/devel/llvm90/llvm-9.0.1.src/test/CodeGen/AMDGPU/ |
H A D | fmax3.ll | 9 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 27 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 48 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_A]], [[CVT_B]], [[CVT_C]] 78 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_C]], [[CVT_A]], [[CVT_B]] 106 ; SI-NEXT: v_max3_f32 107 ; SI-NEXT: v_max3_f32
|
/dports/devel/llvm80/llvm-8.0.1.src/test/CodeGen/AMDGPU/ |
H A D | fmax3.ll | 9 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 27 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 48 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_A]], [[CVT_B]], [[CVT_C]] 78 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_C]], [[CVT_A]], [[CVT_B]] 106 ; SI-NEXT: v_max3_f32 107 ; SI-NEXT: v_max3_f32
|
/dports/devel/llvm13/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/ |
H A D | fmax3.ll | 9 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 27 ; GCN: v_max3_f32 [[RESULT:v[0-9]+]], [[REGC]], [[REGB]], [[REGA]] 48 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_A]], [[CVT_B]], [[CVT_C]] 78 ; SI: v_max3_f32 [[RESULT_F32:v[0-9]+]], [[CVT_C]], [[CVT_A]], [[CVT_B]] 106 ; SI-NEXT: v_max3_f32 107 ; SI-NEXT: v_max3_f32
|
/dports/devel/llvm-devel/llvm-project-f05c95f10fc1d8171071735af8ad3a9e87633120/llvm/test/MC/AMDGPU/ |
H A D | gfx7_asm_vop3_e64.s | 4437 v_max3_f32 v5, v1, v2, v3 label 4446 v_max3_f32 v5, s1, v2, v3 label 4479 v_max3_f32 v5, m0, v2, v3 label 4488 v_max3_f32 v5, 0, v2, v3 label 4491 v_max3_f32 v5, -1, v2, v3 label 4515 v_max3_f32 v5, v1, s2, v3 label 4548 v_max3_f32 v5, v1, m0, v3 label 4557 v_max3_f32 v5, v1, 0, v3 label 4560 v_max3_f32 v5, v1, -1, v3 label 4581 v_max3_f32 v5, v1, v2, s3 label [all …]
|
H A D | gfx8_asm_vop3_e64.s | 4218 v_max3_f32 v5, v1, v2, v3 label 4227 v_max3_f32 v5, s1, v2, v3 label 4260 v_max3_f32 v5, m0, v2, v3 label 4269 v_max3_f32 v5, 0, v2, v3 label 4272 v_max3_f32 v5, -1, v2, v3 label 4296 v_max3_f32 v5, v1, s2, v3 label 4329 v_max3_f32 v5, v1, m0, v3 label 4338 v_max3_f32 v5, v1, 0, v3 label 4341 v_max3_f32 v5, v1, -1, v3 label 4362 v_max3_f32 v5, v1, v2, s3 label [all …]
|
/dports/devel/llvm12/llvm-project-12.0.1.src/llvm/test/MC/AMDGPU/ |
H A D | gfx7_asm_vop3_e64.s | 4437 v_max3_f32 v5, v1, v2, v3 label 4446 v_max3_f32 v5, s1, v2, v3 label 4479 v_max3_f32 v5, m0, v2, v3 label 4488 v_max3_f32 v5, 0, v2, v3 label 4491 v_max3_f32 v5, -1, v2, v3 label 4515 v_max3_f32 v5, v1, s2, v3 label 4548 v_max3_f32 v5, v1, m0, v3 label 4557 v_max3_f32 v5, v1, 0, v3 label 4560 v_max3_f32 v5, v1, -1, v3 label 4581 v_max3_f32 v5, v1, v2, s3 label [all …]
|
/dports/devel/wasi-compiler-rt13/llvm-project-13.0.1.src/llvm/test/MC/AMDGPU/ |
H A D | gfx7_asm_vop3_e64.s | 4437 v_max3_f32 v5, v1, v2, v3 label 4446 v_max3_f32 v5, s1, v2, v3 label 4479 v_max3_f32 v5, m0, v2, v3 label 4488 v_max3_f32 v5, 0, v2, v3 label 4491 v_max3_f32 v5, -1, v2, v3 label 4515 v_max3_f32 v5, v1, s2, v3 label 4548 v_max3_f32 v5, v1, m0, v3 label 4557 v_max3_f32 v5, v1, 0, v3 label 4560 v_max3_f32 v5, v1, -1, v3 label 4581 v_max3_f32 v5, v1, v2, s3 label [all …]
|
H A D | gfx8_asm_vop3_e64.s | 4218 v_max3_f32 v5, v1, v2, v3 label 4227 v_max3_f32 v5, s1, v2, v3 label 4260 v_max3_f32 v5, m0, v2, v3 label 4269 v_max3_f32 v5, 0, v2, v3 label 4272 v_max3_f32 v5, -1, v2, v3 label 4296 v_max3_f32 v5, v1, s2, v3 label 4329 v_max3_f32 v5, v1, m0, v3 label 4338 v_max3_f32 v5, v1, 0, v3 label 4341 v_max3_f32 v5, v1, -1, v3 label 4362 v_max3_f32 v5, v1, v2, s3 label [all …]
|
/dports/devel/wasi-compiler-rt12/llvm-project-12.0.1.src/llvm/test/MC/AMDGPU/ |
H A D | gfx7_asm_vop3_e64.s | 4437 v_max3_f32 v5, v1, v2, v3 label 4446 v_max3_f32 v5, s1, v2, v3 label 4479 v_max3_f32 v5, m0, v2, v3 label 4488 v_max3_f32 v5, 0, v2, v3 label 4491 v_max3_f32 v5, -1, v2, v3 label 4515 v_max3_f32 v5, v1, s2, v3 label 4548 v_max3_f32 v5, v1, m0, v3 label 4557 v_max3_f32 v5, v1, 0, v3 label 4560 v_max3_f32 v5, v1, -1, v3 label 4581 v_max3_f32 v5, v1, v2, s3 label [all …]
|
/dports/devel/wasi-libcxx/llvm-project-13.0.1.src/llvm/test/MC/AMDGPU/ |
H A D | gfx7_asm_vop3_e64.s | 4437 v_max3_f32 v5, v1, v2, v3 label 4446 v_max3_f32 v5, s1, v2, v3 label 4479 v_max3_f32 v5, m0, v2, v3 label 4488 v_max3_f32 v5, 0, v2, v3 label 4491 v_max3_f32 v5, -1, v2, v3 label 4515 v_max3_f32 v5, v1, s2, v3 label 4548 v_max3_f32 v5, v1, m0, v3 label 4557 v_max3_f32 v5, v1, 0, v3 label 4560 v_max3_f32 v5, v1, -1, v3 label 4581 v_max3_f32 v5, v1, v2, s3 label [all …]
|
H A D | gfx8_asm_vop3_e64.s | 4218 v_max3_f32 v5, v1, v2, v3 label 4227 v_max3_f32 v5, s1, v2, v3 label 4260 v_max3_f32 v5, m0, v2, v3 label 4269 v_max3_f32 v5, 0, v2, v3 label 4272 v_max3_f32 v5, -1, v2, v3 label 4296 v_max3_f32 v5, v1, s2, v3 label 4329 v_max3_f32 v5, v1, m0, v3 label 4338 v_max3_f32 v5, v1, 0, v3 label 4341 v_max3_f32 v5, v1, -1, v3 label 4362 v_max3_f32 v5, v1, v2, s3 label [all …]
|
/dports/graphics/llvm-mesa/llvm-13.0.1.src/test/MC/AMDGPU/ |
H A D | gfx7_asm_vop3_e64.s | 4437 v_max3_f32 v5, v1, v2, v3 label 4446 v_max3_f32 v5, s1, v2, v3 label 4479 v_max3_f32 v5, m0, v2, v3 label 4488 v_max3_f32 v5, 0, v2, v3 label 4491 v_max3_f32 v5, -1, v2, v3 label 4515 v_max3_f32 v5, v1, s2, v3 label 4548 v_max3_f32 v5, v1, m0, v3 label 4557 v_max3_f32 v5, v1, 0, v3 label 4560 v_max3_f32 v5, v1, -1, v3 label 4581 v_max3_f32 v5, v1, v2, s3 label [all …]
|
/dports/devel/llvm13/llvm-project-13.0.1.src/llvm/test/MC/AMDGPU/ |
H A D | gfx7_asm_vop3_e64.s | 4437 v_max3_f32 v5, v1, v2, v3 4446 v_max3_f32 v5, s1, v2, v3 4479 v_max3_f32 v5, m0, v2, v3 4488 v_max3_f32 v5, 0, v2, v3 4491 v_max3_f32 v5, -1, v2, v3 4515 v_max3_f32 v5, v1, s2, v3 4548 v_max3_f32 v5, v1, m0, v3 4557 v_max3_f32 v5, v1, 0, v3 4560 v_max3_f32 v5, v1, -1, v3 4581 v_max3_f32 v5, v1, v2, s3 [all …]
|