/dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/llvm/llvm/test/CodeGen/AMDGPU/ |
H A D | smed3.ll | 8 ; GCN: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 84 ; SICIVI: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 157 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 169 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 181 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 193 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 205 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 217 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 585 ; GCN-NOT: v_med3_i32 598 ; GCN-NOT: v_med3_i32 [all …]
|
/dports/devel/llvm-cheri/llvm-project-37c49ff00e3eadce5d8703fdc4497f28458c64a8/llvm/test/CodeGen/AMDGPU/ |
H A D | smed3.ll | 8 ; GCN: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 84 ; SICIVI: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 157 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 169 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 181 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 193 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 205 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 217 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 585 ; GCN-NOT: v_med3_i32 598 ; GCN-NOT: v_med3_i32 [all …]
|
/dports/devel/llvm10/llvm-10.0.1.src/test/CodeGen/AMDGPU/ |
H A D | smed3.ll | 8 ; GCN: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 84 ; SICIVI: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 157 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 169 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 181 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 193 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 205 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 217 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 585 ; GCN-NOT: v_med3_i32 598 ; GCN-NOT: v_med3_i32 [all …]
|
/dports/devel/llvm-devel/llvm-project-f05c95f10fc1d8171071735af8ad3a9e87633120/llvm/test/CodeGen/AMDGPU/ |
H A D | smed3.ll | 8 ; GCN: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 97 ; SICIVI: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 170 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 182 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 194 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 206 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 218 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 230 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 598 ; GCN-NOT: v_med3_i32 611 ; GCN-NOT: v_med3_i32 [all …]
|
/dports/devel/wasi-libcxx/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/ |
H A D | smed3.ll | 8 ; GCN: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 97 ; SICIVI: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 170 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 182 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 194 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 206 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 218 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 230 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 598 ; GCN-NOT: v_med3_i32 611 ; GCN-NOT: v_med3_i32 [all …]
|
/dports/graphics/llvm-mesa/llvm-13.0.1.src/test/CodeGen/AMDGPU/ |
H A D | smed3.ll | 8 ; GCN: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 97 ; SICIVI: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 170 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 182 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 194 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 206 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 218 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 230 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 598 ; GCN-NOT: v_med3_i32 611 ; GCN-NOT: v_med3_i32 [all …]
|
/dports/devel/llvm12/llvm-project-12.0.1.src/llvm/test/CodeGen/AMDGPU/ |
H A D | smed3.ll | 8 ; GCN: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 84 ; SICIVI: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 157 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 169 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 181 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 193 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 205 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 217 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 585 ; GCN-NOT: v_med3_i32 598 ; GCN-NOT: v_med3_i32 [all …]
|
/dports/devel/llvm11/llvm-11.0.1.src/test/CodeGen/AMDGPU/ |
H A D | smed3.ll | 8 ; GCN: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 84 ; SICIVI: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 157 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 169 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 181 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 193 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 205 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 217 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 585 ; GCN-NOT: v_med3_i32 598 ; GCN-NOT: v_med3_i32 [all …]
|
/dports/devel/wasi-compiler-rt13/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/ |
H A D | smed3.ll | 8 ; GCN: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 97 ; SICIVI: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 170 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 182 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 194 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 206 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 218 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 230 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 598 ; GCN-NOT: v_med3_i32 611 ; GCN-NOT: v_med3_i32 [all …]
|
/dports/devel/wasi-compiler-rt12/llvm-project-12.0.1.src/llvm/test/CodeGen/AMDGPU/ |
H A D | smed3.ll | 8 ; GCN: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 84 ; SICIVI: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 157 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 169 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 181 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 193 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 205 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 217 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 585 ; GCN-NOT: v_med3_i32 598 ; GCN-NOT: v_med3_i32 [all …]
|
/dports/devel/tinygo/tinygo-0.14.1/llvm-project/llvm/test/CodeGen/AMDGPU/ |
H A D | smed3.ll | 8 ; GCN: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 84 ; SICIVI: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 157 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 169 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 181 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 193 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 205 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 217 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 585 ; GCN-NOT: v_med3_i32 598 ; GCN-NOT: v_med3_i32 [all …]
|
/dports/devel/llvm90/llvm-9.0.1.src/test/CodeGen/AMDGPU/ |
H A D | smed3.ll | 8 ; GCN: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 84 ; SICIVI: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 157 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 169 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 181 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 193 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 205 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 217 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 585 ; GCN-NOT: v_med3_i32 598 ; GCN-NOT: v_med3_i32 [all …]
|
/dports/devel/llvm13/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/ |
H A D | smed3.ll | 8 ; GCN: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 97 ; SICIVI: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 170 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 182 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 194 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 206 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 218 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 230 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 598 ; GCN-NOT: v_med3_i32 611 ; GCN-NOT: v_med3_i32 [all …]
|
/dports/devel/llvm80/llvm-8.0.1.src/test/CodeGen/AMDGPU/ |
H A D | smed3.ll | 8 ; GCN: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 103 ; SICIVI: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 176 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 188 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 200 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 212 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 224 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 236 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 604 ; GCN-NOT: v_med3_i32 617 ; GCN-NOT: v_med3_i32 [all …]
|
/dports/devel/wasi-libcxx/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/GlobalISel/ |
H A D | smed3.ll | 9 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 21 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 33 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 45 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 57 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 69 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 81 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 93 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17
|
H A D | combine-short-clamp.ll | 13 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 16 ; GFX10: v_med3_i32 [[A]], 0xffff8000, [[A]], [[B]] 30 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 33 ; GFX10: v_med3_i32 [[A]], 0xffff8000, [[A]], [[B]] 74 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 77 ; GFX10: v_med3_i32 [[A]], 0xffffff01, [[A]], [[B]] 91 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 94 ; GFX10: v_med3_i32 [[A]], 0xffffff01, [[A]], [[B]]
|
/dports/graphics/llvm-mesa/llvm-13.0.1.src/test/CodeGen/AMDGPU/GlobalISel/ |
H A D | combine-short-clamp.ll | 13 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 16 ; GFX10: v_med3_i32 [[A]], 0xffff8000, [[A]], [[B]] 30 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 33 ; GFX10: v_med3_i32 [[A]], 0xffff8000, [[A]], [[B]] 74 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 77 ; GFX10: v_med3_i32 [[A]], 0xffffff01, [[A]], [[B]] 91 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 94 ; GFX10: v_med3_i32 [[A]], 0xffffff01, [[A]], [[B]]
|
H A D | smed3.ll | 9 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 21 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 33 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 45 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 57 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 69 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 81 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 93 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17
|
/dports/devel/llvm-devel/llvm-project-f05c95f10fc1d8171071735af8ad3a9e87633120/llvm/test/CodeGen/AMDGPU/GlobalISel/ |
H A D | combine-short-clamp.ll | 13 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 16 ; GFX10: v_med3_i32 [[A]], 0xffff8000, [[A]], [[B]] 30 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 33 ; GFX10: v_med3_i32 [[A]], 0xffff8000, [[A]], [[B]] 74 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 77 ; GFX10: v_med3_i32 [[A]], 0xffffff01, [[A]], [[B]] 91 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 94 ; GFX10: v_med3_i32 [[A]], 0xffffff01, [[A]], [[B]]
|
H A D | smed3.ll | 9 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 21 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 33 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 45 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 57 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 69 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 81 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 93 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17
|
/dports/devel/wasi-compiler-rt13/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/GlobalISel/ |
H A D | combine-short-clamp.ll | 13 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 16 ; GFX10: v_med3_i32 [[A]], 0xffff8000, [[A]], [[B]] 30 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 33 ; GFX10: v_med3_i32 [[A]], 0xffff8000, [[A]], [[B]] 74 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 77 ; GFX10: v_med3_i32 [[A]], 0xffffff01, [[A]], [[B]] 91 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 94 ; GFX10: v_med3_i32 [[A]], 0xffffff01, [[A]], [[B]]
|
H A D | smed3.ll | 9 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 21 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 33 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 45 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 57 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 69 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 81 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 93 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17
|
/dports/devel/llvm13/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/GlobalISel/ |
H A D | combine-short-clamp.ll | 13 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 16 ; GFX10: v_med3_i32 [[A]], 0xffff8000, [[A]], [[B]] 30 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 33 ; GFX10: v_med3_i32 [[A]], 0xffff8000, [[A]], [[B]] 74 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 77 ; GFX10: v_med3_i32 [[A]], 0xffffff01, [[A]], [[B]] 91 ; GFX6789: v_med3_i32 [[A]], [[B]], [[A]], [[C]] 94 ; GFX10: v_med3_i32 [[A]], 0xffffff01, [[A]], [[B]]
|
H A D | smed3.ll | 9 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 21 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 33 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 45 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 57 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 69 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 81 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17 93 ; GFX10-NEXT: v_med3_i32 v0, v0, -12, 17
|
/dports/devel/llvm70/llvm-7.0.1.src/test/CodeGen/AMDGPU/ |
H A D | smed3.ll | 8 ; GCN: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 103 ; SICIVI: v_med3_i32 v{{[0-9]+}}, v{{[0-9]+}}, 12, 17 176 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 188 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 200 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 212 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 224 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 236 ; GCN: v_med3_i32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} 399 ; GCN-NOT: v_med3_i32 412 ; GCN-NOT: v_med3_i32 [all …]
|