Home
last modified time | relevance | path

Searched refs:v_mul_f64 (Results 1 – 25 of 442) sorted by relevance

12345678910>>...18

/dports/devel/llvm-devel/llvm-project-f05c95f10fc1d8171071735af8ad3a9e87633120/llvm/test/CodeGen/AMDGPU/
H A Dstrict_fmul.f64.ll9 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
16 ; GFX10-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
26 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
33 ; GFX10-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
43 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
60 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
61 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
79 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
80 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
98 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
[all …]
H A Dfmul64.ll5 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
16 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
17 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
28 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
29 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
30 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
31 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
/dports/devel/wasi-libcxx/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/
H A Dstrict_fmul.f64.ll9 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
16 ; GFX10-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
26 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
33 ; GFX10-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
43 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
60 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
61 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
79 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
80 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
98 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
[all …]
H A Dfmul64.ll5 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
16 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
17 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
28 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
29 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
30 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
31 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
/dports/graphics/llvm-mesa/llvm-13.0.1.src/test/CodeGen/AMDGPU/
H A Dstrict_fmul.f64.ll9 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
16 ; GFX10-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
26 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
33 ; GFX10-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
43 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
60 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
61 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
79 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
80 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
98 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
[all …]
H A Dfmul64.ll5 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
16 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
17 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
28 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
29 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
30 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
31 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
/dports/devel/wasi-compiler-rt13/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/
H A Dstrict_fmul.f64.ll9 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
16 ; GFX10-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
26 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
33 ; GFX10-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
43 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
60 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
61 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
79 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
80 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
98 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
[all …]
H A Dfmul64.ll5 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
16 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
17 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
28 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
29 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
30 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
31 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
/dports/devel/llvm13/llvm-project-13.0.1.src/llvm/test/CodeGen/AMDGPU/
H A Dstrict_fmul.f64.ll9 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
16 ; GFX10-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
26 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
33 ; GFX10-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
43 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
60 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
61 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
79 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
80 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
98 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
[all …]
H A Dfmul64.ll5 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
16 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
17 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
28 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
29 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
30 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
31 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
/dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/llvm/llvm/test/CodeGen/AMDGPU/
H A Dstrict_fmul.f64.ll8 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
18 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
28 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
38 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
39 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
49 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
50 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
60 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
61 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
71 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[6:7]
[all …]
H A Dfmul64.ll5 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
16 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
17 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
28 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
29 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
30 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
31 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
/dports/devel/llvm-cheri/llvm-project-37c49ff00e3eadce5d8703fdc4497f28458c64a8/llvm/test/CodeGen/AMDGPU/
H A Dstrict_fmul.f64.ll8 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
18 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
28 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
38 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
39 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
49 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
50 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
60 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
61 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
71 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[6:7]
[all …]
H A Dfmul64.ll5 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
16 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
17 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
28 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
29 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
30 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
31 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
/dports/devel/llvm12/llvm-project-12.0.1.src/llvm/test/CodeGen/AMDGPU/
H A Dstrict_fmul.f64.ll8 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
18 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
28 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
38 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
39 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
49 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
50 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
60 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
61 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
71 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[6:7]
[all …]
H A Dfmul64.ll5 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
16 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
17 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
28 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
29 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
30 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
31 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
/dports/devel/llvm11/llvm-11.0.1.src/test/CodeGen/AMDGPU/
H A Dstrict_fmul.f64.ll8 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
18 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
28 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
38 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
39 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
49 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
50 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
60 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
61 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
71 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[6:7]
[all …]
H A Dfmul64.ll5 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
16 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
17 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
28 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
29 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
30 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
31 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
/dports/devel/wasi-compiler-rt12/llvm-project-12.0.1.src/llvm/test/CodeGen/AMDGPU/
H A Dstrict_fmul.f64.ll8 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
18 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
28 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[2:3]
38 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
39 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
49 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
50 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
60 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[4:5]
61 ; GCN-NEXT: v_mul_f64 v[2:3], v[2:3], v[6:7]
71 ; GCN-NEXT: v_mul_f64 v[0:1], v[0:1], v[6:7]
[all …]
H A Dfmul64.ll5 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
16 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
17 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
28 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
29 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
30 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
31 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
/dports/devel/llvm10/llvm-10.0.1.src/test/CodeGen/AMDGPU/
H A Dfmul64.ll5 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
16 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
17 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
28 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
29 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
30 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
31 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
/dports/devel/tinygo/tinygo-0.14.1/llvm-project/llvm/test/CodeGen/AMDGPU/
H A Dfmul64.ll5 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
16 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
17 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
28 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
29 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
30 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
31 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
/dports/devel/llvm90/llvm-9.0.1.src/test/CodeGen/AMDGPU/
H A Dfmul64.ll5 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
16 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
17 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
28 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
29 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
30 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
31 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
/dports/devel/llvm80/llvm-8.0.1.src/test/CodeGen/AMDGPU/
H A Dfmul64.ll5 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
16 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
17 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
28 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
29 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
30 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
31 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
/dports/devel/llvm70/llvm-7.0.1.src/test/CodeGen/AMDGPU/
H A Dfmul64.ll5 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
16 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
17 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
28 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
29 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
30 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}
31 ; SI: v_mul_f64 {{v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\], v\[[0-9]+:[0-9]+\]}}

12345678910>>...18