Home
last modified time | relevance | path

Searched refs:CP_INT_CNTL_RING0__OPCODE_ERROR_INT_ENABLE__SHIFT (Results 1 – 7 of 7) sorted by relevance

/dragonfly/sys/dev/drm/amd/include/asic_reg/gca/
H A Dgfx_6_0_sh_mask.h2375 #define CP_INT_CNTL_RING0__OPCODE_ERROR_INT_ENABLE__SHIFT 0x00000018 macro
H A Dgfx_7_2_sh_mask.h1184 #define CP_INT_CNTL_RING0__OPCODE_ERROR_INT_ENABLE__SHIFT 0x18 macro
H A Dgfx_8_0_sh_mask.h1512 #define CP_INT_CNTL_RING0__OPCODE_ERROR_INT_ENABLE__SHIFT 0x18 macro
H A Dgfx_8_1_sh_mask.h2036 #define CP_INT_CNTL_RING0__OPCODE_ERROR_INT_ENABLE__SHIFT 0x18 macro
/dragonfly/sys/dev/drm/amd/include/asic_reg/gc/
H A Dgc_9_0_sh_mask.h10866 #define CP_INT_CNTL_RING0__OPCODE_ERROR_INT_ENABLE__SHIFT … macro
H A Dgc_9_1_sh_mask.h12472 #define CP_INT_CNTL_RING0__OPCODE_ERROR_INT_ENABLE__SHIFT … macro
H A Dgc_9_2_1_sh_mask.h12276 #define CP_INT_CNTL_RING0__OPCODE_ERROR_INT_ENABLE__SHIFT … macro