Home
last modified time | relevance | path

Searched refs:PCIE_BAR5_CNTL__BAR_SIZE__SHIFT (Results 1 – 5 of 5) sorted by relevance

/dragonfly/sys/dev/drm/amd/include/asic_reg/nbif/
H A Dnbif_6_1_sh_mask.h504 #define PCIE_BAR5_CNTL__BAR_SIZE__SHIFT … macro
/dragonfly/sys/dev/drm/amd/include/asic_reg/bif/
H A Dbif_4_1_sh_mask.h1504 #define PCIE_BAR5_CNTL__BAR_SIZE__SHIFT 0x8 macro
H A Dbif_5_0_sh_mask.h1740 #define PCIE_BAR5_CNTL__BAR_SIZE__SHIFT 0x8 macro
H A Dbif_5_1_sh_mask.h1608 #define PCIE_BAR5_CNTL__BAR_SIZE__SHIFT 0x8 macro
/dragonfly/sys/dev/drm/amd/include/asic_reg/nbio/
H A Dnbio_7_0_sh_mask.h3847 #define PCIE_BAR5_CNTL__BAR_SIZE__SHIFT … macro