Home
last modified time | relevance | path

Searched refs:DP2_DP_SEC_CNTL1__DP_SEC_GSP0_LINE_NUM__SHIFT (Results 1 – 13 of 13) sorted by relevance

/openbsd/sys/dev/pci/drm/amd/include/asic_reg/dcn/
H A Ddcn_1_0_sh_mask.h33975 #define DP2_DP_SEC_CNTL1__DP_SEC_GSP0_LINE_NUM__SHIFT macro
H A Ddcn_2_1_0_sh_mask.h39562 #define DP2_DP_SEC_CNTL1__DP_SEC_GSP0_LINE_NUM__SHIFT macro
H A Ddcn_3_0_1_sh_mask.h33482 #define DP2_DP_SEC_CNTL1__DP_SEC_GSP0_LINE_NUM__SHIFT macro
H A Ddcn_3_2_1_sh_mask.h31204 #define DP2_DP_SEC_CNTL1__DP_SEC_GSP0_LINE_NUM__SHIFT macro
H A Ddcn_3_1_2_sh_mask.h36099 #define DP2_DP_SEC_CNTL1__DP_SEC_GSP0_LINE_NUM__SHIFT macro
H A Ddcn_3_1_5_sh_mask.h34071 #define DP2_DP_SEC_CNTL1__DP_SEC_GSP0_LINE_NUM__SHIFT macro
H A Ddcn_3_1_4_sh_mask.h42471 #define DP2_DP_SEC_CNTL1__DP_SEC_GSP0_LINE_NUM__SHIFT macro
H A Ddcn_3_1_6_sh_mask.h36975 #define DP2_DP_SEC_CNTL1__DP_SEC_GSP0_LINE_NUM__SHIFT macro
H A Ddcn_3_0_2_sh_mask.h38240 #define DP2_DP_SEC_CNTL1__DP_SEC_GSP0_LINE_NUM__SHIFT macro
H A Ddcn_2_0_0_sh_mask.h43510 #define DP2_DP_SEC_CNTL1__DP_SEC_GSP0_LINE_NUM__SHIFT macro
H A Ddcn_3_0_0_sh_mask.h43033 #define DP2_DP_SEC_CNTL1__DP_SEC_GSP0_LINE_NUM__SHIFT macro
H A Ddcn_3_2_0_sh_mask.h31201 #define DP2_DP_SEC_CNTL1__DP_SEC_GSP0_LINE_NUM__SHIFT macro
/openbsd/sys/dev/pci/drm/amd/include/asic_reg/dce/
H A Ddce_12_0_sh_mask.h40422 #define DP2_DP_SEC_CNTL1__DP_SEC_GSP0_LINE_NUM__SHIFT macro