Transforms/InstCombine/vector-mul.ll

7 define <4 x i8> @Zero_i8(<4 x i8> %InVec)  {
13   %mul = mul <4 x i8> %InVec, <i8 0, i8 0, i8 0, i8 0>
17 define <4 x i8> @Identity_i8(<4 x i8> %InVec)  {
23   %mul = mul <4 x i8> %InVec, <i8 1, i8 1, i8 1, i8 1>
27 define <4 x i8> @AddToSelf_i8(<4 x i8> %InVec)  {
34   %mul = mul <4 x i8> %InVec, <i8 2, i8 2, i8 2, i8 2>
38 define <4 x i8> @SplatPow2Test1_i8(<4 x i8> %InVec)  {
45   %mul = mul <4 x i8> %InVec, <i8 4, i8 4, i8 4, i8 4>
49 define <4 x i8> @SplatPow2Test2_i8(<4 x i8> %InVec)  {
56   %mul = mul <4 x i8> %InVec, <i8 8, i8 8, i8 8, i8 8>
60 define <4 x i8> @MulTest1_i8(<4 x i8> %InVec)  {
67   %mul = mul <4 x i8> %InVec, <i8 1, i8 2, i8 4, i8 8>
71 define <4 x i8> @MulTest2_i8(<4 x i8> %InVec)  {
78   %mul = mul <4 x i8> %InVec, <i8 3, i8 3, i8 3, i8 3>
82 define <4 x i8> @MulTest3_i8(<4 x i8> %InVec)  {
89   %mul = mul <4 x i8> %InVec, <i8 4, i8 4, i8 2, i8 2>
93 define <4 x i8> @MulTest4_i8(<4 x i8> %InVec)  {
100   %mul = mul <4 x i8> %InVec, <i8 4, i8 4, i8 0, i8 1>
104 define <4 x i16> @Zero_i16(<4 x i16> %InVec)  {
110   %mul = mul <4 x i16> %InVec, <i16 0, i16 0, i16 0, i16 0>
114 define <4 x i16> @Identity_i16(<4 x i16> %InVec)  {
120   %mul = mul <4 x i16> %InVec, <i16 1, i16 1, i16 1, i16 1>
124 define <4 x i16> @AddToSelf_i16(<4 x i16> %InVec)  {
131   %mul = mul <4 x i16> %InVec, <i16 2, i16 2, i16 2, i16 2>
135 define <4 x i16> @SplatPow2Test1_i16(<4 x i16> %InVec)  {
142   %mul = mul <4 x i16> %InVec, <i16 4, i16 4, i16 4, i16 4>
146 define <4 x i16> @SplatPow2Test2_i16(<4 x i16> %InVec)  {
153   %mul = mul <4 x i16> %InVec, <i16 8, i16 8, i16 8, i16 8>
157 define <4 x i16> @MulTest1_i16(<4 x i16> %InVec)  {
164   %mul = mul <4 x i16> %InVec, <i16 1, i16 2, i16 4, i16 8>
168 define <4 x i16> @MulTest2_i16(<4 x i16> %InVec)  {
175   %mul = mul <4 x i16> %InVec, <i16 3, i16 3, i16 3, i16 3>
179 define <4 x i16> @MulTest3_i16(<4 x i16> %InVec)  {
186   %mul = mul <4 x i16> %InVec, <i16 4, i16 4, i16 2, i16 2>
190 define <4 x i16> @MulTest4_i16(<4 x i16> %InVec)  {
197   %mul = mul <4 x i16> %InVec, <i16 4, i16 4, i16 0, i16 2>
201 define <4 x i32> @Zero_i32(<4 x i32> %InVec)  {
207   %mul = mul <4 x i32> %InVec, <i32 0, i32 0, i32 0, i32 0>
211 define <4 x i32> @Identity_i32(<4 x i32> %InVec)  {
217   %mul = mul <4 x i32> %InVec, <i32 1, i32 1, i32 1, i32 1>
221 define <4 x i32> @AddToSelf_i32(<4 x i32> %InVec)  {
228   %mul = mul <4 x i32> %InVec, <i32 2, i32 2, i32 2, i32 2>
232 define <4 x i32> @SplatPow2Test1_i32(<4 x i32> %InVec)  {
239   %mul = mul <4 x i32> %InVec, <i32 4, i32 4, i32 4, i32 4>
243 define <4 x i32> @SplatPow2Test2_i32(<4 x i32> %InVec)  {
250   %mul = mul <4 x i32> %InVec, <i32 8, i32 8, i32 8, i32 8>
254 define <4 x i32> @MulTest1_i32(<4 x i32> %InVec)  {
261   %mul = mul <4 x i32> %InVec, <i32 1, i32 2, i32 4, i32 8>
265 define <4 x i32> @MulTest2_i32(<4 x i32> %InVec)  {
272   %mul = mul <4 x i32> %InVec, <i32 3, i32 3, i32 3, i32 3>
276 define <4 x i32> @MulTest3_i32(<4 x i32> %InVec)  {
283   %mul = mul <4 x i32> %InVec, <i32 4, i32 4, i32 2, i32 2>
287 define <4 x i32> @MulTest4_i32(<4 x i32> %InVec)  {
294   %mul = mul <4 x i32> %InVec, <i32 4, i32 4, i32 0, i32 1>
298 define <4 x i64> @Zero_i64(<4 x i64> %InVec)  {
304   %mul = mul <4 x i64> %InVec, <i64 0, i64 0, i64 0, i64 0>
308 define <4 x i64> @Identity_i64(<4 x i64> %InVec)  {
314   %mul = mul <4 x i64> %InVec, <i64 1, i64 1, i64 1, i64 1>
318 define <4 x i64> @AddToSelf_i64(<4 x i64> %InVec)  {
325   %mul = mul <4 x i64> %InVec, <i64 2, i64 2, i64 2, i64 2>
329 define <4 x i64> @SplatPow2Test1_i64(<4 x i64> %InVec)  {
336   %mul = mul <4 x i64> %InVec, <i64 4, i64 4, i64 4, i64 4>
340 define <4 x i64> @SplatPow2Test2_i64(<4 x i64> %InVec)  {
347   %mul = mul <4 x i64> %InVec, <i64 8, i64 8, i64 8, i64 8>
351 define <4 x i64> @MulTest1_i64(<4 x i64> %InVec)  {
358   %mul = mul <4 x i64> %InVec, <i64 1, i64 2, i64 4, i64 8>
362 define <4 x i64> @MulTest2_i64(<4 x i64> %InVec)  {
369   %mul = mul <4 x i64> %InVec, <i64 3, i64 3, i64 3, i64 3>
373 define <4 x i64> @MulTest3_i64(<4 x i64> %InVec)  {
380   %mul = mul <4 x i64> %InVec, <i64 4, i64 4, i64 2, i64 2>
384 define <4 x i64> @MulTest4_i64(<4 x i64> %InVec)  {
391   %mul = mul <4 x i64> %InVec, <i64 4, i64 4, i64 0, i64 1>
399 define <4 x i8> @ShiftMulTest1(<4 x i8> %InVec) {
406   %shl = shl <4 x i8> %InVec, <i8 2, i8 2, i8 2, i8 2>
411 define <4 x i16> @ShiftMulTest2(<4 x i16> %InVec) {
418   %shl = shl <4 x i16> %InVec, <i16 2, i16 2, i16 2, i16 2>
423 define <4 x i32> @ShiftMulTest3(<4 x i32> %InVec) {
430   %shl = shl <4 x i32> %InVec, <i32 2, i32 2, i32 2, i32 2>
435 define <4 x i64> @ShiftMulTest4(<4 x i64> %InVec) {
442   %shl = shl <4 x i64> %InVec, <i64 2, i64 2, i64 2, i64 2>