43 static u32 skew_array[(MAX_PUP_NUM) * DQ_NUM] = { 0 };
46 extern u32 pbs_locked_dq[MAX_PUP_NUM][DQ_NUM];
48 extern u32 pbs_locked_value[MAX_PUP_NUM][DQ_NUM];
58 extern u32 pbs_dq_mapping[PUP_NUM_64BIT + 1][DQ_NUM];
84 	u32 skew_sum_array[MAX_PUP_NUM][DQ_NUM] = { {0} };  in ddr3_pbs_tx()
90 	u32 pattern_skew_array[MAX_PUP_NUM][DQ_NUM] = { {0} };  in ddr3_pbs_tx()
126 			for (dq = 0; dq < DQ_NUM; dq++)  in ddr3_pbs_tx()
174 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_tx()
201 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_tx()
254 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_tx()
266 							    [((pup) * DQ_NUM) +  in ddr3_pbs_tx()
278 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_tx()
281 							[((pup) * DQ_NUM) + dq];  in ddr3_pbs_tx()
303 			for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_tx()
329 			for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_tx()
339 		for (dq = 0; dq < DQ_NUM; dq++)  in ddr3_pbs_tx()
340 			skew_array[((pup) * DQ_NUM) + dq] =  in ddr3_pbs_tx()
354 		for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_tx()
364 			DEBUG_PBS_D(skew_array[(pup * DQ_NUM) + dq], 2);  in ddr3_pbs_tx()
526 	u32 skew_sum_array[MAX_PUP_NUM][DQ_NUM] = { {0} };  in ddr3_pbs_rx()
532 	u32 pattern_skew_array[MAX_PUP_NUM][DQ_NUM] = { {0} };  in ddr3_pbs_rx()
569 			for (dq = 0; dq < DQ_NUM; dq++)  in ddr3_pbs_rx()
616 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_rx()
641 						for (dq = 0; dq < DQ_NUM; dq++)  in ddr3_pbs_rx()
655 								   DQ_NUM, CS0,  in ddr3_pbs_rx()
712 							     dq < DQ_NUM; dq++)  in ddr3_pbs_rx()
765 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_rx()
778 								   DQ_NUM) +  in ddr3_pbs_rx()
790 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_rx()
794 							skew_array[((pup) * DQ_NUM) + dq];  in ddr3_pbs_rx()
817 			for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_rx()
835 			for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_rx()
855 		for (dq = 0; dq < DQ_NUM; dq++)  in ddr3_pbs_rx()
856 			skew_array[((pup) * DQ_NUM) + dq] =  in ddr3_pbs_rx()
870 		for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_rx()
880 			DEBUG_PBS_D(skew_array[(pup * DQ_NUM) + dq], 2);  in ddr3_pbs_rx()
1101 	for (dq = 0; dq < DQ_NUM; dq++) {  in lock_pups()
1107 			skew_array[(pup * DQ_NUM) + dq] = pbs_curr_val;  in lock_pups()
1143 	u8 unlock_pup_dq_array[DQ_NUM] = {  in ddr3_pbs_per_bit()
1148 	u8 cmp_unlock_pup_dq_array[COUNT_PBS_COMP_RETRY_NUM][DQ_NUM];  in ddr3_pbs_per_bit()
1168 		for (dq = 0; dq < DQ_NUM; dq++)  in ddr3_pbs_per_bit()
1172 	memset(&skew_array, 0, MAX_PUP_NUM * DQ_NUM * sizeof(u32));  in ddr3_pbs_per_bit()
1202 		for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_per_bit()
1250 				for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_per_bit()
1267 			for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_per_bit()
1277 		for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_per_bit()
1331 					for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_pbs_per_bit()
1339 								    DQ_NUM) +  in ddr3_pbs_per_bit()
1441 		for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_set_pbs_results()
1442 			if (pbs_min > skew_array[(pup * DQ_NUM) + dq])  in ddr3_set_pbs_results()
1443 				pbs_min = skew_array[(pup * DQ_NUM) + dq];  in ddr3_set_pbs_results()
1445 			if (pbs_max < skew_array[(pup * DQ_NUM) + dq])  in ddr3_set_pbs_results()
1446 				pbs_max = skew_array[(pup * DQ_NUM) + dq];  in ddr3_set_pbs_results()
1459 		for (dq = 0; dq < DQ_NUM; dq++) {  in ddr3_set_pbs_results()
1473 			DEBUG_PBS_FULL_D((skew_array[(pup * DQ_NUM) + dq] -  in ddr3_set_pbs_results()
1477 			idx = (pup * DQ_NUM) + dq;  in ddr3_set_pbs_results()