Home
last modified time | relevance | path

Searched defs:SCSCR_INIT (Results 1 – 25 of 69) sorted by relevance

123

/dports/emulators/qemu42/qemu-4.2.1/roms/u-boot/drivers/serial/
H A Dserial_sh.h28 # define SCSCR_INIT(port) 0x30 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
41 # define SCSCR_INIT(port) (port->mapbase == SCIF2) ? 0xF3 : 0xF0 macro
49 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
57 # define SCSCR_INIT(port) 0x3a /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
67 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
81 # define SCSCR_INIT(port) 0x3B macro
112 # define SCSCR_INIT(port) ((port)->type == PORT_SCIFA ? \ macro
127 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
151 # define SCSCR_INIT(port) 0x38 macro
172 # define SCSCR_INIT(port) 0x38 macro
[all …]
/dports/emulators/qemu5/qemu-5.2.0/roms/u-boot/drivers/serial/
H A Dserial_sh.h28 # define SCSCR_INIT(port) 0x30 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
41 # define SCSCR_INIT(port) (port->mapbase == SCIF2) ? 0xF3 : 0xF0 macro
49 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
57 # define SCSCR_INIT(port) 0x3a /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
67 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
81 # define SCSCR_INIT(port) 0x3B macro
112 # define SCSCR_INIT(port) ((port)->type == PORT_SCIFA ? \ macro
127 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
151 # define SCSCR_INIT(port) 0x38 macro
172 # define SCSCR_INIT(port) 0x38 macro
[all …]
/dports/emulators/qemu-utils/qemu-4.2.1/roms/u-boot/drivers/serial/
H A Dserial_sh.h28 # define SCSCR_INIT(port) 0x30 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
41 # define SCSCR_INIT(port) (port->mapbase == SCIF2) ? 0xF3 : 0xF0 macro
49 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
57 # define SCSCR_INIT(port) 0x3a /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
67 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
81 # define SCSCR_INIT(port) 0x3B macro
112 # define SCSCR_INIT(port) ((port)->type == PORT_SCIFA ? \ macro
127 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
151 # define SCSCR_INIT(port) 0x38 macro
172 # define SCSCR_INIT(port) 0x38 macro
[all …]
/dports/emulators/qemu-guest-agent/qemu-5.0.1/roms/u-boot/drivers/serial/
H A Dserial_sh.h28 # define SCSCR_INIT(port) 0x30 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
41 # define SCSCR_INIT(port) (port->mapbase == SCIF2) ? 0xF3 : 0xF0 macro
49 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
57 # define SCSCR_INIT(port) 0x3a /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
67 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
81 # define SCSCR_INIT(port) 0x3B macro
112 # define SCSCR_INIT(port) ((port)->type == PORT_SCIFA ? \ macro
127 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
151 # define SCSCR_INIT(port) 0x38 macro
172 # define SCSCR_INIT(port) 0x38 macro
[all …]
/dports/sysutils/u-boot-utilite/u-boot-2015.07/drivers/serial/
H A Dserial_sh.h28 # define SCSCR_INIT(port) 0x30 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
41 # define SCSCR_INIT(port) (port->mapbase == SCIF2) ? 0xF3 : 0xF0 macro
49 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
57 # define SCSCR_INIT(port) 0x3a /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
67 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
81 # define SCSCR_INIT(port) 0x3B macro
112 # define SCSCR_INIT(port) ((port)->type == PORT_SCIFA ? \ macro
127 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
151 # define SCSCR_INIT(port) 0x38 macro
172 # define SCSCR_INIT(port) 0x38 macro
[all …]
/dports/emulators/qemu60/qemu-6.0.0/roms/u-boot/drivers/serial/
H A Dserial_sh.h28 # define SCSCR_INIT(port) 0x30 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
41 # define SCSCR_INIT(port) (port->mapbase == SCIF2) ? 0xF3 : 0xF0 macro
49 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
57 # define SCSCR_INIT(port) 0x3a /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
67 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
81 # define SCSCR_INIT(port) 0x3B macro
112 # define SCSCR_INIT(port) ((port)->type == PORT_SCIFA ? \ macro
127 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
151 # define SCSCR_INIT(port) 0x38 macro
172 # define SCSCR_INIT(port) 0x38 macro
[all …]
/dports/sysutils/u-boot-olinuxino-lime/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-olinuxino-lime2/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-chip/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-cubox-hummingboard/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-cubieboard2/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-cubieboard/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-firefly-rk3399/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-sinovoip-bpi-m3/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-sopine/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-a64-olinuxino/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-a13-olinuxino/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-rpi/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-qemu-arm64/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-olimex-a20-som-evb/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-nanopi-m1plus/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-nanopi-neo2/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-nanopi-r4s/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-nanopi-neo-air/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro
/dports/sysutils/u-boot-wandboard/u-boot-2021.07/drivers/serial/
H A Dserial_sh.h18 # define SCSCR_INIT(port) 0x0030 /* TIE=0,RIE=0,TE=1,RE=1 */ macro
30 # define SCSCR_INIT(port) (((port)->type == PORT_SCI) ? \ macro
40 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
49 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
58 # define SCSCR_INIT(port) 0x0038 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
66 # define SCSCR_INIT(port) 0x38 macro
73 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
80 # define SCSCR_INIT(port) 0x3a macro
91 # define SCSCR_INIT(port) 0x38 /* TIE=0,RIE=0,TE=1,RE=1,REIE=1 */ macro
100 # define SCSCR_INIT(port) (port->clk_mode == EXT_CLK ? 0x32 : 0x30) macro

123