| /dports/sysutils/u-boot-a13-olinuxino/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-bananapi/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-qemu-arm64/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-rpi-0-w/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-nanopi-r4s/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-nanopi-neo/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-nanopi-neo-air/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-wandboard/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/emulators/qemu-utils/qemu-4.2.1/roms/u-boot/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 713 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
744 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
750 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
765 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
769 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/emulators/qemu-guest-agent/qemu-5.0.1/roms/u-boot/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 713 enable_lcdif_clock(base_addr, 0);
744 enable_lcdif_clock(base_addr, 1);
750 enable_lcdif_clock(base_addr, 0);
765 enable_lcdif_clock(base_addr, 1);
769 int enable_lcdif_clock(u32 base_addr, bool enable)
|
| /dports/sysutils/u-boot-cubieboard/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-clearfog/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-cubieboard2/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-pandaboard/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-orangepi-r1/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-orangepi-zero/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-orangepi-zero-plus/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-pine64-lts/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-pcduino3/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-pine-h64/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-pine64/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-pinebookpro/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-nanopi-m1plus/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-firefly-rk3399/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|
| /dports/sysutils/u-boot-nanopi-a64/u-boot-2021.07/arch/arm/mach-imx/mx6/ |
| H A D | clock.c | 715 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
746 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
752 enable_lcdif_clock(base_addr, 0); in mxs_set_lcdclk()
767 enable_lcdif_clock(base_addr, 1); in mxs_set_lcdclk()
771 int enable_lcdif_clock(u32 base_addr, bool enable) in enable_lcdif_clock() function
|