Home
last modified time | relevance | path

Searched refs:DI_REG (Results 1 – 25 of 173) sorted by relevance

1234567

/dports/sysutils/u-boot-chip/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/emulators/qemu42/qemu-4.2.1/roms/u-boot/drivers/video/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/emulators/qemu5/qemu-5.2.0/roms/u-boot/drivers/video/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-olinuxino-lime/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-olinuxino-lime2/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/emulators/qemu-guest-agent/qemu-5.0.1/roms/u-boot/drivers/video/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-cubox-hummingboard/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-cubieboard2/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-firefly-rk3399/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-a13-olinuxino/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-sopine/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-a64-olinuxino/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-rpi/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-qemu-arm64/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-nanopi-neo2/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-olimex-a20-som-evb/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-nanopi-r4s/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-beaglebone/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/emulators/qemu-utils/qemu-4.2.1/roms/u-boot/drivers/video/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-clearfog/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-cubieboard/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-orangepi-zero-plus/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-orangepi-r1/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-orangepi-zero/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]
/dports/sysutils/u-boot-pandaboard/u-boot-2021.07/drivers/video/imx/
H A Dipu_regs.h330 #define DI_REG(di) ((struct ipu_di *)(IPU_CTRL_BASE_ADDR + \ macro
333 #define DI_GENERAL(di) (&DI_REG(di)->general)
334 #define DI_BS_CLKGEN0(di) (&DI_REG(di)->bs_clkgen0)
335 #define DI_BS_CLKGEN1(di) (&DI_REG(di)->bs_clkgen1)
337 #define DI_SW_GEN0(di, gen) (&DI_REG(di)->sw_gen0[gen - 1])
338 #define DI_SW_GEN1(di, gen) (&DI_REG(di)->sw_gen1[gen - 1])
340 #define DI_STP_REP9(di) (&DI_REG(di)->stp_rep9)
341 #define DI_SYNC_AS_GEN(di) (&DI_REG(di)->sync_as)
342 #define DI_DW_GEN(di, gen) (&DI_REG(di)->dw_gen[gen])
344 #define DI_POL(di) (&DI_REG(di)->pol)
[all …]

1234567