Home
last modified time | relevance | path

Searched refs:PNOR_REG_BASE (Results 1 – 5 of 5) sorted by relevance

/dports/sysutils/atf-fvp/arm-trusted-firmware-2.5/plat/brcm/board/stingray/include/
H A Dsr_def.h365 #define PNOR_REG_BASE 0x68c50000 macro
366 #define PNOR_REG_DIRECT_CMD (PNOR_REG_BASE + 0x010)
367 #define PNOR_REG_SET_CYCLES (PNOR_REG_BASE + 0x014)
368 #define PNOR_REG_SET_OPMODE (PNOR_REG_BASE + 0x018)
369 #define PNOR_REG_REFRESH_0 (PNOR_REG_BASE + 0x020)
370 #define PNOR_REG_PERIPH_ID0 (PNOR_REG_BASE + 0xfe0)
371 #define PNOR_REG_PERIPH_ID1 (PNOR_REG_BASE + 0xfe4)
372 #define PNOR_REG_PERIPH_ID2 (PNOR_REG_BASE + 0xfe8)
373 #define PNOR_REG_PERIPH_ID3 (PNOR_REG_BASE + 0xfec)
/dports/sysutils/atf-sun50i_a64/arm-trusted-firmware-2.5/plat/brcm/board/stingray/include/
H A Dsr_def.h365 #define PNOR_REG_BASE 0x68c50000 macro
366 #define PNOR_REG_DIRECT_CMD (PNOR_REG_BASE + 0x010)
367 #define PNOR_REG_SET_CYCLES (PNOR_REG_BASE + 0x014)
368 #define PNOR_REG_SET_OPMODE (PNOR_REG_BASE + 0x018)
369 #define PNOR_REG_REFRESH_0 (PNOR_REG_BASE + 0x020)
370 #define PNOR_REG_PERIPH_ID0 (PNOR_REG_BASE + 0xfe0)
371 #define PNOR_REG_PERIPH_ID1 (PNOR_REG_BASE + 0xfe4)
372 #define PNOR_REG_PERIPH_ID2 (PNOR_REG_BASE + 0xfe8)
373 #define PNOR_REG_PERIPH_ID3 (PNOR_REG_BASE + 0xfec)
/dports/sysutils/atf-sun50i_h6/arm-trusted-firmware-2.5/plat/brcm/board/stingray/include/
H A Dsr_def.h365 #define PNOR_REG_BASE 0x68c50000 macro
366 #define PNOR_REG_DIRECT_CMD (PNOR_REG_BASE + 0x010)
367 #define PNOR_REG_SET_CYCLES (PNOR_REG_BASE + 0x014)
368 #define PNOR_REG_SET_OPMODE (PNOR_REG_BASE + 0x018)
369 #define PNOR_REG_REFRESH_0 (PNOR_REG_BASE + 0x020)
370 #define PNOR_REG_PERIPH_ID0 (PNOR_REG_BASE + 0xfe0)
371 #define PNOR_REG_PERIPH_ID1 (PNOR_REG_BASE + 0xfe4)
372 #define PNOR_REG_PERIPH_ID2 (PNOR_REG_BASE + 0xfe8)
373 #define PNOR_REG_PERIPH_ID3 (PNOR_REG_BASE + 0xfec)
/dports/sysutils/atf-rk3399/arm-trusted-firmware-2.5/plat/brcm/board/stingray/include/
H A Dsr_def.h365 #define PNOR_REG_BASE 0x68c50000 macro
366 #define PNOR_REG_DIRECT_CMD (PNOR_REG_BASE + 0x010)
367 #define PNOR_REG_SET_CYCLES (PNOR_REG_BASE + 0x014)
368 #define PNOR_REG_SET_OPMODE (PNOR_REG_BASE + 0x018)
369 #define PNOR_REG_REFRESH_0 (PNOR_REG_BASE + 0x020)
370 #define PNOR_REG_PERIPH_ID0 (PNOR_REG_BASE + 0xfe0)
371 #define PNOR_REG_PERIPH_ID1 (PNOR_REG_BASE + 0xfe4)
372 #define PNOR_REG_PERIPH_ID2 (PNOR_REG_BASE + 0xfe8)
373 #define PNOR_REG_PERIPH_ID3 (PNOR_REG_BASE + 0xfec)
/dports/sysutils/atf-rk3328/arm-trusted-firmware-2.5/plat/brcm/board/stingray/include/
H A Dsr_def.h365 #define PNOR_REG_BASE 0x68c50000 macro
366 #define PNOR_REG_DIRECT_CMD (PNOR_REG_BASE + 0x010)
367 #define PNOR_REG_SET_CYCLES (PNOR_REG_BASE + 0x014)
368 #define PNOR_REG_SET_OPMODE (PNOR_REG_BASE + 0x018)
369 #define PNOR_REG_REFRESH_0 (PNOR_REG_BASE + 0x020)
370 #define PNOR_REG_PERIPH_ID0 (PNOR_REG_BASE + 0xfe0)
371 #define PNOR_REG_PERIPH_ID1 (PNOR_REG_BASE + 0xfe4)
372 #define PNOR_REG_PERIPH_ID2 (PNOR_REG_BASE + 0xfe8)
373 #define PNOR_REG_PERIPH_ID3 (PNOR_REG_BASE + 0xfec)