Home
last modified time | relevance | path

Searched refs:dst_gpr (Results 1 – 25 of 212) sorted by relevance

123456789

/dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/llvm/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td112 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
113 (outs R600_TReg32_X:$dst_gpr)> {
123 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
124 (outs R600_TReg32_X:$dst_gpr)> {
134 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
135 (outs R600_TReg32_X:$dst_gpr)> {
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
154 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
155 (outs R600_Reg64:$dst_gpr)> {
165 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/devel/llvm-cheri/llvm-project-37c49ff00e3eadce5d8703fdc4497f28458c64a8/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td112 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
113 (outs R600_TReg32_X:$dst_gpr)> {
123 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
124 (outs R600_TReg32_X:$dst_gpr)> {
134 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
135 (outs R600_TReg32_X:$dst_gpr)> {
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
154 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
155 (outs R600_Reg64:$dst_gpr)> {
165 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
H A DEvergreenInstructions.td176 : VTX_READ_eg <"VTX_READ_8 $dst_gpr, $src_gpr",
177 (outs R600_TReg32_X:$dst_gpr)> {
188 : VTX_READ_eg <"VTX_READ_16 $dst_gpr, $src_gpr",
189 (outs R600_TReg32_X:$dst_gpr)> {
200 : VTX_READ_eg <"VTX_READ_32 $dst_gpr, $src_gpr",
201 (outs R600_TReg32_X:$dst_gpr)> {
217 let Constraints = "$src_gpr.ptr = $dst_gpr";
221 : VTX_READ_eg <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
222 (outs R600_Reg64:$dst_gpr)> {
233 : VTX_READ_eg <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/devel/llvm10/llvm-10.0.1.src/lib/Target/AMDGPU/
H A DCaymanInstructions.td111 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
112 (outs R600_TReg32_X:$dst_gpr)> {
122 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
123 (outs R600_TReg32_X:$dst_gpr)> {
133 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
134 (outs R600_TReg32_X:$dst_gpr)> {
149 let Constraints = "$src_gpr.ptr = $dst_gpr";
153 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
154 (outs R600_Reg64:$dst_gpr)> {
164 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
H A DEvergreenInstructions.td176 : VTX_READ_eg <"VTX_READ_8 $dst_gpr, $src_gpr",
177 (outs R600_TReg32_X:$dst_gpr)> {
188 : VTX_READ_eg <"VTX_READ_16 $dst_gpr, $src_gpr",
189 (outs R600_TReg32_X:$dst_gpr)> {
200 : VTX_READ_eg <"VTX_READ_32 $dst_gpr, $src_gpr",
201 (outs R600_TReg32_X:$dst_gpr)> {
217 let Constraints = "$src_gpr.ptr = $dst_gpr";
221 : VTX_READ_eg <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
222 (outs R600_Reg64:$dst_gpr)> {
233 : VTX_READ_eg <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/devel/wasi-libcxx/llvm-project-13.0.1.src/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td112 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
113 (outs R600_TReg32_X:$dst_gpr)> {
123 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
124 (outs R600_TReg32_X:$dst_gpr)> {
134 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
135 (outs R600_TReg32_X:$dst_gpr)> {
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
154 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
155 (outs R600_Reg64:$dst_gpr)> {
165 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/graphics/llvm-mesa/llvm-13.0.1.src/lib/Target/AMDGPU/
H A DCaymanInstructions.td112 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
113 (outs R600_TReg32_X:$dst_gpr)> {
123 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
124 (outs R600_TReg32_X:$dst_gpr)> {
134 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
135 (outs R600_TReg32_X:$dst_gpr)> {
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
154 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
155 (outs R600_Reg64:$dst_gpr)> {
165 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/devel/llvm12/llvm-project-12.0.1.src/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td112 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
113 (outs R600_TReg32_X:$dst_gpr)> {
123 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
124 (outs R600_TReg32_X:$dst_gpr)> {
134 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
135 (outs R600_TReg32_X:$dst_gpr)> {
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
154 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
155 (outs R600_Reg64:$dst_gpr)> {
165 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/devel/llvm11/llvm-11.0.1.src/lib/Target/AMDGPU/
H A DCaymanInstructions.td112 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
113 (outs R600_TReg32_X:$dst_gpr)> {
123 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
124 (outs R600_TReg32_X:$dst_gpr)> {
134 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
135 (outs R600_TReg32_X:$dst_gpr)> {
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
154 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
155 (outs R600_Reg64:$dst_gpr)> {
165 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
H A DEvergreenInstructions.td176 : VTX_READ_eg <"VTX_READ_8 $dst_gpr, $src_gpr",
177 (outs R600_TReg32_X:$dst_gpr)> {
188 : VTX_READ_eg <"VTX_READ_16 $dst_gpr, $src_gpr",
189 (outs R600_TReg32_X:$dst_gpr)> {
200 : VTX_READ_eg <"VTX_READ_32 $dst_gpr, $src_gpr",
201 (outs R600_TReg32_X:$dst_gpr)> {
217 let Constraints = "$src_gpr.ptr = $dst_gpr";
221 : VTX_READ_eg <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
222 (outs R600_Reg64:$dst_gpr)> {
233 : VTX_READ_eg <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/lang/rust/rustc-1.58.1-src/src/llvm-project/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td112 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
113 (outs R600_TReg32_X:$dst_gpr)> {
123 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
124 (outs R600_TReg32_X:$dst_gpr)> {
134 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
135 (outs R600_TReg32_X:$dst_gpr)> {
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
154 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
155 (outs R600_Reg64:$dst_gpr)> {
165 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/swiftshader/third_party/llvm-10.0/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td111 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
112 (outs R600_TReg32_X:$dst_gpr)> {
122 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
123 (outs R600_TReg32_X:$dst_gpr)> {
133 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
134 (outs R600_TReg32_X:$dst_gpr)> {
149 let Constraints = "$src_gpr.ptr = $dst_gpr";
153 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
154 (outs R600_Reg64:$dst_gpr)> {
164 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
H A DEvergreenInstructions.td176 : VTX_READ_eg <"VTX_READ_8 $dst_gpr, $src_gpr",
177 (outs R600_TReg32_X:$dst_gpr)> {
188 : VTX_READ_eg <"VTX_READ_16 $dst_gpr, $src_gpr",
189 (outs R600_TReg32_X:$dst_gpr)> {
200 : VTX_READ_eg <"VTX_READ_32 $dst_gpr, $src_gpr",
201 (outs R600_TReg32_X:$dst_gpr)> {
217 let Constraints = "$src_gpr.ptr = $dst_gpr";
221 : VTX_READ_eg <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
222 (outs R600_Reg64:$dst_gpr)> {
233 : VTX_READ_eg <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/devel/llvm-devel/llvm-project-f05c95f10fc1d8171071735af8ad3a9e87633120/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td112 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
113 (outs R600_TReg32_X:$dst_gpr)> {
123 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
124 (outs R600_TReg32_X:$dst_gpr)> {
134 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
135 (outs R600_TReg32_X:$dst_gpr)> {
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
154 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
155 (outs R600_Reg64:$dst_gpr)> {
165 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/devel/wasi-compiler-rt13/llvm-project-13.0.1.src/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td112 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
113 (outs R600_TReg32_X:$dst_gpr)> {
123 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
124 (outs R600_TReg32_X:$dst_gpr)> {
134 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
135 (outs R600_TReg32_X:$dst_gpr)> {
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
154 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
155 (outs R600_Reg64:$dst_gpr)> {
165 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/devel/tinygo/tinygo-0.14.1/llvm-project/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td111 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
112 (outs R600_TReg32_X:$dst_gpr)> {
122 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
123 (outs R600_TReg32_X:$dst_gpr)> {
133 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
134 (outs R600_TReg32_X:$dst_gpr)> {
149 let Constraints = "$src_gpr.ptr = $dst_gpr";
153 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
154 (outs R600_Reg64:$dst_gpr)> {
164 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
H A DEvergreenInstructions.td176 : VTX_READ_eg <"VTX_READ_8 $dst_gpr, $src_gpr",
177 (outs R600_TReg32_X:$dst_gpr)> {
188 : VTX_READ_eg <"VTX_READ_16 $dst_gpr, $src_gpr",
189 (outs R600_TReg32_X:$dst_gpr)> {
200 : VTX_READ_eg <"VTX_READ_32 $dst_gpr, $src_gpr",
201 (outs R600_TReg32_X:$dst_gpr)> {
217 let Constraints = "$src_gpr.ptr = $dst_gpr";
221 : VTX_READ_eg <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
222 (outs R600_Reg64:$dst_gpr)> {
233 : VTX_READ_eg <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/devel/wasi-compiler-rt12/llvm-project-12.0.1.src/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td112 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
113 (outs R600_TReg32_X:$dst_gpr)> {
123 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
124 (outs R600_TReg32_X:$dst_gpr)> {
134 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
135 (outs R600_TReg32_X:$dst_gpr)> {
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
154 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
155 (outs R600_Reg64:$dst_gpr)> {
165 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/devel/llvm90/llvm-9.0.1.src/lib/Target/AMDGPU/
H A DCaymanInstructions.td111 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
112 (outs R600_TReg32_X:$dst_gpr)> {
122 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
123 (outs R600_TReg32_X:$dst_gpr)> {
133 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
134 (outs R600_TReg32_X:$dst_gpr)> {
149 let Constraints = "$src_gpr.ptr = $dst_gpr";
153 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
154 (outs R600_Reg64:$dst_gpr)> {
164 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
H A DEvergreenInstructions.td175 : VTX_READ_eg <"VTX_READ_8 $dst_gpr, $src_gpr",
176 (outs R600_TReg32_X:$dst_gpr)> {
187 : VTX_READ_eg <"VTX_READ_16 $dst_gpr, $src_gpr",
188 (outs R600_TReg32_X:$dst_gpr)> {
199 : VTX_READ_eg <"VTX_READ_32 $dst_gpr, $src_gpr",
200 (outs R600_TReg32_X:$dst_gpr)> {
216 let Constraints = "$src_gpr.ptr = $dst_gpr";
220 : VTX_READ_eg <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
221 (outs R600_Reg64:$dst_gpr)> {
232 : VTX_READ_eg <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/devel/llvm80/llvm-8.0.1.src/lib/Target/AMDGPU/
H A DCaymanInstructions.td112 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
113 (outs R600_TReg32_X:$dst_gpr)> {
123 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
124 (outs R600_TReg32_X:$dst_gpr)> {
134 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
135 (outs R600_TReg32_X:$dst_gpr)> {
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
154 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
155 (outs R600_Reg64:$dst_gpr)> {
165 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/devel/llvm70/llvm-7.0.1.src/lib/Target/AMDGPU/
H A DCaymanInstructions.td112 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
113 (outs R600_TReg32_X:$dst_gpr)> {
123 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
124 (outs R600_TReg32_X:$dst_gpr)> {
134 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
135 (outs R600_TReg32_X:$dst_gpr)> {
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
154 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
155 (outs R600_Reg64:$dst_gpr)> {
165 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/devel/llvm13/llvm-project-13.0.1.src/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td112 : VTX_READ_cm <"VTX_READ_8 $dst_gpr, $src_gpr",
113 (outs R600_TReg32_X:$dst_gpr)> {
123 : VTX_READ_cm <"VTX_READ_16 $dst_gpr, $src_gpr",
124 (outs R600_TReg32_X:$dst_gpr)> {
134 : VTX_READ_cm <"VTX_READ_32 $dst_gpr, $src_gpr",
135 (outs R600_TReg32_X:$dst_gpr)> {
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
154 : VTX_READ_cm <"VTX_READ_64 $dst_gpr.XY, $src_gpr",
155 (outs R600_Reg64:$dst_gpr)> {
165 : VTX_READ_cm <"VTX_READ_128 $dst_gpr.XYZW, $src_gpr",
[all …]
/dports/x11-drivers/xf86-video-ati/xf86-video-ati-19.1.0/src/
H A Dr600_shader.h249 #define R6xx_ALU_DWORD1_OP2(s0a, s1a, uem, up, wm, fm, omod, alu_inst, bs, dst_gpr, dr, de, clamp) \ argument
251 ((fm) << 5) | ((omod) << 6) | ((alu_inst) << 8) | ((bs) << 18) | ((dst_gpr) << 21) | \
253 #define R7xx_ALU_DWORD1_OP2(s0a, s1a, uem, up, wm, omod, alu_inst, bs, dst_gpr, dr, de, clamp) \ argument
255 ((omod) << 5) | ((alu_inst) << 7) | ((bs) << 18) | ((dst_gpr) << 21) | \
259 #define ALU_DWORD1_OP2(chipfamily, s0a, s1a, uem, up, wm, fm, omod, alu_inst, bs, dst_gpr, dr, de, … argument
261 R6xx_ALU_DWORD1_OP2(s0a, s1a, uem, up, wm, fm, omod, alu_inst, bs, dst_gpr, dr, de, clamp) : \
262 R7xx_ALU_DWORD1_OP2(s0a, s1a, uem, up, wm, omod, alu_inst, bs, dst_gpr, dr, de, clamp))
263 #define ALU_DWORD1_OP3(src2_sel, s2r, s2e, s2n, alu_inst, bs, dst_gpr, dr, de, clamp) \ argument
265 ((alu_inst) << 13) | ((bs) << 18) | ((dst_gpr) << 21) | ((dr) << 28) | \
309 #define VTX_DWORD1_GPR(dst_gpr, dr, dsx, dsy, dsz, dsw, ucf, data_format, nfa, fca, sma) \ argument
[all …]
H A Dcayman_shader.h189 #define ALU_DWORD1_OP2(s0a, s1a, uem, up, wm, omod, alu_inst, bs, dst_gpr, dr, de, clamp) \ argument
191 ((omod) << 5) | ((alu_inst) << 7) | ((bs) << 18) | ((dst_gpr) << 21) | \
194 #define ALU_DWORD1_OP3(src2_sel, s2r, s2e, s2n, alu_inst, bs, dst_gpr, dr, de, clamp) \ argument
196 ((alu_inst) << 13) | ((bs) << 18) | ((dst_gpr) << 21) | ((dr) << 28) | \
239 #define VTX_DWORD1_GPR(dst_gpr, dr, dsx, dsy, dsz, dsw, ucf, data_format, nfa, fca, sma) \ argument
240 …cpu_to_le32((((dst_gpr) << 0) | ((dr) << 7) | ((dsx) << 9) | ((dsy) << 12) | ((dsz) << 15) | ((dsw…
271 #define TEX_DWORD1(dst_gpr, dr, dsx, dsy, dsz, dsw, lod_bias, ctx, cty, ctz, ctw) \ argument
272 …cpu_to_le32((((dst_gpr) << 0) | ((dr) << 7) | ((dsx) << 9) | ((dsy) << 12) | ((dsz) << 15) | ((dsw…

123456789