op4 (reference) in projects: dports - OpenGrok search results

Project(s)

Full Search
Definition
Symbol
File Path
History
Type

Searched refs:op4 (Results 1 – 25 of 1791) sorted by relevance

12 3 4 5 6 7 8 9 10 >>...72

/dports/games/easyrpg-player/Player-0.7.0/src/
H A D	midiprogram.h	5 p.op4.AR = 18, p.op4.DR = 6, p.op4.SR = 1, p.op4.RR = 6, p.op4.SL = 4, p.op4.TL = 2, p.op4.KS = 1, … 11 p.op4.AR = 18, p.op4.DR = 6, p.op4.SR = 2, p.op4.RR = 6, p.op4.SL = 4, p.op4.TL = 2, p.op4.KS = 0, … 17 p.op4.AR = 18, p.op4.DR = 6, p.op4.SR = 1, p.op4.RR = 6, p.op4.SL = 4, p.op4.TL = 2, p.op4.KS = 1, … 23 p.op4.AR = 8, p.op4.DR = 15, p.op4.SR = 3, p.op4.RR = 11, p.op4.SL = 2, p.op4.TL = 3, p.op4.KS = 3,… 29 p.op4.AR = 22, p.op4.DR = 9, p.op4.SR = 0, p.op4.RR = 10, p.op4.SL = 4, p.op4.TL = 2, p.op4.KS = 0,… 35 p.op4.AR = 26, p.op4.DR = 12, p.op4.SR = 2, p.op4.RR = 6, p.op4.SL = 2, p.op4.TL = 5, p.op4.KS = 0,… 41 p.op4.AR = 28, p.op4.DR = 12, p.op4.SR = 1, p.op4.RR = 7, p.op4.SL = 2, p.op4.TL = 0, p.op4.KS = 1,… 47 p.op4.AR = 28, p.op4.DR = 14, p.op4.SR = 1, p.op4.RR = 7, p.op4.SL = 2, p.op4.TL = 0, p.op4.KS = 1,… 53 p.op4.AR = 28, p.op4.DR = 14, p.op4.SR = 10, p.op4.RR = 6, p.op4.SL = 2, p.op4.TL = 2, p.op4.KS = 0… 59 p.op4.AR = 31, p.op4.DR = 28, p.op4.SR = 15, p.op4.RR = 7, p.op4.SL = 3, p.op4.TL = 0, p.op4.KS = 0… [all …]
/dports/www/phalcon4/cphalcon-4.1.1/ext/kernel/
H A D	concat.h	53 …zephir_concat_svssvs(result, op1, sizeof(op1)-1, op2, op3, sizeof(op3)-1, op4, sizeof(op4)-1, op5,… 133 zephir_concat_svvs(result, op1, sizeof(op1)-1, op2, op3, op4, sizeof(op4)-1, 0); 135 zephir_concat_svvs(result, op1, sizeof(op1)-1, op2, op3, op4, sizeof(op4)-1, 1); 158 zephir_concat_vsvs(result, op1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, 0); 160 zephir_concat_vsvs(result, op1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, 1); 163 zephir_concat_vsvsv(result, op1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, op5, 0); 165 zephir_concat_vsvsv(result, op1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, op5, 1); 168 …zephir_concat_vsvsvs(result, op1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, op5, op6, sizeof(op… 170 …zephir_concat_vsvsvs(result, op1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, op5, op6, sizeof(op… 173 …zephir_concat_vsvsvsv(result, op1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, op5, op6, sizeof(o… [all …]
/dports/www/phalcon/cphalcon-3.4.5/ext/kernel/
H A D	concat.h	25 #define ZEPHIR_CONCAT_SVSV(result, op1, op2, op3, op4) \ argument 86 zephir_concat_svvs(&result, op1, sizeof(op1)-1, op2, op3, op4, sizeof(op4)-1, 0 TSRMLS_CC); 88 zephir_concat_svvs(&result, op1, sizeof(op1)-1, op2, op3, op4, sizeof(op4)-1, 1 TSRMLS_CC); 101 zephir_concat_vsvs(&result, op1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, 0 TSRMLS_CC); 103 zephir_concat_vsvs(&result, op1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, 1 TSRMLS_CC); 106 zephir_concat_vsvsv(&result, op1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, op5, 0 TSRMLS_CC); 108 zephir_concat_vsvsv(&result, op1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, op5, 1 TSRMLS_CC); 111 …zephir_concat_vsvsvs(&result, op1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, op5, op6, sizeof(o… 113 …zephir_concat_vsvsvs(&result, op1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, op5, op6, sizeof(o… 116 …zephir_concat_vsvsvsv(&result, op1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, op5, op6, sizeof(… [all …]
/dports/mail/nextcloud-mail/mail/vendor/rubix/tensor/ext/kernel/
H A D	concat.h	12 #define ZEPHIR_CONCAT_SSVS(result, op1, op2, op3, op4) \ argument 13 zephir_concat_ssvs(result, op1, sizeof(op1)-1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, 0); 14 #define ZEPHIR_SCONCAT_SSVS(result, op1, op2, op3, op4) \ argument 15 zephir_concat_ssvs(result, op1, sizeof(op1)-1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, 1); 18 …zephir_concat_ssvsvs(result, op1, sizeof(op1)-1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, op5,… 20 …zephir_concat_ssvsvs(result, op1, sizeof(op1)-1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, op5,… 32 #define ZEPHIR_CONCAT_SVSV(result, op1, op2, op3, op4) \ argument 34 #define ZEPHIR_SCONCAT_SVSV(result, op1, op2, op3, op4) \ argument 57 #define ZEPHIR_CONCAT_VSVS(result, op1, op2, op3, op4) \ argument 58 zephir_concat_vsvs(result, op1, op2, sizeof(op2)-1, op3, op4, sizeof(op4)-1, 0); [all …]
/dports/lang/zig-devel/zig-0.9.0/lib/include/
H A D	riscv_vector.h	154 #define vadd_vv_i8m1_m(op0, op1, op2, op3, op4) \ argument 158 #define vadd_vv_i8m2_m(op0, op1, op2, op3, op4) \ argument 162 #define vadd_vv_i8m4_m(op0, op1, op2, op3, op4) \ argument 166 #define vadd_vv_i8m8_m(op0, op1, op2, op3, op4) \ argument 170 #define vadd_vv_i8mf2_m(op0, op1, op2, op3, op4) \ argument 174 #define vadd_vv_i8mf4_m(op0, op1, op2, op3, op4) \ argument 178 #define vadd_vv_i8mf8_m(op0, op1, op2, op3, op4) \ argument 182 #define vadd_vv_i16m1_m(op0, op1, op2, op3, op4) \ argument 186 #define vadd_vv_i16m2_m(op0, op1, op2, op3, op4) \ argument 190 #define vadd_vv_i16m4_m(op0, op1, op2, op3, op4) \ argument [all …]
/dports/lang/zig/zig-0.9.0/lib/include/
H A D	riscv_vector.h	154 #define vadd_vv_i8m1_m(op0, op1, op2, op3, op4) \ argument 158 #define vadd_vv_i8m2_m(op0, op1, op2, op3, op4) \ argument 162 #define vadd_vv_i8m4_m(op0, op1, op2, op3, op4) \ argument 166 #define vadd_vv_i8m8_m(op0, op1, op2, op3, op4) \ argument 170 #define vadd_vv_i8mf2_m(op0, op1, op2, op3, op4) \ argument 174 #define vadd_vv_i8mf4_m(op0, op1, op2, op3, op4) \ argument 178 #define vadd_vv_i8mf8_m(op0, op1, op2, op3, op4) \ argument 182 #define vadd_vv_i16m1_m(op0, op1, op2, op3, op4) \ argument 186 #define vadd_vv_i16m2_m(op0, op1, op2, op3, op4) \ argument 190 #define vadd_vv_i16m4_m(op0, op1, op2, op3, op4) \ argument [all …]
/dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/llvm/llvm/test/Bitcode/
H A D	pr18704.ll	41 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 42 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 43 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 86 ; <METADATA_KIND op0=1 op1=116 op2=98 op3=97 op4=97/> 87 ; <METADATA_KIND op0=2 op1=112 op2=114 op3=111 op4=102/> 114 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=2/> 116 ; <INST_CALL op0=0 op1=0 op2=1 op3=3 op4=5/> 131 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=3/> 134 ; <INST_CALL op0=0 op1=0 op2=27 op3=1 op4=5/> 137 ; <INST_CALL op0=0 op1=0 op2=5 op3=7 op4=1/> [all …]
/dports/devel/llvm-cheri/llvm-project-37c49ff00e3eadce5d8703fdc4497f28458c64a8/llvm/test/Bitcode/
H A D	pr18704.ll	41 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 42 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 43 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 86 ; <METADATA_KIND op0=1 op1=116 op2=98 op3=97 op4=97/> 87 ; <METADATA_KIND op0=2 op1=112 op2=114 op3=111 op4=102/> 114 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=2/> 116 ; <INST_CALL op0=0 op1=0 op2=1 op3=3 op4=5/> 131 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=3/> 134 ; <INST_CALL op0=0 op1=0 op2=27 op3=1 op4=5/> 137 ; <INST_CALL op0=0 op1=0 op2=5 op3=7 op4=1/> [all …]
/dports/devel/llvm10/llvm-10.0.1.src/test/Bitcode/
H A D	pr18704.ll	41 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 42 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 43 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 86 ; <METADATA_KIND op0=1 op1=116 op2=98 op3=97 op4=97/> 87 ; <METADATA_KIND op0=2 op1=112 op2=114 op3=111 op4=102/> 114 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=2/> 116 ; <INST_CALL op0=0 op1=0 op2=1 op3=3 op4=5/> 131 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=3/> 134 ; <INST_CALL op0=0 op1=0 op2=27 op3=1 op4=5/> 137 ; <INST_CALL op0=0 op1=0 op2=5 op3=7 op4=1/> [all …]
/dports/devel/wasi-libcxx/llvm-project-13.0.1.src/llvm/test/Bitcode/
H A D	pr18704.ll	41 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 42 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 43 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 86 ; <METADATA_KIND op0=1 op1=116 op2=98 op3=97 op4=97/> 87 ; <METADATA_KIND op0=2 op1=112 op2=114 op3=111 op4=102/> 114 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=2/> 116 ; <INST_CALL op0=0 op1=0 op2=1 op3=3 op4=5/> 131 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=3/> 134 ; <INST_CALL op0=0 op1=0 op2=27 op3=1 op4=5/> 137 ; <INST_CALL op0=0 op1=0 op2=5 op3=7 op4=1/> [all …]
/dports/graphics/llvm-mesa/llvm-13.0.1.src/test/Bitcode/
H A D	pr18704.ll	41 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 42 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 43 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 86 ; <METADATA_KIND op0=1 op1=116 op2=98 op3=97 op4=97/> 87 ; <METADATA_KIND op0=2 op1=112 op2=114 op3=111 op4=102/> 114 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=2/> 116 ; <INST_CALL op0=0 op1=0 op2=1 op3=3 op4=5/> 131 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=3/> 134 ; <INST_CALL op0=0 op1=0 op2=27 op3=1 op4=5/> 137 ; <INST_CALL op0=0 op1=0 op2=5 op3=7 op4=1/> [all …]
/dports/devel/llvm12/llvm-project-12.0.1.src/llvm/test/Bitcode/
H A D	pr18704.ll	41 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 42 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 43 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 86 ; <METADATA_KIND op0=1 op1=116 op2=98 op3=97 op4=97/> 87 ; <METADATA_KIND op0=2 op1=112 op2=114 op3=111 op4=102/> 114 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=2/> 116 ; <INST_CALL op0=0 op1=0 op2=1 op3=3 op4=5/> 131 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=3/> 134 ; <INST_CALL op0=0 op1=0 op2=27 op3=1 op4=5/> 137 ; <INST_CALL op0=0 op1=0 op2=5 op3=7 op4=1/> [all …]
/dports/devel/llvm11/llvm-11.0.1.src/test/Bitcode/
H A D	pr18704.ll	41 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 42 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 43 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 86 ; <METADATA_KIND op0=1 op1=116 op2=98 op3=97 op4=97/> 87 ; <METADATA_KIND op0=2 op1=112 op2=114 op3=111 op4=102/> 114 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=2/> 116 ; <INST_CALL op0=0 op1=0 op2=1 op3=3 op4=5/> 131 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=3/> 134 ; <INST_CALL op0=0 op1=0 op2=27 op3=1 op4=5/> 137 ; <INST_CALL op0=0 op1=0 op2=5 op3=7 op4=1/> [all …]
/dports/devel/llvm-devel/llvm-project-f05c95f10fc1d8171071735af8ad3a9e87633120/llvm/test/Bitcode/
H A D	pr18704.ll	41 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 42 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 43 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 86 ; <METADATA_KIND op0=1 op1=116 op2=98 op3=97 op4=97/> 87 ; <METADATA_KIND op0=2 op1=112 op2=114 op3=111 op4=102/> 114 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=2/> 116 ; <INST_CALL op0=0 op1=0 op2=1 op3=3 op4=5/> 131 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=3/> 134 ; <INST_CALL op0=0 op1=0 op2=27 op3=1 op4=5/> 137 ; <INST_CALL op0=0 op1=0 op2=5 op3=7 op4=1/> [all …]
/dports/devel/wasi-compiler-rt13/llvm-project-13.0.1.src/llvm/test/Bitcode/
H A D	pr18704.ll	41 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 42 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 43 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 86 ; <METADATA_KIND op0=1 op1=116 op2=98 op3=97 op4=97/> 87 ; <METADATA_KIND op0=2 op1=112 op2=114 op3=111 op4=102/> 114 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=2/> 116 ; <INST_CALL op0=0 op1=0 op2=1 op3=3 op4=5/> 131 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=3/> 134 ; <INST_CALL op0=0 op1=0 op2=27 op3=1 op4=5/> 137 ; <INST_CALL op0=0 op1=0 op2=5 op3=7 op4=1/> [all …]
/dports/devel/tinygo/tinygo-0.14.1/llvm-project/llvm/test/Bitcode/
H A D	pr18704.ll	41 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 42 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 43 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 86 ; <METADATA_KIND op0=1 op1=116 op2=98 op3=97 op4=97/> 87 ; <METADATA_KIND op0=2 op1=112 op2=114 op3=111 op4=102/> 114 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=2/> 116 ; <INST_CALL op0=0 op1=0 op2=1 op3=3 op4=5/> 131 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=3/> 134 ; <INST_CALL op0=0 op1=0 op2=27 op3=1 op4=5/> 137 ; <INST_CALL op0=0 op1=0 op2=5 op3=7 op4=1/> [all …]
/dports/devel/wasi-compiler-rt12/llvm-project-12.0.1.src/llvm/test/Bitcode/
H A D	pr18704.ll	41 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 42 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 43 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 86 ; <METADATA_KIND op0=1 op1=116 op2=98 op3=97 op4=97/> 87 ; <METADATA_KIND op0=2 op1=112 op2=114 op3=111 op4=102/> 114 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=2/> 116 ; <INST_CALL op0=0 op1=0 op2=1 op3=3 op4=5/> 131 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=3/> 134 ; <INST_CALL op0=0 op1=0 op2=27 op3=1 op4=5/> 137 ; <INST_CALL op0=0 op1=0 op2=5 op3=7 op4=1/> [all …]
/dports/devel/llvm13/llvm-project-13.0.1.src/llvm/test/Bitcode/
H A D	pr18704.ll	41 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 42 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 43 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 86 ; <METADATA_KIND op0=1 op1=116 op2=98 op3=97 op4=97/> 87 ; <METADATA_KIND op0=2 op1=112 op2=114 op3=111 op4=102/> 114 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=2/> 116 ; <INST_CALL op0=0 op1=0 op2=1 op3=3 op4=5/> 131 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=3/> 134 ; <INST_CALL op0=0 op1=0 op2=27 op3=1 op4=5/> 137 ; <INST_CALL op0=0 op1=0 op2=5 op3=7 op4=1/> [all …]
/dports/devel/llvm90/llvm-9.0.1.src/test/Bitcode/
H A D	pr18704.ll	41 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 42 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 43 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 86 ; <METADATA_KIND op0=1 op1=116 op2=98 op3=97 op4=97/> 87 ; <METADATA_KIND op0=2 op1=112 op2=114 op3=111 op4=102/> 114 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=2/> 116 ; <INST_CALL op0=0 op1=0 op2=1 op3=3 op4=5/> 131 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=3/> 134 ; <INST_CALL op0=0 op1=0 op2=27 op3=1 op4=5/> 137 ; <INST_CALL op0=0 op1=0 op2=5 op3=7 op4=1/> [all …]
/dports/devel/llvm80/llvm-8.0.1.src/test/Bitcode/
H A D	pr18704.ll	41 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 42 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 43 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 86 ; <METADATA_KIND op0=1 op1=116 op2=98 op3=97 op4=97/> 87 ; <METADATA_KIND op0=2 op1=112 op2=114 op3=111 op4=102/> 114 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=2/> 116 ; <INST_CALL op0=0 op1=0 op2=1 op3=3 op4=5/> 131 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=3/> 134 ; <INST_CALL op0=0 op1=0 op2=27 op3=1 op4=5/> 137 ; <INST_CALL op0=0 op1=0 op2=5 op3=7 op4=1/> [all …]
/dports/devel/llvm70/llvm-7.0.1.src/test/Bitcode/
H A D	pr18704.ll	41 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 42 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 43 ; <GLOBALVAR abbrevid=4 op0=2 op1=0 op2=0 op3=0 op4=0 op5=0/> 86 ; <METADATA_KIND op0=1 op1=116 op2=98 op3=97 op4=97/> 87 ; <METADATA_KIND op0=2 op1=112 op2=114 op3=111 op4=102/> 114 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=2/> 116 ; <INST_CALL op0=0 op1=0 op2=1 op3=3 op4=5/> 131 ; <INST_CALL op0=0 op1=0 op2=24 op3=1 op4=3/> 134 ; <INST_CALL op0=0 op1=0 op2=27 op3=1 op4=5/> 137 ; <INST_CALL op0=0 op1=0 op2=5 op3=7 op4=1/> [all …]
/dports/devel/arm-elf-binutils/binutils-2.37/gas/testsuite/gas/arm/
H A D	mve-vcadd.s	`7 .irp op4, #90, #270 15 .macro vcadd_q0 data, op2, op4 21 .macro vcadd_q1 data, op2, op4 59 .irp op4, #90, #270 60 vcadd_q0 \data, \op2, \op4 61 vcadd_q1 \data, \op2, \op4 62 vcadd_q2 \data, \op2, \op4 63 vcadd_q3 \data, \op2, \op4 64 vcadd_q4 \data, \op2, \op4 65 vcadd_q6 \data, \op2, \op4 [all …]`
/dports/devel/gnulibiberty/binutils-2.37/gas/testsuite/gas/arm/
H A D	mve-vcadd.s	`7 .irp op4, #90, #270 15 .macro vcadd_q0 data, op2, op4 21 .macro vcadd_q1 data, op2, op4 59 .irp op4, #90, #270 60 vcadd_q0 \data, \op2, \op4 61 vcadd_q1 \data, \op2, \op4 62 vcadd_q2 \data, \op2, \op4 63 vcadd_q3 \data, \op2, \op4 64 vcadd_q4 \data, \op2, \op4 65 vcadd_q6 \data, \op2, \op4 [all …]`
/dports/devel/binutils/binutils-2.37/gas/testsuite/gas/arm/
H A D	mve-vcadd.s	`7 .irp op4, #90, #270 15 .macro vcadd_q0 data, op2, op4 21 .macro vcadd_q1 data, op2, op4 59 .irp op4, #90, #270 60 vcadd_q0 \data, \op2, \op4 61 vcadd_q1 \data, \op2, \op4 62 vcadd_q2 \data, \op2, \op4 63 vcadd_q3 \data, \op2, \op4 64 vcadd_q4 \data, \op2, \op4 65 vcadd_q6 \data, \op2, \op4 [all …]`
H A D	mve-vcmul.s	`3 .macro vcmul_q0 data, op4 6 vcmul.\data q0, \op2, \op3, \op4 11 .macro vcmul_q1 data, op4 19 .macro vcmul_q2 data, op4 27 .macro vcmul_q4 data, op4 35 .macro vcmul_q7 data, op4 45 vcmul_q0 \data, \op4 46 vcmul_q1 \data, \op4 47 vcmul_q2 \data, \op4 48 vcmul_q4 \data, \op4 [all …]`

12 3 4 5 6 7 8 9 10 >>...72