Home
last modified time | relevance | path

Searched refs:src_gpr (Results 1 – 25 of 224) sorted by relevance

123456789

/dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/llvm/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td145 // to the $src_gpr registers of the VTX_READ.
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
184 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
186 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
188 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
190 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
198 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
200 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
202 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
204 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
/dports/devel/llvm-cheri/llvm-project-37c49ff00e3eadce5d8703fdc4497f28458c64a8/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td145 // to the $src_gpr registers of the VTX_READ.
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
184 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
186 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
188 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
190 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
198 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
200 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
202 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
204 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
H A DEvergreenInstructions.td217 let Constraints = "$src_gpr.ptr = $dst_gpr";
253 (VTX_READ_8_eg MEMxi:$src_gpr, 3)>;
255 (VTX_READ_16_eg MEMxi:$src_gpr, 3)>;
257 (VTX_READ_32_eg MEMxi:$src_gpr, 3)>;
259 (VTX_READ_64_eg MEMxi:$src_gpr, 3)>;
267 (VTX_READ_8_eg MEMxi:$src_gpr, 2)>;
269 (VTX_READ_16_eg MEMxi:$src_gpr, 2)>;
271 (VTX_READ_32_eg MEMxi:$src_gpr, 2)>;
273 (VTX_READ_64_eg MEMxi:$src_gpr, 2)>;
281 (VTX_READ_8_eg MEMxi:$src_gpr, 1)>;
[all …]
/dports/devel/llvm10/llvm-10.0.1.src/lib/Target/AMDGPU/
H A DCaymanInstructions.td144 // to the $src_gpr registers of the VTX_READ.
149 let Constraints = "$src_gpr.ptr = $dst_gpr";
183 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
185 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
187 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
189 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
197 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
199 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
201 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
203 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
H A DEvergreenInstructions.td217 let Constraints = "$src_gpr.ptr = $dst_gpr";
253 (VTX_READ_8_eg MEMxi:$src_gpr, 3)>;
255 (VTX_READ_16_eg MEMxi:$src_gpr, 3)>;
257 (VTX_READ_32_eg MEMxi:$src_gpr, 3)>;
259 (VTX_READ_64_eg MEMxi:$src_gpr, 3)>;
267 (VTX_READ_8_eg MEMxi:$src_gpr, 2)>;
269 (VTX_READ_16_eg MEMxi:$src_gpr, 2)>;
271 (VTX_READ_32_eg MEMxi:$src_gpr, 2)>;
273 (VTX_READ_64_eg MEMxi:$src_gpr, 2)>;
281 (VTX_READ_8_eg MEMxi:$src_gpr, 1)>;
[all …]
/dports/devel/wasi-libcxx/llvm-project-13.0.1.src/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td145 // to the $src_gpr registers of the VTX_READ.
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
184 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
186 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
188 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
190 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
198 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
200 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
202 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
204 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
/dports/graphics/llvm-mesa/llvm-13.0.1.src/lib/Target/AMDGPU/
H A DCaymanInstructions.td145 // to the $src_gpr registers of the VTX_READ.
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
184 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
186 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
188 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
190 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
198 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
200 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
202 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
204 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
/dports/devel/llvm12/llvm-project-12.0.1.src/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td145 // to the $src_gpr registers of the VTX_READ.
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
184 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
186 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
188 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
190 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
198 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
200 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
202 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
204 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
/dports/devel/llvm11/llvm-11.0.1.src/lib/Target/AMDGPU/
H A DCaymanInstructions.td145 // to the $src_gpr registers of the VTX_READ.
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
184 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
186 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
188 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
190 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
198 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
200 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
202 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
204 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
H A DEvergreenInstructions.td217 let Constraints = "$src_gpr.ptr = $dst_gpr";
253 (VTX_READ_8_eg MEMxi:$src_gpr, 3)>;
255 (VTX_READ_16_eg MEMxi:$src_gpr, 3)>;
257 (VTX_READ_32_eg MEMxi:$src_gpr, 3)>;
259 (VTX_READ_64_eg MEMxi:$src_gpr, 3)>;
267 (VTX_READ_8_eg MEMxi:$src_gpr, 2)>;
269 (VTX_READ_16_eg MEMxi:$src_gpr, 2)>;
271 (VTX_READ_32_eg MEMxi:$src_gpr, 2)>;
273 (VTX_READ_64_eg MEMxi:$src_gpr, 2)>;
281 (VTX_READ_8_eg MEMxi:$src_gpr, 1)>;
[all …]
/dports/lang/rust/rustc-1.58.1-src/src/llvm-project/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td145 // to the $src_gpr registers of the VTX_READ.
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
184 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
186 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
188 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
190 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
198 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
200 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
202 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
204 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
/dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/swiftshader/third_party/llvm-10.0/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td144 // to the $src_gpr registers of the VTX_READ.
149 let Constraints = "$src_gpr.ptr = $dst_gpr";
183 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
185 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
187 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
189 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
197 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
199 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
201 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
203 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
H A DEvergreenInstructions.td217 let Constraints = "$src_gpr.ptr = $dst_gpr";
253 (VTX_READ_8_eg MEMxi:$src_gpr, 3)>;
255 (VTX_READ_16_eg MEMxi:$src_gpr, 3)>;
257 (VTX_READ_32_eg MEMxi:$src_gpr, 3)>;
259 (VTX_READ_64_eg MEMxi:$src_gpr, 3)>;
267 (VTX_READ_8_eg MEMxi:$src_gpr, 2)>;
269 (VTX_READ_16_eg MEMxi:$src_gpr, 2)>;
271 (VTX_READ_32_eg MEMxi:$src_gpr, 2)>;
273 (VTX_READ_64_eg MEMxi:$src_gpr, 2)>;
281 (VTX_READ_8_eg MEMxi:$src_gpr, 1)>;
[all …]
/dports/devel/llvm-devel/llvm-project-f05c95f10fc1d8171071735af8ad3a9e87633120/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td145 // to the $src_gpr registers of the VTX_READ.
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
184 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
186 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
188 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
190 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
198 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
200 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
202 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
204 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
/dports/devel/wasi-compiler-rt13/llvm-project-13.0.1.src/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td145 // to the $src_gpr registers of the VTX_READ.
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
184 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
186 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
188 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
190 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
198 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
200 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
202 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
204 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
/dports/devel/tinygo/tinygo-0.14.1/llvm-project/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td144 // to the $src_gpr registers of the VTX_READ.
149 let Constraints = "$src_gpr.ptr = $dst_gpr";
183 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
185 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
187 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
189 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
197 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
199 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
201 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
203 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
H A DEvergreenInstructions.td217 let Constraints = "$src_gpr.ptr = $dst_gpr";
253 (VTX_READ_8_eg MEMxi:$src_gpr, 3)>;
255 (VTX_READ_16_eg MEMxi:$src_gpr, 3)>;
257 (VTX_READ_32_eg MEMxi:$src_gpr, 3)>;
259 (VTX_READ_64_eg MEMxi:$src_gpr, 3)>;
267 (VTX_READ_8_eg MEMxi:$src_gpr, 2)>;
269 (VTX_READ_16_eg MEMxi:$src_gpr, 2)>;
271 (VTX_READ_32_eg MEMxi:$src_gpr, 2)>;
273 (VTX_READ_64_eg MEMxi:$src_gpr, 2)>;
281 (VTX_READ_8_eg MEMxi:$src_gpr, 1)>;
[all …]
/dports/devel/wasi-compiler-rt12/llvm-project-12.0.1.src/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td145 // to the $src_gpr registers of the VTX_READ.
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
184 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
186 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
188 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
190 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
198 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
200 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
202 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
204 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
/dports/devel/llvm90/llvm-9.0.1.src/lib/Target/AMDGPU/
H A DCaymanInstructions.td144 // to the $src_gpr registers of the VTX_READ.
149 let Constraints = "$src_gpr.ptr = $dst_gpr";
183 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
185 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
187 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
189 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
197 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
199 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
201 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
203 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
H A DEvergreenInstructions.td216 let Constraints = "$src_gpr.ptr = $dst_gpr";
252 (VTX_READ_8_eg MEMxi:$src_gpr, 3)>;
254 (VTX_READ_16_eg MEMxi:$src_gpr, 3)>;
256 (VTX_READ_32_eg MEMxi:$src_gpr, 3)>;
258 (VTX_READ_64_eg MEMxi:$src_gpr, 3)>;
266 (VTX_READ_8_eg MEMxi:$src_gpr, 2)>;
268 (VTX_READ_16_eg MEMxi:$src_gpr, 2)>;
270 (VTX_READ_32_eg MEMxi:$src_gpr, 2)>;
272 (VTX_READ_64_eg MEMxi:$src_gpr, 2)>;
280 (VTX_READ_8_eg MEMxi:$src_gpr, 1)>;
[all …]
/dports/devel/llvm80/llvm-8.0.1.src/lib/Target/AMDGPU/
H A DCaymanInstructions.td145 // to the $src_gpr registers of the VTX_READ.
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
184 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
186 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
188 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
190 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
198 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
200 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
202 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
204 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
H A DEvergreenInstructions.td217 let Constraints = "$src_gpr.ptr = $dst_gpr";
253 (VTX_READ_8_eg MEMxi:$src_gpr, 3)>;
255 (VTX_READ_16_eg MEMxi:$src_gpr, 3)>;
257 (VTX_READ_32_eg MEMxi:$src_gpr, 3)>;
259 (VTX_READ_64_eg MEMxi:$src_gpr, 3)>;
267 (VTX_READ_8_eg MEMxi:$src_gpr, 2)>;
269 (VTX_READ_16_eg MEMxi:$src_gpr, 2)>;
271 (VTX_READ_32_eg MEMxi:$src_gpr, 2)>;
273 (VTX_READ_64_eg MEMxi:$src_gpr, 2)>;
281 (VTX_READ_8_eg MEMxi:$src_gpr, 1)>;
[all …]
/dports/devel/llvm70/llvm-7.0.1.src/lib/Target/AMDGPU/
H A DCaymanInstructions.td145 // to the $src_gpr registers of the VTX_READ.
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
184 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
186 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
188 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
190 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
198 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
200 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
202 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
204 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]
H A DEvergreenInstructions.td217 let Constraints = "$src_gpr.ptr = $dst_gpr";
253 (VTX_READ_8_eg MEMxi:$src_gpr, 3)>;
255 (VTX_READ_16_eg MEMxi:$src_gpr, 3)>;
257 (VTX_READ_32_eg MEMxi:$src_gpr, 3)>;
259 (VTX_READ_64_eg MEMxi:$src_gpr, 3)>;
267 (VTX_READ_8_eg MEMxi:$src_gpr, 2)>;
269 (VTX_READ_16_eg MEMxi:$src_gpr, 2)>;
271 (VTX_READ_32_eg MEMxi:$src_gpr, 2)>;
273 (VTX_READ_64_eg MEMxi:$src_gpr, 2)>;
281 (VTX_READ_8_eg MEMxi:$src_gpr, 1)>;
[all …]
/dports/devel/llvm13/llvm-project-13.0.1.src/llvm/lib/Target/AMDGPU/
H A DCaymanInstructions.td145 // to the $src_gpr registers of the VTX_READ.
150 let Constraints = "$src_gpr.ptr = $dst_gpr";
184 (VTX_READ_8_cm MEMxi:$src_gpr, 3)>;
186 (VTX_READ_16_cm MEMxi:$src_gpr, 3)>;
188 (VTX_READ_32_cm MEMxi:$src_gpr, 3)>;
190 (VTX_READ_64_cm MEMxi:$src_gpr, 3)>;
198 (VTX_READ_8_cm MEMxi:$src_gpr, 2)>;
200 (VTX_READ_16_cm MEMxi:$src_gpr, 2)>;
202 (VTX_READ_32_cm MEMxi:$src_gpr, 2)>;
204 (VTX_READ_64_cm MEMxi:$src_gpr, 2)>;
[all …]

123456789