Home
last modified time | relevance | path

Searched refs:PCIE_LC_LINK_WIDTH_CNTL (Results 1 – 15 of 15) sorted by relevance

/netbsd/sys/external/bsd/drm2/dist/drm/amd/amdgpu/
H A Damdgpu_si.c1304 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_get_pcie_lanes()
1353 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_set_pcie_lanes()
1359 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in si_set_pcie_lanes()
1720 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_pcie_gen3_enable()
1725 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, tmp); in si_pcie_gen3_enable()
1981 orig = data = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_program_aspm()
1985 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data); in si_program_aspm()
H A Dsid.h1565 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */ macro
/netbsd/sys/external/bsd/drm2/dist/drm/radeon/
H A Dradeon_rv770.c2056 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()
2058 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in rv770_pcie_gen2_enable()
2059 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()
2066 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in rv770_pcie_gen2_enable()
2069 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in rv770_pcie_gen2_enable()
2102 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()
2108 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in rv770_pcie_gen2_enable()
H A Dradeon_r600.c4587 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()
4589 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in r600_pcie_gen2_enable()
4590 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()
4596 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in r600_pcie_gen2_enable()
4599 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in r600_pcie_gen2_enable()
4652 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()
4658 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in r600_pcie_gen2_enable()
H A Dradeon_evergreen.c5372 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_pcie_gen2_enable()
5374 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in evergreen_pcie_gen2_enable()
5393 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_pcie_gen2_enable()
5399 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in evergreen_pcie_gen2_enable()
5524 data = orig = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_program_aspm()
5528 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data); in evergreen_program_aspm()
H A Drv770d.h945 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */ macro
H A Dnid.h1094 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */ macro
H A Dsid.h1501 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */ macro
H A Dcikd.h362 #define PCIE_LC_LINK_WIDTH_CNTL 0x100100A2 /* PCIE */ macro
H A Dradeon_si.c7172 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_pcie_gen3_enable()
7177 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, tmp); in si_pcie_gen3_enable()
7395 orig = data = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_program_aspm()
7399 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data); in si_program_aspm()
H A Devergreend.h1479 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */ macro
H A Dradeon_cik.c9637 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in cik_pcie_gen3_enable()
9642 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, tmp); in cik_pcie_gen3_enable()
9822 orig = data = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in cik_program_aspm()
9826 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data); in cik_program_aspm()
H A Dr600d.h896 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */ macro
H A Dradeon_ci_dpm.c4833 link_width = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL) & LC_LINK_WIDTH_RD_MASK; in ci_get_current_pcie_lane_number()
/netbsd/sys/external/bsd/drm2/dist/drm/amd/powerplay/hwmgr/
H A Damdgpu_smu7_hwmgr.c172 PCIE_LC_LINK_WIDTH_CNTL, LC_LINK_WIDTH_RD); in smu7_get_current_pcie_lane_number()