Searched refs:PCIE_LC_LINK_WIDTH_CNTL (Results 1 – 15 of 15) sorted by relevance
/netbsd/sys/external/bsd/drm2/dist/drm/amd/amdgpu/ |
H A D | amdgpu_si.c | 1304 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_get_pcie_lanes() 1353 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_set_pcie_lanes() 1359 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in si_set_pcie_lanes() 1720 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_pcie_gen3_enable() 1725 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, tmp); in si_pcie_gen3_enable() 1981 orig = data = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_program_aspm() 1985 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data); in si_program_aspm()
|
H A D | sid.h | 1565 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */ macro
|
/netbsd/sys/external/bsd/drm2/dist/drm/radeon/ |
H A D | radeon_rv770.c | 2056 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable() 2058 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in rv770_pcie_gen2_enable() 2059 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable() 2066 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in rv770_pcie_gen2_enable() 2069 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in rv770_pcie_gen2_enable() 2102 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable() 2108 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in rv770_pcie_gen2_enable()
|
H A D | radeon_r600.c | 4587 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable() 4589 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in r600_pcie_gen2_enable() 4590 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable() 4596 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in r600_pcie_gen2_enable() 4599 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in r600_pcie_gen2_enable() 4652 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable() 4658 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in r600_pcie_gen2_enable()
|
H A D | radeon_evergreen.c | 5372 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_pcie_gen2_enable() 5374 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in evergreen_pcie_gen2_enable() 5393 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_pcie_gen2_enable() 5399 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in evergreen_pcie_gen2_enable() 5524 data = orig = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_program_aspm() 5528 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data); in evergreen_program_aspm()
|
H A D | rv770d.h | 945 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */ macro
|
H A D | nid.h | 1094 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */ macro
|
H A D | sid.h | 1501 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */ macro
|
H A D | cikd.h | 362 #define PCIE_LC_LINK_WIDTH_CNTL 0x100100A2 /* PCIE */ macro
|
H A D | radeon_si.c | 7172 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_pcie_gen3_enable() 7177 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, tmp); in si_pcie_gen3_enable() 7395 orig = data = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_program_aspm() 7399 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data); in si_program_aspm()
|
H A D | evergreend.h | 1479 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */ macro
|
H A D | radeon_cik.c | 9637 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in cik_pcie_gen3_enable() 9642 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, tmp); in cik_pcie_gen3_enable() 9822 orig = data = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in cik_program_aspm() 9826 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data); in cik_program_aspm()
|
H A D | r600d.h | 896 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */ macro
|
H A D | radeon_ci_dpm.c | 4833 link_width = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL) & LC_LINK_WIDTH_RD_MASK; in ci_get_current_pcie_lane_number()
|
/netbsd/sys/external/bsd/drm2/dist/drm/amd/powerplay/hwmgr/ |
H A D | amdgpu_smu7_hwmgr.c | 172 PCIE_LC_LINK_WIDTH_CNTL, LC_LINK_WIDTH_RD); in smu7_get_current_pcie_lane_number()
|