Home
last modified time | relevance | path

Searched refs:ODM_MEM_PWR_CTRL3 (Results 1 – 10 of 10) sorted by relevance

/openbsd/sys/dev/pci/drm/amd/display/dc/dce/
H A Ddce_hwseq.h415 SR(ODM_MEM_PWR_CTRL3), \
680 uint32_t ODM_MEM_PWR_CTRL3; member
928 HWS_SF(, ODM_MEM_PWR_CTRL3, ODM_MEM_UNASSIGNED_PWR_MODE, mask_sh), \
929 HWS_SF(, ODM_MEM_PWR_CTRL3, ODM_MEM_VBLANK_PWR_MODE, mask_sh), \
/openbsd/sys/dev/pci/drm/amd/display/dc/dcn316/
H A Ddcn316_resource.c677 SR(ODM_MEM_PWR_CTRL3), \
763 HWS_SF(, ODM_MEM_PWR_CTRL3, ODM_MEM_UNASSIGNED_PWR_MODE, mask_sh), \
764 HWS_SF(, ODM_MEM_PWR_CTRL3, ODM_MEM_VBLANK_PWR_MODE, mask_sh), \
/openbsd/sys/dev/pci/drm/amd/display/dc/dcn314/
H A Ddcn314_resource.c687 SR(ODM_MEM_PWR_CTRL3), \
778 HWS_SF(, ODM_MEM_PWR_CTRL3, ODM_MEM_UNASSIGNED_PWR_MODE, mask_sh), \
779 HWS_SF(, ODM_MEM_PWR_CTRL3, ODM_MEM_VBLANK_PWR_MODE, mask_sh), \
/openbsd/sys/dev/pci/drm/amd/display/dc/dcn315/
H A Ddcn315_resource.c680 SR(ODM_MEM_PWR_CTRL3), \
766 HWS_SF(, ODM_MEM_PWR_CTRL3, ODM_MEM_UNASSIGNED_PWR_MODE, mask_sh), \
767 HWS_SF(, ODM_MEM_PWR_CTRL3, ODM_MEM_VBLANK_PWR_MODE, mask_sh), \
/openbsd/sys/dev/pci/drm/amd/display/dc/dcn321/
H A Ddcn321_resource.c528 SR(ODM_MEM_PWR_CTRL3), \
616 HWS_SF(, ODM_MEM_PWR_CTRL3, ODM_MEM_UNASSIGNED_PWR_MODE, mask_sh), \
617 HWS_SF(, ODM_MEM_PWR_CTRL3, ODM_MEM_VBLANK_PWR_MODE, mask_sh), \
/openbsd/sys/dev/pci/drm/amd/display/dc/dcn31/
H A Ddcn31_resource.c681 SR(ODM_MEM_PWR_CTRL3), \
767 HWS_SF(, ODM_MEM_PWR_CTRL3, ODM_MEM_UNASSIGNED_PWR_MODE, mask_sh), \
768 HWS_SF(, ODM_MEM_PWR_CTRL3, ODM_MEM_VBLANK_PWR_MODE, mask_sh), \
H A Ddcn31_hwseq.c83 REG_SET_2(ODM_MEM_PWR_CTRL3, 0, ODM_MEM_UNASSIGNED_PWR_MODE, 3, ODM_MEM_VBLANK_PWR_MODE, 1); in enable_memory_low_power()
/openbsd/sys/dev/pci/drm/amd/display/dc/dcn32/
H A Ddcn32_resource.c529 SR(ODM_MEM_PWR_CTRL3), \
617 HWS_SF(, ODM_MEM_PWR_CTRL3, ODM_MEM_UNASSIGNED_PWR_MODE, mask_sh), \
618 HWS_SF(, ODM_MEM_PWR_CTRL3, ODM_MEM_VBLANK_PWR_MODE, mask_sh), \
H A Ddcn32_hwseq.c789 REG_SET_2(ODM_MEM_PWR_CTRL3, 0, ODM_MEM_UNASSIGNED_PWR_MODE, 3, ODM_MEM_VBLANK_PWR_MODE, 1); in dcn32_init_hw()
/openbsd/sys/dev/pci/drm/amd/display/dc/dcn30/
H A Ddcn30_hwseq.c465 REG_SET_2(ODM_MEM_PWR_CTRL3, 0, ODM_MEM_UNASSIGNED_PWR_MODE, 3, ODM_MEM_VBLANK_PWR_MODE, 1); in dcn30_init_hw()