Home
last modified time | relevance | path

Searched refs:RREG32_PCIE_PORT (Results 1 – 18 of 18) sorted by relevance

/openbsd/sys/dev/pci/drm/amd/amdgpu/
H A Dnbio_v7_2.c113 u32 doorbell_range = RREG32_PCIE_PORT(reg); in nbio_v7_2_sdma_doorbell_range()
135 u32 doorbell_range = RREG32_PCIE_PORT(reg); in nbio_v7_2_vcn_doorbell_range()
192 u32 ih_doorbell_range = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regGDC0_BIF_IH_DOORBELL_RANGE)); in nbio_v7_2_ih_doorbell_range()
239 def = data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regCPM_CONTROL)); in nbio_v7_2_update_medium_grain_clock_gating()
269 def = data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regPCIE_CNTL2)); in nbio_v7_2_update_medium_grain_light_sleep()
278 def = data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, in nbio_v7_2_update_medium_grain_light_sleep()
292 def = data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regPCIE_CNTL2)); in nbio_v7_2_update_medium_grain_light_sleep()
314 data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regCPM_CONTROL)); in nbio_v7_2_get_clockgating_state()
319 data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regPCIE_CNTL2)); in nbio_v7_2_get_clockgating_state()
376 def = data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regBIF1_PCIE_MST_CTRL_3)); in nbio_v7_2_init_registers()
[all …]
H A Damdgpu_si.c2253 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()
2287 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_pcie_gen3_enable()
2315 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
2319 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
2357 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
2379 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()
2451 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL3); in si_program_aspm()
2461 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in si_program_aspm()
2575 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL2); in si_program_aspm()
2625 data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in si_program_aspm()
[all …]
H A Dnbio_v7_7.c70 u32 doorbell_range = RREG32_PCIE_PORT(reg); in nbio_v7_7_sdma_doorbell_range()
92 u32 doorbell_range = RREG32_PCIE_PORT(reg); in nbio_v7_7_vcn_doorbell_range()
H A Damdgpu.h1210 #define RREG32_PCIE_PORT(reg) adev->pciep_rreg(adev, (reg)) macro
/openbsd/sys/dev/pci/drm/radeon/
H A Drv770.c2047 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()
2050 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()
2063 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()
2076 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()
2080 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()
2084 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()
2088 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()
2093 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()
H A Drv6xx_dpm.c55 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_force_pcie_gen1()
59 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_force_pcie_gen1()
64 if (!(RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE)) in rv6xx_force_pcie_gen1()
69 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_force_pcie_gen1()
78 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_enable_pcie_gen2_support()
92 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & ~LC_HW_VOLTAGE_IF_CONTROL_MASK; in rv6xx_enable_bif_dynamic_pcie_gen2()
104 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L0S_INACTIVITY_MASK; in rv6xx_enable_l0s()
113 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL); in rv6xx_enable_l1()
125 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L1_INACTIVITY_MASK; in rv6xx_enable_pll_sleep_in_l1()
H A Dcik.c6233 orig = data = RREG32_PCIE_PORT(PCIE_CNTL2); in cik_enable_bif_mgls()
9542 tmp = RREG32_PCIE_PORT(PCIE_LC_STATUS1); in cik_pcie_gen3_enable()
9576 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in cik_pcie_gen3_enable()
9580 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in cik_pcie_gen3_enable()
9620 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in cik_pcie_gen3_enable()
9676 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL3); in cik_program_aspm()
9681 orig = data = RREG32_PCIE_PORT(PCIE_P_CNTL); in cik_program_aspm()
9686 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in cik_program_aspm()
9784 orig = data = RREG32_PCIE_PORT(PCIE_CNTL2); in cik_program_aspm()
9790 data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in cik_program_aspm()
[all …]
H A Dsi.c7113 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()
7148 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_pcie_gen3_enable()
7177 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
7181 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
7221 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
7243 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()
7273 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL3); in si_program_aspm()
7283 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in si_program_aspm()
7397 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL2); in si_program_aspm()
7447 data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in si_program_aspm()
[all …]
H A Dr600.c4441 link_width_cntl = RREG32_PCIE_PORT(RADEON_PCIE_LC_LINK_WIDTH_CNTL); in r600_set_pcie_lanes()
4466 link_width_cntl = RREG32_PCIE_PORT(RADEON_PCIE_LC_LINK_WIDTH_CNTL); in r600_get_pcie_lanes()
4515 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()
4528 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()
4531 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()
4544 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()
4579 training_cntl = RREG32_PCIE_PORT(PCIE_LC_TRAINING_CNTL); in r600_pcie_gen2_enable()
4583 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()
4588 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()
4593 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()
H A Devergreen.c5351 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()
5362 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_pcie_gen2_enable()
5366 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()
5370 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()
5374 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()
5378 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()
5383 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_pcie_gen2_enable()
5447 pcie_lc_cntl = pcie_lc_cntl_old = RREG32_PCIE_PORT(PCIE_LC_CNTL); in evergreen_program_aspm()
5513 data = orig = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_program_aspm()
H A Drv770_dpm.c76 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_enable_bif_dynamic_pcie_gen2()
97 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L0S_INACTIVITY_MASK; in rv770_enable_l0s()
106 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL); in rv770_enable_l1()
118 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L1_INACTIVITY_MASK; in rv770_enable_pll_sleep_in_l1()
1611 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_get_pcie_gen2_status()
H A Dcypress_dpm.c54 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cypress_enable_bif_dynamic_pcie_gen2()
308 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cypress_pcie_performance_request()
336 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cypress_advertise_gen2_capability()
H A Dbtc_dpm.c1337 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in btc_enable_bif_dynamic_pcie_gen2()
H A Dni_dpm.c3447 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in ni_advertise_gen2_capability()
3467 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in ni_enable_bif_dynamic_pcie_gen2()
H A Dradeon.h2563 #define RREG32_PCIE_PORT(reg) rdev->pciep_rreg(rdev, (reg)) macro
H A Dci_dpm.c4778 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK; in ci_get_current_pcie_speed()
4788 link_width = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL) & LC_LINK_WIDTH_RD_MASK; in ci_get_current_pcie_lane_number()
H A Dsi_dpm.c5718 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK; in si_get_current_pcie_speed()
/openbsd/sys/dev/pci/drm/amd/pm/legacy-dpm/
H A Damdgpu_si_dpm.c6209 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK; in si_get_current_pcie_speed()