Home
last modified time | relevance | path

Searched refs:UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK (Results 1 – 20 of 20) sorted by relevance

/openbsd/sys/dev/pci/drm/amd/amdgpu/
H A Duvd_v5_0.c341 UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK | UVD_SOFT_RESET__LBSI_SOFT_RESET_MASK | in uvd_v5_0_start()
371 WREG32(mmUVD_SOFT_RESET, UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v5_0_start()
397 WREG32_P(mmUVD_SOFT_RESET, UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK, in uvd_v5_0_start()
398 ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v5_0_start()
400 WREG32_P(mmUVD_SOFT_RESET, 0, ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v5_0_start()
466 WREG32(mmUVD_SOFT_RESET, UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v5_0_stop()
H A Damdgpu_uvd_v4_2.c336 WREG32_P(mmUVD_SOFT_RESET, 0, ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v4_2_start()
353 WREG32_P(mmUVD_SOFT_RESET, UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK, in uvd_v4_2_start()
354 ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v4_2_start()
356 WREG32_P(mmUVD_SOFT_RESET, 0, ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v4_2_start()
454 UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK | in uvd_v4_2_stop()
H A Damdgpu_uvd_v3_1.c378 WREG32_P(mmUVD_SOFT_RESET, 0, ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v3_1_start()
395 WREG32_P(mmUVD_SOFT_RESET, UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK, in uvd_v3_1_start()
396 ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v3_1_start()
398 WREG32_P(mmUVD_SOFT_RESET, 0, ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v3_1_start()
496 UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK | in uvd_v3_1_stop()
H A Duvd_v7_0.c879 UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK | in uvd_v7_0_sriov_start()
898 UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v7_0_sriov_start()
993 UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK | in uvd_v7_0_start()
1028 UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v7_0_start()
1058 UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK, in uvd_v7_0_start()
1059 ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v7_0_start()
1062 ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v7_0_start()
1155 UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v7_0_stop()
H A Dvcn_v1_0.c864 ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in vcn_v1_0_start_spg_mode()
890 UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK, in vcn_v1_0_start_spg_mode()
891 ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in vcn_v1_0_start_spg_mode()
894 ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in vcn_v1_0_start_spg_mode()
1162 UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK, in vcn_v1_0_stop_spg_mode()
1163 ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in vcn_v1_0_stop_spg_mode()
H A Dvcn_v2_0.c999 ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in vcn_v2_0_start()
1033 UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK, in vcn_v2_0_start()
1034 ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in vcn_v2_0_start()
1037 ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in vcn_v2_0_start()
1185 UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK, in vcn_v2_0_stop()
1186 ~UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in vcn_v2_0_stop()
H A Duvd_v6_0.c747 UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK | in uvd_v6_0_start()
785 WREG32(mmUVD_SOFT_RESET, UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v6_0_start()
897 WREG32(mmUVD_SOFT_RESET, UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK); in uvd_v6_0_stop()
/openbsd/sys/dev/pci/drm/amd/include/asic_reg/uvd/
H A Duvd_7_0_sh_mask.h696 #define UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK … macro
H A Duvd_3_1_sh_mask.h571 #define UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK 0x8 macro
H A Duvd_4_0_sh_mask.h688 #define UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK 0x00000008L macro
H A Duvd_4_2_sh_mask.h577 #define UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK 0x8 macro
H A Duvd_5_0_sh_mask.h609 #define UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK 0x8 macro
H A Duvd_6_0_sh_mask.h611 #define UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK 0x8 macro
/openbsd/sys/dev/pci/drm/amd/include/asic_reg/vcn/
H A Dvcn_1_0_sh_mask.h1220 #define UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK … macro
H A Dvcn_2_5_sh_mask.h1832 #define UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK … macro
H A Dvcn_2_0_0_sh_mask.h2826 #define UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK … macro
H A Dvcn_2_6_0_sh_mask.h3492 #define UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK … macro
H A Dvcn_3_0_0_sh_mask.h2551 #define UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK … macro
H A Dvcn_4_0_0_sh_mask.h3753 #define UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK … macro
H A Dvcn_4_0_3_sh_mask.h3788 #define UVD_SOFT_RESET__VCPU_SOFT_RESET_MASK … macro