1.rsp 2.create "output.bin", 0 3 4; RSP opcodes 5 6mfc0 r8,SP_STATUS 7mtc0 r8,SP_STATUS 8 9mfc2 r1,v1[15] 10mtc2 r1,v1[15] 11cfc2 r1,$2 12ctc2 r1,$2 13 14vmulf v1,v1,v1[7w] 15vmulu v1,v1,v1[7w] 16vrndp v1,v1,v1[7w] 17vmulq v1,v1,v1[7w] 18vmudl v1,v1,v1[7w] 19vmudm v1,v1,v1[7w] 20vmudn v1,v1,v1[7w] 21vmudh v1,v1,v1[7w] 22 23vmacf v1,v1,v1[7w] 24vmacu v1,v1,v1[7w] 25vrndn v1,v1,v1[7w] 26vmacq v1,v1,v1[7w] 27vmadl v1,v1,v1[7w] 28vmadm v1,v1,v1[7w] 29vmadn v1,v1,v1[7w] 30vmadh v1,v1,v1[7w] 31 32vadd v1,v1,v1[7w] 33vsub v1,v1,v1[7w] 34vsut v1,v1,v1[7w] 35vabs v1,v1,v1[7w] 36vaddc v1,v1,v1[7w] 37vsubc v1,v1,v1[7w] 38vaddb v1,v1,v1[7w] 39vsubb v1,v1,v1[7w] 40vaccb v1,v1,v1[7w] 41vsucb v1,v1,v1[7w] 42vsad v1,v1,v1[7w] 43vsac v1,v1,v1[7w] 44vsum v1,v1,v1[7w] 45vsar v1,v1,v1[7w] 46vacc v1,v1,v1[7w] 47vsuc v1,v1,v1[7w] 48 49vlt v1,v1,v1[7w] 50veq v1,v1,v1[7w] 51vne v1,v1,v1[7w] 52vge v1,v1,v1[7w] 53vcl v1,v1,v1[7w] 54vch v1,v1,v1[7w] 55vcr v1,v1,v1[7w] 56vmrg v1,v1,v1[7w] 57 58vand v1,v1,v1[7w] 59vnand v1,v1,v1[7w] 60vor v1,v1,v1[7w] 61vnor v1,v1,v1[7w] 62vxor v1,v1,v1[7w] 63vnxor v1,v1,v1[7w] 64 65vrcp v1[1],v1[7] 66vrcpl v1[1],v1[7] 67vrcph v1[1],v1[7] 68vmov v1[1],v1[7] 69vrsq v1[1],v1[7] 70vrsql v1[1],v1[7] 71vrsqh v1[1],v1[7] 72vnop 73 74vextt v1,v1,v1[7w] 75vextq v1,v1,v1[7w] 76vextn v1,v1,v1[7w] 77 78vinst v1,v1,v1[7w] 79vinsq v1,v1,v1[7w] 80vinsn v1,v1,v1[7w] 81vnull 82 83lbv v1[15],1(r31) 84lsv v1[15],2(r31) 85llv v1[15],4(r31) 86ldv v1[15],8(r31) 87lqv v1[15],16(r31) 88lrv v1[15],16(r31) 89lpv v1[15],8(r31) 90luv v1[15],8(r31) 91lhv v1[15],16(r31) 92lfv v1[15],16(r31) 93lwv v1[15],16(r31) 94ltv v1[15],16(r31) 95 96sbv v1[15],1(r31) 97ssv v1[15],2(r31) 98slv v1[15],4(r31) 99sdv v1[15],8(r31) 100sqv v1[15],16(r31) 101srv v1[15],16(r31) 102spv v1[15],8(r31) 103suv v1[15],8(r31) 104shv v1[15],16(r31) 105sfv v1[15],16(r31) 106swv v1[15],16(r31) 107stv v1[15],16(r31) 108 109.close 110