16c92544dSBjoern A. Zeeb /* SPDX-License-Identifier: ISC */ 26c92544dSBjoern A. Zeeb /* Copyright (C) 2022 MediaTek Inc. */ 36c92544dSBjoern A. Zeeb 46c92544dSBjoern A. Zeeb #ifndef __MT76_CONNAC2_MAC_H 56c92544dSBjoern A. Zeeb #define __MT76_CONNAC2_MAC_H 66c92544dSBjoern A. Zeeb 76c92544dSBjoern A. Zeeb enum tx_header_format { 86c92544dSBjoern A. Zeeb MT_HDR_FORMAT_802_3, 96c92544dSBjoern A. Zeeb MT_HDR_FORMAT_CMD, 106c92544dSBjoern A. Zeeb MT_HDR_FORMAT_802_11, 116c92544dSBjoern A. Zeeb MT_HDR_FORMAT_802_11_EXT, 126c92544dSBjoern A. Zeeb }; 136c92544dSBjoern A. Zeeb 146c92544dSBjoern A. Zeeb enum tx_pkt_type { 156c92544dSBjoern A. Zeeb MT_TX_TYPE_CT, 166c92544dSBjoern A. Zeeb MT_TX_TYPE_SF, 176c92544dSBjoern A. Zeeb MT_TX_TYPE_CMD, 186c92544dSBjoern A. Zeeb MT_TX_TYPE_FW, 196c92544dSBjoern A. Zeeb }; 206c92544dSBjoern A. Zeeb 216c92544dSBjoern A. Zeeb enum { 226c92544dSBjoern A. Zeeb MT_CTX0, 236c92544dSBjoern A. Zeeb MT_HIF0 = 0x0, 246c92544dSBjoern A. Zeeb 256c92544dSBjoern A. Zeeb MT_LMAC_AC00 = 0x0, 266c92544dSBjoern A. Zeeb MT_LMAC_AC01, 276c92544dSBjoern A. Zeeb MT_LMAC_AC02, 286c92544dSBjoern A. Zeeb MT_LMAC_AC03, 296c92544dSBjoern A. Zeeb MT_LMAC_ALTX0 = 0x10, 306c92544dSBjoern A. Zeeb MT_LMAC_BMC0, 316c92544dSBjoern A. Zeeb MT_LMAC_BCN0, 326c92544dSBjoern A. Zeeb MT_LMAC_PSMP0, 336c92544dSBjoern A. Zeeb }; 346c92544dSBjoern A. Zeeb 35cbb3ec25SBjoern A. Zeeb #define MT_TX_FREE_MSDU_CNT GENMASK(9, 0) 36cbb3ec25SBjoern A. Zeeb #define MT_TX_FREE_WLAN_ID GENMASK(23, 14) 37cbb3ec25SBjoern A. Zeeb #define MT_TX_FREE_COUNT GENMASK(12, 0) 38cbb3ec25SBjoern A. Zeeb /* 0: success, others: dropped */ 39cbb3ec25SBjoern A. Zeeb #define MT_TX_FREE_STATUS GENMASK(14, 13) 40cbb3ec25SBjoern A. Zeeb #define MT_TX_FREE_MSDU_ID GENMASK(30, 16) 41cbb3ec25SBjoern A. Zeeb #define MT_TX_FREE_PAIR BIT(31) 42cbb3ec25SBjoern A. Zeeb /* will support this field in further revision */ 43cbb3ec25SBjoern A. Zeeb #define MT_TX_FREE_RATE GENMASK(13, 0) 44cbb3ec25SBjoern A. Zeeb 456c92544dSBjoern A. Zeeb #define MT_TXD0_Q_IDX GENMASK(31, 25) 466c92544dSBjoern A. Zeeb #define MT_TXD0_PKT_FMT GENMASK(24, 23) 476c92544dSBjoern A. Zeeb #define MT_TXD0_ETH_TYPE_OFFSET GENMASK(22, 16) 486c92544dSBjoern A. Zeeb #define MT_TXD0_TX_BYTES GENMASK(15, 0) 496c92544dSBjoern A. Zeeb 506c92544dSBjoern A. Zeeb #define MT_TXD1_LONG_FORMAT BIT(31) 516c92544dSBjoern A. Zeeb #define MT_TXD1_TGID BIT(30) 526c92544dSBjoern A. Zeeb #define MT_TXD1_OWN_MAC GENMASK(29, 24) 536c92544dSBjoern A. Zeeb #define MT_TXD1_AMSDU BIT(23) 546c92544dSBjoern A. Zeeb #define MT_TXD1_TID GENMASK(22, 20) 556c92544dSBjoern A. Zeeb #define MT_TXD1_HDR_PAD GENMASK(19, 18) 566c92544dSBjoern A. Zeeb #define MT_TXD1_HDR_FORMAT GENMASK(17, 16) 576c92544dSBjoern A. Zeeb #define MT_TXD1_HDR_INFO GENMASK(15, 11) 586c92544dSBjoern A. Zeeb #define MT_TXD1_ETH_802_3 BIT(15) 596c92544dSBjoern A. Zeeb #define MT_TXD1_VTA BIT(10) 606c92544dSBjoern A. Zeeb #define MT_TXD1_WLAN_IDX GENMASK(9, 0) 616c92544dSBjoern A. Zeeb 626c92544dSBjoern A. Zeeb #define MT_TXD2_FIX_RATE BIT(31) 636c92544dSBjoern A. Zeeb #define MT_TXD2_FIXED_RATE BIT(30) 646c92544dSBjoern A. Zeeb #define MT_TXD2_POWER_OFFSET GENMASK(29, 24) 656c92544dSBjoern A. Zeeb #define MT_TXD2_MAX_TX_TIME GENMASK(23, 16) 666c92544dSBjoern A. Zeeb #define MT_TXD2_FRAG GENMASK(15, 14) 676c92544dSBjoern A. Zeeb #define MT_TXD2_HTC_VLD BIT(13) 686c92544dSBjoern A. Zeeb #define MT_TXD2_DURATION BIT(12) 696c92544dSBjoern A. Zeeb #define MT_TXD2_BIP BIT(11) 706c92544dSBjoern A. Zeeb #define MT_TXD2_MULTICAST BIT(10) 716c92544dSBjoern A. Zeeb #define MT_TXD2_RTS BIT(9) 726c92544dSBjoern A. Zeeb #define MT_TXD2_SOUNDING BIT(8) 736c92544dSBjoern A. Zeeb #define MT_TXD2_NDPA BIT(7) 746c92544dSBjoern A. Zeeb #define MT_TXD2_NDP BIT(6) 756c92544dSBjoern A. Zeeb #define MT_TXD2_FRAME_TYPE GENMASK(5, 4) 766c92544dSBjoern A. Zeeb #define MT_TXD2_SUB_TYPE GENMASK(3, 0) 776c92544dSBjoern A. Zeeb 786c92544dSBjoern A. Zeeb #define MT_TXD3_SN_VALID BIT(31) 796c92544dSBjoern A. Zeeb #define MT_TXD3_PN_VALID BIT(30) 806c92544dSBjoern A. Zeeb #define MT_TXD3_SW_POWER_MGMT BIT(29) 816c92544dSBjoern A. Zeeb #define MT_TXD3_BA_DISABLE BIT(28) 826c92544dSBjoern A. Zeeb #define MT_TXD3_SEQ GENMASK(27, 16) 836c92544dSBjoern A. Zeeb #define MT_TXD3_REM_TX_COUNT GENMASK(15, 11) 846c92544dSBjoern A. Zeeb #define MT_TXD3_TX_COUNT GENMASK(10, 6) 856c92544dSBjoern A. Zeeb #define MT_TXD3_TIMING_MEASURE BIT(5) 866c92544dSBjoern A. Zeeb #define MT_TXD3_DAS BIT(4) 876c92544dSBjoern A. Zeeb #define MT_TXD3_EEOSP BIT(3) 886c92544dSBjoern A. Zeeb #define MT_TXD3_EMRD BIT(2) 896c92544dSBjoern A. Zeeb #define MT_TXD3_PROTECT_FRAME BIT(1) 906c92544dSBjoern A. Zeeb #define MT_TXD3_NO_ACK BIT(0) 916c92544dSBjoern A. Zeeb 926c92544dSBjoern A. Zeeb #define MT_TXD4_PN_LOW GENMASK(31, 0) 936c92544dSBjoern A. Zeeb 946c92544dSBjoern A. Zeeb #define MT_TXD5_PN_HIGH GENMASK(31, 16) 956c92544dSBjoern A. Zeeb #define MT_TXD5_MD BIT(15) 966c92544dSBjoern A. Zeeb #define MT_TXD5_ADD_BA BIT(14) 976c92544dSBjoern A. Zeeb #define MT_TXD5_TX_STATUS_HOST BIT(10) 986c92544dSBjoern A. Zeeb #define MT_TXD5_TX_STATUS_MCU BIT(9) 996c92544dSBjoern A. Zeeb #define MT_TXD5_TX_STATUS_FMT BIT(8) 1006c92544dSBjoern A. Zeeb #define MT_TXD5_PID GENMASK(7, 0) 1016c92544dSBjoern A. Zeeb 1026c92544dSBjoern A. Zeeb #define MT_TXD6_TX_IBF BIT(31) 1036c92544dSBjoern A. Zeeb #define MT_TXD6_TX_EBF BIT(30) 1046c92544dSBjoern A. Zeeb #define MT_TXD6_TX_RATE GENMASK(29, 16) 1056c92544dSBjoern A. Zeeb #define MT_TXD6_SGI GENMASK(15, 14) 1066c92544dSBjoern A. Zeeb #define MT_TXD6_HELTF GENMASK(13, 12) 1076c92544dSBjoern A. Zeeb #define MT_TXD6_LDPC BIT(11) 1086c92544dSBjoern A. Zeeb #define MT_TXD6_SPE_ID_IDX BIT(10) 1096c92544dSBjoern A. Zeeb #define MT_TXD6_ANT_ID GENMASK(7, 4) 1106c92544dSBjoern A. Zeeb #define MT_TXD6_DYN_BW BIT(3) 1116c92544dSBjoern A. Zeeb #define MT_TXD6_FIXED_BW BIT(2) 1126c92544dSBjoern A. Zeeb #define MT_TXD6_BW GENMASK(1, 0) 1136c92544dSBjoern A. Zeeb 1146c92544dSBjoern A. Zeeb #define MT_TXD7_TXD_LEN GENMASK(31, 30) 1156c92544dSBjoern A. Zeeb #define MT_TXD7_UDP_TCP_SUM BIT(29) 1166c92544dSBjoern A. Zeeb #define MT_TXD7_IP_SUM BIT(28) 1176c92544dSBjoern A. Zeeb #define MT_TXD7_TYPE GENMASK(21, 20) 1186c92544dSBjoern A. Zeeb #define MT_TXD7_SUB_TYPE GENMASK(19, 16) 1196c92544dSBjoern A. Zeeb 1206c92544dSBjoern A. Zeeb #define MT_TXD7_PSE_FID GENMASK(27, 16) 1216c92544dSBjoern A. Zeeb #define MT_TXD7_SPE_IDX GENMASK(15, 11) 1226c92544dSBjoern A. Zeeb #define MT_TXD7_HW_AMSDU BIT(10) 1236c92544dSBjoern A. Zeeb #define MT_TXD7_TX_TIME GENMASK(9, 0) 1246c92544dSBjoern A. Zeeb 1256c92544dSBjoern A. Zeeb #define MT_TXD8_L_TYPE GENMASK(5, 4) 1266c92544dSBjoern A. Zeeb #define MT_TXD8_L_SUB_TYPE GENMASK(3, 0) 1276c92544dSBjoern A. Zeeb 1286c92544dSBjoern A. Zeeb #define MT_TX_RATE_STBC BIT(13) 1296c92544dSBjoern A. Zeeb #define MT_TX_RATE_NSS GENMASK(12, 10) 1306c92544dSBjoern A. Zeeb #define MT_TX_RATE_MODE GENMASK(9, 6) 1316c92544dSBjoern A. Zeeb #define MT_TX_RATE_SU_EXT_TONE BIT(5) 1326c92544dSBjoern A. Zeeb #define MT_TX_RATE_DCM BIT(4) 1336c92544dSBjoern A. Zeeb /* VHT/HE only use bits 0-3 */ 1346c92544dSBjoern A. Zeeb #define MT_TX_RATE_IDX GENMASK(5, 0) 1356c92544dSBjoern A. Zeeb 1366c92544dSBjoern A. Zeeb #define MT_TXS0_FIXED_RATE BIT(31) 1376c92544dSBjoern A. Zeeb #define MT_TXS0_BW GENMASK(30, 29) 1386c92544dSBjoern A. Zeeb #define MT_TXS0_TID GENMASK(28, 26) 1396c92544dSBjoern A. Zeeb #define MT_TXS0_AMPDU BIT(25) 1406c92544dSBjoern A. Zeeb #define MT_TXS0_TXS_FORMAT GENMASK(24, 23) 1416c92544dSBjoern A. Zeeb #define MT_TXS0_BA_ERROR BIT(22) 1426c92544dSBjoern A. Zeeb #define MT_TXS0_PS_FLAG BIT(21) 1436c92544dSBjoern A. Zeeb #define MT_TXS0_TXOP_TIMEOUT BIT(20) 1446c92544dSBjoern A. Zeeb #define MT_TXS0_BIP_ERROR BIT(19) 1456c92544dSBjoern A. Zeeb 1466c92544dSBjoern A. Zeeb #define MT_TXS0_QUEUE_TIMEOUT BIT(18) 1476c92544dSBjoern A. Zeeb #define MT_TXS0_RTS_TIMEOUT BIT(17) 1486c92544dSBjoern A. Zeeb #define MT_TXS0_ACK_TIMEOUT BIT(16) 1496c92544dSBjoern A. Zeeb #define MT_TXS0_ACK_ERROR_MASK GENMASK(18, 16) 1506c92544dSBjoern A. Zeeb 1516c92544dSBjoern A. Zeeb #define MT_TXS0_TX_STATUS_HOST BIT(15) 1526c92544dSBjoern A. Zeeb #define MT_TXS0_TX_STATUS_MCU BIT(14) 1536c92544dSBjoern A. Zeeb #define MT_TXS0_TX_RATE GENMASK(13, 0) 1546c92544dSBjoern A. Zeeb 1556c92544dSBjoern A. Zeeb #define MT_TXS1_SEQNO GENMASK(31, 20) 1566c92544dSBjoern A. Zeeb #define MT_TXS1_RESP_RATE GENMASK(19, 16) 1576c92544dSBjoern A. Zeeb #define MT_TXS1_RXV_SEQNO GENMASK(15, 8) 1586c92544dSBjoern A. Zeeb #define MT_TXS1_TX_POWER_DBM GENMASK(7, 0) 1596c92544dSBjoern A. Zeeb 1606c92544dSBjoern A. Zeeb #define MT_TXS2_BF_STATUS GENMASK(31, 30) 1616c92544dSBjoern A. Zeeb #define MT_TXS2_LAST_TX_RATE GENMASK(29, 27) 1626c92544dSBjoern A. Zeeb #define MT_TXS2_SHARED_ANTENNA BIT(26) 1636c92544dSBjoern A. Zeeb #define MT_TXS2_WCID GENMASK(25, 16) 1646c92544dSBjoern A. Zeeb #define MT_TXS2_TX_DELAY GENMASK(15, 0) 1656c92544dSBjoern A. Zeeb 1666c92544dSBjoern A. Zeeb #define MT_TXS3_PID GENMASK(31, 24) 1676c92544dSBjoern A. Zeeb #define MT_TXS3_ANT_ID GENMASK(23, 0) 1686c92544dSBjoern A. Zeeb 1696c92544dSBjoern A. Zeeb #define MT_TXS4_TIMESTAMP GENMASK(31, 0) 1706c92544dSBjoern A. Zeeb 1716c92544dSBjoern A. Zeeb /* PPDU based TXS */ 1726c92544dSBjoern A. Zeeb #define MT_TXS5_MPDU_TX_BYTE GENMASK(22, 0) 1736c92544dSBjoern A. Zeeb #define MT_TXS5_MPDU_TX_CNT GENMASK(31, 23) 1746c92544dSBjoern A. Zeeb 1756c92544dSBjoern A. Zeeb #define MT_TXS6_MPDU_FAIL_CNT GENMASK(31, 23) 176cbb3ec25SBjoern A. Zeeb #define MT_TXS7_MPDU_RETRY_BYTE GENMASK(22, 0) 1776c92544dSBjoern A. Zeeb #define MT_TXS7_MPDU_RETRY_CNT GENMASK(31, 23) 1786c92544dSBjoern A. Zeeb 179cbb3ec25SBjoern A. Zeeb /* RXD DW0 */ 180cbb3ec25SBjoern A. Zeeb #define MT_RXD0_LENGTH GENMASK(15, 0) 181cbb3ec25SBjoern A. Zeeb #define MT_RXD0_PKT_FLAG GENMASK(19, 16) 182cbb3ec25SBjoern A. Zeeb #define MT_RXD0_PKT_TYPE GENMASK(31, 27) 183cbb3ec25SBjoern A. Zeeb 184cbb3ec25SBjoern A. Zeeb #define MT_RXD0_NORMAL_ETH_TYPE_OFS GENMASK(22, 16) 185cbb3ec25SBjoern A. Zeeb #define MT_RXD0_NORMAL_IP_SUM BIT(23) 186cbb3ec25SBjoern A. Zeeb #define MT_RXD0_NORMAL_UDP_TCP_SUM BIT(24) 187cbb3ec25SBjoern A. Zeeb 1886c92544dSBjoern A. Zeeb /* RXD DW1 */ 1896c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_WLAN_IDX GENMASK(9, 0) 1906c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_GROUP_1 BIT(11) 1916c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_GROUP_2 BIT(12) 1926c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_GROUP_3 BIT(13) 1936c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_GROUP_4 BIT(14) 1946c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_GROUP_5 BIT(15) 1956c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_SEC_MODE GENMASK(20, 16) 1966c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_KEY_ID GENMASK(22, 21) 1976c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_CM BIT(23) 1986c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_CLM BIT(24) 1996c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_ICV_ERR BIT(25) 2006c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_TKIP_MIC_ERR BIT(26) 2016c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_FCS_ERR BIT(27) 2026c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_BAND_IDX BIT(28) 2036c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_SPP_EN BIT(29) 2046c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_ADD_OM BIT(30) 2056c92544dSBjoern A. Zeeb #define MT_RXD1_NORMAL_SEC_DONE BIT(31) 2066c92544dSBjoern A. Zeeb 2076c92544dSBjoern A. Zeeb /* RXD DW2 */ 2086c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_BSSID GENMASK(5, 0) 2096c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_CO_ANT BIT(6) 2106c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_BF_CQI BIT(7) 2116c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_MAC_HDR_LEN GENMASK(12, 8) 2126c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_HDR_TRANS BIT(13) 2136c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_HDR_OFFSET GENMASK(15, 14) 2146c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_TID GENMASK(19, 16) 2156c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_MU_BAR BIT(21) 2166c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_SW_BIT BIT(22) 2176c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_AMSDU_ERR BIT(23) 2186c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_MAX_LEN_ERROR BIT(24) 2196c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_HDR_TRANS_ERROR BIT(25) 2206c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_INT_FRAME BIT(26) 2216c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_FRAG BIT(27) 2226c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_NULL_FRAME BIT(28) 2236c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_NDATA BIT(29) 2246c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_NON_AMPDU BIT(30) 2256c92544dSBjoern A. Zeeb #define MT_RXD2_NORMAL_BF_REPORT BIT(31) 2266c92544dSBjoern A. Zeeb 2276c92544dSBjoern A. Zeeb /* RXD DW4 */ 2286c92544dSBjoern A. Zeeb #define MT_RXD4_NORMAL_PAYLOAD_FORMAT GENMASK(1, 0) 2296c92544dSBjoern A. Zeeb #define MT_RXD4_FIRST_AMSDU_FRAME GENMASK(1, 0) 2306c92544dSBjoern A. Zeeb #define MT_RXD4_MID_AMSDU_FRAME BIT(1) 2316c92544dSBjoern A. Zeeb #define MT_RXD4_LAST_AMSDU_FRAME BIT(0) 2326c92544dSBjoern A. Zeeb #define MT_RXD4_NORMAL_PATTERN_DROP BIT(9) 2336c92544dSBjoern A. Zeeb #define MT_RXD4_NORMAL_CLS BIT(10) 2346c92544dSBjoern A. Zeeb #define MT_RXD4_NORMAL_OFLD GENMASK(12, 11) 2356c92544dSBjoern A. Zeeb #define MT_RXD4_NORMAL_MAGIC_PKT BIT(13) 2366c92544dSBjoern A. Zeeb #define MT_RXD4_NORMAL_WOL GENMASK(18, 14) 2376c92544dSBjoern A. Zeeb #define MT_RXD4_NORMAL_CLS_BITMAP GENMASK(28, 19) 2386c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_PF_MODE BIT(29) 2396c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_PF_STS GENMASK(31, 30) 2406c92544dSBjoern A. Zeeb 2416c92544dSBjoern A. Zeeb #define MT_RXV_HDR_BAND_IDX BIT(24) 2426c92544dSBjoern A. Zeeb 2436c92544dSBjoern A. Zeeb /* RXD DW3 */ 2446c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_RXV_SEQ GENMASK(7, 0) 2456c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_CH_FREQ GENMASK(15, 8) 2466c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_ADDR_TYPE GENMASK(17, 16) 2476c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_U2M BIT(0) 2486c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_HTC_VLD BIT(0) 2496c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_TSF_COMPARE_LOSS BIT(19) 2506c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_BEACON_MC BIT(20) 2516c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_BEACON_UC BIT(21) 2526c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_AMSDU BIT(22) 2536c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_MESH BIT(23) 2546c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_MHCP BIT(24) 2556c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_NO_INFO_WB BIT(25) 2566c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_DISABLE_RX_HDR_TRANS BIT(26) 2576c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_POWER_SAVE_STAT BIT(27) 2586c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_MORE BIT(28) 2596c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_UNWANT BIT(29) 2606c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_RX_DROP BIT(30) 2616c92544dSBjoern A. Zeeb #define MT_RXD3_NORMAL_VLAN2ETH BIT(31) 2626c92544dSBjoern A. Zeeb 2636c92544dSBjoern A. Zeeb /* RXD GROUP4 */ 2646c92544dSBjoern A. Zeeb #define MT_RXD6_FRAME_CONTROL GENMASK(15, 0) 2656c92544dSBjoern A. Zeeb #define MT_RXD6_TA_LO GENMASK(31, 16) 2666c92544dSBjoern A. Zeeb 2676c92544dSBjoern A. Zeeb #define MT_RXD7_TA_HI GENMASK(31, 0) 2686c92544dSBjoern A. Zeeb 2696c92544dSBjoern A. Zeeb #define MT_RXD8_SEQ_CTRL GENMASK(15, 0) 2706c92544dSBjoern A. Zeeb #define MT_RXD8_QOS_CTL GENMASK(31, 16) 2716c92544dSBjoern A. Zeeb 2726c92544dSBjoern A. Zeeb #define MT_RXD9_HT_CONTROL GENMASK(31, 0) 2736c92544dSBjoern A. Zeeb 2746c92544dSBjoern A. Zeeb /* P-RXV DW0 */ 2756c92544dSBjoern A. Zeeb #define MT_PRXV_TX_RATE GENMASK(6, 0) 2766c92544dSBjoern A. Zeeb #define MT_PRXV_TX_DCM BIT(4) 2776c92544dSBjoern A. Zeeb #define MT_PRXV_TX_ER_SU_106T BIT(5) 2786c92544dSBjoern A. Zeeb #define MT_PRXV_NSTS GENMASK(9, 7) 2796c92544dSBjoern A. Zeeb #define MT_PRXV_TXBF BIT(10) 2806c92544dSBjoern A. Zeeb #define MT_PRXV_HT_AD_CODE BIT(11) 2816c92544dSBjoern A. Zeeb #define MT_PRXV_HE_RU_ALLOC_L GENMASK(31, 28) 2826c92544dSBjoern A. Zeeb 2836c92544dSBjoern A. Zeeb #define MT_PRXV_FRAME_MODE GENMASK(14, 12) 2846c92544dSBjoern A. Zeeb #define MT_PRXV_HT_SGI GENMASK(16, 15) 2856c92544dSBjoern A. Zeeb #define MT_PRXV_HT_STBC GENMASK(23, 22) 2866c92544dSBjoern A. Zeeb #define MT_PRXV_TX_MODE GENMASK(27, 24) 2876c92544dSBjoern A. Zeeb #define MT_PRXV_DCM BIT(17) 2886c92544dSBjoern A. Zeeb #define MT_PRXV_NUM_RX BIT(20, 18) 2896c92544dSBjoern A. Zeeb 2906c92544dSBjoern A. Zeeb /* P-RXV DW1 */ 2916c92544dSBjoern A. Zeeb #define MT_PRXV_RCPI3 GENMASK(31, 24) 2926c92544dSBjoern A. Zeeb #define MT_PRXV_RCPI2 GENMASK(23, 16) 2936c92544dSBjoern A. Zeeb #define MT_PRXV_RCPI1 GENMASK(15, 8) 2946c92544dSBjoern A. Zeeb #define MT_PRXV_RCPI0 GENMASK(7, 0) 2956c92544dSBjoern A. Zeeb #define MT_PRXV_HE_RU_ALLOC_H GENMASK(3, 0) 2966c92544dSBjoern A. Zeeb 2976c92544dSBjoern A. Zeeb /* C-RXV */ 2986c92544dSBjoern A. Zeeb #define MT_CRXV_HT_STBC GENMASK(1, 0) 2996c92544dSBjoern A. Zeeb #define MT_CRXV_TX_MODE GENMASK(7, 4) 3006c92544dSBjoern A. Zeeb #define MT_CRXV_FRAME_MODE GENMASK(10, 8) 3016c92544dSBjoern A. Zeeb #define MT_CRXV_HT_SHORT_GI GENMASK(14, 13) 3026c92544dSBjoern A. Zeeb #define MT_CRXV_HE_LTF_SIZE GENMASK(18, 17) 3036c92544dSBjoern A. Zeeb #define MT_CRXV_HE_LDPC_EXT_SYM BIT(20) 3046c92544dSBjoern A. Zeeb #define MT_CRXV_HE_PE_DISAMBIG BIT(23) 3056c92544dSBjoern A. Zeeb #define MT_CRXV_HE_NUM_USER GENMASK(30, 24) 3066c92544dSBjoern A. Zeeb #define MT_CRXV_HE_UPLINK BIT(31) 3076c92544dSBjoern A. Zeeb 3086c92544dSBjoern A. Zeeb #define MT_CRXV_HE_RU0 GENMASK(7, 0) 3096c92544dSBjoern A. Zeeb #define MT_CRXV_HE_RU1 GENMASK(15, 8) 3106c92544dSBjoern A. Zeeb #define MT_CRXV_HE_RU2 GENMASK(23, 16) 3116c92544dSBjoern A. Zeeb #define MT_CRXV_HE_RU3 GENMASK(31, 24) 3126c92544dSBjoern A. Zeeb 3136c92544dSBjoern A. Zeeb #define MT_CRXV_HE_MU_AID GENMASK(30, 20) 3146c92544dSBjoern A. Zeeb 3156c92544dSBjoern A. Zeeb #define MT_CRXV_HE_SR_MASK GENMASK(11, 8) 3166c92544dSBjoern A. Zeeb #define MT_CRXV_HE_SR1_MASK GENMASK(16, 12) 3176c92544dSBjoern A. Zeeb #define MT_CRXV_HE_SR2_MASK GENMASK(20, 17) 3186c92544dSBjoern A. Zeeb #define MT_CRXV_HE_SR3_MASK GENMASK(24, 21) 3196c92544dSBjoern A. Zeeb 3206c92544dSBjoern A. Zeeb #define MT_CRXV_HE_BSS_COLOR GENMASK(5, 0) 3216c92544dSBjoern A. Zeeb #define MT_CRXV_HE_TXOP_DUR GENMASK(12, 6) 3226c92544dSBjoern A. Zeeb #define MT_CRXV_HE_BEAM_CHNG BIT(13) 3236c92544dSBjoern A. Zeeb #define MT_CRXV_HE_DOPPLER BIT(16) 3246c92544dSBjoern A. Zeeb 3256c92544dSBjoern A. Zeeb #define MT_CRXV_SNR GENMASK(18, 13) 3266c92544dSBjoern A. Zeeb #define MT_CRXV_FOE_LO GENMASK(31, 19) 3276c92544dSBjoern A. Zeeb #define MT_CRXV_FOE_HI GENMASK(6, 0) 3286c92544dSBjoern A. Zeeb #define MT_CRXV_FOE_SHIFT 13 3296c92544dSBjoern A. Zeeb 330cbb3ec25SBjoern A. Zeeb #define MT_CT_PARSE_LEN 72 331cbb3ec25SBjoern A. Zeeb #define MT_CT_DMA_BUF_NUM 2 332cbb3ec25SBjoern A. Zeeb 3336c92544dSBjoern A. Zeeb #define MT_CT_INFO_APPLY_TXD BIT(0) 3346c92544dSBjoern A. Zeeb #define MT_CT_INFO_COPY_HOST_TXD_ALL BIT(1) 3356c92544dSBjoern A. Zeeb #define MT_CT_INFO_MGMT_FRAME BIT(2) 3366c92544dSBjoern A. Zeeb #define MT_CT_INFO_NONE_CIPHER_FRAME BIT(3) 3376c92544dSBjoern A. Zeeb #define MT_CT_INFO_HSR2_TX BIT(4) 3386c92544dSBjoern A. Zeeb #define MT_CT_INFO_FROM_HOST BIT(7) 3396c92544dSBjoern A. Zeeb 3406c92544dSBjoern A. Zeeb enum tx_mcu_port_q_idx { 3416c92544dSBjoern A. Zeeb MT_TX_MCU_PORT_RX_Q0 = 0x20, 3426c92544dSBjoern A. Zeeb MT_TX_MCU_PORT_RX_Q1, 3436c92544dSBjoern A. Zeeb MT_TX_MCU_PORT_RX_Q2, 3446c92544dSBjoern A. Zeeb MT_TX_MCU_PORT_RX_Q3, 3456c92544dSBjoern A. Zeeb MT_TX_MCU_PORT_RX_FWDL = 0x3e 3466c92544dSBjoern A. Zeeb }; 3476c92544dSBjoern A. Zeeb 3486c92544dSBjoern A. Zeeb enum tx_port_idx { 3496c92544dSBjoern A. Zeeb MT_TX_PORT_IDX_LMAC, 3506c92544dSBjoern A. Zeeb MT_TX_PORT_IDX_MCU 3516c92544dSBjoern A. Zeeb }; 3526c92544dSBjoern A. Zeeb 3536c92544dSBjoern A. Zeeb #endif /* __MT76_CONNAC2_MAC_H */ 354