106f32e7eSjoerg //===-- SparcRegisterInfo.cpp - SPARC Register Information ----------------===//
206f32e7eSjoerg //
306f32e7eSjoerg // Part of the LLVM Project, under the Apache License v2.0 with LLVM Exceptions.
406f32e7eSjoerg // See https://llvm.org/LICENSE.txt for license information.
506f32e7eSjoerg // SPDX-License-Identifier: Apache-2.0 WITH LLVM-exception
606f32e7eSjoerg //
706f32e7eSjoerg //===----------------------------------------------------------------------===//
806f32e7eSjoerg //
906f32e7eSjoerg // This file contains the SPARC implementation of the TargetRegisterInfo class.
1006f32e7eSjoerg //
1106f32e7eSjoerg //===----------------------------------------------------------------------===//
1206f32e7eSjoerg
1306f32e7eSjoerg #include "SparcRegisterInfo.h"
1406f32e7eSjoerg #include "Sparc.h"
1506f32e7eSjoerg #include "SparcMachineFunctionInfo.h"
1606f32e7eSjoerg #include "SparcSubtarget.h"
1706f32e7eSjoerg #include "llvm/ADT/BitVector.h"
1806f32e7eSjoerg #include "llvm/ADT/STLExtras.h"
1906f32e7eSjoerg #include "llvm/CodeGen/MachineFrameInfo.h"
2006f32e7eSjoerg #include "llvm/CodeGen/MachineFunction.h"
2106f32e7eSjoerg #include "llvm/CodeGen/MachineInstrBuilder.h"
2206f32e7eSjoerg #include "llvm/CodeGen/TargetInstrInfo.h"
2306f32e7eSjoerg #include "llvm/IR/Type.h"
2406f32e7eSjoerg #include "llvm/Support/CommandLine.h"
2506f32e7eSjoerg #include "llvm/Support/ErrorHandling.h"
2606f32e7eSjoerg
2706f32e7eSjoerg using namespace llvm;
2806f32e7eSjoerg
2906f32e7eSjoerg #define GET_REGINFO_TARGET_DESC
3006f32e7eSjoerg #include "SparcGenRegisterInfo.inc"
3106f32e7eSjoerg
3206f32e7eSjoerg static cl::opt<bool>
3306f32e7eSjoerg ReserveAppRegisters("sparc-reserve-app-registers", cl::Hidden, cl::init(false),
3406f32e7eSjoerg cl::desc("Reserve application registers (%g2-%g4)"));
3506f32e7eSjoerg
SparcRegisterInfo()3606f32e7eSjoerg SparcRegisterInfo::SparcRegisterInfo() : SparcGenRegisterInfo(SP::O7) {}
3706f32e7eSjoerg
3806f32e7eSjoerg const MCPhysReg*
getCalleeSavedRegs(const MachineFunction * MF) const3906f32e7eSjoerg SparcRegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
4006f32e7eSjoerg return CSR_SaveList;
4106f32e7eSjoerg }
4206f32e7eSjoerg
4306f32e7eSjoerg const uint32_t *
getCallPreservedMask(const MachineFunction & MF,CallingConv::ID CC) const4406f32e7eSjoerg SparcRegisterInfo::getCallPreservedMask(const MachineFunction &MF,
4506f32e7eSjoerg CallingConv::ID CC) const {
4606f32e7eSjoerg return CSR_RegMask;
4706f32e7eSjoerg }
4806f32e7eSjoerg
4906f32e7eSjoerg const uint32_t*
getRTCallPreservedMask(CallingConv::ID CC) const5006f32e7eSjoerg SparcRegisterInfo::getRTCallPreservedMask(CallingConv::ID CC) const {
5106f32e7eSjoerg return RTCSR_RegMask;
5206f32e7eSjoerg }
5306f32e7eSjoerg
getReservedRegs(const MachineFunction & MF) const5406f32e7eSjoerg BitVector SparcRegisterInfo::getReservedRegs(const MachineFunction &MF) const {
5506f32e7eSjoerg BitVector Reserved(getNumRegs());
5606f32e7eSjoerg const SparcSubtarget &Subtarget = MF.getSubtarget<SparcSubtarget>();
5706f32e7eSjoerg // FIXME: G1 reserved for now for large imm generation by frame code.
5806f32e7eSjoerg Reserved.set(SP::G1);
5906f32e7eSjoerg
6006f32e7eSjoerg // G1-G4 can be used in applications.
6106f32e7eSjoerg if (ReserveAppRegisters) {
6206f32e7eSjoerg Reserved.set(SP::G2);
6306f32e7eSjoerg Reserved.set(SP::G3);
6406f32e7eSjoerg Reserved.set(SP::G4);
6506f32e7eSjoerg }
6606f32e7eSjoerg // G5 is not reserved in 64 bit mode.
6706f32e7eSjoerg if (!Subtarget.is64Bit())
6806f32e7eSjoerg Reserved.set(SP::G5);
6906f32e7eSjoerg
7006f32e7eSjoerg Reserved.set(SP::O6);
7106f32e7eSjoerg Reserved.set(SP::I6);
7206f32e7eSjoerg Reserved.set(SP::I7);
7306f32e7eSjoerg Reserved.set(SP::G0);
7406f32e7eSjoerg Reserved.set(SP::G6);
7506f32e7eSjoerg Reserved.set(SP::G7);
7606f32e7eSjoerg
7706f32e7eSjoerg // Also reserve the register pair aliases covering the above
7806f32e7eSjoerg // registers, with the same conditions.
7906f32e7eSjoerg Reserved.set(SP::G0_G1);
8006f32e7eSjoerg if (ReserveAppRegisters)
8106f32e7eSjoerg Reserved.set(SP::G2_G3);
8206f32e7eSjoerg if (ReserveAppRegisters || !Subtarget.is64Bit())
8306f32e7eSjoerg Reserved.set(SP::G4_G5);
8406f32e7eSjoerg
8506f32e7eSjoerg Reserved.set(SP::O6_O7);
8606f32e7eSjoerg Reserved.set(SP::I6_I7);
8706f32e7eSjoerg Reserved.set(SP::G6_G7);
8806f32e7eSjoerg
8906f32e7eSjoerg // Unaliased double registers are not available in non-V9 targets.
9006f32e7eSjoerg if (!Subtarget.isV9()) {
9106f32e7eSjoerg for (unsigned n = 0; n != 16; ++n) {
9206f32e7eSjoerg for (MCRegAliasIterator AI(SP::D16 + n, this, true); AI.isValid(); ++AI)
9306f32e7eSjoerg Reserved.set(*AI);
9406f32e7eSjoerg }
9506f32e7eSjoerg }
9606f32e7eSjoerg
9706f32e7eSjoerg // Reserve ASR1-ASR31
9806f32e7eSjoerg for (unsigned n = 0; n < 31; n++)
9906f32e7eSjoerg Reserved.set(SP::ASR1 + n);
10006f32e7eSjoerg
10106f32e7eSjoerg return Reserved;
10206f32e7eSjoerg }
10306f32e7eSjoerg
10406f32e7eSjoerg const TargetRegisterClass*
getPointerRegClass(const MachineFunction & MF,unsigned Kind) const10506f32e7eSjoerg SparcRegisterInfo::getPointerRegClass(const MachineFunction &MF,
10606f32e7eSjoerg unsigned Kind) const {
10706f32e7eSjoerg const SparcSubtarget &Subtarget = MF.getSubtarget<SparcSubtarget>();
10806f32e7eSjoerg return Subtarget.is64Bit() ? &SP::I64RegsRegClass : &SP::IntRegsRegClass;
10906f32e7eSjoerg }
11006f32e7eSjoerg
replaceFI(MachineFunction & MF,MachineBasicBlock::iterator II,MachineInstr & MI,const DebugLoc & dl,unsigned FIOperandNum,int Offset,unsigned FramePtr)11106f32e7eSjoerg static void replaceFI(MachineFunction &MF, MachineBasicBlock::iterator II,
11206f32e7eSjoerg MachineInstr &MI, const DebugLoc &dl,
11306f32e7eSjoerg unsigned FIOperandNum, int Offset, unsigned FramePtr) {
11406f32e7eSjoerg // Replace frame index with a frame pointer reference.
11506f32e7eSjoerg if (Offset >= -4096 && Offset <= 4095) {
11606f32e7eSjoerg // If the offset is small enough to fit in the immediate field, directly
11706f32e7eSjoerg // encode it.
11806f32e7eSjoerg MI.getOperand(FIOperandNum).ChangeToRegister(FramePtr, false);
11906f32e7eSjoerg MI.getOperand(FIOperandNum + 1).ChangeToImmediate(Offset);
12006f32e7eSjoerg return;
12106f32e7eSjoerg }
12206f32e7eSjoerg
12306f32e7eSjoerg const TargetInstrInfo &TII = *MF.getSubtarget().getInstrInfo();
12406f32e7eSjoerg
12506f32e7eSjoerg // FIXME: it would be better to scavenge a register here instead of
12606f32e7eSjoerg // reserving G1 all of the time.
12706f32e7eSjoerg if (Offset >= 0) {
12806f32e7eSjoerg // Emit nonnegaive immediates with sethi + or.
12906f32e7eSjoerg // sethi %hi(Offset), %g1
13006f32e7eSjoerg // add %g1, %fp, %g1
13106f32e7eSjoerg // Insert G1+%lo(offset) into the user.
13206f32e7eSjoerg BuildMI(*MI.getParent(), II, dl, TII.get(SP::SETHIi), SP::G1)
13306f32e7eSjoerg .addImm(HI22(Offset));
13406f32e7eSjoerg
13506f32e7eSjoerg
13606f32e7eSjoerg // Emit G1 = G1 + I6
13706f32e7eSjoerg BuildMI(*MI.getParent(), II, dl, TII.get(SP::ADDrr), SP::G1).addReg(SP::G1)
13806f32e7eSjoerg .addReg(FramePtr);
13906f32e7eSjoerg // Insert: G1+%lo(offset) into the user.
14006f32e7eSjoerg MI.getOperand(FIOperandNum).ChangeToRegister(SP::G1, false);
14106f32e7eSjoerg MI.getOperand(FIOperandNum + 1).ChangeToImmediate(LO10(Offset));
14206f32e7eSjoerg return;
14306f32e7eSjoerg }
14406f32e7eSjoerg
14506f32e7eSjoerg // Emit Negative numbers with sethi + xor
14606f32e7eSjoerg // sethi %hix(Offset), %g1
14706f32e7eSjoerg // xor %g1, %lox(offset), %g1
14806f32e7eSjoerg // add %g1, %fp, %g1
14906f32e7eSjoerg // Insert: G1 + 0 into the user.
15006f32e7eSjoerg BuildMI(*MI.getParent(), II, dl, TII.get(SP::SETHIi), SP::G1)
15106f32e7eSjoerg .addImm(HIX22(Offset));
15206f32e7eSjoerg BuildMI(*MI.getParent(), II, dl, TII.get(SP::XORri), SP::G1)
15306f32e7eSjoerg .addReg(SP::G1).addImm(LOX10(Offset));
15406f32e7eSjoerg
15506f32e7eSjoerg BuildMI(*MI.getParent(), II, dl, TII.get(SP::ADDrr), SP::G1).addReg(SP::G1)
15606f32e7eSjoerg .addReg(FramePtr);
15706f32e7eSjoerg // Insert: G1+%lo(offset) into the user.
15806f32e7eSjoerg MI.getOperand(FIOperandNum).ChangeToRegister(SP::G1, false);
15906f32e7eSjoerg MI.getOperand(FIOperandNum + 1).ChangeToImmediate(0);
16006f32e7eSjoerg }
16106f32e7eSjoerg
16206f32e7eSjoerg
16306f32e7eSjoerg void
eliminateFrameIndex(MachineBasicBlock::iterator II,int SPAdj,unsigned FIOperandNum,RegScavenger * RS) const16406f32e7eSjoerg SparcRegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
16506f32e7eSjoerg int SPAdj, unsigned FIOperandNum,
16606f32e7eSjoerg RegScavenger *RS) const {
16706f32e7eSjoerg assert(SPAdj == 0 && "Unexpected");
16806f32e7eSjoerg
16906f32e7eSjoerg MachineInstr &MI = *II;
17006f32e7eSjoerg DebugLoc dl = MI.getDebugLoc();
17106f32e7eSjoerg int FrameIndex = MI.getOperand(FIOperandNum).getIndex();
17206f32e7eSjoerg MachineFunction &MF = *MI.getParent()->getParent();
17306f32e7eSjoerg const SparcSubtarget &Subtarget = MF.getSubtarget<SparcSubtarget>();
17406f32e7eSjoerg const SparcFrameLowering *TFI = getFrameLowering(MF);
17506f32e7eSjoerg
176*da58b97aSjoerg Register FrameReg;
17706f32e7eSjoerg int Offset;
178*da58b97aSjoerg Offset = TFI->getFrameIndexReference(MF, FrameIndex, FrameReg).getFixed();
17906f32e7eSjoerg
18006f32e7eSjoerg Offset += MI.getOperand(FIOperandNum + 1).getImm();
18106f32e7eSjoerg
18206f32e7eSjoerg if (!Subtarget.isV9() || !Subtarget.hasHardQuad()) {
18306f32e7eSjoerg if (MI.getOpcode() == SP::STQFri) {
18406f32e7eSjoerg const TargetInstrInfo &TII = *Subtarget.getInstrInfo();
18506f32e7eSjoerg Register SrcReg = MI.getOperand(2).getReg();
18606f32e7eSjoerg Register SrcEvenReg = getSubReg(SrcReg, SP::sub_even64);
18706f32e7eSjoerg Register SrcOddReg = getSubReg(SrcReg, SP::sub_odd64);
18806f32e7eSjoerg MachineInstr *StMI =
18906f32e7eSjoerg BuildMI(*MI.getParent(), II, dl, TII.get(SP::STDFri))
19006f32e7eSjoerg .addReg(FrameReg).addImm(0).addReg(SrcEvenReg);
19106f32e7eSjoerg replaceFI(MF, *StMI, *StMI, dl, 0, Offset, FrameReg);
19206f32e7eSjoerg MI.setDesc(TII.get(SP::STDFri));
19306f32e7eSjoerg MI.getOperand(2).setReg(SrcOddReg);
19406f32e7eSjoerg Offset += 8;
19506f32e7eSjoerg } else if (MI.getOpcode() == SP::LDQFri) {
19606f32e7eSjoerg const TargetInstrInfo &TII = *Subtarget.getInstrInfo();
19706f32e7eSjoerg Register DestReg = MI.getOperand(0).getReg();
19806f32e7eSjoerg Register DestEvenReg = getSubReg(DestReg, SP::sub_even64);
19906f32e7eSjoerg Register DestOddReg = getSubReg(DestReg, SP::sub_odd64);
20006f32e7eSjoerg MachineInstr *LdMI =
20106f32e7eSjoerg BuildMI(*MI.getParent(), II, dl, TII.get(SP::LDDFri), DestEvenReg)
20206f32e7eSjoerg .addReg(FrameReg).addImm(0);
20306f32e7eSjoerg replaceFI(MF, *LdMI, *LdMI, dl, 1, Offset, FrameReg);
20406f32e7eSjoerg
20506f32e7eSjoerg MI.setDesc(TII.get(SP::LDDFri));
20606f32e7eSjoerg MI.getOperand(0).setReg(DestOddReg);
20706f32e7eSjoerg Offset += 8;
20806f32e7eSjoerg }
20906f32e7eSjoerg }
21006f32e7eSjoerg
21106f32e7eSjoerg replaceFI(MF, II, MI, dl, FIOperandNum, Offset, FrameReg);
21206f32e7eSjoerg
21306f32e7eSjoerg }
21406f32e7eSjoerg
getFrameRegister(const MachineFunction & MF) const21506f32e7eSjoerg Register SparcRegisterInfo::getFrameRegister(const MachineFunction &MF) const {
21606f32e7eSjoerg return SP::I6;
21706f32e7eSjoerg }
21806f32e7eSjoerg
21906f32e7eSjoerg // Sparc has no architectural need for stack realignment support,
22006f32e7eSjoerg // except that LLVM unfortunately currently implements overaligned
22106f32e7eSjoerg // stack objects by depending upon stack realignment support.
22206f32e7eSjoerg // If that ever changes, this can probably be deleted.
canRealignStack(const MachineFunction & MF) const22306f32e7eSjoerg bool SparcRegisterInfo::canRealignStack(const MachineFunction &MF) const {
22406f32e7eSjoerg if (!TargetRegisterInfo::canRealignStack(MF))
22506f32e7eSjoerg return false;
22606f32e7eSjoerg
22706f32e7eSjoerg // Sparc always has a fixed frame pointer register, so don't need to
22806f32e7eSjoerg // worry about needing to reserve it. [even if we don't have a frame
22906f32e7eSjoerg // pointer for our frame, it still cannot be used for other things,
23006f32e7eSjoerg // or register window traps will be SADNESS.]
23106f32e7eSjoerg
23206f32e7eSjoerg // If there's a reserved call frame, we can use SP to access locals.
23306f32e7eSjoerg if (getFrameLowering(MF)->hasReservedCallFrame(MF))
23406f32e7eSjoerg return true;
23506f32e7eSjoerg
23606f32e7eSjoerg // Otherwise, we'd need a base pointer, but those aren't implemented
23706f32e7eSjoerg // for SPARC at the moment.
23806f32e7eSjoerg
23906f32e7eSjoerg return false;
24006f32e7eSjoerg }
241