1module top (in1, in2, out); 2 input in1, in2; 3 output out; 4 wire u1zn, u2zn; 5 6 NAND2_X1 u1 (.A1(in1), .A2(1'b0), .ZN(u1zn)); 7 INV_X1 u2 (.A(u1zn), .ZN(u2zn)); 8 OR2_X1 u3 (.A1(u2zn), .A2(in2), .ZN(out)); 9endmodule // top 10