1 // Test target codegen - host bc file has to be created first.
2 // RUN: %clang_cc1 -verify -fopenmp -fopenmp-version=45 -fopenmp-cuda-mode -x c++ -triple powerpc64le-unknown-unknown -fopenmp-targets=nvptx64-nvidia-cuda -emit-llvm-bc %s -o %t-ppc-host.bc
3 // RUN: %clang_cc1 -verify -fopenmp -fopenmp-version=45 -fopenmp-cuda-mode -x c++ -triple nvptx64-unknown-unknown -fopenmp-targets=nvptx64-nvidia-cuda -emit-llvm %s -fopenmp-is-device -fopenmp-host-ir-file-path %t-ppc-host.bc -o - -disable-llvm-optzns | FileCheck %s --check-prefix CHECK --check-prefix CHECK-64
4 // RUN: %clang_cc1 -verify -fopenmp -fopenmp-version=45 -fopenmp-cuda-mode -x c++ -triple i386-unknown-unknown -fopenmp-targets=nvptx-nvidia-cuda -emit-llvm-bc %s -o %t-x86-host.bc
5 // RUN: %clang_cc1 -verify -fopenmp -fopenmp-version=45 -fopenmp-cuda-mode -x c++ -triple nvptx-unknown-unknown -fopenmp-targets=nvptx-nvidia-cuda -emit-llvm %s -fopenmp-is-device -fopenmp-host-ir-file-path %t-x86-host.bc -o - -disable-llvm-optzns | FileCheck %s --check-prefix CHECK --check-prefix CHECK-32
6 // RUN: %clang_cc1 -verify -fopenmp -fopenmp-version=45 -fopenmp-cuda-mode -fexceptions -fcxx-exceptions -x c++ -triple nvptx-unknown-unknown -fopenmp-targets=nvptx-nvidia-cuda -emit-llvm %s -fopenmp-is-device -fopenmp-host-ir-file-path %t-x86-host.bc -o - -disable-llvm-optzns | FileCheck %s --check-prefix CHECK --check-prefix CHECK-32
7 // expected-no-diagnostics
8 #ifndef HEADER
9 #define HEADER
10
11 // Check that the execution mode of all 2 target regions on the gpu is set to SPMD Mode.
12 // CHECK-DAG: {{@__omp_offloading_.+l26}}_exec_mode = weak constant i8 0
13 // CHECK-DAG: {{@__omp_offloading_.+l31}}_exec_mode = weak constant i8 0
14
15 template<typename tx>
ftemplate(int n)16 tx ftemplate(int n) {
17 tx a = 0;
18 short aa = 0;
19 tx b[10];
20
21 #pragma omp target parallel if(target: 0)
22 {
23 a += 1;
24 }
25
26 #pragma omp target parallel map(tofrom: aa)
27 {
28 aa += 1;
29 }
30
31 #pragma omp target parallel map(tofrom:a, aa, b) if(target: n>40)
32 {
33 a += 1;
34 aa += 1;
35 b[2] += 1;
36 }
37
38 return a;
39 }
40
bar(int n)41 int bar(int n){
42 int a = 0;
43
44 a += ftemplate<int>(n);
45
46 return a;
47 }
48
49 // CHECK-NOT: define {{.*}}void {{@__omp_offloading_.+template.+l17}}
50
51
52
53
54
55
56 // CHECK-LABEL: define {{.*}}void {{@__omp_offloading_.+template.+l26}}(
57 // CHECK: [[AA_ADDR:%.+]] = alloca i16*, align
58 // CHECK-NOT: call i8* @__kmpc_data_sharing_push_stack
59 // CHECK: store i16* {{%.+}}, i16** [[AA_ADDR]], align
60 // CHECK: [[AA:%.+]] = load i16*, i16** [[AA_ADDR]], align
61 // CHECK: [[THREAD_LIMIT:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.ntid.x()
62 // CHECK: call void @__kmpc_spmd_kernel_init(i32 [[THREAD_LIMIT]], i16 1, i16 0)
63 // CHECK: call void @__kmpc_data_sharing_init_stack_spmd
64 // CHECK: br label {{%?}}[[EXEC:.+]]
65 //
66 // CHECK: [[EXEC]]
67 // CHECK: {{call|invoke}} void [[OP1:@.+]]({{.+}}, {{.+}}, i16* [[AA]])
68 // CHECK: br label {{%?}}[[DONE:.+]]
69 //
70 // CHECK: [[DONE]]
71 // CHECK: call void @__kmpc_spmd_kernel_deinit_v2(i16 1)
72 // CHECK: br label {{%?}}[[EXIT:.+]]
73 //
74 // CHECK: [[EXIT]]
75 // CHECK: ret void
76 // CHECK: }
77
78 // CHECK: define internal void [[OP1]](i32* noalias %.global_tid., i32* noalias %.bound_tid., i16* {{[^%]*}}[[ARG:%.+]])
79 // CHECK: = alloca i32*, align
80 // CHECK: = alloca i32*, align
81 // CHECK: [[AA_ADDR:%.+]] = alloca i16*, align
82 // CHECK: store i16* [[ARG]], i16** [[AA_ADDR]], align
83 // CHECK: [[AA:%.+]] = load i16*, i16** [[AA_ADDR]], align
84 // CHECK: [[VAL:%.+]] = load i16, i16* [[AA]], align
85 // CHECK: store i16 {{%.+}}, i16* [[AA]], align
86 // CHECK: ret void
87 // CHECK: }
88
89
90
91
92
93
94 // CHECK-LABEL: define {{.*}}void {{@__omp_offloading_.+template.+l31}}(
95 // CHECK: [[A_ADDR:%.+]] = alloca i32*, align
96 // CHECK: [[AA_ADDR:%.+]] = alloca i16*, align
97 // CHECK: [[B_ADDR:%.+]] = alloca [10 x i32]*, align
98 // CHECK: store i32* {{%.+}}, i32** [[A_ADDR]], align
99 // CHECK: store i16* {{%.+}}, i16** [[AA_ADDR]], align
100 // CHECK: store [10 x i32]* {{%.+}}, [10 x i32]** [[B_ADDR]], align
101 // CHECK: [[A:%.+]] = load i32*, i32** [[A_ADDR]], align
102 // CHECK: [[AA:%.+]] = load i16*, i16** [[AA_ADDR]], align
103 // CHECK: [[B:%.+]] = load [10 x i32]*, [10 x i32]** [[B_ADDR]], align
104 // CHECK: [[THREAD_LIMIT:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.ntid.x()
105 // CHECK: call void @__kmpc_spmd_kernel_init(i32 [[THREAD_LIMIT]], i16 1, i16 0)
106 // CHECK: call void @__kmpc_data_sharing_init_stack_spmd
107 // CHECK: br label {{%?}}[[EXEC:.+]]
108 //
109 // CHECK: [[EXEC]]
110 // CHECK: {{call|invoke}} void [[OP2:@.+]]({{.+}}, {{.+}}, i32* [[A]], i16* [[AA]], [10 x i32]* [[B]])
111 // CHECK: br label {{%?}}[[DONE:.+]]
112 //
113 // CHECK: [[DONE]]
114 // CHECK: call void @__kmpc_spmd_kernel_deinit_v2(i16 1)
115 // CHECK: br label {{%?}}[[EXIT:.+]]
116 //
117 // CHECK: [[EXIT]]
118 // CHECK: ret void
119 // CHECK: }
120
121 // CHECK: define internal void [[OP2]](i32* noalias %.global_tid., i32* noalias %.bound_tid., i32* {{[^%]*}}[[ARG1:%.+]], i16* {{[^%]*}}[[ARG2:%.+]], [10 x i32]* {{[^%]*}}[[ARG3:%.+]])
122 // CHECK: = alloca i32*, align
123 // CHECK: = alloca i32*, align
124 // CHECK: [[A_ADDR:%.+]] = alloca i32*, align
125 // CHECK: [[AA_ADDR:%.+]] = alloca i16*, align
126 // CHECK: [[B_ADDR:%.+]] = alloca [10 x i32]*, align
127 // CHECK: store i32* [[ARG1]], i32** [[A_ADDR]], align
128 // CHECK: store i16* [[ARG2]], i16** [[AA_ADDR]], align
129 // CHECK: store [10 x i32]* [[ARG3]], [10 x i32]** [[B_ADDR]], align
130 // CHECK: [[A:%.+]] = load i32*, i32** [[A_ADDR]], align
131 // CHECK: [[AA:%.+]] = load i16*, i16** [[AA_ADDR]], align
132 // CHECK: [[B:%.+]] = load [10 x i32]*, [10 x i32]** [[B_ADDR]], align
133 // CHECK: store i32 {{%.+}}, i32* [[A]], align
134 // CHECK: store i16 {{%.+}}, i16* [[AA]], align
135 // CHECK: [[ELT:%.+]] = getelementptr inbounds [10 x i32], [10 x i32]* [[B]],
136 // CHECK: store i32 {{%.+}}, i32* [[ELT]], align
137 // CHECK: ret void
138 // CHECK: }
139 #endif
140