16c92544dSBjoern A. Zeeb // SPDX-License-Identifier: ISC
26c92544dSBjoern A. Zeeb /* Copyright (C) 2022 MediaTek Inc. */
36c92544dSBjoern A. Zeeb
46c92544dSBjoern A. Zeeb #include <linux/kernel.h>
56c92544dSBjoern A. Zeeb #include <linux/module.h>
66c92544dSBjoern A. Zeeb #include <linux/platform_device.h>
76c92544dSBjoern A. Zeeb #include <linux/pinctrl/consumer.h>
86c92544dSBjoern A. Zeeb #include <linux/of.h>
96c92544dSBjoern A. Zeeb #include <linux/of_reserved_mem.h>
106c92544dSBjoern A. Zeeb #include <linux/of_gpio.h>
116c92544dSBjoern A. Zeeb #include <linux/iopoll.h>
126c92544dSBjoern A. Zeeb #include <linux/reset.h>
136c92544dSBjoern A. Zeeb #include <linux/of_net.h>
146c92544dSBjoern A. Zeeb #include <linux/clk.h>
156c92544dSBjoern A. Zeeb
166c92544dSBjoern A. Zeeb #include "mt7915.h"
176c92544dSBjoern A. Zeeb
18*cbb3ec25SBjoern A. Zeeb #define MT7981_CON_INFRA_VERSION 0x02090000
19*cbb3ec25SBjoern A. Zeeb #define MT7986_CON_INFRA_VERSION 0x02070000
20*cbb3ec25SBjoern A. Zeeb
216c92544dSBjoern A. Zeeb /* INFRACFG */
226c92544dSBjoern A. Zeeb #define MT_INFRACFG_CONN2AP_SLPPROT 0x0d0
236c92544dSBjoern A. Zeeb #define MT_INFRACFG_AP2CONN_SLPPROT 0x0d4
246c92544dSBjoern A. Zeeb
256c92544dSBjoern A. Zeeb #define MT_INFRACFG_RX_EN_MASK BIT(16)
266c92544dSBjoern A. Zeeb #define MT_INFRACFG_TX_RDY_MASK BIT(4)
276c92544dSBjoern A. Zeeb #define MT_INFRACFG_TX_EN_MASK BIT(0)
286c92544dSBjoern A. Zeeb
296c92544dSBjoern A. Zeeb /* TOP POS */
306c92544dSBjoern A. Zeeb #define MT_TOP_POS_FAST_CTRL 0x114
316c92544dSBjoern A. Zeeb #define MT_TOP_POS_FAST_EN_MASK BIT(3)
326c92544dSBjoern A. Zeeb
336c92544dSBjoern A. Zeeb #define MT_TOP_POS_SKU 0x21c
346c92544dSBjoern A. Zeeb #define MT_TOP_POS_SKU_MASK GENMASK(31, 28)
356c92544dSBjoern A. Zeeb #define MT_TOP_POS_SKU_ADIE_DBDC_MASK BIT(2)
366c92544dSBjoern A. Zeeb
376c92544dSBjoern A. Zeeb enum {
386c92544dSBjoern A. Zeeb ADIE_SB,
396c92544dSBjoern A. Zeeb ADIE_DBDC
406c92544dSBjoern A. Zeeb };
416c92544dSBjoern A. Zeeb
426c92544dSBjoern A. Zeeb static int
mt76_wmac_spi_read(struct mt7915_dev * dev,u8 adie,u32 addr,u32 * val)436c92544dSBjoern A. Zeeb mt76_wmac_spi_read(struct mt7915_dev *dev, u8 adie, u32 addr, u32 *val)
446c92544dSBjoern A. Zeeb {
456c92544dSBjoern A. Zeeb int ret;
466c92544dSBjoern A. Zeeb u32 cur;
476c92544dSBjoern A. Zeeb
486c92544dSBjoern A. Zeeb ret = read_poll_timeout(mt76_rr, cur, !(cur & MT_TOP_SPI_POLLING_BIT),
496c92544dSBjoern A. Zeeb USEC_PER_MSEC, 50 * USEC_PER_MSEC, false,
506c92544dSBjoern A. Zeeb dev, MT_TOP_SPI_BUSY_CR(adie));
516c92544dSBjoern A. Zeeb if (ret)
526c92544dSBjoern A. Zeeb return ret;
536c92544dSBjoern A. Zeeb
546c92544dSBjoern A. Zeeb mt76_wr(dev, MT_TOP_SPI_ADDR_CR(adie),
556c92544dSBjoern A. Zeeb MT_TOP_SPI_READ_ADDR_FORMAT | addr);
566c92544dSBjoern A. Zeeb mt76_wr(dev, MT_TOP_SPI_WRITE_DATA_CR(adie), 0);
576c92544dSBjoern A. Zeeb
586c92544dSBjoern A. Zeeb ret = read_poll_timeout(mt76_rr, cur, !(cur & MT_TOP_SPI_POLLING_BIT),
596c92544dSBjoern A. Zeeb USEC_PER_MSEC, 50 * USEC_PER_MSEC, false,
606c92544dSBjoern A. Zeeb dev, MT_TOP_SPI_BUSY_CR(adie));
616c92544dSBjoern A. Zeeb if (ret)
626c92544dSBjoern A. Zeeb return ret;
636c92544dSBjoern A. Zeeb
646c92544dSBjoern A. Zeeb *val = mt76_rr(dev, MT_TOP_SPI_READ_DATA_CR(adie));
656c92544dSBjoern A. Zeeb
666c92544dSBjoern A. Zeeb return 0;
676c92544dSBjoern A. Zeeb }
686c92544dSBjoern A. Zeeb
696c92544dSBjoern A. Zeeb static int
mt76_wmac_spi_write(struct mt7915_dev * dev,u8 adie,u32 addr,u32 val)706c92544dSBjoern A. Zeeb mt76_wmac_spi_write(struct mt7915_dev *dev, u8 adie, u32 addr, u32 val)
716c92544dSBjoern A. Zeeb {
726c92544dSBjoern A. Zeeb int ret;
736c92544dSBjoern A. Zeeb u32 cur;
746c92544dSBjoern A. Zeeb
756c92544dSBjoern A. Zeeb ret = read_poll_timeout(mt76_rr, cur, !(cur & MT_TOP_SPI_POLLING_BIT),
766c92544dSBjoern A. Zeeb USEC_PER_MSEC, 50 * USEC_PER_MSEC, false,
776c92544dSBjoern A. Zeeb dev, MT_TOP_SPI_BUSY_CR(adie));
786c92544dSBjoern A. Zeeb if (ret)
796c92544dSBjoern A. Zeeb return ret;
806c92544dSBjoern A. Zeeb
816c92544dSBjoern A. Zeeb mt76_wr(dev, MT_TOP_SPI_ADDR_CR(adie),
826c92544dSBjoern A. Zeeb MT_TOP_SPI_WRITE_ADDR_FORMAT | addr);
836c92544dSBjoern A. Zeeb mt76_wr(dev, MT_TOP_SPI_WRITE_DATA_CR(adie), val);
846c92544dSBjoern A. Zeeb
856c92544dSBjoern A. Zeeb return read_poll_timeout(mt76_rr, cur, !(cur & MT_TOP_SPI_POLLING_BIT),
866c92544dSBjoern A. Zeeb USEC_PER_MSEC, 50 * USEC_PER_MSEC, false,
876c92544dSBjoern A. Zeeb dev, MT_TOP_SPI_BUSY_CR(adie));
886c92544dSBjoern A. Zeeb }
896c92544dSBjoern A. Zeeb
906c92544dSBjoern A. Zeeb static int
mt76_wmac_spi_rmw(struct mt7915_dev * dev,u8 adie,u32 addr,u32 mask,u32 val)916c92544dSBjoern A. Zeeb mt76_wmac_spi_rmw(struct mt7915_dev *dev, u8 adie,
926c92544dSBjoern A. Zeeb u32 addr, u32 mask, u32 val)
936c92544dSBjoern A. Zeeb {
946c92544dSBjoern A. Zeeb u32 cur, ret;
956c92544dSBjoern A. Zeeb
966c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_read(dev, adie, addr, &cur);
976c92544dSBjoern A. Zeeb if (ret)
986c92544dSBjoern A. Zeeb return ret;
996c92544dSBjoern A. Zeeb
1006c92544dSBjoern A. Zeeb cur &= ~mask;
1016c92544dSBjoern A. Zeeb cur |= val;
1026c92544dSBjoern A. Zeeb
1036c92544dSBjoern A. Zeeb return mt76_wmac_spi_write(dev, adie, addr, cur);
1046c92544dSBjoern A. Zeeb }
1056c92544dSBjoern A. Zeeb
1066c92544dSBjoern A. Zeeb static int
mt7986_wmac_adie_efuse_read(struct mt7915_dev * dev,u8 adie,u32 addr,u32 * data)1076c92544dSBjoern A. Zeeb mt7986_wmac_adie_efuse_read(struct mt7915_dev *dev, u8 adie,
1086c92544dSBjoern A. Zeeb u32 addr, u32 *data)
1096c92544dSBjoern A. Zeeb {
1106c92544dSBjoern A. Zeeb int ret, temp;
1116c92544dSBjoern A. Zeeb u32 val, mask;
1126c92544dSBjoern A. Zeeb
1136c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, MT_ADIE_EFUSE_CFG,
1146c92544dSBjoern A. Zeeb MT_ADIE_EFUSE_CTRL_MASK);
1156c92544dSBjoern A. Zeeb if (ret)
1166c92544dSBjoern A. Zeeb return ret;
1176c92544dSBjoern A. Zeeb
1186c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_rmw(dev, adie, MT_ADIE_EFUSE2_CTRL, BIT(30), 0x0);
1196c92544dSBjoern A. Zeeb if (ret)
1206c92544dSBjoern A. Zeeb return ret;
1216c92544dSBjoern A. Zeeb
1226c92544dSBjoern A. Zeeb mask = (MT_ADIE_EFUSE_MODE_MASK | MT_ADIE_EFUSE_ADDR_MASK |
1236c92544dSBjoern A. Zeeb MT_ADIE_EFUSE_KICK_MASK);
1246c92544dSBjoern A. Zeeb val = FIELD_PREP(MT_ADIE_EFUSE_MODE_MASK, 0) |
1256c92544dSBjoern A. Zeeb FIELD_PREP(MT_ADIE_EFUSE_ADDR_MASK, addr) |
1266c92544dSBjoern A. Zeeb FIELD_PREP(MT_ADIE_EFUSE_KICK_MASK, 1);
1276c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_rmw(dev, adie, MT_ADIE_EFUSE2_CTRL, mask, val);
1286c92544dSBjoern A. Zeeb if (ret)
1296c92544dSBjoern A. Zeeb return ret;
1306c92544dSBjoern A. Zeeb
1316c92544dSBjoern A. Zeeb ret = read_poll_timeout(mt76_wmac_spi_read, temp,
1326c92544dSBjoern A. Zeeb !temp && !FIELD_GET(MT_ADIE_EFUSE_KICK_MASK, val),
1336c92544dSBjoern A. Zeeb USEC_PER_MSEC, 50 * USEC_PER_MSEC, false,
1346c92544dSBjoern A. Zeeb dev, adie, MT_ADIE_EFUSE2_CTRL, &val);
1356c92544dSBjoern A. Zeeb if (ret)
1366c92544dSBjoern A. Zeeb return ret;
1376c92544dSBjoern A. Zeeb
1386c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_read(dev, adie, MT_ADIE_EFUSE2_CTRL, &val);
1396c92544dSBjoern A. Zeeb if (ret)
1406c92544dSBjoern A. Zeeb return ret;
1416c92544dSBjoern A. Zeeb
1426c92544dSBjoern A. Zeeb if (FIELD_GET(MT_ADIE_EFUSE_VALID_MASK, val) == 1)
1436c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_read(dev, adie, MT_ADIE_EFUSE_RDATA0,
1446c92544dSBjoern A. Zeeb data);
1456c92544dSBjoern A. Zeeb
1466c92544dSBjoern A. Zeeb return ret;
1476c92544dSBjoern A. Zeeb }
1486c92544dSBjoern A. Zeeb
mt76_wmac_spi_lock(struct mt7915_dev * dev)1496c92544dSBjoern A. Zeeb static inline void mt76_wmac_spi_lock(struct mt7915_dev *dev)
1506c92544dSBjoern A. Zeeb {
1516c92544dSBjoern A. Zeeb u32 cur;
1526c92544dSBjoern A. Zeeb
1536c92544dSBjoern A. Zeeb read_poll_timeout(mt76_rr, cur,
1546c92544dSBjoern A. Zeeb FIELD_GET(MT_SEMA_RFSPI_STATUS_MASK, cur),
1556c92544dSBjoern A. Zeeb 1000, 1000 * MSEC_PER_SEC, false, dev,
1566c92544dSBjoern A. Zeeb MT_SEMA_RFSPI_STATUS);
1576c92544dSBjoern A. Zeeb }
1586c92544dSBjoern A. Zeeb
mt76_wmac_spi_unlock(struct mt7915_dev * dev)1596c92544dSBjoern A. Zeeb static inline void mt76_wmac_spi_unlock(struct mt7915_dev *dev)
1606c92544dSBjoern A. Zeeb {
1616c92544dSBjoern A. Zeeb mt76_wr(dev, MT_SEMA_RFSPI_RELEASE, 1);
1626c92544dSBjoern A. Zeeb }
1636c92544dSBjoern A. Zeeb
mt76_wmac_rmw(void __iomem * base,u32 offset,u32 mask,u32 val)1646c92544dSBjoern A. Zeeb static u32 mt76_wmac_rmw(void __iomem *base, u32 offset, u32 mask, u32 val)
1656c92544dSBjoern A. Zeeb {
1666c92544dSBjoern A. Zeeb val |= readl(base + offset) & ~mask;
1676c92544dSBjoern A. Zeeb writel(val, base + offset);
1686c92544dSBjoern A. Zeeb
1696c92544dSBjoern A. Zeeb return val;
1706c92544dSBjoern A. Zeeb }
1716c92544dSBjoern A. Zeeb
mt798x_wmac_check_adie_type(struct mt7915_dev * dev)172*cbb3ec25SBjoern A. Zeeb static u8 mt798x_wmac_check_adie_type(struct mt7915_dev *dev)
1736c92544dSBjoern A. Zeeb {
1746c92544dSBjoern A. Zeeb u32 val;
1756c92544dSBjoern A. Zeeb
176*cbb3ec25SBjoern A. Zeeb /* Only DBDC A-die is used with MT7981 */
177*cbb3ec25SBjoern A. Zeeb if (is_mt7981(&dev->mt76))
178*cbb3ec25SBjoern A. Zeeb return ADIE_DBDC;
179*cbb3ec25SBjoern A. Zeeb
1806c92544dSBjoern A. Zeeb val = readl(dev->sku + MT_TOP_POS_SKU);
1816c92544dSBjoern A. Zeeb
1826c92544dSBjoern A. Zeeb return FIELD_GET(MT_TOP_POS_SKU_ADIE_DBDC_MASK, val);
1836c92544dSBjoern A. Zeeb }
1846c92544dSBjoern A. Zeeb
mt7986_wmac_consys_reset(struct mt7915_dev * dev,bool enable)1856c92544dSBjoern A. Zeeb static int mt7986_wmac_consys_reset(struct mt7915_dev *dev, bool enable)
1866c92544dSBjoern A. Zeeb {
1876c92544dSBjoern A. Zeeb if (!enable)
1886c92544dSBjoern A. Zeeb return reset_control_assert(dev->rstc);
1896c92544dSBjoern A. Zeeb
1906c92544dSBjoern A. Zeeb mt76_wmac_rmw(dev->sku, MT_TOP_POS_FAST_CTRL,
1916c92544dSBjoern A. Zeeb MT_TOP_POS_FAST_EN_MASK,
1926c92544dSBjoern A. Zeeb FIELD_PREP(MT_TOP_POS_FAST_EN_MASK, 0x1));
1936c92544dSBjoern A. Zeeb
1946c92544dSBjoern A. Zeeb return reset_control_deassert(dev->rstc);
1956c92544dSBjoern A. Zeeb }
1966c92544dSBjoern A. Zeeb
mt7986_wmac_gpio_setup(struct mt7915_dev * dev)1976c92544dSBjoern A. Zeeb static int mt7986_wmac_gpio_setup(struct mt7915_dev *dev)
1986c92544dSBjoern A. Zeeb {
1996c92544dSBjoern A. Zeeb struct pinctrl_state *state;
2006c92544dSBjoern A. Zeeb struct pinctrl *pinctrl;
2016c92544dSBjoern A. Zeeb int ret;
2026c92544dSBjoern A. Zeeb u8 type;
2036c92544dSBjoern A. Zeeb
204*cbb3ec25SBjoern A. Zeeb type = mt798x_wmac_check_adie_type(dev);
2056c92544dSBjoern A. Zeeb pinctrl = devm_pinctrl_get(dev->mt76.dev);
2066c92544dSBjoern A. Zeeb if (IS_ERR(pinctrl))
2076c92544dSBjoern A. Zeeb return PTR_ERR(pinctrl);
2086c92544dSBjoern A. Zeeb
2096c92544dSBjoern A. Zeeb switch (type) {
2106c92544dSBjoern A. Zeeb case ADIE_SB:
2116c92544dSBjoern A. Zeeb state = pinctrl_lookup_state(pinctrl, "default");
2126c92544dSBjoern A. Zeeb if (IS_ERR_OR_NULL(state))
2136c92544dSBjoern A. Zeeb return -EINVAL;
2146c92544dSBjoern A. Zeeb break;
2156c92544dSBjoern A. Zeeb case ADIE_DBDC:
2166c92544dSBjoern A. Zeeb state = pinctrl_lookup_state(pinctrl, "dbdc");
2176c92544dSBjoern A. Zeeb if (IS_ERR_OR_NULL(state))
2186c92544dSBjoern A. Zeeb return -EINVAL;
2196c92544dSBjoern A. Zeeb break;
2206c92544dSBjoern A. Zeeb default:
2216c92544dSBjoern A. Zeeb return -EINVAL;
2226c92544dSBjoern A. Zeeb }
2236c92544dSBjoern A. Zeeb
2246c92544dSBjoern A. Zeeb ret = pinctrl_select_state(pinctrl, state);
2256c92544dSBjoern A. Zeeb if (ret)
2266c92544dSBjoern A. Zeeb return ret;
2276c92544dSBjoern A. Zeeb
2286c92544dSBjoern A. Zeeb usleep_range(500, 1000);
2296c92544dSBjoern A. Zeeb
2306c92544dSBjoern A. Zeeb return 0;
2316c92544dSBjoern A. Zeeb }
2326c92544dSBjoern A. Zeeb
mt7986_wmac_consys_lockup(struct mt7915_dev * dev,bool enable)2336c92544dSBjoern A. Zeeb static int mt7986_wmac_consys_lockup(struct mt7915_dev *dev, bool enable)
2346c92544dSBjoern A. Zeeb {
2356c92544dSBjoern A. Zeeb int ret;
2366c92544dSBjoern A. Zeeb u32 cur;
2376c92544dSBjoern A. Zeeb
2386c92544dSBjoern A. Zeeb mt76_wmac_rmw(dev->dcm, MT_INFRACFG_AP2CONN_SLPPROT,
2396c92544dSBjoern A. Zeeb MT_INFRACFG_RX_EN_MASK,
2406c92544dSBjoern A. Zeeb FIELD_PREP(MT_INFRACFG_RX_EN_MASK, enable));
2416c92544dSBjoern A. Zeeb ret = read_poll_timeout(readl, cur, !(cur & MT_INFRACFG_RX_EN_MASK),
2426c92544dSBjoern A. Zeeb USEC_PER_MSEC, 50 * USEC_PER_MSEC, false,
2436c92544dSBjoern A. Zeeb dev->dcm + MT_INFRACFG_AP2CONN_SLPPROT);
2446c92544dSBjoern A. Zeeb if (ret)
2456c92544dSBjoern A. Zeeb return ret;
2466c92544dSBjoern A. Zeeb
2476c92544dSBjoern A. Zeeb mt76_wmac_rmw(dev->dcm, MT_INFRACFG_AP2CONN_SLPPROT,
2486c92544dSBjoern A. Zeeb MT_INFRACFG_TX_EN_MASK,
2496c92544dSBjoern A. Zeeb FIELD_PREP(MT_INFRACFG_TX_EN_MASK, enable));
2506c92544dSBjoern A. Zeeb ret = read_poll_timeout(readl, cur, !(cur & MT_INFRACFG_TX_RDY_MASK),
2516c92544dSBjoern A. Zeeb USEC_PER_MSEC, 50 * USEC_PER_MSEC, false,
2526c92544dSBjoern A. Zeeb dev->dcm + MT_INFRACFG_AP2CONN_SLPPROT);
2536c92544dSBjoern A. Zeeb if (ret)
2546c92544dSBjoern A. Zeeb return ret;
2556c92544dSBjoern A. Zeeb
2566c92544dSBjoern A. Zeeb mt76_wmac_rmw(dev->dcm, MT_INFRACFG_CONN2AP_SLPPROT,
2576c92544dSBjoern A. Zeeb MT_INFRACFG_RX_EN_MASK,
2586c92544dSBjoern A. Zeeb FIELD_PREP(MT_INFRACFG_RX_EN_MASK, enable));
2596c92544dSBjoern A. Zeeb mt76_wmac_rmw(dev->dcm, MT_INFRACFG_CONN2AP_SLPPROT,
2606c92544dSBjoern A. Zeeb MT_INFRACFG_TX_EN_MASK,
2616c92544dSBjoern A. Zeeb FIELD_PREP(MT_INFRACFG_TX_EN_MASK, enable));
2626c92544dSBjoern A. Zeeb
2636c92544dSBjoern A. Zeeb return 0;
2646c92544dSBjoern A. Zeeb }
2656c92544dSBjoern A. Zeeb
mt798x_wmac_coninfra_check(struct mt7915_dev * dev)266*cbb3ec25SBjoern A. Zeeb static int mt798x_wmac_coninfra_check(struct mt7915_dev *dev)
2676c92544dSBjoern A. Zeeb {
2686c92544dSBjoern A. Zeeb u32 cur;
269*cbb3ec25SBjoern A. Zeeb u32 con_infra_version;
2706c92544dSBjoern A. Zeeb
271*cbb3ec25SBjoern A. Zeeb if (is_mt7981(&dev->mt76)) {
272*cbb3ec25SBjoern A. Zeeb con_infra_version = MT7981_CON_INFRA_VERSION;
273*cbb3ec25SBjoern A. Zeeb } else if (is_mt7986(&dev->mt76)) {
274*cbb3ec25SBjoern A. Zeeb con_infra_version = MT7986_CON_INFRA_VERSION;
275*cbb3ec25SBjoern A. Zeeb } else {
276*cbb3ec25SBjoern A. Zeeb WARN_ON(1);
277*cbb3ec25SBjoern A. Zeeb return -EINVAL;
278*cbb3ec25SBjoern A. Zeeb }
279*cbb3ec25SBjoern A. Zeeb
280*cbb3ec25SBjoern A. Zeeb return read_poll_timeout(mt76_rr, cur, (cur == con_infra_version),
2816c92544dSBjoern A. Zeeb USEC_PER_MSEC, 50 * USEC_PER_MSEC,
2826c92544dSBjoern A. Zeeb false, dev, MT_CONN_INFRA_BASE);
2836c92544dSBjoern A. Zeeb }
2846c92544dSBjoern A. Zeeb
mt798x_wmac_coninfra_setup(struct mt7915_dev * dev)285*cbb3ec25SBjoern A. Zeeb static int mt798x_wmac_coninfra_setup(struct mt7915_dev *dev)
2866c92544dSBjoern A. Zeeb {
2876c92544dSBjoern A. Zeeb struct device *pdev = dev->mt76.dev;
2886c92544dSBjoern A. Zeeb struct reserved_mem *rmem;
2896c92544dSBjoern A. Zeeb struct device_node *np;
2906c92544dSBjoern A. Zeeb u32 val;
2916c92544dSBjoern A. Zeeb
2926c92544dSBjoern A. Zeeb np = of_parse_phandle(pdev->of_node, "memory-region", 0);
2936c92544dSBjoern A. Zeeb if (!np)
2946c92544dSBjoern A. Zeeb return -EINVAL;
2956c92544dSBjoern A. Zeeb
2966c92544dSBjoern A. Zeeb rmem = of_reserved_mem_lookup(np);
297*cbb3ec25SBjoern A. Zeeb of_node_put(np);
2986c92544dSBjoern A. Zeeb if (!rmem)
2996c92544dSBjoern A. Zeeb return -EINVAL;
3006c92544dSBjoern A. Zeeb
3016c92544dSBjoern A. Zeeb val = (rmem->base >> 16) & MT_TOP_MCU_EMI_BASE_MASK;
3026c92544dSBjoern A. Zeeb
303*cbb3ec25SBjoern A. Zeeb if (is_mt7986(&dev->mt76)) {
3046c92544dSBjoern A. Zeeb /* Set conninfra subsys PLL check */
3056c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_INFRA_CKGEN_BUS,
3066c92544dSBjoern A. Zeeb MT_INFRA_CKGEN_BUS_RDY_SEL_MASK, 0x1);
3076c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_INFRA_CKGEN_BUS,
3086c92544dSBjoern A. Zeeb MT_INFRA_CKGEN_BUS_RDY_SEL_MASK, 0x1);
309*cbb3ec25SBjoern A. Zeeb }
3106c92544dSBjoern A. Zeeb
3116c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_TOP_MCU_EMI_BASE,
3126c92544dSBjoern A. Zeeb MT_TOP_MCU_EMI_BASE_MASK, val);
3136c92544dSBjoern A. Zeeb
314*cbb3ec25SBjoern A. Zeeb if (is_mt7981(&dev->mt76)) {
315*cbb3ec25SBjoern A. Zeeb mt76_rmw_field(dev, MT_TOP_WF_AP_PERI_BASE,
316*cbb3ec25SBjoern A. Zeeb MT_TOP_WF_AP_PERI_BASE_MASK, 0x300d0000 >> 16);
317*cbb3ec25SBjoern A. Zeeb
318*cbb3ec25SBjoern A. Zeeb mt76_rmw_field(dev, MT_TOP_EFUSE_BASE,
319*cbb3ec25SBjoern A. Zeeb MT_TOP_EFUSE_BASE_MASK, 0x11f20000 >> 16);
320*cbb3ec25SBjoern A. Zeeb }
321*cbb3ec25SBjoern A. Zeeb
3226c92544dSBjoern A. Zeeb mt76_wr(dev, MT_INFRA_BUS_EMI_START, rmem->base);
3236c92544dSBjoern A. Zeeb mt76_wr(dev, MT_INFRA_BUS_EMI_END, rmem->size);
3246c92544dSBjoern A. Zeeb
3256c92544dSBjoern A. Zeeb mt76_rr(dev, MT_CONN_INFRA_EFUSE);
3266c92544dSBjoern A. Zeeb
3276c92544dSBjoern A. Zeeb /* Set conninfra sysram */
3286c92544dSBjoern A. Zeeb mt76_wr(dev, MT_TOP_RGU_SYSRAM_PDN, 0);
3296c92544dSBjoern A. Zeeb mt76_wr(dev, MT_TOP_RGU_SYSRAM_SLP, 1);
3306c92544dSBjoern A. Zeeb
3316c92544dSBjoern A. Zeeb return 0;
3326c92544dSBjoern A. Zeeb }
3336c92544dSBjoern A. Zeeb
mt798x_wmac_sku_setup(struct mt7915_dev * dev,u32 * adie_type)334*cbb3ec25SBjoern A. Zeeb static int mt798x_wmac_sku_setup(struct mt7915_dev *dev, u32 *adie_type)
3356c92544dSBjoern A. Zeeb {
3366c92544dSBjoern A. Zeeb int ret;
337*cbb3ec25SBjoern A. Zeeb u32 adie_main = 0, adie_ext = 0;
3386c92544dSBjoern A. Zeeb
3396c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_CONN_INFRA_ADIE_RESET,
3406c92544dSBjoern A. Zeeb MT_CONN_INFRA_ADIE1_RESET_MASK, 0x1);
341*cbb3ec25SBjoern A. Zeeb
342*cbb3ec25SBjoern A. Zeeb if (is_mt7986(&dev->mt76)) {
3436c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_CONN_INFRA_ADIE_RESET,
3446c92544dSBjoern A. Zeeb MT_CONN_INFRA_ADIE2_RESET_MASK, 0x1);
345*cbb3ec25SBjoern A. Zeeb }
3466c92544dSBjoern A. Zeeb
3476c92544dSBjoern A. Zeeb mt76_wmac_spi_lock(dev);
3486c92544dSBjoern A. Zeeb
3496c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_read(dev, 0, MT_ADIE_CHIP_ID, &adie_main);
3506c92544dSBjoern A. Zeeb if (ret)
3516c92544dSBjoern A. Zeeb goto out;
3526c92544dSBjoern A. Zeeb
353*cbb3ec25SBjoern A. Zeeb if (is_mt7986(&dev->mt76)) {
3546c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_read(dev, 1, MT_ADIE_CHIP_ID, &adie_ext);
3556c92544dSBjoern A. Zeeb if (ret)
3566c92544dSBjoern A. Zeeb goto out;
357*cbb3ec25SBjoern A. Zeeb }
3586c92544dSBjoern A. Zeeb
3596c92544dSBjoern A. Zeeb *adie_type = FIELD_GET(MT_ADIE_CHIP_ID_MASK, adie_main) |
3606c92544dSBjoern A. Zeeb (MT_ADIE_CHIP_ID_MASK & adie_ext);
3616c92544dSBjoern A. Zeeb
3626c92544dSBjoern A. Zeeb out:
3636c92544dSBjoern A. Zeeb mt76_wmac_spi_unlock(dev);
3646c92544dSBjoern A. Zeeb
3656c92544dSBjoern A. Zeeb return 0;
3666c92544dSBjoern A. Zeeb }
3676c92544dSBjoern A. Zeeb
mt7986_adie_idx(u8 adie,u32 adie_type)3686c92544dSBjoern A. Zeeb static inline u16 mt7986_adie_idx(u8 adie, u32 adie_type)
3696c92544dSBjoern A. Zeeb {
3706c92544dSBjoern A. Zeeb if (adie == 0)
3716c92544dSBjoern A. Zeeb return u32_get_bits(adie_type, MT_ADIE_IDX0);
3726c92544dSBjoern A. Zeeb else
3736c92544dSBjoern A. Zeeb return u32_get_bits(adie_type, MT_ADIE_IDX1);
3746c92544dSBjoern A. Zeeb }
3756c92544dSBjoern A. Zeeb
is_7975(struct mt7915_dev * dev,u8 adie,u32 adie_type)3766c92544dSBjoern A. Zeeb static inline bool is_7975(struct mt7915_dev *dev, u8 adie, u32 adie_type)
3776c92544dSBjoern A. Zeeb {
3786c92544dSBjoern A. Zeeb return mt7986_adie_idx(adie, adie_type) == 0x7975;
3796c92544dSBjoern A. Zeeb }
3806c92544dSBjoern A. Zeeb
is_7976(struct mt7915_dev * dev,u8 adie,u32 adie_type)3816c92544dSBjoern A. Zeeb static inline bool is_7976(struct mt7915_dev *dev, u8 adie, u32 adie_type)
3826c92544dSBjoern A. Zeeb {
3836c92544dSBjoern A. Zeeb return mt7986_adie_idx(adie, adie_type) == 0x7976;
3846c92544dSBjoern A. Zeeb }
3856c92544dSBjoern A. Zeeb
mt7986_wmac_adie_thermal_cal(struct mt7915_dev * dev,u8 adie)3866c92544dSBjoern A. Zeeb static int mt7986_wmac_adie_thermal_cal(struct mt7915_dev *dev, u8 adie)
3876c92544dSBjoern A. Zeeb {
3886c92544dSBjoern A. Zeeb int ret;
3896c92544dSBjoern A. Zeeb u32 data, val;
3906c92544dSBjoern A. Zeeb
3916c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_efuse_read(dev, adie, MT_ADIE_THADC_ANALOG,
3926c92544dSBjoern A. Zeeb &data);
3936c92544dSBjoern A. Zeeb if (ret || FIELD_GET(MT_ADIE_ANA_EN_MASK, data)) {
3946c92544dSBjoern A. Zeeb val = FIELD_GET(MT_ADIE_VRPI_SEL_EFUSE_MASK, data);
3956c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_rmw(dev, adie, MT_ADIE_RG_TOP_THADC_BG,
3966c92544dSBjoern A. Zeeb MT_ADIE_VRPI_SEL_CR_MASK,
3976c92544dSBjoern A. Zeeb FIELD_PREP(MT_ADIE_VRPI_SEL_CR_MASK, val));
3986c92544dSBjoern A. Zeeb if (ret)
3996c92544dSBjoern A. Zeeb return ret;
4006c92544dSBjoern A. Zeeb
4016c92544dSBjoern A. Zeeb val = FIELD_GET(MT_ADIE_PGA_GAIN_EFUSE_MASK, data);
4026c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_rmw(dev, adie, MT_ADIE_RG_TOP_THADC,
4036c92544dSBjoern A. Zeeb MT_ADIE_PGA_GAIN_MASK,
4046c92544dSBjoern A. Zeeb FIELD_PREP(MT_ADIE_PGA_GAIN_MASK, val));
4056c92544dSBjoern A. Zeeb if (ret)
4066c92544dSBjoern A. Zeeb return ret;
4076c92544dSBjoern A. Zeeb }
4086c92544dSBjoern A. Zeeb
4096c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_efuse_read(dev, adie, MT_ADIE_THADC_SLOP,
4106c92544dSBjoern A. Zeeb &data);
4116c92544dSBjoern A. Zeeb if (ret || FIELD_GET(MT_ADIE_ANA_EN_MASK, data)) {
4126c92544dSBjoern A. Zeeb val = FIELD_GET(MT_ADIE_LDO_CTRL_EFUSE_MASK, data);
4136c92544dSBjoern A. Zeeb
4146c92544dSBjoern A. Zeeb return mt76_wmac_spi_rmw(dev, adie, MT_ADIE_RG_TOP_THADC,
4156c92544dSBjoern A. Zeeb MT_ADIE_LDO_CTRL_MASK,
4166c92544dSBjoern A. Zeeb FIELD_PREP(MT_ADIE_LDO_CTRL_MASK, val));
4176c92544dSBjoern A. Zeeb }
4186c92544dSBjoern A. Zeeb
4196c92544dSBjoern A. Zeeb return 0;
4206c92544dSBjoern A. Zeeb }
4216c92544dSBjoern A. Zeeb
4226c92544dSBjoern A. Zeeb static int
mt7986_read_efuse_xo_trim_7976(struct mt7915_dev * dev,u8 adie,bool is_40m,int * result)4236c92544dSBjoern A. Zeeb mt7986_read_efuse_xo_trim_7976(struct mt7915_dev *dev, u8 adie,
4246c92544dSBjoern A. Zeeb bool is_40m, int *result)
4256c92544dSBjoern A. Zeeb {
4266c92544dSBjoern A. Zeeb int ret;
4276c92544dSBjoern A. Zeeb u32 data, addr;
4286c92544dSBjoern A. Zeeb
4296c92544dSBjoern A. Zeeb addr = is_40m ? MT_ADIE_XTAL_AXM_40M_OSC : MT_ADIE_XTAL_AXM_80M_OSC;
4306c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_efuse_read(dev, adie, addr, &data);
4316c92544dSBjoern A. Zeeb if (ret)
4326c92544dSBjoern A. Zeeb return ret;
4336c92544dSBjoern A. Zeeb
4346c92544dSBjoern A. Zeeb if (!FIELD_GET(MT_ADIE_XO_TRIM_EN_MASK, data)) {
4356c92544dSBjoern A. Zeeb *result = 64;
4366c92544dSBjoern A. Zeeb } else {
4376c92544dSBjoern A. Zeeb *result = FIELD_GET(MT_ADIE_TRIM_MASK, data);
4386c92544dSBjoern A. Zeeb addr = is_40m ? MT_ADIE_XTAL_TRIM1_40M_OSC :
4396c92544dSBjoern A. Zeeb MT_ADIE_XTAL_TRIM1_80M_OSC;
4406c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_efuse_read(dev, adie, addr, &data);
4416c92544dSBjoern A. Zeeb if (ret)
4426c92544dSBjoern A. Zeeb return ret;
4436c92544dSBjoern A. Zeeb
4446c92544dSBjoern A. Zeeb if (FIELD_GET(MT_ADIE_XO_TRIM_EN_MASK, data) &&
4456c92544dSBjoern A. Zeeb FIELD_GET(MT_ADIE_XTAL_DECREASE_MASK, data))
4466c92544dSBjoern A. Zeeb *result -= FIELD_GET(MT_ADIE_EFUSE_TRIM_MASK, data);
4476c92544dSBjoern A. Zeeb else if (FIELD_GET(MT_ADIE_XO_TRIM_EN_MASK, data))
4486c92544dSBjoern A. Zeeb *result += FIELD_GET(MT_ADIE_EFUSE_TRIM_MASK, data);
4496c92544dSBjoern A. Zeeb
4506c92544dSBjoern A. Zeeb *result = max(0, min(127, *result));
4516c92544dSBjoern A. Zeeb }
4526c92544dSBjoern A. Zeeb
4536c92544dSBjoern A. Zeeb return 0;
4546c92544dSBjoern A. Zeeb }
4556c92544dSBjoern A. Zeeb
mt7986_wmac_adie_xtal_trim_7976(struct mt7915_dev * dev,u8 adie)4566c92544dSBjoern A. Zeeb static int mt7986_wmac_adie_xtal_trim_7976(struct mt7915_dev *dev, u8 adie)
4576c92544dSBjoern A. Zeeb {
4586c92544dSBjoern A. Zeeb int ret, trim_80m, trim_40m;
4596c92544dSBjoern A. Zeeb u32 data, val, mode;
4606c92544dSBjoern A. Zeeb
4616c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_efuse_read(dev, adie, MT_ADIE_XO_TRIM_FLOW,
4626c92544dSBjoern A. Zeeb &data);
4636c92544dSBjoern A. Zeeb if (ret || !FIELD_GET(BIT(1), data))
4646c92544dSBjoern A. Zeeb return 0;
4656c92544dSBjoern A. Zeeb
4666c92544dSBjoern A. Zeeb ret = mt7986_read_efuse_xo_trim_7976(dev, adie, false, &trim_80m);
4676c92544dSBjoern A. Zeeb if (ret)
4686c92544dSBjoern A. Zeeb return ret;
4696c92544dSBjoern A. Zeeb
4706c92544dSBjoern A. Zeeb ret = mt7986_read_efuse_xo_trim_7976(dev, adie, true, &trim_40m);
4716c92544dSBjoern A. Zeeb if (ret)
4726c92544dSBjoern A. Zeeb return ret;
4736c92544dSBjoern A. Zeeb
4746c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_read(dev, adie, MT_ADIE_RG_STRAP_PIN_IN, &val);
4756c92544dSBjoern A. Zeeb if (ret)
4766c92544dSBjoern A. Zeeb return ret;
4776c92544dSBjoern A. Zeeb
4786c92544dSBjoern A. Zeeb mode = FIELD_PREP(GENMASK(6, 4), val);
4796c92544dSBjoern A. Zeeb if (!mode || mode == 0x2) {
4806c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_rmw(dev, adie, MT_ADIE_XTAL_C1,
4816c92544dSBjoern A. Zeeb GENMASK(31, 24),
4826c92544dSBjoern A. Zeeb FIELD_PREP(GENMASK(31, 24), trim_80m));
4836c92544dSBjoern A. Zeeb if (ret)
4846c92544dSBjoern A. Zeeb return ret;
4856c92544dSBjoern A. Zeeb
4866c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_rmw(dev, adie, MT_ADIE_XTAL_C2,
4876c92544dSBjoern A. Zeeb GENMASK(31, 24),
4886c92544dSBjoern A. Zeeb FIELD_PREP(GENMASK(31, 24), trim_80m));
4896c92544dSBjoern A. Zeeb } else if (mode == 0x3 || mode == 0x4 || mode == 0x6) {
4906c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_rmw(dev, adie, MT_ADIE_XTAL_C1,
4916c92544dSBjoern A. Zeeb GENMASK(23, 16),
4926c92544dSBjoern A. Zeeb FIELD_PREP(GENMASK(23, 16), trim_40m));
4936c92544dSBjoern A. Zeeb if (ret)
4946c92544dSBjoern A. Zeeb return ret;
4956c92544dSBjoern A. Zeeb
4966c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_rmw(dev, adie, MT_ADIE_XTAL_C2,
4976c92544dSBjoern A. Zeeb GENMASK(23, 16),
4986c92544dSBjoern A. Zeeb FIELD_PREP(GENMASK(23, 16), trim_40m));
4996c92544dSBjoern A. Zeeb }
5006c92544dSBjoern A. Zeeb
5016c92544dSBjoern A. Zeeb return ret;
5026c92544dSBjoern A. Zeeb }
5036c92544dSBjoern A. Zeeb
mt798x_wmac_adie_patch_7976(struct mt7915_dev * dev,u8 adie)504*cbb3ec25SBjoern A. Zeeb static int mt798x_wmac_adie_patch_7976(struct mt7915_dev *dev, u8 adie)
5056c92544dSBjoern A. Zeeb {
5066c92544dSBjoern A. Zeeb u32 id, version, rg_xo_01, rg_xo_03;
5076c92544dSBjoern A. Zeeb int ret;
5086c92544dSBjoern A. Zeeb
5096c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_read(dev, adie, MT_ADIE_CHIP_ID, &id);
5106c92544dSBjoern A. Zeeb if (ret)
5116c92544dSBjoern A. Zeeb return ret;
5126c92544dSBjoern A. Zeeb
5136c92544dSBjoern A. Zeeb version = FIELD_GET(MT_ADIE_VERSION_MASK, id);
5146c92544dSBjoern A. Zeeb
5156c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, MT_ADIE_RG_TOP_THADC, 0x4a563b00);
5166c92544dSBjoern A. Zeeb if (ret)
5176c92544dSBjoern A. Zeeb return ret;
5186c92544dSBjoern A. Zeeb
5196c92544dSBjoern A. Zeeb if (version == 0x8a00 || version == 0x8a10 || version == 0x8b00) {
5206c92544dSBjoern A. Zeeb rg_xo_01 = 0x1d59080f;
5216c92544dSBjoern A. Zeeb rg_xo_03 = 0x34c00fe0;
5226c92544dSBjoern A. Zeeb } else {
523*cbb3ec25SBjoern A. Zeeb if (is_mt7981(&dev->mt76)) {
524*cbb3ec25SBjoern A. Zeeb rg_xo_01 = 0x1959c80f;
525*cbb3ec25SBjoern A. Zeeb } else if (is_mt7986(&dev->mt76)) {
5266c92544dSBjoern A. Zeeb rg_xo_01 = 0x1959f80f;
527*cbb3ec25SBjoern A. Zeeb } else {
528*cbb3ec25SBjoern A. Zeeb WARN_ON(1);
529*cbb3ec25SBjoern A. Zeeb return -EINVAL;
530*cbb3ec25SBjoern A. Zeeb }
5316c92544dSBjoern A. Zeeb rg_xo_03 = 0x34d00fe0;
5326c92544dSBjoern A. Zeeb }
5336c92544dSBjoern A. Zeeb
5346c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, MT_ADIE_RG_XO_01, rg_xo_01);
5356c92544dSBjoern A. Zeeb if (ret)
5366c92544dSBjoern A. Zeeb return ret;
5376c92544dSBjoern A. Zeeb
5386c92544dSBjoern A. Zeeb return mt76_wmac_spi_write(dev, adie, MT_ADIE_RG_XO_03, rg_xo_03);
5396c92544dSBjoern A. Zeeb }
5406c92544dSBjoern A. Zeeb
5416c92544dSBjoern A. Zeeb static int
mt7986_read_efuse_xo_trim_7975(struct mt7915_dev * dev,u8 adie,u32 addr,u32 * result)5426c92544dSBjoern A. Zeeb mt7986_read_efuse_xo_trim_7975(struct mt7915_dev *dev, u8 adie,
5436c92544dSBjoern A. Zeeb u32 addr, u32 *result)
5446c92544dSBjoern A. Zeeb {
5456c92544dSBjoern A. Zeeb int ret;
5466c92544dSBjoern A. Zeeb u32 data;
5476c92544dSBjoern A. Zeeb
5486c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_efuse_read(dev, adie, addr, &data);
5496c92544dSBjoern A. Zeeb if (ret)
5506c92544dSBjoern A. Zeeb return ret;
5516c92544dSBjoern A. Zeeb
5526c92544dSBjoern A. Zeeb if ((data & MT_ADIE_XO_TRIM_EN_MASK)) {
5536c92544dSBjoern A. Zeeb if ((data & MT_ADIE_XTAL_DECREASE_MASK))
5546c92544dSBjoern A. Zeeb *result -= (data & MT_ADIE_EFUSE_TRIM_MASK);
5556c92544dSBjoern A. Zeeb else
5566c92544dSBjoern A. Zeeb *result += (data & MT_ADIE_EFUSE_TRIM_MASK);
5576c92544dSBjoern A. Zeeb
5586c92544dSBjoern A. Zeeb *result = (*result & MT_ADIE_TRIM_MASK);
5596c92544dSBjoern A. Zeeb }
5606c92544dSBjoern A. Zeeb
5616c92544dSBjoern A. Zeeb return 0;
5626c92544dSBjoern A. Zeeb }
5636c92544dSBjoern A. Zeeb
mt7986_wmac_adie_xtal_trim_7975(struct mt7915_dev * dev,u8 adie)5646c92544dSBjoern A. Zeeb static int mt7986_wmac_adie_xtal_trim_7975(struct mt7915_dev *dev, u8 adie)
5656c92544dSBjoern A. Zeeb {
5666c92544dSBjoern A. Zeeb int ret;
5676c92544dSBjoern A. Zeeb u32 data, result = 0, value;
5686c92544dSBjoern A. Zeeb
5696c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_efuse_read(dev, adie, MT_ADIE_7975_XTAL_EN,
5706c92544dSBjoern A. Zeeb &data);
5716c92544dSBjoern A. Zeeb if (ret || !(data & BIT(1)))
5726c92544dSBjoern A. Zeeb return 0;
5736c92544dSBjoern A. Zeeb
5746c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_efuse_read(dev, adie, MT_ADIE_7975_XTAL_CAL,
5756c92544dSBjoern A. Zeeb &data);
5766c92544dSBjoern A. Zeeb if (ret)
5776c92544dSBjoern A. Zeeb return ret;
5786c92544dSBjoern A. Zeeb
5796c92544dSBjoern A. Zeeb if (data & MT_ADIE_XO_TRIM_EN_MASK)
5806c92544dSBjoern A. Zeeb result = (data & MT_ADIE_TRIM_MASK);
5816c92544dSBjoern A. Zeeb
5826c92544dSBjoern A. Zeeb ret = mt7986_read_efuse_xo_trim_7975(dev, adie, MT_ADIE_7975_XO_TRIM2,
5836c92544dSBjoern A. Zeeb &result);
5846c92544dSBjoern A. Zeeb if (ret)
5856c92544dSBjoern A. Zeeb return ret;
5866c92544dSBjoern A. Zeeb
5876c92544dSBjoern A. Zeeb ret = mt7986_read_efuse_xo_trim_7975(dev, adie, MT_ADIE_7975_XO_TRIM3,
5886c92544dSBjoern A. Zeeb &result);
5896c92544dSBjoern A. Zeeb if (ret)
5906c92544dSBjoern A. Zeeb return ret;
5916c92544dSBjoern A. Zeeb
5926c92544dSBjoern A. Zeeb ret = mt7986_read_efuse_xo_trim_7975(dev, adie, MT_ADIE_7975_XO_TRIM4,
5936c92544dSBjoern A. Zeeb &result);
5946c92544dSBjoern A. Zeeb if (ret)
5956c92544dSBjoern A. Zeeb return ret;
5966c92544dSBjoern A. Zeeb
5976c92544dSBjoern A. Zeeb /* Update trim value to C1 and C2*/
5986c92544dSBjoern A. Zeeb value = FIELD_GET(MT_ADIE_7975_XO_CTRL2_C1_MASK, result) |
5996c92544dSBjoern A. Zeeb FIELD_GET(MT_ADIE_7975_XO_CTRL2_C2_MASK, result);
6006c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_rmw(dev, adie, MT_ADIE_7975_XO_CTRL2,
6016c92544dSBjoern A. Zeeb MT_ADIE_7975_XO_CTRL2_MASK, value);
6026c92544dSBjoern A. Zeeb if (ret)
6036c92544dSBjoern A. Zeeb return ret;
6046c92544dSBjoern A. Zeeb
6056c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_read(dev, adie, MT_ADIE_7975_XTAL, &value);
6066c92544dSBjoern A. Zeeb if (ret)
6076c92544dSBjoern A. Zeeb return ret;
6086c92544dSBjoern A. Zeeb
6096c92544dSBjoern A. Zeeb if (value & MT_ADIE_7975_XTAL_EN_MASK) {
6106c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_rmw(dev, adie, MT_ADIE_7975_XO_2,
6116c92544dSBjoern A. Zeeb MT_ADIE_7975_XO_2_FIX_EN, 0x0);
6126c92544dSBjoern A. Zeeb if (ret)
6136c92544dSBjoern A. Zeeb return ret;
6146c92544dSBjoern A. Zeeb }
6156c92544dSBjoern A. Zeeb
6166c92544dSBjoern A. Zeeb return mt76_wmac_spi_rmw(dev, adie, MT_ADIE_7975_XO_CTRL6,
6176c92544dSBjoern A. Zeeb MT_ADIE_7975_XO_CTRL6_MASK, 0x1);
6186c92544dSBjoern A. Zeeb }
6196c92544dSBjoern A. Zeeb
mt7986_wmac_adie_patch_7975(struct mt7915_dev * dev,u8 adie)6206c92544dSBjoern A. Zeeb static int mt7986_wmac_adie_patch_7975(struct mt7915_dev *dev, u8 adie)
6216c92544dSBjoern A. Zeeb {
6226c92544dSBjoern A. Zeeb int ret;
6236c92544dSBjoern A. Zeeb
6246c92544dSBjoern A. Zeeb /* disable CAL LDO and fine tune RFDIG LDO */
6256c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0x348, 0x00000002);
6266c92544dSBjoern A. Zeeb if (ret)
6276c92544dSBjoern A. Zeeb return ret;
6286c92544dSBjoern A. Zeeb
6296c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0x378, 0x00000002);
6306c92544dSBjoern A. Zeeb if (ret)
6316c92544dSBjoern A. Zeeb return ret;
6326c92544dSBjoern A. Zeeb
6336c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0x3a8, 0x00000002);
6346c92544dSBjoern A. Zeeb if (ret)
6356c92544dSBjoern A. Zeeb return ret;
6366c92544dSBjoern A. Zeeb
6376c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0x3d8, 0x00000002);
6386c92544dSBjoern A. Zeeb if (ret)
6396c92544dSBjoern A. Zeeb return ret;
6406c92544dSBjoern A. Zeeb
6416c92544dSBjoern A. Zeeb /* set CKA driving and filter */
6426c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0xa1c, 0x30000aaa);
6436c92544dSBjoern A. Zeeb if (ret)
6446c92544dSBjoern A. Zeeb return ret;
6456c92544dSBjoern A. Zeeb
6466c92544dSBjoern A. Zeeb /* set CKB LDO to 1.4V */
6476c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0xa84, 0x8470008a);
6486c92544dSBjoern A. Zeeb if (ret)
6496c92544dSBjoern A. Zeeb return ret;
6506c92544dSBjoern A. Zeeb
6516c92544dSBjoern A. Zeeb /* turn on SX0 LTBUF */
652*cbb3ec25SBjoern A. Zeeb if (is_mt7981(&dev->mt76)) {
653*cbb3ec25SBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0x074, 0x00000007);
654*cbb3ec25SBjoern A. Zeeb } else if (is_mt7986(&dev->mt76)) {
6556c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0x074, 0x00000002);
656*cbb3ec25SBjoern A. Zeeb } else {
657*cbb3ec25SBjoern A. Zeeb WARN_ON(1);
658*cbb3ec25SBjoern A. Zeeb return -EINVAL;
659*cbb3ec25SBjoern A. Zeeb }
660*cbb3ec25SBjoern A. Zeeb
6616c92544dSBjoern A. Zeeb if (ret)
6626c92544dSBjoern A. Zeeb return ret;
6636c92544dSBjoern A. Zeeb
6646c92544dSBjoern A. Zeeb /* CK_BUF_SW_EN = 1 (all buf in manual mode.) */
6656c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0xaa4, 0x01001fc0);
6666c92544dSBjoern A. Zeeb if (ret)
6676c92544dSBjoern A. Zeeb return ret;
6686c92544dSBjoern A. Zeeb
6696c92544dSBjoern A. Zeeb /* BT mode/WF normal mode 00000005 */
6706c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0x070, 0x00000005);
6716c92544dSBjoern A. Zeeb if (ret)
6726c92544dSBjoern A. Zeeb return ret;
6736c92544dSBjoern A. Zeeb
6746c92544dSBjoern A. Zeeb /* BG thermal sensor offset update */
6756c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0x344, 0x00000088);
6766c92544dSBjoern A. Zeeb if (ret)
6776c92544dSBjoern A. Zeeb return ret;
6786c92544dSBjoern A. Zeeb
6796c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0x374, 0x00000088);
6806c92544dSBjoern A. Zeeb if (ret)
6816c92544dSBjoern A. Zeeb return ret;
6826c92544dSBjoern A. Zeeb
6836c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0x3a4, 0x00000088);
6846c92544dSBjoern A. Zeeb if (ret)
6856c92544dSBjoern A. Zeeb return ret;
6866c92544dSBjoern A. Zeeb
6876c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0x3d4, 0x00000088);
6886c92544dSBjoern A. Zeeb if (ret)
6896c92544dSBjoern A. Zeeb return ret;
6906c92544dSBjoern A. Zeeb
6916c92544dSBjoern A. Zeeb /* set WCON VDD IPTAT to "0000" */
6926c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0xa80, 0x44d07000);
6936c92544dSBjoern A. Zeeb if (ret)
6946c92544dSBjoern A. Zeeb return ret;
6956c92544dSBjoern A. Zeeb
6966c92544dSBjoern A. Zeeb /* change back LTBUF SX3 drving to default value */
6976c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0xa88, 0x3900aaaa);
6986c92544dSBjoern A. Zeeb if (ret)
6996c92544dSBjoern A. Zeeb return ret;
7006c92544dSBjoern A. Zeeb
7016c92544dSBjoern A. Zeeb /* SM input cap off */
7026c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, 0x2c4, 0x00000000);
7036c92544dSBjoern A. Zeeb if (ret)
7046c92544dSBjoern A. Zeeb return ret;
7056c92544dSBjoern A. Zeeb
7066c92544dSBjoern A. Zeeb /* set CKB driving and filter */
707*cbb3ec25SBjoern A. Zeeb if (is_mt7986(&dev->mt76))
7086c92544dSBjoern A. Zeeb return mt76_wmac_spi_write(dev, adie, 0x2c8, 0x00000072);
709*cbb3ec25SBjoern A. Zeeb
710*cbb3ec25SBjoern A. Zeeb return ret;
7116c92544dSBjoern A. Zeeb }
7126c92544dSBjoern A. Zeeb
mt7986_wmac_adie_cfg(struct mt7915_dev * dev,u8 adie,u32 adie_type)7136c92544dSBjoern A. Zeeb static int mt7986_wmac_adie_cfg(struct mt7915_dev *dev, u8 adie, u32 adie_type)
7146c92544dSBjoern A. Zeeb {
7156c92544dSBjoern A. Zeeb int ret;
7166c92544dSBjoern A. Zeeb
7176c92544dSBjoern A. Zeeb mt76_wmac_spi_lock(dev);
7186c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, MT_ADIE_CLK_EN, ~0);
7196c92544dSBjoern A. Zeeb if (ret)
7206c92544dSBjoern A. Zeeb goto out;
7216c92544dSBjoern A. Zeeb
7226c92544dSBjoern A. Zeeb if (is_7975(dev, adie, adie_type)) {
7236c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_rmw(dev, adie, MT_ADIE_7975_COCLK,
7246c92544dSBjoern A. Zeeb BIT(1), 0x1);
7256c92544dSBjoern A. Zeeb if (ret)
7266c92544dSBjoern A. Zeeb goto out;
7276c92544dSBjoern A. Zeeb
7286c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_thermal_cal(dev, adie);
7296c92544dSBjoern A. Zeeb if (ret)
7306c92544dSBjoern A. Zeeb goto out;
7316c92544dSBjoern A. Zeeb
7326c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_xtal_trim_7975(dev, adie);
7336c92544dSBjoern A. Zeeb if (ret)
7346c92544dSBjoern A. Zeeb goto out;
7356c92544dSBjoern A. Zeeb
7366c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_patch_7975(dev, adie);
7376c92544dSBjoern A. Zeeb } else if (is_7976(dev, adie, adie_type)) {
738*cbb3ec25SBjoern A. Zeeb if (mt798x_wmac_check_adie_type(dev) == ADIE_DBDC) {
7396c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie,
7406c92544dSBjoern A. Zeeb MT_ADIE_WRI_CK_SEL, 0x1c);
7416c92544dSBjoern A. Zeeb if (ret)
7426c92544dSBjoern A. Zeeb goto out;
7436c92544dSBjoern A. Zeeb }
7446c92544dSBjoern A. Zeeb
7456c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_thermal_cal(dev, adie);
7466c92544dSBjoern A. Zeeb if (ret)
7476c92544dSBjoern A. Zeeb goto out;
7486c92544dSBjoern A. Zeeb
7496c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_xtal_trim_7976(dev, adie);
7506c92544dSBjoern A. Zeeb if (ret)
7516c92544dSBjoern A. Zeeb goto out;
7526c92544dSBjoern A. Zeeb
753*cbb3ec25SBjoern A. Zeeb ret = mt798x_wmac_adie_patch_7976(dev, adie);
7546c92544dSBjoern A. Zeeb }
7556c92544dSBjoern A. Zeeb out:
7566c92544dSBjoern A. Zeeb mt76_wmac_spi_unlock(dev);
7576c92544dSBjoern A. Zeeb
7586c92544dSBjoern A. Zeeb return ret;
7596c92544dSBjoern A. Zeeb }
7606c92544dSBjoern A. Zeeb
7616c92544dSBjoern A. Zeeb static int
mt7986_wmac_afe_cal(struct mt7915_dev * dev,u8 adie,bool dbdc,u32 adie_type)7626c92544dSBjoern A. Zeeb mt7986_wmac_afe_cal(struct mt7915_dev *dev, u8 adie, bool dbdc, u32 adie_type)
7636c92544dSBjoern A. Zeeb {
7646c92544dSBjoern A. Zeeb int ret;
7656c92544dSBjoern A. Zeeb u8 idx;
766*cbb3ec25SBjoern A. Zeeb u32 txcal;
7676c92544dSBjoern A. Zeeb
7686c92544dSBjoern A. Zeeb mt76_wmac_spi_lock(dev);
7696c92544dSBjoern A. Zeeb if (is_7975(dev, adie, adie_type))
7706c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie,
7716c92544dSBjoern A. Zeeb MT_AFE_RG_ENCAL_WBTAC_IF_SW,
7726c92544dSBjoern A. Zeeb 0x80000000);
7736c92544dSBjoern A. Zeeb else
7746c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie,
7756c92544dSBjoern A. Zeeb MT_AFE_RG_ENCAL_WBTAC_IF_SW,
7766c92544dSBjoern A. Zeeb 0x88888005);
7776c92544dSBjoern A. Zeeb if (ret)
7786c92544dSBjoern A. Zeeb goto out;
7796c92544dSBjoern A. Zeeb
7806c92544dSBjoern A. Zeeb idx = dbdc ? ADIE_DBDC : adie;
7816c92544dSBjoern A. Zeeb
7826c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_AFE_DIG_EN_01(idx),
7836c92544dSBjoern A. Zeeb MT_AFE_RG_WBG_EN_RCK_MASK, 0x1);
7846c92544dSBjoern A. Zeeb usleep_range(60, 100);
7856c92544dSBjoern A. Zeeb
7866c92544dSBjoern A. Zeeb mt76_rmw(dev, MT_AFE_DIG_EN_01(idx),
7876c92544dSBjoern A. Zeeb MT_AFE_RG_WBG_EN_RCK_MASK, 0x0);
7886c92544dSBjoern A. Zeeb
7896c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_AFE_DIG_EN_03(idx),
7906c92544dSBjoern A. Zeeb MT_AFE_RG_WBG_EN_BPLL_UP_MASK, 0x1);
7916c92544dSBjoern A. Zeeb usleep_range(30, 100);
7926c92544dSBjoern A. Zeeb
7936c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_AFE_DIG_EN_03(idx),
7946c92544dSBjoern A. Zeeb MT_AFE_RG_WBG_EN_WPLL_UP_MASK, 0x1);
7956c92544dSBjoern A. Zeeb usleep_range(60, 100);
7966c92544dSBjoern A. Zeeb
797*cbb3ec25SBjoern A. Zeeb txcal = (MT_AFE_RG_WBG_EN_TXCAL_BT |
798*cbb3ec25SBjoern A. Zeeb MT_AFE_RG_WBG_EN_TXCAL_WF0 |
799*cbb3ec25SBjoern A. Zeeb MT_AFE_RG_WBG_EN_TXCAL_WF1 |
800*cbb3ec25SBjoern A. Zeeb MT_AFE_RG_WBG_EN_TXCAL_WF2 |
801*cbb3ec25SBjoern A. Zeeb MT_AFE_RG_WBG_EN_TXCAL_WF3);
802*cbb3ec25SBjoern A. Zeeb if (is_mt7981(&dev->mt76))
803*cbb3ec25SBjoern A. Zeeb txcal |= MT_AFE_RG_WBG_EN_TXCAL_WF4;
804*cbb3ec25SBjoern A. Zeeb
805*cbb3ec25SBjoern A. Zeeb mt76_set(dev, MT_AFE_DIG_EN_01(idx), txcal);
8066c92544dSBjoern A. Zeeb usleep_range(800, 1000);
8076c92544dSBjoern A. Zeeb
808*cbb3ec25SBjoern A. Zeeb mt76_clear(dev, MT_AFE_DIG_EN_01(idx), txcal);
8096c92544dSBjoern A. Zeeb mt76_rmw(dev, MT_AFE_DIG_EN_03(idx),
8106c92544dSBjoern A. Zeeb MT_AFE_RG_WBG_EN_PLL_UP_MASK, 0x0);
8116c92544dSBjoern A. Zeeb
8126c92544dSBjoern A. Zeeb ret = mt76_wmac_spi_write(dev, adie, MT_AFE_RG_ENCAL_WBTAC_IF_SW,
8136c92544dSBjoern A. Zeeb 0x5);
8146c92544dSBjoern A. Zeeb
8156c92544dSBjoern A. Zeeb out:
8166c92544dSBjoern A. Zeeb mt76_wmac_spi_unlock(dev);
8176c92544dSBjoern A. Zeeb
8186c92544dSBjoern A. Zeeb return ret;
8196c92544dSBjoern A. Zeeb }
8206c92544dSBjoern A. Zeeb
mt7986_wmac_subsys_pll_initial(struct mt7915_dev * dev,u8 band)8216c92544dSBjoern A. Zeeb static void mt7986_wmac_subsys_pll_initial(struct mt7915_dev *dev, u8 band)
8226c92544dSBjoern A. Zeeb {
8236c92544dSBjoern A. Zeeb mt76_rmw(dev, MT_AFE_PLL_STB_TIME(band),
8246c92544dSBjoern A. Zeeb MT_AFE_PLL_STB_TIME_MASK, MT_AFE_PLL_STB_TIME_VAL);
8256c92544dSBjoern A. Zeeb
8266c92544dSBjoern A. Zeeb mt76_rmw(dev, MT_AFE_DIG_EN_02(band),
8276c92544dSBjoern A. Zeeb MT_AFE_PLL_CFG_MASK, MT_AFE_PLL_CFG_VAL);
8286c92544dSBjoern A. Zeeb
8296c92544dSBjoern A. Zeeb mt76_rmw(dev, MT_AFE_DIG_TOP_01(band),
8306c92544dSBjoern A. Zeeb MT_AFE_DIG_TOP_01_MASK, MT_AFE_DIG_TOP_01_VAL);
8316c92544dSBjoern A. Zeeb }
8326c92544dSBjoern A. Zeeb
mt7986_wmac_subsys_setting(struct mt7915_dev * dev)8336c92544dSBjoern A. Zeeb static void mt7986_wmac_subsys_setting(struct mt7915_dev *dev)
8346c92544dSBjoern A. Zeeb {
8356c92544dSBjoern A. Zeeb /* Subsys pll init */
8366c92544dSBjoern A. Zeeb mt7986_wmac_subsys_pll_initial(dev, 0);
8376c92544dSBjoern A. Zeeb mt7986_wmac_subsys_pll_initial(dev, 1);
8386c92544dSBjoern A. Zeeb
8396c92544dSBjoern A. Zeeb /* Set legacy OSC control stable time*/
8406c92544dSBjoern A. Zeeb mt76_rmw(dev, MT_CONN_INFRA_OSC_RC_EN,
8416c92544dSBjoern A. Zeeb MT_CONN_INFRA_OSC_RC_EN_MASK, 0x0);
8426c92544dSBjoern A. Zeeb mt76_rmw(dev, MT_CONN_INFRA_OSC_CTRL,
8436c92544dSBjoern A. Zeeb MT_CONN_INFRA_OSC_STB_TIME_MASK, 0x80706);
8446c92544dSBjoern A. Zeeb
8456c92544dSBjoern A. Zeeb /* prevent subsys from power on/of in a short time interval */
8466c92544dSBjoern A. Zeeb mt76_rmw(dev, MT_TOP_WFSYS_PWR,
8476c92544dSBjoern A. Zeeb MT_TOP_PWR_ACK_MASK | MT_TOP_PWR_KEY_MASK,
8486c92544dSBjoern A. Zeeb MT_TOP_PWR_KEY);
8496c92544dSBjoern A. Zeeb }
8506c92544dSBjoern A. Zeeb
mt7986_wmac_bus_timeout(struct mt7915_dev * dev)8516c92544dSBjoern A. Zeeb static int mt7986_wmac_bus_timeout(struct mt7915_dev *dev)
8526c92544dSBjoern A. Zeeb {
8536c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_INFRA_BUS_OFF_TIMEOUT,
8546c92544dSBjoern A. Zeeb MT_INFRA_BUS_TIMEOUT_LIMIT_MASK, 0x2);
8556c92544dSBjoern A. Zeeb
8566c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_INFRA_BUS_OFF_TIMEOUT,
8576c92544dSBjoern A. Zeeb MT_INFRA_BUS_TIMEOUT_EN_MASK, 0xf);
8586c92544dSBjoern A. Zeeb
8596c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_INFRA_BUS_ON_TIMEOUT,
8606c92544dSBjoern A. Zeeb MT_INFRA_BUS_TIMEOUT_LIMIT_MASK, 0xc);
8616c92544dSBjoern A. Zeeb
8626c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_INFRA_BUS_ON_TIMEOUT,
8636c92544dSBjoern A. Zeeb MT_INFRA_BUS_TIMEOUT_EN_MASK, 0xf);
8646c92544dSBjoern A. Zeeb
865*cbb3ec25SBjoern A. Zeeb return mt798x_wmac_coninfra_check(dev);
8666c92544dSBjoern A. Zeeb }
8676c92544dSBjoern A. Zeeb
mt7986_wmac_clock_enable(struct mt7915_dev * dev,u32 adie_type)8686c92544dSBjoern A. Zeeb static void mt7986_wmac_clock_enable(struct mt7915_dev *dev, u32 adie_type)
8696c92544dSBjoern A. Zeeb {
8706c92544dSBjoern A. Zeeb u32 cur;
8716c92544dSBjoern A. Zeeb
8726c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_INFRA_CKGEN_BUS_WPLL_DIV_1,
8736c92544dSBjoern A. Zeeb MT_INFRA_CKGEN_DIV_SEL_MASK, 0x1);
8746c92544dSBjoern A. Zeeb
8756c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_INFRA_CKGEN_BUS_WPLL_DIV_2,
8766c92544dSBjoern A. Zeeb MT_INFRA_CKGEN_DIV_SEL_MASK, 0x1);
8776c92544dSBjoern A. Zeeb
8786c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_INFRA_CKGEN_BUS_WPLL_DIV_1,
8796c92544dSBjoern A. Zeeb MT_INFRA_CKGEN_DIV_EN_MASK, 0x1);
8806c92544dSBjoern A. Zeeb
8816c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_INFRA_CKGEN_BUS_WPLL_DIV_2,
8826c92544dSBjoern A. Zeeb MT_INFRA_CKGEN_DIV_EN_MASK, 0x1);
8836c92544dSBjoern A. Zeeb
8846c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_INFRA_CKGEN_RFSPI_WPLL_DIV,
8856c92544dSBjoern A. Zeeb MT_INFRA_CKGEN_DIV_SEL_MASK, 0x8);
8866c92544dSBjoern A. Zeeb
8876c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_INFRA_CKGEN_RFSPI_WPLL_DIV,
8886c92544dSBjoern A. Zeeb MT_INFRA_CKGEN_DIV_EN_MASK, 0x1);
8896c92544dSBjoern A. Zeeb
8906c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_INFRA_CKGEN_BUS,
8916c92544dSBjoern A. Zeeb MT_INFRA_CKGEN_BUS_CLK_SEL_MASK, 0x0);
8926c92544dSBjoern A. Zeeb
8936c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_CONN_INFRA_HW_CTRL,
8946c92544dSBjoern A. Zeeb MT_CONN_INFRA_HW_CTRL_MASK, 0x1);
8956c92544dSBjoern A. Zeeb
8966c92544dSBjoern A. Zeeb mt76_rmw(dev, MT_TOP_CONN_INFRA_WAKEUP,
8976c92544dSBjoern A. Zeeb MT_TOP_CONN_INFRA_WAKEUP_MASK, 0x1);
8986c92544dSBjoern A. Zeeb
8996c92544dSBjoern A. Zeeb usleep_range(900, 1000);
9006c92544dSBjoern A. Zeeb
9016c92544dSBjoern A. Zeeb mt76_wmac_spi_lock(dev);
9026c92544dSBjoern A. Zeeb if (is_7975(dev, 0, adie_type) || is_7976(dev, 0, adie_type)) {
9036c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_ADIE_SLP_CTRL_CK0(0),
9046c92544dSBjoern A. Zeeb MT_SLP_CTRL_EN_MASK, 0x1);
9056c92544dSBjoern A. Zeeb
9066c92544dSBjoern A. Zeeb read_poll_timeout(mt76_rr, cur, !(cur & MT_SLP_CTRL_BSY_MASK),
9076c92544dSBjoern A. Zeeb USEC_PER_MSEC, 50 * USEC_PER_MSEC, false,
9086c92544dSBjoern A. Zeeb dev, MT_ADIE_SLP_CTRL_CK0(0));
9096c92544dSBjoern A. Zeeb }
9106c92544dSBjoern A. Zeeb if (is_7975(dev, 1, adie_type) || is_7976(dev, 1, adie_type)) {
9116c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_ADIE_SLP_CTRL_CK0(1),
9126c92544dSBjoern A. Zeeb MT_SLP_CTRL_EN_MASK, 0x1);
9136c92544dSBjoern A. Zeeb
9146c92544dSBjoern A. Zeeb read_poll_timeout(mt76_rr, cur, !(cur & MT_SLP_CTRL_BSY_MASK),
9156c92544dSBjoern A. Zeeb USEC_PER_MSEC, 50 * USEC_PER_MSEC, false,
9166c92544dSBjoern A. Zeeb dev, MT_ADIE_SLP_CTRL_CK0(0));
9176c92544dSBjoern A. Zeeb }
9186c92544dSBjoern A. Zeeb mt76_wmac_spi_unlock(dev);
9196c92544dSBjoern A. Zeeb
9206c92544dSBjoern A. Zeeb mt76_rmw(dev, MT_TOP_CONN_INFRA_WAKEUP,
9216c92544dSBjoern A. Zeeb MT_TOP_CONN_INFRA_WAKEUP_MASK, 0x0);
9226c92544dSBjoern A. Zeeb usleep_range(900, 1000);
9236c92544dSBjoern A. Zeeb }
9246c92544dSBjoern A. Zeeb
mt7986_wmac_top_wfsys_wakeup(struct mt7915_dev * dev,bool enable)9256c92544dSBjoern A. Zeeb static int mt7986_wmac_top_wfsys_wakeup(struct mt7915_dev *dev, bool enable)
9266c92544dSBjoern A. Zeeb {
9276c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_TOP_WFSYS_WAKEUP,
9286c92544dSBjoern A. Zeeb MT_TOP_WFSYS_WAKEUP_MASK, enable);
9296c92544dSBjoern A. Zeeb
9306c92544dSBjoern A. Zeeb usleep_range(900, 1000);
9316c92544dSBjoern A. Zeeb
9326c92544dSBjoern A. Zeeb if (!enable)
9336c92544dSBjoern A. Zeeb return 0;
9346c92544dSBjoern A. Zeeb
935*cbb3ec25SBjoern A. Zeeb return mt798x_wmac_coninfra_check(dev);
9366c92544dSBjoern A. Zeeb }
9376c92544dSBjoern A. Zeeb
mt7986_wmac_wm_enable(struct mt7915_dev * dev,bool enable)9386c92544dSBjoern A. Zeeb static int mt7986_wmac_wm_enable(struct mt7915_dev *dev, bool enable)
9396c92544dSBjoern A. Zeeb {
9406c92544dSBjoern A. Zeeb u32 cur;
9416c92544dSBjoern A. Zeeb
942*cbb3ec25SBjoern A. Zeeb if (is_mt7986(&dev->mt76))
943*cbb3ec25SBjoern A. Zeeb mt76_wr(dev, MT_CONNINFRA_SKU_DEC_ADDR, 0);
944*cbb3ec25SBjoern A. Zeeb
9456c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT7986_TOP_WM_RESET,
9466c92544dSBjoern A. Zeeb MT7986_TOP_WM_RESET_MASK, enable);
9476c92544dSBjoern A. Zeeb if (!enable)
9486c92544dSBjoern A. Zeeb return 0;
9496c92544dSBjoern A. Zeeb
9506c92544dSBjoern A. Zeeb return read_poll_timeout(mt76_rr, cur, (cur == 0x1d1e),
9516c92544dSBjoern A. Zeeb USEC_PER_MSEC, 5000 * USEC_PER_MSEC, false,
9526c92544dSBjoern A. Zeeb dev, MT_TOP_CFG_ON_ROM_IDX);
9536c92544dSBjoern A. Zeeb }
9546c92544dSBjoern A. Zeeb
mt7986_wmac_wfsys_poweron(struct mt7915_dev * dev,bool enable)9556c92544dSBjoern A. Zeeb static int mt7986_wmac_wfsys_poweron(struct mt7915_dev *dev, bool enable)
9566c92544dSBjoern A. Zeeb {
9576c92544dSBjoern A. Zeeb u32 mask = MT_TOP_PWR_EN_MASK | MT_TOP_PWR_KEY_MASK;
9586c92544dSBjoern A. Zeeb u32 cur;
9596c92544dSBjoern A. Zeeb
9606c92544dSBjoern A. Zeeb mt76_rmw(dev, MT_TOP_WFSYS_PWR, mask,
9616c92544dSBjoern A. Zeeb MT_TOP_PWR_KEY | FIELD_PREP(MT_TOP_PWR_EN_MASK, enable));
9626c92544dSBjoern A. Zeeb
9636c92544dSBjoern A. Zeeb return read_poll_timeout(mt76_rr, cur,
9646c92544dSBjoern A. Zeeb (FIELD_GET(MT_TOP_WFSYS_RESET_STATUS_MASK, cur) == enable),
9656c92544dSBjoern A. Zeeb USEC_PER_MSEC, 50 * USEC_PER_MSEC, false,
9666c92544dSBjoern A. Zeeb dev, MT_TOP_WFSYS_RESET_STATUS);
9676c92544dSBjoern A. Zeeb }
9686c92544dSBjoern A. Zeeb
mt7986_wmac_wfsys_setting(struct mt7915_dev * dev)9696c92544dSBjoern A. Zeeb static int mt7986_wmac_wfsys_setting(struct mt7915_dev *dev)
9706c92544dSBjoern A. Zeeb {
9716c92544dSBjoern A. Zeeb int ret;
9726c92544dSBjoern A. Zeeb u32 cur;
9736c92544dSBjoern A. Zeeb
9746c92544dSBjoern A. Zeeb /* Turn off wfsys2conn bus sleep protect */
9756c92544dSBjoern A. Zeeb mt76_rmw(dev, MT_CONN_INFRA_WF_SLP_PROT,
9766c92544dSBjoern A. Zeeb MT_CONN_INFRA_WF_SLP_PROT_MASK, 0x0);
9776c92544dSBjoern A. Zeeb
9786c92544dSBjoern A. Zeeb ret = mt7986_wmac_wfsys_poweron(dev, true);
9796c92544dSBjoern A. Zeeb if (ret)
9806c92544dSBjoern A. Zeeb return ret;
9816c92544dSBjoern A. Zeeb
9826c92544dSBjoern A. Zeeb /* Check bus sleep protect */
9836c92544dSBjoern A. Zeeb
9846c92544dSBjoern A. Zeeb ret = read_poll_timeout(mt76_rr, cur,
9856c92544dSBjoern A. Zeeb !(cur & MT_CONN_INFRA_CONN_WF_MASK),
9866c92544dSBjoern A. Zeeb USEC_PER_MSEC, 50 * USEC_PER_MSEC, false,
9876c92544dSBjoern A. Zeeb dev, MT_CONN_INFRA_WF_SLP_PROT_RDY);
9886c92544dSBjoern A. Zeeb if (ret)
9896c92544dSBjoern A. Zeeb return ret;
9906c92544dSBjoern A. Zeeb
9916c92544dSBjoern A. Zeeb ret = read_poll_timeout(mt76_rr, cur, !(cur & MT_SLP_WFDMA2CONN_MASK),
9926c92544dSBjoern A. Zeeb USEC_PER_MSEC, 50 * USEC_PER_MSEC, false,
9936c92544dSBjoern A. Zeeb dev, MT_SLP_STATUS);
9946c92544dSBjoern A. Zeeb if (ret)
9956c92544dSBjoern A. Zeeb return ret;
9966c92544dSBjoern A. Zeeb
9976c92544dSBjoern A. Zeeb return read_poll_timeout(mt76_rr, cur, (cur == 0x02060000),
9986c92544dSBjoern A. Zeeb USEC_PER_MSEC, 50 * USEC_PER_MSEC, false,
9996c92544dSBjoern A. Zeeb dev, MT_TOP_CFG_IP_VERSION_ADDR);
10006c92544dSBjoern A. Zeeb }
10016c92544dSBjoern A. Zeeb
mt7986_wmac_wfsys_set_timeout(struct mt7915_dev * dev)10026c92544dSBjoern A. Zeeb static void mt7986_wmac_wfsys_set_timeout(struct mt7915_dev *dev)
10036c92544dSBjoern A. Zeeb {
10046c92544dSBjoern A. Zeeb u32 mask = MT_MCU_BUS_TIMEOUT_SET_MASK |
10056c92544dSBjoern A. Zeeb MT_MCU_BUS_TIMEOUT_CG_EN_MASK |
10066c92544dSBjoern A. Zeeb MT_MCU_BUS_TIMEOUT_EN_MASK;
10076c92544dSBjoern A. Zeeb u32 val = FIELD_PREP(MT_MCU_BUS_TIMEOUT_SET_MASK, 1) |
10086c92544dSBjoern A. Zeeb FIELD_PREP(MT_MCU_BUS_TIMEOUT_CG_EN_MASK, 1) |
10096c92544dSBjoern A. Zeeb FIELD_PREP(MT_MCU_BUS_TIMEOUT_EN_MASK, 1);
10106c92544dSBjoern A. Zeeb
10116c92544dSBjoern A. Zeeb mt76_rmw(dev, MT_MCU_BUS_TIMEOUT, mask, val);
10126c92544dSBjoern A. Zeeb
10136c92544dSBjoern A. Zeeb mt76_wr(dev, MT_MCU_BUS_REMAP, 0x810f0000);
10146c92544dSBjoern A. Zeeb
10156c92544dSBjoern A. Zeeb mask = MT_MCU_BUS_DBG_TIMEOUT_SET_MASK |
10166c92544dSBjoern A. Zeeb MT_MCU_BUS_DBG_TIMEOUT_CK_EN_MASK |
10176c92544dSBjoern A. Zeeb MT_MCU_BUS_DBG_TIMEOUT_EN_MASK;
10186c92544dSBjoern A. Zeeb val = FIELD_PREP(MT_MCU_BUS_DBG_TIMEOUT_SET_MASK, 0x3aa) |
10196c92544dSBjoern A. Zeeb FIELD_PREP(MT_MCU_BUS_DBG_TIMEOUT_CK_EN_MASK, 1) |
10206c92544dSBjoern A. Zeeb FIELD_PREP(MT_MCU_BUS_DBG_TIMEOUT_EN_MASK, 1);
10216c92544dSBjoern A. Zeeb
10226c92544dSBjoern A. Zeeb mt76_rmw(dev, MT_MCU_BUS_DBG_TIMEOUT, mask, val);
10236c92544dSBjoern A. Zeeb }
10246c92544dSBjoern A. Zeeb
mt7986_wmac_sku_update(struct mt7915_dev * dev,u32 adie_type)10256c92544dSBjoern A. Zeeb static int mt7986_wmac_sku_update(struct mt7915_dev *dev, u32 adie_type)
10266c92544dSBjoern A. Zeeb {
10276c92544dSBjoern A. Zeeb u32 val;
10286c92544dSBjoern A. Zeeb
10296c92544dSBjoern A. Zeeb if (is_7976(dev, 0, adie_type) && is_7976(dev, 1, adie_type))
10306c92544dSBjoern A. Zeeb val = 0xf;
10316c92544dSBjoern A. Zeeb else if (is_7975(dev, 0, adie_type) && is_7975(dev, 1, adie_type))
10326c92544dSBjoern A. Zeeb val = 0xd;
10336c92544dSBjoern A. Zeeb else if (is_7976(dev, 0, adie_type))
10346c92544dSBjoern A. Zeeb val = 0x7;
10356c92544dSBjoern A. Zeeb else if (is_7975(dev, 1, adie_type))
10366c92544dSBjoern A. Zeeb val = 0x8;
10376c92544dSBjoern A. Zeeb else if (is_7976(dev, 1, adie_type))
10386c92544dSBjoern A. Zeeb val = 0xa;
10396c92544dSBjoern A. Zeeb else
10406c92544dSBjoern A. Zeeb return -EINVAL;
10416c92544dSBjoern A. Zeeb
10426c92544dSBjoern A. Zeeb mt76_wmac_rmw(dev->sku, MT_TOP_POS_SKU, MT_TOP_POS_SKU_MASK,
10436c92544dSBjoern A. Zeeb FIELD_PREP(MT_TOP_POS_SKU_MASK, val));
10446c92544dSBjoern A. Zeeb
10456c92544dSBjoern A. Zeeb mt76_wr(dev, MT_CONNINFRA_SKU_DEC_ADDR, val);
10466c92544dSBjoern A. Zeeb
10476c92544dSBjoern A. Zeeb return 0;
10486c92544dSBjoern A. Zeeb }
10496c92544dSBjoern A. Zeeb
10506c92544dSBjoern A. Zeeb static int
mt7986_wmac_adie_setup(struct mt7915_dev * dev,u8 adie,u32 adie_type)10516c92544dSBjoern A. Zeeb mt7986_wmac_adie_setup(struct mt7915_dev *dev, u8 adie, u32 adie_type)
10526c92544dSBjoern A. Zeeb {
10536c92544dSBjoern A. Zeeb int ret;
10546c92544dSBjoern A. Zeeb
10556c92544dSBjoern A. Zeeb if (!(is_7975(dev, adie, adie_type) || is_7976(dev, adie, adie_type)))
10566c92544dSBjoern A. Zeeb return 0;
10576c92544dSBjoern A. Zeeb
10586c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_cfg(dev, adie, adie_type);
10596c92544dSBjoern A. Zeeb if (ret)
10606c92544dSBjoern A. Zeeb return ret;
10616c92544dSBjoern A. Zeeb
10626c92544dSBjoern A. Zeeb ret = mt7986_wmac_afe_cal(dev, adie, false, adie_type);
10636c92544dSBjoern A. Zeeb if (ret)
10646c92544dSBjoern A. Zeeb return ret;
10656c92544dSBjoern A. Zeeb
1066*cbb3ec25SBjoern A. Zeeb if (!adie && (mt798x_wmac_check_adie_type(dev) == ADIE_DBDC))
10676c92544dSBjoern A. Zeeb ret = mt7986_wmac_afe_cal(dev, adie, true, adie_type);
10686c92544dSBjoern A. Zeeb
10696c92544dSBjoern A. Zeeb return ret;
10706c92544dSBjoern A. Zeeb }
10716c92544dSBjoern A. Zeeb
mt7986_wmac_subsys_powerup(struct mt7915_dev * dev,u32 adie_type)10726c92544dSBjoern A. Zeeb static int mt7986_wmac_subsys_powerup(struct mt7915_dev *dev, u32 adie_type)
10736c92544dSBjoern A. Zeeb {
10746c92544dSBjoern A. Zeeb int ret;
10756c92544dSBjoern A. Zeeb
10766c92544dSBjoern A. Zeeb mt7986_wmac_subsys_setting(dev);
10776c92544dSBjoern A. Zeeb
10786c92544dSBjoern A. Zeeb ret = mt7986_wmac_bus_timeout(dev);
10796c92544dSBjoern A. Zeeb if (ret)
10806c92544dSBjoern A. Zeeb return ret;
10816c92544dSBjoern A. Zeeb
10826c92544dSBjoern A. Zeeb mt7986_wmac_clock_enable(dev, adie_type);
10836c92544dSBjoern A. Zeeb
10846c92544dSBjoern A. Zeeb return 0;
10856c92544dSBjoern A. Zeeb }
10866c92544dSBjoern A. Zeeb
mt7986_wmac_wfsys_powerup(struct mt7915_dev * dev)10876c92544dSBjoern A. Zeeb static int mt7986_wmac_wfsys_powerup(struct mt7915_dev *dev)
10886c92544dSBjoern A. Zeeb {
10896c92544dSBjoern A. Zeeb int ret;
10906c92544dSBjoern A. Zeeb
10916c92544dSBjoern A. Zeeb ret = mt7986_wmac_wm_enable(dev, false);
10926c92544dSBjoern A. Zeeb if (ret)
10936c92544dSBjoern A. Zeeb return ret;
10946c92544dSBjoern A. Zeeb
10956c92544dSBjoern A. Zeeb ret = mt7986_wmac_wfsys_setting(dev);
10966c92544dSBjoern A. Zeeb if (ret)
10976c92544dSBjoern A. Zeeb return ret;
10986c92544dSBjoern A. Zeeb
10996c92544dSBjoern A. Zeeb mt7986_wmac_wfsys_set_timeout(dev);
11006c92544dSBjoern A. Zeeb
11016c92544dSBjoern A. Zeeb return mt7986_wmac_wm_enable(dev, true);
11026c92544dSBjoern A. Zeeb }
11036c92544dSBjoern A. Zeeb
mt7986_wmac_enable(struct mt7915_dev * dev)11046c92544dSBjoern A. Zeeb int mt7986_wmac_enable(struct mt7915_dev *dev)
11056c92544dSBjoern A. Zeeb {
11066c92544dSBjoern A. Zeeb int ret;
11076c92544dSBjoern A. Zeeb u32 adie_type;
11086c92544dSBjoern A. Zeeb
11096c92544dSBjoern A. Zeeb ret = mt7986_wmac_consys_reset(dev, true);
11106c92544dSBjoern A. Zeeb if (ret)
11116c92544dSBjoern A. Zeeb return ret;
11126c92544dSBjoern A. Zeeb
11136c92544dSBjoern A. Zeeb ret = mt7986_wmac_gpio_setup(dev);
11146c92544dSBjoern A. Zeeb if (ret)
11156c92544dSBjoern A. Zeeb return ret;
11166c92544dSBjoern A. Zeeb
11176c92544dSBjoern A. Zeeb ret = mt7986_wmac_consys_lockup(dev, false);
11186c92544dSBjoern A. Zeeb if (ret)
11196c92544dSBjoern A. Zeeb return ret;
11206c92544dSBjoern A. Zeeb
1121*cbb3ec25SBjoern A. Zeeb ret = mt798x_wmac_coninfra_check(dev);
11226c92544dSBjoern A. Zeeb if (ret)
11236c92544dSBjoern A. Zeeb return ret;
11246c92544dSBjoern A. Zeeb
1125*cbb3ec25SBjoern A. Zeeb ret = mt798x_wmac_coninfra_setup(dev);
11266c92544dSBjoern A. Zeeb if (ret)
11276c92544dSBjoern A. Zeeb return ret;
11286c92544dSBjoern A. Zeeb
1129*cbb3ec25SBjoern A. Zeeb ret = mt798x_wmac_sku_setup(dev, &adie_type);
11306c92544dSBjoern A. Zeeb if (ret)
11316c92544dSBjoern A. Zeeb return ret;
11326c92544dSBjoern A. Zeeb
11336c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_setup(dev, 0, adie_type);
11346c92544dSBjoern A. Zeeb if (ret)
11356c92544dSBjoern A. Zeeb return ret;
11366c92544dSBjoern A. Zeeb
1137*cbb3ec25SBjoern A. Zeeb /* mt7981 doesn't support a second a-die */
1138*cbb3ec25SBjoern A. Zeeb if (is_mt7986(&dev->mt76)) {
11396c92544dSBjoern A. Zeeb ret = mt7986_wmac_adie_setup(dev, 1, adie_type);
11406c92544dSBjoern A. Zeeb if (ret)
11416c92544dSBjoern A. Zeeb return ret;
1142*cbb3ec25SBjoern A. Zeeb }
11436c92544dSBjoern A. Zeeb
11446c92544dSBjoern A. Zeeb ret = mt7986_wmac_subsys_powerup(dev, adie_type);
11456c92544dSBjoern A. Zeeb if (ret)
11466c92544dSBjoern A. Zeeb return ret;
11476c92544dSBjoern A. Zeeb
11486c92544dSBjoern A. Zeeb ret = mt7986_wmac_top_wfsys_wakeup(dev, true);
11496c92544dSBjoern A. Zeeb if (ret)
11506c92544dSBjoern A. Zeeb return ret;
11516c92544dSBjoern A. Zeeb
11526c92544dSBjoern A. Zeeb ret = mt7986_wmac_wfsys_powerup(dev);
11536c92544dSBjoern A. Zeeb if (ret)
11546c92544dSBjoern A. Zeeb return ret;
11556c92544dSBjoern A. Zeeb
11566c92544dSBjoern A. Zeeb return mt7986_wmac_sku_update(dev, adie_type);
11576c92544dSBjoern A. Zeeb }
11586c92544dSBjoern A. Zeeb
mt7986_wmac_disable(struct mt7915_dev * dev)11596c92544dSBjoern A. Zeeb void mt7986_wmac_disable(struct mt7915_dev *dev)
11606c92544dSBjoern A. Zeeb {
11616c92544dSBjoern A. Zeeb u32 cur;
11626c92544dSBjoern A. Zeeb
11636c92544dSBjoern A. Zeeb mt7986_wmac_top_wfsys_wakeup(dev, true);
11646c92544dSBjoern A. Zeeb
11656c92544dSBjoern A. Zeeb /* Turn on wfsys2conn bus sleep protect */
11666c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_CONN_INFRA_WF_SLP_PROT,
11676c92544dSBjoern A. Zeeb MT_CONN_INFRA_WF_SLP_PROT_MASK, 0x1);
11686c92544dSBjoern A. Zeeb
11696c92544dSBjoern A. Zeeb /* Check wfsys2conn bus sleep protect */
11706c92544dSBjoern A. Zeeb read_poll_timeout(mt76_rr, cur, !(cur ^ MT_CONN_INFRA_CONN),
11716c92544dSBjoern A. Zeeb USEC_PER_MSEC, 50 * USEC_PER_MSEC, false,
11726c92544dSBjoern A. Zeeb dev, MT_CONN_INFRA_WF_SLP_PROT_RDY);
11736c92544dSBjoern A. Zeeb
11746c92544dSBjoern A. Zeeb mt7986_wmac_wfsys_poweron(dev, false);
11756c92544dSBjoern A. Zeeb
11766c92544dSBjoern A. Zeeb /* Turn back wpll setting */
11776c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_AFE_DIG_EN_02(0), MT_AFE_MCU_BPLL_CFG_MASK, 0x2);
11786c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_AFE_DIG_EN_02(0), MT_AFE_WPLL_CFG_MASK, 0x2);
11796c92544dSBjoern A. Zeeb
11806c92544dSBjoern A. Zeeb /* Reset EMI */
11816c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_CONN_INFRA_EMI_REQ,
11826c92544dSBjoern A. Zeeb MT_CONN_INFRA_EMI_REQ_MASK, 0x1);
11836c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_CONN_INFRA_EMI_REQ,
11846c92544dSBjoern A. Zeeb MT_CONN_INFRA_EMI_REQ_MASK, 0x0);
11856c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_CONN_INFRA_EMI_REQ,
11866c92544dSBjoern A. Zeeb MT_CONN_INFRA_INFRA_REQ_MASK, 0x1);
11876c92544dSBjoern A. Zeeb mt76_rmw_field(dev, MT_CONN_INFRA_EMI_REQ,
11886c92544dSBjoern A. Zeeb MT_CONN_INFRA_INFRA_REQ_MASK, 0x0);
11896c92544dSBjoern A. Zeeb
11906c92544dSBjoern A. Zeeb mt7986_wmac_top_wfsys_wakeup(dev, false);
11916c92544dSBjoern A. Zeeb mt7986_wmac_consys_lockup(dev, true);
11926c92544dSBjoern A. Zeeb mt7986_wmac_consys_reset(dev, false);
11936c92544dSBjoern A. Zeeb }
11946c92544dSBjoern A. Zeeb
mt798x_wmac_init(struct mt7915_dev * dev)1195*cbb3ec25SBjoern A. Zeeb static int mt798x_wmac_init(struct mt7915_dev *dev)
11966c92544dSBjoern A. Zeeb {
11976c92544dSBjoern A. Zeeb struct device *pdev = dev->mt76.dev;
11986c92544dSBjoern A. Zeeb struct platform_device *pfdev = to_platform_device(pdev);
11996c92544dSBjoern A. Zeeb struct clk *mcu_clk, *ap_conn_clk;
12006c92544dSBjoern A. Zeeb
12016c92544dSBjoern A. Zeeb mcu_clk = devm_clk_get(pdev, "mcu");
12026c92544dSBjoern A. Zeeb if (IS_ERR(mcu_clk))
12036c92544dSBjoern A. Zeeb dev_err(pdev, "mcu clock not found\n");
12046c92544dSBjoern A. Zeeb else if (clk_prepare_enable(mcu_clk))
12056c92544dSBjoern A. Zeeb dev_err(pdev, "mcu clock configuration failed\n");
12066c92544dSBjoern A. Zeeb
12076c92544dSBjoern A. Zeeb ap_conn_clk = devm_clk_get(pdev, "ap2conn");
12086c92544dSBjoern A. Zeeb if (IS_ERR(ap_conn_clk))
12096c92544dSBjoern A. Zeeb dev_err(pdev, "ap2conn clock not found\n");
12106c92544dSBjoern A. Zeeb else if (clk_prepare_enable(ap_conn_clk))
12116c92544dSBjoern A. Zeeb dev_err(pdev, "ap2conn clock configuration failed\n");
12126c92544dSBjoern A. Zeeb
12136c92544dSBjoern A. Zeeb dev->dcm = devm_platform_ioremap_resource(pfdev, 1);
12146c92544dSBjoern A. Zeeb if (IS_ERR(dev->dcm))
12156c92544dSBjoern A. Zeeb return PTR_ERR(dev->dcm);
12166c92544dSBjoern A. Zeeb
12176c92544dSBjoern A. Zeeb dev->sku = devm_platform_ioremap_resource(pfdev, 2);
12186c92544dSBjoern A. Zeeb if (IS_ERR(dev->sku))
12196c92544dSBjoern A. Zeeb return PTR_ERR(dev->sku);
12206c92544dSBjoern A. Zeeb
12216c92544dSBjoern A. Zeeb dev->rstc = devm_reset_control_get(pdev, "consys");
12226c92544dSBjoern A. Zeeb if (IS_ERR(dev->rstc))
12236c92544dSBjoern A. Zeeb return PTR_ERR(dev->rstc);
12246c92544dSBjoern A. Zeeb
12256c92544dSBjoern A. Zeeb return 0;
12266c92544dSBjoern A. Zeeb }
12276c92544dSBjoern A. Zeeb
mt798x_wmac_probe(struct platform_device * pdev)1228*cbb3ec25SBjoern A. Zeeb static int mt798x_wmac_probe(struct platform_device *pdev)
12296c92544dSBjoern A. Zeeb {
12306c92544dSBjoern A. Zeeb void __iomem *mem_base;
12316c92544dSBjoern A. Zeeb struct mt7915_dev *dev;
12326c92544dSBjoern A. Zeeb struct mt76_dev *mdev;
12336c92544dSBjoern A. Zeeb int irq, ret;
12346c92544dSBjoern A. Zeeb u32 chip_id;
12356c92544dSBjoern A. Zeeb
12366c92544dSBjoern A. Zeeb chip_id = (uintptr_t)of_device_get_match_data(&pdev->dev);
12376c92544dSBjoern A. Zeeb
12386c92544dSBjoern A. Zeeb mem_base = devm_platform_ioremap_resource(pdev, 0);
12396c92544dSBjoern A. Zeeb if (IS_ERR(mem_base)) {
12406c92544dSBjoern A. Zeeb dev_err(&pdev->dev, "Failed to get memory resource\n");
12416c92544dSBjoern A. Zeeb return PTR_ERR(mem_base);
12426c92544dSBjoern A. Zeeb }
12436c92544dSBjoern A. Zeeb
12446c92544dSBjoern A. Zeeb dev = mt7915_mmio_probe(&pdev->dev, mem_base, chip_id);
12456c92544dSBjoern A. Zeeb if (IS_ERR(dev))
12466c92544dSBjoern A. Zeeb return PTR_ERR(dev);
12476c92544dSBjoern A. Zeeb
12486c92544dSBjoern A. Zeeb mdev = &dev->mt76;
1249*cbb3ec25SBjoern A. Zeeb ret = mt7915_mmio_wed_init(dev, pdev, false, &irq);
1250*cbb3ec25SBjoern A. Zeeb if (ret < 0)
1251*cbb3ec25SBjoern A. Zeeb goto free_device;
1252*cbb3ec25SBjoern A. Zeeb
1253*cbb3ec25SBjoern A. Zeeb if (!ret) {
1254*cbb3ec25SBjoern A. Zeeb irq = platform_get_irq(pdev, 0);
1255*cbb3ec25SBjoern A. Zeeb if (irq < 0) {
1256*cbb3ec25SBjoern A. Zeeb ret = irq;
1257*cbb3ec25SBjoern A. Zeeb goto free_device;
1258*cbb3ec25SBjoern A. Zeeb }
1259*cbb3ec25SBjoern A. Zeeb }
1260*cbb3ec25SBjoern A. Zeeb
12616c92544dSBjoern A. Zeeb ret = devm_request_irq(mdev->dev, irq, mt7915_irq_handler,
12626c92544dSBjoern A. Zeeb IRQF_SHARED, KBUILD_MODNAME, dev);
12636c92544dSBjoern A. Zeeb if (ret)
12646c92544dSBjoern A. Zeeb goto free_device;
12656c92544dSBjoern A. Zeeb
1266*cbb3ec25SBjoern A. Zeeb ret = mt798x_wmac_init(dev);
12676c92544dSBjoern A. Zeeb if (ret)
12686c92544dSBjoern A. Zeeb goto free_irq;
12696c92544dSBjoern A. Zeeb
12706c92544dSBjoern A. Zeeb mt7915_wfsys_reset(dev);
12716c92544dSBjoern A. Zeeb
12726c92544dSBjoern A. Zeeb ret = mt7915_register_device(dev);
12736c92544dSBjoern A. Zeeb if (ret)
12746c92544dSBjoern A. Zeeb goto free_irq;
12756c92544dSBjoern A. Zeeb
12766c92544dSBjoern A. Zeeb return 0;
12776c92544dSBjoern A. Zeeb
12786c92544dSBjoern A. Zeeb free_irq:
12796c92544dSBjoern A. Zeeb devm_free_irq(mdev->dev, irq, dev);
12806c92544dSBjoern A. Zeeb free_device:
1281*cbb3ec25SBjoern A. Zeeb if (mtk_wed_device_active(&mdev->mmio.wed))
1282*cbb3ec25SBjoern A. Zeeb mtk_wed_device_detach(&mdev->mmio.wed);
1283*cbb3ec25SBjoern A. Zeeb mt76_free_device(mdev);
12846c92544dSBjoern A. Zeeb
12856c92544dSBjoern A. Zeeb return ret;
12866c92544dSBjoern A. Zeeb }
12876c92544dSBjoern A. Zeeb
mt798x_wmac_remove(struct platform_device * pdev)1288*cbb3ec25SBjoern A. Zeeb static int mt798x_wmac_remove(struct platform_device *pdev)
12896c92544dSBjoern A. Zeeb {
12906c92544dSBjoern A. Zeeb struct mt7915_dev *dev = platform_get_drvdata(pdev);
12916c92544dSBjoern A. Zeeb
12926c92544dSBjoern A. Zeeb mt7915_unregister_device(dev);
12936c92544dSBjoern A. Zeeb
12946c92544dSBjoern A. Zeeb return 0;
12956c92544dSBjoern A. Zeeb }
12966c92544dSBjoern A. Zeeb
1297*cbb3ec25SBjoern A. Zeeb static const struct of_device_id mt798x_wmac_of_match[] = {
1298*cbb3ec25SBjoern A. Zeeb { .compatible = "mediatek,mt7981-wmac", .data = (u32 *)0x7981 },
12996c92544dSBjoern A. Zeeb { .compatible = "mediatek,mt7986-wmac", .data = (u32 *)0x7986 },
13006c92544dSBjoern A. Zeeb {},
13016c92544dSBjoern A. Zeeb };
13026c92544dSBjoern A. Zeeb
1303*cbb3ec25SBjoern A. Zeeb MODULE_DEVICE_TABLE(of, mt798x_wmac_of_match);
1304*cbb3ec25SBjoern A. Zeeb
1305*cbb3ec25SBjoern A. Zeeb struct platform_driver mt798x_wmac_driver = {
13066c92544dSBjoern A. Zeeb .driver = {
1307*cbb3ec25SBjoern A. Zeeb .name = "mt798x-wmac",
1308*cbb3ec25SBjoern A. Zeeb .of_match_table = mt798x_wmac_of_match,
13096c92544dSBjoern A. Zeeb },
1310*cbb3ec25SBjoern A. Zeeb .probe = mt798x_wmac_probe,
1311*cbb3ec25SBjoern A. Zeeb .remove = mt798x_wmac_remove,
13126c92544dSBjoern A. Zeeb };
13136c92544dSBjoern A. Zeeb
13146c92544dSBjoern A. Zeeb MODULE_FIRMWARE(MT7986_FIRMWARE_WA);
13156c92544dSBjoern A. Zeeb MODULE_FIRMWARE(MT7986_FIRMWARE_WM);
13166c92544dSBjoern A. Zeeb MODULE_FIRMWARE(MT7986_FIRMWARE_WM_MT7975);
13176c92544dSBjoern A. Zeeb MODULE_FIRMWARE(MT7986_ROM_PATCH);
13186c92544dSBjoern A. Zeeb MODULE_FIRMWARE(MT7986_ROM_PATCH_MT7975);
1319*cbb3ec25SBjoern A. Zeeb
1320*cbb3ec25SBjoern A. Zeeb MODULE_FIRMWARE(MT7981_FIRMWARE_WA);
1321*cbb3ec25SBjoern A. Zeeb MODULE_FIRMWARE(MT7981_FIRMWARE_WM);
1322*cbb3ec25SBjoern A. Zeeb MODULE_FIRMWARE(MT7981_ROM_PATCH);
1323