1 /* SPDX-License-Identifier: GPL-2.0 */ 2 /* 3 * Copyright (c) 2023, Linaro Limited 4 */ 5 6 #ifndef QCOM_PHY_QMP_PCS_PCIE_V6_H_ 7 #define QCOM_PHY_QMP_PCS_PCIE_V6_H_ 8 9 /* Only for QMP V6 PHY - PCIE have different offsets than V5 */ 10 #define QPHY_PCIE_V6_PCS_PCIE_EQ_CONFIG1 0xa4 11 #define QPHY_PCIE_V6_PCS_PCIE_RXEQEVAL_TIME 0xf4 12 #define QPHY_PCIE_V6_PCS_PCIE_POWER_STATE_CONFIG2 0x0c 13 #define QPHY_PCIE_V6_PCS_PCIE_POWER_STATE_CONFIG4 0x14 14 #define QPHY_PCIE_V6_PCS_PCIE_ENDPOINT_REFCLK_DRIVE 0x20 15 #define QPHY_PCIE_V6_PCS_PCIE_OSC_DTCT_ACTIONS 0x94 16 17 #endif 18