1a2e8c808SVinod Koul /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2a2e8c808SVinod Koul /* 3a2e8c808SVinod Koul * Copyright (c) 2019-2020, The Linux Foundation. All rights reserved. 4a2e8c808SVinod Koul * Copyright (c) 2020-2021, Linaro Limited 5a2e8c808SVinod Koul */ 6a2e8c808SVinod Koul 7a2e8c808SVinod Koul #ifndef _DT_BINDINGS_CLK_QCOM_GCC_SM8350_H 8a2e8c808SVinod Koul #define _DT_BINDINGS_CLK_QCOM_GCC_SM8350_H 9a2e8c808SVinod Koul 10a2e8c808SVinod Koul /* GCC HW clocks */ 11a2e8c808SVinod Koul #define PCIE_0_PIPE_CLK 1 12a2e8c808SVinod Koul #define PCIE_1_PIPE_CLK 2 13a2e8c808SVinod Koul #define UFS_CARD_RX_SYMBOL_0_CLK 3 14a2e8c808SVinod Koul #define UFS_CARD_RX_SYMBOL_1_CLK 4 15a2e8c808SVinod Koul #define UFS_CARD_TX_SYMBOL_0_CLK 5 16a2e8c808SVinod Koul #define UFS_PHY_RX_SYMBOL_0_CLK 6 17a2e8c808SVinod Koul #define UFS_PHY_RX_SYMBOL_1_CLK 7 18a2e8c808SVinod Koul #define UFS_PHY_TX_SYMBOL_0_CLK 8 19a2e8c808SVinod Koul #define USB3_PHY_WRAPPER_GCC_USB30_PIPE_CLK 9 20a2e8c808SVinod Koul #define USB3_UNI_PHY_SEC_GCC_USB30_PIPE_CLK 10 21a2e8c808SVinod Koul 22a2e8c808SVinod Koul /* GCC clocks */ 23a2e8c808SVinod Koul #define GCC_AGGRE_NOC_PCIE_0_AXI_CLK 11 24a2e8c808SVinod Koul #define GCC_AGGRE_NOC_PCIE_1_AXI_CLK 12 25a2e8c808SVinod Koul #define GCC_AGGRE_NOC_PCIE_TBU_CLK 13 26a2e8c808SVinod Koul #define GCC_AGGRE_UFS_CARD_AXI_CLK 14 27a2e8c808SVinod Koul #define GCC_AGGRE_UFS_CARD_AXI_HW_CTL_CLK 15 28a2e8c808SVinod Koul #define GCC_AGGRE_UFS_PHY_AXI_CLK 16 29a2e8c808SVinod Koul #define GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK 17 30a2e8c808SVinod Koul #define GCC_AGGRE_USB3_PRIM_AXI_CLK 18 31a2e8c808SVinod Koul #define GCC_AGGRE_USB3_SEC_AXI_CLK 19 32a2e8c808SVinod Koul #define GCC_BOOT_ROM_AHB_CLK 20 33a2e8c808SVinod Koul #define GCC_CAMERA_HF_AXI_CLK 21 34a2e8c808SVinod Koul #define GCC_CAMERA_SF_AXI_CLK 22 35a2e8c808SVinod Koul #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK 23 36a2e8c808SVinod Koul #define GCC_CFG_NOC_USB3_SEC_AXI_CLK 24 37a2e8c808SVinod Koul #define GCC_DDRSS_GPU_AXI_CLK 25 38a2e8c808SVinod Koul #define GCC_DDRSS_PCIE_SF_TBU_CLK 26 39a2e8c808SVinod Koul #define GCC_DISP_HF_AXI_CLK 27 40a2e8c808SVinod Koul #define GCC_DISP_SF_AXI_CLK 28 41a2e8c808SVinod Koul #define GCC_GP1_CLK 29 42a2e8c808SVinod Koul #define GCC_GP1_CLK_SRC 30 43a2e8c808SVinod Koul #define GCC_GP2_CLK 31 44a2e8c808SVinod Koul #define GCC_GP2_CLK_SRC 32 45a2e8c808SVinod Koul #define GCC_GP3_CLK 33 46a2e8c808SVinod Koul #define GCC_GP3_CLK_SRC 34 47a2e8c808SVinod Koul #define GCC_GPLL0 35 48a2e8c808SVinod Koul #define GCC_GPLL0_OUT_EVEN 36 49a2e8c808SVinod Koul #define GCC_GPLL4 37 50a2e8c808SVinod Koul #define GCC_GPLL9 38 51a2e8c808SVinod Koul #define GCC_GPU_GPLL0_CLK_SRC 39 52a2e8c808SVinod Koul #define GCC_GPU_GPLL0_DIV_CLK_SRC 40 53a2e8c808SVinod Koul #define GCC_GPU_IREF_EN 41 54a2e8c808SVinod Koul #define GCC_GPU_MEMNOC_GFX_CLK 42 55a2e8c808SVinod Koul #define GCC_GPU_SNOC_DVM_GFX_CLK 43 56a2e8c808SVinod Koul #define GCC_PCIE0_PHY_RCHNG_CLK 44 57a2e8c808SVinod Koul #define GCC_PCIE1_PHY_RCHNG_CLK 45 58a2e8c808SVinod Koul #define GCC_PCIE_0_AUX_CLK 46 59a2e8c808SVinod Koul #define GCC_PCIE_0_AUX_CLK_SRC 47 60a2e8c808SVinod Koul #define GCC_PCIE_0_CFG_AHB_CLK 48 61a2e8c808SVinod Koul #define GCC_PCIE_0_CLKREF_EN 49 62a2e8c808SVinod Koul #define GCC_PCIE_0_MSTR_AXI_CLK 50 63a2e8c808SVinod Koul #define GCC_PCIE_0_PHY_RCHNG_CLK_SRC 51 64a2e8c808SVinod Koul #define GCC_PCIE_0_PIPE_CLK 52 65a2e8c808SVinod Koul #define GCC_PCIE_0_PIPE_CLK_SRC 53 66a2e8c808SVinod Koul #define GCC_PCIE_0_SLV_AXI_CLK 54 67a2e8c808SVinod Koul #define GCC_PCIE_0_SLV_Q2A_AXI_CLK 55 68a2e8c808SVinod Koul #define GCC_PCIE_1_AUX_CLK 56 69a2e8c808SVinod Koul #define GCC_PCIE_1_AUX_CLK_SRC 57 70a2e8c808SVinod Koul #define GCC_PCIE_1_CFG_AHB_CLK 58 71a2e8c808SVinod Koul #define GCC_PCIE_1_CLKREF_EN 59 72a2e8c808SVinod Koul #define GCC_PCIE_1_MSTR_AXI_CLK 60 73a2e8c808SVinod Koul #define GCC_PCIE_1_PHY_RCHNG_CLK_SRC 61 74a2e8c808SVinod Koul #define GCC_PCIE_1_PIPE_CLK 62 75a2e8c808SVinod Koul #define GCC_PCIE_1_PIPE_CLK_SRC 63 76a2e8c808SVinod Koul #define GCC_PCIE_1_SLV_AXI_CLK 64 77a2e8c808SVinod Koul #define GCC_PCIE_1_SLV_Q2A_AXI_CLK 65 78a2e8c808SVinod Koul #define GCC_PDM2_CLK 66 79a2e8c808SVinod Koul #define GCC_PDM2_CLK_SRC 67 80a2e8c808SVinod Koul #define GCC_PDM_AHB_CLK 68 81a2e8c808SVinod Koul #define GCC_PDM_XO4_CLK 69 82a2e8c808SVinod Koul #define GCC_QMIP_CAMERA_NRT_AHB_CLK 70 83a2e8c808SVinod Koul #define GCC_QMIP_CAMERA_RT_AHB_CLK 71 84a2e8c808SVinod Koul #define GCC_QMIP_DISP_AHB_CLK 72 85a2e8c808SVinod Koul #define GCC_QMIP_VIDEO_CVP_AHB_CLK 73 86a2e8c808SVinod Koul #define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 74 87a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_CORE_2X_CLK 75 88a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_CORE_CLK 76 89a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S0_CLK 77 90a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S0_CLK_SRC 78 91a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S1_CLK 79 92a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S1_CLK_SRC 80 93a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S2_CLK 81 94a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S2_CLK_SRC 82 95a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S3_CLK 83 96a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S3_CLK_SRC 84 97a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S4_CLK 85 98a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S4_CLK_SRC 86 99a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S5_CLK 87 100a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S5_CLK_SRC 88 101a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S6_CLK 89 102a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S6_CLK_SRC 90 103a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S7_CLK 91 104a2e8c808SVinod Koul #define GCC_QUPV3_WRAP0_S7_CLK_SRC 92 105a2e8c808SVinod Koul #define GCC_QUPV3_WRAP1_CORE_2X_CLK 93 106a2e8c808SVinod Koul #define GCC_QUPV3_WRAP1_CORE_CLK 94 107a2e8c808SVinod Koul #define GCC_QUPV3_WRAP1_S0_CLK 95 108a2e8c808SVinod Koul #define GCC_QUPV3_WRAP1_S0_CLK_SRC 96 109a2e8c808SVinod Koul #define GCC_QUPV3_WRAP1_S1_CLK 97 110a2e8c808SVinod Koul #define GCC_QUPV3_WRAP1_S1_CLK_SRC 98 111a2e8c808SVinod Koul #define GCC_QUPV3_WRAP1_S2_CLK 99 112a2e8c808SVinod Koul #define GCC_QUPV3_WRAP1_S2_CLK_SRC 100 113a2e8c808SVinod Koul #define GCC_QUPV3_WRAP1_S3_CLK 101 114a2e8c808SVinod Koul #define GCC_QUPV3_WRAP1_S3_CLK_SRC 102 115a2e8c808SVinod Koul #define GCC_QUPV3_WRAP1_S4_CLK 103 116a2e8c808SVinod Koul #define GCC_QUPV3_WRAP1_S4_CLK_SRC 104 117a2e8c808SVinod Koul #define GCC_QUPV3_WRAP1_S5_CLK 105 118a2e8c808SVinod Koul #define GCC_QUPV3_WRAP1_S5_CLK_SRC 106 119a2e8c808SVinod Koul #define GCC_QUPV3_WRAP2_CORE_2X_CLK 107 120a2e8c808SVinod Koul #define GCC_QUPV3_WRAP2_CORE_CLK 108 121a2e8c808SVinod Koul #define GCC_QUPV3_WRAP2_S0_CLK 109 122a2e8c808SVinod Koul #define GCC_QUPV3_WRAP2_S0_CLK_SRC 110 123a2e8c808SVinod Koul #define GCC_QUPV3_WRAP2_S1_CLK 111 124a2e8c808SVinod Koul #define GCC_QUPV3_WRAP2_S1_CLK_SRC 112 125a2e8c808SVinod Koul #define GCC_QUPV3_WRAP2_S2_CLK 113 126a2e8c808SVinod Koul #define GCC_QUPV3_WRAP2_S2_CLK_SRC 114 127a2e8c808SVinod Koul #define GCC_QUPV3_WRAP2_S3_CLK 115 128a2e8c808SVinod Koul #define GCC_QUPV3_WRAP2_S3_CLK_SRC 116 129a2e8c808SVinod Koul #define GCC_QUPV3_WRAP2_S4_CLK 117 130a2e8c808SVinod Koul #define GCC_QUPV3_WRAP2_S4_CLK_SRC 118 131a2e8c808SVinod Koul #define GCC_QUPV3_WRAP2_S5_CLK 119 132a2e8c808SVinod Koul #define GCC_QUPV3_WRAP2_S5_CLK_SRC 120 133a2e8c808SVinod Koul #define GCC_QUPV3_WRAP_0_M_AHB_CLK 121 134a2e8c808SVinod Koul #define GCC_QUPV3_WRAP_0_S_AHB_CLK 122 135a2e8c808SVinod Koul #define GCC_QUPV3_WRAP_1_M_AHB_CLK 123 136a2e8c808SVinod Koul #define GCC_QUPV3_WRAP_1_S_AHB_CLK 124 137a2e8c808SVinod Koul #define GCC_QUPV3_WRAP_2_M_AHB_CLK 125 138a2e8c808SVinod Koul #define GCC_QUPV3_WRAP_2_S_AHB_CLK 126 139a2e8c808SVinod Koul #define GCC_SDCC2_AHB_CLK 127 140a2e8c808SVinod Koul #define GCC_SDCC2_APPS_CLK 128 141a2e8c808SVinod Koul #define GCC_SDCC2_APPS_CLK_SRC 129 142a2e8c808SVinod Koul #define GCC_SDCC4_AHB_CLK 130 143a2e8c808SVinod Koul #define GCC_SDCC4_APPS_CLK 131 144a2e8c808SVinod Koul #define GCC_SDCC4_APPS_CLK_SRC 132 145a2e8c808SVinod Koul #define GCC_THROTTLE_PCIE_AHB_CLK 133 146a2e8c808SVinod Koul #define GCC_UFS_1_CLKREF_EN 134 147a2e8c808SVinod Koul #define GCC_UFS_CARD_AHB_CLK 135 148a2e8c808SVinod Koul #define GCC_UFS_CARD_AXI_CLK 136 149a2e8c808SVinod Koul #define GCC_UFS_CARD_AXI_CLK_SRC 137 150a2e8c808SVinod Koul #define GCC_UFS_CARD_AXI_HW_CTL_CLK 138 151a2e8c808SVinod Koul #define GCC_UFS_CARD_ICE_CORE_CLK 139 152a2e8c808SVinod Koul #define GCC_UFS_CARD_ICE_CORE_CLK_SRC 140 153a2e8c808SVinod Koul #define GCC_UFS_CARD_ICE_CORE_HW_CTL_CLK 141 154a2e8c808SVinod Koul #define GCC_UFS_CARD_PHY_AUX_CLK 142 155a2e8c808SVinod Koul #define GCC_UFS_CARD_PHY_AUX_CLK_SRC 143 156a2e8c808SVinod Koul #define GCC_UFS_CARD_PHY_AUX_HW_CTL_CLK 144 157a2e8c808SVinod Koul #define GCC_UFS_CARD_RX_SYMBOL_0_CLK 145 158a2e8c808SVinod Koul #define GCC_UFS_CARD_RX_SYMBOL_0_CLK_SRC 146 159a2e8c808SVinod Koul #define GCC_UFS_CARD_RX_SYMBOL_1_CLK 147 160a2e8c808SVinod Koul #define GCC_UFS_CARD_RX_SYMBOL_1_CLK_SRC 148 161a2e8c808SVinod Koul #define GCC_UFS_CARD_TX_SYMBOL_0_CLK 149 162a2e8c808SVinod Koul #define GCC_UFS_CARD_TX_SYMBOL_0_CLK_SRC 150 163a2e8c808SVinod Koul #define GCC_UFS_CARD_UNIPRO_CORE_CLK 151 164a2e8c808SVinod Koul #define GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC 152 165a2e8c808SVinod Koul #define GCC_UFS_CARD_UNIPRO_CORE_HW_CTL_CLK 153 166a2e8c808SVinod Koul #define GCC_UFS_PHY_AHB_CLK 154 167a2e8c808SVinod Koul #define GCC_UFS_PHY_AXI_CLK 155 168a2e8c808SVinod Koul #define GCC_UFS_PHY_AXI_CLK_SRC 156 169a2e8c808SVinod Koul #define GCC_UFS_PHY_AXI_HW_CTL_CLK 157 170a2e8c808SVinod Koul #define GCC_UFS_PHY_ICE_CORE_CLK 158 171a2e8c808SVinod Koul #define GCC_UFS_PHY_ICE_CORE_CLK_SRC 159 172a2e8c808SVinod Koul #define GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK 160 173a2e8c808SVinod Koul #define GCC_UFS_PHY_PHY_AUX_CLK 161 174a2e8c808SVinod Koul #define GCC_UFS_PHY_PHY_AUX_CLK_SRC 162 175a2e8c808SVinod Koul #define GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK 163 176a2e8c808SVinod Koul #define GCC_UFS_PHY_RX_SYMBOL_0_CLK 164 177a2e8c808SVinod Koul #define GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC 165 178a2e8c808SVinod Koul #define GCC_UFS_PHY_RX_SYMBOL_1_CLK 166 179a2e8c808SVinod Koul #define GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC 167 180a2e8c808SVinod Koul #define GCC_UFS_PHY_TX_SYMBOL_0_CLK 168 181a2e8c808SVinod Koul #define GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC 169 182a2e8c808SVinod Koul #define GCC_UFS_PHY_UNIPRO_CORE_CLK 170 183a2e8c808SVinod Koul #define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 171 184a2e8c808SVinod Koul #define GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK 172 185a2e8c808SVinod Koul #define GCC_USB30_PRIM_MASTER_CLK 173 186a2e8c808SVinod Koul #define GCC_USB30_PRIM_MASTER_CLK__FORCE_MEM_CORE_ON 174 187a2e8c808SVinod Koul #define GCC_USB30_PRIM_MASTER_CLK_SRC 175 188a2e8c808SVinod Koul #define GCC_USB30_PRIM_MOCK_UTMI_CLK 176 189a2e8c808SVinod Koul #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 177 190a2e8c808SVinod Koul #define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC 178 191a2e8c808SVinod Koul #define GCC_USB30_PRIM_SLEEP_CLK 179 192a2e8c808SVinod Koul #define GCC_USB30_SEC_MASTER_CLK 180 193a2e8c808SVinod Koul #define GCC_USB30_SEC_MASTER_CLK__FORCE_MEM_CORE_ON 181 194a2e8c808SVinod Koul #define GCC_USB30_SEC_MASTER_CLK_SRC 182 195a2e8c808SVinod Koul #define GCC_USB30_SEC_MOCK_UTMI_CLK 183 196a2e8c808SVinod Koul #define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC 184 197a2e8c808SVinod Koul #define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SRC 185 198a2e8c808SVinod Koul #define GCC_USB30_SEC_SLEEP_CLK 186 199a2e8c808SVinod Koul #define GCC_USB3_PRIM_PHY_AUX_CLK 187 200a2e8c808SVinod Koul #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 188 201a2e8c808SVinod Koul #define GCC_USB3_PRIM_PHY_COM_AUX_CLK 189 202a2e8c808SVinod Koul #define GCC_USB3_PRIM_PHY_PIPE_CLK 190 203a2e8c808SVinod Koul #define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC 191 204a2e8c808SVinod Koul #define GCC_USB3_SEC_CLKREF_EN 192 205a2e8c808SVinod Koul #define GCC_USB3_SEC_PHY_AUX_CLK 193 206a2e8c808SVinod Koul #define GCC_USB3_SEC_PHY_AUX_CLK_SRC 194 207a2e8c808SVinod Koul #define GCC_USB3_SEC_PHY_COM_AUX_CLK 195 208a2e8c808SVinod Koul #define GCC_USB3_SEC_PHY_PIPE_CLK 196 209a2e8c808SVinod Koul #define GCC_USB3_SEC_PHY_PIPE_CLK_SRC 197 210a2e8c808SVinod Koul #define GCC_VIDEO_AXI0_CLK 198 211a2e8c808SVinod Koul #define GCC_VIDEO_AXI1_CLK 199 212a2e8c808SVinod Koul 213a2e8c808SVinod Koul /* GCC resets */ 214a2e8c808SVinod Koul #define GCC_CAMERA_BCR 0 215a2e8c808SVinod Koul #define GCC_DISPLAY_BCR 1 216a2e8c808SVinod Koul #define GCC_GPU_BCR 2 217a2e8c808SVinod Koul #define GCC_MMSS_BCR 3 218a2e8c808SVinod Koul #define GCC_PCIE_0_BCR 4 219a2e8c808SVinod Koul #define GCC_PCIE_0_LINK_DOWN_BCR 5 220a2e8c808SVinod Koul #define GCC_PCIE_0_NOCSR_COM_PHY_BCR 6 221a2e8c808SVinod Koul #define GCC_PCIE_0_PHY_BCR 7 222a2e8c808SVinod Koul #define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR 8 223a2e8c808SVinod Koul #define GCC_PCIE_1_BCR 9 224a2e8c808SVinod Koul #define GCC_PCIE_1_LINK_DOWN_BCR 10 225a2e8c808SVinod Koul #define GCC_PCIE_1_NOCSR_COM_PHY_BCR 11 226a2e8c808SVinod Koul #define GCC_PCIE_1_PHY_BCR 12 227a2e8c808SVinod Koul #define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR 13 228a2e8c808SVinod Koul #define GCC_PCIE_PHY_CFG_AHB_BCR 14 229a2e8c808SVinod Koul #define GCC_PCIE_PHY_COM_BCR 15 230a2e8c808SVinod Koul #define GCC_PDM_BCR 16 231a2e8c808SVinod Koul #define GCC_QUPV3_WRAPPER_0_BCR 17 232a2e8c808SVinod Koul #define GCC_QUPV3_WRAPPER_1_BCR 18 233a2e8c808SVinod Koul #define GCC_QUPV3_WRAPPER_2_BCR 19 234a2e8c808SVinod Koul #define GCC_QUSB2PHY_PRIM_BCR 20 235a2e8c808SVinod Koul #define GCC_QUSB2PHY_SEC_BCR 21 236a2e8c808SVinod Koul #define GCC_SDCC2_BCR 22 237a2e8c808SVinod Koul #define GCC_SDCC4_BCR 23 238a2e8c808SVinod Koul #define GCC_UFS_CARD_BCR 24 239a2e8c808SVinod Koul #define GCC_UFS_PHY_BCR 25 240a2e8c808SVinod Koul #define GCC_USB30_PRIM_BCR 26 241a2e8c808SVinod Koul #define GCC_USB30_SEC_BCR 27 242a2e8c808SVinod Koul #define GCC_USB3_DP_PHY_PRIM_BCR 28 243a2e8c808SVinod Koul #define GCC_USB3_DP_PHY_SEC_BCR 29 244a2e8c808SVinod Koul #define GCC_USB3_PHY_PRIM_BCR 30 245a2e8c808SVinod Koul #define GCC_USB3_PHY_SEC_BCR 31 246a2e8c808SVinod Koul #define GCC_USB3PHY_PHY_PRIM_BCR 32 247a2e8c808SVinod Koul #define GCC_USB3PHY_PHY_SEC_BCR 33 248a2e8c808SVinod Koul #define GCC_USB_PHY_CFG_AHB2PHY_BCR 34 249a2e8c808SVinod Koul #define GCC_VIDEO_AXI0_CLK_ARES 35 250a2e8c808SVinod Koul #define GCC_VIDEO_AXI1_CLK_ARES 36 251a2e8c808SVinod Koul #define GCC_VIDEO_BCR 37 252a2e8c808SVinod Koul 253*3fade948SVinod Koul /* GCC power domains */ 254*3fade948SVinod Koul #define PCIE_0_GDSC 0 255*3fade948SVinod Koul #define PCIE_1_GDSC 1 256*3fade948SVinod Koul #define UFS_CARD_GDSC 2 257*3fade948SVinod Koul #define UFS_PHY_GDSC 3 258*3fade948SVinod Koul #define USB30_PRIM_GDSC 4 259*3fade948SVinod Koul #define USB30_SEC_GDSC 5 260*3fade948SVinod Koul #define HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDSC 6 261*3fade948SVinod Koul #define HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDSC 7 262*3fade948SVinod Koul #define HLOS1_VOTE_MMNOC_MMU_TBU_SF0_GDSC 8 263*3fade948SVinod Koul #define HLOS1_VOTE_MMNOC_MMU_TBU_SF1_GDSC 9 264*3fade948SVinod Koul 265a2e8c808SVinod Koul #endif 266