1*440b075bSKrzysztof Kozlowski /* SPDX-License-Identifier: (GPL-2.0+ OR MIT) */ 2524353eaSIcenowy Zheng /* 3524353eaSIcenowy Zheng * Copyright (C) 2017 Icenowy Zheng <icenowy@aosc.io> 4524353eaSIcenowy Zheng */ 5524353eaSIcenowy Zheng 6524353eaSIcenowy Zheng #ifndef _DT_BINDINGS_CLK_SUN50I_H6_H_ 7524353eaSIcenowy Zheng #define _DT_BINDINGS_CLK_SUN50I_H6_H_ 8524353eaSIcenowy Zheng 9524353eaSIcenowy Zheng #define CLK_PLL_PERIPH0 3 10524353eaSIcenowy Zheng 11524353eaSIcenowy Zheng #define CLK_CPUX 21 12524353eaSIcenowy Zheng 13524353eaSIcenowy Zheng #define CLK_APB1 26 14524353eaSIcenowy Zheng 15524353eaSIcenowy Zheng #define CLK_DE 29 16524353eaSIcenowy Zheng #define CLK_BUS_DE 30 17524353eaSIcenowy Zheng #define CLK_DEINTERLACE 31 18524353eaSIcenowy Zheng #define CLK_BUS_DEINTERLACE 32 19524353eaSIcenowy Zheng #define CLK_GPU 33 20524353eaSIcenowy Zheng #define CLK_BUS_GPU 34 21524353eaSIcenowy Zheng #define CLK_CE 35 22524353eaSIcenowy Zheng #define CLK_BUS_CE 36 23524353eaSIcenowy Zheng #define CLK_VE 37 24524353eaSIcenowy Zheng #define CLK_BUS_VE 38 25524353eaSIcenowy Zheng #define CLK_EMCE 39 26524353eaSIcenowy Zheng #define CLK_BUS_EMCE 40 27524353eaSIcenowy Zheng #define CLK_VP9 41 28524353eaSIcenowy Zheng #define CLK_BUS_VP9 42 29524353eaSIcenowy Zheng #define CLK_BUS_DMA 43 30524353eaSIcenowy Zheng #define CLK_BUS_MSGBOX 44 31524353eaSIcenowy Zheng #define CLK_BUS_SPINLOCK 45 32524353eaSIcenowy Zheng #define CLK_BUS_HSTIMER 46 33524353eaSIcenowy Zheng #define CLK_AVS 47 34524353eaSIcenowy Zheng #define CLK_BUS_DBG 48 35524353eaSIcenowy Zheng #define CLK_BUS_PSI 49 36524353eaSIcenowy Zheng #define CLK_BUS_PWM 50 37524353eaSIcenowy Zheng #define CLK_BUS_IOMMU 51 38524353eaSIcenowy Zheng 39524353eaSIcenowy Zheng #define CLK_MBUS_DMA 53 40524353eaSIcenowy Zheng #define CLK_MBUS_VE 54 41524353eaSIcenowy Zheng #define CLK_MBUS_CE 55 42524353eaSIcenowy Zheng #define CLK_MBUS_TS 56 43524353eaSIcenowy Zheng #define CLK_MBUS_NAND 57 44524353eaSIcenowy Zheng #define CLK_MBUS_CSI 58 45524353eaSIcenowy Zheng #define CLK_MBUS_DEINTERLACE 59 46524353eaSIcenowy Zheng 47524353eaSIcenowy Zheng #define CLK_NAND0 61 48524353eaSIcenowy Zheng #define CLK_NAND1 62 49524353eaSIcenowy Zheng #define CLK_BUS_NAND 63 50524353eaSIcenowy Zheng #define CLK_MMC0 64 51524353eaSIcenowy Zheng #define CLK_MMC1 65 52524353eaSIcenowy Zheng #define CLK_MMC2 66 53524353eaSIcenowy Zheng #define CLK_BUS_MMC0 67 54524353eaSIcenowy Zheng #define CLK_BUS_MMC1 68 55524353eaSIcenowy Zheng #define CLK_BUS_MMC2 69 56524353eaSIcenowy Zheng #define CLK_BUS_UART0 70 57524353eaSIcenowy Zheng #define CLK_BUS_UART1 71 58524353eaSIcenowy Zheng #define CLK_BUS_UART2 72 59524353eaSIcenowy Zheng #define CLK_BUS_UART3 73 60524353eaSIcenowy Zheng #define CLK_BUS_I2C0 74 61524353eaSIcenowy Zheng #define CLK_BUS_I2C1 75 62524353eaSIcenowy Zheng #define CLK_BUS_I2C2 76 63524353eaSIcenowy Zheng #define CLK_BUS_I2C3 77 64524353eaSIcenowy Zheng #define CLK_BUS_SCR0 78 65524353eaSIcenowy Zheng #define CLK_BUS_SCR1 79 66524353eaSIcenowy Zheng #define CLK_SPI0 80 67524353eaSIcenowy Zheng #define CLK_SPI1 81 68524353eaSIcenowy Zheng #define CLK_BUS_SPI0 82 69524353eaSIcenowy Zheng #define CLK_BUS_SPI1 83 70524353eaSIcenowy Zheng #define CLK_BUS_EMAC 84 71524353eaSIcenowy Zheng #define CLK_TS 85 72524353eaSIcenowy Zheng #define CLK_BUS_TS 86 73524353eaSIcenowy Zheng #define CLK_IR_TX 87 74524353eaSIcenowy Zheng #define CLK_BUS_IR_TX 88 75524353eaSIcenowy Zheng #define CLK_BUS_THS 89 76524353eaSIcenowy Zheng #define CLK_I2S3 90 77524353eaSIcenowy Zheng #define CLK_I2S0 91 78524353eaSIcenowy Zheng #define CLK_I2S1 92 79524353eaSIcenowy Zheng #define CLK_I2S2 93 80524353eaSIcenowy Zheng #define CLK_BUS_I2S0 94 81524353eaSIcenowy Zheng #define CLK_BUS_I2S1 95 82524353eaSIcenowy Zheng #define CLK_BUS_I2S2 96 83524353eaSIcenowy Zheng #define CLK_BUS_I2S3 97 84524353eaSIcenowy Zheng #define CLK_SPDIF 98 85524353eaSIcenowy Zheng #define CLK_BUS_SPDIF 99 86524353eaSIcenowy Zheng #define CLK_DMIC 100 87524353eaSIcenowy Zheng #define CLK_BUS_DMIC 101 88524353eaSIcenowy Zheng #define CLK_AUDIO_HUB 102 89524353eaSIcenowy Zheng #define CLK_BUS_AUDIO_HUB 103 90524353eaSIcenowy Zheng #define CLK_USB_OHCI0 104 91524353eaSIcenowy Zheng #define CLK_USB_PHY0 105 92524353eaSIcenowy Zheng #define CLK_USB_PHY1 106 93524353eaSIcenowy Zheng #define CLK_USB_OHCI3 107 94524353eaSIcenowy Zheng #define CLK_USB_PHY3 108 95524353eaSIcenowy Zheng #define CLK_USB_HSIC_12M 109 96524353eaSIcenowy Zheng #define CLK_USB_HSIC 110 97524353eaSIcenowy Zheng #define CLK_BUS_OHCI0 111 98524353eaSIcenowy Zheng #define CLK_BUS_OHCI3 112 99524353eaSIcenowy Zheng #define CLK_BUS_EHCI0 113 100524353eaSIcenowy Zheng #define CLK_BUS_XHCI 114 101524353eaSIcenowy Zheng #define CLK_BUS_EHCI3 115 102524353eaSIcenowy Zheng #define CLK_BUS_OTG 116 103524353eaSIcenowy Zheng #define CLK_PCIE_REF_100M 117 104524353eaSIcenowy Zheng #define CLK_PCIE_REF 118 105524353eaSIcenowy Zheng #define CLK_PCIE_REF_OUT 119 106524353eaSIcenowy Zheng #define CLK_PCIE_MAXI 120 107524353eaSIcenowy Zheng #define CLK_PCIE_AUX 121 108524353eaSIcenowy Zheng #define CLK_BUS_PCIE 122 109524353eaSIcenowy Zheng #define CLK_HDMI 123 110f422fa55SIcenowy Zheng #define CLK_HDMI_SLOW 124 111f422fa55SIcenowy Zheng #define CLK_HDMI_CEC 125 112f422fa55SIcenowy Zheng #define CLK_BUS_HDMI 126 113f422fa55SIcenowy Zheng #define CLK_BUS_TCON_TOP 127 114f422fa55SIcenowy Zheng #define CLK_TCON_LCD0 128 115f422fa55SIcenowy Zheng #define CLK_BUS_TCON_LCD0 129 116f422fa55SIcenowy Zheng #define CLK_TCON_TV0 130 117f422fa55SIcenowy Zheng #define CLK_BUS_TCON_TV0 131 118f422fa55SIcenowy Zheng #define CLK_CSI_CCI 132 119f422fa55SIcenowy Zheng #define CLK_CSI_TOP 133 120f422fa55SIcenowy Zheng #define CLK_CSI_MCLK 134 121f422fa55SIcenowy Zheng #define CLK_BUS_CSI 135 122f422fa55SIcenowy Zheng #define CLK_HDCP 136 123f422fa55SIcenowy Zheng #define CLK_BUS_HDCP 137 124524353eaSIcenowy Zheng 125524353eaSIcenowy Zheng #endif /* _DT_BINDINGS_CLK_SUN50I_H6_H_ */ 126