1*9f8f640eSPeter MaydellArm Musca boards (``musca-a``, ``musca-b1``) 2*9f8f640eSPeter Maydell============================================ 3*9f8f640eSPeter Maydell 4*9f8f640eSPeter MaydellThe Arm Musca development boards are a reference implementation 5*9f8f640eSPeter Maydellof a system using the SSE-200 Subsystem for Embedded. They are 6*9f8f640eSPeter Maydelldual Cortex-M33 systems. 7*9f8f640eSPeter Maydell 8*9f8f640eSPeter MaydellQEMU provides models of the A and B1 variants of this board. 9*9f8f640eSPeter Maydell 10*9f8f640eSPeter MaydellUnimplemented devices: 11*9f8f640eSPeter Maydell 12*9f8f640eSPeter Maydell- SPI 13*9f8f640eSPeter Maydell- |I2C| 14*9f8f640eSPeter Maydell- |I2S| 15*9f8f640eSPeter Maydell- PWM 16*9f8f640eSPeter Maydell- QSPI 17*9f8f640eSPeter Maydell- Timer 18*9f8f640eSPeter Maydell- SCC 19*9f8f640eSPeter Maydell- GPIO 20*9f8f640eSPeter Maydell- eFlash 21*9f8f640eSPeter Maydell- MHU 22*9f8f640eSPeter Maydell- PVT 23*9f8f640eSPeter Maydell- SDIO 24*9f8f640eSPeter Maydell- CryptoCell 25*9f8f640eSPeter Maydell 26*9f8f640eSPeter MaydellNote that (like the real hardware) the Musca-A machine is 27*9f8f640eSPeter Maydellasymmetric: CPU 0 does not have the FPU or DSP extensions, 28*9f8f640eSPeter Maydellbut CPU 1 does. Also like the real hardware, the memory maps 29*9f8f640eSPeter Maydellfor the A and B1 variants differ significantly, so guest 30*9f8f640eSPeter Maydellsoftware must be built for the right variant. 31*9f8f640eSPeter Maydell 32