154f59d78SCédric Le Goater /* 254f59d78SCédric Le Goater * QEMU PowerPC PowerNV Processor Service Interface (PSI) model 354f59d78SCédric Le Goater * 454f59d78SCédric Le Goater * Copyright (c) 2015-2017, IBM Corporation. 554f59d78SCédric Le Goater * 654f59d78SCédric Le Goater * This library is free software; you can redistribute it and/or 754f59d78SCédric Le Goater * modify it under the terms of the GNU Lesser General Public 854f59d78SCédric Le Goater * License as published by the Free Software Foundation; either 954f59d78SCédric Le Goater * version 2 of the License, or (at your option) any later version. 1054f59d78SCédric Le Goater * 1154f59d78SCédric Le Goater * This library is distributed in the hope that it will be useful, 1254f59d78SCédric Le Goater * but WITHOUT ANY WARRANTY; without even the implied warranty of 1354f59d78SCédric Le Goater * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU 1454f59d78SCédric Le Goater * Lesser General Public License for more details. 1554f59d78SCédric Le Goater * 1654f59d78SCédric Le Goater * You should have received a copy of the GNU Lesser General Public 1754f59d78SCédric Le Goater * License along with this library; if not, see <http://www.gnu.org/licenses/>. 1854f59d78SCédric Le Goater */ 1954f59d78SCédric Le Goater 2054f59d78SCédric Le Goater #include "qemu/osdep.h" 2164552b6bSMarkus Armbruster #include "hw/irq.h" 2254f59d78SCédric Le Goater #include "target/ppc/cpu.h" 2354f59d78SCédric Le Goater #include "qemu/log.h" 240b8fa32fSMarkus Armbruster #include "qemu/module.h" 2571e8a915SMarkus Armbruster #include "sysemu/reset.h" 2654f59d78SCédric Le Goater #include "qapi/error.h" 27c38536bcSCédric Le Goater #include "monitor/monitor.h" 2854f59d78SCédric Le Goater 2954f59d78SCédric Le Goater #include "exec/address-spaces.h" 3054f59d78SCédric Le Goater 3154f59d78SCédric Le Goater #include "hw/ppc/fdt.h" 3254f59d78SCédric Le Goater #include "hw/ppc/pnv.h" 3354f59d78SCédric Le Goater #include "hw/ppc/pnv_xscom.h" 34a27bd6c7SMarkus Armbruster #include "hw/qdev-properties.h" 3554f59d78SCédric Le Goater #include "hw/ppc/pnv_psi.h" 3654f59d78SCédric Le Goater 3754f59d78SCédric Le Goater #include <libfdt.h> 3854f59d78SCédric Le Goater 3954f59d78SCédric Le Goater #define PSIHB_XSCOM_FIR_RW 0x00 4054f59d78SCédric Le Goater #define PSIHB_XSCOM_FIR_AND 0x01 4154f59d78SCédric Le Goater #define PSIHB_XSCOM_FIR_OR 0x02 4254f59d78SCédric Le Goater #define PSIHB_XSCOM_FIRMASK_RW 0x03 4354f59d78SCédric Le Goater #define PSIHB_XSCOM_FIRMASK_AND 0x04 4454f59d78SCédric Le Goater #define PSIHB_XSCOM_FIRMASK_OR 0x05 4554f59d78SCédric Le Goater #define PSIHB_XSCOM_FIRACT0 0x06 4654f59d78SCédric Le Goater #define PSIHB_XSCOM_FIRACT1 0x07 4754f59d78SCédric Le Goater 4854f59d78SCédric Le Goater /* Host Bridge Base Address Register */ 4954f59d78SCédric Le Goater #define PSIHB_XSCOM_BAR 0x0a 5054f59d78SCédric Le Goater #define PSIHB_BAR_EN 0x0000000000000001ull 5154f59d78SCédric Le Goater 5254f59d78SCédric Le Goater /* FSP Base Address Register */ 5354f59d78SCédric Le Goater #define PSIHB_XSCOM_FSPBAR 0x0b 5454f59d78SCédric Le Goater 5554f59d78SCédric Le Goater /* PSI Host Bridge Control/Status Register */ 5654f59d78SCédric Le Goater #define PSIHB_XSCOM_CR 0x0e 5754f59d78SCédric Le Goater #define PSIHB_CR_FSP_CMD_ENABLE 0x8000000000000000ull 5854f59d78SCédric Le Goater #define PSIHB_CR_FSP_MMIO_ENABLE 0x4000000000000000ull 5954f59d78SCédric Le Goater #define PSIHB_CR_FSP_IRQ_ENABLE 0x1000000000000000ull 6054f59d78SCédric Le Goater #define PSIHB_CR_FSP_ERR_RSP_ENABLE 0x0800000000000000ull 6154f59d78SCédric Le Goater #define PSIHB_CR_PSI_LINK_ENABLE 0x0400000000000000ull 6254f59d78SCédric Le Goater #define PSIHB_CR_FSP_RESET 0x0200000000000000ull 6354f59d78SCédric Le Goater #define PSIHB_CR_PSIHB_RESET 0x0100000000000000ull 6454f59d78SCédric Le Goater #define PSIHB_CR_PSI_IRQ 0x0000800000000000ull 6554f59d78SCédric Le Goater #define PSIHB_CR_FSP_IRQ 0x0000400000000000ull 6654f59d78SCédric Le Goater #define PSIHB_CR_FSP_LINK_ACTIVE 0x0000200000000000ull 6754f59d78SCédric Le Goater #define PSIHB_CR_IRQ_CMD_EXPECT 0x0000010000000000ull 6854f59d78SCédric Le Goater /* and more ... */ 6954f59d78SCédric Le Goater 7054f59d78SCédric Le Goater /* PSIHB Status / Error Mask Register */ 7154f59d78SCédric Le Goater #define PSIHB_XSCOM_SEMR 0x0f 7254f59d78SCédric Le Goater 7354f59d78SCédric Le Goater /* XIVR, to signal interrupts to the CEC firmware. more XIVR below. */ 7454f59d78SCédric Le Goater #define PSIHB_XSCOM_XIVR_FSP 0x10 7554f59d78SCédric Le Goater #define PSIHB_XIVR_SERVER_SH 40 7654f59d78SCédric Le Goater #define PSIHB_XIVR_SERVER_MSK (0xffffull << PSIHB_XIVR_SERVER_SH) 7754f59d78SCédric Le Goater #define PSIHB_XIVR_PRIO_SH 32 7854f59d78SCédric Le Goater #define PSIHB_XIVR_PRIO_MSK (0xffull << PSIHB_XIVR_PRIO_SH) 7954f59d78SCédric Le Goater #define PSIHB_XIVR_SRC_SH 29 8054f59d78SCédric Le Goater #define PSIHB_XIVR_SRC_MSK (0x7ull << PSIHB_XIVR_SRC_SH) 8154f59d78SCédric Le Goater #define PSIHB_XIVR_PENDING 0x01000000ull 8254f59d78SCédric Le Goater 8354f59d78SCédric Le Goater /* PSI Host Bridge Set Control/ Status Register */ 8454f59d78SCédric Le Goater #define PSIHB_XSCOM_SCR 0x12 8554f59d78SCédric Le Goater 8654f59d78SCédric Le Goater /* PSI Host Bridge Clear Control/ Status Register */ 8754f59d78SCédric Le Goater #define PSIHB_XSCOM_CCR 0x13 8854f59d78SCédric Le Goater 8954f59d78SCédric Le Goater /* DMA Upper Address Register */ 9054f59d78SCédric Le Goater #define PSIHB_XSCOM_DMA_UPADD 0x14 9154f59d78SCédric Le Goater 9254f59d78SCédric Le Goater /* Interrupt Status */ 9354f59d78SCédric Le Goater #define PSIHB_XSCOM_IRQ_STAT 0x15 9454f59d78SCédric Le Goater #define PSIHB_IRQ_STAT_OCC 0x0000001000000000ull 9554f59d78SCédric Le Goater #define PSIHB_IRQ_STAT_FSI 0x0000000800000000ull 9654f59d78SCédric Le Goater #define PSIHB_IRQ_STAT_LPCI2C 0x0000000400000000ull 9754f59d78SCédric Le Goater #define PSIHB_IRQ_STAT_LOCERR 0x0000000200000000ull 9854f59d78SCédric Le Goater #define PSIHB_IRQ_STAT_EXT 0x0000000100000000ull 9954f59d78SCédric Le Goater 10054f59d78SCédric Le Goater /* remaining XIVR */ 10154f59d78SCédric Le Goater #define PSIHB_XSCOM_XIVR_OCC 0x16 10254f59d78SCédric Le Goater #define PSIHB_XSCOM_XIVR_FSI 0x17 10354f59d78SCédric Le Goater #define PSIHB_XSCOM_XIVR_LPCI2C 0x18 10454f59d78SCédric Le Goater #define PSIHB_XSCOM_XIVR_LOCERR 0x19 10554f59d78SCédric Le Goater #define PSIHB_XSCOM_XIVR_EXT 0x1a 10654f59d78SCédric Le Goater 10754f59d78SCédric Le Goater /* Interrupt Requester Source Compare Register */ 10854f59d78SCédric Le Goater #define PSIHB_XSCOM_IRSN 0x1b 10954f59d78SCédric Le Goater #define PSIHB_IRSN_COMP_SH 45 11054f59d78SCédric Le Goater #define PSIHB_IRSN_COMP_MSK (0x7ffffull << PSIHB_IRSN_COMP_SH) 11154f59d78SCédric Le Goater #define PSIHB_IRSN_IRQ_MUX 0x0000000800000000ull 11254f59d78SCédric Le Goater #define PSIHB_IRSN_IRQ_RESET 0x0000000400000000ull 11354f59d78SCédric Le Goater #define PSIHB_IRSN_DOWNSTREAM_EN 0x0000000200000000ull 11454f59d78SCédric Le Goater #define PSIHB_IRSN_UPSTREAM_EN 0x0000000100000000ull 11554f59d78SCédric Le Goater #define PSIHB_IRSN_COMPMASK_SH 13 11654f59d78SCédric Le Goater #define PSIHB_IRSN_COMPMASK_MSK (0x7ffffull << PSIHB_IRSN_COMPMASK_SH) 11754f59d78SCédric Le Goater 11854f59d78SCédric Le Goater #define PSIHB_BAR_MASK 0x0003fffffff00000ull 11954f59d78SCédric Le Goater #define PSIHB_FSPBAR_MASK 0x0003ffff00000000ull 12054f59d78SCédric Le Goater 121c38536bcSCédric Le Goater #define PSIHB9_BAR_MASK 0x00fffffffff00000ull 122c38536bcSCédric Le Goater #define PSIHB9_FSPBAR_MASK 0x00ffffff00000000ull 123c38536bcSCédric Le Goater 124029699aaSCédric Le Goater #define PSIHB_REG(addr) (((addr) >> 3) + PSIHB_XSCOM_BAR) 125029699aaSCédric Le Goater 12654f59d78SCédric Le Goater static void pnv_psi_set_bar(PnvPsi *psi, uint64_t bar) 12754f59d78SCédric Le Goater { 128ae856055SCédric Le Goater PnvPsiClass *ppc = PNV_PSI_GET_CLASS(psi); 12954f59d78SCédric Le Goater MemoryRegion *sysmem = get_system_memory(); 13054f59d78SCédric Le Goater uint64_t old = psi->regs[PSIHB_XSCOM_BAR]; 13154f59d78SCédric Le Goater 132ae856055SCédric Le Goater psi->regs[PSIHB_XSCOM_BAR] = bar & (ppc->bar_mask | PSIHB_BAR_EN); 13354f59d78SCédric Le Goater 13454f59d78SCédric Le Goater /* Update MR, always remove it first */ 13554f59d78SCédric Le Goater if (old & PSIHB_BAR_EN) { 13654f59d78SCédric Le Goater memory_region_del_subregion(sysmem, &psi->regs_mr); 13754f59d78SCédric Le Goater } 13854f59d78SCédric Le Goater 13954f59d78SCédric Le Goater /* Then add it back if needed */ 14054f59d78SCédric Le Goater if (bar & PSIHB_BAR_EN) { 141ae856055SCédric Le Goater uint64_t addr = bar & ppc->bar_mask; 14254f59d78SCédric Le Goater memory_region_add_subregion(sysmem, addr, &psi->regs_mr); 14354f59d78SCédric Le Goater } 14454f59d78SCédric Le Goater } 14554f59d78SCédric Le Goater 14654f59d78SCédric Le Goater static void pnv_psi_update_fsp_mr(PnvPsi *psi) 14754f59d78SCédric Le Goater { 14854f59d78SCédric Le Goater /* TODO: Update FSP MR if/when we support FSP BAR */ 14954f59d78SCédric Le Goater } 15054f59d78SCédric Le Goater 15154f59d78SCédric Le Goater static void pnv_psi_set_cr(PnvPsi *psi, uint64_t cr) 15254f59d78SCédric Le Goater { 15354f59d78SCédric Le Goater uint64_t old = psi->regs[PSIHB_XSCOM_CR]; 15454f59d78SCédric Le Goater 15554f59d78SCédric Le Goater psi->regs[PSIHB_XSCOM_CR] = cr; 15654f59d78SCédric Le Goater 15754f59d78SCédric Le Goater /* Check some bit changes */ 15854f59d78SCédric Le Goater if ((old ^ psi->regs[PSIHB_XSCOM_CR]) & PSIHB_CR_FSP_MMIO_ENABLE) { 15954f59d78SCédric Le Goater pnv_psi_update_fsp_mr(psi); 16054f59d78SCédric Le Goater } 16154f59d78SCédric Le Goater } 16254f59d78SCédric Le Goater 16354f59d78SCédric Le Goater static void pnv_psi_set_irsn(PnvPsi *psi, uint64_t val) 16454f59d78SCédric Le Goater { 165ae856055SCédric Le Goater ICSState *ics = &PNV8_PSI(psi)->ics; 16654f59d78SCédric Le Goater 16754f59d78SCédric Le Goater /* In this model we ignore the up/down enable bits for now 16854f59d78SCédric Le Goater * as SW doesn't use them (other than setting them at boot). 16954f59d78SCédric Le Goater * We ignore IRQ_MUX, its meaning isn't clear and we don't use 17054f59d78SCédric Le Goater * it and finally we ignore reset (XXX fix that ?) 17154f59d78SCédric Le Goater */ 17254f59d78SCédric Le Goater psi->regs[PSIHB_XSCOM_IRSN] = val & (PSIHB_IRSN_COMP_MSK | 17354f59d78SCédric Le Goater PSIHB_IRSN_IRQ_MUX | 17454f59d78SCédric Le Goater PSIHB_IRSN_IRQ_RESET | 17554f59d78SCédric Le Goater PSIHB_IRSN_DOWNSTREAM_EN | 17654f59d78SCédric Le Goater PSIHB_IRSN_UPSTREAM_EN); 17754f59d78SCédric Le Goater 17854f59d78SCédric Le Goater /* We ignore the compare mask as well, our ICS emulation is too 17954f59d78SCédric Le Goater * simplistic to make any use if it, and we extract the offset 18054f59d78SCédric Le Goater * from the compare value 18154f59d78SCédric Le Goater */ 18254f59d78SCédric Le Goater ics->offset = (val & PSIHB_IRSN_COMP_MSK) >> PSIHB_IRSN_COMP_SH; 18354f59d78SCédric Le Goater } 18454f59d78SCédric Le Goater 18554f59d78SCédric Le Goater /* 18654f59d78SCédric Le Goater * FSP and PSI interrupts are muxed under the same number. 18754f59d78SCédric Le Goater */ 18854f59d78SCédric Le Goater static const uint32_t xivr_regs[] = { 18954f59d78SCédric Le Goater [PSIHB_IRQ_PSI] = PSIHB_XSCOM_XIVR_FSP, 19054f59d78SCédric Le Goater [PSIHB_IRQ_FSP] = PSIHB_XSCOM_XIVR_FSP, 19154f59d78SCédric Le Goater [PSIHB_IRQ_OCC] = PSIHB_XSCOM_XIVR_OCC, 19254f59d78SCédric Le Goater [PSIHB_IRQ_FSI] = PSIHB_XSCOM_XIVR_FSI, 19354f59d78SCédric Le Goater [PSIHB_IRQ_LPC_I2C] = PSIHB_XSCOM_XIVR_LPCI2C, 19454f59d78SCédric Le Goater [PSIHB_IRQ_LOCAL_ERR] = PSIHB_XSCOM_XIVR_LOCERR, 19554f59d78SCédric Le Goater [PSIHB_IRQ_EXTERNAL] = PSIHB_XSCOM_XIVR_EXT, 19654f59d78SCédric Le Goater }; 19754f59d78SCédric Le Goater 19854f59d78SCédric Le Goater static const uint32_t stat_regs[] = { 19954f59d78SCédric Le Goater [PSIHB_IRQ_PSI] = PSIHB_XSCOM_CR, 20054f59d78SCédric Le Goater [PSIHB_IRQ_FSP] = PSIHB_XSCOM_CR, 20154f59d78SCédric Le Goater [PSIHB_IRQ_OCC] = PSIHB_XSCOM_IRQ_STAT, 20254f59d78SCédric Le Goater [PSIHB_IRQ_FSI] = PSIHB_XSCOM_IRQ_STAT, 20354f59d78SCédric Le Goater [PSIHB_IRQ_LPC_I2C] = PSIHB_XSCOM_IRQ_STAT, 20454f59d78SCédric Le Goater [PSIHB_IRQ_LOCAL_ERR] = PSIHB_XSCOM_IRQ_STAT, 20554f59d78SCédric Le Goater [PSIHB_IRQ_EXTERNAL] = PSIHB_XSCOM_IRQ_STAT, 20654f59d78SCédric Le Goater }; 20754f59d78SCédric Le Goater 20854f59d78SCédric Le Goater static const uint64_t stat_bits[] = { 20954f59d78SCédric Le Goater [PSIHB_IRQ_PSI] = PSIHB_CR_PSI_IRQ, 21054f59d78SCédric Le Goater [PSIHB_IRQ_FSP] = PSIHB_CR_FSP_IRQ, 21154f59d78SCédric Le Goater [PSIHB_IRQ_OCC] = PSIHB_IRQ_STAT_OCC, 21254f59d78SCédric Le Goater [PSIHB_IRQ_FSI] = PSIHB_IRQ_STAT_FSI, 21354f59d78SCédric Le Goater [PSIHB_IRQ_LPC_I2C] = PSIHB_IRQ_STAT_LPCI2C, 21454f59d78SCédric Le Goater [PSIHB_IRQ_LOCAL_ERR] = PSIHB_IRQ_STAT_LOCERR, 21554f59d78SCédric Le Goater [PSIHB_IRQ_EXTERNAL] = PSIHB_IRQ_STAT_EXT, 21654f59d78SCédric Le Goater }; 21754f59d78SCédric Le Goater 218ae856055SCédric Le Goater void pnv_psi_irq_set(PnvPsi *psi, int irq, bool state) 219ae856055SCédric Le Goater { 220ae856055SCédric Le Goater PNV_PSI_GET_CLASS(psi)->irq_set(psi, irq, state); 221ae856055SCédric Le Goater } 222ae856055SCédric Le Goater 223ae856055SCédric Le Goater static void pnv_psi_power8_irq_set(PnvPsi *psi, int irq, bool state) 22454f59d78SCédric Le Goater { 22554f59d78SCédric Le Goater uint32_t xivr_reg; 22654f59d78SCédric Le Goater uint32_t stat_reg; 22754f59d78SCédric Le Goater uint32_t src; 22854f59d78SCédric Le Goater bool masked; 22954f59d78SCédric Le Goater 23054f59d78SCédric Le Goater if (irq > PSIHB_IRQ_EXTERNAL) { 23154f59d78SCédric Le Goater qemu_log_mask(LOG_GUEST_ERROR, "PSI: Unsupported irq %d\n", irq); 23254f59d78SCédric Le Goater return; 23354f59d78SCédric Le Goater } 23454f59d78SCédric Le Goater 23554f59d78SCédric Le Goater xivr_reg = xivr_regs[irq]; 23654f59d78SCédric Le Goater stat_reg = stat_regs[irq]; 23754f59d78SCédric Le Goater 23854f59d78SCédric Le Goater src = (psi->regs[xivr_reg] & PSIHB_XIVR_SRC_MSK) >> PSIHB_XIVR_SRC_SH; 23954f59d78SCédric Le Goater if (state) { 24054f59d78SCédric Le Goater psi->regs[stat_reg] |= stat_bits[irq]; 24154f59d78SCédric Le Goater /* TODO: optimization, check mask here. That means 24254f59d78SCédric Le Goater * re-evaluating when unmasking 24354f59d78SCédric Le Goater */ 244f8df9003SCédric Le Goater qemu_irq_raise(psi->qirqs[src]); 24554f59d78SCédric Le Goater } else { 24654f59d78SCédric Le Goater psi->regs[stat_reg] &= ~stat_bits[irq]; 24754f59d78SCédric Le Goater 24854f59d78SCédric Le Goater /* FSP and PSI are muxed so don't lower if either is still set */ 24954f59d78SCédric Le Goater if (stat_reg != PSIHB_XSCOM_CR || 25054f59d78SCédric Le Goater !(psi->regs[stat_reg] & (PSIHB_CR_PSI_IRQ | PSIHB_CR_FSP_IRQ))) { 251f8df9003SCédric Le Goater qemu_irq_lower(psi->qirqs[src]); 25254f59d78SCédric Le Goater } else { 25354f59d78SCédric Le Goater state = true; 25454f59d78SCédric Le Goater } 25554f59d78SCédric Le Goater } 25654f59d78SCédric Le Goater 25754f59d78SCédric Le Goater /* Note about the emulation of the pending bit: This isn't 25854f59d78SCédric Le Goater * entirely correct. The pending bit should be cleared when the 25954f59d78SCédric Le Goater * EOI has been received. However, we don't have callbacks on EOI 26054f59d78SCédric Le Goater * (especially not under KVM) so no way to emulate that properly, 26154f59d78SCédric Le Goater * so instead we just set that bit as the logical "output" of the 26254f59d78SCédric Le Goater * XIVR (ie pending & !masked) 26354f59d78SCédric Le Goater * 26454f59d78SCédric Le Goater * CLG: We could define a new ICS object with a custom eoi() 26554f59d78SCédric Le Goater * handler to clear the pending bit. But I am not sure this would 26654f59d78SCédric Le Goater * be useful for the software anyhow. 26754f59d78SCédric Le Goater */ 26854f59d78SCédric Le Goater masked = (psi->regs[xivr_reg] & PSIHB_XIVR_PRIO_MSK) == PSIHB_XIVR_PRIO_MSK; 26954f59d78SCédric Le Goater if (state && !masked) { 27054f59d78SCédric Le Goater psi->regs[xivr_reg] |= PSIHB_XIVR_PENDING; 27154f59d78SCédric Le Goater } else { 27254f59d78SCédric Le Goater psi->regs[xivr_reg] &= ~PSIHB_XIVR_PENDING; 27354f59d78SCédric Le Goater } 27454f59d78SCédric Le Goater } 27554f59d78SCédric Le Goater 27654f59d78SCédric Le Goater static void pnv_psi_set_xivr(PnvPsi *psi, uint32_t reg, uint64_t val) 27754f59d78SCédric Le Goater { 278ae856055SCédric Le Goater ICSState *ics = &PNV8_PSI(psi)->ics; 27954f59d78SCédric Le Goater uint16_t server; 28054f59d78SCédric Le Goater uint8_t prio; 28154f59d78SCédric Le Goater uint8_t src; 28254f59d78SCédric Le Goater 28354f59d78SCédric Le Goater psi->regs[reg] = (psi->regs[reg] & PSIHB_XIVR_PENDING) | 28454f59d78SCédric Le Goater (val & (PSIHB_XIVR_SERVER_MSK | 28554f59d78SCédric Le Goater PSIHB_XIVR_PRIO_MSK | 28654f59d78SCédric Le Goater PSIHB_XIVR_SRC_MSK)); 28754f59d78SCédric Le Goater val = psi->regs[reg]; 28854f59d78SCédric Le Goater server = (val & PSIHB_XIVR_SERVER_MSK) >> PSIHB_XIVR_SERVER_SH; 28954f59d78SCédric Le Goater prio = (val & PSIHB_XIVR_PRIO_MSK) >> PSIHB_XIVR_PRIO_SH; 29054f59d78SCédric Le Goater src = (val & PSIHB_XIVR_SRC_MSK) >> PSIHB_XIVR_SRC_SH; 29154f59d78SCédric Le Goater 29254f59d78SCédric Le Goater if (src >= PSI_NUM_INTERRUPTS) { 29354f59d78SCédric Le Goater qemu_log_mask(LOG_GUEST_ERROR, "PSI: Unsupported irq %d\n", src); 29454f59d78SCédric Le Goater return; 29554f59d78SCédric Le Goater } 29654f59d78SCédric Le Goater 29754f59d78SCédric Le Goater /* Remove pending bit if the IRQ is masked */ 29854f59d78SCédric Le Goater if ((psi->regs[reg] & PSIHB_XIVR_PRIO_MSK) == PSIHB_XIVR_PRIO_MSK) { 29954f59d78SCédric Le Goater psi->regs[reg] &= ~PSIHB_XIVR_PENDING; 30054f59d78SCédric Le Goater } 30154f59d78SCédric Le Goater 30254f59d78SCédric Le Goater /* The low order 2 bits are the link pointer (Type II interrupts). 30354f59d78SCédric Le Goater * Shift back to get a valid IRQ server. 30454f59d78SCédric Le Goater */ 30554f59d78SCédric Le Goater server >>= 2; 30654f59d78SCédric Le Goater 30754f59d78SCédric Le Goater /* Now because of source remapping, weird things can happen 30854f59d78SCédric Le Goater * if you change the source number dynamically, our simple ICS 30954f59d78SCédric Le Goater * doesn't deal with remapping. So we just poke a different 31054f59d78SCédric Le Goater * ICS entry based on what source number was written. This will 31154f59d78SCédric Le Goater * do for now but a more accurate implementation would instead 31254f59d78SCédric Le Goater * use a fixed server/prio and a remapper of the generated irq. 31354f59d78SCédric Le Goater */ 31428976c99SDavid Gibson ics_write_xive(ics, src, server, prio, prio); 31554f59d78SCédric Le Goater } 31654f59d78SCédric Le Goater 31754f59d78SCédric Le Goater static uint64_t pnv_psi_reg_read(PnvPsi *psi, uint32_t offset, bool mmio) 31854f59d78SCédric Le Goater { 31954f59d78SCédric Le Goater uint64_t val = 0xffffffffffffffffull; 32054f59d78SCédric Le Goater 32154f59d78SCédric Le Goater switch (offset) { 32254f59d78SCédric Le Goater case PSIHB_XSCOM_FIR_RW: 32354f59d78SCédric Le Goater case PSIHB_XSCOM_FIRACT0: 32454f59d78SCédric Le Goater case PSIHB_XSCOM_FIRACT1: 32554f59d78SCédric Le Goater case PSIHB_XSCOM_BAR: 32654f59d78SCédric Le Goater case PSIHB_XSCOM_FSPBAR: 32754f59d78SCédric Le Goater case PSIHB_XSCOM_CR: 32854f59d78SCédric Le Goater case PSIHB_XSCOM_XIVR_FSP: 32954f59d78SCédric Le Goater case PSIHB_XSCOM_XIVR_OCC: 33054f59d78SCédric Le Goater case PSIHB_XSCOM_XIVR_FSI: 33154f59d78SCédric Le Goater case PSIHB_XSCOM_XIVR_LPCI2C: 33254f59d78SCédric Le Goater case PSIHB_XSCOM_XIVR_LOCERR: 33354f59d78SCédric Le Goater case PSIHB_XSCOM_XIVR_EXT: 33454f59d78SCédric Le Goater case PSIHB_XSCOM_IRQ_STAT: 33554f59d78SCédric Le Goater case PSIHB_XSCOM_SEMR: 33654f59d78SCédric Le Goater case PSIHB_XSCOM_DMA_UPADD: 33754f59d78SCédric Le Goater case PSIHB_XSCOM_IRSN: 33854f59d78SCédric Le Goater val = psi->regs[offset]; 33954f59d78SCédric Le Goater break; 34054f59d78SCédric Le Goater default: 341cdbaf8cdSCédric Le Goater qemu_log_mask(LOG_UNIMP, "PSI: read at 0x%" PRIx32 "\n", offset); 34254f59d78SCédric Le Goater } 34354f59d78SCédric Le Goater return val; 34454f59d78SCédric Le Goater } 34554f59d78SCédric Le Goater 34654f59d78SCédric Le Goater static void pnv_psi_reg_write(PnvPsi *psi, uint32_t offset, uint64_t val, 34754f59d78SCédric Le Goater bool mmio) 34854f59d78SCédric Le Goater { 34954f59d78SCédric Le Goater switch (offset) { 35054f59d78SCédric Le Goater case PSIHB_XSCOM_FIR_RW: 35154f59d78SCédric Le Goater case PSIHB_XSCOM_FIRACT0: 35254f59d78SCédric Le Goater case PSIHB_XSCOM_FIRACT1: 35354f59d78SCédric Le Goater case PSIHB_XSCOM_SEMR: 35454f59d78SCédric Le Goater case PSIHB_XSCOM_DMA_UPADD: 35554f59d78SCédric Le Goater psi->regs[offset] = val; 35654f59d78SCédric Le Goater break; 35754f59d78SCédric Le Goater case PSIHB_XSCOM_FIR_OR: 35854f59d78SCédric Le Goater psi->regs[PSIHB_XSCOM_FIR_RW] |= val; 35954f59d78SCédric Le Goater break; 36054f59d78SCédric Le Goater case PSIHB_XSCOM_FIR_AND: 36154f59d78SCédric Le Goater psi->regs[PSIHB_XSCOM_FIR_RW] &= val; 36254f59d78SCédric Le Goater break; 36354f59d78SCédric Le Goater case PSIHB_XSCOM_BAR: 36454f59d78SCédric Le Goater /* Only XSCOM can write this one */ 36554f59d78SCédric Le Goater if (!mmio) { 36654f59d78SCédric Le Goater pnv_psi_set_bar(psi, val); 36754f59d78SCédric Le Goater } else { 36854f59d78SCédric Le Goater qemu_log_mask(LOG_GUEST_ERROR, "PSI: invalid write of BAR\n"); 36954f59d78SCédric Le Goater } 37054f59d78SCédric Le Goater break; 37154f59d78SCédric Le Goater case PSIHB_XSCOM_FSPBAR: 37254f59d78SCédric Le Goater psi->regs[PSIHB_XSCOM_FSPBAR] = val & PSIHB_FSPBAR_MASK; 37354f59d78SCédric Le Goater pnv_psi_update_fsp_mr(psi); 37454f59d78SCédric Le Goater break; 37554f59d78SCédric Le Goater case PSIHB_XSCOM_CR: 37654f59d78SCédric Le Goater pnv_psi_set_cr(psi, val); 37754f59d78SCédric Le Goater break; 37854f59d78SCédric Le Goater case PSIHB_XSCOM_SCR: 37954f59d78SCédric Le Goater pnv_psi_set_cr(psi, psi->regs[PSIHB_XSCOM_CR] | val); 38054f59d78SCédric Le Goater break; 38154f59d78SCédric Le Goater case PSIHB_XSCOM_CCR: 38254f59d78SCédric Le Goater pnv_psi_set_cr(psi, psi->regs[PSIHB_XSCOM_CR] & ~val); 38354f59d78SCédric Le Goater break; 38454f59d78SCédric Le Goater case PSIHB_XSCOM_XIVR_FSP: 38554f59d78SCédric Le Goater case PSIHB_XSCOM_XIVR_OCC: 38654f59d78SCédric Le Goater case PSIHB_XSCOM_XIVR_FSI: 38754f59d78SCédric Le Goater case PSIHB_XSCOM_XIVR_LPCI2C: 38854f59d78SCédric Le Goater case PSIHB_XSCOM_XIVR_LOCERR: 38954f59d78SCédric Le Goater case PSIHB_XSCOM_XIVR_EXT: 39054f59d78SCédric Le Goater pnv_psi_set_xivr(psi, offset, val); 39154f59d78SCédric Le Goater break; 39254f59d78SCédric Le Goater case PSIHB_XSCOM_IRQ_STAT: 39354f59d78SCédric Le Goater /* Read only */ 39454f59d78SCédric Le Goater qemu_log_mask(LOG_GUEST_ERROR, "PSI: invalid write of IRQ_STAT\n"); 39554f59d78SCédric Le Goater break; 39654f59d78SCédric Le Goater case PSIHB_XSCOM_IRSN: 39754f59d78SCédric Le Goater pnv_psi_set_irsn(psi, val); 39854f59d78SCédric Le Goater break; 39954f59d78SCédric Le Goater default: 400cdbaf8cdSCédric Le Goater qemu_log_mask(LOG_UNIMP, "PSI: write at 0x%" PRIx32 "\n", offset); 40154f59d78SCédric Le Goater } 40254f59d78SCédric Le Goater } 40354f59d78SCédric Le Goater 40454f59d78SCédric Le Goater /* 40554f59d78SCédric Le Goater * The values of the registers when accessed through the MMIO region 40654f59d78SCédric Le Goater * follow the relation : xscom = (mmio + 0x50) >> 3 40754f59d78SCédric Le Goater */ 40854f59d78SCédric Le Goater static uint64_t pnv_psi_mmio_read(void *opaque, hwaddr addr, unsigned size) 40954f59d78SCédric Le Goater { 410029699aaSCédric Le Goater return pnv_psi_reg_read(opaque, PSIHB_REG(addr), true); 41154f59d78SCédric Le Goater } 41254f59d78SCédric Le Goater 41354f59d78SCédric Le Goater static void pnv_psi_mmio_write(void *opaque, hwaddr addr, 41454f59d78SCédric Le Goater uint64_t val, unsigned size) 41554f59d78SCédric Le Goater { 416029699aaSCédric Le Goater pnv_psi_reg_write(opaque, PSIHB_REG(addr), val, true); 41754f59d78SCédric Le Goater } 41854f59d78SCédric Le Goater 41954f59d78SCédric Le Goater static const MemoryRegionOps psi_mmio_ops = { 42054f59d78SCédric Le Goater .read = pnv_psi_mmio_read, 42154f59d78SCédric Le Goater .write = pnv_psi_mmio_write, 42254f59d78SCédric Le Goater .endianness = DEVICE_BIG_ENDIAN, 42354f59d78SCédric Le Goater .valid = { 42454f59d78SCédric Le Goater .min_access_size = 8, 42554f59d78SCédric Le Goater .max_access_size = 8, 42654f59d78SCédric Le Goater }, 42754f59d78SCédric Le Goater .impl = { 42854f59d78SCédric Le Goater .min_access_size = 8, 42954f59d78SCédric Le Goater .max_access_size = 8, 43054f59d78SCédric Le Goater }, 43154f59d78SCédric Le Goater }; 43254f59d78SCédric Le Goater 43354f59d78SCédric Le Goater static uint64_t pnv_psi_xscom_read(void *opaque, hwaddr addr, unsigned size) 43454f59d78SCédric Le Goater { 43554f59d78SCédric Le Goater return pnv_psi_reg_read(opaque, addr >> 3, false); 43654f59d78SCédric Le Goater } 43754f59d78SCédric Le Goater 43854f59d78SCédric Le Goater static void pnv_psi_xscom_write(void *opaque, hwaddr addr, 43954f59d78SCédric Le Goater uint64_t val, unsigned size) 44054f59d78SCédric Le Goater { 44154f59d78SCédric Le Goater pnv_psi_reg_write(opaque, addr >> 3, val, false); 44254f59d78SCédric Le Goater } 44354f59d78SCédric Le Goater 44454f59d78SCédric Le Goater static const MemoryRegionOps pnv_psi_xscom_ops = { 44554f59d78SCédric Le Goater .read = pnv_psi_xscom_read, 44654f59d78SCédric Le Goater .write = pnv_psi_xscom_write, 44754f59d78SCédric Le Goater .endianness = DEVICE_BIG_ENDIAN, 44854f59d78SCédric Le Goater .valid = { 44954f59d78SCédric Le Goater .min_access_size = 8, 45054f59d78SCédric Le Goater .max_access_size = 8, 45154f59d78SCédric Le Goater }, 45254f59d78SCédric Le Goater .impl = { 45354f59d78SCédric Le Goater .min_access_size = 8, 45454f59d78SCédric Le Goater .max_access_size = 8, 45554f59d78SCédric Le Goater } 45654f59d78SCédric Le Goater }; 45754f59d78SCédric Le Goater 458fcb7e4a8SGreg Kurz static void pnv_psi_reset(DeviceState *dev) 459f7eb6a0aSCédric Le Goater { 460f7eb6a0aSCédric Le Goater PnvPsi *psi = PNV_PSI(dev); 461f7eb6a0aSCédric Le Goater 462f7eb6a0aSCédric Le Goater memset(psi->regs, 0x0, sizeof(psi->regs)); 463f7eb6a0aSCédric Le Goater 464f7eb6a0aSCédric Le Goater psi->regs[PSIHB_XSCOM_BAR] = psi->bar | PSIHB_BAR_EN; 465f7eb6a0aSCédric Le Goater } 466f7eb6a0aSCédric Le Goater 467fcb7e4a8SGreg Kurz static void pnv_psi_reset_handler(void *dev) 468fcb7e4a8SGreg Kurz { 469f703a04cSDamien Hedde device_legacy_reset(DEVICE(dev)); 470fcb7e4a8SGreg Kurz } 471fcb7e4a8SGreg Kurz 472b91cad2fSGreg Kurz static void pnv_psi_realize(DeviceState *dev, Error **errp) 473b91cad2fSGreg Kurz { 474b91cad2fSGreg Kurz PnvPsi *psi = PNV_PSI(dev); 475b91cad2fSGreg Kurz 476b91cad2fSGreg Kurz /* Default BAR for MMIO region */ 477b91cad2fSGreg Kurz pnv_psi_set_bar(psi, psi->bar | PSIHB_BAR_EN); 478b91cad2fSGreg Kurz 479b91cad2fSGreg Kurz qemu_register_reset(pnv_psi_reset_handler, dev); 480b91cad2fSGreg Kurz } 481b91cad2fSGreg Kurz 482ae856055SCédric Le Goater static void pnv_psi_power8_instance_init(Object *obj) 48354f59d78SCédric Le Goater { 484ae856055SCédric Le Goater Pnv8Psi *psi8 = PNV8_PSI(obj); 48554f59d78SCédric Le Goater 4869fc7fc4dSMarkus Armbruster object_initialize_child(obj, "ics-psi", &psi8->ics, TYPE_ICS); 48734bdca8fSCédric Le Goater object_property_add_alias(obj, ICS_PROP_XICS, OBJECT(&psi8->ics), 488d2623129SMarkus Armbruster ICS_PROP_XICS); 48954f59d78SCédric Le Goater } 49054f59d78SCédric Le Goater 49154f59d78SCédric Le Goater static const uint8_t irq_to_xivr[] = { 49254f59d78SCédric Le Goater PSIHB_XSCOM_XIVR_FSP, 49354f59d78SCédric Le Goater PSIHB_XSCOM_XIVR_OCC, 49454f59d78SCédric Le Goater PSIHB_XSCOM_XIVR_FSI, 49554f59d78SCédric Le Goater PSIHB_XSCOM_XIVR_LPCI2C, 49654f59d78SCédric Le Goater PSIHB_XSCOM_XIVR_LOCERR, 49754f59d78SCédric Le Goater PSIHB_XSCOM_XIVR_EXT, 49854f59d78SCédric Le Goater }; 49954f59d78SCédric Le Goater 500ae856055SCédric Le Goater static void pnv_psi_power8_realize(DeviceState *dev, Error **errp) 50154f59d78SCédric Le Goater { 50254f59d78SCédric Le Goater PnvPsi *psi = PNV_PSI(dev); 503ae856055SCédric Le Goater ICSState *ics = &PNV8_PSI(psi)->ics; 50454f59d78SCédric Le Goater unsigned int i; 50554f59d78SCédric Le Goater 50654f59d78SCédric Le Goater /* Create PSI interrupt control source */ 507778a2dc5SMarkus Armbruster if (!object_property_set_int(OBJECT(ics), "nr-irqs", PSI_NUM_INTERRUPTS, 508*668f62ecSMarkus Armbruster errp)) { 50954f59d78SCédric Le Goater return; 51054f59d78SCédric Le Goater } 511*668f62ecSMarkus Armbruster if (!qdev_realize(DEVICE(ics), NULL, errp)) { 51254f59d78SCédric Le Goater return; 51354f59d78SCédric Le Goater } 51454f59d78SCédric Le Goater 51554f59d78SCédric Le Goater for (i = 0; i < ics->nr_irqs; i++) { 51654f59d78SCédric Le Goater ics_set_irq_type(ics, i, true); 51754f59d78SCédric Le Goater } 51854f59d78SCédric Le Goater 51928976c99SDavid Gibson psi->qirqs = qemu_allocate_irqs(ics_set_irq, ics, ics->nr_irqs); 520f8df9003SCédric Le Goater 52154f59d78SCédric Le Goater /* XSCOM region for PSI registers */ 52254f59d78SCédric Le Goater pnv_xscom_region_init(&psi->xscom_regs, OBJECT(dev), &pnv_psi_xscom_ops, 52354f59d78SCédric Le Goater psi, "xscom-psi", PNV_XSCOM_PSIHB_SIZE); 52454f59d78SCédric Le Goater 52554f59d78SCédric Le Goater /* Initialize MMIO region */ 52654f59d78SCédric Le Goater memory_region_init_io(&psi->regs_mr, OBJECT(dev), &psi_mmio_ops, psi, 52754f59d78SCédric Le Goater "psihb", PNV_PSIHB_SIZE); 52854f59d78SCédric Le Goater 52954f59d78SCédric Le Goater /* Default sources in XIVR */ 53054f59d78SCédric Le Goater for (i = 0; i < PSI_NUM_INTERRUPTS; i++) { 53154f59d78SCédric Le Goater uint8_t xivr = irq_to_xivr[i]; 53254f59d78SCédric Le Goater psi->regs[xivr] = PSIHB_XIVR_PRIO_MSK | 53354f59d78SCédric Le Goater ((uint64_t) i << PSIHB_XIVR_SRC_SH); 53454f59d78SCédric Le Goater } 535f7eb6a0aSCédric Le Goater 536b91cad2fSGreg Kurz pnv_psi_realize(dev, errp); 53754f59d78SCédric Le Goater } 53854f59d78SCédric Le Goater 539b168a138SCédric Le Goater static int pnv_psi_dt_xscom(PnvXScomInterface *dev, void *fdt, int xscom_offset) 54054f59d78SCédric Le Goater { 541ae856055SCédric Le Goater PnvPsiClass *ppc = PNV_PSI_GET_CLASS(dev); 54254f59d78SCédric Le Goater char *name; 54354f59d78SCédric Le Goater int offset; 54454f59d78SCédric Le Goater uint32_t reg[] = { 545ae856055SCédric Le Goater cpu_to_be32(ppc->xscom_pcba), 546ae856055SCédric Le Goater cpu_to_be32(ppc->xscom_size) 54754f59d78SCédric Le Goater }; 54854f59d78SCédric Le Goater 549ae856055SCédric Le Goater name = g_strdup_printf("psihb@%x", ppc->xscom_pcba); 55054f59d78SCédric Le Goater offset = fdt_add_subnode(fdt, xscom_offset, name); 55154f59d78SCédric Le Goater _FDT(offset); 55254f59d78SCédric Le Goater g_free(name); 55354f59d78SCédric Le Goater 554ae856055SCédric Le Goater _FDT(fdt_setprop(fdt, offset, "reg", reg, sizeof(reg))); 555ae856055SCédric Le Goater _FDT(fdt_setprop_cell(fdt, offset, "#address-cells", 2)); 556ae856055SCédric Le Goater _FDT(fdt_setprop_cell(fdt, offset, "#size-cells", 1)); 55741c4ef70SGreg Kurz _FDT(fdt_setprop(fdt, offset, "compatible", ppc->compat, 55841c4ef70SGreg Kurz ppc->compat_size)); 55954f59d78SCédric Le Goater return 0; 56054f59d78SCédric Le Goater } 56154f59d78SCédric Le Goater 56254f59d78SCédric Le Goater static Property pnv_psi_properties[] = { 56354f59d78SCédric Le Goater DEFINE_PROP_UINT64("bar", PnvPsi, bar, 0), 56454f59d78SCédric Le Goater DEFINE_PROP_UINT64("fsp-bar", PnvPsi, fsp_bar, 0), 56554f59d78SCédric Le Goater DEFINE_PROP_END_OF_LIST(), 56654f59d78SCédric Le Goater }; 56754f59d78SCédric Le Goater 568ae856055SCédric Le Goater static void pnv_psi_power8_class_init(ObjectClass *klass, void *data) 569ae856055SCédric Le Goater { 570ae856055SCédric Le Goater DeviceClass *dc = DEVICE_CLASS(klass); 571ae856055SCédric Le Goater PnvPsiClass *ppc = PNV_PSI_CLASS(klass); 57241c4ef70SGreg Kurz static const char compat[] = "ibm,power8-psihb-x\0ibm,psihb-x"; 573ae856055SCédric Le Goater 574ae856055SCédric Le Goater dc->desc = "PowerNV PSI Controller POWER8"; 575ae856055SCédric Le Goater dc->realize = pnv_psi_power8_realize; 576ae856055SCédric Le Goater 577ae856055SCédric Le Goater ppc->xscom_pcba = PNV_XSCOM_PSIHB_BASE; 578ae856055SCédric Le Goater ppc->xscom_size = PNV_XSCOM_PSIHB_SIZE; 579ae856055SCédric Le Goater ppc->bar_mask = PSIHB_BAR_MASK; 580ae856055SCédric Le Goater ppc->irq_set = pnv_psi_power8_irq_set; 58141c4ef70SGreg Kurz ppc->compat = compat; 58241c4ef70SGreg Kurz ppc->compat_size = sizeof(compat); 583ae856055SCédric Le Goater } 584ae856055SCédric Le Goater 585ae856055SCédric Le Goater static const TypeInfo pnv_psi_power8_info = { 586ae856055SCédric Le Goater .name = TYPE_PNV8_PSI, 587ae856055SCédric Le Goater .parent = TYPE_PNV_PSI, 588ae856055SCédric Le Goater .instance_size = sizeof(Pnv8Psi), 589ae856055SCédric Le Goater .instance_init = pnv_psi_power8_instance_init, 590ae856055SCédric Le Goater .class_init = pnv_psi_power8_class_init, 591ae856055SCédric Le Goater }; 592ae856055SCédric Le Goater 593c38536bcSCédric Le Goater 594c38536bcSCédric Le Goater /* Common registers */ 595c38536bcSCédric Le Goater 596c38536bcSCédric Le Goater #define PSIHB9_CR 0x20 597c38536bcSCédric Le Goater #define PSIHB9_SEMR 0x28 598c38536bcSCédric Le Goater 599c38536bcSCédric Le Goater /* P9 registers */ 600c38536bcSCédric Le Goater 601c38536bcSCédric Le Goater #define PSIHB9_INTERRUPT_CONTROL 0x58 602c38536bcSCédric Le Goater #define PSIHB9_IRQ_METHOD PPC_BIT(0) 603c38536bcSCédric Le Goater #define PSIHB9_IRQ_RESET PPC_BIT(1) 604c38536bcSCédric Le Goater #define PSIHB9_ESB_CI_BASE 0x60 605c5412b1dSCédric Le Goater #define PSIHB9_ESB_CI_64K PPC_BIT(1) 606c5412b1dSCédric Le Goater #define PSIHB9_ESB_CI_ADDR_MASK PPC_BITMASK(8, 47) 607c5412b1dSCédric Le Goater #define PSIHB9_ESB_CI_VALID PPC_BIT(63) 608c38536bcSCédric Le Goater #define PSIHB9_ESB_NOTIF_ADDR 0x68 609c5412b1dSCédric Le Goater #define PSIHB9_ESB_NOTIF_ADDR_MASK PPC_BITMASK(8, 60) 610c5412b1dSCédric Le Goater #define PSIHB9_ESB_NOTIF_VALID PPC_BIT(63) 611c38536bcSCédric Le Goater #define PSIHB9_IVT_OFFSET 0x70 612c38536bcSCédric Le Goater #define PSIHB9_IVT_OFF_SHIFT 32 613c38536bcSCédric Le Goater 614c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL 0x78 /* assertion */ 615c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_PSI PPC_BIT(0) 616c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_OCC PPC_BIT(1) 617c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_FSI PPC_BIT(2) 618c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_LPCHC PPC_BIT(3) 619c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_LOCAL_ERR PPC_BIT(4) 620c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_GLOBAL_ERR PPC_BIT(5) 621c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_TPM PPC_BIT(6) 622c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_LPC_SIRQ1 PPC_BIT(7) 623c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_LPC_SIRQ2 PPC_BIT(8) 624c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_LPC_SIRQ3 PPC_BIT(9) 625c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_LPC_SIRQ4 PPC_BIT(10) 626c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_SBE_I2C PPC_BIT(11) 627c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_DIO PPC_BIT(12) 628c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_PSU PPC_BIT(13) 629c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_I2C_C PPC_BIT(14) 630c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_I2C_D PPC_BIT(15) 631c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_I2C_E PPC_BIT(16) 632c38536bcSCédric Le Goater #define PSIHB9_IRQ_LEVEL_SBE PPC_BIT(19) 633c38536bcSCédric Le Goater 634c38536bcSCédric Le Goater #define PSIHB9_IRQ_STAT 0x80 /* P bit */ 635c38536bcSCédric Le Goater #define PSIHB9_IRQ_STAT_PSI PPC_BIT(0) 636c38536bcSCédric Le Goater #define PSIHB9_IRQ_STAT_OCC PPC_BIT(1) 637c38536bcSCédric Le Goater #define PSIHB9_IRQ_STAT_FSI PPC_BIT(2) 638c38536bcSCédric Le Goater #define PSIHB9_IRQ_STAT_LPCHC PPC_BIT(3) 639c38536bcSCédric Le Goater #define PSIHB9_IRQ_STAT_LOCAL_ERR PPC_BIT(4) 640c38536bcSCédric Le Goater #define PSIHB9_IRQ_STAT_GLOBAL_ERR PPC_BIT(5) 641c38536bcSCédric Le Goater #define PSIHB9_IRQ_STAT_TPM PPC_BIT(6) 642c38536bcSCédric Le Goater #define PSIHB9_IRQ_STAT_LPC_SIRQ1 PPC_BIT(7) 643c38536bcSCédric Le Goater #define PSIHB9_IRQ_STAT_LPC_SIRQ2 PPC_BIT(8) 644c38536bcSCédric Le Goater #define PSIHB9_IRQ_STAT_LPC_SIRQ3 PPC_BIT(9) 645c38536bcSCédric Le Goater #define PSIHB9_IRQ_STAT_LPC_SIRQ4 PPC_BIT(10) 646c38536bcSCédric Le Goater #define PSIHB9_IRQ_STAT_SBE_I2C PPC_BIT(11) 647c38536bcSCédric Le Goater #define PSIHB9_IRQ_STAT_DIO PPC_BIT(12) 648c38536bcSCédric Le Goater #define PSIHB9_IRQ_STAT_PSU PPC_BIT(13) 649c38536bcSCédric Le Goater 650c38536bcSCédric Le Goater static void pnv_psi_notify(XiveNotifier *xf, uint32_t srcno) 651c38536bcSCédric Le Goater { 652c38536bcSCédric Le Goater PnvPsi *psi = PNV_PSI(xf); 653c38536bcSCédric Le Goater uint64_t notif_port = psi->regs[PSIHB_REG(PSIHB9_ESB_NOTIF_ADDR)]; 654c38536bcSCédric Le Goater bool valid = notif_port & PSIHB9_ESB_NOTIF_VALID; 655c38536bcSCédric Le Goater uint64_t notify_addr = notif_port & ~PSIHB9_ESB_NOTIF_VALID; 656c38536bcSCédric Le Goater 657c38536bcSCédric Le Goater uint32_t offset = 658c38536bcSCédric Le Goater (psi->regs[PSIHB_REG(PSIHB9_IVT_OFFSET)] >> PSIHB9_IVT_OFF_SHIFT); 65906d26eebSCédric Le Goater uint64_t data = XIVE_TRIGGER_PQ | offset | srcno; 66006d26eebSCédric Le Goater MemTxResult result; 661c38536bcSCédric Le Goater 66206d26eebSCédric Le Goater if (!valid) { 66306d26eebSCédric Le Goater return; 66406d26eebSCédric Le Goater } 66506d26eebSCédric Le Goater 66606d26eebSCédric Le Goater address_space_stq_be(&address_space_memory, notify_addr, data, 66706d26eebSCédric Le Goater MEMTXATTRS_UNSPECIFIED, &result); 66806d26eebSCédric Le Goater if (result != MEMTX_OK) { 66906d26eebSCédric Le Goater qemu_log_mask(LOG_GUEST_ERROR, "%s: trigger failed @%" 67006d26eebSCédric Le Goater HWADDR_PRIx "\n", __func__, notif_port); 67106d26eebSCédric Le Goater return; 672c38536bcSCédric Le Goater } 673c38536bcSCédric Le Goater } 674c38536bcSCédric Le Goater 675c38536bcSCédric Le Goater static uint64_t pnv_psi_p9_mmio_read(void *opaque, hwaddr addr, unsigned size) 676c38536bcSCédric Le Goater { 677c38536bcSCédric Le Goater PnvPsi *psi = PNV_PSI(opaque); 678c38536bcSCédric Le Goater uint32_t reg = PSIHB_REG(addr); 679c38536bcSCédric Le Goater uint64_t val = -1; 680c38536bcSCédric Le Goater 681c38536bcSCédric Le Goater switch (addr) { 682c38536bcSCédric Le Goater case PSIHB9_CR: 683c38536bcSCédric Le Goater case PSIHB9_SEMR: 684c38536bcSCédric Le Goater /* FSP stuff */ 685c38536bcSCédric Le Goater case PSIHB9_INTERRUPT_CONTROL: 686c38536bcSCédric Le Goater case PSIHB9_ESB_CI_BASE: 687c38536bcSCédric Le Goater case PSIHB9_ESB_NOTIF_ADDR: 688c38536bcSCédric Le Goater case PSIHB9_IVT_OFFSET: 689c38536bcSCédric Le Goater val = psi->regs[reg]; 690c38536bcSCédric Le Goater break; 691c38536bcSCédric Le Goater default: 692c38536bcSCédric Le Goater qemu_log_mask(LOG_GUEST_ERROR, "PSI: read at 0x%" PRIx64 "\n", addr); 693c38536bcSCédric Le Goater } 694c38536bcSCédric Le Goater 695c38536bcSCédric Le Goater return val; 696c38536bcSCédric Le Goater } 697c38536bcSCédric Le Goater 698c38536bcSCédric Le Goater static void pnv_psi_p9_mmio_write(void *opaque, hwaddr addr, 699c38536bcSCédric Le Goater uint64_t val, unsigned size) 700c38536bcSCédric Le Goater { 701c38536bcSCédric Le Goater PnvPsi *psi = PNV_PSI(opaque); 702c38536bcSCédric Le Goater Pnv9Psi *psi9 = PNV9_PSI(psi); 703c38536bcSCédric Le Goater uint32_t reg = PSIHB_REG(addr); 704c38536bcSCédric Le Goater MemoryRegion *sysmem = get_system_memory(); 705c38536bcSCédric Le Goater 706c38536bcSCédric Le Goater switch (addr) { 707c38536bcSCédric Le Goater case PSIHB9_CR: 708c38536bcSCédric Le Goater case PSIHB9_SEMR: 709c38536bcSCédric Le Goater /* FSP stuff */ 710c38536bcSCédric Le Goater break; 711c38536bcSCédric Le Goater case PSIHB9_INTERRUPT_CONTROL: 712c38536bcSCédric Le Goater if (val & PSIHB9_IRQ_RESET) { 713f703a04cSDamien Hedde device_legacy_reset(DEVICE(&psi9->source)); 714c38536bcSCédric Le Goater } 715c38536bcSCédric Le Goater psi->regs[reg] = val; 716c38536bcSCédric Le Goater break; 717c38536bcSCédric Le Goater 718c38536bcSCédric Le Goater case PSIHB9_ESB_CI_BASE: 719c38536bcSCédric Le Goater if (!(val & PSIHB9_ESB_CI_VALID)) { 720c38536bcSCédric Le Goater if (psi->regs[reg] & PSIHB9_ESB_CI_VALID) { 721c38536bcSCédric Le Goater memory_region_del_subregion(sysmem, &psi9->source.esb_mmio); 722c38536bcSCédric Le Goater } 723c38536bcSCédric Le Goater } else { 724c38536bcSCédric Le Goater if (!(psi->regs[reg] & PSIHB9_ESB_CI_VALID)) { 725c38536bcSCédric Le Goater memory_region_add_subregion(sysmem, 726c38536bcSCédric Le Goater val & ~PSIHB9_ESB_CI_VALID, 727c38536bcSCédric Le Goater &psi9->source.esb_mmio); 728c38536bcSCédric Le Goater } 729c38536bcSCédric Le Goater } 730c38536bcSCédric Le Goater psi->regs[reg] = val; 731c38536bcSCédric Le Goater break; 732c38536bcSCédric Le Goater 733c38536bcSCédric Le Goater case PSIHB9_ESB_NOTIF_ADDR: 734c38536bcSCédric Le Goater psi->regs[reg] = val; 735c38536bcSCédric Le Goater break; 736c38536bcSCédric Le Goater case PSIHB9_IVT_OFFSET: 737c38536bcSCédric Le Goater psi->regs[reg] = val; 738c38536bcSCédric Le Goater break; 739c38536bcSCédric Le Goater default: 740c38536bcSCédric Le Goater qemu_log_mask(LOG_GUEST_ERROR, "PSI: write at 0x%" PRIx64 "\n", addr); 741c38536bcSCédric Le Goater } 742c38536bcSCédric Le Goater } 743c38536bcSCédric Le Goater 744c38536bcSCédric Le Goater static const MemoryRegionOps pnv_psi_p9_mmio_ops = { 745c38536bcSCédric Le Goater .read = pnv_psi_p9_mmio_read, 746c38536bcSCédric Le Goater .write = pnv_psi_p9_mmio_write, 747c38536bcSCédric Le Goater .endianness = DEVICE_BIG_ENDIAN, 748c38536bcSCédric Le Goater .valid = { 749c38536bcSCédric Le Goater .min_access_size = 8, 750c38536bcSCédric Le Goater .max_access_size = 8, 751c38536bcSCédric Le Goater }, 752c38536bcSCédric Le Goater .impl = { 753c38536bcSCédric Le Goater .min_access_size = 8, 754c38536bcSCédric Le Goater .max_access_size = 8, 755c38536bcSCédric Le Goater }, 756c38536bcSCédric Le Goater }; 757c38536bcSCédric Le Goater 758c38536bcSCédric Le Goater static uint64_t pnv_psi_p9_xscom_read(void *opaque, hwaddr addr, unsigned size) 759c38536bcSCédric Le Goater { 760c38536bcSCédric Le Goater /* No read are expected */ 761c38536bcSCédric Le Goater qemu_log_mask(LOG_GUEST_ERROR, "PSI: xscom read at 0x%" PRIx64 "\n", addr); 762c38536bcSCédric Le Goater return -1; 763c38536bcSCédric Le Goater } 764c38536bcSCédric Le Goater 765c38536bcSCédric Le Goater static void pnv_psi_p9_xscom_write(void *opaque, hwaddr addr, 766c38536bcSCédric Le Goater uint64_t val, unsigned size) 767c38536bcSCédric Le Goater { 768c38536bcSCédric Le Goater PnvPsi *psi = PNV_PSI(opaque); 769c38536bcSCédric Le Goater 770c38536bcSCédric Le Goater /* XSCOM is only used to set the PSIHB MMIO region */ 771c38536bcSCédric Le Goater switch (addr >> 3) { 772c38536bcSCédric Le Goater case PSIHB_XSCOM_BAR: 773c38536bcSCédric Le Goater pnv_psi_set_bar(psi, val); 774c38536bcSCédric Le Goater break; 775c38536bcSCédric Le Goater default: 776c38536bcSCédric Le Goater qemu_log_mask(LOG_GUEST_ERROR, "PSI: xscom write at 0x%" PRIx64 "\n", 777c38536bcSCédric Le Goater addr); 778c38536bcSCédric Le Goater } 779c38536bcSCédric Le Goater } 780c38536bcSCédric Le Goater 781c38536bcSCédric Le Goater static const MemoryRegionOps pnv_psi_p9_xscom_ops = { 782c38536bcSCédric Le Goater .read = pnv_psi_p9_xscom_read, 783c38536bcSCédric Le Goater .write = pnv_psi_p9_xscom_write, 784c38536bcSCédric Le Goater .endianness = DEVICE_BIG_ENDIAN, 785c38536bcSCédric Le Goater .valid = { 786c38536bcSCédric Le Goater .min_access_size = 8, 787c38536bcSCédric Le Goater .max_access_size = 8, 788c38536bcSCédric Le Goater }, 789c38536bcSCédric Le Goater .impl = { 790c38536bcSCédric Le Goater .min_access_size = 8, 791c38536bcSCédric Le Goater .max_access_size = 8, 792c38536bcSCédric Le Goater } 793c38536bcSCédric Le Goater }; 794c38536bcSCédric Le Goater 795c38536bcSCédric Le Goater static void pnv_psi_power9_irq_set(PnvPsi *psi, int irq, bool state) 796c38536bcSCédric Le Goater { 797f3e971acSGreg Kurz uint64_t irq_method = psi->regs[PSIHB_REG(PSIHB9_INTERRUPT_CONTROL)]; 798c38536bcSCédric Le Goater 799c38536bcSCédric Le Goater if (irq > PSIHB9_NUM_IRQS) { 800c38536bcSCédric Le Goater qemu_log_mask(LOG_GUEST_ERROR, "PSI: Unsupported irq %d\n", irq); 801c38536bcSCédric Le Goater return; 802c38536bcSCédric Le Goater } 803c38536bcSCédric Le Goater 804c38536bcSCédric Le Goater if (irq_method & PSIHB9_IRQ_METHOD) { 805c38536bcSCédric Le Goater qemu_log_mask(LOG_GUEST_ERROR, "PSI: LSI IRQ method no supported\n"); 806c38536bcSCédric Le Goater return; 807c38536bcSCédric Le Goater } 808c38536bcSCédric Le Goater 809c38536bcSCédric Le Goater /* Update LSI levels */ 810c38536bcSCédric Le Goater if (state) { 811c38536bcSCédric Le Goater psi->regs[PSIHB_REG(PSIHB9_IRQ_LEVEL)] |= PPC_BIT(irq); 812c38536bcSCédric Le Goater } else { 813c38536bcSCédric Le Goater psi->regs[PSIHB_REG(PSIHB9_IRQ_LEVEL)] &= ~PPC_BIT(irq); 814c38536bcSCédric Le Goater } 815c38536bcSCédric Le Goater 816c38536bcSCédric Le Goater qemu_set_irq(psi->qirqs[irq], state); 817c38536bcSCédric Le Goater } 818c38536bcSCédric Le Goater 819fcb7e4a8SGreg Kurz static void pnv_psi_power9_reset(DeviceState *dev) 820c38536bcSCédric Le Goater { 821c38536bcSCédric Le Goater Pnv9Psi *psi = PNV9_PSI(dev); 822c38536bcSCédric Le Goater 823c38536bcSCédric Le Goater pnv_psi_reset(dev); 824c38536bcSCédric Le Goater 825c38536bcSCédric Le Goater if (memory_region_is_mapped(&psi->source.esb_mmio)) { 826c38536bcSCédric Le Goater memory_region_del_subregion(get_system_memory(), &psi->source.esb_mmio); 827c38536bcSCédric Le Goater } 828c38536bcSCédric Le Goater } 829c38536bcSCédric Le Goater 830c38536bcSCédric Le Goater static void pnv_psi_power9_instance_init(Object *obj) 831c38536bcSCédric Le Goater { 832c38536bcSCédric Le Goater Pnv9Psi *psi = PNV9_PSI(obj); 833c38536bcSCédric Le Goater 8349fc7fc4dSMarkus Armbruster object_initialize_child(obj, "source", &psi->source, TYPE_XIVE_SOURCE); 835c38536bcSCédric Le Goater } 836c38536bcSCédric Le Goater 837c38536bcSCédric Le Goater static void pnv_psi_power9_realize(DeviceState *dev, Error **errp) 838c38536bcSCédric Le Goater { 839c38536bcSCédric Le Goater PnvPsi *psi = PNV_PSI(dev); 840c38536bcSCédric Le Goater XiveSource *xsrc = &PNV9_PSI(psi)->source; 841c38536bcSCédric Le Goater int i; 842c38536bcSCédric Le Goater 843c38536bcSCédric Le Goater /* This is the only device with 4k ESB pages */ 8445325cc34SMarkus Armbruster object_property_set_int(OBJECT(xsrc), "shift", XIVE_ESB_4K, &error_fatal); 8455325cc34SMarkus Armbruster object_property_set_int(OBJECT(xsrc), "nr-irqs", PSIHB9_NUM_IRQS, 846c38536bcSCédric Le Goater &error_fatal); 8475325cc34SMarkus Armbruster object_property_set_link(OBJECT(xsrc), "xive", OBJECT(psi), &error_abort); 848*668f62ecSMarkus Armbruster if (!qdev_realize(DEVICE(xsrc), NULL, errp)) { 849c38536bcSCédric Le Goater return; 850c38536bcSCédric Le Goater } 851c38536bcSCédric Le Goater 852c38536bcSCédric Le Goater for (i = 0; i < xsrc->nr_irqs; i++) { 853c38536bcSCédric Le Goater xive_source_irq_set_lsi(xsrc, i); 854c38536bcSCédric Le Goater } 855c38536bcSCédric Le Goater 856c38536bcSCédric Le Goater psi->qirqs = qemu_allocate_irqs(xive_source_set_irq, xsrc, xsrc->nr_irqs); 857c38536bcSCédric Le Goater 858c38536bcSCédric Le Goater /* XSCOM region for PSI registers */ 859c38536bcSCédric Le Goater pnv_xscom_region_init(&psi->xscom_regs, OBJECT(dev), &pnv_psi_p9_xscom_ops, 860c38536bcSCédric Le Goater psi, "xscom-psi", PNV9_XSCOM_PSIHB_SIZE); 861c38536bcSCédric Le Goater 862c38536bcSCédric Le Goater /* MMIO region for PSI registers */ 863c38536bcSCédric Le Goater memory_region_init_io(&psi->regs_mr, OBJECT(dev), &pnv_psi_p9_mmio_ops, psi, 864c38536bcSCédric Le Goater "psihb", PNV9_PSIHB_SIZE); 865c38536bcSCédric Le Goater 866b91cad2fSGreg Kurz pnv_psi_realize(dev, errp); 867c38536bcSCédric Le Goater } 868c38536bcSCédric Le Goater 869c38536bcSCédric Le Goater static void pnv_psi_power9_class_init(ObjectClass *klass, void *data) 870c38536bcSCédric Le Goater { 871c38536bcSCédric Le Goater DeviceClass *dc = DEVICE_CLASS(klass); 872c38536bcSCédric Le Goater PnvPsiClass *ppc = PNV_PSI_CLASS(klass); 873c38536bcSCédric Le Goater XiveNotifierClass *xfc = XIVE_NOTIFIER_CLASS(klass); 87441c4ef70SGreg Kurz static const char compat[] = "ibm,power9-psihb-x\0ibm,psihb-x"; 875c38536bcSCédric Le Goater 876c38536bcSCédric Le Goater dc->desc = "PowerNV PSI Controller POWER9"; 877c38536bcSCédric Le Goater dc->realize = pnv_psi_power9_realize; 878fcb7e4a8SGreg Kurz dc->reset = pnv_psi_power9_reset; 879c38536bcSCédric Le Goater 880c38536bcSCédric Le Goater ppc->xscom_pcba = PNV9_XSCOM_PSIHB_BASE; 881c38536bcSCédric Le Goater ppc->xscom_size = PNV9_XSCOM_PSIHB_SIZE; 882c38536bcSCédric Le Goater ppc->bar_mask = PSIHB9_BAR_MASK; 883c38536bcSCédric Le Goater ppc->irq_set = pnv_psi_power9_irq_set; 88441c4ef70SGreg Kurz ppc->compat = compat; 88541c4ef70SGreg Kurz ppc->compat_size = sizeof(compat); 886c38536bcSCédric Le Goater 887c38536bcSCédric Le Goater xfc->notify = pnv_psi_notify; 888c38536bcSCédric Le Goater } 889c38536bcSCédric Le Goater 890c38536bcSCédric Le Goater static const TypeInfo pnv_psi_power9_info = { 891c38536bcSCédric Le Goater .name = TYPE_PNV9_PSI, 892c38536bcSCédric Le Goater .parent = TYPE_PNV_PSI, 893c38536bcSCédric Le Goater .instance_size = sizeof(Pnv9Psi), 894c38536bcSCédric Le Goater .instance_init = pnv_psi_power9_instance_init, 895c38536bcSCédric Le Goater .class_init = pnv_psi_power9_class_init, 896c38536bcSCédric Le Goater .interfaces = (InterfaceInfo[]) { 897c38536bcSCédric Le Goater { TYPE_XIVE_NOTIFIER }, 898c38536bcSCédric Le Goater { }, 899c38536bcSCédric Le Goater }, 900c38536bcSCédric Le Goater }; 901c38536bcSCédric Le Goater 9028b50ce85SCédric Le Goater static void pnv_psi_power10_class_init(ObjectClass *klass, void *data) 9038b50ce85SCédric Le Goater { 9048b50ce85SCédric Le Goater DeviceClass *dc = DEVICE_CLASS(klass); 9058b50ce85SCédric Le Goater PnvPsiClass *ppc = PNV_PSI_CLASS(klass); 90641c4ef70SGreg Kurz static const char compat[] = "ibm,power10-psihb-x\0ibm,psihb-x"; 9078b50ce85SCédric Le Goater 9088b50ce85SCédric Le Goater dc->desc = "PowerNV PSI Controller POWER10"; 9098b50ce85SCédric Le Goater 9108b50ce85SCédric Le Goater ppc->xscom_pcba = PNV10_XSCOM_PSIHB_BASE; 9118b50ce85SCédric Le Goater ppc->xscom_size = PNV10_XSCOM_PSIHB_SIZE; 91241c4ef70SGreg Kurz ppc->compat = compat; 91341c4ef70SGreg Kurz ppc->compat_size = sizeof(compat); 9148b50ce85SCédric Le Goater } 9158b50ce85SCédric Le Goater 9168b50ce85SCédric Le Goater static const TypeInfo pnv_psi_power10_info = { 9178b50ce85SCédric Le Goater .name = TYPE_PNV10_PSI, 9188b50ce85SCédric Le Goater .parent = TYPE_PNV9_PSI, 9198b50ce85SCédric Le Goater .class_init = pnv_psi_power10_class_init, 9208b50ce85SCédric Le Goater }; 9218b50ce85SCédric Le Goater 92254f59d78SCédric Le Goater static void pnv_psi_class_init(ObjectClass *klass, void *data) 92354f59d78SCédric Le Goater { 92454f59d78SCédric Le Goater DeviceClass *dc = DEVICE_CLASS(klass); 92554f59d78SCédric Le Goater PnvXScomInterfaceClass *xdc = PNV_XSCOM_INTERFACE_CLASS(klass); 92654f59d78SCédric Le Goater 927b168a138SCédric Le Goater xdc->dt_xscom = pnv_psi_dt_xscom; 92854f59d78SCédric Le Goater 929ae856055SCédric Le Goater dc->desc = "PowerNV PSI Controller"; 9304f67d30bSMarc-André Lureau device_class_set_props(dc, pnv_psi_properties); 931fcb7e4a8SGreg Kurz dc->reset = pnv_psi_reset; 93254f59d78SCédric Le Goater } 93354f59d78SCédric Le Goater 93454f59d78SCédric Le Goater static const TypeInfo pnv_psi_info = { 93554f59d78SCédric Le Goater .name = TYPE_PNV_PSI, 9362f35254aSMarkus Armbruster .parent = TYPE_DEVICE, 93754f59d78SCédric Le Goater .instance_size = sizeof(PnvPsi), 93854f59d78SCédric Le Goater .class_init = pnv_psi_class_init, 939ae856055SCédric Le Goater .class_size = sizeof(PnvPsiClass), 940ae856055SCédric Le Goater .abstract = true, 94154f59d78SCédric Le Goater .interfaces = (InterfaceInfo[]) { 94254f59d78SCédric Le Goater { TYPE_PNV_XSCOM_INTERFACE }, 94354f59d78SCédric Le Goater { } 94454f59d78SCédric Le Goater } 94554f59d78SCédric Le Goater }; 94654f59d78SCédric Le Goater 94754f59d78SCédric Le Goater static void pnv_psi_register_types(void) 94854f59d78SCédric Le Goater { 94954f59d78SCédric Le Goater type_register_static(&pnv_psi_info); 950ae856055SCédric Le Goater type_register_static(&pnv_psi_power8_info); 951c38536bcSCédric Le Goater type_register_static(&pnv_psi_power9_info); 9528b50ce85SCédric Le Goater type_register_static(&pnv_psi_power10_info); 95354f59d78SCédric Le Goater } 95454f59d78SCédric Le Goater 955ae856055SCédric Le Goater type_init(pnv_psi_register_types); 956c38536bcSCédric Le Goater 957c38536bcSCédric Le Goater void pnv_psi_pic_print_info(Pnv9Psi *psi9, Monitor *mon) 958c38536bcSCédric Le Goater { 959c38536bcSCédric Le Goater PnvPsi *psi = PNV_PSI(psi9); 960c38536bcSCédric Le Goater 961c38536bcSCédric Le Goater uint32_t offset = 962c38536bcSCédric Le Goater (psi->regs[PSIHB_REG(PSIHB9_IVT_OFFSET)] >> PSIHB9_IVT_OFF_SHIFT); 963c38536bcSCédric Le Goater 964c38536bcSCédric Le Goater monitor_printf(mon, "PSIHB Source %08x .. %08x\n", 965c38536bcSCédric Le Goater offset, offset + psi9->source.nr_irqs - 1); 966c38536bcSCédric Le Goater xive_source_pic_print_info(&psi9->source, offset, mon); 967c38536bcSCédric Le Goater } 968