1/* Xtensa configuration-specific ISA information. 2 3 Copyright (c) 2003-2010 Tensilica Inc. 4 5 Permission is hereby granted, free of charge, to any person obtaining 6 a copy of this software and associated documentation files (the 7 "Software"), to deal in the Software without restriction, including 8 without limitation the rights to use, copy, modify, merge, publish, 9 distribute, sublicense, and/or sell copies of the Software, and to 10 permit persons to whom the Software is furnished to do so, subject to 11 the following conditions: 12 13 The above copyright notice and this permission notice shall be included 14 in all copies or substantial portions of the Software. 15 16 THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, 17 EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF 18 MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. 19 IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY 20 CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, 21 TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE 22 SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE. */ 23 24#include "xtensa-isa.h" 25#include "xtensa-isa-internal.h" 26 27 28/* Sysregs. */ 29 30static xtensa_sysreg_internal sysregs[] = { 31 { "LBEG", 0, 0 }, 32 { "LEND", 1, 0 }, 33 { "LCOUNT", 2, 0 }, 34 { "BR", 4, 0 }, 35 { "MMID", 89, 0 }, 36 { "DDR", 104, 0 }, 37 { "176", 176, 0 }, 38 { "208", 208, 0 }, 39 { "INTERRUPT", 226, 0 }, 40 { "INTCLEAR", 227, 0 }, 41 { "CCOUNT", 234, 0 }, 42 { "PRID", 235, 0 }, 43 { "ICOUNT", 236, 0 }, 44 { "CCOMPARE0", 240, 0 }, 45 { "CCOMPARE1", 241, 0 }, 46 { "VECBASE", 231, 0 }, 47 { "EPC1", 177, 0 }, 48 { "EPC2", 178, 0 }, 49 { "EPC3", 179, 0 }, 50 { "EPC4", 180, 0 }, 51 { "EPC5", 181, 0 }, 52 { "EPC6", 182, 0 }, 53 { "EXCSAVE1", 209, 0 }, 54 { "EXCSAVE2", 210, 0 }, 55 { "EXCSAVE3", 211, 0 }, 56 { "EXCSAVE4", 212, 0 }, 57 { "EXCSAVE5", 213, 0 }, 58 { "EXCSAVE6", 214, 0 }, 59 { "EPS2", 194, 0 }, 60 { "EPS3", 195, 0 }, 61 { "EPS4", 196, 0 }, 62 { "EPS5", 197, 0 }, 63 { "EPS6", 198, 0 }, 64 { "EXCCAUSE", 232, 0 }, 65 { "DEPC", 192, 0 }, 66 { "EXCVADDR", 238, 0 }, 67 { "WINDOWBASE", 72, 0 }, 68 { "WINDOWSTART", 73, 0 }, 69 { "SAR", 3, 0 }, 70 { "LITBASE", 5, 0 }, 71 { "PS", 230, 0 }, 72 { "INTENABLE", 228, 0 }, 73 { "DBREAKA0", 144, 0 }, 74 { "DBREAKC0", 160, 0 }, 75 { "DBREAKA1", 145, 0 }, 76 { "DBREAKC1", 161, 0 }, 77 { "IBREAKA0", 128, 0 }, 78 { "IBREAKA1", 129, 0 }, 79 { "IBREAKENABLE", 96, 0 }, 80 { "ICOUNTLEVEL", 237, 0 }, 81 { "DEBUGCAUSE", 233, 0 }, 82 { "CPENABLE", 224, 0 }, 83 { "SCOMPARE1", 12, 0 }, 84 { "ATOMCTL", 99, 0 }, 85 { "THREADPTR", 231, 1 }, 86 { "FCR", 232, 1 }, 87 { "FSR", 233, 1 }, 88 { "EXPSTATE", 0, 1 }, 89 { "SOV", 1, 1 }, 90 { "SAT_MODE", 2, 1 }, 91 { "SAR0", 3, 1 }, 92 { "SAR1", 4, 1 }, 93 { "SAR2", 5, 1 }, 94 { "SAR3", 6, 1 }, 95 { "HSAR0", 7, 1 }, 96 { "HSAR1", 8, 1 }, 97 { "HSAR2", 9, 1 }, 98 { "HSAR3", 10, 1 }, 99 { "MAX_REG_0", 11, 1 }, 100 { "MAX_REG_1", 12, 1 }, 101 { "MAX_REG_2", 13, 1 }, 102 { "MAX_REG_3", 14, 1 }, 103 { "ARG_MAX_REG_0", 15, 1 }, 104 { "ARG_MAX_REG_1", 16, 1 }, 105 { "ARG_MAX_REG_2", 17, 1 }, 106 { "ARG_MAX_REG_3", 18, 1 }, 107 { "NCO_COUNTER_0", 19, 1 }, 108 { "NCO_COUNTER_1", 20, 1 }, 109 { "NCO_COUNTER_2", 21, 1 }, 110 { "NCO_COUNTER_3", 22, 1 }, 111 { "INTERP_EXT_N", 23, 1 }, 112 { "INTERP_EXT_L", 24, 1 }, 113 { "LLR_BUF_0", 25, 1 }, 114 { "LLR_BUF_1", 26, 1 }, 115 { "LLR_BUF_2", 27, 1 }, 116 { "LLR_BUF_3", 28, 1 }, 117 { "LLR_BUF_4", 29, 1 }, 118 { "LLR_BUF_5", 30, 1 }, 119 { "LLR_BUF_6", 31, 1 }, 120 { "LLR_BUF_7", 32, 1 }, 121 { "LLR_BUF_8", 33, 1 }, 122 { "LLR_BUF_9", 34, 1 }, 123 { "LLR_BUF_10", 35, 1 }, 124 { "LLR_BUF_11", 36, 1 }, 125 { "LLR_BUF_12", 37, 1 }, 126 { "LLR_BUF_13", 38, 1 }, 127 { "LLR_BUF_14", 39, 1 }, 128 { "LLR_BUF_15", 40, 1 }, 129 { "LLR_BUF_16", 41, 1 }, 130 { "LLR_BUF_17", 42, 1 }, 131 { "LLR_BUF_18", 43, 1 }, 132 { "LLR_BUF_19", 44, 1 }, 133 { "LLR_BUF_20", 45, 1 }, 134 { "LLR_BUF_21", 46, 1 }, 135 { "LLR_BUF_22", 47, 1 }, 136 { "LLR_BUF_23", 48, 1 }, 137 { "SMOD_BUF_0", 49, 1 }, 138 { "SMOD_BUF_1", 50, 1 }, 139 { "SMOD_BUF_2", 51, 1 }, 140 { "SMOD_BUF_3", 52, 1 }, 141 { "SMOD_BUF_4", 53, 1 }, 142 { "SMOD_BUF_5", 54, 1 }, 143 { "SMOD_BUF_6", 55, 1 }, 144 { "SMOD_BUF_7", 56, 1 }, 145 { "WEIGHT_REG", 57, 1 }, 146 { "SCALE_REG", 58, 1 }, 147 { "LLR_POS", 59, 1 }, 148 { "SMOD_POS", 60, 1 }, 149 { "PERM_REG", 61, 1 }, 150 { "SMOD_OFFSET_TABLE_0", 62, 1 }, 151 { "SMOD_OFFSET_TABLE_1", 63, 1 }, 152 { "SMOD_OFFSET_TABLE_2", 64, 1 }, 153 { "SMOD_OFFSET_TABLE_3", 65, 1 }, 154 { "PHASOR_N", 66, 1 }, 155 { "PHASOR_OFFSET", 67, 1 } 156}; 157 158#define NUM_SYSREGS 125 159#define MAX_SPECIAL_REG 241 160#define MAX_USER_REG 233 161 162 163/* Processor states. */ 164 165static xtensa_state_internal states[] = { 166 { "LCOUNT", 32, 0 }, 167 { "PC", 32, 0 }, 168 { "ICOUNT", 32, 0 }, 169 { "DDR", 32, 0 }, 170 { "INTERRUPT", 13, 0 }, 171 { "CCOUNT", 32, 0 }, 172 { "XTSYNC", 1, 0 }, 173 { "VECBASE", 22, 0 }, 174 { "EPC1", 32, 0 }, 175 { "EPC2", 32, 0 }, 176 { "EPC3", 32, 0 }, 177 { "EPC4", 32, 0 }, 178 { "EPC5", 32, 0 }, 179 { "EPC6", 32, 0 }, 180 { "EXCSAVE1", 32, 0 }, 181 { "EXCSAVE2", 32, 0 }, 182 { "EXCSAVE3", 32, 0 }, 183 { "EXCSAVE4", 32, 0 }, 184 { "EXCSAVE5", 32, 0 }, 185 { "EXCSAVE6", 32, 0 }, 186 { "EPS2", 13, 0 }, 187 { "EPS3", 13, 0 }, 188 { "EPS4", 13, 0 }, 189 { "EPS5", 13, 0 }, 190 { "EPS6", 13, 0 }, 191 { "EXCCAUSE", 6, 0 }, 192 { "PSINTLEVEL", 4, 0 }, 193 { "PSUM", 1, 0 }, 194 { "PSWOE", 1, 0 }, 195 { "PSEXCM", 1, 0 }, 196 { "DEPC", 32, 0 }, 197 { "EXCVADDR", 32, 0 }, 198 { "WindowBase", 3, 0 }, 199 { "WindowStart", 8, 0 }, 200 { "PSCALLINC", 2, 0 }, 201 { "PSOWB", 4, 0 }, 202 { "LBEG", 32, 0 }, 203 { "LEND", 32, 0 }, 204 { "SAR", 6, 0 }, 205 { "THREADPTR", 32, 0 }, 206 { "LITBADDR", 20, 0 }, 207 { "LITBEN", 1, 0 }, 208 { "InOCDMode", 1, 0 }, 209 { "INTENABLE", 13, 0 }, 210 { "DBREAKA0", 32, 0 }, 211 { "DBREAKC0", 8, 0 }, 212 { "DBREAKA1", 32, 0 }, 213 { "DBREAKC1", 8, 0 }, 214 { "IBREAKA0", 32, 0 }, 215 { "IBREAKA1", 32, 0 }, 216 { "IBREAKENABLE", 2, 0 }, 217 { "ICOUNTLEVEL", 4, 0 }, 218 { "DEBUGCAUSE", 6, 0 }, 219 { "DBNUM", 4, 0 }, 220 { "CCOMPARE0", 32, 0 }, 221 { "CCOMPARE1", 32, 0 }, 222 { "CPENABLE", 4, 0 }, 223 { "SCOMPARE1", 32, 0 }, 224 { "ATOMCTL", 6, 0 }, 225 { "RoundMode", 2, 0 }, 226 { "InvalidEnable", 1, 0 }, 227 { "DivZeroEnable", 1, 0 }, 228 { "OverflowEnable", 1, 0 }, 229 { "UnderflowEnable", 1, 0 }, 230 { "InexactEnable", 1, 0 }, 231 { "InvalidFlag", 1, 0 }, 232 { "DivZeroFlag", 1, 0 }, 233 { "OverflowFlag", 1, 0 }, 234 { "UnderflowFlag", 1, 0 }, 235 { "InexactFlag", 1, 0 }, 236 { "FPreserved20", 20, 0 }, 237 { "FPreserved20a", 20, 0 }, 238 { "FPreserved5", 5, 0 }, 239 { "FPreserved7", 7, 0 }, 240 { "EXPSTATE", 32, XTENSA_STATE_IS_EXPORTED }, 241 { "SOV", 4, XTENSA_STATE_IS_SHARED_OR }, 242 { "SAT_MODE", 1, 0 }, 243 { "SAR0", 6, 0 }, 244 { "SAR1", 6, 0 }, 245 { "SAR2", 6, 0 }, 246 { "SAR3", 6, 0 }, 247 { "HSAR0", 6, 0 }, 248 { "HSAR1", 6, 0 }, 249 { "HSAR2", 6, 0 }, 250 { "HSAR3", 6, 0 }, 251 { "MAX_REG", 128, 0 }, 252 { "ARG_MAX_REG", 128, 0 }, 253 { "NCO_COUNTER", 128, 0 }, 254 { "INTERP_EXT_N", 4, 0 }, 255 { "INTERP_EXT_L", 4, 0 }, 256 { "LLR_BUF", 768, 0 }, 257 { "SMOD_BUF", 256, 0 }, 258 { "WEIGHT_REG", 8, 0 }, 259 { "SCALE_REG", 5, 0 }, 260 { "LLR_POS", 6, 0 }, 261 { "SMOD_POS", 7, 0 }, 262 { "PERM_REG", 32, 0 }, 263 { "SMOD_OFFSET_TABLE", 128, 0 }, 264 { "PHASOR_N", 4, 0 }, 265 { "PHASOR_OFFSET", 16, 0 } 266}; 267 268#define NUM_STATES 100 269 270enum xtensa_state_id { 271 STATE_LCOUNT, 272 STATE_PC, 273 STATE_ICOUNT, 274 STATE_DDR, 275 STATE_INTERRUPT, 276 STATE_CCOUNT, 277 STATE_XTSYNC, 278 STATE_VECBASE, 279 STATE_EPC1, 280 STATE_EPC2, 281 STATE_EPC3, 282 STATE_EPC4, 283 STATE_EPC5, 284 STATE_EPC6, 285 STATE_EXCSAVE1, 286 STATE_EXCSAVE2, 287 STATE_EXCSAVE3, 288 STATE_EXCSAVE4, 289 STATE_EXCSAVE5, 290 STATE_EXCSAVE6, 291 STATE_EPS2, 292 STATE_EPS3, 293 STATE_EPS4, 294 STATE_EPS5, 295 STATE_EPS6, 296 STATE_EXCCAUSE, 297 STATE_PSINTLEVEL, 298 STATE_PSUM, 299 STATE_PSWOE, 300 STATE_PSEXCM, 301 STATE_DEPC, 302 STATE_EXCVADDR, 303 STATE_WindowBase, 304 STATE_WindowStart, 305 STATE_PSCALLINC, 306 STATE_PSOWB, 307 STATE_LBEG, 308 STATE_LEND, 309 STATE_SAR, 310 STATE_THREADPTR, 311 STATE_LITBADDR, 312 STATE_LITBEN, 313 STATE_InOCDMode, 314 STATE_INTENABLE, 315 STATE_DBREAKA0, 316 STATE_DBREAKC0, 317 STATE_DBREAKA1, 318 STATE_DBREAKC1, 319 STATE_IBREAKA0, 320 STATE_IBREAKA1, 321 STATE_IBREAKENABLE, 322 STATE_ICOUNTLEVEL, 323 STATE_DEBUGCAUSE, 324 STATE_DBNUM, 325 STATE_CCOMPARE0, 326 STATE_CCOMPARE1, 327 STATE_CPENABLE, 328 STATE_SCOMPARE1, 329 STATE_ATOMCTL, 330 STATE_RoundMode, 331 STATE_InvalidEnable, 332 STATE_DivZeroEnable, 333 STATE_OverflowEnable, 334 STATE_UnderflowEnable, 335 STATE_InexactEnable, 336 STATE_InvalidFlag, 337 STATE_DivZeroFlag, 338 STATE_OverflowFlag, 339 STATE_UnderflowFlag, 340 STATE_InexactFlag, 341 STATE_FPreserved20, 342 STATE_FPreserved20a, 343 STATE_FPreserved5, 344 STATE_FPreserved7, 345 STATE_EXPSTATE, 346 STATE_SOV, 347 STATE_SAT_MODE, 348 STATE_SAR0, 349 STATE_SAR1, 350 STATE_SAR2, 351 STATE_SAR3, 352 STATE_HSAR0, 353 STATE_HSAR1, 354 STATE_HSAR2, 355 STATE_HSAR3, 356 STATE_MAX_REG, 357 STATE_ARG_MAX_REG, 358 STATE_NCO_COUNTER, 359 STATE_INTERP_EXT_N, 360 STATE_INTERP_EXT_L, 361 STATE_LLR_BUF, 362 STATE_SMOD_BUF, 363 STATE_WEIGHT_REG, 364 STATE_SCALE_REG, 365 STATE_LLR_POS, 366 STATE_SMOD_POS, 367 STATE_PERM_REG, 368 STATE_SMOD_OFFSET_TABLE, 369 STATE_PHASOR_N, 370 STATE_PHASOR_OFFSET 371}; 372 373 374/* Field definitions. */ 375 376static unsigned 377Field_t_Slot_inst_get (const xtensa_insnbuf insn) 378{ 379 unsigned tie_t = 0; 380 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 381 return tie_t; 382} 383 384static void 385Field_t_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 386{ 387 uint32 tie_t; 388 tie_t = (val << 28) >> 28; 389 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 390} 391 392static unsigned 393Field_s_Slot_inst_get (const xtensa_insnbuf insn) 394{ 395 unsigned tie_t = 0; 396 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 397 return tie_t; 398} 399 400static void 401Field_s_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 402{ 403 uint32 tie_t; 404 tie_t = (val << 28) >> 28; 405 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 406} 407 408static unsigned 409Field_r_Slot_inst_get (const xtensa_insnbuf insn) 410{ 411 unsigned tie_t = 0; 412 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 413 return tie_t; 414} 415 416static void 417Field_r_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 418{ 419 uint32 tie_t; 420 tie_t = (val << 28) >> 28; 421 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 422} 423 424static unsigned 425Field_op2_Slot_inst_get (const xtensa_insnbuf insn) 426{ 427 unsigned tie_t = 0; 428 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 429 return tie_t; 430} 431 432static void 433Field_op2_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 434{ 435 uint32 tie_t; 436 tie_t = (val << 28) >> 28; 437 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 438} 439 440static unsigned 441Field_op1_Slot_inst_get (const xtensa_insnbuf insn) 442{ 443 unsigned tie_t = 0; 444 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 445 return tie_t; 446} 447 448static void 449Field_op1_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 450{ 451 uint32 tie_t; 452 tie_t = (val << 28) >> 28; 453 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 454} 455 456static unsigned 457Field_op0_Slot_inst_get (const xtensa_insnbuf insn) 458{ 459 unsigned tie_t = 0; 460 tie_t = (tie_t << 4) | ((insn[0] << 28) >> 28); 461 return tie_t; 462} 463 464static void 465Field_op0_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 466{ 467 uint32 tie_t; 468 tie_t = (val << 28) >> 28; 469 insn[0] = (insn[0] & ~0xf) | (tie_t << 0); 470} 471 472static unsigned 473Field_n_Slot_inst_get (const xtensa_insnbuf insn) 474{ 475 unsigned tie_t = 0; 476 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 477 return tie_t; 478} 479 480static void 481Field_n_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 482{ 483 uint32 tie_t; 484 tie_t = (val << 30) >> 30; 485 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 486} 487 488static unsigned 489Field_m_Slot_inst_get (const xtensa_insnbuf insn) 490{ 491 unsigned tie_t = 0; 492 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 493 return tie_t; 494} 495 496static void 497Field_m_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 498{ 499 uint32 tie_t; 500 tie_t = (val << 30) >> 30; 501 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 502} 503 504static unsigned 505Field_sr_Slot_inst_get (const xtensa_insnbuf insn) 506{ 507 unsigned tie_t = 0; 508 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 509 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 510 return tie_t; 511} 512 513static void 514Field_sr_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 515{ 516 uint32 tie_t; 517 tie_t = (val << 28) >> 28; 518 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 519 tie_t = (val << 24) >> 28; 520 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 521} 522 523static unsigned 524Field_st_Slot_inst_get (const xtensa_insnbuf insn) 525{ 526 unsigned tie_t = 0; 527 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 528 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 529 return tie_t; 530} 531 532static void 533Field_st_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 534{ 535 uint32 tie_t; 536 tie_t = (val << 28) >> 28; 537 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 538 tie_t = (val << 24) >> 28; 539 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 540} 541 542static unsigned 543Field_thi3_Slot_inst_get (const xtensa_insnbuf insn) 544{ 545 unsigned tie_t = 0; 546 tie_t = (tie_t << 3) | ((insn[0] << 24) >> 29); 547 return tie_t; 548} 549 550static void 551Field_thi3_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 552{ 553 uint32 tie_t; 554 tie_t = (val << 29) >> 29; 555 insn[0] = (insn[0] & ~0xe0) | (tie_t << 5); 556} 557 558static unsigned 559Field_dsp340050b49a6c_fld2098inst_Slot_inst_get (const xtensa_insnbuf insn) 560{ 561 unsigned tie_t = 0; 562 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 563 tie_t = (tie_t << 8) | ((insn[0] << 16) >> 24); 564 return tie_t; 565} 566 567static void 568Field_dsp340050b49a6c_fld2098inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 569{ 570 uint32 tie_t; 571 tie_t = (val << 24) >> 24; 572 insn[0] = (insn[0] & ~0xff00) | (tie_t << 8); 573 tie_t = (val << 20) >> 28; 574 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 575} 576 577static unsigned 578Field_sae4_Slot_inst_get (const xtensa_insnbuf insn) 579{ 580 unsigned tie_t = 0; 581 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 582 return tie_t; 583} 584 585static void 586Field_sae4_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 587{ 588 uint32 tie_t; 589 tie_t = (val << 31) >> 31; 590 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 591} 592 593static unsigned 594Field_dsp340050b49a6c_fld2019_Slot_inst_get (const xtensa_insnbuf insn) 595{ 596 unsigned tie_t = 0; 597 tie_t = (tie_t << 3) | ((insn[0] << 12) >> 29); 598 return tie_t; 599} 600 601static void 602Field_dsp340050b49a6c_fld2019_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 603{ 604 uint32 tie_t; 605 tie_t = (val << 29) >> 29; 606 insn[0] = (insn[0] & ~0xe0000) | (tie_t << 17); 607} 608 609static unsigned 610Field_dsp340050b49a6c_fld2100inst_Slot_inst_get (const xtensa_insnbuf insn) 611{ 612 unsigned tie_t = 0; 613 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 614 tie_t = (tie_t << 8) | ((insn[0] << 16) >> 24); 615 return tie_t; 616} 617 618static void 619Field_dsp340050b49a6c_fld2100inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 620{ 621 uint32 tie_t; 622 tie_t = (val << 24) >> 24; 623 insn[0] = (insn[0] & ~0xff00) | (tie_t << 8); 624 tie_t = (val << 20) >> 28; 625 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 626} 627 628static unsigned 629Field_dsp340050b49a6c_fld2102inst_Slot_inst_get (const xtensa_insnbuf insn) 630{ 631 unsigned tie_t = 0; 632 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 633 tie_t = (tie_t << 8) | ((insn[0] << 16) >> 24); 634 return tie_t; 635} 636 637static void 638Field_dsp340050b49a6c_fld2102inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 639{ 640 uint32 tie_t; 641 tie_t = (val << 24) >> 24; 642 insn[0] = (insn[0] & ~0xff00) | (tie_t << 8); 643 tie_t = (val << 20) >> 28; 644 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 645} 646 647static unsigned 648Field_dsp340050b49a6c_fld2186inst_Slot_inst_get (const xtensa_insnbuf insn) 649{ 650 unsigned tie_t = 0; 651 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 652 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 653 return tie_t; 654} 655 656static void 657Field_dsp340050b49a6c_fld2186inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 658{ 659 uint32 tie_t; 660 tie_t = (val << 24) >> 24; 661 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 662 tie_t = (val << 20) >> 28; 663 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 664} 665 666static unsigned 667Field_dsp340050b49a6c_fld2185inst_Slot_inst_get (const xtensa_insnbuf insn) 668{ 669 unsigned tie_t = 0; 670 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 671 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 672 return tie_t; 673} 674 675static void 676Field_dsp340050b49a6c_fld2185inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 677{ 678 uint32 tie_t; 679 tie_t = (val << 24) >> 24; 680 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 681 tie_t = (val << 20) >> 28; 682 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 683} 684 685static unsigned 686Field_dsp340050b49a6c_fld2149inst_Slot_inst_get (const xtensa_insnbuf insn) 687{ 688 unsigned tie_t = 0; 689 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 690 tie_t = (tie_t << 2) | ((insn[0] << 17) >> 30); 691 return tie_t; 692} 693 694static void 695Field_dsp340050b49a6c_fld2149inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 696{ 697 uint32 tie_t; 698 tie_t = (val << 30) >> 30; 699 insn[0] = (insn[0] & ~0x6000) | (tie_t << 13); 700 tie_t = (val << 28) >> 30; 701 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 702} 703 704static unsigned 705Field_dsp340050b49a6c_fld3627inst_Slot_inst_get (const xtensa_insnbuf insn) 706{ 707 unsigned tie_t = 0; 708 tie_t = (tie_t << 2) | ((insn[0] << 10) >> 30); 709 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 710 tie_t = (tie_t << 2) | ((insn[0] << 19) >> 30); 711 return tie_t; 712} 713 714static void 715Field_dsp340050b49a6c_fld3627inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 716{ 717 uint32 tie_t; 718 tie_t = (val << 30) >> 30; 719 insn[0] = (insn[0] & ~0x1800) | (tie_t << 11); 720 tie_t = (val << 29) >> 31; 721 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 722 tie_t = (val << 27) >> 30; 723 insn[0] = (insn[0] & ~0x300000) | (tie_t << 20); 724} 725 726static unsigned 727Field_dsp340050b49a6c_fld2187inst_Slot_inst_get (const xtensa_insnbuf insn) 728{ 729 unsigned tie_t = 0; 730 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 731 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 732 return tie_t; 733} 734 735static void 736Field_dsp340050b49a6c_fld2187inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 737{ 738 uint32 tie_t; 739 tie_t = (val << 24) >> 24; 740 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 741 tie_t = (val << 20) >> 28; 742 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 743} 744 745static unsigned 746Field_dsp340050b49a6c_fld2101inst_Slot_inst_get (const xtensa_insnbuf insn) 747{ 748 unsigned tie_t = 0; 749 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 750 tie_t = (tie_t << 8) | ((insn[0] << 16) >> 24); 751 return tie_t; 752} 753 754static void 755Field_dsp340050b49a6c_fld2101inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 756{ 757 uint32 tie_t; 758 tie_t = (val << 24) >> 24; 759 insn[0] = (insn[0] & ~0xff00) | (tie_t << 8); 760 tie_t = (val << 20) >> 28; 761 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 762} 763 764static unsigned 765Field_dsp340050b49a6c_fld2103inst_Slot_inst_get (const xtensa_insnbuf insn) 766{ 767 unsigned tie_t = 0; 768 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 769 tie_t = (tie_t << 8) | ((insn[0] << 16) >> 24); 770 return tie_t; 771} 772 773static void 774Field_dsp340050b49a6c_fld2103inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 775{ 776 uint32 tie_t; 777 tie_t = (val << 24) >> 24; 778 insn[0] = (insn[0] & ~0xff00) | (tie_t << 8); 779 tie_t = (val << 20) >> 28; 780 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 781} 782 783static unsigned 784Field_dsp340050b49a6c_fld2189inst_Slot_inst_get (const xtensa_insnbuf insn) 785{ 786 unsigned tie_t = 0; 787 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 788 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 789 return tie_t; 790} 791 792static void 793Field_dsp340050b49a6c_fld2189inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 794{ 795 uint32 tie_t; 796 tie_t = (val << 24) >> 24; 797 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 798 tie_t = (val << 20) >> 28; 799 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 800} 801 802static unsigned 803Field_dsp340050b49a6c_fld2188inst_Slot_inst_get (const xtensa_insnbuf insn) 804{ 805 unsigned tie_t = 0; 806 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 807 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 808 return tie_t; 809} 810 811static void 812Field_dsp340050b49a6c_fld2188inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 813{ 814 uint32 tie_t; 815 tie_t = (val << 24) >> 24; 816 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 817 tie_t = (val << 20) >> 28; 818 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 819} 820 821static unsigned 822Field_dsp340050b49a6c_fld2104inst_Slot_inst_get (const xtensa_insnbuf insn) 823{ 824 unsigned tie_t = 0; 825 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 826 tie_t = (tie_t << 8) | ((insn[0] << 16) >> 24); 827 return tie_t; 828} 829 830static void 831Field_dsp340050b49a6c_fld2104inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 832{ 833 uint32 tie_t; 834 tie_t = (val << 24) >> 24; 835 insn[0] = (insn[0] & ~0xff00) | (tie_t << 8); 836 tie_t = (val << 20) >> 28; 837 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 838} 839 840static unsigned 841Field_dsp340050b49a6c_fld2190inst_Slot_inst_get (const xtensa_insnbuf insn) 842{ 843 unsigned tie_t = 0; 844 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 845 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 846 return tie_t; 847} 848 849static void 850Field_dsp340050b49a6c_fld2190inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 851{ 852 uint32 tie_t; 853 tie_t = (val << 24) >> 24; 854 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 855 tie_t = (val << 20) >> 28; 856 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 857} 858 859static unsigned 860Field_dsp340050b49a6c_fld2094inst_Slot_inst_get (const xtensa_insnbuf insn) 861{ 862 unsigned tie_t = 0; 863 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 864 tie_t = (tie_t << 7) | ((insn[0] << 16) >> 25); 865 return tie_t; 866} 867 868static void 869Field_dsp340050b49a6c_fld2094inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 870{ 871 uint32 tie_t; 872 tie_t = (val << 25) >> 25; 873 insn[0] = (insn[0] & ~0xfe00) | (tie_t << 9); 874 tie_t = (val << 21) >> 28; 875 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 876} 877 878static unsigned 879Field_dsp340050b49a6c_fld2105inst_Slot_inst_get (const xtensa_insnbuf insn) 880{ 881 unsigned tie_t = 0; 882 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 883 tie_t = (tie_t << 8) | ((insn[0] << 16) >> 24); 884 return tie_t; 885} 886 887static void 888Field_dsp340050b49a6c_fld2105inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 889{ 890 uint32 tie_t; 891 tie_t = (val << 24) >> 24; 892 insn[0] = (insn[0] & ~0xff00) | (tie_t << 8); 893 tie_t = (val << 20) >> 28; 894 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 895} 896 897static unsigned 898Field_dsp340050b49a6c_fld2191inst_Slot_inst_get (const xtensa_insnbuf insn) 899{ 900 unsigned tie_t = 0; 901 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 902 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 903 return tie_t; 904} 905 906static void 907Field_dsp340050b49a6c_fld2191inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 908{ 909 uint32 tie_t; 910 tie_t = (val << 24) >> 24; 911 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 912 tie_t = (val << 20) >> 28; 913 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 914} 915 916static unsigned 917Field_dsp340050b49a6c_fld2192inst_Slot_inst_get (const xtensa_insnbuf insn) 918{ 919 unsigned tie_t = 0; 920 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 921 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 922 return tie_t; 923} 924 925static void 926Field_dsp340050b49a6c_fld2192inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 927{ 928 uint32 tie_t; 929 tie_t = (val << 24) >> 24; 930 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 931 tie_t = (val << 20) >> 28; 932 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 933} 934 935static unsigned 936Field_dsp340050b49a6c_fld2194inst_Slot_inst_get (const xtensa_insnbuf insn) 937{ 938 unsigned tie_t = 0; 939 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 940 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 941 return tie_t; 942} 943 944static void 945Field_dsp340050b49a6c_fld2194inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 946{ 947 uint32 tie_t; 948 tie_t = (val << 24) >> 24; 949 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 950 tie_t = (val << 20) >> 28; 951 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 952} 953 954static unsigned 955Field_dsp340050b49a6c_fld2197inst_Slot_inst_get (const xtensa_insnbuf insn) 956{ 957 unsigned tie_t = 0; 958 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 959 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 960 return tie_t; 961} 962 963static void 964Field_dsp340050b49a6c_fld2197inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 965{ 966 uint32 tie_t; 967 tie_t = (val << 24) >> 24; 968 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 969 tie_t = (val << 20) >> 28; 970 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 971} 972 973static unsigned 974Field_dsp340050b49a6c_fld2160inst_Slot_inst_get (const xtensa_insnbuf insn) 975{ 976 unsigned tie_t = 0; 977 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 978 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 979 return tie_t; 980} 981 982static void 983Field_dsp340050b49a6c_fld2160inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 984{ 985 uint32 tie_t; 986 tie_t = (val << 28) >> 28; 987 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 988 tie_t = (val << 24) >> 28; 989 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 990} 991 992static unsigned 993Field_dsp340050b49a6c_fld2173inst_Slot_inst_get (const xtensa_insnbuf insn) 994{ 995 unsigned tie_t = 0; 996 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 997 tie_t = (tie_t << 5) | ((insn[0] << 20) >> 27); 998 return tie_t; 999} 1000 1001static void 1002Field_dsp340050b49a6c_fld2173inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1003{ 1004 uint32 tie_t; 1005 tie_t = (val << 27) >> 27; 1006 insn[0] = (insn[0] & ~0xf80) | (tie_t << 7); 1007 tie_t = (val << 23) >> 28; 1008 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1009} 1010 1011static unsigned 1012Field_dsp340050b49a6c_fld2112inst_Slot_inst_get (const xtensa_insnbuf insn) 1013{ 1014 unsigned tie_t = 0; 1015 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1016 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 1017 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 1018 return tie_t; 1019} 1020 1021static void 1022Field_dsp340050b49a6c_fld2112inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1023{ 1024 uint32 tie_t; 1025 tie_t = (val << 28) >> 28; 1026 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 1027 tie_t = (val << 24) >> 28; 1028 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 1029 tie_t = (val << 20) >> 28; 1030 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1031} 1032 1033static unsigned 1034Field_dsp340050b49a6c_fld2199inst_Slot_inst_get (const xtensa_insnbuf insn) 1035{ 1036 unsigned tie_t = 0; 1037 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1038 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 1039 return tie_t; 1040} 1041 1042static void 1043Field_dsp340050b49a6c_fld2199inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1044{ 1045 uint32 tie_t; 1046 tie_t = (val << 24) >> 24; 1047 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 1048 tie_t = (val << 20) >> 28; 1049 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1050} 1051 1052static unsigned 1053Field_dsp340050b49a6c_fld2200inst_Slot_inst_get (const xtensa_insnbuf insn) 1054{ 1055 unsigned tie_t = 0; 1056 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1057 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 1058 return tie_t; 1059} 1060 1061static void 1062Field_dsp340050b49a6c_fld2200inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1063{ 1064 uint32 tie_t; 1065 tie_t = (val << 24) >> 24; 1066 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 1067 tie_t = (val << 20) >> 28; 1068 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1069} 1070 1071static unsigned 1072Field_dsp340050b49a6c_fld2114inst_Slot_inst_get (const xtensa_insnbuf insn) 1073{ 1074 unsigned tie_t = 0; 1075 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1076 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 1077 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 1078 return tie_t; 1079} 1080 1081static void 1082Field_dsp340050b49a6c_fld2114inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1083{ 1084 uint32 tie_t; 1085 tie_t = (val << 28) >> 28; 1086 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 1087 tie_t = (val << 24) >> 28; 1088 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 1089 tie_t = (val << 20) >> 28; 1090 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1091} 1092 1093static unsigned 1094Field_dsp340050b49a6c_fld2113inst_Slot_inst_get (const xtensa_insnbuf insn) 1095{ 1096 unsigned tie_t = 0; 1097 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1098 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 1099 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 1100 return tie_t; 1101} 1102 1103static void 1104Field_dsp340050b49a6c_fld2113inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1105{ 1106 uint32 tie_t; 1107 tie_t = (val << 28) >> 28; 1108 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 1109 tie_t = (val << 24) >> 28; 1110 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 1111 tie_t = (val << 20) >> 28; 1112 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1113} 1114 1115static unsigned 1116Field_dsp340050b49a6c_fld2201inst_Slot_inst_get (const xtensa_insnbuf insn) 1117{ 1118 unsigned tie_t = 0; 1119 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1120 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 1121 return tie_t; 1122} 1123 1124static void 1125Field_dsp340050b49a6c_fld2201inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1126{ 1127 uint32 tie_t; 1128 tie_t = (val << 24) >> 24; 1129 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 1130 tie_t = (val << 20) >> 28; 1131 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1132} 1133 1134static unsigned 1135Field_dsp340050b49a6c_fld2115inst_Slot_inst_get (const xtensa_insnbuf insn) 1136{ 1137 unsigned tie_t = 0; 1138 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1139 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 1140 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 1141 return tie_t; 1142} 1143 1144static void 1145Field_dsp340050b49a6c_fld2115inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1146{ 1147 uint32 tie_t; 1148 tie_t = (val << 28) >> 28; 1149 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 1150 tie_t = (val << 24) >> 28; 1151 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 1152 tie_t = (val << 20) >> 28; 1153 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1154} 1155 1156static unsigned 1157Field_dsp340050b49a6c_fld2215inst_Slot_inst_get (const xtensa_insnbuf insn) 1158{ 1159 unsigned tie_t = 0; 1160 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1161 tie_t = (tie_t << 3) | ((insn[0] << 20) >> 29); 1162 return tie_t; 1163} 1164 1165static void 1166Field_dsp340050b49a6c_fld2215inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1167{ 1168 uint32 tie_t; 1169 tie_t = (val << 29) >> 29; 1170 insn[0] = (insn[0] & ~0xe00) | (tie_t << 9); 1171 tie_t = (val << 25) >> 28; 1172 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1173} 1174 1175static unsigned 1176Field_dsp340050b49a6c_fld3630inst_Slot_inst_get (const xtensa_insnbuf insn) 1177{ 1178 unsigned tie_t = 0; 1179 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 1180 return tie_t; 1181} 1182 1183static void 1184Field_dsp340050b49a6c_fld3630inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1185{ 1186 uint32 tie_t; 1187 tie_t = (val << 28) >> 28; 1188 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 1189} 1190 1191static unsigned 1192Field_dsp340050b49a6c_fld2203inst_Slot_inst_get (const xtensa_insnbuf insn) 1193{ 1194 unsigned tie_t = 0; 1195 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1196 tie_t = (tie_t << 5) | ((insn[0] << 20) >> 27); 1197 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 1198 return tie_t; 1199} 1200 1201static void 1202Field_dsp340050b49a6c_fld2203inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1203{ 1204 uint32 tie_t; 1205 tie_t = (val << 31) >> 31; 1206 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 1207 tie_t = (val << 26) >> 27; 1208 insn[0] = (insn[0] & ~0xf80) | (tie_t << 7); 1209 tie_t = (val << 22) >> 28; 1210 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1211} 1212 1213static unsigned 1214Field_dsp340050b49a6c_fld2254_Slot_inst_get (const xtensa_insnbuf insn) 1215{ 1216 unsigned tie_t = 0; 1217 tie_t = (tie_t << 2) | ((insn[0] << 25) >> 30); 1218 return tie_t; 1219} 1220 1221static void 1222Field_dsp340050b49a6c_fld2254_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1223{ 1224 uint32 tie_t; 1225 tie_t = (val << 30) >> 30; 1226 insn[0] = (insn[0] & ~0x60) | (tie_t << 5); 1227} 1228 1229static unsigned 1230Field_dsp340050b49a6c_fld2116inst_Slot_inst_get (const xtensa_insnbuf insn) 1231{ 1232 unsigned tie_t = 0; 1233 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1234 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 1235 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 1236 return tie_t; 1237} 1238 1239static void 1240Field_dsp340050b49a6c_fld2116inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1241{ 1242 uint32 tie_t; 1243 tie_t = (val << 28) >> 28; 1244 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 1245 tie_t = (val << 24) >> 28; 1246 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 1247 tie_t = (val << 20) >> 28; 1248 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1249} 1250 1251static unsigned 1252Field_dsp340050b49a6c_fld2117inst_Slot_inst_get (const xtensa_insnbuf insn) 1253{ 1254 unsigned tie_t = 0; 1255 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1256 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 1257 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 1258 return tie_t; 1259} 1260 1261static void 1262Field_dsp340050b49a6c_fld2117inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1263{ 1264 uint32 tie_t; 1265 tie_t = (val << 28) >> 28; 1266 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 1267 tie_t = (val << 24) >> 28; 1268 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 1269 tie_t = (val << 20) >> 28; 1270 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1271} 1272 1273static unsigned 1274Field_dsp340050b49a6c_fld2119inst_Slot_inst_get (const xtensa_insnbuf insn) 1275{ 1276 unsigned tie_t = 0; 1277 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1278 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 1279 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 1280 return tie_t; 1281} 1282 1283static void 1284Field_dsp340050b49a6c_fld2119inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1285{ 1286 uint32 tie_t; 1287 tie_t = (val << 28) >> 28; 1288 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 1289 tie_t = (val << 24) >> 28; 1290 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 1291 tie_t = (val << 20) >> 28; 1292 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1293} 1294 1295static unsigned 1296Field_dsp340050b49a6c_fld2048_Slot_inst_get (const xtensa_insnbuf insn) 1297{ 1298 unsigned tie_t = 0; 1299 tie_t = (tie_t << 3) | ((insn[0] << 17) >> 29); 1300 return tie_t; 1301} 1302 1303static void 1304Field_dsp340050b49a6c_fld2048_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1305{ 1306 uint32 tie_t; 1307 tie_t = (val << 29) >> 29; 1308 insn[0] = (insn[0] & ~0x7000) | (tie_t << 12); 1309} 1310 1311static unsigned 1312Field_dsp340050b49a6c_fld2089inst_Slot_inst_get (const xtensa_insnbuf insn) 1313{ 1314 unsigned tie_t = 0; 1315 tie_t = (tie_t << 1) | ((insn[0] << 12) >> 31); 1316 return tie_t; 1317} 1318 1319static void 1320Field_dsp340050b49a6c_fld2089inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1321{ 1322 uint32 tie_t; 1323 tie_t = (val << 31) >> 31; 1324 insn[0] = (insn[0] & ~0x80000) | (tie_t << 19); 1325} 1326 1327static unsigned 1328Field_r2_Slot_inst_get (const xtensa_insnbuf insn) 1329{ 1330 unsigned tie_t = 0; 1331 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 1332 return tie_t; 1333} 1334 1335static void 1336Field_r2_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1337{ 1338 uint32 tie_t; 1339 tie_t = (val << 29) >> 29; 1340 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 1341} 1342 1343static unsigned 1344Field_bbi4_Slot_inst_get (const xtensa_insnbuf insn) 1345{ 1346 unsigned tie_t = 0; 1347 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 1348 return tie_t; 1349} 1350 1351static void 1352Field_bbi4_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1353{ 1354 uint32 tie_t; 1355 tie_t = (val << 31) >> 31; 1356 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 1357} 1358 1359static unsigned 1360Field_dsp340050b49a6c_fld3631inst_Slot_inst_get (const xtensa_insnbuf insn) 1361{ 1362 unsigned tie_t = 0; 1363 tie_t = (tie_t << 1) | ((insn[0] << 11) >> 31); 1364 tie_t = (tie_t << 3) | ((insn[0] << 13) >> 29); 1365 return tie_t; 1366} 1367 1368static void 1369Field_dsp340050b49a6c_fld3631inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1370{ 1371 uint32 tie_t; 1372 tie_t = (val << 29) >> 29; 1373 insn[0] = (insn[0] & ~0x70000) | (tie_t << 16); 1374 tie_t = (val << 28) >> 31; 1375 insn[0] = (insn[0] & ~0x100000) | (tie_t << 20); 1376} 1377 1378static unsigned 1379Field_dsp340050b49a6c_fld2085inst_Slot_inst_get (const xtensa_insnbuf insn) 1380{ 1381 unsigned tie_t = 0; 1382 tie_t = (tie_t << 5) | ((insn[0] << 11) >> 27); 1383 return tie_t; 1384} 1385 1386static void 1387Field_dsp340050b49a6c_fld2085inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1388{ 1389 uint32 tie_t; 1390 tie_t = (val << 27) >> 27; 1391 insn[0] = (insn[0] & ~0x1f0000) | (tie_t << 16); 1392} 1393 1394static unsigned 1395Field_dsp340050b49a6c_fld2088inst_Slot_inst_get (const xtensa_insnbuf insn) 1396{ 1397 unsigned tie_t = 0; 1398 tie_t = (tie_t << 2) | ((insn[0] << 12) >> 30); 1399 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 1400 return tie_t; 1401} 1402 1403static void 1404Field_dsp340050b49a6c_fld2088inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1405{ 1406 uint32 tie_t; 1407 tie_t = (val << 31) >> 31; 1408 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 1409 tie_t = (val << 29) >> 30; 1410 insn[0] = (insn[0] & ~0xc0000) | (tie_t << 18); 1411} 1412 1413static unsigned 1414Field_dsp340050b49a6c_fld3633inst_Slot_inst_get (const xtensa_insnbuf insn) 1415{ 1416 unsigned tie_t = 0; 1417 tie_t = (tie_t << 1) | ((insn[0] << 11) >> 31); 1418 tie_t = (tie_t << 1) | ((insn[0] << 14) >> 31); 1419 return tie_t; 1420} 1421 1422static void 1423Field_dsp340050b49a6c_fld3633inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1424{ 1425 uint32 tie_t; 1426 tie_t = (val << 31) >> 31; 1427 insn[0] = (insn[0] & ~0x20000) | (tie_t << 17); 1428 tie_t = (val << 30) >> 31; 1429 insn[0] = (insn[0] & ~0x100000) | (tie_t << 20); 1430} 1431 1432static unsigned 1433Field_dsp340050b49a6c_fld2082inst_Slot_inst_get (const xtensa_insnbuf insn) 1434{ 1435 unsigned tie_t = 0; 1436 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 1437 return tie_t; 1438} 1439 1440static void 1441Field_dsp340050b49a6c_fld2082inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1442{ 1443 uint32 tie_t; 1444 tie_t = (val << 28) >> 28; 1445 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 1446} 1447 1448static unsigned 1449Field_dsp340050b49a6c_fld2083inst_Slot_inst_get (const xtensa_insnbuf insn) 1450{ 1451 unsigned tie_t = 0; 1452 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 1453 return tie_t; 1454} 1455 1456static void 1457Field_dsp340050b49a6c_fld2083inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1458{ 1459 uint32 tie_t; 1460 tie_t = (val << 28) >> 28; 1461 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 1462} 1463 1464static unsigned 1465Field_dsp340050b49a6c_fld2084inst_Slot_inst_get (const xtensa_insnbuf insn) 1466{ 1467 unsigned tie_t = 0; 1468 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 1469 return tie_t; 1470} 1471 1472static void 1473Field_dsp340050b49a6c_fld2084inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1474{ 1475 uint32 tie_t; 1476 tie_t = (val << 28) >> 28; 1477 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 1478} 1479 1480static unsigned 1481Field_dsp340050b49a6c_fld2086inst_Slot_inst_get (const xtensa_insnbuf insn) 1482{ 1483 unsigned tie_t = 0; 1484 tie_t = (tie_t << 2) | ((insn[0] << 12) >> 30); 1485 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 1486 return tie_t; 1487} 1488 1489static void 1490Field_dsp340050b49a6c_fld2086inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1491{ 1492 uint32 tie_t; 1493 tie_t = (val << 31) >> 31; 1494 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 1495 tie_t = (val << 29) >> 30; 1496 insn[0] = (insn[0] & ~0xc0000) | (tie_t << 18); 1497} 1498 1499static unsigned 1500Field_dsp340050b49a6c_fld3634_Slot_inst_get (const xtensa_insnbuf insn) 1501{ 1502 unsigned tie_t = 0; 1503 tie_t = (tie_t << 1) | ((insn[0] << 14) >> 31); 1504 return tie_t; 1505} 1506 1507static void 1508Field_dsp340050b49a6c_fld3634_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1509{ 1510 uint32 tie_t; 1511 tie_t = (val << 31) >> 31; 1512 insn[0] = (insn[0] & ~0x20000) | (tie_t << 17); 1513} 1514 1515static unsigned 1516Field_dsp340050b49a6c_fld2156inst_Slot_inst_get (const xtensa_insnbuf insn) 1517{ 1518 unsigned tie_t = 0; 1519 tie_t = (tie_t << 1) | ((insn[0] << 11) >> 31); 1520 tie_t = (tie_t << 3) | ((insn[0] << 21) >> 29); 1521 return tie_t; 1522} 1523 1524static void 1525Field_dsp340050b49a6c_fld2156inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1526{ 1527 uint32 tie_t; 1528 tie_t = (val << 29) >> 29; 1529 insn[0] = (insn[0] & ~0x700) | (tie_t << 8); 1530 tie_t = (val << 28) >> 31; 1531 insn[0] = (insn[0] & ~0x100000) | (tie_t << 20); 1532} 1533 1534static unsigned 1535Field_dsp340050b49a6c_fld2037_Slot_inst_get (const xtensa_insnbuf insn) 1536{ 1537 unsigned tie_t = 0; 1538 tie_t = (tie_t << 3) | ((insn[0] << 21) >> 29); 1539 return tie_t; 1540} 1541 1542static void 1543Field_dsp340050b49a6c_fld2037_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1544{ 1545 uint32 tie_t; 1546 tie_t = (val << 29) >> 29; 1547 insn[0] = (insn[0] & ~0x700) | (tie_t << 8); 1548} 1549 1550static unsigned 1551Field_dsp340050b49a6c_fld2021_Slot_inst_get (const xtensa_insnbuf insn) 1552{ 1553 unsigned tie_t = 0; 1554 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 1555 return tie_t; 1556} 1557 1558static void 1559Field_dsp340050b49a6c_fld2021_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1560{ 1561 uint32 tie_t; 1562 tie_t = (val << 29) >> 29; 1563 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 1564} 1565 1566static unsigned 1567Field_sa4_Slot_inst_get (const xtensa_insnbuf insn) 1568{ 1569 unsigned tie_t = 0; 1570 tie_t = (tie_t << 1) | ((insn[0] << 11) >> 31); 1571 return tie_t; 1572} 1573 1574static void 1575Field_sa4_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1576{ 1577 uint32 tie_t; 1578 tie_t = (val << 31) >> 31; 1579 insn[0] = (insn[0] & ~0x100000) | (tie_t << 20); 1580} 1581 1582static unsigned 1583Field_dsp340050b49a6c_fld2035_Slot_inst_get (const xtensa_insnbuf insn) 1584{ 1585 unsigned tie_t = 0; 1586 tie_t = (tie_t << 2) | ((insn[0] << 21) >> 30); 1587 return tie_t; 1588} 1589 1590static void 1591Field_dsp340050b49a6c_fld2035_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1592{ 1593 uint32 tie_t; 1594 tie_t = (val << 30) >> 30; 1595 insn[0] = (insn[0] & ~0x600) | (tie_t << 9); 1596} 1597 1598static unsigned 1599Field_dsp340050b49a6c_fld2047_Slot_inst_get (const xtensa_insnbuf insn) 1600{ 1601 unsigned tie_t = 0; 1602 tie_t = (tie_t << 1) | ((insn[0] << 23) >> 31); 1603 return tie_t; 1604} 1605 1606static void 1607Field_dsp340050b49a6c_fld2047_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1608{ 1609 uint32 tie_t; 1610 tie_t = (val << 31) >> 31; 1611 insn[0] = (insn[0] & ~0x100) | (tie_t << 8); 1612} 1613 1614static unsigned 1615Field_dsp340050b49a6c_fld2225inst_Slot_inst_get (const xtensa_insnbuf insn) 1616{ 1617 unsigned tie_t = 0; 1618 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1619 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 1620 return tie_t; 1621} 1622 1623static void 1624Field_dsp340050b49a6c_fld2225inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1625{ 1626 uint32 tie_t; 1627 tie_t = (val << 31) >> 31; 1628 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 1629 tie_t = (val << 27) >> 28; 1630 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1631} 1632 1633static unsigned 1634Field_dsp340050b49a6c_fld2226inst_Slot_inst_get (const xtensa_insnbuf insn) 1635{ 1636 unsigned tie_t = 0; 1637 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1638 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 1639 return tie_t; 1640} 1641 1642static void 1643Field_dsp340050b49a6c_fld2226inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1644{ 1645 uint32 tie_t; 1646 tie_t = (val << 31) >> 31; 1647 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 1648 tie_t = (val << 27) >> 28; 1649 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1650} 1651 1652static unsigned 1653Field_dsp340050b49a6c_fld2228inst_Slot_inst_get (const xtensa_insnbuf insn) 1654{ 1655 unsigned tie_t = 0; 1656 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1657 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 1658 return tie_t; 1659} 1660 1661static void 1662Field_dsp340050b49a6c_fld2228inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1663{ 1664 uint32 tie_t; 1665 tie_t = (val << 31) >> 31; 1666 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 1667 tie_t = (val << 27) >> 28; 1668 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1669} 1670 1671static unsigned 1672Field_dsp340050b49a6c_fld2230inst_Slot_inst_get (const xtensa_insnbuf insn) 1673{ 1674 unsigned tie_t = 0; 1675 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1676 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 1677 return tie_t; 1678} 1679 1680static void 1681Field_dsp340050b49a6c_fld2230inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1682{ 1683 uint32 tie_t; 1684 tie_t = (val << 31) >> 31; 1685 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 1686 tie_t = (val << 27) >> 28; 1687 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1688} 1689 1690static unsigned 1691Field_dsp340050b49a6c_fld2222inst_Slot_inst_get (const xtensa_insnbuf insn) 1692{ 1693 unsigned tie_t = 0; 1694 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 1695 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 1696 return tie_t; 1697} 1698 1699static void 1700Field_dsp340050b49a6c_fld2222inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1701{ 1702 uint32 tie_t; 1703 tie_t = (val << 31) >> 31; 1704 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 1705 tie_t = (val << 28) >> 29; 1706 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 1707} 1708 1709static unsigned 1710Field_dsp340050b49a6c_fld2221inst_Slot_inst_get (const xtensa_insnbuf insn) 1711{ 1712 unsigned tie_t = 0; 1713 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 1714 return tie_t; 1715} 1716 1717static void 1718Field_dsp340050b49a6c_fld2221inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1719{ 1720 uint32 tie_t; 1721 tie_t = (val << 31) >> 31; 1722 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 1723} 1724 1725static unsigned 1726Field_dsp340050b49a6c_fld2238inst_Slot_inst_get (const xtensa_insnbuf insn) 1727{ 1728 unsigned tie_t = 0; 1729 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1730 tie_t = (tie_t << 2) | ((insn[0] << 15) >> 30); 1731 return tie_t; 1732} 1733 1734static void 1735Field_dsp340050b49a6c_fld2238inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1736{ 1737 uint32 tie_t; 1738 tie_t = (val << 30) >> 30; 1739 insn[0] = (insn[0] & ~0x18000) | (tie_t << 15); 1740 tie_t = (val << 26) >> 28; 1741 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1742} 1743 1744static unsigned 1745Field_dsp340050b49a6c_fld2239inst_Slot_inst_get (const xtensa_insnbuf insn) 1746{ 1747 unsigned tie_t = 0; 1748 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1749 tie_t = (tie_t << 2) | ((insn[0] << 15) >> 30); 1750 return tie_t; 1751} 1752 1753static void 1754Field_dsp340050b49a6c_fld2239inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1755{ 1756 uint32 tie_t; 1757 tie_t = (val << 30) >> 30; 1758 insn[0] = (insn[0] & ~0x18000) | (tie_t << 15); 1759 tie_t = (val << 26) >> 28; 1760 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1761} 1762 1763static unsigned 1764Field_dsp340050b49a6c_fld2241inst_Slot_inst_get (const xtensa_insnbuf insn) 1765{ 1766 unsigned tie_t = 0; 1767 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1768 tie_t = (tie_t << 2) | ((insn[0] << 15) >> 30); 1769 return tie_t; 1770} 1771 1772static void 1773Field_dsp340050b49a6c_fld2241inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1774{ 1775 uint32 tie_t; 1776 tie_t = (val << 30) >> 30; 1777 insn[0] = (insn[0] & ~0x18000) | (tie_t << 15); 1778 tie_t = (val << 26) >> 28; 1779 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1780} 1781 1782static unsigned 1783Field_dsp340050b49a6c_fld2223inst_Slot_inst_get (const xtensa_insnbuf insn) 1784{ 1785 unsigned tie_t = 0; 1786 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 1787 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 1788 return tie_t; 1789} 1790 1791static void 1792Field_dsp340050b49a6c_fld2223inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1793{ 1794 uint32 tie_t; 1795 tie_t = (val << 31) >> 31; 1796 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 1797 tie_t = (val << 28) >> 29; 1798 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 1799} 1800 1801static unsigned 1802Field_dsp340050b49a6c_fld2232inst_Slot_inst_get (const xtensa_insnbuf insn) 1803{ 1804 unsigned tie_t = 0; 1805 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 1806 tie_t = (tie_t << 2) | ((insn[0] << 15) >> 30); 1807 return tie_t; 1808} 1809 1810static void 1811Field_dsp340050b49a6c_fld2232inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1812{ 1813 uint32 tie_t; 1814 tie_t = (val << 30) >> 30; 1815 insn[0] = (insn[0] & ~0x18000) | (tie_t << 15); 1816 tie_t = (val << 27) >> 29; 1817 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 1818} 1819 1820static unsigned 1821Field_dsp340050b49a6c_fld2234inst_Slot_inst_get (const xtensa_insnbuf insn) 1822{ 1823 unsigned tie_t = 0; 1824 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 1825 tie_t = (tie_t << 2) | ((insn[0] << 15) >> 30); 1826 return tie_t; 1827} 1828 1829static void 1830Field_dsp340050b49a6c_fld2234inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1831{ 1832 uint32 tie_t; 1833 tie_t = (val << 30) >> 30; 1834 insn[0] = (insn[0] & ~0x18000) | (tie_t << 15); 1835 tie_t = (val << 27) >> 29; 1836 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 1837} 1838 1839static unsigned 1840Field_dsp340050b49a6c_fld2237inst_Slot_inst_get (const xtensa_insnbuf insn) 1841{ 1842 unsigned tie_t = 0; 1843 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 1844 tie_t = (tie_t << 2) | ((insn[0] << 15) >> 30); 1845 return tie_t; 1846} 1847 1848static void 1849Field_dsp340050b49a6c_fld2237inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1850{ 1851 uint32 tie_t; 1852 tie_t = (val << 30) >> 30; 1853 insn[0] = (insn[0] & ~0x18000) | (tie_t << 15); 1854 tie_t = (val << 27) >> 29; 1855 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 1856} 1857 1858static unsigned 1859Field_dsp340050b49a6c_fld2240inst_Slot_inst_get (const xtensa_insnbuf insn) 1860{ 1861 unsigned tie_t = 0; 1862 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 1863 tie_t = (tie_t << 2) | ((insn[0] << 15) >> 30); 1864 return tie_t; 1865} 1866 1867static void 1868Field_dsp340050b49a6c_fld2240inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1869{ 1870 uint32 tie_t; 1871 tie_t = (val << 30) >> 30; 1872 insn[0] = (insn[0] & ~0x18000) | (tie_t << 15); 1873 tie_t = (val << 27) >> 29; 1874 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 1875} 1876 1877static unsigned 1878Field_dsp340050b49a6c_fld2229inst_Slot_inst_get (const xtensa_insnbuf insn) 1879{ 1880 unsigned tie_t = 0; 1881 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1882 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 1883 return tie_t; 1884} 1885 1886static void 1887Field_dsp340050b49a6c_fld2229inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1888{ 1889 uint32 tie_t; 1890 tie_t = (val << 31) >> 31; 1891 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 1892 tie_t = (val << 27) >> 28; 1893 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1894} 1895 1896static unsigned 1897Field_dsp340050b49a6c_fld2224inst_Slot_inst_get (const xtensa_insnbuf insn) 1898{ 1899 unsigned tie_t = 0; 1900 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 1901 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 1902 return tie_t; 1903} 1904 1905static void 1906Field_dsp340050b49a6c_fld2224inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1907{ 1908 uint32 tie_t; 1909 tie_t = (val << 31) >> 31; 1910 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 1911 tie_t = (val << 28) >> 29; 1912 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 1913} 1914 1915static unsigned 1916Field_dsp340050b49a6c_fld2227inst_Slot_inst_get (const xtensa_insnbuf insn) 1917{ 1918 unsigned tie_t = 0; 1919 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 1920 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 1921 return tie_t; 1922} 1923 1924static void 1925Field_dsp340050b49a6c_fld2227inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1926{ 1927 uint32 tie_t; 1928 tie_t = (val << 31) >> 31; 1929 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 1930 tie_t = (val << 28) >> 29; 1931 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 1932} 1933 1934static unsigned 1935Field_dsp340050b49a6c_fld2231inst_Slot_inst_get (const xtensa_insnbuf insn) 1936{ 1937 unsigned tie_t = 0; 1938 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1939 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 1940 return tie_t; 1941} 1942 1943static void 1944Field_dsp340050b49a6c_fld2231inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1945{ 1946 uint32 tie_t; 1947 tie_t = (val << 31) >> 31; 1948 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 1949 tie_t = (val << 27) >> 28; 1950 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1951} 1952 1953static unsigned 1954Field_dsp340050b49a6c_fld2247inst_Slot_inst_get (const xtensa_insnbuf insn) 1955{ 1956 unsigned tie_t = 0; 1957 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1958 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 1959 return tie_t; 1960} 1961 1962static void 1963Field_dsp340050b49a6c_fld2247inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1964{ 1965 uint32 tie_t; 1966 tie_t = (val << 31) >> 31; 1967 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 1968 tie_t = (val << 27) >> 28; 1969 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1970} 1971 1972static unsigned 1973Field_dsp340050b49a6c_fld2091inst_Slot_inst_get (const xtensa_insnbuf insn) 1974{ 1975 unsigned tie_t = 0; 1976 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 1977 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 1978 return tie_t; 1979} 1980 1981static void 1982Field_dsp340050b49a6c_fld2091inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 1983{ 1984 uint32 tie_t; 1985 tie_t = (val << 28) >> 28; 1986 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 1987 tie_t = (val << 24) >> 28; 1988 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 1989} 1990 1991static unsigned 1992Field_dsp340050b49a6c_fld2153inst_Slot_inst_get (const xtensa_insnbuf insn) 1993{ 1994 unsigned tie_t = 0; 1995 tie_t = (tie_t << 1) | ((insn[0] << 11) >> 31); 1996 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 1997 return tie_t; 1998} 1999 2000static void 2001Field_dsp340050b49a6c_fld2153inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2002{ 2003 uint32 tie_t; 2004 tie_t = (val << 30) >> 30; 2005 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 2006 tie_t = (val << 29) >> 31; 2007 insn[0] = (insn[0] & ~0x100000) | (tie_t << 20); 2008} 2009 2010static unsigned 2011Field_dsp340050b49a6c_fld3635inst_Slot_inst_get (const xtensa_insnbuf insn) 2012{ 2013 unsigned tie_t = 0; 2014 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 2015 return tie_t; 2016} 2017 2018static void 2019Field_dsp340050b49a6c_fld3635inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2020{ 2021 uint32 tie_t; 2022 tie_t = (val << 29) >> 29; 2023 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 2024} 2025 2026static unsigned 2027Field_dsp340050b49a6c_fld2154inst_Slot_inst_get (const xtensa_insnbuf insn) 2028{ 2029 unsigned tie_t = 0; 2030 tie_t = (tie_t << 1) | ((insn[0] << 11) >> 31); 2031 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 2032 return tie_t; 2033} 2034 2035static void 2036Field_dsp340050b49a6c_fld2154inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2037{ 2038 uint32 tie_t; 2039 tie_t = (val << 30) >> 30; 2040 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 2041 tie_t = (val << 29) >> 31; 2042 insn[0] = (insn[0] & ~0x100000) | (tie_t << 20); 2043} 2044 2045static unsigned 2046Field_dsp340050b49a6c_fld3636inst_Slot_inst_get (const xtensa_insnbuf insn) 2047{ 2048 unsigned tie_t = 0; 2049 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 2050 return tie_t; 2051} 2052 2053static void 2054Field_dsp340050b49a6c_fld3636inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2055{ 2056 uint32 tie_t; 2057 tie_t = (val << 29) >> 29; 2058 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 2059} 2060 2061static unsigned 2062Field_dsp340050b49a6c_fld2155inst_Slot_inst_get (const xtensa_insnbuf insn) 2063{ 2064 unsigned tie_t = 0; 2065 tie_t = (tie_t << 1) | ((insn[0] << 11) >> 31); 2066 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 2067 return tie_t; 2068} 2069 2070static void 2071Field_dsp340050b49a6c_fld2155inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2072{ 2073 uint32 tie_t; 2074 tie_t = (val << 31) >> 31; 2075 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 2076 tie_t = (val << 30) >> 31; 2077 insn[0] = (insn[0] & ~0x100000) | (tie_t << 20); 2078} 2079 2080static unsigned 2081Field_dsp340050b49a6c_fld3637inst_Slot_inst_get (const xtensa_insnbuf insn) 2082{ 2083 unsigned tie_t = 0; 2084 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 2085 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 2086 return tie_t; 2087} 2088 2089static void 2090Field_dsp340050b49a6c_fld3637inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2091{ 2092 uint32 tie_t; 2093 tie_t = (val << 31) >> 31; 2094 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 2095 tie_t = (val << 28) >> 29; 2096 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 2097} 2098 2099static unsigned 2100Field_dsp340050b49a6c_fld2134inst_Slot_inst_get (const xtensa_insnbuf insn) 2101{ 2102 unsigned tie_t = 0; 2103 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2104 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 2105 tie_t = (tie_t << 2) | ((insn[0] << 23) >> 30); 2106 return tie_t; 2107} 2108 2109static void 2110Field_dsp340050b49a6c_fld2134inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2111{ 2112 uint32 tie_t; 2113 tie_t = (val << 30) >> 30; 2114 insn[0] = (insn[0] & ~0x180) | (tie_t << 7); 2115 tie_t = (val << 27) >> 29; 2116 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 2117 tie_t = (val << 23) >> 28; 2118 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2119} 2120 2121static unsigned 2122Field_dsp340050b49a6c_fld2050_Slot_inst_get (const xtensa_insnbuf insn) 2123{ 2124 unsigned tie_t = 0; 2125 tie_t = (tie_t << 4) | ((insn[0] << 19) >> 28); 2126 return tie_t; 2127} 2128 2129static void 2130Field_dsp340050b49a6c_fld2050_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2131{ 2132 uint32 tie_t; 2133 tie_t = (val << 28) >> 28; 2134 insn[0] = (insn[0] & ~0x1e00) | (tie_t << 9); 2135} 2136 2137static unsigned 2138Field_dsp340050b49a6c_fld2096inst_Slot_inst_get (const xtensa_insnbuf insn) 2139{ 2140 unsigned tie_t = 0; 2141 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2142 tie_t = (tie_t << 8) | ((insn[0] << 16) >> 24); 2143 return tie_t; 2144} 2145 2146static void 2147Field_dsp340050b49a6c_fld2096inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2148{ 2149 uint32 tie_t; 2150 tie_t = (val << 24) >> 24; 2151 insn[0] = (insn[0] & ~0xff00) | (tie_t << 8); 2152 tie_t = (val << 20) >> 28; 2153 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2154} 2155 2156static unsigned 2157Field_dsp340050b49a6c_fld2244inst_Slot_inst_get (const xtensa_insnbuf insn) 2158{ 2159 unsigned tie_t = 0; 2160 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2161 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 2162 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 2163 return tie_t; 2164} 2165 2166static void 2167Field_dsp340050b49a6c_fld2244inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2168{ 2169 uint32 tie_t; 2170 tie_t = (val << 30) >> 30; 2171 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 2172 tie_t = (val << 29) >> 31; 2173 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 2174 tie_t = (val << 25) >> 28; 2175 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2176} 2177 2178static unsigned 2179Field_dsp340050b49a6c_fld2245inst_Slot_inst_get (const xtensa_insnbuf insn) 2180{ 2181 unsigned tie_t = 0; 2182 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2183 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 2184 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 2185 return tie_t; 2186} 2187 2188static void 2189Field_dsp340050b49a6c_fld2245inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2190{ 2191 uint32 tie_t; 2192 tie_t = (val << 30) >> 30; 2193 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 2194 tie_t = (val << 29) >> 31; 2195 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 2196 tie_t = (val << 25) >> 28; 2197 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2198} 2199 2200static unsigned 2201Field_dsp340050b49a6c_fld2246inst_Slot_inst_get (const xtensa_insnbuf insn) 2202{ 2203 unsigned tie_t = 0; 2204 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2205 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 2206 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 2207 return tie_t; 2208} 2209 2210static void 2211Field_dsp340050b49a6c_fld2246inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2212{ 2213 uint32 tie_t; 2214 tie_t = (val << 31) >> 31; 2215 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 2216 tie_t = (val << 30) >> 31; 2217 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 2218 tie_t = (val << 26) >> 28; 2219 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2220} 2221 2222static unsigned 2223Field_dsp340050b49a6c_fld3638inst_Slot_inst_get (const xtensa_insnbuf insn) 2224{ 2225 unsigned tie_t = 0; 2226 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 2227 return tie_t; 2228} 2229 2230static void 2231Field_dsp340050b49a6c_fld3638inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2232{ 2233 uint32 tie_t; 2234 tie_t = (val << 31) >> 31; 2235 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 2236} 2237 2238static unsigned 2239Field_dsp340050b49a6c_fld2235inst_Slot_inst_get (const xtensa_insnbuf insn) 2240{ 2241 unsigned tie_t = 0; 2242 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2243 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 2244 return tie_t; 2245} 2246 2247static void 2248Field_dsp340050b49a6c_fld2235inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2249{ 2250 uint32 tie_t; 2251 tie_t = (val << 31) >> 31; 2252 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 2253 tie_t = (val << 27) >> 28; 2254 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2255} 2256 2257static unsigned 2258Field_dsp340050b49a6c_fld2157inst_Slot_inst_get (const xtensa_insnbuf insn) 2259{ 2260 unsigned tie_t = 0; 2261 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2262 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 2263 return tie_t; 2264} 2265 2266static void 2267Field_dsp340050b49a6c_fld2157inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2268{ 2269 uint32 tie_t; 2270 tie_t = (val << 28) >> 28; 2271 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 2272 tie_t = (val << 24) >> 28; 2273 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2274} 2275 2276static unsigned 2277Field_dsp340050b49a6c_fld2253inst_Slot_inst_get (const xtensa_insnbuf insn) 2278{ 2279 unsigned tie_t = 0; 2280 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2281 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 2282 tie_t = (tie_t << 2) | ((insn[0] << 25) >> 30); 2283 return tie_t; 2284} 2285 2286static void 2287Field_dsp340050b49a6c_fld2253inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2288{ 2289 uint32 tie_t; 2290 tie_t = (val << 30) >> 30; 2291 insn[0] = (insn[0] & ~0x60) | (tie_t << 5); 2292 tie_t = (val << 29) >> 31; 2293 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 2294 tie_t = (val << 25) >> 28; 2295 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2296} 2297 2298static unsigned 2299Field_dsp340050b49a6c_fld3639inst_Slot_inst_get (const xtensa_insnbuf insn) 2300{ 2301 unsigned tie_t = 0; 2302 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 2303 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 2304 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 2305 return tie_t; 2306} 2307 2308static void 2309Field_dsp340050b49a6c_fld3639inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2310{ 2311 uint32 tie_t; 2312 tie_t = (val << 31) >> 31; 2313 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 2314 tie_t = (val << 30) >> 31; 2315 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 2316 tie_t = (val << 29) >> 31; 2317 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 2318} 2319 2320static unsigned 2321Field_dsp340050b49a6c_fld2255inst_Slot_inst_get (const xtensa_insnbuf insn) 2322{ 2323 unsigned tie_t = 0; 2324 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2325 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 2326 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 2327 return tie_t; 2328} 2329 2330static void 2331Field_dsp340050b49a6c_fld2255inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2332{ 2333 uint32 tie_t; 2334 tie_t = (val << 31) >> 31; 2335 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 2336 tie_t = (val << 30) >> 31; 2337 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 2338 tie_t = (val << 26) >> 28; 2339 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2340} 2341 2342static unsigned 2343Field_dsp340050b49a6c_fld3640inst_Slot_inst_get (const xtensa_insnbuf insn) 2344{ 2345 unsigned tie_t = 0; 2346 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 2347 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 2348 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 2349 return tie_t; 2350} 2351 2352static void 2353Field_dsp340050b49a6c_fld3640inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2354{ 2355 uint32 tie_t; 2356 tie_t = (val << 30) >> 30; 2357 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 2358 tie_t = (val << 29) >> 31; 2359 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 2360 tie_t = (val << 28) >> 31; 2361 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 2362} 2363 2364static unsigned 2365Field_dsp340050b49a6c_fld2171inst_Slot_inst_get (const xtensa_insnbuf insn) 2366{ 2367 unsigned tie_t = 0; 2368 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2369 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 2370 tie_t = (tie_t << 5) | ((insn[0] << 20) >> 27); 2371 return tie_t; 2372} 2373 2374static void 2375Field_dsp340050b49a6c_fld2171inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2376{ 2377 uint32 tie_t; 2378 tie_t = (val << 27) >> 27; 2379 insn[0] = (insn[0] & ~0xf80) | (tie_t << 7); 2380 tie_t = (val << 26) >> 31; 2381 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 2382 tie_t = (val << 22) >> 28; 2383 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2384} 2385 2386static unsigned 2387Field_dsp340050b49a6c_fld2172inst_Slot_inst_get (const xtensa_insnbuf insn) 2388{ 2389 unsigned tie_t = 0; 2390 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2391 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 2392 tie_t = (tie_t << 5) | ((insn[0] << 20) >> 27); 2393 return tie_t; 2394} 2395 2396static void 2397Field_dsp340050b49a6c_fld2172inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2398{ 2399 uint32 tie_t; 2400 tie_t = (val << 27) >> 27; 2401 insn[0] = (insn[0] & ~0xf80) | (tie_t << 7); 2402 tie_t = (val << 26) >> 31; 2403 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 2404 tie_t = (val << 22) >> 28; 2405 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2406} 2407 2408static unsigned 2409Field_dsp340050b49a6c_fld2174inst_Slot_inst_get (const xtensa_insnbuf insn) 2410{ 2411 unsigned tie_t = 0; 2412 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2413 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 2414 tie_t = (tie_t << 5) | ((insn[0] << 20) >> 27); 2415 return tie_t; 2416} 2417 2418static void 2419Field_dsp340050b49a6c_fld2174inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2420{ 2421 uint32 tie_t; 2422 tie_t = (val << 27) >> 27; 2423 insn[0] = (insn[0] & ~0xf80) | (tie_t << 7); 2424 tie_t = (val << 26) >> 31; 2425 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 2426 tie_t = (val << 22) >> 28; 2427 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2428} 2429 2430static unsigned 2431Field_dsp340050b49a6c_fld2158inst_Slot_inst_get (const xtensa_insnbuf insn) 2432{ 2433 unsigned tie_t = 0; 2434 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2435 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 2436 return tie_t; 2437} 2438 2439static void 2440Field_dsp340050b49a6c_fld2158inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2441{ 2442 uint32 tie_t; 2443 tie_t = (val << 28) >> 28; 2444 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 2445 tie_t = (val << 24) >> 28; 2446 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2447} 2448 2449static unsigned 2450Field_dsp340050b49a6c_fld2205inst_Slot_inst_get (const xtensa_insnbuf insn) 2451{ 2452 unsigned tie_t = 0; 2453 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2454 tie_t = (tie_t << 3) | ((insn[0] << 20) >> 29); 2455 return tie_t; 2456} 2457 2458static void 2459Field_dsp340050b49a6c_fld2205inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2460{ 2461 uint32 tie_t; 2462 tie_t = (val << 29) >> 29; 2463 insn[0] = (insn[0] & ~0xe00) | (tie_t << 9); 2464 tie_t = (val << 25) >> 28; 2465 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2466} 2467 2468static unsigned 2469Field_dsp340050b49a6c_fld2159inst_Slot_inst_get (const xtensa_insnbuf insn) 2470{ 2471 unsigned tie_t = 0; 2472 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2473 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 2474 return tie_t; 2475} 2476 2477static void 2478Field_dsp340050b49a6c_fld2159inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2479{ 2480 uint32 tie_t; 2481 tie_t = (val << 28) >> 28; 2482 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 2483 tie_t = (val << 24) >> 28; 2484 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2485} 2486 2487static unsigned 2488Field_dsp340050b49a6c_fld2161inst_Slot_inst_get (const xtensa_insnbuf insn) 2489{ 2490 unsigned tie_t = 0; 2491 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2492 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 2493 return tie_t; 2494} 2495 2496static void 2497Field_dsp340050b49a6c_fld2161inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2498{ 2499 uint32 tie_t; 2500 tie_t = (val << 28) >> 28; 2501 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 2502 tie_t = (val << 24) >> 28; 2503 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2504} 2505 2506static unsigned 2507Field_dsp340050b49a6c_fld2168inst_Slot_inst_get (const xtensa_insnbuf insn) 2508{ 2509 unsigned tie_t = 0; 2510 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2511 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 2512 return tie_t; 2513} 2514 2515static void 2516Field_dsp340050b49a6c_fld2168inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2517{ 2518 uint32 tie_t; 2519 tie_t = (val << 28) >> 28; 2520 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 2521 tie_t = (val << 24) >> 28; 2522 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2523} 2524 2525static unsigned 2526Field_dsp340050b49a6c_fld2136inst_Slot_inst_get (const xtensa_insnbuf insn) 2527{ 2528 unsigned tie_t = 0; 2529 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2530 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 2531 tie_t = (tie_t << 2) | ((insn[0] << 23) >> 30); 2532 return tie_t; 2533} 2534 2535static void 2536Field_dsp340050b49a6c_fld2136inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2537{ 2538 uint32 tie_t; 2539 tie_t = (val << 30) >> 30; 2540 insn[0] = (insn[0] & ~0x180) | (tie_t << 7); 2541 tie_t = (val << 27) >> 29; 2542 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 2543 tie_t = (val << 23) >> 28; 2544 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2545} 2546 2547static unsigned 2548Field_dsp340050b49a6c_fld2090inst_Slot_inst_get (const xtensa_insnbuf insn) 2549{ 2550 unsigned tie_t = 0; 2551 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2552 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 2553 return tie_t; 2554} 2555 2556static void 2557Field_dsp340050b49a6c_fld2090inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2558{ 2559 uint32 tie_t; 2560 tie_t = (val << 29) >> 29; 2561 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 2562 tie_t = (val << 25) >> 28; 2563 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2564} 2565 2566static unsigned 2567Field_dsp340050b49a6c_fld2184inst_Slot_inst_get (const xtensa_insnbuf insn) 2568{ 2569 unsigned tie_t = 0; 2570 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2571 tie_t = (tie_t << 5) | ((insn[0] << 20) >> 27); 2572 return tie_t; 2573} 2574 2575static void 2576Field_dsp340050b49a6c_fld2184inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2577{ 2578 uint32 tie_t; 2579 tie_t = (val << 27) >> 27; 2580 insn[0] = (insn[0] & ~0xf80) | (tie_t << 7); 2581 tie_t = (val << 23) >> 28; 2582 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2583} 2584 2585static unsigned 2586Field_dsp340050b49a6c_fld3642inst_Slot_inst_get (const xtensa_insnbuf insn) 2587{ 2588 unsigned tie_t = 0; 2589 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 2590 return tie_t; 2591} 2592 2593static void 2594Field_dsp340050b49a6c_fld3642inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2595{ 2596 uint32 tie_t; 2597 tie_t = (val << 31) >> 31; 2598 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 2599} 2600 2601static unsigned 2602Field_dsp340050b49a6c_fld2252inst_Slot_inst_get (const xtensa_insnbuf insn) 2603{ 2604 unsigned tie_t = 0; 2605 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2606 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 2607 tie_t = (tie_t << 3) | ((insn[0] << 25) >> 29); 2608 return tie_t; 2609} 2610 2611static void 2612Field_dsp340050b49a6c_fld2252inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2613{ 2614 uint32 tie_t; 2615 tie_t = (val << 29) >> 29; 2616 insn[0] = (insn[0] & ~0x70) | (tie_t << 4); 2617 tie_t = (val << 28) >> 31; 2618 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 2619 tie_t = (val << 24) >> 28; 2620 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2621} 2622 2623static unsigned 2624Field_dsp340050b49a6c_fld3643inst_Slot_inst_get (const xtensa_insnbuf insn) 2625{ 2626 unsigned tie_t = 0; 2627 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 2628 return tie_t; 2629} 2630 2631static void 2632Field_dsp340050b49a6c_fld3643inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2633{ 2634 uint32 tie_t; 2635 tie_t = (val << 31) >> 31; 2636 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 2637} 2638 2639static unsigned 2640Field_dsp340050b49a6c_fld2092inst_Slot_inst_get (const xtensa_insnbuf insn) 2641{ 2642 unsigned tie_t = 0; 2643 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2644 tie_t = (tie_t << 7) | ((insn[0] << 16) >> 25); 2645 return tie_t; 2646} 2647 2648static void 2649Field_dsp340050b49a6c_fld2092inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2650{ 2651 uint32 tie_t; 2652 tie_t = (val << 25) >> 25; 2653 insn[0] = (insn[0] & ~0xfe00) | (tie_t << 9); 2654 tie_t = (val << 21) >> 28; 2655 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2656} 2657 2658static unsigned 2659Field_dsp340050b49a6c_fld2216inst_Slot_inst_get (const xtensa_insnbuf insn) 2660{ 2661 unsigned tie_t = 0; 2662 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 2663 tie_t = (tie_t << 2) | ((insn[0] << 21) >> 30); 2664 return tie_t; 2665} 2666 2667static void 2668Field_dsp340050b49a6c_fld2216inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2669{ 2670 uint32 tie_t; 2671 tie_t = (val << 30) >> 30; 2672 insn[0] = (insn[0] & ~0x600) | (tie_t << 9); 2673 tie_t = (val << 28) >> 30; 2674 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 2675} 2676 2677static unsigned 2678Field_dsp340050b49a6c_fld3644inst_Slot_inst_get (const xtensa_insnbuf insn) 2679{ 2680 unsigned tie_t = 0; 2681 tie_t = (tie_t << 2) | ((insn[0] << 10) >> 30); 2682 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 2683 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 2684 return tie_t; 2685} 2686 2687static void 2688Field_dsp340050b49a6c_fld3644inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2689{ 2690 uint32 tie_t; 2691 tie_t = (val << 31) >> 31; 2692 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 2693 tie_t = (val << 30) >> 31; 2694 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 2695 tie_t = (val << 28) >> 30; 2696 insn[0] = (insn[0] & ~0x300000) | (tie_t << 20); 2697} 2698 2699static unsigned 2700Field_dsp340050b49a6c_fld2217inst_Slot_inst_get (const xtensa_insnbuf insn) 2701{ 2702 unsigned tie_t = 0; 2703 tie_t = (tie_t << 1) | ((insn[0] << 8) >> 31); 2704 tie_t = (tie_t << 2) | ((insn[0] << 21) >> 30); 2705 return tie_t; 2706} 2707 2708static void 2709Field_dsp340050b49a6c_fld2217inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2710{ 2711 uint32 tie_t; 2712 tie_t = (val << 30) >> 30; 2713 insn[0] = (insn[0] & ~0x600) | (tie_t << 9); 2714 tie_t = (val << 29) >> 31; 2715 insn[0] = (insn[0] & ~0x800000) | (tie_t << 23); 2716} 2717 2718static unsigned 2719Field_dsp340050b49a6c_fld3645inst_Slot_inst_get (const xtensa_insnbuf insn) 2720{ 2721 unsigned tie_t = 0; 2722 tie_t = (tie_t << 3) | ((insn[0] << 9) >> 29); 2723 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 2724 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 2725 return tie_t; 2726} 2727 2728static void 2729Field_dsp340050b49a6c_fld3645inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2730{ 2731 uint32 tie_t; 2732 tie_t = (val << 31) >> 31; 2733 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 2734 tie_t = (val << 30) >> 31; 2735 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 2736 tie_t = (val << 27) >> 29; 2737 insn[0] = (insn[0] & ~0x700000) | (tie_t << 20); 2738} 2739 2740static unsigned 2741Field_dsp340050b49a6c_fld2208inst_Slot_inst_get (const xtensa_insnbuf insn) 2742{ 2743 unsigned tie_t = 0; 2744 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2745 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 2746 tie_t = (tie_t << 3) | ((insn[0] << 20) >> 29); 2747 return tie_t; 2748} 2749 2750static void 2751Field_dsp340050b49a6c_fld2208inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2752{ 2753 uint32 tie_t; 2754 tie_t = (val << 29) >> 29; 2755 insn[0] = (insn[0] & ~0xe00) | (tie_t << 9); 2756 tie_t = (val << 28) >> 31; 2757 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 2758 tie_t = (val << 24) >> 28; 2759 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2760} 2761 2762static unsigned 2763Field_dsp340050b49a6c_fld2209inst_Slot_inst_get (const xtensa_insnbuf insn) 2764{ 2765 unsigned tie_t = 0; 2766 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2767 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 2768 tie_t = (tie_t << 3) | ((insn[0] << 20) >> 29); 2769 return tie_t; 2770} 2771 2772static void 2773Field_dsp340050b49a6c_fld2209inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2774{ 2775 uint32 tie_t; 2776 tie_t = (val << 29) >> 29; 2777 insn[0] = (insn[0] & ~0xe00) | (tie_t << 9); 2778 tie_t = (val << 28) >> 31; 2779 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 2780 tie_t = (val << 24) >> 28; 2781 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2782} 2783 2784static unsigned 2785Field_dsp340050b49a6c_fld2210inst_Slot_inst_get (const xtensa_insnbuf insn) 2786{ 2787 unsigned tie_t = 0; 2788 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2789 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 2790 tie_t = (tie_t << 3) | ((insn[0] << 20) >> 29); 2791 return tie_t; 2792} 2793 2794static void 2795Field_dsp340050b49a6c_fld2210inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2796{ 2797 uint32 tie_t; 2798 tie_t = (val << 29) >> 29; 2799 insn[0] = (insn[0] & ~0xe00) | (tie_t << 9); 2800 tie_t = (val << 28) >> 31; 2801 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 2802 tie_t = (val << 24) >> 28; 2803 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2804} 2805 2806static unsigned 2807Field_dsp340050b49a6c_fld2212inst_Slot_inst_get (const xtensa_insnbuf insn) 2808{ 2809 unsigned tie_t = 0; 2810 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2811 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 2812 tie_t = (tie_t << 3) | ((insn[0] << 20) >> 29); 2813 return tie_t; 2814} 2815 2816static void 2817Field_dsp340050b49a6c_fld2212inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2818{ 2819 uint32 tie_t; 2820 tie_t = (val << 29) >> 29; 2821 insn[0] = (insn[0] & ~0xe00) | (tie_t << 9); 2822 tie_t = (val << 28) >> 31; 2823 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 2824 tie_t = (val << 24) >> 28; 2825 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2826} 2827 2828static unsigned 2829Field_dsp340050b49a6c_fld2213inst_Slot_inst_get (const xtensa_insnbuf insn) 2830{ 2831 unsigned tie_t = 0; 2832 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2833 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 2834 tie_t = (tie_t << 2) | ((insn[0] << 21) >> 30); 2835 return tie_t; 2836} 2837 2838static void 2839Field_dsp340050b49a6c_fld2213inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2840{ 2841 uint32 tie_t; 2842 tie_t = (val << 30) >> 30; 2843 insn[0] = (insn[0] & ~0x600) | (tie_t << 9); 2844 tie_t = (val << 29) >> 31; 2845 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 2846 tie_t = (val << 25) >> 28; 2847 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2848} 2849 2850static unsigned 2851Field_dsp340050b49a6c_fld3647inst_Slot_inst_get (const xtensa_insnbuf insn) 2852{ 2853 unsigned tie_t = 0; 2854 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 2855 return tie_t; 2856} 2857 2858static void 2859Field_dsp340050b49a6c_fld3647inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2860{ 2861 uint32 tie_t; 2862 tie_t = (val << 31) >> 31; 2863 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 2864} 2865 2866static unsigned 2867Field_dsp340050b49a6c_fld2214inst_Slot_inst_get (const xtensa_insnbuf insn) 2868{ 2869 unsigned tie_t = 0; 2870 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2871 tie_t = (tie_t << 3) | ((insn[0] << 20) >> 29); 2872 return tie_t; 2873} 2874 2875static void 2876Field_dsp340050b49a6c_fld2214inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2877{ 2878 uint32 tie_t; 2879 tie_t = (val << 29) >> 29; 2880 insn[0] = (insn[0] & ~0xe00) | (tie_t << 9); 2881 tie_t = (val << 25) >> 28; 2882 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2883} 2884 2885static unsigned 2886Field_dsp340050b49a6c_fld3648inst_Slot_inst_get (const xtensa_insnbuf insn) 2887{ 2888 unsigned tie_t = 0; 2889 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 2890 return tie_t; 2891} 2892 2893static void 2894Field_dsp340050b49a6c_fld3648inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2895{ 2896 uint32 tie_t; 2897 tie_t = (val << 31) >> 31; 2898 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 2899} 2900 2901static unsigned 2902Field_dsp340050b49a6c_fld2120inst_Slot_inst_get (const xtensa_insnbuf insn) 2903{ 2904 unsigned tie_t = 0; 2905 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2906 tie_t = (tie_t << 12) | ((insn[0] << 16) >> 20); 2907 return tie_t; 2908} 2909 2910static void 2911Field_dsp340050b49a6c_fld2120inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2912{ 2913 uint32 tie_t; 2914 tie_t = (val << 20) >> 20; 2915 insn[0] = (insn[0] & ~0xfff0) | (tie_t << 4); 2916 tie_t = (val << 16) >> 28; 2917 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2918} 2919 2920static unsigned 2921Field_dsp340050b49a6c_fld2122inst_Slot_inst_get (const xtensa_insnbuf insn) 2922{ 2923 unsigned tie_t = 0; 2924 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2925 tie_t = (tie_t << 12) | ((insn[0] << 16) >> 20); 2926 return tie_t; 2927} 2928 2929static void 2930Field_dsp340050b49a6c_fld2122inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2931{ 2932 uint32 tie_t; 2933 tie_t = (val << 20) >> 20; 2934 insn[0] = (insn[0] & ~0xfff0) | (tie_t << 4); 2935 tie_t = (val << 16) >> 28; 2936 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2937} 2938 2939static unsigned 2940Field_dsp340050b49a6c_fld2123inst_Slot_inst_get (const xtensa_insnbuf insn) 2941{ 2942 unsigned tie_t = 0; 2943 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2944 tie_t = (tie_t << 12) | ((insn[0] << 16) >> 20); 2945 return tie_t; 2946} 2947 2948static void 2949Field_dsp340050b49a6c_fld2123inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2950{ 2951 uint32 tie_t; 2952 tie_t = (val << 20) >> 20; 2953 insn[0] = (insn[0] & ~0xfff0) | (tie_t << 4); 2954 tie_t = (val << 16) >> 28; 2955 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2956} 2957 2958static unsigned 2959Field_dsp340050b49a6c_fld2125inst_Slot_inst_get (const xtensa_insnbuf insn) 2960{ 2961 unsigned tie_t = 0; 2962 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2963 tie_t = (tie_t << 12) | ((insn[0] << 16) >> 20); 2964 return tie_t; 2965} 2966 2967static void 2968Field_dsp340050b49a6c_fld2125inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2969{ 2970 uint32 tie_t; 2971 tie_t = (val << 20) >> 20; 2972 insn[0] = (insn[0] & ~0xfff0) | (tie_t << 4); 2973 tie_t = (val << 16) >> 28; 2974 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2975} 2976 2977static unsigned 2978Field_dsp340050b49a6c_fld2129inst_Slot_inst_get (const xtensa_insnbuf insn) 2979{ 2980 unsigned tie_t = 0; 2981 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 2982 tie_t = (tie_t << 5) | ((insn[0] << 16) >> 27); 2983 tie_t = (tie_t << 5) | ((insn[0] << 23) >> 27); 2984 return tie_t; 2985} 2986 2987static void 2988Field_dsp340050b49a6c_fld2129inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 2989{ 2990 uint32 tie_t; 2991 tie_t = (val << 27) >> 27; 2992 insn[0] = (insn[0] & ~0x1f0) | (tie_t << 4); 2993 tie_t = (val << 22) >> 27; 2994 insn[0] = (insn[0] & ~0xf800) | (tie_t << 11); 2995 tie_t = (val << 18) >> 28; 2996 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 2997} 2998 2999static unsigned 3000Field_dsp340050b49a6c_fld2124inst_Slot_inst_get (const xtensa_insnbuf insn) 3001{ 3002 unsigned tie_t = 0; 3003 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3004 tie_t = (tie_t << 12) | ((insn[0] << 16) >> 20); 3005 return tie_t; 3006} 3007 3008static void 3009Field_dsp340050b49a6c_fld2124inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3010{ 3011 uint32 tie_t; 3012 tie_t = (val << 20) >> 20; 3013 insn[0] = (insn[0] & ~0xfff0) | (tie_t << 4); 3014 tie_t = (val << 16) >> 28; 3015 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3016} 3017 3018static unsigned 3019Field_dsp340050b49a6c_fld2126inst_Slot_inst_get (const xtensa_insnbuf insn) 3020{ 3021 unsigned tie_t = 0; 3022 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3023 tie_t = (tie_t << 12) | ((insn[0] << 16) >> 20); 3024 return tie_t; 3025} 3026 3027static void 3028Field_dsp340050b49a6c_fld2126inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3029{ 3030 uint32 tie_t; 3031 tie_t = (val << 20) >> 20; 3032 insn[0] = (insn[0] & ~0xfff0) | (tie_t << 4); 3033 tie_t = (val << 16) >> 28; 3034 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3035} 3036 3037static unsigned 3038Field_dsp340050b49a6c_fld2127inst_Slot_inst_get (const xtensa_insnbuf insn) 3039{ 3040 unsigned tie_t = 0; 3041 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3042 tie_t = (tie_t << 12) | ((insn[0] << 16) >> 20); 3043 return tie_t; 3044} 3045 3046static void 3047Field_dsp340050b49a6c_fld2127inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3048{ 3049 uint32 tie_t; 3050 tie_t = (val << 20) >> 20; 3051 insn[0] = (insn[0] & ~0xfff0) | (tie_t << 4); 3052 tie_t = (val << 16) >> 28; 3053 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3054} 3055 3056static unsigned 3057Field_dsp340050b49a6c_fld2128inst_Slot_inst_get (const xtensa_insnbuf insn) 3058{ 3059 unsigned tie_t = 0; 3060 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3061 tie_t = (tie_t << 12) | ((insn[0] << 16) >> 20); 3062 return tie_t; 3063} 3064 3065static void 3066Field_dsp340050b49a6c_fld2128inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3067{ 3068 uint32 tie_t; 3069 tie_t = (val << 20) >> 20; 3070 insn[0] = (insn[0] & ~0xfff0) | (tie_t << 4); 3071 tie_t = (val << 16) >> 28; 3072 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3073} 3074 3075static unsigned 3076Field_dsp340050b49a6c_fld2131inst_Slot_inst_get (const xtensa_insnbuf insn) 3077{ 3078 unsigned tie_t = 0; 3079 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3080 tie_t = (tie_t << 5) | ((insn[0] << 16) >> 27); 3081 tie_t = (tie_t << 5) | ((insn[0] << 23) >> 27); 3082 return tie_t; 3083} 3084 3085static void 3086Field_dsp340050b49a6c_fld2131inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3087{ 3088 uint32 tie_t; 3089 tie_t = (val << 27) >> 27; 3090 insn[0] = (insn[0] & ~0x1f0) | (tie_t << 4); 3091 tie_t = (val << 22) >> 27; 3092 insn[0] = (insn[0] & ~0xf800) | (tie_t << 11); 3093 tie_t = (val << 18) >> 28; 3094 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3095} 3096 3097static unsigned 3098Field_dsp340050b49a6c_fld2138inst_Slot_inst_get (const xtensa_insnbuf insn) 3099{ 3100 unsigned tie_t = 0; 3101 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3102 tie_t = (tie_t << 8) | ((insn[0] << 16) >> 24); 3103 return tie_t; 3104} 3105 3106static void 3107Field_dsp340050b49a6c_fld2138inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3108{ 3109 uint32 tie_t; 3110 tie_t = (val << 24) >> 24; 3111 insn[0] = (insn[0] & ~0xff00) | (tie_t << 8); 3112 tie_t = (val << 20) >> 28; 3113 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3114} 3115 3116static unsigned 3117Field_dsp340050b49a6c_fld2146inst_Slot_inst_get (const xtensa_insnbuf insn) 3118{ 3119 unsigned tie_t = 0; 3120 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3121 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 3122 return tie_t; 3123} 3124 3125static void 3126Field_dsp340050b49a6c_fld2146inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3127{ 3128 uint32 tie_t; 3129 tie_t = (val << 29) >> 29; 3130 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 3131 tie_t = (val << 25) >> 28; 3132 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3133} 3134 3135static unsigned 3136Field_dsp340050b49a6c_fld3649inst_Slot_inst_get (const xtensa_insnbuf insn) 3137{ 3138 unsigned tie_t = 0; 3139 tie_t = (tie_t << 5) | ((insn[0] << 19) >> 27); 3140 return tie_t; 3141} 3142 3143static void 3144Field_dsp340050b49a6c_fld3649inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3145{ 3146 uint32 tie_t; 3147 tie_t = (val << 27) >> 27; 3148 insn[0] = (insn[0] & ~0x1f00) | (tie_t << 8); 3149} 3150 3151static unsigned 3152Field_dsp340050b49a6c_fld2147inst_Slot_inst_get (const xtensa_insnbuf insn) 3153{ 3154 unsigned tie_t = 0; 3155 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3156 tie_t = (tie_t << 2) | ((insn[0] << 17) >> 30); 3157 return tie_t; 3158} 3159 3160static void 3161Field_dsp340050b49a6c_fld2147inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3162{ 3163 uint32 tie_t; 3164 tie_t = (val << 30) >> 30; 3165 insn[0] = (insn[0] & ~0x6000) | (tie_t << 13); 3166 tie_t = (val << 26) >> 28; 3167 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3168} 3169 3170static unsigned 3171Field_dsp340050b49a6c_fld3650inst_Slot_inst_get (const xtensa_insnbuf insn) 3172{ 3173 unsigned tie_t = 0; 3174 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 3175 tie_t = (tie_t << 5) | ((insn[0] << 19) >> 27); 3176 return tie_t; 3177} 3178 3179static void 3180Field_dsp340050b49a6c_fld3650inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3181{ 3182 uint32 tie_t; 3183 tie_t = (val << 27) >> 27; 3184 insn[0] = (insn[0] & ~0x1f00) | (tie_t << 8); 3185 tie_t = (val << 26) >> 31; 3186 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 3187} 3188 3189static unsigned 3190Field_dsp340050b49a6c_fld2139inst_Slot_inst_get (const xtensa_insnbuf insn) 3191{ 3192 unsigned tie_t = 0; 3193 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3194 tie_t = (tie_t << 8) | ((insn[0] << 16) >> 24); 3195 return tie_t; 3196} 3197 3198static void 3199Field_dsp340050b49a6c_fld2139inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3200{ 3201 uint32 tie_t; 3202 tie_t = (val << 24) >> 24; 3203 insn[0] = (insn[0] & ~0xff00) | (tie_t << 8); 3204 tie_t = (val << 20) >> 28; 3205 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3206} 3207 3208static unsigned 3209Field_dsp340050b49a6c_fld2140inst_Slot_inst_get (const xtensa_insnbuf insn) 3210{ 3211 unsigned tie_t = 0; 3212 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3213 tie_t = (tie_t << 8) | ((insn[0] << 16) >> 24); 3214 return tie_t; 3215} 3216 3217static void 3218Field_dsp340050b49a6c_fld2140inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3219{ 3220 uint32 tie_t; 3221 tie_t = (val << 24) >> 24; 3222 insn[0] = (insn[0] & ~0xff00) | (tie_t << 8); 3223 tie_t = (val << 20) >> 28; 3224 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3225} 3226 3227static unsigned 3228Field_dsp340050b49a6c_fld2142inst_Slot_inst_get (const xtensa_insnbuf insn) 3229{ 3230 unsigned tie_t = 0; 3231 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3232 tie_t = (tie_t << 8) | ((insn[0] << 16) >> 24); 3233 return tie_t; 3234} 3235 3236static void 3237Field_dsp340050b49a6c_fld2142inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3238{ 3239 uint32 tie_t; 3240 tie_t = (val << 24) >> 24; 3241 insn[0] = (insn[0] & ~0xff00) | (tie_t << 8); 3242 tie_t = (val << 20) >> 28; 3243 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3244} 3245 3246static unsigned 3247Field_dsp340050b49a6c_fld2248inst_Slot_inst_get (const xtensa_insnbuf insn) 3248{ 3249 unsigned tie_t = 0; 3250 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3251 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 3252 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 3253 return tie_t; 3254} 3255 3256static void 3257Field_dsp340050b49a6c_fld2248inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3258{ 3259 uint32 tie_t; 3260 tie_t = (val << 31) >> 31; 3261 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 3262 tie_t = (val << 30) >> 31; 3263 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 3264 tie_t = (val << 26) >> 28; 3265 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3266} 3267 3268static unsigned 3269Field_dsp340050b49a6c_fld3651inst_Slot_inst_get (const xtensa_insnbuf insn) 3270{ 3271 unsigned tie_t = 0; 3272 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 3273 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 3274 return tie_t; 3275} 3276 3277static void 3278Field_dsp340050b49a6c_fld3651inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3279{ 3280 uint32 tie_t; 3281 tie_t = (val << 31) >> 31; 3282 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 3283 tie_t = (val << 30) >> 31; 3284 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 3285} 3286 3287static unsigned 3288Field_dsp340050b49a6c_fld2250inst_Slot_inst_get (const xtensa_insnbuf insn) 3289{ 3290 unsigned tie_t = 0; 3291 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3292 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 3293 return tie_t; 3294} 3295 3296static void 3297Field_dsp340050b49a6c_fld2250inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3298{ 3299 uint32 tie_t; 3300 tie_t = (val << 31) >> 31; 3301 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 3302 tie_t = (val << 27) >> 28; 3303 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3304} 3305 3306static unsigned 3307Field_dsp340050b49a6c_fld3653inst_Slot_inst_get (const xtensa_insnbuf insn) 3308{ 3309 unsigned tie_t = 0; 3310 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 3311 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 3312 return tie_t; 3313} 3314 3315static void 3316Field_dsp340050b49a6c_fld3653inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3317{ 3318 uint32 tie_t; 3319 tie_t = (val << 30) >> 30; 3320 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 3321 tie_t = (val << 29) >> 31; 3322 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 3323} 3324 3325static unsigned 3326Field_dsp340050b49a6c_fld2257inst_Slot_inst_get (const xtensa_insnbuf insn) 3327{ 3328 unsigned tie_t = 0; 3329 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 3330 return tie_t; 3331} 3332 3333static void 3334Field_dsp340050b49a6c_fld2257inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3335{ 3336 uint32 tie_t; 3337 tie_t = (val << 29) >> 29; 3338 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 3339} 3340 3341static unsigned 3342Field_dsp340050b49a6c_fld3654inst_Slot_inst_get (const xtensa_insnbuf insn) 3343{ 3344 unsigned tie_t = 0; 3345 tie_t = (tie_t << 1) | ((insn[0] << 11) >> 31); 3346 tie_t = (tie_t << 2) | ((insn[0] << 15) >> 30); 3347 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 3348 return tie_t; 3349} 3350 3351static void 3352Field_dsp340050b49a6c_fld3654inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3353{ 3354 uint32 tie_t; 3355 tie_t = (val << 30) >> 30; 3356 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 3357 tie_t = (val << 28) >> 30; 3358 insn[0] = (insn[0] & ~0x18000) | (tie_t << 15); 3359 tie_t = (val << 27) >> 31; 3360 insn[0] = (insn[0] & ~0x100000) | (tie_t << 20); 3361} 3362 3363static unsigned 3364Field_dsp340050b49a6c_fld2249inst_Slot_inst_get (const xtensa_insnbuf insn) 3365{ 3366 unsigned tie_t = 0; 3367 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3368 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 3369 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 3370 return tie_t; 3371} 3372 3373static void 3374Field_dsp340050b49a6c_fld2249inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3375{ 3376 uint32 tie_t; 3377 tie_t = (val << 31) >> 31; 3378 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 3379 tie_t = (val << 30) >> 31; 3380 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 3381 tie_t = (val << 26) >> 28; 3382 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3383} 3384 3385static unsigned 3386Field_dsp340050b49a6c_fld3655inst_Slot_inst_get (const xtensa_insnbuf insn) 3387{ 3388 unsigned tie_t = 0; 3389 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 3390 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 3391 return tie_t; 3392} 3393 3394static void 3395Field_dsp340050b49a6c_fld3655inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3396{ 3397 uint32 tie_t; 3398 tie_t = (val << 31) >> 31; 3399 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 3400 tie_t = (val << 30) >> 31; 3401 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 3402} 3403 3404static unsigned 3405Field_dsp340050b49a6c_fld2107inst_Slot_inst_get (const xtensa_insnbuf insn) 3406{ 3407 unsigned tie_t = 0; 3408 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3409 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 3410 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 3411 return tie_t; 3412} 3413 3414static void 3415Field_dsp340050b49a6c_fld2107inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3416{ 3417 uint32 tie_t; 3418 tie_t = (val << 28) >> 28; 3419 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 3420 tie_t = (val << 25) >> 29; 3421 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 3422 tie_t = (val << 21) >> 28; 3423 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3424} 3425 3426static unsigned 3427Field_dsp340050b49a6c_fld2118inst_Slot_inst_get (const xtensa_insnbuf insn) 3428{ 3429 unsigned tie_t = 0; 3430 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3431 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 3432 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 3433 return tie_t; 3434} 3435 3436static void 3437Field_dsp340050b49a6c_fld2118inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3438{ 3439 uint32 tie_t; 3440 tie_t = (val << 28) >> 28; 3441 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 3442 tie_t = (val << 25) >> 29; 3443 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 3444 tie_t = (val << 21) >> 28; 3445 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3446} 3447 3448static unsigned 3449Field_dsp340050b49a6c_fld2108inst_Slot_inst_get (const xtensa_insnbuf insn) 3450{ 3451 unsigned tie_t = 0; 3452 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3453 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 3454 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 3455 return tie_t; 3456} 3457 3458static void 3459Field_dsp340050b49a6c_fld2108inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3460{ 3461 uint32 tie_t; 3462 tie_t = (val << 28) >> 28; 3463 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 3464 tie_t = (val << 25) >> 29; 3465 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 3466 tie_t = (val << 21) >> 28; 3467 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3468} 3469 3470static unsigned 3471Field_dsp340050b49a6c_fld2109inst_Slot_inst_get (const xtensa_insnbuf insn) 3472{ 3473 unsigned tie_t = 0; 3474 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3475 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 3476 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 3477 return tie_t; 3478} 3479 3480static void 3481Field_dsp340050b49a6c_fld2109inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3482{ 3483 uint32 tie_t; 3484 tie_t = (val << 28) >> 28; 3485 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 3486 tie_t = (val << 25) >> 29; 3487 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 3488 tie_t = (val << 21) >> 28; 3489 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3490} 3491 3492static unsigned 3493Field_dsp340050b49a6c_fld2111inst_Slot_inst_get (const xtensa_insnbuf insn) 3494{ 3495 unsigned tie_t = 0; 3496 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3497 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 3498 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 3499 return tie_t; 3500} 3501 3502static void 3503Field_dsp340050b49a6c_fld2111inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3504{ 3505 uint32 tie_t; 3506 tie_t = (val << 28) >> 28; 3507 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 3508 tie_t = (val << 25) >> 29; 3509 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 3510 tie_t = (val << 21) >> 28; 3511 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3512} 3513 3514static unsigned 3515Field_dsp340050b49a6c_fld2110inst_Slot_inst_get (const xtensa_insnbuf insn) 3516{ 3517 unsigned tie_t = 0; 3518 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3519 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 3520 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 3521 return tie_t; 3522} 3523 3524static void 3525Field_dsp340050b49a6c_fld2110inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3526{ 3527 uint32 tie_t; 3528 tie_t = (val << 28) >> 28; 3529 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 3530 tie_t = (val << 25) >> 29; 3531 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 3532 tie_t = (val << 21) >> 28; 3533 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3534} 3535 3536static unsigned 3537Field_dsp340050b49a6c_fld2145inst_Slot_inst_get (const xtensa_insnbuf insn) 3538{ 3539 unsigned tie_t = 0; 3540 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3541 tie_t = (tie_t << 5) | ((insn[0] << 16) >> 27); 3542 return tie_t; 3543} 3544 3545static void 3546Field_dsp340050b49a6c_fld2145inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3547{ 3548 uint32 tie_t; 3549 tie_t = (val << 27) >> 27; 3550 insn[0] = (insn[0] & ~0xf800) | (tie_t << 11); 3551 tie_t = (val << 23) >> 28; 3552 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3553} 3554 3555static unsigned 3556Field_dsp340050b49a6c_fld2141inst_Slot_inst_get (const xtensa_insnbuf insn) 3557{ 3558 unsigned tie_t = 0; 3559 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3560 tie_t = (tie_t << 8) | ((insn[0] << 16) >> 24); 3561 return tie_t; 3562} 3563 3564static void 3565Field_dsp340050b49a6c_fld2141inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3566{ 3567 uint32 tie_t; 3568 tie_t = (val << 24) >> 24; 3569 insn[0] = (insn[0] & ~0xff00) | (tie_t << 8); 3570 tie_t = (val << 20) >> 28; 3571 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3572} 3573 3574static unsigned 3575Field_dsp340050b49a6c_fld2143inst_Slot_inst_get (const xtensa_insnbuf insn) 3576{ 3577 unsigned tie_t = 0; 3578 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3579 tie_t = (tie_t << 8) | ((insn[0] << 16) >> 24); 3580 return tie_t; 3581} 3582 3583static void 3584Field_dsp340050b49a6c_fld2143inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3585{ 3586 uint32 tie_t; 3587 tie_t = (val << 24) >> 24; 3588 insn[0] = (insn[0] & ~0xff00) | (tie_t << 8); 3589 tie_t = (val << 20) >> 28; 3590 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3591} 3592 3593static unsigned 3594Field_dsp340050b49a6c_fld2144inst_Slot_inst_get (const xtensa_insnbuf insn) 3595{ 3596 unsigned tie_t = 0; 3597 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3598 tie_t = (tie_t << 7) | ((insn[0] << 16) >> 25); 3599 return tie_t; 3600} 3601 3602static void 3603Field_dsp340050b49a6c_fld2144inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3604{ 3605 uint32 tie_t; 3606 tie_t = (val << 25) >> 25; 3607 insn[0] = (insn[0] & ~0xfe00) | (tie_t << 9); 3608 tie_t = (val << 21) >> 28; 3609 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3610} 3611 3612static unsigned 3613Field_dsp340050b49a6c_fld2204inst_Slot_inst_get (const xtensa_insnbuf insn) 3614{ 3615 unsigned tie_t = 0; 3616 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3617 tie_t = (tie_t << 3) | ((insn[0] << 21) >> 29); 3618 return tie_t; 3619} 3620 3621static void 3622Field_dsp340050b49a6c_fld2204inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3623{ 3624 uint32 tie_t; 3625 tie_t = (val << 29) >> 29; 3626 insn[0] = (insn[0] & ~0x700) | (tie_t << 8); 3627 tie_t = (val << 25) >> 28; 3628 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3629} 3630 3631static unsigned 3632Field_dsp340050b49a6c_fld3656inst_Slot_inst_get (const xtensa_insnbuf insn) 3633{ 3634 unsigned tie_t = 0; 3635 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 3636 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 3637 return tie_t; 3638} 3639 3640static void 3641Field_dsp340050b49a6c_fld3656inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3642{ 3643 uint32 tie_t; 3644 tie_t = (val << 28) >> 28; 3645 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 3646 tie_t = (val << 27) >> 31; 3647 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 3648} 3649 3650static unsigned 3651Field_dsp340050b49a6c_fld2195inst_Slot_inst_get (const xtensa_insnbuf insn) 3652{ 3653 unsigned tie_t = 0; 3654 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3655 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 3656 return tie_t; 3657} 3658 3659static void 3660Field_dsp340050b49a6c_fld2195inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3661{ 3662 uint32 tie_t; 3663 tie_t = (val << 24) >> 24; 3664 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 3665 tie_t = (val << 20) >> 28; 3666 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3667} 3668 3669static unsigned 3670Field_dsp340050b49a6c_fld2196inst_Slot_inst_get (const xtensa_insnbuf insn) 3671{ 3672 unsigned tie_t = 0; 3673 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3674 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 3675 return tie_t; 3676} 3677 3678static void 3679Field_dsp340050b49a6c_fld2196inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3680{ 3681 uint32 tie_t; 3682 tie_t = (val << 24) >> 24; 3683 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 3684 tie_t = (val << 20) >> 28; 3685 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3686} 3687 3688static unsigned 3689Field_dsp340050b49a6c_fld2198inst_Slot_inst_get (const xtensa_insnbuf insn) 3690{ 3691 unsigned tie_t = 0; 3692 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3693 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 3694 return tie_t; 3695} 3696 3697static void 3698Field_dsp340050b49a6c_fld2198inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3699{ 3700 uint32 tie_t; 3701 tie_t = (val << 24) >> 24; 3702 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 3703 tie_t = (val << 20) >> 28; 3704 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3705} 3706 3707static unsigned 3708Field_dsp340050b49a6c_fld2169inst_Slot_inst_get (const xtensa_insnbuf insn) 3709{ 3710 unsigned tie_t = 0; 3711 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3712 tie_t = (tie_t << 5) | ((insn[0] << 20) >> 27); 3713 return tie_t; 3714} 3715 3716static void 3717Field_dsp340050b49a6c_fld2169inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3718{ 3719 uint32 tie_t; 3720 tie_t = (val << 27) >> 27; 3721 insn[0] = (insn[0] & ~0xf80) | (tie_t << 7); 3722 tie_t = (val << 23) >> 28; 3723 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3724} 3725 3726static unsigned 3727Field_dsp340050b49a6c_fld2220inst_Slot_inst_get (const xtensa_insnbuf insn) 3728{ 3729 unsigned tie_t = 0; 3730 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 3731 return tie_t; 3732} 3733 3734static void 3735Field_dsp340050b49a6c_fld2220inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3736{ 3737 uint32 tie_t; 3738 tie_t = (val << 31) >> 31; 3739 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 3740} 3741 3742static unsigned 3743Field_dsp340050b49a6c_fld2106inst_Slot_inst_get (const xtensa_insnbuf insn) 3744{ 3745 unsigned tie_t = 0; 3746 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3747 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 3748 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 3749 return tie_t; 3750} 3751 3752static void 3753Field_dsp340050b49a6c_fld2106inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3754{ 3755 uint32 tie_t; 3756 tie_t = (val << 31) >> 31; 3757 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 3758 tie_t = (val << 28) >> 29; 3759 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 3760 tie_t = (val << 24) >> 28; 3761 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3762} 3763 3764static unsigned 3765Field_dsp340050b49a6c_fld2151inst_Slot_inst_get (const xtensa_insnbuf insn) 3766{ 3767 unsigned tie_t = 0; 3768 tie_t = (tie_t << 1) | ((insn[0] << 8) >> 31); 3769 tie_t = (tie_t << 2) | ((insn[0] << 17) >> 30); 3770 return tie_t; 3771} 3772 3773static void 3774Field_dsp340050b49a6c_fld2151inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3775{ 3776 uint32 tie_t; 3777 tie_t = (val << 30) >> 30; 3778 insn[0] = (insn[0] & ~0x6000) | (tie_t << 13); 3779 tie_t = (val << 29) >> 31; 3780 insn[0] = (insn[0] & ~0x800000) | (tie_t << 23); 3781} 3782 3783static unsigned 3784Field_dsp340050b49a6c_fld3657inst_Slot_inst_get (const xtensa_insnbuf insn) 3785{ 3786 unsigned tie_t = 0; 3787 tie_t = (tie_t << 3) | ((insn[0] << 9) >> 29); 3788 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 3789 tie_t = (tie_t << 3) | ((insn[0] << 24) >> 29); 3790 return tie_t; 3791} 3792 3793static void 3794Field_dsp340050b49a6c_fld3657inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3795{ 3796 uint32 tie_t; 3797 tie_t = (val << 29) >> 29; 3798 insn[0] = (insn[0] & ~0xe0) | (tie_t << 5); 3799 tie_t = (val << 28) >> 31; 3800 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 3801 tie_t = (val << 25) >> 29; 3802 insn[0] = (insn[0] & ~0x700000) | (tie_t << 20); 3803} 3804 3805static unsigned 3806Field_dsp340050b49a6c_fld2251inst_Slot_inst_get (const xtensa_insnbuf insn) 3807{ 3808 unsigned tie_t = 0; 3809 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3810 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 3811 tie_t = (tie_t << 3) | ((insn[0] << 25) >> 29); 3812 return tie_t; 3813} 3814 3815static void 3816Field_dsp340050b49a6c_fld2251inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3817{ 3818 uint32 tie_t; 3819 tie_t = (val << 29) >> 29; 3820 insn[0] = (insn[0] & ~0x70) | (tie_t << 4); 3821 tie_t = (val << 28) >> 31; 3822 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 3823 tie_t = (val << 24) >> 28; 3824 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3825} 3826 3827static unsigned 3828Field_dsp340050b49a6c_fld3658inst_Slot_inst_get (const xtensa_insnbuf insn) 3829{ 3830 unsigned tie_t = 0; 3831 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 3832 return tie_t; 3833} 3834 3835static void 3836Field_dsp340050b49a6c_fld3658inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3837{ 3838 uint32 tie_t; 3839 tie_t = (val << 31) >> 31; 3840 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 3841} 3842 3843static unsigned 3844Field_dsp340050b49a6c_fld2206inst_Slot_inst_get (const xtensa_insnbuf insn) 3845{ 3846 unsigned tie_t = 0; 3847 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3848 tie_t = (tie_t << 3) | ((insn[0] << 20) >> 29); 3849 return tie_t; 3850} 3851 3852static void 3853Field_dsp340050b49a6c_fld2206inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3854{ 3855 uint32 tie_t; 3856 tie_t = (val << 29) >> 29; 3857 insn[0] = (insn[0] & ~0xe00) | (tie_t << 9); 3858 tie_t = (val << 25) >> 28; 3859 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3860} 3861 3862static unsigned 3863Field_dsp340050b49a6c_fld2202inst_Slot_inst_get (const xtensa_insnbuf insn) 3864{ 3865 unsigned tie_t = 0; 3866 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3867 tie_t = (tie_t << 5) | ((insn[0] << 20) >> 27); 3868 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 3869 return tie_t; 3870} 3871 3872static void 3873Field_dsp340050b49a6c_fld2202inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3874{ 3875 uint32 tie_t; 3876 tie_t = (val << 31) >> 31; 3877 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 3878 tie_t = (val << 26) >> 27; 3879 insn[0] = (insn[0] & ~0xf80) | (tie_t << 7); 3880 tie_t = (val << 22) >> 28; 3881 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3882} 3883 3884static unsigned 3885Field_dsp340050b49a6c_fld2095inst_Slot_inst_get (const xtensa_insnbuf insn) 3886{ 3887 unsigned tie_t = 0; 3888 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3889 tie_t = (tie_t << 7) | ((insn[0] << 16) >> 25); 3890 return tie_t; 3891} 3892 3893static void 3894Field_dsp340050b49a6c_fld2095inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3895{ 3896 uint32 tie_t; 3897 tie_t = (val << 25) >> 25; 3898 insn[0] = (insn[0] & ~0xfe00) | (tie_t << 9); 3899 tie_t = (val << 21) >> 28; 3900 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3901} 3902 3903static unsigned 3904Field_dsp340050b49a6c_fld2132inst_Slot_inst_get (const xtensa_insnbuf insn) 3905{ 3906 unsigned tie_t = 0; 3907 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3908 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 3909 tie_t = (tie_t << 3) | ((insn[0] << 24) >> 29); 3910 return tie_t; 3911} 3912 3913static void 3914Field_dsp340050b49a6c_fld2132inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3915{ 3916 uint32 tie_t; 3917 tie_t = (val << 29) >> 29; 3918 insn[0] = (insn[0] & ~0xe0) | (tie_t << 5); 3919 tie_t = (val << 26) >> 29; 3920 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 3921 tie_t = (val << 22) >> 28; 3922 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3923} 3924 3925static unsigned 3926Field_dsp340050b49a6c_fld3659inst_Slot_inst_get (const xtensa_insnbuf insn) 3927{ 3928 unsigned tie_t = 0; 3929 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 3930 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 3931 return tie_t; 3932} 3933 3934static void 3935Field_dsp340050b49a6c_fld3659inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3936{ 3937 uint32 tie_t; 3938 tie_t = (val << 31) >> 31; 3939 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 3940 tie_t = (val << 30) >> 31; 3941 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 3942} 3943 3944static unsigned 3945Field_dsp340050b49a6c_fld2099inst_Slot_inst_get (const xtensa_insnbuf insn) 3946{ 3947 unsigned tie_t = 0; 3948 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3949 tie_t = (tie_t << 7) | ((insn[0] << 16) >> 25); 3950 return tie_t; 3951} 3952 3953static void 3954Field_dsp340050b49a6c_fld2099inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3955{ 3956 uint32 tie_t; 3957 tie_t = (val << 25) >> 25; 3958 insn[0] = (insn[0] & ~0xfe00) | (tie_t << 9); 3959 tie_t = (val << 21) >> 28; 3960 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3961} 3962 3963static unsigned 3964Field_dsp340050b49a6c_fld2137inst_Slot_inst_get (const xtensa_insnbuf insn) 3965{ 3966 unsigned tie_t = 0; 3967 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3968 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 3969 return tie_t; 3970} 3971 3972static void 3973Field_dsp340050b49a6c_fld2137inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3974{ 3975 uint32 tie_t; 3976 tie_t = (val << 28) >> 28; 3977 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 3978 tie_t = (val << 24) >> 28; 3979 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 3980} 3981 3982static unsigned 3983Field_dsp340050b49a6c_fld2133inst_Slot_inst_get (const xtensa_insnbuf insn) 3984{ 3985 unsigned tie_t = 0; 3986 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 3987 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 3988 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 3989 return tie_t; 3990} 3991 3992static void 3993Field_dsp340050b49a6c_fld2133inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 3994{ 3995 uint32 tie_t; 3996 tie_t = (val << 30) >> 30; 3997 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 3998 tie_t = (val << 27) >> 29; 3999 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 4000 tie_t = (val << 23) >> 28; 4001 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4002} 4003 4004static unsigned 4005Field_dsp340050b49a6c_fld3660inst_Slot_inst_get (const xtensa_insnbuf insn) 4006{ 4007 unsigned tie_t = 0; 4008 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 4009 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 4010 return tie_t; 4011} 4012 4013static void 4014Field_dsp340050b49a6c_fld3660inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4015{ 4016 uint32 tie_t; 4017 tie_t = (val << 30) >> 30; 4018 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 4019 tie_t = (val << 29) >> 31; 4020 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 4021} 4022 4023static unsigned 4024Field_dsp340050b49a6c_fld2175inst_Slot_inst_get (const xtensa_insnbuf insn) 4025{ 4026 unsigned tie_t = 0; 4027 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4028 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4029 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 4030 return tie_t; 4031} 4032 4033static void 4034Field_dsp340050b49a6c_fld2175inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4035{ 4036 uint32 tie_t; 4037 tie_t = (val << 24) >> 24; 4038 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 4039 tie_t = (val << 23) >> 31; 4040 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4041 tie_t = (val << 19) >> 28; 4042 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4043} 4044 4045static unsigned 4046Field_dsp340050b49a6c_fld2177inst_Slot_inst_get (const xtensa_insnbuf insn) 4047{ 4048 unsigned tie_t = 0; 4049 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4050 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4051 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 4052 return tie_t; 4053} 4054 4055static void 4056Field_dsp340050b49a6c_fld2177inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4057{ 4058 uint32 tie_t; 4059 tie_t = (val << 24) >> 24; 4060 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 4061 tie_t = (val << 23) >> 31; 4062 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4063 tie_t = (val << 19) >> 28; 4064 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4065} 4066 4067static unsigned 4068Field_dsp340050b49a6c_fld2242inst_Slot_inst_get (const xtensa_insnbuf insn) 4069{ 4070 unsigned tie_t = 0; 4071 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4072 tie_t = (tie_t << 2) | ((insn[0] << 15) >> 30); 4073 return tie_t; 4074} 4075 4076static void 4077Field_dsp340050b49a6c_fld2242inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4078{ 4079 uint32 tie_t; 4080 tie_t = (val << 30) >> 30; 4081 insn[0] = (insn[0] & ~0x18000) | (tie_t << 15); 4082 tie_t = (val << 26) >> 28; 4083 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4084} 4085 4086static unsigned 4087Field_dsp340050b49a6c_fld3661inst_Slot_inst_get (const xtensa_insnbuf insn) 4088{ 4089 unsigned tie_t = 0; 4090 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 4091 return tie_t; 4092} 4093 4094static void 4095Field_dsp340050b49a6c_fld3661inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4096{ 4097 uint32 tie_t; 4098 tie_t = (val << 30) >> 30; 4099 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 4100} 4101 4102static unsigned 4103Field_dsp340050b49a6c_fld2162inst_Slot_inst_get (const xtensa_insnbuf insn) 4104{ 4105 unsigned tie_t = 0; 4106 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4107 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4108 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 4109 return tie_t; 4110} 4111 4112static void 4113Field_dsp340050b49a6c_fld2162inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4114{ 4115 uint32 tie_t; 4116 tie_t = (val << 28) >> 28; 4117 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 4118 tie_t = (val << 27) >> 31; 4119 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4120 tie_t = (val << 23) >> 28; 4121 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4122} 4123 4124static unsigned 4125Field_dsp340050b49a6c_fld2164inst_Slot_inst_get (const xtensa_insnbuf insn) 4126{ 4127 unsigned tie_t = 0; 4128 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4129 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4130 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 4131 return tie_t; 4132} 4133 4134static void 4135Field_dsp340050b49a6c_fld2164inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4136{ 4137 uint32 tie_t; 4138 tie_t = (val << 28) >> 28; 4139 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 4140 tie_t = (val << 27) >> 31; 4141 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4142 tie_t = (val << 23) >> 28; 4143 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4144} 4145 4146static unsigned 4147Field_dsp340050b49a6c_fld2163inst_Slot_inst_get (const xtensa_insnbuf insn) 4148{ 4149 unsigned tie_t = 0; 4150 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4151 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4152 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 4153 return tie_t; 4154} 4155 4156static void 4157Field_dsp340050b49a6c_fld2163inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4158{ 4159 uint32 tie_t; 4160 tie_t = (val << 28) >> 28; 4161 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 4162 tie_t = (val << 27) >> 31; 4163 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4164 tie_t = (val << 23) >> 28; 4165 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4166} 4167 4168static unsigned 4169Field_dsp340050b49a6c_fld2218inst_Slot_inst_get (const xtensa_insnbuf insn) 4170{ 4171 unsigned tie_t = 0; 4172 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4173 return tie_t; 4174} 4175 4176static void 4177Field_dsp340050b49a6c_fld2218inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4178{ 4179 uint32 tie_t; 4180 tie_t = (val << 31) >> 31; 4181 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4182} 4183 4184static unsigned 4185Field_dsp340050b49a6c_fld2219inst_Slot_inst_get (const xtensa_insnbuf insn) 4186{ 4187 unsigned tie_t = 0; 4188 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4189 return tie_t; 4190} 4191 4192static void 4193Field_dsp340050b49a6c_fld2219inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4194{ 4195 uint32 tie_t; 4196 tie_t = (val << 31) >> 31; 4197 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4198} 4199 4200static unsigned 4201Field_dsp340050b49a6c_fld2207inst_Slot_inst_get (const xtensa_insnbuf insn) 4202{ 4203 unsigned tie_t = 0; 4204 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4205 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4206 tie_t = (tie_t << 3) | ((insn[0] << 20) >> 29); 4207 return tie_t; 4208} 4209 4210static void 4211Field_dsp340050b49a6c_fld2207inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4212{ 4213 uint32 tie_t; 4214 tie_t = (val << 29) >> 29; 4215 insn[0] = (insn[0] & ~0xe00) | (tie_t << 9); 4216 tie_t = (val << 28) >> 31; 4217 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4218 tie_t = (val << 24) >> 28; 4219 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4220} 4221 4222static unsigned 4223Field_dsp340050b49a6c_fld2211inst_Slot_inst_get (const xtensa_insnbuf insn) 4224{ 4225 unsigned tie_t = 0; 4226 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4227 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4228 tie_t = (tie_t << 3) | ((insn[0] << 20) >> 29); 4229 return tie_t; 4230} 4231 4232static void 4233Field_dsp340050b49a6c_fld2211inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4234{ 4235 uint32 tie_t; 4236 tie_t = (val << 29) >> 29; 4237 insn[0] = (insn[0] & ~0xe00) | (tie_t << 9); 4238 tie_t = (val << 28) >> 31; 4239 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4240 tie_t = (val << 24) >> 28; 4241 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4242} 4243 4244static unsigned 4245Field_dsp340050b49a6c_fld2165inst_Slot_inst_get (const xtensa_insnbuf insn) 4246{ 4247 unsigned tie_t = 0; 4248 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4249 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4250 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 4251 return tie_t; 4252} 4253 4254static void 4255Field_dsp340050b49a6c_fld2165inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4256{ 4257 uint32 tie_t; 4258 tie_t = (val << 28) >> 28; 4259 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 4260 tie_t = (val << 27) >> 31; 4261 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4262 tie_t = (val << 23) >> 28; 4263 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4264} 4265 4266static unsigned 4267Field_dsp340050b49a6c_fld2166inst_Slot_inst_get (const xtensa_insnbuf insn) 4268{ 4269 unsigned tie_t = 0; 4270 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4271 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4272 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 4273 return tie_t; 4274} 4275 4276static void 4277Field_dsp340050b49a6c_fld2166inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4278{ 4279 uint32 tie_t; 4280 tie_t = (val << 28) >> 28; 4281 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 4282 tie_t = (val << 27) >> 31; 4283 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4284 tie_t = (val << 23) >> 28; 4285 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4286} 4287 4288static unsigned 4289Field_dsp340050b49a6c_fld2178inst_Slot_inst_get (const xtensa_insnbuf insn) 4290{ 4291 unsigned tie_t = 0; 4292 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4293 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4294 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 4295 return tie_t; 4296} 4297 4298static void 4299Field_dsp340050b49a6c_fld2178inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4300{ 4301 uint32 tie_t; 4302 tie_t = (val << 24) >> 24; 4303 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 4304 tie_t = (val << 23) >> 31; 4305 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4306 tie_t = (val << 19) >> 28; 4307 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4308} 4309 4310static unsigned 4311Field_dsp340050b49a6c_fld2180inst_Slot_inst_get (const xtensa_insnbuf insn) 4312{ 4313 unsigned tie_t = 0; 4314 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4315 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4316 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 4317 return tie_t; 4318} 4319 4320static void 4321Field_dsp340050b49a6c_fld2180inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4322{ 4323 uint32 tie_t; 4324 tie_t = (val << 24) >> 24; 4325 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 4326 tie_t = (val << 23) >> 31; 4327 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4328 tie_t = (val << 19) >> 28; 4329 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4330} 4331 4332static unsigned 4333Field_dsp340050b49a6c_fld2179inst_Slot_inst_get (const xtensa_insnbuf insn) 4334{ 4335 unsigned tie_t = 0; 4336 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4337 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4338 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 4339 return tie_t; 4340} 4341 4342static void 4343Field_dsp340050b49a6c_fld2179inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4344{ 4345 uint32 tie_t; 4346 tie_t = (val << 24) >> 24; 4347 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 4348 tie_t = (val << 23) >> 31; 4349 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4350 tie_t = (val << 19) >> 28; 4351 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4352} 4353 4354static unsigned 4355Field_dsp340050b49a6c_fld2181inst_Slot_inst_get (const xtensa_insnbuf insn) 4356{ 4357 unsigned tie_t = 0; 4358 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4359 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4360 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 4361 return tie_t; 4362} 4363 4364static void 4365Field_dsp340050b49a6c_fld2181inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4366{ 4367 uint32 tie_t; 4368 tie_t = (val << 24) >> 24; 4369 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 4370 tie_t = (val << 23) >> 31; 4371 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4372 tie_t = (val << 19) >> 28; 4373 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4374} 4375 4376static unsigned 4377Field_dsp340050b49a6c_fld2167inst_Slot_inst_get (const xtensa_insnbuf insn) 4378{ 4379 unsigned tie_t = 0; 4380 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4381 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4382 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 4383 return tie_t; 4384} 4385 4386static void 4387Field_dsp340050b49a6c_fld2167inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4388{ 4389 uint32 tie_t; 4390 tie_t = (val << 28) >> 28; 4391 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 4392 tie_t = (val << 27) >> 31; 4393 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4394 tie_t = (val << 23) >> 28; 4395 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4396} 4397 4398static unsigned 4399Field_dsp340050b49a6c_fld2193inst_Slot_inst_get (const xtensa_insnbuf insn) 4400{ 4401 unsigned tie_t = 0; 4402 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4403 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 4404 return tie_t; 4405} 4406 4407static void 4408Field_dsp340050b49a6c_fld2193inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4409{ 4410 uint32 tie_t; 4411 tie_t = (val << 28) >> 28; 4412 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 4413 tie_t = (val << 24) >> 28; 4414 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4415} 4416 4417static unsigned 4418Field_dsp340050b49a6c_fld3662inst_Slot_inst_get (const xtensa_insnbuf insn) 4419{ 4420 unsigned tie_t = 0; 4421 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4422 return tie_t; 4423} 4424 4425static void 4426Field_dsp340050b49a6c_fld3662inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4427{ 4428 uint32 tie_t; 4429 tie_t = (val << 31) >> 31; 4430 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4431} 4432 4433static unsigned 4434Field_dsp340050b49a6c_fld2236inst_Slot_inst_get (const xtensa_insnbuf insn) 4435{ 4436 unsigned tie_t = 0; 4437 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4438 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 4439 return tie_t; 4440} 4441 4442static void 4443Field_dsp340050b49a6c_fld2236inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4444{ 4445 uint32 tie_t; 4446 tie_t = (val << 31) >> 31; 4447 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 4448 tie_t = (val << 27) >> 28; 4449 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4450} 4451 4452static unsigned 4453Field_dsp340050b49a6c_fld2243inst_Slot_inst_get (const xtensa_insnbuf insn) 4454{ 4455 unsigned tie_t = 0; 4456 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4457 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 4458 return tie_t; 4459} 4460 4461static void 4462Field_dsp340050b49a6c_fld2243inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4463{ 4464 uint32 tie_t; 4465 tie_t = (val << 31) >> 31; 4466 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 4467 tie_t = (val << 27) >> 28; 4468 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4469} 4470 4471static unsigned 4472Field_dsp340050b49a6c_fld2182inst_Slot_inst_get (const xtensa_insnbuf insn) 4473{ 4474 unsigned tie_t = 0; 4475 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4476 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4477 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 4478 return tie_t; 4479} 4480 4481static void 4482Field_dsp340050b49a6c_fld2182inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4483{ 4484 uint32 tie_t; 4485 tie_t = (val << 24) >> 24; 4486 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 4487 tie_t = (val << 23) >> 31; 4488 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4489 tie_t = (val << 19) >> 28; 4490 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4491} 4492 4493static unsigned 4494Field_dsp340050b49a6c_fld2183inst_Slot_inst_get (const xtensa_insnbuf insn) 4495{ 4496 unsigned tie_t = 0; 4497 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 4498 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 4499 tie_t = (tie_t << 8) | ((insn[0] << 20) >> 24); 4500 return tie_t; 4501} 4502 4503static void 4504Field_dsp340050b49a6c_fld2183inst_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 4505{ 4506 uint32 tie_t; 4507 tie_t = (val << 24) >> 24; 4508 insn[0] = (insn[0] & ~0xff0) | (tie_t << 4); 4509 tie_t = (val << 23) >> 31; 4510 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 4511 tie_t = (val << 19) >> 28; 4512 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 4513} 4514 4515static unsigned 4516Field_op0_Slot_inst16a_get (const xtensa_insnbuf insn) 4517{ 4518 unsigned tie_t = 0; 4519 tie_t = (tie_t << 4) | ((insn[0] << 28) >> 28); 4520 return tie_t; 4521} 4522 4523static void 4524Field_op0_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 4525{ 4526 uint32 tie_t; 4527 tie_t = (val << 28) >> 28; 4528 insn[0] = (insn[0] & ~0xf) | (tie_t << 0); 4529} 4530 4531static unsigned 4532Field_t_Slot_inst16b_get (const xtensa_insnbuf insn) 4533{ 4534 unsigned tie_t = 0; 4535 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 4536 return tie_t; 4537} 4538 4539static void 4540Field_t_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 4541{ 4542 uint32 tie_t; 4543 tie_t = (val << 28) >> 28; 4544 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 4545} 4546 4547static unsigned 4548Field_r_Slot_inst16b_get (const xtensa_insnbuf insn) 4549{ 4550 unsigned tie_t = 0; 4551 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 4552 return tie_t; 4553} 4554 4555static void 4556Field_r_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 4557{ 4558 uint32 tie_t; 4559 tie_t = (val << 28) >> 28; 4560 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 4561} 4562 4563static unsigned 4564Field_op0_Slot_inst16b_get (const xtensa_insnbuf insn) 4565{ 4566 unsigned tie_t = 0; 4567 tie_t = (tie_t << 4) | ((insn[0] << 28) >> 28); 4568 return tie_t; 4569} 4570 4571static void 4572Field_op0_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 4573{ 4574 uint32 tie_t; 4575 tie_t = (val << 28) >> 28; 4576 insn[0] = (insn[0] & ~0xf) | (tie_t << 0); 4577} 4578 4579static unsigned 4580Field_z_Slot_inst16b_get (const xtensa_insnbuf insn) 4581{ 4582 unsigned tie_t = 0; 4583 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 4584 return tie_t; 4585} 4586 4587static void 4588Field_z_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 4589{ 4590 uint32 tie_t; 4591 tie_t = (val << 31) >> 31; 4592 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 4593} 4594 4595static unsigned 4596Field_i_Slot_inst16b_get (const xtensa_insnbuf insn) 4597{ 4598 unsigned tie_t = 0; 4599 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 4600 return tie_t; 4601} 4602 4603static void 4604Field_i_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 4605{ 4606 uint32 tie_t; 4607 tie_t = (val << 31) >> 31; 4608 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 4609} 4610 4611static unsigned 4612Field_s_Slot_inst16b_get (const xtensa_insnbuf insn) 4613{ 4614 unsigned tie_t = 0; 4615 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 4616 return tie_t; 4617} 4618 4619static void 4620Field_s_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 4621{ 4622 uint32 tie_t; 4623 tie_t = (val << 28) >> 28; 4624 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 4625} 4626 4627static unsigned 4628Field_sae_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4629{ 4630 unsigned tie_t = 0; 4631 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 4632 return tie_t; 4633} 4634 4635static void 4636Field_sae_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4637{ 4638 uint32 tie_t; 4639 tie_t = (val << 27) >> 27; 4640 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 4641} 4642 4643static unsigned 4644Field_op0_s3_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4645{ 4646 unsigned tie_t = 0; 4647 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 4648 return tie_t; 4649} 4650 4651static void 4652Field_op0_s3_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4653{ 4654 uint32 tie_t; 4655 tie_t = (val << 30) >> 30; 4656 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 4657} 4658 4659static unsigned 4660Field_dsp340050b49a6c_fld2260gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4661{ 4662 unsigned tie_t = 0; 4663 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 4664 return tie_t; 4665} 4666 4667static void 4668Field_dsp340050b49a6c_fld2260gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4669{ 4670 uint32 tie_t; 4671 tie_t = (val << 23) >> 23; 4672 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 4673} 4674 4675static unsigned 4676Field_dsp340050b49a6c_fld2258gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4677{ 4678 unsigned tie_t = 0; 4679 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 4680 return tie_t; 4681} 4682 4683static void 4684Field_dsp340050b49a6c_fld2258gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4685{ 4686 uint32 tie_t; 4687 tie_t = (val << 26) >> 26; 4688 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 4689} 4690 4691static unsigned 4692Field_dsp340050b49a6c_fld2282gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4693{ 4694 unsigned tie_t = 0; 4695 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 4696 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 4697 return tie_t; 4698} 4699 4700static void 4701Field_dsp340050b49a6c_fld2282gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4702{ 4703 uint32 tie_t; 4704 tie_t = (val << 28) >> 28; 4705 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 4706 tie_t = (val << 23) >> 27; 4707 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 4708} 4709 4710static unsigned 4711Field_dsp340050b49a6c_fld2281gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4712{ 4713 unsigned tie_t = 0; 4714 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 4715 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 4716 return tie_t; 4717} 4718 4719static void 4720Field_dsp340050b49a6c_fld2281gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4721{ 4722 uint32 tie_t; 4723 tie_t = (val << 28) >> 28; 4724 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 4725 tie_t = (val << 23) >> 27; 4726 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 4727} 4728 4729static unsigned 4730Field_dsp340050b49a6c_fld2266gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4731{ 4732 unsigned tie_t = 0; 4733 tie_t = (tie_t << 14) | ((insn[0] << 13) >> 18); 4734 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 4735 return tie_t; 4736} 4737 4738static void 4739Field_dsp340050b49a6c_fld2266gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4740{ 4741 uint32 tie_t; 4742 tie_t = (val << 31) >> 31; 4743 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 4744 tie_t = (val << 17) >> 18; 4745 insn[0] = (insn[0] & ~0x7ffe0) | (tie_t << 5); 4746} 4747 4748static unsigned 4749Field_dsp340050b49a6c_fld2302_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4750{ 4751 unsigned tie_t = 0; 4752 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 4753 return tie_t; 4754} 4755 4756static void 4757Field_dsp340050b49a6c_fld2302_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4758{ 4759 uint32 tie_t; 4760 tie_t = (val << 30) >> 30; 4761 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 4762} 4763 4764static unsigned 4765Field_dsp340050b49a6c_fld2312gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4766{ 4767 unsigned tie_t = 0; 4768 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 4769 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 4770 return tie_t; 4771} 4772 4773static void 4774Field_dsp340050b49a6c_fld2312gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4775{ 4776 uint32 tie_t; 4777 tie_t = (val << 31) >> 31; 4778 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 4779 tie_t = (val << 26) >> 27; 4780 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 4781} 4782 4783static unsigned 4784Field_dsp340050b49a6c_fld2386_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4785{ 4786 unsigned tie_t = 0; 4787 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 4788 return tie_t; 4789} 4790 4791static void 4792Field_dsp340050b49a6c_fld2386_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4793{ 4794 uint32 tie_t; 4795 tie_t = (val << 29) >> 29; 4796 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 4797} 4798 4799static unsigned 4800Field_dsp340050b49a6c_fld2283gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4801{ 4802 unsigned tie_t = 0; 4803 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 4804 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 4805 return tie_t; 4806} 4807 4808static void 4809Field_dsp340050b49a6c_fld2283gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4810{ 4811 uint32 tie_t; 4812 tie_t = (val << 28) >> 28; 4813 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 4814 tie_t = (val << 23) >> 27; 4815 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 4816} 4817 4818static unsigned 4819Field_dsp340050b49a6c_fld2286gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4820{ 4821 unsigned tie_t = 0; 4822 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 4823 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 4824 return tie_t; 4825} 4826 4827static void 4828Field_dsp340050b49a6c_fld2286gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4829{ 4830 uint32 tie_t; 4831 tie_t = (val << 24) >> 24; 4832 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 4833 tie_t = (val << 19) >> 27; 4834 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 4835} 4836 4837static unsigned 4838Field_dsp340050b49a6c_fld2287gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4839{ 4840 unsigned tie_t = 0; 4841 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 4842 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 4843 return tie_t; 4844} 4845 4846static void 4847Field_dsp340050b49a6c_fld2287gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4848{ 4849 uint32 tie_t; 4850 tie_t = (val << 24) >> 24; 4851 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 4852 tie_t = (val << 19) >> 27; 4853 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 4854} 4855 4856static unsigned 4857Field_dsp340050b49a6c_fld2289gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4858{ 4859 unsigned tie_t = 0; 4860 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 4861 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 4862 return tie_t; 4863} 4864 4865static void 4866Field_dsp340050b49a6c_fld2289gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4867{ 4868 uint32 tie_t; 4869 tie_t = (val << 24) >> 24; 4870 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 4871 tie_t = (val << 19) >> 27; 4872 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 4873} 4874 4875static unsigned 4876Field_dsp340050b49a6c_fld2293gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4877{ 4878 unsigned tie_t = 0; 4879 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 4880 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 4881 return tie_t; 4882} 4883 4884static void 4885Field_dsp340050b49a6c_fld2293gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4886{ 4887 uint32 tie_t; 4888 tie_t = (val << 24) >> 24; 4889 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 4890 tie_t = (val << 19) >> 27; 4891 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 4892} 4893 4894static unsigned 4895Field_dsp340050b49a6c_fld2288gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4896{ 4897 unsigned tie_t = 0; 4898 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 4899 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 4900 return tie_t; 4901} 4902 4903static void 4904Field_dsp340050b49a6c_fld2288gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4905{ 4906 uint32 tie_t; 4907 tie_t = (val << 24) >> 24; 4908 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 4909 tie_t = (val << 19) >> 27; 4910 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 4911} 4912 4913static unsigned 4914Field_dsp340050b49a6c_fld2290gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4915{ 4916 unsigned tie_t = 0; 4917 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 4918 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 4919 return tie_t; 4920} 4921 4922static void 4923Field_dsp340050b49a6c_fld2290gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4924{ 4925 uint32 tie_t; 4926 tie_t = (val << 24) >> 24; 4927 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 4928 tie_t = (val << 19) >> 27; 4929 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 4930} 4931 4932static unsigned 4933Field_dsp340050b49a6c_fld2359gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4934{ 4935 unsigned tie_t = 0; 4936 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 4937 tie_t = (tie_t << 11) | ((insn[0] << 19) >> 21); 4938 return tie_t; 4939} 4940 4941static void 4942Field_dsp340050b49a6c_fld2359gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4943{ 4944 uint32 tie_t; 4945 tie_t = (val << 21) >> 21; 4946 insn[0] = (insn[0] & ~0x1ffc) | (tie_t << 2); 4947 tie_t = (val << 20) >> 31; 4948 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 4949} 4950 4951static unsigned 4952Field_dsp340050b49a6c_fld2384_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4953{ 4954 unsigned tie_t = 0; 4955 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 4956 return tie_t; 4957} 4958 4959static void 4960Field_dsp340050b49a6c_fld2384_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4961{ 4962 uint32 tie_t; 4963 tie_t = (val << 31) >> 31; 4964 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 4965} 4966 4967static unsigned 4968Field_dsp340050b49a6c_fld2361gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4969{ 4970 unsigned tie_t = 0; 4971 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 4972 tie_t = (tie_t << 11) | ((insn[0] << 19) >> 21); 4973 return tie_t; 4974} 4975 4976static void 4977Field_dsp340050b49a6c_fld2361gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4978{ 4979 uint32 tie_t; 4980 tie_t = (val << 21) >> 21; 4981 insn[0] = (insn[0] & ~0x1ffc) | (tie_t << 2); 4982 tie_t = (val << 20) >> 31; 4983 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 4984} 4985 4986static unsigned 4987Field_dsp340050b49a6c_fld2362gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 4988{ 4989 unsigned tie_t = 0; 4990 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 4991 tie_t = (tie_t << 10) | ((insn[0] << 19) >> 22); 4992 return tie_t; 4993} 4994 4995static void 4996Field_dsp340050b49a6c_fld2362gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 4997{ 4998 uint32 tie_t; 4999 tie_t = (val << 22) >> 22; 5000 insn[0] = (insn[0] & ~0x1ff8) | (tie_t << 3); 5001 tie_t = (val << 21) >> 31; 5002 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5003} 5004 5005static unsigned 5006Field_dsp340050b49a6c_fld3663gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5007{ 5008 unsigned tie_t = 0; 5009 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 5010 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 5011 return tie_t; 5012} 5013 5014static void 5015Field_dsp340050b49a6c_fld3663gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5016{ 5017 uint32 tie_t; 5018 tie_t = (val << 31) >> 31; 5019 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 5020 tie_t = (val << 30) >> 31; 5021 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 5022} 5023 5024static unsigned 5025Field_dsp340050b49a6c_fld2364gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5026{ 5027 unsigned tie_t = 0; 5028 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5029 tie_t = (tie_t << 2) | ((insn[0] << 19) >> 30); 5030 tie_t = (tie_t << 7) | ((insn[0] << 22) >> 25); 5031 return tie_t; 5032} 5033 5034static void 5035Field_dsp340050b49a6c_fld2364gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5036{ 5037 uint32 tie_t; 5038 tie_t = (val << 25) >> 25; 5039 insn[0] = (insn[0] & ~0x3f8) | (tie_t << 3); 5040 tie_t = (val << 23) >> 30; 5041 insn[0] = (insn[0] & ~0x1800) | (tie_t << 11); 5042 tie_t = (val << 22) >> 31; 5043 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5044} 5045 5046static unsigned 5047Field_dsp340050b49a6c_fld3664gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5048{ 5049 unsigned tie_t = 0; 5050 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 5051 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 5052 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 5053 return tie_t; 5054} 5055 5056static void 5057Field_dsp340050b49a6c_fld3664gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5058{ 5059 uint32 tie_t; 5060 tie_t = (val << 31) >> 31; 5061 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 5062 tie_t = (val << 30) >> 31; 5063 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 5064 tie_t = (val << 29) >> 31; 5065 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 5066} 5067 5068static unsigned 5069Field_dsp340050b49a6c_fld2366gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5070{ 5071 unsigned tie_t = 0; 5072 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5073 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 5074 tie_t = (tie_t << 7) | ((insn[0] << 22) >> 25); 5075 return tie_t; 5076} 5077 5078static void 5079Field_dsp340050b49a6c_fld2366gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5080{ 5081 uint32 tie_t; 5082 tie_t = (val << 25) >> 25; 5083 insn[0] = (insn[0] & ~0x3f8) | (tie_t << 3); 5084 tie_t = (val << 24) >> 31; 5085 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 5086 tie_t = (val << 23) >> 31; 5087 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5088} 5089 5090static unsigned 5091Field_dsp340050b49a6c_fld3665gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5092{ 5093 unsigned tie_t = 0; 5094 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 5095 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 5096 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 5097 return tie_t; 5098} 5099 5100static void 5101Field_dsp340050b49a6c_fld3665gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5102{ 5103 uint32 tie_t; 5104 tie_t = (val << 31) >> 31; 5105 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 5106 tie_t = (val << 29) >> 30; 5107 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 5108 tie_t = (val << 28) >> 31; 5109 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 5110} 5111 5112static unsigned 5113Field_dsp340050b49a6c_fld2308gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5114{ 5115 unsigned tie_t = 0; 5116 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 5117 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 5118 return tie_t; 5119} 5120 5121static void 5122Field_dsp340050b49a6c_fld2308gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5123{ 5124 uint32 tie_t; 5125 tie_t = (val << 28) >> 28; 5126 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 5127 tie_t = (val << 23) >> 27; 5128 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 5129} 5130 5131static unsigned 5132Field_dsp340050b49a6c_fld2259gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5133{ 5134 unsigned tie_t = 0; 5135 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 5136 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 5137 return tie_t; 5138} 5139 5140static void 5141Field_dsp340050b49a6c_fld2259gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5142{ 5143 uint32 tie_t; 5144 tie_t = (val << 31) >> 31; 5145 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 5146 tie_t = (val << 25) >> 26; 5147 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 5148} 5149 5150static unsigned 5151Field_dsp340050b49a6c_fld2262gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5152{ 5153 unsigned tie_t = 0; 5154 tie_t = (tie_t << 13) | ((insn[0] << 13) >> 19); 5155 return tie_t; 5156} 5157 5158static void 5159Field_dsp340050b49a6c_fld2262gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5160{ 5161 uint32 tie_t; 5162 tie_t = (val << 19) >> 19; 5163 insn[0] = (insn[0] & ~0x7ffc0) | (tie_t << 6); 5164} 5165 5166static unsigned 5167Field_dsp340050b49a6c_fld2284gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5168{ 5169 unsigned tie_t = 0; 5170 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 5171 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 5172 return tie_t; 5173} 5174 5175static void 5176Field_dsp340050b49a6c_fld2284gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5177{ 5178 uint32 tie_t; 5179 tie_t = (val << 24) >> 24; 5180 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 5181 tie_t = (val << 19) >> 27; 5182 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 5183} 5184 5185static unsigned 5186Field_dsp340050b49a6c_fld2275gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5187{ 5188 unsigned tie_t = 0; 5189 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 5190 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 5191 return tie_t; 5192} 5193 5194static void 5195Field_dsp340050b49a6c_fld2275gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5196{ 5197 uint32 tie_t; 5198 tie_t = (val << 30) >> 30; 5199 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 5200 tie_t = (val << 25) >> 27; 5201 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 5202} 5203 5204static unsigned 5205Field_dsp340050b49a6c_fld2354gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5206{ 5207 unsigned tie_t = 0; 5208 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5209 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 5210 return tie_t; 5211} 5212 5213static void 5214Field_dsp340050b49a6c_fld2354gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5215{ 5216 uint32 tie_t; 5217 tie_t = (val << 24) >> 24; 5218 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 5219 tie_t = (val << 23) >> 31; 5220 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5221} 5222 5223static unsigned 5224Field_dsp340050b49a6c_fld2333gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5225{ 5226 unsigned tie_t = 0; 5227 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5228 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5229 return tie_t; 5230} 5231 5232static void 5233Field_dsp340050b49a6c_fld2333gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5234{ 5235 uint32 tie_t; 5236 tie_t = (val << 28) >> 28; 5237 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5238 tie_t = (val << 27) >> 31; 5239 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5240} 5241 5242static unsigned 5243Field_dsp340050b49a6c_fld2310gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5244{ 5245 unsigned tie_t = 0; 5246 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 5247 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 5248 return tie_t; 5249} 5250 5251static void 5252Field_dsp340050b49a6c_fld2310gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5253{ 5254 uint32 tie_t; 5255 tie_t = (val << 30) >> 30; 5256 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 5257 tie_t = (val << 25) >> 27; 5258 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 5259} 5260 5261static unsigned 5262Field_dsp340050b49a6c_fld3667gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5263{ 5264 unsigned tie_t = 0; 5265 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 5266 return tie_t; 5267} 5268 5269static void 5270Field_dsp340050b49a6c_fld3667gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5271{ 5272 uint32 tie_t; 5273 tie_t = (val << 30) >> 30; 5274 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 5275} 5276 5277static unsigned 5278Field_dsp340050b49a6c_fld2357gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5279{ 5280 unsigned tie_t = 0; 5281 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5282 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 5283 return tie_t; 5284} 5285 5286static void 5287Field_dsp340050b49a6c_fld2357gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5288{ 5289 uint32 tie_t; 5290 tie_t = (val << 24) >> 24; 5291 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 5292 tie_t = (val << 23) >> 31; 5293 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5294} 5295 5296static unsigned 5297Field_dsp340050b49a6c_fld2376gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5298{ 5299 unsigned tie_t = 0; 5300 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5301 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5302 tie_t = (tie_t << 2) | ((insn[0] << 23) >> 30); 5303 return tie_t; 5304} 5305 5306static void 5307Field_dsp340050b49a6c_fld2376gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5308{ 5309 uint32 tie_t; 5310 tie_t = (val << 30) >> 30; 5311 insn[0] = (insn[0] & ~0x180) | (tie_t << 7); 5312 tie_t = (val << 26) >> 28; 5313 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5314 tie_t = (val << 25) >> 31; 5315 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5316} 5317 5318static unsigned 5319Field_dsp340050b49a6c_fld2313_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5320{ 5321 unsigned tie_t = 0; 5322 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 5323 return tie_t; 5324} 5325 5326static void 5327Field_dsp340050b49a6c_fld2313_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5328{ 5329 uint32 tie_t; 5330 tie_t = (val << 31) >> 31; 5331 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 5332} 5333 5334static unsigned 5335Field_dsp340050b49a6c_fld2343gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5336{ 5337 unsigned tie_t = 0; 5338 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5339 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5340 return tie_t; 5341} 5342 5343static void 5344Field_dsp340050b49a6c_fld2343gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5345{ 5346 uint32 tie_t; 5347 tie_t = (val << 28) >> 28; 5348 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5349 tie_t = (val << 27) >> 31; 5350 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5351} 5352 5353static unsigned 5354Field_dsp340050b49a6c_fld2342gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5355{ 5356 unsigned tie_t = 0; 5357 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5358 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5359 return tie_t; 5360} 5361 5362static void 5363Field_dsp340050b49a6c_fld2342gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5364{ 5365 uint32 tie_t; 5366 tie_t = (val << 28) >> 28; 5367 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5368 tie_t = (val << 27) >> 31; 5369 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5370} 5371 5372static unsigned 5373Field_dsp340050b49a6c_fld2344gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5374{ 5375 unsigned tie_t = 0; 5376 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5377 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5378 return tie_t; 5379} 5380 5381static void 5382Field_dsp340050b49a6c_fld2344gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5383{ 5384 uint32 tie_t; 5385 tie_t = (val << 28) >> 28; 5386 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5387 tie_t = (val << 27) >> 31; 5388 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5389} 5390 5391static unsigned 5392Field_dsp340050b49a6c_fld2345gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5393{ 5394 unsigned tie_t = 0; 5395 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5396 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5397 return tie_t; 5398} 5399 5400static void 5401Field_dsp340050b49a6c_fld2345gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5402{ 5403 uint32 tie_t; 5404 tie_t = (val << 28) >> 28; 5405 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5406 tie_t = (val << 27) >> 31; 5407 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5408} 5409 5410static unsigned 5411Field_dsp340050b49a6c_fld2346gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5412{ 5413 unsigned tie_t = 0; 5414 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5415 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5416 return tie_t; 5417} 5418 5419static void 5420Field_dsp340050b49a6c_fld2346gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5421{ 5422 uint32 tie_t; 5423 tie_t = (val << 28) >> 28; 5424 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5425 tie_t = (val << 27) >> 31; 5426 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5427} 5428 5429static unsigned 5430Field_dsp340050b49a6c_fld2373gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5431{ 5432 unsigned tie_t = 0; 5433 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5434 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5435 return tie_t; 5436} 5437 5438static void 5439Field_dsp340050b49a6c_fld2373gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5440{ 5441 uint32 tie_t; 5442 tie_t = (val << 28) >> 28; 5443 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5444 tie_t = (val << 27) >> 31; 5445 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5446} 5447 5448static unsigned 5449Field_dsp340050b49a6c_fld2374gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5450{ 5451 unsigned tie_t = 0; 5452 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5453 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5454 return tie_t; 5455} 5456 5457static void 5458Field_dsp340050b49a6c_fld2374gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5459{ 5460 uint32 tie_t; 5461 tie_t = (val << 28) >> 28; 5462 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5463 tie_t = (val << 27) >> 31; 5464 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5465} 5466 5467static unsigned 5468Field_dsp340050b49a6c_fld2375gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5469{ 5470 unsigned tie_t = 0; 5471 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5472 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5473 return tie_t; 5474} 5475 5476static void 5477Field_dsp340050b49a6c_fld2375gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5478{ 5479 uint32 tie_t; 5480 tie_t = (val << 28) >> 28; 5481 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5482 tie_t = (val << 27) >> 31; 5483 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5484} 5485 5486static unsigned 5487Field_dsp340050b49a6c_fld2335gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5488{ 5489 unsigned tie_t = 0; 5490 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5491 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5492 return tie_t; 5493} 5494 5495static void 5496Field_dsp340050b49a6c_fld2335gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5497{ 5498 uint32 tie_t; 5499 tie_t = (val << 28) >> 28; 5500 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5501 tie_t = (val << 27) >> 31; 5502 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5503} 5504 5505static unsigned 5506Field_dsp340050b49a6c_fld2339gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5507{ 5508 unsigned tie_t = 0; 5509 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5510 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5511 return tie_t; 5512} 5513 5514static void 5515Field_dsp340050b49a6c_fld2339gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5516{ 5517 uint32 tie_t; 5518 tie_t = (val << 28) >> 28; 5519 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5520 tie_t = (val << 27) >> 31; 5521 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5522} 5523 5524static unsigned 5525Field_dsp340050b49a6c_fld2334gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5526{ 5527 unsigned tie_t = 0; 5528 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5529 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5530 return tie_t; 5531} 5532 5533static void 5534Field_dsp340050b49a6c_fld2334gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5535{ 5536 uint32 tie_t; 5537 tie_t = (val << 28) >> 28; 5538 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5539 tie_t = (val << 27) >> 31; 5540 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5541} 5542 5543static unsigned 5544Field_dsp340050b49a6c_fld2336gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5545{ 5546 unsigned tie_t = 0; 5547 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5548 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5549 return tie_t; 5550} 5551 5552static void 5553Field_dsp340050b49a6c_fld2336gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5554{ 5555 uint32 tie_t; 5556 tie_t = (val << 28) >> 28; 5557 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5558 tie_t = (val << 27) >> 31; 5559 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5560} 5561 5562static unsigned 5563Field_dsp340050b49a6c_fld2337gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5564{ 5565 unsigned tie_t = 0; 5566 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5567 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5568 return tie_t; 5569} 5570 5571static void 5572Field_dsp340050b49a6c_fld2337gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5573{ 5574 uint32 tie_t; 5575 tie_t = (val << 28) >> 28; 5576 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5577 tie_t = (val << 27) >> 31; 5578 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5579} 5580 5581static unsigned 5582Field_dsp340050b49a6c_fld2338gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5583{ 5584 unsigned tie_t = 0; 5585 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5586 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5587 return tie_t; 5588} 5589 5590static void 5591Field_dsp340050b49a6c_fld2338gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5592{ 5593 uint32 tie_t; 5594 tie_t = (val << 28) >> 28; 5595 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5596 tie_t = (val << 27) >> 31; 5597 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5598} 5599 5600static unsigned 5601Field_dsp340050b49a6c_fld2340gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5602{ 5603 unsigned tie_t = 0; 5604 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5605 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5606 return tie_t; 5607} 5608 5609static void 5610Field_dsp340050b49a6c_fld2340gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5611{ 5612 uint32 tie_t; 5613 tie_t = (val << 28) >> 28; 5614 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5615 tie_t = (val << 27) >> 31; 5616 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5617} 5618 5619static unsigned 5620Field_dsp340050b49a6c_fld2341gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5621{ 5622 unsigned tie_t = 0; 5623 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5624 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 5625 return tie_t; 5626} 5627 5628static void 5629Field_dsp340050b49a6c_fld2341gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5630{ 5631 uint32 tie_t; 5632 tie_t = (val << 28) >> 28; 5633 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 5634 tie_t = (val << 27) >> 31; 5635 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5636} 5637 5638static unsigned 5639Field_dsp340050b49a6c_fld2369gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5640{ 5641 unsigned tie_t = 0; 5642 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5643 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 5644 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 5645 return tie_t; 5646} 5647 5648static void 5649Field_dsp340050b49a6c_fld2369gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5650{ 5651 uint32 tie_t; 5652 tie_t = (val << 29) >> 29; 5653 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 5654 tie_t = (val << 28) >> 31; 5655 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 5656 tie_t = (val << 27) >> 31; 5657 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5658} 5659 5660static unsigned 5661Field_dsp340050b49a6c_fld3668gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5662{ 5663 unsigned tie_t = 0; 5664 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 5665 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 5666 return tie_t; 5667} 5668 5669static void 5670Field_dsp340050b49a6c_fld3668gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5671{ 5672 uint32 tie_t; 5673 tie_t = (val << 31) >> 31; 5674 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 5675 tie_t = (val << 28) >> 29; 5676 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 5677} 5678 5679static unsigned 5680Field_dsp340050b49a6c_fld2280gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5681{ 5682 unsigned tie_t = 0; 5683 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 5684 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 5685 return tie_t; 5686} 5687 5688static void 5689Field_dsp340050b49a6c_fld2280gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5690{ 5691 uint32 tie_t; 5692 tie_t = (val << 29) >> 29; 5693 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 5694 tie_t = (val << 24) >> 27; 5695 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 5696} 5697 5698static unsigned 5699Field_dsp340050b49a6c_fld2309gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5700{ 5701 unsigned tie_t = 0; 5702 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 5703 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 5704 return tie_t; 5705} 5706 5707static void 5708Field_dsp340050b49a6c_fld2309gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5709{ 5710 uint32 tie_t; 5711 tie_t = (val << 28) >> 28; 5712 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 5713 tie_t = (val << 23) >> 27; 5714 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 5715} 5716 5717static unsigned 5718Field_dsp340050b49a6c_fld2261gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5719{ 5720 unsigned tie_t = 0; 5721 tie_t = (tie_t << 12) | ((insn[0] << 13) >> 20); 5722 return tie_t; 5723} 5724 5725static void 5726Field_dsp340050b49a6c_fld2261gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5727{ 5728 uint32 tie_t; 5729 tie_t = (val << 20) >> 20; 5730 insn[0] = (insn[0] & ~0x7ff80) | (tie_t << 7); 5731} 5732 5733static unsigned 5734Field_dsp340050b49a6c_fld2321gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5735{ 5736 unsigned tie_t = 0; 5737 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5738 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 5739 return tie_t; 5740} 5741 5742static void 5743Field_dsp340050b49a6c_fld2321gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5744{ 5745 uint32 tie_t; 5746 tie_t = (val << 28) >> 28; 5747 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 5748 tie_t = (val << 27) >> 31; 5749 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5750} 5751 5752static unsigned 5753Field_dsp340050b49a6c_fld2322gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5754{ 5755 unsigned tie_t = 0; 5756 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5757 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 5758 return tie_t; 5759} 5760 5761static void 5762Field_dsp340050b49a6c_fld2322gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5763{ 5764 uint32 tie_t; 5765 tie_t = (val << 28) >> 28; 5766 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 5767 tie_t = (val << 27) >> 31; 5768 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5769} 5770 5771static unsigned 5772Field_dsp340050b49a6c_fld2355gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5773{ 5774 unsigned tie_t = 0; 5775 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5776 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 5777 return tie_t; 5778} 5779 5780static void 5781Field_dsp340050b49a6c_fld2355gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5782{ 5783 uint32 tie_t; 5784 tie_t = (val << 24) >> 24; 5785 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 5786 tie_t = (val << 23) >> 31; 5787 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5788} 5789 5790static unsigned 5791Field_dsp340050b49a6c_fld2324gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5792{ 5793 unsigned tie_t = 0; 5794 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5795 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 5796 return tie_t; 5797} 5798 5799static void 5800Field_dsp340050b49a6c_fld2324gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5801{ 5802 uint32 tie_t; 5803 tie_t = (val << 28) >> 28; 5804 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 5805 tie_t = (val << 27) >> 31; 5806 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5807} 5808 5809static unsigned 5810Field_dsp340050b49a6c_fld2372gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5811{ 5812 unsigned tie_t = 0; 5813 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5814 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 5815 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 5816 return tie_t; 5817} 5818 5819static void 5820Field_dsp340050b49a6c_fld2372gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5821{ 5822 uint32 tie_t; 5823 tie_t = (val << 30) >> 30; 5824 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 5825 tie_t = (val << 29) >> 31; 5826 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 5827 tie_t = (val << 28) >> 31; 5828 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5829} 5830 5831static unsigned 5832Field_dsp340050b49a6c_fld3669gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5833{ 5834 unsigned tie_t = 0; 5835 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 5836 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 5837 return tie_t; 5838} 5839 5840static void 5841Field_dsp340050b49a6c_fld3669gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5842{ 5843 uint32 tie_t; 5844 tie_t = (val << 28) >> 28; 5845 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 5846 tie_t = (val << 27) >> 31; 5847 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 5848} 5849 5850static unsigned 5851Field_dsp340050b49a6c_fld2263gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5852{ 5853 unsigned tie_t = 0; 5854 tie_t = (tie_t << 17) | ((insn[0] << 13) >> 15); 5855 return tie_t; 5856} 5857 5858static void 5859Field_dsp340050b49a6c_fld2263gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5860{ 5861 uint32 tie_t; 5862 tie_t = (val << 15) >> 15; 5863 insn[0] = (insn[0] & ~0x7fffc) | (tie_t << 2); 5864} 5865 5866static unsigned 5867Field_dsp340050b49a6c_fld2044_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5868{ 5869 unsigned tie_t = 0; 5870 tie_t = (tie_t << 5) | ((insn[0] << 25) >> 27); 5871 return tie_t; 5872} 5873 5874static void 5875Field_dsp340050b49a6c_fld2044_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5876{ 5877 uint32 tie_t; 5878 tie_t = (val << 27) >> 27; 5879 insn[0] = (insn[0] & ~0x7c) | (tie_t << 2); 5880} 5881 5882static unsigned 5883Field_dsp340050b49a6c_fld2264gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5884{ 5885 unsigned tie_t = 0; 5886 tie_t = (tie_t << 14) | ((insn[0] << 13) >> 18); 5887 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 5888 return tie_t; 5889} 5890 5891static void 5892Field_dsp340050b49a6c_fld2264gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5893{ 5894 uint32 tie_t; 5895 tie_t = (val << 31) >> 31; 5896 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 5897 tie_t = (val << 17) >> 18; 5898 insn[0] = (insn[0] & ~0x7ffe0) | (tie_t << 5); 5899} 5900 5901static unsigned 5902Field_dsp340050b49a6c_fld2368gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5903{ 5904 unsigned tie_t = 0; 5905 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 5906 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 5907 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 5908 return tie_t; 5909} 5910 5911static void 5912Field_dsp340050b49a6c_fld2368gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5913{ 5914 uint32 tie_t; 5915 tie_t = (val << 29) >> 29; 5916 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 5917 tie_t = (val << 27) >> 30; 5918 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 5919 tie_t = (val << 26) >> 31; 5920 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 5921} 5922 5923static unsigned 5924Field_dsp340050b49a6c_fld3670gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5925{ 5926 unsigned tie_t = 0; 5927 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 5928 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 5929 return tie_t; 5930} 5931 5932static void 5933Field_dsp340050b49a6c_fld3670gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5934{ 5935 uint32 tie_t; 5936 tie_t = (val << 31) >> 31; 5937 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 5938 tie_t = (val << 29) >> 30; 5939 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 5940} 5941 5942static unsigned 5943Field_dsp340050b49a6c_fld2291gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5944{ 5945 unsigned tie_t = 0; 5946 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 5947 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 5948 return tie_t; 5949} 5950 5951static void 5952Field_dsp340050b49a6c_fld2291gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5953{ 5954 uint32 tie_t; 5955 tie_t = (val << 24) >> 24; 5956 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 5957 tie_t = (val << 19) >> 27; 5958 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 5959} 5960 5961static unsigned 5962Field_dsp340050b49a6c_fld2292gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5963{ 5964 unsigned tie_t = 0; 5965 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 5966 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 5967 return tie_t; 5968} 5969 5970static void 5971Field_dsp340050b49a6c_fld2292gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5972{ 5973 uint32 tie_t; 5974 tie_t = (val << 24) >> 24; 5975 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 5976 tie_t = (val << 19) >> 27; 5977 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 5978} 5979 5980static unsigned 5981Field_dsp340050b49a6c_fld2294gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 5982{ 5983 unsigned tie_t = 0; 5984 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 5985 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 5986 return tie_t; 5987} 5988 5989static void 5990Field_dsp340050b49a6c_fld2294gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 5991{ 5992 uint32 tie_t; 5993 tie_t = (val << 24) >> 24; 5994 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 5995 tie_t = (val << 19) >> 27; 5996 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 5997} 5998 5999static unsigned 6000Field_dsp340050b49a6c_fld2295gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6001{ 6002 unsigned tie_t = 0; 6003 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 6004 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 6005 return tie_t; 6006} 6007 6008static void 6009Field_dsp340050b49a6c_fld2295gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6010{ 6011 uint32 tie_t; 6012 tie_t = (val << 24) >> 24; 6013 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 6014 tie_t = (val << 19) >> 27; 6015 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 6016} 6017 6018static unsigned 6019Field_dsp340050b49a6c_fld2297gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6020{ 6021 unsigned tie_t = 0; 6022 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 6023 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 6024 return tie_t; 6025} 6026 6027static void 6028Field_dsp340050b49a6c_fld2297gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6029{ 6030 uint32 tie_t; 6031 tie_t = (val << 24) >> 24; 6032 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 6033 tie_t = (val << 19) >> 27; 6034 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 6035} 6036 6037static unsigned 6038Field_dsp340050b49a6c_fld2296gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6039{ 6040 unsigned tie_t = 0; 6041 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 6042 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 6043 return tie_t; 6044} 6045 6046static void 6047Field_dsp340050b49a6c_fld2296gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6048{ 6049 uint32 tie_t; 6050 tie_t = (val << 24) >> 24; 6051 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 6052 tie_t = (val << 19) >> 27; 6053 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 6054} 6055 6056static unsigned 6057Field_dsp340050b49a6c_fld2301gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6058{ 6059 unsigned tie_t = 0; 6060 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 6061 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 6062 return tie_t; 6063} 6064 6065static void 6066Field_dsp340050b49a6c_fld2301gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6067{ 6068 uint32 tie_t; 6069 tie_t = (val << 30) >> 30; 6070 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 6071 tie_t = (val << 25) >> 27; 6072 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 6073} 6074 6075static unsigned 6076Field_dsp340050b49a6c_fld2272_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6077{ 6078 unsigned tie_t = 0; 6079 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 6080 return tie_t; 6081} 6082 6083static void 6084Field_dsp340050b49a6c_fld2272_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6085{ 6086 uint32 tie_t; 6087 tie_t = (val << 31) >> 31; 6088 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 6089} 6090 6091static unsigned 6092Field_dsp340050b49a6c_fld2277gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6093{ 6094 unsigned tie_t = 0; 6095 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 6096 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 6097 return tie_t; 6098} 6099 6100static void 6101Field_dsp340050b49a6c_fld2277gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6102{ 6103 uint32 tie_t; 6104 tie_t = (val << 29) >> 29; 6105 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 6106 tie_t = (val << 24) >> 27; 6107 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 6108} 6109 6110static unsigned 6111Field_dsp340050b49a6c_fld2279gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6112{ 6113 unsigned tie_t = 0; 6114 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 6115 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 6116 return tie_t; 6117} 6118 6119static void 6120Field_dsp340050b49a6c_fld2279gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6121{ 6122 uint32 tie_t; 6123 tie_t = (val << 29) >> 29; 6124 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 6125 tie_t = (val << 24) >> 27; 6126 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 6127} 6128 6129static unsigned 6130Field_dsp340050b49a6c_fld2278gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6131{ 6132 unsigned tie_t = 0; 6133 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 6134 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 6135 return tie_t; 6136} 6137 6138static void 6139Field_dsp340050b49a6c_fld2278gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6140{ 6141 uint32 tie_t; 6142 tie_t = (val << 29) >> 29; 6143 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 6144 tie_t = (val << 24) >> 27; 6145 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 6146} 6147 6148static unsigned 6149Field_dsp340050b49a6c_fld2267gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6150{ 6151 unsigned tie_t = 0; 6152 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 6153 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 6154 return tie_t; 6155} 6156 6157static void 6158Field_dsp340050b49a6c_fld2267gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6159{ 6160 uint32 tie_t; 6161 tie_t = (val << 29) >> 29; 6162 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 6163 tie_t = (val << 20) >> 23; 6164 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 6165} 6166 6167static unsigned 6168Field_dsp340050b49a6c_fld2268gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6169{ 6170 unsigned tie_t = 0; 6171 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 6172 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 6173 return tie_t; 6174} 6175 6176static void 6177Field_dsp340050b49a6c_fld2268gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6178{ 6179 uint32 tie_t; 6180 tie_t = (val << 29) >> 29; 6181 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 6182 tie_t = (val << 20) >> 23; 6183 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 6184} 6185 6186static unsigned 6187Field_dsp340050b49a6c_fld2269gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6188{ 6189 unsigned tie_t = 0; 6190 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 6191 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 6192 return tie_t; 6193} 6194 6195static void 6196Field_dsp340050b49a6c_fld2269gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6197{ 6198 uint32 tie_t; 6199 tie_t = (val << 29) >> 29; 6200 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 6201 tie_t = (val << 20) >> 23; 6202 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 6203} 6204 6205static unsigned 6206Field_dsp340050b49a6c_fld2271gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6207{ 6208 unsigned tie_t = 0; 6209 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 6210 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 6211 tie_t = (tie_t << 1) | ((insn[0] << 28) >> 31); 6212 return tie_t; 6213} 6214 6215static void 6216Field_dsp340050b49a6c_fld2271gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6217{ 6218 uint32 tie_t; 6219 tie_t = (val << 31) >> 31; 6220 insn[0] = (insn[0] & ~0x8) | (tie_t << 3); 6221 tie_t = (val << 30) >> 31; 6222 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 6223 tie_t = (val << 21) >> 23; 6224 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 6225} 6226 6227static unsigned 6228Field_dsp340050b49a6c_fld2305_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6229{ 6230 unsigned tie_t = 0; 6231 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 6232 return tie_t; 6233} 6234 6235static void 6236Field_dsp340050b49a6c_fld2305_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6237{ 6238 uint32 tie_t; 6239 tie_t = (val << 31) >> 31; 6240 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 6241} 6242 6243static unsigned 6244Field_dsp340050b49a6c_fld2270gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6245{ 6246 unsigned tie_t = 0; 6247 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 6248 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 6249 return tie_t; 6250} 6251 6252static void 6253Field_dsp340050b49a6c_fld2270gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6254{ 6255 uint32 tie_t; 6256 tie_t = (val << 29) >> 29; 6257 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 6258 tie_t = (val << 20) >> 23; 6259 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 6260} 6261 6262static unsigned 6263Field_dsp340050b49a6c_fld2273gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6264{ 6265 unsigned tie_t = 0; 6266 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 6267 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 6268 tie_t = (tie_t << 1) | ((insn[0] << 28) >> 31); 6269 return tie_t; 6270} 6271 6272static void 6273Field_dsp340050b49a6c_fld2273gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6274{ 6275 uint32 tie_t; 6276 tie_t = (val << 31) >> 31; 6277 insn[0] = (insn[0] & ~0x8) | (tie_t << 3); 6278 tie_t = (val << 30) >> 31; 6279 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 6280 tie_t = (val << 21) >> 23; 6281 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 6282} 6283 6284static unsigned 6285Field_dsp340050b49a6c_fld2298gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6286{ 6287 unsigned tie_t = 0; 6288 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 6289 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 6290 return tie_t; 6291} 6292 6293static void 6294Field_dsp340050b49a6c_fld2298gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6295{ 6296 uint32 tie_t; 6297 tie_t = (val << 24) >> 24; 6298 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 6299 tie_t = (val << 19) >> 27; 6300 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 6301} 6302 6303static unsigned 6304Field_dsp340050b49a6c_fld2299gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6305{ 6306 unsigned tie_t = 0; 6307 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 6308 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 6309 return tie_t; 6310} 6311 6312static void 6313Field_dsp340050b49a6c_fld2299gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6314{ 6315 uint32 tie_t; 6316 tie_t = (val << 24) >> 24; 6317 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 6318 tie_t = (val << 19) >> 27; 6319 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 6320} 6321 6322static unsigned 6323Field_dsp340050b49a6c_fld2300gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6324{ 6325 unsigned tie_t = 0; 6326 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 6327 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 6328 return tie_t; 6329} 6330 6331static void 6332Field_dsp340050b49a6c_fld2300gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6333{ 6334 uint32 tie_t; 6335 tie_t = (val << 24) >> 24; 6336 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 6337 tie_t = (val << 19) >> 27; 6338 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 6339} 6340 6341static unsigned 6342Field_dsp340050b49a6c_fld2303gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6343{ 6344 unsigned tie_t = 0; 6345 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 6346 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 6347 return tie_t; 6348} 6349 6350static void 6351Field_dsp340050b49a6c_fld2303gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6352{ 6353 uint32 tie_t; 6354 tie_t = (val << 30) >> 30; 6355 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 6356 tie_t = (val << 25) >> 27; 6357 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 6358} 6359 6360static unsigned 6361Field_dsp340050b49a6c_fld3671gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6362{ 6363 unsigned tie_t = 0; 6364 tie_t = (tie_t << 5) | ((insn[0] << 22) >> 27); 6365 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 6366 return tie_t; 6367} 6368 6369static void 6370Field_dsp340050b49a6c_fld3671gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6371{ 6372 uint32 tie_t; 6373 tie_t = (val << 31) >> 31; 6374 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 6375 tie_t = (val << 26) >> 27; 6376 insn[0] = (insn[0] & ~0x3e0) | (tie_t << 5); 6377} 6378 6379static unsigned 6380Field_dsp340050b49a6c_fld2379gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6381{ 6382 unsigned tie_t = 0; 6383 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6384 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 6385 tie_t = (tie_t << 1) | ((insn[0] << 23) >> 31); 6386 return tie_t; 6387} 6388 6389static void 6390Field_dsp340050b49a6c_fld2379gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6391{ 6392 uint32 tie_t; 6393 tie_t = (val << 31) >> 31; 6394 insn[0] = (insn[0] & ~0x100) | (tie_t << 8); 6395 tie_t = (val << 27) >> 28; 6396 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 6397 tie_t = (val << 26) >> 31; 6398 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6399} 6400 6401static unsigned 6402Field_dsp340050b49a6c_fld3673gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6403{ 6404 unsigned tie_t = 0; 6405 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 6406 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 6407 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 6408 return tie_t; 6409} 6410 6411static void 6412Field_dsp340050b49a6c_fld3673gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6413{ 6414 uint32 tie_t; 6415 tie_t = (val << 31) >> 31; 6416 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 6417 tie_t = (val << 29) >> 30; 6418 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 6419 tie_t = (val << 28) >> 31; 6420 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 6421} 6422 6423static unsigned 6424Field_dsp340050b49a6c_fld2274gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6425{ 6426 unsigned tie_t = 0; 6427 tie_t = (tie_t << 8) | ((insn[0] << 13) >> 24); 6428 return tie_t; 6429} 6430 6431static void 6432Field_dsp340050b49a6c_fld2274gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6433{ 6434 uint32 tie_t; 6435 tie_t = (val << 24) >> 24; 6436 insn[0] = (insn[0] & ~0x7f800) | (tie_t << 11); 6437} 6438 6439static unsigned 6440Field_dsp340050b49a6c_fld2056_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6441{ 6442 unsigned tie_t = 0; 6443 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 6444 return tie_t; 6445} 6446 6447static void 6448Field_dsp340050b49a6c_fld2056_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6449{ 6450 uint32 tie_t; 6451 tie_t = (val << 29) >> 29; 6452 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 6453} 6454 6455static unsigned 6456Field_dsp340050b49a6c_fld2306gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6457{ 6458 unsigned tie_t = 0; 6459 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 6460 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 6461 return tie_t; 6462} 6463 6464static void 6465Field_dsp340050b49a6c_fld2306gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6466{ 6467 uint32 tie_t; 6468 tie_t = (val << 29) >> 29; 6469 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 6470 tie_t = (val << 24) >> 27; 6471 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 6472} 6473 6474static unsigned 6475Field_dsp340050b49a6c_fld2304gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6476{ 6477 unsigned tie_t = 0; 6478 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 6479 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 6480 return tie_t; 6481} 6482 6483static void 6484Field_dsp340050b49a6c_fld2304gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6485{ 6486 uint32 tie_t; 6487 tie_t = (val << 31) >> 31; 6488 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 6489 tie_t = (val << 26) >> 27; 6490 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 6491} 6492 6493static unsigned 6494Field_dsp340050b49a6c_fld3674gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6495{ 6496 unsigned tie_t = 0; 6497 tie_t = (tie_t << 5) | ((insn[0] << 22) >> 27); 6498 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 6499 return tie_t; 6500} 6501 6502static void 6503Field_dsp340050b49a6c_fld3674gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6504{ 6505 uint32 tie_t; 6506 tie_t = (val << 30) >> 30; 6507 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 6508 tie_t = (val << 25) >> 27; 6509 insn[0] = (insn[0] & ~0x3e0) | (tie_t << 5); 6510} 6511 6512static unsigned 6513Field_dsp340050b49a6c_fld2353gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6514{ 6515 unsigned tie_t = 0; 6516 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6517 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 6518 return tie_t; 6519} 6520 6521static void 6522Field_dsp340050b49a6c_fld2353gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6523{ 6524 uint32 tie_t; 6525 tie_t = (val << 24) >> 24; 6526 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 6527 tie_t = (val << 23) >> 31; 6528 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6529} 6530 6531static unsigned 6532Field_dsp340050b49a6c_fld2371gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6533{ 6534 unsigned tie_t = 0; 6535 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6536 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 6537 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 6538 return tie_t; 6539} 6540 6541static void 6542Field_dsp340050b49a6c_fld2371gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6543{ 6544 uint32 tie_t; 6545 tie_t = (val << 30) >> 30; 6546 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 6547 tie_t = (val << 29) >> 31; 6548 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 6549 tie_t = (val << 28) >> 31; 6550 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6551} 6552 6553static unsigned 6554Field_dsp340050b49a6c_fld3675gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6555{ 6556 unsigned tie_t = 0; 6557 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 6558 return tie_t; 6559} 6560 6561static void 6562Field_dsp340050b49a6c_fld3675gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6563{ 6564 uint32 tie_t; 6565 tie_t = (val << 29) >> 29; 6566 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 6567} 6568 6569static unsigned 6570Field_dsp340050b49a6c_fld2314gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6571{ 6572 unsigned tie_t = 0; 6573 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6574 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 6575 return tie_t; 6576} 6577 6578static void 6579Field_dsp340050b49a6c_fld2314gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6580{ 6581 uint32 tie_t; 6582 tie_t = (val << 28) >> 28; 6583 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 6584 tie_t = (val << 27) >> 31; 6585 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6586} 6587 6588static unsigned 6589Field_dsp340050b49a6c_fld2316gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6590{ 6591 unsigned tie_t = 0; 6592 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6593 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 6594 return tie_t; 6595} 6596 6597static void 6598Field_dsp340050b49a6c_fld2316gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6599{ 6600 uint32 tie_t; 6601 tie_t = (val << 28) >> 28; 6602 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 6603 tie_t = (val << 27) >> 31; 6604 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6605} 6606 6607static unsigned 6608Field_dsp340050b49a6c_fld2317gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6609{ 6610 unsigned tie_t = 0; 6611 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6612 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 6613 return tie_t; 6614} 6615 6616static void 6617Field_dsp340050b49a6c_fld2317gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6618{ 6619 uint32 tie_t; 6620 tie_t = (val << 28) >> 28; 6621 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 6622 tie_t = (val << 27) >> 31; 6623 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6624} 6625 6626static unsigned 6627Field_dsp340050b49a6c_fld2319gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6628{ 6629 unsigned tie_t = 0; 6630 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6631 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 6632 return tie_t; 6633} 6634 6635static void 6636Field_dsp340050b49a6c_fld2319gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6637{ 6638 uint32 tie_t; 6639 tie_t = (val << 28) >> 28; 6640 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 6641 tie_t = (val << 27) >> 31; 6642 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6643} 6644 6645static unsigned 6646Field_dsp340050b49a6c_fld2378gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6647{ 6648 unsigned tie_t = 0; 6649 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6650 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 6651 tie_t = (tie_t << 2) | ((insn[0] << 23) >> 30); 6652 return tie_t; 6653} 6654 6655static void 6656Field_dsp340050b49a6c_fld2378gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6657{ 6658 uint32 tie_t; 6659 tie_t = (val << 30) >> 30; 6660 insn[0] = (insn[0] & ~0x180) | (tie_t << 7); 6661 tie_t = (val << 26) >> 28; 6662 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 6663 tie_t = (val << 25) >> 31; 6664 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6665} 6666 6667static unsigned 6668Field_dsp340050b49a6c_fld3676gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6669{ 6670 unsigned tie_t = 0; 6671 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 6672 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 6673 return tie_t; 6674} 6675 6676static void 6677Field_dsp340050b49a6c_fld3676gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6678{ 6679 uint32 tie_t; 6680 tie_t = (val << 31) >> 31; 6681 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 6682 tie_t = (val << 30) >> 31; 6683 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 6684} 6685 6686static unsigned 6687Field_dsp340050b49a6c_fld2323gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6688{ 6689 unsigned tie_t = 0; 6690 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6691 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 6692 return tie_t; 6693} 6694 6695static void 6696Field_dsp340050b49a6c_fld2323gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6697{ 6698 uint32 tie_t; 6699 tie_t = (val << 28) >> 28; 6700 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 6701 tie_t = (val << 27) >> 31; 6702 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6703} 6704 6705static unsigned 6706Field_dsp340050b49a6c_fld2331gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6707{ 6708 unsigned tie_t = 0; 6709 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6710 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 6711 return tie_t; 6712} 6713 6714static void 6715Field_dsp340050b49a6c_fld2331gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6716{ 6717 uint32 tie_t; 6718 tie_t = (val << 28) >> 28; 6719 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 6720 tie_t = (val << 27) >> 31; 6721 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6722} 6723 6724static unsigned 6725Field_dsp340050b49a6c_fld2347gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6726{ 6727 unsigned tie_t = 0; 6728 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6729 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 6730 return tie_t; 6731} 6732 6733static void 6734Field_dsp340050b49a6c_fld2347gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6735{ 6736 uint32 tie_t; 6737 tie_t = (val << 28) >> 28; 6738 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 6739 tie_t = (val << 27) >> 31; 6740 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6741} 6742 6743static unsigned 6744Field_dsp340050b49a6c_fld2383gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6745{ 6746 unsigned tie_t = 0; 6747 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6748 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 6749 return tie_t; 6750} 6751 6752static void 6753Field_dsp340050b49a6c_fld2383gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6754{ 6755 uint32 tie_t; 6756 tie_t = (val << 31) >> 31; 6757 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 6758 tie_t = (val << 30) >> 31; 6759 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6760} 6761 6762static unsigned 6763Field_dsp340050b49a6c_fld3678gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6764{ 6765 unsigned tie_t = 0; 6766 tie_t = (tie_t << 5) | ((insn[0] << 19) >> 27); 6767 return tie_t; 6768} 6769 6770static void 6771Field_dsp340050b49a6c_fld3678gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6772{ 6773 uint32 tie_t; 6774 tie_t = (val << 27) >> 27; 6775 insn[0] = (insn[0] & ~0x1f00) | (tie_t << 8); 6776} 6777 6778static unsigned 6779Field_dsp340050b49a6c_fld2318gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6780{ 6781 unsigned tie_t = 0; 6782 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6783 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 6784 return tie_t; 6785} 6786 6787static void 6788Field_dsp340050b49a6c_fld2318gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6789{ 6790 uint32 tie_t; 6791 tie_t = (val << 28) >> 28; 6792 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 6793 tie_t = (val << 27) >> 31; 6794 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6795} 6796 6797static unsigned 6798Field_dsp340050b49a6c_fld2332gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6799{ 6800 unsigned tie_t = 0; 6801 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6802 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 6803 return tie_t; 6804} 6805 6806static void 6807Field_dsp340050b49a6c_fld2332gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6808{ 6809 uint32 tie_t; 6810 tie_t = (val << 28) >> 28; 6811 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 6812 tie_t = (val << 27) >> 31; 6813 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6814} 6815 6816static unsigned 6817Field_dsp340050b49a6c_fld2348gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6818{ 6819 unsigned tie_t = 0; 6820 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6821 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 6822 return tie_t; 6823} 6824 6825static void 6826Field_dsp340050b49a6c_fld2348gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6827{ 6828 uint32 tie_t; 6829 tie_t = (val << 28) >> 28; 6830 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 6831 tie_t = (val << 27) >> 31; 6832 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6833} 6834 6835static unsigned 6836Field_dsp340050b49a6c_fld2349gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6837{ 6838 unsigned tie_t = 0; 6839 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6840 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 6841 return tie_t; 6842} 6843 6844static void 6845Field_dsp340050b49a6c_fld2349gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6846{ 6847 uint32 tie_t; 6848 tie_t = (val << 28) >> 28; 6849 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 6850 tie_t = (val << 27) >> 31; 6851 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6852} 6853 6854static unsigned 6855Field_dsp340050b49a6c_fld2351gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6856{ 6857 unsigned tie_t = 0; 6858 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6859 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 6860 return tie_t; 6861} 6862 6863static void 6864Field_dsp340050b49a6c_fld2351gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6865{ 6866 uint32 tie_t; 6867 tie_t = (val << 28) >> 28; 6868 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 6869 tie_t = (val << 27) >> 31; 6870 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6871} 6872 6873static unsigned 6874Field_dsp340050b49a6c_fld2370gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6875{ 6876 unsigned tie_t = 0; 6877 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6878 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 6879 return tie_t; 6880} 6881 6882static void 6883Field_dsp340050b49a6c_fld2370gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6884{ 6885 uint32 tie_t; 6886 tie_t = (val << 30) >> 30; 6887 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 6888 tie_t = (val << 29) >> 31; 6889 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6890} 6891 6892static unsigned 6893Field_dsp340050b49a6c_fld2032_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6894{ 6895 unsigned tie_t = 0; 6896 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 6897 return tie_t; 6898} 6899 6900static void 6901Field_dsp340050b49a6c_fld2032_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6902{ 6903 uint32 tie_t; 6904 tie_t = (val << 30) >> 30; 6905 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 6906} 6907 6908static unsigned 6909Field_dsp340050b49a6c_fld2320gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6910{ 6911 unsigned tie_t = 0; 6912 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6913 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 6914 return tie_t; 6915} 6916 6917static void 6918Field_dsp340050b49a6c_fld2320gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6919{ 6920 uint32 tie_t; 6921 tie_t = (val << 28) >> 28; 6922 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 6923 tie_t = (val << 27) >> 31; 6924 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6925} 6926 6927static unsigned 6928Field_dsp340050b49a6c_fld2350gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6929{ 6930 unsigned tie_t = 0; 6931 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6932 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 6933 return tie_t; 6934} 6935 6936static void 6937Field_dsp340050b49a6c_fld2350gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6938{ 6939 uint32 tie_t; 6940 tie_t = (val << 28) >> 28; 6941 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 6942 tie_t = (val << 27) >> 31; 6943 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6944} 6945 6946static unsigned 6947Field_dsp340050b49a6c_fld2352gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6948{ 6949 unsigned tie_t = 0; 6950 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6951 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 6952 return tie_t; 6953} 6954 6955static void 6956Field_dsp340050b49a6c_fld2352gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6957{ 6958 uint32 tie_t; 6959 tie_t = (val << 28) >> 28; 6960 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 6961 tie_t = (val << 27) >> 31; 6962 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6963} 6964 6965static unsigned 6966Field_dsp340050b49a6c_fld2325gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6967{ 6968 unsigned tie_t = 0; 6969 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6970 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 6971 return tie_t; 6972} 6973 6974static void 6975Field_dsp340050b49a6c_fld2325gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6976{ 6977 uint32 tie_t; 6978 tie_t = (val << 28) >> 28; 6979 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 6980 tie_t = (val << 27) >> 31; 6981 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 6982} 6983 6984static unsigned 6985Field_dsp340050b49a6c_fld2327gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 6986{ 6987 unsigned tie_t = 0; 6988 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 6989 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 6990 return tie_t; 6991} 6992 6993static void 6994Field_dsp340050b49a6c_fld2327gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 6995{ 6996 uint32 tie_t; 6997 tie_t = (val << 28) >> 28; 6998 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 6999 tie_t = (val << 27) >> 31; 7000 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 7001} 7002 7003static unsigned 7004Field_dsp340050b49a6c_fld2326gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 7005{ 7006 unsigned tie_t = 0; 7007 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 7008 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 7009 return tie_t; 7010} 7011 7012static void 7013Field_dsp340050b49a6c_fld2326gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 7014{ 7015 uint32 tie_t; 7016 tie_t = (val << 28) >> 28; 7017 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 7018 tie_t = (val << 27) >> 31; 7019 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 7020} 7021 7022static unsigned 7023Field_dsp340050b49a6c_fld2328gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 7024{ 7025 unsigned tie_t = 0; 7026 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 7027 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 7028 return tie_t; 7029} 7030 7031static void 7032Field_dsp340050b49a6c_fld2328gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 7033{ 7034 uint32 tie_t; 7035 tie_t = (val << 28) >> 28; 7036 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 7037 tie_t = (val << 27) >> 31; 7038 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 7039} 7040 7041static unsigned 7042Field_dsp340050b49a6c_fld2356gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 7043{ 7044 unsigned tie_t = 0; 7045 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 7046 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 7047 return tie_t; 7048} 7049 7050static void 7051Field_dsp340050b49a6c_fld2356gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 7052{ 7053 uint32 tie_t; 7054 tie_t = (val << 24) >> 24; 7055 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 7056 tie_t = (val << 23) >> 31; 7057 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 7058} 7059 7060static unsigned 7061Field_dsp340050b49a6c_fld2329gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 7062{ 7063 unsigned tie_t = 0; 7064 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 7065 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 7066 return tie_t; 7067} 7068 7069static void 7070Field_dsp340050b49a6c_fld2329gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 7071{ 7072 uint32 tie_t; 7073 tie_t = (val << 28) >> 28; 7074 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 7075 tie_t = (val << 27) >> 31; 7076 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 7077} 7078 7079static unsigned 7080Field_dsp340050b49a6c_fld2381gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 7081{ 7082 unsigned tie_t = 0; 7083 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 7084 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 7085 return tie_t; 7086} 7087 7088static void 7089Field_dsp340050b49a6c_fld2381gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 7090{ 7091 uint32 tie_t; 7092 tie_t = (val << 30) >> 30; 7093 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 7094 tie_t = (val << 29) >> 31; 7095 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 7096} 7097 7098static unsigned 7099Field_dsp340050b49a6c_fld3666_Slot_gp_slot2_get (const xtensa_insnbuf insn) 7100{ 7101 unsigned tie_t = 0; 7102 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 7103 return tie_t; 7104} 7105 7106static void 7107Field_dsp340050b49a6c_fld3666_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 7108{ 7109 uint32 tie_t; 7110 tie_t = (val << 30) >> 30; 7111 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 7112} 7113 7114static unsigned 7115Field_dsp340050b49a6c_fld2330gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 7116{ 7117 unsigned tie_t = 0; 7118 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 7119 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 7120 return tie_t; 7121} 7122 7123static void 7124Field_dsp340050b49a6c_fld2330gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 7125{ 7126 uint32 tie_t; 7127 tie_t = (val << 28) >> 28; 7128 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 7129 tie_t = (val << 27) >> 31; 7130 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 7131} 7132 7133static unsigned 7134Field_dsp340050b49a6c_fld2385gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 7135{ 7136 unsigned tie_t = 0; 7137 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 7138 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 7139 return tie_t; 7140} 7141 7142static void 7143Field_dsp340050b49a6c_fld2385gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 7144{ 7145 uint32 tie_t; 7146 tie_t = (val << 29) >> 29; 7147 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 7148 tie_t = (val << 28) >> 31; 7149 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 7150} 7151 7152static unsigned 7153Field_dsp340050b49a6c_fld2387gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 7154{ 7155 unsigned tie_t = 0; 7156 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 7157 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 7158 return tie_t; 7159} 7160 7161static void 7162Field_dsp340050b49a6c_fld2387gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 7163{ 7164 uint32 tie_t; 7165 tie_t = (val << 29) >> 29; 7166 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 7167 tie_t = (val << 28) >> 31; 7168 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 7169} 7170 7171static unsigned 7172Field_dsp340050b49a6c_fld2388gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 7173{ 7174 unsigned tie_t = 0; 7175 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 7176 tie_t = (tie_t << 2) | ((insn[0] << 23) >> 30); 7177 return tie_t; 7178} 7179 7180static void 7181Field_dsp340050b49a6c_fld2388gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 7182{ 7183 uint32 tie_t; 7184 tie_t = (val << 30) >> 30; 7185 insn[0] = (insn[0] & ~0x180) | (tie_t << 7); 7186 tie_t = (val << 29) >> 31; 7187 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 7188} 7189 7190static unsigned 7191Field_dsp340050b49a6c_fld3679gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 7192{ 7193 unsigned tie_t = 0; 7194 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 7195 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 7196 return tie_t; 7197} 7198 7199static void 7200Field_dsp340050b49a6c_fld3679gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 7201{ 7202 uint32 tie_t; 7203 tie_t = (val << 31) >> 31; 7204 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 7205 tie_t = (val << 30) >> 31; 7206 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 7207} 7208 7209static unsigned 7210Field_dsp340050b49a6c_fld2358gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 7211{ 7212 unsigned tie_t = 0; 7213 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 7214 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 7215 return tie_t; 7216} 7217 7218static void 7219Field_dsp340050b49a6c_fld2358gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 7220{ 7221 uint32 tie_t; 7222 tie_t = (val << 24) >> 24; 7223 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 7224 tie_t = (val << 23) >> 31; 7225 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 7226} 7227 7228static unsigned 7229Field_dsp340050b49a6c_fld2389gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 7230{ 7231 unsigned tie_t = 0; 7232 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 7233 tie_t = (tie_t << 1) | ((insn[0] << 23) >> 31); 7234 return tie_t; 7235} 7236 7237static void 7238Field_dsp340050b49a6c_fld2389gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 7239{ 7240 uint32 tie_t; 7241 tie_t = (val << 31) >> 31; 7242 insn[0] = (insn[0] & ~0x100) | (tie_t << 8); 7243 tie_t = (val << 30) >> 31; 7244 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 7245} 7246 7247static unsigned 7248Field_dsp340050b49a6c_fld3680gp_slot2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 7249{ 7250 unsigned tie_t = 0; 7251 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 7252 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 7253 return tie_t; 7254} 7255 7256static void 7257Field_dsp340050b49a6c_fld3680gp_slot2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 7258{ 7259 uint32 tie_t; 7260 tie_t = (val << 30) >> 30; 7261 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 7262 tie_t = (val << 29) >> 31; 7263 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 7264} 7265 7266static unsigned 7267Field_dsp340050b49a6c_fld2399gp_slot1_Slot_gp_slot1_get (const xtensa_insnbuf insn) 7268{ 7269 unsigned tie_t = 0; 7270 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 7271 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 7272 return tie_t; 7273} 7274 7275static void 7276Field_dsp340050b49a6c_fld2399gp_slot1_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 7277{ 7278 uint32 tie_t; 7279 tie_t = (val << 30) >> 30; 7280 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 7281 tie_t = (val << 29) >> 31; 7282 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 7283} 7284 7285static unsigned 7286Field_op0_s4_Slot_gp_slot1_get (const xtensa_insnbuf insn) 7287{ 7288 unsigned tie_t = 0; 7289 tie_t = (tie_t << 3) | ((insn[0] << 15) >> 29); 7290 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 7291 return tie_t; 7292} 7293 7294static void 7295Field_op0_s4_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 7296{ 7297 uint32 tie_t; 7298 tie_t = (val << 30) >> 30; 7299 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 7300 tie_t = (val << 27) >> 29; 7301 insn[0] = (insn[0] & ~0x1c000) | (tie_t << 14); 7302} 7303 7304static unsigned 7305Field_dsp340050b49a6c_fld3681gp_slot1_Slot_gp_slot1_get (const xtensa_insnbuf insn) 7306{ 7307 unsigned tie_t = 0; 7308 tie_t = (tie_t << 7) | ((insn[0] << 19) >> 25); 7309 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 7310 return tie_t; 7311} 7312 7313static void 7314Field_dsp340050b49a6c_fld3681gp_slot1_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 7315{ 7316 uint32 tie_t; 7317 tie_t = (val << 30) >> 30; 7318 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 7319 tie_t = (val << 23) >> 25; 7320 insn[0] = (insn[0] & ~0x1fc0) | (tie_t << 6); 7321} 7322 7323static unsigned 7324Field_dsp340050b49a6c_fld2395gp_slot1_Slot_gp_slot1_get (const xtensa_insnbuf insn) 7325{ 7326 unsigned tie_t = 0; 7327 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 7328 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 7329 return tie_t; 7330} 7331 7332static void 7333Field_dsp340050b49a6c_fld2395gp_slot1_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 7334{ 7335 uint32 tie_t; 7336 tie_t = (val << 30) >> 30; 7337 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 7338 tie_t = (val << 29) >> 31; 7339 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 7340} 7341 7342static unsigned 7343Field_dsp340050b49a6c_fld2394gp_slot1_Slot_gp_slot1_get (const xtensa_insnbuf insn) 7344{ 7345 unsigned tie_t = 0; 7346 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 7347 return tie_t; 7348} 7349 7350static void 7351Field_dsp340050b49a6c_fld2394gp_slot1_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 7352{ 7353 uint32 tie_t; 7354 tie_t = (val << 31) >> 31; 7355 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 7356} 7357 7358static unsigned 7359Field_dsp340050b49a6c_fld2397gp_slot1_Slot_gp_slot1_get (const xtensa_insnbuf insn) 7360{ 7361 unsigned tie_t = 0; 7362 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 7363 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 7364 return tie_t; 7365} 7366 7367static void 7368Field_dsp340050b49a6c_fld2397gp_slot1_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 7369{ 7370 uint32 tie_t; 7371 tie_t = (val << 30) >> 30; 7372 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 7373 tie_t = (val << 29) >> 31; 7374 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 7375} 7376 7377static unsigned 7378Field_dsp340050b49a6c_fld2400gp_slot1_Slot_gp_slot1_get (const xtensa_insnbuf insn) 7379{ 7380 unsigned tie_t = 0; 7381 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 7382 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 7383 return tie_t; 7384} 7385 7386static void 7387Field_dsp340050b49a6c_fld2400gp_slot1_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 7388{ 7389 uint32 tie_t; 7390 tie_t = (val << 29) >> 29; 7391 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 7392 tie_t = (val << 28) >> 31; 7393 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 7394} 7395 7396static unsigned 7397Field_dsp340050b49a6c_fld3683gp_slot1_Slot_gp_slot1_get (const xtensa_insnbuf insn) 7398{ 7399 unsigned tie_t = 0; 7400 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 7401 return tie_t; 7402} 7403 7404static void 7405Field_dsp340050b49a6c_fld3683gp_slot1_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 7406{ 7407 uint32 tie_t; 7408 tie_t = (val << 31) >> 31; 7409 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 7410} 7411 7412static unsigned 7413Field_dsp340050b49a6c_fld2402gp_slot1_Slot_gp_slot1_get (const xtensa_insnbuf insn) 7414{ 7415 unsigned tie_t = 0; 7416 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 7417 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 7418 return tie_t; 7419} 7420 7421static void 7422Field_dsp340050b49a6c_fld2402gp_slot1_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 7423{ 7424 uint32 tie_t; 7425 tie_t = (val << 29) >> 29; 7426 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 7427 tie_t = (val << 28) >> 31; 7428 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 7429} 7430 7431static unsigned 7432Field_dsp340050b49a6c_fld2403gp_slot1_Slot_gp_slot1_get (const xtensa_insnbuf insn) 7433{ 7434 unsigned tie_t = 0; 7435 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 7436 tie_t = (tie_t << 2) | ((insn[0] << 23) >> 30); 7437 return tie_t; 7438} 7439 7440static void 7441Field_dsp340050b49a6c_fld2403gp_slot1_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 7442{ 7443 uint32 tie_t; 7444 tie_t = (val << 30) >> 30; 7445 insn[0] = (insn[0] & ~0x180) | (tie_t << 7); 7446 tie_t = (val << 29) >> 31; 7447 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 7448} 7449 7450static unsigned 7451Field_dsp340050b49a6c_fld3684gp_slot1_Slot_gp_slot1_get (const xtensa_insnbuf insn) 7452{ 7453 unsigned tie_t = 0; 7454 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 7455 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 7456 return tie_t; 7457} 7458 7459static void 7460Field_dsp340050b49a6c_fld3684gp_slot1_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 7461{ 7462 uint32 tie_t; 7463 tie_t = (val << 31) >> 31; 7464 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 7465 tie_t = (val << 30) >> 31; 7466 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 7467} 7468 7469static unsigned 7470Field_dsp340050b49a6c_fld2405gp_slot1_Slot_gp_slot1_get (const xtensa_insnbuf insn) 7471{ 7472 unsigned tie_t = 0; 7473 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 7474 tie_t = (tie_t << 1) | ((insn[0] << 23) >> 31); 7475 return tie_t; 7476} 7477 7478static void 7479Field_dsp340050b49a6c_fld2405gp_slot1_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 7480{ 7481 uint32 tie_t; 7482 tie_t = (val << 31) >> 31; 7483 insn[0] = (insn[0] & ~0x100) | (tie_t << 8); 7484 tie_t = (val << 30) >> 31; 7485 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 7486} 7487 7488static unsigned 7489Field_dsp340050b49a6c_fld3686gp_slot1_Slot_gp_slot1_get (const xtensa_insnbuf insn) 7490{ 7491 unsigned tie_t = 0; 7492 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 7493 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 7494 return tie_t; 7495} 7496 7497static void 7498Field_dsp340050b49a6c_fld3686gp_slot1_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 7499{ 7500 uint32 tie_t; 7501 tie_t = (val << 30) >> 30; 7502 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 7503 tie_t = (val << 29) >> 31; 7504 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 7505} 7506 7507static unsigned 7508Field_dsp340050b49a6c_fld2398gp_slot1_Slot_gp_slot1_get (const xtensa_insnbuf insn) 7509{ 7510 unsigned tie_t = 0; 7511 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 7512 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 7513 return tie_t; 7514} 7515 7516static void 7517Field_dsp340050b49a6c_fld2398gp_slot1_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 7518{ 7519 uint32 tie_t; 7520 tie_t = (val << 30) >> 30; 7521 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 7522 tie_t = (val << 29) >> 31; 7523 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 7524} 7525 7526static unsigned 7527Field_sae_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7528{ 7529 unsigned tie_t = 0; 7530 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 7531 return tie_t; 7532} 7533 7534static void 7535Field_sae_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7536{ 7537 uint32 tie_t; 7538 tie_t = (val << 27) >> 27; 7539 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 7540} 7541 7542static unsigned 7543Field_op0_s5_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7544{ 7545 unsigned tie_t = 0; 7546 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 7547 return tie_t; 7548} 7549 7550static void 7551Field_op0_s5_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7552{ 7553 uint32 tie_t; 7554 tie_t = (val << 30) >> 30; 7555 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 7556} 7557 7558static unsigned 7559Field_dsp340050b49a6c_fld2447gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7560{ 7561 unsigned tie_t = 0; 7562 tie_t = (tie_t << 3) | ((insn[0] << 13) >> 29); 7563 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 7564 return tie_t; 7565} 7566 7567static void 7568Field_dsp340050b49a6c_fld2447gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7569{ 7570 uint32 tie_t; 7571 tie_t = (val << 30) >> 30; 7572 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 7573 tie_t = (val << 27) >> 29; 7574 insn[0] = (insn[0] & ~0x70000) | (tie_t << 16); 7575} 7576 7577static unsigned 7578Field_dsp340050b49a6c_fld3688gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7579{ 7580 unsigned tie_t = 0; 7581 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 7582 return tie_t; 7583} 7584 7585static void 7586Field_dsp340050b49a6c_fld3688gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7587{ 7588 uint32 tie_t; 7589 tie_t = (val << 30) >> 30; 7590 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 7591} 7592 7593static unsigned 7594Field_dsp340050b49a6c_fld2449gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7595{ 7596 unsigned tie_t = 0; 7597 tie_t = (tie_t << 2) | ((insn[0] << 13) >> 30); 7598 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 7599 return tie_t; 7600} 7601 7602static void 7603Field_dsp340050b49a6c_fld2449gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7604{ 7605 uint32 tie_t; 7606 tie_t = (val << 30) >> 30; 7607 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 7608 tie_t = (val << 28) >> 30; 7609 insn[0] = (insn[0] & ~0x60000) | (tie_t << 17); 7610} 7611 7612static unsigned 7613Field_dsp340050b49a6c_fld3689gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7614{ 7615 unsigned tie_t = 0; 7616 tie_t = (tie_t << 3) | ((insn[0] << 15) >> 29); 7617 return tie_t; 7618} 7619 7620static void 7621Field_dsp340050b49a6c_fld3689gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7622{ 7623 uint32 tie_t; 7624 tie_t = (val << 29) >> 29; 7625 insn[0] = (insn[0] & ~0x1c000) | (tie_t << 14); 7626} 7627 7628static unsigned 7629Field_dsp340050b49a6c_fld2418gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7630{ 7631 unsigned tie_t = 0; 7632 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 7633 return tie_t; 7634} 7635 7636static void 7637Field_dsp340050b49a6c_fld2418gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7638{ 7639 uint32 tie_t; 7640 tie_t = (val << 23) >> 23; 7641 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 7642} 7643 7644static unsigned 7645Field_dsp340050b49a6c_fld2462_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7646{ 7647 unsigned tie_t = 0; 7648 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 7649 return tie_t; 7650} 7651 7652static void 7653Field_dsp340050b49a6c_fld2462_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7654{ 7655 uint32 tie_t; 7656 tie_t = (val << 26) >> 26; 7657 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 7658} 7659 7660static unsigned 7661Field_dsp340050b49a6c_fld2464gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7662{ 7663 unsigned tie_t = 0; 7664 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 7665 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 7666 return tie_t; 7667} 7668 7669static void 7670Field_dsp340050b49a6c_fld2464gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7671{ 7672 uint32 tie_t; 7673 tie_t = (val << 28) >> 28; 7674 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 7675 tie_t = (val << 23) >> 27; 7676 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 7677} 7678 7679static unsigned 7680Field_dsp340050b49a6c_fld2454gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7681{ 7682 unsigned tie_t = 0; 7683 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 7684 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 7685 return tie_t; 7686} 7687 7688static void 7689Field_dsp340050b49a6c_fld2454gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7690{ 7691 uint32 tie_t; 7692 tie_t = (val << 28) >> 28; 7693 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 7694 tie_t = (val << 23) >> 27; 7695 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 7696} 7697 7698static unsigned 7699Field_dsp340050b49a6c_fld2436gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7700{ 7701 unsigned tie_t = 0; 7702 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 7703 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 7704 return tie_t; 7705} 7706 7707static void 7708Field_dsp340050b49a6c_fld2436gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7709{ 7710 uint32 tie_t; 7711 tie_t = (val << 30) >> 30; 7712 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 7713 tie_t = (val << 21) >> 23; 7714 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 7715} 7716 7717static unsigned 7718Field_dsp340050b49a6c_fld3690gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7719{ 7720 unsigned tie_t = 0; 7721 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 7722 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 7723 return tie_t; 7724} 7725 7726static void 7727Field_dsp340050b49a6c_fld3690gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7728{ 7729 uint32 tie_t; 7730 tie_t = (val << 30) >> 30; 7731 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 7732 tie_t = (val << 26) >> 28; 7733 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 7734} 7735 7736static unsigned 7737Field_dsp340050b49a6c_fld2438gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7738{ 7739 unsigned tie_t = 0; 7740 tie_t = (tie_t << 13) | ((insn[0] << 13) >> 19); 7741 return tie_t; 7742} 7743 7744static void 7745Field_dsp340050b49a6c_fld2438gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7746{ 7747 uint32 tie_t; 7748 tie_t = (val << 19) >> 19; 7749 insn[0] = (insn[0] & ~0x7ffc0) | (tie_t << 6); 7750} 7751 7752static unsigned 7753Field_dsp340050b49a6c_fld2437gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7754{ 7755 unsigned tie_t = 0; 7756 tie_t = (tie_t << 12) | ((insn[0] << 13) >> 20); 7757 return tie_t; 7758} 7759 7760static void 7761Field_dsp340050b49a6c_fld2437gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7762{ 7763 uint32 tie_t; 7764 tie_t = (val << 20) >> 20; 7765 insn[0] = (insn[0] & ~0x7ff80) | (tie_t << 7); 7766} 7767 7768static unsigned 7769Field_dsp340050b49a6c_fld2526gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7770{ 7771 unsigned tie_t = 0; 7772 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 7773 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 7774 return tie_t; 7775} 7776 7777static void 7778Field_dsp340050b49a6c_fld2526gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7779{ 7780 uint32 tie_t; 7781 tie_t = (val << 28) >> 28; 7782 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 7783 tie_t = (val << 23) >> 27; 7784 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 7785} 7786 7787static unsigned 7788Field_dsp340050b49a6c_fld2460gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7789{ 7790 unsigned tie_t = 0; 7791 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 7792 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 7793 return tie_t; 7794} 7795 7796static void 7797Field_dsp340050b49a6c_fld2460gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7798{ 7799 uint32 tie_t; 7800 tie_t = (val << 28) >> 28; 7801 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 7802 tie_t = (val << 23) >> 27; 7803 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 7804} 7805 7806static unsigned 7807Field_dsp340050b49a6c_fld2459gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7808{ 7809 unsigned tie_t = 0; 7810 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 7811 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 7812 return tie_t; 7813} 7814 7815static void 7816Field_dsp340050b49a6c_fld2459gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7817{ 7818 uint32 tie_t; 7819 tie_t = (val << 28) >> 28; 7820 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 7821 tie_t = (val << 23) >> 27; 7822 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 7823} 7824 7825static unsigned 7826Field_dsp340050b49a6c_fld2445_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7827{ 7828 unsigned tie_t = 0; 7829 tie_t = (tie_t << 4) | ((insn[0] << 13) >> 28); 7830 return tie_t; 7831} 7832 7833static void 7834Field_dsp340050b49a6c_fld2445_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7835{ 7836 uint32 tie_t; 7837 tie_t = (val << 28) >> 28; 7838 insn[0] = (insn[0] & ~0x78000) | (tie_t << 15); 7839} 7840 7841static unsigned 7842Field_dsp340050b49a6c_fld2427gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7843{ 7844 unsigned tie_t = 0; 7845 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 7846 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 7847 return tie_t; 7848} 7849 7850static void 7851Field_dsp340050b49a6c_fld2427gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7852{ 7853 uint32 tie_t; 7854 tie_t = (val << 30) >> 30; 7855 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 7856 tie_t = (val << 21) >> 23; 7857 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 7858} 7859 7860static unsigned 7861Field_dsp340050b49a6c_fld2420gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7862{ 7863 unsigned tie_t = 0; 7864 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 7865 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 7866 return tie_t; 7867} 7868 7869static void 7870Field_dsp340050b49a6c_fld2420gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7871{ 7872 uint32 tie_t; 7873 tie_t = (val << 29) >> 29; 7874 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 7875 tie_t = (val << 20) >> 23; 7876 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 7877} 7878 7879static unsigned 7880Field_dsp340050b49a6c_fld2424gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7881{ 7882 unsigned tie_t = 0; 7883 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 7884 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 7885 return tie_t; 7886} 7887 7888static void 7889Field_dsp340050b49a6c_fld2424gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7890{ 7891 uint32 tie_t; 7892 tie_t = (val << 28) >> 28; 7893 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 7894 tie_t = (val << 19) >> 23; 7895 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 7896} 7897 7898static unsigned 7899Field_dsp340050b49a6c_fld2425gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7900{ 7901 unsigned tie_t = 0; 7902 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 7903 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 7904 return tie_t; 7905} 7906 7907static void 7908Field_dsp340050b49a6c_fld2425gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7909{ 7910 uint32 tie_t; 7911 tie_t = (val << 28) >> 28; 7912 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 7913 tie_t = (val << 19) >> 23; 7914 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 7915} 7916 7917static unsigned 7918Field_dsp340050b49a6c_fld2480gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7919{ 7920 unsigned tie_t = 0; 7921 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 7922 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 7923 return tie_t; 7924} 7925 7926static void 7927Field_dsp340050b49a6c_fld2480gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7928{ 7929 uint32 tie_t; 7930 tie_t = (val << 24) >> 24; 7931 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 7932 tie_t = (val << 19) >> 27; 7933 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 7934} 7935 7936static unsigned 7937Field_dsp340050b49a6c_fld2479gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7938{ 7939 unsigned tie_t = 0; 7940 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 7941 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 7942 return tie_t; 7943} 7944 7945static void 7946Field_dsp340050b49a6c_fld2479gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7947{ 7948 uint32 tie_t; 7949 tie_t = (val << 24) >> 24; 7950 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 7951 tie_t = (val << 19) >> 27; 7952 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 7953} 7954 7955static unsigned 7956Field_dsp340050b49a6c_fld2419gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7957{ 7958 unsigned tie_t = 0; 7959 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 7960 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 7961 return tie_t; 7962} 7963 7964static void 7965Field_dsp340050b49a6c_fld2419gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7966{ 7967 uint32 tie_t; 7968 tie_t = (val << 31) >> 31; 7969 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 7970 tie_t = (val << 22) >> 23; 7971 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 7972} 7973 7974static unsigned 7975Field_dsp340050b49a6c_fld2481gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7976{ 7977 unsigned tie_t = 0; 7978 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 7979 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 7980 return tie_t; 7981} 7982 7983static void 7984Field_dsp340050b49a6c_fld2481gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 7985{ 7986 uint32 tie_t; 7987 tie_t = (val << 24) >> 24; 7988 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 7989 tie_t = (val << 19) >> 27; 7990 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 7991} 7992 7993static unsigned 7994Field_dsp340050b49a6c_fld2483gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 7995{ 7996 unsigned tie_t = 0; 7997 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 7998 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 7999 return tie_t; 8000} 8001 8002static void 8003Field_dsp340050b49a6c_fld2483gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8004{ 8005 uint32 tie_t; 8006 tie_t = (val << 24) >> 24; 8007 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 8008 tie_t = (val << 19) >> 27; 8009 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 8010} 8011 8012static unsigned 8013Field_dsp340050b49a6c_fld2487gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8014{ 8015 unsigned tie_t = 0; 8016 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 8017 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 8018 return tie_t; 8019} 8020 8021static void 8022Field_dsp340050b49a6c_fld2487gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8023{ 8024 uint32 tie_t; 8025 tie_t = (val << 24) >> 24; 8026 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 8027 tie_t = (val << 19) >> 27; 8028 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 8029} 8030 8031static unsigned 8032Field_dsp340050b49a6c_fld2482gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8033{ 8034 unsigned tie_t = 0; 8035 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 8036 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 8037 return tie_t; 8038} 8039 8040static void 8041Field_dsp340050b49a6c_fld2482gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8042{ 8043 uint32 tie_t; 8044 tie_t = (val << 24) >> 24; 8045 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 8046 tie_t = (val << 19) >> 27; 8047 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 8048} 8049 8050static unsigned 8051Field_dsp340050b49a6c_fld2426gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8052{ 8053 unsigned tie_t = 0; 8054 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 8055 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 8056 return tie_t; 8057} 8058 8059static void 8060Field_dsp340050b49a6c_fld2426gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8061{ 8062 uint32 tie_t; 8063 tie_t = (val << 28) >> 28; 8064 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 8065 tie_t = (val << 19) >> 23; 8066 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 8067} 8068 8069static unsigned 8070Field_dsp340050b49a6c_fld2484gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8071{ 8072 unsigned tie_t = 0; 8073 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 8074 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 8075 return tie_t; 8076} 8077 8078static void 8079Field_dsp340050b49a6c_fld2484gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8080{ 8081 uint32 tie_t; 8082 tie_t = (val << 24) >> 24; 8083 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 8084 tie_t = (val << 19) >> 27; 8085 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 8086} 8087 8088static unsigned 8089Field_dsp340050b49a6c_fld2422gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8090{ 8091 unsigned tie_t = 0; 8092 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 8093 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 8094 return tie_t; 8095} 8096 8097static void 8098Field_dsp340050b49a6c_fld2422gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8099{ 8100 uint32 tie_t; 8101 tie_t = (val << 29) >> 29; 8102 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 8103 tie_t = (val << 20) >> 23; 8104 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 8105} 8106 8107static unsigned 8108Field_dsp340050b49a6c_fld2429gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8109{ 8110 unsigned tie_t = 0; 8111 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 8112 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 8113 return tie_t; 8114} 8115 8116static void 8117Field_dsp340050b49a6c_fld2429gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8118{ 8119 uint32 tie_t; 8120 tie_t = (val << 28) >> 28; 8121 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 8122 tie_t = (val << 19) >> 23; 8123 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 8124} 8125 8126static unsigned 8127Field_dsp340050b49a6c_fld2485gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8128{ 8129 unsigned tie_t = 0; 8130 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 8131 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 8132 return tie_t; 8133} 8134 8135static void 8136Field_dsp340050b49a6c_fld2485gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8137{ 8138 uint32 tie_t; 8139 tie_t = (val << 24) >> 24; 8140 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 8141 tie_t = (val << 19) >> 27; 8142 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 8143} 8144 8145static unsigned 8146Field_dsp340050b49a6c_fld2486gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8147{ 8148 unsigned tie_t = 0; 8149 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 8150 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 8151 return tie_t; 8152} 8153 8154static void 8155Field_dsp340050b49a6c_fld2486gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8156{ 8157 uint32 tie_t; 8158 tie_t = (val << 24) >> 24; 8159 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 8160 tie_t = (val << 19) >> 27; 8161 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 8162} 8163 8164static unsigned 8165Field_dsp340050b49a6c_fld2488gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8166{ 8167 unsigned tie_t = 0; 8168 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 8169 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 8170 return tie_t; 8171} 8172 8173static void 8174Field_dsp340050b49a6c_fld2488gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8175{ 8176 uint32 tie_t; 8177 tie_t = (val << 24) >> 24; 8178 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 8179 tie_t = (val << 19) >> 27; 8180 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 8181} 8182 8183static unsigned 8184Field_dsp340050b49a6c_fld2531gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8185{ 8186 unsigned tie_t = 0; 8187 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 8188 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 8189 return tie_t; 8190} 8191 8192static void 8193Field_dsp340050b49a6c_fld2531gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8194{ 8195 uint32 tie_t; 8196 tie_t = (val << 31) >> 31; 8197 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 8198 tie_t = (val << 26) >> 27; 8199 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 8200} 8201 8202static unsigned 8203Field_dsp340050b49a6c_fld3691gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8204{ 8205 unsigned tie_t = 0; 8206 tie_t = (tie_t << 4) | ((insn[0] << 23) >> 28); 8207 return tie_t; 8208} 8209 8210static void 8211Field_dsp340050b49a6c_fld3691gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8212{ 8213 uint32 tie_t; 8214 tie_t = (val << 28) >> 28; 8215 insn[0] = (insn[0] & ~0x1e0) | (tie_t << 5); 8216} 8217 8218static unsigned 8219Field_dsp340050b49a6c_fld2493gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8220{ 8221 unsigned tie_t = 0; 8222 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 8223 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 8224 return tie_t; 8225} 8226 8227static void 8228Field_dsp340050b49a6c_fld2493gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8229{ 8230 uint32 tie_t; 8231 tie_t = (val << 24) >> 24; 8232 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 8233 tie_t = (val << 19) >> 27; 8234 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 8235} 8236 8237static unsigned 8238Field_dsp340050b49a6c_fld2506gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8239{ 8240 unsigned tie_t = 0; 8241 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 8242 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 8243 return tie_t; 8244} 8245 8246static void 8247Field_dsp340050b49a6c_fld2506gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8248{ 8249 uint32 tie_t; 8250 tie_t = (val << 30) >> 30; 8251 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 8252 tie_t = (val << 25) >> 27; 8253 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 8254} 8255 8256static unsigned 8257Field_dsp340050b49a6c_fld3692gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8258{ 8259 unsigned tie_t = 0; 8260 tie_t = (tie_t << 5) | ((insn[0] << 22) >> 27); 8261 return tie_t; 8262} 8263 8264static void 8265Field_dsp340050b49a6c_fld3692gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8266{ 8267 uint32 tie_t; 8268 tie_t = (val << 27) >> 27; 8269 insn[0] = (insn[0] & ~0x3e0) | (tie_t << 5); 8270} 8271 8272static unsigned 8273Field_dsp340050b49a6c_fld2494gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8274{ 8275 unsigned tie_t = 0; 8276 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 8277 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 8278 return tie_t; 8279} 8280 8281static void 8282Field_dsp340050b49a6c_fld2494gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8283{ 8284 uint32 tie_t; 8285 tie_t = (val << 24) >> 24; 8286 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 8287 tie_t = (val << 19) >> 27; 8288 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 8289} 8290 8291static unsigned 8292Field_dsp340050b49a6c_fld2407gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8293{ 8294 unsigned tie_t = 0; 8295 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8296 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 8297 return tie_t; 8298} 8299 8300static void 8301Field_dsp340050b49a6c_fld2407gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8302{ 8303 uint32 tie_t; 8304 tie_t = (val << 29) >> 29; 8305 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 8306 tie_t = (val << 28) >> 31; 8307 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8308} 8309 8310static unsigned 8311Field_dsp340050b49a6c_fld2413gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8312{ 8313 unsigned tie_t = 0; 8314 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8315 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 8316 return tie_t; 8317} 8318 8319static void 8320Field_dsp340050b49a6c_fld2413gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8321{ 8322 uint32 tie_t; 8323 tie_t = (val << 27) >> 27; 8324 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 8325 tie_t = (val << 26) >> 31; 8326 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8327} 8328 8329static unsigned 8330Field_dsp340050b49a6c_fld2415gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8331{ 8332 unsigned tie_t = 0; 8333 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8334 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 8335 return tie_t; 8336} 8337 8338static void 8339Field_dsp340050b49a6c_fld2415gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8340{ 8341 uint32 tie_t; 8342 tie_t = (val << 27) >> 27; 8343 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 8344 tie_t = (val << 26) >> 31; 8345 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8346} 8347 8348static unsigned 8349Field_dsp340050b49a6c_fld2417gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8350{ 8351 unsigned tie_t = 0; 8352 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8353 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 8354 return tie_t; 8355} 8356 8357static void 8358Field_dsp340050b49a6c_fld2417gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8359{ 8360 uint32 tie_t; 8361 tie_t = (val << 27) >> 27; 8362 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 8363 tie_t = (val << 26) >> 31; 8364 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8365} 8366 8367static unsigned 8368Field_dsp340050b49a6c_fld2441gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8369{ 8370 unsigned tie_t = 0; 8371 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8372 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 8373 return tie_t; 8374} 8375 8376static void 8377Field_dsp340050b49a6c_fld2441gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8378{ 8379 uint32 tie_t; 8380 tie_t = (val << 29) >> 29; 8381 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 8382 tie_t = (val << 28) >> 31; 8383 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8384} 8385 8386static unsigned 8387Field_dsp340050b49a6c_fld3693gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8388{ 8389 unsigned tie_t = 0; 8390 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 8391 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 8392 return tie_t; 8393} 8394 8395static void 8396Field_dsp340050b49a6c_fld3693gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8397{ 8398 uint32 tie_t; 8399 tie_t = (val << 31) >> 31; 8400 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 8401 tie_t = (val << 30) >> 31; 8402 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 8403} 8404 8405static unsigned 8406Field_dsp340050b49a6c_fld2409gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8407{ 8408 unsigned tie_t = 0; 8409 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8410 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 8411 return tie_t; 8412} 8413 8414static void 8415Field_dsp340050b49a6c_fld2409gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8416{ 8417 uint32 tie_t; 8418 tie_t = (val << 29) >> 29; 8419 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 8420 tie_t = (val << 28) >> 31; 8421 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8422} 8423 8424static unsigned 8425Field_dsp340050b49a6c_fld2410gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8426{ 8427 unsigned tie_t = 0; 8428 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8429 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 8430 return tie_t; 8431} 8432 8433static void 8434Field_dsp340050b49a6c_fld2410gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8435{ 8436 uint32 tie_t; 8437 tie_t = (val << 28) >> 28; 8438 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 8439 tie_t = (val << 27) >> 31; 8440 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8441} 8442 8443static unsigned 8444Field_dsp340050b49a6c_fld2416gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8445{ 8446 unsigned tie_t = 0; 8447 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8448 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 8449 return tie_t; 8450} 8451 8452static void 8453Field_dsp340050b49a6c_fld2416gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8454{ 8455 uint32 tie_t; 8456 tie_t = (val << 28) >> 28; 8457 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 8458 tie_t = (val << 27) >> 31; 8459 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8460} 8461 8462static unsigned 8463Field_dsp340050b49a6c_fld2411gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8464{ 8465 unsigned tie_t = 0; 8466 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8467 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 8468 return tie_t; 8469} 8470 8471static void 8472Field_dsp340050b49a6c_fld2411gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8473{ 8474 uint32 tie_t; 8475 tie_t = (val << 28) >> 28; 8476 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 8477 tie_t = (val << 27) >> 31; 8478 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8479} 8480 8481static unsigned 8482Field_dsp340050b49a6c_fld2412gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8483{ 8484 unsigned tie_t = 0; 8485 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8486 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 8487 return tie_t; 8488} 8489 8490static void 8491Field_dsp340050b49a6c_fld2412gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8492{ 8493 uint32 tie_t; 8494 tie_t = (val << 28) >> 28; 8495 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 8496 tie_t = (val << 27) >> 31; 8497 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8498} 8499 8500static unsigned 8501Field_dsp340050b49a6c_fld2453gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8502{ 8503 unsigned tie_t = 0; 8504 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8505 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 8506 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 8507 return tie_t; 8508} 8509 8510static void 8511Field_dsp340050b49a6c_fld2453gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8512{ 8513 uint32 tie_t; 8514 tie_t = (val << 29) >> 29; 8515 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 8516 tie_t = (val << 28) >> 31; 8517 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 8518 tie_t = (val << 27) >> 31; 8519 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8520} 8521 8522static unsigned 8523Field_dsp340050b49a6c_fld2451gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8524{ 8525 unsigned tie_t = 0; 8526 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8527 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 8528 return tie_t; 8529} 8530 8531static void 8532Field_dsp340050b49a6c_fld2451gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8533{ 8534 uint32 tie_t; 8535 tie_t = (val << 29) >> 29; 8536 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 8537 tie_t = (val << 28) >> 31; 8538 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8539} 8540 8541static unsigned 8542Field_dsp340050b49a6c_fld2452gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8543{ 8544 unsigned tie_t = 0; 8545 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8546 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 8547 return tie_t; 8548} 8549 8550static void 8551Field_dsp340050b49a6c_fld2452gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8552{ 8553 uint32 tie_t; 8554 tie_t = (val << 29) >> 29; 8555 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 8556 tie_t = (val << 28) >> 31; 8557 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8558} 8559 8560static unsigned 8561Field_dsp340050b49a6c_fld2516gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8562{ 8563 unsigned tie_t = 0; 8564 tie_t = (tie_t << 4) | ((insn[0] << 13) >> 28); 8565 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 8566 return tie_t; 8567} 8568 8569static void 8570Field_dsp340050b49a6c_fld2516gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8571{ 8572 uint32 tie_t; 8573 tie_t = (val << 31) >> 31; 8574 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 8575 tie_t = (val << 27) >> 28; 8576 insn[0] = (insn[0] & ~0x78000) | (tie_t << 15); 8577} 8578 8579static unsigned 8580Field_dsp340050b49a6c_fld2512gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8581{ 8582 unsigned tie_t = 0; 8583 tie_t = (tie_t << 4) | ((insn[0] << 13) >> 28); 8584 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 8585 return tie_t; 8586} 8587 8588static void 8589Field_dsp340050b49a6c_fld2512gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8590{ 8591 uint32 tie_t; 8592 tie_t = (val << 31) >> 31; 8593 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 8594 tie_t = (val << 27) >> 28; 8595 insn[0] = (insn[0] & ~0x78000) | (tie_t << 15); 8596} 8597 8598static unsigned 8599Field_dsp340050b49a6c_fld2514gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8600{ 8601 unsigned tie_t = 0; 8602 tie_t = (tie_t << 4) | ((insn[0] << 13) >> 28); 8603 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 8604 return tie_t; 8605} 8606 8607static void 8608Field_dsp340050b49a6c_fld2514gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8609{ 8610 uint32 tie_t; 8611 tie_t = (val << 31) >> 31; 8612 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 8613 tie_t = (val << 27) >> 28; 8614 insn[0] = (insn[0] & ~0x78000) | (tie_t << 15); 8615} 8616 8617static unsigned 8618Field_dsp340050b49a6c_fld2515gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8619{ 8620 unsigned tie_t = 0; 8621 tie_t = (tie_t << 4) | ((insn[0] << 13) >> 28); 8622 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 8623 return tie_t; 8624} 8625 8626static void 8627Field_dsp340050b49a6c_fld2515gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8628{ 8629 uint32 tie_t; 8630 tie_t = (val << 31) >> 31; 8631 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 8632 tie_t = (val << 27) >> 28; 8633 insn[0] = (insn[0] & ~0x78000) | (tie_t << 15); 8634} 8635 8636static unsigned 8637Field_dsp340050b49a6c_fld2443gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8638{ 8639 unsigned tie_t = 0; 8640 tie_t = (tie_t << 7) | ((insn[0] << 13) >> 25); 8641 return tie_t; 8642} 8643 8644static void 8645Field_dsp340050b49a6c_fld2443gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8646{ 8647 uint32 tie_t; 8648 tie_t = (val << 25) >> 25; 8649 insn[0] = (insn[0] & ~0x7f000) | (tie_t << 12); 8650} 8651 8652static unsigned 8653Field_dsp340050b49a6c_fld2444gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8654{ 8655 unsigned tie_t = 0; 8656 tie_t = (tie_t << 4) | ((insn[0] << 13) >> 28); 8657 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 8658 return tie_t; 8659} 8660 8661static void 8662Field_dsp340050b49a6c_fld2444gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8663{ 8664 uint32 tie_t; 8665 tie_t = (val << 30) >> 30; 8666 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 8667 tie_t = (val << 26) >> 28; 8668 insn[0] = (insn[0] & ~0x78000) | (tie_t << 15); 8669} 8670 8671static unsigned 8672Field_dsp340050b49a6c_fld2067_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8673{ 8674 unsigned tie_t = 0; 8675 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 8676 return tie_t; 8677} 8678 8679static void 8680Field_dsp340050b49a6c_fld2067_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8681{ 8682 uint32 tie_t; 8683 tie_t = (val << 31) >> 31; 8684 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 8685} 8686 8687static unsigned 8688Field_dsp340050b49a6c_fld2439gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8689{ 8690 unsigned tie_t = 0; 8691 tie_t = (tie_t << 12) | ((insn[0] << 13) >> 20); 8692 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 8693 return tie_t; 8694} 8695 8696static void 8697Field_dsp340050b49a6c_fld2439gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8698{ 8699 uint32 tie_t; 8700 tie_t = (val << 31) >> 31; 8701 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 8702 tie_t = (val << 19) >> 20; 8703 insn[0] = (insn[0] & ~0x7ff80) | (tie_t << 7); 8704} 8705 8706static unsigned 8707Field_dsp340050b49a6c_fld3695gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8708{ 8709 unsigned tie_t = 0; 8710 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 8711 return tie_t; 8712} 8713 8714static void 8715Field_dsp340050b49a6c_fld3695gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8716{ 8717 uint32 tie_t; 8718 tie_t = (val << 31) >> 31; 8719 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 8720} 8721 8722static unsigned 8723Field_dsp340050b49a6c_fld2423gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8724{ 8725 unsigned tie_t = 0; 8726 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 8727 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 8728 return tie_t; 8729} 8730 8731static void 8732Field_dsp340050b49a6c_fld2423gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8733{ 8734 uint32 tie_t; 8735 tie_t = (val << 28) >> 28; 8736 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 8737 tie_t = (val << 19) >> 23; 8738 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 8739} 8740 8741static unsigned 8742Field_dsp340050b49a6c_fld2508gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8743{ 8744 unsigned tie_t = 0; 8745 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8746 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 8747 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 8748 return tie_t; 8749} 8750 8751static void 8752Field_dsp340050b49a6c_fld2508gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8753{ 8754 uint32 tie_t; 8755 tie_t = (val << 30) >> 30; 8756 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 8757 tie_t = (val << 29) >> 31; 8758 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 8759 tie_t = (val << 28) >> 31; 8760 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8761} 8762 8763static unsigned 8764Field_dsp340050b49a6c_fld2058_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8765{ 8766 unsigned tie_t = 0; 8767 tie_t = (tie_t << 3) | ((insn[0] << 14) >> 29); 8768 return tie_t; 8769} 8770 8771static void 8772Field_dsp340050b49a6c_fld2058_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8773{ 8774 uint32 tie_t; 8775 tie_t = (val << 29) >> 29; 8776 insn[0] = (insn[0] & ~0x38000) | (tie_t << 15); 8777} 8778 8779static unsigned 8780Field_dsp340050b49a6c_fld2509gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8781{ 8782 unsigned tie_t = 0; 8783 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8784 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 8785 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 8786 return tie_t; 8787} 8788 8789static void 8790Field_dsp340050b49a6c_fld2509gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8791{ 8792 uint32 tie_t; 8793 tie_t = (val << 30) >> 30; 8794 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 8795 tie_t = (val << 29) >> 31; 8796 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 8797 tie_t = (val << 28) >> 31; 8798 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8799} 8800 8801static unsigned 8802Field_dsp340050b49a6c_fld2510gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8803{ 8804 unsigned tie_t = 0; 8805 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 8806 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 8807 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 8808 return tie_t; 8809} 8810 8811static void 8812Field_dsp340050b49a6c_fld2510gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8813{ 8814 uint32 tie_t; 8815 tie_t = (val << 31) >> 31; 8816 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 8817 tie_t = (val << 30) >> 31; 8818 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 8819 tie_t = (val << 29) >> 31; 8820 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 8821} 8822 8823static unsigned 8824Field_dsp340050b49a6c_fld3696gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8825{ 8826 unsigned tie_t = 0; 8827 tie_t = (tie_t << 3) | ((insn[0] << 14) >> 29); 8828 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 8829 return tie_t; 8830} 8831 8832static void 8833Field_dsp340050b49a6c_fld3696gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8834{ 8835 uint32 tie_t; 8836 tie_t = (val << 31) >> 31; 8837 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 8838 tie_t = (val << 28) >> 29; 8839 insn[0] = (insn[0] & ~0x38000) | (tie_t << 15); 8840} 8841 8842static unsigned 8843Field_dsp340050b49a6c_fld2496gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8844{ 8845 unsigned tie_t = 0; 8846 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 8847 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 8848 return tie_t; 8849} 8850 8851static void 8852Field_dsp340050b49a6c_fld2496gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8853{ 8854 uint32 tie_t; 8855 tie_t = (val << 29) >> 29; 8856 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 8857 tie_t = (val << 24) >> 27; 8858 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 8859} 8860 8861static unsigned 8862Field_s8_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8863{ 8864 unsigned tie_t = 0; 8865 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 8866 return tie_t; 8867} 8868 8869static void 8870Field_s8_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8871{ 8872 uint32 tie_t; 8873 tie_t = (val << 31) >> 31; 8874 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 8875} 8876 8877static unsigned 8878Field_dsp340050b49a6c_fld2527gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8879{ 8880 unsigned tie_t = 0; 8881 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 8882 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 8883 return tie_t; 8884} 8885 8886static void 8887Field_dsp340050b49a6c_fld2527gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8888{ 8889 uint32 tie_t; 8890 tie_t = (val << 28) >> 28; 8891 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 8892 tie_t = (val << 23) >> 27; 8893 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 8894} 8895 8896static unsigned 8897Field_dsp340050b49a6c_fld2036_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8898{ 8899 unsigned tie_t = 0; 8900 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 8901 return tie_t; 8902} 8903 8904static void 8905Field_dsp340050b49a6c_fld2036_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8906{ 8907 uint32 tie_t; 8908 tie_t = (val << 31) >> 31; 8909 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 8910} 8911 8912static unsigned 8913Field_dsp340050b49a6c_fld2528gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8914{ 8915 unsigned tie_t = 0; 8916 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 8917 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 8918 return tie_t; 8919} 8920 8921static void 8922Field_dsp340050b49a6c_fld2528gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8923{ 8924 uint32 tie_t; 8925 tie_t = (val << 29) >> 29; 8926 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 8927 tie_t = (val << 24) >> 27; 8928 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 8929} 8930 8931static unsigned 8932Field_dsp340050b49a6c_fld3697gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8933{ 8934 unsigned tie_t = 0; 8935 tie_t = (tie_t << 2) | ((insn[0] << 25) >> 30); 8936 return tie_t; 8937} 8938 8939static void 8940Field_dsp340050b49a6c_fld3697gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8941{ 8942 uint32 tie_t; 8943 tie_t = (val << 30) >> 30; 8944 insn[0] = (insn[0] & ~0x60) | (tie_t << 5); 8945} 8946 8947static unsigned 8948Field_dsp340050b49a6c_fld2523gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8949{ 8950 unsigned tie_t = 0; 8951 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 8952 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 8953 return tie_t; 8954} 8955 8956static void 8957Field_dsp340050b49a6c_fld2523gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8958{ 8959 uint32 tie_t; 8960 tie_t = (val << 30) >> 30; 8961 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 8962 tie_t = (val << 24) >> 26; 8963 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 8964} 8965 8966static unsigned 8967Field_dsp340050b49a6c_fld3698gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8968{ 8969 unsigned tie_t = 0; 8970 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 8971 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 8972 return tie_t; 8973} 8974 8975static void 8976Field_dsp340050b49a6c_fld3698gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8977{ 8978 uint32 tie_t; 8979 tie_t = (val << 31) >> 31; 8980 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 8981 tie_t = (val << 29) >> 30; 8982 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 8983} 8984 8985static unsigned 8986Field_dsp340050b49a6c_fld2455gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 8987{ 8988 unsigned tie_t = 0; 8989 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 8990 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 8991 return tie_t; 8992} 8993 8994static void 8995Field_dsp340050b49a6c_fld2455gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 8996{ 8997 uint32 tie_t; 8998 tie_t = (val << 28) >> 28; 8999 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 9000 tie_t = (val << 23) >> 27; 9001 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 9002} 9003 9004static unsigned 9005Field_dsp340050b49a6c_fld2456gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9006{ 9007 unsigned tie_t = 0; 9008 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 9009 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 9010 return tie_t; 9011} 9012 9013static void 9014Field_dsp340050b49a6c_fld2456gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9015{ 9016 uint32 tie_t; 9017 tie_t = (val << 28) >> 28; 9018 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 9019 tie_t = (val << 23) >> 27; 9020 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 9021} 9022 9023static unsigned 9024Field_dsp340050b49a6c_fld2458gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9025{ 9026 unsigned tie_t = 0; 9027 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 9028 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 9029 return tie_t; 9030} 9031 9032static void 9033Field_dsp340050b49a6c_fld2458gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9034{ 9035 uint32 tie_t; 9036 tie_t = (val << 28) >> 28; 9037 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 9038 tie_t = (val << 23) >> 27; 9039 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 9040} 9041 9042static unsigned 9043Field_dsp340050b49a6c_fld2457gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9044{ 9045 unsigned tie_t = 0; 9046 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 9047 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 9048 return tie_t; 9049} 9050 9051static void 9052Field_dsp340050b49a6c_fld2457gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9053{ 9054 uint32 tie_t; 9055 tie_t = (val << 28) >> 28; 9056 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 9057 tie_t = (val << 23) >> 27; 9058 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 9059} 9060 9061static unsigned 9062Field_dsp340050b49a6c_fld2440gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9063{ 9064 unsigned tie_t = 0; 9065 tie_t = (tie_t << 12) | ((insn[0] << 13) >> 20); 9066 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 9067 return tie_t; 9068} 9069 9070static void 9071Field_dsp340050b49a6c_fld2440gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9072{ 9073 uint32 tie_t; 9074 tie_t = (val << 31) >> 31; 9075 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 9076 tie_t = (val << 19) >> 20; 9077 insn[0] = (insn[0] & ~0x7ff80) | (tie_t << 7); 9078} 9079 9080static unsigned 9081Field_dsp340050b49a6c_fld2524gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9082{ 9083 unsigned tie_t = 0; 9084 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9085 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 9086 return tie_t; 9087} 9088 9089static void 9090Field_dsp340050b49a6c_fld2524gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9091{ 9092 uint32 tie_t; 9093 tie_t = (val << 31) >> 31; 9094 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 9095 tie_t = (val << 25) >> 26; 9096 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9097} 9098 9099static unsigned 9100Field_dsp340050b49a6c_fld3699gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9101{ 9102 unsigned tie_t = 0; 9103 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 9104 tie_t = (tie_t << 2) | ((insn[0] << 25) >> 30); 9105 return tie_t; 9106} 9107 9108static void 9109Field_dsp340050b49a6c_fld3699gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9110{ 9111 uint32 tie_t; 9112 tie_t = (val << 30) >> 30; 9113 insn[0] = (insn[0] & ~0x60) | (tie_t << 5); 9114 tie_t = (val << 28) >> 30; 9115 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 9116} 9117 9118static unsigned 9119Field_dsp340050b49a6c_fld2503gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9120{ 9121 unsigned tie_t = 0; 9122 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9123 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 9124 return tie_t; 9125} 9126 9127static void 9128Field_dsp340050b49a6c_fld2503gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9129{ 9130 uint32 tie_t; 9131 tie_t = (val << 29) >> 29; 9132 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 9133 tie_t = (val << 23) >> 26; 9134 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9135} 9136 9137static unsigned 9138Field_dsp340050b49a6c_fld2507gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9139{ 9140 unsigned tie_t = 0; 9141 tie_t = (tie_t << 2) | ((insn[0] << 13) >> 30); 9142 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 9143 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 9144 return tie_t; 9145} 9146 9147static void 9148Field_dsp340050b49a6c_fld2507gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9149{ 9150 uint32 tie_t; 9151 tie_t = (val << 30) >> 30; 9152 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 9153 tie_t = (val << 29) >> 31; 9154 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 9155 tie_t = (val << 27) >> 30; 9156 insn[0] = (insn[0] & ~0x60000) | (tie_t << 17); 9157} 9158 9159static unsigned 9160Field_dsp340050b49a6c_fld3700gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9161{ 9162 unsigned tie_t = 0; 9163 tie_t = (tie_t << 2) | ((insn[0] << 15) >> 30); 9164 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 9165 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 9166 return tie_t; 9167} 9168 9169static void 9170Field_dsp340050b49a6c_fld3700gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9171{ 9172 uint32 tie_t; 9173 tie_t = (val << 31) >> 31; 9174 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 9175 tie_t = (val << 30) >> 31; 9176 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 9177 tie_t = (val << 28) >> 30; 9178 insn[0] = (insn[0] & ~0x18000) | (tie_t << 15); 9179} 9180 9181static unsigned 9182Field_dsp340050b49a6c_fld2498gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9183{ 9184 unsigned tie_t = 0; 9185 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9186 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 9187 return tie_t; 9188} 9189 9190static void 9191Field_dsp340050b49a6c_fld2498gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9192{ 9193 uint32 tie_t; 9194 tie_t = (val << 29) >> 29; 9195 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 9196 tie_t = (val << 23) >> 26; 9197 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9198} 9199 9200static unsigned 9201Field_dsp340050b49a6c_fld2500gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9202{ 9203 unsigned tie_t = 0; 9204 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9205 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 9206 return tie_t; 9207} 9208 9209static void 9210Field_dsp340050b49a6c_fld2500gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9211{ 9212 uint32 tie_t; 9213 tie_t = (val << 29) >> 29; 9214 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 9215 tie_t = (val << 23) >> 26; 9216 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9217} 9218 9219static unsigned 9220Field_dsp340050b49a6c_fld2501gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9221{ 9222 unsigned tie_t = 0; 9223 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9224 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 9225 return tie_t; 9226} 9227 9228static void 9229Field_dsp340050b49a6c_fld2501gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9230{ 9231 uint32 tie_t; 9232 tie_t = (val << 29) >> 29; 9233 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 9234 tie_t = (val << 23) >> 26; 9235 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9236} 9237 9238static unsigned 9239Field_dsp340050b49a6c_fld2502gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9240{ 9241 unsigned tie_t = 0; 9242 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9243 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 9244 return tie_t; 9245} 9246 9247static void 9248Field_dsp340050b49a6c_fld2502gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9249{ 9250 uint32 tie_t; 9251 tie_t = (val << 29) >> 29; 9252 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 9253 tie_t = (val << 23) >> 26; 9254 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9255} 9256 9257static unsigned 9258Field_dsp340050b49a6c_fld2504gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9259{ 9260 unsigned tie_t = 0; 9261 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9262 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 9263 return tie_t; 9264} 9265 9266static void 9267Field_dsp340050b49a6c_fld2504gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9268{ 9269 uint32 tie_t; 9270 tie_t = (val << 29) >> 29; 9271 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 9272 tie_t = (val << 23) >> 26; 9273 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9274} 9275 9276static unsigned 9277Field_dsp340050b49a6c_fld2505gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9278{ 9279 unsigned tie_t = 0; 9280 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9281 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 9282 return tie_t; 9283} 9284 9285static void 9286Field_dsp340050b49a6c_fld2505gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9287{ 9288 uint32 tie_t; 9289 tie_t = (val << 30) >> 30; 9290 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 9291 tie_t = (val << 24) >> 26; 9292 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9293} 9294 9295static unsigned 9296Field_dsp340050b49a6c_fld2433gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9297{ 9298 unsigned tie_t = 0; 9299 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 9300 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 9301 return tie_t; 9302} 9303 9304static void 9305Field_dsp340050b49a6c_fld2433gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9306{ 9307 uint32 tie_t; 9308 tie_t = (val << 28) >> 28; 9309 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 9310 tie_t = (val << 19) >> 23; 9311 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 9312} 9313 9314static unsigned 9315Field_dsp340050b49a6c_fld2430gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9316{ 9317 unsigned tie_t = 0; 9318 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 9319 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 9320 return tie_t; 9321} 9322 9323static void 9324Field_dsp340050b49a6c_fld2430gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9325{ 9326 uint32 tie_t; 9327 tie_t = (val << 28) >> 28; 9328 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 9329 tie_t = (val << 19) >> 23; 9330 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 9331} 9332 9333static unsigned 9334Field_dsp340050b49a6c_fld2431gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9335{ 9336 unsigned tie_t = 0; 9337 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 9338 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 9339 return tie_t; 9340} 9341 9342static void 9343Field_dsp340050b49a6c_fld2431gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9344{ 9345 uint32 tie_t; 9346 tie_t = (val << 28) >> 28; 9347 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 9348 tie_t = (val << 19) >> 23; 9349 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 9350} 9351 9352static unsigned 9353Field_dsp340050b49a6c_fld2432gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9354{ 9355 unsigned tie_t = 0; 9356 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 9357 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 9358 return tie_t; 9359} 9360 9361static void 9362Field_dsp340050b49a6c_fld2432gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9363{ 9364 uint32 tie_t; 9365 tie_t = (val << 28) >> 28; 9366 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 9367 tie_t = (val << 19) >> 23; 9368 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 9369} 9370 9371static unsigned 9372Field_dsp340050b49a6c_fld2434gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9373{ 9374 unsigned tie_t = 0; 9375 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 9376 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 9377 return tie_t; 9378} 9379 9380static void 9381Field_dsp340050b49a6c_fld2434gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9382{ 9383 uint32 tie_t; 9384 tie_t = (val << 28) >> 28; 9385 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 9386 tie_t = (val << 19) >> 23; 9387 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 9388} 9389 9390static unsigned 9391Field_dsp340050b49a6c_fld2435gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9392{ 9393 unsigned tie_t = 0; 9394 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 9395 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 9396 return tie_t; 9397} 9398 9399static void 9400Field_dsp340050b49a6c_fld2435gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9401{ 9402 uint32 tie_t; 9403 tie_t = (val << 29) >> 29; 9404 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 9405 tie_t = (val << 20) >> 23; 9406 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 9407} 9408 9409static unsigned 9410Field_dsp340050b49a6c_fld2517gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9411{ 9412 unsigned tie_t = 0; 9413 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9414 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 9415 return tie_t; 9416} 9417 9418static void 9419Field_dsp340050b49a6c_fld2517gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9420{ 9421 uint32 tie_t; 9422 tie_t = (val << 30) >> 30; 9423 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 9424 tie_t = (val << 24) >> 26; 9425 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9426} 9427 9428static unsigned 9429Field_dsp340050b49a6c_fld2518gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9430{ 9431 unsigned tie_t = 0; 9432 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9433 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 9434 return tie_t; 9435} 9436 9437static void 9438Field_dsp340050b49a6c_fld2518gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9439{ 9440 uint32 tie_t; 9441 tie_t = (val << 30) >> 30; 9442 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 9443 tie_t = (val << 24) >> 26; 9444 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9445} 9446 9447static unsigned 9448Field_dsp340050b49a6c_fld2519gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9449{ 9450 unsigned tie_t = 0; 9451 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9452 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 9453 return tie_t; 9454} 9455 9456static void 9457Field_dsp340050b49a6c_fld2519gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9458{ 9459 uint32 tie_t; 9460 tie_t = (val << 30) >> 30; 9461 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 9462 tie_t = (val << 24) >> 26; 9463 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9464} 9465 9466static unsigned 9467Field_dsp340050b49a6c_fld2520gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9468{ 9469 unsigned tie_t = 0; 9470 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9471 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 9472 return tie_t; 9473} 9474 9475static void 9476Field_dsp340050b49a6c_fld2520gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9477{ 9478 uint32 tie_t; 9479 tie_t = (val << 30) >> 30; 9480 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 9481 tie_t = (val << 24) >> 26; 9482 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9483} 9484 9485static unsigned 9486Field_dsp340050b49a6c_fld2489gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9487{ 9488 unsigned tie_t = 0; 9489 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 9490 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 9491 return tie_t; 9492} 9493 9494static void 9495Field_dsp340050b49a6c_fld2489gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9496{ 9497 uint32 tie_t; 9498 tie_t = (val << 24) >> 24; 9499 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 9500 tie_t = (val << 19) >> 27; 9501 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 9502} 9503 9504static unsigned 9505Field_dsp340050b49a6c_fld2491gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9506{ 9507 unsigned tie_t = 0; 9508 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 9509 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 9510 return tie_t; 9511} 9512 9513static void 9514Field_dsp340050b49a6c_fld2491gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9515{ 9516 uint32 tie_t; 9517 tie_t = (val << 24) >> 24; 9518 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 9519 tie_t = (val << 19) >> 27; 9520 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 9521} 9522 9523static unsigned 9524Field_dsp340050b49a6c_fld2490gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9525{ 9526 unsigned tie_t = 0; 9527 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 9528 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 9529 return tie_t; 9530} 9531 9532static void 9533Field_dsp340050b49a6c_fld2490gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9534{ 9535 uint32 tie_t; 9536 tie_t = (val << 24) >> 24; 9537 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 9538 tie_t = (val << 19) >> 27; 9539 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 9540} 9541 9542static unsigned 9543Field_dsp340050b49a6c_fld2492gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9544{ 9545 unsigned tie_t = 0; 9546 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 9547 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 9548 return tie_t; 9549} 9550 9551static void 9552Field_dsp340050b49a6c_fld2492gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9553{ 9554 uint32 tie_t; 9555 tie_t = (val << 24) >> 24; 9556 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 9557 tie_t = (val << 19) >> 27; 9558 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 9559} 9560 9561static unsigned 9562Field_dsp340050b49a6c_fld2529gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9563{ 9564 unsigned tie_t = 0; 9565 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 9566 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 9567 return tie_t; 9568} 9569 9570static void 9571Field_dsp340050b49a6c_fld2529gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9572{ 9573 uint32 tie_t; 9574 tie_t = (val << 30) >> 30; 9575 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 9576 tie_t = (val << 25) >> 27; 9577 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 9578} 9579 9580static unsigned 9581Field_dsp340050b49a6c_fld3702gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9582{ 9583 unsigned tie_t = 0; 9584 tie_t = (tie_t << 3) | ((insn[0] << 24) >> 29); 9585 return tie_t; 9586} 9587 9588static void 9589Field_dsp340050b49a6c_fld3702gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9590{ 9591 uint32 tie_t; 9592 tie_t = (val << 29) >> 29; 9593 insn[0] = (insn[0] & ~0xe0) | (tie_t << 5); 9594} 9595 9596static unsigned 9597Field_dsp340050b49a6c_fld2468gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9598{ 9599 unsigned tie_t = 0; 9600 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9601 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 9602 return tie_t; 9603} 9604 9605static void 9606Field_dsp340050b49a6c_fld2468gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9607{ 9608 uint32 tie_t; 9609 tie_t = (val << 24) >> 24; 9610 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 9611 tie_t = (val << 18) >> 26; 9612 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9613} 9614 9615static unsigned 9616Field_dsp340050b49a6c_fld2470gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9617{ 9618 unsigned tie_t = 0; 9619 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9620 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 9621 return tie_t; 9622} 9623 9624static void 9625Field_dsp340050b49a6c_fld2470gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9626{ 9627 uint32 tie_t; 9628 tie_t = (val << 24) >> 24; 9629 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 9630 tie_t = (val << 18) >> 26; 9631 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9632} 9633 9634static unsigned 9635Field_dsp340050b49a6c_fld2448_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9636{ 9637 unsigned tie_t = 0; 9638 tie_t = (tie_t << 3) | ((insn[0] << 13) >> 29); 9639 return tie_t; 9640} 9641 9642static void 9643Field_dsp340050b49a6c_fld2448_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9644{ 9645 uint32 tie_t; 9646 tie_t = (val << 29) >> 29; 9647 insn[0] = (insn[0] & ~0x70000) | (tie_t << 16); 9648} 9649 9650static unsigned 9651Field_dsp340050b49a6c_fld3703gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9652{ 9653 unsigned tie_t = 0; 9654 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 9655 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 9656 return tie_t; 9657} 9658 9659static void 9660Field_dsp340050b49a6c_fld3703gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9661{ 9662 uint32 tie_t; 9663 tie_t = (val << 30) >> 30; 9664 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 9665 tie_t = (val << 27) >> 29; 9666 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 9667} 9668 9669static unsigned 9670Field_dsp340050b49a6c_fld2521gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9671{ 9672 unsigned tie_t = 0; 9673 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9674 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 9675 return tie_t; 9676} 9677 9678static void 9679Field_dsp340050b49a6c_fld2521gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9680{ 9681 uint32 tie_t; 9682 tie_t = (val << 30) >> 30; 9683 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 9684 tie_t = (val << 24) >> 26; 9685 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9686} 9687 9688static unsigned 9689Field_dsp340050b49a6c_fld2530_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9690{ 9691 unsigned tie_t = 0; 9692 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 9693 return tie_t; 9694} 9695 9696static void 9697Field_dsp340050b49a6c_fld2530_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9698{ 9699 uint32 tie_t; 9700 tie_t = (val << 30) >> 30; 9701 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 9702} 9703 9704static unsigned 9705Field_dsp340050b49a6c_fld2461gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9706{ 9707 unsigned tie_t = 0; 9708 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9709 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 9710 return tie_t; 9711} 9712 9713static void 9714Field_dsp340050b49a6c_fld2461gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9715{ 9716 uint32 tie_t; 9717 tie_t = (val << 28) >> 28; 9718 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 9719 tie_t = (val << 22) >> 26; 9720 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9721} 9722 9723static unsigned 9724Field_dsp340050b49a6c_fld2463gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9725{ 9726 unsigned tie_t = 0; 9727 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9728 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 9729 return tie_t; 9730} 9731 9732static void 9733Field_dsp340050b49a6c_fld2463gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9734{ 9735 uint32 tie_t; 9736 tie_t = (val << 28) >> 28; 9737 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 9738 tie_t = (val << 22) >> 26; 9739 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9740} 9741 9742static unsigned 9743Field_dsp340050b49a6c_fld2497gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9744{ 9745 unsigned tie_t = 0; 9746 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9747 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 9748 return tie_t; 9749} 9750 9751static void 9752Field_dsp340050b49a6c_fld2497gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9753{ 9754 uint32 tie_t; 9755 tie_t = (val << 29) >> 29; 9756 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 9757 tie_t = (val << 23) >> 26; 9758 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9759} 9760 9761static unsigned 9762Field_dsp340050b49a6c_fld2499gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9763{ 9764 unsigned tie_t = 0; 9765 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9766 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 9767 return tie_t; 9768} 9769 9770static void 9771Field_dsp340050b49a6c_fld2499gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9772{ 9773 uint32 tie_t; 9774 tie_t = (val << 29) >> 29; 9775 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 9776 tie_t = (val << 23) >> 26; 9777 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9778} 9779 9780static unsigned 9781Field_dsp340050b49a6c_fld2465gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9782{ 9783 unsigned tie_t = 0; 9784 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9785 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 9786 return tie_t; 9787} 9788 9789static void 9790Field_dsp340050b49a6c_fld2465gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9791{ 9792 uint32 tie_t; 9793 tie_t = (val << 28) >> 28; 9794 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 9795 tie_t = (val << 22) >> 26; 9796 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9797} 9798 9799static unsigned 9800Field_dsp340050b49a6c_fld2467gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9801{ 9802 unsigned tie_t = 0; 9803 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9804 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 9805 return tie_t; 9806} 9807 9808static void 9809Field_dsp340050b49a6c_fld2467gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9810{ 9811 uint32 tie_t; 9812 tie_t = (val << 28) >> 28; 9813 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 9814 tie_t = (val << 22) >> 26; 9815 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9816} 9817 9818static unsigned 9819Field_dsp340050b49a6c_fld2471gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9820{ 9821 unsigned tie_t = 0; 9822 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9823 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 9824 return tie_t; 9825} 9826 9827static void 9828Field_dsp340050b49a6c_fld2471gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9829{ 9830 uint32 tie_t; 9831 tie_t = (val << 24) >> 24; 9832 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 9833 tie_t = (val << 18) >> 26; 9834 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9835} 9836 9837static unsigned 9838Field_dsp340050b49a6c_fld2473gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9839{ 9840 unsigned tie_t = 0; 9841 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9842 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 9843 return tie_t; 9844} 9845 9846static void 9847Field_dsp340050b49a6c_fld2473gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9848{ 9849 uint32 tie_t; 9850 tie_t = (val << 24) >> 24; 9851 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 9852 tie_t = (val << 18) >> 26; 9853 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9854} 9855 9856static unsigned 9857Field_dsp340050b49a6c_fld2477gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9858{ 9859 unsigned tie_t = 0; 9860 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9861 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 9862 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 9863 return tie_t; 9864} 9865 9866static void 9867Field_dsp340050b49a6c_fld2477gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9868{ 9869 uint32 tie_t; 9870 tie_t = (val << 28) >> 28; 9871 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 9872 tie_t = (val << 27) >> 31; 9873 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 9874 tie_t = (val << 21) >> 26; 9875 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9876} 9877 9878static unsigned 9879Field_dsp340050b49a6c_fld3705gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9880{ 9881 unsigned tie_t = 0; 9882 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 9883 return tie_t; 9884} 9885 9886static void 9887Field_dsp340050b49a6c_fld3705gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9888{ 9889 uint32 tie_t; 9890 tie_t = (val << 29) >> 29; 9891 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 9892} 9893 9894static unsigned 9895Field_dsp340050b49a6c_fld2472gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9896{ 9897 unsigned tie_t = 0; 9898 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9899 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 9900 return tie_t; 9901} 9902 9903static void 9904Field_dsp340050b49a6c_fld2472gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9905{ 9906 uint32 tie_t; 9907 tie_t = (val << 24) >> 24; 9908 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 9909 tie_t = (val << 18) >> 26; 9910 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9911} 9912 9913static unsigned 9914Field_dsp340050b49a6c_fld2495gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9915{ 9916 unsigned tie_t = 0; 9917 tie_t = (tie_t << 3) | ((insn[0] << 13) >> 29); 9918 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 9919 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 9920 return tie_t; 9921} 9922 9923static void 9924Field_dsp340050b49a6c_fld2495gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9925{ 9926 uint32 tie_t; 9927 tie_t = (val << 29) >> 29; 9928 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 9929 tie_t = (val << 28) >> 31; 9930 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 9931 tie_t = (val << 25) >> 29; 9932 insn[0] = (insn[0] & ~0x70000) | (tie_t << 16); 9933} 9934 9935static unsigned 9936Field_dsp340050b49a6c_fld3706gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9937{ 9938 unsigned tie_t = 0; 9939 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 9940 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 9941 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 9942 return tie_t; 9943} 9944 9945static void 9946Field_dsp340050b49a6c_fld3706gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9947{ 9948 uint32 tie_t; 9949 tie_t = (val << 31) >> 31; 9950 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 9951 tie_t = (val << 30) >> 31; 9952 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 9953 tie_t = (val << 29) >> 31; 9954 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 9955} 9956 9957static unsigned 9958Field_dsp340050b49a6c_fld2466gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9959{ 9960 unsigned tie_t = 0; 9961 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9962 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 9963 return tie_t; 9964} 9965 9966static void 9967Field_dsp340050b49a6c_fld2466gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9968{ 9969 uint32 tie_t; 9970 tie_t = (val << 28) >> 28; 9971 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 9972 tie_t = (val << 22) >> 26; 9973 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9974} 9975 9976static unsigned 9977Field_dsp340050b49a6c_fld2474gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9978{ 9979 unsigned tie_t = 0; 9980 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 9981 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 9982 return tie_t; 9983} 9984 9985static void 9986Field_dsp340050b49a6c_fld2474gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 9987{ 9988 uint32 tie_t; 9989 tie_t = (val << 24) >> 24; 9990 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 9991 tie_t = (val << 18) >> 26; 9992 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 9993} 9994 9995static unsigned 9996Field_dsp340050b49a6c_fld2475gp_slot0_Slot_gp_slot0_get (const xtensa_insnbuf insn) 9997{ 9998 unsigned tie_t = 0; 9999 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 10000 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 10001 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 10002 return tie_t; 10003} 10004 10005static void 10006Field_dsp340050b49a6c_fld2475gp_slot0_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 10007{ 10008 uint32 tie_t; 10009 tie_t = (val << 28) >> 28; 10010 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 10011 tie_t = (val << 25) >> 29; 10012 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 10013 tie_t = (val << 19) >> 26; 10014 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 10015} 10016 10017static unsigned 10018Field_dsp340050b49a6c_fld2595dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10019{ 10020 unsigned tie_t = 0; 10021 tie_t = (tie_t << 7) | ((insn[0] << 12) >> 25); 10022 tie_t = (tie_t << 9) | ((insn[0] << 21) >> 23); 10023 return tie_t; 10024} 10025 10026static void 10027Field_dsp340050b49a6c_fld2595dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10028{ 10029 uint32 tie_t; 10030 tie_t = (val << 23) >> 23; 10031 insn[0] = (insn[0] & ~0x7fc) | (tie_t << 2); 10032 tie_t = (val << 16) >> 25; 10033 insn[0] = (insn[0] & ~0xfe000) | (tie_t << 13); 10034} 10035 10036static unsigned 10037Field_op0_s6_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10038{ 10039 unsigned tie_t = 0; 10040 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 10041 return tie_t; 10042} 10043 10044static void 10045Field_op0_s6_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10046{ 10047 uint32 tie_t; 10048 tie_t = (val << 30) >> 30; 10049 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 10050} 10051 10052static unsigned 10053Field_dsp340050b49a6c_fld3708dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10054{ 10055 unsigned tie_t = 0; 10056 tie_t = (tie_t << 2) | ((insn[0] << 19) >> 30); 10057 return tie_t; 10058} 10059 10060static void 10061Field_dsp340050b49a6c_fld3708dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10062{ 10063 uint32 tie_t; 10064 tie_t = (val << 30) >> 30; 10065 insn[0] = (insn[0] & ~0x1800) | (tie_t << 11); 10066} 10067 10068static unsigned 10069Field_dsp340050b49a6c_fld2579dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10070{ 10071 unsigned tie_t = 0; 10072 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 10073 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 10074 return tie_t; 10075} 10076 10077static void 10078Field_dsp340050b49a6c_fld2579dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10079{ 10080 uint32 tie_t; 10081 tie_t = (val << 24) >> 24; 10082 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 10083 tie_t = (val << 18) >> 26; 10084 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 10085} 10086 10087static unsigned 10088Field_dsp340050b49a6c_fld2580dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10089{ 10090 unsigned tie_t = 0; 10091 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 10092 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 10093 return tie_t; 10094} 10095 10096static void 10097Field_dsp340050b49a6c_fld2580dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10098{ 10099 uint32 tie_t; 10100 tie_t = (val << 24) >> 24; 10101 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 10102 tie_t = (val << 18) >> 26; 10103 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 10104} 10105 10106static unsigned 10107Field_dsp340050b49a6c_fld2582dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10108{ 10109 unsigned tie_t = 0; 10110 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 10111 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 10112 return tie_t; 10113} 10114 10115static void 10116Field_dsp340050b49a6c_fld2582dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10117{ 10118 uint32 tie_t; 10119 tie_t = (val << 24) >> 24; 10120 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 10121 tie_t = (val << 18) >> 26; 10122 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 10123} 10124 10125static unsigned 10126Field_dsp340050b49a6c_fld2586dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10127{ 10128 unsigned tie_t = 0; 10129 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 10130 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 10131 return tie_t; 10132} 10133 10134static void 10135Field_dsp340050b49a6c_fld2586dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10136{ 10137 uint32 tie_t; 10138 tie_t = (val << 24) >> 24; 10139 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 10140 tie_t = (val << 18) >> 26; 10141 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 10142} 10143 10144static unsigned 10145Field_dsp340050b49a6c_fld2581dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10146{ 10147 unsigned tie_t = 0; 10148 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 10149 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 10150 return tie_t; 10151} 10152 10153static void 10154Field_dsp340050b49a6c_fld2581dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10155{ 10156 uint32 tie_t; 10157 tie_t = (val << 24) >> 24; 10158 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 10159 tie_t = (val << 18) >> 26; 10160 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 10161} 10162 10163static unsigned 10164Field_dsp340050b49a6c_fld2583dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10165{ 10166 unsigned tie_t = 0; 10167 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 10168 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 10169 return tie_t; 10170} 10171 10172static void 10173Field_dsp340050b49a6c_fld2583dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10174{ 10175 uint32 tie_t; 10176 tie_t = (val << 24) >> 24; 10177 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 10178 tie_t = (val << 18) >> 26; 10179 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 10180} 10181 10182static unsigned 10183Field_dsp340050b49a6c_fld2599dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10184{ 10185 unsigned tie_t = 0; 10186 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10187 tie_t = (tie_t << 10) | ((insn[0] << 20) >> 22); 10188 return tie_t; 10189} 10190 10191static void 10192Field_dsp340050b49a6c_fld2599dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10193{ 10194 uint32 tie_t; 10195 tie_t = (val << 22) >> 22; 10196 insn[0] = (insn[0] & ~0xffc) | (tie_t << 2); 10197 tie_t = (val << 20) >> 30; 10198 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10199} 10200 10201static unsigned 10202Field_dsp340050b49a6c_fld3709dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10203{ 10204 unsigned tie_t = 0; 10205 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 10206 return tie_t; 10207} 10208 10209static void 10210Field_dsp340050b49a6c_fld3709dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10211{ 10212 uint32 tie_t; 10213 tie_t = (val << 30) >> 30; 10214 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 10215} 10216 10217static unsigned 10218Field_dsp340050b49a6c_fld2614_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10219{ 10220 unsigned tie_t = 0; 10221 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 10222 return tie_t; 10223} 10224 10225static void 10226Field_dsp340050b49a6c_fld2614_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10227{ 10228 uint32 tie_t; 10229 tie_t = (val << 22) >> 22; 10230 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 10231} 10232 10233static unsigned 10234Field_dsp340050b49a6c_fld2604dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10235{ 10236 unsigned tie_t = 0; 10237 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10238 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 10239 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 10240 return tie_t; 10241} 10242 10243static void 10244Field_dsp340050b49a6c_fld2604dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10245{ 10246 uint32 tie_t; 10247 tie_t = (val << 28) >> 28; 10248 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 10249 tie_t = (val << 25) >> 29; 10250 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 10251 tie_t = (val << 23) >> 30; 10252 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10253} 10254 10255static unsigned 10256Field_dsp340050b49a6c_fld3710dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10257{ 10258 unsigned tie_t = 0; 10259 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 10260 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 10261 return tie_t; 10262} 10263 10264static void 10265Field_dsp340050b49a6c_fld3710dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10266{ 10267 uint32 tie_t; 10268 tie_t = (val << 31) >> 31; 10269 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 10270 tie_t = (val << 27) >> 28; 10271 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 10272} 10273 10274static unsigned 10275Field_dsp340050b49a6c_fld2606dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10276{ 10277 unsigned tie_t = 0; 10278 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10279 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 10280 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 10281 return tie_t; 10282} 10283 10284static void 10285Field_dsp340050b49a6c_fld2606dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10286{ 10287 uint32 tie_t; 10288 tie_t = (val << 28) >> 28; 10289 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 10290 tie_t = (val << 26) >> 30; 10291 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 10292 tie_t = (val << 24) >> 30; 10293 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10294} 10295 10296static unsigned 10297Field_dsp340050b49a6c_fld3711dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10298{ 10299 unsigned tie_t = 0; 10300 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 10301 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 10302 return tie_t; 10303} 10304 10305static void 10306Field_dsp340050b49a6c_fld3711dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10307{ 10308 uint32 tie_t; 10309 tie_t = (val << 30) >> 30; 10310 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 10311 tie_t = (val << 26) >> 28; 10312 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 10313} 10314 10315static unsigned 10316Field_dsp340050b49a6c_fld2601dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10317{ 10318 unsigned tie_t = 0; 10319 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10320 tie_t = (tie_t << 10) | ((insn[0] << 20) >> 22); 10321 return tie_t; 10322} 10323 10324static void 10325Field_dsp340050b49a6c_fld2601dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10326{ 10327 uint32 tie_t; 10328 tie_t = (val << 22) >> 22; 10329 insn[0] = (insn[0] & ~0xffc) | (tie_t << 2); 10330 tie_t = (val << 20) >> 30; 10331 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10332} 10333 10334static unsigned 10335Field_dsp340050b49a6c_fld2602dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10336{ 10337 unsigned tie_t = 0; 10338 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10339 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 10340 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 10341 return tie_t; 10342} 10343 10344static void 10345Field_dsp340050b49a6c_fld2602dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10346{ 10347 uint32 tie_t; 10348 tie_t = (val << 24) >> 24; 10349 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 10350 tie_t = (val << 23) >> 31; 10351 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 10352 tie_t = (val << 21) >> 30; 10353 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10354} 10355 10356static unsigned 10357Field_dsp340050b49a6c_fld3713dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10358{ 10359 unsigned tie_t = 0; 10360 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 10361 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 10362 return tie_t; 10363} 10364 10365static void 10366Field_dsp340050b49a6c_fld3713dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10367{ 10368 uint32 tie_t; 10369 tie_t = (val << 31) >> 31; 10370 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 10371 tie_t = (val << 29) >> 30; 10372 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 10373} 10374 10375static unsigned 10376Field_dsp340050b49a6c_fld2645dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10377{ 10378 unsigned tie_t = 0; 10379 tie_t = (tie_t << 2) | ((insn[0] << 12) >> 30); 10380 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10381 return tie_t; 10382} 10383 10384static void 10385Field_dsp340050b49a6c_fld2645dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10386{ 10387 uint32 tie_t; 10388 tie_t = (val << 30) >> 30; 10389 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10390 tie_t = (val << 28) >> 30; 10391 insn[0] = (insn[0] & ~0xc0000) | (tie_t << 18); 10392} 10393 10394static unsigned 10395Field_dsp340050b49a6c_fld3714dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10396{ 10397 unsigned tie_t = 0; 10398 tie_t = (tie_t << 2) | ((insn[0] << 14) >> 30); 10399 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10400 return tie_t; 10401} 10402 10403static void 10404Field_dsp340050b49a6c_fld3714dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10405{ 10406 uint32 tie_t; 10407 tie_t = (val << 28) >> 28; 10408 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10409 tie_t = (val << 26) >> 30; 10410 insn[0] = (insn[0] & ~0x30000) | (tie_t << 16); 10411} 10412 10413static unsigned 10414Field_dsp340050b49a6c_fld2658dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10415{ 10416 unsigned tie_t = 0; 10417 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 10418 return tie_t; 10419} 10420 10421static void 10422Field_dsp340050b49a6c_fld2658dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10423{ 10424 uint32 tie_t; 10425 tie_t = (val << 31) >> 31; 10426 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 10427} 10428 10429static unsigned 10430Field_dsp340050b49a6c_fld3716dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10431{ 10432 unsigned tie_t = 0; 10433 tie_t = (tie_t << 3) | ((insn[0] << 12) >> 29); 10434 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10435 return tie_t; 10436} 10437 10438static void 10439Field_dsp340050b49a6c_fld3716dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10440{ 10441 uint32 tie_t; 10442 tie_t = (val << 28) >> 28; 10443 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10444 tie_t = (val << 25) >> 29; 10445 insn[0] = (insn[0] & ~0xe0000) | (tie_t << 17); 10446} 10447 10448static unsigned 10449Field_dsp340050b49a6c_fld3717dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10450{ 10451 unsigned tie_t = 0; 10452 tie_t = (tie_t << 3) | ((insn[0] << 12) >> 29); 10453 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 10454 return tie_t; 10455} 10456 10457static void 10458Field_dsp340050b49a6c_fld3717dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10459{ 10460 uint32 tie_t; 10461 tie_t = (val << 29) >> 29; 10462 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 10463 tie_t = (val << 26) >> 29; 10464 insn[0] = (insn[0] & ~0xe0000) | (tie_t << 17); 10465} 10466 10467static unsigned 10468Field_dsp340050b49a6c_fld2636dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10469{ 10470 unsigned tie_t = 0; 10471 tie_t = (tie_t << 14) | ((insn[0] << 12) >> 18); 10472 return tie_t; 10473} 10474 10475static void 10476Field_dsp340050b49a6c_fld2636dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10477{ 10478 uint32 tie_t; 10479 tie_t = (val << 18) >> 18; 10480 insn[0] = (insn[0] & ~0xfffc0) | (tie_t << 6); 10481} 10482 10483static unsigned 10484Field_dsp340050b49a6c_fld2577dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10485{ 10486 unsigned tie_t = 0; 10487 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 10488 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 10489 return tie_t; 10490} 10491 10492static void 10493Field_dsp340050b49a6c_fld2577dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10494{ 10495 uint32 tie_t; 10496 tie_t = (val << 24) >> 24; 10497 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 10498 tie_t = (val << 18) >> 26; 10499 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 10500} 10501 10502static unsigned 10503Field_dsp340050b49a6c_fld2635dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10504{ 10505 unsigned tie_t = 0; 10506 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10507 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 10508 return tie_t; 10509} 10510 10511static void 10512Field_dsp340050b49a6c_fld2635dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10513{ 10514 uint32 tie_t; 10515 tie_t = (val << 31) >> 31; 10516 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 10517 tie_t = (val << 29) >> 30; 10518 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10519} 10520 10521static unsigned 10522Field_dsp340050b49a6c_fld3719dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10523{ 10524 unsigned tie_t = 0; 10525 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 10526 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 10527 return tie_t; 10528} 10529 10530static void 10531Field_dsp340050b49a6c_fld3719dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10532{ 10533 uint32 tie_t; 10534 tie_t = (val << 31) >> 31; 10535 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 10536 tie_t = (val << 27) >> 28; 10537 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 10538} 10539 10540static unsigned 10541Field_dsp340050b49a6c_fld2571dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10542{ 10543 unsigned tie_t = 0; 10544 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10545 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 10546 return tie_t; 10547} 10548 10549static void 10550Field_dsp340050b49a6c_fld2571dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10551{ 10552 uint32 tie_t; 10553 tie_t = (val << 24) >> 24; 10554 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 10555 tie_t = (val << 22) >> 30; 10556 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10557} 10558 10559static unsigned 10560Field_dsp340050b49a6c_fld2547dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10561{ 10562 unsigned tie_t = 0; 10563 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10564 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10565 return tie_t; 10566} 10567 10568static void 10569Field_dsp340050b49a6c_fld2547dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10570{ 10571 uint32 tie_t; 10572 tie_t = (val << 28) >> 28; 10573 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10574 tie_t = (val << 26) >> 30; 10575 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10576} 10577 10578static unsigned 10579Field_dsp340050b49a6c_fld2646dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10580{ 10581 unsigned tie_t = 0; 10582 tie_t = (tie_t << 1) | ((insn[0] << 12) >> 31); 10583 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10584 return tie_t; 10585} 10586 10587static void 10588Field_dsp340050b49a6c_fld2646dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10589{ 10590 uint32 tie_t; 10591 tie_t = (val << 30) >> 30; 10592 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10593 tie_t = (val << 29) >> 31; 10594 insn[0] = (insn[0] & ~0x80000) | (tie_t << 19); 10595} 10596 10597static unsigned 10598Field_dsp340050b49a6c_fld3721dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10599{ 10600 unsigned tie_t = 0; 10601 tie_t = (tie_t << 3) | ((insn[0] << 13) >> 29); 10602 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 10603 return tie_t; 10604} 10605 10606static void 10607Field_dsp340050b49a6c_fld3721dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10608{ 10609 uint32 tie_t; 10610 tie_t = (val << 28) >> 28; 10611 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 10612 tie_t = (val << 25) >> 29; 10613 insn[0] = (insn[0] & ~0x70000) | (tie_t << 16); 10614} 10615 10616static unsigned 10617Field_dsp340050b49a6c_fld2574dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10618{ 10619 unsigned tie_t = 0; 10620 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10621 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 10622 return tie_t; 10623} 10624 10625static void 10626Field_dsp340050b49a6c_fld2574dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10627{ 10628 uint32 tie_t; 10629 tie_t = (val << 24) >> 24; 10630 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 10631 tie_t = (val << 22) >> 30; 10632 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10633} 10634 10635static unsigned 10636Field_dsp340050b49a6c_fld2655dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10637{ 10638 unsigned tie_t = 0; 10639 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10640 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 10641 return tie_t; 10642} 10643 10644static void 10645Field_dsp340050b49a6c_fld2655dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10646{ 10647 uint32 tie_t; 10648 tie_t = (val << 29) >> 29; 10649 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 10650 tie_t = (val << 27) >> 30; 10651 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10652} 10653 10654static unsigned 10655Field_dsp340050b49a6c_fld2029_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10656{ 10657 unsigned tie_t = 0; 10658 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 10659 return tie_t; 10660} 10661 10662static void 10663Field_dsp340050b49a6c_fld2029_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10664{ 10665 uint32 tie_t; 10666 tie_t = (val << 28) >> 28; 10667 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 10668} 10669 10670static unsigned 10671Field_dsp340050b49a6c_fld2557dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10672{ 10673 unsigned tie_t = 0; 10674 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10675 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10676 return tie_t; 10677} 10678 10679static void 10680Field_dsp340050b49a6c_fld2557dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10681{ 10682 uint32 tie_t; 10683 tie_t = (val << 28) >> 28; 10684 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10685 tie_t = (val << 26) >> 30; 10686 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10687} 10688 10689static unsigned 10690Field_dsp340050b49a6c_fld2558dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10691{ 10692 unsigned tie_t = 0; 10693 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10694 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10695 return tie_t; 10696} 10697 10698static void 10699Field_dsp340050b49a6c_fld2558dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10700{ 10701 uint32 tie_t; 10702 tie_t = (val << 28) >> 28; 10703 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10704 tie_t = (val << 26) >> 30; 10705 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10706} 10707 10708static unsigned 10709Field_dsp340050b49a6c_fld2560dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10710{ 10711 unsigned tie_t = 0; 10712 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10713 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10714 return tie_t; 10715} 10716 10717static void 10718Field_dsp340050b49a6c_fld2560dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10719{ 10720 uint32 tie_t; 10721 tie_t = (val << 28) >> 28; 10722 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10723 tie_t = (val << 26) >> 30; 10724 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10725} 10726 10727static unsigned 10728Field_dsp340050b49a6c_fld2559dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10729{ 10730 unsigned tie_t = 0; 10731 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10732 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10733 return tie_t; 10734} 10735 10736static void 10737Field_dsp340050b49a6c_fld2559dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10738{ 10739 uint32 tie_t; 10740 tie_t = (val << 28) >> 28; 10741 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10742 tie_t = (val << 26) >> 30; 10743 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10744} 10745 10746static unsigned 10747Field_dsp340050b49a6c_fld2561dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10748{ 10749 unsigned tie_t = 0; 10750 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10751 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10752 return tie_t; 10753} 10754 10755static void 10756Field_dsp340050b49a6c_fld2561dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10757{ 10758 uint32 tie_t; 10759 tie_t = (val << 28) >> 28; 10760 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10761 tie_t = (val << 26) >> 30; 10762 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10763} 10764 10765static unsigned 10766Field_dsp340050b49a6c_fld2562dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10767{ 10768 unsigned tie_t = 0; 10769 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10770 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10771 return tie_t; 10772} 10773 10774static void 10775Field_dsp340050b49a6c_fld2562dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10776{ 10777 uint32 tie_t; 10778 tie_t = (val << 28) >> 28; 10779 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10780 tie_t = (val << 26) >> 30; 10781 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10782} 10783 10784static unsigned 10785Field_dsp340050b49a6c_fld2563dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10786{ 10787 unsigned tie_t = 0; 10788 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10789 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10790 return tie_t; 10791} 10792 10793static void 10794Field_dsp340050b49a6c_fld2563dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10795{ 10796 uint32 tie_t; 10797 tie_t = (val << 28) >> 28; 10798 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10799 tie_t = (val << 26) >> 30; 10800 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10801} 10802 10803static unsigned 10804Field_dsp340050b49a6c_fld2647dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10805{ 10806 unsigned tie_t = 0; 10807 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10808 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10809 return tie_t; 10810} 10811 10812static void 10813Field_dsp340050b49a6c_fld2647dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10814{ 10815 uint32 tie_t; 10816 tie_t = (val << 28) >> 28; 10817 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10818 tie_t = (val << 26) >> 30; 10819 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10820} 10821 10822static unsigned 10823Field_dsp340050b49a6c_fld2549dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10824{ 10825 unsigned tie_t = 0; 10826 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10827 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10828 return tie_t; 10829} 10830 10831static void 10832Field_dsp340050b49a6c_fld2549dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10833{ 10834 uint32 tie_t; 10835 tie_t = (val << 28) >> 28; 10836 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10837 tie_t = (val << 26) >> 30; 10838 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10839} 10840 10841static unsigned 10842Field_dsp340050b49a6c_fld2550dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10843{ 10844 unsigned tie_t = 0; 10845 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10846 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10847 return tie_t; 10848} 10849 10850static void 10851Field_dsp340050b49a6c_fld2550dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10852{ 10853 uint32 tie_t; 10854 tie_t = (val << 28) >> 28; 10855 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10856 tie_t = (val << 26) >> 30; 10857 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10858} 10859 10860static unsigned 10861Field_dsp340050b49a6c_fld2552dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10862{ 10863 unsigned tie_t = 0; 10864 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10865 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10866 return tie_t; 10867} 10868 10869static void 10870Field_dsp340050b49a6c_fld2552dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10871{ 10872 uint32 tie_t; 10873 tie_t = (val << 28) >> 28; 10874 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10875 tie_t = (val << 26) >> 30; 10876 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10877} 10878 10879static unsigned 10880Field_dsp340050b49a6c_fld2556dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10881{ 10882 unsigned tie_t = 0; 10883 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10884 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10885 return tie_t; 10886} 10887 10888static void 10889Field_dsp340050b49a6c_fld2556dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10890{ 10891 uint32 tie_t; 10892 tie_t = (val << 28) >> 28; 10893 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10894 tie_t = (val << 26) >> 30; 10895 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10896} 10897 10898static unsigned 10899Field_dsp340050b49a6c_fld2551dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10900{ 10901 unsigned tie_t = 0; 10902 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10903 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10904 return tie_t; 10905} 10906 10907static void 10908Field_dsp340050b49a6c_fld2551dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10909{ 10910 uint32 tie_t; 10911 tie_t = (val << 28) >> 28; 10912 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10913 tie_t = (val << 26) >> 30; 10914 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10915} 10916 10917static unsigned 10918Field_dsp340050b49a6c_fld2553dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10919{ 10920 unsigned tie_t = 0; 10921 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10922 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10923 return tie_t; 10924} 10925 10926static void 10927Field_dsp340050b49a6c_fld2553dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10928{ 10929 uint32 tie_t; 10930 tie_t = (val << 28) >> 28; 10931 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10932 tie_t = (val << 26) >> 30; 10933 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10934} 10935 10936static unsigned 10937Field_dsp340050b49a6c_fld2554dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10938{ 10939 unsigned tie_t = 0; 10940 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10941 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10942 return tie_t; 10943} 10944 10945static void 10946Field_dsp340050b49a6c_fld2554dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10947{ 10948 uint32 tie_t; 10949 tie_t = (val << 28) >> 28; 10950 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10951 tie_t = (val << 26) >> 30; 10952 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10953} 10954 10955static unsigned 10956Field_dsp340050b49a6c_fld2555dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10957{ 10958 unsigned tie_t = 0; 10959 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10960 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 10961 return tie_t; 10962} 10963 10964static void 10965Field_dsp340050b49a6c_fld2555dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10966{ 10967 uint32 tie_t; 10968 tie_t = (val << 28) >> 28; 10969 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 10970 tie_t = (val << 26) >> 30; 10971 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10972} 10973 10974static unsigned 10975Field_dsp340050b49a6c_fld2573dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10976{ 10977 unsigned tie_t = 0; 10978 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10979 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 10980 return tie_t; 10981} 10982 10983static void 10984Field_dsp340050b49a6c_fld2573dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 10985{ 10986 uint32 tie_t; 10987 tie_t = (val << 24) >> 24; 10988 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 10989 tie_t = (val << 22) >> 30; 10990 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 10991} 10992 10993static unsigned 10994Field_dsp340050b49a6c_fld2628dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 10995{ 10996 unsigned tie_t = 0; 10997 tie_t = (tie_t << 1) | ((insn[0] << 12) >> 31); 10998 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 10999 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 11000 return tie_t; 11001} 11002 11003static void 11004Field_dsp340050b49a6c_fld2628dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11005{ 11006 uint32 tie_t; 11007 tie_t = (val << 29) >> 29; 11008 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 11009 tie_t = (val << 27) >> 30; 11010 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 11011 tie_t = (val << 26) >> 31; 11012 insn[0] = (insn[0] & ~0x80000) | (tie_t << 19); 11013} 11014 11015static unsigned 11016Field_dsp340050b49a6c_fld3722_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11017{ 11018 unsigned tie_t = 0; 11019 tie_t = (tie_t << 3) | ((insn[0] << 13) >> 29); 11020 return tie_t; 11021} 11022 11023static void 11024Field_dsp340050b49a6c_fld3722_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11025{ 11026 uint32 tie_t; 11027 tie_t = (val << 29) >> 29; 11028 insn[0] = (insn[0] & ~0x70000) | (tie_t << 16); 11029} 11030 11031static unsigned 11032Field_dsp340050b49a6c_fld2642dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11033{ 11034 unsigned tie_t = 0; 11035 tie_t = (tie_t << 9) | ((insn[0] << 12) >> 23); 11036 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 11037 return tie_t; 11038} 11039 11040static void 11041Field_dsp340050b49a6c_fld2642dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11042{ 11043 uint32 tie_t; 11044 tie_t = (val << 31) >> 31; 11045 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 11046 tie_t = (val << 22) >> 23; 11047 insn[0] = (insn[0] & ~0xff800) | (tie_t << 11); 11048} 11049 11050static unsigned 11051Field_dsp340050b49a6c_fld2605_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11052{ 11053 unsigned tie_t = 0; 11054 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 11055 return tie_t; 11056} 11057 11058static void 11059Field_dsp340050b49a6c_fld2605_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11060{ 11061 uint32 tie_t; 11062 tie_t = (val << 29) >> 29; 11063 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 11064} 11065 11066static unsigned 11067Field_dsp340050b49a6c_fld2539dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11068{ 11069 unsigned tie_t = 0; 11070 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 11071 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 11072 return tie_t; 11073} 11074 11075static void 11076Field_dsp340050b49a6c_fld2539dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11077{ 11078 uint32 tie_t; 11079 tie_t = (val << 28) >> 28; 11080 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 11081 tie_t = (val << 26) >> 30; 11082 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 11083} 11084 11085static unsigned 11086Field_dsp340050b49a6c_fld2578_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11087{ 11088 unsigned tie_t = 0; 11089 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 11090 return tie_t; 11091} 11092 11093static void 11094Field_dsp340050b49a6c_fld2578_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11095{ 11096 uint32 tie_t; 11097 tie_t = (val << 26) >> 26; 11098 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 11099} 11100 11101static unsigned 11102Field_dsp340050b49a6c_fld2541dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11103{ 11104 unsigned tie_t = 0; 11105 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 11106 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 11107 return tie_t; 11108} 11109 11110static void 11111Field_dsp340050b49a6c_fld2541dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11112{ 11113 uint32 tie_t; 11114 tie_t = (val << 28) >> 28; 11115 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 11116 tie_t = (val << 26) >> 30; 11117 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 11118} 11119 11120static unsigned 11121Field_dsp340050b49a6c_fld2572dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11122{ 11123 unsigned tie_t = 0; 11124 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 11125 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 11126 return tie_t; 11127} 11128 11129static void 11130Field_dsp340050b49a6c_fld2572dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11131{ 11132 uint32 tie_t; 11133 tie_t = (val << 24) >> 24; 11134 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 11135 tie_t = (val << 22) >> 30; 11136 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 11137} 11138 11139static unsigned 11140Field_dsp340050b49a6c_fld2542dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11141{ 11142 unsigned tie_t = 0; 11143 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 11144 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 11145 return tie_t; 11146} 11147 11148static void 11149Field_dsp340050b49a6c_fld2542dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11150{ 11151 uint32 tie_t; 11152 tie_t = (val << 28) >> 28; 11153 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 11154 tie_t = (val << 26) >> 30; 11155 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 11156} 11157 11158static unsigned 11159Field_dsp340050b49a6c_fld3723dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11160{ 11161 unsigned tie_t = 0; 11162 tie_t = (tie_t << 10) | ((insn[0] << 18) >> 22); 11163 return tie_t; 11164} 11165 11166static void 11167Field_dsp340050b49a6c_fld3723dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11168{ 11169 uint32 tie_t; 11170 tie_t = (val << 22) >> 22; 11171 insn[0] = (insn[0] & ~0x3ff0) | (tie_t << 4); 11172} 11173 11174static unsigned 11175Field_dsp340050b49a6c_fld2591dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11176{ 11177 unsigned tie_t = 0; 11178 tie_t = (tie_t << 18) | ((insn[0] << 12) >> 14); 11179 return tie_t; 11180} 11181 11182static void 11183Field_dsp340050b49a6c_fld2591dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11184{ 11185 uint32 tie_t; 11186 tie_t = (val << 14) >> 14; 11187 insn[0] = (insn[0] & ~0xffffc) | (tie_t << 2); 11188} 11189 11190static unsigned 11191Field_dsp340050b49a6c_fld2596dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11192{ 11193 unsigned tie_t = 0; 11194 tie_t = (tie_t << 3) | ((insn[0] << 12) >> 29); 11195 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 11196 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 11197 return tie_t; 11198} 11199 11200static void 11201Field_dsp340050b49a6c_fld2596dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11202{ 11203 uint32 tie_t; 11204 tie_t = (val << 24) >> 24; 11205 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 11206 tie_t = (val << 22) >> 30; 11207 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 11208 tie_t = (val << 19) >> 29; 11209 insn[0] = (insn[0] & ~0xe0000) | (tie_t << 17); 11210} 11211 11212static unsigned 11213Field_dsp340050b49a6c_fld3724dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11214{ 11215 unsigned tie_t = 0; 11216 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 11217 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 11218 return tie_t; 11219} 11220 11221static void 11222Field_dsp340050b49a6c_fld3724dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11223{ 11224 uint32 tie_t; 11225 tie_t = (val << 28) >> 28; 11226 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 11227 tie_t = (val << 27) >> 31; 11228 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 11229} 11230 11231static unsigned 11232Field_dsp340050b49a6c_fld2592dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11233{ 11234 unsigned tie_t = 0; 11235 tie_t = (tie_t << 7) | ((insn[0] << 12) >> 25); 11236 tie_t = (tie_t << 9) | ((insn[0] << 21) >> 23); 11237 return tie_t; 11238} 11239 11240static void 11241Field_dsp340050b49a6c_fld2592dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11242{ 11243 uint32 tie_t; 11244 tie_t = (val << 23) >> 23; 11245 insn[0] = (insn[0] & ~0x7fc) | (tie_t << 2); 11246 tie_t = (val << 16) >> 25; 11247 insn[0] = (insn[0] & ~0xfe000) | (tie_t << 13); 11248} 11249 11250static unsigned 11251Field_dsp340050b49a6c_fld2598dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11252{ 11253 unsigned tie_t = 0; 11254 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 11255 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 11256 return tie_t; 11257} 11258 11259static void 11260Field_dsp340050b49a6c_fld2598dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11261{ 11262 uint32 tie_t; 11263 tie_t = (val << 24) >> 24; 11264 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 11265 tie_t = (val << 22) >> 30; 11266 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 11267} 11268 11269static unsigned 11270Field_dsp340050b49a6c_fld2584dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11271{ 11272 unsigned tie_t = 0; 11273 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 11274 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 11275 return tie_t; 11276} 11277 11278static void 11279Field_dsp340050b49a6c_fld2584dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11280{ 11281 uint32 tie_t; 11282 tie_t = (val << 24) >> 24; 11283 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 11284 tie_t = (val << 18) >> 26; 11285 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 11286} 11287 11288static unsigned 11289Field_dsp340050b49a6c_fld2585dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11290{ 11291 unsigned tie_t = 0; 11292 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 11293 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 11294 return tie_t; 11295} 11296 11297static void 11298Field_dsp340050b49a6c_fld2585dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11299{ 11300 uint32 tie_t; 11301 tie_t = (val << 24) >> 24; 11302 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 11303 tie_t = (val << 18) >> 26; 11304 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 11305} 11306 11307static unsigned 11308Field_dsp340050b49a6c_fld2587dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11309{ 11310 unsigned tie_t = 0; 11311 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 11312 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 11313 return tie_t; 11314} 11315 11316static void 11317Field_dsp340050b49a6c_fld2587dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11318{ 11319 uint32 tie_t; 11320 tie_t = (val << 24) >> 24; 11321 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 11322 tie_t = (val << 18) >> 26; 11323 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 11324} 11325 11326static unsigned 11327Field_dsp340050b49a6c_fld2588dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11328{ 11329 unsigned tie_t = 0; 11330 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 11331 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 11332 return tie_t; 11333} 11334 11335static void 11336Field_dsp340050b49a6c_fld2588dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11337{ 11338 uint32 tie_t; 11339 tie_t = (val << 24) >> 24; 11340 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 11341 tie_t = (val << 18) >> 26; 11342 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 11343} 11344 11345static unsigned 11346Field_dsp340050b49a6c_fld2590dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11347{ 11348 unsigned tie_t = 0; 11349 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 11350 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 11351 return tie_t; 11352} 11353 11354static void 11355Field_dsp340050b49a6c_fld2590dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11356{ 11357 uint32 tie_t; 11358 tie_t = (val << 24) >> 24; 11359 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 11360 tie_t = (val << 18) >> 26; 11361 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 11362} 11363 11364static unsigned 11365Field_dsp340050b49a6c_fld2589dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11366{ 11367 unsigned tie_t = 0; 11368 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 11369 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 11370 return tie_t; 11371} 11372 11373static void 11374Field_dsp340050b49a6c_fld2589dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11375{ 11376 uint32 tie_t; 11377 tie_t = (val << 24) >> 24; 11378 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 11379 tie_t = (val << 18) >> 26; 11380 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 11381} 11382 11383static unsigned 11384Field_dsp340050b49a6c_fld2608dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11385{ 11386 unsigned tie_t = 0; 11387 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 11388 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 11389 return tie_t; 11390} 11391 11392static void 11393Field_dsp340050b49a6c_fld2608dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11394{ 11395 uint32 tie_t; 11396 tie_t = (val << 29) >> 29; 11397 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 11398 tie_t = (val << 23) >> 26; 11399 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 11400} 11401 11402static unsigned 11403Field_dsp340050b49a6c_fld2609dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11404{ 11405 unsigned tie_t = 0; 11406 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 11407 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 11408 return tie_t; 11409} 11410 11411static void 11412Field_dsp340050b49a6c_fld2609dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11413{ 11414 uint32 tie_t; 11415 tie_t = (val << 29) >> 29; 11416 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 11417 tie_t = (val << 23) >> 26; 11418 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 11419} 11420 11421static unsigned 11422Field_dsp340050b49a6c_fld2610dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11423{ 11424 unsigned tie_t = 0; 11425 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 11426 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 11427 return tie_t; 11428} 11429 11430static void 11431Field_dsp340050b49a6c_fld2610dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11432{ 11433 uint32 tie_t; 11434 tie_t = (val << 29) >> 29; 11435 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 11436 tie_t = (val << 23) >> 26; 11437 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 11438} 11439 11440static unsigned 11441Field_dsp340050b49a6c_fld2626dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11442{ 11443 unsigned tie_t = 0; 11444 tie_t = (tie_t << 2) | ((insn[0] << 12) >> 30); 11445 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 11446 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 11447 return tie_t; 11448} 11449 11450static void 11451Field_dsp340050b49a6c_fld2626dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11452{ 11453 uint32 tie_t; 11454 tie_t = (val << 29) >> 29; 11455 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 11456 tie_t = (val << 27) >> 30; 11457 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 11458 tie_t = (val << 25) >> 30; 11459 insn[0] = (insn[0] & ~0xc0000) | (tie_t << 18); 11460} 11461 11462static unsigned 11463Field_dsp340050b49a6c_fld3715_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11464{ 11465 unsigned tie_t = 0; 11466 tie_t = (tie_t << 2) | ((insn[0] << 14) >> 30); 11467 return tie_t; 11468} 11469 11470static void 11471Field_dsp340050b49a6c_fld3715_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11472{ 11473 uint32 tie_t; 11474 tie_t = (val << 30) >> 30; 11475 insn[0] = (insn[0] & ~0x30000) | (tie_t << 16); 11476} 11477 11478static unsigned 11479Field_dsp340050b49a6c_fld2613dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11480{ 11481 unsigned tie_t = 0; 11482 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 11483 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 11484 return tie_t; 11485} 11486 11487static void 11488Field_dsp340050b49a6c_fld2613dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11489{ 11490 uint32 tie_t; 11491 tie_t = (val << 29) >> 29; 11492 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 11493 tie_t = (val << 19) >> 22; 11494 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 11495} 11496 11497static unsigned 11498Field_dsp340050b49a6c_fld2616dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11499{ 11500 unsigned tie_t = 0; 11501 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 11502 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 11503 return tie_t; 11504} 11505 11506static void 11507Field_dsp340050b49a6c_fld2616dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11508{ 11509 uint32 tie_t; 11510 tie_t = (val << 29) >> 29; 11511 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 11512 tie_t = (val << 19) >> 22; 11513 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 11514} 11515 11516static unsigned 11517Field_dsp340050b49a6c_fld2621dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11518{ 11519 unsigned tie_t = 0; 11520 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 11521 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 11522 return tie_t; 11523} 11524 11525static void 11526Field_dsp340050b49a6c_fld2621dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11527{ 11528 uint32 tie_t; 11529 tie_t = (val << 29) >> 29; 11530 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 11531 tie_t = (val << 19) >> 22; 11532 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 11533} 11534 11535static unsigned 11536Field_dsp340050b49a6c_fld2615dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11537{ 11538 unsigned tie_t = 0; 11539 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 11540 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 11541 return tie_t; 11542} 11543 11544static void 11545Field_dsp340050b49a6c_fld2615dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11546{ 11547 uint32 tie_t; 11548 tie_t = (val << 29) >> 29; 11549 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 11550 tie_t = (val << 19) >> 22; 11551 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 11552} 11553 11554static unsigned 11555Field_dsp340050b49a6c_fld2617dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11556{ 11557 unsigned tie_t = 0; 11558 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 11559 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 11560 return tie_t; 11561} 11562 11563static void 11564Field_dsp340050b49a6c_fld2617dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11565{ 11566 uint32 tie_t; 11567 tie_t = (val << 29) >> 29; 11568 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 11569 tie_t = (val << 19) >> 22; 11570 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 11571} 11572 11573static unsigned 11574Field_dsp340050b49a6c_fld2618dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11575{ 11576 unsigned tie_t = 0; 11577 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 11578 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 11579 return tie_t; 11580} 11581 11582static void 11583Field_dsp340050b49a6c_fld2618dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11584{ 11585 uint32 tie_t; 11586 tie_t = (val << 29) >> 29; 11587 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 11588 tie_t = (val << 19) >> 22; 11589 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 11590} 11591 11592static unsigned 11593Field_dsp340050b49a6c_fld2637dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11594{ 11595 unsigned tie_t = 0; 11596 tie_t = (tie_t << 12) | ((insn[0] << 12) >> 20); 11597 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 11598 return tie_t; 11599} 11600 11601static void 11602Field_dsp340050b49a6c_fld2637dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11603{ 11604 uint32 tie_t; 11605 tie_t = (val << 31) >> 31; 11606 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 11607 tie_t = (val << 19) >> 20; 11608 insn[0] = (insn[0] & ~0xfff00) | (tie_t << 8); 11609} 11610 11611static unsigned 11612Field_dsp340050b49a6c_fld3725dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11613{ 11614 unsigned tie_t = 0; 11615 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 11616 return tie_t; 11617} 11618 11619static void 11620Field_dsp340050b49a6c_fld3725dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11621{ 11622 uint32 tie_t; 11623 tie_t = (val << 31) >> 31; 11624 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 11625} 11626 11627static unsigned 11628Field_dsp340050b49a6c_fld2641dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11629{ 11630 unsigned tie_t = 0; 11631 tie_t = (tie_t << 11) | ((insn[0] << 12) >> 21); 11632 return tie_t; 11633} 11634 11635static void 11636Field_dsp340050b49a6c_fld2641dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11637{ 11638 uint32 tie_t; 11639 tie_t = (val << 21) >> 21; 11640 insn[0] = (insn[0] & ~0xffe00) | (tie_t << 9); 11641} 11642 11643static unsigned 11644Field_dsp340050b49a6c_fld3726dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11645{ 11646 unsigned tie_t = 0; 11647 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 11648 return tie_t; 11649} 11650 11651static void 11652Field_dsp340050b49a6c_fld3726dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11653{ 11654 uint32 tie_t; 11655 tie_t = (val << 29) >> 29; 11656 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 11657} 11658 11659static unsigned 11660Field_dsp340050b49a6c_fld2619dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11661{ 11662 unsigned tie_t = 0; 11663 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 11664 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 11665 return tie_t; 11666} 11667 11668static void 11669Field_dsp340050b49a6c_fld2619dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11670{ 11671 uint32 tie_t; 11672 tie_t = (val << 28) >> 28; 11673 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 11674 tie_t = (val << 18) >> 22; 11675 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 11676} 11677 11678static unsigned 11679Field_dsp340050b49a6c_fld2620dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11680{ 11681 unsigned tie_t = 0; 11682 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 11683 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 11684 return tie_t; 11685} 11686 11687static void 11688Field_dsp340050b49a6c_fld2620dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11689{ 11690 uint32 tie_t; 11691 tie_t = (val << 28) >> 28; 11692 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 11693 tie_t = (val << 18) >> 22; 11694 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 11695} 11696 11697static unsigned 11698Field_dsp340050b49a6c_fld2622dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11699{ 11700 unsigned tie_t = 0; 11701 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 11702 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 11703 return tie_t; 11704} 11705 11706static void 11707Field_dsp340050b49a6c_fld2622dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11708{ 11709 uint32 tie_t; 11710 tie_t = (val << 29) >> 29; 11711 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 11712 tie_t = (val << 19) >> 22; 11713 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 11714} 11715 11716static unsigned 11717Field_dsp340050b49a6c_fld2047_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11718{ 11719 unsigned tie_t = 0; 11720 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 11721 return tie_t; 11722} 11723 11724static void 11725Field_dsp340050b49a6c_fld2047_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11726{ 11727 uint32 tie_t; 11728 tie_t = (val << 31) >> 31; 11729 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 11730} 11731 11732static unsigned 11733Field_dsp340050b49a6c_fld2623dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11734{ 11735 unsigned tie_t = 0; 11736 tie_t = (tie_t << 9) | ((insn[0] << 12) >> 23); 11737 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 11738 return tie_t; 11739} 11740 11741static void 11742Field_dsp340050b49a6c_fld2623dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11743{ 11744 uint32 tie_t; 11745 tie_t = (val << 29) >> 29; 11746 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 11747 tie_t = (val << 20) >> 23; 11748 insn[0] = (insn[0] & ~0xff800) | (tie_t << 11); 11749} 11750 11751static unsigned 11752Field_dsp340050b49a6c_fld3727dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11753{ 11754 unsigned tie_t = 0; 11755 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 11756 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 11757 return tie_t; 11758} 11759 11760static void 11761Field_dsp340050b49a6c_fld3727dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11762{ 11763 uint32 tie_t; 11764 tie_t = (val << 31) >> 31; 11765 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 11766 tie_t = (val << 30) >> 31; 11767 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 11768} 11769 11770static unsigned 11771Field_dsp340050b49a6c_fld2654dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11772{ 11773 unsigned tie_t = 0; 11774 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 11775 tie_t = (tie_t << 5) | ((insn[0] << 21) >> 27); 11776 return tie_t; 11777} 11778 11779static void 11780Field_dsp340050b49a6c_fld2654dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11781{ 11782 uint32 tie_t; 11783 tie_t = (val << 27) >> 27; 11784 insn[0] = (insn[0] & ~0x7c0) | (tie_t << 6); 11785 tie_t = (val << 25) >> 30; 11786 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 11787} 11788 11789static unsigned 11790Field_dsp340050b49a6c_fld3728dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11791{ 11792 unsigned tie_t = 0; 11793 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 11794 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 11795 return tie_t; 11796} 11797 11798static void 11799Field_dsp340050b49a6c_fld3728dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11800{ 11801 uint32 tie_t; 11802 tie_t = (val << 31) >> 31; 11803 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 11804 tie_t = (val << 28) >> 29; 11805 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 11806} 11807 11808static unsigned 11809Field_dsp340050b49a6c_fld2611dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11810{ 11811 unsigned tie_t = 0; 11812 tie_t = (tie_t << 9) | ((insn[0] << 12) >> 23); 11813 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 11814 return tie_t; 11815} 11816 11817static void 11818Field_dsp340050b49a6c_fld2611dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11819{ 11820 uint32 tie_t; 11821 tie_t = (val << 29) >> 29; 11822 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 11823 tie_t = (val << 20) >> 23; 11824 insn[0] = (insn[0] & ~0xff800) | (tie_t << 11); 11825} 11826 11827static unsigned 11828Field_dsp340050b49a6c_fld2612_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11829{ 11830 unsigned tie_t = 0; 11831 tie_t = (tie_t << 9) | ((insn[0] << 12) >> 23); 11832 return tie_t; 11833} 11834 11835static void 11836Field_dsp340050b49a6c_fld2612_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11837{ 11838 uint32 tie_t; 11839 tie_t = (val << 23) >> 23; 11840 insn[0] = (insn[0] & ~0xff800) | (tie_t << 11); 11841} 11842 11843static unsigned 11844Field_dsp340050b49a6c_fld2624dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11845{ 11846 unsigned tie_t = 0; 11847 tie_t = (tie_t << 8) | ((insn[0] << 12) >> 24); 11848 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 11849 return tie_t; 11850} 11851 11852static void 11853Field_dsp340050b49a6c_fld2624dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11854{ 11855 uint32 tie_t; 11856 tie_t = (val << 29) >> 29; 11857 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 11858 tie_t = (val << 21) >> 24; 11859 insn[0] = (insn[0] & ~0xff000) | (tie_t << 12); 11860} 11861 11862static unsigned 11863Field_dsp340050b49a6c_fld3729dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11864{ 11865 unsigned tie_t = 0; 11866 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 11867 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 11868 return tie_t; 11869} 11870 11871static void 11872Field_dsp340050b49a6c_fld3729dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11873{ 11874 uint32 tie_t; 11875 tie_t = (val << 31) >> 31; 11876 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 11877 tie_t = (val << 29) >> 30; 11878 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 11879} 11880 11881static unsigned 11882Field_dsp340050b49a6c_fld2625_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11883{ 11884 unsigned tie_t = 0; 11885 tie_t = (tie_t << 8) | ((insn[0] << 12) >> 24); 11886 return tie_t; 11887} 11888 11889static void 11890Field_dsp340050b49a6c_fld2625_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11891{ 11892 uint32 tie_t; 11893 tie_t = (val << 24) >> 24; 11894 insn[0] = (insn[0] & ~0xff000) | (tie_t << 12); 11895} 11896 11897static unsigned 11898Field_dsp340050b49a6c_fld3731dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11899{ 11900 unsigned tie_t = 0; 11901 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 11902 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 11903 return tie_t; 11904} 11905 11906static void 11907Field_dsp340050b49a6c_fld3731dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11908{ 11909 uint32 tie_t; 11910 tie_t = (val << 28) >> 28; 11911 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 11912 tie_t = (val << 27) >> 31; 11913 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 11914} 11915 11916static unsigned 11917Field_dsp340050b49a6c_fld2643dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11918{ 11919 unsigned tie_t = 0; 11920 tie_t = (tie_t << 9) | ((insn[0] << 12) >> 23); 11921 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 11922 return tie_t; 11923} 11924 11925static void 11926Field_dsp340050b49a6c_fld2643dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11927{ 11928 uint32 tie_t; 11929 tie_t = (val << 31) >> 31; 11930 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 11931 tie_t = (val << 22) >> 23; 11932 insn[0] = (insn[0] & ~0xff800) | (tie_t << 11); 11933} 11934 11935static unsigned 11936Field_dsp340050b49a6c_fld2640dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11937{ 11938 unsigned tie_t = 0; 11939 tie_t = (tie_t << 12) | ((insn[0] << 12) >> 20); 11940 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 11941 return tie_t; 11942} 11943 11944static void 11945Field_dsp340050b49a6c_fld2640dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11946{ 11947 uint32 tie_t; 11948 tie_t = (val << 31) >> 31; 11949 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 11950 tie_t = (val << 19) >> 20; 11951 insn[0] = (insn[0] & ~0xfff00) | (tie_t << 8); 11952} 11953 11954static unsigned 11955Field_dsp340050b49a6c_fld2569dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11956{ 11957 unsigned tie_t = 0; 11958 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 11959 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 11960 return tie_t; 11961} 11962 11963static void 11964Field_dsp340050b49a6c_fld2569dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11965{ 11966 uint32 tie_t; 11967 tie_t = (val << 24) >> 24; 11968 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 11969 tie_t = (val << 22) >> 30; 11970 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 11971} 11972 11973static unsigned 11974Field_dsp340050b49a6c_fld2632dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11975{ 11976 unsigned tie_t = 0; 11977 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 11978 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 11979 return tie_t; 11980} 11981 11982static void 11983Field_dsp340050b49a6c_fld2632dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 11984{ 11985 uint32 tie_t; 11986 tie_t = (val << 30) >> 30; 11987 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 11988 tie_t = (val << 28) >> 30; 11989 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 11990} 11991 11992static unsigned 11993Field_t_Slot_dot_slot2_get (const xtensa_insnbuf insn) 11994{ 11995 unsigned tie_t = 0; 11996 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 11997 return tie_t; 11998} 11999 12000static void 12001Field_t_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12002{ 12003 uint32 tie_t; 12004 tie_t = (val << 28) >> 28; 12005 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12006} 12007 12008static unsigned 12009Field_dsp340050b49a6c_fld2532dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12010{ 12011 unsigned tie_t = 0; 12012 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12013 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12014 return tie_t; 12015} 12016 12017static void 12018Field_dsp340050b49a6c_fld2532dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12019{ 12020 uint32 tie_t; 12021 tie_t = (val << 28) >> 28; 12022 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12023 tie_t = (val << 26) >> 30; 12024 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12025} 12026 12027static unsigned 12028Field_dsp340050b49a6c_fld2644dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12029{ 12030 unsigned tie_t = 0; 12031 tie_t = (tie_t << 3) | ((insn[0] << 12) >> 29); 12032 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12033 return tie_t; 12034} 12035 12036static void 12037Field_dsp340050b49a6c_fld2644dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12038{ 12039 uint32 tie_t; 12040 tie_t = (val << 30) >> 30; 12041 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12042 tie_t = (val << 27) >> 29; 12043 insn[0] = (insn[0] & ~0xe0000) | (tie_t << 17); 12044} 12045 12046static unsigned 12047Field_dsp340050b49a6c_fld3732dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12048{ 12049 unsigned tie_t = 0; 12050 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 12051 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 12052 return tie_t; 12053} 12054 12055static void 12056Field_dsp340050b49a6c_fld3732dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12057{ 12058 uint32 tie_t; 12059 tie_t = (val << 28) >> 28; 12060 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 12061 tie_t = (val << 27) >> 31; 12062 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 12063} 12064 12065static unsigned 12066Field_dsp340050b49a6c_fld2533dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12067{ 12068 unsigned tie_t = 0; 12069 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12070 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12071 return tie_t; 12072} 12073 12074static void 12075Field_dsp340050b49a6c_fld2533dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12076{ 12077 uint32 tie_t; 12078 tie_t = (val << 28) >> 28; 12079 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12080 tie_t = (val << 26) >> 30; 12081 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12082} 12083 12084static unsigned 12085Field_dsp340050b49a6c_fld2534dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12086{ 12087 unsigned tie_t = 0; 12088 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12089 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12090 return tie_t; 12091} 12092 12093static void 12094Field_dsp340050b49a6c_fld2534dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12095{ 12096 uint32 tie_t; 12097 tie_t = (val << 28) >> 28; 12098 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12099 tie_t = (val << 26) >> 30; 12100 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12101} 12102 12103static unsigned 12104Field_dsp340050b49a6c_fld2536dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12105{ 12106 unsigned tie_t = 0; 12107 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12108 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12109 return tie_t; 12110} 12111 12112static void 12113Field_dsp340050b49a6c_fld2536dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12114{ 12115 uint32 tie_t; 12116 tie_t = (val << 28) >> 28; 12117 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12118 tie_t = (val << 26) >> 30; 12119 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12120} 12121 12122static unsigned 12123Field_dsp340050b49a6c_fld2652dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12124{ 12125 unsigned tie_t = 0; 12126 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12127 tie_t = (tie_t << 5) | ((insn[0] << 21) >> 27); 12128 return tie_t; 12129} 12130 12131static void 12132Field_dsp340050b49a6c_fld2652dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12133{ 12134 uint32 tie_t; 12135 tie_t = (val << 27) >> 27; 12136 insn[0] = (insn[0] & ~0x7c0) | (tie_t << 6); 12137 tie_t = (val << 25) >> 30; 12138 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12139} 12140 12141static unsigned 12142Field_dsp340050b49a6c_fld3718_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12143{ 12144 unsigned tie_t = 0; 12145 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 12146 return tie_t; 12147} 12148 12149static void 12150Field_dsp340050b49a6c_fld3718_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12151{ 12152 uint32 tie_t; 12153 tie_t = (val << 29) >> 29; 12154 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 12155} 12156 12157static unsigned 12158Field_dsp340050b49a6c_fld2540dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12159{ 12160 unsigned tie_t = 0; 12161 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12162 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12163 return tie_t; 12164} 12165 12166static void 12167Field_dsp340050b49a6c_fld2540dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12168{ 12169 uint32 tie_t; 12170 tie_t = (val << 28) >> 28; 12171 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12172 tie_t = (val << 26) >> 30; 12173 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12174} 12175 12176static unsigned 12177Field_dsp340050b49a6c_fld2548dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12178{ 12179 unsigned tie_t = 0; 12180 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12181 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12182 return tie_t; 12183} 12184 12185static void 12186Field_dsp340050b49a6c_fld2548dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12187{ 12188 uint32 tie_t; 12189 tie_t = (val << 28) >> 28; 12190 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12191 tie_t = (val << 26) >> 30; 12192 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12193} 12194 12195static unsigned 12196Field_dsp340050b49a6c_fld2564dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12197{ 12198 unsigned tie_t = 0; 12199 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12200 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 12201 return tie_t; 12202} 12203 12204static void 12205Field_dsp340050b49a6c_fld2564dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12206{ 12207 uint32 tie_t; 12208 tie_t = (val << 28) >> 28; 12209 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 12210 tie_t = (val << 26) >> 30; 12211 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12212} 12213 12214static unsigned 12215Field_dsp340050b49a6c_fld2657dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12216{ 12217 unsigned tie_t = 0; 12218 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12219 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 12220 return tie_t; 12221} 12222 12223static void 12224Field_dsp340050b49a6c_fld2657dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12225{ 12226 uint32 tie_t; 12227 tie_t = (val << 30) >> 30; 12228 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 12229 tie_t = (val << 28) >> 30; 12230 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12231} 12232 12233static unsigned 12234Field_dsp340050b49a6c_fld2535dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12235{ 12236 unsigned tie_t = 0; 12237 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12238 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12239 return tie_t; 12240} 12241 12242static void 12243Field_dsp340050b49a6c_fld2535dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12244{ 12245 uint32 tie_t; 12246 tie_t = (val << 28) >> 28; 12247 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12248 tie_t = (val << 26) >> 30; 12249 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12250} 12251 12252static unsigned 12253Field_dsp340050b49a6c_fld2537dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12254{ 12255 unsigned tie_t = 0; 12256 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12257 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12258 return tie_t; 12259} 12260 12261static void 12262Field_dsp340050b49a6c_fld2537dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12263{ 12264 uint32 tie_t; 12265 tie_t = (val << 28) >> 28; 12266 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12267 tie_t = (val << 26) >> 30; 12268 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12269} 12270 12271static unsigned 12272Field_dsp340050b49a6c_fld2565dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12273{ 12274 unsigned tie_t = 0; 12275 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12276 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 12277 return tie_t; 12278} 12279 12280static void 12281Field_dsp340050b49a6c_fld2565dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12282{ 12283 uint32 tie_t; 12284 tie_t = (val << 28) >> 28; 12285 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 12286 tie_t = (val << 26) >> 30; 12287 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12288} 12289 12290static unsigned 12291Field_dsp340050b49a6c_fld2566dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12292{ 12293 unsigned tie_t = 0; 12294 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12295 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 12296 return tie_t; 12297} 12298 12299static void 12300Field_dsp340050b49a6c_fld2566dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12301{ 12302 uint32 tie_t; 12303 tie_t = (val << 28) >> 28; 12304 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 12305 tie_t = (val << 26) >> 30; 12306 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12307} 12308 12309static unsigned 12310Field_dsp340050b49a6c_fld2568dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12311{ 12312 unsigned tie_t = 0; 12313 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12314 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 12315 return tie_t; 12316} 12317 12318static void 12319Field_dsp340050b49a6c_fld2568dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12320{ 12321 uint32 tie_t; 12322 tie_t = (val << 28) >> 28; 12323 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 12324 tie_t = (val << 26) >> 30; 12325 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12326} 12327 12328static unsigned 12329Field_dsp340050b49a6c_fld2630dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12330{ 12331 unsigned tie_t = 0; 12332 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12333 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 12334 return tie_t; 12335} 12336 12337static void 12338Field_dsp340050b49a6c_fld2630dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12339{ 12340 uint32 tie_t; 12341 tie_t = (val << 30) >> 30; 12342 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 12343 tie_t = (val << 28) >> 30; 12344 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12345} 12346 12347static unsigned 12348Field_dsp340050b49a6c_fld2032_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12349{ 12350 unsigned tie_t = 0; 12351 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 12352 return tie_t; 12353} 12354 12355static void 12356Field_dsp340050b49a6c_fld2032_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12357{ 12358 uint32 tie_t; 12359 tie_t = (val << 30) >> 30; 12360 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 12361} 12362 12363static unsigned 12364Field_dsp340050b49a6c_fld2538dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12365{ 12366 unsigned tie_t = 0; 12367 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12368 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12369 return tie_t; 12370} 12371 12372static void 12373Field_dsp340050b49a6c_fld2538dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12374{ 12375 uint32 tie_t; 12376 tie_t = (val << 28) >> 28; 12377 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12378 tie_t = (val << 26) >> 30; 12379 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12380} 12381 12382static unsigned 12383Field_dsp340050b49a6c_fld2633dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12384{ 12385 unsigned tie_t = 0; 12386 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12387 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 12388 return tie_t; 12389} 12390 12391static void 12392Field_dsp340050b49a6c_fld2633dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12393{ 12394 uint32 tie_t; 12395 tie_t = (val << 31) >> 31; 12396 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 12397 tie_t = (val << 29) >> 30; 12398 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12399} 12400 12401static unsigned 12402Field_dsp340050b49a6c_fld3733dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12403{ 12404 unsigned tie_t = 0; 12405 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 12406 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 12407 return tie_t; 12408} 12409 12410static void 12411Field_dsp340050b49a6c_fld3733dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12412{ 12413 uint32 tie_t; 12414 tie_t = (val << 30) >> 30; 12415 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 12416 tie_t = (val << 29) >> 31; 12417 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 12418} 12419 12420static unsigned 12421Field_dsp340050b49a6c_fld2567dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12422{ 12423 unsigned tie_t = 0; 12424 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12425 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 12426 return tie_t; 12427} 12428 12429static void 12430Field_dsp340050b49a6c_fld2567dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12431{ 12432 uint32 tie_t; 12433 tie_t = (val << 28) >> 28; 12434 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 12435 tie_t = (val << 26) >> 30; 12436 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12437} 12438 12439static unsigned 12440Field_dsp340050b49a6c_fld2544dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12441{ 12442 unsigned tie_t = 0; 12443 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12444 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12445 return tie_t; 12446} 12447 12448static void 12449Field_dsp340050b49a6c_fld2544dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12450{ 12451 uint32 tie_t; 12452 tie_t = (val << 28) >> 28; 12453 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12454 tie_t = (val << 26) >> 30; 12455 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12456} 12457 12458static unsigned 12459Field_dsp340050b49a6c_fld2543dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12460{ 12461 unsigned tie_t = 0; 12462 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12463 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12464 return tie_t; 12465} 12466 12467static void 12468Field_dsp340050b49a6c_fld2543dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12469{ 12470 uint32 tie_t; 12471 tie_t = (val << 28) >> 28; 12472 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12473 tie_t = (val << 26) >> 30; 12474 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12475} 12476 12477static unsigned 12478Field_dsp340050b49a6c_fld2545dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12479{ 12480 unsigned tie_t = 0; 12481 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12482 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12483 return tie_t; 12484} 12485 12486static void 12487Field_dsp340050b49a6c_fld2545dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12488{ 12489 uint32 tie_t; 12490 tie_t = (val << 28) >> 28; 12491 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12492 tie_t = (val << 26) >> 30; 12493 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12494} 12495 12496static unsigned 12497Field_dsp340050b49a6c_fld2546dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12498{ 12499 unsigned tie_t = 0; 12500 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12501 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12502 return tie_t; 12503} 12504 12505static void 12506Field_dsp340050b49a6c_fld2546dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12507{ 12508 uint32 tie_t; 12509 tie_t = (val << 28) >> 28; 12510 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12511 tie_t = (val << 26) >> 30; 12512 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12513} 12514 12515static unsigned 12516Field_dsp340050b49a6c_fld2575dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12517{ 12518 unsigned tie_t = 0; 12519 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12520 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 12521 return tie_t; 12522} 12523 12524static void 12525Field_dsp340050b49a6c_fld2575dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12526{ 12527 uint32 tie_t; 12528 tie_t = (val << 24) >> 24; 12529 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 12530 tie_t = (val << 22) >> 30; 12531 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12532} 12533 12534static unsigned 12535Field_dsp340050b49a6c_fld2049_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12536{ 12537 unsigned tie_t = 0; 12538 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12539 return tie_t; 12540} 12541 12542static void 12543Field_dsp340050b49a6c_fld2049_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12544{ 12545 uint32 tie_t; 12546 tie_t = (val << 30) >> 30; 12547 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12548} 12549 12550static unsigned 12551Field_dsp340050b49a6c_fld2648dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12552{ 12553 unsigned tie_t = 0; 12554 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12555 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12556 return tie_t; 12557} 12558 12559static void 12560Field_dsp340050b49a6c_fld2648dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12561{ 12562 uint32 tie_t; 12563 tie_t = (val << 28) >> 28; 12564 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12565 tie_t = (val << 26) >> 30; 12566 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12567} 12568 12569static unsigned 12570Field_dsp340050b49a6c_fld2649dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12571{ 12572 unsigned tie_t = 0; 12573 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12574 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12575 return tie_t; 12576} 12577 12578static void 12579Field_dsp340050b49a6c_fld2649dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12580{ 12581 uint32 tie_t; 12582 tie_t = (val << 28) >> 28; 12583 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12584 tie_t = (val << 26) >> 30; 12585 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12586} 12587 12588static unsigned 12589Field_dsp340050b49a6c_fld2651dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12590{ 12591 unsigned tie_t = 0; 12592 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12593 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12594 return tie_t; 12595} 12596 12597static void 12598Field_dsp340050b49a6c_fld2651dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12599{ 12600 uint32 tie_t; 12601 tie_t = (val << 28) >> 28; 12602 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12603 tie_t = (val << 26) >> 30; 12604 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12605} 12606 12607static unsigned 12608Field_dsp340050b49a6c_fld2656dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12609{ 12610 unsigned tie_t = 0; 12611 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12612 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 12613 return tie_t; 12614} 12615 12616static void 12617Field_dsp340050b49a6c_fld2656dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12618{ 12619 uint32 tie_t; 12620 tie_t = (val << 30) >> 30; 12621 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 12622 tie_t = (val << 28) >> 30; 12623 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12624} 12625 12626static unsigned 12627Field_dsp340050b49a6c_fld3712_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12628{ 12629 unsigned tie_t = 0; 12630 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 12631 return tie_t; 12632} 12633 12634static void 12635Field_dsp340050b49a6c_fld3712_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12636{ 12637 uint32 tie_t; 12638 tie_t = (val << 30) >> 30; 12639 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 12640} 12641 12642static unsigned 12643Field_dsp340050b49a6c_fld2576dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12644{ 12645 unsigned tie_t = 0; 12646 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12647 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 12648 return tie_t; 12649} 12650 12651static void 12652Field_dsp340050b49a6c_fld2576dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12653{ 12654 uint32 tie_t; 12655 tie_t = (val << 24) >> 24; 12656 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 12657 tie_t = (val << 22) >> 30; 12658 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12659} 12660 12661static unsigned 12662Field_dsp340050b49a6c_fld2650dot_slot2_Slot_dot_slot2_get (const xtensa_insnbuf insn) 12663{ 12664 unsigned tie_t = 0; 12665 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 12666 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12667 return tie_t; 12668} 12669 12670static void 12671Field_dsp340050b49a6c_fld2650dot_slot2_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 12672{ 12673 uint32 tie_t; 12674 tie_t = (val << 28) >> 28; 12675 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12676 tie_t = (val << 26) >> 30; 12677 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 12678} 12679 12680static unsigned 12681Field_op0_s7_Slot_dot_slot1_get (const xtensa_insnbuf insn) 12682{ 12683 unsigned tie_t = 0; 12684 tie_t = (tie_t << 3) | ((insn[0] << 12) >> 29); 12685 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 12686 return tie_t; 12687} 12688 12689static void 12690Field_op0_s7_Slot_dot_slot1_set (xtensa_insnbuf insn, uint32 val) 12691{ 12692 uint32 tie_t; 12693 tie_t = (val << 30) >> 30; 12694 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 12695 tie_t = (val << 27) >> 29; 12696 insn[0] = (insn[0] & ~0xe0000) | (tie_t << 17); 12697} 12698 12699static unsigned 12700Field_dsp340050b49a6c_fld3734dot_slot1_Slot_dot_slot1_get (const xtensa_insnbuf insn) 12701{ 12702 unsigned tie_t = 0; 12703 tie_t = (tie_t << 15) | ((insn[0] << 15) >> 17); 12704 return tie_t; 12705} 12706 12707static void 12708Field_dsp340050b49a6c_fld3734dot_slot1_Slot_dot_slot1_set (xtensa_insnbuf insn, uint32 val) 12709{ 12710 uint32 tie_t; 12711 tie_t = (val << 17) >> 17; 12712 insn[0] = (insn[0] & ~0x1fffc) | (tie_t << 2); 12713} 12714 12715static unsigned 12716Field_dsp340050b49a6c_fld2068_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12717{ 12718 unsigned tie_t = 0; 12719 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 12720 return tie_t; 12721} 12722 12723static void 12724Field_dsp340050b49a6c_fld2068_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 12725{ 12726 uint32 tie_t; 12727 tie_t = (val << 31) >> 31; 12728 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 12729} 12730 12731static unsigned 12732Field_op0_s8_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12733{ 12734 unsigned tie_t = 0; 12735 tie_t = (tie_t << 2) | ((insn[0] << 15) >> 30); 12736 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 12737 return tie_t; 12738} 12739 12740static void 12741Field_op0_s8_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 12742{ 12743 uint32 tie_t; 12744 tie_t = (val << 30) >> 30; 12745 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 12746 tie_t = (val << 28) >> 30; 12747 insn[0] = (insn[0] & ~0x18000) | (tie_t << 15); 12748} 12749 12750static unsigned 12751Field_dsp340050b49a6c_fld2668dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12752{ 12753 unsigned tie_t = 0; 12754 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 12755 return tie_t; 12756} 12757 12758static void 12759Field_dsp340050b49a6c_fld2668dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 12760{ 12761 uint32 tie_t; 12762 tie_t = (val << 27) >> 27; 12763 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 12764} 12765 12766static unsigned 12767Field_dsp340050b49a6c_fld2666dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12768{ 12769 unsigned tie_t = 0; 12770 tie_t = (tie_t << 2) | ((insn[0] << 17) >> 30); 12771 return tie_t; 12772} 12773 12774static void 12775Field_dsp340050b49a6c_fld2666dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 12776{ 12777 uint32 tie_t; 12778 tie_t = (val << 30) >> 30; 12779 insn[0] = (insn[0] & ~0x6000) | (tie_t << 13); 12780} 12781 12782static unsigned 12783Field_dsp340050b49a6c_fld2674dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12784{ 12785 unsigned tie_t = 0; 12786 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 12787 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 12788 return tie_t; 12789} 12790 12791static void 12792Field_dsp340050b49a6c_fld2674dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 12793{ 12794 uint32 tie_t; 12795 tie_t = (val << 28) >> 28; 12796 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 12797 tie_t = (val << 27) >> 31; 12798 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 12799} 12800 12801static unsigned 12802Field_dsp340050b49a6c_fld2688dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12803{ 12804 unsigned tie_t = 0; 12805 tie_t = (tie_t << 2) | ((insn[0] << 17) >> 30); 12806 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 12807 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 12808 return tie_t; 12809} 12810 12811static void 12812Field_dsp340050b49a6c_fld2688dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 12813{ 12814 uint32 tie_t; 12815 tie_t = (val << 28) >> 28; 12816 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 12817 tie_t = (val << 27) >> 31; 12818 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 12819 tie_t = (val << 25) >> 30; 12820 insn[0] = (insn[0] & ~0x6000) | (tie_t << 13); 12821} 12822 12823static unsigned 12824Field_dsp340050b49a6c_fld3735dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12825{ 12826 unsigned tie_t = 0; 12827 tie_t = (tie_t << 2) | ((insn[0] << 19) >> 30); 12828 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12829 return tie_t; 12830} 12831 12832static void 12833Field_dsp340050b49a6c_fld3735dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 12834{ 12835 uint32 tie_t; 12836 tie_t = (val << 28) >> 28; 12837 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12838 tie_t = (val << 26) >> 30; 12839 insn[0] = (insn[0] & ~0x1800) | (tie_t << 11); 12840} 12841 12842static unsigned 12843Field_dsp340050b49a6c_fld2705dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12844{ 12845 unsigned tie_t = 0; 12846 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 12847 return tie_t; 12848} 12849 12850static void 12851Field_dsp340050b49a6c_fld2705dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 12852{ 12853 uint32 tie_t; 12854 tie_t = (val << 31) >> 31; 12855 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 12856} 12857 12858static unsigned 12859Field_dsp340050b49a6c_fld3737dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12860{ 12861 unsigned tie_t = 0; 12862 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 12863 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 12864 return tie_t; 12865} 12866 12867static void 12868Field_dsp340050b49a6c_fld3737dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 12869{ 12870 uint32 tie_t; 12871 tie_t = (val << 29) >> 29; 12872 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 12873 tie_t = (val << 28) >> 31; 12874 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 12875} 12876 12877static unsigned 12878Field_dsp340050b49a6c_fld2677dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12879{ 12880 unsigned tie_t = 0; 12881 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 12882 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 12883 return tie_t; 12884} 12885 12886static void 12887Field_dsp340050b49a6c_fld2677dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 12888{ 12889 uint32 tie_t; 12890 tie_t = (val << 28) >> 28; 12891 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 12892 tie_t = (val << 27) >> 31; 12893 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 12894} 12895 12896static unsigned 12897Field_dsp340050b49a6c_fld2678dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12898{ 12899 unsigned tie_t = 0; 12900 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 12901 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 12902 return tie_t; 12903} 12904 12905static void 12906Field_dsp340050b49a6c_fld2678dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 12907{ 12908 uint32 tie_t; 12909 tie_t = (val << 28) >> 28; 12910 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 12911 tie_t = (val << 23) >> 27; 12912 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 12913} 12914 12915static unsigned 12916Field_dsp340050b49a6c_fld2679dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12917{ 12918 unsigned tie_t = 0; 12919 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 12920 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 12921 return tie_t; 12922} 12923 12924static void 12925Field_dsp340050b49a6c_fld2679dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 12926{ 12927 uint32 tie_t; 12928 tie_t = (val << 28) >> 28; 12929 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 12930 tie_t = (val << 23) >> 27; 12931 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 12932} 12933 12934static unsigned 12935Field_dsp340050b49a6c_fld2690dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12936{ 12937 unsigned tie_t = 0; 12938 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 12939 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 12940 return tie_t; 12941} 12942 12943static void 12944Field_dsp340050b49a6c_fld2690dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 12945{ 12946 uint32 tie_t; 12947 tie_t = (val << 24) >> 24; 12948 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 12949 tie_t = (val << 23) >> 31; 12950 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 12951} 12952 12953static unsigned 12954Field_dsp340050b49a6c_fld2680dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12955{ 12956 unsigned tie_t = 0; 12957 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 12958 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 12959 return tie_t; 12960} 12961 12962static void 12963Field_dsp340050b49a6c_fld2680dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 12964{ 12965 uint32 tie_t; 12966 tie_t = (val << 28) >> 28; 12967 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 12968 tie_t = (val << 23) >> 27; 12969 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 12970} 12971 12972static unsigned 12973Field_t_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12974{ 12975 unsigned tie_t = 0; 12976 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 12977 return tie_t; 12978} 12979 12980static void 12981Field_t_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 12982{ 12983 uint32 tie_t; 12984 tie_t = (val << 28) >> 28; 12985 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 12986} 12987 12988static unsigned 12989Field_dsp340050b49a6c_fld2697dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 12990{ 12991 unsigned tie_t = 0; 12992 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 12993 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 12994 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 12995 return tie_t; 12996} 12997 12998static void 12999Field_dsp340050b49a6c_fld2697dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13000{ 13001 uint32 tie_t; 13002 tie_t = (val << 28) >> 28; 13003 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13004 tie_t = (val << 27) >> 31; 13005 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 13006 tie_t = (val << 26) >> 31; 13007 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 13008} 13009 13010static unsigned 13011Field_dsp340050b49a6c_fld3738dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13012{ 13013 unsigned tie_t = 0; 13014 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 13015 return tie_t; 13016} 13017 13018static void 13019Field_dsp340050b49a6c_fld3738dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13020{ 13021 uint32 tie_t; 13022 tie_t = (val << 29) >> 29; 13023 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 13024} 13025 13026static unsigned 13027Field_dsp340050b49a6c_fld2667dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13028{ 13029 unsigned tie_t = 0; 13030 tie_t = (tie_t << 3) | ((insn[0] << 17) >> 29); 13031 return tie_t; 13032} 13033 13034static void 13035Field_dsp340050b49a6c_fld2667dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13036{ 13037 uint32 tie_t; 13038 tie_t = (val << 29) >> 29; 13039 insn[0] = (insn[0] & ~0x7000) | (tie_t << 12); 13040} 13041 13042static unsigned 13043Field_dsp340050b49a6c_fld2704dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13044{ 13045 unsigned tie_t = 0; 13046 tie_t = (tie_t << 4) | ((insn[0] << 17) >> 28); 13047 return tie_t; 13048} 13049 13050static void 13051Field_dsp340050b49a6c_fld2704dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13052{ 13053 uint32 tie_t; 13054 tie_t = (val << 28) >> 28; 13055 insn[0] = (insn[0] & ~0x7800) | (tie_t << 11); 13056} 13057 13058static unsigned 13059Field_dsp340050b49a6c_fld3739dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13060{ 13061 unsigned tie_t = 0; 13062 tie_t = (tie_t << 6) | ((insn[0] << 21) >> 26); 13063 return tie_t; 13064} 13065 13066static void 13067Field_dsp340050b49a6c_fld3739dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13068{ 13069 uint32 tie_t; 13070 tie_t = (val << 26) >> 26; 13071 insn[0] = (insn[0] & ~0x7e0) | (tie_t << 5); 13072} 13073 13074static unsigned 13075Field_dsp340050b49a6c_fld2689dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13076{ 13077 unsigned tie_t = 0; 13078 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 13079 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13080 return tie_t; 13081} 13082 13083static void 13084Field_dsp340050b49a6c_fld2689dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13085{ 13086 uint32 tie_t; 13087 tie_t = (val << 28) >> 28; 13088 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13089 tie_t = (val << 27) >> 31; 13090 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 13091} 13092 13093static unsigned 13094Field_r_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13095{ 13096 unsigned tie_t = 0; 13097 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 13098 return tie_t; 13099} 13100 13101static void 13102Field_r_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13103{ 13104 uint32 tie_t; 13105 tie_t = (val << 28) >> 28; 13106 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 13107} 13108 13109static unsigned 13110Field_dsp340050b49a6c_fld2669dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13111{ 13112 unsigned tie_t = 0; 13113 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 13114 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 13115 return tie_t; 13116} 13117 13118static void 13119Field_dsp340050b49a6c_fld2669dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13120{ 13121 uint32 tie_t; 13122 tie_t = (val << 30) >> 30; 13123 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 13124 tie_t = (val << 29) >> 31; 13125 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 13126} 13127 13128static unsigned 13129Field_dsp340050b49a6c_fld2671dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13130{ 13131 unsigned tie_t = 0; 13132 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 13133 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13134 return tie_t; 13135} 13136 13137static void 13138Field_dsp340050b49a6c_fld2671dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13139{ 13140 uint32 tie_t; 13141 tie_t = (val << 28) >> 28; 13142 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13143 tie_t = (val << 27) >> 31; 13144 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 13145} 13146 13147static unsigned 13148Field_dsp340050b49a6c_fld2675dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13149{ 13150 unsigned tie_t = 0; 13151 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 13152 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13153 return tie_t; 13154} 13155 13156static void 13157Field_dsp340050b49a6c_fld2675dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13158{ 13159 uint32 tie_t; 13160 tie_t = (val << 28) >> 28; 13161 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13162 tie_t = (val << 27) >> 31; 13163 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 13164} 13165 13166static unsigned 13167Field_dsp340050b49a6c_fld2672dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13168{ 13169 unsigned tie_t = 0; 13170 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 13171 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13172 return tie_t; 13173} 13174 13175static void 13176Field_dsp340050b49a6c_fld2672dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13177{ 13178 uint32 tie_t; 13179 tie_t = (val << 28) >> 28; 13180 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13181 tie_t = (val << 27) >> 31; 13182 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 13183} 13184 13185static unsigned 13186Field_dsp340050b49a6c_fld2673dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13187{ 13188 unsigned tie_t = 0; 13189 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 13190 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13191 return tie_t; 13192} 13193 13194static void 13195Field_dsp340050b49a6c_fld2673dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13196{ 13197 uint32 tie_t; 13198 tie_t = (val << 28) >> 28; 13199 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13200 tie_t = (val << 27) >> 31; 13201 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 13202} 13203 13204static unsigned 13205Field_dsp340050b49a6c_fld2676dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13206{ 13207 unsigned tie_t = 0; 13208 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 13209 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13210 return tie_t; 13211} 13212 13213static void 13214Field_dsp340050b49a6c_fld2676dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13215{ 13216 uint32 tie_t; 13217 tie_t = (val << 28) >> 28; 13218 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13219 tie_t = (val << 27) >> 31; 13220 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 13221} 13222 13223static unsigned 13224Field_dsp340050b49a6c_fld2682dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13225{ 13226 unsigned tie_t = 0; 13227 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 13228 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13229 return tie_t; 13230} 13231 13232static void 13233Field_dsp340050b49a6c_fld2682dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13234{ 13235 uint32 tie_t; 13236 tie_t = (val << 28) >> 28; 13237 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13238 tie_t = (val << 23) >> 27; 13239 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 13240} 13241 13242static unsigned 13243Field_dsp340050b49a6c_fld2686dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13244{ 13245 unsigned tie_t = 0; 13246 tie_t = (tie_t << 2) | ((insn[0] << 17) >> 30); 13247 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 13248 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13249 return tie_t; 13250} 13251 13252static void 13253Field_dsp340050b49a6c_fld2686dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13254{ 13255 uint32 tie_t; 13256 tie_t = (val << 28) >> 28; 13257 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13258 tie_t = (val << 27) >> 31; 13259 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 13260 tie_t = (val << 25) >> 30; 13261 insn[0] = (insn[0] & ~0x6000) | (tie_t << 13); 13262} 13263 13264static unsigned 13265Field_dsp340050b49a6c_fld3736_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13266{ 13267 unsigned tie_t = 0; 13268 tie_t = (tie_t << 2) | ((insn[0] << 19) >> 30); 13269 return tie_t; 13270} 13271 13272static void 13273Field_dsp340050b49a6c_fld3736_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13274{ 13275 uint32 tie_t; 13276 tie_t = (val << 30) >> 30; 13277 insn[0] = (insn[0] & ~0x1800) | (tie_t << 11); 13278} 13279 13280static unsigned 13281Field_dsp340050b49a6c_fld2681dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13282{ 13283 unsigned tie_t = 0; 13284 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 13285 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13286 return tie_t; 13287} 13288 13289static void 13290Field_dsp340050b49a6c_fld2681dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13291{ 13292 uint32 tie_t; 13293 tie_t = (val << 28) >> 28; 13294 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13295 tie_t = (val << 23) >> 27; 13296 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 13297} 13298 13299static unsigned 13300Field_dsp340050b49a6c_fld2683dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13301{ 13302 unsigned tie_t = 0; 13303 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 13304 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13305 return tie_t; 13306} 13307 13308static void 13309Field_dsp340050b49a6c_fld2683dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13310{ 13311 uint32 tie_t; 13312 tie_t = (val << 28) >> 28; 13313 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13314 tie_t = (val << 23) >> 27; 13315 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 13316} 13317 13318static unsigned 13319Field_dsp340050b49a6c_fld2684dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13320{ 13321 unsigned tie_t = 0; 13322 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 13323 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13324 return tie_t; 13325} 13326 13327static void 13328Field_dsp340050b49a6c_fld2684dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13329{ 13330 uint32 tie_t; 13331 tie_t = (val << 28) >> 28; 13332 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13333 tie_t = (val << 23) >> 27; 13334 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 13335} 13336 13337static unsigned 13338Field_dsp340050b49a6c_fld2685dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13339{ 13340 unsigned tie_t = 0; 13341 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 13342 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13343 return tie_t; 13344} 13345 13346static void 13347Field_dsp340050b49a6c_fld2685dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13348{ 13349 uint32 tie_t; 13350 tie_t = (val << 28) >> 28; 13351 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13352 tie_t = (val << 23) >> 27; 13353 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 13354} 13355 13356static unsigned 13357Field_dsp340050b49a6c_fld2699dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13358{ 13359 unsigned tie_t = 0; 13360 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 13361 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 13362 return tie_t; 13363} 13364 13365static void 13366Field_dsp340050b49a6c_fld2699dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13367{ 13368 uint32 tie_t; 13369 tie_t = (val << 29) >> 29; 13370 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 13371 tie_t = (val << 28) >> 31; 13372 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 13373} 13374 13375static unsigned 13376Field_dsp340050b49a6c_fld3740dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13377{ 13378 unsigned tie_t = 0; 13379 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 13380 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 13381 return tie_t; 13382} 13383 13384static void 13385Field_dsp340050b49a6c_fld3740dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13386{ 13387 uint32 tie_t; 13388 tie_t = (val << 31) >> 31; 13389 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 13390 tie_t = (val << 27) >> 28; 13391 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 13392} 13393 13394static unsigned 13395Field_dsp340050b49a6c_fld2692dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13396{ 13397 unsigned tie_t = 0; 13398 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 13399 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 13400 return tie_t; 13401} 13402 13403static void 13404Field_dsp340050b49a6c_fld2692dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13405{ 13406 uint32 tie_t; 13407 tie_t = (val << 24) >> 24; 13408 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 13409 tie_t = (val << 23) >> 31; 13410 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 13411} 13412 13413static unsigned 13414Field_dsp340050b49a6c_fld2693dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13415{ 13416 unsigned tie_t = 0; 13417 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 13418 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 13419 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13420 return tie_t; 13421} 13422 13423static void 13424Field_dsp340050b49a6c_fld2693dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13425{ 13426 uint32 tie_t; 13427 tie_t = (val << 28) >> 28; 13428 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13429 tie_t = (val << 25) >> 29; 13430 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 13431 tie_t = (val << 24) >> 31; 13432 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 13433} 13434 13435static unsigned 13436Field_dsp340050b49a6c_fld2695dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13437{ 13438 unsigned tie_t = 0; 13439 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 13440 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 13441 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13442 return tie_t; 13443} 13444 13445static void 13446Field_dsp340050b49a6c_fld2695dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13447{ 13448 uint32 tie_t; 13449 tie_t = (val << 28) >> 28; 13450 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13451 tie_t = (val << 26) >> 30; 13452 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 13453 tie_t = (val << 25) >> 31; 13454 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 13455} 13456 13457static unsigned 13458Field_dsp340050b49a6c_fld3741dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13459{ 13460 unsigned tie_t = 0; 13461 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 13462 return tie_t; 13463} 13464 13465static void 13466Field_dsp340050b49a6c_fld3741dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13467{ 13468 uint32 tie_t; 13469 tie_t = (val << 30) >> 30; 13470 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 13471} 13472 13473static unsigned 13474Field_dsp340050b49a6c_fld3742dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13475{ 13476 unsigned tie_t = 0; 13477 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 13478 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 13479 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 13480 return tie_t; 13481} 13482 13483static void 13484Field_dsp340050b49a6c_fld3742dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13485{ 13486 uint32 tie_t; 13487 tie_t = (val << 31) >> 31; 13488 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 13489 tie_t = (val << 28) >> 29; 13490 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 13491 tie_t = (val << 27) >> 31; 13492 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 13493} 13494 13495static unsigned 13496Field_dsp340050b49a6c_fld2700dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13497{ 13498 unsigned tie_t = 0; 13499 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 13500 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 13501 return tie_t; 13502} 13503 13504static void 13505Field_dsp340050b49a6c_fld2700dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13506{ 13507 uint32 tie_t; 13508 tie_t = (val << 31) >> 31; 13509 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 13510 tie_t = (val << 26) >> 27; 13511 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 13512} 13513 13514static unsigned 13515Field_dsp340050b49a6c_fld2702dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13516{ 13517 unsigned tie_t = 0; 13518 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 13519 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 13520 return tie_t; 13521} 13522 13523static void 13524Field_dsp340050b49a6c_fld2702dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13525{ 13526 uint32 tie_t; 13527 tie_t = (val << 31) >> 31; 13528 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 13529 tie_t = (val << 26) >> 27; 13530 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 13531} 13532 13533static unsigned 13534Field_dsp340050b49a6c_fld2047_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13535{ 13536 unsigned tie_t = 0; 13537 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 13538 return tie_t; 13539} 13540 13541static void 13542Field_dsp340050b49a6c_fld2047_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13543{ 13544 uint32 tie_t; 13545 tie_t = (val << 31) >> 31; 13546 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 13547} 13548 13549static unsigned 13550Field_dsp340050b49a6c_fld2701dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13551{ 13552 unsigned tie_t = 0; 13553 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 13554 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 13555 return tie_t; 13556} 13557 13558static void 13559Field_dsp340050b49a6c_fld2701dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13560{ 13561 uint32 tie_t; 13562 tie_t = (val << 31) >> 31; 13563 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 13564 tie_t = (val << 26) >> 27; 13565 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 13566} 13567 13568static unsigned 13569Field_dsp340050b49a6c_fld2703dot_slot0_Slot_dot_slot0_get (const xtensa_insnbuf insn) 13570{ 13571 unsigned tie_t = 0; 13572 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 13573 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 13574 return tie_t; 13575} 13576 13577static void 13578Field_dsp340050b49a6c_fld2703dot_slot0_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 13579{ 13580 uint32 tie_t; 13581 tie_t = (val << 31) >> 31; 13582 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 13583 tie_t = (val << 26) >> 27; 13584 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 13585} 13586 13587static unsigned 13588Field_sae_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13589{ 13590 unsigned tie_t = 0; 13591 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 13592 return tie_t; 13593} 13594 13595static void 13596Field_sae_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13597{ 13598 uint32 tie_t; 13599 tie_t = (val << 27) >> 27; 13600 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 13601} 13602 13603static unsigned 13604Field_op0_s9_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13605{ 13606 unsigned tie_t = 0; 13607 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 13608 return tie_t; 13609} 13610 13611static void 13612Field_op0_s9_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13613{ 13614 uint32 tie_t; 13615 tie_t = (val << 30) >> 30; 13616 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 13617} 13618 13619static unsigned 13620Field_dsp340050b49a6c_fld2707pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13621{ 13622 unsigned tie_t = 0; 13623 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 13624 return tie_t; 13625} 13626 13627static void 13628Field_dsp340050b49a6c_fld2707pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13629{ 13630 uint32 tie_t; 13631 tie_t = (val << 23) >> 23; 13632 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 13633} 13634 13635static unsigned 13636Field_dsp340050b49a6c_fld2817_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13637{ 13638 unsigned tie_t = 0; 13639 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 13640 return tie_t; 13641} 13642 13643static void 13644Field_dsp340050b49a6c_fld2817_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13645{ 13646 uint32 tie_t; 13647 tie_t = (val << 31) >> 31; 13648 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 13649} 13650 13651static unsigned 13652Field_dsp340050b49a6c_fld2739pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13653{ 13654 unsigned tie_t = 0; 13655 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 13656 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 13657 return tie_t; 13658} 13659 13660static void 13661Field_dsp340050b49a6c_fld2739pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13662{ 13663 uint32 tie_t; 13664 tie_t = (val << 31) >> 31; 13665 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 13666 tie_t = (val << 26) >> 27; 13667 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 13668} 13669 13670static unsigned 13671Field_dsp340050b49a6c_fld3744pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13672{ 13673 unsigned tie_t = 0; 13674 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 13675 return tie_t; 13676} 13677 13678static void 13679Field_dsp340050b49a6c_fld3744pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13680{ 13681 uint32 tie_t; 13682 tie_t = (val << 29) >> 29; 13683 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 13684} 13685 13686static unsigned 13687Field_dsp340050b49a6c_fld2717pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13688{ 13689 unsigned tie_t = 0; 13690 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 13691 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13692 return tie_t; 13693} 13694 13695static void 13696Field_dsp340050b49a6c_fld2717pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13697{ 13698 uint32 tie_t; 13699 tie_t = (val << 28) >> 28; 13700 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13701 tie_t = (val << 23) >> 27; 13702 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 13703} 13704 13705static unsigned 13706Field_dsp340050b49a6c_fld2713pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13707{ 13708 unsigned tie_t = 0; 13709 tie_t = (tie_t << 14) | ((insn[0] << 13) >> 18); 13710 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 13711 return tie_t; 13712} 13713 13714static void 13715Field_dsp340050b49a6c_fld2713pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13716{ 13717 uint32 tie_t; 13718 tie_t = (val << 31) >> 31; 13719 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 13720 tie_t = (val << 17) >> 18; 13721 insn[0] = (insn[0] & ~0x7ffe0) | (tie_t << 5); 13722} 13723 13724static unsigned 13725Field_dsp340050b49a6c_fld3745pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13726{ 13727 unsigned tie_t = 0; 13728 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 13729 return tie_t; 13730} 13731 13732static void 13733Field_dsp340050b49a6c_fld3745pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13734{ 13735 uint32 tie_t; 13736 tie_t = (val << 30) >> 30; 13737 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 13738} 13739 13740static unsigned 13741Field_t_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13742{ 13743 unsigned tie_t = 0; 13744 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 13745 return tie_t; 13746} 13747 13748static void 13749Field_t_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13750{ 13751 uint32 tie_t; 13752 tie_t = (val << 28) >> 28; 13753 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 13754} 13755 13756static unsigned 13757Field_dsp340050b49a6c_fld2718pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13758{ 13759 unsigned tie_t = 0; 13760 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 13761 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13762 return tie_t; 13763} 13764 13765static void 13766Field_dsp340050b49a6c_fld2718pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13767{ 13768 uint32 tie_t; 13769 tie_t = (val << 28) >> 28; 13770 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13771 tie_t = (val << 23) >> 27; 13772 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 13773} 13774 13775static unsigned 13776Field_dsp340050b49a6c_fld2721pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13777{ 13778 unsigned tie_t = 0; 13779 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 13780 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 13781 return tie_t; 13782} 13783 13784static void 13785Field_dsp340050b49a6c_fld2721pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13786{ 13787 uint32 tie_t; 13788 tie_t = (val << 24) >> 24; 13789 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 13790 tie_t = (val << 19) >> 27; 13791 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 13792} 13793 13794static unsigned 13795Field_dsp340050b49a6c_fld2722pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13796{ 13797 unsigned tie_t = 0; 13798 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 13799 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 13800 return tie_t; 13801} 13802 13803static void 13804Field_dsp340050b49a6c_fld2722pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13805{ 13806 uint32 tie_t; 13807 tie_t = (val << 24) >> 24; 13808 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 13809 tie_t = (val << 19) >> 27; 13810 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 13811} 13812 13813static unsigned 13814Field_dsp340050b49a6c_fld2724pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13815{ 13816 unsigned tie_t = 0; 13817 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 13818 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 13819 return tie_t; 13820} 13821 13822static void 13823Field_dsp340050b49a6c_fld2724pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13824{ 13825 uint32 tie_t; 13826 tie_t = (val << 24) >> 24; 13827 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 13828 tie_t = (val << 19) >> 27; 13829 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 13830} 13831 13832static unsigned 13833Field_dsp340050b49a6c_fld2728pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13834{ 13835 unsigned tie_t = 0; 13836 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 13837 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 13838 return tie_t; 13839} 13840 13841static void 13842Field_dsp340050b49a6c_fld2728pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13843{ 13844 uint32 tie_t; 13845 tie_t = (val << 24) >> 24; 13846 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 13847 tie_t = (val << 19) >> 27; 13848 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 13849} 13850 13851static unsigned 13852Field_dsp340050b49a6c_fld2736pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13853{ 13854 unsigned tie_t = 0; 13855 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 13856 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 13857 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 13858 return tie_t; 13859} 13860 13861static void 13862Field_dsp340050b49a6c_fld2736pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13863{ 13864 uint32 tie_t; 13865 tie_t = (val << 28) >> 28; 13866 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 13867 tie_t = (val << 27) >> 31; 13868 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 13869 tie_t = (val << 22) >> 27; 13870 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 13871} 13872 13873static unsigned 13874Field_dsp340050b49a6c_fld2819_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13875{ 13876 unsigned tie_t = 0; 13877 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 13878 return tie_t; 13879} 13880 13881static void 13882Field_dsp340050b49a6c_fld2819_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13883{ 13884 uint32 tie_t; 13885 tie_t = (val << 29) >> 29; 13886 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 13887} 13888 13889static unsigned 13890Field_dsp340050b49a6c_fld2723pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13891{ 13892 unsigned tie_t = 0; 13893 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 13894 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 13895 return tie_t; 13896} 13897 13898static void 13899Field_dsp340050b49a6c_fld2723pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13900{ 13901 uint32 tie_t; 13902 tie_t = (val << 24) >> 24; 13903 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 13904 tie_t = (val << 19) >> 27; 13905 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 13906} 13907 13908static unsigned 13909Field_dsp340050b49a6c_fld2793pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13910{ 13911 unsigned tie_t = 0; 13912 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 13913 tie_t = (tie_t << 11) | ((insn[0] << 19) >> 21); 13914 return tie_t; 13915} 13916 13917static void 13918Field_dsp340050b49a6c_fld2793pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13919{ 13920 uint32 tie_t; 13921 tie_t = (val << 21) >> 21; 13922 insn[0] = (insn[0] & ~0x1ffc) | (tie_t << 2); 13923 tie_t = (val << 20) >> 31; 13924 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 13925} 13926 13927static unsigned 13928Field_dsp340050b49a6c_fld2795pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13929{ 13930 unsigned tie_t = 0; 13931 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 13932 tie_t = (tie_t << 11) | ((insn[0] << 19) >> 21); 13933 return tie_t; 13934} 13935 13936static void 13937Field_dsp340050b49a6c_fld2795pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13938{ 13939 uint32 tie_t; 13940 tie_t = (val << 21) >> 21; 13941 insn[0] = (insn[0] & ~0x1ffc) | (tie_t << 2); 13942 tie_t = (val << 20) >> 31; 13943 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 13944} 13945 13946static unsigned 13947Field_dsp340050b49a6c_fld2796pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13948{ 13949 unsigned tie_t = 0; 13950 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 13951 tie_t = (tie_t << 10) | ((insn[0] << 19) >> 22); 13952 return tie_t; 13953} 13954 13955static void 13956Field_dsp340050b49a6c_fld2796pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13957{ 13958 uint32 tie_t; 13959 tie_t = (val << 22) >> 22; 13960 insn[0] = (insn[0] & ~0x1ff8) | (tie_t << 3); 13961 tie_t = (val << 21) >> 31; 13962 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 13963} 13964 13965static unsigned 13966Field_dsp340050b49a6c_fld3746pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13967{ 13968 unsigned tie_t = 0; 13969 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 13970 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 13971 return tie_t; 13972} 13973 13974static void 13975Field_dsp340050b49a6c_fld3746pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13976{ 13977 uint32 tie_t; 13978 tie_t = (val << 31) >> 31; 13979 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 13980 tie_t = (val << 30) >> 31; 13981 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 13982} 13983 13984static unsigned 13985Field_dsp340050b49a6c_fld2798pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 13986{ 13987 unsigned tie_t = 0; 13988 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 13989 tie_t = (tie_t << 2) | ((insn[0] << 19) >> 30); 13990 tie_t = (tie_t << 7) | ((insn[0] << 22) >> 25); 13991 return tie_t; 13992} 13993 13994static void 13995Field_dsp340050b49a6c_fld2798pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 13996{ 13997 uint32 tie_t; 13998 tie_t = (val << 25) >> 25; 13999 insn[0] = (insn[0] & ~0x3f8) | (tie_t << 3); 14000 tie_t = (val << 23) >> 30; 14001 insn[0] = (insn[0] & ~0x1800) | (tie_t << 11); 14002 tie_t = (val << 22) >> 31; 14003 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14004} 14005 14006static unsigned 14007Field_dsp340050b49a6c_fld3747pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14008{ 14009 unsigned tie_t = 0; 14010 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 14011 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 14012 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 14013 return tie_t; 14014} 14015 14016static void 14017Field_dsp340050b49a6c_fld3747pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14018{ 14019 uint32 tie_t; 14020 tie_t = (val << 31) >> 31; 14021 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 14022 tie_t = (val << 30) >> 31; 14023 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 14024 tie_t = (val << 29) >> 31; 14025 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 14026} 14027 14028static unsigned 14029Field_dsp340050b49a6c_fld2801pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14030{ 14031 unsigned tie_t = 0; 14032 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14033 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 14034 tie_t = (tie_t << 7) | ((insn[0] << 22) >> 25); 14035 return tie_t; 14036} 14037 14038static void 14039Field_dsp340050b49a6c_fld2801pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14040{ 14041 uint32 tie_t; 14042 tie_t = (val << 25) >> 25; 14043 insn[0] = (insn[0] & ~0x3f8) | (tie_t << 3); 14044 tie_t = (val << 24) >> 31; 14045 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 14046 tie_t = (val << 23) >> 31; 14047 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14048} 14049 14050static unsigned 14051Field_dsp340050b49a6c_fld3749pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14052{ 14053 unsigned tie_t = 0; 14054 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 14055 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 14056 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 14057 return tie_t; 14058} 14059 14060static void 14061Field_dsp340050b49a6c_fld3749pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14062{ 14063 uint32 tie_t; 14064 tie_t = (val << 31) >> 31; 14065 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 14066 tie_t = (val << 29) >> 30; 14067 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 14068 tie_t = (val << 28) >> 31; 14069 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 14070} 14071 14072static unsigned 14073Field_dsp340050b49a6c_fld2743pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14074{ 14075 unsigned tie_t = 0; 14076 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 14077 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 14078 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 14079 return tie_t; 14080} 14081 14082static void 14083Field_dsp340050b49a6c_fld2743pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14084{ 14085 uint32 tie_t; 14086 tie_t = (val << 31) >> 31; 14087 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 14088 tie_t = (val << 29) >> 30; 14089 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 14090 tie_t = (val << 24) >> 27; 14091 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 14092} 14093 14094static unsigned 14095Field_dsp340050b49a6c_fld3750pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14096{ 14097 unsigned tie_t = 0; 14098 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 14099 return tie_t; 14100} 14101 14102static void 14103Field_dsp340050b49a6c_fld3750pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14104{ 14105 uint32 tie_t; 14106 tie_t = (val << 31) >> 31; 14107 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 14108} 14109 14110static unsigned 14111Field_dsp340050b49a6c_fld2706pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14112{ 14113 unsigned tie_t = 0; 14114 tie_t = (tie_t << 7) | ((insn[0] << 13) >> 25); 14115 return tie_t; 14116} 14117 14118static void 14119Field_dsp340050b49a6c_fld2706pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14120{ 14121 uint32 tie_t; 14122 tie_t = (val << 25) >> 25; 14123 insn[0] = (insn[0] & ~0x7f000) | (tie_t << 12); 14124} 14125 14126static unsigned 14127Field_dsp340050b49a6c_fld2709pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14128{ 14129 unsigned tie_t = 0; 14130 tie_t = (tie_t << 13) | ((insn[0] << 13) >> 19); 14131 return tie_t; 14132} 14133 14134static void 14135Field_dsp340050b49a6c_fld2709pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14136{ 14137 uint32 tie_t; 14138 tie_t = (val << 19) >> 19; 14139 insn[0] = (insn[0] & ~0x7ffc0) | (tie_t << 6); 14140} 14141 14142static unsigned 14143Field_dsp340050b49a6c_fld2719pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14144{ 14145 unsigned tie_t = 0; 14146 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 14147 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 14148 return tie_t; 14149} 14150 14151static void 14152Field_dsp340050b49a6c_fld2719pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14153{ 14154 uint32 tie_t; 14155 tie_t = (val << 24) >> 24; 14156 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 14157 tie_t = (val << 19) >> 27; 14158 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 14159} 14160 14161static unsigned 14162Field_dsp340050b49a6c_fld2715pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14163{ 14164 unsigned tie_t = 0; 14165 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 14166 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 14167 return tie_t; 14168} 14169 14170static void 14171Field_dsp340050b49a6c_fld2715pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14172{ 14173 uint32 tie_t; 14174 tie_t = (val << 30) >> 30; 14175 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 14176 tie_t = (val << 25) >> 27; 14177 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 14178} 14179 14180static unsigned 14181Field_dsp340050b49a6c_fld2788pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14182{ 14183 unsigned tie_t = 0; 14184 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14185 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 14186 return tie_t; 14187} 14188 14189static void 14190Field_dsp340050b49a6c_fld2788pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14191{ 14192 uint32 tie_t; 14193 tie_t = (val << 24) >> 24; 14194 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 14195 tie_t = (val << 23) >> 31; 14196 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14197} 14198 14199static unsigned 14200Field_dsp340050b49a6c_fld2747pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14201{ 14202 unsigned tie_t = 0; 14203 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 14204 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 14205 return tie_t; 14206} 14207 14208static void 14209Field_dsp340050b49a6c_fld2747pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14210{ 14211 uint32 tie_t; 14212 tie_t = (val << 31) >> 31; 14213 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 14214 tie_t = (val << 26) >> 27; 14215 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 14216} 14217 14218static unsigned 14219Field_dsp340050b49a6c_fld2791pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14220{ 14221 unsigned tie_t = 0; 14222 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14223 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 14224 return tie_t; 14225} 14226 14227static void 14228Field_dsp340050b49a6c_fld2791pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14229{ 14230 uint32 tie_t; 14231 tie_t = (val << 24) >> 24; 14232 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 14233 tie_t = (val << 23) >> 31; 14234 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14235} 14236 14237static unsigned 14238Field_dsp340050b49a6c_fld2775pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14239{ 14240 unsigned tie_t = 0; 14241 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14242 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14243 return tie_t; 14244} 14245 14246static void 14247Field_dsp340050b49a6c_fld2775pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14248{ 14249 uint32 tie_t; 14250 tie_t = (val << 28) >> 28; 14251 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14252 tie_t = (val << 27) >> 31; 14253 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14254} 14255 14256static unsigned 14257Field_dsp340050b49a6c_fld2777pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14258{ 14259 unsigned tie_t = 0; 14260 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14261 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14262 return tie_t; 14263} 14264 14265static void 14266Field_dsp340050b49a6c_fld2777pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14267{ 14268 uint32 tie_t; 14269 tie_t = (val << 28) >> 28; 14270 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14271 tie_t = (val << 27) >> 31; 14272 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14273} 14274 14275static unsigned 14276Field_dsp340050b49a6c_fld2776pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14277{ 14278 unsigned tie_t = 0; 14279 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14280 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14281 return tie_t; 14282} 14283 14284static void 14285Field_dsp340050b49a6c_fld2776pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14286{ 14287 uint32 tie_t; 14288 tie_t = (val << 28) >> 28; 14289 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14290 tie_t = (val << 27) >> 31; 14291 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14292} 14293 14294static unsigned 14295Field_dsp340050b49a6c_fld2778pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14296{ 14297 unsigned tie_t = 0; 14298 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14299 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14300 return tie_t; 14301} 14302 14303static void 14304Field_dsp340050b49a6c_fld2778pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14305{ 14306 uint32 tie_t; 14307 tie_t = (val << 28) >> 28; 14308 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14309 tie_t = (val << 27) >> 31; 14310 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14311} 14312 14313static unsigned 14314Field_dsp340050b49a6c_fld2779pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14315{ 14316 unsigned tie_t = 0; 14317 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14318 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14319 return tie_t; 14320} 14321 14322static void 14323Field_dsp340050b49a6c_fld2779pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14324{ 14325 uint32 tie_t; 14326 tie_t = (val << 28) >> 28; 14327 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14328 tie_t = (val << 27) >> 31; 14329 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14330} 14331 14332static unsigned 14333Field_dsp340050b49a6c_fld2780pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14334{ 14335 unsigned tie_t = 0; 14336 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14337 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14338 return tie_t; 14339} 14340 14341static void 14342Field_dsp340050b49a6c_fld2780pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14343{ 14344 uint32 tie_t; 14345 tie_t = (val << 28) >> 28; 14346 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14347 tie_t = (val << 27) >> 31; 14348 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14349} 14350 14351static unsigned 14352Field_dsp340050b49a6c_fld2810pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14353{ 14354 unsigned tie_t = 0; 14355 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14356 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14357 return tie_t; 14358} 14359 14360static void 14361Field_dsp340050b49a6c_fld2810pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14362{ 14363 uint32 tie_t; 14364 tie_t = (val << 28) >> 28; 14365 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14366 tie_t = (val << 27) >> 31; 14367 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14368} 14369 14370static unsigned 14371Field_dsp340050b49a6c_fld2811pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14372{ 14373 unsigned tie_t = 0; 14374 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14375 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14376 return tie_t; 14377} 14378 14379static void 14380Field_dsp340050b49a6c_fld2811pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14381{ 14382 uint32 tie_t; 14383 tie_t = (val << 28) >> 28; 14384 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14385 tie_t = (val << 27) >> 31; 14386 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14387} 14388 14389static unsigned 14390Field_dsp340050b49a6c_fld2767pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14391{ 14392 unsigned tie_t = 0; 14393 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14394 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14395 return tie_t; 14396} 14397 14398static void 14399Field_dsp340050b49a6c_fld2767pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14400{ 14401 uint32 tie_t; 14402 tie_t = (val << 28) >> 28; 14403 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14404 tie_t = (val << 27) >> 31; 14405 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14406} 14407 14408static unsigned 14409Field_dsp340050b49a6c_fld2769pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14410{ 14411 unsigned tie_t = 0; 14412 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14413 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14414 return tie_t; 14415} 14416 14417static void 14418Field_dsp340050b49a6c_fld2769pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14419{ 14420 uint32 tie_t; 14421 tie_t = (val << 28) >> 28; 14422 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14423 tie_t = (val << 27) >> 31; 14424 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14425} 14426 14427static unsigned 14428Field_dsp340050b49a6c_fld2773pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14429{ 14430 unsigned tie_t = 0; 14431 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14432 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14433 return tie_t; 14434} 14435 14436static void 14437Field_dsp340050b49a6c_fld2773pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14438{ 14439 uint32 tie_t; 14440 tie_t = (val << 28) >> 28; 14441 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14442 tie_t = (val << 27) >> 31; 14443 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14444} 14445 14446static unsigned 14447Field_dsp340050b49a6c_fld2768pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14448{ 14449 unsigned tie_t = 0; 14450 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14451 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14452 return tie_t; 14453} 14454 14455static void 14456Field_dsp340050b49a6c_fld2768pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14457{ 14458 uint32 tie_t; 14459 tie_t = (val << 28) >> 28; 14460 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14461 tie_t = (val << 27) >> 31; 14462 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14463} 14464 14465static unsigned 14466Field_dsp340050b49a6c_fld2770pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14467{ 14468 unsigned tie_t = 0; 14469 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14470 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14471 return tie_t; 14472} 14473 14474static void 14475Field_dsp340050b49a6c_fld2770pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14476{ 14477 uint32 tie_t; 14478 tie_t = (val << 28) >> 28; 14479 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14480 tie_t = (val << 27) >> 31; 14481 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14482} 14483 14484static unsigned 14485Field_dsp340050b49a6c_fld2771pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14486{ 14487 unsigned tie_t = 0; 14488 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14489 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14490 return tie_t; 14491} 14492 14493static void 14494Field_dsp340050b49a6c_fld2771pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14495{ 14496 uint32 tie_t; 14497 tie_t = (val << 28) >> 28; 14498 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14499 tie_t = (val << 27) >> 31; 14500 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14501} 14502 14503static unsigned 14504Field_dsp340050b49a6c_fld2772pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14505{ 14506 unsigned tie_t = 0; 14507 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14508 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14509 return tie_t; 14510} 14511 14512static void 14513Field_dsp340050b49a6c_fld2772pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14514{ 14515 uint32 tie_t; 14516 tie_t = (val << 28) >> 28; 14517 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14518 tie_t = (val << 27) >> 31; 14519 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14520} 14521 14522static unsigned 14523Field_dsp340050b49a6c_fld2774pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14524{ 14525 unsigned tie_t = 0; 14526 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14527 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 14528 return tie_t; 14529} 14530 14531static void 14532Field_dsp340050b49a6c_fld2774pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14533{ 14534 uint32 tie_t; 14535 tie_t = (val << 28) >> 28; 14536 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 14537 tie_t = (val << 27) >> 31; 14538 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14539} 14540 14541static unsigned 14542Field_dsp340050b49a6c_fld2805pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14543{ 14544 unsigned tie_t = 0; 14545 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14546 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 14547 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 14548 return tie_t; 14549} 14550 14551static void 14552Field_dsp340050b49a6c_fld2805pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14553{ 14554 uint32 tie_t; 14555 tie_t = (val << 29) >> 29; 14556 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 14557 tie_t = (val << 28) >> 31; 14558 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 14559 tie_t = (val << 27) >> 31; 14560 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14561} 14562 14563static unsigned 14564Field_dsp340050b49a6c_fld3751pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14565{ 14566 unsigned tie_t = 0; 14567 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 14568 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 14569 return tie_t; 14570} 14571 14572static void 14573Field_dsp340050b49a6c_fld3751pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14574{ 14575 uint32 tie_t; 14576 tie_t = (val << 31) >> 31; 14577 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 14578 tie_t = (val << 28) >> 29; 14579 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 14580} 14581 14582static unsigned 14583Field_dsp340050b49a6c_fld2741pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14584{ 14585 unsigned tie_t = 0; 14586 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 14587 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 14588 return tie_t; 14589} 14590 14591static void 14592Field_dsp340050b49a6c_fld2741pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14593{ 14594 uint32 tie_t; 14595 tie_t = (val << 29) >> 29; 14596 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 14597 tie_t = (val << 24) >> 27; 14598 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 14599} 14600 14601static unsigned 14602Field_dsp340050b49a6c_fld2746pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14603{ 14604 unsigned tie_t = 0; 14605 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 14606 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 14607 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 14608 return tie_t; 14609} 14610 14611static void 14612Field_dsp340050b49a6c_fld2746pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14613{ 14614 uint32 tie_t; 14615 tie_t = (val << 31) >> 31; 14616 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 14617 tie_t = (val << 29) >> 30; 14618 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 14619 tie_t = (val << 24) >> 27; 14620 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 14621} 14622 14623static unsigned 14624Field_dsp340050b49a6c_fld3752pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14625{ 14626 unsigned tie_t = 0; 14627 tie_t = (tie_t << 5) | ((insn[0] << 20) >> 27); 14628 return tie_t; 14629} 14630 14631static void 14632Field_dsp340050b49a6c_fld3752pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14633{ 14634 uint32 tie_t; 14635 tie_t = (val << 27) >> 27; 14636 insn[0] = (insn[0] & ~0xf80) | (tie_t << 7); 14637} 14638 14639static unsigned 14640Field_dsp340050b49a6c_fld2755pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14641{ 14642 unsigned tie_t = 0; 14643 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14644 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 14645 return tie_t; 14646} 14647 14648static void 14649Field_dsp340050b49a6c_fld2755pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14650{ 14651 uint32 tie_t; 14652 tie_t = (val << 28) >> 28; 14653 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 14654 tie_t = (val << 27) >> 31; 14655 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14656} 14657 14658static unsigned 14659Field_dsp340050b49a6c_fld2756pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14660{ 14661 unsigned tie_t = 0; 14662 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14663 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 14664 return tie_t; 14665} 14666 14667static void 14668Field_dsp340050b49a6c_fld2756pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14669{ 14670 uint32 tie_t; 14671 tie_t = (val << 28) >> 28; 14672 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 14673 tie_t = (val << 27) >> 31; 14674 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14675} 14676 14677static unsigned 14678Field_dsp340050b49a6c_fld2789pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14679{ 14680 unsigned tie_t = 0; 14681 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14682 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 14683 return tie_t; 14684} 14685 14686static void 14687Field_dsp340050b49a6c_fld2789pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14688{ 14689 uint32 tie_t; 14690 tie_t = (val << 24) >> 24; 14691 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 14692 tie_t = (val << 23) >> 31; 14693 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14694} 14695 14696static unsigned 14697Field_dsp340050b49a6c_fld2758pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14698{ 14699 unsigned tie_t = 0; 14700 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14701 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 14702 return tie_t; 14703} 14704 14705static void 14706Field_dsp340050b49a6c_fld2758pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14707{ 14708 uint32 tie_t; 14709 tie_t = (val << 28) >> 28; 14710 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 14711 tie_t = (val << 27) >> 31; 14712 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14713} 14714 14715static unsigned 14716Field_dsp340050b49a6c_fld2809pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14717{ 14718 unsigned tie_t = 0; 14719 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14720 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 14721 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 14722 return tie_t; 14723} 14724 14725static void 14726Field_dsp340050b49a6c_fld2809pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14727{ 14728 uint32 tie_t; 14729 tie_t = (val << 30) >> 30; 14730 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 14731 tie_t = (val << 29) >> 31; 14732 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 14733 tie_t = (val << 28) >> 31; 14734 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14735} 14736 14737static unsigned 14738Field_dsp340050b49a6c_fld3753pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14739{ 14740 unsigned tie_t = 0; 14741 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 14742 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 14743 return tie_t; 14744} 14745 14746static void 14747Field_dsp340050b49a6c_fld3753pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14748{ 14749 uint32 tie_t; 14750 tie_t = (val << 28) >> 28; 14751 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 14752 tie_t = (val << 27) >> 31; 14753 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 14754} 14755 14756static unsigned 14757Field_dsp340050b49a6c_fld2710pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14758{ 14759 unsigned tie_t = 0; 14760 tie_t = (tie_t << 17) | ((insn[0] << 13) >> 15); 14761 return tie_t; 14762} 14763 14764static void 14765Field_dsp340050b49a6c_fld2710pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14766{ 14767 uint32 tie_t; 14768 tie_t = (val << 15) >> 15; 14769 insn[0] = (insn[0] & ~0x7fffc) | (tie_t << 2); 14770} 14771 14772static unsigned 14773Field_dsp340050b49a6c_fld2711pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14774{ 14775 unsigned tie_t = 0; 14776 tie_t = (tie_t << 14) | ((insn[0] << 13) >> 18); 14777 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 14778 return tie_t; 14779} 14780 14781static void 14782Field_dsp340050b49a6c_fld2711pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14783{ 14784 uint32 tie_t; 14785 tie_t = (val << 31) >> 31; 14786 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 14787 tie_t = (val << 17) >> 18; 14788 insn[0] = (insn[0] & ~0x7ffe0) | (tie_t << 5); 14789} 14790 14791static unsigned 14792Field_s_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14793{ 14794 unsigned tie_t = 0; 14795 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 14796 return tie_t; 14797} 14798 14799static void 14800Field_s_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14801{ 14802 uint32 tie_t; 14803 tie_t = (val << 28) >> 28; 14804 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 14805} 14806 14807static unsigned 14808Field_dsp340050b49a6c_fld2803pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14809{ 14810 unsigned tie_t = 0; 14811 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 14812 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 14813 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 14814 return tie_t; 14815} 14816 14817static void 14818Field_dsp340050b49a6c_fld2803pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14819{ 14820 uint32 tie_t; 14821 tie_t = (val << 29) >> 29; 14822 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 14823 tie_t = (val << 27) >> 30; 14824 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 14825 tie_t = (val << 26) >> 31; 14826 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 14827} 14828 14829static unsigned 14830Field_dsp340050b49a6c_fld3754pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14831{ 14832 unsigned tie_t = 0; 14833 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 14834 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 14835 return tie_t; 14836} 14837 14838static void 14839Field_dsp340050b49a6c_fld3754pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14840{ 14841 uint32 tie_t; 14842 tie_t = (val << 31) >> 31; 14843 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 14844 tie_t = (val << 29) >> 30; 14845 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 14846} 14847 14848static unsigned 14849Field_dsp340050b49a6c_fld2725pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14850{ 14851 unsigned tie_t = 0; 14852 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 14853 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 14854 return tie_t; 14855} 14856 14857static void 14858Field_dsp340050b49a6c_fld2725pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14859{ 14860 uint32 tie_t; 14861 tie_t = (val << 24) >> 24; 14862 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 14863 tie_t = (val << 19) >> 27; 14864 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 14865} 14866 14867static unsigned 14868Field_dsp340050b49a6c_fld2726pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14869{ 14870 unsigned tie_t = 0; 14871 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 14872 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 14873 return tie_t; 14874} 14875 14876static void 14877Field_dsp340050b49a6c_fld2726pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14878{ 14879 uint32 tie_t; 14880 tie_t = (val << 24) >> 24; 14881 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 14882 tie_t = (val << 19) >> 27; 14883 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 14884} 14885 14886static unsigned 14887Field_dsp340050b49a6c_fld2727pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14888{ 14889 unsigned tie_t = 0; 14890 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 14891 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 14892 return tie_t; 14893} 14894 14895static void 14896Field_dsp340050b49a6c_fld2727pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14897{ 14898 uint32 tie_t; 14899 tie_t = (val << 24) >> 24; 14900 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 14901 tie_t = (val << 19) >> 27; 14902 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 14903} 14904 14905static unsigned 14906Field_dsp340050b49a6c_fld2729pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14907{ 14908 unsigned tie_t = 0; 14909 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 14910 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 14911 return tie_t; 14912} 14913 14914static void 14915Field_dsp340050b49a6c_fld2729pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14916{ 14917 uint32 tie_t; 14918 tie_t = (val << 24) >> 24; 14919 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 14920 tie_t = (val << 19) >> 27; 14921 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 14922} 14923 14924static unsigned 14925Field_dsp340050b49a6c_fld2730pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14926{ 14927 unsigned tie_t = 0; 14928 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 14929 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 14930 return tie_t; 14931} 14932 14933static void 14934Field_dsp340050b49a6c_fld2730pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14935{ 14936 uint32 tie_t; 14937 tie_t = (val << 24) >> 24; 14938 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 14939 tie_t = (val << 19) >> 27; 14940 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 14941} 14942 14943static unsigned 14944Field_dsp340050b49a6c_fld2732pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14945{ 14946 unsigned tie_t = 0; 14947 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 14948 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 14949 return tie_t; 14950} 14951 14952static void 14953Field_dsp340050b49a6c_fld2732pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14954{ 14955 uint32 tie_t; 14956 tie_t = (val << 24) >> 24; 14957 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 14958 tie_t = (val << 19) >> 27; 14959 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 14960} 14961 14962static unsigned 14963Field_dsp340050b49a6c_fld2731pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14964{ 14965 unsigned tie_t = 0; 14966 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 14967 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 14968 return tie_t; 14969} 14970 14971static void 14972Field_dsp340050b49a6c_fld2731pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14973{ 14974 uint32 tie_t; 14975 tie_t = (val << 24) >> 24; 14976 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 14977 tie_t = (val << 19) >> 27; 14978 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 14979} 14980 14981static unsigned 14982Field_dsp340050b49a6c_fld2733pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 14983{ 14984 unsigned tie_t = 0; 14985 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 14986 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 14987 return tie_t; 14988} 14989 14990static void 14991Field_dsp340050b49a6c_fld2733pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 14992{ 14993 uint32 tie_t; 14994 tie_t = (val << 24) >> 24; 14995 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 14996 tie_t = (val << 19) >> 27; 14997 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 14998} 14999 15000static unsigned 15001Field_dsp340050b49a6c_fld2734pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15002{ 15003 unsigned tie_t = 0; 15004 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 15005 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 15006 return tie_t; 15007} 15008 15009static void 15010Field_dsp340050b49a6c_fld2734pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15011{ 15012 uint32 tie_t; 15013 tie_t = (val << 24) >> 24; 15014 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 15015 tie_t = (val << 19) >> 27; 15016 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 15017} 15018 15019static unsigned 15020Field_dsp340050b49a6c_fld2735pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15021{ 15022 unsigned tie_t = 0; 15023 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 15024 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 15025 return tie_t; 15026} 15027 15028static void 15029Field_dsp340050b49a6c_fld2735pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15030{ 15031 uint32 tie_t; 15032 tie_t = (val << 24) >> 24; 15033 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 15034 tie_t = (val << 19) >> 27; 15035 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 15036} 15037 15038static unsigned 15039Field_dsp340050b49a6c_fld2807pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15040{ 15041 unsigned tie_t = 0; 15042 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15043 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 15044 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 15045 return tie_t; 15046} 15047 15048static void 15049Field_dsp340050b49a6c_fld2807pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15050{ 15051 uint32 tie_t; 15052 tie_t = (val << 31) >> 31; 15053 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 15054 tie_t = (val << 29) >> 30; 15055 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 15056 tie_t = (val << 28) >> 31; 15057 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15058} 15059 15060static unsigned 15061Field_dsp340050b49a6c_fld3756pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15062{ 15063 unsigned tie_t = 0; 15064 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 15065 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 15066 tie_t = (tie_t << 1) | ((insn[0] << 28) >> 31); 15067 return tie_t; 15068} 15069 15070static void 15071Field_dsp340050b49a6c_fld3756pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15072{ 15073 uint32 tie_t; 15074 tie_t = (val << 31) >> 31; 15075 insn[0] = (insn[0] & ~0x8) | (tie_t << 3); 15076 tie_t = (val << 30) >> 31; 15077 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 15078 tie_t = (val << 26) >> 28; 15079 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 15080} 15081 15082static unsigned 15083Field_dsp340050b49a6c_fld2742pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15084{ 15085 unsigned tie_t = 0; 15086 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 15087 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 15088 return tie_t; 15089} 15090 15091static void 15092Field_dsp340050b49a6c_fld2742pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15093{ 15094 uint32 tie_t; 15095 tie_t = (val << 29) >> 29; 15096 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 15097 tie_t = (val << 24) >> 27; 15098 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 15099} 15100 15101static unsigned 15102Field_dsp340050b49a6c_fld2738pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15103{ 15104 unsigned tie_t = 0; 15105 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 15106 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 15107 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 15108 return tie_t; 15109} 15110 15111static void 15112Field_dsp340050b49a6c_fld2738pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15113{ 15114 uint32 tie_t; 15115 tie_t = (val << 28) >> 28; 15116 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 15117 tie_t = (val << 27) >> 31; 15118 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 15119 tie_t = (val << 22) >> 27; 15120 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 15121} 15122 15123static unsigned 15124Field_dsp340050b49a6c_fld2708pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15125{ 15126 unsigned tie_t = 0; 15127 tie_t = (tie_t << 12) | ((insn[0] << 13) >> 20); 15128 return tie_t; 15129} 15130 15131static void 15132Field_dsp340050b49a6c_fld2708pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15133{ 15134 uint32 tie_t; 15135 tie_t = (val << 20) >> 20; 15136 insn[0] = (insn[0] & ~0x7ff80) | (tie_t << 7); 15137} 15138 15139static unsigned 15140Field_dsp340050b49a6c_fld2714pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15141{ 15142 unsigned tie_t = 0; 15143 tie_t = (tie_t << 10) | ((insn[0] << 13) >> 22); 15144 return tie_t; 15145} 15146 15147static void 15148Field_dsp340050b49a6c_fld2714pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15149{ 15150 uint32 tie_t; 15151 tie_t = (val << 22) >> 22; 15152 insn[0] = (insn[0] & ~0x7fe00) | (tie_t << 9); 15153} 15154 15155static unsigned 15156Field_dsp340050b49a6c_fld2787pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15157{ 15158 unsigned tie_t = 0; 15159 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15160 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 15161 return tie_t; 15162} 15163 15164static void 15165Field_dsp340050b49a6c_fld2787pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15166{ 15167 uint32 tie_t; 15168 tie_t = (val << 24) >> 24; 15169 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 15170 tie_t = (val << 23) >> 31; 15171 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15172} 15173 15174static unsigned 15175Field_dsp340050b49a6c_fld2808pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15176{ 15177 unsigned tie_t = 0; 15178 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15179 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 15180 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 15181 return tie_t; 15182} 15183 15184static void 15185Field_dsp340050b49a6c_fld2808pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15186{ 15187 uint32 tie_t; 15188 tie_t = (val << 30) >> 30; 15189 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 15190 tie_t = (val << 29) >> 31; 15191 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 15192 tie_t = (val << 28) >> 31; 15193 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15194} 15195 15196static unsigned 15197Field_dsp340050b49a6c_fld3757pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15198{ 15199 unsigned tie_t = 0; 15200 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 15201 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 15202 return tie_t; 15203} 15204 15205static void 15206Field_dsp340050b49a6c_fld3757pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15207{ 15208 uint32 tie_t; 15209 tie_t = (val << 30) >> 30; 15210 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 15211 tie_t = (val << 29) >> 31; 15212 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 15213} 15214 15215static unsigned 15216Field_dsp340050b49a6c_fld2748pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15217{ 15218 unsigned tie_t = 0; 15219 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15220 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 15221 return tie_t; 15222} 15223 15224static void 15225Field_dsp340050b49a6c_fld2748pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15226{ 15227 uint32 tie_t; 15228 tie_t = (val << 28) >> 28; 15229 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 15230 tie_t = (val << 27) >> 31; 15231 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15232} 15233 15234static unsigned 15235Field_dsp340050b49a6c_fld2750pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15236{ 15237 unsigned tie_t = 0; 15238 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15239 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 15240 return tie_t; 15241} 15242 15243static void 15244Field_dsp340050b49a6c_fld2750pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15245{ 15246 uint32 tie_t; 15247 tie_t = (val << 28) >> 28; 15248 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 15249 tie_t = (val << 27) >> 31; 15250 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15251} 15252 15253static unsigned 15254Field_dsp340050b49a6c_fld2751pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15255{ 15256 unsigned tie_t = 0; 15257 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15258 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 15259 return tie_t; 15260} 15261 15262static void 15263Field_dsp340050b49a6c_fld2751pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15264{ 15265 uint32 tie_t; 15266 tie_t = (val << 28) >> 28; 15267 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 15268 tie_t = (val << 27) >> 31; 15269 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15270} 15271 15272static unsigned 15273Field_dsp340050b49a6c_fld2753pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15274{ 15275 unsigned tie_t = 0; 15276 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15277 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 15278 return tie_t; 15279} 15280 15281static void 15282Field_dsp340050b49a6c_fld2753pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15283{ 15284 uint32 tie_t; 15285 tie_t = (val << 28) >> 28; 15286 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 15287 tie_t = (val << 27) >> 31; 15288 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15289} 15290 15291static unsigned 15292Field_dsp340050b49a6c_fld2816pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15293{ 15294 unsigned tie_t = 0; 15295 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15296 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 15297 return tie_t; 15298} 15299 15300static void 15301Field_dsp340050b49a6c_fld2816pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15302{ 15303 uint32 tie_t; 15304 tie_t = (val << 31) >> 31; 15305 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 15306 tie_t = (val << 30) >> 31; 15307 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15308} 15309 15310static unsigned 15311Field_imm7_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15312{ 15313 unsigned tie_t = 0; 15314 tie_t = (tie_t << 7) | ((insn[0] << 19) >> 25); 15315 return tie_t; 15316} 15317 15318static void 15319Field_imm7_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15320{ 15321 uint32 tie_t; 15322 tie_t = (val << 25) >> 25; 15323 insn[0] = (insn[0] & ~0x1fc0) | (tie_t << 6); 15324} 15325 15326static unsigned 15327Field_dsp340050b49a6c_fld2757pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15328{ 15329 unsigned tie_t = 0; 15330 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15331 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 15332 return tie_t; 15333} 15334 15335static void 15336Field_dsp340050b49a6c_fld2757pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15337{ 15338 uint32 tie_t; 15339 tie_t = (val << 28) >> 28; 15340 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 15341 tie_t = (val << 27) >> 31; 15342 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15343} 15344 15345static unsigned 15346Field_dsp340050b49a6c_fld2765pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15347{ 15348 unsigned tie_t = 0; 15349 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15350 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 15351 return tie_t; 15352} 15353 15354static void 15355Field_dsp340050b49a6c_fld2765pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15356{ 15357 uint32 tie_t; 15358 tie_t = (val << 28) >> 28; 15359 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 15360 tie_t = (val << 27) >> 31; 15361 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15362} 15363 15364static unsigned 15365Field_dsp340050b49a6c_fld2781pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15366{ 15367 unsigned tie_t = 0; 15368 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15369 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 15370 return tie_t; 15371} 15372 15373static void 15374Field_dsp340050b49a6c_fld2781pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15375{ 15376 uint32 tie_t; 15377 tie_t = (val << 28) >> 28; 15378 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 15379 tie_t = (val << 27) >> 31; 15380 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15381} 15382 15383static unsigned 15384Field_dsp340050b49a6c_fld2814pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15385{ 15386 unsigned tie_t = 0; 15387 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15388 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 15389 return tie_t; 15390} 15391 15392static void 15393Field_dsp340050b49a6c_fld2814pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15394{ 15395 uint32 tie_t; 15396 tie_t = (val << 30) >> 30; 15397 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 15398 tie_t = (val << 29) >> 31; 15399 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15400} 15401 15402static unsigned 15403Field_dsp340050b49a6c_fld3758pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15404{ 15405 unsigned tie_t = 0; 15406 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 15407 return tie_t; 15408} 15409 15410static void 15411Field_dsp340050b49a6c_fld3758pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15412{ 15413 uint32 tie_t; 15414 tie_t = (val << 28) >> 28; 15415 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 15416} 15417 15418static unsigned 15419Field_dsp340050b49a6c_fld2752pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15420{ 15421 unsigned tie_t = 0; 15422 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15423 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 15424 return tie_t; 15425} 15426 15427static void 15428Field_dsp340050b49a6c_fld2752pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15429{ 15430 uint32 tie_t; 15431 tie_t = (val << 28) >> 28; 15432 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 15433 tie_t = (val << 27) >> 31; 15434 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15435} 15436 15437static unsigned 15438Field_dsp340050b49a6c_fld2766pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15439{ 15440 unsigned tie_t = 0; 15441 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15442 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 15443 return tie_t; 15444} 15445 15446static void 15447Field_dsp340050b49a6c_fld2766pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15448{ 15449 uint32 tie_t; 15450 tie_t = (val << 28) >> 28; 15451 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 15452 tie_t = (val << 27) >> 31; 15453 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15454} 15455 15456static unsigned 15457Field_dsp340050b49a6c_fld2782pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15458{ 15459 unsigned tie_t = 0; 15460 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15461 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 15462 return tie_t; 15463} 15464 15465static void 15466Field_dsp340050b49a6c_fld2782pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15467{ 15468 uint32 tie_t; 15469 tie_t = (val << 28) >> 28; 15470 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 15471 tie_t = (val << 27) >> 31; 15472 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15473} 15474 15475static unsigned 15476Field_dsp340050b49a6c_fld2783pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15477{ 15478 unsigned tie_t = 0; 15479 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15480 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 15481 return tie_t; 15482} 15483 15484static void 15485Field_dsp340050b49a6c_fld2783pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15486{ 15487 uint32 tie_t; 15488 tie_t = (val << 28) >> 28; 15489 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 15490 tie_t = (val << 27) >> 31; 15491 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15492} 15493 15494static unsigned 15495Field_dsp340050b49a6c_fld2785pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15496{ 15497 unsigned tie_t = 0; 15498 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15499 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 15500 return tie_t; 15501} 15502 15503static void 15504Field_dsp340050b49a6c_fld2785pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15505{ 15506 uint32 tie_t; 15507 tie_t = (val << 28) >> 28; 15508 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 15509 tie_t = (val << 27) >> 31; 15510 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15511} 15512 15513static unsigned 15514Field_dsp340050b49a6c_fld2806pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15515{ 15516 unsigned tie_t = 0; 15517 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15518 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 15519 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 15520 return tie_t; 15521} 15522 15523static void 15524Field_dsp340050b49a6c_fld2806pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15525{ 15526 uint32 tie_t; 15527 tie_t = (val << 31) >> 31; 15528 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 15529 tie_t = (val << 29) >> 30; 15530 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 15531 tie_t = (val << 28) >> 31; 15532 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15533} 15534 15535static unsigned 15536Field_dsp340050b49a6c_fld2025_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15537{ 15538 unsigned tie_t = 0; 15539 tie_t = (tie_t << 1) | ((insn[0] << 28) >> 31); 15540 return tie_t; 15541} 15542 15543static void 15544Field_dsp340050b49a6c_fld2025_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15545{ 15546 uint32 tie_t; 15547 tie_t = (val << 31) >> 31; 15548 insn[0] = (insn[0] & ~0x8) | (tie_t << 3); 15549} 15550 15551static unsigned 15552Field_dsp340050b49a6c_fld2754pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15553{ 15554 unsigned tie_t = 0; 15555 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15556 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 15557 return tie_t; 15558} 15559 15560static void 15561Field_dsp340050b49a6c_fld2754pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15562{ 15563 uint32 tie_t; 15564 tie_t = (val << 28) >> 28; 15565 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 15566 tie_t = (val << 27) >> 31; 15567 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15568} 15569 15570static unsigned 15571Field_dsp340050b49a6c_fld2784pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15572{ 15573 unsigned tie_t = 0; 15574 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15575 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 15576 return tie_t; 15577} 15578 15579static void 15580Field_dsp340050b49a6c_fld2784pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15581{ 15582 uint32 tie_t; 15583 tie_t = (val << 28) >> 28; 15584 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 15585 tie_t = (val << 27) >> 31; 15586 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15587} 15588 15589static unsigned 15590Field_dsp340050b49a6c_fld2786pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15591{ 15592 unsigned tie_t = 0; 15593 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15594 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 15595 return tie_t; 15596} 15597 15598static void 15599Field_dsp340050b49a6c_fld2786pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15600{ 15601 uint32 tie_t; 15602 tie_t = (val << 28) >> 28; 15603 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 15604 tie_t = (val << 27) >> 31; 15605 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15606} 15607 15608static unsigned 15609Field_dsp340050b49a6c_fld2759pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15610{ 15611 unsigned tie_t = 0; 15612 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15613 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 15614 return tie_t; 15615} 15616 15617static void 15618Field_dsp340050b49a6c_fld2759pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15619{ 15620 uint32 tie_t; 15621 tie_t = (val << 28) >> 28; 15622 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 15623 tie_t = (val << 27) >> 31; 15624 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15625} 15626 15627static unsigned 15628Field_dsp340050b49a6c_fld2761pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15629{ 15630 unsigned tie_t = 0; 15631 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15632 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 15633 return tie_t; 15634} 15635 15636static void 15637Field_dsp340050b49a6c_fld2761pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15638{ 15639 uint32 tie_t; 15640 tie_t = (val << 28) >> 28; 15641 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 15642 tie_t = (val << 27) >> 31; 15643 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15644} 15645 15646static unsigned 15647Field_dsp340050b49a6c_fld2760pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15648{ 15649 unsigned tie_t = 0; 15650 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15651 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 15652 return tie_t; 15653} 15654 15655static void 15656Field_dsp340050b49a6c_fld2760pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15657{ 15658 uint32 tie_t; 15659 tie_t = (val << 28) >> 28; 15660 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 15661 tie_t = (val << 27) >> 31; 15662 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15663} 15664 15665static unsigned 15666Field_dsp340050b49a6c_fld2762pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15667{ 15668 unsigned tie_t = 0; 15669 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15670 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 15671 return tie_t; 15672} 15673 15674static void 15675Field_dsp340050b49a6c_fld2762pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15676{ 15677 uint32 tie_t; 15678 tie_t = (val << 28) >> 28; 15679 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 15680 tie_t = (val << 27) >> 31; 15681 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15682} 15683 15684static unsigned 15685Field_dsp340050b49a6c_fld2790pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15686{ 15687 unsigned tie_t = 0; 15688 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15689 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 15690 return tie_t; 15691} 15692 15693static void 15694Field_dsp340050b49a6c_fld2790pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15695{ 15696 uint32 tie_t; 15697 tie_t = (val << 24) >> 24; 15698 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 15699 tie_t = (val << 23) >> 31; 15700 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15701} 15702 15703static unsigned 15704Field_dsp340050b49a6c_fld2763pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15705{ 15706 unsigned tie_t = 0; 15707 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15708 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 15709 return tie_t; 15710} 15711 15712static void 15713Field_dsp340050b49a6c_fld2763pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15714{ 15715 uint32 tie_t; 15716 tie_t = (val << 28) >> 28; 15717 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 15718 tie_t = (val << 27) >> 31; 15719 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15720} 15721 15722static unsigned 15723Field_dsp340050b49a6c_fld2812pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15724{ 15725 unsigned tie_t = 0; 15726 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15727 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 15728 return tie_t; 15729} 15730 15731static void 15732Field_dsp340050b49a6c_fld2812pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15733{ 15734 uint32 tie_t; 15735 tie_t = (val << 29) >> 29; 15736 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 15737 tie_t = (val << 28) >> 31; 15738 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15739} 15740 15741static unsigned 15742Field_dsp340050b49a6c_fld3748_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15743{ 15744 unsigned tie_t = 0; 15745 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 15746 return tie_t; 15747} 15748 15749static void 15750Field_dsp340050b49a6c_fld3748_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15751{ 15752 uint32 tie_t; 15753 tie_t = (val << 31) >> 31; 15754 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 15755} 15756 15757static unsigned 15758Field_dsp340050b49a6c_fld2764pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15759{ 15760 unsigned tie_t = 0; 15761 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15762 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 15763 return tie_t; 15764} 15765 15766static void 15767Field_dsp340050b49a6c_fld2764pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15768{ 15769 uint32 tie_t; 15770 tie_t = (val << 28) >> 28; 15771 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 15772 tie_t = (val << 27) >> 31; 15773 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15774} 15775 15776static unsigned 15777Field_dsp340050b49a6c_fld2818pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15778{ 15779 unsigned tie_t = 0; 15780 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15781 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 15782 return tie_t; 15783} 15784 15785static void 15786Field_dsp340050b49a6c_fld2818pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15787{ 15788 uint32 tie_t; 15789 tie_t = (val << 29) >> 29; 15790 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 15791 tie_t = (val << 28) >> 31; 15792 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15793} 15794 15795static unsigned 15796Field_dsp340050b49a6c_fld2737_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15797{ 15798 unsigned tie_t = 0; 15799 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 15800 return tie_t; 15801} 15802 15803static void 15804Field_dsp340050b49a6c_fld2737_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15805{ 15806 uint32 tie_t; 15807 tie_t = (val << 31) >> 31; 15808 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 15809} 15810 15811static unsigned 15812Field_dsp340050b49a6c_fld2820pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15813{ 15814 unsigned tie_t = 0; 15815 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15816 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 15817 return tie_t; 15818} 15819 15820static void 15821Field_dsp340050b49a6c_fld2820pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15822{ 15823 uint32 tie_t; 15824 tie_t = (val << 29) >> 29; 15825 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 15826 tie_t = (val << 28) >> 31; 15827 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15828} 15829 15830static unsigned 15831Field_dsp340050b49a6c_fld2821pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15832{ 15833 unsigned tie_t = 0; 15834 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15835 tie_t = (tie_t << 2) | ((insn[0] << 23) >> 30); 15836 return tie_t; 15837} 15838 15839static void 15840Field_dsp340050b49a6c_fld2821pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15841{ 15842 uint32 tie_t; 15843 tie_t = (val << 30) >> 30; 15844 insn[0] = (insn[0] & ~0x180) | (tie_t << 7); 15845 tie_t = (val << 29) >> 31; 15846 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15847} 15848 15849static unsigned 15850Field_dsp340050b49a6c_fld3759pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15851{ 15852 unsigned tie_t = 0; 15853 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 15854 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 15855 return tie_t; 15856} 15857 15858static void 15859Field_dsp340050b49a6c_fld3759pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15860{ 15861 uint32 tie_t; 15862 tie_t = (val << 31) >> 31; 15863 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 15864 tie_t = (val << 30) >> 31; 15865 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 15866} 15867 15868static unsigned 15869Field_dsp340050b49a6c_fld2792pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15870{ 15871 unsigned tie_t = 0; 15872 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15873 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 15874 return tie_t; 15875} 15876 15877static void 15878Field_dsp340050b49a6c_fld2792pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15879{ 15880 uint32 tie_t; 15881 tie_t = (val << 24) >> 24; 15882 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 15883 tie_t = (val << 23) >> 31; 15884 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15885} 15886 15887static unsigned 15888Field_dsp340050b49a6c_fld2823pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15889{ 15890 unsigned tie_t = 0; 15891 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 15892 tie_t = (tie_t << 1) | ((insn[0] << 23) >> 31); 15893 return tie_t; 15894} 15895 15896static void 15897Field_dsp340050b49a6c_fld2823pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15898{ 15899 uint32 tie_t; 15900 tie_t = (val << 31) >> 31; 15901 insn[0] = (insn[0] & ~0x100) | (tie_t << 8); 15902 tie_t = (val << 30) >> 31; 15903 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 15904} 15905 15906static unsigned 15907Field_dsp340050b49a6c_fld3760pq_slot2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 15908{ 15909 unsigned tie_t = 0; 15910 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 15911 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 15912 return tie_t; 15913} 15914 15915static void 15916Field_dsp340050b49a6c_fld3760pq_slot2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 15917{ 15918 uint32 tie_t; 15919 tie_t = (val << 30) >> 30; 15920 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 15921 tie_t = (val << 29) >> 31; 15922 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 15923} 15924 15925static unsigned 15926Field_dsp340050b49a6c_fld2826pq_slot1_Slot_pq_slot1_get (const xtensa_insnbuf insn) 15927{ 15928 unsigned tie_t = 0; 15929 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 15930 return tie_t; 15931} 15932 15933static void 15934Field_dsp340050b49a6c_fld2826pq_slot1_Slot_pq_slot1_set (xtensa_insnbuf insn, uint32 val) 15935{ 15936 uint32 tie_t; 15937 tie_t = (val << 31) >> 31; 15938 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 15939} 15940 15941static unsigned 15942Field_op0_s10_Slot_pq_slot1_get (const xtensa_insnbuf insn) 15943{ 15944 unsigned tie_t = 0; 15945 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 15946 return tie_t; 15947} 15948 15949static void 15950Field_op0_s10_Slot_pq_slot1_set (xtensa_insnbuf insn, uint32 val) 15951{ 15952 uint32 tie_t; 15953 tie_t = (val << 30) >> 30; 15954 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 15955} 15956 15957static unsigned 15958Field_dsp340050b49a6c_fld3761pq_slot1_Slot_pq_slot1_get (const xtensa_insnbuf insn) 15959{ 15960 unsigned tie_t = 0; 15961 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 15962 tie_t = (tie_t << 7) | ((insn[0] << 23) >> 25); 15963 return tie_t; 15964} 15965 15966static void 15967Field_dsp340050b49a6c_fld3761pq_slot1_Slot_pq_slot1_set (xtensa_insnbuf insn, uint32 val) 15968{ 15969 uint32 tie_t; 15970 tie_t = (val << 25) >> 25; 15971 insn[0] = (insn[0] & ~0x1fc) | (tie_t << 2); 15972 tie_t = (val << 21) >> 28; 15973 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 15974} 15975 15976static unsigned 15977Field_dsp340050b49a6c_fld2825pq_slot1_Slot_pq_slot1_get (const xtensa_insnbuf insn) 15978{ 15979 unsigned tie_t = 0; 15980 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 15981 return tie_t; 15982} 15983 15984static void 15985Field_dsp340050b49a6c_fld2825pq_slot1_Slot_pq_slot1_set (xtensa_insnbuf insn, uint32 val) 15986{ 15987 uint32 tie_t; 15988 tie_t = (val << 30) >> 30; 15989 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 15990} 15991 15992static unsigned 15993Field_sae_Slot_pq_slot0_get (const xtensa_insnbuf insn) 15994{ 15995 unsigned tie_t = 0; 15996 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 15997 return tie_t; 15998} 15999 16000static void 16001Field_sae_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16002{ 16003 uint32 tie_t; 16004 tie_t = (val << 27) >> 27; 16005 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16006} 16007 16008static unsigned 16009Field_op0_s11_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16010{ 16011 unsigned tie_t = 0; 16012 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 16013 return tie_t; 16014} 16015 16016static void 16017Field_op0_s11_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16018{ 16019 uint32 tie_t; 16020 tie_t = (val << 30) >> 30; 16021 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 16022} 16023 16024static unsigned 16025Field_dsp340050b49a6c_fld2867pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16026{ 16027 unsigned tie_t = 0; 16028 tie_t = (tie_t << 3) | ((insn[0] << 13) >> 29); 16029 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 16030 return tie_t; 16031} 16032 16033static void 16034Field_dsp340050b49a6c_fld2867pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16035{ 16036 uint32 tie_t; 16037 tie_t = (val << 30) >> 30; 16038 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 16039 tie_t = (val << 27) >> 29; 16040 insn[0] = (insn[0] & ~0x70000) | (tie_t << 16); 16041} 16042 16043static unsigned 16044Field_dsp340050b49a6c_fld3763pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16045{ 16046 unsigned tie_t = 0; 16047 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 16048 return tie_t; 16049} 16050 16051static void 16052Field_dsp340050b49a6c_fld3763pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16053{ 16054 uint32 tie_t; 16055 tie_t = (val << 30) >> 30; 16056 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 16057} 16058 16059static unsigned 16060Field_dsp340050b49a6c_fld2869pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16061{ 16062 unsigned tie_t = 0; 16063 tie_t = (tie_t << 2) | ((insn[0] << 13) >> 30); 16064 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 16065 return tie_t; 16066} 16067 16068static void 16069Field_dsp340050b49a6c_fld2869pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16070{ 16071 uint32 tie_t; 16072 tie_t = (val << 30) >> 30; 16073 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 16074 tie_t = (val << 28) >> 30; 16075 insn[0] = (insn[0] & ~0x60000) | (tie_t << 17); 16076} 16077 16078static unsigned 16079Field_dsp340050b49a6c_fld3764pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16080{ 16081 unsigned tie_t = 0; 16082 tie_t = (tie_t << 3) | ((insn[0] << 15) >> 29); 16083 return tie_t; 16084} 16085 16086static void 16087Field_dsp340050b49a6c_fld3764pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16088{ 16089 uint32 tie_t; 16090 tie_t = (val << 29) >> 29; 16091 insn[0] = (insn[0] & ~0x1c000) | (tie_t << 14); 16092} 16093 16094static unsigned 16095Field_dsp340050b49a6c_fld2838pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16096{ 16097 unsigned tie_t = 0; 16098 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 16099 return tie_t; 16100} 16101 16102static void 16103Field_dsp340050b49a6c_fld2838pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16104{ 16105 uint32 tie_t; 16106 tie_t = (val << 23) >> 23; 16107 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 16108} 16109 16110static unsigned 16111Field_dsp340050b49a6c_fld2882_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16112{ 16113 unsigned tie_t = 0; 16114 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 16115 return tie_t; 16116} 16117 16118static void 16119Field_dsp340050b49a6c_fld2882_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16120{ 16121 uint32 tie_t; 16122 tie_t = (val << 26) >> 26; 16123 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 16124} 16125 16126static unsigned 16127Field_dsp340050b49a6c_fld2884pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16128{ 16129 unsigned tie_t = 0; 16130 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16131 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 16132 return tie_t; 16133} 16134 16135static void 16136Field_dsp340050b49a6c_fld2884pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16137{ 16138 uint32 tie_t; 16139 tie_t = (val << 28) >> 28; 16140 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 16141 tie_t = (val << 23) >> 27; 16142 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16143} 16144 16145static unsigned 16146Field_dsp340050b49a6c_fld2874pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16147{ 16148 unsigned tie_t = 0; 16149 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16150 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 16151 return tie_t; 16152} 16153 16154static void 16155Field_dsp340050b49a6c_fld2874pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16156{ 16157 uint32 tie_t; 16158 tie_t = (val << 28) >> 28; 16159 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 16160 tie_t = (val << 23) >> 27; 16161 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16162} 16163 16164static unsigned 16165Field_dsp340050b49a6c_fld2856pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16166{ 16167 unsigned tie_t = 0; 16168 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 16169 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 16170 return tie_t; 16171} 16172 16173static void 16174Field_dsp340050b49a6c_fld2856pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16175{ 16176 uint32 tie_t; 16177 tie_t = (val << 30) >> 30; 16178 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 16179 tie_t = (val << 21) >> 23; 16180 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 16181} 16182 16183static unsigned 16184Field_dsp340050b49a6c_fld3765pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16185{ 16186 unsigned tie_t = 0; 16187 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 16188 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 16189 return tie_t; 16190} 16191 16192static void 16193Field_dsp340050b49a6c_fld3765pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16194{ 16195 uint32 tie_t; 16196 tie_t = (val << 30) >> 30; 16197 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 16198 tie_t = (val << 26) >> 28; 16199 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 16200} 16201 16202static unsigned 16203Field_dsp340050b49a6c_fld2858pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16204{ 16205 unsigned tie_t = 0; 16206 tie_t = (tie_t << 13) | ((insn[0] << 13) >> 19); 16207 return tie_t; 16208} 16209 16210static void 16211Field_dsp340050b49a6c_fld2858pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16212{ 16213 uint32 tie_t; 16214 tie_t = (val << 19) >> 19; 16215 insn[0] = (insn[0] & ~0x7ffc0) | (tie_t << 6); 16216} 16217 16218static unsigned 16219Field_dsp340050b49a6c_fld2857pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16220{ 16221 unsigned tie_t = 0; 16222 tie_t = (tie_t << 12) | ((insn[0] << 13) >> 20); 16223 return tie_t; 16224} 16225 16226static void 16227Field_dsp340050b49a6c_fld2857pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16228{ 16229 uint32 tie_t; 16230 tie_t = (val << 20) >> 20; 16231 insn[0] = (insn[0] & ~0x7ff80) | (tie_t << 7); 16232} 16233 16234static unsigned 16235Field_dsp340050b49a6c_fld2946pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16236{ 16237 unsigned tie_t = 0; 16238 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16239 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 16240 return tie_t; 16241} 16242 16243static void 16244Field_dsp340050b49a6c_fld2946pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16245{ 16246 uint32 tie_t; 16247 tie_t = (val << 28) >> 28; 16248 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 16249 tie_t = (val << 23) >> 27; 16250 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16251} 16252 16253static unsigned 16254Field_dsp340050b49a6c_fld2880pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16255{ 16256 unsigned tie_t = 0; 16257 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16258 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 16259 return tie_t; 16260} 16261 16262static void 16263Field_dsp340050b49a6c_fld2880pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16264{ 16265 uint32 tie_t; 16266 tie_t = (val << 28) >> 28; 16267 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 16268 tie_t = (val << 23) >> 27; 16269 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16270} 16271 16272static unsigned 16273Field_dsp340050b49a6c_fld2879pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16274{ 16275 unsigned tie_t = 0; 16276 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16277 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 16278 return tie_t; 16279} 16280 16281static void 16282Field_dsp340050b49a6c_fld2879pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16283{ 16284 uint32 tie_t; 16285 tie_t = (val << 28) >> 28; 16286 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 16287 tie_t = (val << 23) >> 27; 16288 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16289} 16290 16291static unsigned 16292Field_dsp340050b49a6c_fld2865_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16293{ 16294 unsigned tie_t = 0; 16295 tie_t = (tie_t << 4) | ((insn[0] << 13) >> 28); 16296 return tie_t; 16297} 16298 16299static void 16300Field_dsp340050b49a6c_fld2865_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16301{ 16302 uint32 tie_t; 16303 tie_t = (val << 28) >> 28; 16304 insn[0] = (insn[0] & ~0x78000) | (tie_t << 15); 16305} 16306 16307static unsigned 16308Field_dsp340050b49a6c_fld2847pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16309{ 16310 unsigned tie_t = 0; 16311 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 16312 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 16313 return tie_t; 16314} 16315 16316static void 16317Field_dsp340050b49a6c_fld2847pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16318{ 16319 uint32 tie_t; 16320 tie_t = (val << 30) >> 30; 16321 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 16322 tie_t = (val << 21) >> 23; 16323 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 16324} 16325 16326static unsigned 16327Field_dsp340050b49a6c_fld2840pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16328{ 16329 unsigned tie_t = 0; 16330 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 16331 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 16332 return tie_t; 16333} 16334 16335static void 16336Field_dsp340050b49a6c_fld2840pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16337{ 16338 uint32 tie_t; 16339 tie_t = (val << 29) >> 29; 16340 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 16341 tie_t = (val << 20) >> 23; 16342 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 16343} 16344 16345static unsigned 16346Field_dsp340050b49a6c_fld2844pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16347{ 16348 unsigned tie_t = 0; 16349 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 16350 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 16351 return tie_t; 16352} 16353 16354static void 16355Field_dsp340050b49a6c_fld2844pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16356{ 16357 uint32 tie_t; 16358 tie_t = (val << 28) >> 28; 16359 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 16360 tie_t = (val << 19) >> 23; 16361 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 16362} 16363 16364static unsigned 16365Field_dsp340050b49a6c_fld2845pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16366{ 16367 unsigned tie_t = 0; 16368 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 16369 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 16370 return tie_t; 16371} 16372 16373static void 16374Field_dsp340050b49a6c_fld2845pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16375{ 16376 uint32 tie_t; 16377 tie_t = (val << 28) >> 28; 16378 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 16379 tie_t = (val << 19) >> 23; 16380 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 16381} 16382 16383static unsigned 16384Field_dsp340050b49a6c_fld2900pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16385{ 16386 unsigned tie_t = 0; 16387 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16388 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 16389 return tie_t; 16390} 16391 16392static void 16393Field_dsp340050b49a6c_fld2900pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16394{ 16395 uint32 tie_t; 16396 tie_t = (val << 24) >> 24; 16397 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 16398 tie_t = (val << 19) >> 27; 16399 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16400} 16401 16402static unsigned 16403Field_dsp340050b49a6c_fld2899pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16404{ 16405 unsigned tie_t = 0; 16406 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16407 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 16408 return tie_t; 16409} 16410 16411static void 16412Field_dsp340050b49a6c_fld2899pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16413{ 16414 uint32 tie_t; 16415 tie_t = (val << 24) >> 24; 16416 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 16417 tie_t = (val << 19) >> 27; 16418 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16419} 16420 16421static unsigned 16422Field_dsp340050b49a6c_fld2839pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16423{ 16424 unsigned tie_t = 0; 16425 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 16426 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 16427 return tie_t; 16428} 16429 16430static void 16431Field_dsp340050b49a6c_fld2839pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16432{ 16433 uint32 tie_t; 16434 tie_t = (val << 31) >> 31; 16435 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 16436 tie_t = (val << 22) >> 23; 16437 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 16438} 16439 16440static unsigned 16441Field_dsp340050b49a6c_fld2901pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16442{ 16443 unsigned tie_t = 0; 16444 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16445 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 16446 return tie_t; 16447} 16448 16449static void 16450Field_dsp340050b49a6c_fld2901pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16451{ 16452 uint32 tie_t; 16453 tie_t = (val << 24) >> 24; 16454 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 16455 tie_t = (val << 19) >> 27; 16456 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16457} 16458 16459static unsigned 16460Field_dsp340050b49a6c_fld2903pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16461{ 16462 unsigned tie_t = 0; 16463 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16464 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 16465 return tie_t; 16466} 16467 16468static void 16469Field_dsp340050b49a6c_fld2903pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16470{ 16471 uint32 tie_t; 16472 tie_t = (val << 24) >> 24; 16473 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 16474 tie_t = (val << 19) >> 27; 16475 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16476} 16477 16478static unsigned 16479Field_dsp340050b49a6c_fld2907pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16480{ 16481 unsigned tie_t = 0; 16482 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16483 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 16484 return tie_t; 16485} 16486 16487static void 16488Field_dsp340050b49a6c_fld2907pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16489{ 16490 uint32 tie_t; 16491 tie_t = (val << 24) >> 24; 16492 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 16493 tie_t = (val << 19) >> 27; 16494 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16495} 16496 16497static unsigned 16498Field_dsp340050b49a6c_fld2902pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16499{ 16500 unsigned tie_t = 0; 16501 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16502 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 16503 return tie_t; 16504} 16505 16506static void 16507Field_dsp340050b49a6c_fld2902pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16508{ 16509 uint32 tie_t; 16510 tie_t = (val << 24) >> 24; 16511 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 16512 tie_t = (val << 19) >> 27; 16513 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16514} 16515 16516static unsigned 16517Field_dsp340050b49a6c_fld2846pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16518{ 16519 unsigned tie_t = 0; 16520 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 16521 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 16522 return tie_t; 16523} 16524 16525static void 16526Field_dsp340050b49a6c_fld2846pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16527{ 16528 uint32 tie_t; 16529 tie_t = (val << 28) >> 28; 16530 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 16531 tie_t = (val << 19) >> 23; 16532 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 16533} 16534 16535static unsigned 16536Field_dsp340050b49a6c_fld2904pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16537{ 16538 unsigned tie_t = 0; 16539 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16540 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 16541 return tie_t; 16542} 16543 16544static void 16545Field_dsp340050b49a6c_fld2904pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16546{ 16547 uint32 tie_t; 16548 tie_t = (val << 24) >> 24; 16549 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 16550 tie_t = (val << 19) >> 27; 16551 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16552} 16553 16554static unsigned 16555Field_dsp340050b49a6c_fld2842pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16556{ 16557 unsigned tie_t = 0; 16558 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 16559 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 16560 return tie_t; 16561} 16562 16563static void 16564Field_dsp340050b49a6c_fld2842pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16565{ 16566 uint32 tie_t; 16567 tie_t = (val << 29) >> 29; 16568 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 16569 tie_t = (val << 20) >> 23; 16570 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 16571} 16572 16573static unsigned 16574Field_dsp340050b49a6c_fld2849pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16575{ 16576 unsigned tie_t = 0; 16577 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 16578 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 16579 return tie_t; 16580} 16581 16582static void 16583Field_dsp340050b49a6c_fld2849pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16584{ 16585 uint32 tie_t; 16586 tie_t = (val << 28) >> 28; 16587 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 16588 tie_t = (val << 19) >> 23; 16589 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 16590} 16591 16592static unsigned 16593Field_dsp340050b49a6c_fld2905pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16594{ 16595 unsigned tie_t = 0; 16596 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16597 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 16598 return tie_t; 16599} 16600 16601static void 16602Field_dsp340050b49a6c_fld2905pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16603{ 16604 uint32 tie_t; 16605 tie_t = (val << 24) >> 24; 16606 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 16607 tie_t = (val << 19) >> 27; 16608 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16609} 16610 16611static unsigned 16612Field_dsp340050b49a6c_fld2906pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16613{ 16614 unsigned tie_t = 0; 16615 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16616 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 16617 return tie_t; 16618} 16619 16620static void 16621Field_dsp340050b49a6c_fld2906pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16622{ 16623 uint32 tie_t; 16624 tie_t = (val << 24) >> 24; 16625 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 16626 tie_t = (val << 19) >> 27; 16627 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16628} 16629 16630static unsigned 16631Field_dsp340050b49a6c_fld2908pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16632{ 16633 unsigned tie_t = 0; 16634 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16635 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 16636 return tie_t; 16637} 16638 16639static void 16640Field_dsp340050b49a6c_fld2908pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16641{ 16642 uint32 tie_t; 16643 tie_t = (val << 24) >> 24; 16644 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 16645 tie_t = (val << 19) >> 27; 16646 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16647} 16648 16649static unsigned 16650Field_dsp340050b49a6c_fld2950pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16651{ 16652 unsigned tie_t = 0; 16653 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16654 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 16655 return tie_t; 16656} 16657 16658static void 16659Field_dsp340050b49a6c_fld2950pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16660{ 16661 uint32 tie_t; 16662 tie_t = (val << 31) >> 31; 16663 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 16664 tie_t = (val << 26) >> 27; 16665 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16666} 16667 16668static unsigned 16669Field_dsp340050b49a6c_fld3766pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16670{ 16671 unsigned tie_t = 0; 16672 tie_t = (tie_t << 4) | ((insn[0] << 23) >> 28); 16673 return tie_t; 16674} 16675 16676static void 16677Field_dsp340050b49a6c_fld3766pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16678{ 16679 uint32 tie_t; 16680 tie_t = (val << 28) >> 28; 16681 insn[0] = (insn[0] & ~0x1e0) | (tie_t << 5); 16682} 16683 16684static unsigned 16685Field_dsp340050b49a6c_fld2913pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16686{ 16687 unsigned tie_t = 0; 16688 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16689 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 16690 return tie_t; 16691} 16692 16693static void 16694Field_dsp340050b49a6c_fld2913pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16695{ 16696 uint32 tie_t; 16697 tie_t = (val << 24) >> 24; 16698 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 16699 tie_t = (val << 19) >> 27; 16700 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16701} 16702 16703static unsigned 16704Field_dsp340050b49a6c_fld2926pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16705{ 16706 unsigned tie_t = 0; 16707 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16708 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 16709 return tie_t; 16710} 16711 16712static void 16713Field_dsp340050b49a6c_fld2926pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16714{ 16715 uint32 tie_t; 16716 tie_t = (val << 30) >> 30; 16717 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 16718 tie_t = (val << 25) >> 27; 16719 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16720} 16721 16722static unsigned 16723Field_dsp340050b49a6c_fld3767pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16724{ 16725 unsigned tie_t = 0; 16726 tie_t = (tie_t << 5) | ((insn[0] << 22) >> 27); 16727 return tie_t; 16728} 16729 16730static void 16731Field_dsp340050b49a6c_fld3767pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16732{ 16733 uint32 tie_t; 16734 tie_t = (val << 27) >> 27; 16735 insn[0] = (insn[0] & ~0x3e0) | (tie_t << 5); 16736} 16737 16738static unsigned 16739Field_dsp340050b49a6c_fld2914pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16740{ 16741 unsigned tie_t = 0; 16742 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 16743 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 16744 return tie_t; 16745} 16746 16747static void 16748Field_dsp340050b49a6c_fld2914pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16749{ 16750 uint32 tie_t; 16751 tie_t = (val << 24) >> 24; 16752 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 16753 tie_t = (val << 19) >> 27; 16754 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 16755} 16756 16757static unsigned 16758Field_dsp340050b49a6c_fld2827pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16759{ 16760 unsigned tie_t = 0; 16761 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 16762 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 16763 return tie_t; 16764} 16765 16766static void 16767Field_dsp340050b49a6c_fld2827pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16768{ 16769 uint32 tie_t; 16770 tie_t = (val << 29) >> 29; 16771 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 16772 tie_t = (val << 28) >> 31; 16773 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 16774} 16775 16776static unsigned 16777Field_dsp340050b49a6c_fld2833pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16778{ 16779 unsigned tie_t = 0; 16780 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 16781 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 16782 return tie_t; 16783} 16784 16785static void 16786Field_dsp340050b49a6c_fld2833pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16787{ 16788 uint32 tie_t; 16789 tie_t = (val << 27) >> 27; 16790 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 16791 tie_t = (val << 26) >> 31; 16792 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 16793} 16794 16795static unsigned 16796Field_dsp340050b49a6c_fld2835pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16797{ 16798 unsigned tie_t = 0; 16799 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 16800 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 16801 return tie_t; 16802} 16803 16804static void 16805Field_dsp340050b49a6c_fld2835pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16806{ 16807 uint32 tie_t; 16808 tie_t = (val << 27) >> 27; 16809 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 16810 tie_t = (val << 26) >> 31; 16811 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 16812} 16813 16814static unsigned 16815Field_dsp340050b49a6c_fld2837pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16816{ 16817 unsigned tie_t = 0; 16818 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 16819 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 16820 return tie_t; 16821} 16822 16823static void 16824Field_dsp340050b49a6c_fld2837pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16825{ 16826 uint32 tie_t; 16827 tie_t = (val << 27) >> 27; 16828 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 16829 tie_t = (val << 26) >> 31; 16830 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 16831} 16832 16833static unsigned 16834Field_dsp340050b49a6c_fld2861pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16835{ 16836 unsigned tie_t = 0; 16837 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 16838 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 16839 return tie_t; 16840} 16841 16842static void 16843Field_dsp340050b49a6c_fld2861pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16844{ 16845 uint32 tie_t; 16846 tie_t = (val << 29) >> 29; 16847 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 16848 tie_t = (val << 28) >> 31; 16849 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 16850} 16851 16852static unsigned 16853Field_dsp340050b49a6c_fld3768pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16854{ 16855 unsigned tie_t = 0; 16856 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 16857 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 16858 return tie_t; 16859} 16860 16861static void 16862Field_dsp340050b49a6c_fld3768pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16863{ 16864 uint32 tie_t; 16865 tie_t = (val << 31) >> 31; 16866 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 16867 tie_t = (val << 30) >> 31; 16868 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 16869} 16870 16871static unsigned 16872Field_dsp340050b49a6c_fld2829pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16873{ 16874 unsigned tie_t = 0; 16875 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 16876 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 16877 return tie_t; 16878} 16879 16880static void 16881Field_dsp340050b49a6c_fld2829pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16882{ 16883 uint32 tie_t; 16884 tie_t = (val << 29) >> 29; 16885 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 16886 tie_t = (val << 28) >> 31; 16887 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 16888} 16889 16890static unsigned 16891Field_dsp340050b49a6c_fld2830pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16892{ 16893 unsigned tie_t = 0; 16894 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 16895 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 16896 return tie_t; 16897} 16898 16899static void 16900Field_dsp340050b49a6c_fld2830pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16901{ 16902 uint32 tie_t; 16903 tie_t = (val << 28) >> 28; 16904 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 16905 tie_t = (val << 27) >> 31; 16906 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 16907} 16908 16909static unsigned 16910Field_dsp340050b49a6c_fld2836pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16911{ 16912 unsigned tie_t = 0; 16913 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 16914 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 16915 return tie_t; 16916} 16917 16918static void 16919Field_dsp340050b49a6c_fld2836pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16920{ 16921 uint32 tie_t; 16922 tie_t = (val << 28) >> 28; 16923 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 16924 tie_t = (val << 27) >> 31; 16925 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 16926} 16927 16928static unsigned 16929Field_dsp340050b49a6c_fld2831pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16930{ 16931 unsigned tie_t = 0; 16932 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 16933 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 16934 return tie_t; 16935} 16936 16937static void 16938Field_dsp340050b49a6c_fld2831pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16939{ 16940 uint32 tie_t; 16941 tie_t = (val << 28) >> 28; 16942 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 16943 tie_t = (val << 27) >> 31; 16944 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 16945} 16946 16947static unsigned 16948Field_dsp340050b49a6c_fld2832pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16949{ 16950 unsigned tie_t = 0; 16951 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 16952 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 16953 return tie_t; 16954} 16955 16956static void 16957Field_dsp340050b49a6c_fld2832pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16958{ 16959 uint32 tie_t; 16960 tie_t = (val << 28) >> 28; 16961 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 16962 tie_t = (val << 27) >> 31; 16963 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 16964} 16965 16966static unsigned 16967Field_dsp340050b49a6c_fld2873pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16968{ 16969 unsigned tie_t = 0; 16970 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 16971 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 16972 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 16973 return tie_t; 16974} 16975 16976static void 16977Field_dsp340050b49a6c_fld2873pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16978{ 16979 uint32 tie_t; 16980 tie_t = (val << 29) >> 29; 16981 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 16982 tie_t = (val << 28) >> 31; 16983 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 16984 tie_t = (val << 27) >> 31; 16985 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 16986} 16987 16988static unsigned 16989Field_dsp340050b49a6c_fld2871pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 16990{ 16991 unsigned tie_t = 0; 16992 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 16993 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 16994 return tie_t; 16995} 16996 16997static void 16998Field_dsp340050b49a6c_fld2871pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 16999{ 17000 uint32 tie_t; 17001 tie_t = (val << 29) >> 29; 17002 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 17003 tie_t = (val << 28) >> 31; 17004 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 17005} 17006 17007static unsigned 17008Field_dsp340050b49a6c_fld2872pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17009{ 17010 unsigned tie_t = 0; 17011 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 17012 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 17013 return tie_t; 17014} 17015 17016static void 17017Field_dsp340050b49a6c_fld2872pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17018{ 17019 uint32 tie_t; 17020 tie_t = (val << 29) >> 29; 17021 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 17022 tie_t = (val << 28) >> 31; 17023 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 17024} 17025 17026static unsigned 17027Field_dsp340050b49a6c_fld2936pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17028{ 17029 unsigned tie_t = 0; 17030 tie_t = (tie_t << 4) | ((insn[0] << 13) >> 28); 17031 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 17032 return tie_t; 17033} 17034 17035static void 17036Field_dsp340050b49a6c_fld2936pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17037{ 17038 uint32 tie_t; 17039 tie_t = (val << 31) >> 31; 17040 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 17041 tie_t = (val << 27) >> 28; 17042 insn[0] = (insn[0] & ~0x78000) | (tie_t << 15); 17043} 17044 17045static unsigned 17046Field_dsp340050b49a6c_fld2932pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17047{ 17048 unsigned tie_t = 0; 17049 tie_t = (tie_t << 4) | ((insn[0] << 13) >> 28); 17050 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 17051 return tie_t; 17052} 17053 17054static void 17055Field_dsp340050b49a6c_fld2932pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17056{ 17057 uint32 tie_t; 17058 tie_t = (val << 31) >> 31; 17059 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 17060 tie_t = (val << 27) >> 28; 17061 insn[0] = (insn[0] & ~0x78000) | (tie_t << 15); 17062} 17063 17064static unsigned 17065Field_dsp340050b49a6c_fld2934pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17066{ 17067 unsigned tie_t = 0; 17068 tie_t = (tie_t << 4) | ((insn[0] << 13) >> 28); 17069 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 17070 return tie_t; 17071} 17072 17073static void 17074Field_dsp340050b49a6c_fld2934pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17075{ 17076 uint32 tie_t; 17077 tie_t = (val << 31) >> 31; 17078 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 17079 tie_t = (val << 27) >> 28; 17080 insn[0] = (insn[0] & ~0x78000) | (tie_t << 15); 17081} 17082 17083static unsigned 17084Field_dsp340050b49a6c_fld2935pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17085{ 17086 unsigned tie_t = 0; 17087 tie_t = (tie_t << 4) | ((insn[0] << 13) >> 28); 17088 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 17089 return tie_t; 17090} 17091 17092static void 17093Field_dsp340050b49a6c_fld2935pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17094{ 17095 uint32 tie_t; 17096 tie_t = (val << 31) >> 31; 17097 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 17098 tie_t = (val << 27) >> 28; 17099 insn[0] = (insn[0] & ~0x78000) | (tie_t << 15); 17100} 17101 17102static unsigned 17103Field_dsp340050b49a6c_fld2863pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17104{ 17105 unsigned tie_t = 0; 17106 tie_t = (tie_t << 7) | ((insn[0] << 13) >> 25); 17107 return tie_t; 17108} 17109 17110static void 17111Field_dsp340050b49a6c_fld2863pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17112{ 17113 uint32 tie_t; 17114 tie_t = (val << 25) >> 25; 17115 insn[0] = (insn[0] & ~0x7f000) | (tie_t << 12); 17116} 17117 17118static unsigned 17119Field_dsp340050b49a6c_fld2864pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17120{ 17121 unsigned tie_t = 0; 17122 tie_t = (tie_t << 4) | ((insn[0] << 13) >> 28); 17123 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 17124 return tie_t; 17125} 17126 17127static void 17128Field_dsp340050b49a6c_fld2864pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17129{ 17130 uint32 tie_t; 17131 tie_t = (val << 30) >> 30; 17132 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 17133 tie_t = (val << 26) >> 28; 17134 insn[0] = (insn[0] & ~0x78000) | (tie_t << 15); 17135} 17136 17137static unsigned 17138Field_dsp340050b49a6c_fld2069_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17139{ 17140 unsigned tie_t = 0; 17141 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 17142 return tie_t; 17143} 17144 17145static void 17146Field_dsp340050b49a6c_fld2069_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17147{ 17148 uint32 tie_t; 17149 tie_t = (val << 31) >> 31; 17150 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 17151} 17152 17153static unsigned 17154Field_dsp340050b49a6c_fld2859pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17155{ 17156 unsigned tie_t = 0; 17157 tie_t = (tie_t << 12) | ((insn[0] << 13) >> 20); 17158 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 17159 return tie_t; 17160} 17161 17162static void 17163Field_dsp340050b49a6c_fld2859pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17164{ 17165 uint32 tie_t; 17166 tie_t = (val << 31) >> 31; 17167 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 17168 tie_t = (val << 19) >> 20; 17169 insn[0] = (insn[0] & ~0x7ff80) | (tie_t << 7); 17170} 17171 17172static unsigned 17173Field_dsp340050b49a6c_fld2940_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17174{ 17175 unsigned tie_t = 0; 17176 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 17177 return tie_t; 17178} 17179 17180static void 17181Field_dsp340050b49a6c_fld2940_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17182{ 17183 uint32 tie_t; 17184 tie_t = (val << 31) >> 31; 17185 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 17186} 17187 17188static unsigned 17189Field_dsp340050b49a6c_fld2843pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17190{ 17191 unsigned tie_t = 0; 17192 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 17193 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 17194 return tie_t; 17195} 17196 17197static void 17198Field_dsp340050b49a6c_fld2843pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17199{ 17200 uint32 tie_t; 17201 tie_t = (val << 28) >> 28; 17202 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 17203 tie_t = (val << 19) >> 23; 17204 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 17205} 17206 17207static unsigned 17208Field_dsp340050b49a6c_fld2928pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17209{ 17210 unsigned tie_t = 0; 17211 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 17212 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 17213 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 17214 return tie_t; 17215} 17216 17217static void 17218Field_dsp340050b49a6c_fld2928pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17219{ 17220 uint32 tie_t; 17221 tie_t = (val << 30) >> 30; 17222 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 17223 tie_t = (val << 29) >> 31; 17224 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 17225 tie_t = (val << 28) >> 31; 17226 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 17227} 17228 17229static unsigned 17230Field_dsp340050b49a6c_fld2059_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17231{ 17232 unsigned tie_t = 0; 17233 tie_t = (tie_t << 3) | ((insn[0] << 14) >> 29); 17234 return tie_t; 17235} 17236 17237static void 17238Field_dsp340050b49a6c_fld2059_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17239{ 17240 uint32 tie_t; 17241 tie_t = (val << 29) >> 29; 17242 insn[0] = (insn[0] & ~0x38000) | (tie_t << 15); 17243} 17244 17245static unsigned 17246Field_dsp340050b49a6c_fld2929pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17247{ 17248 unsigned tie_t = 0; 17249 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 17250 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 17251 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 17252 return tie_t; 17253} 17254 17255static void 17256Field_dsp340050b49a6c_fld2929pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17257{ 17258 uint32 tie_t; 17259 tie_t = (val << 30) >> 30; 17260 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 17261 tie_t = (val << 29) >> 31; 17262 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 17263 tie_t = (val << 28) >> 31; 17264 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 17265} 17266 17267static unsigned 17268Field_dsp340050b49a6c_fld2930pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17269{ 17270 unsigned tie_t = 0; 17271 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 17272 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 17273 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 17274 return tie_t; 17275} 17276 17277static void 17278Field_dsp340050b49a6c_fld2930pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17279{ 17280 uint32 tie_t; 17281 tie_t = (val << 31) >> 31; 17282 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 17283 tie_t = (val << 30) >> 31; 17284 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 17285 tie_t = (val << 29) >> 31; 17286 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 17287} 17288 17289static unsigned 17290Field_dsp340050b49a6c_fld3769pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17291{ 17292 unsigned tie_t = 0; 17293 tie_t = (tie_t << 3) | ((insn[0] << 14) >> 29); 17294 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 17295 return tie_t; 17296} 17297 17298static void 17299Field_dsp340050b49a6c_fld3769pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17300{ 17301 uint32 tie_t; 17302 tie_t = (val << 31) >> 31; 17303 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 17304 tie_t = (val << 28) >> 29; 17305 insn[0] = (insn[0] & ~0x38000) | (tie_t << 15); 17306} 17307 17308static unsigned 17309Field_dsp340050b49a6c_fld2916pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17310{ 17311 unsigned tie_t = 0; 17312 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 17313 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 17314 return tie_t; 17315} 17316 17317static void 17318Field_dsp340050b49a6c_fld2916pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17319{ 17320 uint32 tie_t; 17321 tie_t = (val << 29) >> 29; 17322 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 17323 tie_t = (val << 24) >> 27; 17324 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 17325} 17326 17327static unsigned 17328Field_s8_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17329{ 17330 unsigned tie_t = 0; 17331 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 17332 return tie_t; 17333} 17334 17335static void 17336Field_s8_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17337{ 17338 uint32 tie_t; 17339 tie_t = (val << 31) >> 31; 17340 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 17341} 17342 17343static unsigned 17344Field_dsp340050b49a6c_fld2947pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17345{ 17346 unsigned tie_t = 0; 17347 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 17348 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 17349 return tie_t; 17350} 17351 17352static void 17353Field_dsp340050b49a6c_fld2947pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17354{ 17355 uint32 tie_t; 17356 tie_t = (val << 28) >> 28; 17357 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 17358 tie_t = (val << 23) >> 27; 17359 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 17360} 17361 17362static unsigned 17363Field_dsp340050b49a6c_fld2036_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17364{ 17365 unsigned tie_t = 0; 17366 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 17367 return tie_t; 17368} 17369 17370static void 17371Field_dsp340050b49a6c_fld2036_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17372{ 17373 uint32 tie_t; 17374 tie_t = (val << 31) >> 31; 17375 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 17376} 17377 17378static unsigned 17379Field_dsp340050b49a6c_fld2948pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17380{ 17381 unsigned tie_t = 0; 17382 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 17383 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 17384 return tie_t; 17385} 17386 17387static void 17388Field_dsp340050b49a6c_fld2948pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17389{ 17390 uint32 tie_t; 17391 tie_t = (val << 29) >> 29; 17392 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 17393 tie_t = (val << 24) >> 27; 17394 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 17395} 17396 17397static unsigned 17398Field_dsp340050b49a6c_fld3770pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17399{ 17400 unsigned tie_t = 0; 17401 tie_t = (tie_t << 2) | ((insn[0] << 25) >> 30); 17402 return tie_t; 17403} 17404 17405static void 17406Field_dsp340050b49a6c_fld3770pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17407{ 17408 uint32 tie_t; 17409 tie_t = (val << 30) >> 30; 17410 insn[0] = (insn[0] & ~0x60) | (tie_t << 5); 17411} 17412 17413static unsigned 17414Field_dsp340050b49a6c_fld2942pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17415{ 17416 unsigned tie_t = 0; 17417 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 17418 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 17419 return tie_t; 17420} 17421 17422static void 17423Field_dsp340050b49a6c_fld2942pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17424{ 17425 uint32 tie_t; 17426 tie_t = (val << 31) >> 31; 17427 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 17428 tie_t = (val << 25) >> 26; 17429 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 17430} 17431 17432static unsigned 17433Field_dsp340050b49a6c_fld2875pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17434{ 17435 unsigned tie_t = 0; 17436 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 17437 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 17438 return tie_t; 17439} 17440 17441static void 17442Field_dsp340050b49a6c_fld2875pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17443{ 17444 uint32 tie_t; 17445 tie_t = (val << 28) >> 28; 17446 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 17447 tie_t = (val << 23) >> 27; 17448 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 17449} 17450 17451static unsigned 17452Field_dsp340050b49a6c_fld2876pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17453{ 17454 unsigned tie_t = 0; 17455 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 17456 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 17457 return tie_t; 17458} 17459 17460static void 17461Field_dsp340050b49a6c_fld2876pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17462{ 17463 uint32 tie_t; 17464 tie_t = (val << 28) >> 28; 17465 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 17466 tie_t = (val << 23) >> 27; 17467 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 17468} 17469 17470static unsigned 17471Field_dsp340050b49a6c_fld2878pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17472{ 17473 unsigned tie_t = 0; 17474 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 17475 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 17476 return tie_t; 17477} 17478 17479static void 17480Field_dsp340050b49a6c_fld2878pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17481{ 17482 uint32 tie_t; 17483 tie_t = (val << 28) >> 28; 17484 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 17485 tie_t = (val << 23) >> 27; 17486 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 17487} 17488 17489static unsigned 17490Field_dsp340050b49a6c_fld2877pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17491{ 17492 unsigned tie_t = 0; 17493 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 17494 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 17495 return tie_t; 17496} 17497 17498static void 17499Field_dsp340050b49a6c_fld2877pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17500{ 17501 uint32 tie_t; 17502 tie_t = (val << 28) >> 28; 17503 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 17504 tie_t = (val << 23) >> 27; 17505 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 17506} 17507 17508static unsigned 17509Field_dsp340050b49a6c_fld2860pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17510{ 17511 unsigned tie_t = 0; 17512 tie_t = (tie_t << 12) | ((insn[0] << 13) >> 20); 17513 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 17514 return tie_t; 17515} 17516 17517static void 17518Field_dsp340050b49a6c_fld2860pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17519{ 17520 uint32 tie_t; 17521 tie_t = (val << 31) >> 31; 17522 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 17523 tie_t = (val << 19) >> 20; 17524 insn[0] = (insn[0] & ~0x7ff80) | (tie_t << 7); 17525} 17526 17527static unsigned 17528Field_dsp340050b49a6c_fld2941pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17529{ 17530 unsigned tie_t = 0; 17531 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 17532 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 17533 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 17534 return tie_t; 17535} 17536 17537static void 17538Field_dsp340050b49a6c_fld2941pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17539{ 17540 uint32 tie_t; 17541 tie_t = (val << 31) >> 31; 17542 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 17543 tie_t = (val << 29) >> 30; 17544 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 17545 tie_t = (val << 23) >> 26; 17546 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 17547} 17548 17549static unsigned 17550Field_dsp340050b49a6c_fld3771pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17551{ 17552 unsigned tie_t = 0; 17553 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 17554 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 17555 return tie_t; 17556} 17557 17558static void 17559Field_dsp340050b49a6c_fld3771pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17560{ 17561 uint32 tie_t; 17562 tie_t = (val << 31) >> 31; 17563 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 17564 tie_t = (val << 30) >> 31; 17565 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 17566} 17567 17568static unsigned 17569Field_dsp340050b49a6c_fld2923pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17570{ 17571 unsigned tie_t = 0; 17572 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 17573 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 17574 return tie_t; 17575} 17576 17577static void 17578Field_dsp340050b49a6c_fld2923pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17579{ 17580 uint32 tie_t; 17581 tie_t = (val << 29) >> 29; 17582 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 17583 tie_t = (val << 23) >> 26; 17584 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 17585} 17586 17587static unsigned 17588Field_dsp340050b49a6c_fld2927pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17589{ 17590 unsigned tie_t = 0; 17591 tie_t = (tie_t << 2) | ((insn[0] << 13) >> 30); 17592 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 17593 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 17594 return tie_t; 17595} 17596 17597static void 17598Field_dsp340050b49a6c_fld2927pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17599{ 17600 uint32 tie_t; 17601 tie_t = (val << 30) >> 30; 17602 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 17603 tie_t = (val << 29) >> 31; 17604 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 17605 tie_t = (val << 27) >> 30; 17606 insn[0] = (insn[0] & ~0x60000) | (tie_t << 17); 17607} 17608 17609static unsigned 17610Field_dsp340050b49a6c_fld3773pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17611{ 17612 unsigned tie_t = 0; 17613 tie_t = (tie_t << 2) | ((insn[0] << 15) >> 30); 17614 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 17615 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 17616 return tie_t; 17617} 17618 17619static void 17620Field_dsp340050b49a6c_fld3773pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17621{ 17622 uint32 tie_t; 17623 tie_t = (val << 31) >> 31; 17624 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 17625 tie_t = (val << 30) >> 31; 17626 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 17627 tie_t = (val << 28) >> 30; 17628 insn[0] = (insn[0] & ~0x18000) | (tie_t << 15); 17629} 17630 17631static unsigned 17632Field_dsp340050b49a6c_fld2918pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17633{ 17634 unsigned tie_t = 0; 17635 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 17636 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 17637 return tie_t; 17638} 17639 17640static void 17641Field_dsp340050b49a6c_fld2918pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17642{ 17643 uint32 tie_t; 17644 tie_t = (val << 29) >> 29; 17645 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 17646 tie_t = (val << 23) >> 26; 17647 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 17648} 17649 17650static unsigned 17651Field_dsp340050b49a6c_fld2920pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17652{ 17653 unsigned tie_t = 0; 17654 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 17655 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 17656 return tie_t; 17657} 17658 17659static void 17660Field_dsp340050b49a6c_fld2920pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17661{ 17662 uint32 tie_t; 17663 tie_t = (val << 29) >> 29; 17664 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 17665 tie_t = (val << 23) >> 26; 17666 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 17667} 17668 17669static unsigned 17670Field_dsp340050b49a6c_fld2921pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17671{ 17672 unsigned tie_t = 0; 17673 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 17674 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 17675 return tie_t; 17676} 17677 17678static void 17679Field_dsp340050b49a6c_fld2921pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17680{ 17681 uint32 tie_t; 17682 tie_t = (val << 29) >> 29; 17683 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 17684 tie_t = (val << 23) >> 26; 17685 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 17686} 17687 17688static unsigned 17689Field_dsp340050b49a6c_fld2922pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17690{ 17691 unsigned tie_t = 0; 17692 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 17693 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 17694 return tie_t; 17695} 17696 17697static void 17698Field_dsp340050b49a6c_fld2922pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17699{ 17700 uint32 tie_t; 17701 tie_t = (val << 29) >> 29; 17702 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 17703 tie_t = (val << 23) >> 26; 17704 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 17705} 17706 17707static unsigned 17708Field_dsp340050b49a6c_fld2924pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17709{ 17710 unsigned tie_t = 0; 17711 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 17712 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 17713 return tie_t; 17714} 17715 17716static void 17717Field_dsp340050b49a6c_fld2924pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17718{ 17719 uint32 tie_t; 17720 tie_t = (val << 29) >> 29; 17721 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 17722 tie_t = (val << 23) >> 26; 17723 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 17724} 17725 17726static unsigned 17727Field_dsp340050b49a6c_fld2925pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17728{ 17729 unsigned tie_t = 0; 17730 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 17731 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 17732 return tie_t; 17733} 17734 17735static void 17736Field_dsp340050b49a6c_fld2925pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17737{ 17738 uint32 tie_t; 17739 tie_t = (val << 30) >> 30; 17740 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 17741 tie_t = (val << 24) >> 26; 17742 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 17743} 17744 17745static unsigned 17746Field_dsp340050b49a6c_fld2853pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17747{ 17748 unsigned tie_t = 0; 17749 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 17750 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 17751 return tie_t; 17752} 17753 17754static void 17755Field_dsp340050b49a6c_fld2853pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17756{ 17757 uint32 tie_t; 17758 tie_t = (val << 28) >> 28; 17759 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 17760 tie_t = (val << 19) >> 23; 17761 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 17762} 17763 17764static unsigned 17765Field_dsp340050b49a6c_fld2850pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17766{ 17767 unsigned tie_t = 0; 17768 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 17769 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 17770 return tie_t; 17771} 17772 17773static void 17774Field_dsp340050b49a6c_fld2850pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17775{ 17776 uint32 tie_t; 17777 tie_t = (val << 28) >> 28; 17778 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 17779 tie_t = (val << 19) >> 23; 17780 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 17781} 17782 17783static unsigned 17784Field_dsp340050b49a6c_fld2851pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17785{ 17786 unsigned tie_t = 0; 17787 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 17788 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 17789 return tie_t; 17790} 17791 17792static void 17793Field_dsp340050b49a6c_fld2851pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17794{ 17795 uint32 tie_t; 17796 tie_t = (val << 28) >> 28; 17797 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 17798 tie_t = (val << 19) >> 23; 17799 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 17800} 17801 17802static unsigned 17803Field_dsp340050b49a6c_fld2852pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17804{ 17805 unsigned tie_t = 0; 17806 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 17807 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 17808 return tie_t; 17809} 17810 17811static void 17812Field_dsp340050b49a6c_fld2852pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17813{ 17814 uint32 tie_t; 17815 tie_t = (val << 28) >> 28; 17816 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 17817 tie_t = (val << 19) >> 23; 17818 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 17819} 17820 17821static unsigned 17822Field_dsp340050b49a6c_fld2854pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17823{ 17824 unsigned tie_t = 0; 17825 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 17826 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 17827 return tie_t; 17828} 17829 17830static void 17831Field_dsp340050b49a6c_fld2854pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17832{ 17833 uint32 tie_t; 17834 tie_t = (val << 28) >> 28; 17835 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 17836 tie_t = (val << 19) >> 23; 17837 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 17838} 17839 17840static unsigned 17841Field_dsp340050b49a6c_fld2855pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17842{ 17843 unsigned tie_t = 0; 17844 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 17845 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 17846 return tie_t; 17847} 17848 17849static void 17850Field_dsp340050b49a6c_fld2855pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17851{ 17852 uint32 tie_t; 17853 tie_t = (val << 29) >> 29; 17854 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 17855 tie_t = (val << 20) >> 23; 17856 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 17857} 17858 17859static unsigned 17860Field_dsp340050b49a6c_fld2943pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17861{ 17862 unsigned tie_t = 0; 17863 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 17864 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 17865 return tie_t; 17866} 17867 17868static void 17869Field_dsp340050b49a6c_fld2943pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17870{ 17871 uint32 tie_t; 17872 tie_t = (val << 31) >> 31; 17873 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 17874 tie_t = (val << 25) >> 26; 17875 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 17876} 17877 17878static unsigned 17879Field_dsp340050b49a6c_fld3775pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17880{ 17881 unsigned tie_t = 0; 17882 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 17883 return tie_t; 17884} 17885 17886static void 17887Field_dsp340050b49a6c_fld3775pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17888{ 17889 uint32 tie_t; 17890 tie_t = (val << 31) >> 31; 17891 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 17892} 17893 17894static unsigned 17895Field_dsp340050b49a6c_fld3776pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17896{ 17897 unsigned tie_t = 0; 17898 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 17899 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 17900 return tie_t; 17901} 17902 17903static void 17904Field_dsp340050b49a6c_fld3776pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17905{ 17906 uint32 tie_t; 17907 tie_t = (val << 30) >> 30; 17908 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 17909 tie_t = (val << 29) >> 31; 17910 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 17911} 17912 17913static unsigned 17914Field_dsp340050b49a6c_fld3777pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17915{ 17916 unsigned tie_t = 0; 17917 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 17918 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 17919 return tie_t; 17920} 17921 17922static void 17923Field_dsp340050b49a6c_fld3777pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17924{ 17925 uint32 tie_t; 17926 tie_t = (val << 30) >> 30; 17927 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 17928 tie_t = (val << 29) >> 31; 17929 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 17930} 17931 17932static unsigned 17933Field_dsp340050b49a6c_fld2945pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17934{ 17935 unsigned tie_t = 0; 17936 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 17937 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 17938 return tie_t; 17939} 17940 17941static void 17942Field_dsp340050b49a6c_fld2945pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17943{ 17944 uint32 tie_t; 17945 tie_t = (val << 31) >> 31; 17946 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 17947 tie_t = (val << 25) >> 26; 17948 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 17949} 17950 17951static unsigned 17952Field_dsp340050b49a6c_fld2909pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17953{ 17954 unsigned tie_t = 0; 17955 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 17956 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 17957 return tie_t; 17958} 17959 17960static void 17961Field_dsp340050b49a6c_fld2909pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17962{ 17963 uint32 tie_t; 17964 tie_t = (val << 24) >> 24; 17965 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 17966 tie_t = (val << 19) >> 27; 17967 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 17968} 17969 17970static unsigned 17971Field_dsp340050b49a6c_fld2911pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17972{ 17973 unsigned tie_t = 0; 17974 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 17975 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 17976 return tie_t; 17977} 17978 17979static void 17980Field_dsp340050b49a6c_fld2911pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 17981{ 17982 uint32 tie_t; 17983 tie_t = (val << 24) >> 24; 17984 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 17985 tie_t = (val << 19) >> 27; 17986 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 17987} 17988 17989static unsigned 17990Field_dsp340050b49a6c_fld2910pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 17991{ 17992 unsigned tie_t = 0; 17993 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 17994 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 17995 return tie_t; 17996} 17997 17998static void 17999Field_dsp340050b49a6c_fld2910pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18000{ 18001 uint32 tie_t; 18002 tie_t = (val << 24) >> 24; 18003 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 18004 tie_t = (val << 19) >> 27; 18005 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 18006} 18007 18008static unsigned 18009Field_dsp340050b49a6c_fld2912pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18010{ 18011 unsigned tie_t = 0; 18012 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 18013 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 18014 return tie_t; 18015} 18016 18017static void 18018Field_dsp340050b49a6c_fld2912pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18019{ 18020 uint32 tie_t; 18021 tie_t = (val << 24) >> 24; 18022 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 18023 tie_t = (val << 19) >> 27; 18024 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 18025} 18026 18027static unsigned 18028Field_dsp340050b49a6c_fld2949pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18029{ 18030 unsigned tie_t = 0; 18031 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 18032 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 18033 return tie_t; 18034} 18035 18036static void 18037Field_dsp340050b49a6c_fld2949pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18038{ 18039 uint32 tie_t; 18040 tie_t = (val << 30) >> 30; 18041 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 18042 tie_t = (val << 25) >> 27; 18043 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 18044} 18045 18046static unsigned 18047Field_dsp340050b49a6c_fld3778pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18048{ 18049 unsigned tie_t = 0; 18050 tie_t = (tie_t << 3) | ((insn[0] << 24) >> 29); 18051 return tie_t; 18052} 18053 18054static void 18055Field_dsp340050b49a6c_fld3778pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18056{ 18057 uint32 tie_t; 18058 tie_t = (val << 29) >> 29; 18059 insn[0] = (insn[0] & ~0xe0) | (tie_t << 5); 18060} 18061 18062static unsigned 18063Field_dsp340050b49a6c_fld2888pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18064{ 18065 unsigned tie_t = 0; 18066 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18067 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 18068 return tie_t; 18069} 18070 18071static void 18072Field_dsp340050b49a6c_fld2888pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18073{ 18074 uint32 tie_t; 18075 tie_t = (val << 24) >> 24; 18076 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 18077 tie_t = (val << 18) >> 26; 18078 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18079} 18080 18081static unsigned 18082Field_dsp340050b49a6c_fld2890pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18083{ 18084 unsigned tie_t = 0; 18085 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18086 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 18087 return tie_t; 18088} 18089 18090static void 18091Field_dsp340050b49a6c_fld2890pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18092{ 18093 uint32 tie_t; 18094 tie_t = (val << 24) >> 24; 18095 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 18096 tie_t = (val << 18) >> 26; 18097 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18098} 18099 18100static unsigned 18101Field_dsp340050b49a6c_fld2937pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18102{ 18103 unsigned tie_t = 0; 18104 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18105 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 18106 return tie_t; 18107} 18108 18109static void 18110Field_dsp340050b49a6c_fld2937pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18111{ 18112 uint32 tie_t; 18113 tie_t = (val << 30) >> 30; 18114 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 18115 tie_t = (val << 24) >> 26; 18116 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18117} 18118 18119static unsigned 18120Field_dsp340050b49a6c_fld2939pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18121{ 18122 unsigned tie_t = 0; 18123 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18124 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 18125 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 18126 return tie_t; 18127} 18128 18129static void 18130Field_dsp340050b49a6c_fld2939pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18131{ 18132 uint32 tie_t; 18133 tie_t = (val << 31) >> 31; 18134 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 18135 tie_t = (val << 29) >> 30; 18136 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 18137 tie_t = (val << 23) >> 26; 18138 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18139} 18140 18141static unsigned 18142Field_dsp340050b49a6c_fld3772_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18143{ 18144 unsigned tie_t = 0; 18145 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 18146 return tie_t; 18147} 18148 18149static void 18150Field_dsp340050b49a6c_fld3772_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18151{ 18152 uint32 tie_t; 18153 tie_t = (val << 31) >> 31; 18154 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 18155} 18156 18157static unsigned 18158Field_dsp340050b49a6c_fld2881pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18159{ 18160 unsigned tie_t = 0; 18161 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18162 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 18163 return tie_t; 18164} 18165 18166static void 18167Field_dsp340050b49a6c_fld2881pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18168{ 18169 uint32 tie_t; 18170 tie_t = (val << 28) >> 28; 18171 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 18172 tie_t = (val << 22) >> 26; 18173 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18174} 18175 18176static unsigned 18177Field_dsp340050b49a6c_fld2883pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18178{ 18179 unsigned tie_t = 0; 18180 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18181 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 18182 return tie_t; 18183} 18184 18185static void 18186Field_dsp340050b49a6c_fld2883pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18187{ 18188 uint32 tie_t; 18189 tie_t = (val << 28) >> 28; 18190 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 18191 tie_t = (val << 22) >> 26; 18192 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18193} 18194 18195static unsigned 18196Field_dsp340050b49a6c_fld2917pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18197{ 18198 unsigned tie_t = 0; 18199 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18200 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 18201 return tie_t; 18202} 18203 18204static void 18205Field_dsp340050b49a6c_fld2917pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18206{ 18207 uint32 tie_t; 18208 tie_t = (val << 29) >> 29; 18209 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 18210 tie_t = (val << 23) >> 26; 18211 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18212} 18213 18214static unsigned 18215Field_dsp340050b49a6c_fld2919pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18216{ 18217 unsigned tie_t = 0; 18218 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18219 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 18220 return tie_t; 18221} 18222 18223static void 18224Field_dsp340050b49a6c_fld2919pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18225{ 18226 uint32 tie_t; 18227 tie_t = (val << 29) >> 29; 18228 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 18229 tie_t = (val << 23) >> 26; 18230 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18231} 18232 18233static unsigned 18234Field_dsp340050b49a6c_fld2885pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18235{ 18236 unsigned tie_t = 0; 18237 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18238 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 18239 return tie_t; 18240} 18241 18242static void 18243Field_dsp340050b49a6c_fld2885pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18244{ 18245 uint32 tie_t; 18246 tie_t = (val << 28) >> 28; 18247 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 18248 tie_t = (val << 22) >> 26; 18249 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18250} 18251 18252static unsigned 18253Field_dsp340050b49a6c_fld2887pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18254{ 18255 unsigned tie_t = 0; 18256 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18257 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 18258 return tie_t; 18259} 18260 18261static void 18262Field_dsp340050b49a6c_fld2887pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18263{ 18264 uint32 tie_t; 18265 tie_t = (val << 28) >> 28; 18266 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 18267 tie_t = (val << 22) >> 26; 18268 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18269} 18270 18271static unsigned 18272Field_dsp340050b49a6c_fld2891pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18273{ 18274 unsigned tie_t = 0; 18275 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18276 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 18277 return tie_t; 18278} 18279 18280static void 18281Field_dsp340050b49a6c_fld2891pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18282{ 18283 uint32 tie_t; 18284 tie_t = (val << 24) >> 24; 18285 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 18286 tie_t = (val << 18) >> 26; 18287 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18288} 18289 18290static unsigned 18291Field_dsp340050b49a6c_fld2893pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18292{ 18293 unsigned tie_t = 0; 18294 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18295 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 18296 return tie_t; 18297} 18298 18299static void 18300Field_dsp340050b49a6c_fld2893pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18301{ 18302 uint32 tie_t; 18303 tie_t = (val << 24) >> 24; 18304 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 18305 tie_t = (val << 18) >> 26; 18306 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18307} 18308 18309static unsigned 18310Field_dsp340050b49a6c_fld2897pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18311{ 18312 unsigned tie_t = 0; 18313 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18314 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 18315 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 18316 return tie_t; 18317} 18318 18319static void 18320Field_dsp340050b49a6c_fld2897pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18321{ 18322 uint32 tie_t; 18323 tie_t = (val << 28) >> 28; 18324 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 18325 tie_t = (val << 27) >> 31; 18326 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 18327 tie_t = (val << 21) >> 26; 18328 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18329} 18330 18331static unsigned 18332Field_dsp340050b49a6c_fld3779pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18333{ 18334 unsigned tie_t = 0; 18335 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 18336 return tie_t; 18337} 18338 18339static void 18340Field_dsp340050b49a6c_fld3779pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18341{ 18342 uint32 tie_t; 18343 tie_t = (val << 29) >> 29; 18344 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 18345} 18346 18347static unsigned 18348Field_dsp340050b49a6c_fld2892pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18349{ 18350 unsigned tie_t = 0; 18351 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18352 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 18353 return tie_t; 18354} 18355 18356static void 18357Field_dsp340050b49a6c_fld2892pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18358{ 18359 uint32 tie_t; 18360 tie_t = (val << 24) >> 24; 18361 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 18362 tie_t = (val << 18) >> 26; 18363 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18364} 18365 18366static unsigned 18367Field_dsp340050b49a6c_fld2915pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18368{ 18369 unsigned tie_t = 0; 18370 tie_t = (tie_t << 3) | ((insn[0] << 13) >> 29); 18371 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 18372 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 18373 return tie_t; 18374} 18375 18376static void 18377Field_dsp340050b49a6c_fld2915pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18378{ 18379 uint32 tie_t; 18380 tie_t = (val << 29) >> 29; 18381 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 18382 tie_t = (val << 28) >> 31; 18383 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 18384 tie_t = (val << 25) >> 29; 18385 insn[0] = (insn[0] & ~0x70000) | (tie_t << 16); 18386} 18387 18388static unsigned 18389Field_dsp340050b49a6c_fld3780pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18390{ 18391 unsigned tie_t = 0; 18392 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 18393 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 18394 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 18395 return tie_t; 18396} 18397 18398static void 18399Field_dsp340050b49a6c_fld3780pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18400{ 18401 uint32 tie_t; 18402 tie_t = (val << 31) >> 31; 18403 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 18404 tie_t = (val << 30) >> 31; 18405 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 18406 tie_t = (val << 29) >> 31; 18407 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 18408} 18409 18410static unsigned 18411Field_dsp340050b49a6c_fld2886pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18412{ 18413 unsigned tie_t = 0; 18414 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18415 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 18416 return tie_t; 18417} 18418 18419static void 18420Field_dsp340050b49a6c_fld2886pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18421{ 18422 uint32 tie_t; 18423 tie_t = (val << 28) >> 28; 18424 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 18425 tie_t = (val << 22) >> 26; 18426 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18427} 18428 18429static unsigned 18430Field_dsp340050b49a6c_fld2894pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18431{ 18432 unsigned tie_t = 0; 18433 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18434 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 18435 return tie_t; 18436} 18437 18438static void 18439Field_dsp340050b49a6c_fld2894pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18440{ 18441 uint32 tie_t; 18442 tie_t = (val << 24) >> 24; 18443 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 18444 tie_t = (val << 18) >> 26; 18445 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18446} 18447 18448static unsigned 18449Field_dsp340050b49a6c_fld2895pq_slot0_Slot_pq_slot0_get (const xtensa_insnbuf insn) 18450{ 18451 unsigned tie_t = 0; 18452 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 18453 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 18454 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 18455 return tie_t; 18456} 18457 18458static void 18459Field_dsp340050b49a6c_fld2895pq_slot0_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 18460{ 18461 uint32 tie_t; 18462 tie_t = (val << 28) >> 28; 18463 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 18464 tie_t = (val << 25) >> 29; 18465 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 18466 tie_t = (val << 19) >> 26; 18467 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 18468} 18469 18470static unsigned 18471Field_dsp340050b49a6c_fld2953acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18472{ 18473 unsigned tie_t = 0; 18474 tie_t = (tie_t << 5) | ((insn[0] << 22) >> 27); 18475 return tie_t; 18476} 18477 18478static void 18479Field_dsp340050b49a6c_fld2953acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18480{ 18481 uint32 tie_t; 18482 tie_t = (val << 27) >> 27; 18483 insn[0] = (insn[0] & ~0x3e0) | (tie_t << 5); 18484} 18485 18486static unsigned 18487Field_op0_s12_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18488{ 18489 unsigned tie_t = 0; 18490 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 18491 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 18492 return tie_t; 18493} 18494 18495static void 18496Field_op0_s12_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18497{ 18498 uint32 tie_t; 18499 tie_t = (val << 30) >> 30; 18500 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 18501 tie_t = (val << 29) >> 31; 18502 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 18503} 18504 18505static unsigned 18506Field_dsp340050b49a6c_fld3782acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18507{ 18508 unsigned tie_t = 0; 18509 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 18510 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 18511 return tie_t; 18512} 18513 18514static void 18515Field_dsp340050b49a6c_fld3782acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18516{ 18517 uint32 tie_t; 18518 tie_t = (val << 29) >> 29; 18519 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 18520 tie_t = (val << 25) >> 28; 18521 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 18522} 18523 18524static unsigned 18525Field_dsp340050b49a6c_fld2956acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18526{ 18527 unsigned tie_t = 0; 18528 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 18529 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 18530 return tie_t; 18531} 18532 18533static void 18534Field_dsp340050b49a6c_fld2956acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18535{ 18536 uint32 tie_t; 18537 tie_t = (val << 28) >> 28; 18538 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 18539 tie_t = (val << 24) >> 28; 18540 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 18541} 18542 18543static unsigned 18544Field_s_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18545{ 18546 unsigned tie_t = 0; 18547 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 18548 return tie_t; 18549} 18550 18551static void 18552Field_s_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18553{ 18554 uint32 tie_t; 18555 tie_t = (val << 28) >> 28; 18556 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 18557} 18558 18559static unsigned 18560Field_dsp340050b49a6c_fld2967acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18561{ 18562 unsigned tie_t = 0; 18563 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 18564 return tie_t; 18565} 18566 18567static void 18568Field_dsp340050b49a6c_fld2967acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18569{ 18570 uint32 tie_t; 18571 tie_t = (val << 31) >> 31; 18572 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 18573} 18574 18575static unsigned 18576Field_dsp340050b49a6c_fld2056_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18577{ 18578 unsigned tie_t = 0; 18579 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 18580 return tie_t; 18581} 18582 18583static void 18584Field_dsp340050b49a6c_fld2056_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18585{ 18586 uint32 tie_t; 18587 tie_t = (val << 29) >> 29; 18588 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 18589} 18590 18591static unsigned 18592Field_dsp340050b49a6c_fld2966acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18593{ 18594 unsigned tie_t = 0; 18595 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 18596 return tie_t; 18597} 18598 18599static void 18600Field_dsp340050b49a6c_fld2966acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18601{ 18602 uint32 tie_t; 18603 tie_t = (val << 30) >> 30; 18604 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 18605} 18606 18607static unsigned 18608Field_dsp340050b49a6c_fld3783acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18609{ 18610 unsigned tie_t = 0; 18611 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 18612 return tie_t; 18613} 18614 18615static void 18616Field_dsp340050b49a6c_fld3783acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18617{ 18618 uint32 tie_t; 18619 tie_t = (val << 30) >> 30; 18620 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 18621} 18622 18623static unsigned 18624Field_dsp340050b49a6c_fld2957acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18625{ 18626 unsigned tie_t = 0; 18627 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 18628 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 18629 return tie_t; 18630} 18631 18632static void 18633Field_dsp340050b49a6c_fld2957acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18634{ 18635 uint32 tie_t; 18636 tie_t = (val << 28) >> 28; 18637 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 18638 tie_t = (val << 24) >> 28; 18639 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 18640} 18641 18642static unsigned 18643Field_dsp340050b49a6c_fld2958acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18644{ 18645 unsigned tie_t = 0; 18646 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 18647 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 18648 return tie_t; 18649} 18650 18651static void 18652Field_dsp340050b49a6c_fld2958acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18653{ 18654 uint32 tie_t; 18655 tie_t = (val << 28) >> 28; 18656 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 18657 tie_t = (val << 24) >> 28; 18658 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 18659} 18660 18661static unsigned 18662Field_dsp340050b49a6c_fld2960acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18663{ 18664 unsigned tie_t = 0; 18665 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 18666 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 18667 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 18668 return tie_t; 18669} 18670 18671static void 18672Field_dsp340050b49a6c_fld2960acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18673{ 18674 uint32 tie_t; 18675 tie_t = (val << 28) >> 28; 18676 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 18677 tie_t = (val << 27) >> 31; 18678 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 18679 tie_t = (val << 25) >> 30; 18680 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 18681} 18682 18683static unsigned 18684Field_dsp340050b49a6c_fld3784acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18685{ 18686 unsigned tie_t = 0; 18687 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 18688 return tie_t; 18689} 18690 18691static void 18692Field_dsp340050b49a6c_fld3784acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18693{ 18694 uint32 tie_t; 18695 tie_t = (val << 31) >> 31; 18696 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 18697} 18698 18699static unsigned 18700Field_dsp340050b49a6c_fld2964acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18701{ 18702 unsigned tie_t = 0; 18703 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 18704 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 18705 return tie_t; 18706} 18707 18708static void 18709Field_dsp340050b49a6c_fld2964acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18710{ 18711 uint32 tie_t; 18712 tie_t = (val << 28) >> 28; 18713 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 18714 tie_t = (val << 27) >> 31; 18715 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 18716} 18717 18718static unsigned 18719Field_dsp340050b49a6c_fld3785acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18720{ 18721 unsigned tie_t = 0; 18722 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 18723 return tie_t; 18724} 18725 18726static void 18727Field_dsp340050b49a6c_fld3785acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18728{ 18729 uint32 tie_t; 18730 tie_t = (val << 29) >> 29; 18731 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 18732} 18733 18734static unsigned 18735Field_dsp340050b49a6c_fld2959acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18736{ 18737 unsigned tie_t = 0; 18738 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 18739 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 18740 return tie_t; 18741} 18742 18743static void 18744Field_dsp340050b49a6c_fld2959acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18745{ 18746 uint32 tie_t; 18747 tie_t = (val << 28) >> 28; 18748 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 18749 tie_t = (val << 24) >> 28; 18750 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 18751} 18752 18753static unsigned 18754Field_dsp340050b49a6c_fld2963acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18755{ 18756 unsigned tie_t = 0; 18757 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 18758 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 18759 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 18760 return tie_t; 18761} 18762 18763static void 18764Field_dsp340050b49a6c_fld2963acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18765{ 18766 uint32 tie_t; 18767 tie_t = (val << 28) >> 28; 18768 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 18769 tie_t = (val << 27) >> 31; 18770 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 18771 tie_t = (val << 25) >> 30; 18772 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 18773} 18774 18775static unsigned 18776Field_dsp340050b49a6c_fld2045_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18777{ 18778 unsigned tie_t = 0; 18779 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 18780 return tie_t; 18781} 18782 18783static void 18784Field_dsp340050b49a6c_fld2045_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18785{ 18786 uint32 tie_t; 18787 tie_t = (val << 28) >> 28; 18788 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 18789} 18790 18791static unsigned 18792Field_dsp340050b49a6c_fld2046_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18793{ 18794 unsigned tie_t = 0; 18795 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 18796 return tie_t; 18797} 18798 18799static void 18800Field_dsp340050b49a6c_fld2046_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18801{ 18802 uint32 tie_t; 18803 tie_t = (val << 28) >> 28; 18804 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 18805} 18806 18807static unsigned 18808Field_dsp340050b49a6c_fld2954acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18809{ 18810 unsigned tie_t = 0; 18811 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 18812 return tie_t; 18813} 18814 18815static void 18816Field_dsp340050b49a6c_fld2954acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18817{ 18818 uint32 tie_t; 18819 tie_t = (val << 30) >> 30; 18820 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 18821} 18822 18823static unsigned 18824Field_dsp340050b49a6c_fld3786acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18825{ 18826 unsigned tie_t = 0; 18827 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 18828 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 18829 return tie_t; 18830} 18831 18832static void 18833Field_dsp340050b49a6c_fld3786acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18834{ 18835 uint32 tie_t; 18836 tie_t = (val << 30) >> 30; 18837 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 18838 tie_t = (val << 26) >> 28; 18839 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 18840} 18841 18842static unsigned 18843Field_dsp340050b49a6c_fld2955acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18844{ 18845 unsigned tie_t = 0; 18846 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 18847 return tie_t; 18848} 18849 18850static void 18851Field_dsp340050b49a6c_fld2955acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18852{ 18853 uint32 tie_t; 18854 tie_t = (val << 31) >> 31; 18855 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 18856} 18857 18858static unsigned 18859Field_dsp340050b49a6c_fld3788acc2_slot2_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 18860{ 18861 unsigned tie_t = 0; 18862 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 18863 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 18864 return tie_t; 18865} 18866 18867static void 18868Field_dsp340050b49a6c_fld3788acc2_slot2_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 18869{ 18870 uint32 tie_t; 18871 tie_t = (val << 29) >> 29; 18872 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 18873 tie_t = (val << 25) >> 28; 18874 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 18875} 18876 18877static unsigned 18878Field_dsp340050b49a6c_fld2969acc2_slot1_Slot_acc2_slot1_get (const xtensa_insnbuf insn) 18879{ 18880 unsigned tie_t = 0; 18881 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 18882 return tie_t; 18883} 18884 18885static void 18886Field_dsp340050b49a6c_fld2969acc2_slot1_Slot_acc2_slot1_set (xtensa_insnbuf insn, uint32 val) 18887{ 18888 uint32 tie_t; 18889 tie_t = (val << 31) >> 31; 18890 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 18891} 18892 18893static unsigned 18894Field_op0_s13_Slot_acc2_slot1_get (const xtensa_insnbuf insn) 18895{ 18896 unsigned tie_t = 0; 18897 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 18898 return tie_t; 18899} 18900 18901static void 18902Field_op0_s13_Slot_acc2_slot1_set (xtensa_insnbuf insn, uint32 val) 18903{ 18904 uint32 tie_t; 18905 tie_t = (val << 30) >> 30; 18906 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 18907} 18908 18909static unsigned 18910Field_dsp340050b49a6c_fld3790acc2_slot1_Slot_acc2_slot1_get (const xtensa_insnbuf insn) 18911{ 18912 unsigned tie_t = 0; 18913 tie_t = (tie_t << 14) | ((insn[0] << 8) >> 18); 18914 tie_t = (tie_t << 7) | ((insn[0] << 23) >> 25); 18915 return tie_t; 18916} 18917 18918static void 18919Field_dsp340050b49a6c_fld3790acc2_slot1_Slot_acc2_slot1_set (xtensa_insnbuf insn, uint32 val) 18920{ 18921 uint32 tie_t; 18922 tie_t = (val << 25) >> 25; 18923 insn[0] = (insn[0] & ~0x1fc) | (tie_t << 2); 18924 tie_t = (val << 11) >> 18; 18925 insn[0] = (insn[0] & ~0xfffc00) | (tie_t << 10); 18926} 18927 18928static unsigned 18929Field_dsp340050b49a6c_fld2968acc2_slot1_Slot_acc2_slot1_get (const xtensa_insnbuf insn) 18930{ 18931 unsigned tie_t = 0; 18932 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 18933 return tie_t; 18934} 18935 18936static void 18937Field_dsp340050b49a6c_fld2968acc2_slot1_Slot_acc2_slot1_set (xtensa_insnbuf insn, uint32 val) 18938{ 18939 uint32 tie_t; 18940 tie_t = (val << 30) >> 30; 18941 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 18942} 18943 18944static unsigned 18945Field_dsp340050b49a6c_fld3793acc2_slot1_Slot_acc2_slot1_get (const xtensa_insnbuf insn) 18946{ 18947 unsigned tie_t = 0; 18948 tie_t = (tie_t << 4) | ((insn[0] << 11) >> 28); 18949 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 18950 tie_t = (tie_t << 6) | ((insn[0] << 24) >> 26); 18951 return tie_t; 18952} 18953 18954static void 18955Field_dsp340050b49a6c_fld3793acc2_slot1_Slot_acc2_slot1_set (xtensa_insnbuf insn, uint32 val) 18956{ 18957 uint32 tie_t; 18958 tie_t = (val << 26) >> 26; 18959 insn[0] = (insn[0] & ~0xfc) | (tie_t << 2); 18960 tie_t = (val << 22) >> 28; 18961 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 18962 tie_t = (val << 18) >> 28; 18963 insn[0] = (insn[0] & ~0x1e0000) | (tie_t << 17); 18964} 18965 18966static unsigned 18967Field_dsp340050b49a6c_fld2075_Slot_acc2_slot1_get (const xtensa_insnbuf insn) 18968{ 18969 unsigned tie_t = 0; 18970 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 18971 return tie_t; 18972} 18973 18974static void 18975Field_dsp340050b49a6c_fld2075_Slot_acc2_slot1_set (xtensa_insnbuf insn, uint32 val) 18976{ 18977 uint32 tie_t; 18978 tie_t = (val << 29) >> 29; 18979 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 18980} 18981 18982static unsigned 18983Field_dsp340050b49a6c_fld2031_Slot_acc2_slot1_get (const xtensa_insnbuf insn) 18984{ 18985 unsigned tie_t = 0; 18986 tie_t = (tie_t << 4) | ((insn[0] << 11) >> 28); 18987 return tie_t; 18988} 18989 18990static void 18991Field_dsp340050b49a6c_fld2031_Slot_acc2_slot1_set (xtensa_insnbuf insn, uint32 val) 18992{ 18993 uint32 tie_t; 18994 tie_t = (val << 28) >> 28; 18995 insn[0] = (insn[0] & ~0x1e0000) | (tie_t << 17); 18996} 18997 18998static unsigned 18999Field_op0_s14_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19000{ 19001 unsigned tie_t = 0; 19002 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 19003 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 19004 return tie_t; 19005} 19006 19007static void 19008Field_op0_s14_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19009{ 19010 uint32 tie_t; 19011 tie_t = (val << 30) >> 30; 19012 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 19013 tie_t = (val << 28) >> 30; 19014 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 19015} 19016 19017static unsigned 19018Field_r_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19019{ 19020 unsigned tie_t = 0; 19021 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 19022 return tie_t; 19023} 19024 19025static void 19026Field_r_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19027{ 19028 uint32 tie_t; 19029 tie_t = (val << 28) >> 28; 19030 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 19031} 19032 19033static unsigned 19034Field_dsp340050b49a6c_fld2973acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19035{ 19036 unsigned tie_t = 0; 19037 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 19038 return tie_t; 19039} 19040 19041static void 19042Field_dsp340050b49a6c_fld2973acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19043{ 19044 uint32 tie_t; 19045 tie_t = (val << 31) >> 31; 19046 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 19047} 19048 19049static unsigned 19050Field_dsp340050b49a6c_fld2047_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19051{ 19052 unsigned tie_t = 0; 19053 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 19054 return tie_t; 19055} 19056 19057static void 19058Field_dsp340050b49a6c_fld2047_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19059{ 19060 uint32 tie_t; 19061 tie_t = (val << 31) >> 31; 19062 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 19063} 19064 19065static unsigned 19066Field_dsp340050b49a6c_fld3795acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19067{ 19068 unsigned tie_t = 0; 19069 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 19070 return tie_t; 19071} 19072 19073static void 19074Field_dsp340050b49a6c_fld3795acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19075{ 19076 uint32 tie_t; 19077 tie_t = (val << 29) >> 29; 19078 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 19079} 19080 19081static unsigned 19082Field_dsp340050b49a6c_fld2980acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19083{ 19084 unsigned tie_t = 0; 19085 tie_t = (tie_t << 5) | ((insn[0] << 18) >> 27); 19086 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 19087 return tie_t; 19088} 19089 19090static void 19091Field_dsp340050b49a6c_fld2980acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19092{ 19093 uint32 tie_t; 19094 tie_t = (val << 31) >> 31; 19095 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 19096 tie_t = (val << 26) >> 27; 19097 insn[0] = (insn[0] & ~0x3e00) | (tie_t << 9); 19098} 19099 19100static unsigned 19101Field_dsp340050b49a6c_fld3796acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19102{ 19103 unsigned tie_t = 0; 19104 tie_t = (tie_t << 2) | ((insn[0] << 23) >> 30); 19105 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 19106 return tie_t; 19107} 19108 19109static void 19110Field_dsp340050b49a6c_fld3796acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19111{ 19112 uint32 tie_t; 19113 tie_t = (val << 28) >> 28; 19114 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 19115 tie_t = (val << 26) >> 30; 19116 insn[0] = (insn[0] & ~0x180) | (tie_t << 7); 19117} 19118 19119static unsigned 19120Field_dsp340050b49a6c_fld2976acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19121{ 19122 unsigned tie_t = 0; 19123 tie_t = (tie_t << 8) | ((insn[0] << 18) >> 24); 19124 return tie_t; 19125} 19126 19127static void 19128Field_dsp340050b49a6c_fld2976acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19129{ 19130 uint32 tie_t; 19131 tie_t = (val << 24) >> 24; 19132 insn[0] = (insn[0] & ~0x3fc0) | (tie_t << 6); 19133} 19134 19135static unsigned 19136Field_t_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19137{ 19138 unsigned tie_t = 0; 19139 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 19140 return tie_t; 19141} 19142 19143static void 19144Field_t_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19145{ 19146 uint32 tie_t; 19147 tie_t = (val << 28) >> 28; 19148 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 19149} 19150 19151static unsigned 19152Field_dsp340050b49a6c_fld2989acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19153{ 19154 unsigned tie_t = 0; 19155 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 19156 return tie_t; 19157} 19158 19159static void 19160Field_dsp340050b49a6c_fld2989acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19161{ 19162 uint32 tie_t; 19163 tie_t = (val << 30) >> 30; 19164 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 19165} 19166 19167static unsigned 19168Field_dsp340050b49a6c_fld3798acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19169{ 19170 unsigned tie_t = 0; 19171 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 19172 return tie_t; 19173} 19174 19175static void 19176Field_dsp340050b49a6c_fld3798acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19177{ 19178 uint32 tie_t; 19179 tie_t = (val << 30) >> 30; 19180 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 19181} 19182 19183static unsigned 19184Field_dsp340050b49a6c_fld2056_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19185{ 19186 unsigned tie_t = 0; 19187 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 19188 return tie_t; 19189} 19190 19191static void 19192Field_dsp340050b49a6c_fld2056_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19193{ 19194 uint32 tie_t; 19195 tie_t = (val << 29) >> 29; 19196 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 19197} 19198 19199static unsigned 19200Field_dsp340050b49a6c_fld2990acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19201{ 19202 unsigned tie_t = 0; 19203 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 19204 return tie_t; 19205} 19206 19207static void 19208Field_dsp340050b49a6c_fld2990acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19209{ 19210 uint32 tie_t; 19211 tie_t = (val << 31) >> 31; 19212 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 19213} 19214 19215static unsigned 19216Field_dsp340050b49a6c_fld3799acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19217{ 19218 unsigned tie_t = 0; 19219 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 19220 return tie_t; 19221} 19222 19223static void 19224Field_dsp340050b49a6c_fld3799acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19225{ 19226 uint32 tie_t; 19227 tie_t = (val << 29) >> 29; 19228 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 19229} 19230 19231static unsigned 19232Field_dsp340050b49a6c_fld2977acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19233{ 19234 unsigned tie_t = 0; 19235 tie_t = (tie_t << 5) | ((insn[0] << 18) >> 27); 19236 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 19237 return tie_t; 19238} 19239 19240static void 19241Field_dsp340050b49a6c_fld2977acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19242{ 19243 uint32 tie_t; 19244 tie_t = (val << 31) >> 31; 19245 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 19246 tie_t = (val << 26) >> 27; 19247 insn[0] = (insn[0] & ~0x3e00) | (tie_t << 9); 19248} 19249 19250static unsigned 19251Field_dsp340050b49a6c_fld3797_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19252{ 19253 unsigned tie_t = 0; 19254 tie_t = (tie_t << 2) | ((insn[0] << 23) >> 30); 19255 return tie_t; 19256} 19257 19258static void 19259Field_dsp340050b49a6c_fld3797_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19260{ 19261 uint32 tie_t; 19262 tie_t = (val << 30) >> 30; 19263 insn[0] = (insn[0] & ~0x180) | (tie_t << 7); 19264} 19265 19266static unsigned 19267Field_dsp340050b49a6c_fld2981acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19268{ 19269 unsigned tie_t = 0; 19270 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 19271 return tie_t; 19272} 19273 19274static void 19275Field_dsp340050b49a6c_fld2981acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19276{ 19277 uint32 tie_t; 19278 tie_t = (val << 30) >> 30; 19279 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 19280} 19281 19282static unsigned 19283Field_dsp340050b49a6c_fld3800acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19284{ 19285 unsigned tie_t = 0; 19286 tie_t = (tie_t << 5) | ((insn[0] << 20) >> 27); 19287 return tie_t; 19288} 19289 19290static void 19291Field_dsp340050b49a6c_fld3800acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19292{ 19293 uint32 tie_t; 19294 tie_t = (val << 27) >> 27; 19295 insn[0] = (insn[0] & ~0xf80) | (tie_t << 7); 19296} 19297 19298static unsigned 19299Field_dsp340050b49a6c_fld2975acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19300{ 19301 unsigned tie_t = 0; 19302 tie_t = (tie_t << 7) | ((insn[0] << 18) >> 25); 19303 return tie_t; 19304} 19305 19306static void 19307Field_dsp340050b49a6c_fld2975acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19308{ 19309 uint32 tie_t; 19310 tie_t = (val << 25) >> 25; 19311 insn[0] = (insn[0] & ~0x3f80) | (tie_t << 7); 19312} 19313 19314static unsigned 19315Field_dsp340050b49a6c_fld2982acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19316{ 19317 unsigned tie_t = 0; 19318 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 19319 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 19320 return tie_t; 19321} 19322 19323static void 19324Field_dsp340050b49a6c_fld2982acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19325{ 19326 uint32 tie_t; 19327 tie_t = (val << 29) >> 29; 19328 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 19329 tie_t = (val << 25) >> 28; 19330 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 19331} 19332 19333static unsigned 19334Field_dsp340050b49a6c_fld3801acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19335{ 19336 unsigned tie_t = 0; 19337 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 19338 return tie_t; 19339} 19340 19341static void 19342Field_dsp340050b49a6c_fld3801acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19343{ 19344 uint32 tie_t; 19345 tie_t = (val << 31) >> 31; 19346 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 19347} 19348 19349static unsigned 19350Field_dsp340050b49a6c_fld2984acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19351{ 19352 unsigned tie_t = 0; 19353 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 19354 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 19355 return tie_t; 19356} 19357 19358static void 19359Field_dsp340050b49a6c_fld2984acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19360{ 19361 uint32 tie_t; 19362 tie_t = (val << 29) >> 29; 19363 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 19364 tie_t = (val << 25) >> 28; 19365 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 19366} 19367 19368static unsigned 19369Field_dsp340050b49a6c_fld2985acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19370{ 19371 unsigned tie_t = 0; 19372 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 19373 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 19374 return tie_t; 19375} 19376 19377static void 19378Field_dsp340050b49a6c_fld2985acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19379{ 19380 uint32 tie_t; 19381 tie_t = (val << 30) >> 30; 19382 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 19383 tie_t = (val << 26) >> 28; 19384 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 19385} 19386 19387static unsigned 19388Field_dsp340050b49a6c_fld3802acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19389{ 19390 unsigned tie_t = 0; 19391 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 19392 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 19393 return tie_t; 19394} 19395 19396static void 19397Field_dsp340050b49a6c_fld3802acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19398{ 19399 uint32 tie_t; 19400 tie_t = (val << 31) >> 31; 19401 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 19402 tie_t = (val << 30) >> 31; 19403 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 19404} 19405 19406static unsigned 19407Field_dsp340050b49a6c_fld2987acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19408{ 19409 unsigned tie_t = 0; 19410 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 19411 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 19412 return tie_t; 19413} 19414 19415static void 19416Field_dsp340050b49a6c_fld2987acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19417{ 19418 uint32 tie_t; 19419 tie_t = (val << 31) >> 31; 19420 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 19421 tie_t = (val << 27) >> 28; 19422 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 19423} 19424 19425static unsigned 19426Field_dsp340050b49a6c_fld3803acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19427{ 19428 unsigned tie_t = 0; 19429 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 19430 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 19431 return tie_t; 19432} 19433 19434static void 19435Field_dsp340050b49a6c_fld3803acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19436{ 19437 uint32 tie_t; 19438 tie_t = (val << 30) >> 30; 19439 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 19440 tie_t = (val << 29) >> 31; 19441 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 19442} 19443 19444static unsigned 19445Field_dsp340050b49a6c_fld2039_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19446{ 19447 unsigned tie_t = 0; 19448 tie_t = (tie_t << 4) | ((insn[0] << 25) >> 28); 19449 return tie_t; 19450} 19451 19452static void 19453Field_dsp340050b49a6c_fld2039_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19454{ 19455 uint32 tie_t; 19456 tie_t = (val << 28) >> 28; 19457 insn[0] = (insn[0] & ~0x78) | (tie_t << 3); 19458} 19459 19460static unsigned 19461Field_dsp340050b49a6c_fld2974acc2_slot0_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 19462{ 19463 unsigned tie_t = 0; 19464 tie_t = (tie_t << 6) | ((insn[0] << 18) >> 26); 19465 return tie_t; 19466} 19467 19468static void 19469Field_dsp340050b49a6c_fld2974acc2_slot0_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 19470{ 19471 uint32 tie_t; 19472 tie_t = (val << 26) >> 26; 19473 insn[0] = (insn[0] & ~0x3f00) | (tie_t << 8); 19474} 19475 19476static unsigned 19477Field_dsp340050b49a6c_fld3043smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19478{ 19479 unsigned tie_t = 0; 19480 tie_t = (tie_t << 1) | ((insn[0] << 12) >> 31); 19481 tie_t = (tie_t << 15) | ((insn[0] << 15) >> 17); 19482 return tie_t; 19483} 19484 19485static void 19486Field_dsp340050b49a6c_fld3043smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19487{ 19488 uint32 tie_t; 19489 tie_t = (val << 17) >> 17; 19490 insn[0] = (insn[0] & ~0x1fffc) | (tie_t << 2); 19491 tie_t = (val << 16) >> 31; 19492 insn[0] = (insn[0] & ~0x80000) | (tie_t << 19); 19493} 19494 19495static unsigned 19496Field_op0_s15_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19497{ 19498 unsigned tie_t = 0; 19499 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 19500 return tie_t; 19501} 19502 19503static void 19504Field_op0_s15_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19505{ 19506 uint32 tie_t; 19507 tie_t = (val << 30) >> 30; 19508 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 19509} 19510 19511static unsigned 19512Field_dsp340050b49a6c_fld3805smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19513{ 19514 unsigned tie_t = 0; 19515 tie_t = (tie_t << 2) | ((insn[0] << 13) >> 30); 19516 return tie_t; 19517} 19518 19519static void 19520Field_dsp340050b49a6c_fld3805smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19521{ 19522 uint32 tie_t; 19523 tie_t = (val << 30) >> 30; 19524 insn[0] = (insn[0] & ~0x60000) | (tie_t << 17); 19525} 19526 19527static unsigned 19528Field_dsp340050b49a6c_fld3061smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19529{ 19530 unsigned tie_t = 0; 19531 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 19532 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 19533 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 19534 return tie_t; 19535} 19536 19537static void 19538Field_dsp340050b49a6c_fld3061smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19539{ 19540 uint32 tie_t; 19541 tie_t = (val << 28) >> 28; 19542 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 19543 tie_t = (val << 25) >> 29; 19544 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 19545 tie_t = (val << 23) >> 30; 19546 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 19547} 19548 19549static unsigned 19550Field_dsp340050b49a6c_fld3806smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19551{ 19552 unsigned tie_t = 0; 19553 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 19554 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 19555 return tie_t; 19556} 19557 19558static void 19559Field_dsp340050b49a6c_fld3806smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19560{ 19561 uint32 tie_t; 19562 tie_t = (val << 31) >> 31; 19563 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 19564 tie_t = (val << 27) >> 28; 19565 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 19566} 19567 19568static unsigned 19569Field_dsp340050b49a6c_fld3063smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19570{ 19571 unsigned tie_t = 0; 19572 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 19573 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 19574 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 19575 return tie_t; 19576} 19577 19578static void 19579Field_dsp340050b49a6c_fld3063smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19580{ 19581 uint32 tie_t; 19582 tie_t = (val << 28) >> 28; 19583 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 19584 tie_t = (val << 26) >> 30; 19585 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 19586 tie_t = (val << 24) >> 30; 19587 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 19588} 19589 19590static unsigned 19591Field_dsp340050b49a6c_fld3807smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19592{ 19593 unsigned tie_t = 0; 19594 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 19595 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 19596 return tie_t; 19597} 19598 19599static void 19600Field_dsp340050b49a6c_fld3807smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19601{ 19602 uint32 tie_t; 19603 tie_t = (val << 30) >> 30; 19604 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 19605 tie_t = (val << 26) >> 28; 19606 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 19607} 19608 19609static unsigned 19610Field_dsp340050b49a6c_fld3049smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19611{ 19612 unsigned tie_t = 0; 19613 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 19614 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 19615 return tie_t; 19616} 19617 19618static void 19619Field_dsp340050b49a6c_fld3049smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19620{ 19621 uint32 tie_t; 19622 tie_t = (val << 24) >> 24; 19623 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 19624 tie_t = (val << 18) >> 26; 19625 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 19626} 19627 19628static unsigned 19629Field_dsp340050b49a6c_fld3050smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19630{ 19631 unsigned tie_t = 0; 19632 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 19633 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 19634 return tie_t; 19635} 19636 19637static void 19638Field_dsp340050b49a6c_fld3050smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19639{ 19640 uint32 tie_t; 19641 tie_t = (val << 24) >> 24; 19642 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 19643 tie_t = (val << 18) >> 26; 19644 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 19645} 19646 19647static unsigned 19648Field_dsp340050b49a6c_fld3052smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19649{ 19650 unsigned tie_t = 0; 19651 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 19652 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 19653 return tie_t; 19654} 19655 19656static void 19657Field_dsp340050b49a6c_fld3052smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19658{ 19659 uint32 tie_t; 19660 tie_t = (val << 24) >> 24; 19661 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 19662 tie_t = (val << 18) >> 26; 19663 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 19664} 19665 19666static unsigned 19667Field_dsp340050b49a6c_fld3056smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19668{ 19669 unsigned tie_t = 0; 19670 tie_t = (tie_t << 1) | ((insn[0] << 12) >> 31); 19671 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 19672 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 19673 return tie_t; 19674} 19675 19676static void 19677Field_dsp340050b49a6c_fld3056smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19678{ 19679 uint32 tie_t; 19680 tie_t = (val << 24) >> 24; 19681 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 19682 tie_t = (val << 20) >> 28; 19683 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 19684 tie_t = (val << 19) >> 31; 19685 insn[0] = (insn[0] & ~0x80000) | (tie_t << 19); 19686} 19687 19688static unsigned 19689Field_dsp340050b49a6c_fld3809smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19690{ 19691 unsigned tie_t = 0; 19692 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 19693 return tie_t; 19694} 19695 19696static void 19697Field_dsp340050b49a6c_fld3809smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19698{ 19699 uint32 tie_t; 19700 tie_t = (val << 31) >> 31; 19701 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 19702} 19703 19704static unsigned 19705Field_dsp340050b49a6c_fld3038smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19706{ 19707 unsigned tie_t = 0; 19708 tie_t = (tie_t << 14) | ((insn[0] << 16) >> 18); 19709 return tie_t; 19710} 19711 19712static void 19713Field_dsp340050b49a6c_fld3038smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19714{ 19715 uint32 tie_t; 19716 tie_t = (val << 18) >> 18; 19717 insn[0] = (insn[0] & ~0xfffc) | (tie_t << 2); 19718} 19719 19720static unsigned 19721Field_dsp340050b49a6c_fld3091smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19722{ 19723 unsigned tie_t = 0; 19724 tie_t = (tie_t << 9) | ((insn[0] << 12) >> 23); 19725 return tie_t; 19726} 19727 19728static void 19729Field_dsp340050b49a6c_fld3091smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19730{ 19731 uint32 tie_t; 19732 tie_t = (val << 23) >> 23; 19733 insn[0] = (insn[0] & ~0xff800) | (tie_t << 11); 19734} 19735 19736static unsigned 19737Field_dsp340050b49a6c_fld2041_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19738{ 19739 unsigned tie_t = 0; 19740 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 19741 return tie_t; 19742} 19743 19744static void 19745Field_dsp340050b49a6c_fld2041_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19746{ 19747 uint32 tie_t; 19748 tie_t = (val << 31) >> 31; 19749 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 19750} 19751 19752static unsigned 19753Field_dsp340050b49a6c_fld3102smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19754{ 19755 unsigned tie_t = 0; 19756 tie_t = (tie_t << 2) | ((insn[0] << 12) >> 30); 19757 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 19758 return tie_t; 19759} 19760 19761static void 19762Field_dsp340050b49a6c_fld3102smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19763{ 19764 uint32 tie_t; 19765 tie_t = (val << 30) >> 30; 19766 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 19767 tie_t = (val << 28) >> 30; 19768 insn[0] = (insn[0] & ~0xc0000) | (tie_t << 18); 19769} 19770 19771static unsigned 19772Field_dsp340050b49a6c_fld3810smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19773{ 19774 unsigned tie_t = 0; 19775 tie_t = (tie_t << 2) | ((insn[0] << 14) >> 30); 19776 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 19777 return tie_t; 19778} 19779 19780static void 19781Field_dsp340050b49a6c_fld3810smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19782{ 19783 uint32 tie_t; 19784 tie_t = (val << 28) >> 28; 19785 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 19786 tie_t = (val << 26) >> 30; 19787 insn[0] = (insn[0] & ~0x30000) | (tie_t << 16); 19788} 19789 19790static unsigned 19791Field_dsp340050b49a6c_fld3116smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19792{ 19793 unsigned tie_t = 0; 19794 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 19795 return tie_t; 19796} 19797 19798static void 19799Field_dsp340050b49a6c_fld3116smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19800{ 19801 uint32 tie_t; 19802 tie_t = (val << 31) >> 31; 19803 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 19804} 19805 19806static unsigned 19807Field_dsp340050b49a6c_fld3812smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19808{ 19809 unsigned tie_t = 0; 19810 tie_t = (tie_t << 3) | ((insn[0] << 12) >> 29); 19811 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 19812 return tie_t; 19813} 19814 19815static void 19816Field_dsp340050b49a6c_fld3812smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19817{ 19818 uint32 tie_t; 19819 tie_t = (val << 28) >> 28; 19820 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 19821 tie_t = (val << 25) >> 29; 19822 insn[0] = (insn[0] & ~0xe0000) | (tie_t << 17); 19823} 19824 19825static unsigned 19826Field_dsp340050b49a6c_fld3813smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19827{ 19828 unsigned tie_t = 0; 19829 tie_t = (tie_t << 3) | ((insn[0] << 12) >> 29); 19830 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 19831 return tie_t; 19832} 19833 19834static void 19835Field_dsp340050b49a6c_fld3813smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19836{ 19837 uint32 tie_t; 19838 tie_t = (val << 29) >> 29; 19839 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 19840 tie_t = (val << 26) >> 29; 19841 insn[0] = (insn[0] & ~0xe0000) | (tie_t << 17); 19842} 19843 19844static unsigned 19845Field_dsp340050b49a6c_fld3092smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19846{ 19847 unsigned tie_t = 0; 19848 tie_t = (tie_t << 14) | ((insn[0] << 12) >> 18); 19849 return tie_t; 19850} 19851 19852static void 19853Field_dsp340050b49a6c_fld3092smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19854{ 19855 uint32 tie_t; 19856 tie_t = (val << 18) >> 18; 19857 insn[0] = (insn[0] & ~0xfffc0) | (tie_t << 6); 19858} 19859 19860static unsigned 19861Field_dsp340050b49a6c_fld3047smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19862{ 19863 unsigned tie_t = 0; 19864 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 19865 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 19866 return tie_t; 19867} 19868 19869static void 19870Field_dsp340050b49a6c_fld3047smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19871{ 19872 uint32 tie_t; 19873 tie_t = (val << 24) >> 24; 19874 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 19875 tie_t = (val << 18) >> 26; 19876 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 19877} 19878 19879static unsigned 19880Field_dsp340050b49a6c_fld3090smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19881{ 19882 unsigned tie_t = 0; 19883 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 19884 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 19885 return tie_t; 19886} 19887 19888static void 19889Field_dsp340050b49a6c_fld3090smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19890{ 19891 uint32 tie_t; 19892 tie_t = (val << 31) >> 31; 19893 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 19894 tie_t = (val << 29) >> 30; 19895 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 19896} 19897 19898static unsigned 19899Field_dsp340050b49a6c_fld3814smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19900{ 19901 unsigned tie_t = 0; 19902 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 19903 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 19904 return tie_t; 19905} 19906 19907static void 19908Field_dsp340050b49a6c_fld3814smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19909{ 19910 uint32 tie_t; 19911 tie_t = (val << 31) >> 31; 19912 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 19913 tie_t = (val << 27) >> 28; 19914 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 19915} 19916 19917static unsigned 19918Field_dsp340050b49a6c_fld3030smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19919{ 19920 unsigned tie_t = 0; 19921 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 19922 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 19923 return tie_t; 19924} 19925 19926static void 19927Field_dsp340050b49a6c_fld3030smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19928{ 19929 uint32 tie_t; 19930 tie_t = (val << 24) >> 24; 19931 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 19932 tie_t = (val << 22) >> 30; 19933 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 19934} 19935 19936static unsigned 19937Field_dsp340050b49a6c_fld3006smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19938{ 19939 unsigned tie_t = 0; 19940 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 19941 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 19942 return tie_t; 19943} 19944 19945static void 19946Field_dsp340050b49a6c_fld3006smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19947{ 19948 uint32 tie_t; 19949 tie_t = (val << 28) >> 28; 19950 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 19951 tie_t = (val << 26) >> 30; 19952 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 19953} 19954 19955static unsigned 19956Field_dsp340050b49a6c_fld3104smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19957{ 19958 unsigned tie_t = 0; 19959 tie_t = (tie_t << 1) | ((insn[0] << 12) >> 31); 19960 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 19961 return tie_t; 19962} 19963 19964static void 19965Field_dsp340050b49a6c_fld3104smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19966{ 19967 uint32 tie_t; 19968 tie_t = (val << 30) >> 30; 19969 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 19970 tie_t = (val << 29) >> 31; 19971 insn[0] = (insn[0] & ~0x80000) | (tie_t << 19); 19972} 19973 19974static unsigned 19975Field_dsp340050b49a6c_fld3816smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19976{ 19977 unsigned tie_t = 0; 19978 tie_t = (tie_t << 3) | ((insn[0] << 13) >> 29); 19979 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 19980 return tie_t; 19981} 19982 19983static void 19984Field_dsp340050b49a6c_fld3816smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 19985{ 19986 uint32 tie_t; 19987 tie_t = (val << 28) >> 28; 19988 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 19989 tie_t = (val << 25) >> 29; 19990 insn[0] = (insn[0] & ~0x70000) | (tie_t << 16); 19991} 19992 19993static unsigned 19994Field_dsp340050b49a6c_fld3033smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 19995{ 19996 unsigned tie_t = 0; 19997 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 19998 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 19999 return tie_t; 20000} 20001 20002static void 20003Field_dsp340050b49a6c_fld3033smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20004{ 20005 uint32 tie_t; 20006 tie_t = (val << 24) >> 24; 20007 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 20008 tie_t = (val << 22) >> 30; 20009 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20010} 20011 20012static unsigned 20013Field_dsp340050b49a6c_fld3111smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20014{ 20015 unsigned tie_t = 0; 20016 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20017 tie_t = (tie_t << 4) | ((insn[0] << 21) >> 28); 20018 return tie_t; 20019} 20020 20021static void 20022Field_dsp340050b49a6c_fld3111smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20023{ 20024 uint32 tie_t; 20025 tie_t = (val << 28) >> 28; 20026 insn[0] = (insn[0] & ~0x780) | (tie_t << 7); 20027 tie_t = (val << 26) >> 30; 20028 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20029} 20030 20031static unsigned 20032Field_dsp340050b49a6c_fld2056_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20033{ 20034 unsigned tie_t = 0; 20035 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 20036 return tie_t; 20037} 20038 20039static void 20040Field_dsp340050b49a6c_fld2056_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20041{ 20042 uint32 tie_t; 20043 tie_t = (val << 29) >> 29; 20044 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 20045} 20046 20047static unsigned 20048Field_dsp340050b49a6c_fld3016smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20049{ 20050 unsigned tie_t = 0; 20051 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20052 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20053 return tie_t; 20054} 20055 20056static void 20057Field_dsp340050b49a6c_fld3016smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20058{ 20059 uint32 tie_t; 20060 tie_t = (val << 28) >> 28; 20061 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20062 tie_t = (val << 26) >> 30; 20063 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20064} 20065 20066static unsigned 20067Field_dsp340050b49a6c_fld3017smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20068{ 20069 unsigned tie_t = 0; 20070 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20071 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20072 return tie_t; 20073} 20074 20075static void 20076Field_dsp340050b49a6c_fld3017smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20077{ 20078 uint32 tie_t; 20079 tie_t = (val << 28) >> 28; 20080 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20081 tie_t = (val << 26) >> 30; 20082 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20083} 20084 20085static unsigned 20086Field_dsp340050b49a6c_fld3019smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20087{ 20088 unsigned tie_t = 0; 20089 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20090 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20091 return tie_t; 20092} 20093 20094static void 20095Field_dsp340050b49a6c_fld3019smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20096{ 20097 uint32 tie_t; 20098 tie_t = (val << 28) >> 28; 20099 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20100 tie_t = (val << 26) >> 30; 20101 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20102} 20103 20104static unsigned 20105Field_dsp340050b49a6c_fld3018smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20106{ 20107 unsigned tie_t = 0; 20108 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20109 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20110 return tie_t; 20111} 20112 20113static void 20114Field_dsp340050b49a6c_fld3018smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20115{ 20116 uint32 tie_t; 20117 tie_t = (val << 28) >> 28; 20118 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20119 tie_t = (val << 26) >> 30; 20120 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20121} 20122 20123static unsigned 20124Field_dsp340050b49a6c_fld3020smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20125{ 20126 unsigned tie_t = 0; 20127 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20128 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20129 return tie_t; 20130} 20131 20132static void 20133Field_dsp340050b49a6c_fld3020smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20134{ 20135 uint32 tie_t; 20136 tie_t = (val << 28) >> 28; 20137 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20138 tie_t = (val << 26) >> 30; 20139 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20140} 20141 20142static unsigned 20143Field_dsp340050b49a6c_fld3021smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20144{ 20145 unsigned tie_t = 0; 20146 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20147 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20148 return tie_t; 20149} 20150 20151static void 20152Field_dsp340050b49a6c_fld3021smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20153{ 20154 uint32 tie_t; 20155 tie_t = (val << 28) >> 28; 20156 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20157 tie_t = (val << 26) >> 30; 20158 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20159} 20160 20161static unsigned 20162Field_dsp340050b49a6c_fld3022smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20163{ 20164 unsigned tie_t = 0; 20165 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20166 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20167 return tie_t; 20168} 20169 20170static void 20171Field_dsp340050b49a6c_fld3022smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20172{ 20173 uint32 tie_t; 20174 tie_t = (val << 28) >> 28; 20175 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20176 tie_t = (val << 26) >> 30; 20177 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20178} 20179 20180static unsigned 20181Field_dsp340050b49a6c_fld3105smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20182{ 20183 unsigned tie_t = 0; 20184 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20185 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20186 return tie_t; 20187} 20188 20189static void 20190Field_dsp340050b49a6c_fld3105smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20191{ 20192 uint32 tie_t; 20193 tie_t = (val << 28) >> 28; 20194 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20195 tie_t = (val << 26) >> 30; 20196 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20197} 20198 20199static unsigned 20200Field_dsp340050b49a6c_fld3008smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20201{ 20202 unsigned tie_t = 0; 20203 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20204 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20205 return tie_t; 20206} 20207 20208static void 20209Field_dsp340050b49a6c_fld3008smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20210{ 20211 uint32 tie_t; 20212 tie_t = (val << 28) >> 28; 20213 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20214 tie_t = (val << 26) >> 30; 20215 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20216} 20217 20218static unsigned 20219Field_dsp340050b49a6c_fld3009smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20220{ 20221 unsigned tie_t = 0; 20222 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20223 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20224 return tie_t; 20225} 20226 20227static void 20228Field_dsp340050b49a6c_fld3009smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20229{ 20230 uint32 tie_t; 20231 tie_t = (val << 28) >> 28; 20232 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20233 tie_t = (val << 26) >> 30; 20234 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20235} 20236 20237static unsigned 20238Field_dsp340050b49a6c_fld3011smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20239{ 20240 unsigned tie_t = 0; 20241 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20242 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20243 return tie_t; 20244} 20245 20246static void 20247Field_dsp340050b49a6c_fld3011smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20248{ 20249 uint32 tie_t; 20250 tie_t = (val << 28) >> 28; 20251 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20252 tie_t = (val << 26) >> 30; 20253 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20254} 20255 20256static unsigned 20257Field_dsp340050b49a6c_fld3015smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20258{ 20259 unsigned tie_t = 0; 20260 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20261 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20262 return tie_t; 20263} 20264 20265static void 20266Field_dsp340050b49a6c_fld3015smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20267{ 20268 uint32 tie_t; 20269 tie_t = (val << 28) >> 28; 20270 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20271 tie_t = (val << 26) >> 30; 20272 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20273} 20274 20275static unsigned 20276Field_dsp340050b49a6c_fld3010smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20277{ 20278 unsigned tie_t = 0; 20279 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20280 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20281 return tie_t; 20282} 20283 20284static void 20285Field_dsp340050b49a6c_fld3010smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20286{ 20287 uint32 tie_t; 20288 tie_t = (val << 28) >> 28; 20289 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20290 tie_t = (val << 26) >> 30; 20291 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20292} 20293 20294static unsigned 20295Field_dsp340050b49a6c_fld3012smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20296{ 20297 unsigned tie_t = 0; 20298 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20299 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20300 return tie_t; 20301} 20302 20303static void 20304Field_dsp340050b49a6c_fld3012smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20305{ 20306 uint32 tie_t; 20307 tie_t = (val << 28) >> 28; 20308 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20309 tie_t = (val << 26) >> 30; 20310 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20311} 20312 20313static unsigned 20314Field_dsp340050b49a6c_fld3013smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20315{ 20316 unsigned tie_t = 0; 20317 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20318 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20319 return tie_t; 20320} 20321 20322static void 20323Field_dsp340050b49a6c_fld3013smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20324{ 20325 uint32 tie_t; 20326 tie_t = (val << 28) >> 28; 20327 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20328 tie_t = (val << 26) >> 30; 20329 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20330} 20331 20332static unsigned 20333Field_dsp340050b49a6c_fld3014smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20334{ 20335 unsigned tie_t = 0; 20336 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20337 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20338 return tie_t; 20339} 20340 20341static void 20342Field_dsp340050b49a6c_fld3014smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20343{ 20344 uint32 tie_t; 20345 tie_t = (val << 28) >> 28; 20346 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20347 tie_t = (val << 26) >> 30; 20348 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20349} 20350 20351static unsigned 20352Field_dsp340050b49a6c_fld3070_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20353{ 20354 unsigned tie_t = 0; 20355 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 20356 return tie_t; 20357} 20358 20359static void 20360Field_dsp340050b49a6c_fld3070_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20361{ 20362 uint32 tie_t; 20363 tie_t = (val << 22) >> 22; 20364 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 20365} 20366 20367static unsigned 20368Field_dsp340050b49a6c_fld3032smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20369{ 20370 unsigned tie_t = 0; 20371 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20372 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 20373 return tie_t; 20374} 20375 20376static void 20377Field_dsp340050b49a6c_fld3032smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20378{ 20379 uint32 tie_t; 20380 tie_t = (val << 24) >> 24; 20381 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 20382 tie_t = (val << 22) >> 30; 20383 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20384} 20385 20386static unsigned 20387Field_dsp340050b49a6c_fld3084smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20388{ 20389 unsigned tie_t = 0; 20390 tie_t = (tie_t << 1) | ((insn[0] << 12) >> 31); 20391 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20392 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 20393 return tie_t; 20394} 20395 20396static void 20397Field_dsp340050b49a6c_fld3084smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20398{ 20399 uint32 tie_t; 20400 tie_t = (val << 29) >> 29; 20401 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 20402 tie_t = (val << 27) >> 30; 20403 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20404 tie_t = (val << 26) >> 31; 20405 insn[0] = (insn[0] & ~0x80000) | (tie_t << 19); 20406} 20407 20408static unsigned 20409Field_dsp340050b49a6c_fld3817_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20410{ 20411 unsigned tie_t = 0; 20412 tie_t = (tie_t << 3) | ((insn[0] << 13) >> 29); 20413 return tie_t; 20414} 20415 20416static void 20417Field_dsp340050b49a6c_fld3817_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20418{ 20419 uint32 tie_t; 20420 tie_t = (val << 29) >> 29; 20421 insn[0] = (insn[0] & ~0x70000) | (tie_t << 16); 20422} 20423 20424static unsigned 20425Field_dsp340050b49a6c_fld3098smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20426{ 20427 unsigned tie_t = 0; 20428 tie_t = (tie_t << 9) | ((insn[0] << 12) >> 23); 20429 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 20430 return tie_t; 20431} 20432 20433static void 20434Field_dsp340050b49a6c_fld3098smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20435{ 20436 uint32 tie_t; 20437 tie_t = (val << 31) >> 31; 20438 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 20439 tie_t = (val << 22) >> 23; 20440 insn[0] = (insn[0] & ~0xff800) | (tie_t << 11); 20441} 20442 20443static unsigned 20444Field_dsp340050b49a6c_fld3062_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20445{ 20446 unsigned tie_t = 0; 20447 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 20448 return tie_t; 20449} 20450 20451static void 20452Field_dsp340050b49a6c_fld3062_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20453{ 20454 uint32 tie_t; 20455 tie_t = (val << 29) >> 29; 20456 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 20457} 20458 20459static unsigned 20460Field_dsp340050b49a6c_fld2998smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20461{ 20462 unsigned tie_t = 0; 20463 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20464 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20465 return tie_t; 20466} 20467 20468static void 20469Field_dsp340050b49a6c_fld2998smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20470{ 20471 uint32 tie_t; 20472 tie_t = (val << 28) >> 28; 20473 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20474 tie_t = (val << 26) >> 30; 20475 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20476} 20477 20478static unsigned 20479Field_dsp340050b49a6c_fld3048_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20480{ 20481 unsigned tie_t = 0; 20482 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 20483 return tie_t; 20484} 20485 20486static void 20487Field_dsp340050b49a6c_fld3048_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20488{ 20489 uint32 tie_t; 20490 tie_t = (val << 26) >> 26; 20491 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 20492} 20493 20494static unsigned 20495Field_dsp340050b49a6c_fld3000smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20496{ 20497 unsigned tie_t = 0; 20498 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20499 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20500 return tie_t; 20501} 20502 20503static void 20504Field_dsp340050b49a6c_fld3000smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20505{ 20506 uint32 tie_t; 20507 tie_t = (val << 28) >> 28; 20508 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20509 tie_t = (val << 26) >> 30; 20510 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20511} 20512 20513static unsigned 20514Field_dsp340050b49a6c_fld3031smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20515{ 20516 unsigned tie_t = 0; 20517 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20518 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 20519 return tie_t; 20520} 20521 20522static void 20523Field_dsp340050b49a6c_fld3031smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20524{ 20525 uint32 tie_t; 20526 tie_t = (val << 24) >> 24; 20527 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 20528 tie_t = (val << 22) >> 30; 20529 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20530} 20531 20532static unsigned 20533Field_dsp340050b49a6c_fld3001smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20534{ 20535 unsigned tie_t = 0; 20536 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20537 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 20538 return tie_t; 20539} 20540 20541static void 20542Field_dsp340050b49a6c_fld3001smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20543{ 20544 uint32 tie_t; 20545 tie_t = (val << 28) >> 28; 20546 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 20547 tie_t = (val << 26) >> 30; 20548 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20549} 20550 20551static unsigned 20552Field_dsp340050b49a6c_fld3818smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20553{ 20554 unsigned tie_t = 0; 20555 tie_t = (tie_t << 10) | ((insn[0] << 18) >> 22); 20556 return tie_t; 20557} 20558 20559static void 20560Field_dsp340050b49a6c_fld3818smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20561{ 20562 uint32 tie_t; 20563 tie_t = (val << 22) >> 22; 20564 insn[0] = (insn[0] & ~0x3ff0) | (tie_t << 4); 20565} 20566 20567static unsigned 20568Field_dsp340050b49a6c_fld3039smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20569{ 20570 unsigned tie_t = 0; 20571 tie_t = (tie_t << 18) | ((insn[0] << 12) >> 14); 20572 return tie_t; 20573} 20574 20575static void 20576Field_dsp340050b49a6c_fld3039smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20577{ 20578 uint32 tie_t; 20579 tie_t = (val << 14) >> 14; 20580 insn[0] = (insn[0] & ~0xffffc) | (tie_t << 2); 20581} 20582 20583static unsigned 20584Field_dsp340050b49a6c_fld3044smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20585{ 20586 unsigned tie_t = 0; 20587 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 20588 tie_t = (tie_t << 9) | ((insn[0] << 21) >> 23); 20589 return tie_t; 20590} 20591 20592static void 20593Field_dsp340050b49a6c_fld3044smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20594{ 20595 uint32 tie_t; 20596 tie_t = (val << 23) >> 23; 20597 insn[0] = (insn[0] & ~0x7fc) | (tie_t << 2); 20598 tie_t = (val << 19) >> 28; 20599 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 20600} 20601 20602static unsigned 20603Field_dsp340050b49a6c_fld3819smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20604{ 20605 unsigned tie_t = 0; 20606 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 20607 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 20608 return tie_t; 20609} 20610 20611static void 20612Field_dsp340050b49a6c_fld3819smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20613{ 20614 uint32 tie_t; 20615 tie_t = (val << 31) >> 31; 20616 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 20617 tie_t = (val << 27) >> 28; 20618 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 20619} 20620 20621static unsigned 20622Field_dsp340050b49a6c_fld3040smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20623{ 20624 unsigned tie_t = 0; 20625 tie_t = (tie_t << 1) | ((insn[0] << 12) >> 31); 20626 tie_t = (tie_t << 15) | ((insn[0] << 15) >> 17); 20627 return tie_t; 20628} 20629 20630static void 20631Field_dsp340050b49a6c_fld3040smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20632{ 20633 uint32 tie_t; 20634 tie_t = (val << 17) >> 17; 20635 insn[0] = (insn[0] & ~0x1fffc) | (tie_t << 2); 20636 tie_t = (val << 16) >> 31; 20637 insn[0] = (insn[0] & ~0x80000) | (tie_t << 19); 20638} 20639 20640static unsigned 20641Field_dsp340050b49a6c_fld3046smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20642{ 20643 unsigned tie_t = 0; 20644 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20645 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 20646 return tie_t; 20647} 20648 20649static void 20650Field_dsp340050b49a6c_fld3046smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20651{ 20652 uint32 tie_t; 20653 tie_t = (val << 24) >> 24; 20654 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 20655 tie_t = (val << 22) >> 30; 20656 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20657} 20658 20659static unsigned 20660Field_dsp340050b49a6c_fld3051smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20661{ 20662 unsigned tie_t = 0; 20663 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 20664 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 20665 return tie_t; 20666} 20667 20668static void 20669Field_dsp340050b49a6c_fld3051smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20670{ 20671 uint32 tie_t; 20672 tie_t = (val << 24) >> 24; 20673 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 20674 tie_t = (val << 18) >> 26; 20675 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 20676} 20677 20678static unsigned 20679Field_dsp340050b49a6c_fld3053smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20680{ 20681 unsigned tie_t = 0; 20682 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 20683 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 20684 return tie_t; 20685} 20686 20687static void 20688Field_dsp340050b49a6c_fld3053smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20689{ 20690 uint32 tie_t; 20691 tie_t = (val << 24) >> 24; 20692 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 20693 tie_t = (val << 18) >> 26; 20694 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 20695} 20696 20697static unsigned 20698Field_dsp340050b49a6c_fld3054smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20699{ 20700 unsigned tie_t = 0; 20701 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 20702 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 20703 return tie_t; 20704} 20705 20706static void 20707Field_dsp340050b49a6c_fld3054smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20708{ 20709 uint32 tie_t; 20710 tie_t = (val << 24) >> 24; 20711 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 20712 tie_t = (val << 18) >> 26; 20713 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 20714} 20715 20716static unsigned 20717Field_dsp340050b49a6c_fld3055smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20718{ 20719 unsigned tie_t = 0; 20720 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 20721 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 20722 return tie_t; 20723} 20724 20725static void 20726Field_dsp340050b49a6c_fld3055smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20727{ 20728 uint32 tie_t; 20729 tie_t = (val << 24) >> 24; 20730 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 20731 tie_t = (val << 18) >> 26; 20732 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 20733} 20734 20735static unsigned 20736Field_dsp340050b49a6c_fld3058smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20737{ 20738 unsigned tie_t = 0; 20739 tie_t = (tie_t << 1) | ((insn[0] << 12) >> 31); 20740 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 20741 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 20742 return tie_t; 20743} 20744 20745static void 20746Field_dsp340050b49a6c_fld3058smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20747{ 20748 uint32 tie_t; 20749 tie_t = (val << 24) >> 24; 20750 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 20751 tie_t = (val << 20) >> 28; 20752 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 20753 tie_t = (val << 19) >> 31; 20754 insn[0] = (insn[0] & ~0x80000) | (tie_t << 19); 20755} 20756 20757static unsigned 20758Field_dsp340050b49a6c_fld3059smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20759{ 20760 unsigned tie_t = 0; 20761 tie_t = (tie_t << 1) | ((insn[0] << 12) >> 31); 20762 tie_t = (tie_t << 1) | ((insn[0] << 14) >> 31); 20763 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 20764 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 20765 return tie_t; 20766} 20767 20768static void 20769Field_dsp340050b49a6c_fld3059smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20770{ 20771 uint32 tie_t; 20772 tie_t = (val << 24) >> 24; 20773 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 20774 tie_t = (val << 22) >> 30; 20775 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 20776 tie_t = (val << 21) >> 31; 20777 insn[0] = (insn[0] & ~0x20000) | (tie_t << 17); 20778 tie_t = (val << 20) >> 31; 20779 insn[0] = (insn[0] & ~0x80000) | (tie_t << 19); 20780} 20781 20782static unsigned 20783Field_dsp340050b49a6c_fld3821smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20784{ 20785 unsigned tie_t = 0; 20786 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 20787 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 20788 return tie_t; 20789} 20790 20791static void 20792Field_dsp340050b49a6c_fld3821smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20793{ 20794 uint32 tie_t; 20795 tie_t = (val << 31) >> 31; 20796 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 20797 tie_t = (val << 30) >> 31; 20798 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 20799} 20800 20801static unsigned 20802Field_dsp340050b49a6c_fld3065smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20803{ 20804 unsigned tie_t = 0; 20805 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 20806 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 20807 return tie_t; 20808} 20809 20810static void 20811Field_dsp340050b49a6c_fld3065smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20812{ 20813 uint32 tie_t; 20814 tie_t = (val << 29) >> 29; 20815 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 20816 tie_t = (val << 23) >> 26; 20817 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 20818} 20819 20820static unsigned 20821Field_dsp340050b49a6c_fld3066smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20822{ 20823 unsigned tie_t = 0; 20824 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 20825 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 20826 return tie_t; 20827} 20828 20829static void 20830Field_dsp340050b49a6c_fld3066smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20831{ 20832 uint32 tie_t; 20833 tie_t = (val << 29) >> 29; 20834 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 20835 tie_t = (val << 23) >> 26; 20836 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 20837} 20838 20839static unsigned 20840Field_dsp340050b49a6c_fld3067smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20841{ 20842 unsigned tie_t = 0; 20843 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 20844 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 20845 return tie_t; 20846} 20847 20848static void 20849Field_dsp340050b49a6c_fld3067smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20850{ 20851 uint32 tie_t; 20852 tie_t = (val << 29) >> 29; 20853 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 20854 tie_t = (val << 23) >> 26; 20855 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 20856} 20857 20858static unsigned 20859Field_dsp340050b49a6c_fld3080smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20860{ 20861 unsigned tie_t = 0; 20862 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 20863 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 20864 return tie_t; 20865} 20866 20867static void 20868Field_dsp340050b49a6c_fld3080smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20869{ 20870 uint32 tie_t; 20871 tie_t = (val << 29) >> 29; 20872 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 20873 tie_t = (val << 23) >> 26; 20874 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 20875} 20876 20877static unsigned 20878Field_dsp340050b49a6c_fld3069smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20879{ 20880 unsigned tie_t = 0; 20881 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 20882 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 20883 return tie_t; 20884} 20885 20886static void 20887Field_dsp340050b49a6c_fld3069smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20888{ 20889 uint32 tie_t; 20890 tie_t = (val << 29) >> 29; 20891 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 20892 tie_t = (val << 19) >> 22; 20893 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 20894} 20895 20896static unsigned 20897Field_dsp340050b49a6c_fld3071smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20898{ 20899 unsigned tie_t = 0; 20900 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 20901 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 20902 return tie_t; 20903} 20904 20905static void 20906Field_dsp340050b49a6c_fld3071smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20907{ 20908 uint32 tie_t; 20909 tie_t = (val << 29) >> 29; 20910 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 20911 tie_t = (val << 19) >> 22; 20912 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 20913} 20914 20915static unsigned 20916Field_dsp340050b49a6c_fld3072smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20917{ 20918 unsigned tie_t = 0; 20919 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 20920 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 20921 return tie_t; 20922} 20923 20924static void 20925Field_dsp340050b49a6c_fld3072smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20926{ 20927 uint32 tie_t; 20928 tie_t = (val << 29) >> 29; 20929 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 20930 tie_t = (val << 19) >> 22; 20931 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 20932} 20933 20934static unsigned 20935Field_dsp340050b49a6c_fld3074smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20936{ 20937 unsigned tie_t = 0; 20938 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 20939 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 20940 return tie_t; 20941} 20942 20943static void 20944Field_dsp340050b49a6c_fld3074smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20945{ 20946 uint32 tie_t; 20947 tie_t = (val << 29) >> 29; 20948 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 20949 tie_t = (val << 19) >> 22; 20950 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 20951} 20952 20953static unsigned 20954Field_dsp340050b49a6c_fld3073smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20955{ 20956 unsigned tie_t = 0; 20957 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 20958 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 20959 return tie_t; 20960} 20961 20962static void 20963Field_dsp340050b49a6c_fld3073smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20964{ 20965 uint32 tie_t; 20966 tie_t = (val << 29) >> 29; 20967 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 20968 tie_t = (val << 19) >> 22; 20969 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 20970} 20971 20972static unsigned 20973Field_dsp340050b49a6c_fld3075smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20974{ 20975 unsigned tie_t = 0; 20976 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 20977 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 20978 return tie_t; 20979} 20980 20981static void 20982Field_dsp340050b49a6c_fld3075smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 20983{ 20984 uint32 tie_t; 20985 tie_t = (val << 29) >> 29; 20986 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 20987 tie_t = (val << 19) >> 22; 20988 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 20989} 20990 20991static unsigned 20992Field_dsp340050b49a6c_fld3093smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 20993{ 20994 unsigned tie_t = 0; 20995 tie_t = (tie_t << 12) | ((insn[0] << 12) >> 20); 20996 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 20997 return tie_t; 20998} 20999 21000static void 21001Field_dsp340050b49a6c_fld3093smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21002{ 21003 uint32 tie_t; 21004 tie_t = (val << 31) >> 31; 21005 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 21006 tie_t = (val << 19) >> 20; 21007 insn[0] = (insn[0] & ~0xfff00) | (tie_t << 8); 21008} 21009 21010static unsigned 21011Field_dsp340050b49a6c_fld3822smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21012{ 21013 unsigned tie_t = 0; 21014 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 21015 return tie_t; 21016} 21017 21018static void 21019Field_dsp340050b49a6c_fld3822smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21020{ 21021 uint32 tie_t; 21022 tie_t = (val << 31) >> 31; 21023 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 21024} 21025 21026static unsigned 21027Field_dsp340050b49a6c_fld3097smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21028{ 21029 unsigned tie_t = 0; 21030 tie_t = (tie_t << 11) | ((insn[0] << 12) >> 21); 21031 return tie_t; 21032} 21033 21034static void 21035Field_dsp340050b49a6c_fld3097smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21036{ 21037 uint32 tie_t; 21038 tie_t = (val << 21) >> 21; 21039 insn[0] = (insn[0] & ~0xffe00) | (tie_t << 9); 21040} 21041 21042static unsigned 21043Field_dsp340050b49a6c_fld3823smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21044{ 21045 unsigned tie_t = 0; 21046 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 21047 return tie_t; 21048} 21049 21050static void 21051Field_dsp340050b49a6c_fld3823smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21052{ 21053 uint32 tie_t; 21054 tie_t = (val << 29) >> 29; 21055 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 21056} 21057 21058static unsigned 21059Field_dsp340050b49a6c_fld3076smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21060{ 21061 unsigned tie_t = 0; 21062 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 21063 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 21064 return tie_t; 21065} 21066 21067static void 21068Field_dsp340050b49a6c_fld3076smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21069{ 21070 uint32 tie_t; 21071 tie_t = (val << 28) >> 28; 21072 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 21073 tie_t = (val << 18) >> 22; 21074 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 21075} 21076 21077static unsigned 21078Field_dsp340050b49a6c_fld3077smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21079{ 21080 unsigned tie_t = 0; 21081 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 21082 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 21083 return tie_t; 21084} 21085 21086static void 21087Field_dsp340050b49a6c_fld3077smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21088{ 21089 uint32 tie_t; 21090 tie_t = (val << 28) >> 28; 21091 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 21092 tie_t = (val << 18) >> 22; 21093 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 21094} 21095 21096static unsigned 21097Field_dsp340050b49a6c_fld3078smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21098{ 21099 unsigned tie_t = 0; 21100 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 21101 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 21102 return tie_t; 21103} 21104 21105static void 21106Field_dsp340050b49a6c_fld3078smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21107{ 21108 uint32 tie_t; 21109 tie_t = (val << 28) >> 28; 21110 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 21111 tie_t = (val << 18) >> 22; 21112 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 21113} 21114 21115static unsigned 21116Field_dsp340050b49a6c_fld3079smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21117{ 21118 unsigned tie_t = 0; 21119 tie_t = (tie_t << 10) | ((insn[0] << 12) >> 22); 21120 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 21121 return tie_t; 21122} 21123 21124static void 21125Field_dsp340050b49a6c_fld3079smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21126{ 21127 uint32 tie_t; 21128 tie_t = (val << 28) >> 28; 21129 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 21130 tie_t = (val << 18) >> 22; 21131 insn[0] = (insn[0] & ~0xffc00) | (tie_t << 10); 21132} 21133 21134static unsigned 21135Field_dsp340050b49a6c_fld3036smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21136{ 21137 unsigned tie_t = 0; 21138 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21139 tie_t = (tie_t << 9) | ((insn[0] << 21) >> 23); 21140 return tie_t; 21141} 21142 21143static void 21144Field_dsp340050b49a6c_fld3036smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21145{ 21146 uint32 tie_t; 21147 tie_t = (val << 23) >> 23; 21148 insn[0] = (insn[0] & ~0x7fc) | (tie_t << 2); 21149 tie_t = (val << 21) >> 30; 21150 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21151} 21152 21153static unsigned 21154Field_dsp340050b49a6c_fld3068smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21155{ 21156 unsigned tie_t = 0; 21157 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 21158 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 21159 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 21160 return tie_t; 21161} 21162 21163static void 21164Field_dsp340050b49a6c_fld3068smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21165{ 21166 uint32 tie_t; 21167 tie_t = (val << 29) >> 29; 21168 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 21169 tie_t = (val << 28) >> 31; 21170 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 21171 tie_t = (val << 22) >> 26; 21172 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 21173} 21174 21175static unsigned 21176Field_dsp340050b49a6c_fld3081smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21177{ 21178 unsigned tie_t = 0; 21179 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 21180 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 21181 return tie_t; 21182} 21183 21184static void 21185Field_dsp340050b49a6c_fld3081smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21186{ 21187 uint32 tie_t; 21188 tie_t = (val << 29) >> 29; 21189 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 21190 tie_t = (val << 23) >> 26; 21191 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 21192} 21193 21194static unsigned 21195Field_dsp340050b49a6c_fld3082smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21196{ 21197 unsigned tie_t = 0; 21198 tie_t = (tie_t << 3) | ((insn[0] << 12) >> 29); 21199 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21200 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 21201 return tie_t; 21202} 21203 21204static void 21205Field_dsp340050b49a6c_fld3082smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21206{ 21207 uint32 tie_t; 21208 tie_t = (val << 29) >> 29; 21209 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 21210 tie_t = (val << 27) >> 30; 21211 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21212 tie_t = (val << 24) >> 29; 21213 insn[0] = (insn[0] & ~0xe0000) | (tie_t << 17); 21214} 21215 21216static unsigned 21217Field_dsp340050b49a6c_fld3824smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21218{ 21219 unsigned tie_t = 0; 21220 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 21221 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 21222 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 21223 return tie_t; 21224} 21225 21226static void 21227Field_dsp340050b49a6c_fld3824smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21228{ 21229 uint32 tie_t; 21230 tie_t = (val << 31) >> 31; 21231 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 21232 tie_t = (val << 27) >> 28; 21233 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 21234 tie_t = (val << 26) >> 31; 21235 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 21236} 21237 21238static unsigned 21239Field_dsp340050b49a6c_fld3100smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21240{ 21241 unsigned tie_t = 0; 21242 tie_t = (tie_t << 8) | ((insn[0] << 12) >> 24); 21243 return tie_t; 21244} 21245 21246static void 21247Field_dsp340050b49a6c_fld3100smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21248{ 21249 uint32 tie_t; 21250 tie_t = (val << 24) >> 24; 21251 insn[0] = (insn[0] & ~0xff000) | (tie_t << 12); 21252} 21253 21254static unsigned 21255Field_dsp340050b49a6c_fld3825smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21256{ 21257 unsigned tie_t = 0; 21258 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 21259 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21260 return tie_t; 21261} 21262 21263static void 21264Field_dsp340050b49a6c_fld3825smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21265{ 21266 uint32 tie_t; 21267 tie_t = (val << 28) >> 28; 21268 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21269 tie_t = (val << 27) >> 31; 21270 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 21271} 21272 21273static unsigned 21274Field_dsp340050b49a6c_fld3106smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21275{ 21276 unsigned tie_t = 0; 21277 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21278 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21279 return tie_t; 21280} 21281 21282static void 21283Field_dsp340050b49a6c_fld3106smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21284{ 21285 uint32 tie_t; 21286 tie_t = (val << 28) >> 28; 21287 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21288 tie_t = (val << 26) >> 30; 21289 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21290} 21291 21292static unsigned 21293Field_dsp340050b49a6c_fld3099smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21294{ 21295 unsigned tie_t = 0; 21296 tie_t = (tie_t << 9) | ((insn[0] << 12) >> 23); 21297 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 21298 return tie_t; 21299} 21300 21301static void 21302Field_dsp340050b49a6c_fld3099smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21303{ 21304 uint32 tie_t; 21305 tie_t = (val << 31) >> 31; 21306 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 21307 tie_t = (val << 22) >> 23; 21308 insn[0] = (insn[0] & ~0xff800) | (tie_t << 11); 21309} 21310 21311static unsigned 21312Field_dsp340050b49a6c_fld3096smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21313{ 21314 unsigned tie_t = 0; 21315 tie_t = (tie_t << 12) | ((insn[0] << 12) >> 20); 21316 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 21317 return tie_t; 21318} 21319 21320static void 21321Field_dsp340050b49a6c_fld3096smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21322{ 21323 uint32 tie_t; 21324 tie_t = (val << 31) >> 31; 21325 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 21326 tie_t = (val << 19) >> 20; 21327 insn[0] = (insn[0] & ~0xfff00) | (tie_t << 8); 21328} 21329 21330static unsigned 21331Field_dsp340050b49a6c_fld3028smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21332{ 21333 unsigned tie_t = 0; 21334 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21335 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 21336 return tie_t; 21337} 21338 21339static void 21340Field_dsp340050b49a6c_fld3028smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21341{ 21342 uint32 tie_t; 21343 tie_t = (val << 24) >> 24; 21344 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 21345 tie_t = (val << 22) >> 30; 21346 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21347} 21348 21349static unsigned 21350Field_dsp340050b49a6c_fld3087smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21351{ 21352 unsigned tie_t = 0; 21353 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21354 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 21355 return tie_t; 21356} 21357 21358static void 21359Field_dsp340050b49a6c_fld3087smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21360{ 21361 uint32 tie_t; 21362 tie_t = (val << 30) >> 30; 21363 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 21364 tie_t = (val << 28) >> 30; 21365 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21366} 21367 21368static unsigned 21369Field_t_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21370{ 21371 unsigned tie_t = 0; 21372 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21373 return tie_t; 21374} 21375 21376static void 21377Field_t_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21378{ 21379 uint32 tie_t; 21380 tie_t = (val << 28) >> 28; 21381 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21382} 21383 21384static unsigned 21385Field_dsp340050b49a6c_fld2991smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21386{ 21387 unsigned tie_t = 0; 21388 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21389 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21390 return tie_t; 21391} 21392 21393static void 21394Field_dsp340050b49a6c_fld2991smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21395{ 21396 uint32 tie_t; 21397 tie_t = (val << 28) >> 28; 21398 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21399 tie_t = (val << 26) >> 30; 21400 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21401} 21402 21403static unsigned 21404Field_dsp340050b49a6c_fld3101smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21405{ 21406 unsigned tie_t = 0; 21407 tie_t = (tie_t << 3) | ((insn[0] << 12) >> 29); 21408 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21409 return tie_t; 21410} 21411 21412static void 21413Field_dsp340050b49a6c_fld3101smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21414{ 21415 uint32 tie_t; 21416 tie_t = (val << 30) >> 30; 21417 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21418 tie_t = (val << 27) >> 29; 21419 insn[0] = (insn[0] & ~0xe0000) | (tie_t << 17); 21420} 21421 21422static unsigned 21423Field_dsp340050b49a6c_fld3826smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21424{ 21425 unsigned tie_t = 0; 21426 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 21427 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 21428 return tie_t; 21429} 21430 21431static void 21432Field_dsp340050b49a6c_fld3826smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21433{ 21434 uint32 tie_t; 21435 tie_t = (val << 28) >> 28; 21436 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 21437 tie_t = (val << 27) >> 31; 21438 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 21439} 21440 21441static unsigned 21442Field_dsp340050b49a6c_fld2992smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21443{ 21444 unsigned tie_t = 0; 21445 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21446 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21447 return tie_t; 21448} 21449 21450static void 21451Field_dsp340050b49a6c_fld2992smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21452{ 21453 uint32 tie_t; 21454 tie_t = (val << 28) >> 28; 21455 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21456 tie_t = (val << 26) >> 30; 21457 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21458} 21459 21460static unsigned 21461Field_dsp340050b49a6c_fld2993smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21462{ 21463 unsigned tie_t = 0; 21464 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21465 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21466 return tie_t; 21467} 21468 21469static void 21470Field_dsp340050b49a6c_fld2993smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21471{ 21472 uint32 tie_t; 21473 tie_t = (val << 28) >> 28; 21474 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21475 tie_t = (val << 26) >> 30; 21476 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21477} 21478 21479static unsigned 21480Field_dsp340050b49a6c_fld2995smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21481{ 21482 unsigned tie_t = 0; 21483 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21484 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21485 return tie_t; 21486} 21487 21488static void 21489Field_dsp340050b49a6c_fld2995smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21490{ 21491 uint32 tie_t; 21492 tie_t = (val << 28) >> 28; 21493 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21494 tie_t = (val << 26) >> 30; 21495 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21496} 21497 21498static unsigned 21499Field_dsp340050b49a6c_fld3113smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21500{ 21501 unsigned tie_t = 0; 21502 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21503 tie_t = (tie_t << 4) | ((insn[0] << 21) >> 28); 21504 return tie_t; 21505} 21506 21507static void 21508Field_dsp340050b49a6c_fld3113smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21509{ 21510 uint32 tie_t; 21511 tie_t = (val << 28) >> 28; 21512 insn[0] = (insn[0] & ~0x780) | (tie_t << 7); 21513 tie_t = (val << 26) >> 30; 21514 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21515} 21516 21517static unsigned 21518Field_dsp340050b49a6c_fld3827smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21519{ 21520 unsigned tie_t = 0; 21521 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 21522 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 21523 return tie_t; 21524} 21525 21526static void 21527Field_dsp340050b49a6c_fld3827smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21528{ 21529 uint32 tie_t; 21530 tie_t = (val << 31) >> 31; 21531 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 21532 tie_t = (val << 28) >> 29; 21533 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 21534} 21535 21536static unsigned 21537Field_dsp340050b49a6c_fld2999smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21538{ 21539 unsigned tie_t = 0; 21540 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21541 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21542 return tie_t; 21543} 21544 21545static void 21546Field_dsp340050b49a6c_fld2999smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21547{ 21548 uint32 tie_t; 21549 tie_t = (val << 28) >> 28; 21550 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21551 tie_t = (val << 26) >> 30; 21552 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21553} 21554 21555static unsigned 21556Field_dsp340050b49a6c_fld3007smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21557{ 21558 unsigned tie_t = 0; 21559 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21560 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21561 return tie_t; 21562} 21563 21564static void 21565Field_dsp340050b49a6c_fld3007smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21566{ 21567 uint32 tie_t; 21568 tie_t = (val << 28) >> 28; 21569 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21570 tie_t = (val << 26) >> 30; 21571 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21572} 21573 21574static unsigned 21575Field_dsp340050b49a6c_fld3023smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21576{ 21577 unsigned tie_t = 0; 21578 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21579 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 21580 return tie_t; 21581} 21582 21583static void 21584Field_dsp340050b49a6c_fld3023smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21585{ 21586 uint32 tie_t; 21587 tie_t = (val << 28) >> 28; 21588 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 21589 tie_t = (val << 26) >> 30; 21590 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21591} 21592 21593static unsigned 21594Field_dsp340050b49a6c_fld3115smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21595{ 21596 unsigned tie_t = 0; 21597 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21598 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 21599 return tie_t; 21600} 21601 21602static void 21603Field_dsp340050b49a6c_fld3115smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21604{ 21605 uint32 tie_t; 21606 tie_t = (val << 30) >> 30; 21607 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 21608 tie_t = (val << 28) >> 30; 21609 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21610} 21611 21612static unsigned 21613Field_dsp340050b49a6c_fld2029_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21614{ 21615 unsigned tie_t = 0; 21616 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 21617 return tie_t; 21618} 21619 21620static void 21621Field_dsp340050b49a6c_fld2029_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21622{ 21623 uint32 tie_t; 21624 tie_t = (val << 28) >> 28; 21625 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 21626} 21627 21628static unsigned 21629Field_dsp340050b49a6c_fld2994smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21630{ 21631 unsigned tie_t = 0; 21632 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21633 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21634 return tie_t; 21635} 21636 21637static void 21638Field_dsp340050b49a6c_fld2994smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21639{ 21640 uint32 tie_t; 21641 tie_t = (val << 28) >> 28; 21642 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21643 tie_t = (val << 26) >> 30; 21644 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21645} 21646 21647static unsigned 21648Field_dsp340050b49a6c_fld2996smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21649{ 21650 unsigned tie_t = 0; 21651 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21652 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21653 return tie_t; 21654} 21655 21656static void 21657Field_dsp340050b49a6c_fld2996smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21658{ 21659 uint32 tie_t; 21660 tie_t = (val << 28) >> 28; 21661 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21662 tie_t = (val << 26) >> 30; 21663 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21664} 21665 21666static unsigned 21667Field_dsp340050b49a6c_fld3024smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21668{ 21669 unsigned tie_t = 0; 21670 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21671 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 21672 return tie_t; 21673} 21674 21675static void 21676Field_dsp340050b49a6c_fld3024smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21677{ 21678 uint32 tie_t; 21679 tie_t = (val << 28) >> 28; 21680 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 21681 tie_t = (val << 26) >> 30; 21682 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21683} 21684 21685static unsigned 21686Field_dsp340050b49a6c_fld3025smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21687{ 21688 unsigned tie_t = 0; 21689 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21690 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 21691 return tie_t; 21692} 21693 21694static void 21695Field_dsp340050b49a6c_fld3025smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21696{ 21697 uint32 tie_t; 21698 tie_t = (val << 28) >> 28; 21699 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 21700 tie_t = (val << 26) >> 30; 21701 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21702} 21703 21704static unsigned 21705Field_dsp340050b49a6c_fld3027smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21706{ 21707 unsigned tie_t = 0; 21708 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21709 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 21710 return tie_t; 21711} 21712 21713static void 21714Field_dsp340050b49a6c_fld3027smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21715{ 21716 uint32 tie_t; 21717 tie_t = (val << 28) >> 28; 21718 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 21719 tie_t = (val << 26) >> 30; 21720 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21721} 21722 21723static unsigned 21724Field_dsp340050b49a6c_fld3085smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21725{ 21726 unsigned tie_t = 0; 21727 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21728 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 21729 return tie_t; 21730} 21731 21732static void 21733Field_dsp340050b49a6c_fld3085smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21734{ 21735 uint32 tie_t; 21736 tie_t = (val << 30) >> 30; 21737 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 21738 tie_t = (val << 28) >> 30; 21739 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21740} 21741 21742static unsigned 21743Field_dsp340050b49a6c_fld2032_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21744{ 21745 unsigned tie_t = 0; 21746 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 21747 return tie_t; 21748} 21749 21750static void 21751Field_dsp340050b49a6c_fld2032_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21752{ 21753 uint32 tie_t; 21754 tie_t = (val << 30) >> 30; 21755 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 21756} 21757 21758static unsigned 21759Field_dsp340050b49a6c_fld2997smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21760{ 21761 unsigned tie_t = 0; 21762 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21763 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21764 return tie_t; 21765} 21766 21767static void 21768Field_dsp340050b49a6c_fld2997smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21769{ 21770 uint32 tie_t; 21771 tie_t = (val << 28) >> 28; 21772 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21773 tie_t = (val << 26) >> 30; 21774 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21775} 21776 21777static unsigned 21778Field_dsp340050b49a6c_fld3088smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21779{ 21780 unsigned tie_t = 0; 21781 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21782 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 21783 return tie_t; 21784} 21785 21786static void 21787Field_dsp340050b49a6c_fld3088smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21788{ 21789 uint32 tie_t; 21790 tie_t = (val << 31) >> 31; 21791 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 21792 tie_t = (val << 29) >> 30; 21793 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21794} 21795 21796static unsigned 21797Field_dsp340050b49a6c_fld3828smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21798{ 21799 unsigned tie_t = 0; 21800 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 21801 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 21802 return tie_t; 21803} 21804 21805static void 21806Field_dsp340050b49a6c_fld3828smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21807{ 21808 uint32 tie_t; 21809 tie_t = (val << 30) >> 30; 21810 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 21811 tie_t = (val << 29) >> 31; 21812 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 21813} 21814 21815static unsigned 21816Field_dsp340050b49a6c_fld3026smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21817{ 21818 unsigned tie_t = 0; 21819 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21820 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 21821 return tie_t; 21822} 21823 21824static void 21825Field_dsp340050b49a6c_fld3026smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21826{ 21827 uint32 tie_t; 21828 tie_t = (val << 28) >> 28; 21829 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 21830 tie_t = (val << 26) >> 30; 21831 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21832} 21833 21834static unsigned 21835Field_dsp340050b49a6c_fld3003smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21836{ 21837 unsigned tie_t = 0; 21838 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21839 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21840 return tie_t; 21841} 21842 21843static void 21844Field_dsp340050b49a6c_fld3003smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21845{ 21846 uint32 tie_t; 21847 tie_t = (val << 28) >> 28; 21848 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21849 tie_t = (val << 26) >> 30; 21850 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21851} 21852 21853static unsigned 21854Field_dsp340050b49a6c_fld3002smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21855{ 21856 unsigned tie_t = 0; 21857 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21858 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21859 return tie_t; 21860} 21861 21862static void 21863Field_dsp340050b49a6c_fld3002smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21864{ 21865 uint32 tie_t; 21866 tie_t = (val << 28) >> 28; 21867 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21868 tie_t = (val << 26) >> 30; 21869 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21870} 21871 21872static unsigned 21873Field_dsp340050b49a6c_fld3004smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21874{ 21875 unsigned tie_t = 0; 21876 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21877 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21878 return tie_t; 21879} 21880 21881static void 21882Field_dsp340050b49a6c_fld3004smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21883{ 21884 uint32 tie_t; 21885 tie_t = (val << 28) >> 28; 21886 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21887 tie_t = (val << 26) >> 30; 21888 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21889} 21890 21891static unsigned 21892Field_dsp340050b49a6c_fld3005smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21893{ 21894 unsigned tie_t = 0; 21895 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21896 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21897 return tie_t; 21898} 21899 21900static void 21901Field_dsp340050b49a6c_fld3005smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21902{ 21903 uint32 tie_t; 21904 tie_t = (val << 28) >> 28; 21905 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21906 tie_t = (val << 26) >> 30; 21907 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21908} 21909 21910static unsigned 21911Field_dsp340050b49a6c_fld3034smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21912{ 21913 unsigned tie_t = 0; 21914 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21915 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 21916 return tie_t; 21917} 21918 21919static void 21920Field_dsp340050b49a6c_fld3034smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21921{ 21922 uint32 tie_t; 21923 tie_t = (val << 24) >> 24; 21924 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 21925 tie_t = (val << 22) >> 30; 21926 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21927} 21928 21929static unsigned 21930Field_dsp340050b49a6c_fld2049_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21931{ 21932 unsigned tie_t = 0; 21933 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21934 return tie_t; 21935} 21936 21937static void 21938Field_dsp340050b49a6c_fld2049_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21939{ 21940 uint32 tie_t; 21941 tie_t = (val << 30) >> 30; 21942 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21943} 21944 21945static unsigned 21946Field_dsp340050b49a6c_fld3107smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21947{ 21948 unsigned tie_t = 0; 21949 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21950 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21951 return tie_t; 21952} 21953 21954static void 21955Field_dsp340050b49a6c_fld3107smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21956{ 21957 uint32 tie_t; 21958 tie_t = (val << 28) >> 28; 21959 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21960 tie_t = (val << 26) >> 30; 21961 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21962} 21963 21964static unsigned 21965Field_dsp340050b49a6c_fld3109smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21966{ 21967 unsigned tie_t = 0; 21968 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21969 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 21970 return tie_t; 21971} 21972 21973static void 21974Field_dsp340050b49a6c_fld3109smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21975{ 21976 uint32 tie_t; 21977 tie_t = (val << 28) >> 28; 21978 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 21979 tie_t = (val << 26) >> 30; 21980 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 21981} 21982 21983static unsigned 21984Field_dsp340050b49a6c_fld3114smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 21985{ 21986 unsigned tie_t = 0; 21987 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 21988 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 21989 return tie_t; 21990} 21991 21992static void 21993Field_dsp340050b49a6c_fld3114smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 21994{ 21995 uint32 tie_t; 21996 tie_t = (val << 30) >> 30; 21997 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 21998 tie_t = (val << 28) >> 30; 21999 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 22000} 22001 22002static unsigned 22003Field_dsp340050b49a6c_fld3808_Slot_smod_slot2_get (const xtensa_insnbuf insn) 22004{ 22005 unsigned tie_t = 0; 22006 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 22007 return tie_t; 22008} 22009 22010static void 22011Field_dsp340050b49a6c_fld3808_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 22012{ 22013 uint32 tie_t; 22014 tie_t = (val << 30) >> 30; 22015 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 22016} 22017 22018static unsigned 22019Field_dsp340050b49a6c_fld3108smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 22020{ 22021 unsigned tie_t = 0; 22022 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 22023 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 22024 return tie_t; 22025} 22026 22027static void 22028Field_dsp340050b49a6c_fld3108smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 22029{ 22030 uint32 tie_t; 22031 tie_t = (val << 28) >> 28; 22032 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 22033 tie_t = (val << 26) >> 30; 22034 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 22035} 22036 22037static unsigned 22038Field_dsp340050b49a6c_fld3035smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 22039{ 22040 unsigned tie_t = 0; 22041 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 22042 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 22043 return tie_t; 22044} 22045 22046static void 22047Field_dsp340050b49a6c_fld3035smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 22048{ 22049 uint32 tie_t; 22050 tie_t = (val << 24) >> 24; 22051 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 22052 tie_t = (val << 22) >> 30; 22053 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 22054} 22055 22056static unsigned 22057Field_dsp340050b49a6c_fld3110smod_slot2_Slot_smod_slot2_get (const xtensa_insnbuf insn) 22058{ 22059 unsigned tie_t = 0; 22060 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 22061 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 22062 return tie_t; 22063} 22064 22065static void 22066Field_dsp340050b49a6c_fld3110smod_slot2_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 22067{ 22068 uint32 tie_t; 22069 tie_t = (val << 28) >> 28; 22070 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 22071 tie_t = (val << 26) >> 30; 22072 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 22073} 22074 22075static unsigned 22076Field_dsp340050b49a6c_fld3118smod_slot1_Slot_smod_slot1_get (const xtensa_insnbuf insn) 22077{ 22078 unsigned tie_t = 0; 22079 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 22080 return tie_t; 22081} 22082 22083static void 22084Field_dsp340050b49a6c_fld3118smod_slot1_Slot_smod_slot1_set (xtensa_insnbuf insn, uint32 val) 22085{ 22086 uint32 tie_t; 22087 tie_t = (val << 31) >> 31; 22088 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 22089} 22090 22091static unsigned 22092Field_op0_s16_Slot_smod_slot1_get (const xtensa_insnbuf insn) 22093{ 22094 unsigned tie_t = 0; 22095 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 22096 return tie_t; 22097} 22098 22099static void 22100Field_op0_s16_Slot_smod_slot1_set (xtensa_insnbuf insn, uint32 val) 22101{ 22102 uint32 tie_t; 22103 tie_t = (val << 30) >> 30; 22104 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 22105} 22106 22107static unsigned 22108Field_dsp340050b49a6c_fld3829smod_slot1_Slot_smod_slot1_get (const xtensa_insnbuf insn) 22109{ 22110 unsigned tie_t = 0; 22111 tie_t = (tie_t << 6) | ((insn[0] << 16) >> 26); 22112 tie_t = (tie_t << 7) | ((insn[0] << 23) >> 25); 22113 return tie_t; 22114} 22115 22116static void 22117Field_dsp340050b49a6c_fld3829smod_slot1_Slot_smod_slot1_set (xtensa_insnbuf insn, uint32 val) 22118{ 22119 uint32 tie_t; 22120 tie_t = (val << 25) >> 25; 22121 insn[0] = (insn[0] & ~0x1fc) | (tie_t << 2); 22122 tie_t = (val << 19) >> 26; 22123 insn[0] = (insn[0] & ~0xfc00) | (tie_t << 10); 22124} 22125 22126static unsigned 22127Field_dsp340050b49a6c_fld3117smod_slot1_Slot_smod_slot1_get (const xtensa_insnbuf insn) 22128{ 22129 unsigned tie_t = 0; 22130 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 22131 return tie_t; 22132} 22133 22134static void 22135Field_dsp340050b49a6c_fld3117smod_slot1_Slot_smod_slot1_set (xtensa_insnbuf insn, uint32 val) 22136{ 22137 uint32 tie_t; 22138 tie_t = (val << 29) >> 29; 22139 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 22140} 22141 22142static unsigned 22143Field_dsp340050b49a6c_fld2080_Slot_smod_slot1_get (const xtensa_insnbuf insn) 22144{ 22145 unsigned tie_t = 0; 22146 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 22147 return tie_t; 22148} 22149 22150static void 22151Field_dsp340050b49a6c_fld2080_Slot_smod_slot1_set (xtensa_insnbuf insn, uint32 val) 22152{ 22153 uint32 tie_t; 22154 tie_t = (val << 30) >> 30; 22155 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 22156} 22157 22158static unsigned 22159Field_sae_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22160{ 22161 unsigned tie_t = 0; 22162 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22163 return tie_t; 22164} 22165 22166static void 22167Field_sae_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22168{ 22169 uint32 tie_t; 22170 tie_t = (val << 27) >> 27; 22171 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22172} 22173 22174static unsigned 22175Field_op0_s17_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22176{ 22177 unsigned tie_t = 0; 22178 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 22179 return tie_t; 22180} 22181 22182static void 22183Field_op0_s17_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22184{ 22185 uint32 tie_t; 22186 tie_t = (val << 30) >> 30; 22187 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 22188} 22189 22190static unsigned 22191Field_dsp340050b49a6c_fld3120smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22192{ 22193 unsigned tie_t = 0; 22194 tie_t = (tie_t << 7) | ((insn[0] << 13) >> 25); 22195 return tie_t; 22196} 22197 22198static void 22199Field_dsp340050b49a6c_fld3120smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22200{ 22201 uint32 tie_t; 22202 tie_t = (val << 25) >> 25; 22203 insn[0] = (insn[0] & ~0x7f000) | (tie_t << 12); 22204} 22205 22206static unsigned 22207Field_dsp340050b49a6c_fld3122smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22208{ 22209 unsigned tie_t = 0; 22210 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 22211 return tie_t; 22212} 22213 22214static void 22215Field_dsp340050b49a6c_fld3122smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22216{ 22217 uint32 tie_t; 22218 tie_t = (val << 23) >> 23; 22219 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 22220} 22221 22222static unsigned 22223Field_dsp340050b49a6c_fld3121smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22224{ 22225 unsigned tie_t = 0; 22226 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 22227 return tie_t; 22228} 22229 22230static void 22231Field_dsp340050b49a6c_fld3121smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22232{ 22233 uint32 tie_t; 22234 tie_t = (val << 26) >> 26; 22235 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 22236} 22237 22238static unsigned 22239Field_dsp340050b49a6c_fld3131smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22240{ 22241 unsigned tie_t = 0; 22242 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22243 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 22244 return tie_t; 22245} 22246 22247static void 22248Field_dsp340050b49a6c_fld3131smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22249{ 22250 uint32 tie_t; 22251 tie_t = (val << 28) >> 28; 22252 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 22253 tie_t = (val << 23) >> 27; 22254 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22255} 22256 22257static unsigned 22258Field_dsp340050b49a6c_fld3126smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22259{ 22260 unsigned tie_t = 0; 22261 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22262 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 22263 return tie_t; 22264} 22265 22266static void 22267Field_dsp340050b49a6c_fld3126smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22268{ 22269 uint32 tie_t; 22270 tie_t = (val << 28) >> 28; 22271 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 22272 tie_t = (val << 23) >> 27; 22273 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22274} 22275 22276static unsigned 22277Field_dsp340050b49a6c_fld3148smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22278{ 22279 unsigned tie_t = 0; 22280 tie_t = (tie_t << 7) | ((insn[0] << 13) >> 25); 22281 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 22282 return tie_t; 22283} 22284 22285static void 22286Field_dsp340050b49a6c_fld3148smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22287{ 22288 uint32 tie_t; 22289 tie_t = (val << 28) >> 28; 22290 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 22291 tie_t = (val << 21) >> 25; 22292 insn[0] = (insn[0] & ~0x7f000) | (tie_t << 12); 22293} 22294 22295static unsigned 22296Field_imm6_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22297{ 22298 unsigned tie_t = 0; 22299 tie_t = (tie_t << 6) | ((insn[0] << 20) >> 26); 22300 return tie_t; 22301} 22302 22303static void 22304Field_imm6_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22305{ 22306 uint32 tie_t; 22307 tie_t = (val << 26) >> 26; 22308 insn[0] = (insn[0] & ~0xfc0) | (tie_t << 6); 22309} 22310 22311static unsigned 22312Field_dsp340050b49a6c_fld3164smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22313{ 22314 unsigned tie_t = 0; 22315 tie_t = (tie_t << 11) | ((insn[0] << 13) >> 21); 22316 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 22317 return tie_t; 22318} 22319 22320static void 22321Field_dsp340050b49a6c_fld3164smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22322{ 22323 uint32 tie_t; 22324 tie_t = (val << 31) >> 31; 22325 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 22326 tie_t = (val << 20) >> 21; 22327 insn[0] = (insn[0] & ~0x7ff00) | (tie_t << 8); 22328} 22329 22330static unsigned 22331Field_dsp340050b49a6c_fld3832smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22332{ 22333 unsigned tie_t = 0; 22334 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 22335 return tie_t; 22336} 22337 22338static void 22339Field_dsp340050b49a6c_fld3832smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22340{ 22341 uint32 tie_t; 22342 tie_t = (val << 31) >> 31; 22343 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 22344} 22345 22346static unsigned 22347Field_dsp340050b49a6c_fld3160smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22348{ 22349 unsigned tie_t = 0; 22350 tie_t = (tie_t << 13) | ((insn[0] << 13) >> 19); 22351 return tie_t; 22352} 22353 22354static void 22355Field_dsp340050b49a6c_fld3160smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22356{ 22357 uint32 tie_t; 22358 tie_t = (val << 19) >> 19; 22359 insn[0] = (insn[0] & ~0x7ffc0) | (tie_t << 6); 22360} 22361 22362static unsigned 22363Field_dsp340050b49a6c_fld3161smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22364{ 22365 unsigned tie_t = 0; 22366 tie_t = (tie_t << 11) | ((insn[0] << 13) >> 21); 22367 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 22368 return tie_t; 22369} 22370 22371static void 22372Field_dsp340050b49a6c_fld3161smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22373{ 22374 uint32 tie_t; 22375 tie_t = (val << 31) >> 31; 22376 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 22377 tie_t = (val << 20) >> 21; 22378 insn[0] = (insn[0] & ~0x7ff00) | (tie_t << 8); 22379} 22380 22381static unsigned 22382Field_dsp340050b49a6c_fld3159smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22383{ 22384 unsigned tie_t = 0; 22385 tie_t = (tie_t << 12) | ((insn[0] << 13) >> 20); 22386 return tie_t; 22387} 22388 22389static void 22390Field_dsp340050b49a6c_fld3159smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22391{ 22392 uint32 tie_t; 22393 tie_t = (val << 20) >> 20; 22394 insn[0] = (insn[0] & ~0x7ff80) | (tie_t << 7); 22395} 22396 22397static unsigned 22398Field_dsp340050b49a6c_fld3165smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22399{ 22400 unsigned tie_t = 0; 22401 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22402 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 22403 return tie_t; 22404} 22405 22406static void 22407Field_dsp340050b49a6c_fld3165smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22408{ 22409 uint32 tie_t; 22410 tie_t = (val << 28) >> 28; 22411 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 22412 tie_t = (val << 23) >> 27; 22413 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22414} 22415 22416static unsigned 22417Field_dsp340050b49a6c_fld3135smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22418{ 22419 unsigned tie_t = 0; 22420 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22421 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 22422 return tie_t; 22423} 22424 22425static void 22426Field_dsp340050b49a6c_fld3135smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22427{ 22428 uint32 tie_t; 22429 tie_t = (val << 28) >> 28; 22430 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 22431 tie_t = (val << 23) >> 27; 22432 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22433} 22434 22435static unsigned 22436Field_dsp340050b49a6c_fld3133smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22437{ 22438 unsigned tie_t = 0; 22439 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22440 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 22441 return tie_t; 22442} 22443 22444static void 22445Field_dsp340050b49a6c_fld3133smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22446{ 22447 uint32 tie_t; 22448 tie_t = (val << 28) >> 28; 22449 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 22450 tie_t = (val << 23) >> 27; 22451 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22452} 22453 22454static unsigned 22455Field_dsp340050b49a6c_fld3119smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22456{ 22457 unsigned tie_t = 0; 22458 tie_t = (tie_t << 4) | ((insn[0] << 13) >> 28); 22459 return tie_t; 22460} 22461 22462static void 22463Field_dsp340050b49a6c_fld3119smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22464{ 22465 uint32 tie_t; 22466 tie_t = (val << 28) >> 28; 22467 insn[0] = (insn[0] & ~0x78000) | (tie_t << 15); 22468} 22469 22470static unsigned 22471Field_dsp340050b49a6c_fld3155smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22472{ 22473 unsigned tie_t = 0; 22474 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22475 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 22476 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 22477 return tie_t; 22478} 22479 22480static void 22481Field_dsp340050b49a6c_fld3155smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22482{ 22483 uint32 tie_t; 22484 tie_t = (val << 31) >> 31; 22485 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 22486 tie_t = (val << 30) >> 31; 22487 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 22488 tie_t = (val << 25) >> 27; 22489 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22490} 22491 22492static unsigned 22493Field_dsp340050b49a6c_fld3833smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22494{ 22495 unsigned tie_t = 0; 22496 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 22497 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 22498 return tie_t; 22499} 22500 22501static void 22502Field_dsp340050b49a6c_fld3833smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22503{ 22504 uint32 tie_t; 22505 tie_t = (val << 31) >> 31; 22506 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 22507 tie_t = (val << 28) >> 29; 22508 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 22509} 22510 22511static unsigned 22512Field_dsp340050b49a6c_fld3149smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22513{ 22514 unsigned tie_t = 0; 22515 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22516 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 22517 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 22518 return tie_t; 22519} 22520 22521static void 22522Field_dsp340050b49a6c_fld3149smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22523{ 22524 uint32 tie_t; 22525 tie_t = (val << 29) >> 29; 22526 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 22527 tie_t = (val << 28) >> 31; 22528 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 22529 tie_t = (val << 23) >> 27; 22530 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22531} 22532 22533static unsigned 22534Field_dsp340050b49a6c_fld3834_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22535{ 22536 unsigned tie_t = 0; 22537 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 22538 return tie_t; 22539} 22540 22541static void 22542Field_dsp340050b49a6c_fld3834_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22543{ 22544 uint32 tie_t; 22545 tie_t = (val << 29) >> 29; 22546 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 22547} 22548 22549static unsigned 22550Field_dsp340050b49a6c_fld3137smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22551{ 22552 unsigned tie_t = 0; 22553 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 22554 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 22555 return tie_t; 22556} 22557 22558static void 22559Field_dsp340050b49a6c_fld3137smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22560{ 22561 uint32 tie_t; 22562 tie_t = (val << 28) >> 28; 22563 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 22564 tie_t = (val << 19) >> 23; 22565 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 22566} 22567 22568static unsigned 22569Field_dsp340050b49a6c_fld3138smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22570{ 22571 unsigned tie_t = 0; 22572 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 22573 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 22574 return tie_t; 22575} 22576 22577static void 22578Field_dsp340050b49a6c_fld3138smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22579{ 22580 uint32 tie_t; 22581 tie_t = (val << 28) >> 28; 22582 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 22583 tie_t = (val << 19) >> 23; 22584 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 22585} 22586 22587static unsigned 22588Field_dsp340050b49a6c_fld3184smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22589{ 22590 unsigned tie_t = 0; 22591 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22592 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 22593 return tie_t; 22594} 22595 22596static void 22597Field_dsp340050b49a6c_fld3184smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22598{ 22599 uint32 tie_t; 22600 tie_t = (val << 30) >> 30; 22601 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 22602 tie_t = (val << 25) >> 27; 22603 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22604} 22605 22606static unsigned 22607Field_dsp340050b49a6c_fld3836smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22608{ 22609 unsigned tie_t = 0; 22610 tie_t = (tie_t << 6) | ((insn[0] << 24) >> 26); 22611 return tie_t; 22612} 22613 22614static void 22615Field_dsp340050b49a6c_fld3836smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22616{ 22617 uint32 tie_t; 22618 tie_t = (val << 26) >> 26; 22619 insn[0] = (insn[0] & ~0xfc) | (tie_t << 2); 22620} 22621 22622static unsigned 22623Field_dsp340050b49a6c_fld3182smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22624{ 22625 unsigned tie_t = 0; 22626 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22627 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 22628 return tie_t; 22629} 22630 22631static void 22632Field_dsp340050b49a6c_fld3182smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22633{ 22634 uint32 tie_t; 22635 tie_t = (val << 29) >> 29; 22636 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 22637 tie_t = (val << 24) >> 27; 22638 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22639} 22640 22641static unsigned 22642Field_sas_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22643{ 22644 unsigned tie_t = 0; 22645 tie_t = (tie_t << 5) | ((insn[0] << 25) >> 27); 22646 return tie_t; 22647} 22648 22649static void 22650Field_sas_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22651{ 22652 uint32 tie_t; 22653 tie_t = (val << 27) >> 27; 22654 insn[0] = (insn[0] & ~0x7c) | (tie_t << 2); 22655} 22656 22657static unsigned 22658Field_dsp340050b49a6c_fld3153smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22659{ 22660 unsigned tie_t = 0; 22661 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22662 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 22663 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 22664 return tie_t; 22665} 22666 22667static void 22668Field_dsp340050b49a6c_fld3153smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22669{ 22670 uint32 tie_t; 22671 tie_t = (val << 31) >> 31; 22672 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 22673 tie_t = (val << 30) >> 31; 22674 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 22675 tie_t = (val << 25) >> 27; 22676 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22677} 22678 22679static unsigned 22680Field_dsp340050b49a6c_fld3186smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22681{ 22682 unsigned tie_t = 0; 22683 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22684 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 22685 return tie_t; 22686} 22687 22688static void 22689Field_dsp340050b49a6c_fld3186smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22690{ 22691 uint32 tie_t; 22692 tie_t = (val << 31) >> 31; 22693 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 22694 tie_t = (val << 26) >> 27; 22695 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22696} 22697 22698static unsigned 22699Field_dsp340050b49a6c_fld3837smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22700{ 22701 unsigned tie_t = 0; 22702 tie_t = (tie_t << 7) | ((insn[0] << 23) >> 25); 22703 return tie_t; 22704} 22705 22706static void 22707Field_dsp340050b49a6c_fld3837smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22708{ 22709 uint32 tie_t; 22710 tie_t = (val << 25) >> 25; 22711 insn[0] = (insn[0] & ~0x1fc) | (tie_t << 2); 22712} 22713 22714static unsigned 22715Field_dsp340050b49a6c_fld3168smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22716{ 22717 unsigned tie_t = 0; 22718 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22719 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 22720 return tie_t; 22721} 22722 22723static void 22724Field_dsp340050b49a6c_fld3168smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22725{ 22726 uint32 tie_t; 22727 tie_t = (val << 24) >> 24; 22728 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 22729 tie_t = (val << 19) >> 27; 22730 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22731} 22732 22733static unsigned 22734Field_dsp340050b49a6c_fld3171smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22735{ 22736 unsigned tie_t = 0; 22737 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22738 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 22739 return tie_t; 22740} 22741 22742static void 22743Field_dsp340050b49a6c_fld3171smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22744{ 22745 uint32 tie_t; 22746 tie_t = (val << 24) >> 24; 22747 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 22748 tie_t = (val << 19) >> 27; 22749 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22750} 22751 22752static unsigned 22753Field_dsp340050b49a6c_fld3175smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22754{ 22755 unsigned tie_t = 0; 22756 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22757 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 22758 return tie_t; 22759} 22760 22761static void 22762Field_dsp340050b49a6c_fld3175smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22763{ 22764 uint32 tie_t; 22765 tie_t = (val << 24) >> 24; 22766 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 22767 tie_t = (val << 19) >> 27; 22768 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22769} 22770 22771static unsigned 22772Field_dsp340050b49a6c_fld3140smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22773{ 22774 unsigned tie_t = 0; 22775 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 22776 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 22777 return tie_t; 22778} 22779 22780static void 22781Field_dsp340050b49a6c_fld3140smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22782{ 22783 uint32 tie_t; 22784 tie_t = (val << 28) >> 28; 22785 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 22786 tie_t = (val << 19) >> 23; 22787 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 22788} 22789 22790static unsigned 22791Field_dsp340050b49a6c_fld3170smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22792{ 22793 unsigned tie_t = 0; 22794 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22795 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 22796 return tie_t; 22797} 22798 22799static void 22800Field_dsp340050b49a6c_fld3170smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22801{ 22802 uint32 tie_t; 22803 tie_t = (val << 24) >> 24; 22804 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 22805 tie_t = (val << 19) >> 27; 22806 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22807} 22808 22809static unsigned 22810Field_dsp340050b49a6c_fld3152smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22811{ 22812 unsigned tie_t = 0; 22813 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22814 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 22815 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 22816 return tie_t; 22817} 22818 22819static void 22820Field_dsp340050b49a6c_fld3152smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22821{ 22822 uint32 tie_t; 22823 tie_t = (val << 29) >> 29; 22824 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 22825 tie_t = (val << 28) >> 31; 22826 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 22827 tie_t = (val << 23) >> 27; 22828 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22829} 22830 22831static unsigned 22832Field_dsp340050b49a6c_fld3144smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22833{ 22834 unsigned tie_t = 0; 22835 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 22836 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 22837 return tie_t; 22838} 22839 22840static void 22841Field_dsp340050b49a6c_fld3144smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22842{ 22843 uint32 tie_t; 22844 tie_t = (val << 28) >> 28; 22845 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 22846 tie_t = (val << 19) >> 23; 22847 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 22848} 22849 22850static unsigned 22851Field_dsp340050b49a6c_fld3172smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22852{ 22853 unsigned tie_t = 0; 22854 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22855 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 22856 return tie_t; 22857} 22858 22859static void 22860Field_dsp340050b49a6c_fld3172smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22861{ 22862 uint32 tie_t; 22863 tie_t = (val << 24) >> 24; 22864 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 22865 tie_t = (val << 19) >> 27; 22866 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22867} 22868 22869static unsigned 22870Field_dsp340050b49a6c_fld3173smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22871{ 22872 unsigned tie_t = 0; 22873 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22874 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 22875 return tie_t; 22876} 22877 22878static void 22879Field_dsp340050b49a6c_fld3173smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22880{ 22881 uint32 tie_t; 22882 tie_t = (val << 24) >> 24; 22883 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 22884 tie_t = (val << 19) >> 27; 22885 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22886} 22887 22888static unsigned 22889Field_dsp340050b49a6c_fld3174smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22890{ 22891 unsigned tie_t = 0; 22892 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22893 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 22894 return tie_t; 22895} 22896 22897static void 22898Field_dsp340050b49a6c_fld3174smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22899{ 22900 uint32 tie_t; 22901 tie_t = (val << 24) >> 24; 22902 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 22903 tie_t = (val << 19) >> 27; 22904 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22905} 22906 22907static unsigned 22908Field_dsp340050b49a6c_fld3188smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22909{ 22910 unsigned tie_t = 0; 22911 tie_t = (tie_t << 3) | ((insn[0] << 13) >> 29); 22912 return tie_t; 22913} 22914 22915static void 22916Field_dsp340050b49a6c_fld3188smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22917{ 22918 uint32 tie_t; 22919 tie_t = (val << 29) >> 29; 22920 insn[0] = (insn[0] & ~0x70000) | (tie_t << 16); 22921} 22922 22923static unsigned 22924Field_dsp340050b49a6c_fld3838smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22925{ 22926 unsigned tie_t = 0; 22927 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 22928 tie_t = (tie_t << 5) | ((insn[0] << 22) >> 27); 22929 return tie_t; 22930} 22931 22932static void 22933Field_dsp340050b49a6c_fld3838smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22934{ 22935 uint32 tie_t; 22936 tie_t = (val << 27) >> 27; 22937 insn[0] = (insn[0] & ~0x3e0) | (tie_t << 5); 22938 tie_t = (val << 25) >> 30; 22939 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 22940} 22941 22942static unsigned 22943Field_dsp340050b49a6c_fld3180smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22944{ 22945 unsigned tie_t = 0; 22946 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22947 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 22948 return tie_t; 22949} 22950 22951static void 22952Field_dsp340050b49a6c_fld3180smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22953{ 22954 uint32 tie_t; 22955 tie_t = (val << 24) >> 24; 22956 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 22957 tie_t = (val << 19) >> 27; 22958 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22959} 22960 22961static unsigned 22962Field_dsp340050b49a6c_fld3166smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22963{ 22964 unsigned tie_t = 0; 22965 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22966 tie_t = (tie_t << 7) | ((insn[0] << 22) >> 25); 22967 return tie_t; 22968} 22969 22970static void 22971Field_dsp340050b49a6c_fld3166smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22972{ 22973 uint32 tie_t; 22974 tie_t = (val << 25) >> 25; 22975 insn[0] = (insn[0] & ~0x3f8) | (tie_t << 3); 22976 tie_t = (val << 20) >> 27; 22977 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22978} 22979 22980static unsigned 22981Field_dsp340050b49a6c_fld3181smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 22982{ 22983 unsigned tie_t = 0; 22984 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 22985 tie_t = (tie_t << 7) | ((insn[0] << 22) >> 25); 22986 return tie_t; 22987} 22988 22989static void 22990Field_dsp340050b49a6c_fld3181smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 22991{ 22992 uint32 tie_t; 22993 tie_t = (val << 25) >> 25; 22994 insn[0] = (insn[0] & ~0x3f8) | (tie_t << 3); 22995 tie_t = (val << 20) >> 27; 22996 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 22997} 22998 22999static unsigned 23000Field_s8_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23001{ 23002 unsigned tie_t = 0; 23003 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 23004 return tie_t; 23005} 23006 23007static void 23008Field_s8_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23009{ 23010 uint32 tie_t; 23011 tie_t = (val << 31) >> 31; 23012 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 23013} 23014 23015static unsigned 23016Field_dsp340050b49a6c_fld3136smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23017{ 23018 unsigned tie_t = 0; 23019 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 23020 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 23021 return tie_t; 23022} 23023 23024static void 23025Field_dsp340050b49a6c_fld3136smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23026{ 23027 uint32 tie_t; 23028 tie_t = (val << 28) >> 28; 23029 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 23030 tie_t = (val << 19) >> 23; 23031 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 23032} 23033 23034static unsigned 23035Field_dsp340050b49a6c_fld3123smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23036{ 23037 unsigned tie_t = 0; 23038 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 23039 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 23040 return tie_t; 23041} 23042 23043static void 23044Field_dsp340050b49a6c_fld3123smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23045{ 23046 uint32 tie_t; 23047 tie_t = (val << 30) >> 30; 23048 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 23049 tie_t = (val << 25) >> 27; 23050 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 23051} 23052 23053static unsigned 23054Field_dsp340050b49a6c_fld3134smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23055{ 23056 unsigned tie_t = 0; 23057 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 23058 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 23059 return tie_t; 23060} 23061 23062static void 23063Field_dsp340050b49a6c_fld3134smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23064{ 23065 uint32 tie_t; 23066 tie_t = (val << 30) >> 30; 23067 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 23068 tie_t = (val << 25) >> 27; 23069 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 23070} 23071 23072static unsigned 23073Field_dsp340050b49a6c_fld3125smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23074{ 23075 unsigned tie_t = 0; 23076 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 23077 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 23078 return tie_t; 23079} 23080 23081static void 23082Field_dsp340050b49a6c_fld3125smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23083{ 23084 uint32 tie_t; 23085 tie_t = (val << 30) >> 30; 23086 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 23087 tie_t = (val << 25) >> 27; 23088 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 23089} 23090 23091static unsigned 23092Field_dsp340050b49a6c_fld3127smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23093{ 23094 unsigned tie_t = 0; 23095 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 23096 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 23097 return tie_t; 23098} 23099 23100static void 23101Field_dsp340050b49a6c_fld3127smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23102{ 23103 uint32 tie_t; 23104 tie_t = (val << 28) >> 28; 23105 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 23106 tie_t = (val << 23) >> 27; 23107 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 23108} 23109 23110static unsigned 23111Field_dsp340050b49a6c_fld3128smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23112{ 23113 unsigned tie_t = 0; 23114 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 23115 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 23116 return tie_t; 23117} 23118 23119static void 23120Field_dsp340050b49a6c_fld3128smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23121{ 23122 uint32 tie_t; 23123 tie_t = (val << 28) >> 28; 23124 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 23125 tie_t = (val << 23) >> 27; 23126 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 23127} 23128 23129static unsigned 23130Field_dsp340050b49a6c_fld3130smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23131{ 23132 unsigned tie_t = 0; 23133 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 23134 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 23135 return tie_t; 23136} 23137 23138static void 23139Field_dsp340050b49a6c_fld3130smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23140{ 23141 uint32 tie_t; 23142 tie_t = (val << 28) >> 28; 23143 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 23144 tie_t = (val << 23) >> 27; 23145 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 23146} 23147 23148static unsigned 23149Field_dsp340050b49a6c_fld3129smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23150{ 23151 unsigned tie_t = 0; 23152 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 23153 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 23154 return tie_t; 23155} 23156 23157static void 23158Field_dsp340050b49a6c_fld3129smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23159{ 23160 uint32 tie_t; 23161 tie_t = (val << 28) >> 28; 23162 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 23163 tie_t = (val << 23) >> 27; 23164 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 23165} 23166 23167static unsigned 23168Field_dsp340050b49a6c_fld3132smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23169{ 23170 unsigned tie_t = 0; 23171 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 23172 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 23173 return tie_t; 23174} 23175 23176static void 23177Field_dsp340050b49a6c_fld3132smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23178{ 23179 uint32 tie_t; 23180 tie_t = (val << 28) >> 28; 23181 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 23182 tie_t = (val << 23) >> 27; 23183 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 23184} 23185 23186static unsigned 23187Field_dsp340050b49a6c_fld3139smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23188{ 23189 unsigned tie_t = 0; 23190 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 23191 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 23192 return tie_t; 23193} 23194 23195static void 23196Field_dsp340050b49a6c_fld3139smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23197{ 23198 uint32 tie_t; 23199 tie_t = (val << 28) >> 28; 23200 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 23201 tie_t = (val << 19) >> 23; 23202 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 23203} 23204 23205static unsigned 23206Field_dsp340050b49a6c_fld3141smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23207{ 23208 unsigned tie_t = 0; 23209 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 23210 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 23211 return tie_t; 23212} 23213 23214static void 23215Field_dsp340050b49a6c_fld3141smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23216{ 23217 uint32 tie_t; 23218 tie_t = (val << 28) >> 28; 23219 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 23220 tie_t = (val << 19) >> 23; 23221 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 23222} 23223 23224static unsigned 23225Field_dsp340050b49a6c_fld3142smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23226{ 23227 unsigned tie_t = 0; 23228 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 23229 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 23230 return tie_t; 23231} 23232 23233static void 23234Field_dsp340050b49a6c_fld3142smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23235{ 23236 uint32 tie_t; 23237 tie_t = (val << 28) >> 28; 23238 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 23239 tie_t = (val << 19) >> 23; 23240 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 23241} 23242 23243static unsigned 23244Field_dsp340050b49a6c_fld3143smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23245{ 23246 unsigned tie_t = 0; 23247 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 23248 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 23249 return tie_t; 23250} 23251 23252static void 23253Field_dsp340050b49a6c_fld3143smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23254{ 23255 uint32 tie_t; 23256 tie_t = (val << 28) >> 28; 23257 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 23258 tie_t = (val << 19) >> 23; 23259 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 23260} 23261 23262static unsigned 23263Field_dsp340050b49a6c_fld3145smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23264{ 23265 unsigned tie_t = 0; 23266 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 23267 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 23268 return tie_t; 23269} 23270 23271static void 23272Field_dsp340050b49a6c_fld3145smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23273{ 23274 uint32 tie_t; 23275 tie_t = (val << 28) >> 28; 23276 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 23277 tie_t = (val << 19) >> 23; 23278 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 23279} 23280 23281static unsigned 23282Field_dsp340050b49a6c_fld3146smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23283{ 23284 unsigned tie_t = 0; 23285 tie_t = (tie_t << 8) | ((insn[0] << 13) >> 24); 23286 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 23287 return tie_t; 23288} 23289 23290static void 23291Field_dsp340050b49a6c_fld3146smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23292{ 23293 uint32 tie_t; 23294 tie_t = (val << 28) >> 28; 23295 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 23296 tie_t = (val << 20) >> 24; 23297 insn[0] = (insn[0] & ~0x7f800) | (tie_t << 11); 23298} 23299 23300static unsigned 23301Field_dsp340050b49a6c_fld3150_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23302{ 23303 unsigned tie_t = 0; 23304 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 23305 return tie_t; 23306} 23307 23308static void 23309Field_dsp340050b49a6c_fld3150_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23310{ 23311 uint32 tie_t; 23312 tie_t = (val << 31) >> 31; 23313 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 23314} 23315 23316static unsigned 23317Field_dsp340050b49a6c_fld3156smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23318{ 23319 unsigned tie_t = 0; 23320 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 23321 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 23322 return tie_t; 23323} 23324 23325static void 23326Field_dsp340050b49a6c_fld3156smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23327{ 23328 uint32 tie_t; 23329 tie_t = (val << 30) >> 30; 23330 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 23331 tie_t = (val << 24) >> 26; 23332 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 23333} 23334 23335static unsigned 23336Field_dsp340050b49a6c_fld3157smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23337{ 23338 unsigned tie_t = 0; 23339 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 23340 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 23341 return tie_t; 23342} 23343 23344static void 23345Field_dsp340050b49a6c_fld3157smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23346{ 23347 uint32 tie_t; 23348 tie_t = (val << 30) >> 30; 23349 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 23350 tie_t = (val << 24) >> 26; 23351 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 23352} 23353 23354static unsigned 23355Field_dsp340050b49a6c_fld3158smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23356{ 23357 unsigned tie_t = 0; 23358 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 23359 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 23360 return tie_t; 23361} 23362 23363static void 23364Field_dsp340050b49a6c_fld3158smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23365{ 23366 uint32 tie_t; 23367 tie_t = (val << 30) >> 30; 23368 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 23369 tie_t = (val << 24) >> 26; 23370 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 23371} 23372 23373static unsigned 23374Field_dsp340050b49a6c_fld2049_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23375{ 23376 unsigned tie_t = 0; 23377 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 23378 return tie_t; 23379} 23380 23381static void 23382Field_dsp340050b49a6c_fld2049_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23383{ 23384 uint32 tie_t; 23385 tie_t = (val << 30) >> 30; 23386 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 23387} 23388 23389static unsigned 23390Field_dsp340050b49a6c_fld3176smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23391{ 23392 unsigned tie_t = 0; 23393 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 23394 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 23395 return tie_t; 23396} 23397 23398static void 23399Field_dsp340050b49a6c_fld3176smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23400{ 23401 uint32 tie_t; 23402 tie_t = (val << 24) >> 24; 23403 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 23404 tie_t = (val << 19) >> 27; 23405 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 23406} 23407 23408static unsigned 23409Field_dsp340050b49a6c_fld3177smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23410{ 23411 unsigned tie_t = 0; 23412 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 23413 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 23414 return tie_t; 23415} 23416 23417static void 23418Field_dsp340050b49a6c_fld3177smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23419{ 23420 uint32 tie_t; 23421 tie_t = (val << 24) >> 24; 23422 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 23423 tie_t = (val << 19) >> 27; 23424 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 23425} 23426 23427static unsigned 23428Field_dsp340050b49a6c_fld3179smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23429{ 23430 unsigned tie_t = 0; 23431 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 23432 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 23433 return tie_t; 23434} 23435 23436static void 23437Field_dsp340050b49a6c_fld3179smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23438{ 23439 uint32 tie_t; 23440 tie_t = (val << 24) >> 24; 23441 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 23442 tie_t = (val << 19) >> 27; 23443 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 23444} 23445 23446static unsigned 23447Field_dsp340050b49a6c_fld3178smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23448{ 23449 unsigned tie_t = 0; 23450 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 23451 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 23452 return tie_t; 23453} 23454 23455static void 23456Field_dsp340050b49a6c_fld3178smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23457{ 23458 uint32 tie_t; 23459 tie_t = (val << 24) >> 24; 23460 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 23461 tie_t = (val << 19) >> 27; 23462 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 23463} 23464 23465static unsigned 23466Field_dsp340050b49a6c_fld3841smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23467{ 23468 unsigned tie_t = 0; 23469 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 23470 tie_t = (tie_t << 5) | ((insn[0] << 22) >> 27); 23471 return tie_t; 23472} 23473 23474static void 23475Field_dsp340050b49a6c_fld3841smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23476{ 23477 uint32 tie_t; 23478 tie_t = (val << 27) >> 27; 23479 insn[0] = (insn[0] & ~0x3e0) | (tie_t << 5); 23480 tie_t = (val << 26) >> 31; 23481 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 23482} 23483 23484static unsigned 23485Field_dsp340050b49a6c_fld3842smod_slot0_Slot_smod_slot0_get (const xtensa_insnbuf insn) 23486{ 23487 unsigned tie_t = 0; 23488 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 23489 return tie_t; 23490} 23491 23492static void 23493Field_dsp340050b49a6c_fld3842smod_slot0_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 23494{ 23495 uint32 tie_t; 23496 tie_t = (val << 31) >> 31; 23497 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 23498} 23499 23500static unsigned 23501Field_dsp340050b49a6c_fld3208llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23502{ 23503 unsigned tie_t = 0; 23504 tie_t = (tie_t << 5) | ((insn[0] << 14) >> 27); 23505 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 23506 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 23507 return tie_t; 23508} 23509 23510static void 23511Field_dsp340050b49a6c_fld3208llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23512{ 23513 uint32 tie_t; 23514 tie_t = (val << 24) >> 24; 23515 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 23516 tie_t = (val << 23) >> 31; 23517 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 23518 tie_t = (val << 18) >> 27; 23519 insn[0] = (insn[0] & ~0x3e000) | (tie_t << 13); 23520} 23521 23522static unsigned 23523Field_op0_s18_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23524{ 23525 unsigned tie_t = 0; 23526 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 23527 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 23528 return tie_t; 23529} 23530 23531static void 23532Field_op0_s18_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23533{ 23534 uint32 tie_t; 23535 tie_t = (val << 30) >> 30; 23536 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 23537 tie_t = (val << 29) >> 31; 23538 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 23539} 23540 23541static unsigned 23542Field_dsp340050b49a6c_fld3843llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23543{ 23544 unsigned tie_t = 0; 23545 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 23546 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 23547 return tie_t; 23548} 23549 23550static void 23551Field_dsp340050b49a6c_fld3843llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23552{ 23553 uint32 tie_t; 23554 tie_t = (val << 31) >> 31; 23555 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 23556 tie_t = (val << 30) >> 31; 23557 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 23558} 23559 23560static unsigned 23561Field_dsp340050b49a6c_fld3193llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23562{ 23563 unsigned tie_t = 0; 23564 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 23565 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 23566 return tie_t; 23567} 23568 23569static void 23570Field_dsp340050b49a6c_fld3193llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23571{ 23572 uint32 tie_t; 23573 tie_t = (val << 24) >> 24; 23574 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 23575 tie_t = (val << 20) >> 28; 23576 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 23577} 23578 23579static unsigned 23580Field_dsp340050b49a6c_fld3194llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23581{ 23582 unsigned tie_t = 0; 23583 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 23584 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 23585 return tie_t; 23586} 23587 23588static void 23589Field_dsp340050b49a6c_fld3194llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23590{ 23591 uint32 tie_t; 23592 tie_t = (val << 24) >> 24; 23593 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 23594 tie_t = (val << 20) >> 28; 23595 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 23596} 23597 23598static unsigned 23599Field_dsp340050b49a6c_fld3196llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23600{ 23601 unsigned tie_t = 0; 23602 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 23603 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 23604 return tie_t; 23605} 23606 23607static void 23608Field_dsp340050b49a6c_fld3196llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23609{ 23610 uint32 tie_t; 23611 tie_t = (val << 24) >> 24; 23612 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 23613 tie_t = (val << 20) >> 28; 23614 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 23615} 23616 23617static unsigned 23618Field_dsp340050b49a6c_fld3200llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23619{ 23620 unsigned tie_t = 0; 23621 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 23622 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 23623 return tie_t; 23624} 23625 23626static void 23627Field_dsp340050b49a6c_fld3200llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23628{ 23629 uint32 tie_t; 23630 tie_t = (val << 24) >> 24; 23631 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 23632 tie_t = (val << 20) >> 28; 23633 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 23634} 23635 23636static unsigned 23637Field_dsp340050b49a6c_fld3213llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23638{ 23639 unsigned tie_t = 0; 23640 tie_t = (tie_t << 1) | ((insn[0] << 14) >> 31); 23641 tie_t = (tie_t << 7) | ((insn[0] << 22) >> 25); 23642 return tie_t; 23643} 23644 23645static void 23646Field_dsp340050b49a6c_fld3213llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23647{ 23648 uint32 tie_t; 23649 tie_t = (val << 25) >> 25; 23650 insn[0] = (insn[0] & ~0x3f8) | (tie_t << 3); 23651 tie_t = (val << 24) >> 31; 23652 insn[0] = (insn[0] & ~0x20000) | (tie_t << 17); 23653} 23654 23655static unsigned 23656Field_dsp340050b49a6c_fld3845llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23657{ 23658 unsigned tie_t = 0; 23659 tie_t = (tie_t << 3) | ((insn[0] << 15) >> 29); 23660 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 23661 return tie_t; 23662} 23663 23664static void 23665Field_dsp340050b49a6c_fld3845llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23666{ 23667 uint32 tie_t; 23668 tie_t = (val << 31) >> 31; 23669 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 23670 tie_t = (val << 28) >> 29; 23671 insn[0] = (insn[0] & ~0x1c000) | (tie_t << 14); 23672} 23673 23674static unsigned 23675Field_dsp340050b49a6c_fld3195llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23676{ 23677 unsigned tie_t = 0; 23678 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 23679 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 23680 return tie_t; 23681} 23682 23683static void 23684Field_dsp340050b49a6c_fld3195llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23685{ 23686 uint32 tie_t; 23687 tie_t = (val << 24) >> 24; 23688 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 23689 tie_t = (val << 20) >> 28; 23690 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 23691} 23692 23693static unsigned 23694Field_dsp340050b49a6c_fld3206_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23695{ 23696 unsigned tie_t = 0; 23697 tie_t = (tie_t << 10) | ((insn[0] << 20) >> 22); 23698 return tie_t; 23699} 23700 23701static void 23702Field_dsp340050b49a6c_fld3206_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23703{ 23704 uint32 tie_t; 23705 tie_t = (val << 22) >> 22; 23706 insn[0] = (insn[0] & ~0xffc) | (tie_t << 2); 23707} 23708 23709static unsigned 23710Field_dsp340050b49a6c_fld3225_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23711{ 23712 unsigned tie_t = 0; 23713 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 23714 return tie_t; 23715} 23716 23717static void 23718Field_dsp340050b49a6c_fld3225_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23719{ 23720 uint32 tie_t; 23721 tie_t = (val << 30) >> 30; 23722 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 23723} 23724 23725static unsigned 23726Field_dsp340050b49a6c_fld3205_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23727{ 23728 unsigned tie_t = 0; 23729 tie_t = (tie_t << 5) | ((insn[0] << 14) >> 27); 23730 return tie_t; 23731} 23732 23733static void 23734Field_dsp340050b49a6c_fld3205_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23735{ 23736 uint32 tie_t; 23737 tie_t = (val << 27) >> 27; 23738 insn[0] = (insn[0] & ~0x3e000) | (tie_t << 13); 23739} 23740 23741static unsigned 23742Field_dsp340050b49a6c_fld3847llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23743{ 23744 unsigned tie_t = 0; 23745 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 23746 return tie_t; 23747} 23748 23749static void 23750Field_dsp340050b49a6c_fld3847llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23751{ 23752 uint32 tie_t; 23753 tie_t = (val << 29) >> 29; 23754 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 23755} 23756 23757static unsigned 23758Field_dsp340050b49a6c_fld3212_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23759{ 23760 unsigned tie_t = 0; 23761 tie_t = (tie_t << 7) | ((insn[0] << 22) >> 25); 23762 return tie_t; 23763} 23764 23765static void 23766Field_dsp340050b49a6c_fld3212_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23767{ 23768 uint32 tie_t; 23769 tie_t = (val << 25) >> 25; 23770 insn[0] = (insn[0] & ~0x3f8) | (tie_t << 3); 23771} 23772 23773static unsigned 23774Field_dsp340050b49a6c_fld3848llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23775{ 23776 unsigned tie_t = 0; 23777 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 23778 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 23779 return tie_t; 23780} 23781 23782static void 23783Field_dsp340050b49a6c_fld3848llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23784{ 23785 uint32 tie_t; 23786 tie_t = (val << 31) >> 31; 23787 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 23788 tie_t = (val << 27) >> 28; 23789 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 23790} 23791 23792static unsigned 23793Field_dsp340050b49a6c_fld3216llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23794{ 23795 unsigned tie_t = 0; 23796 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 23797 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 23798 return tie_t; 23799} 23800 23801static void 23802Field_dsp340050b49a6c_fld3216llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23803{ 23804 uint32 tie_t; 23805 tie_t = (val << 29) >> 29; 23806 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 23807 tie_t = (val << 26) >> 29; 23808 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 23809} 23810 23811static unsigned 23812Field_dsp340050b49a6c_fld3849llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23813{ 23814 unsigned tie_t = 0; 23815 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 23816 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 23817 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 23818 return tie_t; 23819} 23820 23821static void 23822Field_dsp340050b49a6c_fld3849llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23823{ 23824 uint32 tie_t; 23825 tie_t = (val << 31) >> 31; 23826 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 23827 tie_t = (val << 30) >> 31; 23828 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 23829 tie_t = (val << 26) >> 28; 23830 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 23831} 23832 23833static unsigned 23834Field_dsp340050b49a6c_fld3215llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23835{ 23836 unsigned tie_t = 0; 23837 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 23838 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 23839 return tie_t; 23840} 23841 23842static void 23843Field_dsp340050b49a6c_fld3215llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23844{ 23845 uint32 tie_t; 23846 tie_t = (val << 24) >> 24; 23847 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 23848 tie_t = (val << 23) >> 31; 23849 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 23850} 23851 23852static unsigned 23853Field_dsp340050b49a6c_fld3850llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23854{ 23855 unsigned tie_t = 0; 23856 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 23857 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 23858 return tie_t; 23859} 23860 23861static void 23862Field_dsp340050b49a6c_fld3850llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23863{ 23864 uint32 tie_t; 23865 tie_t = (val << 31) >> 31; 23866 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 23867 tie_t = (val << 29) >> 30; 23868 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 23869} 23870 23871static unsigned 23872Field_dsp340050b49a6c_fld3234llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23873{ 23874 unsigned tie_t = 0; 23875 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 23876 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 23877 return tie_t; 23878} 23879 23880static void 23881Field_dsp340050b49a6c_fld3234llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23882{ 23883 uint32 tie_t; 23884 tie_t = (val << 28) >> 28; 23885 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 23886 tie_t = (val << 24) >> 28; 23887 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 23888} 23889 23890static unsigned 23891Field_dsp340050b49a6c_fld3232llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23892{ 23893 unsigned tie_t = 0; 23894 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 23895 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 23896 return tie_t; 23897} 23898 23899static void 23900Field_dsp340050b49a6c_fld3232llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23901{ 23902 uint32 tie_t; 23903 tie_t = (val << 30) >> 30; 23904 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 23905 tie_t = (val << 26) >> 28; 23906 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 23907} 23908 23909static unsigned 23910Field_dsp340050b49a6c_fld3237llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23911{ 23912 unsigned tie_t = 0; 23913 tie_t = (tie_t << 7) | ((insn[0] << 14) >> 25); 23914 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 23915 return tie_t; 23916} 23917 23918static void 23919Field_dsp340050b49a6c_fld3237llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23920{ 23921 uint32 tie_t; 23922 tie_t = (val << 28) >> 28; 23923 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 23924 tie_t = (val << 21) >> 25; 23925 insn[0] = (insn[0] & ~0x3f800) | (tie_t << 11); 23926} 23927 23928static unsigned 23929Field_dsp340050b49a6c_fld2074_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23930{ 23931 unsigned tie_t = 0; 23932 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 23933 return tie_t; 23934} 23935 23936static void 23937Field_dsp340050b49a6c_fld2074_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23938{ 23939 uint32 tie_t; 23940 tie_t = (val << 31) >> 31; 23941 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 23942} 23943 23944static unsigned 23945Field_dsp340050b49a6c_fld3192llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23946{ 23947 unsigned tie_t = 0; 23948 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 23949 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 23950 return tie_t; 23951} 23952 23953static void 23954Field_dsp340050b49a6c_fld3192llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23955{ 23956 uint32 tie_t; 23957 tie_t = (val << 24) >> 24; 23958 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 23959 tie_t = (val << 20) >> 28; 23960 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 23961} 23962 23963static unsigned 23964Field_dsp340050b49a6c_fld2046_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23965{ 23966 unsigned tie_t = 0; 23967 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 23968 return tie_t; 23969} 23970 23971static void 23972Field_dsp340050b49a6c_fld2046_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23973{ 23974 uint32 tie_t; 23975 tie_t = (val << 28) >> 28; 23976 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 23977} 23978 23979static unsigned 23980Field_dsp340050b49a6c_fld3230_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23981{ 23982 unsigned tie_t = 0; 23983 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 23984 return tie_t; 23985} 23986 23987static void 23988Field_dsp340050b49a6c_fld3230_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 23989{ 23990 uint32 tie_t; 23991 tie_t = (val << 30) >> 30; 23992 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 23993} 23994 23995static unsigned 23996Field_dsp340050b49a6c_fld3191llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 23997{ 23998 unsigned tie_t = 0; 23999 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 24000 return tie_t; 24001} 24002 24003static void 24004Field_dsp340050b49a6c_fld3191llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24005{ 24006 uint32 tie_t; 24007 tie_t = (val << 24) >> 24; 24008 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 24009} 24010 24011static unsigned 24012Field_dsp340050b49a6c_fld3243llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24013{ 24014 unsigned tie_t = 0; 24015 tie_t = (tie_t << 8) | ((insn[0] << 14) >> 24); 24016 return tie_t; 24017} 24018 24019static void 24020Field_dsp340050b49a6c_fld3243llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24021{ 24022 uint32 tie_t; 24023 tie_t = (val << 24) >> 24; 24024 insn[0] = (insn[0] & ~0x3fc00) | (tie_t << 10); 24025} 24026 24027static unsigned 24028Field_t_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24029{ 24030 unsigned tie_t = 0; 24031 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 24032 return tie_t; 24033} 24034 24035static void 24036Field_t_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24037{ 24038 uint32 tie_t; 24039 tie_t = (val << 28) >> 28; 24040 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 24041} 24042 24043static unsigned 24044Field_dsp340050b49a6c_fld3218llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24045{ 24046 unsigned tie_t = 0; 24047 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 24048 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 24049 return tie_t; 24050} 24051 24052static void 24053Field_dsp340050b49a6c_fld3218llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24054{ 24055 uint32 tie_t; 24056 tie_t = (val << 29) >> 29; 24057 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 24058 tie_t = (val << 28) >> 31; 24059 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 24060} 24061 24062static unsigned 24063Field_dsp340050b49a6c_fld3851llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24064{ 24065 unsigned tie_t = 0; 24066 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 24067 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 24068 return tie_t; 24069} 24070 24071static void 24072Field_dsp340050b49a6c_fld3851llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24073{ 24074 uint32 tie_t; 24075 tie_t = (val << 31) >> 31; 24076 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 24077 tie_t = (val << 28) >> 29; 24078 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 24079} 24080 24081static unsigned 24082Field_dsp340050b49a6c_fld3244llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24083{ 24084 unsigned tie_t = 0; 24085 tie_t = (tie_t << 2) | ((insn[0] << 14) >> 30); 24086 return tie_t; 24087} 24088 24089static void 24090Field_dsp340050b49a6c_fld3244llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24091{ 24092 uint32 tie_t; 24093 tie_t = (val << 30) >> 30; 24094 insn[0] = (insn[0] & ~0x30000) | (tie_t << 16); 24095} 24096 24097static unsigned 24098Field_dsp340050b49a6c_fld3853llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24099{ 24100 unsigned tie_t = 0; 24101 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 24102 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 24103 return tie_t; 24104} 24105 24106static void 24107Field_dsp340050b49a6c_fld3853llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24108{ 24109 uint32 tie_t; 24110 tie_t = (val << 29) >> 29; 24111 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 24112 tie_t = (val << 27) >> 30; 24113 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 24114} 24115 24116static unsigned 24117Field_dsp340050b49a6c_fld3242llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24118{ 24119 unsigned tie_t = 0; 24120 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 24121 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 24122 return tie_t; 24123} 24124 24125static void 24126Field_dsp340050b49a6c_fld3242llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24127{ 24128 uint32 tie_t; 24129 tie_t = (val << 31) >> 31; 24130 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 24131 tie_t = (val << 27) >> 28; 24132 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 24133} 24134 24135static unsigned 24136Field_dsp340050b49a6c_fld3855llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24137{ 24138 unsigned tie_t = 0; 24139 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 24140 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 24141 return tie_t; 24142} 24143 24144static void 24145Field_dsp340050b49a6c_fld3855llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24146{ 24147 uint32 tie_t; 24148 tie_t = (val << 29) >> 29; 24149 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 24150 tie_t = (val << 26) >> 29; 24151 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 24152} 24153 24154static unsigned 24155Field_dsp340050b49a6c_fld3231llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24156{ 24157 unsigned tie_t = 0; 24158 tie_t = (tie_t << 1) | ((insn[0] << 23) >> 31); 24159 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 24160 return tie_t; 24161} 24162 24163static void 24164Field_dsp340050b49a6c_fld3231llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24165{ 24166 uint32 tie_t; 24167 tie_t = (val << 30) >> 30; 24168 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 24169 tie_t = (val << 29) >> 31; 24170 insn[0] = (insn[0] & ~0x100) | (tie_t << 8); 24171} 24172 24173static unsigned 24174Field_dsp340050b49a6c_fld3856llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24175{ 24176 unsigned tie_t = 0; 24177 tie_t = (tie_t << 5) | ((insn[0] << 18) >> 27); 24178 return tie_t; 24179} 24180 24181static void 24182Field_dsp340050b49a6c_fld3856llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24183{ 24184 uint32 tie_t; 24185 tie_t = (val << 27) >> 27; 24186 insn[0] = (insn[0] & ~0x3e00) | (tie_t << 9); 24187} 24188 24189static unsigned 24190Field_dsp340050b49a6c_fld3203llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24191{ 24192 unsigned tie_t = 0; 24193 tie_t = (tie_t << 16) | ((insn[0] << 14) >> 16); 24194 return tie_t; 24195} 24196 24197static void 24198Field_dsp340050b49a6c_fld3203llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24199{ 24200 uint32 tie_t; 24201 tie_t = (val << 16) >> 16; 24202 insn[0] = (insn[0] & ~0x3fffc) | (tie_t << 2); 24203} 24204 24205static unsigned 24206Field_dsp340050b49a6c_fld3204llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24207{ 24208 unsigned tie_t = 0; 24209 tie_t = (tie_t << 5) | ((insn[0] << 14) >> 27); 24210 tie_t = (tie_t << 10) | ((insn[0] << 20) >> 22); 24211 return tie_t; 24212} 24213 24214static void 24215Field_dsp340050b49a6c_fld3204llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24216{ 24217 uint32 tie_t; 24218 tie_t = (val << 22) >> 22; 24219 insn[0] = (insn[0] & ~0xffc) | (tie_t << 2); 24220 tie_t = (val << 17) >> 27; 24221 insn[0] = (insn[0] & ~0x3e000) | (tie_t << 13); 24222} 24223 24224static unsigned 24225Field_dsp340050b49a6c_fld3844_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24226{ 24227 unsigned tie_t = 0; 24228 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 24229 return tie_t; 24230} 24231 24232static void 24233Field_dsp340050b49a6c_fld3844_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24234{ 24235 uint32 tie_t; 24236 tie_t = (val << 31) >> 31; 24237 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 24238} 24239 24240static unsigned 24241Field_dsp340050b49a6c_fld3207llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24242{ 24243 unsigned tie_t = 0; 24244 tie_t = (tie_t << 5) | ((insn[0] << 14) >> 27); 24245 tie_t = (tie_t << 10) | ((insn[0] << 20) >> 22); 24246 return tie_t; 24247} 24248 24249static void 24250Field_dsp340050b49a6c_fld3207llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24251{ 24252 uint32 tie_t; 24253 tie_t = (val << 22) >> 22; 24254 insn[0] = (insn[0] & ~0xffc) | (tie_t << 2); 24255 tie_t = (val << 17) >> 27; 24256 insn[0] = (insn[0] & ~0x3e000) | (tie_t << 13); 24257} 24258 24259static unsigned 24260Field_dsp340050b49a6c_fld3197llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24261{ 24262 unsigned tie_t = 0; 24263 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 24264 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 24265 return tie_t; 24266} 24267 24268static void 24269Field_dsp340050b49a6c_fld3197llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24270{ 24271 uint32 tie_t; 24272 tie_t = (val << 24) >> 24; 24273 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 24274 tie_t = (val << 20) >> 28; 24275 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 24276} 24277 24278static unsigned 24279Field_dsp340050b49a6c_fld3198llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24280{ 24281 unsigned tie_t = 0; 24282 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 24283 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 24284 return tie_t; 24285} 24286 24287static void 24288Field_dsp340050b49a6c_fld3198llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24289{ 24290 uint32 tie_t; 24291 tie_t = (val << 24) >> 24; 24292 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 24293 tie_t = (val << 20) >> 28; 24294 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 24295} 24296 24297static unsigned 24298Field_dsp340050b49a6c_fld3199llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24299{ 24300 unsigned tie_t = 0; 24301 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 24302 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 24303 return tie_t; 24304} 24305 24306static void 24307Field_dsp340050b49a6c_fld3199llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24308{ 24309 uint32 tie_t; 24310 tie_t = (val << 24) >> 24; 24311 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 24312 tie_t = (val << 20) >> 28; 24313 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 24314} 24315 24316static unsigned 24317Field_dsp340050b49a6c_fld3201llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24318{ 24319 unsigned tie_t = 0; 24320 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 24321 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 24322 return tie_t; 24323} 24324 24325static void 24326Field_dsp340050b49a6c_fld3201llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24327{ 24328 uint32 tie_t; 24329 tie_t = (val << 24) >> 24; 24330 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 24331 tie_t = (val << 20) >> 28; 24332 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 24333} 24334 24335static unsigned 24336Field_dsp340050b49a6c_fld3202llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24337{ 24338 unsigned tie_t = 0; 24339 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 24340 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 24341 return tie_t; 24342} 24343 24344static void 24345Field_dsp340050b49a6c_fld3202llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24346{ 24347 uint32 tie_t; 24348 tie_t = (val << 24) >> 24; 24349 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 24350 tie_t = (val << 20) >> 28; 24351 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 24352} 24353 24354static unsigned 24355Field_dsp340050b49a6c_fld3210llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24356{ 24357 unsigned tie_t = 0; 24358 tie_t = (tie_t << 3) | ((insn[0] << 14) >> 29); 24359 tie_t = (tie_t << 7) | ((insn[0] << 22) >> 25); 24360 return tie_t; 24361} 24362 24363static void 24364Field_dsp340050b49a6c_fld3210llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24365{ 24366 uint32 tie_t; 24367 tie_t = (val << 25) >> 25; 24368 insn[0] = (insn[0] & ~0x3f8) | (tie_t << 3); 24369 tie_t = (val << 22) >> 29; 24370 insn[0] = (insn[0] & ~0x38000) | (tie_t << 15); 24371} 24372 24373static unsigned 24374Field_dsp340050b49a6c_fld3857llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24375{ 24376 unsigned tie_t = 0; 24377 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 24378 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 24379 return tie_t; 24380} 24381 24382static void 24383Field_dsp340050b49a6c_fld3857llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24384{ 24385 uint32 tie_t; 24386 tie_t = (val << 31) >> 31; 24387 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 24388 tie_t = (val << 30) >> 31; 24389 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 24390} 24391 24392static unsigned 24393Field_dsp340050b49a6c_fld3217_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24394{ 24395 unsigned tie_t = 0; 24396 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 24397 return tie_t; 24398} 24399 24400static void 24401Field_dsp340050b49a6c_fld3217_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24402{ 24403 uint32 tie_t; 24404 tie_t = (val << 29) >> 29; 24405 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 24406} 24407 24408static unsigned 24409Field_dsp340050b49a6c_fld3859llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24410{ 24411 unsigned tie_t = 0; 24412 tie_t = (tie_t << 8) | ((insn[0] << 14) >> 24); 24413 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 24414 return tie_t; 24415} 24416 24417static void 24418Field_dsp340050b49a6c_fld3859llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24419{ 24420 uint32 tie_t; 24421 tie_t = (val << 31) >> 31; 24422 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 24423 tie_t = (val << 23) >> 24; 24424 insn[0] = (insn[0] & ~0x3fc00) | (tie_t << 10); 24425} 24426 24427static unsigned 24428Field_dsp340050b49a6c_fld3221llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24429{ 24430 unsigned tie_t = 0; 24431 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 24432 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 24433 return tie_t; 24434} 24435 24436static void 24437Field_dsp340050b49a6c_fld3221llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24438{ 24439 uint32 tie_t; 24440 tie_t = (val << 28) >> 28; 24441 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 24442 tie_t = (val << 24) >> 28; 24443 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 24444} 24445 24446static unsigned 24447Field_dsp340050b49a6c_fld3222llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24448{ 24449 unsigned tie_t = 0; 24450 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 24451 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 24452 return tie_t; 24453} 24454 24455static void 24456Field_dsp340050b49a6c_fld3222llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24457{ 24458 uint32 tie_t; 24459 tie_t = (val << 28) >> 28; 24460 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 24461 tie_t = (val << 25) >> 29; 24462 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 24463} 24464 24465static unsigned 24466Field_dsp340050b49a6c_fld3860llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24467{ 24468 unsigned tie_t = 0; 24469 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 24470 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 24471 return tie_t; 24472} 24473 24474static void 24475Field_dsp340050b49a6c_fld3860llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24476{ 24477 uint32 tie_t; 24478 tie_t = (val << 31) >> 31; 24479 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 24480 tie_t = (val << 27) >> 28; 24481 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 24482} 24483 24484static unsigned 24485Field_dsp340050b49a6c_fld3224llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24486{ 24487 unsigned tie_t = 0; 24488 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 24489 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 24490 return tie_t; 24491} 24492 24493static void 24494Field_dsp340050b49a6c_fld3224llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24495{ 24496 uint32 tie_t; 24497 tie_t = (val << 28) >> 28; 24498 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 24499 tie_t = (val << 26) >> 30; 24500 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 24501} 24502 24503static unsigned 24504Field_dsp340050b49a6c_fld3861llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24505{ 24506 unsigned tie_t = 0; 24507 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 24508 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 24509 return tie_t; 24510} 24511 24512static void 24513Field_dsp340050b49a6c_fld3861llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24514{ 24515 uint32 tie_t; 24516 tie_t = (val << 30) >> 30; 24517 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 24518 tie_t = (val << 26) >> 28; 24519 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 24520} 24521 24522static unsigned 24523Field_dsp340050b49a6c_fld3220llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24524{ 24525 unsigned tie_t = 0; 24526 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 24527 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 24528 return tie_t; 24529} 24530 24531static void 24532Field_dsp340050b49a6c_fld3220llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24533{ 24534 uint32 tie_t; 24535 tie_t = (val << 28) >> 28; 24536 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 24537 tie_t = (val << 24) >> 28; 24538 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 24539} 24540 24541static unsigned 24542Field_dsp340050b49a6c_fld3246_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24543{ 24544 unsigned tie_t = 0; 24545 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 24546 return tie_t; 24547} 24548 24549static void 24550Field_dsp340050b49a6c_fld3246_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24551{ 24552 uint32 tie_t; 24553 tie_t = (val << 31) >> 31; 24554 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 24555} 24556 24557static unsigned 24558Field_dsp340050b49a6c_fld3214_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24559{ 24560 unsigned tie_t = 0; 24561 tie_t = (tie_t << 1) | ((insn[0] << 14) >> 31); 24562 return tie_t; 24563} 24564 24565static void 24566Field_dsp340050b49a6c_fld3214_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24567{ 24568 uint32 tie_t; 24569 tie_t = (val << 31) >> 31; 24570 insn[0] = (insn[0] & ~0x20000) | (tie_t << 17); 24571} 24572 24573static unsigned 24574Field_dsp340050b49a6c_fld3863llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24575{ 24576 unsigned tie_t = 0; 24577 tie_t = (tie_t << 6) | ((insn[0] << 15) >> 26); 24578 return tie_t; 24579} 24580 24581static void 24582Field_dsp340050b49a6c_fld3863llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24583{ 24584 uint32 tie_t; 24585 tie_t = (val << 26) >> 26; 24586 insn[0] = (insn[0] & ~0x1f800) | (tie_t << 11); 24587} 24588 24589static unsigned 24590Field_dsp340050b49a6c_fld3226llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24591{ 24592 unsigned tie_t = 0; 24593 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 24594 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 24595 return tie_t; 24596} 24597 24598static void 24599Field_dsp340050b49a6c_fld3226llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24600{ 24601 uint32 tie_t; 24602 tie_t = (val << 28) >> 28; 24603 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 24604 tie_t = (val << 27) >> 31; 24605 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 24606} 24607 24608static unsigned 24609Field_dsp340050b49a6c_fld3864llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24610{ 24611 unsigned tie_t = 0; 24612 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 24613 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 24614 return tie_t; 24615} 24616 24617static void 24618Field_dsp340050b49a6c_fld3864llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24619{ 24620 uint32 tie_t; 24621 tie_t = (val << 29) >> 29; 24622 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 24623 tie_t = (val << 25) >> 28; 24624 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 24625} 24626 24627static unsigned 24628Field_dsp340050b49a6c_fld3235llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24629{ 24630 unsigned tie_t = 0; 24631 tie_t = (tie_t << 7) | ((insn[0] << 14) >> 25); 24632 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 24633 return tie_t; 24634} 24635 24636static void 24637Field_dsp340050b49a6c_fld3235llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24638{ 24639 uint32 tie_t; 24640 tie_t = (val << 28) >> 28; 24641 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 24642 tie_t = (val << 21) >> 25; 24643 insn[0] = (insn[0] & ~0x3f800) | (tie_t << 11); 24644} 24645 24646static unsigned 24647Field_dsp340050b49a6c_fld3238llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24648{ 24649 unsigned tie_t = 0; 24650 tie_t = (tie_t << 6) | ((insn[0] << 14) >> 26); 24651 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 24652 return tie_t; 24653} 24654 24655static void 24656Field_dsp340050b49a6c_fld3238llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24657{ 24658 uint32 tie_t; 24659 tie_t = (val << 28) >> 28; 24660 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 24661 tie_t = (val << 22) >> 26; 24662 insn[0] = (insn[0] & ~0x3f000) | (tie_t << 12); 24663} 24664 24665static unsigned 24666Field_dsp340050b49a6c_fld3862_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24667{ 24668 unsigned tie_t = 0; 24669 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 24670 return tie_t; 24671} 24672 24673static void 24674Field_dsp340050b49a6c_fld3862_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24675{ 24676 uint32 tie_t; 24677 tie_t = (val << 30) >> 30; 24678 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 24679} 24680 24681static unsigned 24682Field_dsp340050b49a6c_fld3241llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24683{ 24684 unsigned tie_t = 0; 24685 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 24686 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 24687 return tie_t; 24688} 24689 24690static void 24691Field_dsp340050b49a6c_fld3241llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24692{ 24693 uint32 tie_t; 24694 tie_t = (val << 29) >> 29; 24695 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 24696 tie_t = (val << 25) >> 28; 24697 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 24698} 24699 24700static unsigned 24701Field_dsp340050b49a6c_fld3865llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24702{ 24703 unsigned tie_t = 0; 24704 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 24705 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 24706 return tie_t; 24707} 24708 24709static void 24710Field_dsp340050b49a6c_fld3865llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24711{ 24712 uint32 tie_t; 24713 tie_t = (val << 31) >> 31; 24714 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 24715 tie_t = (val << 28) >> 29; 24716 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 24717} 24718 24719static unsigned 24720Field_dsp340050b49a6c_fld3236_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24721{ 24722 unsigned tie_t = 0; 24723 tie_t = (tie_t << 7) | ((insn[0] << 14) >> 25); 24724 return tie_t; 24725} 24726 24727static void 24728Field_dsp340050b49a6c_fld3236_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24729{ 24730 uint32 tie_t; 24731 tie_t = (val << 25) >> 25; 24732 insn[0] = (insn[0] & ~0x3f800) | (tie_t << 11); 24733} 24734 24735static unsigned 24736Field_dsp340050b49a6c_fld3240llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24737{ 24738 unsigned tie_t = 0; 24739 tie_t = (tie_t << 5) | ((insn[0] << 14) >> 27); 24740 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 24741 return tie_t; 24742} 24743 24744static void 24745Field_dsp340050b49a6c_fld3240llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24746{ 24747 uint32 tie_t; 24748 tie_t = (val << 28) >> 28; 24749 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 24750 tie_t = (val << 23) >> 27; 24751 insn[0] = (insn[0] & ~0x3e000) | (tie_t << 13); 24752} 24753 24754static unsigned 24755Field_dsp340050b49a6c_fld3228llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24756{ 24757 unsigned tie_t = 0; 24758 tie_t = (tie_t << 1) | ((insn[0] << 23) >> 31); 24759 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 24760 return tie_t; 24761} 24762 24763static void 24764Field_dsp340050b49a6c_fld3228llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24765{ 24766 uint32 tie_t; 24767 tie_t = (val << 30) >> 30; 24768 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 24769 tie_t = (val << 29) >> 31; 24770 insn[0] = (insn[0] & ~0x100) | (tie_t << 8); 24771} 24772 24773static unsigned 24774Field_dsp340050b49a6c_fld3866llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24775{ 24776 unsigned tie_t = 0; 24777 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 24778 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 24779 return tie_t; 24780} 24781 24782static void 24783Field_dsp340050b49a6c_fld3866llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24784{ 24785 uint32 tie_t; 24786 tie_t = (val << 30) >> 30; 24787 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 24788 tie_t = (val << 29) >> 31; 24789 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 24790} 24791 24792static unsigned 24793Field_dsp340050b49a6c_fld3247llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24794{ 24795 unsigned tie_t = 0; 24796 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 24797 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 24798 return tie_t; 24799} 24800 24801static void 24802Field_dsp340050b49a6c_fld3247llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24803{ 24804 uint32 tie_t; 24805 tie_t = (val << 31) >> 31; 24806 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 24807 tie_t = (val << 29) >> 30; 24808 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 24809} 24810 24811static unsigned 24812Field_dsp340050b49a6c_fld3867llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24813{ 24814 unsigned tie_t = 0; 24815 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 24816 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 24817 return tie_t; 24818} 24819 24820static void 24821Field_dsp340050b49a6c_fld3867llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24822{ 24823 uint32 tie_t; 24824 tie_t = (val << 31) >> 31; 24825 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 24826 tie_t = (val << 27) >> 28; 24827 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 24828} 24829 24830static unsigned 24831Field_s_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24832{ 24833 unsigned tie_t = 0; 24834 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 24835 return tie_t; 24836} 24837 24838static void 24839Field_s_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24840{ 24841 uint32 tie_t; 24842 tie_t = (val << 28) >> 28; 24843 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 24844} 24845 24846static unsigned 24847Field_dsp340050b49a6c_fld3233_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24848{ 24849 unsigned tie_t = 0; 24850 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 24851 return tie_t; 24852} 24853 24854static void 24855Field_dsp340050b49a6c_fld3233_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24856{ 24857 uint32 tie_t; 24858 tie_t = (val << 30) >> 30; 24859 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 24860} 24861 24862static unsigned 24863Field_dsp340050b49a6c_fld2029_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24864{ 24865 unsigned tie_t = 0; 24866 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 24867 return tie_t; 24868} 24869 24870static void 24871Field_dsp340050b49a6c_fld2029_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24872{ 24873 uint32 tie_t; 24874 tie_t = (val << 28) >> 28; 24875 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 24876} 24877 24878static unsigned 24879Field_dsp340050b49a6c_fld3245llr_slot2_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24880{ 24881 unsigned tie_t = 0; 24882 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 24883 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 24884 return tie_t; 24885} 24886 24887static void 24888Field_dsp340050b49a6c_fld3245llr_slot2_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24889{ 24890 uint32 tie_t; 24891 tie_t = (val << 31) >> 31; 24892 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 24893 tie_t = (val << 29) >> 30; 24894 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 24895} 24896 24897static unsigned 24898Field_dsp340050b49a6c_fld3868_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24899{ 24900 unsigned tie_t = 0; 24901 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 24902 return tie_t; 24903} 24904 24905static void 24906Field_dsp340050b49a6c_fld3868_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24907{ 24908 uint32 tie_t; 24909 tie_t = (val << 31) >> 31; 24910 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 24911} 24912 24913static unsigned 24914Field_dsp340050b49a6c_fld2049_Slot_llr_slot2_get (const xtensa_insnbuf insn) 24915{ 24916 unsigned tie_t = 0; 24917 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 24918 return tie_t; 24919} 24920 24921static void 24922Field_dsp340050b49a6c_fld2049_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 24923{ 24924 uint32 tie_t; 24925 tie_t = (val << 30) >> 30; 24926 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 24927} 24928 24929static unsigned 24930Field_dsp340050b49a6c_fld3250llr_slot1_Slot_llr_slot1_get (const xtensa_insnbuf insn) 24931{ 24932 unsigned tie_t = 0; 24933 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 24934 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 24935 return tie_t; 24936} 24937 24938static void 24939Field_dsp340050b49a6c_fld3250llr_slot1_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 24940{ 24941 uint32 tie_t; 24942 tie_t = (val << 31) >> 31; 24943 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 24944 tie_t = (val << 28) >> 29; 24945 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 24946} 24947 24948static unsigned 24949Field_op0_s19_Slot_llr_slot1_get (const xtensa_insnbuf insn) 24950{ 24951 unsigned tie_t = 0; 24952 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 24953 return tie_t; 24954} 24955 24956static void 24957Field_op0_s19_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 24958{ 24959 uint32 tie_t; 24960 tie_t = (val << 30) >> 30; 24961 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 24962} 24963 24964static unsigned 24965Field_dsp340050b49a6c_fld3869llr_slot1_Slot_llr_slot1_get (const xtensa_insnbuf insn) 24966{ 24967 unsigned tie_t = 0; 24968 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 24969 tie_t = (tie_t << 2) | ((insn[0] << 19) >> 30); 24970 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 24971 return tie_t; 24972} 24973 24974static void 24975Field_dsp340050b49a6c_fld3869llr_slot1_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 24976{ 24977 uint32 tie_t; 24978 tie_t = (val << 24) >> 24; 24979 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 24980 tie_t = (val << 22) >> 30; 24981 insn[0] = (insn[0] & ~0x1800) | (tie_t << 11); 24982 tie_t = (val << 18) >> 28; 24983 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 24984} 24985 24986static unsigned 24987Field_dsp340050b49a6c_fld3254llr_slot1_Slot_llr_slot1_get (const xtensa_insnbuf insn) 24988{ 24989 unsigned tie_t = 0; 24990 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 24991 return tie_t; 24992} 24993 24994static void 24995Field_dsp340050b49a6c_fld3254llr_slot1_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 24996{ 24997 uint32 tie_t; 24998 tie_t = (val << 31) >> 31; 24999 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 25000} 25001 25002static unsigned 25003Field_dsp340050b49a6c_fld3872llr_slot1_Slot_llr_slot1_get (const xtensa_insnbuf insn) 25004{ 25005 unsigned tie_t = 0; 25006 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 25007 tie_t = (tie_t << 2) | ((insn[0] << 17) >> 30); 25008 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 25009 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 25010 return tie_t; 25011} 25012 25013static void 25014Field_dsp340050b49a6c_fld3872llr_slot1_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 25015{ 25016 uint32 tie_t; 25017 tie_t = (val << 28) >> 28; 25018 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 25019 tie_t = (val << 27) >> 31; 25020 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 25021 tie_t = (val << 25) >> 30; 25022 insn[0] = (insn[0] & ~0x6000) | (tie_t << 13); 25023 tie_t = (val << 21) >> 28; 25024 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 25025} 25026 25027static unsigned 25028Field_dsp340050b49a6c_fld3252llr_slot1_Slot_llr_slot1_get (const xtensa_insnbuf insn) 25029{ 25030 unsigned tie_t = 0; 25031 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 25032 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 25033 return tie_t; 25034} 25035 25036static void 25037Field_dsp340050b49a6c_fld3252llr_slot1_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 25038{ 25039 uint32 tie_t; 25040 tie_t = (val << 31) >> 31; 25041 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 25042 tie_t = (val << 28) >> 29; 25043 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 25044} 25045 25046static unsigned 25047Field_dsp340050b49a6c_fld3875llr_slot1_Slot_llr_slot1_get (const xtensa_insnbuf insn) 25048{ 25049 unsigned tie_t = 0; 25050 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 25051 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 25052 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 25053 return tie_t; 25054} 25055 25056static void 25057Field_dsp340050b49a6c_fld3875llr_slot1_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 25058{ 25059 uint32 tie_t; 25060 tie_t = (val << 29) >> 29; 25061 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 25062 tie_t = (val << 28) >> 31; 25063 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 25064 tie_t = (val << 24) >> 28; 25065 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 25066} 25067 25068static unsigned 25069Field_dsp340050b49a6c_fld3253llr_slot1_Slot_llr_slot1_get (const xtensa_insnbuf insn) 25070{ 25071 unsigned tie_t = 0; 25072 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 25073 return tie_t; 25074} 25075 25076static void 25077Field_dsp340050b49a6c_fld3253llr_slot1_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 25078{ 25079 uint32 tie_t; 25080 tie_t = (val << 30) >> 30; 25081 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 25082} 25083 25084static unsigned 25085Field_dsp340050b49a6c_fld3876llr_slot1_Slot_llr_slot1_get (const xtensa_insnbuf insn) 25086{ 25087 unsigned tie_t = 0; 25088 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 25089 tie_t = (tie_t << 5) | ((insn[0] << 18) >> 27); 25090 return tie_t; 25091} 25092 25093static void 25094Field_dsp340050b49a6c_fld3876llr_slot1_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 25095{ 25096 uint32 tie_t; 25097 tie_t = (val << 27) >> 27; 25098 insn[0] = (insn[0] & ~0x3e00) | (tie_t << 9); 25099 tie_t = (val << 23) >> 28; 25100 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 25101} 25102 25103static unsigned 25104Field_dsp340050b49a6c_fld3251llr_slot1_Slot_llr_slot1_get (const xtensa_insnbuf insn) 25105{ 25106 unsigned tie_t = 0; 25107 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 25108 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 25109 return tie_t; 25110} 25111 25112static void 25113Field_dsp340050b49a6c_fld3251llr_slot1_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 25114{ 25115 uint32 tie_t; 25116 tie_t = (val << 31) >> 31; 25117 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 25118 tie_t = (val << 28) >> 29; 25119 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 25120} 25121 25122static unsigned 25123Field_dsp340050b49a6c_fld3878llr_slot1_Slot_llr_slot1_get (const xtensa_insnbuf insn) 25124{ 25125 unsigned tie_t = 0; 25126 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 25127 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 25128 return tie_t; 25129} 25130 25131static void 25132Field_dsp340050b49a6c_fld3878llr_slot1_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 25133{ 25134 uint32 tie_t; 25135 tie_t = (val << 31) >> 31; 25136 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 25137 tie_t = (val << 27) >> 28; 25138 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 25139} 25140 25141static unsigned 25142Field_dsp340050b49a6c_fld3248llr_slot1_Slot_llr_slot1_get (const xtensa_insnbuf insn) 25143{ 25144 unsigned tie_t = 0; 25145 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 25146 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 25147 return tie_t; 25148} 25149 25150static void 25151Field_dsp340050b49a6c_fld3248llr_slot1_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 25152{ 25153 uint32 tie_t; 25154 tie_t = (val << 31) >> 31; 25155 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 25156 tie_t = (val << 28) >> 29; 25157 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 25158} 25159 25160static unsigned 25161Field_dsp340050b49a6c_fld3870_Slot_llr_slot1_get (const xtensa_insnbuf insn) 25162{ 25163 unsigned tie_t = 0; 25164 tie_t = (tie_t << 2) | ((insn[0] << 19) >> 30); 25165 return tie_t; 25166} 25167 25168static void 25169Field_dsp340050b49a6c_fld3870_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 25170{ 25171 uint32 tie_t; 25172 tie_t = (val << 30) >> 30; 25173 insn[0] = (insn[0] & ~0x1800) | (tie_t << 11); 25174} 25175 25176static unsigned 25177Field_dsp340050b49a6c_fld2071_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25178{ 25179 unsigned tie_t = 0; 25180 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25181 return tie_t; 25182} 25183 25184static void 25185Field_dsp340050b49a6c_fld2071_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25186{ 25187 uint32 tie_t; 25188 tie_t = (val << 31) >> 31; 25189 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25190} 25191 25192static unsigned 25193Field_op0_s20_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25194{ 25195 unsigned tie_t = 0; 25196 tie_t = (tie_t << 2) | ((insn[0] << 15) >> 30); 25197 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 25198 return tie_t; 25199} 25200 25201static void 25202Field_op0_s20_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25203{ 25204 uint32 tie_t; 25205 tie_t = (val << 30) >> 30; 25206 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 25207 tie_t = (val << 28) >> 30; 25208 insn[0] = (insn[0] & ~0x18000) | (tie_t << 15); 25209} 25210 25211static unsigned 25212Field_dsp340050b49a6c_fld3260llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25213{ 25214 unsigned tie_t = 0; 25215 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 25216 return tie_t; 25217} 25218 25219static void 25220Field_dsp340050b49a6c_fld3260llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25221{ 25222 uint32 tie_t; 25223 tie_t = (val << 27) >> 27; 25224 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 25225} 25226 25227static unsigned 25228Field_dsp340050b49a6c_fld3258llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25229{ 25230 unsigned tie_t = 0; 25231 tie_t = (tie_t << 2) | ((insn[0] << 17) >> 30); 25232 return tie_t; 25233} 25234 25235static void 25236Field_dsp340050b49a6c_fld3258llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25237{ 25238 uint32 tie_t; 25239 tie_t = (val << 30) >> 30; 25240 insn[0] = (insn[0] & ~0x6000) | (tie_t << 13); 25241} 25242 25243static unsigned 25244Field_dsp340050b49a6c_fld3266llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25245{ 25246 unsigned tie_t = 0; 25247 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25248 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 25249 return tie_t; 25250} 25251 25252static void 25253Field_dsp340050b49a6c_fld3266llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25254{ 25255 uint32 tie_t; 25256 tie_t = (val << 28) >> 28; 25257 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 25258 tie_t = (val << 27) >> 31; 25259 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25260} 25261 25262static unsigned 25263Field_dsp340050b49a6c_fld3286llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25264{ 25265 unsigned tie_t = 0; 25266 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25267 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 25268 tie_t = (tie_t << 5) | ((insn[0] << 25) >> 27); 25269 return tie_t; 25270} 25271 25272static void 25273Field_dsp340050b49a6c_fld3286llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25274{ 25275 uint32 tie_t; 25276 tie_t = (val << 27) >> 27; 25277 insn[0] = (insn[0] & ~0x7c) | (tie_t << 2); 25278 tie_t = (val << 26) >> 31; 25279 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 25280 tie_t = (val << 25) >> 31; 25281 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25282} 25283 25284static unsigned 25285Field_dsp340050b49a6c_fld3879llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25286{ 25287 unsigned tie_t = 0; 25288 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 25289 tie_t = (tie_t << 2) | ((insn[0] << 23) >> 30); 25290 return tie_t; 25291} 25292 25293static void 25294Field_dsp340050b49a6c_fld3879llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25295{ 25296 uint32 tie_t; 25297 tie_t = (val << 30) >> 30; 25298 insn[0] = (insn[0] & ~0x180) | (tie_t << 7); 25299 tie_t = (val << 26) >> 28; 25300 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 25301} 25302 25303static unsigned 25304Field_dsp340050b49a6c_fld3303llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25305{ 25306 unsigned tie_t = 0; 25307 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25308 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 25309 return tie_t; 25310} 25311 25312static void 25313Field_dsp340050b49a6c_fld3303llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25314{ 25315 uint32 tie_t; 25316 tie_t = (val << 28) >> 28; 25317 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 25318 tie_t = (val << 27) >> 31; 25319 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25320} 25321 25322static unsigned 25323Field_dsp340050b49a6c_fld3269llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25324{ 25325 unsigned tie_t = 0; 25326 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25327 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 25328 return tie_t; 25329} 25330 25331static void 25332Field_dsp340050b49a6c_fld3269llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25333{ 25334 uint32 tie_t; 25335 tie_t = (val << 28) >> 28; 25336 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 25337 tie_t = (val << 27) >> 31; 25338 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25339} 25340 25341static unsigned 25342Field_dsp340050b49a6c_fld3293llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25343{ 25344 unsigned tie_t = 0; 25345 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 25346 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 25347 return tie_t; 25348} 25349 25350static void 25351Field_dsp340050b49a6c_fld3293llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25352{ 25353 uint32 tie_t; 25354 tie_t = (val << 28) >> 28; 25355 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 25356 tie_t = (val << 23) >> 27; 25357 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 25358} 25359 25360static unsigned 25361Field_dsp340050b49a6c_fld3297llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25362{ 25363 unsigned tie_t = 0; 25364 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 25365 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 25366 return tie_t; 25367} 25368 25369static void 25370Field_dsp340050b49a6c_fld3297llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25371{ 25372 uint32 tie_t; 25373 tie_t = (val << 28) >> 28; 25374 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 25375 tie_t = (val << 23) >> 27; 25376 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 25377} 25378 25379static unsigned 25380Field_dsp340050b49a6c_fld3881llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25381{ 25382 unsigned tie_t = 0; 25383 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 25384 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 25385 return tie_t; 25386} 25387 25388static void 25389Field_dsp340050b49a6c_fld3881llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25390{ 25391 uint32 tie_t; 25392 tie_t = (val << 31) >> 31; 25393 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 25394 tie_t = (val << 27) >> 28; 25395 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 25396} 25397 25398static unsigned 25399Field_dsp340050b49a6c_fld3272llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25400{ 25401 unsigned tie_t = 0; 25402 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25403 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 25404 return tie_t; 25405} 25406 25407static void 25408Field_dsp340050b49a6c_fld3272llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25409{ 25410 uint32 tie_t; 25411 tie_t = (val << 24) >> 24; 25412 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 25413 tie_t = (val << 23) >> 31; 25414 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25415} 25416 25417static unsigned 25418Field_dsp340050b49a6c_fld3274llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25419{ 25420 unsigned tie_t = 0; 25421 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25422 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 25423 return tie_t; 25424} 25425 25426static void 25427Field_dsp340050b49a6c_fld3274llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25428{ 25429 uint32 tie_t; 25430 tie_t = (val << 24) >> 24; 25431 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 25432 tie_t = (val << 23) >> 31; 25433 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25434} 25435 25436static unsigned 25437Field_dsp340050b49a6c_fld3302llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25438{ 25439 unsigned tie_t = 0; 25440 tie_t = (tie_t << 2) | ((insn[0] << 17) >> 30); 25441 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 25442 return tie_t; 25443} 25444 25445static void 25446Field_dsp340050b49a6c_fld3302llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25447{ 25448 uint32 tie_t; 25449 tie_t = (val << 29) >> 29; 25450 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 25451 tie_t = (val << 27) >> 30; 25452 insn[0] = (insn[0] & ~0x6000) | (tie_t << 13); 25453} 25454 25455static unsigned 25456Field_dsp340050b49a6c_fld3883llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25457{ 25458 unsigned tie_t = 0; 25459 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 25460 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 25461 return tie_t; 25462} 25463 25464static void 25465Field_dsp340050b49a6c_fld3883llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25466{ 25467 uint32 tie_t; 25468 tie_t = (val << 31) >> 31; 25469 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 25470 tie_t = (val << 28) >> 29; 25471 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 25472} 25473 25474static unsigned 25475Field_dsp340050b49a6c_fld3275llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25476{ 25477 unsigned tie_t = 0; 25478 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25479 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 25480 return tie_t; 25481} 25482 25483static void 25484Field_dsp340050b49a6c_fld3275llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25485{ 25486 uint32 tie_t; 25487 tie_t = (val << 24) >> 24; 25488 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 25489 tie_t = (val << 23) >> 31; 25490 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25491} 25492 25493static unsigned 25494Field_dsp340050b49a6c_fld3289llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25495{ 25496 unsigned tie_t = 0; 25497 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 25498 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 25499 return tie_t; 25500} 25501 25502static void 25503Field_dsp340050b49a6c_fld3289llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25504{ 25505 uint32 tie_t; 25506 tie_t = (val << 29) >> 29; 25507 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 25508 tie_t = (val << 24) >> 27; 25509 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 25510} 25511 25512static unsigned 25513Field_dsp340050b49a6c_fld3292llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25514{ 25515 unsigned tie_t = 0; 25516 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 25517 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 25518 return tie_t; 25519} 25520 25521static void 25522Field_dsp340050b49a6c_fld3292llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25523{ 25524 uint32 tie_t; 25525 tie_t = (val << 28) >> 28; 25526 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 25527 tie_t = (val << 23) >> 27; 25528 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 25529} 25530 25531static unsigned 25532Field_dsp340050b49a6c_fld3277llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25533{ 25534 unsigned tie_t = 0; 25535 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25536 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 25537 return tie_t; 25538} 25539 25540static void 25541Field_dsp340050b49a6c_fld3277llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25542{ 25543 uint32 tie_t; 25544 tie_t = (val << 24) >> 24; 25545 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 25546 tie_t = (val << 23) >> 31; 25547 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25548} 25549 25550static unsigned 25551Field_dsp340050b49a6c_fld3276llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25552{ 25553 unsigned tie_t = 0; 25554 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25555 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 25556 return tie_t; 25557} 25558 25559static void 25560Field_dsp340050b49a6c_fld3276llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25561{ 25562 uint32 tie_t; 25563 tie_t = (val << 24) >> 24; 25564 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 25565 tie_t = (val << 23) >> 31; 25566 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25567} 25568 25569static unsigned 25570Field_dsp340050b49a6c_fld3270llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25571{ 25572 unsigned tie_t = 0; 25573 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25574 tie_t = (tie_t << 5) | ((insn[0] << 25) >> 27); 25575 return tie_t; 25576} 25577 25578static void 25579Field_dsp340050b49a6c_fld3270llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25580{ 25581 uint32 tie_t; 25582 tie_t = (val << 27) >> 27; 25583 insn[0] = (insn[0] & ~0x7c) | (tie_t << 2); 25584 tie_t = (val << 26) >> 31; 25585 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25586} 25587 25588static unsigned 25589Field_dsp340050b49a6c_fld3312llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25590{ 25591 unsigned tie_t = 0; 25592 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25593 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 25594 return tie_t; 25595} 25596 25597static void 25598Field_dsp340050b49a6c_fld3312llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25599{ 25600 uint32 tie_t; 25601 tie_t = (val << 31) >> 31; 25602 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 25603 tie_t = (val << 30) >> 31; 25604 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25605} 25606 25607static unsigned 25608Field_dsp340050b49a6c_fld3885llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25609{ 25610 unsigned tie_t = 0; 25611 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 25612 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 25613 return tie_t; 25614} 25615 25616static void 25617Field_dsp340050b49a6c_fld3885llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25618{ 25619 uint32 tie_t; 25620 tie_t = (val << 29) >> 29; 25621 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 25622 tie_t = (val << 25) >> 28; 25623 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 25624} 25625 25626static unsigned 25627Field_dsp340050b49a6c_fld3304llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25628{ 25629 unsigned tie_t = 0; 25630 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25631 tie_t = (tie_t << 7) | ((insn[0] << 19) >> 25); 25632 return tie_t; 25633} 25634 25635static void 25636Field_dsp340050b49a6c_fld3304llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25637{ 25638 uint32 tie_t; 25639 tie_t = (val << 25) >> 25; 25640 insn[0] = (insn[0] & ~0x1fc0) | (tie_t << 6); 25641 tie_t = (val << 24) >> 31; 25642 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25643} 25644 25645static unsigned 25646Field_dsp340050b49a6c_fld3887llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25647{ 25648 unsigned tie_t = 0; 25649 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 25650 return tie_t; 25651} 25652 25653static void 25654Field_dsp340050b49a6c_fld3887llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25655{ 25656 uint32 tie_t; 25657 tie_t = (val << 31) >> 31; 25658 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 25659} 25660 25661static unsigned 25662Field_dsp340050b49a6c_fld3283llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25663{ 25664 unsigned tie_t = 0; 25665 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25666 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 25667 return tie_t; 25668} 25669 25670static void 25671Field_dsp340050b49a6c_fld3283llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25672{ 25673 uint32 tie_t; 25674 tie_t = (val << 24) >> 24; 25675 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 25676 tie_t = (val << 23) >> 31; 25677 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25678} 25679 25680static unsigned 25681Field_dsp340050b49a6c_fld3310llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25682{ 25683 unsigned tie_t = 0; 25684 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25685 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 25686 return tie_t; 25687} 25688 25689static void 25690Field_dsp340050b49a6c_fld3310llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25691{ 25692 uint32 tie_t; 25693 tie_t = (val << 29) >> 29; 25694 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 25695 tie_t = (val << 28) >> 31; 25696 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25697} 25698 25699static unsigned 25700Field_dsp340050b49a6c_fld3888llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25701{ 25702 unsigned tie_t = 0; 25703 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 25704 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 25705 return tie_t; 25706} 25707 25708static void 25709Field_dsp340050b49a6c_fld3888llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25710{ 25711 uint32 tie_t; 25712 tie_t = (val << 31) >> 31; 25713 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 25714 tie_t = (val << 27) >> 28; 25715 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 25716} 25717 25718static unsigned 25719Field_dsp340050b49a6c_fld3288llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25720{ 25721 unsigned tie_t = 0; 25722 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25723 tie_t = (tie_t << 4) | ((insn[0] << 25) >> 28); 25724 return tie_t; 25725} 25726 25727static void 25728Field_dsp340050b49a6c_fld3288llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25729{ 25730 uint32 tie_t; 25731 tie_t = (val << 28) >> 28; 25732 insn[0] = (insn[0] & ~0x78) | (tie_t << 3); 25733 tie_t = (val << 27) >> 31; 25734 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25735} 25736 25737static unsigned 25738Field_dsp340050b49a6c_fld2056_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25739{ 25740 unsigned tie_t = 0; 25741 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 25742 return tie_t; 25743} 25744 25745static void 25746Field_dsp340050b49a6c_fld2056_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25747{ 25748 uint32 tie_t; 25749 tie_t = (val << 29) >> 29; 25750 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 25751} 25752 25753static unsigned 25754Field_dsp340050b49a6c_fld3284llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25755{ 25756 unsigned tie_t = 0; 25757 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25758 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 25759 tie_t = (tie_t << 5) | ((insn[0] << 25) >> 27); 25760 return tie_t; 25761} 25762 25763static void 25764Field_dsp340050b49a6c_fld3284llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25765{ 25766 uint32 tie_t; 25767 tie_t = (val << 27) >> 27; 25768 insn[0] = (insn[0] & ~0x7c) | (tie_t << 2); 25769 tie_t = (val << 25) >> 30; 25770 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 25771 tie_t = (val << 24) >> 31; 25772 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25773} 25774 25775static unsigned 25776Field_dsp340050b49a6c_fld2041_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25777{ 25778 unsigned tie_t = 0; 25779 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 25780 return tie_t; 25781} 25782 25783static void 25784Field_dsp340050b49a6c_fld2041_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25785{ 25786 uint32 tie_t; 25787 tie_t = (val << 31) >> 31; 25788 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 25789} 25790 25791static unsigned 25792Field_dsp340050b49a6c_fld3305llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25793{ 25794 unsigned tie_t = 0; 25795 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25796 tie_t = (tie_t << 7) | ((insn[0] << 19) >> 25); 25797 return tie_t; 25798} 25799 25800static void 25801Field_dsp340050b49a6c_fld3305llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25802{ 25803 uint32 tie_t; 25804 tie_t = (val << 25) >> 25; 25805 insn[0] = (insn[0] & ~0x1fc0) | (tie_t << 6); 25806 tie_t = (val << 24) >> 31; 25807 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25808} 25809 25810static unsigned 25811Field_dsp340050b49a6c_fld3306llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25812{ 25813 unsigned tie_t = 0; 25814 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25815 tie_t = (tie_t << 2) | ((insn[0] << 19) >> 30); 25816 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 25817 return tie_t; 25818} 25819 25820static void 25821Field_dsp340050b49a6c_fld3306llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25822{ 25823 uint32 tie_t; 25824 tie_t = (val << 28) >> 28; 25825 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 25826 tie_t = (val << 26) >> 30; 25827 insn[0] = (insn[0] & ~0x1800) | (tie_t << 11); 25828 tie_t = (val << 25) >> 31; 25829 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25830} 25831 25832static unsigned 25833Field_dsp340050b49a6c_fld3890llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25834{ 25835 unsigned tie_t = 0; 25836 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 25837 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 25838 return tie_t; 25839} 25840 25841static void 25842Field_dsp340050b49a6c_fld3890llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25843{ 25844 uint32 tie_t; 25845 tie_t = (val << 31) >> 31; 25846 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 25847 tie_t = (val << 30) >> 31; 25848 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 25849} 25850 25851static unsigned 25852Field_dsp340050b49a6c_fld3259llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25853{ 25854 unsigned tie_t = 0; 25855 tie_t = (tie_t << 3) | ((insn[0] << 17) >> 29); 25856 return tie_t; 25857} 25858 25859static void 25860Field_dsp340050b49a6c_fld3259llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25861{ 25862 uint32 tie_t; 25863 tie_t = (val << 29) >> 29; 25864 insn[0] = (insn[0] & ~0x7000) | (tie_t << 12); 25865} 25866 25867static unsigned 25868Field_dsp340050b49a6c_fld3291llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25869{ 25870 unsigned tie_t = 0; 25871 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 25872 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 25873 return tie_t; 25874} 25875 25876static void 25877Field_dsp340050b49a6c_fld3291llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25878{ 25879 uint32 tie_t; 25880 tie_t = (val << 28) >> 28; 25881 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 25882 tie_t = (val << 23) >> 27; 25883 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 25884} 25885 25886static unsigned 25887Field_dsp340050b49a6c_fld3261llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25888{ 25889 unsigned tie_t = 0; 25890 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25891 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 25892 return tie_t; 25893} 25894 25895static void 25896Field_dsp340050b49a6c_fld3261llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25897{ 25898 uint32 tie_t; 25899 tie_t = (val << 30) >> 30; 25900 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 25901 tie_t = (val << 29) >> 31; 25902 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25903} 25904 25905static unsigned 25906Field_dsp340050b49a6c_fld3263llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25907{ 25908 unsigned tie_t = 0; 25909 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25910 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 25911 return tie_t; 25912} 25913 25914static void 25915Field_dsp340050b49a6c_fld3263llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25916{ 25917 uint32 tie_t; 25918 tie_t = (val << 28) >> 28; 25919 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 25920 tie_t = (val << 27) >> 31; 25921 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25922} 25923 25924static unsigned 25925Field_dsp340050b49a6c_fld3267llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25926{ 25927 unsigned tie_t = 0; 25928 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25929 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 25930 return tie_t; 25931} 25932 25933static void 25934Field_dsp340050b49a6c_fld3267llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25935{ 25936 uint32 tie_t; 25937 tie_t = (val << 28) >> 28; 25938 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 25939 tie_t = (val << 27) >> 31; 25940 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25941} 25942 25943static unsigned 25944Field_dsp340050b49a6c_fld3264llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25945{ 25946 unsigned tie_t = 0; 25947 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25948 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 25949 return tie_t; 25950} 25951 25952static void 25953Field_dsp340050b49a6c_fld3264llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25954{ 25955 uint32 tie_t; 25956 tie_t = (val << 28) >> 28; 25957 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 25958 tie_t = (val << 27) >> 31; 25959 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25960} 25961 25962static unsigned 25963Field_dsp340050b49a6c_fld3265llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25964{ 25965 unsigned tie_t = 0; 25966 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25967 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 25968 return tie_t; 25969} 25970 25971static void 25972Field_dsp340050b49a6c_fld3265llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25973{ 25974 uint32 tie_t; 25975 tie_t = (val << 28) >> 28; 25976 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 25977 tie_t = (val << 27) >> 31; 25978 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25979} 25980 25981static unsigned 25982Field_dsp340050b49a6c_fld3268llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 25983{ 25984 unsigned tie_t = 0; 25985 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 25986 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 25987 return tie_t; 25988} 25989 25990static void 25991Field_dsp340050b49a6c_fld3268llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 25992{ 25993 uint32 tie_t; 25994 tie_t = (val << 28) >> 28; 25995 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 25996 tie_t = (val << 27) >> 31; 25997 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 25998} 25999 26000static unsigned 26001Field_dsp340050b49a6c_fld3308llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26002{ 26003 unsigned tie_t = 0; 26004 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 26005 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 26006 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 26007 return tie_t; 26008} 26009 26010static void 26011Field_dsp340050b49a6c_fld3308llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26012{ 26013 uint32 tie_t; 26014 tie_t = (val << 28) >> 28; 26015 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 26016 tie_t = (val << 27) >> 31; 26017 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 26018 tie_t = (val << 26) >> 31; 26019 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 26020} 26021 26022static unsigned 26023Field_dsp340050b49a6c_fld3892llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26024{ 26025 unsigned tie_t = 0; 26026 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 26027 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 26028 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 26029 return tie_t; 26030} 26031 26032static void 26033Field_dsp340050b49a6c_fld3892llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26034{ 26035 uint32 tie_t; 26036 tie_t = (val << 31) >> 31; 26037 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 26038 tie_t = (val << 29) >> 30; 26039 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 26040 tie_t = (val << 28) >> 31; 26041 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 26042} 26043 26044static unsigned 26045Field_dsp340050b49a6c_fld3294llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26046{ 26047 unsigned tie_t = 0; 26048 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 26049 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 26050 return tie_t; 26051} 26052 26053static void 26054Field_dsp340050b49a6c_fld3294llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26055{ 26056 uint32 tie_t; 26057 tie_t = (val << 28) >> 28; 26058 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 26059 tie_t = (val << 23) >> 27; 26060 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 26061} 26062 26063static unsigned 26064Field_dsp340050b49a6c_fld3295llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26065{ 26066 unsigned tie_t = 0; 26067 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 26068 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 26069 return tie_t; 26070} 26071 26072static void 26073Field_dsp340050b49a6c_fld3295llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26074{ 26075 uint32 tie_t; 26076 tie_t = (val << 28) >> 28; 26077 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 26078 tie_t = (val << 23) >> 27; 26079 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 26080} 26081 26082static unsigned 26083Field_dsp340050b49a6c_fld3296llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26084{ 26085 unsigned tie_t = 0; 26086 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 26087 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 26088 return tie_t; 26089} 26090 26091static void 26092Field_dsp340050b49a6c_fld3296llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26093{ 26094 uint32 tie_t; 26095 tie_t = (val << 28) >> 28; 26096 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 26097 tie_t = (val << 23) >> 27; 26098 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 26099} 26100 26101static unsigned 26102Field_dsp340050b49a6c_fld3298llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26103{ 26104 unsigned tie_t = 0; 26105 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 26106 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 26107 return tie_t; 26108} 26109 26110static void 26111Field_dsp340050b49a6c_fld3298llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26112{ 26113 uint32 tie_t; 26114 tie_t = (val << 28) >> 28; 26115 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 26116 tie_t = (val << 23) >> 27; 26117 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 26118} 26119 26120static unsigned 26121Field_dsp340050b49a6c_fld3299llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26122{ 26123 unsigned tie_t = 0; 26124 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 26125 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 26126 return tie_t; 26127} 26128 26129static void 26130Field_dsp340050b49a6c_fld3299llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26131{ 26132 uint32 tie_t; 26133 tie_t = (val << 29) >> 29; 26134 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 26135 tie_t = (val << 24) >> 27; 26136 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 26137} 26138 26139static unsigned 26140Field_dsp340050b49a6c_fld2047_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26141{ 26142 unsigned tie_t = 0; 26143 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 26144 return tie_t; 26145} 26146 26147static void 26148Field_dsp340050b49a6c_fld2047_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26149{ 26150 uint32 tie_t; 26151 tie_t = (val << 31) >> 31; 26152 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 26153} 26154 26155static unsigned 26156Field_dsp340050b49a6c_fld3300llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26157{ 26158 unsigned tie_t = 0; 26159 tie_t = (tie_t << 4) | ((insn[0] << 17) >> 28); 26160 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 26161 return tie_t; 26162} 26163 26164static void 26165Field_dsp340050b49a6c_fld3300llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26166{ 26167 uint32 tie_t; 26168 tie_t = (val << 29) >> 29; 26169 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 26170 tie_t = (val << 25) >> 28; 26171 insn[0] = (insn[0] & ~0x7800) | (tie_t << 11); 26172} 26173 26174static unsigned 26175Field_dsp340050b49a6c_fld3893llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26176{ 26177 unsigned tie_t = 0; 26178 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 26179 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 26180 return tie_t; 26181} 26182 26183static void 26184Field_dsp340050b49a6c_fld3893llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26185{ 26186 uint32 tie_t; 26187 tie_t = (val << 31) >> 31; 26188 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 26189 tie_t = (val << 30) >> 31; 26190 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 26191} 26192 26193static unsigned 26194Field_dsp340050b49a6c_fld3278llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26195{ 26196 unsigned tie_t = 0; 26197 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 26198 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 26199 return tie_t; 26200} 26201 26202static void 26203Field_dsp340050b49a6c_fld3278llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26204{ 26205 uint32 tie_t; 26206 tie_t = (val << 24) >> 24; 26207 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 26208 tie_t = (val << 23) >> 31; 26209 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 26210} 26211 26212static unsigned 26213Field_dsp340050b49a6c_fld3279llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26214{ 26215 unsigned tie_t = 0; 26216 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 26217 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 26218 return tie_t; 26219} 26220 26221static void 26222Field_dsp340050b49a6c_fld3279llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26223{ 26224 uint32 tie_t; 26225 tie_t = (val << 24) >> 24; 26226 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 26227 tie_t = (val << 23) >> 31; 26228 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 26229} 26230 26231static unsigned 26232Field_dsp340050b49a6c_fld3280llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26233{ 26234 unsigned tie_t = 0; 26235 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 26236 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 26237 return tie_t; 26238} 26239 26240static void 26241Field_dsp340050b49a6c_fld3280llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26242{ 26243 uint32 tie_t; 26244 tie_t = (val << 24) >> 24; 26245 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 26246 tie_t = (val << 23) >> 31; 26247 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 26248} 26249 26250static unsigned 26251Field_dsp340050b49a6c_fld3282llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26252{ 26253 unsigned tie_t = 0; 26254 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 26255 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 26256 return tie_t; 26257} 26258 26259static void 26260Field_dsp340050b49a6c_fld3282llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26261{ 26262 uint32 tie_t; 26263 tie_t = (val << 24) >> 24; 26264 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 26265 tie_t = (val << 23) >> 31; 26266 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 26267} 26268 26269static unsigned 26270Field_dsp340050b49a6c_fld3281llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26271{ 26272 unsigned tie_t = 0; 26273 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 26274 tie_t = (tie_t << 5) | ((insn[0] << 25) >> 27); 26275 return tie_t; 26276} 26277 26278static void 26279Field_dsp340050b49a6c_fld3281llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26280{ 26281 uint32 tie_t; 26282 tie_t = (val << 27) >> 27; 26283 insn[0] = (insn[0] & ~0x7c) | (tie_t << 2); 26284 tie_t = (val << 26) >> 31; 26285 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 26286} 26287 26288static unsigned 26289Field_dsp340050b49a6c_fld3311llr_slot0_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26290{ 26291 unsigned tie_t = 0; 26292 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 26293 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 26294 return tie_t; 26295} 26296 26297static void 26298Field_dsp340050b49a6c_fld3311llr_slot0_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26299{ 26300 uint32 tie_t; 26301 tie_t = (val << 30) >> 30; 26302 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 26303 tie_t = (val << 29) >> 31; 26304 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 26305} 26306 26307static unsigned 26308Field_r_Slot_llr_slot0_get (const xtensa_insnbuf insn) 26309{ 26310 unsigned tie_t = 0; 26311 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 26312 return tie_t; 26313} 26314 26315static void 26316Field_r_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 26317{ 26318 uint32 tie_t; 26319 tie_t = (val << 28) >> 28; 26320 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 26321} 26322 26323static unsigned 26324Field_dsp340050b49a6c_fld3364_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26325{ 26326 unsigned tie_t = 0; 26327 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 26328 return tie_t; 26329} 26330 26331static void 26332Field_dsp340050b49a6c_fld3364_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26333{ 26334 uint32 tie_t; 26335 tie_t = (val << 22) >> 22; 26336 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 26337} 26338 26339static unsigned 26340Field_op0_s21_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26341{ 26342 unsigned tie_t = 0; 26343 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 26344 return tie_t; 26345} 26346 26347static void 26348Field_op0_s21_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26349{ 26350 uint32 tie_t; 26351 tie_t = (val << 30) >> 30; 26352 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 26353} 26354 26355static unsigned 26356Field_dsp340050b49a6c_fld3464dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26357{ 26358 unsigned tie_t = 0; 26359 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26360 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 26361 return tie_t; 26362} 26363 26364static void 26365Field_dsp340050b49a6c_fld3464dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26366{ 26367 uint32 tie_t; 26368 tie_t = (val << 28) >> 28; 26369 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 26370 tie_t = (val << 26) >> 30; 26371 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26372} 26373 26374static unsigned 26375Field_dsp340050b49a6c_fld3894dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26376{ 26377 unsigned tie_t = 0; 26378 tie_t = (tie_t << 6) | ((insn[0] << 10) >> 26); 26379 return tie_t; 26380} 26381 26382static void 26383Field_dsp340050b49a6c_fld3894dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26384{ 26385 uint32 tie_t; 26386 tie_t = (val << 26) >> 26; 26387 insn[0] = (insn[0] & ~0x3f0000) | (tie_t << 16); 26388} 26389 26390static unsigned 26391Field_dsp340050b49a6c_fld3465dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26392{ 26393 unsigned tie_t = 0; 26394 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26395 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 26396 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 26397 return tie_t; 26398} 26399 26400static void 26401Field_dsp340050b49a6c_fld3465dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26402{ 26403 uint32 tie_t; 26404 tie_t = (val << 30) >> 30; 26405 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 26406 tie_t = (val << 29) >> 31; 26407 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 26408 tie_t = (val << 27) >> 30; 26409 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26410} 26411 26412static unsigned 26413Field_dsp340050b49a6c_fld3895dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26414{ 26415 unsigned tie_t = 0; 26416 tie_t = (tie_t << 6) | ((insn[0] << 10) >> 26); 26417 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 26418 return tie_t; 26419} 26420 26421static void 26422Field_dsp340050b49a6c_fld3895dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26423{ 26424 uint32 tie_t; 26425 tie_t = (val << 31) >> 31; 26426 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 26427 tie_t = (val << 25) >> 26; 26428 insn[0] = (insn[0] & ~0x3f0000) | (tie_t << 16); 26429} 26430 26431static unsigned 26432Field_dsp340050b49a6c_fld3459dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26433{ 26434 unsigned tie_t = 0; 26435 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 26436 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 26437 return tie_t; 26438} 26439 26440static void 26441Field_dsp340050b49a6c_fld3459dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26442{ 26443 uint32 tie_t; 26444 tie_t = (val << 28) >> 28; 26445 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 26446 tie_t = (val << 25) >> 29; 26447 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 26448} 26449 26450static unsigned 26451Field_dsp340050b49a6c_fld3896dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26452{ 26453 unsigned tie_t = 0; 26454 tie_t = (tie_t << 7) | ((insn[0] << 11) >> 25); 26455 return tie_t; 26456} 26457 26458static void 26459Field_dsp340050b49a6c_fld3896dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26460{ 26461 uint32 tie_t; 26462 tie_t = (val << 25) >> 25; 26463 insn[0] = (insn[0] & ~0x1fc000) | (tie_t << 14); 26464} 26465 26466static unsigned 26467Field_dsp340050b49a6c_fld3468dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26468{ 26469 unsigned tie_t = 0; 26470 tie_t = (tie_t << 1) | ((insn[0] << 9) >> 31); 26471 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 26472 return tie_t; 26473} 26474 26475static void 26476Field_dsp340050b49a6c_fld3468dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26477{ 26478 uint32 tie_t; 26479 tie_t = (val << 31) >> 31; 26480 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 26481 tie_t = (val << 30) >> 31; 26482 insn[0] = (insn[0] & ~0x400000) | (tie_t << 22); 26483} 26484 26485static unsigned 26486Field_dsp340050b49a6c_fld3897dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26487{ 26488 unsigned tie_t = 0; 26489 tie_t = (tie_t << 1) | ((insn[0] << 8) >> 31); 26490 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 26491 return tie_t; 26492} 26493 26494static void 26495Field_dsp340050b49a6c_fld3897dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26496{ 26497 uint32 tie_t; 26498 tie_t = (val << 24) >> 24; 26499 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 26500 tie_t = (val << 23) >> 31; 26501 insn[0] = (insn[0] & ~0x800000) | (tie_t << 23); 26502} 26503 26504static unsigned 26505Field_dsp340050b49a6c_fld3467dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26506{ 26507 unsigned tie_t = 0; 26508 tie_t = (tie_t << 1) | ((insn[0] << 9) >> 31); 26509 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 26510 return tie_t; 26511} 26512 26513static void 26514Field_dsp340050b49a6c_fld3467dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26515{ 26516 uint32 tie_t; 26517 tie_t = (val << 31) >> 31; 26518 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 26519 tie_t = (val << 30) >> 31; 26520 insn[0] = (insn[0] & ~0x400000) | (tie_t << 22); 26521} 26522 26523static unsigned 26524Field_dsp340050b49a6c_fld3899dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26525{ 26526 unsigned tie_t = 0; 26527 tie_t = (tie_t << 1) | ((insn[0] << 8) >> 31); 26528 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 26529 return tie_t; 26530} 26531 26532static void 26533Field_dsp340050b49a6c_fld3899dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26534{ 26535 uint32 tie_t; 26536 tie_t = (val << 29) >> 29; 26537 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 26538 tie_t = (val << 28) >> 31; 26539 insn[0] = (insn[0] & ~0x800000) | (tie_t << 23); 26540} 26541 26542static unsigned 26543Field_dsp340050b49a6c_fld3414dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26544{ 26545 unsigned tie_t = 0; 26546 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26547 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 26548 return tie_t; 26549} 26550 26551static void 26552Field_dsp340050b49a6c_fld3414dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26553{ 26554 uint32 tie_t; 26555 tie_t = (val << 28) >> 28; 26556 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 26557 tie_t = (val << 26) >> 30; 26558 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26559} 26560 26561static unsigned 26562Field_dsp340050b49a6c_fld3313dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26563{ 26564 unsigned tie_t = 0; 26565 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26566 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 26567 return tie_t; 26568} 26569 26570static void 26571Field_dsp340050b49a6c_fld3313dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26572{ 26573 uint32 tie_t; 26574 tie_t = (val << 28) >> 28; 26575 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 26576 tie_t = (val << 26) >> 30; 26577 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26578} 26579 26580static unsigned 26581Field_dsp340050b49a6c_fld3316dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26582{ 26583 unsigned tie_t = 0; 26584 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26585 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 26586 return tie_t; 26587} 26588 26589static void 26590Field_dsp340050b49a6c_fld3316dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26591{ 26592 uint32 tie_t; 26593 tie_t = (val << 28) >> 28; 26594 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 26595 tie_t = (val << 26) >> 30; 26596 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26597} 26598 26599static unsigned 26600Field_dsp340050b49a6c_fld3334dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26601{ 26602 unsigned tie_t = 0; 26603 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26604 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 26605 return tie_t; 26606} 26607 26608static void 26609Field_dsp340050b49a6c_fld3334dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26610{ 26611 uint32 tie_t; 26612 tie_t = (val << 28) >> 28; 26613 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 26614 tie_t = (val << 26) >> 30; 26615 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26616} 26617 26618static unsigned 26619Field_t_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26620{ 26621 unsigned tie_t = 0; 26622 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 26623 return tie_t; 26624} 26625 26626static void 26627Field_t_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26628{ 26629 uint32 tie_t; 26630 tie_t = (val << 28) >> 28; 26631 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 26632} 26633 26634static unsigned 26635Field_dsp340050b49a6c_fld3314_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26636{ 26637 unsigned tie_t = 0; 26638 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26639 return tie_t; 26640} 26641 26642static void 26643Field_dsp340050b49a6c_fld3314_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26644{ 26645 uint32 tie_t; 26646 tie_t = (val << 30) >> 30; 26647 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26648} 26649 26650static unsigned 26651Field_dsp340050b49a6c_fld3418dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26652{ 26653 unsigned tie_t = 0; 26654 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26655 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 26656 return tie_t; 26657} 26658 26659static void 26660Field_dsp340050b49a6c_fld3418dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26661{ 26662 uint32 tie_t; 26663 tie_t = (val << 29) >> 29; 26664 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 26665 tie_t = (val << 27) >> 30; 26666 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26667} 26668 26669static unsigned 26670Field_dsp340050b49a6c_fld3425dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26671{ 26672 unsigned tie_t = 0; 26673 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26674 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 26675 return tie_t; 26676} 26677 26678static void 26679Field_dsp340050b49a6c_fld3425dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26680{ 26681 uint32 tie_t; 26682 tie_t = (val << 29) >> 29; 26683 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 26684 tie_t = (val << 27) >> 30; 26685 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26686} 26687 26688static unsigned 26689Field_dsp340050b49a6c_fld3408dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26690{ 26691 unsigned tie_t = 0; 26692 tie_t = (tie_t << 1) | ((insn[0] << 9) >> 31); 26693 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 26694 return tie_t; 26695} 26696 26697static void 26698Field_dsp340050b49a6c_fld3408dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26699{ 26700 uint32 tie_t; 26701 tie_t = (val << 30) >> 30; 26702 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 26703 tie_t = (val << 29) >> 31; 26704 insn[0] = (insn[0] & ~0x400000) | (tie_t << 22); 26705} 26706 26707static unsigned 26708Field_dsp340050b49a6c_fld3901dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26709{ 26710 unsigned tie_t = 0; 26711 tie_t = (tie_t << 1) | ((insn[0] << 8) >> 31); 26712 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 26713 return tie_t; 26714} 26715 26716static void 26717Field_dsp340050b49a6c_fld3901dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26718{ 26719 uint32 tie_t; 26720 tie_t = (val << 30) >> 30; 26721 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 26722 tie_t = (val << 29) >> 31; 26723 insn[0] = (insn[0] & ~0x800000) | (tie_t << 23); 26724} 26725 26726static unsigned 26727Field_dsp340050b49a6c_fld3315dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26728{ 26729 unsigned tie_t = 0; 26730 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26731 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 26732 return tie_t; 26733} 26734 26735static void 26736Field_dsp340050b49a6c_fld3315dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26737{ 26738 uint32 tie_t; 26739 tie_t = (val << 28) >> 28; 26740 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 26741 tie_t = (val << 26) >> 30; 26742 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26743} 26744 26745static unsigned 26746Field_dsp340050b49a6c_fld3421dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26747{ 26748 unsigned tie_t = 0; 26749 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26750 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 26751 return tie_t; 26752} 26753 26754static void 26755Field_dsp340050b49a6c_fld3421dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26756{ 26757 uint32 tie_t; 26758 tie_t = (val << 28) >> 28; 26759 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 26760 tie_t = (val << 26) >> 30; 26761 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26762} 26763 26764static unsigned 26765Field_dsp340050b49a6c_fld3443dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26766{ 26767 unsigned tie_t = 0; 26768 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26769 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 26770 return tie_t; 26771} 26772 26773static void 26774Field_dsp340050b49a6c_fld3443dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26775{ 26776 uint32 tie_t; 26777 tie_t = (val << 28) >> 28; 26778 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 26779 tie_t = (val << 26) >> 30; 26780 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26781} 26782 26783static unsigned 26784Field_dsp340050b49a6c_fld3420dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26785{ 26786 unsigned tie_t = 0; 26787 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26788 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 26789 return tie_t; 26790} 26791 26792static void 26793Field_dsp340050b49a6c_fld3420dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26794{ 26795 uint32 tie_t; 26796 tie_t = (val << 28) >> 28; 26797 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 26798 tie_t = (val << 26) >> 30; 26799 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26800} 26801 26802static unsigned 26803Field_dsp340050b49a6c_fld3423dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26804{ 26805 unsigned tie_t = 0; 26806 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26807 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 26808 return tie_t; 26809} 26810 26811static void 26812Field_dsp340050b49a6c_fld3423dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26813{ 26814 uint32 tie_t; 26815 tie_t = (val << 28) >> 28; 26816 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 26817 tie_t = (val << 26) >> 30; 26818 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26819} 26820 26821static unsigned 26822Field_dsp340050b49a6c_fld3422dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26823{ 26824 unsigned tie_t = 0; 26825 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26826 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 26827 return tie_t; 26828} 26829 26830static void 26831Field_dsp340050b49a6c_fld3422dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26832{ 26833 uint32 tie_t; 26834 tie_t = (val << 28) >> 28; 26835 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 26836 tie_t = (val << 26) >> 30; 26837 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26838} 26839 26840static unsigned 26841Field_dsp340050b49a6c_fld3424dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26842{ 26843 unsigned tie_t = 0; 26844 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26845 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 26846 return tie_t; 26847} 26848 26849static void 26850Field_dsp340050b49a6c_fld3424dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26851{ 26852 uint32 tie_t; 26853 tie_t = (val << 28) >> 28; 26854 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 26855 tie_t = (val << 26) >> 30; 26856 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26857} 26858 26859static unsigned 26860Field_dsp340050b49a6c_fld3416dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26861{ 26862 unsigned tie_t = 0; 26863 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26864 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 26865 return tie_t; 26866} 26867 26868static void 26869Field_dsp340050b49a6c_fld3416dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26870{ 26871 uint32 tie_t; 26872 tie_t = (val << 28) >> 28; 26873 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 26874 tie_t = (val << 26) >> 30; 26875 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26876} 26877 26878static unsigned 26879Field_dsp340050b49a6c_fld3461dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26880{ 26881 unsigned tie_t = 0; 26882 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26883 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 26884 return tie_t; 26885} 26886 26887static void 26888Field_dsp340050b49a6c_fld3461dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26889{ 26890 uint32 tie_t; 26891 tie_t = (val << 30) >> 30; 26892 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 26893 tie_t = (val << 28) >> 30; 26894 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26895} 26896 26897static unsigned 26898Field_dsp340050b49a6c_fld2049_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26899{ 26900 unsigned tie_t = 0; 26901 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 26902 return tie_t; 26903} 26904 26905static void 26906Field_dsp340050b49a6c_fld2049_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26907{ 26908 uint32 tie_t; 26909 tie_t = (val << 30) >> 30; 26910 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 26911} 26912 26913static unsigned 26914Field_dsp340050b49a6c_fld3415dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26915{ 26916 unsigned tie_t = 0; 26917 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26918 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 26919 return tie_t; 26920} 26921 26922static void 26923Field_dsp340050b49a6c_fld3415dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26924{ 26925 uint32 tie_t; 26926 tie_t = (val << 28) >> 28; 26927 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 26928 tie_t = (val << 26) >> 30; 26929 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26930} 26931 26932static unsigned 26933Field_dsp340050b49a6c_fld3426dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26934{ 26935 unsigned tie_t = 0; 26936 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26937 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 26938 return tie_t; 26939} 26940 26941static void 26942Field_dsp340050b49a6c_fld3426dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26943{ 26944 uint32 tie_t; 26945 tie_t = (val << 28) >> 28; 26946 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 26947 tie_t = (val << 26) >> 30; 26948 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26949} 26950 26951static unsigned 26952Field_dsp340050b49a6c_fld3417dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26953{ 26954 unsigned tie_t = 0; 26955 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26956 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 26957 return tie_t; 26958} 26959 26960static void 26961Field_dsp340050b49a6c_fld3417dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26962{ 26963 uint32 tie_t; 26964 tie_t = (val << 28) >> 28; 26965 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 26966 tie_t = (val << 26) >> 30; 26967 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26968} 26969 26970static unsigned 26971Field_dsp340050b49a6c_fld3419dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26972{ 26973 unsigned tie_t = 0; 26974 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 26975 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 26976 return tie_t; 26977} 26978 26979static void 26980Field_dsp340050b49a6c_fld3419dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26981{ 26982 uint32 tie_t; 26983 tie_t = (val << 28) >> 28; 26984 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 26985 tie_t = (val << 26) >> 30; 26986 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 26987} 26988 26989static unsigned 26990Field_dsp340050b49a6c_fld3318_Slot_dual_slot2_get (const xtensa_insnbuf insn) 26991{ 26992 unsigned tie_t = 0; 26993 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 26994 return tie_t; 26995} 26996 26997static void 26998Field_dsp340050b49a6c_fld3318_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 26999{ 27000 uint32 tie_t; 27001 tie_t = (val << 26) >> 26; 27002 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 27003} 27004 27005static unsigned 27006Field_dsp340050b49a6c_fld3904dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27007{ 27008 unsigned tie_t = 0; 27009 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 27010 return tie_t; 27011} 27012 27013static void 27014Field_dsp340050b49a6c_fld3904dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27015{ 27016 uint32 tie_t; 27017 tie_t = (val << 28) >> 28; 27018 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 27019} 27020 27021static unsigned 27022Field_dsp340050b49a6c_fld3482dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27023{ 27024 unsigned tie_t = 0; 27025 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 27026 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 27027 return tie_t; 27028} 27029 27030static void 27031Field_dsp340050b49a6c_fld3482dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27032{ 27033 uint32 tie_t; 27034 tie_t = (val << 31) >> 31; 27035 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 27036 tie_t = (val << 28) >> 29; 27037 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 27038} 27039 27040static unsigned 27041Field_dsp340050b49a6c_fld3903dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27042{ 27043 unsigned tie_t = 0; 27044 tie_t = (tie_t << 2) | ((insn[0] << 11) >> 30); 27045 return tie_t; 27046} 27047 27048static void 27049Field_dsp340050b49a6c_fld3903dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27050{ 27051 uint32 tie_t; 27052 tie_t = (val << 30) >> 30; 27053 insn[0] = (insn[0] & ~0x180000) | (tie_t << 19); 27054} 27055 27056static unsigned 27057Field_dsp340050b49a6c_fld2044_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27058{ 27059 unsigned tie_t = 0; 27060 tie_t = (tie_t << 5) | ((insn[0] << 8) >> 27); 27061 return tie_t; 27062} 27063 27064static void 27065Field_dsp340050b49a6c_fld2044_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27066{ 27067 uint32 tie_t; 27068 tie_t = (val << 27) >> 27; 27069 insn[0] = (insn[0] & ~0xf80000) | (tie_t << 19); 27070} 27071 27072static unsigned 27073Field_dsp340050b49a6c_fld3407_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27074{ 27075 unsigned tie_t = 0; 27076 tie_t = (tie_t << 1) | ((insn[0] << 8) >> 31); 27077 return tie_t; 27078} 27079 27080static void 27081Field_dsp340050b49a6c_fld3407_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27082{ 27083 uint32 tie_t; 27084 tie_t = (val << 31) >> 31; 27085 insn[0] = (insn[0] & ~0x800000) | (tie_t << 23); 27086} 27087 27088static unsigned 27089Field_dsp340050b49a6c_fld3905dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27090{ 27091 unsigned tie_t = 0; 27092 tie_t = (tie_t << 5) | ((insn[0] << 9) >> 27); 27093 return tie_t; 27094} 27095 27096static void 27097Field_dsp340050b49a6c_fld3905dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27098{ 27099 uint32 tie_t; 27100 tie_t = (val << 27) >> 27; 27101 insn[0] = (insn[0] & ~0x7c0000) | (tie_t << 18); 27102} 27103 27104static unsigned 27105Field_dsp340050b49a6c_fld3479dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27106{ 27107 unsigned tie_t = 0; 27108 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 27109 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 27110 return tie_t; 27111} 27112 27113static void 27114Field_dsp340050b49a6c_fld3479dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27115{ 27116 uint32 tie_t; 27117 tie_t = (val << 29) >> 29; 27118 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 27119 tie_t = (val << 23) >> 26; 27120 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 27121} 27122 27123static unsigned 27124Field_dsp340050b49a6c_fld3906dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27125{ 27126 unsigned tie_t = 0; 27127 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 27128 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 27129 return tie_t; 27130} 27131 27132static void 27133Field_dsp340050b49a6c_fld3906dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27134{ 27135 uint32 tie_t; 27136 tie_t = (val << 31) >> 31; 27137 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 27138 tie_t = (val << 27) >> 28; 27139 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 27140} 27141 27142static unsigned 27143Field_dsp340050b49a6c_fld3475dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27144{ 27145 unsigned tie_t = 0; 27146 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 27147 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 27148 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 27149 return tie_t; 27150} 27151 27152static void 27153Field_dsp340050b49a6c_fld3475dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27154{ 27155 uint32 tie_t; 27156 tie_t = (val << 28) >> 28; 27157 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 27158 tie_t = (val << 26) >> 30; 27159 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 27160 tie_t = (val << 20) >> 26; 27161 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 27162} 27163 27164static unsigned 27165Field_dsp340050b49a6c_fld3898dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27166{ 27167 unsigned tie_t = 0; 27168 tie_t = (tie_t << 2) | ((insn[0] << 14) >> 30); 27169 return tie_t; 27170} 27171 27172static void 27173Field_dsp340050b49a6c_fld3898dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27174{ 27175 uint32 tie_t; 27176 tie_t = (val << 30) >> 30; 27177 insn[0] = (insn[0] & ~0x30000) | (tie_t << 16); 27178} 27179 27180static unsigned 27181Field_dsp340050b49a6c_fld3353dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27182{ 27183 unsigned tie_t = 0; 27184 tie_t = (tie_t << 7) | ((insn[0] << 8) >> 25); 27185 tie_t = (tie_t << 13) | ((insn[0] << 17) >> 19); 27186 return tie_t; 27187} 27188 27189static void 27190Field_dsp340050b49a6c_fld3353dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27191{ 27192 uint32 tie_t; 27193 tie_t = (val << 19) >> 19; 27194 insn[0] = (insn[0] & ~0x7ffc) | (tie_t << 2); 27195 tie_t = (val << 12) >> 25; 27196 insn[0] = (insn[0] & ~0xfe0000) | (tie_t << 17); 27197} 27198 27199static unsigned 27200Field_dsp340050b49a6c_fld3907dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27201{ 27202 unsigned tie_t = 0; 27203 tie_t = (tie_t << 2) | ((insn[0] << 15) >> 30); 27204 return tie_t; 27205} 27206 27207static void 27208Field_dsp340050b49a6c_fld3907dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27209{ 27210 uint32 tie_t; 27211 tie_t = (val << 30) >> 30; 27212 insn[0] = (insn[0] & ~0x18000) | (tie_t << 15); 27213} 27214 27215static unsigned 27216Field_dsp340050b49a6c_fld3388dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27217{ 27218 unsigned tie_t = 0; 27219 tie_t = (tie_t << 13) | ((insn[0] << 8) >> 19); 27220 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 27221 return tie_t; 27222} 27223 27224static void 27225Field_dsp340050b49a6c_fld3388dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27226{ 27227 uint32 tie_t; 27228 tie_t = (val << 28) >> 28; 27229 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 27230 tie_t = (val << 15) >> 19; 27231 insn[0] = (insn[0] & ~0xfff800) | (tie_t << 11); 27232} 27233 27234static unsigned 27235Field_dsp340050b49a6c_fld3913dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27236{ 27237 unsigned tie_t = 0; 27238 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 27239 return tie_t; 27240} 27241 27242static void 27243Field_dsp340050b49a6c_fld3913dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27244{ 27245 uint32 tie_t; 27246 tie_t = (val << 31) >> 31; 27247 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 27248} 27249 27250static unsigned 27251Field_dsp340050b49a6c_fld3387dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27252{ 27253 unsigned tie_t = 0; 27254 tie_t = (tie_t << 18) | ((insn[0] << 8) >> 14); 27255 return tie_t; 27256} 27257 27258static void 27259Field_dsp340050b49a6c_fld3387dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27260{ 27261 uint32 tie_t; 27262 tie_t = (val << 14) >> 14; 27263 insn[0] = (insn[0] & ~0xffffc0) | (tie_t << 6); 27264} 27265 27266static unsigned 27267Field_dsp340050b49a6c_fld3396dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27268{ 27269 unsigned tie_t = 0; 27270 tie_t = (tie_t << 7) | ((insn[0] << 8) >> 25); 27271 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 27272 return tie_t; 27273} 27274 27275static void 27276Field_dsp340050b49a6c_fld3396dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27277{ 27278 uint32 tie_t; 27279 tie_t = (val << 28) >> 28; 27280 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 27281 tie_t = (val << 21) >> 25; 27282 insn[0] = (insn[0] & ~0xfe0000) | (tie_t << 17); 27283} 27284 27285static unsigned 27286Field_dsp340050b49a6c_fld3909dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27287{ 27288 unsigned tie_t = 0; 27289 tie_t = (tie_t << 7) | ((insn[0] << 15) >> 25); 27290 return tie_t; 27291} 27292 27293static void 27294Field_dsp340050b49a6c_fld3909dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27295{ 27296 uint32 tie_t; 27297 tie_t = (val << 25) >> 25; 27298 insn[0] = (insn[0] & ~0x1fc00) | (tie_t << 10); 27299} 27300 27301static unsigned 27302Field_dsp340050b49a6c_fld3404dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27303{ 27304 unsigned tie_t = 0; 27305 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 27306 tie_t = (tie_t << 1) | ((insn[0] << 12) >> 31); 27307 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 27308 return tie_t; 27309} 27310 27311static void 27312Field_dsp340050b49a6c_fld3404dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27313{ 27314 uint32 tie_t; 27315 tie_t = (val << 29) >> 29; 27316 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 27317 tie_t = (val << 28) >> 31; 27318 insn[0] = (insn[0] & ~0x80000) | (tie_t << 19); 27319 tie_t = (val << 26) >> 30; 27320 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 27321} 27322 27323static unsigned 27324Field_dsp340050b49a6c_fld3910dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27325{ 27326 unsigned tie_t = 0; 27327 tie_t = (tie_t << 2) | ((insn[0] << 10) >> 30); 27328 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 27329 return tie_t; 27330} 27331 27332static void 27333Field_dsp340050b49a6c_fld3910dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27334{ 27335 uint32 tie_t; 27336 tie_t = (val << 23) >> 23; 27337 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 27338 tie_t = (val << 21) >> 30; 27339 insn[0] = (insn[0] & ~0x300000) | (tie_t << 20); 27340} 27341 27342static unsigned 27343Field_dsp340050b49a6c_fld3385dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27344{ 27345 unsigned tie_t = 0; 27346 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 27347 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 27348 return tie_t; 27349} 27350 27351static void 27352Field_dsp340050b49a6c_fld3385dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27353{ 27354 uint32 tie_t; 27355 tie_t = (val << 28) >> 28; 27356 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 27357 tie_t = (val << 18) >> 22; 27358 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 27359} 27360 27361static unsigned 27362Field_dsp340050b49a6c_fld3478dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27363{ 27364 unsigned tie_t = 0; 27365 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 27366 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 27367 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 27368 return tie_t; 27369} 27370 27371static void 27372Field_dsp340050b49a6c_fld3478dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27373{ 27374 uint32 tie_t; 27375 tie_t = (val << 28) >> 28; 27376 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 27377 tie_t = (val << 27) >> 31; 27378 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 27379 tie_t = (val << 21) >> 26; 27380 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 27381} 27382 27383static unsigned 27384Field_dsp340050b49a6c_fld3908dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27385{ 27386 unsigned tie_t = 0; 27387 tie_t = (tie_t << 2) | ((insn[0] << 14) >> 30); 27388 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 27389 return tie_t; 27390} 27391 27392static void 27393Field_dsp340050b49a6c_fld3908dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27394{ 27395 uint32 tie_t; 27396 tie_t = (val << 31) >> 31; 27397 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 27398 tie_t = (val << 29) >> 30; 27399 insn[0] = (insn[0] & ~0x30000) | (tie_t << 16); 27400} 27401 27402static unsigned 27403Field_dsp340050b49a6c_fld3477dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27404{ 27405 unsigned tie_t = 0; 27406 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 27407 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 27408 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 27409 return tie_t; 27410} 27411 27412static void 27413Field_dsp340050b49a6c_fld3477dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27414{ 27415 uint32 tie_t; 27416 tie_t = (val << 28) >> 28; 27417 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 27418 tie_t = (val << 26) >> 30; 27419 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 27420 tie_t = (val << 20) >> 26; 27421 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 27422} 27423 27424static unsigned 27425Field_dsp340050b49a6c_fld3469dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27426{ 27427 unsigned tie_t = 0; 27428 tie_t = (tie_t << 9) | ((insn[0] << 8) >> 23); 27429 return tie_t; 27430} 27431 27432static void 27433Field_dsp340050b49a6c_fld3469dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27434{ 27435 uint32 tie_t; 27436 tie_t = (val << 23) >> 23; 27437 insn[0] = (insn[0] & ~0xff8000) | (tie_t << 15); 27438} 27439 27440static unsigned 27441Field_dsp340050b49a6c_fld3484dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27442{ 27443 unsigned tie_t = 0; 27444 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 27445 tie_t = (tie_t << 1) | ((insn[0] << 13) >> 31); 27446 return tie_t; 27447} 27448 27449static void 27450Field_dsp340050b49a6c_fld3484dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27451{ 27452 uint32 tie_t; 27453 tie_t = (val << 31) >> 31; 27454 insn[0] = (insn[0] & ~0x40000) | (tie_t << 18); 27455 tie_t = (val << 28) >> 29; 27456 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 27457} 27458 27459static unsigned 27460Field_dsp340050b49a6c_fld3916dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27461{ 27462 unsigned tie_t = 0; 27463 tie_t = (tie_t << 2) | ((insn[0] << 11) >> 30); 27464 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 27465 return tie_t; 27466} 27467 27468static void 27469Field_dsp340050b49a6c_fld3916dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27470{ 27471 uint32 tie_t; 27472 tie_t = (val << 28) >> 28; 27473 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 27474 tie_t = (val << 26) >> 30; 27475 insn[0] = (insn[0] & ~0x180000) | (tie_t << 19); 27476} 27477 27478static unsigned 27479Field_dsp340050b49a6c_fld3451dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27480{ 27481 unsigned tie_t = 0; 27482 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 27483 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 27484 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 27485 return tie_t; 27486} 27487 27488static void 27489Field_dsp340050b49a6c_fld3451dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27490{ 27491 uint32 tie_t; 27492 tie_t = (val << 31) >> 31; 27493 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 27494 tie_t = (val << 27) >> 28; 27495 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 27496 tie_t = (val << 21) >> 26; 27497 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 27498} 27499 27500static unsigned 27501Field_dsp340050b49a6c_fld3914dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27502{ 27503 unsigned tie_t = 0; 27504 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 27505 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 27506 return tie_t; 27507} 27508 27509static void 27510Field_dsp340050b49a6c_fld3914dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27511{ 27512 uint32 tie_t; 27513 tie_t = (val << 31) >> 31; 27514 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 27515 tie_t = (val << 27) >> 28; 27516 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 27517} 27518 27519static unsigned 27520Field_dsp340050b49a6c_fld3450dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27521{ 27522 unsigned tie_t = 0; 27523 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 27524 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 27525 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 27526 return tie_t; 27527} 27528 27529static void 27530Field_dsp340050b49a6c_fld3450dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27531{ 27532 uint32 tie_t; 27533 tie_t = (val << 29) >> 29; 27534 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 27535 tie_t = (val << 25) >> 28; 27536 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 27537 tie_t = (val << 19) >> 26; 27538 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 27539} 27540 27541static unsigned 27542Field_dsp340050b49a6c_fld2046_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27543{ 27544 unsigned tie_t = 0; 27545 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 27546 return tie_t; 27547} 27548 27549static void 27550Field_dsp340050b49a6c_fld2046_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27551{ 27552 uint32 tie_t; 27553 tie_t = (val << 28) >> 28; 27554 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 27555} 27556 27557static unsigned 27558Field_dsp340050b49a6c_fld3453dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27559{ 27560 unsigned tie_t = 0; 27561 tie_t = (tie_t << 14) | ((insn[0] << 8) >> 18); 27562 return tie_t; 27563} 27564 27565static void 27566Field_dsp340050b49a6c_fld3453dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27567{ 27568 uint32 tie_t; 27569 tie_t = (val << 18) >> 18; 27570 insn[0] = (insn[0] & ~0xfffc00) | (tie_t << 10); 27571} 27572 27573static unsigned 27574Field_dsp340050b49a6c_fld3365dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27575{ 27576 unsigned tie_t = 0; 27577 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 27578 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 27579 return tie_t; 27580} 27581 27582static void 27583Field_dsp340050b49a6c_fld3365dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27584{ 27585 uint32 tie_t; 27586 tie_t = (val << 24) >> 24; 27587 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 27588 tie_t = (val << 14) >> 22; 27589 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 27590} 27591 27592static unsigned 27593Field_dsp340050b49a6c_fld3366dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27594{ 27595 unsigned tie_t = 0; 27596 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 27597 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 27598 return tie_t; 27599} 27600 27601static void 27602Field_dsp340050b49a6c_fld3366dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27603{ 27604 uint32 tie_t; 27605 tie_t = (val << 24) >> 24; 27606 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 27607 tie_t = (val << 14) >> 22; 27608 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 27609} 27610 27611static unsigned 27612Field_dsp340050b49a6c_fld3368dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27613{ 27614 unsigned tie_t = 0; 27615 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 27616 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 27617 return tie_t; 27618} 27619 27620static void 27621Field_dsp340050b49a6c_fld3368dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27622{ 27623 uint32 tie_t; 27624 tie_t = (val << 24) >> 24; 27625 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 27626 tie_t = (val << 14) >> 22; 27627 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 27628} 27629 27630static unsigned 27631Field_dsp340050b49a6c_fld3372dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27632{ 27633 unsigned tie_t = 0; 27634 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 27635 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 27636 return tie_t; 27637} 27638 27639static void 27640Field_dsp340050b49a6c_fld3372dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27641{ 27642 uint32 tie_t; 27643 tie_t = (val << 24) >> 24; 27644 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 27645 tie_t = (val << 14) >> 22; 27646 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 27647} 27648 27649static unsigned 27650Field_dsp340050b49a6c_fld3367dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27651{ 27652 unsigned tie_t = 0; 27653 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 27654 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 27655 return tie_t; 27656} 27657 27658static void 27659Field_dsp340050b49a6c_fld3367dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27660{ 27661 uint32 tie_t; 27662 tie_t = (val << 24) >> 24; 27663 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 27664 tie_t = (val << 14) >> 22; 27665 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 27666} 27667 27668static unsigned 27669Field_dsp340050b49a6c_fld3369dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27670{ 27671 unsigned tie_t = 0; 27672 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 27673 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 27674 return tie_t; 27675} 27676 27677static void 27678Field_dsp340050b49a6c_fld3369dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27679{ 27680 uint32 tie_t; 27681 tie_t = (val << 24) >> 24; 27682 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 27683 tie_t = (val << 14) >> 22; 27684 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 27685} 27686 27687static unsigned 27688Field_dsp340050b49a6c_fld3345dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27689{ 27690 unsigned tie_t = 0; 27691 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 27692 tie_t = (tie_t << 12) | ((insn[0] << 18) >> 20); 27693 return tie_t; 27694} 27695 27696static void 27697Field_dsp340050b49a6c_fld3345dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27698{ 27699 uint32 tie_t; 27700 tie_t = (val << 20) >> 20; 27701 insn[0] = (insn[0] & ~0x3ffc) | (tie_t << 2); 27702 tie_t = (val << 14) >> 26; 27703 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 27704} 27705 27706static unsigned 27707Field_dsp340050b49a6c_fld3457dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27708{ 27709 unsigned tie_t = 0; 27710 tie_t = (tie_t << 7) | ((insn[0] << 8) >> 25); 27711 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 27712 return tie_t; 27713} 27714 27715static void 27716Field_dsp340050b49a6c_fld3457dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27717{ 27718 uint32 tie_t; 27719 tie_t = (val << 28) >> 28; 27720 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 27721 tie_t = (val << 21) >> 25; 27722 insn[0] = (insn[0] & ~0xfe0000) | (tie_t << 17); 27723} 27724 27725static unsigned 27726Field_dsp340050b49a6c_fld3917dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27727{ 27728 unsigned tie_t = 0; 27729 tie_t = (tie_t << 3) | ((insn[0] << 15) >> 29); 27730 return tie_t; 27731} 27732 27733static void 27734Field_dsp340050b49a6c_fld3917dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27735{ 27736 uint32 tie_t; 27737 tie_t = (val << 29) >> 29; 27738 insn[0] = (insn[0] & ~0x1c000) | (tie_t << 14); 27739} 27740 27741static unsigned 27742Field_dsp340050b49a6c_fld3358dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27743{ 27744 unsigned tie_t = 0; 27745 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 27746 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 27747 tie_t = (tie_t << 6) | ((insn[0] << 22) >> 26); 27748 return tie_t; 27749} 27750 27751static void 27752Field_dsp340050b49a6c_fld3358dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27753{ 27754 uint32 tie_t; 27755 tie_t = (val << 26) >> 26; 27756 insn[0] = (insn[0] & ~0x3f0) | (tie_t << 4); 27757 tie_t = (val << 25) >> 31; 27758 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 27759 tie_t = (val << 19) >> 26; 27760 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 27761} 27762 27763static unsigned 27764Field_dsp340050b49a6c_fld3918dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27765{ 27766 unsigned tie_t = 0; 27767 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 27768 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 27769 return tie_t; 27770} 27771 27772static void 27773Field_dsp340050b49a6c_fld3918dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27774{ 27775 uint32 tie_t; 27776 tie_t = (val << 30) >> 30; 27777 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 27778 tie_t = (val << 27) >> 29; 27779 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 27780} 27781 27782static unsigned 27783Field_dsp340050b49a6c_fld3347dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27784{ 27785 unsigned tie_t = 0; 27786 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 27787 tie_t = (tie_t << 12) | ((insn[0] << 18) >> 20); 27788 return tie_t; 27789} 27790 27791static void 27792Field_dsp340050b49a6c_fld3347dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27793{ 27794 uint32 tie_t; 27795 tie_t = (val << 20) >> 20; 27796 insn[0] = (insn[0] & ~0x3ffc) | (tie_t << 2); 27797 tie_t = (val << 14) >> 26; 27798 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 27799} 27800 27801static unsigned 27802Field_dsp340050b49a6c_fld3348dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27803{ 27804 unsigned tie_t = 0; 27805 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 27806 tie_t = (tie_t << 12) | ((insn[0] << 18) >> 20); 27807 return tie_t; 27808} 27809 27810static void 27811Field_dsp340050b49a6c_fld3348dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27812{ 27813 uint32 tie_t; 27814 tie_t = (val << 20) >> 20; 27815 insn[0] = (insn[0] & ~0x3ffc) | (tie_t << 2); 27816 tie_t = (val << 14) >> 26; 27817 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 27818} 27819 27820static unsigned 27821Field_dsp340050b49a6c_fld3354dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27822{ 27823 unsigned tie_t = 0; 27824 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 27825 tie_t = (tie_t << 10) | ((insn[0] << 18) >> 22); 27826 return tie_t; 27827} 27828 27829static void 27830Field_dsp340050b49a6c_fld3354dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27831{ 27832 uint32 tie_t; 27833 tie_t = (val << 22) >> 22; 27834 insn[0] = (insn[0] & ~0x3ff0) | (tie_t << 4); 27835 tie_t = (val << 16) >> 26; 27836 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 27837} 27838 27839static unsigned 27840Field_s4_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27841{ 27842 unsigned tie_t = 0; 27843 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 27844 return tie_t; 27845} 27846 27847static void 27848Field_s4_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27849{ 27850 uint32 tie_t; 27851 tie_t = (val << 30) >> 30; 27852 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 27853} 27854 27855static unsigned 27856Field_dsp340050b49a6c_fld3397dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27857{ 27858 unsigned tie_t = 0; 27859 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 27860 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 27861 return tie_t; 27862} 27863 27864static void 27865Field_dsp340050b49a6c_fld3397dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27866{ 27867 uint32 tie_t; 27868 tie_t = (val << 28) >> 28; 27869 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 27870 tie_t = (val << 24) >> 28; 27871 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 27872} 27873 27874static unsigned 27875Field_dsp340050b49a6c_fld3919dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27876{ 27877 unsigned tie_t = 0; 27878 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 27879 return tie_t; 27880} 27881 27882static void 27883Field_dsp340050b49a6c_fld3919dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27884{ 27885 uint32 tie_t; 27886 tie_t = (val << 26) >> 26; 27887 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 27888} 27889 27890static unsigned 27891Field_dsp340050b49a6c_fld3462dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27892{ 27893 unsigned tie_t = 0; 27894 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 27895 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 27896 return tie_t; 27897} 27898 27899static void 27900Field_dsp340050b49a6c_fld3462dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27901{ 27902 uint32 tie_t; 27903 tie_t = (val << 28) >> 28; 27904 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 27905 tie_t = (val << 26) >> 30; 27906 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 27907} 27908 27909static unsigned 27910Field_dsp340050b49a6c_fld3394dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27911{ 27912 unsigned tie_t = 0; 27913 tie_t = (tie_t << 8) | ((insn[0] << 8) >> 24); 27914 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 27915 return tie_t; 27916} 27917 27918static void 27919Field_dsp340050b49a6c_fld3394dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27920{ 27921 uint32 tie_t; 27922 tie_t = (val << 28) >> 28; 27923 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 27924 tie_t = (val << 20) >> 24; 27925 insn[0] = (insn[0] & ~0xff0000) | (tie_t << 16); 27926} 27927 27928static unsigned 27929Field_dsp340050b49a6c_fld3920dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27930{ 27931 unsigned tie_t = 0; 27932 tie_t = (tie_t << 6) | ((insn[0] << 16) >> 26); 27933 return tie_t; 27934} 27935 27936static void 27937Field_dsp340050b49a6c_fld3920dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27938{ 27939 uint32 tie_t; 27940 tie_t = (val << 26) >> 26; 27941 insn[0] = (insn[0] & ~0xfc00) | (tie_t << 10); 27942} 27943 27944static unsigned 27945Field_dsp340050b49a6c_fld3363dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27946{ 27947 unsigned tie_t = 0; 27948 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 27949 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 27950 return tie_t; 27951} 27952 27953static void 27954Field_dsp340050b49a6c_fld3363dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27955{ 27956 uint32 tie_t; 27957 tie_t = (val << 24) >> 24; 27958 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 27959 tie_t = (val << 14) >> 22; 27960 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 27961} 27962 27963static unsigned 27964Field_dsp340050b49a6c_fld3481dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27965{ 27966 unsigned tie_t = 0; 27967 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 27968 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 27969 return tie_t; 27970} 27971 27972static void 27973Field_dsp340050b49a6c_fld3481dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27974{ 27975 uint32 tie_t; 27976 tie_t = (val << 30) >> 30; 27977 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 27978 tie_t = (val << 24) >> 26; 27979 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 27980} 27981 27982static unsigned 27983Field_dsp340050b49a6c_fld3339dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 27984{ 27985 unsigned tie_t = 0; 27986 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 27987 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 27988 return tie_t; 27989} 27990 27991static void 27992Field_dsp340050b49a6c_fld3339dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 27993{ 27994 uint32 tie_t; 27995 tie_t = (val << 24) >> 24; 27996 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 27997 tie_t = (val << 18) >> 26; 27998 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 27999} 28000 28001static unsigned 28002Field_dsp340050b49a6c_fld3384dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28003{ 28004 unsigned tie_t = 0; 28005 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 28006 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 28007 return tie_t; 28008} 28009 28010static void 28011Field_dsp340050b49a6c_fld3384dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28012{ 28013 uint32 tie_t; 28014 tie_t = (val << 28) >> 28; 28015 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 28016 tie_t = (val << 18) >> 22; 28017 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 28018} 28019 28020static unsigned 28021Field_dsp340050b49a6c_fld3360dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28022{ 28023 unsigned tie_t = 0; 28024 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28025 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 28026 return tie_t; 28027} 28028 28029static void 28030Field_dsp340050b49a6c_fld3360dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28031{ 28032 uint32 tie_t; 28033 tie_t = (val << 24) >> 24; 28034 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 28035 tie_t = (val << 18) >> 26; 28036 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28037} 28038 28039static unsigned 28040Field_dsp340050b49a6c_fld3437dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28041{ 28042 unsigned tie_t = 0; 28043 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28044 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28045 return tie_t; 28046} 28047 28048static void 28049Field_dsp340050b49a6c_fld3437dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28050{ 28051 uint32 tie_t; 28052 tie_t = (val << 28) >> 28; 28053 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28054 tie_t = (val << 22) >> 26; 28055 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28056} 28057 28058static unsigned 28059Field_dsp340050b49a6c_fld3439dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28060{ 28061 unsigned tie_t = 0; 28062 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28063 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28064 return tie_t; 28065} 28066 28067static void 28068Field_dsp340050b49a6c_fld3439dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28069{ 28070 uint32 tie_t; 28071 tie_t = (val << 28) >> 28; 28072 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28073 tie_t = (val << 22) >> 26; 28074 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28075} 28076 28077static unsigned 28078Field_dsp340050b49a6c_fld3438dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28079{ 28080 unsigned tie_t = 0; 28081 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28082 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28083 return tie_t; 28084} 28085 28086static void 28087Field_dsp340050b49a6c_fld3438dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28088{ 28089 uint32 tie_t; 28090 tie_t = (val << 28) >> 28; 28091 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28092 tie_t = (val << 22) >> 26; 28093 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28094} 28095 28096static unsigned 28097Field_dsp340050b49a6c_fld3440dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28098{ 28099 unsigned tie_t = 0; 28100 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28101 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28102 return tie_t; 28103} 28104 28105static void 28106Field_dsp340050b49a6c_fld3440dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28107{ 28108 uint32 tie_t; 28109 tie_t = (val << 28) >> 28; 28110 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28111 tie_t = (val << 22) >> 26; 28112 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28113} 28114 28115static unsigned 28116Field_dsp340050b49a6c_fld3441dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28117{ 28118 unsigned tie_t = 0; 28119 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28120 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28121 return tie_t; 28122} 28123 28124static void 28125Field_dsp340050b49a6c_fld3441dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28126{ 28127 uint32 tie_t; 28128 tie_t = (val << 28) >> 28; 28129 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28130 tie_t = (val << 22) >> 26; 28131 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28132} 28133 28134static unsigned 28135Field_dsp340050b49a6c_fld3442dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28136{ 28137 unsigned tie_t = 0; 28138 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28139 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28140 return tie_t; 28141} 28142 28143static void 28144Field_dsp340050b49a6c_fld3442dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28145{ 28146 uint32 tie_t; 28147 tie_t = (val << 28) >> 28; 28148 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28149 tie_t = (val << 22) >> 26; 28150 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28151} 28152 28153static unsigned 28154Field_dsp340050b49a6c_fld3444dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28155{ 28156 unsigned tie_t = 0; 28157 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28158 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28159 return tie_t; 28160} 28161 28162static void 28163Field_dsp340050b49a6c_fld3444dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28164{ 28165 uint32 tie_t; 28166 tie_t = (val << 28) >> 28; 28167 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28168 tie_t = (val << 22) >> 26; 28169 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28170} 28171 28172static unsigned 28173Field_dsp340050b49a6c_fld3460dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28174{ 28175 unsigned tie_t = 0; 28176 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 28177 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 28178 return tie_t; 28179} 28180 28181static void 28182Field_dsp340050b49a6c_fld3460dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28183{ 28184 uint32 tie_t; 28185 tie_t = (val << 29) >> 29; 28186 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 28187 tie_t = (val << 27) >> 30; 28188 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 28189} 28190 28191static unsigned 28192Field_dsp340050b49a6c_fld3921dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28193{ 28194 unsigned tie_t = 0; 28195 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 28196 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 28197 return tie_t; 28198} 28199 28200static void 28201Field_dsp340050b49a6c_fld3921dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28202{ 28203 uint32 tie_t; 28204 tie_t = (val << 31) >> 31; 28205 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 28206 tie_t = (val << 27) >> 28; 28207 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 28208} 28209 28210static unsigned 28211Field_dsp340050b49a6c_fld3429dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28212{ 28213 unsigned tie_t = 0; 28214 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28215 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28216 return tie_t; 28217} 28218 28219static void 28220Field_dsp340050b49a6c_fld3429dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28221{ 28222 uint32 tie_t; 28223 tie_t = (val << 28) >> 28; 28224 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28225 tie_t = (val << 22) >> 26; 28226 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28227} 28228 28229static unsigned 28230Field_dsp340050b49a6c_fld3431dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28231{ 28232 unsigned tie_t = 0; 28233 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28234 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28235 return tie_t; 28236} 28237 28238static void 28239Field_dsp340050b49a6c_fld3431dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28240{ 28241 uint32 tie_t; 28242 tie_t = (val << 28) >> 28; 28243 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28244 tie_t = (val << 22) >> 26; 28245 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28246} 28247 28248static unsigned 28249Field_dsp340050b49a6c_fld3435dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28250{ 28251 unsigned tie_t = 0; 28252 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28253 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28254 return tie_t; 28255} 28256 28257static void 28258Field_dsp340050b49a6c_fld3435dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28259{ 28260 uint32 tie_t; 28261 tie_t = (val << 28) >> 28; 28262 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28263 tie_t = (val << 22) >> 26; 28264 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28265} 28266 28267static unsigned 28268Field_dsp340050b49a6c_fld3430dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28269{ 28270 unsigned tie_t = 0; 28271 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28272 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28273 return tie_t; 28274} 28275 28276static void 28277Field_dsp340050b49a6c_fld3430dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28278{ 28279 uint32 tie_t; 28280 tie_t = (val << 28) >> 28; 28281 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28282 tie_t = (val << 22) >> 26; 28283 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28284} 28285 28286static unsigned 28287Field_dsp340050b49a6c_fld3432dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28288{ 28289 unsigned tie_t = 0; 28290 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28291 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28292 return tie_t; 28293} 28294 28295static void 28296Field_dsp340050b49a6c_fld3432dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28297{ 28298 uint32 tie_t; 28299 tie_t = (val << 28) >> 28; 28300 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28301 tie_t = (val << 22) >> 26; 28302 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28303} 28304 28305static unsigned 28306Field_dsp340050b49a6c_fld3433dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28307{ 28308 unsigned tie_t = 0; 28309 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28310 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28311 return tie_t; 28312} 28313 28314static void 28315Field_dsp340050b49a6c_fld3433dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28316{ 28317 uint32 tie_t; 28318 tie_t = (val << 28) >> 28; 28319 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28320 tie_t = (val << 22) >> 26; 28321 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28322} 28323 28324static unsigned 28325Field_dsp340050b49a6c_fld3434dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28326{ 28327 unsigned tie_t = 0; 28328 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28329 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28330 return tie_t; 28331} 28332 28333static void 28334Field_dsp340050b49a6c_fld3434dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28335{ 28336 uint32 tie_t; 28337 tie_t = (val << 28) >> 28; 28338 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28339 tie_t = (val << 22) >> 26; 28340 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28341} 28342 28343static unsigned 28344Field_dsp340050b49a6c_fld3436dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28345{ 28346 unsigned tie_t = 0; 28347 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28348 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28349 return tie_t; 28350} 28351 28352static void 28353Field_dsp340050b49a6c_fld3436dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28354{ 28355 uint32 tie_t; 28356 tie_t = (val << 28) >> 28; 28357 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28358 tie_t = (val << 22) >> 26; 28359 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28360} 28361 28362static unsigned 28363Field_dsp340050b49a6c_fld3361dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28364{ 28365 unsigned tie_t = 0; 28366 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28367 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 28368 return tie_t; 28369} 28370 28371static void 28372Field_dsp340050b49a6c_fld3361dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28373{ 28374 uint32 tie_t; 28375 tie_t = (val << 24) >> 24; 28376 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 28377 tie_t = (val << 18) >> 26; 28378 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28379} 28380 28381static unsigned 28382Field_dsp340050b49a6c_fld3403dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28383{ 28384 unsigned tie_t = 0; 28385 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 28386 tie_t = (tie_t << 2) | ((insn[0] << 12) >> 30); 28387 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 28388 return tie_t; 28389} 28390 28391static void 28392Field_dsp340050b49a6c_fld3403dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28393{ 28394 uint32 tie_t; 28395 tie_t = (val << 29) >> 29; 28396 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 28397 tie_t = (val << 27) >> 30; 28398 insn[0] = (insn[0] & ~0xc0000) | (tie_t << 18); 28399 tie_t = (val << 25) >> 30; 28400 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 28401} 28402 28403static unsigned 28404Field_dsp340050b49a6c_fld3922dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28405{ 28406 unsigned tie_t = 0; 28407 tie_t = (tie_t << 2) | ((insn[0] << 10) >> 30); 28408 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 28409 return tie_t; 28410} 28411 28412static void 28413Field_dsp340050b49a6c_fld3922dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28414{ 28415 uint32 tie_t; 28416 tie_t = (val << 28) >> 28; 28417 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 28418 tie_t = (val << 26) >> 30; 28419 insn[0] = (insn[0] & ~0x300000) | (tie_t << 20); 28420} 28421 28422static unsigned 28423Field_dsp340050b49a6c_fld3386dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28424{ 28425 unsigned tie_t = 0; 28426 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 28427 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 28428 return tie_t; 28429} 28430 28431static void 28432Field_dsp340050b49a6c_fld3386dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28433{ 28434 uint32 tie_t; 28435 tie_t = (val << 28) >> 28; 28436 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 28437 tie_t = (val << 18) >> 22; 28438 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 28439} 28440 28441static unsigned 28442Field_dsp340050b49a6c_fld2056_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28443{ 28444 unsigned tie_t = 0; 28445 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 28446 return tie_t; 28447} 28448 28449static void 28450Field_dsp340050b49a6c_fld2056_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28451{ 28452 uint32 tie_t; 28453 tie_t = (val << 29) >> 29; 28454 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 28455} 28456 28457static unsigned 28458Field_dsp340050b49a6c_fld3923dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28459{ 28460 unsigned tie_t = 0; 28461 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 28462 tie_t = (tie_t << 5) | ((insn[0] << 25) >> 27); 28463 return tie_t; 28464} 28465 28466static void 28467Field_dsp340050b49a6c_fld3923dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28468{ 28469 uint32 tie_t; 28470 tie_t = (val << 27) >> 27; 28471 insn[0] = (insn[0] & ~0x7c) | (tie_t << 2); 28472 tie_t = (val << 18) >> 23; 28473 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 28474} 28475 28476static unsigned 28477Field_dsp340050b49a6c_fld3324dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28478{ 28479 unsigned tie_t = 0; 28480 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28481 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 28482 return tie_t; 28483} 28484 28485static void 28486Field_dsp340050b49a6c_fld3324dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28487{ 28488 uint32 tie_t; 28489 tie_t = (val << 28) >> 28; 28490 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 28491 tie_t = (val << 22) >> 26; 28492 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28493} 28494 28495static unsigned 28496Field_dsp340050b49a6c_fld3325dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28497{ 28498 unsigned tie_t = 0; 28499 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28500 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 28501 return tie_t; 28502} 28503 28504static void 28505Field_dsp340050b49a6c_fld3325dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28506{ 28507 uint32 tie_t; 28508 tie_t = (val << 28) >> 28; 28509 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 28510 tie_t = (val << 22) >> 26; 28511 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28512} 28513 28514static unsigned 28515Field_dsp340050b49a6c_fld3340dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28516{ 28517 unsigned tie_t = 0; 28518 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28519 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 28520 return tie_t; 28521} 28522 28523static void 28524Field_dsp340050b49a6c_fld3340dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28525{ 28526 uint32 tie_t; 28527 tie_t = (val << 24) >> 24; 28528 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 28529 tie_t = (val << 18) >> 26; 28530 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28531} 28532 28533static unsigned 28534Field_dsp340050b49a6c_fld3327dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28535{ 28536 unsigned tie_t = 0; 28537 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28538 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 28539 return tie_t; 28540} 28541 28542static void 28543Field_dsp340050b49a6c_fld3327dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28544{ 28545 uint32 tie_t; 28546 tie_t = (val << 28) >> 28; 28547 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 28548 tie_t = (val << 22) >> 26; 28549 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28550} 28551 28552static unsigned 28553Field_dsp340050b49a6c_fld3342dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28554{ 28555 unsigned tie_t = 0; 28556 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28557 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 28558 tie_t = (tie_t << 6) | ((insn[0] << 22) >> 26); 28559 return tie_t; 28560} 28561 28562static void 28563Field_dsp340050b49a6c_fld3342dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28564{ 28565 uint32 tie_t; 28566 tie_t = (val << 26) >> 26; 28567 insn[0] = (insn[0] & ~0x3f0) | (tie_t << 4); 28568 tie_t = (val << 24) >> 30; 28569 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 28570 tie_t = (val << 18) >> 26; 28571 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28572} 28573 28574static unsigned 28575Field_dsp340050b49a6c_fld3356dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28576{ 28577 unsigned tie_t = 0; 28578 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28579 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 28580 tie_t = (tie_t << 6) | ((insn[0] << 22) >> 26); 28581 return tie_t; 28582} 28583 28584static void 28585Field_dsp340050b49a6c_fld3356dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28586{ 28587 uint32 tie_t; 28588 tie_t = (val << 26) >> 26; 28589 insn[0] = (insn[0] & ~0x3f0) | (tie_t << 4); 28590 tie_t = (val << 23) >> 29; 28591 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 28592 tie_t = (val << 17) >> 26; 28593 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28594} 28595 28596static unsigned 28597Field_dsp340050b49a6c_fld3924dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28598{ 28599 unsigned tie_t = 0; 28600 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 28601 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 28602 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 28603 return tie_t; 28604} 28605 28606static void 28607Field_dsp340050b49a6c_fld3924dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28608{ 28609 uint32 tie_t; 28610 tie_t = (val << 30) >> 30; 28611 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 28612 tie_t = (val << 29) >> 31; 28613 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 28614 tie_t = (val << 25) >> 28; 28615 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 28616} 28617 28618static unsigned 28619Field_dsp340050b49a6c_fld3349dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28620{ 28621 unsigned tie_t = 0; 28622 tie_t = (tie_t << 22) | ((insn[0] << 8) >> 10); 28623 return tie_t; 28624} 28625 28626static void 28627Field_dsp340050b49a6c_fld3349dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28628{ 28629 uint32 tie_t; 28630 tie_t = (val << 10) >> 10; 28631 insn[0] = (insn[0] & ~0xfffffc) | (tie_t << 2); 28632} 28633 28634static unsigned 28635Field_dsp340050b49a6c_fld3350dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28636{ 28637 unsigned tie_t = 0; 28638 tie_t = (tie_t << 7) | ((insn[0] << 8) >> 25); 28639 tie_t = (tie_t << 13) | ((insn[0] << 17) >> 19); 28640 return tie_t; 28641} 28642 28643static void 28644Field_dsp340050b49a6c_fld3350dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28645{ 28646 uint32 tie_t; 28647 tie_t = (val << 19) >> 19; 28648 insn[0] = (insn[0] & ~0x7ffc) | (tie_t << 2); 28649 tie_t = (val << 12) >> 25; 28650 insn[0] = (insn[0] & ~0xfe0000) | (tie_t << 17); 28651} 28652 28653static unsigned 28654Field_dsp340050b49a6c_fld3341dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28655{ 28656 unsigned tie_t = 0; 28657 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28658 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 28659 return tie_t; 28660} 28661 28662static void 28663Field_dsp340050b49a6c_fld3341dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28664{ 28665 uint32 tie_t; 28666 tie_t = (val << 24) >> 24; 28667 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 28668 tie_t = (val << 18) >> 26; 28669 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28670} 28671 28672static unsigned 28673Field_dsp340050b49a6c_fld3370dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28674{ 28675 unsigned tie_t = 0; 28676 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 28677 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 28678 return tie_t; 28679} 28680 28681static void 28682Field_dsp340050b49a6c_fld3370dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28683{ 28684 uint32 tie_t; 28685 tie_t = (val << 24) >> 24; 28686 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 28687 tie_t = (val << 14) >> 22; 28688 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 28689} 28690 28691static unsigned 28692Field_dsp340050b49a6c_fld3371dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28693{ 28694 unsigned tie_t = 0; 28695 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 28696 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 28697 return tie_t; 28698} 28699 28700static void 28701Field_dsp340050b49a6c_fld3371dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28702{ 28703 uint32 tie_t; 28704 tie_t = (val << 24) >> 24; 28705 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 28706 tie_t = (val << 14) >> 22; 28707 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 28708} 28709 28710static unsigned 28711Field_dsp340050b49a6c_fld3373dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28712{ 28713 unsigned tie_t = 0; 28714 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 28715 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 28716 return tie_t; 28717} 28718 28719static void 28720Field_dsp340050b49a6c_fld3373dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28721{ 28722 uint32 tie_t; 28723 tie_t = (val << 24) >> 24; 28724 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 28725 tie_t = (val << 14) >> 22; 28726 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 28727} 28728 28729static unsigned 28730Field_dsp340050b49a6c_fld3374dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28731{ 28732 unsigned tie_t = 0; 28733 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 28734 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 28735 return tie_t; 28736} 28737 28738static void 28739Field_dsp340050b49a6c_fld3374dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28740{ 28741 uint32 tie_t; 28742 tie_t = (val << 24) >> 24; 28743 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 28744 tie_t = (val << 14) >> 22; 28745 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 28746} 28747 28748static unsigned 28749Field_dsp340050b49a6c_fld3376dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28750{ 28751 unsigned tie_t = 0; 28752 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 28753 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 28754 return tie_t; 28755} 28756 28757static void 28758Field_dsp340050b49a6c_fld3376dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28759{ 28760 uint32 tie_t; 28761 tie_t = (val << 24) >> 24; 28762 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 28763 tie_t = (val << 14) >> 22; 28764 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 28765} 28766 28767static unsigned 28768Field_dsp340050b49a6c_fld3375dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28769{ 28770 unsigned tie_t = 0; 28771 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 28772 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 28773 return tie_t; 28774} 28775 28776static void 28777Field_dsp340050b49a6c_fld3375dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28778{ 28779 uint32 tie_t; 28780 tie_t = (val << 24) >> 24; 28781 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 28782 tie_t = (val << 14) >> 22; 28783 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 28784} 28785 28786static unsigned 28787Field_dsp340050b49a6c_fld3377dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28788{ 28789 unsigned tie_t = 0; 28790 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 28791 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 28792 return tie_t; 28793} 28794 28795static void 28796Field_dsp340050b49a6c_fld3377dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28797{ 28798 uint32 tie_t; 28799 tie_t = (val << 24) >> 24; 28800 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 28801 tie_t = (val << 14) >> 22; 28802 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 28803} 28804 28805static unsigned 28806Field_dsp340050b49a6c_fld3378dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28807{ 28808 unsigned tie_t = 0; 28809 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 28810 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 28811 return tie_t; 28812} 28813 28814static void 28815Field_dsp340050b49a6c_fld3378dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28816{ 28817 uint32 tie_t; 28818 tie_t = (val << 24) >> 24; 28819 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 28820 tie_t = (val << 14) >> 22; 28821 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 28822} 28823 28824static unsigned 28825Field_dsp340050b49a6c_fld3379dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28826{ 28827 unsigned tie_t = 0; 28828 tie_t = (tie_t << 10) | ((insn[0] << 8) >> 22); 28829 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 28830 return tie_t; 28831} 28832 28833static void 28834Field_dsp340050b49a6c_fld3379dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28835{ 28836 uint32 tie_t; 28837 tie_t = (val << 24) >> 24; 28838 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 28839 tie_t = (val << 14) >> 22; 28840 insn[0] = (insn[0] & ~0xffc000) | (tie_t << 14); 28841} 28842 28843static unsigned 28844Field_dsp340050b49a6c_fld3381dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28845{ 28846 unsigned tie_t = 0; 28847 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28848 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 28849 return tie_t; 28850} 28851 28852static void 28853Field_dsp340050b49a6c_fld3381dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28854{ 28855 uint32 tie_t; 28856 tie_t = (val << 24) >> 24; 28857 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 28858 tie_t = (val << 18) >> 26; 28859 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28860} 28861 28862static unsigned 28863Field_dsp340050b49a6c_fld3448dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28864{ 28865 unsigned tie_t = 0; 28866 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28867 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 28868 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 28869 return tie_t; 28870} 28871 28872static void 28873Field_dsp340050b49a6c_fld3448dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28874{ 28875 uint32 tie_t; 28876 tie_t = (val << 29) >> 29; 28877 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 28878 tie_t = (val << 25) >> 28; 28879 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 28880 tie_t = (val << 19) >> 26; 28881 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28882} 28883 28884static unsigned 28885Field_dsp340050b49a6c_fld3925dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28886{ 28887 unsigned tie_t = 0; 28888 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 28889 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 28890 return tie_t; 28891} 28892 28893static void 28894Field_dsp340050b49a6c_fld3925dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28895{ 28896 uint32 tie_t; 28897 tie_t = (val << 31) >> 31; 28898 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 28899 tie_t = (val << 30) >> 31; 28900 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 28901} 28902 28903static unsigned 28904Field_dsp340050b49a6c_fld3454dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28905{ 28906 unsigned tie_t = 0; 28907 tie_t = (tie_t << 8) | ((insn[0] << 8) >> 24); 28908 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 28909 return tie_t; 28910} 28911 28912static void 28913Field_dsp340050b49a6c_fld3454dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28914{ 28915 uint32 tie_t; 28916 tie_t = (val << 27) >> 27; 28917 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 28918 tie_t = (val << 19) >> 24; 28919 insn[0] = (insn[0] & ~0xff0000) | (tie_t << 16); 28920} 28921 28922static unsigned 28923Field_dsp340050b49a6c_fld3466_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28924{ 28925 unsigned tie_t = 0; 28926 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 28927 return tie_t; 28928} 28929 28930static void 28931Field_dsp340050b49a6c_fld3466_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28932{ 28933 uint32 tie_t; 28934 tie_t = (val << 31) >> 31; 28935 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 28936} 28937 28938static unsigned 28939Field_dsp340050b49a6c_fld3412dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28940{ 28941 unsigned tie_t = 0; 28942 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 28943 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 28944 return tie_t; 28945} 28946 28947static void 28948Field_dsp340050b49a6c_fld3412dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28949{ 28950 uint32 tie_t; 28951 tie_t = (val << 31) >> 31; 28952 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 28953 tie_t = (val << 27) >> 28; 28954 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 28955} 28956 28957static unsigned 28958Field_dsp340050b49a6c_fld3927dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28959{ 28960 unsigned tie_t = 0; 28961 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 28962 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 28963 return tie_t; 28964} 28965 28966static void 28967Field_dsp340050b49a6c_fld3927dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28968{ 28969 uint32 tie_t; 28970 tie_t = (val << 29) >> 29; 28971 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 28972 tie_t = (val << 24) >> 27; 28973 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 28974} 28975 28976static unsigned 28977Field_dsp340050b49a6c_fld3382dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28978{ 28979 unsigned tie_t = 0; 28980 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 28981 tie_t = (tie_t << 7) | ((insn[0] << 22) >> 25); 28982 return tie_t; 28983} 28984 28985static void 28986Field_dsp340050b49a6c_fld3382dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 28987{ 28988 uint32 tie_t; 28989 tie_t = (val << 25) >> 25; 28990 insn[0] = (insn[0] & ~0x3f8) | (tie_t << 3); 28991 tie_t = (val << 19) >> 26; 28992 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 28993} 28994 28995static unsigned 28996Field_dsp340050b49a6c_fld3928dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 28997{ 28998 unsigned tie_t = 0; 28999 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 29000 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 29001 return tie_t; 29002} 29003 29004static void 29005Field_dsp340050b49a6c_fld3928dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29006{ 29007 uint32 tie_t; 29008 tie_t = (val << 31) >> 31; 29009 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 29010 tie_t = (val << 27) >> 28; 29011 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 29012} 29013 29014static unsigned 29015Field_dsp340050b49a6c_fld3410_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29016{ 29017 unsigned tie_t = 0; 29018 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 29019 return tie_t; 29020} 29021 29022static void 29023Field_dsp340050b49a6c_fld3410_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29024{ 29025 uint32 tie_t; 29026 tie_t = (val << 30) >> 30; 29027 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 29028} 29029 29030static unsigned 29031Field_dsp340050b49a6c_fld3929dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29032{ 29033 unsigned tie_t = 0; 29034 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 29035 tie_t = (tie_t << 6) | ((insn[0] << 24) >> 26); 29036 return tie_t; 29037} 29038 29039static void 29040Field_dsp340050b49a6c_fld3929dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29041{ 29042 uint32 tie_t; 29043 tie_t = (val << 26) >> 26; 29044 insn[0] = (insn[0] & ~0xfc) | (tie_t << 2); 29045 tie_t = (val << 17) >> 23; 29046 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 29047} 29048 29049static unsigned 29050Field_dsp340050b49a6c_fld3390dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29051{ 29052 unsigned tie_t = 0; 29053 tie_t = (tie_t << 12) | ((insn[0] << 8) >> 20); 29054 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29055 return tie_t; 29056} 29057 29058static void 29059Field_dsp340050b49a6c_fld3390dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29060{ 29061 uint32 tie_t; 29062 tie_t = (val << 28) >> 28; 29063 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29064 tie_t = (val << 16) >> 20; 29065 insn[0] = (insn[0] & ~0xfff000) | (tie_t << 12); 29066} 29067 29068static unsigned 29069Field_dsp340050b49a6c_fld3413dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29070{ 29071 unsigned tie_t = 0; 29072 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29073 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 29074 return tie_t; 29075} 29076 29077static void 29078Field_dsp340050b49a6c_fld3413dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29079{ 29080 uint32 tie_t; 29081 tie_t = (val << 31) >> 31; 29082 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 29083 tie_t = (val << 27) >> 28; 29084 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29085} 29086 29087static unsigned 29088Field_dsp340050b49a6c_fld3930dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29089{ 29090 unsigned tie_t = 0; 29091 tie_t = (tie_t << 9) | ((insn[0] << 13) >> 23); 29092 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 29093 return tie_t; 29094} 29095 29096static void 29097Field_dsp340050b49a6c_fld3930dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29098{ 29099 uint32 tie_t; 29100 tie_t = (val << 29) >> 29; 29101 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 29102 tie_t = (val << 20) >> 23; 29103 insn[0] = (insn[0] & ~0x7fc00) | (tie_t << 10); 29104} 29105 29106static unsigned 29107Field_dsp340050b49a6c_fld3456dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29108{ 29109 unsigned tie_t = 0; 29110 tie_t = (tie_t << 8) | ((insn[0] << 8) >> 24); 29111 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 29112 return tie_t; 29113} 29114 29115static void 29116Field_dsp340050b49a6c_fld3456dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29117{ 29118 uint32 tie_t; 29119 tie_t = (val << 27) >> 27; 29120 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 29121 tie_t = (val << 19) >> 24; 29122 insn[0] = (insn[0] & ~0xff0000) | (tie_t << 16); 29123} 29124 29125static unsigned 29126Field_dsp340050b49a6c_fld3392dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29127{ 29128 unsigned tie_t = 0; 29129 tie_t = (tie_t << 11) | ((insn[0] << 8) >> 21); 29130 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29131 return tie_t; 29132} 29133 29134static void 29135Field_dsp340050b49a6c_fld3392dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29136{ 29137 uint32 tie_t; 29138 tie_t = (val << 28) >> 28; 29139 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29140 tie_t = (val << 17) >> 21; 29141 insn[0] = (insn[0] & ~0xffe000) | (tie_t << 13); 29142} 29143 29144static unsigned 29145Field_dsp340050b49a6c_fld3900_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29146{ 29147 unsigned tie_t = 0; 29148 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 29149 return tie_t; 29150} 29151 29152static void 29153Field_dsp340050b49a6c_fld3900_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29154{ 29155 uint32 tie_t; 29156 tie_t = (val << 29) >> 29; 29157 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 29158} 29159 29160static unsigned 29161Field_dsp340050b49a6c_fld3337dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29162{ 29163 unsigned tie_t = 0; 29164 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29165 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 29166 return tie_t; 29167} 29168 29169static void 29170Field_dsp340050b49a6c_fld3337dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29171{ 29172 uint32 tie_t; 29173 tie_t = (val << 24) >> 24; 29174 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 29175 tie_t = (val << 18) >> 26; 29176 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29177} 29178 29179static unsigned 29180Field_dsp340050b49a6c_fld3446dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29181{ 29182 unsigned tie_t = 0; 29183 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29184 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 29185 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 29186 return tie_t; 29187} 29188 29189static void 29190Field_dsp340050b49a6c_fld3446dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29191{ 29192 uint32 tie_t; 29193 tie_t = (val << 30) >> 30; 29194 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 29195 tie_t = (val << 26) >> 28; 29196 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 29197 tie_t = (val << 20) >> 26; 29198 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29199} 29200 29201static unsigned 29202Field_dsp340050b49a6c_fld3317dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29203{ 29204 unsigned tie_t = 0; 29205 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29206 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29207 return tie_t; 29208} 29209 29210static void 29211Field_dsp340050b49a6c_fld3317dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29212{ 29213 uint32 tie_t; 29214 tie_t = (val << 28) >> 28; 29215 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29216 tie_t = (val << 22) >> 26; 29217 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29218} 29219 29220static unsigned 29221Field_dsp340050b49a6c_fld3458dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29222{ 29223 unsigned tie_t = 0; 29224 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 29225 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 29226 return tie_t; 29227} 29228 29229static void 29230Field_dsp340050b49a6c_fld3458dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29231{ 29232 uint32 tie_t; 29233 tie_t = (val << 28) >> 28; 29234 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 29235 tie_t = (val << 24) >> 28; 29236 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 29237} 29238 29239static unsigned 29240Field_dsp340050b49a6c_fld3319dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29241{ 29242 unsigned tie_t = 0; 29243 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29244 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29245 return tie_t; 29246} 29247 29248static void 29249Field_dsp340050b49a6c_fld3319dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29250{ 29251 uint32 tie_t; 29252 tie_t = (val << 28) >> 28; 29253 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29254 tie_t = (val << 22) >> 26; 29255 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29256} 29257 29258static unsigned 29259Field_dsp340050b49a6c_fld3320dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29260{ 29261 unsigned tie_t = 0; 29262 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29263 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29264 return tie_t; 29265} 29266 29267static void 29268Field_dsp340050b49a6c_fld3320dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29269{ 29270 uint32 tie_t; 29271 tie_t = (val << 28) >> 28; 29272 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29273 tie_t = (val << 22) >> 26; 29274 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29275} 29276 29277static unsigned 29278Field_dsp340050b49a6c_fld3322dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29279{ 29280 unsigned tie_t = 0; 29281 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29282 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29283 return tie_t; 29284} 29285 29286static void 29287Field_dsp340050b49a6c_fld3322dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29288{ 29289 uint32 tie_t; 29290 tie_t = (val << 28) >> 28; 29291 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29292 tie_t = (val << 22) >> 26; 29293 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29294} 29295 29296static unsigned 29297Field_dsp340050b49a6c_fld3399dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29298{ 29299 unsigned tie_t = 0; 29300 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 29301 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29302 return tie_t; 29303} 29304 29305static void 29306Field_dsp340050b49a6c_fld3399dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29307{ 29308 uint32 tie_t; 29309 tie_t = (val << 28) >> 28; 29310 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29311 tie_t = (val << 25) >> 29; 29312 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 29313} 29314 29315static unsigned 29316Field_dsp340050b49a6c_fld3931dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29317{ 29318 unsigned tie_t = 0; 29319 tie_t = (tie_t << 3) | ((insn[0] << 11) >> 29); 29320 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 29321 return tie_t; 29322} 29323 29324static void 29325Field_dsp340050b49a6c_fld3931dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29326{ 29327 uint32 tie_t; 29328 tie_t = (val << 28) >> 28; 29329 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 29330 tie_t = (val << 25) >> 29; 29331 insn[0] = (insn[0] & ~0x1c0000) | (tie_t << 18); 29332} 29333 29334static unsigned 29335Field_dsp340050b49a6c_fld3326dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29336{ 29337 unsigned tie_t = 0; 29338 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29339 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29340 return tie_t; 29341} 29342 29343static void 29344Field_dsp340050b49a6c_fld3326dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29345{ 29346 uint32 tie_t; 29347 tie_t = (val << 28) >> 28; 29348 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29349 tie_t = (val << 22) >> 26; 29350 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29351} 29352 29353static unsigned 29354Field_dsp340050b49a6c_fld3427dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29355{ 29356 unsigned tie_t = 0; 29357 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29358 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 29359 return tie_t; 29360} 29361 29362static void 29363Field_dsp340050b49a6c_fld3427dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29364{ 29365 uint32 tie_t; 29366 tie_t = (val << 28) >> 28; 29367 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 29368 tie_t = (val << 22) >> 26; 29369 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29370} 29371 29372static unsigned 29373Field_dsp340050b49a6c_fld3470dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29374{ 29375 unsigned tie_t = 0; 29376 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29377 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 29378 return tie_t; 29379} 29380 29381static void 29382Field_dsp340050b49a6c_fld3470dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29383{ 29384 uint32 tie_t; 29385 tie_t = (val << 28) >> 28; 29386 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 29387 tie_t = (val << 22) >> 26; 29388 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29389} 29390 29391static unsigned 29392Field_dsp340050b49a6c_fld3411dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29393{ 29394 unsigned tie_t = 0; 29395 tie_t = (tie_t << 1) | ((insn[0] << 9) >> 31); 29396 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 29397 return tie_t; 29398} 29399 29400static void 29401Field_dsp340050b49a6c_fld3411dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29402{ 29403 uint32 tie_t; 29404 tie_t = (val << 30) >> 30; 29405 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 29406 tie_t = (val << 29) >> 31; 29407 insn[0] = (insn[0] & ~0x400000) | (tie_t << 22); 29408} 29409 29410static unsigned 29411Field_dsp340050b49a6c_fld3933dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29412{ 29413 unsigned tie_t = 0; 29414 tie_t = (tie_t << 1) | ((insn[0] << 8) >> 31); 29415 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 29416 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 29417 return tie_t; 29418} 29419 29420static void 29421Field_dsp340050b49a6c_fld3933dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29422{ 29423 uint32 tie_t; 29424 tie_t = (val << 28) >> 28; 29425 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 29426 tie_t = (val << 24) >> 28; 29427 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 29428 tie_t = (val << 23) >> 31; 29429 insn[0] = (insn[0] & ~0x800000) | (tie_t << 23); 29430} 29431 29432static unsigned 29433Field_dsp340050b49a6c_fld3321dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29434{ 29435 unsigned tie_t = 0; 29436 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29437 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29438 return tie_t; 29439} 29440 29441static void 29442Field_dsp340050b49a6c_fld3321dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29443{ 29444 uint32 tie_t; 29445 tie_t = (val << 28) >> 28; 29446 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29447 tie_t = (val << 22) >> 26; 29448 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29449} 29450 29451static unsigned 29452Field_dsp340050b49a6c_fld3428dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29453{ 29454 unsigned tie_t = 0; 29455 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29456 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 29457 return tie_t; 29458} 29459 29460static void 29461Field_dsp340050b49a6c_fld3428dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29462{ 29463 uint32 tie_t; 29464 tie_t = (val << 28) >> 28; 29465 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 29466 tie_t = (val << 22) >> 26; 29467 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29468} 29469 29470static unsigned 29471Field_s_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29472{ 29473 unsigned tie_t = 0; 29474 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 29475 return tie_t; 29476} 29477 29478static void 29479Field_s_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29480{ 29481 uint32 tie_t; 29482 tie_t = (val << 28) >> 28; 29483 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 29484} 29485 29486static unsigned 29487Field_r_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29488{ 29489 unsigned tie_t = 0; 29490 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 29491 return tie_t; 29492} 29493 29494static void 29495Field_r_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29496{ 29497 uint32 tie_t; 29498 tie_t = (val << 28) >> 28; 29499 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 29500} 29501 29502static unsigned 29503Field_dsp340050b49a6c_fld3471dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29504{ 29505 unsigned tie_t = 0; 29506 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29507 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 29508 return tie_t; 29509} 29510 29511static void 29512Field_dsp340050b49a6c_fld3471dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29513{ 29514 uint32 tie_t; 29515 tie_t = (val << 28) >> 28; 29516 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 29517 tie_t = (val << 22) >> 26; 29518 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29519} 29520 29521static unsigned 29522Field_dsp340050b49a6c_fld3472dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29523{ 29524 unsigned tie_t = 0; 29525 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29526 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 29527 return tie_t; 29528} 29529 29530static void 29531Field_dsp340050b49a6c_fld3472dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29532{ 29533 uint32 tie_t; 29534 tie_t = (val << 28) >> 28; 29535 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 29536 tie_t = (val << 22) >> 26; 29537 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29538} 29539 29540static unsigned 29541Field_dsp340050b49a6c_fld3474dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29542{ 29543 unsigned tie_t = 0; 29544 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29545 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 29546 return tie_t; 29547} 29548 29549static void 29550Field_dsp340050b49a6c_fld3474dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29551{ 29552 uint32 tie_t; 29553 tie_t = (val << 28) >> 28; 29554 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 29555 tie_t = (val << 22) >> 26; 29556 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29557} 29558 29559static unsigned 29560Field_dsp340050b49a6c_fld3323dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29561{ 29562 unsigned tie_t = 0; 29563 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29564 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29565 return tie_t; 29566} 29567 29568static void 29569Field_dsp340050b49a6c_fld3323dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29570{ 29571 uint32 tie_t; 29572 tie_t = (val << 28) >> 28; 29573 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29574 tie_t = (val << 22) >> 26; 29575 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29576} 29577 29578static unsigned 29579Field_dsp340050b49a6c_fld3480dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29580{ 29581 unsigned tie_t = 0; 29582 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29583 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 29584 return tie_t; 29585} 29586 29587static void 29588Field_dsp340050b49a6c_fld3480dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29589{ 29590 uint32 tie_t; 29591 tie_t = (val << 30) >> 30; 29592 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 29593 tie_t = (val << 24) >> 26; 29594 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29595} 29596 29597static unsigned 29598Field_dsp340050b49a6c_fld3473dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29599{ 29600 unsigned tie_t = 0; 29601 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29602 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 29603 return tie_t; 29604} 29605 29606static void 29607Field_dsp340050b49a6c_fld3473dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29608{ 29609 uint32 tie_t; 29610 tie_t = (val << 28) >> 28; 29611 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 29612 tie_t = (val << 22) >> 26; 29613 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29614} 29615 29616static unsigned 29617Field_dsp340050b49a6c_fld3328dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29618{ 29619 unsigned tie_t = 0; 29620 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29621 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29622 return tie_t; 29623} 29624 29625static void 29626Field_dsp340050b49a6c_fld3328dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29627{ 29628 uint32 tie_t; 29629 tie_t = (val << 28) >> 28; 29630 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29631 tie_t = (val << 22) >> 26; 29632 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29633} 29634 29635static unsigned 29636Field_dsp340050b49a6c_fld3330dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29637{ 29638 unsigned tie_t = 0; 29639 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29640 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29641 return tie_t; 29642} 29643 29644static void 29645Field_dsp340050b49a6c_fld3330dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29646{ 29647 uint32 tie_t; 29648 tie_t = (val << 28) >> 28; 29649 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29650 tie_t = (val << 22) >> 26; 29651 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29652} 29653 29654static unsigned 29655Field_dsp340050b49a6c_fld3329dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29656{ 29657 unsigned tie_t = 0; 29658 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29659 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29660 return tie_t; 29661} 29662 29663static void 29664Field_dsp340050b49a6c_fld3329dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29665{ 29666 uint32 tie_t; 29667 tie_t = (val << 28) >> 28; 29668 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29669 tie_t = (val << 22) >> 26; 29670 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29671} 29672 29673static unsigned 29674Field_dsp340050b49a6c_fld3331dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29675{ 29676 unsigned tie_t = 0; 29677 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29678 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29679 return tie_t; 29680} 29681 29682static void 29683Field_dsp340050b49a6c_fld3331dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29684{ 29685 uint32 tie_t; 29686 tie_t = (val << 28) >> 28; 29687 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29688 tie_t = (val << 22) >> 26; 29689 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29690} 29691 29692static unsigned 29693Field_dsp340050b49a6c_fld3362dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29694{ 29695 unsigned tie_t = 0; 29696 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29697 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 29698 return tie_t; 29699} 29700 29701static void 29702Field_dsp340050b49a6c_fld3362dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29703{ 29704 uint32 tie_t; 29705 tie_t = (val << 24) >> 24; 29706 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 29707 tie_t = (val << 18) >> 26; 29708 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29709} 29710 29711static unsigned 29712Field_dsp340050b49a6c_fld3332dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29713{ 29714 unsigned tie_t = 0; 29715 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29716 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29717 return tie_t; 29718} 29719 29720static void 29721Field_dsp340050b49a6c_fld3332dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29722{ 29723 uint32 tie_t; 29724 tie_t = (val << 28) >> 28; 29725 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29726 tie_t = (val << 22) >> 26; 29727 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29728} 29729 29730static unsigned 29731Field_dsp340050b49a6c_fld3445dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29732{ 29733 unsigned tie_t = 0; 29734 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29735 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 29736 return tie_t; 29737} 29738 29739static void 29740Field_dsp340050b49a6c_fld3445dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29741{ 29742 uint32 tie_t; 29743 tie_t = (val << 28) >> 28; 29744 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 29745 tie_t = (val << 22) >> 26; 29746 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29747} 29748 29749static unsigned 29750Field_dsp340050b49a6c_fld3333dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29751{ 29752 unsigned tie_t = 0; 29753 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29754 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29755 return tie_t; 29756} 29757 29758static void 29759Field_dsp340050b49a6c_fld3333dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29760{ 29761 uint32 tie_t; 29762 tie_t = (val << 28) >> 28; 29763 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29764 tie_t = (val << 22) >> 26; 29765 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29766} 29767 29768static unsigned 29769Field_dsp340050b49a6c_fld3335dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29770{ 29771 unsigned tie_t = 0; 29772 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29773 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29774 return tie_t; 29775} 29776 29777static void 29778Field_dsp340050b49a6c_fld3335dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29779{ 29780 uint32 tie_t; 29781 tie_t = (val << 28) >> 28; 29782 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29783 tie_t = (val << 22) >> 26; 29784 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29785} 29786 29787static unsigned 29788Field_dsp340050b49a6c_fld3401dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29789{ 29790 unsigned tie_t = 0; 29791 tie_t = (tie_t << 2) | ((insn[0] << 8) >> 30); 29792 tie_t = (tie_t << 2) | ((insn[0] << 12) >> 30); 29793 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 29794 return tie_t; 29795} 29796 29797static void 29798Field_dsp340050b49a6c_fld3401dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29799{ 29800 uint32 tie_t; 29801 tie_t = (val << 29) >> 29; 29802 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 29803 tie_t = (val << 27) >> 30; 29804 insn[0] = (insn[0] & ~0xc0000) | (tie_t << 18); 29805 tie_t = (val << 25) >> 30; 29806 insn[0] = (insn[0] & ~0xc00000) | (tie_t << 22); 29807} 29808 29809static unsigned 29810Field_dsp340050b49a6c_fld3934dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29811{ 29812 unsigned tie_t = 0; 29813 tie_t = (tie_t << 2) | ((insn[0] << 10) >> 30); 29814 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 29815 return tie_t; 29816} 29817 29818static void 29819Field_dsp340050b49a6c_fld3934dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29820{ 29821 uint32 tie_t; 29822 tie_t = (val << 31) >> 31; 29823 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 29824 tie_t = (val << 29) >> 30; 29825 insn[0] = (insn[0] & ~0x300000) | (tie_t << 20); 29826} 29827 29828static unsigned 29829Field_dsp340050b49a6c_fld3406dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29830{ 29831 unsigned tie_t = 0; 29832 tie_t = (tie_t << 1) | ((insn[0] << 8) >> 31); 29833 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 29834 return tie_t; 29835} 29836 29837static void 29838Field_dsp340050b49a6c_fld3406dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29839{ 29840 uint32 tie_t; 29841 tie_t = (val << 29) >> 29; 29842 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 29843 tie_t = (val << 28) >> 31; 29844 insn[0] = (insn[0] & ~0x800000) | (tie_t << 23); 29845} 29846 29847static unsigned 29848Field_dsp340050b49a6c_fld3935dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29849{ 29850 unsigned tie_t = 0; 29851 tie_t = (tie_t << 5) | ((insn[0] << 9) >> 27); 29852 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 29853 return tie_t; 29854} 29855 29856static void 29857Field_dsp340050b49a6c_fld3935dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29858{ 29859 uint32 tie_t; 29860 tie_t = (val << 31) >> 31; 29861 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 29862 tie_t = (val << 26) >> 27; 29863 insn[0] = (insn[0] & ~0x7c0000) | (tie_t << 18); 29864} 29865 29866static unsigned 29867Field_dsp340050b49a6c_fld3380dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29868{ 29869 unsigned tie_t = 0; 29870 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29871 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 29872 return tie_t; 29873} 29874 29875static void 29876Field_dsp340050b49a6c_fld3380dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29877{ 29878 uint32 tie_t; 29879 tie_t = (val << 24) >> 24; 29880 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 29881 tie_t = (val << 18) >> 26; 29882 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29883} 29884 29885static unsigned 29886Field_dsp340050b49a6c_fld3336dual_slot2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 29887{ 29888 unsigned tie_t = 0; 29889 tie_t = (tie_t << 6) | ((insn[0] << 8) >> 26); 29890 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 29891 return tie_t; 29892} 29893 29894static void 29895Field_dsp340050b49a6c_fld3336dual_slot2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 29896{ 29897 uint32 tie_t; 29898 tie_t = (val << 28) >> 28; 29899 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 29900 tie_t = (val << 22) >> 26; 29901 insn[0] = (insn[0] & ~0xfc0000) | (tie_t << 18); 29902} 29903 29904static unsigned 29905Field_op0_s22_Slot_dual_slot1_get (const xtensa_insnbuf insn) 29906{ 29907 unsigned tie_t = 0; 29908 tie_t = (tie_t << 1) | ((insn[0] << 31) >> 31); 29909 return tie_t; 29910} 29911 29912static void 29913Field_op0_s22_Slot_dual_slot1_set (xtensa_insnbuf insn, uint32 val) 29914{ 29915 uint32 tie_t; 29916 tie_t = (val << 31) >> 31; 29917 insn[0] = (insn[0] & ~0x1) | (tie_t << 0); 29918} 29919 29920static unsigned 29921Field_imm8_Slot_dual_slot0_get (const xtensa_insnbuf insn) 29922{ 29923 unsigned tie_t = 0; 29924 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 29925 return tie_t; 29926} 29927 29928static void 29929Field_imm8_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 29930{ 29931 uint32 tie_t; 29932 tie_t = (val << 24) >> 24; 29933 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 29934} 29935 29936static unsigned 29937Field_op0_s23_Slot_dual_slot0_get (const xtensa_insnbuf insn) 29938{ 29939 unsigned tie_t = 0; 29940 tie_t = (tie_t << 1) | ((insn[0] << 9) >> 31); 29941 tie_t = (tie_t << 2) | ((insn[0] << 30) >> 30); 29942 return tie_t; 29943} 29944 29945static void 29946Field_op0_s23_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 29947{ 29948 uint32 tie_t; 29949 tie_t = (val << 30) >> 30; 29950 insn[0] = (insn[0] & ~0x3) | (tie_t << 0); 29951 tie_t = (val << 29) >> 31; 29952 insn[0] = (insn[0] & ~0x400000) | (tie_t << 22); 29953} 29954 29955static unsigned 29956Field_dsp340050b49a6c_fld3532dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 29957{ 29958 unsigned tie_t = 0; 29959 tie_t = (tie_t << 6) | ((insn[0] << 10) >> 26); 29960 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 29961 return tie_t; 29962} 29963 29964static void 29965Field_dsp340050b49a6c_fld3532dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 29966{ 29967 uint32 tie_t; 29968 tie_t = (val << 30) >> 30; 29969 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 29970 tie_t = (val << 24) >> 26; 29971 insn[0] = (insn[0] & ~0x3f0000) | (tie_t << 16); 29972} 29973 29974static unsigned 29975Field_dsp340050b49a6c_fld3602_Slot_dual_slot0_get (const xtensa_insnbuf insn) 29976{ 29977 unsigned tie_t = 0; 29978 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 29979 return tie_t; 29980} 29981 29982static void 29983Field_dsp340050b49a6c_fld3602_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 29984{ 29985 uint32 tie_t; 29986 tie_t = (val << 30) >> 30; 29987 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 29988} 29989 29990static unsigned 29991Field_dsp340050b49a6c_fld3533dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 29992{ 29993 unsigned tie_t = 0; 29994 tie_t = (tie_t << 5) | ((insn[0] << 10) >> 27); 29995 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 29996 return tie_t; 29997} 29998 29999static void 30000Field_dsp340050b49a6c_fld3533dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30001{ 30002 uint32 tie_t; 30003 tie_t = (val << 30) >> 30; 30004 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 30005 tie_t = (val << 25) >> 27; 30006 insn[0] = (insn[0] & ~0x3e0000) | (tie_t << 17); 30007} 30008 30009static unsigned 30010Field_dsp340050b49a6c_fld3936dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30011{ 30012 unsigned tie_t = 0; 30013 tie_t = (tie_t << 3) | ((insn[0] << 15) >> 29); 30014 return tie_t; 30015} 30016 30017static void 30018Field_dsp340050b49a6c_fld3936dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30019{ 30020 uint32 tie_t; 30021 tie_t = (val << 29) >> 29; 30022 insn[0] = (insn[0] & ~0x1c000) | (tie_t << 14); 30023} 30024 30025static unsigned 30026Field_dsp340050b49a6c_fld2057_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30027{ 30028 unsigned tie_t = 0; 30029 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 30030 return tie_t; 30031} 30032 30033static void 30034Field_dsp340050b49a6c_fld2057_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30035{ 30036 uint32 tie_t; 30037 tie_t = (val << 20) >> 20; 30038 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 30039} 30040 30041static unsigned 30042Field_dsp340050b49a6c_fld3625dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30043{ 30044 unsigned tie_t = 0; 30045 tie_t = (tie_t << 6) | ((insn[0] << 10) >> 26); 30046 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 30047 return tie_t; 30048} 30049 30050static void 30051Field_dsp340050b49a6c_fld3625dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30052{ 30053 uint32 tie_t; 30054 tie_t = (val << 31) >> 31; 30055 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 30056 tie_t = (val << 25) >> 26; 30057 insn[0] = (insn[0] & ~0x3f0000) | (tie_t << 16); 30058} 30059 30060static unsigned 30061Field_r_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30062{ 30063 unsigned tie_t = 0; 30064 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 30065 return tie_t; 30066} 30067 30068static void 30069Field_r_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30070{ 30071 uint32 tie_t; 30072 tie_t = (val << 28) >> 28; 30073 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 30074} 30075 30076static unsigned 30077Field_t_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30078{ 30079 unsigned tie_t = 0; 30080 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 30081 return tie_t; 30082} 30083 30084static void 30085Field_t_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30086{ 30087 uint32 tie_t; 30088 tie_t = (val << 28) >> 28; 30089 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 30090} 30091 30092static unsigned 30093Field_dsp340050b49a6c_fld3487dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30094{ 30095 unsigned tie_t = 0; 30096 tie_t = (tie_t << 3) | ((insn[0] << 18) >> 29); 30097 return tie_t; 30098} 30099 30100static void 30101Field_dsp340050b49a6c_fld3487dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30102{ 30103 uint32 tie_t; 30104 tie_t = (val << 29) >> 29; 30105 insn[0] = (insn[0] & ~0x3800) | (tie_t << 11); 30106} 30107 30108static unsigned 30109Field_dsp340050b49a6c_fld3584_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30110{ 30111 unsigned tie_t = 0; 30112 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 30113 return tie_t; 30114} 30115 30116static void 30117Field_dsp340050b49a6c_fld3584_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30118{ 30119 uint32 tie_t; 30120 tie_t = (val << 30) >> 30; 30121 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 30122} 30123 30124static unsigned 30125Field_dsp340050b49a6c_fld3937dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30126{ 30127 unsigned tie_t = 0; 30128 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 30129 return tie_t; 30130} 30131 30132static void 30133Field_dsp340050b49a6c_fld3937dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30134{ 30135 uint32 tie_t; 30136 tie_t = (val << 30) >> 30; 30137 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 30138} 30139 30140static unsigned 30141Field_dsp340050b49a6c_fld3489dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30142{ 30143 unsigned tie_t = 0; 30144 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 30145 return tie_t; 30146} 30147 30148static void 30149Field_dsp340050b49a6c_fld3489dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30150{ 30151 uint32 tie_t; 30152 tie_t = (val << 28) >> 28; 30153 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 30154} 30155 30156static unsigned 30157Field_dsp340050b49a6c_fld3488dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30158{ 30159 unsigned tie_t = 0; 30160 tie_t = (tie_t << 3) | ((insn[0] << 10) >> 29); 30161 return tie_t; 30162} 30163 30164static void 30165Field_dsp340050b49a6c_fld3488dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30166{ 30167 uint32 tie_t; 30168 tie_t = (val << 29) >> 29; 30169 insn[0] = (insn[0] & ~0x380000) | (tie_t << 19); 30170} 30171 30172static unsigned 30173Field_dsp340050b49a6c_fld3620dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30174{ 30175 unsigned tie_t = 0; 30176 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 30177 return tie_t; 30178} 30179 30180static void 30181Field_dsp340050b49a6c_fld3620dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30182{ 30183 uint32 tie_t; 30184 tie_t = (val << 31) >> 31; 30185 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 30186} 30187 30188static unsigned 30189Field_dsp340050b49a6c_fld2048_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30190{ 30191 unsigned tie_t = 0; 30192 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 30193 return tie_t; 30194} 30195 30196static void 30197Field_dsp340050b49a6c_fld2048_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30198{ 30199 uint32 tie_t; 30200 tie_t = (val << 29) >> 29; 30201 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 30202} 30203 30204static unsigned 30205Field_dsp340050b49a6c_fld3588dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30206{ 30207 unsigned tie_t = 0; 30208 tie_t = (tie_t << 5) | ((insn[0] << 10) >> 27); 30209 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 30210 return tie_t; 30211} 30212 30213static void 30214Field_dsp340050b49a6c_fld3588dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30215{ 30216 uint32 tie_t; 30217 tie_t = (val << 29) >> 29; 30218 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 30219 tie_t = (val << 24) >> 27; 30220 insn[0] = (insn[0] & ~0x3e0000) | (tie_t << 17); 30221} 30222 30223static unsigned 30224Field_dsp340050b49a6c_fld3938dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30225{ 30226 unsigned tie_t = 0; 30227 tie_t = (tie_t << 3) | ((insn[0] << 15) >> 29); 30228 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 30229 return tie_t; 30230} 30231 30232static void 30233Field_dsp340050b49a6c_fld3938dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30234{ 30235 uint32 tie_t; 30236 tie_t = (val << 31) >> 31; 30237 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 30238 tie_t = (val << 28) >> 29; 30239 insn[0] = (insn[0] & ~0x1c000) | (tie_t << 14); 30240} 30241 30242static unsigned 30243Field_dsp340050b49a6c_fld3544dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30244{ 30245 unsigned tie_t = 0; 30246 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30247 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 30248 return tie_t; 30249} 30250 30251static void 30252Field_dsp340050b49a6c_fld3544dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30253{ 30254 uint32 tie_t; 30255 tie_t = (val << 28) >> 28; 30256 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 30257 tie_t = (val << 20) >> 24; 30258 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30259} 30260 30261static unsigned 30262Field_dsp340050b49a6c_fld3519dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30263{ 30264 unsigned tie_t = 0; 30265 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 30266 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 30267 return tie_t; 30268} 30269 30270static void 30271Field_dsp340050b49a6c_fld3519dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30272{ 30273 uint32 tie_t; 30274 tie_t = (val << 30) >> 30; 30275 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 30276 tie_t = (val << 18) >> 20; 30277 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 30278} 30279 30280static unsigned 30281Field_dsp340050b49a6c_fld3939dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30282{ 30283 unsigned tie_t = 0; 30284 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 30285 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 30286 return tie_t; 30287} 30288 30289static void 30290Field_dsp340050b49a6c_fld3939dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30291{ 30292 uint32 tie_t; 30293 tie_t = (val << 30) >> 30; 30294 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 30295 tie_t = (val << 26) >> 28; 30296 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 30297} 30298 30299static unsigned 30300Field_dsp340050b49a6c_fld3523dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30301{ 30302 unsigned tie_t = 0; 30303 tie_t = (tie_t << 11) | ((insn[0] << 10) >> 21); 30304 return tie_t; 30305} 30306 30307static void 30308Field_dsp340050b49a6c_fld3523dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30309{ 30310 uint32 tie_t; 30311 tie_t = (val << 21) >> 21; 30312 insn[0] = (insn[0] & ~0x3ff800) | (tie_t << 11); 30313} 30314 30315static unsigned 30316Field_bbi_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30317{ 30318 unsigned tie_t = 0; 30319 tie_t = (tie_t << 5) | ((insn[0] << 21) >> 27); 30320 return tie_t; 30321} 30322 30323static void 30324Field_bbi_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30325{ 30326 uint32 tie_t; 30327 tie_t = (val << 27) >> 27; 30328 insn[0] = (insn[0] & ~0x7c0) | (tie_t << 6); 30329} 30330 30331static unsigned 30332Field_dsp340050b49a6c_fld3520dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30333{ 30334 unsigned tie_t = 0; 30335 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 30336 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 30337 return tie_t; 30338} 30339 30340static void 30341Field_dsp340050b49a6c_fld3520dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30342{ 30343 uint32 tie_t; 30344 tie_t = (val << 31) >> 31; 30345 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 30346 tie_t = (val << 19) >> 20; 30347 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 30348} 30349 30350static unsigned 30351Field_dsp340050b49a6c_fld2056_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30352{ 30353 unsigned tie_t = 0; 30354 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 30355 return tie_t; 30356} 30357 30358static void 30359Field_dsp340050b49a6c_fld2056_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30360{ 30361 uint32 tie_t; 30362 tie_t = (val << 29) >> 29; 30363 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 30364} 30365 30366static unsigned 30367Field_dsp340050b49a6c_fld3507dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30368{ 30369 unsigned tie_t = 0; 30370 tie_t = (tie_t << 16) | ((insn[0] << 10) >> 16); 30371 return tie_t; 30372} 30373 30374static void 30375Field_dsp340050b49a6c_fld3507dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30376{ 30377 uint32 tie_t; 30378 tie_t = (val << 16) >> 16; 30379 insn[0] = (insn[0] & ~0x3fffc0) | (tie_t << 6); 30380} 30381 30382static unsigned 30383Field_dsp340050b49a6c_fld3506dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30384{ 30385 unsigned tie_t = 0; 30386 tie_t = (tie_t << 15) | ((insn[0] << 10) >> 17); 30387 return tie_t; 30388} 30389 30390static void 30391Field_dsp340050b49a6c_fld3506dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30392{ 30393 uint32 tie_t; 30394 tie_t = (val << 17) >> 17; 30395 insn[0] = (insn[0] & ~0x3fff80) | (tie_t << 7); 30396} 30397 30398static unsigned 30399Field_dsp340050b49a6c_fld3614dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30400{ 30401 unsigned tie_t = 0; 30402 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 30403 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 30404 return tie_t; 30405} 30406 30407static void 30408Field_dsp340050b49a6c_fld3614dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30409{ 30410 uint32 tie_t; 30411 tie_t = (val << 28) >> 28; 30412 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 30413 tie_t = (val << 24) >> 28; 30414 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 30415} 30416 30417static unsigned 30418Field_dsp340050b49a6c_fld2079_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30419{ 30420 unsigned tie_t = 0; 30421 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 30422 return tie_t; 30423} 30424 30425static void 30426Field_dsp340050b49a6c_fld2079_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30427{ 30428 uint32 tie_t; 30429 tie_t = (val << 28) >> 28; 30430 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 30431} 30432 30433static unsigned 30434Field_dsp340050b49a6c_fld3550dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30435{ 30436 unsigned tie_t = 0; 30437 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30438 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 30439 return tie_t; 30440} 30441 30442static void 30443Field_dsp340050b49a6c_fld3550dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30444{ 30445 uint32 tie_t; 30446 tie_t = (val << 28) >> 28; 30447 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 30448 tie_t = (val << 20) >> 24; 30449 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30450} 30451 30452static unsigned 30453Field_dsp340050b49a6c_fld3549dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30454{ 30455 unsigned tie_t = 0; 30456 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30457 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 30458 return tie_t; 30459} 30460 30461static void 30462Field_dsp340050b49a6c_fld3549dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30463{ 30464 uint32 tie_t; 30465 tie_t = (val << 28) >> 28; 30466 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 30467 tie_t = (val << 20) >> 24; 30468 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30469} 30470 30471static unsigned 30472Field_dsp340050b49a6c_fld3531_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30473{ 30474 unsigned tie_t = 0; 30475 tie_t = (tie_t << 7) | ((insn[0] << 10) >> 25); 30476 return tie_t; 30477} 30478 30479static void 30480Field_dsp340050b49a6c_fld3531_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30481{ 30482 uint32 tie_t; 30483 tie_t = (val << 25) >> 25; 30484 insn[0] = (insn[0] & ~0x3f8000) | (tie_t << 15); 30485} 30486 30487static unsigned 30488Field_dsp340050b49a6c_fld3500dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30489{ 30490 unsigned tie_t = 0; 30491 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 30492 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 30493 return tie_t; 30494} 30495 30496static void 30497Field_dsp340050b49a6c_fld3500dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30498{ 30499 uint32 tie_t; 30500 tie_t = (val << 30) >> 30; 30501 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 30502 tie_t = (val << 18) >> 20; 30503 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 30504} 30505 30506static unsigned 30507Field_dsp340050b49a6c_fld3502dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30508{ 30509 unsigned tie_t = 0; 30510 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 30511 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 30512 return tie_t; 30513} 30514 30515static void 30516Field_dsp340050b49a6c_fld3502dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30517{ 30518 uint32 tie_t; 30519 tie_t = (val << 29) >> 29; 30520 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 30521 tie_t = (val << 17) >> 20; 30522 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 30523} 30524 30525static unsigned 30526Field_dsp340050b49a6c_fld3606dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30527{ 30528 unsigned tie_t = 0; 30529 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30530 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 30531 return tie_t; 30532} 30533 30534static void 30535Field_dsp340050b49a6c_fld3606dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30536{ 30537 uint32 tie_t; 30538 tie_t = (val << 28) >> 28; 30539 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 30540 tie_t = (val << 20) >> 24; 30541 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30542} 30543 30544static unsigned 30545Field_dsp340050b49a6c_fld3607dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30546{ 30547 unsigned tie_t = 0; 30548 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30549 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 30550 return tie_t; 30551} 30552 30553static void 30554Field_dsp340050b49a6c_fld3607dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30555{ 30556 uint32 tie_t; 30557 tie_t = (val << 28) >> 28; 30558 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 30559 tie_t = (val << 20) >> 24; 30560 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30561} 30562 30563static unsigned 30564Field_dsp340050b49a6c_fld3608dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30565{ 30566 unsigned tie_t = 0; 30567 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30568 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 30569 return tie_t; 30570} 30571 30572static void 30573Field_dsp340050b49a6c_fld3608dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30574{ 30575 uint32 tie_t; 30576 tie_t = (val << 28) >> 28; 30577 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 30578 tie_t = (val << 20) >> 24; 30579 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30580} 30581 30582static unsigned 30583Field_sae_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30584{ 30585 unsigned tie_t = 0; 30586 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 30587 return tie_t; 30588} 30589 30590static void 30591Field_sae_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30592{ 30593 uint32 tie_t; 30594 tie_t = (val << 27) >> 27; 30595 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 30596} 30597 30598static unsigned 30599Field_dsp340050b49a6c_fld3619_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30600{ 30601 unsigned tie_t = 0; 30602 tie_t = (tie_t << 1) | ((insn[0] << 10) >> 31); 30603 return tie_t; 30604} 30605 30606static void 30607Field_dsp340050b49a6c_fld3619_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30608{ 30609 uint32 tie_t; 30610 tie_t = (val << 31) >> 31; 30611 insn[0] = (insn[0] & ~0x200000) | (tie_t << 21); 30612} 30613 30614static unsigned 30615Field_dsp340050b49a6c_fld3940dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30616{ 30617 unsigned tie_t = 0; 30618 tie_t = (tie_t << 7) | ((insn[0] << 11) >> 25); 30619 return tie_t; 30620} 30621 30622static void 30623Field_dsp340050b49a6c_fld3940dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30624{ 30625 uint32 tie_t; 30626 tie_t = (val << 25) >> 25; 30627 insn[0] = (insn[0] & ~0x1fc000) | (tie_t << 14); 30628} 30629 30630static unsigned 30631Field_dsp340050b49a6c_fld3613dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30632{ 30633 unsigned tie_t = 0; 30634 tie_t = (tie_t << 5) | ((insn[0] << 10) >> 27); 30635 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 30636 return tie_t; 30637} 30638 30639static void 30640Field_dsp340050b49a6c_fld3613dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30641{ 30642 uint32 tie_t; 30643 tie_t = (val << 28) >> 28; 30644 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 30645 tie_t = (val << 23) >> 27; 30646 insn[0] = (insn[0] & ~0x3e0000) | (tie_t << 17); 30647} 30648 30649static unsigned 30650Field_dsp340050b49a6c_fld3509dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30651{ 30652 unsigned tie_t = 0; 30653 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 30654 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 30655 return tie_t; 30656} 30657 30658static void 30659Field_dsp340050b49a6c_fld3509dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30660{ 30661 uint32 tie_t; 30662 tie_t = (val << 28) >> 28; 30663 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 30664 tie_t = (val << 16) >> 20; 30665 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 30666} 30667 30668static unsigned 30669Field_dsp340050b49a6c_fld3510dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30670{ 30671 unsigned tie_t = 0; 30672 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 30673 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 30674 return tie_t; 30675} 30676 30677static void 30678Field_dsp340050b49a6c_fld3510dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30679{ 30680 uint32 tie_t; 30681 tie_t = (val << 28) >> 28; 30682 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 30683 tie_t = (val << 16) >> 20; 30684 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 30685} 30686 30687static unsigned 30688Field_dsp340050b49a6c_fld3562dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30689{ 30690 unsigned tie_t = 0; 30691 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30692 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 30693 return tie_t; 30694} 30695 30696static void 30697Field_dsp340050b49a6c_fld3562dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30698{ 30699 uint32 tie_t; 30700 tie_t = (val << 24) >> 24; 30701 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 30702 tie_t = (val << 16) >> 24; 30703 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30704} 30705 30706static unsigned 30707Field_dsp340050b49a6c_fld3560dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30708{ 30709 unsigned tie_t = 0; 30710 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30711 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 30712 return tie_t; 30713} 30714 30715static void 30716Field_dsp340050b49a6c_fld3560dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30717{ 30718 uint32 tie_t; 30719 tie_t = (val << 24) >> 24; 30720 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 30721 tie_t = (val << 16) >> 24; 30722 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30723} 30724 30725static unsigned 30726Field_dsp340050b49a6c_fld3499dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30727{ 30728 unsigned tie_t = 0; 30729 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 30730 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 30731 return tie_t; 30732} 30733 30734static void 30735Field_dsp340050b49a6c_fld3499dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30736{ 30737 uint32 tie_t; 30738 tie_t = (val << 31) >> 31; 30739 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 30740 tie_t = (val << 19) >> 20; 30741 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 30742} 30743 30744static unsigned 30745Field_dsp340050b49a6c_fld3563dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30746{ 30747 unsigned tie_t = 0; 30748 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30749 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 30750 return tie_t; 30751} 30752 30753static void 30754Field_dsp340050b49a6c_fld3563dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30755{ 30756 uint32 tie_t; 30757 tie_t = (val << 24) >> 24; 30758 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 30759 tie_t = (val << 16) >> 24; 30760 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30761} 30762 30763static unsigned 30764Field_dsp340050b49a6c_fld3565dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30765{ 30766 unsigned tie_t = 0; 30767 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30768 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 30769 return tie_t; 30770} 30771 30772static void 30773Field_dsp340050b49a6c_fld3565dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30774{ 30775 uint32 tie_t; 30776 tie_t = (val << 24) >> 24; 30777 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 30778 tie_t = (val << 16) >> 24; 30779 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30780} 30781 30782static unsigned 30783Field_dsp340050b49a6c_fld3564dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30784{ 30785 unsigned tie_t = 0; 30786 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30787 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 30788 return tie_t; 30789} 30790 30791static void 30792Field_dsp340050b49a6c_fld3564dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30793{ 30794 uint32 tie_t; 30795 tie_t = (val << 24) >> 24; 30796 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 30797 tie_t = (val << 16) >> 24; 30798 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30799} 30800 30801static unsigned 30802Field_dsp340050b49a6c_fld3566dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30803{ 30804 unsigned tie_t = 0; 30805 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30806 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 30807 return tie_t; 30808} 30809 30810static void 30811Field_dsp340050b49a6c_fld3566dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30812{ 30813 uint32 tie_t; 30814 tie_t = (val << 24) >> 24; 30815 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 30816 tie_t = (val << 16) >> 24; 30817 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30818} 30819 30820static unsigned 30821Field_dsp340050b49a6c_fld3512dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30822{ 30823 unsigned tie_t = 0; 30824 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 30825 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 30826 return tie_t; 30827} 30828 30829static void 30830Field_dsp340050b49a6c_fld3512dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30831{ 30832 uint32 tie_t; 30833 tie_t = (val << 28) >> 28; 30834 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 30835 tie_t = (val << 16) >> 20; 30836 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 30837} 30838 30839static unsigned 30840Field_dsp340050b49a6c_fld3567dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30841{ 30842 unsigned tie_t = 0; 30843 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30844 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 30845 return tie_t; 30846} 30847 30848static void 30849Field_dsp340050b49a6c_fld3567dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30850{ 30851 uint32 tie_t; 30852 tie_t = (val << 24) >> 24; 30853 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 30854 tie_t = (val << 16) >> 24; 30855 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30856} 30857 30858static unsigned 30859Field_dsp340050b49a6c_fld3504dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30860{ 30861 unsigned tie_t = 0; 30862 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 30863 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 30864 return tie_t; 30865} 30866 30867static void 30868Field_dsp340050b49a6c_fld3504dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30869{ 30870 uint32 tie_t; 30871 tie_t = (val << 29) >> 29; 30872 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 30873 tie_t = (val << 17) >> 20; 30874 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 30875} 30876 30877static unsigned 30878Field_dsp340050b49a6c_fld3516dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30879{ 30880 unsigned tie_t = 0; 30881 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 30882 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 30883 return tie_t; 30884} 30885 30886static void 30887Field_dsp340050b49a6c_fld3516dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30888{ 30889 uint32 tie_t; 30890 tie_t = (val << 28) >> 28; 30891 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 30892 tie_t = (val << 16) >> 20; 30893 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 30894} 30895 30896static unsigned 30897Field_dsp340050b49a6c_fld3568dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30898{ 30899 unsigned tie_t = 0; 30900 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30901 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 30902 return tie_t; 30903} 30904 30905static void 30906Field_dsp340050b49a6c_fld3568dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30907{ 30908 uint32 tie_t; 30909 tie_t = (val << 24) >> 24; 30910 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 30911 tie_t = (val << 16) >> 24; 30912 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30913} 30914 30915static unsigned 30916Field_dsp340050b49a6c_fld3570dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30917{ 30918 unsigned tie_t = 0; 30919 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30920 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 30921 return tie_t; 30922} 30923 30924static void 30925Field_dsp340050b49a6c_fld3570dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30926{ 30927 uint32 tie_t; 30928 tie_t = (val << 24) >> 24; 30929 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 30930 tie_t = (val << 16) >> 24; 30931 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30932} 30933 30934static unsigned 30935Field_dsp340050b49a6c_fld3580dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30936{ 30937 unsigned tie_t = 0; 30938 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30939 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 30940 return tie_t; 30941} 30942 30943static void 30944Field_dsp340050b49a6c_fld3580dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30945{ 30946 uint32 tie_t; 30947 tie_t = (val << 24) >> 24; 30948 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 30949 tie_t = (val << 16) >> 24; 30950 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30951} 30952 30953static unsigned 30954Field_dsp340050b49a6c_fld3559dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30955{ 30956 unsigned tie_t = 0; 30957 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30958 tie_t = (tie_t << 5) | ((insn[0] << 25) >> 27); 30959 return tie_t; 30960} 30961 30962static void 30963Field_dsp340050b49a6c_fld3559dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30964{ 30965 uint32 tie_t; 30966 tie_t = (val << 27) >> 27; 30967 insn[0] = (insn[0] & ~0x7c) | (tie_t << 2); 30968 tie_t = (val << 19) >> 24; 30969 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30970} 30971 30972static unsigned 30973Field_dsp340050b49a6c_fld3573dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30974{ 30975 unsigned tie_t = 0; 30976 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 30977 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 30978 return tie_t; 30979} 30980 30981static void 30982Field_dsp340050b49a6c_fld3573dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 30983{ 30984 uint32 tie_t; 30985 tie_t = (val << 24) >> 24; 30986 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 30987 tie_t = (val << 16) >> 24; 30988 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 30989} 30990 30991static unsigned 30992Field_dsp340050b49a6c_fld3599dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 30993{ 30994 unsigned tie_t = 0; 30995 tie_t = (tie_t << 6) | ((insn[0] << 10) >> 26); 30996 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 30997 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 30998 return tie_t; 30999} 31000 31001static void 31002Field_dsp340050b49a6c_fld3599dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31003{ 31004 uint32 tie_t; 31005 tie_t = (val << 29) >> 29; 31006 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 31007 tie_t = (val << 28) >> 31; 31008 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 31009 tie_t = (val << 22) >> 26; 31010 insn[0] = (insn[0] & ~0x3f0000) | (tie_t << 16); 31011} 31012 31013static unsigned 31014Field_dsp340050b49a6c_fld3941dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31015{ 31016 unsigned tie_t = 0; 31017 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 31018 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 31019 return tie_t; 31020} 31021 31022static void 31023Field_dsp340050b49a6c_fld3941dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31024{ 31025 uint32 tie_t; 31026 tie_t = (val << 28) >> 28; 31027 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 31028 tie_t = (val << 27) >> 31; 31029 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 31030} 31031 31032static unsigned 31033Field_dsp340050b49a6c_fld3575dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31034{ 31035 unsigned tie_t = 0; 31036 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 31037 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 31038 return tie_t; 31039} 31040 31041static void 31042Field_dsp340050b49a6c_fld3575dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31043{ 31044 uint32 tie_t; 31045 tie_t = (val << 24) >> 24; 31046 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 31047 tie_t = (val << 16) >> 24; 31048 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 31049} 31050 31051static unsigned 31052Field_dsp340050b49a6c_fld3535dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31053{ 31054 unsigned tie_t = 0; 31055 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31056 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 31057 return tie_t; 31058} 31059 31060static void 31061Field_dsp340050b49a6c_fld3535dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31062{ 31063 uint32 tie_t; 31064 tie_t = (val << 30) >> 30; 31065 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 31066 tie_t = (val << 26) >> 28; 31067 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31068} 31069 31070static unsigned 31071Field_dsp340050b49a6c_fld2066_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31072{ 31073 unsigned tie_t = 0; 31074 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 31075 return tie_t; 31076} 31077 31078static void 31079Field_dsp340050b49a6c_fld2066_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31080{ 31081 uint32 tie_t; 31082 tie_t = (val << 31) >> 31; 31083 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 31084} 31085 31086static unsigned 31087Field_dsp340050b49a6c_fld3494dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31088{ 31089 unsigned tie_t = 0; 31090 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31091 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 31092 return tie_t; 31093} 31094 31095static void 31096Field_dsp340050b49a6c_fld3494dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31097{ 31098 uint32 tie_t; 31099 tie_t = (val << 27) >> 27; 31100 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 31101 tie_t = (val << 23) >> 28; 31102 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31103} 31104 31105static unsigned 31106Field_dsp340050b49a6c_fld3497dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31107{ 31108 unsigned tie_t = 0; 31109 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31110 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 31111 return tie_t; 31112} 31113 31114static void 31115Field_dsp340050b49a6c_fld3497dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31116{ 31117 uint32 tie_t; 31118 tie_t = (val << 27) >> 27; 31119 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 31120 tie_t = (val << 23) >> 28; 31121 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31122} 31123 31124static unsigned 31125Field_dsp340050b49a6c_fld3496dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31126{ 31127 unsigned tie_t = 0; 31128 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31129 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 31130 return tie_t; 31131} 31132 31133static void 31134Field_dsp340050b49a6c_fld3496dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31135{ 31136 uint32 tie_t; 31137 tie_t = (val << 27) >> 27; 31138 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 31139 tie_t = (val << 23) >> 28; 31140 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31141} 31142 31143static unsigned 31144Field_dsp340050b49a6c_fld3498dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31145{ 31146 unsigned tie_t = 0; 31147 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31148 tie_t = (tie_t << 5) | ((insn[0] << 17) >> 27); 31149 return tie_t; 31150} 31151 31152static void 31153Field_dsp340050b49a6c_fld3498dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31154{ 31155 uint32 tie_t; 31156 tie_t = (val << 27) >> 27; 31157 insn[0] = (insn[0] & ~0x7c00) | (tie_t << 10); 31158 tie_t = (val << 23) >> 28; 31159 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31160} 31161 31162static unsigned 31163Field_dsp340050b49a6c_fld3490dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31164{ 31165 unsigned tie_t = 0; 31166 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31167 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 31168 return tie_t; 31169} 31170 31171static void 31172Field_dsp340050b49a6c_fld3490dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31173{ 31174 uint32 tie_t; 31175 tie_t = (val << 29) >> 29; 31176 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 31177 tie_t = (val << 25) >> 28; 31178 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31179} 31180 31181static unsigned 31182Field_dsp340050b49a6c_fld3491dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31183{ 31184 unsigned tie_t = 0; 31185 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31186 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 31187 return tie_t; 31188} 31189 31190static void 31191Field_dsp340050b49a6c_fld3491dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31192{ 31193 uint32 tie_t; 31194 tie_t = (val << 28) >> 28; 31195 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 31196 tie_t = (val << 24) >> 28; 31197 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31198} 31199 31200static unsigned 31201Field_dsp340050b49a6c_fld3493dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31202{ 31203 unsigned tie_t = 0; 31204 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31205 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 31206 return tie_t; 31207} 31208 31209static void 31210Field_dsp340050b49a6c_fld3493dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31211{ 31212 uint32 tie_t; 31213 tie_t = (val << 28) >> 28; 31214 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 31215 tie_t = (val << 24) >> 28; 31216 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31217} 31218 31219static unsigned 31220Field_dsp340050b49a6c_fld3527dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31221{ 31222 unsigned tie_t = 0; 31223 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31224 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 31225 return tie_t; 31226} 31227 31228static void 31229Field_dsp340050b49a6c_fld3527dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31230{ 31231 uint32 tie_t; 31232 tie_t = (val << 30) >> 30; 31233 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 31234 tie_t = (val << 26) >> 28; 31235 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31236} 31237 31238static unsigned 31239Field_dsp340050b49a6c_fld2049_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31240{ 31241 unsigned tie_t = 0; 31242 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 31243 return tie_t; 31244} 31245 31246static void 31247Field_dsp340050b49a6c_fld2049_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31248{ 31249 uint32 tie_t; 31250 tie_t = (val << 30) >> 30; 31251 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 31252} 31253 31254static unsigned 31255Field_dsp340050b49a6c_fld3492dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31256{ 31257 unsigned tie_t = 0; 31258 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31259 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 31260 return tie_t; 31261} 31262 31263static void 31264Field_dsp340050b49a6c_fld3492dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31265{ 31266 uint32 tie_t; 31267 tie_t = (val << 28) >> 28; 31268 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 31269 tie_t = (val << 24) >> 28; 31270 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31271} 31272 31273static unsigned 31274Field_dsp340050b49a6c_fld3589dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31275{ 31276 unsigned tie_t = 0; 31277 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31278 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 31279 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 31280 return tie_t; 31281} 31282 31283static void 31284Field_dsp340050b49a6c_fld3589dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31285{ 31286 uint32 tie_t; 31287 tie_t = (val << 30) >> 30; 31288 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 31289 tie_t = (val << 29) >> 31; 31290 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 31291 tie_t = (val << 25) >> 28; 31292 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31293} 31294 31295static unsigned 31296Field_s8_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31297{ 31298 unsigned tie_t = 0; 31299 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 31300 return tie_t; 31301} 31302 31303static void 31304Field_s8_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31305{ 31306 uint32 tie_t; 31307 tie_t = (val << 31) >> 31; 31308 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 31309} 31310 31311static unsigned 31312Field_dsp340050b49a6c_fld3541dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31313{ 31314 unsigned tie_t = 0; 31315 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31316 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 31317 return tie_t; 31318} 31319 31320static void 31321Field_dsp340050b49a6c_fld3541dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31322{ 31323 uint32 tie_t; 31324 tie_t = (val << 29) >> 29; 31325 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 31326 tie_t = (val << 25) >> 28; 31327 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31328} 31329 31330static unsigned 31331Field_dsp340050b49a6c_fld2037_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31332{ 31333 unsigned tie_t = 0; 31334 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 31335 return tie_t; 31336} 31337 31338static void 31339Field_dsp340050b49a6c_fld2037_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31340{ 31341 uint32 tie_t; 31342 tie_t = (val << 29) >> 29; 31343 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 31344} 31345 31346static unsigned 31347Field_dsp340050b49a6c_fld3542dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31348{ 31349 unsigned tie_t = 0; 31350 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31351 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 31352 return tie_t; 31353} 31354 31355static void 31356Field_dsp340050b49a6c_fld3542dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31357{ 31358 uint32 tie_t; 31359 tie_t = (val << 29) >> 29; 31360 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 31361 tie_t = (val << 25) >> 28; 31362 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31363} 31364 31365static unsigned 31366Field_dsp340050b49a6c_fld3543dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31367{ 31368 unsigned tie_t = 0; 31369 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31370 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 31371 return tie_t; 31372} 31373 31374static void 31375Field_dsp340050b49a6c_fld3543dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31376{ 31377 uint32 tie_t; 31378 tie_t = (val << 29) >> 29; 31379 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 31380 tie_t = (val << 25) >> 28; 31381 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31382} 31383 31384static unsigned 31385Field_dsp340050b49a6c_fld3552_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31386{ 31387 unsigned tie_t = 0; 31388 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 31389 return tie_t; 31390} 31391 31392static void 31393Field_dsp340050b49a6c_fld3552_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31394{ 31395 uint32 tie_t; 31396 tie_t = (val << 23) >> 23; 31397 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 31398} 31399 31400static unsigned 31401Field_dsp340050b49a6c_fld3626dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31402{ 31403 unsigned tie_t = 0; 31404 tie_t = (tie_t << 6) | ((insn[0] << 10) >> 26); 31405 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 31406 return tie_t; 31407} 31408 31409static void 31410Field_dsp340050b49a6c_fld3626dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31411{ 31412 uint32 tie_t; 31413 tie_t = (val << 31) >> 31; 31414 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 31415 tie_t = (val << 25) >> 26; 31416 insn[0] = (insn[0] & ~0x3f0000) | (tie_t << 16); 31417} 31418 31419static unsigned 31420Field_dsp340050b49a6c_fld3621dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31421{ 31422 unsigned tie_t = 0; 31423 tie_t = (tie_t << 7) | ((insn[0] << 10) >> 25); 31424 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 31425 return tie_t; 31426} 31427 31428static void 31429Field_dsp340050b49a6c_fld3621dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31430{ 31431 uint32 tie_t; 31432 tie_t = (val << 31) >> 31; 31433 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 31434 tie_t = (val << 24) >> 25; 31435 insn[0] = (insn[0] & ~0x3f8000) | (tie_t << 15); 31436} 31437 31438static unsigned 31439Field_dsp340050b49a6c_fld3623dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31440{ 31441 unsigned tie_t = 0; 31442 tie_t = (tie_t << 7) | ((insn[0] << 10) >> 25); 31443 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 31444 return tie_t; 31445} 31446 31447static void 31448Field_dsp340050b49a6c_fld3623dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31449{ 31450 uint32 tie_t; 31451 tie_t = (val << 31) >> 31; 31452 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 31453 tie_t = (val << 24) >> 25; 31454 insn[0] = (insn[0] & ~0x3f8000) | (tie_t << 15); 31455} 31456 31457static unsigned 31458Field_dsp340050b49a6c_fld3622dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31459{ 31460 unsigned tie_t = 0; 31461 tie_t = (tie_t << 7) | ((insn[0] << 10) >> 25); 31462 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 31463 return tie_t; 31464} 31465 31466static void 31467Field_dsp340050b49a6c_fld3622dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31468{ 31469 uint32 tie_t; 31470 tie_t = (val << 31) >> 31; 31471 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 31472 tie_t = (val << 24) >> 25; 31473 insn[0] = (insn[0] & ~0x3f8000) | (tie_t << 15); 31474} 31475 31476static unsigned 31477Field_dsp340050b49a6c_fld3624dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31478{ 31479 unsigned tie_t = 0; 31480 tie_t = (tie_t << 7) | ((insn[0] << 10) >> 25); 31481 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 31482 return tie_t; 31483} 31484 31485static void 31486Field_dsp340050b49a6c_fld3624dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31487{ 31488 uint32 tie_t; 31489 tie_t = (val << 31) >> 31; 31490 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 31491 tie_t = (val << 24) >> 25; 31492 insn[0] = (insn[0] & ~0x3f8000) | (tie_t << 15); 31493} 31494 31495static unsigned 31496Field_dsp340050b49a6c_fld3529dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31497{ 31498 unsigned tie_t = 0; 31499 tie_t = (tie_t << 10) | ((insn[0] << 10) >> 22); 31500 return tie_t; 31501} 31502 31503static void 31504Field_dsp340050b49a6c_fld3529dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31505{ 31506 uint32 tie_t; 31507 tie_t = (val << 22) >> 22; 31508 insn[0] = (insn[0] & ~0x3ff000) | (tie_t << 12); 31509} 31510 31511static unsigned 31512Field_dsp340050b49a6c_fld3530dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31513{ 31514 unsigned tie_t = 0; 31515 tie_t = (tie_t << 7) | ((insn[0] << 10) >> 25); 31516 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 31517 return tie_t; 31518} 31519 31520static void 31521Field_dsp340050b49a6c_fld3530dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31522{ 31523 uint32 tie_t; 31524 tie_t = (val << 30) >> 30; 31525 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 31526 tie_t = (val << 23) >> 25; 31527 insn[0] = (insn[0] & ~0x3f8000) | (tie_t << 15); 31528} 31529 31530static unsigned 31531Field_dsp340050b49a6c_fld2072_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31532{ 31533 unsigned tie_t = 0; 31534 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 31535 return tie_t; 31536} 31537 31538static void 31539Field_dsp340050b49a6c_fld2072_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31540{ 31541 uint32 tie_t; 31542 tie_t = (val << 31) >> 31; 31543 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 31544} 31545 31546static unsigned 31547Field_dsp340050b49a6c_fld3524dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31548{ 31549 unsigned tie_t = 0; 31550 tie_t = (tie_t << 6) | ((insn[0] << 10) >> 26); 31551 tie_t = (tie_t << 4) | ((insn[0] << 17) >> 28); 31552 return tie_t; 31553} 31554 31555static void 31556Field_dsp340050b49a6c_fld3524dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31557{ 31558 uint32 tie_t; 31559 tie_t = (val << 28) >> 28; 31560 insn[0] = (insn[0] & ~0x7800) | (tie_t << 11); 31561 tie_t = (val << 22) >> 26; 31562 insn[0] = (insn[0] & ~0x3f0000) | (tie_t << 16); 31563} 31564 31565static unsigned 31566Field_dsp340050b49a6c_fld3943dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31567{ 31568 unsigned tie_t = 0; 31569 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 31570 tie_t = (tie_t << 6) | ((insn[0] << 21) >> 26); 31571 return tie_t; 31572} 31573 31574static void 31575Field_dsp340050b49a6c_fld3943dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31576{ 31577 uint32 tie_t; 31578 tie_t = (val << 26) >> 26; 31579 insn[0] = (insn[0] & ~0x7e0) | (tie_t << 5); 31580 tie_t = (val << 25) >> 31; 31581 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 31582} 31583 31584static unsigned 31585Field_dsp340050b49a6c_fld3508dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31586{ 31587 unsigned tie_t = 0; 31588 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 31589 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 31590 return tie_t; 31591} 31592 31593static void 31594Field_dsp340050b49a6c_fld3508dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31595{ 31596 uint32 tie_t; 31597 tie_t = (val << 28) >> 28; 31598 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 31599 tie_t = (val << 16) >> 20; 31600 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 31601} 31602 31603static unsigned 31604Field_dsp340050b49a6c_fld3601dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31605{ 31606 unsigned tie_t = 0; 31607 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31608 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 31609 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 31610 return tie_t; 31611} 31612 31613static void 31614Field_dsp340050b49a6c_fld3601dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31615{ 31616 uint32 tie_t; 31617 tie_t = (val << 30) >> 30; 31618 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 31619 tie_t = (val << 28) >> 30; 31620 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 31621 tie_t = (val << 24) >> 28; 31622 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31623} 31624 31625static unsigned 31626Field_dsp340050b49a6c_fld3945dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31627{ 31628 unsigned tie_t = 0; 31629 tie_t = (tie_t << 2) | ((insn[0] << 14) >> 30); 31630 return tie_t; 31631} 31632 31633static void 31634Field_dsp340050b49a6c_fld3945dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31635{ 31636 uint32 tie_t; 31637 tie_t = (val << 30) >> 30; 31638 insn[0] = (insn[0] & ~0x30000) | (tie_t << 16); 31639} 31640 31641static unsigned 31642Field_dsp340050b49a6c_fld3603dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31643{ 31644 unsigned tie_t = 0; 31645 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31646 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 31647 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 31648 return tie_t; 31649} 31650 31651static void 31652Field_dsp340050b49a6c_fld3603dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31653{ 31654 uint32 tie_t; 31655 tie_t = (val << 30) >> 30; 31656 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 31657 tie_t = (val << 28) >> 30; 31658 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 31659 tie_t = (val << 24) >> 28; 31660 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31661} 31662 31663static unsigned 31664Field_dsp340050b49a6c_fld3604dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31665{ 31666 unsigned tie_t = 0; 31667 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 31668 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 31669 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 31670 return tie_t; 31671} 31672 31673static void 31674Field_dsp340050b49a6c_fld3604dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31675{ 31676 uint32 tie_t; 31677 tie_t = (val << 31) >> 31; 31678 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 31679 tie_t = (val << 29) >> 30; 31680 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 31681 tie_t = (val << 25) >> 28; 31682 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 31683} 31684 31685static unsigned 31686Field_dsp340050b49a6c_fld3946dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31687{ 31688 unsigned tie_t = 0; 31689 tie_t = (tie_t << 2) | ((insn[0] << 14) >> 30); 31690 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 31691 return tie_t; 31692} 31693 31694static void 31695Field_dsp340050b49a6c_fld3946dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31696{ 31697 uint32 tie_t; 31698 tie_t = (val << 31) >> 31; 31699 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 31700 tie_t = (val << 29) >> 30; 31701 insn[0] = (insn[0] & ~0x30000) | (tie_t << 16); 31702} 31703 31704static unsigned 31705Field_dsp340050b49a6c_fld3545dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31706{ 31707 unsigned tie_t = 0; 31708 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 31709 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 31710 return tie_t; 31711} 31712 31713static void 31714Field_dsp340050b49a6c_fld3545dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31715{ 31716 uint32 tie_t; 31717 tie_t = (val << 28) >> 28; 31718 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 31719 tie_t = (val << 20) >> 24; 31720 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 31721} 31722 31723static unsigned 31724Field_dsp340050b49a6c_fld3616dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31725{ 31726 unsigned tie_t = 0; 31727 tie_t = (tie_t << 2) | ((insn[0] << 10) >> 30); 31728 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 31729 return tie_t; 31730} 31731 31732static void 31733Field_dsp340050b49a6c_fld3616dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31734{ 31735 uint32 tie_t; 31736 tie_t = (val << 28) >> 28; 31737 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 31738 tie_t = (val << 26) >> 30; 31739 insn[0] = (insn[0] & ~0x300000) | (tie_t << 20); 31740} 31741 31742static unsigned 31743Field_dsp340050b49a6c_fld3947dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31744{ 31745 unsigned tie_t = 0; 31746 tie_t = (tie_t << 6) | ((insn[0] << 12) >> 26); 31747 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 31748 return tie_t; 31749} 31750 31751static void 31752Field_dsp340050b49a6c_fld3947dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31753{ 31754 uint32 tie_t; 31755 tie_t = (val << 31) >> 31; 31756 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 31757 tie_t = (val << 25) >> 26; 31758 insn[0] = (insn[0] & ~0xfc000) | (tie_t << 14); 31759} 31760 31761static unsigned 31762Field_dsp340050b49a6c_fld3618dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31763{ 31764 unsigned tie_t = 0; 31765 tie_t = (tie_t << 1) | ((insn[0] << 10) >> 31); 31766 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 31767 return tie_t; 31768} 31769 31770static void 31771Field_dsp340050b49a6c_fld3618dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31772{ 31773 uint32 tie_t; 31774 tie_t = (val << 28) >> 28; 31775 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 31776 tie_t = (val << 27) >> 31; 31777 insn[0] = (insn[0] & ~0x200000) | (tie_t << 21); 31778} 31779 31780static unsigned 31781Field_dsp340050b49a6c_fld3949dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31782{ 31783 unsigned tie_t = 0; 31784 tie_t = (tie_t << 7) | ((insn[0] << 11) >> 25); 31785 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 31786 return tie_t; 31787} 31788 31789static void 31790Field_dsp340050b49a6c_fld3949dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31791{ 31792 uint32 tie_t; 31793 tie_t = (val << 31) >> 31; 31794 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 31795 tie_t = (val << 24) >> 25; 31796 insn[0] = (insn[0] & ~0x1fc000) | (tie_t << 14); 31797} 31798 31799static unsigned 31800Field_dsp340050b49a6c_fld3609dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31801{ 31802 unsigned tie_t = 0; 31803 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 31804 tie_t = (tie_t << 5) | ((insn[0] << 22) >> 27); 31805 return tie_t; 31806} 31807 31808static void 31809Field_dsp340050b49a6c_fld3609dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31810{ 31811 uint32 tie_t; 31812 tie_t = (val << 27) >> 27; 31813 insn[0] = (insn[0] & ~0x3e0) | (tie_t << 5); 31814 tie_t = (val << 19) >> 24; 31815 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 31816} 31817 31818static unsigned 31819Field_dsp340050b49a6c_fld3546dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31820{ 31821 unsigned tie_t = 0; 31822 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 31823 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 31824 return tie_t; 31825} 31826 31827static void 31828Field_dsp340050b49a6c_fld3546dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31829{ 31830 uint32 tie_t; 31831 tie_t = (val << 28) >> 28; 31832 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 31833 tie_t = (val << 20) >> 24; 31834 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 31835} 31836 31837static unsigned 31838Field_dsp340050b49a6c_fld3548dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31839{ 31840 unsigned tie_t = 0; 31841 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 31842 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 31843 return tie_t; 31844} 31845 31846static void 31847Field_dsp340050b49a6c_fld3548dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31848{ 31849 uint32 tie_t; 31850 tie_t = (val << 28) >> 28; 31851 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 31852 tie_t = (val << 20) >> 24; 31853 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 31854} 31855 31856static unsigned 31857Field_dsp340050b49a6c_fld3554dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31858{ 31859 unsigned tie_t = 0; 31860 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 31861 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 31862 return tie_t; 31863} 31864 31865static void 31866Field_dsp340050b49a6c_fld3554dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31867{ 31868 uint32 tie_t; 31869 tie_t = (val << 28) >> 28; 31870 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 31871 tie_t = (val << 20) >> 24; 31872 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 31873} 31874 31875static unsigned 31876Field_dsp340050b49a6c_fld3547dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31877{ 31878 unsigned tie_t = 0; 31879 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 31880 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 31881 return tie_t; 31882} 31883 31884static void 31885Field_dsp340050b49a6c_fld3547dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31886{ 31887 uint32 tie_t; 31888 tie_t = (val << 28) >> 28; 31889 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 31890 tie_t = (val << 20) >> 24; 31891 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 31892} 31893 31894static unsigned 31895Field_dsp340050b49a6c_fld3522dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31896{ 31897 unsigned tie_t = 0; 31898 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 31899 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 31900 return tie_t; 31901} 31902 31903static void 31904Field_dsp340050b49a6c_fld3522dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31905{ 31906 uint32 tie_t; 31907 tie_t = (val << 31) >> 31; 31908 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 31909 tie_t = (val << 19) >> 20; 31910 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 31911} 31912 31913static unsigned 31914Field_dsp340050b49a6c_fld3950dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31915{ 31916 unsigned tie_t = 0; 31917 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 31918 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 31919 return tie_t; 31920} 31921 31922static void 31923Field_dsp340050b49a6c_fld3950dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31924{ 31925 uint32 tie_t; 31926 tie_t = (val << 31) >> 31; 31927 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 31928 tie_t = (val << 28) >> 29; 31929 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 31930} 31931 31932static unsigned 31933Field_dsp340050b49a6c_fld3611dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31934{ 31935 unsigned tie_t = 0; 31936 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 31937 tie_t = (tie_t << 5) | ((insn[0] << 22) >> 27); 31938 return tie_t; 31939} 31940 31941static void 31942Field_dsp340050b49a6c_fld3611dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31943{ 31944 uint32 tie_t; 31945 tie_t = (val << 27) >> 27; 31946 insn[0] = (insn[0] & ~0x3e0) | (tie_t << 5); 31947 tie_t = (val << 19) >> 24; 31948 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 31949} 31950 31951static unsigned 31952Field_dsp340050b49a6c_fld3592dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31953{ 31954 unsigned tie_t = 0; 31955 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 31956 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 31957 return tie_t; 31958} 31959 31960static void 31961Field_dsp340050b49a6c_fld3592dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31962{ 31963 uint32 tie_t; 31964 tie_t = (val << 29) >> 29; 31965 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 31966 tie_t = (val << 20) >> 23; 31967 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 31968} 31969 31970static unsigned 31971Field_dsp340050b49a6c_fld3594dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31972{ 31973 unsigned tie_t = 0; 31974 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 31975 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 31976 return tie_t; 31977} 31978 31979static void 31980Field_dsp340050b49a6c_fld3594dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 31981{ 31982 uint32 tie_t; 31983 tie_t = (val << 29) >> 29; 31984 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 31985 tie_t = (val << 20) >> 23; 31986 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 31987} 31988 31989static unsigned 31990Field_dsp340050b49a6c_fld3598dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 31991{ 31992 unsigned tie_t = 0; 31993 tie_t = (tie_t << 6) | ((insn[0] << 10) >> 26); 31994 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 31995 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 31996 return tie_t; 31997} 31998 31999static void 32000Field_dsp340050b49a6c_fld3598dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32001{ 32002 uint32 tie_t; 32003 tie_t = (val << 29) >> 29; 32004 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 32005 tie_t = (val << 28) >> 31; 32006 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 32007 tie_t = (val << 22) >> 26; 32008 insn[0] = (insn[0] & ~0x3f0000) | (tie_t << 16); 32009} 32010 32011static unsigned 32012Field_dsp340050b49a6c_fld3951dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32013{ 32014 unsigned tie_t = 0; 32015 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 32016 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 32017 return tie_t; 32018} 32019 32020static void 32021Field_dsp340050b49a6c_fld3951dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32022{ 32023 uint32 tie_t; 32024 tie_t = (val << 31) >> 31; 32025 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 32026 tie_t = (val << 30) >> 31; 32027 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 32028} 32029 32030static unsigned 32031Field_dsp340050b49a6c_fld3600dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32032{ 32033 unsigned tie_t = 0; 32034 tie_t = (tie_t << 5) | ((insn[0] << 10) >> 27); 32035 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 32036 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 32037 return tie_t; 32038} 32039 32040static void 32041Field_dsp340050b49a6c_fld3600dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32042{ 32043 uint32 tie_t; 32044 tie_t = (val << 30) >> 30; 32045 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 32046 tie_t = (val << 29) >> 31; 32047 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 32048 tie_t = (val << 24) >> 27; 32049 insn[0] = (insn[0] & ~0x3e0000) | (tie_t << 17); 32050} 32051 32052static unsigned 32053Field_dsp340050b49a6c_fld3952dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32054{ 32055 unsigned tie_t = 0; 32056 tie_t = (tie_t << 2) | ((insn[0] << 15) >> 30); 32057 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 32058 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 32059 return tie_t; 32060} 32061 32062static void 32063Field_dsp340050b49a6c_fld3952dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32064{ 32065 uint32 tie_t; 32066 tie_t = (val << 31) >> 31; 32067 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 32068 tie_t = (val << 30) >> 31; 32069 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 32070 tie_t = (val << 28) >> 30; 32071 insn[0] = (insn[0] & ~0x18000) | (tie_t << 15); 32072} 32073 32074static unsigned 32075Field_dsp340050b49a6c_fld3593dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32076{ 32077 unsigned tie_t = 0; 32078 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32079 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 32080 return tie_t; 32081} 32082 32083static void 32084Field_dsp340050b49a6c_fld3593dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32085{ 32086 uint32 tie_t; 32087 tie_t = (val << 29) >> 29; 32088 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 32089 tie_t = (val << 20) >> 23; 32090 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32091} 32092 32093static unsigned 32094Field_dsp340050b49a6c_fld3595dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32095{ 32096 unsigned tie_t = 0; 32097 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32098 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 32099 return tie_t; 32100} 32101 32102static void 32103Field_dsp340050b49a6c_fld3595dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32104{ 32105 uint32 tie_t; 32106 tie_t = (val << 29) >> 29; 32107 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 32108 tie_t = (val << 20) >> 23; 32109 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32110} 32111 32112static unsigned 32113Field_dsp340050b49a6c_fld3596dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32114{ 32115 unsigned tie_t = 0; 32116 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32117 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 32118 return tie_t; 32119} 32120 32121static void 32122Field_dsp340050b49a6c_fld3596dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32123{ 32124 uint32 tie_t; 32125 tie_t = (val << 29) >> 29; 32126 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 32127 tie_t = (val << 20) >> 23; 32128 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32129} 32130 32131static unsigned 32132Field_dsp340050b49a6c_fld3597dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32133{ 32134 unsigned tie_t = 0; 32135 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32136 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 32137 return tie_t; 32138} 32139 32140static void 32141Field_dsp340050b49a6c_fld3597dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32142{ 32143 uint32 tie_t; 32144 tie_t = (val << 29) >> 29; 32145 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 32146 tie_t = (val << 20) >> 23; 32147 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32148} 32149 32150static unsigned 32151Field_dsp340050b49a6c_fld3511dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32152{ 32153 unsigned tie_t = 0; 32154 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 32155 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 32156 return tie_t; 32157} 32158 32159static void 32160Field_dsp340050b49a6c_fld3511dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32161{ 32162 uint32 tie_t; 32163 tie_t = (val << 28) >> 28; 32164 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 32165 tie_t = (val << 16) >> 20; 32166 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 32167} 32168 32169static unsigned 32170Field_dsp340050b49a6c_fld3513dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32171{ 32172 unsigned tie_t = 0; 32173 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 32174 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 32175 return tie_t; 32176} 32177 32178static void 32179Field_dsp340050b49a6c_fld3513dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32180{ 32181 uint32 tie_t; 32182 tie_t = (val << 28) >> 28; 32183 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 32184 tie_t = (val << 16) >> 20; 32185 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 32186} 32187 32188static unsigned 32189Field_dsp340050b49a6c_fld3514dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32190{ 32191 unsigned tie_t = 0; 32192 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 32193 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 32194 return tie_t; 32195} 32196 32197static void 32198Field_dsp340050b49a6c_fld3514dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32199{ 32200 uint32 tie_t; 32201 tie_t = (val << 28) >> 28; 32202 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 32203 tie_t = (val << 16) >> 20; 32204 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 32205} 32206 32207static unsigned 32208Field_dsp340050b49a6c_fld3515dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32209{ 32210 unsigned tie_t = 0; 32211 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 32212 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 32213 return tie_t; 32214} 32215 32216static void 32217Field_dsp340050b49a6c_fld3515dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32218{ 32219 uint32 tie_t; 32220 tie_t = (val << 28) >> 28; 32221 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 32222 tie_t = (val << 16) >> 20; 32223 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 32224} 32225 32226static unsigned 32227Field_dsp340050b49a6c_fld3517dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32228{ 32229 unsigned tie_t = 0; 32230 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 32231 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 32232 return tie_t; 32233} 32234 32235static void 32236Field_dsp340050b49a6c_fld3517dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32237{ 32238 uint32 tie_t; 32239 tie_t = (val << 28) >> 28; 32240 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 32241 tie_t = (val << 16) >> 20; 32242 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 32243} 32244 32245static unsigned 32246Field_dsp340050b49a6c_fld3518dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32247{ 32248 unsigned tie_t = 0; 32249 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 32250 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 32251 return tie_t; 32252} 32253 32254static void 32255Field_dsp340050b49a6c_fld3518dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32256{ 32257 uint32 tie_t; 32258 tie_t = (val << 29) >> 29; 32259 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 32260 tie_t = (val << 17) >> 20; 32261 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 32262} 32263 32264static unsigned 32265Field_dsp340050b49a6c_fld3536dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32266{ 32267 unsigned tie_t = 0; 32268 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 32269 tie_t = (tie_t << 2) | ((insn[0] << 17) >> 30); 32270 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 32271 return tie_t; 32272} 32273 32274static void 32275Field_dsp340050b49a6c_fld3536dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32276{ 32277 uint32 tie_t; 32278 tie_t = (val << 30) >> 30; 32279 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 32280 tie_t = (val << 28) >> 30; 32281 insn[0] = (insn[0] & ~0x6000) | (tie_t << 13); 32282 tie_t = (val << 24) >> 28; 32283 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 32284} 32285 32286static unsigned 32287Field_dsp340050b49a6c_fld2060_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32288{ 32289 unsigned tie_t = 0; 32290 tie_t = (tie_t << 3) | ((insn[0] << 14) >> 29); 32291 return tie_t; 32292} 32293 32294static void 32295Field_dsp340050b49a6c_fld2060_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32296{ 32297 uint32 tie_t; 32298 tie_t = (val << 29) >> 29; 32299 insn[0] = (insn[0] & ~0x38000) | (tie_t << 15); 32300} 32301 32302static unsigned 32303Field_dsp340050b49a6c_fld3539dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32304{ 32305 unsigned tie_t = 0; 32306 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 32307 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 32308 return tie_t; 32309} 32310 32311static void 32312Field_dsp340050b49a6c_fld3539dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32313{ 32314 uint32 tie_t; 32315 tie_t = (val << 31) >> 31; 32316 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 32317 tie_t = (val << 27) >> 28; 32318 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 32319} 32320 32321static unsigned 32322Field_dsp340050b49a6c_fld3954dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32323{ 32324 unsigned tie_t = 0; 32325 tie_t = (tie_t << 5) | ((insn[0] << 14) >> 27); 32326 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 32327 return tie_t; 32328} 32329 32330static void 32331Field_dsp340050b49a6c_fld3954dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32332{ 32333 uint32 tie_t; 32334 tie_t = (val << 31) >> 31; 32335 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 32336 tie_t = (val << 26) >> 27; 32337 insn[0] = (insn[0] & ~0x3e000) | (tie_t << 13); 32338} 32339 32340static unsigned 32341Field_dsp340050b49a6c_fld3537dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32342{ 32343 unsigned tie_t = 0; 32344 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 32345 tie_t = (tie_t << 2) | ((insn[0] << 17) >> 30); 32346 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 32347 return tie_t; 32348} 32349 32350static void 32351Field_dsp340050b49a6c_fld3537dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32352{ 32353 uint32 tie_t; 32354 tie_t = (val << 30) >> 30; 32355 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 32356 tie_t = (val << 28) >> 30; 32357 insn[0] = (insn[0] & ~0x6000) | (tie_t << 13); 32358 tie_t = (val << 24) >> 28; 32359 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 32360} 32361 32362static unsigned 32363Field_dsp340050b49a6c_fld3538dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32364{ 32365 unsigned tie_t = 0; 32366 tie_t = (tie_t << 4) | ((insn[0] << 10) >> 28); 32367 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 32368 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 32369 return tie_t; 32370} 32371 32372static void 32373Field_dsp340050b49a6c_fld3538dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32374{ 32375 uint32 tie_t; 32376 tie_t = (val << 30) >> 30; 32377 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 32378 tie_t = (val << 29) >> 31; 32379 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 32380 tie_t = (val << 25) >> 28; 32381 insn[0] = (insn[0] & ~0x3c0000) | (tie_t << 18); 32382} 32383 32384static unsigned 32385Field_dsp340050b49a6c_fld3957dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32386{ 32387 unsigned tie_t = 0; 32388 tie_t = (tie_t << 3) | ((insn[0] << 14) >> 29); 32389 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 32390 return tie_t; 32391} 32392 32393static void 32394Field_dsp340050b49a6c_fld3957dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32395{ 32396 uint32 tie_t; 32397 tie_t = (val << 31) >> 31; 32398 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 32399 tie_t = (val << 28) >> 29; 32400 insn[0] = (insn[0] & ~0x38000) | (tie_t << 15); 32401} 32402 32403static unsigned 32404Field_dsp340050b49a6c_fld3587dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32405{ 32406 unsigned tie_t = 0; 32407 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 32408 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 32409 return tie_t; 32410} 32411 32412static void 32413Field_dsp340050b49a6c_fld3587dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32414{ 32415 uint32 tie_t; 32416 tie_t = (val << 29) >> 29; 32417 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 32418 tie_t = (val << 21) >> 24; 32419 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 32420} 32421 32422static unsigned 32423Field_dsp340050b49a6c_fld3610_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32424{ 32425 unsigned tie_t = 0; 32426 tie_t = (tie_t << 5) | ((insn[0] << 22) >> 27); 32427 return tie_t; 32428} 32429 32430static void 32431Field_dsp340050b49a6c_fld3610_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32432{ 32433 uint32 tie_t; 32434 tie_t = (val << 27) >> 27; 32435 insn[0] = (insn[0] & ~0x3e0) | (tie_t << 5); 32436} 32437 32438static unsigned 32439Field_dsp340050b49a6c_fld3571dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32440{ 32441 unsigned tie_t = 0; 32442 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 32443 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 32444 return tie_t; 32445} 32446 32447static void 32448Field_dsp340050b49a6c_fld3571dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32449{ 32450 uint32 tie_t; 32451 tie_t = (val << 24) >> 24; 32452 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 32453 tie_t = (val << 16) >> 24; 32454 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 32455} 32456 32457static unsigned 32458Field_dsp340050b49a6c_fld3572dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32459{ 32460 unsigned tie_t = 0; 32461 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 32462 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 32463 return tie_t; 32464} 32465 32466static void 32467Field_dsp340050b49a6c_fld3572dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32468{ 32469 uint32 tie_t; 32470 tie_t = (val << 24) >> 24; 32471 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 32472 tie_t = (val << 16) >> 24; 32473 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 32474} 32475 32476static unsigned 32477Field_dsp340050b49a6c_fld3574dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32478{ 32479 unsigned tie_t = 0; 32480 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 32481 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 32482 return tie_t; 32483} 32484 32485static void 32486Field_dsp340050b49a6c_fld3574dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32487{ 32488 uint32 tie_t; 32489 tie_t = (val << 24) >> 24; 32490 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 32491 tie_t = (val << 16) >> 24; 32492 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 32493} 32494 32495static unsigned 32496Field_dsp340050b49a6c_fld3569dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32497{ 32498 unsigned tie_t = 0; 32499 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 32500 tie_t = (tie_t << 5) | ((insn[0] << 25) >> 27); 32501 return tie_t; 32502} 32503 32504static void 32505Field_dsp340050b49a6c_fld3569dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32506{ 32507 uint32 tie_t; 32508 tie_t = (val << 27) >> 27; 32509 insn[0] = (insn[0] & ~0x7c) | (tie_t << 2); 32510 tie_t = (val << 19) >> 24; 32511 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 32512} 32513 32514static unsigned 32515Field_dsp340050b49a6c_fld3505dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32516{ 32517 unsigned tie_t = 0; 32518 tie_t = (tie_t << 14) | ((insn[0] << 10) >> 18); 32519 return tie_t; 32520} 32521 32522static void 32523Field_dsp340050b49a6c_fld3505dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32524{ 32525 uint32 tie_t; 32526 tie_t = (val << 18) >> 18; 32527 insn[0] = (insn[0] & ~0x3fff00) | (tie_t << 8); 32528} 32529 32530static unsigned 32531Field_dsp340050b49a6c_fld3612dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32532{ 32533 unsigned tie_t = 0; 32534 tie_t = (tie_t << 6) | ((insn[0] << 10) >> 26); 32535 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 32536 return tie_t; 32537} 32538 32539static void 32540Field_dsp340050b49a6c_fld3612dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32541{ 32542 uint32 tie_t; 32543 tie_t = (val << 28) >> 28; 32544 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 32545 tie_t = (val << 22) >> 26; 32546 insn[0] = (insn[0] & ~0x3f0000) | (tie_t << 16); 32547} 32548 32549static unsigned 32550Field_dsp340050b49a6c_fld3576dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32551{ 32552 unsigned tie_t = 0; 32553 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32554 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 32555 return tie_t; 32556} 32557 32558static void 32559Field_dsp340050b49a6c_fld3576dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32560{ 32561 uint32 tie_t; 32562 tie_t = (val << 24) >> 24; 32563 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 32564 tie_t = (val << 15) >> 23; 32565 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32566} 32567 32568static unsigned 32569Field_dsp340050b49a6c_fld3577dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32570{ 32571 unsigned tie_t = 0; 32572 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32573 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 32574 return tie_t; 32575} 32576 32577static void 32578Field_dsp340050b49a6c_fld3577dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32579{ 32580 uint32 tie_t; 32581 tie_t = (val << 24) >> 24; 32582 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 32583 tie_t = (val << 15) >> 23; 32584 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32585} 32586 32587static unsigned 32588Field_dsp340050b49a6c_fld3615dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32589{ 32590 unsigned tie_t = 0; 32591 tie_t = (tie_t << 3) | ((insn[0] << 10) >> 29); 32592 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 32593 return tie_t; 32594} 32595 32596static void 32597Field_dsp340050b49a6c_fld3615dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32598{ 32599 uint32 tie_t; 32600 tie_t = (val << 28) >> 28; 32601 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 32602 tie_t = (val << 25) >> 29; 32603 insn[0] = (insn[0] & ~0x380000) | (tie_t << 19); 32604} 32605 32606static unsigned 32607Field_dsp340050b49a6c_fld3958dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32608{ 32609 unsigned tie_t = 0; 32610 tie_t = (tie_t << 6) | ((insn[0] << 13) >> 26); 32611 return tie_t; 32612} 32613 32614static void 32615Field_dsp340050b49a6c_fld3958dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32616{ 32617 uint32 tie_t; 32618 tie_t = (val << 26) >> 26; 32619 insn[0] = (insn[0] & ~0x7e000) | (tie_t << 13); 32620} 32621 32622static unsigned 32623Field_dsp340050b49a6c_fld3551dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32624{ 32625 unsigned tie_t = 0; 32626 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32627 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 32628 return tie_t; 32629} 32630 32631static void 32632Field_dsp340050b49a6c_fld3551dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32633{ 32634 uint32 tie_t; 32635 tie_t = (val << 28) >> 28; 32636 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 32637 tie_t = (val << 19) >> 23; 32638 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32639} 32640 32641static unsigned 32642Field_dsp340050b49a6c_fld3553dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32643{ 32644 unsigned tie_t = 0; 32645 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32646 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 32647 return tie_t; 32648} 32649 32650static void 32651Field_dsp340050b49a6c_fld3553dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32652{ 32653 uint32 tie_t; 32654 tie_t = (val << 28) >> 28; 32655 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 32656 tie_t = (val << 19) >> 23; 32657 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32658} 32659 32660static unsigned 32661Field_dsp340050b49a6c_fld3590dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32662{ 32663 unsigned tie_t = 0; 32664 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32665 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 32666 return tie_t; 32667} 32668 32669static void 32670Field_dsp340050b49a6c_fld3590dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32671{ 32672 uint32 tie_t; 32673 tie_t = (val << 29) >> 29; 32674 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 32675 tie_t = (val << 20) >> 23; 32676 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32677} 32678 32679static unsigned 32680Field_dsp340050b49a6c_fld3591dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32681{ 32682 unsigned tie_t = 0; 32683 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32684 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 32685 return tie_t; 32686} 32687 32688static void 32689Field_dsp340050b49a6c_fld3591dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32690{ 32691 uint32 tie_t; 32692 tie_t = (val << 29) >> 29; 32693 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 32694 tie_t = (val << 20) >> 23; 32695 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32696} 32697 32698static unsigned 32699Field_dsp340050b49a6c_fld3555dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32700{ 32701 unsigned tie_t = 0; 32702 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32703 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 32704 return tie_t; 32705} 32706 32707static void 32708Field_dsp340050b49a6c_fld3555dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32709{ 32710 uint32 tie_t; 32711 tie_t = (val << 28) >> 28; 32712 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 32713 tie_t = (val << 19) >> 23; 32714 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32715} 32716 32717static unsigned 32718Field_dsp340050b49a6c_fld3557dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32719{ 32720 unsigned tie_t = 0; 32721 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32722 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 32723 return tie_t; 32724} 32725 32726static void 32727Field_dsp340050b49a6c_fld3557dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32728{ 32729 uint32 tie_t; 32730 tie_t = (val << 28) >> 28; 32731 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 32732 tie_t = (val << 19) >> 23; 32733 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32734} 32735 32736static unsigned 32737Field_dsp340050b49a6c_fld3578dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32738{ 32739 unsigned tie_t = 0; 32740 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32741 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 32742 return tie_t; 32743} 32744 32745static void 32746Field_dsp340050b49a6c_fld3578dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32747{ 32748 uint32 tie_t; 32749 tie_t = (val << 24) >> 24; 32750 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 32751 tie_t = (val << 15) >> 23; 32752 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32753} 32754 32755static unsigned 32756Field_dsp340050b49a6c_fld3579dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32757{ 32758 unsigned tie_t = 0; 32759 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32760 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 32761 return tie_t; 32762} 32763 32764static void 32765Field_dsp340050b49a6c_fld3579dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32766{ 32767 uint32 tie_t; 32768 tie_t = (val << 24) >> 24; 32769 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 32770 tie_t = (val << 15) >> 23; 32771 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32772} 32773 32774static unsigned 32775Field_dsp340050b49a6c_fld3581dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32776{ 32777 unsigned tie_t = 0; 32778 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 32779 tie_t = (tie_t << 8) | ((insn[0] << 22) >> 24); 32780 return tie_t; 32781} 32782 32783static void 32784Field_dsp340050b49a6c_fld3581dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32785{ 32786 uint32 tie_t; 32787 tie_t = (val << 24) >> 24; 32788 insn[0] = (insn[0] & ~0x3fc) | (tie_t << 2); 32789 tie_t = (val << 16) >> 24; 32790 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 32791} 32792 32793static unsigned 32794Field_dsp340050b49a6c_fld3582dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32795{ 32796 unsigned tie_t = 0; 32797 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 32798 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 32799 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 32800 return tie_t; 32801} 32802 32803static void 32804Field_dsp340050b49a6c_fld3582dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32805{ 32806 uint32 tie_t; 32807 tie_t = (val << 29) >> 29; 32808 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 32809 tie_t = (val << 25) >> 28; 32810 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 32811 tie_t = (val << 17) >> 24; 32812 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 32813} 32814 32815static unsigned 32816Field_dsp340050b49a6c_fld3959dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32817{ 32818 unsigned tie_t = 0; 32819 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 32820 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 32821 return tie_t; 32822} 32823 32824static void 32825Field_dsp340050b49a6c_fld3959dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32826{ 32827 uint32 tie_t; 32828 tie_t = (val << 31) >> 31; 32829 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 32830 tie_t = (val << 30) >> 31; 32831 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 32832} 32833 32834static unsigned 32835Field_dsp340050b49a6c_fld3556dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32836{ 32837 unsigned tie_t = 0; 32838 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32839 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 32840 return tie_t; 32841} 32842 32843static void 32844Field_dsp340050b49a6c_fld3556dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32845{ 32846 uint32 tie_t; 32847 tie_t = (val << 28) >> 28; 32848 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 32849 tie_t = (val << 19) >> 23; 32850 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32851} 32852 32853static unsigned 32854Field_dsp340050b49a6c_fld3558dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32855{ 32856 unsigned tie_t = 0; 32857 tie_t = (tie_t << 9) | ((insn[0] << 10) >> 23); 32858 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 32859 return tie_t; 32860} 32861 32862static void 32863Field_dsp340050b49a6c_fld3558dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32864{ 32865 uint32 tie_t; 32866 tie_t = (val << 28) >> 28; 32867 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 32868 tie_t = (val << 19) >> 23; 32869 insn[0] = (insn[0] & ~0x3fe000) | (tie_t << 13); 32870} 32871 32872static unsigned 32873Field_dsp340050b49a6c_fld3583dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32874{ 32875 unsigned tie_t = 0; 32876 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 32877 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 32878 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 32879 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 32880 return tie_t; 32881} 32882 32883static void 32884Field_dsp340050b49a6c_fld3583dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32885{ 32886 uint32 tie_t; 32887 tie_t = (val << 29) >> 29; 32888 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 32889 tie_t = (val << 28) >> 31; 32890 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 32891 tie_t = (val << 26) >> 30; 32892 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 32893 tie_t = (val << 18) >> 24; 32894 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 32895} 32896 32897static unsigned 32898Field_dsp340050b49a6c_fld3960dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32899{ 32900 unsigned tie_t = 0; 32901 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 32902 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 32903 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 32904 return tie_t; 32905} 32906 32907static void 32908Field_dsp340050b49a6c_fld3960dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32909{ 32910 uint32 tie_t; 32911 tie_t = (val << 31) >> 31; 32912 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 32913 tie_t = (val << 30) >> 31; 32914 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 32915 tie_t = (val << 29) >> 31; 32916 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 32917} 32918 32919static unsigned 32920Field_dsp340050b49a6c_fld3585dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32921{ 32922 unsigned tie_t = 0; 32923 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 32924 tie_t = (tie_t << 1) | ((insn[0] << 22) >> 31); 32925 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 32926 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 32927 return tie_t; 32928} 32929 32930static void 32931Field_dsp340050b49a6c_fld3585dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32932{ 32933 uint32 tie_t; 32934 tie_t = (val << 29) >> 29; 32935 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 32936 tie_t = (val << 28) >> 31; 32937 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 32938 tie_t = (val << 27) >> 31; 32939 insn[0] = (insn[0] & ~0x200) | (tie_t << 9); 32940 tie_t = (val << 19) >> 24; 32941 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 32942} 32943 32944static unsigned 32945Field_dsp340050b49a6c_fld3961dual_slot0_Slot_dual_slot0_get (const xtensa_insnbuf insn) 32946{ 32947 unsigned tie_t = 0; 32948 tie_t = (tie_t << 1) | ((insn[0] << 18) >> 31); 32949 tie_t = (tie_t << 2) | ((insn[0] << 23) >> 30); 32950 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 32951 return tie_t; 32952} 32953 32954static void 32955Field_dsp340050b49a6c_fld3961dual_slot0_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 32956{ 32957 uint32 tie_t; 32958 tie_t = (val << 31) >> 31; 32959 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 32960 tie_t = (val << 29) >> 30; 32961 insn[0] = (insn[0] & ~0x180) | (tie_t << 7); 32962 tie_t = (val << 28) >> 31; 32963 insn[0] = (insn[0] & ~0x2000) | (tie_t << 13); 32964} 32965 32966static unsigned 32967Field_t_Slot_inst16a_get (const xtensa_insnbuf insn) 32968{ 32969 unsigned tie_t = 0; 32970 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 32971 return tie_t; 32972} 32973 32974static void 32975Field_t_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 32976{ 32977 uint32 tie_t; 32978 tie_t = (val << 28) >> 28; 32979 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 32980} 32981 32982static unsigned 32983Field_t_Slot_gp_slot2_get (const xtensa_insnbuf insn) 32984{ 32985 unsigned tie_t = 0; 32986 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 32987 return tie_t; 32988} 32989 32990static void 32991Field_t_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 32992{ 32993 uint32 tie_t; 32994 tie_t = (val << 28) >> 28; 32995 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 32996} 32997 32998static unsigned 32999Field_t_Slot_gp_slot0_get (const xtensa_insnbuf insn) 33000{ 33001 unsigned tie_t = 0; 33002 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 33003 return tie_t; 33004} 33005 33006static void 33007Field_t_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 33008{ 33009 uint32 tie_t; 33010 tie_t = (val << 28) >> 28; 33011 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 33012} 33013 33014static unsigned 33015Field_t_Slot_pq_slot0_get (const xtensa_insnbuf insn) 33016{ 33017 unsigned tie_t = 0; 33018 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 33019 return tie_t; 33020} 33021 33022static void 33023Field_t_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 33024{ 33025 uint32 tie_t; 33026 tie_t = (val << 28) >> 28; 33027 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 33028} 33029 33030static unsigned 33031Field_t_Slot_acc2_slot1_get (const xtensa_insnbuf insn) 33032{ 33033 unsigned tie_t = 0; 33034 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 33035 return tie_t; 33036} 33037 33038static void 33039Field_t_Slot_acc2_slot1_set (xtensa_insnbuf insn, uint32 val) 33040{ 33041 uint32 tie_t; 33042 tie_t = (val << 28) >> 28; 33043 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 33044} 33045 33046static unsigned 33047Field_t_Slot_smod_slot0_get (const xtensa_insnbuf insn) 33048{ 33049 unsigned tie_t = 0; 33050 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 33051 return tie_t; 33052} 33053 33054static void 33055Field_t_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 33056{ 33057 uint32 tie_t; 33058 tie_t = (val << 28) >> 28; 33059 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 33060} 33061 33062static unsigned 33063Field_t_Slot_llr_slot0_get (const xtensa_insnbuf insn) 33064{ 33065 unsigned tie_t = 0; 33066 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 33067 return tie_t; 33068} 33069 33070static void 33071Field_t_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 33072{ 33073 uint32 tie_t; 33074 tie_t = (val << 28) >> 28; 33075 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 33076} 33077 33078static unsigned 33079Field_bbi_Slot_inst_get (const xtensa_insnbuf insn) 33080{ 33081 unsigned tie_t = 0; 33082 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 33083 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 33084 return tie_t; 33085} 33086 33087static void 33088Field_bbi_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 33089{ 33090 uint32 tie_t; 33091 tie_t = (val << 28) >> 28; 33092 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 33093 tie_t = (val << 27) >> 31; 33094 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 33095} 33096 33097static unsigned 33098Field_bbi_Slot_dual_slot2_get (const xtensa_insnbuf insn) 33099{ 33100 unsigned tie_t = 0; 33101 tie_t = (tie_t << 5) | ((insn[0] << 21) >> 27); 33102 return tie_t; 33103} 33104 33105static void 33106Field_bbi_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 33107{ 33108 uint32 tie_t; 33109 tie_t = (val << 27) >> 27; 33110 insn[0] = (insn[0] & ~0x7c0) | (tie_t << 6); 33111} 33112 33113static unsigned 33114Field_imm12_Slot_inst_get (const xtensa_insnbuf insn) 33115{ 33116 unsigned tie_t = 0; 33117 tie_t = (tie_t << 12) | ((insn[0] << 8) >> 20); 33118 return tie_t; 33119} 33120 33121static void 33122Field_imm12_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 33123{ 33124 uint32 tie_t; 33125 tie_t = (val << 20) >> 20; 33126 insn[0] = (insn[0] & ~0xfff000) | (tie_t << 12); 33127} 33128 33129static unsigned 33130Field_imm12_Slot_dual_slot2_get (const xtensa_insnbuf insn) 33131{ 33132 unsigned tie_t = 0; 33133 tie_t = (tie_t << 12) | ((insn[0] << 14) >> 20); 33134 return tie_t; 33135} 33136 33137static void 33138Field_imm12_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 33139{ 33140 uint32 tie_t; 33141 tie_t = (val << 20) >> 20; 33142 insn[0] = (insn[0] & ~0x3ffc0) | (tie_t << 6); 33143} 33144 33145static unsigned 33146Field_imm12_Slot_dual_slot0_get (const xtensa_insnbuf insn) 33147{ 33148 unsigned tie_t = 0; 33149 tie_t = (tie_t << 12) | ((insn[0] << 14) >> 20); 33150 return tie_t; 33151} 33152 33153static void 33154Field_imm12_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 33155{ 33156 uint32 tie_t; 33157 tie_t = (val << 20) >> 20; 33158 insn[0] = (insn[0] & ~0x3ffc0) | (tie_t << 6); 33159} 33160 33161static unsigned 33162Field_imm8_Slot_inst_get (const xtensa_insnbuf insn) 33163{ 33164 unsigned tie_t = 0; 33165 tie_t = (tie_t << 8) | ((insn[0] << 8) >> 24); 33166 return tie_t; 33167} 33168 33169static void 33170Field_imm8_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 33171{ 33172 uint32 tie_t; 33173 tie_t = (val << 24) >> 24; 33174 insn[0] = (insn[0] & ~0xff0000) | (tie_t << 16); 33175} 33176 33177static unsigned 33178Field_imm8_Slot_dual_slot2_get (const xtensa_insnbuf insn) 33179{ 33180 unsigned tie_t = 0; 33181 tie_t = (tie_t << 8) | ((insn[0] << 10) >> 24); 33182 return tie_t; 33183} 33184 33185static void 33186Field_imm8_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 33187{ 33188 uint32 tie_t; 33189 tie_t = (val << 24) >> 24; 33190 insn[0] = (insn[0] & ~0x3fc000) | (tie_t << 14); 33191} 33192 33193static unsigned 33194Field_s_Slot_inst16a_get (const xtensa_insnbuf insn) 33195{ 33196 unsigned tie_t = 0; 33197 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 33198 return tie_t; 33199} 33200 33201static void 33202Field_s_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 33203{ 33204 uint32 tie_t; 33205 tie_t = (val << 28) >> 28; 33206 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 33207} 33208 33209static unsigned 33210Field_s_Slot_gp_slot2_get (const xtensa_insnbuf insn) 33211{ 33212 unsigned tie_t = 0; 33213 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33214 return tie_t; 33215} 33216 33217static void 33218Field_s_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 33219{ 33220 uint32 tie_t; 33221 tie_t = (val << 28) >> 28; 33222 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33223} 33224 33225static unsigned 33226Field_s_Slot_gp_slot1_get (const xtensa_insnbuf insn) 33227{ 33228 unsigned tie_t = 0; 33229 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33230 return tie_t; 33231} 33232 33233static void 33234Field_s_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 33235{ 33236 uint32 tie_t; 33237 tie_t = (val << 28) >> 28; 33238 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33239} 33240 33241static unsigned 33242Field_s_Slot_gp_slot0_get (const xtensa_insnbuf insn) 33243{ 33244 unsigned tie_t = 0; 33245 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33246 return tie_t; 33247} 33248 33249static void 33250Field_s_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 33251{ 33252 uint32 tie_t; 33253 tie_t = (val << 28) >> 28; 33254 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33255} 33256 33257static unsigned 33258Field_s_Slot_dot_slot2_get (const xtensa_insnbuf insn) 33259{ 33260 unsigned tie_t = 0; 33261 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33262 return tie_t; 33263} 33264 33265static void 33266Field_s_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 33267{ 33268 uint32 tie_t; 33269 tie_t = (val << 28) >> 28; 33270 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33271} 33272 33273static unsigned 33274Field_s_Slot_dot_slot0_get (const xtensa_insnbuf insn) 33275{ 33276 unsigned tie_t = 0; 33277 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33278 return tie_t; 33279} 33280 33281static void 33282Field_s_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 33283{ 33284 uint32 tie_t; 33285 tie_t = (val << 28) >> 28; 33286 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33287} 33288 33289static unsigned 33290Field_s_Slot_pq_slot0_get (const xtensa_insnbuf insn) 33291{ 33292 unsigned tie_t = 0; 33293 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33294 return tie_t; 33295} 33296 33297static void 33298Field_s_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 33299{ 33300 uint32 tie_t; 33301 tie_t = (val << 28) >> 28; 33302 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33303} 33304 33305static unsigned 33306Field_s_Slot_acc2_slot1_get (const xtensa_insnbuf insn) 33307{ 33308 unsigned tie_t = 0; 33309 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33310 return tie_t; 33311} 33312 33313static void 33314Field_s_Slot_acc2_slot1_set (xtensa_insnbuf insn, uint32 val) 33315{ 33316 uint32 tie_t; 33317 tie_t = (val << 28) >> 28; 33318 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33319} 33320 33321static unsigned 33322Field_s_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 33323{ 33324 unsigned tie_t = 0; 33325 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33326 return tie_t; 33327} 33328 33329static void 33330Field_s_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 33331{ 33332 uint32 tie_t; 33333 tie_t = (val << 28) >> 28; 33334 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33335} 33336 33337static unsigned 33338Field_s_Slot_smod_slot2_get (const xtensa_insnbuf insn) 33339{ 33340 unsigned tie_t = 0; 33341 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33342 return tie_t; 33343} 33344 33345static void 33346Field_s_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 33347{ 33348 uint32 tie_t; 33349 tie_t = (val << 28) >> 28; 33350 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33351} 33352 33353static unsigned 33354Field_s_Slot_smod_slot1_get (const xtensa_insnbuf insn) 33355{ 33356 unsigned tie_t = 0; 33357 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33358 return tie_t; 33359} 33360 33361static void 33362Field_s_Slot_smod_slot1_set (xtensa_insnbuf insn, uint32 val) 33363{ 33364 uint32 tie_t; 33365 tie_t = (val << 28) >> 28; 33366 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33367} 33368 33369static unsigned 33370Field_s_Slot_smod_slot0_get (const xtensa_insnbuf insn) 33371{ 33372 unsigned tie_t = 0; 33373 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33374 return tie_t; 33375} 33376 33377static void 33378Field_s_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 33379{ 33380 uint32 tie_t; 33381 tie_t = (val << 28) >> 28; 33382 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33383} 33384 33385static unsigned 33386Field_s_Slot_llr_slot0_get (const xtensa_insnbuf insn) 33387{ 33388 unsigned tie_t = 0; 33389 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33390 return tie_t; 33391} 33392 33393static void 33394Field_s_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 33395{ 33396 uint32 tie_t; 33397 tie_t = (val << 28) >> 28; 33398 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33399} 33400 33401static unsigned 33402Field_s_Slot_dual_slot0_get (const xtensa_insnbuf insn) 33403{ 33404 unsigned tie_t = 0; 33405 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33406 return tie_t; 33407} 33408 33409static void 33410Field_s_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 33411{ 33412 uint32 tie_t; 33413 tie_t = (val << 28) >> 28; 33414 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33415} 33416 33417static unsigned 33418Field_imm12b_Slot_inst_get (const xtensa_insnbuf insn) 33419{ 33420 unsigned tie_t = 0; 33421 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 33422 tie_t = (tie_t << 8) | ((insn[0] << 8) >> 24); 33423 return tie_t; 33424} 33425 33426static void 33427Field_imm12b_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 33428{ 33429 uint32 tie_t; 33430 tie_t = (val << 24) >> 24; 33431 insn[0] = (insn[0] & ~0xff0000) | (tie_t << 16); 33432 tie_t = (val << 20) >> 28; 33433 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 33434} 33435 33436static unsigned 33437Field_imm12b_Slot_dual_slot2_get (const xtensa_insnbuf insn) 33438{ 33439 unsigned tie_t = 0; 33440 tie_t = (tie_t << 8) | ((insn[0] << 14) >> 24); 33441 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33442 return tie_t; 33443} 33444 33445static void 33446Field_imm12b_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 33447{ 33448 uint32 tie_t; 33449 tie_t = (val << 28) >> 28; 33450 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33451 tie_t = (val << 20) >> 24; 33452 insn[0] = (insn[0] & ~0x3fc00) | (tie_t << 10); 33453} 33454 33455static unsigned 33456Field_imm12b_Slot_dual_slot0_get (const xtensa_insnbuf insn) 33457{ 33458 unsigned tie_t = 0; 33459 tie_t = (tie_t << 8) | ((insn[0] << 14) >> 24); 33460 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33461 return tie_t; 33462} 33463 33464static void 33465Field_imm12b_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 33466{ 33467 uint32 tie_t; 33468 tie_t = (val << 28) >> 28; 33469 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33470 tie_t = (val << 20) >> 24; 33471 insn[0] = (insn[0] & ~0x3fc00) | (tie_t << 10); 33472} 33473 33474static unsigned 33475Field_imm16_Slot_inst_get (const xtensa_insnbuf insn) 33476{ 33477 unsigned tie_t = 0; 33478 tie_t = (tie_t << 16) | ((insn[0] << 8) >> 16); 33479 return tie_t; 33480} 33481 33482static void 33483Field_imm16_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 33484{ 33485 uint32 tie_t; 33486 tie_t = (val << 16) >> 16; 33487 insn[0] = (insn[0] & ~0xffff00) | (tie_t << 8); 33488} 33489 33490static unsigned 33491Field_imm16_Slot_dual_slot0_get (const xtensa_insnbuf insn) 33492{ 33493 unsigned tie_t = 0; 33494 tie_t = (tie_t << 12) | ((insn[0] << 10) >> 20); 33495 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33496 return tie_t; 33497} 33498 33499static void 33500Field_imm16_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 33501{ 33502 uint32 tie_t; 33503 tie_t = (val << 28) >> 28; 33504 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33505 tie_t = (val << 16) >> 20; 33506 insn[0] = (insn[0] & ~0x3ffc00) | (tie_t << 10); 33507} 33508 33509static unsigned 33510Field_offset_Slot_inst_get (const xtensa_insnbuf insn) 33511{ 33512 unsigned tie_t = 0; 33513 tie_t = (tie_t << 18) | ((insn[0] << 8) >> 14); 33514 return tie_t; 33515} 33516 33517static void 33518Field_offset_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 33519{ 33520 uint32 tie_t; 33521 tie_t = (val << 14) >> 14; 33522 insn[0] = (insn[0] & ~0xffffc0) | (tie_t << 6); 33523} 33524 33525static unsigned 33526Field_op2_Slot_gp_slot2_get (const xtensa_insnbuf insn) 33527{ 33528 unsigned tie_t = 0; 33529 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33530 return tie_t; 33531} 33532 33533static void 33534Field_op2_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 33535{ 33536 uint32 tie_t; 33537 tie_t = (val << 28) >> 28; 33538 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33539} 33540 33541static unsigned 33542Field_op2_Slot_gp_slot0_get (const xtensa_insnbuf insn) 33543{ 33544 unsigned tie_t = 0; 33545 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33546 return tie_t; 33547} 33548 33549static void 33550Field_op2_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 33551{ 33552 uint32 tie_t; 33553 tie_t = (val << 28) >> 28; 33554 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33555} 33556 33557static unsigned 33558Field_op2_Slot_pq_slot2_get (const xtensa_insnbuf insn) 33559{ 33560 unsigned tie_t = 0; 33561 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33562 return tie_t; 33563} 33564 33565static void 33566Field_op2_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 33567{ 33568 uint32 tie_t; 33569 tie_t = (val << 28) >> 28; 33570 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33571} 33572 33573static unsigned 33574Field_op2_Slot_pq_slot0_get (const xtensa_insnbuf insn) 33575{ 33576 unsigned tie_t = 0; 33577 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33578 return tie_t; 33579} 33580 33581static void 33582Field_op2_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 33583{ 33584 uint32 tie_t; 33585 tie_t = (val << 28) >> 28; 33586 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33587} 33588 33589static unsigned 33590Field_op2_Slot_smod_slot0_get (const xtensa_insnbuf insn) 33591{ 33592 unsigned tie_t = 0; 33593 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33594 return tie_t; 33595} 33596 33597static void 33598Field_op2_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 33599{ 33600 uint32 tie_t; 33601 tie_t = (val << 28) >> 28; 33602 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33603} 33604 33605static unsigned 33606Field_op2_Slot_dual_slot2_get (const xtensa_insnbuf insn) 33607{ 33608 unsigned tie_t = 0; 33609 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33610 return tie_t; 33611} 33612 33613static void 33614Field_op2_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 33615{ 33616 uint32 tie_t; 33617 tie_t = (val << 28) >> 28; 33618 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33619} 33620 33621static unsigned 33622Field_op2_Slot_dual_slot0_get (const xtensa_insnbuf insn) 33623{ 33624 unsigned tie_t = 0; 33625 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33626 return tie_t; 33627} 33628 33629static void 33630Field_op2_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 33631{ 33632 uint32 tie_t; 33633 tie_t = (val << 28) >> 28; 33634 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33635} 33636 33637static unsigned 33638Field_r_Slot_inst16a_get (const xtensa_insnbuf insn) 33639{ 33640 unsigned tie_t = 0; 33641 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 33642 return tie_t; 33643} 33644 33645static void 33646Field_r_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 33647{ 33648 uint32 tie_t; 33649 tie_t = (val << 28) >> 28; 33650 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 33651} 33652 33653static unsigned 33654Field_r_Slot_gp_slot2_get (const xtensa_insnbuf insn) 33655{ 33656 unsigned tie_t = 0; 33657 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 33658 return tie_t; 33659} 33660 33661static void 33662Field_r_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 33663{ 33664 uint32 tie_t; 33665 tie_t = (val << 28) >> 28; 33666 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 33667} 33668 33669static unsigned 33670Field_r_Slot_gp_slot0_get (const xtensa_insnbuf insn) 33671{ 33672 unsigned tie_t = 0; 33673 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 33674 return tie_t; 33675} 33676 33677static void 33678Field_r_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 33679{ 33680 uint32 tie_t; 33681 tie_t = (val << 28) >> 28; 33682 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 33683} 33684 33685static unsigned 33686Field_r_Slot_dot_slot2_get (const xtensa_insnbuf insn) 33687{ 33688 unsigned tie_t = 0; 33689 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 33690 return tie_t; 33691} 33692 33693static void 33694Field_r_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 33695{ 33696 uint32 tie_t; 33697 tie_t = (val << 28) >> 28; 33698 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 33699} 33700 33701static unsigned 33702Field_r_Slot_pq_slot2_get (const xtensa_insnbuf insn) 33703{ 33704 unsigned tie_t = 0; 33705 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 33706 return tie_t; 33707} 33708 33709static void 33710Field_r_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 33711{ 33712 uint32 tie_t; 33713 tie_t = (val << 28) >> 28; 33714 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 33715} 33716 33717static unsigned 33718Field_r_Slot_pq_slot0_get (const xtensa_insnbuf insn) 33719{ 33720 unsigned tie_t = 0; 33721 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 33722 return tie_t; 33723} 33724 33725static void 33726Field_r_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 33727{ 33728 uint32 tie_t; 33729 tie_t = (val << 28) >> 28; 33730 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 33731} 33732 33733static unsigned 33734Field_r_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 33735{ 33736 unsigned tie_t = 0; 33737 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 33738 return tie_t; 33739} 33740 33741static void 33742Field_r_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 33743{ 33744 uint32 tie_t; 33745 tie_t = (val << 28) >> 28; 33746 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 33747} 33748 33749static unsigned 33750Field_r_Slot_smod_slot2_get (const xtensa_insnbuf insn) 33751{ 33752 unsigned tie_t = 0; 33753 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 33754 return tie_t; 33755} 33756 33757static void 33758Field_r_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 33759{ 33760 uint32 tie_t; 33761 tie_t = (val << 28) >> 28; 33762 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 33763} 33764 33765static unsigned 33766Field_r_Slot_smod_slot0_get (const xtensa_insnbuf insn) 33767{ 33768 unsigned tie_t = 0; 33769 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 33770 return tie_t; 33771} 33772 33773static void 33774Field_r_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 33775{ 33776 uint32 tie_t; 33777 tie_t = (val << 28) >> 28; 33778 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 33779} 33780 33781static unsigned 33782Field_r_Slot_llr_slot2_get (const xtensa_insnbuf insn) 33783{ 33784 unsigned tie_t = 0; 33785 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 33786 return tie_t; 33787} 33788 33789static void 33790Field_r_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 33791{ 33792 uint32 tie_t; 33793 tie_t = (val << 28) >> 28; 33794 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 33795} 33796 33797static unsigned 33798Field_sae_Slot_inst_get (const xtensa_insnbuf insn) 33799{ 33800 unsigned tie_t = 0; 33801 tie_t = (tie_t << 1) | ((insn[0] << 15) >> 31); 33802 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 33803 return tie_t; 33804} 33805 33806static void 33807Field_sae_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 33808{ 33809 uint32 tie_t; 33810 tie_t = (val << 28) >> 28; 33811 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 33812 tie_t = (val << 27) >> 31; 33813 insn[0] = (insn[0] & ~0x10000) | (tie_t << 16); 33814} 33815 33816static unsigned 33817Field_sae_Slot_dual_slot2_get (const xtensa_insnbuf insn) 33818{ 33819 unsigned tie_t = 0; 33820 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 33821 return tie_t; 33822} 33823 33824static void 33825Field_sae_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 33826{ 33827 uint32 tie_t; 33828 tie_t = (val << 27) >> 27; 33829 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 33830} 33831 33832static unsigned 33833Field_sal_Slot_inst_get (const xtensa_insnbuf insn) 33834{ 33835 unsigned tie_t = 0; 33836 tie_t = (tie_t << 1) | ((insn[0] << 11) >> 31); 33837 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 33838 return tie_t; 33839} 33840 33841static void 33842Field_sal_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 33843{ 33844 uint32 tie_t; 33845 tie_t = (val << 28) >> 28; 33846 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 33847 tie_t = (val << 27) >> 31; 33848 insn[0] = (insn[0] & ~0x100000) | (tie_t << 20); 33849} 33850 33851static unsigned 33852Field_sal_Slot_gp_slot0_get (const xtensa_insnbuf insn) 33853{ 33854 unsigned tie_t = 0; 33855 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 33856 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 33857 return tie_t; 33858} 33859 33860static void 33861Field_sal_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 33862{ 33863 uint32 tie_t; 33864 tie_t = (val << 28) >> 28; 33865 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 33866 tie_t = (val << 27) >> 31; 33867 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 33868} 33869 33870static unsigned 33871Field_sal_Slot_dot_slot0_get (const xtensa_insnbuf insn) 33872{ 33873 unsigned tie_t = 0; 33874 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 33875 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 33876 return tie_t; 33877} 33878 33879static void 33880Field_sal_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 33881{ 33882 uint32 tie_t; 33883 tie_t = (val << 28) >> 28; 33884 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 33885 tie_t = (val << 27) >> 31; 33886 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 33887} 33888 33889static unsigned 33890Field_sal_Slot_pq_slot0_get (const xtensa_insnbuf insn) 33891{ 33892 unsigned tie_t = 0; 33893 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 33894 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 33895 return tie_t; 33896} 33897 33898static void 33899Field_sal_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 33900{ 33901 uint32 tie_t; 33902 tie_t = (val << 28) >> 28; 33903 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 33904 tie_t = (val << 27) >> 31; 33905 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 33906} 33907 33908static unsigned 33909Field_sal_Slot_smod_slot0_get (const xtensa_insnbuf insn) 33910{ 33911 unsigned tie_t = 0; 33912 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 33913 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 33914 return tie_t; 33915} 33916 33917static void 33918Field_sal_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 33919{ 33920 uint32 tie_t; 33921 tie_t = (val << 28) >> 28; 33922 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 33923 tie_t = (val << 27) >> 31; 33924 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 33925} 33926 33927static unsigned 33928Field_sal_Slot_llr_slot0_get (const xtensa_insnbuf insn) 33929{ 33930 unsigned tie_t = 0; 33931 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 33932 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 33933 return tie_t; 33934} 33935 33936static void 33937Field_sal_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 33938{ 33939 uint32 tie_t; 33940 tie_t = (val << 28) >> 28; 33941 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 33942 tie_t = (val << 27) >> 31; 33943 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 33944} 33945 33946static unsigned 33947Field_sal_Slot_dual_slot2_get (const xtensa_insnbuf insn) 33948{ 33949 unsigned tie_t = 0; 33950 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 33951 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 33952 return tie_t; 33953} 33954 33955static void 33956Field_sal_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 33957{ 33958 uint32 tie_t; 33959 tie_t = (val << 28) >> 28; 33960 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 33961 tie_t = (val << 27) >> 31; 33962 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 33963} 33964 33965static unsigned 33966Field_sal_Slot_dual_slot0_get (const xtensa_insnbuf insn) 33967{ 33968 unsigned tie_t = 0; 33969 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 33970 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 33971 return tie_t; 33972} 33973 33974static void 33975Field_sal_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 33976{ 33977 uint32 tie_t; 33978 tie_t = (val << 28) >> 28; 33979 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 33980 tie_t = (val << 27) >> 31; 33981 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 33982} 33983 33984static unsigned 33985Field_sargt_Slot_inst_get (const xtensa_insnbuf insn) 33986{ 33987 unsigned tie_t = 0; 33988 tie_t = (tie_t << 1) | ((insn[0] << 11) >> 31); 33989 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 33990 return tie_t; 33991} 33992 33993static void 33994Field_sargt_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 33995{ 33996 uint32 tie_t; 33997 tie_t = (val << 28) >> 28; 33998 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 33999 tie_t = (val << 27) >> 31; 34000 insn[0] = (insn[0] & ~0x100000) | (tie_t << 20); 34001} 34002 34003static unsigned 34004Field_sargt_Slot_gp_slot0_get (const xtensa_insnbuf insn) 34005{ 34006 unsigned tie_t = 0; 34007 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 34008 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 34009 return tie_t; 34010} 34011 34012static void 34013Field_sargt_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 34014{ 34015 uint32 tie_t; 34016 tie_t = (val << 28) >> 28; 34017 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 34018 tie_t = (val << 27) >> 31; 34019 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 34020} 34021 34022static unsigned 34023Field_sargt_Slot_dot_slot0_get (const xtensa_insnbuf insn) 34024{ 34025 unsigned tie_t = 0; 34026 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 34027 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 34028 return tie_t; 34029} 34030 34031static void 34032Field_sargt_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 34033{ 34034 uint32 tie_t; 34035 tie_t = (val << 28) >> 28; 34036 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 34037 tie_t = (val << 27) >> 31; 34038 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 34039} 34040 34041static unsigned 34042Field_sargt_Slot_pq_slot0_get (const xtensa_insnbuf insn) 34043{ 34044 unsigned tie_t = 0; 34045 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 34046 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 34047 return tie_t; 34048} 34049 34050static void 34051Field_sargt_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 34052{ 34053 uint32 tie_t; 34054 tie_t = (val << 28) >> 28; 34055 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 34056 tie_t = (val << 27) >> 31; 34057 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 34058} 34059 34060static unsigned 34061Field_sargt_Slot_smod_slot0_get (const xtensa_insnbuf insn) 34062{ 34063 unsigned tie_t = 0; 34064 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 34065 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 34066 return tie_t; 34067} 34068 34069static void 34070Field_sargt_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 34071{ 34072 uint32 tie_t; 34073 tie_t = (val << 28) >> 28; 34074 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 34075 tie_t = (val << 27) >> 31; 34076 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 34077} 34078 34079static unsigned 34080Field_sargt_Slot_llr_slot0_get (const xtensa_insnbuf insn) 34081{ 34082 unsigned tie_t = 0; 34083 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 34084 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 34085 return tie_t; 34086} 34087 34088static void 34089Field_sargt_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 34090{ 34091 uint32 tie_t; 34092 tie_t = (val << 28) >> 28; 34093 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 34094 tie_t = (val << 27) >> 31; 34095 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 34096} 34097 34098static unsigned 34099Field_sargt_Slot_dual_slot2_get (const xtensa_insnbuf insn) 34100{ 34101 unsigned tie_t = 0; 34102 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 34103 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 34104 return tie_t; 34105} 34106 34107static void 34108Field_sargt_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 34109{ 34110 uint32 tie_t; 34111 tie_t = (val << 28) >> 28; 34112 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 34113 tie_t = (val << 27) >> 31; 34114 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 34115} 34116 34117static unsigned 34118Field_sargt_Slot_dual_slot0_get (const xtensa_insnbuf insn) 34119{ 34120 unsigned tie_t = 0; 34121 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 34122 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 34123 return tie_t; 34124} 34125 34126static void 34127Field_sargt_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 34128{ 34129 uint32 tie_t; 34130 tie_t = (val << 28) >> 28; 34131 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 34132 tie_t = (val << 27) >> 31; 34133 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 34134} 34135 34136static unsigned 34137Field_sas4_Slot_inst_get (const xtensa_insnbuf insn) 34138{ 34139 unsigned tie_t = 0; 34140 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 34141 return tie_t; 34142} 34143 34144static void 34145Field_sas4_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 34146{ 34147 uint32 tie_t; 34148 tie_t = (val << 31) >> 31; 34149 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 34150} 34151 34152static unsigned 34153Field_sas_Slot_inst_get (const xtensa_insnbuf insn) 34154{ 34155 unsigned tie_t = 0; 34156 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 34157 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 34158 return tie_t; 34159} 34160 34161static void 34162Field_sas_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 34163{ 34164 uint32 tie_t; 34165 tie_t = (val << 28) >> 28; 34166 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 34167 tie_t = (val << 27) >> 31; 34168 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 34169} 34170 34171static unsigned 34172Field_sas_Slot_gp_slot0_get (const xtensa_insnbuf insn) 34173{ 34174 unsigned tie_t = 0; 34175 tie_t = (tie_t << 5) | ((insn[0] << 25) >> 27); 34176 return tie_t; 34177} 34178 34179static void 34180Field_sas_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 34181{ 34182 uint32 tie_t; 34183 tie_t = (val << 27) >> 27; 34184 insn[0] = (insn[0] & ~0x7c) | (tie_t << 2); 34185} 34186 34187static unsigned 34188Field_sas_Slot_pq_slot0_get (const xtensa_insnbuf insn) 34189{ 34190 unsigned tie_t = 0; 34191 tie_t = (tie_t << 5) | ((insn[0] << 25) >> 27); 34192 return tie_t; 34193} 34194 34195static void 34196Field_sas_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 34197{ 34198 uint32 tie_t; 34199 tie_t = (val << 27) >> 27; 34200 insn[0] = (insn[0] & ~0x7c) | (tie_t << 2); 34201} 34202 34203static unsigned 34204Field_sas_Slot_dual_slot2_get (const xtensa_insnbuf insn) 34205{ 34206 unsigned tie_t = 0; 34207 tie_t = (tie_t << 5) | ((insn[0] << 25) >> 27); 34208 return tie_t; 34209} 34210 34211static void 34212Field_sas_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 34213{ 34214 uint32 tie_t; 34215 tie_t = (val << 27) >> 27; 34216 insn[0] = (insn[0] & ~0x7c) | (tie_t << 2); 34217} 34218 34219static unsigned 34220Field_sas_Slot_dual_slot0_get (const xtensa_insnbuf insn) 34221{ 34222 unsigned tie_t = 0; 34223 tie_t = (tie_t << 5) | ((insn[0] << 25) >> 27); 34224 return tie_t; 34225} 34226 34227static void 34228Field_sas_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 34229{ 34230 uint32 tie_t; 34231 tie_t = (val << 27) >> 27; 34232 insn[0] = (insn[0] & ~0x7c) | (tie_t << 2); 34233} 34234 34235static unsigned 34236Field_sr_Slot_inst16a_get (const xtensa_insnbuf insn) 34237{ 34238 unsigned tie_t = 0; 34239 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 34240 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 34241 return tie_t; 34242} 34243 34244static void 34245Field_sr_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 34246{ 34247 uint32 tie_t; 34248 tie_t = (val << 28) >> 28; 34249 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 34250 tie_t = (val << 24) >> 28; 34251 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 34252} 34253 34254static unsigned 34255Field_sr_Slot_inst16b_get (const xtensa_insnbuf insn) 34256{ 34257 unsigned tie_t = 0; 34258 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 34259 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 34260 return tie_t; 34261} 34262 34263static void 34264Field_sr_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 34265{ 34266 uint32 tie_t; 34267 tie_t = (val << 28) >> 28; 34268 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 34269 tie_t = (val << 24) >> 28; 34270 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 34271} 34272 34273static unsigned 34274Field_st_Slot_inst16a_get (const xtensa_insnbuf insn) 34275{ 34276 unsigned tie_t = 0; 34277 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 34278 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 34279 return tie_t; 34280} 34281 34282static void 34283Field_st_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 34284{ 34285 uint32 tie_t; 34286 tie_t = (val << 28) >> 28; 34287 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 34288 tie_t = (val << 24) >> 28; 34289 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 34290} 34291 34292static unsigned 34293Field_st_Slot_inst16b_get (const xtensa_insnbuf insn) 34294{ 34295 unsigned tie_t = 0; 34296 tie_t = (tie_t << 4) | ((insn[0] << 20) >> 28); 34297 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 34298 return tie_t; 34299} 34300 34301static void 34302Field_st_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 34303{ 34304 uint32 tie_t; 34305 tie_t = (val << 28) >> 28; 34306 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 34307 tie_t = (val << 24) >> 28; 34308 insn[0] = (insn[0] & ~0xf00) | (tie_t << 8); 34309} 34310 34311static unsigned 34312Field_imm4_Slot_inst_get (const xtensa_insnbuf insn) 34313{ 34314 unsigned tie_t = 0; 34315 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 34316 return tie_t; 34317} 34318 34319static void 34320Field_imm4_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 34321{ 34322 uint32 tie_t; 34323 tie_t = (val << 28) >> 28; 34324 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 34325} 34326 34327static unsigned 34328Field_imm4_Slot_inst16a_get (const xtensa_insnbuf insn) 34329{ 34330 unsigned tie_t = 0; 34331 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 34332 return tie_t; 34333} 34334 34335static void 34336Field_imm4_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 34337{ 34338 uint32 tie_t; 34339 tie_t = (val << 28) >> 28; 34340 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 34341} 34342 34343static unsigned 34344Field_imm4_Slot_inst16b_get (const xtensa_insnbuf insn) 34345{ 34346 unsigned tie_t = 0; 34347 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 34348 return tie_t; 34349} 34350 34351static void 34352Field_imm4_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 34353{ 34354 uint32 tie_t; 34355 tie_t = (val << 28) >> 28; 34356 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 34357} 34358 34359static unsigned 34360Field_mn_Slot_inst_get (const xtensa_insnbuf insn) 34361{ 34362 unsigned tie_t = 0; 34363 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 34364 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 34365 return tie_t; 34366} 34367 34368static void 34369Field_mn_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 34370{ 34371 uint32 tie_t; 34372 tie_t = (val << 30) >> 30; 34373 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 34374 tie_t = (val << 28) >> 30; 34375 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 34376} 34377 34378static unsigned 34379Field_i_Slot_inst16a_get (const xtensa_insnbuf insn) 34380{ 34381 unsigned tie_t = 0; 34382 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 34383 return tie_t; 34384} 34385 34386static void 34387Field_i_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 34388{ 34389 uint32 tie_t; 34390 tie_t = (val << 31) >> 31; 34391 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 34392} 34393 34394static unsigned 34395Field_imm6lo_Slot_inst16a_get (const xtensa_insnbuf insn) 34396{ 34397 unsigned tie_t = 0; 34398 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 34399 return tie_t; 34400} 34401 34402static void 34403Field_imm6lo_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 34404{ 34405 uint32 tie_t; 34406 tie_t = (val << 28) >> 28; 34407 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 34408} 34409 34410static unsigned 34411Field_imm6lo_Slot_inst16b_get (const xtensa_insnbuf insn) 34412{ 34413 unsigned tie_t = 0; 34414 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 34415 return tie_t; 34416} 34417 34418static void 34419Field_imm6lo_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 34420{ 34421 uint32 tie_t; 34422 tie_t = (val << 28) >> 28; 34423 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 34424} 34425 34426static unsigned 34427Field_imm6hi_Slot_inst16a_get (const xtensa_insnbuf insn) 34428{ 34429 unsigned tie_t = 0; 34430 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 34431 return tie_t; 34432} 34433 34434static void 34435Field_imm6hi_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 34436{ 34437 uint32 tie_t; 34438 tie_t = (val << 30) >> 30; 34439 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 34440} 34441 34442static unsigned 34443Field_imm6hi_Slot_inst16b_get (const xtensa_insnbuf insn) 34444{ 34445 unsigned tie_t = 0; 34446 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 34447 return tie_t; 34448} 34449 34450static void 34451Field_imm6hi_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 34452{ 34453 uint32 tie_t; 34454 tie_t = (val << 30) >> 30; 34455 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 34456} 34457 34458static unsigned 34459Field_imm7lo_Slot_inst16a_get (const xtensa_insnbuf insn) 34460{ 34461 unsigned tie_t = 0; 34462 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 34463 return tie_t; 34464} 34465 34466static void 34467Field_imm7lo_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 34468{ 34469 uint32 tie_t; 34470 tie_t = (val << 28) >> 28; 34471 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 34472} 34473 34474static unsigned 34475Field_imm7lo_Slot_inst16b_get (const xtensa_insnbuf insn) 34476{ 34477 unsigned tie_t = 0; 34478 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 34479 return tie_t; 34480} 34481 34482static void 34483Field_imm7lo_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 34484{ 34485 uint32 tie_t; 34486 tie_t = (val << 28) >> 28; 34487 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 34488} 34489 34490static unsigned 34491Field_imm7hi_Slot_inst16a_get (const xtensa_insnbuf insn) 34492{ 34493 unsigned tie_t = 0; 34494 tie_t = (tie_t << 3) | ((insn[0] << 25) >> 29); 34495 return tie_t; 34496} 34497 34498static void 34499Field_imm7hi_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 34500{ 34501 uint32 tie_t; 34502 tie_t = (val << 29) >> 29; 34503 insn[0] = (insn[0] & ~0x70) | (tie_t << 4); 34504} 34505 34506static unsigned 34507Field_imm7hi_Slot_inst16b_get (const xtensa_insnbuf insn) 34508{ 34509 unsigned tie_t = 0; 34510 tie_t = (tie_t << 3) | ((insn[0] << 25) >> 29); 34511 return tie_t; 34512} 34513 34514static void 34515Field_imm7hi_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 34516{ 34517 uint32 tie_t; 34518 tie_t = (val << 29) >> 29; 34519 insn[0] = (insn[0] & ~0x70) | (tie_t << 4); 34520} 34521 34522static unsigned 34523Field_z_Slot_inst16a_get (const xtensa_insnbuf insn) 34524{ 34525 unsigned tie_t = 0; 34526 tie_t = (tie_t << 1) | ((insn[0] << 25) >> 31); 34527 return tie_t; 34528} 34529 34530static void 34531Field_z_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 34532{ 34533 uint32 tie_t; 34534 tie_t = (val << 31) >> 31; 34535 insn[0] = (insn[0] & ~0x40) | (tie_t << 6); 34536} 34537 34538static unsigned 34539Field_imm6_Slot_inst16a_get (const xtensa_insnbuf insn) 34540{ 34541 unsigned tie_t = 0; 34542 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 34543 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 34544 return tie_t; 34545} 34546 34547static void 34548Field_imm6_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 34549{ 34550 uint32 tie_t; 34551 tie_t = (val << 28) >> 28; 34552 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 34553 tie_t = (val << 26) >> 30; 34554 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 34555} 34556 34557static unsigned 34558Field_imm6_Slot_inst16b_get (const xtensa_insnbuf insn) 34559{ 34560 unsigned tie_t = 0; 34561 tie_t = (tie_t << 2) | ((insn[0] << 26) >> 30); 34562 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 34563 return tie_t; 34564} 34565 34566static void 34567Field_imm6_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 34568{ 34569 uint32 tie_t; 34570 tie_t = (val << 28) >> 28; 34571 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 34572 tie_t = (val << 26) >> 30; 34573 insn[0] = (insn[0] & ~0x30) | (tie_t << 4); 34574} 34575 34576static unsigned 34577Field_imm6_Slot_gp_slot0_get (const xtensa_insnbuf insn) 34578{ 34579 unsigned tie_t = 0; 34580 tie_t = (tie_t << 6) | ((insn[0] << 20) >> 26); 34581 return tie_t; 34582} 34583 34584static void 34585Field_imm6_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 34586{ 34587 uint32 tie_t; 34588 tie_t = (val << 26) >> 26; 34589 insn[0] = (insn[0] & ~0xfc0) | (tie_t << 6); 34590} 34591 34592static unsigned 34593Field_imm6_Slot_pq_slot0_get (const xtensa_insnbuf insn) 34594{ 34595 unsigned tie_t = 0; 34596 tie_t = (tie_t << 6) | ((insn[0] << 20) >> 26); 34597 return tie_t; 34598} 34599 34600static void 34601Field_imm6_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 34602{ 34603 uint32 tie_t; 34604 tie_t = (val << 26) >> 26; 34605 insn[0] = (insn[0] & ~0xfc0) | (tie_t << 6); 34606} 34607 34608static unsigned 34609Field_imm6_Slot_dual_slot2_get (const xtensa_insnbuf insn) 34610{ 34611 unsigned tie_t = 0; 34612 tie_t = (tie_t << 6) | ((insn[0] << 20) >> 26); 34613 return tie_t; 34614} 34615 34616static void 34617Field_imm6_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 34618{ 34619 uint32 tie_t; 34620 tie_t = (val << 26) >> 26; 34621 insn[0] = (insn[0] & ~0xfc0) | (tie_t << 6); 34622} 34623 34624static unsigned 34625Field_imm6_Slot_dual_slot0_get (const xtensa_insnbuf insn) 34626{ 34627 unsigned tie_t = 0; 34628 tie_t = (tie_t << 6) | ((insn[0] << 20) >> 26); 34629 return tie_t; 34630} 34631 34632static void 34633Field_imm6_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 34634{ 34635 uint32 tie_t; 34636 tie_t = (val << 26) >> 26; 34637 insn[0] = (insn[0] & ~0xfc0) | (tie_t << 6); 34638} 34639 34640static unsigned 34641Field_imm7_Slot_inst16a_get (const xtensa_insnbuf insn) 34642{ 34643 unsigned tie_t = 0; 34644 tie_t = (tie_t << 3) | ((insn[0] << 25) >> 29); 34645 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 34646 return tie_t; 34647} 34648 34649static void 34650Field_imm7_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 34651{ 34652 uint32 tie_t; 34653 tie_t = (val << 28) >> 28; 34654 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 34655 tie_t = (val << 25) >> 29; 34656 insn[0] = (insn[0] & ~0x70) | (tie_t << 4); 34657} 34658 34659static unsigned 34660Field_imm7_Slot_inst16b_get (const xtensa_insnbuf insn) 34661{ 34662 unsigned tie_t = 0; 34663 tie_t = (tie_t << 3) | ((insn[0] << 25) >> 29); 34664 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 34665 return tie_t; 34666} 34667 34668static void 34669Field_imm7_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 34670{ 34671 uint32 tie_t; 34672 tie_t = (val << 28) >> 28; 34673 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 34674 tie_t = (val << 25) >> 29; 34675 insn[0] = (insn[0] & ~0x70) | (tie_t << 4); 34676} 34677 34678static unsigned 34679Field_imm7_Slot_gp_slot2_get (const xtensa_insnbuf insn) 34680{ 34681 unsigned tie_t = 0; 34682 tie_t = (tie_t << 7) | ((insn[0] << 19) >> 25); 34683 return tie_t; 34684} 34685 34686static void 34687Field_imm7_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 34688{ 34689 uint32 tie_t; 34690 tie_t = (val << 25) >> 25; 34691 insn[0] = (insn[0] & ~0x1fc0) | (tie_t << 6); 34692} 34693 34694static unsigned 34695Field_imm7_Slot_gp_slot0_get (const xtensa_insnbuf insn) 34696{ 34697 unsigned tie_t = 0; 34698 tie_t = (tie_t << 7) | ((insn[0] << 19) >> 25); 34699 return tie_t; 34700} 34701 34702static void 34703Field_imm7_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 34704{ 34705 uint32 tie_t; 34706 tie_t = (val << 25) >> 25; 34707 insn[0] = (insn[0] & ~0x1fc0) | (tie_t << 6); 34708} 34709 34710static unsigned 34711Field_imm7_Slot_dot_slot0_get (const xtensa_insnbuf insn) 34712{ 34713 unsigned tie_t = 0; 34714 tie_t = (tie_t << 7) | ((insn[0] << 19) >> 25); 34715 return tie_t; 34716} 34717 34718static void 34719Field_imm7_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 34720{ 34721 uint32 tie_t; 34722 tie_t = (val << 25) >> 25; 34723 insn[0] = (insn[0] & ~0x1fc0) | (tie_t << 6); 34724} 34725 34726static unsigned 34727Field_imm7_Slot_pq_slot0_get (const xtensa_insnbuf insn) 34728{ 34729 unsigned tie_t = 0; 34730 tie_t = (tie_t << 7) | ((insn[0] << 19) >> 25); 34731 return tie_t; 34732} 34733 34734static void 34735Field_imm7_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 34736{ 34737 uint32 tie_t; 34738 tie_t = (val << 25) >> 25; 34739 insn[0] = (insn[0] & ~0x1fc0) | (tie_t << 6); 34740} 34741 34742static unsigned 34743Field_imm7_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 34744{ 34745 unsigned tie_t = 0; 34746 tie_t = (tie_t << 7) | ((insn[0] << 19) >> 25); 34747 return tie_t; 34748} 34749 34750static void 34751Field_imm7_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 34752{ 34753 uint32 tie_t; 34754 tie_t = (val << 25) >> 25; 34755 insn[0] = (insn[0] & ~0x1fc0) | (tie_t << 6); 34756} 34757 34758static unsigned 34759Field_imm7_Slot_smod_slot0_get (const xtensa_insnbuf insn) 34760{ 34761 unsigned tie_t = 0; 34762 tie_t = (tie_t << 7) | ((insn[0] << 19) >> 25); 34763 return tie_t; 34764} 34765 34766static void 34767Field_imm7_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 34768{ 34769 uint32 tie_t; 34770 tie_t = (val << 25) >> 25; 34771 insn[0] = (insn[0] & ~0x1fc0) | (tie_t << 6); 34772} 34773 34774static unsigned 34775Field_imm7_Slot_llr_slot0_get (const xtensa_insnbuf insn) 34776{ 34777 unsigned tie_t = 0; 34778 tie_t = (tie_t << 7) | ((insn[0] << 19) >> 25); 34779 return tie_t; 34780} 34781 34782static void 34783Field_imm7_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 34784{ 34785 uint32 tie_t; 34786 tie_t = (val << 25) >> 25; 34787 insn[0] = (insn[0] & ~0x1fc0) | (tie_t << 6); 34788} 34789 34790static unsigned 34791Field_imm7_Slot_dual_slot2_get (const xtensa_insnbuf insn) 34792{ 34793 unsigned tie_t = 0; 34794 tie_t = (tie_t << 7) | ((insn[0] << 19) >> 25); 34795 return tie_t; 34796} 34797 34798static void 34799Field_imm7_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 34800{ 34801 uint32 tie_t; 34802 tie_t = (val << 25) >> 25; 34803 insn[0] = (insn[0] & ~0x1fc0) | (tie_t << 6); 34804} 34805 34806static unsigned 34807Field_imm7_Slot_dual_slot0_get (const xtensa_insnbuf insn) 34808{ 34809 unsigned tie_t = 0; 34810 tie_t = (tie_t << 7) | ((insn[0] << 19) >> 25); 34811 return tie_t; 34812} 34813 34814static void 34815Field_imm7_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 34816{ 34817 uint32 tie_t; 34818 tie_t = (val << 25) >> 25; 34819 insn[0] = (insn[0] & ~0x1fc0) | (tie_t << 6); 34820} 34821 34822static unsigned 34823Field_t2_Slot_inst_get (const xtensa_insnbuf insn) 34824{ 34825 unsigned tie_t = 0; 34826 tie_t = (tie_t << 3) | ((insn[0] << 24) >> 29); 34827 return tie_t; 34828} 34829 34830static void 34831Field_t2_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 34832{ 34833 uint32 tie_t; 34834 tie_t = (val << 29) >> 29; 34835 insn[0] = (insn[0] & ~0xe0) | (tie_t << 5); 34836} 34837 34838static unsigned 34839Field_t2_Slot_inst16a_get (const xtensa_insnbuf insn) 34840{ 34841 unsigned tie_t = 0; 34842 tie_t = (tie_t << 3) | ((insn[0] << 24) >> 29); 34843 return tie_t; 34844} 34845 34846static void 34847Field_t2_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 34848{ 34849 uint32 tie_t; 34850 tie_t = (val << 29) >> 29; 34851 insn[0] = (insn[0] & ~0xe0) | (tie_t << 5); 34852} 34853 34854static unsigned 34855Field_t2_Slot_inst16b_get (const xtensa_insnbuf insn) 34856{ 34857 unsigned tie_t = 0; 34858 tie_t = (tie_t << 3) | ((insn[0] << 24) >> 29); 34859 return tie_t; 34860} 34861 34862static void 34863Field_t2_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 34864{ 34865 uint32 tie_t; 34866 tie_t = (val << 29) >> 29; 34867 insn[0] = (insn[0] & ~0xe0) | (tie_t << 5); 34868} 34869 34870static unsigned 34871Field_s2_Slot_inst_get (const xtensa_insnbuf insn) 34872{ 34873 unsigned tie_t = 0; 34874 tie_t = (tie_t << 3) | ((insn[0] << 20) >> 29); 34875 return tie_t; 34876} 34877 34878static void 34879Field_s2_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 34880{ 34881 uint32 tie_t; 34882 tie_t = (val << 29) >> 29; 34883 insn[0] = (insn[0] & ~0xe00) | (tie_t << 9); 34884} 34885 34886static unsigned 34887Field_s2_Slot_inst16a_get (const xtensa_insnbuf insn) 34888{ 34889 unsigned tie_t = 0; 34890 tie_t = (tie_t << 3) | ((insn[0] << 20) >> 29); 34891 return tie_t; 34892} 34893 34894static void 34895Field_s2_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 34896{ 34897 uint32 tie_t; 34898 tie_t = (val << 29) >> 29; 34899 insn[0] = (insn[0] & ~0xe00) | (tie_t << 9); 34900} 34901 34902static unsigned 34903Field_s2_Slot_inst16b_get (const xtensa_insnbuf insn) 34904{ 34905 unsigned tie_t = 0; 34906 tie_t = (tie_t << 3) | ((insn[0] << 20) >> 29); 34907 return tie_t; 34908} 34909 34910static void 34911Field_s2_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 34912{ 34913 uint32 tie_t; 34914 tie_t = (val << 29) >> 29; 34915 insn[0] = (insn[0] & ~0xe00) | (tie_t << 9); 34916} 34917 34918static unsigned 34919Field_r2_Slot_inst16a_get (const xtensa_insnbuf insn) 34920{ 34921 unsigned tie_t = 0; 34922 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 34923 return tie_t; 34924} 34925 34926static void 34927Field_r2_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 34928{ 34929 uint32 tie_t; 34930 tie_t = (val << 29) >> 29; 34931 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 34932} 34933 34934static unsigned 34935Field_r2_Slot_inst16b_get (const xtensa_insnbuf insn) 34936{ 34937 unsigned tie_t = 0; 34938 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 34939 return tie_t; 34940} 34941 34942static void 34943Field_r2_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 34944{ 34945 uint32 tie_t; 34946 tie_t = (val << 29) >> 29; 34947 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 34948} 34949 34950static unsigned 34951Field_t4_Slot_inst_get (const xtensa_insnbuf insn) 34952{ 34953 unsigned tie_t = 0; 34954 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 34955 return tie_t; 34956} 34957 34958static void 34959Field_t4_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 34960{ 34961 uint32 tie_t; 34962 tie_t = (val << 30) >> 30; 34963 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 34964} 34965 34966static unsigned 34967Field_t4_Slot_inst16a_get (const xtensa_insnbuf insn) 34968{ 34969 unsigned tie_t = 0; 34970 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 34971 return tie_t; 34972} 34973 34974static void 34975Field_t4_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 34976{ 34977 uint32 tie_t; 34978 tie_t = (val << 30) >> 30; 34979 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 34980} 34981 34982static unsigned 34983Field_t4_Slot_inst16b_get (const xtensa_insnbuf insn) 34984{ 34985 unsigned tie_t = 0; 34986 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 34987 return tie_t; 34988} 34989 34990static void 34991Field_t4_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 34992{ 34993 uint32 tie_t; 34994 tie_t = (val << 30) >> 30; 34995 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 34996} 34997 34998static unsigned 34999Field_s4_Slot_inst_get (const xtensa_insnbuf insn) 35000{ 35001 unsigned tie_t = 0; 35002 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 35003 return tie_t; 35004} 35005 35006static void 35007Field_s4_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 35008{ 35009 uint32 tie_t; 35010 tie_t = (val << 30) >> 30; 35011 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 35012} 35013 35014static unsigned 35015Field_s4_Slot_inst16a_get (const xtensa_insnbuf insn) 35016{ 35017 unsigned tie_t = 0; 35018 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 35019 return tie_t; 35020} 35021 35022static void 35023Field_s4_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 35024{ 35025 uint32 tie_t; 35026 tie_t = (val << 30) >> 30; 35027 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 35028} 35029 35030static unsigned 35031Field_s4_Slot_inst16b_get (const xtensa_insnbuf insn) 35032{ 35033 unsigned tie_t = 0; 35034 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 35035 return tie_t; 35036} 35037 35038static void 35039Field_s4_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 35040{ 35041 uint32 tie_t; 35042 tie_t = (val << 30) >> 30; 35043 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 35044} 35045 35046static unsigned 35047Field_s4_Slot_gp_slot0_get (const xtensa_insnbuf insn) 35048{ 35049 unsigned tie_t = 0; 35050 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 35051 return tie_t; 35052} 35053 35054static void 35055Field_s4_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 35056{ 35057 uint32 tie_t; 35058 tie_t = (val << 30) >> 30; 35059 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 35060} 35061 35062static unsigned 35063Field_s4_Slot_pq_slot0_get (const xtensa_insnbuf insn) 35064{ 35065 unsigned tie_t = 0; 35066 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 35067 return tie_t; 35068} 35069 35070static void 35071Field_s4_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 35072{ 35073 uint32 tie_t; 35074 tie_t = (val << 30) >> 30; 35075 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 35076} 35077 35078static unsigned 35079Field_s4_Slot_smod_slot0_get (const xtensa_insnbuf insn) 35080{ 35081 unsigned tie_t = 0; 35082 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 35083 return tie_t; 35084} 35085 35086static void 35087Field_s4_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 35088{ 35089 uint32 tie_t; 35090 tie_t = (val << 30) >> 30; 35091 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 35092} 35093 35094static unsigned 35095Field_s4_Slot_dual_slot0_get (const xtensa_insnbuf insn) 35096{ 35097 unsigned tie_t = 0; 35098 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 35099 return tie_t; 35100} 35101 35102static void 35103Field_s4_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 35104{ 35105 uint32 tie_t; 35106 tie_t = (val << 30) >> 30; 35107 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 35108} 35109 35110static unsigned 35111Field_r4_Slot_inst_get (const xtensa_insnbuf insn) 35112{ 35113 unsigned tie_t = 0; 35114 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 35115 return tie_t; 35116} 35117 35118static void 35119Field_r4_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 35120{ 35121 uint32 tie_t; 35122 tie_t = (val << 30) >> 30; 35123 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 35124} 35125 35126static unsigned 35127Field_r4_Slot_inst16a_get (const xtensa_insnbuf insn) 35128{ 35129 unsigned tie_t = 0; 35130 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 35131 return tie_t; 35132} 35133 35134static void 35135Field_r4_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 35136{ 35137 uint32 tie_t; 35138 tie_t = (val << 30) >> 30; 35139 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 35140} 35141 35142static unsigned 35143Field_r4_Slot_inst16b_get (const xtensa_insnbuf insn) 35144{ 35145 unsigned tie_t = 0; 35146 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 35147 return tie_t; 35148} 35149 35150static void 35151Field_r4_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 35152{ 35153 uint32 tie_t; 35154 tie_t = (val << 30) >> 30; 35155 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 35156} 35157 35158static unsigned 35159Field_t8_Slot_inst_get (const xtensa_insnbuf insn) 35160{ 35161 unsigned tie_t = 0; 35162 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 35163 return tie_t; 35164} 35165 35166static void 35167Field_t8_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 35168{ 35169 uint32 tie_t; 35170 tie_t = (val << 31) >> 31; 35171 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 35172} 35173 35174static unsigned 35175Field_t8_Slot_inst16a_get (const xtensa_insnbuf insn) 35176{ 35177 unsigned tie_t = 0; 35178 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 35179 return tie_t; 35180} 35181 35182static void 35183Field_t8_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 35184{ 35185 uint32 tie_t; 35186 tie_t = (val << 31) >> 31; 35187 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 35188} 35189 35190static unsigned 35191Field_t8_Slot_inst16b_get (const xtensa_insnbuf insn) 35192{ 35193 unsigned tie_t = 0; 35194 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 35195 return tie_t; 35196} 35197 35198static void 35199Field_t8_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 35200{ 35201 uint32 tie_t; 35202 tie_t = (val << 31) >> 31; 35203 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 35204} 35205 35206static unsigned 35207Field_s8_Slot_inst_get (const xtensa_insnbuf insn) 35208{ 35209 unsigned tie_t = 0; 35210 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 35211 return tie_t; 35212} 35213 35214static void 35215Field_s8_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 35216{ 35217 uint32 tie_t; 35218 tie_t = (val << 31) >> 31; 35219 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 35220} 35221 35222static unsigned 35223Field_s8_Slot_inst16a_get (const xtensa_insnbuf insn) 35224{ 35225 unsigned tie_t = 0; 35226 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 35227 return tie_t; 35228} 35229 35230static void 35231Field_s8_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 35232{ 35233 uint32 tie_t; 35234 tie_t = (val << 31) >> 31; 35235 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 35236} 35237 35238static unsigned 35239Field_s8_Slot_inst16b_get (const xtensa_insnbuf insn) 35240{ 35241 unsigned tie_t = 0; 35242 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 35243 return tie_t; 35244} 35245 35246static void 35247Field_s8_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 35248{ 35249 uint32 tie_t; 35250 tie_t = (val << 31) >> 31; 35251 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 35252} 35253 35254static unsigned 35255Field_s8_Slot_dual_slot2_get (const xtensa_insnbuf insn) 35256{ 35257 unsigned tie_t = 0; 35258 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 35259 return tie_t; 35260} 35261 35262static void 35263Field_s8_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 35264{ 35265 uint32 tie_t; 35266 tie_t = (val << 31) >> 31; 35267 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 35268} 35269 35270static unsigned 35271Field_r8_Slot_inst_get (const xtensa_insnbuf insn) 35272{ 35273 unsigned tie_t = 0; 35274 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 35275 return tie_t; 35276} 35277 35278static void 35279Field_r8_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 35280{ 35281 uint32 tie_t; 35282 tie_t = (val << 31) >> 31; 35283 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 35284} 35285 35286static unsigned 35287Field_r8_Slot_inst16a_get (const xtensa_insnbuf insn) 35288{ 35289 unsigned tie_t = 0; 35290 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 35291 return tie_t; 35292} 35293 35294static void 35295Field_r8_Slot_inst16a_set (xtensa_insnbuf insn, uint32 val) 35296{ 35297 uint32 tie_t; 35298 tie_t = (val << 31) >> 31; 35299 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 35300} 35301 35302static unsigned 35303Field_r8_Slot_inst16b_get (const xtensa_insnbuf insn) 35304{ 35305 unsigned tie_t = 0; 35306 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 35307 return tie_t; 35308} 35309 35310static void 35311Field_r8_Slot_inst16b_set (xtensa_insnbuf insn, uint32 val) 35312{ 35313 uint32 tie_t; 35314 tie_t = (val << 31) >> 31; 35315 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 35316} 35317 35318static unsigned 35319Field_xt_wbr15_imm_Slot_inst_get (const xtensa_insnbuf insn) 35320{ 35321 unsigned tie_t = 0; 35322 tie_t = (tie_t << 15) | ((insn[0] << 8) >> 17); 35323 return tie_t; 35324} 35325 35326static void 35327Field_xt_wbr15_imm_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 35328{ 35329 uint32 tie_t; 35330 tie_t = (val << 17) >> 17; 35331 insn[0] = (insn[0] & ~0xfffe00) | (tie_t << 9); 35332} 35333 35334static unsigned 35335Field_xt_wbr18_imm_Slot_inst_get (const xtensa_insnbuf insn) 35336{ 35337 unsigned tie_t = 0; 35338 tie_t = (tie_t << 18) | ((insn[0] << 8) >> 14); 35339 return tie_t; 35340} 35341 35342static void 35343Field_xt_wbr18_imm_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 35344{ 35345 uint32 tie_t; 35346 tie_t = (val << 14) >> 14; 35347 insn[0] = (insn[0] & ~0xffffc0) | (tie_t << 6); 35348} 35349 35350static unsigned 35351Field_fimm8_Slot_inst_get (const xtensa_insnbuf insn) 35352{ 35353 unsigned tie_t = 0; 35354 tie_t = (tie_t << 8) | ((insn[0] << 8) >> 24); 35355 return tie_t; 35356} 35357 35358static void 35359Field_fimm8_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 35360{ 35361 uint32 tie_t; 35362 tie_t = (val << 24) >> 24; 35363 insn[0] = (insn[0] & ~0xff0000) | (tie_t << 16); 35364} 35365 35366static unsigned 35367Field_fimm8_Slot_dual_slot0_get (const xtensa_insnbuf insn) 35368{ 35369 unsigned tie_t = 0; 35370 tie_t = (tie_t << 8) | ((insn[0] << 14) >> 24); 35371 return tie_t; 35372} 35373 35374static void 35375Field_fimm8_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 35376{ 35377 uint32 tie_t; 35378 tie_t = (val << 24) >> 24; 35379 insn[0] = (insn[0] & ~0x3fc00) | (tie_t << 10); 35380} 35381 35382static unsigned 35383Field_dsp340050b49a6c_fld2029_Slot_inst_get (const xtensa_insnbuf insn) 35384{ 35385 unsigned tie_t = 0; 35386 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 35387 return tie_t; 35388} 35389 35390static void 35391Field_dsp340050b49a6c_fld2029_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 35392{ 35393 uint32 tie_t; 35394 tie_t = (val << 28) >> 28; 35395 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 35396} 35397 35398static unsigned 35399Field_dsp340050b49a6c_fld2029_Slot_gp_slot2_get (const xtensa_insnbuf insn) 35400{ 35401 unsigned tie_t = 0; 35402 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 35403 return tie_t; 35404} 35405 35406static void 35407Field_dsp340050b49a6c_fld2029_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 35408{ 35409 uint32 tie_t; 35410 tie_t = (val << 28) >> 28; 35411 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 35412} 35413 35414static unsigned 35415Field_dsp340050b49a6c_fld2029_Slot_gp_slot0_get (const xtensa_insnbuf insn) 35416{ 35417 unsigned tie_t = 0; 35418 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 35419 return tie_t; 35420} 35421 35422static void 35423Field_dsp340050b49a6c_fld2029_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 35424{ 35425 uint32 tie_t; 35426 tie_t = (val << 28) >> 28; 35427 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 35428} 35429 35430static unsigned 35431Field_dsp340050b49a6c_fld2029_Slot_dot_slot0_get (const xtensa_insnbuf insn) 35432{ 35433 unsigned tie_t = 0; 35434 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 35435 return tie_t; 35436} 35437 35438static void 35439Field_dsp340050b49a6c_fld2029_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 35440{ 35441 uint32 tie_t; 35442 tie_t = (val << 28) >> 28; 35443 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 35444} 35445 35446static unsigned 35447Field_dsp340050b49a6c_fld2029_Slot_pq_slot2_get (const xtensa_insnbuf insn) 35448{ 35449 unsigned tie_t = 0; 35450 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 35451 return tie_t; 35452} 35453 35454static void 35455Field_dsp340050b49a6c_fld2029_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 35456{ 35457 uint32 tie_t; 35458 tie_t = (val << 28) >> 28; 35459 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 35460} 35461 35462static unsigned 35463Field_dsp340050b49a6c_fld2029_Slot_pq_slot0_get (const xtensa_insnbuf insn) 35464{ 35465 unsigned tie_t = 0; 35466 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 35467 return tie_t; 35468} 35469 35470static void 35471Field_dsp340050b49a6c_fld2029_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 35472{ 35473 uint32 tie_t; 35474 tie_t = (val << 28) >> 28; 35475 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 35476} 35477 35478static unsigned 35479Field_dsp340050b49a6c_fld2029_Slot_smod_slot0_get (const xtensa_insnbuf insn) 35480{ 35481 unsigned tie_t = 0; 35482 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 35483 return tie_t; 35484} 35485 35486static void 35487Field_dsp340050b49a6c_fld2029_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 35488{ 35489 uint32 tie_t; 35490 tie_t = (val << 28) >> 28; 35491 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 35492} 35493 35494static unsigned 35495Field_dsp340050b49a6c_fld2029_Slot_llr_slot0_get (const xtensa_insnbuf insn) 35496{ 35497 unsigned tie_t = 0; 35498 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 35499 return tie_t; 35500} 35501 35502static void 35503Field_dsp340050b49a6c_fld2029_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 35504{ 35505 uint32 tie_t; 35506 tie_t = (val << 28) >> 28; 35507 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 35508} 35509 35510static unsigned 35511Field_dsp340050b49a6c_fld2029_Slot_dual_slot2_get (const xtensa_insnbuf insn) 35512{ 35513 unsigned tie_t = 0; 35514 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 35515 return tie_t; 35516} 35517 35518static void 35519Field_dsp340050b49a6c_fld2029_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 35520{ 35521 uint32 tie_t; 35522 tie_t = (val << 28) >> 28; 35523 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 35524} 35525 35526static unsigned 35527Field_dsp340050b49a6c_fld2029_Slot_dual_slot0_get (const xtensa_insnbuf insn) 35528{ 35529 unsigned tie_t = 0; 35530 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 35531 return tie_t; 35532} 35533 35534static void 35535Field_dsp340050b49a6c_fld2029_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 35536{ 35537 uint32 tie_t; 35538 tie_t = (val << 28) >> 28; 35539 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 35540} 35541 35542static unsigned 35543Field_dsp340050b49a6c_fld2030_Slot_inst_get (const xtensa_insnbuf insn) 35544{ 35545 unsigned tie_t = 0; 35546 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 35547 return tie_t; 35548} 35549 35550static void 35551Field_dsp340050b49a6c_fld2030_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 35552{ 35553 uint32 tie_t; 35554 tie_t = (val << 28) >> 28; 35555 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 35556} 35557 35558static unsigned 35559Field_dsp340050b49a6c_fld2030_Slot_gp_slot2_get (const xtensa_insnbuf insn) 35560{ 35561 unsigned tie_t = 0; 35562 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 35563 return tie_t; 35564} 35565 35566static void 35567Field_dsp340050b49a6c_fld2030_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 35568{ 35569 uint32 tie_t; 35570 tie_t = (val << 28) >> 28; 35571 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 35572} 35573 35574static unsigned 35575Field_dsp340050b49a6c_fld2030_Slot_gp_slot0_get (const xtensa_insnbuf insn) 35576{ 35577 unsigned tie_t = 0; 35578 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 35579 return tie_t; 35580} 35581 35582static void 35583Field_dsp340050b49a6c_fld2030_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 35584{ 35585 uint32 tie_t; 35586 tie_t = (val << 28) >> 28; 35587 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 35588} 35589 35590static unsigned 35591Field_dsp340050b49a6c_fld2030_Slot_dot_slot2_get (const xtensa_insnbuf insn) 35592{ 35593 unsigned tie_t = 0; 35594 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 35595 return tie_t; 35596} 35597 35598static void 35599Field_dsp340050b49a6c_fld2030_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 35600{ 35601 uint32 tie_t; 35602 tie_t = (val << 28) >> 28; 35603 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 35604} 35605 35606static unsigned 35607Field_dsp340050b49a6c_fld2030_Slot_pq_slot2_get (const xtensa_insnbuf insn) 35608{ 35609 unsigned tie_t = 0; 35610 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 35611 return tie_t; 35612} 35613 35614static void 35615Field_dsp340050b49a6c_fld2030_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 35616{ 35617 uint32 tie_t; 35618 tie_t = (val << 28) >> 28; 35619 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 35620} 35621 35622static unsigned 35623Field_dsp340050b49a6c_fld2030_Slot_pq_slot0_get (const xtensa_insnbuf insn) 35624{ 35625 unsigned tie_t = 0; 35626 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 35627 return tie_t; 35628} 35629 35630static void 35631Field_dsp340050b49a6c_fld2030_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 35632{ 35633 uint32 tie_t; 35634 tie_t = (val << 28) >> 28; 35635 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 35636} 35637 35638static unsigned 35639Field_dsp340050b49a6c_fld2030_Slot_smod_slot2_get (const xtensa_insnbuf insn) 35640{ 35641 unsigned tie_t = 0; 35642 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 35643 return tie_t; 35644} 35645 35646static void 35647Field_dsp340050b49a6c_fld2030_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 35648{ 35649 uint32 tie_t; 35650 tie_t = (val << 28) >> 28; 35651 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 35652} 35653 35654static unsigned 35655Field_dsp340050b49a6c_fld2030_Slot_llr_slot2_get (const xtensa_insnbuf insn) 35656{ 35657 unsigned tie_t = 0; 35658 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 35659 return tie_t; 35660} 35661 35662static void 35663Field_dsp340050b49a6c_fld2030_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 35664{ 35665 uint32 tie_t; 35666 tie_t = (val << 28) >> 28; 35667 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 35668} 35669 35670static unsigned 35671Field_dsp340050b49a6c_fld2030_Slot_dual_slot2_get (const xtensa_insnbuf insn) 35672{ 35673 unsigned tie_t = 0; 35674 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 35675 return tie_t; 35676} 35677 35678static void 35679Field_dsp340050b49a6c_fld2030_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 35680{ 35681 uint32 tie_t; 35682 tie_t = (val << 28) >> 28; 35683 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 35684} 35685 35686static unsigned 35687Field_dsp340050b49a6c_fld2030_Slot_dual_slot0_get (const xtensa_insnbuf insn) 35688{ 35689 unsigned tie_t = 0; 35690 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 35691 return tie_t; 35692} 35693 35694static void 35695Field_dsp340050b49a6c_fld2030_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 35696{ 35697 uint32 tie_t; 35698 tie_t = (val << 28) >> 28; 35699 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 35700} 35701 35702static unsigned 35703Field_dsp340050b49a6c_fld2032_Slot_inst_get (const xtensa_insnbuf insn) 35704{ 35705 unsigned tie_t = 0; 35706 tie_t = (tie_t << 2) | ((insn[0] << 22) >> 30); 35707 return tie_t; 35708} 35709 35710static void 35711Field_dsp340050b49a6c_fld2032_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 35712{ 35713 uint32 tie_t; 35714 tie_t = (val << 30) >> 30; 35715 insn[0] = (insn[0] & ~0x300) | (tie_t << 8); 35716} 35717 35718static unsigned 35719Field_dsp340050b49a6c_fld2032_Slot_gp_slot0_get (const xtensa_insnbuf insn) 35720{ 35721 unsigned tie_t = 0; 35722 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 35723 return tie_t; 35724} 35725 35726static void 35727Field_dsp340050b49a6c_fld2032_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 35728{ 35729 uint32 tie_t; 35730 tie_t = (val << 30) >> 30; 35731 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 35732} 35733 35734static unsigned 35735Field_dsp340050b49a6c_fld2032_Slot_dot_slot0_get (const xtensa_insnbuf insn) 35736{ 35737 unsigned tie_t = 0; 35738 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 35739 return tie_t; 35740} 35741 35742static void 35743Field_dsp340050b49a6c_fld2032_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 35744{ 35745 uint32 tie_t; 35746 tie_t = (val << 30) >> 30; 35747 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 35748} 35749 35750static unsigned 35751Field_dsp340050b49a6c_fld2032_Slot_pq_slot2_get (const xtensa_insnbuf insn) 35752{ 35753 unsigned tie_t = 0; 35754 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 35755 return tie_t; 35756} 35757 35758static void 35759Field_dsp340050b49a6c_fld2032_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 35760{ 35761 uint32 tie_t; 35762 tie_t = (val << 30) >> 30; 35763 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 35764} 35765 35766static unsigned 35767Field_dsp340050b49a6c_fld2032_Slot_pq_slot0_get (const xtensa_insnbuf insn) 35768{ 35769 unsigned tie_t = 0; 35770 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 35771 return tie_t; 35772} 35773 35774static void 35775Field_dsp340050b49a6c_fld2032_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 35776{ 35777 uint32 tie_t; 35778 tie_t = (val << 30) >> 30; 35779 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 35780} 35781 35782static unsigned 35783Field_dsp340050b49a6c_fld2032_Slot_smod_slot0_get (const xtensa_insnbuf insn) 35784{ 35785 unsigned tie_t = 0; 35786 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 35787 return tie_t; 35788} 35789 35790static void 35791Field_dsp340050b49a6c_fld2032_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 35792{ 35793 uint32 tie_t; 35794 tie_t = (val << 30) >> 30; 35795 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 35796} 35797 35798static unsigned 35799Field_dsp340050b49a6c_fld2032_Slot_llr_slot2_get (const xtensa_insnbuf insn) 35800{ 35801 unsigned tie_t = 0; 35802 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 35803 return tie_t; 35804} 35805 35806static void 35807Field_dsp340050b49a6c_fld2032_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 35808{ 35809 uint32 tie_t; 35810 tie_t = (val << 30) >> 30; 35811 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 35812} 35813 35814static unsigned 35815Field_dsp340050b49a6c_fld2032_Slot_llr_slot0_get (const xtensa_insnbuf insn) 35816{ 35817 unsigned tie_t = 0; 35818 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 35819 return tie_t; 35820} 35821 35822static void 35823Field_dsp340050b49a6c_fld2032_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 35824{ 35825 uint32 tie_t; 35826 tie_t = (val << 30) >> 30; 35827 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 35828} 35829 35830static unsigned 35831Field_dsp340050b49a6c_fld2032_Slot_dual_slot2_get (const xtensa_insnbuf insn) 35832{ 35833 unsigned tie_t = 0; 35834 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 35835 return tie_t; 35836} 35837 35838static void 35839Field_dsp340050b49a6c_fld2032_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 35840{ 35841 uint32 tie_t; 35842 tie_t = (val << 30) >> 30; 35843 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 35844} 35845 35846static unsigned 35847Field_dsp340050b49a6c_fld2032_Slot_dual_slot0_get (const xtensa_insnbuf insn) 35848{ 35849 unsigned tie_t = 0; 35850 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 35851 return tie_t; 35852} 35853 35854static void 35855Field_dsp340050b49a6c_fld2032_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 35856{ 35857 uint32 tie_t; 35858 tie_t = (val << 30) >> 30; 35859 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 35860} 35861 35862static unsigned 35863Field_dsp340050b49a6c_fld2035_Slot_gp_slot0_get (const xtensa_insnbuf insn) 35864{ 35865 unsigned tie_t = 0; 35866 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 35867 return tie_t; 35868} 35869 35870static void 35871Field_dsp340050b49a6c_fld2035_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 35872{ 35873 uint32 tie_t; 35874 tie_t = (val << 30) >> 30; 35875 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 35876} 35877 35878static unsigned 35879Field_dsp340050b49a6c_fld2035_Slot_dot_slot0_get (const xtensa_insnbuf insn) 35880{ 35881 unsigned tie_t = 0; 35882 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 35883 return tie_t; 35884} 35885 35886static void 35887Field_dsp340050b49a6c_fld2035_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 35888{ 35889 uint32 tie_t; 35890 tie_t = (val << 30) >> 30; 35891 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 35892} 35893 35894static unsigned 35895Field_dsp340050b49a6c_fld2035_Slot_pq_slot0_get (const xtensa_insnbuf insn) 35896{ 35897 unsigned tie_t = 0; 35898 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 35899 return tie_t; 35900} 35901 35902static void 35903Field_dsp340050b49a6c_fld2035_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 35904{ 35905 uint32 tie_t; 35906 tie_t = (val << 30) >> 30; 35907 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 35908} 35909 35910static unsigned 35911Field_dsp340050b49a6c_fld2035_Slot_dual_slot0_get (const xtensa_insnbuf insn) 35912{ 35913 unsigned tie_t = 0; 35914 tie_t = (tie_t << 2) | ((insn[0] << 27) >> 30); 35915 return tie_t; 35916} 35917 35918static void 35919Field_dsp340050b49a6c_fld2035_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 35920{ 35921 uint32 tie_t; 35922 tie_t = (val << 30) >> 30; 35923 insn[0] = (insn[0] & ~0x18) | (tie_t << 3); 35924} 35925 35926static unsigned 35927Field_dsp340050b49a6c_fld2036_Slot_inst_get (const xtensa_insnbuf insn) 35928{ 35929 unsigned tie_t = 0; 35930 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 35931 return tie_t; 35932} 35933 35934static void 35935Field_dsp340050b49a6c_fld2036_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 35936{ 35937 uint32 tie_t; 35938 tie_t = (val << 31) >> 31; 35939 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 35940} 35941 35942static unsigned 35943Field_dsp340050b49a6c_fld2036_Slot_dot_slot0_get (const xtensa_insnbuf insn) 35944{ 35945 unsigned tie_t = 0; 35946 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 35947 return tie_t; 35948} 35949 35950static void 35951Field_dsp340050b49a6c_fld2036_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 35952{ 35953 uint32 tie_t; 35954 tie_t = (val << 31) >> 31; 35955 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 35956} 35957 35958static unsigned 35959Field_dsp340050b49a6c_fld2036_Slot_dual_slot0_get (const xtensa_insnbuf insn) 35960{ 35961 unsigned tie_t = 0; 35962 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 35963 return tie_t; 35964} 35965 35966static void 35967Field_dsp340050b49a6c_fld2036_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 35968{ 35969 uint32 tie_t; 35970 tie_t = (val << 31) >> 31; 35971 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 35972} 35973 35974static unsigned 35975Field_dsp340050b49a6c_fld2037_Slot_gp_slot0_get (const xtensa_insnbuf insn) 35976{ 35977 unsigned tie_t = 0; 35978 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 35979 return tie_t; 35980} 35981 35982static void 35983Field_dsp340050b49a6c_fld2037_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 35984{ 35985 uint32 tie_t; 35986 tie_t = (val << 29) >> 29; 35987 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 35988} 35989 35990static unsigned 35991Field_dsp340050b49a6c_fld2037_Slot_pq_slot0_get (const xtensa_insnbuf insn) 35992{ 35993 unsigned tie_t = 0; 35994 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 35995 return tie_t; 35996} 35997 35998static void 35999Field_dsp340050b49a6c_fld2037_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 36000{ 36001 uint32 tie_t; 36002 tie_t = (val << 29) >> 29; 36003 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 36004} 36005 36006static unsigned 36007Field_dsp340050b49a6c_fld2037_Slot_smod_slot0_get (const xtensa_insnbuf insn) 36008{ 36009 unsigned tie_t = 0; 36010 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 36011 return tie_t; 36012} 36013 36014static void 36015Field_dsp340050b49a6c_fld2037_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 36016{ 36017 uint32 tie_t; 36018 tie_t = (val << 29) >> 29; 36019 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 36020} 36021 36022static unsigned 36023Field_dsp340050b49a6c_fld2037_Slot_llr_slot0_get (const xtensa_insnbuf insn) 36024{ 36025 unsigned tie_t = 0; 36026 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 36027 return tie_t; 36028} 36029 36030static void 36031Field_dsp340050b49a6c_fld2037_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 36032{ 36033 uint32 tie_t; 36034 tie_t = (val << 29) >> 29; 36035 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 36036} 36037 36038static unsigned 36039Field_dsp340050b49a6c_fld2038_Slot_inst_get (const xtensa_insnbuf insn) 36040{ 36041 unsigned tie_t = 0; 36042 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 36043 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 36044 return tie_t; 36045} 36046 36047static void 36048Field_dsp340050b49a6c_fld2038_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 36049{ 36050 uint32 tie_t; 36051 tie_t = (val << 31) >> 31; 36052 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 36053 tie_t = (val << 28) >> 29; 36054 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 36055} 36056 36057static unsigned 36058Field_dsp340050b49a6c_fld2038_Slot_gp_slot0_get (const xtensa_insnbuf insn) 36059{ 36060 unsigned tie_t = 0; 36061 tie_t = (tie_t << 3) | ((insn[0] << 14) >> 29); 36062 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 36063 return tie_t; 36064} 36065 36066static void 36067Field_dsp340050b49a6c_fld2038_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 36068{ 36069 uint32 tie_t; 36070 tie_t = (val << 31) >> 31; 36071 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 36072 tie_t = (val << 28) >> 29; 36073 insn[0] = (insn[0] & ~0x38000) | (tie_t << 15); 36074} 36075 36076static unsigned 36077Field_dsp340050b49a6c_fld2038_Slot_dot_slot0_get (const xtensa_insnbuf insn) 36078{ 36079 unsigned tie_t = 0; 36080 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 36081 return tie_t; 36082} 36083 36084static void 36085Field_dsp340050b49a6c_fld2038_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 36086{ 36087 uint32 tie_t; 36088 tie_t = (val << 28) >> 28; 36089 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 36090} 36091 36092static unsigned 36093Field_dsp340050b49a6c_fld2038_Slot_pq_slot0_get (const xtensa_insnbuf insn) 36094{ 36095 unsigned tie_t = 0; 36096 tie_t = (tie_t << 3) | ((insn[0] << 14) >> 29); 36097 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 36098 return tie_t; 36099} 36100 36101static void 36102Field_dsp340050b49a6c_fld2038_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 36103{ 36104 uint32 tie_t; 36105 tie_t = (val << 31) >> 31; 36106 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 36107 tie_t = (val << 28) >> 29; 36108 insn[0] = (insn[0] & ~0x38000) | (tie_t << 15); 36109} 36110 36111static unsigned 36112Field_dsp340050b49a6c_fld2038_Slot_smod_slot0_get (const xtensa_insnbuf insn) 36113{ 36114 unsigned tie_t = 0; 36115 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 36116 return tie_t; 36117} 36118 36119static void 36120Field_dsp340050b49a6c_fld2038_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 36121{ 36122 uint32 tie_t; 36123 tie_t = (val << 28) >> 28; 36124 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 36125} 36126 36127static unsigned 36128Field_dsp340050b49a6c_fld2038_Slot_llr_slot0_get (const xtensa_insnbuf insn) 36129{ 36130 unsigned tie_t = 0; 36131 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 36132 return tie_t; 36133} 36134 36135static void 36136Field_dsp340050b49a6c_fld2038_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 36137{ 36138 uint32 tie_t; 36139 tie_t = (val << 28) >> 28; 36140 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 36141} 36142 36143static unsigned 36144Field_dsp340050b49a6c_fld2038_Slot_dual_slot0_get (const xtensa_insnbuf insn) 36145{ 36146 unsigned tie_t = 0; 36147 tie_t = (tie_t << 3) | ((insn[0] << 14) >> 29); 36148 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 36149 return tie_t; 36150} 36151 36152static void 36153Field_dsp340050b49a6c_fld2038_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 36154{ 36155 uint32 tie_t; 36156 tie_t = (val << 31) >> 31; 36157 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 36158 tie_t = (val << 28) >> 29; 36159 insn[0] = (insn[0] & ~0x38000) | (tie_t << 15); 36160} 36161 36162static unsigned 36163Field_dsp340050b49a6c_fld2039_Slot_inst_get (const xtensa_insnbuf insn) 36164{ 36165 unsigned tie_t = 0; 36166 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 36167 return tie_t; 36168} 36169 36170static void 36171Field_dsp340050b49a6c_fld2039_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 36172{ 36173 uint32 tie_t; 36174 tie_t = (val << 28) >> 28; 36175 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 36176} 36177 36178static unsigned 36179Field_dsp340050b49a6c_fld2039_Slot_gp_slot2_get (const xtensa_insnbuf insn) 36180{ 36181 unsigned tie_t = 0; 36182 tie_t = (tie_t << 4) | ((insn[0] << 25) >> 28); 36183 return tie_t; 36184} 36185 36186static void 36187Field_dsp340050b49a6c_fld2039_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 36188{ 36189 uint32 tie_t; 36190 tie_t = (val << 28) >> 28; 36191 insn[0] = (insn[0] & ~0x78) | (tie_t << 3); 36192} 36193 36194static unsigned 36195Field_dsp340050b49a6c_fld2039_Slot_dot_slot2_get (const xtensa_insnbuf insn) 36196{ 36197 unsigned tie_t = 0; 36198 tie_t = (tie_t << 4) | ((insn[0] << 25) >> 28); 36199 return tie_t; 36200} 36201 36202static void 36203Field_dsp340050b49a6c_fld2039_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 36204{ 36205 uint32 tie_t; 36206 tie_t = (val << 28) >> 28; 36207 insn[0] = (insn[0] & ~0x78) | (tie_t << 3); 36208} 36209 36210static unsigned 36211Field_dsp340050b49a6c_fld2039_Slot_smod_slot2_get (const xtensa_insnbuf insn) 36212{ 36213 unsigned tie_t = 0; 36214 tie_t = (tie_t << 4) | ((insn[0] << 25) >> 28); 36215 return tie_t; 36216} 36217 36218static void 36219Field_dsp340050b49a6c_fld2039_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 36220{ 36221 uint32 tie_t; 36222 tie_t = (val << 28) >> 28; 36223 insn[0] = (insn[0] & ~0x78) | (tie_t << 3); 36224} 36225 36226static unsigned 36227Field_dsp340050b49a6c_fld2039_Slot_dual_slot0_get (const xtensa_insnbuf insn) 36228{ 36229 unsigned tie_t = 0; 36230 tie_t = (tie_t << 4) | ((insn[0] << 25) >> 28); 36231 return tie_t; 36232} 36233 36234static void 36235Field_dsp340050b49a6c_fld2039_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 36236{ 36237 uint32 tie_t; 36238 tie_t = (val << 28) >> 28; 36239 insn[0] = (insn[0] & ~0x78) | (tie_t << 3); 36240} 36241 36242static unsigned 36243Field_dsp340050b49a6c_fld2040_Slot_inst_get (const xtensa_insnbuf insn) 36244{ 36245 unsigned tie_t = 0; 36246 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 36247 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 36248 return tie_t; 36249} 36250 36251static void 36252Field_dsp340050b49a6c_fld2040_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 36253{ 36254 uint32 tie_t; 36255 tie_t = (val << 28) >> 28; 36256 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 36257 tie_t = (val << 27) >> 31; 36258 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 36259} 36260 36261static unsigned 36262Field_dsp340050b49a6c_fld2040_Slot_gp_slot0_get (const xtensa_insnbuf insn) 36263{ 36264 unsigned tie_t = 0; 36265 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 36266 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36267 return tie_t; 36268} 36269 36270static void 36271Field_dsp340050b49a6c_fld2040_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 36272{ 36273 uint32 tie_t; 36274 tie_t = (val << 28) >> 28; 36275 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36276 tie_t = (val << 27) >> 31; 36277 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 36278} 36279 36280static unsigned 36281Field_dsp340050b49a6c_fld2040_Slot_pq_slot0_get (const xtensa_insnbuf insn) 36282{ 36283 unsigned tie_t = 0; 36284 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 36285 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36286 return tie_t; 36287} 36288 36289static void 36290Field_dsp340050b49a6c_fld2040_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 36291{ 36292 uint32 tie_t; 36293 tie_t = (val << 28) >> 28; 36294 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36295 tie_t = (val << 27) >> 31; 36296 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 36297} 36298 36299static unsigned 36300Field_dsp340050b49a6c_fld2040_Slot_smod_slot0_get (const xtensa_insnbuf insn) 36301{ 36302 unsigned tie_t = 0; 36303 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 36304 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36305 return tie_t; 36306} 36307 36308static void 36309Field_dsp340050b49a6c_fld2040_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 36310{ 36311 uint32 tie_t; 36312 tie_t = (val << 28) >> 28; 36313 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36314 tie_t = (val << 27) >> 31; 36315 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 36316} 36317 36318static unsigned 36319Field_dsp340050b49a6c_fld2040_Slot_dual_slot0_get (const xtensa_insnbuf insn) 36320{ 36321 unsigned tie_t = 0; 36322 tie_t = (tie_t << 1) | ((insn[0] << 19) >> 31); 36323 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36324 return tie_t; 36325} 36326 36327static void 36328Field_dsp340050b49a6c_fld2040_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 36329{ 36330 uint32 tie_t; 36331 tie_t = (val << 28) >> 28; 36332 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36333 tie_t = (val << 27) >> 31; 36334 insn[0] = (insn[0] & ~0x1000) | (tie_t << 12); 36335} 36336 36337static unsigned 36338Field_dsp340050b49a6c_fld2041_Slot_inst_get (const xtensa_insnbuf insn) 36339{ 36340 unsigned tie_t = 0; 36341 tie_t = (tie_t << 1) | ((insn[0] << 27) >> 31); 36342 return tie_t; 36343} 36344 36345static void 36346Field_dsp340050b49a6c_fld2041_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 36347{ 36348 uint32 tie_t; 36349 tie_t = (val << 31) >> 31; 36350 insn[0] = (insn[0] & ~0x10) | (tie_t << 4); 36351} 36352 36353static unsigned 36354Field_dsp340050b49a6c_fld2041_Slot_gp_slot2_get (const xtensa_insnbuf insn) 36355{ 36356 unsigned tie_t = 0; 36357 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 36358 return tie_t; 36359} 36360 36361static void 36362Field_dsp340050b49a6c_fld2041_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 36363{ 36364 uint32 tie_t; 36365 tie_t = (val << 31) >> 31; 36366 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 36367} 36368 36369static unsigned 36370Field_dsp340050b49a6c_fld2041_Slot_dot_slot2_get (const xtensa_insnbuf insn) 36371{ 36372 unsigned tie_t = 0; 36373 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 36374 return tie_t; 36375} 36376 36377static void 36378Field_dsp340050b49a6c_fld2041_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 36379{ 36380 uint32 tie_t; 36381 tie_t = (val << 31) >> 31; 36382 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 36383} 36384 36385static unsigned 36386Field_dsp340050b49a6c_fld2041_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 36387{ 36388 unsigned tie_t = 0; 36389 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 36390 return tie_t; 36391} 36392 36393static void 36394Field_dsp340050b49a6c_fld2041_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 36395{ 36396 uint32 tie_t; 36397 tie_t = (val << 31) >> 31; 36398 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 36399} 36400 36401static unsigned 36402Field_dsp340050b49a6c_fld2041_Slot_dual_slot0_get (const xtensa_insnbuf insn) 36403{ 36404 unsigned tie_t = 0; 36405 tie_t = (tie_t << 1) | ((insn[0] << 24) >> 31); 36406 return tie_t; 36407} 36408 36409static void 36410Field_dsp340050b49a6c_fld2041_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 36411{ 36412 uint32 tie_t; 36413 tie_t = (val << 31) >> 31; 36414 insn[0] = (insn[0] & ~0x80) | (tie_t << 7); 36415} 36416 36417static unsigned 36418Field_dsp340050b49a6c_fld2042_Slot_inst_get (const xtensa_insnbuf insn) 36419{ 36420 unsigned tie_t = 0; 36421 tie_t = (tie_t << 1) | ((insn[0] << 11) >> 31); 36422 tie_t = (tie_t << 1) | ((insn[0] << 16) >> 31); 36423 return tie_t; 36424} 36425 36426static void 36427Field_dsp340050b49a6c_fld2042_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 36428{ 36429 uint32 tie_t; 36430 tie_t = (val << 31) >> 31; 36431 insn[0] = (insn[0] & ~0x8000) | (tie_t << 15); 36432 tie_t = (val << 30) >> 31; 36433 insn[0] = (insn[0] & ~0x100000) | (tie_t << 20); 36434} 36435 36436static unsigned 36437Field_dsp340050b49a6c_fld2042_Slot_gp_slot0_get (const xtensa_insnbuf insn) 36438{ 36439 unsigned tie_t = 0; 36440 tie_t = (tie_t << 2) | ((insn[0] << 17) >> 30); 36441 return tie_t; 36442} 36443 36444static void 36445Field_dsp340050b49a6c_fld2042_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 36446{ 36447 uint32 tie_t; 36448 tie_t = (val << 30) >> 30; 36449 insn[0] = (insn[0] & ~0x6000) | (tie_t << 13); 36450} 36451 36452static unsigned 36453Field_dsp340050b49a6c_fld2042_Slot_pq_slot0_get (const xtensa_insnbuf insn) 36454{ 36455 unsigned tie_t = 0; 36456 tie_t = (tie_t << 2) | ((insn[0] << 17) >> 30); 36457 return tie_t; 36458} 36459 36460static void 36461Field_dsp340050b49a6c_fld2042_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 36462{ 36463 uint32 tie_t; 36464 tie_t = (val << 30) >> 30; 36465 insn[0] = (insn[0] & ~0x6000) | (tie_t << 13); 36466} 36467 36468static unsigned 36469Field_dsp340050b49a6c_fld2042_Slot_dual_slot0_get (const xtensa_insnbuf insn) 36470{ 36471 unsigned tie_t = 0; 36472 tie_t = (tie_t << 2) | ((insn[0] << 17) >> 30); 36473 return tie_t; 36474} 36475 36476static void 36477Field_dsp340050b49a6c_fld2042_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 36478{ 36479 uint32 tie_t; 36480 tie_t = (val << 30) >> 30; 36481 insn[0] = (insn[0] & ~0x6000) | (tie_t << 13); 36482} 36483 36484static unsigned 36485Field_dsp340050b49a6c_fld2043_Slot_inst_get (const xtensa_insnbuf insn) 36486{ 36487 unsigned tie_t = 0; 36488 tie_t = (tie_t << 1) | ((insn[0] << 11) >> 31); 36489 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 36490 return tie_t; 36491} 36492 36493static void 36494Field_dsp340050b49a6c_fld2043_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 36495{ 36496 uint32 tie_t; 36497 tie_t = (val << 28) >> 28; 36498 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 36499 tie_t = (val << 27) >> 31; 36500 insn[0] = (insn[0] & ~0x100000) | (tie_t << 20); 36501} 36502 36503static unsigned 36504Field_dsp340050b49a6c_fld2043_Slot_gp_slot0_get (const xtensa_insnbuf insn) 36505{ 36506 unsigned tie_t = 0; 36507 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 36508 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36509 return tie_t; 36510} 36511 36512static void 36513Field_dsp340050b49a6c_fld2043_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 36514{ 36515 uint32 tie_t; 36516 tie_t = (val << 28) >> 28; 36517 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36518 tie_t = (val << 27) >> 31; 36519 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 36520} 36521 36522static unsigned 36523Field_dsp340050b49a6c_fld2043_Slot_dot_slot0_get (const xtensa_insnbuf insn) 36524{ 36525 unsigned tie_t = 0; 36526 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 36527 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36528 return tie_t; 36529} 36530 36531static void 36532Field_dsp340050b49a6c_fld2043_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 36533{ 36534 uint32 tie_t; 36535 tie_t = (val << 28) >> 28; 36536 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36537 tie_t = (val << 27) >> 31; 36538 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 36539} 36540 36541static unsigned 36542Field_dsp340050b49a6c_fld2043_Slot_pq_slot0_get (const xtensa_insnbuf insn) 36543{ 36544 unsigned tie_t = 0; 36545 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 36546 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36547 return tie_t; 36548} 36549 36550static void 36551Field_dsp340050b49a6c_fld2043_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 36552{ 36553 uint32 tie_t; 36554 tie_t = (val << 28) >> 28; 36555 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36556 tie_t = (val << 27) >> 31; 36557 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 36558} 36559 36560static unsigned 36561Field_dsp340050b49a6c_fld2043_Slot_smod_slot0_get (const xtensa_insnbuf insn) 36562{ 36563 unsigned tie_t = 0; 36564 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 36565 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36566 return tie_t; 36567} 36568 36569static void 36570Field_dsp340050b49a6c_fld2043_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 36571{ 36572 uint32 tie_t; 36573 tie_t = (val << 28) >> 28; 36574 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36575 tie_t = (val << 27) >> 31; 36576 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 36577} 36578 36579static unsigned 36580Field_dsp340050b49a6c_fld2043_Slot_llr_slot0_get (const xtensa_insnbuf insn) 36581{ 36582 unsigned tie_t = 0; 36583 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 36584 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36585 return tie_t; 36586} 36587 36588static void 36589Field_dsp340050b49a6c_fld2043_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 36590{ 36591 uint32 tie_t; 36592 tie_t = (val << 28) >> 28; 36593 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36594 tie_t = (val << 27) >> 31; 36595 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 36596} 36597 36598static unsigned 36599Field_dsp340050b49a6c_fld2043_Slot_dual_slot0_get (const xtensa_insnbuf insn) 36600{ 36601 unsigned tie_t = 0; 36602 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 36603 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36604 return tie_t; 36605} 36606 36607static void 36608Field_dsp340050b49a6c_fld2043_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 36609{ 36610 uint32 tie_t; 36611 tie_t = (val << 28) >> 28; 36612 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36613 tie_t = (val << 27) >> 31; 36614 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 36615} 36616 36617static unsigned 36618Field_dsp340050b49a6c_fld2044_Slot_inst_get (const xtensa_insnbuf insn) 36619{ 36620 unsigned tie_t = 0; 36621 tie_t = (tie_t << 5) | ((insn[0] << 23) >> 27); 36622 return tie_t; 36623} 36624 36625static void 36626Field_dsp340050b49a6c_fld2044_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 36627{ 36628 uint32 tie_t; 36629 tie_t = (val << 27) >> 27; 36630 insn[0] = (insn[0] & ~0x1f0) | (tie_t << 4); 36631} 36632 36633static unsigned 36634Field_dsp340050b49a6c_fld2044_Slot_dot_slot2_get (const xtensa_insnbuf insn) 36635{ 36636 unsigned tie_t = 0; 36637 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 36638 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 36639 return tie_t; 36640} 36641 36642static void 36643Field_dsp340050b49a6c_fld2044_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 36644{ 36645 uint32 tie_t; 36646 tie_t = (val << 28) >> 28; 36647 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 36648 tie_t = (val << 27) >> 31; 36649 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 36650} 36651 36652static unsigned 36653Field_dsp340050b49a6c_fld2044_Slot_pq_slot2_get (const xtensa_insnbuf insn) 36654{ 36655 unsigned tie_t = 0; 36656 tie_t = (tie_t << 5) | ((insn[0] << 25) >> 27); 36657 return tie_t; 36658} 36659 36660static void 36661Field_dsp340050b49a6c_fld2044_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 36662{ 36663 uint32 tie_t; 36664 tie_t = (val << 27) >> 27; 36665 insn[0] = (insn[0] & ~0x7c) | (tie_t << 2); 36666} 36667 36668static unsigned 36669Field_dsp340050b49a6c_fld2044_Slot_smod_slot2_get (const xtensa_insnbuf insn) 36670{ 36671 unsigned tie_t = 0; 36672 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 36673 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 36674 return tie_t; 36675} 36676 36677static void 36678Field_dsp340050b49a6c_fld2044_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 36679{ 36680 uint32 tie_t; 36681 tie_t = (val << 28) >> 28; 36682 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 36683 tie_t = (val << 27) >> 31; 36684 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 36685} 36686 36687static unsigned 36688Field_dsp340050b49a6c_fld2044_Slot_llr_slot2_get (const xtensa_insnbuf insn) 36689{ 36690 unsigned tie_t = 0; 36691 tie_t = (tie_t << 1) | ((insn[0] << 21) >> 31); 36692 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 36693 return tie_t; 36694} 36695 36696static void 36697Field_dsp340050b49a6c_fld2044_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 36698{ 36699 uint32 tie_t; 36700 tie_t = (val << 28) >> 28; 36701 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 36702 tie_t = (val << 27) >> 31; 36703 insn[0] = (insn[0] & ~0x400) | (tie_t << 10); 36704} 36705 36706static unsigned 36707Field_dsp340050b49a6c_fld2045_Slot_inst_get (const xtensa_insnbuf insn) 36708{ 36709 unsigned tie_t = 0; 36710 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 36711 return tie_t; 36712} 36713 36714static void 36715Field_dsp340050b49a6c_fld2045_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 36716{ 36717 uint32 tie_t; 36718 tie_t = (val << 28) >> 28; 36719 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 36720} 36721 36722static unsigned 36723Field_dsp340050b49a6c_fld2045_Slot_gp_slot2_get (const xtensa_insnbuf insn) 36724{ 36725 unsigned tie_t = 0; 36726 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 36727 return tie_t; 36728} 36729 36730static void 36731Field_dsp340050b49a6c_fld2045_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 36732{ 36733 uint32 tie_t; 36734 tie_t = (val << 28) >> 28; 36735 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 36736} 36737 36738static unsigned 36739Field_dsp340050b49a6c_fld2045_Slot_gp_slot0_get (const xtensa_insnbuf insn) 36740{ 36741 unsigned tie_t = 0; 36742 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36743 return tie_t; 36744} 36745 36746static void 36747Field_dsp340050b49a6c_fld2045_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 36748{ 36749 uint32 tie_t; 36750 tie_t = (val << 28) >> 28; 36751 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36752} 36753 36754static unsigned 36755Field_dsp340050b49a6c_fld2045_Slot_dot_slot2_get (const xtensa_insnbuf insn) 36756{ 36757 unsigned tie_t = 0; 36758 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 36759 return tie_t; 36760} 36761 36762static void 36763Field_dsp340050b49a6c_fld2045_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 36764{ 36765 uint32 tie_t; 36766 tie_t = (val << 28) >> 28; 36767 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 36768} 36769 36770static unsigned 36771Field_dsp340050b49a6c_fld2045_Slot_dot_slot0_get (const xtensa_insnbuf insn) 36772{ 36773 unsigned tie_t = 0; 36774 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36775 return tie_t; 36776} 36777 36778static void 36779Field_dsp340050b49a6c_fld2045_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 36780{ 36781 uint32 tie_t; 36782 tie_t = (val << 28) >> 28; 36783 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36784} 36785 36786static unsigned 36787Field_dsp340050b49a6c_fld2045_Slot_pq_slot2_get (const xtensa_insnbuf insn) 36788{ 36789 unsigned tie_t = 0; 36790 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 36791 return tie_t; 36792} 36793 36794static void 36795Field_dsp340050b49a6c_fld2045_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 36796{ 36797 uint32 tie_t; 36798 tie_t = (val << 28) >> 28; 36799 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 36800} 36801 36802static unsigned 36803Field_dsp340050b49a6c_fld2045_Slot_pq_slot0_get (const xtensa_insnbuf insn) 36804{ 36805 unsigned tie_t = 0; 36806 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36807 return tie_t; 36808} 36809 36810static void 36811Field_dsp340050b49a6c_fld2045_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 36812{ 36813 uint32 tie_t; 36814 tie_t = (val << 28) >> 28; 36815 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36816} 36817 36818static unsigned 36819Field_dsp340050b49a6c_fld2045_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 36820{ 36821 unsigned tie_t = 0; 36822 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 36823 return tie_t; 36824} 36825 36826static void 36827Field_dsp340050b49a6c_fld2045_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 36828{ 36829 uint32 tie_t; 36830 tie_t = (val << 28) >> 28; 36831 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 36832} 36833 36834static unsigned 36835Field_dsp340050b49a6c_fld2045_Slot_smod_slot2_get (const xtensa_insnbuf insn) 36836{ 36837 unsigned tie_t = 0; 36838 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 36839 return tie_t; 36840} 36841 36842static void 36843Field_dsp340050b49a6c_fld2045_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 36844{ 36845 uint32 tie_t; 36846 tie_t = (val << 28) >> 28; 36847 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 36848} 36849 36850static unsigned 36851Field_dsp340050b49a6c_fld2045_Slot_smod_slot0_get (const xtensa_insnbuf insn) 36852{ 36853 unsigned tie_t = 0; 36854 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36855 return tie_t; 36856} 36857 36858static void 36859Field_dsp340050b49a6c_fld2045_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 36860{ 36861 uint32 tie_t; 36862 tie_t = (val << 28) >> 28; 36863 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36864} 36865 36866static unsigned 36867Field_dsp340050b49a6c_fld2045_Slot_llr_slot2_get (const xtensa_insnbuf insn) 36868{ 36869 unsigned tie_t = 0; 36870 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 36871 return tie_t; 36872} 36873 36874static void 36875Field_dsp340050b49a6c_fld2045_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 36876{ 36877 uint32 tie_t; 36878 tie_t = (val << 28) >> 28; 36879 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 36880} 36881 36882static unsigned 36883Field_dsp340050b49a6c_fld2045_Slot_llr_slot0_get (const xtensa_insnbuf insn) 36884{ 36885 unsigned tie_t = 0; 36886 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36887 return tie_t; 36888} 36889 36890static void 36891Field_dsp340050b49a6c_fld2045_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 36892{ 36893 uint32 tie_t; 36894 tie_t = (val << 28) >> 28; 36895 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36896} 36897 36898static unsigned 36899Field_dsp340050b49a6c_fld2045_Slot_dual_slot2_get (const xtensa_insnbuf insn) 36900{ 36901 unsigned tie_t = 0; 36902 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 36903 return tie_t; 36904} 36905 36906static void 36907Field_dsp340050b49a6c_fld2045_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 36908{ 36909 uint32 tie_t; 36910 tie_t = (val << 28) >> 28; 36911 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 36912} 36913 36914static unsigned 36915Field_dsp340050b49a6c_fld2045_Slot_dual_slot0_get (const xtensa_insnbuf insn) 36916{ 36917 unsigned tie_t = 0; 36918 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 36919 return tie_t; 36920} 36921 36922static void 36923Field_dsp340050b49a6c_fld2045_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 36924{ 36925 uint32 tie_t; 36926 tie_t = (val << 28) >> 28; 36927 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 36928} 36929 36930static unsigned 36931Field_dsp340050b49a6c_fld2046_Slot_inst_get (const xtensa_insnbuf insn) 36932{ 36933 unsigned tie_t = 0; 36934 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 36935 return tie_t; 36936} 36937 36938static void 36939Field_dsp340050b49a6c_fld2046_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 36940{ 36941 uint32 tie_t; 36942 tie_t = (val << 28) >> 28; 36943 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 36944} 36945 36946static unsigned 36947Field_dsp340050b49a6c_fld2046_Slot_gp_slot2_get (const xtensa_insnbuf insn) 36948{ 36949 unsigned tie_t = 0; 36950 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 36951 return tie_t; 36952} 36953 36954static void 36955Field_dsp340050b49a6c_fld2046_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 36956{ 36957 uint32 tie_t; 36958 tie_t = (val << 28) >> 28; 36959 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 36960} 36961 36962static unsigned 36963Field_dsp340050b49a6c_fld2046_Slot_gp_slot1_get (const xtensa_insnbuf insn) 36964{ 36965 unsigned tie_t = 0; 36966 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 36967 return tie_t; 36968} 36969 36970static void 36971Field_dsp340050b49a6c_fld2046_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 36972{ 36973 uint32 tie_t; 36974 tie_t = (val << 28) >> 28; 36975 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 36976} 36977 36978static unsigned 36979Field_dsp340050b49a6c_fld2046_Slot_gp_slot0_get (const xtensa_insnbuf insn) 36980{ 36981 unsigned tie_t = 0; 36982 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 36983 return tie_t; 36984} 36985 36986static void 36987Field_dsp340050b49a6c_fld2046_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 36988{ 36989 uint32 tie_t; 36990 tie_t = (val << 28) >> 28; 36991 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 36992} 36993 36994static unsigned 36995Field_dsp340050b49a6c_fld2046_Slot_dot_slot2_get (const xtensa_insnbuf insn) 36996{ 36997 unsigned tie_t = 0; 36998 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 36999 return tie_t; 37000} 37001 37002static void 37003Field_dsp340050b49a6c_fld2046_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 37004{ 37005 uint32 tie_t; 37006 tie_t = (val << 28) >> 28; 37007 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 37008} 37009 37010static unsigned 37011Field_dsp340050b49a6c_fld2046_Slot_dot_slot0_get (const xtensa_insnbuf insn) 37012{ 37013 unsigned tie_t = 0; 37014 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 37015 return tie_t; 37016} 37017 37018static void 37019Field_dsp340050b49a6c_fld2046_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 37020{ 37021 uint32 tie_t; 37022 tie_t = (val << 28) >> 28; 37023 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 37024} 37025 37026static unsigned 37027Field_dsp340050b49a6c_fld2046_Slot_pq_slot2_get (const xtensa_insnbuf insn) 37028{ 37029 unsigned tie_t = 0; 37030 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 37031 return tie_t; 37032} 37033 37034static void 37035Field_dsp340050b49a6c_fld2046_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 37036{ 37037 uint32 tie_t; 37038 tie_t = (val << 28) >> 28; 37039 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 37040} 37041 37042static unsigned 37043Field_dsp340050b49a6c_fld2046_Slot_pq_slot0_get (const xtensa_insnbuf insn) 37044{ 37045 unsigned tie_t = 0; 37046 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 37047 return tie_t; 37048} 37049 37050static void 37051Field_dsp340050b49a6c_fld2046_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 37052{ 37053 uint32 tie_t; 37054 tie_t = (val << 28) >> 28; 37055 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 37056} 37057 37058static unsigned 37059Field_dsp340050b49a6c_fld2046_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 37060{ 37061 unsigned tie_t = 0; 37062 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 37063 return tie_t; 37064} 37065 37066static void 37067Field_dsp340050b49a6c_fld2046_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 37068{ 37069 uint32 tie_t; 37070 tie_t = (val << 28) >> 28; 37071 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 37072} 37073 37074static unsigned 37075Field_dsp340050b49a6c_fld2046_Slot_smod_slot2_get (const xtensa_insnbuf insn) 37076{ 37077 unsigned tie_t = 0; 37078 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 37079 return tie_t; 37080} 37081 37082static void 37083Field_dsp340050b49a6c_fld2046_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 37084{ 37085 uint32 tie_t; 37086 tie_t = (val << 28) >> 28; 37087 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 37088} 37089 37090static unsigned 37091Field_dsp340050b49a6c_fld2046_Slot_smod_slot1_get (const xtensa_insnbuf insn) 37092{ 37093 unsigned tie_t = 0; 37094 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 37095 return tie_t; 37096} 37097 37098static void 37099Field_dsp340050b49a6c_fld2046_Slot_smod_slot1_set (xtensa_insnbuf insn, uint32 val) 37100{ 37101 uint32 tie_t; 37102 tie_t = (val << 28) >> 28; 37103 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 37104} 37105 37106static unsigned 37107Field_dsp340050b49a6c_fld2046_Slot_smod_slot0_get (const xtensa_insnbuf insn) 37108{ 37109 unsigned tie_t = 0; 37110 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 37111 return tie_t; 37112} 37113 37114static void 37115Field_dsp340050b49a6c_fld2046_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 37116{ 37117 uint32 tie_t; 37118 tie_t = (val << 28) >> 28; 37119 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 37120} 37121 37122static unsigned 37123Field_dsp340050b49a6c_fld2046_Slot_llr_slot0_get (const xtensa_insnbuf insn) 37124{ 37125 unsigned tie_t = 0; 37126 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 37127 return tie_t; 37128} 37129 37130static void 37131Field_dsp340050b49a6c_fld2046_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 37132{ 37133 uint32 tie_t; 37134 tie_t = (val << 28) >> 28; 37135 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 37136} 37137 37138static unsigned 37139Field_dsp340050b49a6c_fld2046_Slot_dual_slot0_get (const xtensa_insnbuf insn) 37140{ 37141 unsigned tie_t = 0; 37142 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 37143 return tie_t; 37144} 37145 37146static void 37147Field_dsp340050b49a6c_fld2046_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 37148{ 37149 uint32 tie_t; 37150 tie_t = (val << 28) >> 28; 37151 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 37152} 37153 37154static unsigned 37155Field_dsp340050b49a6c_fld2047_Slot_gp_slot2_get (const xtensa_insnbuf insn) 37156{ 37157 unsigned tie_t = 0; 37158 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 37159 return tie_t; 37160} 37161 37162static void 37163Field_dsp340050b49a6c_fld2047_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 37164{ 37165 uint32 tie_t; 37166 tie_t = (val << 31) >> 31; 37167 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 37168} 37169 37170static unsigned 37171Field_dsp340050b49a6c_fld2047_Slot_gp_slot0_get (const xtensa_insnbuf insn) 37172{ 37173 unsigned tie_t = 0; 37174 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 37175 return tie_t; 37176} 37177 37178static void 37179Field_dsp340050b49a6c_fld2047_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 37180{ 37181 uint32 tie_t; 37182 tie_t = (val << 31) >> 31; 37183 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 37184} 37185 37186static unsigned 37187Field_dsp340050b49a6c_fld2047_Slot_pq_slot2_get (const xtensa_insnbuf insn) 37188{ 37189 unsigned tie_t = 0; 37190 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 37191 return tie_t; 37192} 37193 37194static void 37195Field_dsp340050b49a6c_fld2047_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 37196{ 37197 uint32 tie_t; 37198 tie_t = (val << 31) >> 31; 37199 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 37200} 37201 37202static unsigned 37203Field_dsp340050b49a6c_fld2047_Slot_pq_slot0_get (const xtensa_insnbuf insn) 37204{ 37205 unsigned tie_t = 0; 37206 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 37207 return tie_t; 37208} 37209 37210static void 37211Field_dsp340050b49a6c_fld2047_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 37212{ 37213 uint32 tie_t; 37214 tie_t = (val << 31) >> 31; 37215 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 37216} 37217 37218static unsigned 37219Field_dsp340050b49a6c_fld2047_Slot_acc2_slot1_get (const xtensa_insnbuf insn) 37220{ 37221 unsigned tie_t = 0; 37222 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 37223 return tie_t; 37224} 37225 37226static void 37227Field_dsp340050b49a6c_fld2047_Slot_acc2_slot1_set (xtensa_insnbuf insn, uint32 val) 37228{ 37229 uint32 tie_t; 37230 tie_t = (val << 31) >> 31; 37231 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 37232} 37233 37234static unsigned 37235Field_dsp340050b49a6c_fld2047_Slot_smod_slot2_get (const xtensa_insnbuf insn) 37236{ 37237 unsigned tie_t = 0; 37238 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 37239 return tie_t; 37240} 37241 37242static void 37243Field_dsp340050b49a6c_fld2047_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 37244{ 37245 uint32 tie_t; 37246 tie_t = (val << 31) >> 31; 37247 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 37248} 37249 37250static unsigned 37251Field_dsp340050b49a6c_fld2047_Slot_smod_slot0_get (const xtensa_insnbuf insn) 37252{ 37253 unsigned tie_t = 0; 37254 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 37255 return tie_t; 37256} 37257 37258static void 37259Field_dsp340050b49a6c_fld2047_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 37260{ 37261 uint32 tie_t; 37262 tie_t = (val << 31) >> 31; 37263 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 37264} 37265 37266static unsigned 37267Field_dsp340050b49a6c_fld2047_Slot_llr_slot2_get (const xtensa_insnbuf insn) 37268{ 37269 unsigned tie_t = 0; 37270 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 37271 return tie_t; 37272} 37273 37274static void 37275Field_dsp340050b49a6c_fld2047_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 37276{ 37277 uint32 tie_t; 37278 tie_t = (val << 31) >> 31; 37279 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 37280} 37281 37282static unsigned 37283Field_dsp340050b49a6c_fld2047_Slot_llr_slot1_get (const xtensa_insnbuf insn) 37284{ 37285 unsigned tie_t = 0; 37286 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 37287 return tie_t; 37288} 37289 37290static void 37291Field_dsp340050b49a6c_fld2047_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 37292{ 37293 uint32 tie_t; 37294 tie_t = (val << 31) >> 31; 37295 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 37296} 37297 37298static unsigned 37299Field_dsp340050b49a6c_fld2047_Slot_dual_slot2_get (const xtensa_insnbuf insn) 37300{ 37301 unsigned tie_t = 0; 37302 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 37303 return tie_t; 37304} 37305 37306static void 37307Field_dsp340050b49a6c_fld2047_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 37308{ 37309 uint32 tie_t; 37310 tie_t = (val << 31) >> 31; 37311 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 37312} 37313 37314static unsigned 37315Field_dsp340050b49a6c_fld2047_Slot_dual_slot0_get (const xtensa_insnbuf insn) 37316{ 37317 unsigned tie_t = 0; 37318 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 37319 return tie_t; 37320} 37321 37322static void 37323Field_dsp340050b49a6c_fld2047_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 37324{ 37325 uint32 tie_t; 37326 tie_t = (val << 31) >> 31; 37327 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 37328} 37329 37330static unsigned 37331Field_dsp340050b49a6c_fld2048_Slot_gp_slot1_get (const xtensa_insnbuf insn) 37332{ 37333 unsigned tie_t = 0; 37334 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 37335 return tie_t; 37336} 37337 37338static void 37339Field_dsp340050b49a6c_fld2048_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 37340{ 37341 uint32 tie_t; 37342 tie_t = (val << 29) >> 29; 37343 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 37344} 37345 37346static unsigned 37347Field_dsp340050b49a6c_fld2048_Slot_gp_slot0_get (const xtensa_insnbuf insn) 37348{ 37349 unsigned tie_t = 0; 37350 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 37351 return tie_t; 37352} 37353 37354static void 37355Field_dsp340050b49a6c_fld2048_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 37356{ 37357 uint32 tie_t; 37358 tie_t = (val << 29) >> 29; 37359 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 37360} 37361 37362static unsigned 37363Field_dsp340050b49a6c_fld2048_Slot_dot_slot1_get (const xtensa_insnbuf insn) 37364{ 37365 unsigned tie_t = 0; 37366 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 37367 return tie_t; 37368} 37369 37370static void 37371Field_dsp340050b49a6c_fld2048_Slot_dot_slot1_set (xtensa_insnbuf insn, uint32 val) 37372{ 37373 uint32 tie_t; 37374 tie_t = (val << 29) >> 29; 37375 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 37376} 37377 37378static unsigned 37379Field_dsp340050b49a6c_fld2048_Slot_dot_slot0_get (const xtensa_insnbuf insn) 37380{ 37381 unsigned tie_t = 0; 37382 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 37383 return tie_t; 37384} 37385 37386static void 37387Field_dsp340050b49a6c_fld2048_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 37388{ 37389 uint32 tie_t; 37390 tie_t = (val << 29) >> 29; 37391 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 37392} 37393 37394static unsigned 37395Field_dsp340050b49a6c_fld2048_Slot_pq_slot0_get (const xtensa_insnbuf insn) 37396{ 37397 unsigned tie_t = 0; 37398 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 37399 return tie_t; 37400} 37401 37402static void 37403Field_dsp340050b49a6c_fld2048_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 37404{ 37405 uint32 tie_t; 37406 tie_t = (val << 29) >> 29; 37407 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 37408} 37409 37410static unsigned 37411Field_dsp340050b49a6c_fld2048_Slot_acc2_slot1_get (const xtensa_insnbuf insn) 37412{ 37413 unsigned tie_t = 0; 37414 tie_t = (tie_t << 3) | ((insn[0] << 8) >> 29); 37415 return tie_t; 37416} 37417 37418static void 37419Field_dsp340050b49a6c_fld2048_Slot_acc2_slot1_set (xtensa_insnbuf insn, uint32 val) 37420{ 37421 uint32 tie_t; 37422 tie_t = (val << 29) >> 29; 37423 insn[0] = (insn[0] & ~0xe00000) | (tie_t << 21); 37424} 37425 37426static unsigned 37427Field_dsp340050b49a6c_fld2048_Slot_smod_slot2_get (const xtensa_insnbuf insn) 37428{ 37429 unsigned tie_t = 0; 37430 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 37431 return tie_t; 37432} 37433 37434static void 37435Field_dsp340050b49a6c_fld2048_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 37436{ 37437 uint32 tie_t; 37438 tie_t = (val << 29) >> 29; 37439 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 37440} 37441 37442static unsigned 37443Field_dsp340050b49a6c_fld2048_Slot_smod_slot1_get (const xtensa_insnbuf insn) 37444{ 37445 unsigned tie_t = 0; 37446 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 37447 return tie_t; 37448} 37449 37450static void 37451Field_dsp340050b49a6c_fld2048_Slot_smod_slot1_set (xtensa_insnbuf insn, uint32 val) 37452{ 37453 uint32 tie_t; 37454 tie_t = (val << 29) >> 29; 37455 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 37456} 37457 37458static unsigned 37459Field_dsp340050b49a6c_fld2048_Slot_llr_slot1_get (const xtensa_insnbuf insn) 37460{ 37461 unsigned tie_t = 0; 37462 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 37463 return tie_t; 37464} 37465 37466static void 37467Field_dsp340050b49a6c_fld2048_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 37468{ 37469 uint32 tie_t; 37470 tie_t = (val << 29) >> 29; 37471 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 37472} 37473 37474static unsigned 37475Field_dsp340050b49a6c_fld2049_Slot_inst_get (const xtensa_insnbuf insn) 37476{ 37477 unsigned tie_t = 0; 37478 tie_t = (tie_t << 2) | ((insn[0] << 18) >> 30); 37479 return tie_t; 37480} 37481 37482static void 37483Field_dsp340050b49a6c_fld2049_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 37484{ 37485 uint32 tie_t; 37486 tie_t = (val << 30) >> 30; 37487 insn[0] = (insn[0] & ~0x3000) | (tie_t << 12); 37488} 37489 37490static unsigned 37491Field_dsp340050b49a6c_fld2049_Slot_gp_slot2_get (const xtensa_insnbuf insn) 37492{ 37493 unsigned tie_t = 0; 37494 tie_t = (tie_t << 2) | ((insn[0] << 19) >> 30); 37495 return tie_t; 37496} 37497 37498static void 37499Field_dsp340050b49a6c_fld2049_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 37500{ 37501 uint32 tie_t; 37502 tie_t = (val << 30) >> 30; 37503 insn[0] = (insn[0] & ~0x1800) | (tie_t << 11); 37504} 37505 37506static unsigned 37507Field_dsp340050b49a6c_fld2049_Slot_gp_slot1_get (const xtensa_insnbuf insn) 37508{ 37509 unsigned tie_t = 0; 37510 tie_t = (tie_t << 2) | ((insn[0] << 28) >> 30); 37511 return tie_t; 37512} 37513 37514static void 37515Field_dsp340050b49a6c_fld2049_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 37516{ 37517 uint32 tie_t; 37518 tie_t = (val << 30) >> 30; 37519 insn[0] = (insn[0] & ~0xc) | (tie_t << 2); 37520} 37521 37522static unsigned 37523Field_dsp340050b49a6c_fld2049_Slot_gp_slot0_get (const xtensa_insnbuf insn) 37524{ 37525 unsigned tie_t = 0; 37526 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 37527 return tie_t; 37528} 37529 37530static void 37531Field_dsp340050b49a6c_fld2049_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 37532{ 37533 uint32 tie_t; 37534 tie_t = (val << 30) >> 30; 37535 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 37536} 37537 37538static unsigned 37539Field_dsp340050b49a6c_fld2049_Slot_dot_slot0_get (const xtensa_insnbuf insn) 37540{ 37541 unsigned tie_t = 0; 37542 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 37543 return tie_t; 37544} 37545 37546static void 37547Field_dsp340050b49a6c_fld2049_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 37548{ 37549 uint32 tie_t; 37550 tie_t = (val << 30) >> 30; 37551 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 37552} 37553 37554static unsigned 37555Field_dsp340050b49a6c_fld2049_Slot_pq_slot2_get (const xtensa_insnbuf insn) 37556{ 37557 unsigned tie_t = 0; 37558 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 37559 return tie_t; 37560} 37561 37562static void 37563Field_dsp340050b49a6c_fld2049_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 37564{ 37565 uint32 tie_t; 37566 tie_t = (val << 30) >> 30; 37567 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 37568} 37569 37570static unsigned 37571Field_dsp340050b49a6c_fld2049_Slot_pq_slot1_get (const xtensa_insnbuf insn) 37572{ 37573 unsigned tie_t = 0; 37574 tie_t = (tie_t << 2) | ((insn[0] << 24) >> 30); 37575 return tie_t; 37576} 37577 37578static void 37579Field_dsp340050b49a6c_fld2049_Slot_pq_slot1_set (xtensa_insnbuf insn, uint32 val) 37580{ 37581 uint32 tie_t; 37582 tie_t = (val << 30) >> 30; 37583 insn[0] = (insn[0] & ~0xc0) | (tie_t << 6); 37584} 37585 37586static unsigned 37587Field_dsp340050b49a6c_fld2049_Slot_pq_slot0_get (const xtensa_insnbuf insn) 37588{ 37589 unsigned tie_t = 0; 37590 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 37591 return tie_t; 37592} 37593 37594static void 37595Field_dsp340050b49a6c_fld2049_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 37596{ 37597 uint32 tie_t; 37598 tie_t = (val << 30) >> 30; 37599 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 37600} 37601 37602static unsigned 37603Field_dsp340050b49a6c_fld2049_Slot_llr_slot0_get (const xtensa_insnbuf insn) 37604{ 37605 unsigned tie_t = 0; 37606 tie_t = (tie_t << 2) | ((insn[0] << 20) >> 30); 37607 return tie_t; 37608} 37609 37610static void 37611Field_dsp340050b49a6c_fld2049_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 37612{ 37613 uint32 tie_t; 37614 tie_t = (val << 30) >> 30; 37615 insn[0] = (insn[0] & ~0xc00) | (tie_t << 10); 37616} 37617 37618static unsigned 37619Field_dsp340050b49a6c_fld2050_Slot_gp_slot2_get (const xtensa_insnbuf insn) 37620{ 37621 unsigned tie_t = 0; 37622 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 37623 return tie_t; 37624} 37625 37626static void 37627Field_dsp340050b49a6c_fld2050_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 37628{ 37629 uint32 tie_t; 37630 tie_t = (val << 28) >> 28; 37631 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 37632} 37633 37634static unsigned 37635Field_dsp340050b49a6c_fld2050_Slot_gp_slot1_get (const xtensa_insnbuf insn) 37636{ 37637 unsigned tie_t = 0; 37638 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 37639 return tie_t; 37640} 37641 37642static void 37643Field_dsp340050b49a6c_fld2050_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 37644{ 37645 uint32 tie_t; 37646 tie_t = (val << 28) >> 28; 37647 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 37648} 37649 37650static unsigned 37651Field_dsp340050b49a6c_fld2050_Slot_dot_slot2_get (const xtensa_insnbuf insn) 37652{ 37653 unsigned tie_t = 0; 37654 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 37655 return tie_t; 37656} 37657 37658static void 37659Field_dsp340050b49a6c_fld2050_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 37660{ 37661 uint32 tie_t; 37662 tie_t = (val << 28) >> 28; 37663 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 37664} 37665 37666static unsigned 37667Field_dsp340050b49a6c_fld2050_Slot_dot_slot1_get (const xtensa_insnbuf insn) 37668{ 37669 unsigned tie_t = 0; 37670 tie_t = (tie_t << 4) | ((insn[0] << 15) >> 28); 37671 return tie_t; 37672} 37673 37674static void 37675Field_dsp340050b49a6c_fld2050_Slot_dot_slot1_set (xtensa_insnbuf insn, uint32 val) 37676{ 37677 uint32 tie_t; 37678 tie_t = (val << 28) >> 28; 37679 insn[0] = (insn[0] & ~0x1e000) | (tie_t << 13); 37680} 37681 37682static unsigned 37683Field_dsp340050b49a6c_fld2050_Slot_pq_slot2_get (const xtensa_insnbuf insn) 37684{ 37685 unsigned tie_t = 0; 37686 tie_t = (tie_t << 4) | ((insn[0] << 25) >> 28); 37687 return tie_t; 37688} 37689 37690static void 37691Field_dsp340050b49a6c_fld2050_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 37692{ 37693 uint32 tie_t; 37694 tie_t = (val << 28) >> 28; 37695 insn[0] = (insn[0] & ~0x78) | (tie_t << 3); 37696} 37697 37698static unsigned 37699Field_dsp340050b49a6c_fld2050_Slot_pq_slot1_get (const xtensa_insnbuf insn) 37700{ 37701 unsigned tie_t = 0; 37702 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 37703 return tie_t; 37704} 37705 37706static void 37707Field_dsp340050b49a6c_fld2050_Slot_pq_slot1_set (xtensa_insnbuf insn, uint32 val) 37708{ 37709 uint32 tie_t; 37710 tie_t = (val << 28) >> 28; 37711 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 37712} 37713 37714static unsigned 37715Field_dsp340050b49a6c_fld2050_Slot_acc2_slot1_get (const xtensa_insnbuf insn) 37716{ 37717 unsigned tie_t = 0; 37718 tie_t = (tie_t << 4) | ((insn[0] << 25) >> 28); 37719 return tie_t; 37720} 37721 37722static void 37723Field_dsp340050b49a6c_fld2050_Slot_acc2_slot1_set (xtensa_insnbuf insn, uint32 val) 37724{ 37725 uint32 tie_t; 37726 tie_t = (val << 28) >> 28; 37727 insn[0] = (insn[0] & ~0x78) | (tie_t << 3); 37728} 37729 37730static unsigned 37731Field_dsp340050b49a6c_fld2050_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 37732{ 37733 unsigned tie_t = 0; 37734 tie_t = (tie_t << 4) | ((insn[0] << 25) >> 28); 37735 return tie_t; 37736} 37737 37738static void 37739Field_dsp340050b49a6c_fld2050_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 37740{ 37741 uint32 tie_t; 37742 tie_t = (val << 28) >> 28; 37743 insn[0] = (insn[0] & ~0x78) | (tie_t << 3); 37744} 37745 37746static unsigned 37747Field_dsp340050b49a6c_fld2050_Slot_smod_slot2_get (const xtensa_insnbuf insn) 37748{ 37749 unsigned tie_t = 0; 37750 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 37751 return tie_t; 37752} 37753 37754static void 37755Field_dsp340050b49a6c_fld2050_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 37756{ 37757 uint32 tie_t; 37758 tie_t = (val << 28) >> 28; 37759 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 37760} 37761 37762static unsigned 37763Field_dsp340050b49a6c_fld2050_Slot_llr_slot2_get (const xtensa_insnbuf insn) 37764{ 37765 unsigned tie_t = 0; 37766 tie_t = (tie_t << 4) | ((insn[0] << 25) >> 28); 37767 return tie_t; 37768} 37769 37770static void 37771Field_dsp340050b49a6c_fld2050_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 37772{ 37773 uint32 tie_t; 37774 tie_t = (val << 28) >> 28; 37775 insn[0] = (insn[0] & ~0x78) | (tie_t << 3); 37776} 37777 37778static unsigned 37779Field_dsp340050b49a6c_fld2050_Slot_llr_slot0_get (const xtensa_insnbuf insn) 37780{ 37781 unsigned tie_t = 0; 37782 tie_t = (tie_t << 4) | ((insn[0] << 25) >> 28); 37783 return tie_t; 37784} 37785 37786static void 37787Field_dsp340050b49a6c_fld2050_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 37788{ 37789 uint32 tie_t; 37790 tie_t = (val << 28) >> 28; 37791 insn[0] = (insn[0] & ~0x78) | (tie_t << 3); 37792} 37793 37794static unsigned 37795Field_dsp340050b49a6c_fld2050_Slot_dual_slot2_get (const xtensa_insnbuf insn) 37796{ 37797 unsigned tie_t = 0; 37798 tie_t = (tie_t << 4) | ((insn[0] << 25) >> 28); 37799 return tie_t; 37800} 37801 37802static void 37803Field_dsp340050b49a6c_fld2050_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 37804{ 37805 uint32 tie_t; 37806 tie_t = (val << 28) >> 28; 37807 insn[0] = (insn[0] & ~0x78) | (tie_t << 3); 37808} 37809 37810static unsigned 37811Field_dsp340050b49a6c_fld2050_Slot_dual_slot0_get (const xtensa_insnbuf insn) 37812{ 37813 unsigned tie_t = 0; 37814 tie_t = (tie_t << 4) | ((insn[0] << 25) >> 28); 37815 return tie_t; 37816} 37817 37818static void 37819Field_dsp340050b49a6c_fld2050_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 37820{ 37821 uint32 tie_t; 37822 tie_t = (val << 28) >> 28; 37823 insn[0] = (insn[0] & ~0x78) | (tie_t << 3); 37824} 37825 37826static unsigned 37827Field_dsp340050b49a6c_fld2051_Slot_inst_get (const xtensa_insnbuf insn) 37828{ 37829 unsigned tie_t = 0; 37830 tie_t = (tie_t << 6) | ((insn[0] << 22) >> 26); 37831 return tie_t; 37832} 37833 37834static void 37835Field_dsp340050b49a6c_fld2051_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 37836{ 37837 uint32 tie_t; 37838 tie_t = (val << 26) >> 26; 37839 insn[0] = (insn[0] & ~0x3f0) | (tie_t << 4); 37840} 37841 37842static unsigned 37843Field_dsp340050b49a6c_fld2051_Slot_gp_slot2_get (const xtensa_insnbuf insn) 37844{ 37845 unsigned tie_t = 0; 37846 tie_t = (tie_t << 6) | ((insn[0] << 24) >> 26); 37847 return tie_t; 37848} 37849 37850static void 37851Field_dsp340050b49a6c_fld2051_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 37852{ 37853 uint32 tie_t; 37854 tie_t = (val << 26) >> 26; 37855 insn[0] = (insn[0] & ~0xfc) | (tie_t << 2); 37856} 37857 37858static unsigned 37859Field_dsp340050b49a6c_fld2051_Slot_gp_slot0_get (const xtensa_insnbuf insn) 37860{ 37861 unsigned tie_t = 0; 37862 tie_t = (tie_t << 6) | ((insn[0] << 24) >> 26); 37863 return tie_t; 37864} 37865 37866static void 37867Field_dsp340050b49a6c_fld2051_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 37868{ 37869 uint32 tie_t; 37870 tie_t = (val << 26) >> 26; 37871 insn[0] = (insn[0] & ~0xfc) | (tie_t << 2); 37872} 37873 37874static unsigned 37875Field_dsp340050b49a6c_fld2051_Slot_dot_slot2_get (const xtensa_insnbuf insn) 37876{ 37877 unsigned tie_t = 0; 37878 tie_t = (tie_t << 6) | ((insn[0] << 24) >> 26); 37879 return tie_t; 37880} 37881 37882static void 37883Field_dsp340050b49a6c_fld2051_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 37884{ 37885 uint32 tie_t; 37886 tie_t = (val << 26) >> 26; 37887 insn[0] = (insn[0] & ~0xfc) | (tie_t << 2); 37888} 37889 37890static unsigned 37891Field_dsp340050b49a6c_fld2051_Slot_pq_slot2_get (const xtensa_insnbuf insn) 37892{ 37893 unsigned tie_t = 0; 37894 tie_t = (tie_t << 6) | ((insn[0] << 24) >> 26); 37895 return tie_t; 37896} 37897 37898static void 37899Field_dsp340050b49a6c_fld2051_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 37900{ 37901 uint32 tie_t; 37902 tie_t = (val << 26) >> 26; 37903 insn[0] = (insn[0] & ~0xfc) | (tie_t << 2); 37904} 37905 37906static unsigned 37907Field_dsp340050b49a6c_fld2051_Slot_pq_slot0_get (const xtensa_insnbuf insn) 37908{ 37909 unsigned tie_t = 0; 37910 tie_t = (tie_t << 6) | ((insn[0] << 24) >> 26); 37911 return tie_t; 37912} 37913 37914static void 37915Field_dsp340050b49a6c_fld2051_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 37916{ 37917 uint32 tie_t; 37918 tie_t = (val << 26) >> 26; 37919 insn[0] = (insn[0] & ~0xfc) | (tie_t << 2); 37920} 37921 37922static unsigned 37923Field_dsp340050b49a6c_fld2051_Slot_smod_slot2_get (const xtensa_insnbuf insn) 37924{ 37925 unsigned tie_t = 0; 37926 tie_t = (tie_t << 6) | ((insn[0] << 24) >> 26); 37927 return tie_t; 37928} 37929 37930static void 37931Field_dsp340050b49a6c_fld2051_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 37932{ 37933 uint32 tie_t; 37934 tie_t = (val << 26) >> 26; 37935 insn[0] = (insn[0] & ~0xfc) | (tie_t << 2); 37936} 37937 37938static unsigned 37939Field_dsp340050b49a6c_fld2051_Slot_llr_slot2_get (const xtensa_insnbuf insn) 37940{ 37941 unsigned tie_t = 0; 37942 tie_t = (tie_t << 6) | ((insn[0] << 24) >> 26); 37943 return tie_t; 37944} 37945 37946static void 37947Field_dsp340050b49a6c_fld2051_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 37948{ 37949 uint32 tie_t; 37950 tie_t = (val << 26) >> 26; 37951 insn[0] = (insn[0] & ~0xfc) | (tie_t << 2); 37952} 37953 37954static unsigned 37955Field_dsp340050b49a6c_fld2051_Slot_dual_slot2_get (const xtensa_insnbuf insn) 37956{ 37957 unsigned tie_t = 0; 37958 tie_t = (tie_t << 6) | ((insn[0] << 24) >> 26); 37959 return tie_t; 37960} 37961 37962static void 37963Field_dsp340050b49a6c_fld2051_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 37964{ 37965 uint32 tie_t; 37966 tie_t = (val << 26) >> 26; 37967 insn[0] = (insn[0] & ~0xfc) | (tie_t << 2); 37968} 37969 37970static unsigned 37971Field_dsp340050b49a6c_fld2051_Slot_dual_slot0_get (const xtensa_insnbuf insn) 37972{ 37973 unsigned tie_t = 0; 37974 tie_t = (tie_t << 6) | ((insn[0] << 24) >> 26); 37975 return tie_t; 37976} 37977 37978static void 37979Field_dsp340050b49a6c_fld2051_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 37980{ 37981 uint32 tie_t; 37982 tie_t = (val << 26) >> 26; 37983 insn[0] = (insn[0] & ~0xfc) | (tie_t << 2); 37984} 37985 37986static unsigned 37987Field_dsp340050b49a6c_fld2052_Slot_inst_get (const xtensa_insnbuf insn) 37988{ 37989 unsigned tie_t = 0; 37990 tie_t = (tie_t << 4) | ((insn[0] << 16) >> 28); 37991 return tie_t; 37992} 37993 37994static void 37995Field_dsp340050b49a6c_fld2052_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 37996{ 37997 uint32 tie_t; 37998 tie_t = (val << 28) >> 28; 37999 insn[0] = (insn[0] & ~0xf000) | (tie_t << 12); 38000} 38001 38002static unsigned 38003Field_dsp340050b49a6c_fld2052_Slot_gp_slot2_get (const xtensa_insnbuf insn) 38004{ 38005 unsigned tie_t = 0; 38006 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 38007 return tie_t; 38008} 38009 38010static void 38011Field_dsp340050b49a6c_fld2052_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 38012{ 38013 uint32 tie_t; 38014 tie_t = (val << 28) >> 28; 38015 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 38016} 38017 38018static unsigned 38019Field_dsp340050b49a6c_fld2052_Slot_gp_slot0_get (const xtensa_insnbuf insn) 38020{ 38021 unsigned tie_t = 0; 38022 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 38023 return tie_t; 38024} 38025 38026static void 38027Field_dsp340050b49a6c_fld2052_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 38028{ 38029 uint32 tie_t; 38030 tie_t = (val << 28) >> 28; 38031 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 38032} 38033 38034static unsigned 38035Field_dsp340050b49a6c_fld2052_Slot_dot_slot2_get (const xtensa_insnbuf insn) 38036{ 38037 unsigned tie_t = 0; 38038 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 38039 return tie_t; 38040} 38041 38042static void 38043Field_dsp340050b49a6c_fld2052_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 38044{ 38045 uint32 tie_t; 38046 tie_t = (val << 28) >> 28; 38047 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 38048} 38049 38050static unsigned 38051Field_dsp340050b49a6c_fld2052_Slot_dot_slot0_get (const xtensa_insnbuf insn) 38052{ 38053 unsigned tie_t = 0; 38054 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 38055 return tie_t; 38056} 38057 38058static void 38059Field_dsp340050b49a6c_fld2052_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 38060{ 38061 uint32 tie_t; 38062 tie_t = (val << 28) >> 28; 38063 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 38064} 38065 38066static unsigned 38067Field_dsp340050b49a6c_fld2052_Slot_pq_slot2_get (const xtensa_insnbuf insn) 38068{ 38069 unsigned tie_t = 0; 38070 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 38071 return tie_t; 38072} 38073 38074static void 38075Field_dsp340050b49a6c_fld2052_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 38076{ 38077 uint32 tie_t; 38078 tie_t = (val << 28) >> 28; 38079 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 38080} 38081 38082static unsigned 38083Field_dsp340050b49a6c_fld2052_Slot_pq_slot0_get (const xtensa_insnbuf insn) 38084{ 38085 unsigned tie_t = 0; 38086 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 38087 return tie_t; 38088} 38089 38090static void 38091Field_dsp340050b49a6c_fld2052_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 38092{ 38093 uint32 tie_t; 38094 tie_t = (val << 28) >> 28; 38095 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 38096} 38097 38098static unsigned 38099Field_dsp340050b49a6c_fld2052_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 38100{ 38101 unsigned tie_t = 0; 38102 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 38103 return tie_t; 38104} 38105 38106static void 38107Field_dsp340050b49a6c_fld2052_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 38108{ 38109 uint32 tie_t; 38110 tie_t = (val << 28) >> 28; 38111 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 38112} 38113 38114static unsigned 38115Field_dsp340050b49a6c_fld2052_Slot_acc2_slot1_get (const xtensa_insnbuf insn) 38116{ 38117 unsigned tie_t = 0; 38118 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 38119 tie_t = (tie_t << 1) | ((insn[0] << 29) >> 31); 38120 return tie_t; 38121} 38122 38123static void 38124Field_dsp340050b49a6c_fld2052_Slot_acc2_slot1_set (xtensa_insnbuf insn, uint32 val) 38125{ 38126 uint32 tie_t; 38127 tie_t = (val << 31) >> 31; 38128 insn[0] = (insn[0] & ~0x4) | (tie_t << 2); 38129 tie_t = (val << 28) >> 29; 38130 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 38131} 38132 38133static unsigned 38134Field_dsp340050b49a6c_fld2052_Slot_smod_slot2_get (const xtensa_insnbuf insn) 38135{ 38136 unsigned tie_t = 0; 38137 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 38138 return tie_t; 38139} 38140 38141static void 38142Field_dsp340050b49a6c_fld2052_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 38143{ 38144 uint32 tie_t; 38145 tie_t = (val << 28) >> 28; 38146 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 38147} 38148 38149static unsigned 38150Field_dsp340050b49a6c_fld2052_Slot_smod_slot0_get (const xtensa_insnbuf insn) 38151{ 38152 unsigned tie_t = 0; 38153 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 38154 return tie_t; 38155} 38156 38157static void 38158Field_dsp340050b49a6c_fld2052_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 38159{ 38160 uint32 tie_t; 38161 tie_t = (val << 28) >> 28; 38162 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 38163} 38164 38165static unsigned 38166Field_dsp340050b49a6c_fld2052_Slot_llr_slot2_get (const xtensa_insnbuf insn) 38167{ 38168 unsigned tie_t = 0; 38169 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 38170 return tie_t; 38171} 38172 38173static void 38174Field_dsp340050b49a6c_fld2052_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 38175{ 38176 uint32 tie_t; 38177 tie_t = (val << 28) >> 28; 38178 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 38179} 38180 38181static unsigned 38182Field_dsp340050b49a6c_fld2052_Slot_llr_slot0_get (const xtensa_insnbuf insn) 38183{ 38184 unsigned tie_t = 0; 38185 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 38186 return tie_t; 38187} 38188 38189static void 38190Field_dsp340050b49a6c_fld2052_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 38191{ 38192 uint32 tie_t; 38193 tie_t = (val << 28) >> 28; 38194 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 38195} 38196 38197static unsigned 38198Field_dsp340050b49a6c_fld2052_Slot_dual_slot2_get (const xtensa_insnbuf insn) 38199{ 38200 unsigned tie_t = 0; 38201 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 38202 return tie_t; 38203} 38204 38205static void 38206Field_dsp340050b49a6c_fld2052_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 38207{ 38208 uint32 tie_t; 38209 tie_t = (val << 28) >> 28; 38210 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 38211} 38212 38213static unsigned 38214Field_dsp340050b49a6c_fld2052_Slot_dual_slot0_get (const xtensa_insnbuf insn) 38215{ 38216 unsigned tie_t = 0; 38217 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 38218 return tie_t; 38219} 38220 38221static void 38222Field_dsp340050b49a6c_fld2052_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 38223{ 38224 uint32 tie_t; 38225 tie_t = (val << 28) >> 28; 38226 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 38227} 38228 38229static unsigned 38230Field_dsp340050b49a6c_fld2053_Slot_inst_get (const xtensa_insnbuf insn) 38231{ 38232 unsigned tie_t = 0; 38233 tie_t = (tie_t << 4) | ((insn[0] << 8) >> 28); 38234 tie_t = (tie_t << 1) | ((insn[0] << 20) >> 31); 38235 return tie_t; 38236} 38237 38238static void 38239Field_dsp340050b49a6c_fld2053_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 38240{ 38241 uint32 tie_t; 38242 tie_t = (val << 31) >> 31; 38243 insn[0] = (insn[0] & ~0x800) | (tie_t << 11); 38244 tie_t = (val << 27) >> 28; 38245 insn[0] = (insn[0] & ~0xf00000) | (tie_t << 20); 38246} 38247 38248static unsigned 38249Field_dsp340050b49a6c_fld2053_Slot_gp_slot0_get (const xtensa_insnbuf insn) 38250{ 38251 unsigned tie_t = 0; 38252 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 38253 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 38254 return tie_t; 38255} 38256 38257static void 38258Field_dsp340050b49a6c_fld2053_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 38259{ 38260 uint32 tie_t; 38261 tie_t = (val << 31) >> 31; 38262 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 38263 tie_t = (val << 27) >> 28; 38264 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 38265} 38266 38267static unsigned 38268Field_dsp340050b49a6c_fld2053_Slot_dot_slot0_get (const xtensa_insnbuf insn) 38269{ 38270 unsigned tie_t = 0; 38271 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 38272 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38273 return tie_t; 38274} 38275 38276static void 38277Field_dsp340050b49a6c_fld2053_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 38278{ 38279 uint32 tie_t; 38280 tie_t = (val << 28) >> 28; 38281 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38282 tie_t = (val << 27) >> 31; 38283 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 38284} 38285 38286static unsigned 38287Field_dsp340050b49a6c_fld2053_Slot_pq_slot0_get (const xtensa_insnbuf insn) 38288{ 38289 unsigned tie_t = 0; 38290 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 38291 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 38292 return tie_t; 38293} 38294 38295static void 38296Field_dsp340050b49a6c_fld2053_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 38297{ 38298 uint32 tie_t; 38299 tie_t = (val << 31) >> 31; 38300 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 38301 tie_t = (val << 27) >> 28; 38302 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 38303} 38304 38305static unsigned 38306Field_dsp340050b49a6c_fld2053_Slot_smod_slot0_get (const xtensa_insnbuf insn) 38307{ 38308 unsigned tie_t = 0; 38309 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 38310 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38311 return tie_t; 38312} 38313 38314static void 38315Field_dsp340050b49a6c_fld2053_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 38316{ 38317 uint32 tie_t; 38318 tie_t = (val << 28) >> 28; 38319 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38320 tie_t = (val << 27) >> 31; 38321 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 38322} 38323 38324static unsigned 38325Field_dsp340050b49a6c_fld2053_Slot_llr_slot0_get (const xtensa_insnbuf insn) 38326{ 38327 unsigned tie_t = 0; 38328 tie_t = (tie_t << 1) | ((insn[0] << 17) >> 31); 38329 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38330 return tie_t; 38331} 38332 38333static void 38334Field_dsp340050b49a6c_fld2053_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 38335{ 38336 uint32 tie_t; 38337 tie_t = (val << 28) >> 28; 38338 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38339 tie_t = (val << 27) >> 31; 38340 insn[0] = (insn[0] & ~0x4000) | (tie_t << 14); 38341} 38342 38343static unsigned 38344Field_dsp340050b49a6c_fld2053_Slot_dual_slot2_get (const xtensa_insnbuf insn) 38345{ 38346 unsigned tie_t = 0; 38347 tie_t = (tie_t << 5) | ((insn[0] << 13) >> 27); 38348 return tie_t; 38349} 38350 38351static void 38352Field_dsp340050b49a6c_fld2053_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 38353{ 38354 uint32 tie_t; 38355 tie_t = (val << 27) >> 27; 38356 insn[0] = (insn[0] & ~0x7c000) | (tie_t << 14); 38357} 38358 38359static unsigned 38360Field_dsp340050b49a6c_fld2053_Slot_dual_slot0_get (const xtensa_insnbuf insn) 38361{ 38362 unsigned tie_t = 0; 38363 tie_t = (tie_t << 4) | ((insn[0] << 14) >> 28); 38364 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 38365 return tie_t; 38366} 38367 38368static void 38369Field_dsp340050b49a6c_fld2053_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 38370{ 38371 uint32 tie_t; 38372 tie_t = (val << 31) >> 31; 38373 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 38374 tie_t = (val << 27) >> 28; 38375 insn[0] = (insn[0] & ~0x3c000) | (tie_t << 14); 38376} 38377 38378static unsigned 38379Field_dsp340050b49a6c_fld2054_Slot_inst_get (const xtensa_insnbuf insn) 38380{ 38381 unsigned tie_t = 0; 38382 tie_t = (tie_t << 3) | ((insn[0] << 25) >> 29); 38383 return tie_t; 38384} 38385 38386static void 38387Field_dsp340050b49a6c_fld2054_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 38388{ 38389 uint32 tie_t; 38390 tie_t = (val << 29) >> 29; 38391 insn[0] = (insn[0] & ~0x70) | (tie_t << 4); 38392} 38393 38394static unsigned 38395Field_dsp340050b49a6c_fld2054_Slot_gp_slot0_get (const xtensa_insnbuf insn) 38396{ 38397 unsigned tie_t = 0; 38398 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 38399 return tie_t; 38400} 38401 38402static void 38403Field_dsp340050b49a6c_fld2054_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 38404{ 38405 uint32 tie_t; 38406 tie_t = (val << 29) >> 29; 38407 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 38408} 38409 38410static unsigned 38411Field_dsp340050b49a6c_fld2054_Slot_dot_slot0_get (const xtensa_insnbuf insn) 38412{ 38413 unsigned tie_t = 0; 38414 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 38415 return tie_t; 38416} 38417 38418static void 38419Field_dsp340050b49a6c_fld2054_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 38420{ 38421 uint32 tie_t; 38422 tie_t = (val << 29) >> 29; 38423 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 38424} 38425 38426static unsigned 38427Field_dsp340050b49a6c_fld2054_Slot_pq_slot0_get (const xtensa_insnbuf insn) 38428{ 38429 unsigned tie_t = 0; 38430 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 38431 return tie_t; 38432} 38433 38434static void 38435Field_dsp340050b49a6c_fld2054_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 38436{ 38437 uint32 tie_t; 38438 tie_t = (val << 29) >> 29; 38439 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 38440} 38441 38442static unsigned 38443Field_dsp340050b49a6c_fld2054_Slot_smod_slot1_get (const xtensa_insnbuf insn) 38444{ 38445 unsigned tie_t = 0; 38446 tie_t = (tie_t << 2) | ((insn[0] << 16) >> 30); 38447 tie_t = (tie_t << 1) | ((insn[0] << 26) >> 31); 38448 return tie_t; 38449} 38450 38451static void 38452Field_dsp340050b49a6c_fld2054_Slot_smod_slot1_set (xtensa_insnbuf insn, uint32 val) 38453{ 38454 uint32 tie_t; 38455 tie_t = (val << 31) >> 31; 38456 insn[0] = (insn[0] & ~0x20) | (tie_t << 5); 38457 tie_t = (val << 29) >> 30; 38458 insn[0] = (insn[0] & ~0xc000) | (tie_t << 14); 38459} 38460 38461static unsigned 38462Field_dsp340050b49a6c_fld2054_Slot_llr_slot0_get (const xtensa_insnbuf insn) 38463{ 38464 unsigned tie_t = 0; 38465 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 38466 return tie_t; 38467} 38468 38469static void 38470Field_dsp340050b49a6c_fld2054_Slot_llr_slot0_set (xtensa_insnbuf insn, uint32 val) 38471{ 38472 uint32 tie_t; 38473 tie_t = (val << 29) >> 29; 38474 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 38475} 38476 38477static unsigned 38478Field_dsp340050b49a6c_fld2054_Slot_dual_slot0_get (const xtensa_insnbuf insn) 38479{ 38480 unsigned tie_t = 0; 38481 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 38482 return tie_t; 38483} 38484 38485static void 38486Field_dsp340050b49a6c_fld2054_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 38487{ 38488 uint32 tie_t; 38489 tie_t = (val << 29) >> 29; 38490 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 38491} 38492 38493static unsigned 38494Field_dsp340050b49a6c_fld2055_Slot_inst_get (const xtensa_insnbuf insn) 38495{ 38496 unsigned tie_t = 0; 38497 tie_t = (tie_t << 4) | ((insn[0] << 24) >> 28); 38498 return tie_t; 38499} 38500 38501static void 38502Field_dsp340050b49a6c_fld2055_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 38503{ 38504 uint32 tie_t; 38505 tie_t = (val << 28) >> 28; 38506 insn[0] = (insn[0] & ~0xf0) | (tie_t << 4); 38507} 38508 38509static unsigned 38510Field_dsp340050b49a6c_fld2055_Slot_gp_slot2_get (const xtensa_insnbuf insn) 38511{ 38512 unsigned tie_t = 0; 38513 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38514 return tie_t; 38515} 38516 38517static void 38518Field_dsp340050b49a6c_fld2055_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 38519{ 38520 uint32 tie_t; 38521 tie_t = (val << 28) >> 28; 38522 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38523} 38524 38525static unsigned 38526Field_dsp340050b49a6c_fld2055_Slot_dot_slot2_get (const xtensa_insnbuf insn) 38527{ 38528 unsigned tie_t = 0; 38529 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38530 return tie_t; 38531} 38532 38533static void 38534Field_dsp340050b49a6c_fld2055_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 38535{ 38536 uint32 tie_t; 38537 tie_t = (val << 28) >> 28; 38538 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38539} 38540 38541static unsigned 38542Field_dsp340050b49a6c_fld2055_Slot_acc2_slot0_get (const xtensa_insnbuf insn) 38543{ 38544 unsigned tie_t = 0; 38545 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38546 return tie_t; 38547} 38548 38549static void 38550Field_dsp340050b49a6c_fld2055_Slot_acc2_slot0_set (xtensa_insnbuf insn, uint32 val) 38551{ 38552 uint32 tie_t; 38553 tie_t = (val << 28) >> 28; 38554 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38555} 38556 38557static unsigned 38558Field_dsp340050b49a6c_fld2055_Slot_smod_slot2_get (const xtensa_insnbuf insn) 38559{ 38560 unsigned tie_t = 0; 38561 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38562 return tie_t; 38563} 38564 38565static void 38566Field_dsp340050b49a6c_fld2055_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 38567{ 38568 uint32 tie_t; 38569 tie_t = (val << 28) >> 28; 38570 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38571} 38572 38573static unsigned 38574Field_dsp340050b49a6c_fld2055_Slot_llr_slot1_get (const xtensa_insnbuf insn) 38575{ 38576 unsigned tie_t = 0; 38577 tie_t = (tie_t << 4) | ((insn[0] << 12) >> 28); 38578 return tie_t; 38579} 38580 38581static void 38582Field_dsp340050b49a6c_fld2055_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 38583{ 38584 uint32 tie_t; 38585 tie_t = (val << 28) >> 28; 38586 insn[0] = (insn[0] & ~0xf0000) | (tie_t << 16); 38587} 38588 38589static unsigned 38590Field_dsp340050b49a6c_fld2055_Slot_dual_slot0_get (const xtensa_insnbuf insn) 38591{ 38592 unsigned tie_t = 0; 38593 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38594 return tie_t; 38595} 38596 38597static void 38598Field_dsp340050b49a6c_fld2055_Slot_dual_slot0_set (xtensa_insnbuf insn, uint32 val) 38599{ 38600 uint32 tie_t; 38601 tie_t = (val << 28) >> 28; 38602 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38603} 38604 38605static unsigned 38606Field_dsp340050b49a6c_fld2056_Slot_inst_get (const xtensa_insnbuf insn) 38607{ 38608 unsigned tie_t = 0; 38609 tie_t = (tie_t << 3) | ((insn[0] << 25) >> 29); 38610 return tie_t; 38611} 38612 38613static void 38614Field_dsp340050b49a6c_fld2056_Slot_inst_set (xtensa_insnbuf insn, uint32 val) 38615{ 38616 uint32 tie_t; 38617 tie_t = (val << 29) >> 29; 38618 insn[0] = (insn[0] & ~0x70) | (tie_t << 4); 38619} 38620 38621static unsigned 38622Field_dsp340050b49a6c_fld2056_Slot_gp_slot0_get (const xtensa_insnbuf insn) 38623{ 38624 unsigned tie_t = 0; 38625 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 38626 return tie_t; 38627} 38628 38629static void 38630Field_dsp340050b49a6c_fld2056_Slot_gp_slot0_set (xtensa_insnbuf insn, uint32 val) 38631{ 38632 uint32 tie_t; 38633 tie_t = (val << 29) >> 29; 38634 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 38635} 38636 38637static unsigned 38638Field_dsp340050b49a6c_fld2056_Slot_dot_slot2_get (const xtensa_insnbuf insn) 38639{ 38640 unsigned tie_t = 0; 38641 tie_t = (tie_t << 3) | ((insn[0] << 26) >> 29); 38642 return tie_t; 38643} 38644 38645static void 38646Field_dsp340050b49a6c_fld2056_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 38647{ 38648 uint32 tie_t; 38649 tie_t = (val << 29) >> 29; 38650 insn[0] = (insn[0] & ~0x38) | (tie_t << 3); 38651} 38652 38653static unsigned 38654Field_dsp340050b49a6c_fld2056_Slot_dot_slot0_get (const xtensa_insnbuf insn) 38655{ 38656 unsigned tie_t = 0; 38657 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 38658 return tie_t; 38659} 38660 38661static void 38662Field_dsp340050b49a6c_fld2056_Slot_dot_slot0_set (xtensa_insnbuf insn, uint32 val) 38663{ 38664 uint32 tie_t; 38665 tie_t = (val << 29) >> 29; 38666 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 38667} 38668 38669static unsigned 38670Field_dsp340050b49a6c_fld2056_Slot_pq_slot2_get (const xtensa_insnbuf insn) 38671{ 38672 unsigned tie_t = 0; 38673 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 38674 return tie_t; 38675} 38676 38677static void 38678Field_dsp340050b49a6c_fld2056_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 38679{ 38680 uint32 tie_t; 38681 tie_t = (val << 29) >> 29; 38682 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 38683} 38684 38685static unsigned 38686Field_dsp340050b49a6c_fld2056_Slot_pq_slot0_get (const xtensa_insnbuf insn) 38687{ 38688 unsigned tie_t = 0; 38689 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 38690 return tie_t; 38691} 38692 38693static void 38694Field_dsp340050b49a6c_fld2056_Slot_pq_slot0_set (xtensa_insnbuf insn, uint32 val) 38695{ 38696 uint32 tie_t; 38697 tie_t = (val << 29) >> 29; 38698 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 38699} 38700 38701static unsigned 38702Field_dsp340050b49a6c_fld2056_Slot_smod_slot1_get (const xtensa_insnbuf insn) 38703{ 38704 unsigned tie_t = 0; 38705 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 38706 return tie_t; 38707} 38708 38709static void 38710Field_dsp340050b49a6c_fld2056_Slot_smod_slot1_set (xtensa_insnbuf insn, uint32 val) 38711{ 38712 uint32 tie_t; 38713 tie_t = (val << 29) >> 29; 38714 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 38715} 38716 38717static unsigned 38718Field_dsp340050b49a6c_fld2056_Slot_smod_slot0_get (const xtensa_insnbuf insn) 38719{ 38720 unsigned tie_t = 0; 38721 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 38722 return tie_t; 38723} 38724 38725static void 38726Field_dsp340050b49a6c_fld2056_Slot_smod_slot0_set (xtensa_insnbuf insn, uint32 val) 38727{ 38728 uint32 tie_t; 38729 tie_t = (val << 29) >> 29; 38730 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 38731} 38732 38733static unsigned 38734Field_dsp340050b49a6c_fld2056_Slot_llr_slot2_get (const xtensa_insnbuf insn) 38735{ 38736 unsigned tie_t = 0; 38737 tie_t = (tie_t << 3) | ((insn[0] << 22) >> 29); 38738 return tie_t; 38739} 38740 38741static void 38742Field_dsp340050b49a6c_fld2056_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 38743{ 38744 uint32 tie_t; 38745 tie_t = (val << 29) >> 29; 38746 insn[0] = (insn[0] & ~0x380) | (tie_t << 7); 38747} 38748 38749static unsigned 38750Field_dsp340050b49a6c_fld2056_Slot_llr_slot1_get (const xtensa_insnbuf insn) 38751{ 38752 unsigned tie_t = 0; 38753 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 38754 return tie_t; 38755} 38756 38757static void 38758Field_dsp340050b49a6c_fld2056_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 38759{ 38760 uint32 tie_t; 38761 tie_t = (val << 29) >> 29; 38762 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 38763} 38764 38765static unsigned 38766Field_dsp340050b49a6c_fld2025_Slot_gp_slot2_get (const xtensa_insnbuf insn) 38767{ 38768 unsigned tie_t = 0; 38769 tie_t = (tie_t << 1) | ((insn[0] << 28) >> 31); 38770 return tie_t; 38771} 38772 38773static void 38774Field_dsp340050b49a6c_fld2025_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 38775{ 38776 uint32 tie_t; 38777 tie_t = (val << 31) >> 31; 38778 insn[0] = (insn[0] & ~0x8) | (tie_t << 3); 38779} 38780 38781static unsigned 38782Field_dsp340050b49a6c_fld2025_Slot_dot_slot2_get (const xtensa_insnbuf insn) 38783{ 38784 unsigned tie_t = 0; 38785 tie_t = (tie_t << 1) | ((insn[0] << 28) >> 31); 38786 return tie_t; 38787} 38788 38789static void 38790Field_dsp340050b49a6c_fld2025_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 38791{ 38792 uint32 tie_t; 38793 tie_t = (val << 31) >> 31; 38794 insn[0] = (insn[0] & ~0x8) | (tie_t << 3); 38795} 38796 38797static unsigned 38798Field_dsp340050b49a6c_fld2025_Slot_smod_slot2_get (const xtensa_insnbuf insn) 38799{ 38800 unsigned tie_t = 0; 38801 tie_t = (tie_t << 1) | ((insn[0] << 28) >> 31); 38802 return tie_t; 38803} 38804 38805static void 38806Field_dsp340050b49a6c_fld2025_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 38807{ 38808 uint32 tie_t; 38809 tie_t = (val << 31) >> 31; 38810 insn[0] = (insn[0] & ~0x8) | (tie_t << 3); 38811} 38812 38813static unsigned 38814Field_dsp340050b49a6c_fld2025_Slot_llr_slot2_get (const xtensa_insnbuf insn) 38815{ 38816 unsigned tie_t = 0; 38817 tie_t = (tie_t << 1) | ((insn[0] << 28) >> 31); 38818 return tie_t; 38819} 38820 38821static void 38822Field_dsp340050b49a6c_fld2025_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 38823{ 38824 uint32 tie_t; 38825 tie_t = (val << 31) >> 31; 38826 insn[0] = (insn[0] & ~0x8) | (tie_t << 3); 38827} 38828 38829static unsigned 38830Field_dsp340050b49a6c_fld2025_Slot_dual_slot2_get (const xtensa_insnbuf insn) 38831{ 38832 unsigned tie_t = 0; 38833 tie_t = (tie_t << 1) | ((insn[0] << 28) >> 31); 38834 return tie_t; 38835} 38836 38837static void 38838Field_dsp340050b49a6c_fld2025_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 38839{ 38840 uint32 tie_t; 38841 tie_t = (val << 31) >> 31; 38842 insn[0] = (insn[0] & ~0x8) | (tie_t << 3); 38843} 38844 38845static unsigned 38846Field_dsp340050b49a6c_fld2027_Slot_gp_slot2_get (const xtensa_insnbuf insn) 38847{ 38848 unsigned tie_t = 0; 38849 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38850 return tie_t; 38851} 38852 38853static void 38854Field_dsp340050b49a6c_fld2027_Slot_gp_slot2_set (xtensa_insnbuf insn, uint32 val) 38855{ 38856 uint32 tie_t; 38857 tie_t = (val << 28) >> 28; 38858 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38859} 38860 38861static unsigned 38862Field_dsp340050b49a6c_fld2027_Slot_dot_slot2_get (const xtensa_insnbuf insn) 38863{ 38864 unsigned tie_t = 0; 38865 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38866 return tie_t; 38867} 38868 38869static void 38870Field_dsp340050b49a6c_fld2027_Slot_dot_slot2_set (xtensa_insnbuf insn, uint32 val) 38871{ 38872 uint32 tie_t; 38873 tie_t = (val << 28) >> 28; 38874 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38875} 38876 38877static unsigned 38878Field_dsp340050b49a6c_fld2027_Slot_pq_slot2_get (const xtensa_insnbuf insn) 38879{ 38880 unsigned tie_t = 0; 38881 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38882 return tie_t; 38883} 38884 38885static void 38886Field_dsp340050b49a6c_fld2027_Slot_pq_slot2_set (xtensa_insnbuf insn, uint32 val) 38887{ 38888 uint32 tie_t; 38889 tie_t = (val << 28) >> 28; 38890 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38891} 38892 38893static unsigned 38894Field_dsp340050b49a6c_fld2027_Slot_acc2_slot2_get (const xtensa_insnbuf insn) 38895{ 38896 unsigned tie_t = 0; 38897 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38898 return tie_t; 38899} 38900 38901static void 38902Field_dsp340050b49a6c_fld2027_Slot_acc2_slot2_set (xtensa_insnbuf insn, uint32 val) 38903{ 38904 uint32 tie_t; 38905 tie_t = (val << 28) >> 28; 38906 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38907} 38908 38909static unsigned 38910Field_dsp340050b49a6c_fld2027_Slot_smod_slot2_get (const xtensa_insnbuf insn) 38911{ 38912 unsigned tie_t = 0; 38913 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38914 return tie_t; 38915} 38916 38917static void 38918Field_dsp340050b49a6c_fld2027_Slot_smod_slot2_set (xtensa_insnbuf insn, uint32 val) 38919{ 38920 uint32 tie_t; 38921 tie_t = (val << 28) >> 28; 38922 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38923} 38924 38925static unsigned 38926Field_dsp340050b49a6c_fld2027_Slot_llr_slot2_get (const xtensa_insnbuf insn) 38927{ 38928 unsigned tie_t = 0; 38929 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38930 return tie_t; 38931} 38932 38933static void 38934Field_dsp340050b49a6c_fld2027_Slot_llr_slot2_set (xtensa_insnbuf insn, uint32 val) 38935{ 38936 uint32 tie_t; 38937 tie_t = (val << 28) >> 28; 38938 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38939} 38940 38941static unsigned 38942Field_dsp340050b49a6c_fld2027_Slot_dual_slot2_get (const xtensa_insnbuf insn) 38943{ 38944 unsigned tie_t = 0; 38945 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38946 return tie_t; 38947} 38948 38949static void 38950Field_dsp340050b49a6c_fld2027_Slot_dual_slot2_set (xtensa_insnbuf insn, uint32 val) 38951{ 38952 uint32 tie_t; 38953 tie_t = (val << 28) >> 28; 38954 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38955} 38956 38957static unsigned 38958Field_dsp340050b49a6c_fld2026_Slot_gp_slot1_get (const xtensa_insnbuf insn) 38959{ 38960 unsigned tie_t = 0; 38961 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 38962 return tie_t; 38963} 38964 38965static void 38966Field_dsp340050b49a6c_fld2026_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 38967{ 38968 uint32 tie_t; 38969 tie_t = (val << 28) >> 28; 38970 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 38971} 38972 38973static unsigned 38974Field_dsp340050b49a6c_fld2026_Slot_dot_slot1_get (const xtensa_insnbuf insn) 38975{ 38976 unsigned tie_t = 0; 38977 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38978 return tie_t; 38979} 38980 38981static void 38982Field_dsp340050b49a6c_fld2026_Slot_dot_slot1_set (xtensa_insnbuf insn, uint32 val) 38983{ 38984 uint32 tie_t; 38985 tie_t = (val << 28) >> 28; 38986 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 38987} 38988 38989static unsigned 38990Field_dsp340050b49a6c_fld2026_Slot_pq_slot1_get (const xtensa_insnbuf insn) 38991{ 38992 unsigned tie_t = 0; 38993 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 38994 return tie_t; 38995} 38996 38997static void 38998Field_dsp340050b49a6c_fld2026_Slot_pq_slot1_set (xtensa_insnbuf insn, uint32 val) 38999{ 39000 uint32 tie_t; 39001 tie_t = (val << 28) >> 28; 39002 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 39003} 39004 39005static unsigned 39006Field_dsp340050b49a6c_fld2026_Slot_acc2_slot1_get (const xtensa_insnbuf insn) 39007{ 39008 unsigned tie_t = 0; 39009 tie_t = (tie_t << 4) | ((insn[0] << 18) >> 28); 39010 return tie_t; 39011} 39012 39013static void 39014Field_dsp340050b49a6c_fld2026_Slot_acc2_slot1_set (xtensa_insnbuf insn, uint32 val) 39015{ 39016 uint32 tie_t; 39017 tie_t = (val << 28) >> 28; 39018 insn[0] = (insn[0] & ~0x3c00) | (tie_t << 10); 39019} 39020 39021static unsigned 39022Field_dsp340050b49a6c_fld2026_Slot_smod_slot1_get (const xtensa_insnbuf insn) 39023{ 39024 unsigned tie_t = 0; 39025 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 39026 return tie_t; 39027} 39028 39029static void 39030Field_dsp340050b49a6c_fld2026_Slot_smod_slot1_set (xtensa_insnbuf insn, uint32 val) 39031{ 39032 uint32 tie_t; 39033 tie_t = (val << 28) >> 28; 39034 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 39035} 39036 39037static unsigned 39038Field_dsp340050b49a6c_fld2026_Slot_llr_slot1_get (const xtensa_insnbuf insn) 39039{ 39040 unsigned tie_t = 0; 39041 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 39042 return tie_t; 39043} 39044 39045static void 39046Field_dsp340050b49a6c_fld2026_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 39047{ 39048 uint32 tie_t; 39049 tie_t = (val << 28) >> 28; 39050 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 39051} 39052 39053static unsigned 39054Field_dsp340050b49a6c_fld2031_Slot_gp_slot1_get (const xtensa_insnbuf insn) 39055{ 39056 unsigned tie_t = 0; 39057 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 39058 return tie_t; 39059} 39060 39061static void 39062Field_dsp340050b49a6c_fld2031_Slot_gp_slot1_set (xtensa_insnbuf insn, uint32 val) 39063{ 39064 uint32 tie_t; 39065 tie_t = (val << 28) >> 28; 39066 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 39067} 39068 39069static unsigned 39070Field_dsp340050b49a6c_fld2031_Slot_dot_slot1_get (const xtensa_insnbuf insn) 39071{ 39072 unsigned tie_t = 0; 39073 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 39074 return tie_t; 39075} 39076 39077static void 39078Field_dsp340050b49a6c_fld2031_Slot_dot_slot1_set (xtensa_insnbuf insn, uint32 val) 39079{ 39080 uint32 tie_t; 39081 tie_t = (val << 28) >> 28; 39082 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 39083} 39084 39085static unsigned 39086Field_dsp340050b49a6c_fld2031_Slot_pq_slot1_get (const xtensa_insnbuf insn) 39087{ 39088 unsigned tie_t = 0; 39089 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 39090 return tie_t; 39091} 39092 39093static void 39094Field_dsp340050b49a6c_fld2031_Slot_pq_slot1_set (xtensa_insnbuf insn, uint32 val) 39095{ 39096 uint32 tie_t; 39097 tie_t = (val << 28) >> 28; 39098 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 39099} 39100 39101static unsigned 39102Field_dsp340050b49a6c_fld2031_Slot_smod_slot1_get (const xtensa_insnbuf insn) 39103{ 39104 unsigned tie_t = 0; 39105 tie_t = (tie_t << 4) | ((insn[0] << 26) >> 28); 39106 return tie_t; 39107} 39108 39109static void 39110Field_dsp340050b49a6c_fld2031_Slot_smod_slot1_set (xtensa_insnbuf insn, uint32 val) 39111{ 39112 uint32 tie_t; 39113 tie_t = (val << 28) >> 28; 39114 insn[0] = (insn[0] & ~0x3c) | (tie_t << 2); 39115} 39116 39117static unsigned 39118Field_dsp340050b49a6c_fld2031_Slot_llr_slot1_get (const xtensa_insnbuf insn) 39119{ 39120 unsigned tie_t = 0; 39121 tie_t = (tie_t << 4) | ((insn[0] << 22) >> 28); 39122 return tie_t; 39123} 39124 39125static void 39126Field_dsp340050b49a6c_fld2031_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 39127{ 39128 uint32 tie_t; 39129 tie_t = (val << 28) >> 28; 39130 insn[0] = (insn[0] & ~0x3c0) | (tie_t << 6); 39131} 39132 39133static unsigned 39134Field_dsp340050b49a6c_fld2028_Slot_acc2_slot1_get (const xtensa_insnbuf insn) 39135{ 39136 unsigned tie_t = 0; 39137 tie_t = (tie_t << 3) | ((insn[0] << 15) >> 29); 39138 return tie_t; 39139} 39140 39141static void 39142Field_dsp340050b49a6c_fld2028_Slot_acc2_slot1_set (xtensa_insnbuf insn, uint32 val) 39143{ 39144 uint32 tie_t; 39145 tie_t = (val << 29) >> 29; 39146 insn[0] = (insn[0] & ~0x1c000) | (tie_t << 14); 39147} 39148 39149static unsigned 39150Field_dsp340050b49a6c_fld2028_Slot_llr_slot1_get (const xtensa_insnbuf insn) 39151{ 39152 unsigned tie_t = 0; 39153 tie_t = (tie_t << 3) | ((insn[0] << 27) >> 29); 39154 return tie_t; 39155} 39156 39157static void 39158Field_dsp340050b49a6c_fld2028_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 39159{ 39160 uint32 tie_t; 39161 tie_t = (val << 29) >> 29; 39162 insn[0] = (insn[0] & ~0x1c) | (tie_t << 2); 39163} 39164 39165static unsigned 39166Field_dsp340050b49a6c_fld2033_Slot_smod_slot1_get (const xtensa_insnbuf insn) 39167{ 39168 unsigned tie_t = 0; 39169 tie_t = (tie_t << 3) | ((insn[0] << 23) >> 29); 39170 return tie_t; 39171} 39172 39173static void 39174Field_dsp340050b49a6c_fld2033_Slot_smod_slot1_set (xtensa_insnbuf insn, uint32 val) 39175{ 39176 uint32 tie_t; 39177 tie_t = (val << 29) >> 29; 39178 insn[0] = (insn[0] & ~0x1c0) | (tie_t << 6); 39179} 39180 39181static unsigned 39182Field_dsp340050b49a6c_fld2033_Slot_llr_slot1_get (const xtensa_insnbuf insn) 39183{ 39184 unsigned tie_t = 0; 39185 tie_t = (tie_t << 3) | ((insn[0] << 19) >> 29); 39186 return tie_t; 39187} 39188 39189static void 39190Field_dsp340050b49a6c_fld2033_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 39191{ 39192 uint32 tie_t; 39193 tie_t = (val << 29) >> 29; 39194 insn[0] = (insn[0] & ~0x1c00) | (tie_t << 10); 39195} 39196 39197static unsigned 39198Field_dsp340050b49a6c_fld2034_Slot_llr_slot1_get (const xtensa_insnbuf insn) 39199{ 39200 unsigned tie_t = 0; 39201 tie_t = (tie_t << 3) | ((insn[0] << 16) >> 29); 39202 return tie_t; 39203} 39204 39205static void 39206Field_dsp340050b49a6c_fld2034_Slot_llr_slot1_set (xtensa_insnbuf insn, uint32 val) 39207{ 39208 uint32 tie_t; 39209 tie_t = (val << 29) >> 29; 39210 insn[0] = (insn[0] & ~0xe000) | (tie_t << 13); 39211} 39212 39213static void 39214Implicit_Field_set (xtensa_insnbuf insn ATTRIBUTE_UNUSED, 39215 uint32 val ATTRIBUTE_UNUSED) 39216{ 39217 /* Do nothing. */ 39218} 39219 39220static unsigned 39221Implicit_Field_ar0_get (const xtensa_insnbuf insn ATTRIBUTE_UNUSED) 39222{ 39223 return 0; 39224} 39225 39226static unsigned 39227Implicit_Field_ar4_get (const xtensa_insnbuf insn ATTRIBUTE_UNUSED) 39228{ 39229 return 4; 39230} 39231 39232static unsigned 39233Implicit_Field_ar8_get (const xtensa_insnbuf insn ATTRIBUTE_UNUSED) 39234{ 39235 return 8; 39236} 39237 39238static unsigned 39239Implicit_Field_ar12_get (const xtensa_insnbuf insn ATTRIBUTE_UNUSED) 39240{ 39241 return 12; 39242} 39243 39244static unsigned 39245Implicit_Field_bt16_get (const xtensa_insnbuf insn ATTRIBUTE_UNUSED) 39246{ 39247 return 0; 39248} 39249 39250static unsigned 39251Implicit_Field_bs16_get (const xtensa_insnbuf insn ATTRIBUTE_UNUSED) 39252{ 39253 return 0; 39254} 39255 39256static unsigned 39257Implicit_Field_br16_get (const xtensa_insnbuf insn ATTRIBUTE_UNUSED) 39258{ 39259 return 0; 39260} 39261 39262static unsigned 39263Implicit_Field_brall_get (const xtensa_insnbuf insn ATTRIBUTE_UNUSED) 39264{ 39265 return 0; 39266} 39267 39268enum xtensa_field_id { 39269 FIELD_t, 39270 FIELD_bbi4, 39271 FIELD_bbi, 39272 FIELD_imm12, 39273 FIELD_imm8, 39274 FIELD_s, 39275 FIELD_imm12b, 39276 FIELD_imm16, 39277 FIELD_m, 39278 FIELD_n, 39279 FIELD_offset, 39280 FIELD_op0, 39281 FIELD_op1, 39282 FIELD_op2, 39283 FIELD_r, 39284 FIELD_sa4, 39285 FIELD_sae4, 39286 FIELD_sae, 39287 FIELD_sal, 39288 FIELD_sargt, 39289 FIELD_sas4, 39290 FIELD_sas, 39291 FIELD_sr, 39292 FIELD_st, 39293 FIELD_thi3, 39294 FIELD_imm4, 39295 FIELD_mn, 39296 FIELD_i, 39297 FIELD_imm6lo, 39298 FIELD_imm6hi, 39299 FIELD_imm7lo, 39300 FIELD_imm7hi, 39301 FIELD_z, 39302 FIELD_imm6, 39303 FIELD_imm7, 39304 FIELD_t2, 39305 FIELD_s2, 39306 FIELD_r2, 39307 FIELD_t4, 39308 FIELD_s4, 39309 FIELD_r4, 39310 FIELD_t8, 39311 FIELD_s8, 39312 FIELD_r8, 39313 FIELD_xt_wbr15_imm, 39314 FIELD_xt_wbr18_imm, 39315 FIELD_fimm8, 39316 FIELD_dsp340050b49a6c_fld2019, 39317 FIELD_dsp340050b49a6c_fld2021, 39318 FIELD_dsp340050b49a6c_fld2029, 39319 FIELD_dsp340050b49a6c_fld2030, 39320 FIELD_dsp340050b49a6c_fld2032, 39321 FIELD_dsp340050b49a6c_fld2035, 39322 FIELD_dsp340050b49a6c_fld2036, 39323 FIELD_dsp340050b49a6c_fld2037, 39324 FIELD_dsp340050b49a6c_fld2038, 39325 FIELD_dsp340050b49a6c_fld2039, 39326 FIELD_dsp340050b49a6c_fld2040, 39327 FIELD_dsp340050b49a6c_fld2041, 39328 FIELD_dsp340050b49a6c_fld2042, 39329 FIELD_dsp340050b49a6c_fld2043, 39330 FIELD_dsp340050b49a6c_fld2044, 39331 FIELD_dsp340050b49a6c_fld2045, 39332 FIELD_dsp340050b49a6c_fld2046, 39333 FIELD_dsp340050b49a6c_fld2047, 39334 FIELD_dsp340050b49a6c_fld2048, 39335 FIELD_dsp340050b49a6c_fld2049, 39336 FIELD_dsp340050b49a6c_fld2050, 39337 FIELD_dsp340050b49a6c_fld2051, 39338 FIELD_dsp340050b49a6c_fld2052, 39339 FIELD_dsp340050b49a6c_fld2053, 39340 FIELD_dsp340050b49a6c_fld2054, 39341 FIELD_dsp340050b49a6c_fld2055, 39342 FIELD_dsp340050b49a6c_fld2056, 39343 FIELD_dsp340050b49a6c_fld2082Inst, 39344 FIELD_dsp340050b49a6c_fld2083Inst, 39345 FIELD_dsp340050b49a6c_fld2084Inst, 39346 FIELD_dsp340050b49a6c_fld2085Inst, 39347 FIELD_dsp340050b49a6c_fld2086Inst, 39348 FIELD_dsp340050b49a6c_fld2088Inst, 39349 FIELD_dsp340050b49a6c_fld2089Inst, 39350 FIELD_dsp340050b49a6c_fld2090Inst, 39351 FIELD_dsp340050b49a6c_fld2091Inst, 39352 FIELD_dsp340050b49a6c_fld2092Inst, 39353 FIELD_dsp340050b49a6c_fld2094Inst, 39354 FIELD_dsp340050b49a6c_fld2095Inst, 39355 FIELD_dsp340050b49a6c_fld2096Inst, 39356 FIELD_dsp340050b49a6c_fld2098Inst, 39357 FIELD_dsp340050b49a6c_fld2099Inst, 39358 FIELD_dsp340050b49a6c_fld2100Inst, 39359 FIELD_dsp340050b49a6c_fld2101Inst, 39360 FIELD_dsp340050b49a6c_fld2102Inst, 39361 FIELD_dsp340050b49a6c_fld2103Inst, 39362 FIELD_dsp340050b49a6c_fld2104Inst, 39363 FIELD_dsp340050b49a6c_fld2105Inst, 39364 FIELD_dsp340050b49a6c_fld2106Inst, 39365 FIELD_dsp340050b49a6c_fld2107Inst, 39366 FIELD_dsp340050b49a6c_fld2108Inst, 39367 FIELD_dsp340050b49a6c_fld2109Inst, 39368 FIELD_dsp340050b49a6c_fld2110Inst, 39369 FIELD_dsp340050b49a6c_fld2111Inst, 39370 FIELD_dsp340050b49a6c_fld2112Inst, 39371 FIELD_dsp340050b49a6c_fld2113Inst, 39372 FIELD_dsp340050b49a6c_fld2114Inst, 39373 FIELD_dsp340050b49a6c_fld2115Inst, 39374 FIELD_dsp340050b49a6c_fld2116Inst, 39375 FIELD_dsp340050b49a6c_fld2117Inst, 39376 FIELD_dsp340050b49a6c_fld2118Inst, 39377 FIELD_dsp340050b49a6c_fld2119Inst, 39378 FIELD_dsp340050b49a6c_fld2120Inst, 39379 FIELD_dsp340050b49a6c_fld2122Inst, 39380 FIELD_dsp340050b49a6c_fld2123Inst, 39381 FIELD_dsp340050b49a6c_fld2124Inst, 39382 FIELD_dsp340050b49a6c_fld2125Inst, 39383 FIELD_dsp340050b49a6c_fld2126Inst, 39384 FIELD_dsp340050b49a6c_fld2127Inst, 39385 FIELD_dsp340050b49a6c_fld2128Inst, 39386 FIELD_dsp340050b49a6c_fld2129Inst, 39387 FIELD_dsp340050b49a6c_fld2131Inst, 39388 FIELD_dsp340050b49a6c_fld2132Inst, 39389 FIELD_dsp340050b49a6c_fld2133Inst, 39390 FIELD_dsp340050b49a6c_fld2134Inst, 39391 FIELD_dsp340050b49a6c_fld2136Inst, 39392 FIELD_dsp340050b49a6c_fld2137Inst, 39393 FIELD_dsp340050b49a6c_fld2138Inst, 39394 FIELD_dsp340050b49a6c_fld2139Inst, 39395 FIELD_dsp340050b49a6c_fld2140Inst, 39396 FIELD_dsp340050b49a6c_fld2141Inst, 39397 FIELD_dsp340050b49a6c_fld2142Inst, 39398 FIELD_dsp340050b49a6c_fld2143Inst, 39399 FIELD_dsp340050b49a6c_fld2144Inst, 39400 FIELD_dsp340050b49a6c_fld2145Inst, 39401 FIELD_dsp340050b49a6c_fld2146Inst, 39402 FIELD_dsp340050b49a6c_fld2147Inst, 39403 FIELD_dsp340050b49a6c_fld2149Inst, 39404 FIELD_dsp340050b49a6c_fld2151Inst, 39405 FIELD_dsp340050b49a6c_fld2153Inst, 39406 FIELD_dsp340050b49a6c_fld2154Inst, 39407 FIELD_dsp340050b49a6c_fld2155Inst, 39408 FIELD_dsp340050b49a6c_fld2156Inst, 39409 FIELD_dsp340050b49a6c_fld2157Inst, 39410 FIELD_dsp340050b49a6c_fld2158Inst, 39411 FIELD_dsp340050b49a6c_fld2159Inst, 39412 FIELD_dsp340050b49a6c_fld2160Inst, 39413 FIELD_dsp340050b49a6c_fld2161Inst, 39414 FIELD_dsp340050b49a6c_fld2162Inst, 39415 FIELD_dsp340050b49a6c_fld2163Inst, 39416 FIELD_dsp340050b49a6c_fld2164Inst, 39417 FIELD_dsp340050b49a6c_fld2165Inst, 39418 FIELD_dsp340050b49a6c_fld2166Inst, 39419 FIELD_dsp340050b49a6c_fld2167Inst, 39420 FIELD_dsp340050b49a6c_fld2168Inst, 39421 FIELD_dsp340050b49a6c_fld2169Inst, 39422 FIELD_dsp340050b49a6c_fld2171Inst, 39423 FIELD_dsp340050b49a6c_fld2172Inst, 39424 FIELD_dsp340050b49a6c_fld2173Inst, 39425 FIELD_dsp340050b49a6c_fld2174Inst, 39426 FIELD_dsp340050b49a6c_fld2175Inst, 39427 FIELD_dsp340050b49a6c_fld2177Inst, 39428 FIELD_dsp340050b49a6c_fld2178Inst, 39429 FIELD_dsp340050b49a6c_fld2179Inst, 39430 FIELD_dsp340050b49a6c_fld2180Inst, 39431 FIELD_dsp340050b49a6c_fld2181Inst, 39432 FIELD_dsp340050b49a6c_fld2182Inst, 39433 FIELD_dsp340050b49a6c_fld2183Inst, 39434 FIELD_dsp340050b49a6c_fld2184Inst, 39435 FIELD_dsp340050b49a6c_fld2185Inst, 39436 FIELD_dsp340050b49a6c_fld2186Inst, 39437 FIELD_dsp340050b49a6c_fld2187Inst, 39438 FIELD_dsp340050b49a6c_fld2188Inst, 39439 FIELD_dsp340050b49a6c_fld2189Inst, 39440 FIELD_dsp340050b49a6c_fld2190Inst, 39441 FIELD_dsp340050b49a6c_fld2191Inst, 39442 FIELD_dsp340050b49a6c_fld2192Inst, 39443 FIELD_dsp340050b49a6c_fld2193Inst, 39444 FIELD_dsp340050b49a6c_fld2194Inst, 39445 FIELD_dsp340050b49a6c_fld2195Inst, 39446 FIELD_dsp340050b49a6c_fld2196Inst, 39447 FIELD_dsp340050b49a6c_fld2197Inst, 39448 FIELD_dsp340050b49a6c_fld2198Inst, 39449 FIELD_dsp340050b49a6c_fld2199Inst, 39450 FIELD_dsp340050b49a6c_fld2200Inst, 39451 FIELD_dsp340050b49a6c_fld2201Inst, 39452 FIELD_dsp340050b49a6c_fld2202Inst, 39453 FIELD_dsp340050b49a6c_fld2203Inst, 39454 FIELD_dsp340050b49a6c_fld2204Inst, 39455 FIELD_dsp340050b49a6c_fld2205Inst, 39456 FIELD_dsp340050b49a6c_fld2206Inst, 39457 FIELD_dsp340050b49a6c_fld2207Inst, 39458 FIELD_dsp340050b49a6c_fld2208Inst, 39459 FIELD_dsp340050b49a6c_fld2209Inst, 39460 FIELD_dsp340050b49a6c_fld2210Inst, 39461 FIELD_dsp340050b49a6c_fld2211Inst, 39462 FIELD_dsp340050b49a6c_fld2212Inst, 39463 FIELD_dsp340050b49a6c_fld2213Inst, 39464 FIELD_dsp340050b49a6c_fld2214Inst, 39465 FIELD_dsp340050b49a6c_fld2215Inst, 39466 FIELD_dsp340050b49a6c_fld2216Inst, 39467 FIELD_dsp340050b49a6c_fld2217Inst, 39468 FIELD_dsp340050b49a6c_fld2218Inst, 39469 FIELD_dsp340050b49a6c_fld2219Inst, 39470 FIELD_dsp340050b49a6c_fld2220Inst, 39471 FIELD_dsp340050b49a6c_fld2221Inst, 39472 FIELD_dsp340050b49a6c_fld2222Inst, 39473 FIELD_dsp340050b49a6c_fld2223Inst, 39474 FIELD_dsp340050b49a6c_fld2224Inst, 39475 FIELD_dsp340050b49a6c_fld2225Inst, 39476 FIELD_dsp340050b49a6c_fld2226Inst, 39477 FIELD_dsp340050b49a6c_fld2227Inst, 39478 FIELD_dsp340050b49a6c_fld2228Inst, 39479 FIELD_dsp340050b49a6c_fld2229Inst, 39480 FIELD_dsp340050b49a6c_fld2230Inst, 39481 FIELD_dsp340050b49a6c_fld2231Inst, 39482 FIELD_dsp340050b49a6c_fld2232Inst, 39483 FIELD_dsp340050b49a6c_fld2234Inst, 39484 FIELD_dsp340050b49a6c_fld2235Inst, 39485 FIELD_dsp340050b49a6c_fld2236Inst, 39486 FIELD_dsp340050b49a6c_fld2237Inst, 39487 FIELD_dsp340050b49a6c_fld2238Inst, 39488 FIELD_dsp340050b49a6c_fld2239Inst, 39489 FIELD_dsp340050b49a6c_fld2240Inst, 39490 FIELD_dsp340050b49a6c_fld2241Inst, 39491 FIELD_dsp340050b49a6c_fld2242Inst, 39492 FIELD_dsp340050b49a6c_fld2243Inst, 39493 FIELD_dsp340050b49a6c_fld2244Inst, 39494 FIELD_dsp340050b49a6c_fld2245Inst, 39495 FIELD_dsp340050b49a6c_fld2246Inst, 39496 FIELD_dsp340050b49a6c_fld2247Inst, 39497 FIELD_dsp340050b49a6c_fld2248Inst, 39498 FIELD_dsp340050b49a6c_fld2249Inst, 39499 FIELD_dsp340050b49a6c_fld2250Inst, 39500 FIELD_dsp340050b49a6c_fld2251Inst, 39501 FIELD_dsp340050b49a6c_fld2252Inst, 39502 FIELD_dsp340050b49a6c_fld2253Inst, 39503 FIELD_dsp340050b49a6c_fld2254, 39504 FIELD_dsp340050b49a6c_fld2255Inst, 39505 FIELD_dsp340050b49a6c_fld2257Inst, 39506 FIELD_dsp340050b49a6c_fld3627Inst, 39507 FIELD_dsp340050b49a6c_fld3630Inst, 39508 FIELD_dsp340050b49a6c_fld3631Inst, 39509 FIELD_dsp340050b49a6c_fld3633Inst, 39510 FIELD_dsp340050b49a6c_fld3634, 39511 FIELD_dsp340050b49a6c_fld3635Inst, 39512 FIELD_dsp340050b49a6c_fld3636Inst, 39513 FIELD_dsp340050b49a6c_fld3637Inst, 39514 FIELD_dsp340050b49a6c_fld3638Inst, 39515 FIELD_dsp340050b49a6c_fld3639Inst, 39516 FIELD_dsp340050b49a6c_fld3640Inst, 39517 FIELD_dsp340050b49a6c_fld3642Inst, 39518 FIELD_dsp340050b49a6c_fld3643Inst, 39519 FIELD_dsp340050b49a6c_fld3644Inst, 39520 FIELD_dsp340050b49a6c_fld3645Inst, 39521 FIELD_dsp340050b49a6c_fld3647Inst, 39522 FIELD_dsp340050b49a6c_fld3648Inst, 39523 FIELD_dsp340050b49a6c_fld3649Inst, 39524 FIELD_dsp340050b49a6c_fld3650Inst, 39525 FIELD_dsp340050b49a6c_fld3651Inst, 39526 FIELD_dsp340050b49a6c_fld3653Inst, 39527 FIELD_dsp340050b49a6c_fld3654Inst, 39528 FIELD_dsp340050b49a6c_fld3655Inst, 39529 FIELD_dsp340050b49a6c_fld3656Inst, 39530 FIELD_dsp340050b49a6c_fld3657Inst, 39531 FIELD_dsp340050b49a6c_fld3658Inst, 39532 FIELD_dsp340050b49a6c_fld3659Inst, 39533 FIELD_dsp340050b49a6c_fld3660Inst, 39534 FIELD_dsp340050b49a6c_fld3661Inst, 39535 FIELD_dsp340050b49a6c_fld3662Inst, 39536 FIELD_op0_s3, 39537 FIELD_dsp340050b49a6c_fld2025, 39538 FIELD_dsp340050b49a6c_fld2027, 39539 FIELD_dsp340050b49a6c_fld2258GP_slot2, 39540 FIELD_dsp340050b49a6c_fld2259GP_slot2, 39541 FIELD_dsp340050b49a6c_fld2260GP_slot2, 39542 FIELD_dsp340050b49a6c_fld2261GP_slot2, 39543 FIELD_dsp340050b49a6c_fld2262GP_slot2, 39544 FIELD_dsp340050b49a6c_fld2263GP_slot2, 39545 FIELD_dsp340050b49a6c_fld2264GP_slot2, 39546 FIELD_dsp340050b49a6c_fld2266GP_slot2, 39547 FIELD_dsp340050b49a6c_fld2267GP_slot2, 39548 FIELD_dsp340050b49a6c_fld2268GP_slot2, 39549 FIELD_dsp340050b49a6c_fld2269GP_slot2, 39550 FIELD_dsp340050b49a6c_fld2270GP_slot2, 39551 FIELD_dsp340050b49a6c_fld2271GP_slot2, 39552 FIELD_dsp340050b49a6c_fld2272, 39553 FIELD_dsp340050b49a6c_fld2273GP_slot2, 39554 FIELD_dsp340050b49a6c_fld2274GP_slot2, 39555 FIELD_dsp340050b49a6c_fld2275GP_slot2, 39556 FIELD_dsp340050b49a6c_fld2277GP_slot2, 39557 FIELD_dsp340050b49a6c_fld2278GP_slot2, 39558 FIELD_dsp340050b49a6c_fld2279GP_slot2, 39559 FIELD_dsp340050b49a6c_fld2280GP_slot2, 39560 FIELD_dsp340050b49a6c_fld2281GP_slot2, 39561 FIELD_dsp340050b49a6c_fld2282GP_slot2, 39562 FIELD_dsp340050b49a6c_fld2283GP_slot2, 39563 FIELD_dsp340050b49a6c_fld2284GP_slot2, 39564 FIELD_dsp340050b49a6c_fld2286GP_slot2, 39565 FIELD_dsp340050b49a6c_fld2287GP_slot2, 39566 FIELD_dsp340050b49a6c_fld2288GP_slot2, 39567 FIELD_dsp340050b49a6c_fld2289GP_slot2, 39568 FIELD_dsp340050b49a6c_fld2290GP_slot2, 39569 FIELD_dsp340050b49a6c_fld2291GP_slot2, 39570 FIELD_dsp340050b49a6c_fld2292GP_slot2, 39571 FIELD_dsp340050b49a6c_fld2293GP_slot2, 39572 FIELD_dsp340050b49a6c_fld2294GP_slot2, 39573 FIELD_dsp340050b49a6c_fld2295GP_slot2, 39574 FIELD_dsp340050b49a6c_fld2296GP_slot2, 39575 FIELD_dsp340050b49a6c_fld2297GP_slot2, 39576 FIELD_dsp340050b49a6c_fld2298GP_slot2, 39577 FIELD_dsp340050b49a6c_fld2299GP_slot2, 39578 FIELD_dsp340050b49a6c_fld2300GP_slot2, 39579 FIELD_dsp340050b49a6c_fld2301GP_slot2, 39580 FIELD_dsp340050b49a6c_fld2302, 39581 FIELD_dsp340050b49a6c_fld2303GP_slot2, 39582 FIELD_dsp340050b49a6c_fld2304GP_slot2, 39583 FIELD_dsp340050b49a6c_fld2305, 39584 FIELD_dsp340050b49a6c_fld2306GP_slot2, 39585 FIELD_dsp340050b49a6c_fld2308GP_slot2, 39586 FIELD_dsp340050b49a6c_fld2309GP_slot2, 39587 FIELD_dsp340050b49a6c_fld2310GP_slot2, 39588 FIELD_dsp340050b49a6c_fld2312GP_slot2, 39589 FIELD_dsp340050b49a6c_fld2313, 39590 FIELD_dsp340050b49a6c_fld2314GP_slot2, 39591 FIELD_dsp340050b49a6c_fld2316GP_slot2, 39592 FIELD_dsp340050b49a6c_fld2317GP_slot2, 39593 FIELD_dsp340050b49a6c_fld2318GP_slot2, 39594 FIELD_dsp340050b49a6c_fld2319GP_slot2, 39595 FIELD_dsp340050b49a6c_fld2320GP_slot2, 39596 FIELD_dsp340050b49a6c_fld2321GP_slot2, 39597 FIELD_dsp340050b49a6c_fld2322GP_slot2, 39598 FIELD_dsp340050b49a6c_fld2323GP_slot2, 39599 FIELD_dsp340050b49a6c_fld2324GP_slot2, 39600 FIELD_dsp340050b49a6c_fld2325GP_slot2, 39601 FIELD_dsp340050b49a6c_fld2326GP_slot2, 39602 FIELD_dsp340050b49a6c_fld2327GP_slot2, 39603 FIELD_dsp340050b49a6c_fld2328GP_slot2, 39604 FIELD_dsp340050b49a6c_fld2329GP_slot2, 39605 FIELD_dsp340050b49a6c_fld2330GP_slot2, 39606 FIELD_dsp340050b49a6c_fld2331GP_slot2, 39607 FIELD_dsp340050b49a6c_fld2332GP_slot2, 39608 FIELD_dsp340050b49a6c_fld2333GP_slot2, 39609 FIELD_dsp340050b49a6c_fld2334GP_slot2, 39610 FIELD_dsp340050b49a6c_fld2335GP_slot2, 39611 FIELD_dsp340050b49a6c_fld2336GP_slot2, 39612 FIELD_dsp340050b49a6c_fld2337GP_slot2, 39613 FIELD_dsp340050b49a6c_fld2338GP_slot2, 39614 FIELD_dsp340050b49a6c_fld2339GP_slot2, 39615 FIELD_dsp340050b49a6c_fld2340GP_slot2, 39616 FIELD_dsp340050b49a6c_fld2341GP_slot2, 39617 FIELD_dsp340050b49a6c_fld2342GP_slot2, 39618 FIELD_dsp340050b49a6c_fld2343GP_slot2, 39619 FIELD_dsp340050b49a6c_fld2344GP_slot2, 39620 FIELD_dsp340050b49a6c_fld2345GP_slot2, 39621 FIELD_dsp340050b49a6c_fld2346GP_slot2, 39622 FIELD_dsp340050b49a6c_fld2347GP_slot2, 39623 FIELD_dsp340050b49a6c_fld2348GP_slot2, 39624 FIELD_dsp340050b49a6c_fld2349GP_slot2, 39625 FIELD_dsp340050b49a6c_fld2350GP_slot2, 39626 FIELD_dsp340050b49a6c_fld2351GP_slot2, 39627 FIELD_dsp340050b49a6c_fld2352GP_slot2, 39628 FIELD_dsp340050b49a6c_fld2353GP_slot2, 39629 FIELD_dsp340050b49a6c_fld2354GP_slot2, 39630 FIELD_dsp340050b49a6c_fld2355GP_slot2, 39631 FIELD_dsp340050b49a6c_fld2356GP_slot2, 39632 FIELD_dsp340050b49a6c_fld2357GP_slot2, 39633 FIELD_dsp340050b49a6c_fld2358GP_slot2, 39634 FIELD_dsp340050b49a6c_fld2359GP_slot2, 39635 FIELD_dsp340050b49a6c_fld2361GP_slot2, 39636 FIELD_dsp340050b49a6c_fld2362GP_slot2, 39637 FIELD_dsp340050b49a6c_fld2364GP_slot2, 39638 FIELD_dsp340050b49a6c_fld2366GP_slot2, 39639 FIELD_dsp340050b49a6c_fld2368GP_slot2, 39640 FIELD_dsp340050b49a6c_fld2369GP_slot2, 39641 FIELD_dsp340050b49a6c_fld2370GP_slot2, 39642 FIELD_dsp340050b49a6c_fld2371GP_slot2, 39643 FIELD_dsp340050b49a6c_fld2372GP_slot2, 39644 FIELD_dsp340050b49a6c_fld2373GP_slot2, 39645 FIELD_dsp340050b49a6c_fld2374GP_slot2, 39646 FIELD_dsp340050b49a6c_fld2375GP_slot2, 39647 FIELD_dsp340050b49a6c_fld2376GP_slot2, 39648 FIELD_dsp340050b49a6c_fld2378GP_slot2, 39649 FIELD_dsp340050b49a6c_fld2379GP_slot2, 39650 FIELD_dsp340050b49a6c_fld2381GP_slot2, 39651 FIELD_dsp340050b49a6c_fld2383GP_slot2, 39652 FIELD_dsp340050b49a6c_fld2384, 39653 FIELD_dsp340050b49a6c_fld2385GP_slot2, 39654 FIELD_dsp340050b49a6c_fld2386, 39655 FIELD_dsp340050b49a6c_fld2387GP_slot2, 39656 FIELD_dsp340050b49a6c_fld2388GP_slot2, 39657 FIELD_dsp340050b49a6c_fld2389GP_slot2, 39658 FIELD_dsp340050b49a6c_fld3663GP_slot2, 39659 FIELD_dsp340050b49a6c_fld3664GP_slot2, 39660 FIELD_dsp340050b49a6c_fld3665GP_slot2, 39661 FIELD_dsp340050b49a6c_fld3666, 39662 FIELD_dsp340050b49a6c_fld3667GP_slot2, 39663 FIELD_dsp340050b49a6c_fld3668GP_slot2, 39664 FIELD_dsp340050b49a6c_fld3669GP_slot2, 39665 FIELD_dsp340050b49a6c_fld3670GP_slot2, 39666 FIELD_dsp340050b49a6c_fld3671GP_slot2, 39667 FIELD_dsp340050b49a6c_fld3673GP_slot2, 39668 FIELD_dsp340050b49a6c_fld3674GP_slot2, 39669 FIELD_dsp340050b49a6c_fld3675GP_slot2, 39670 FIELD_dsp340050b49a6c_fld3676GP_slot2, 39671 FIELD_dsp340050b49a6c_fld3678GP_slot2, 39672 FIELD_dsp340050b49a6c_fld3679GP_slot2, 39673 FIELD_dsp340050b49a6c_fld3680GP_slot2, 39674 FIELD_op0_s4, 39675 FIELD_dsp340050b49a6c_fld2026, 39676 FIELD_dsp340050b49a6c_fld2031, 39677 FIELD_dsp340050b49a6c_fld2394GP_slot1, 39678 FIELD_dsp340050b49a6c_fld2395GP_slot1, 39679 FIELD_dsp340050b49a6c_fld2397GP_slot1, 39680 FIELD_dsp340050b49a6c_fld2398GP_slot1, 39681 FIELD_dsp340050b49a6c_fld2399GP_slot1, 39682 FIELD_dsp340050b49a6c_fld2400GP_slot1, 39683 FIELD_dsp340050b49a6c_fld2402GP_slot1, 39684 FIELD_dsp340050b49a6c_fld2403GP_slot1, 39685 FIELD_dsp340050b49a6c_fld2405GP_slot1, 39686 FIELD_dsp340050b49a6c_fld3681GP_slot1, 39687 FIELD_dsp340050b49a6c_fld3683GP_slot1, 39688 FIELD_dsp340050b49a6c_fld3684GP_slot1, 39689 FIELD_dsp340050b49a6c_fld3686GP_slot1, 39690 FIELD_op0_s5, 39691 FIELD_dsp340050b49a6c_fld2058, 39692 FIELD_dsp340050b49a6c_fld2067, 39693 FIELD_dsp340050b49a6c_fld2407GP_slot0, 39694 FIELD_dsp340050b49a6c_fld2409GP_slot0, 39695 FIELD_dsp340050b49a6c_fld2410GP_slot0, 39696 FIELD_dsp340050b49a6c_fld2411GP_slot0, 39697 FIELD_dsp340050b49a6c_fld2412GP_slot0, 39698 FIELD_dsp340050b49a6c_fld2413GP_slot0, 39699 FIELD_dsp340050b49a6c_fld2415GP_slot0, 39700 FIELD_dsp340050b49a6c_fld2416GP_slot0, 39701 FIELD_dsp340050b49a6c_fld2417GP_slot0, 39702 FIELD_dsp340050b49a6c_fld2418GP_slot0, 39703 FIELD_dsp340050b49a6c_fld2419GP_slot0, 39704 FIELD_dsp340050b49a6c_fld2420GP_slot0, 39705 FIELD_dsp340050b49a6c_fld2422GP_slot0, 39706 FIELD_dsp340050b49a6c_fld2423GP_slot0, 39707 FIELD_dsp340050b49a6c_fld2424GP_slot0, 39708 FIELD_dsp340050b49a6c_fld2425GP_slot0, 39709 FIELD_dsp340050b49a6c_fld2426GP_slot0, 39710 FIELD_dsp340050b49a6c_fld2427GP_slot0, 39711 FIELD_dsp340050b49a6c_fld2429GP_slot0, 39712 FIELD_dsp340050b49a6c_fld2430GP_slot0, 39713 FIELD_dsp340050b49a6c_fld2431GP_slot0, 39714 FIELD_dsp340050b49a6c_fld2432GP_slot0, 39715 FIELD_dsp340050b49a6c_fld2433GP_slot0, 39716 FIELD_dsp340050b49a6c_fld2434GP_slot0, 39717 FIELD_dsp340050b49a6c_fld2435GP_slot0, 39718 FIELD_dsp340050b49a6c_fld2436GP_slot0, 39719 FIELD_dsp340050b49a6c_fld2437GP_slot0, 39720 FIELD_dsp340050b49a6c_fld2438GP_slot0, 39721 FIELD_dsp340050b49a6c_fld2439GP_slot0, 39722 FIELD_dsp340050b49a6c_fld2440GP_slot0, 39723 FIELD_dsp340050b49a6c_fld2441GP_slot0, 39724 FIELD_dsp340050b49a6c_fld2443GP_slot0, 39725 FIELD_dsp340050b49a6c_fld2444GP_slot0, 39726 FIELD_dsp340050b49a6c_fld2445, 39727 FIELD_dsp340050b49a6c_fld2447GP_slot0, 39728 FIELD_dsp340050b49a6c_fld2448, 39729 FIELD_dsp340050b49a6c_fld2449GP_slot0, 39730 FIELD_dsp340050b49a6c_fld2451GP_slot0, 39731 FIELD_dsp340050b49a6c_fld2452GP_slot0, 39732 FIELD_dsp340050b49a6c_fld2453GP_slot0, 39733 FIELD_dsp340050b49a6c_fld2454GP_slot0, 39734 FIELD_dsp340050b49a6c_fld2455GP_slot0, 39735 FIELD_dsp340050b49a6c_fld2456GP_slot0, 39736 FIELD_dsp340050b49a6c_fld2457GP_slot0, 39737 FIELD_dsp340050b49a6c_fld2458GP_slot0, 39738 FIELD_dsp340050b49a6c_fld2459GP_slot0, 39739 FIELD_dsp340050b49a6c_fld2460GP_slot0, 39740 FIELD_dsp340050b49a6c_fld2461GP_slot0, 39741 FIELD_dsp340050b49a6c_fld2462, 39742 FIELD_dsp340050b49a6c_fld2463GP_slot0, 39743 FIELD_dsp340050b49a6c_fld2464GP_slot0, 39744 FIELD_dsp340050b49a6c_fld2465GP_slot0, 39745 FIELD_dsp340050b49a6c_fld2466GP_slot0, 39746 FIELD_dsp340050b49a6c_fld2467GP_slot0, 39747 FIELD_dsp340050b49a6c_fld2468GP_slot0, 39748 FIELD_dsp340050b49a6c_fld2470GP_slot0, 39749 FIELD_dsp340050b49a6c_fld2471GP_slot0, 39750 FIELD_dsp340050b49a6c_fld2472GP_slot0, 39751 FIELD_dsp340050b49a6c_fld2473GP_slot0, 39752 FIELD_dsp340050b49a6c_fld2474GP_slot0, 39753 FIELD_dsp340050b49a6c_fld2475GP_slot0, 39754 FIELD_dsp340050b49a6c_fld2477GP_slot0, 39755 FIELD_dsp340050b49a6c_fld2479GP_slot0, 39756 FIELD_dsp340050b49a6c_fld2480GP_slot0, 39757 FIELD_dsp340050b49a6c_fld2481GP_slot0, 39758 FIELD_dsp340050b49a6c_fld2482GP_slot0, 39759 FIELD_dsp340050b49a6c_fld2483GP_slot0, 39760 FIELD_dsp340050b49a6c_fld2484GP_slot0, 39761 FIELD_dsp340050b49a6c_fld2485GP_slot0, 39762 FIELD_dsp340050b49a6c_fld2486GP_slot0, 39763 FIELD_dsp340050b49a6c_fld2487GP_slot0, 39764 FIELD_dsp340050b49a6c_fld2488GP_slot0, 39765 FIELD_dsp340050b49a6c_fld2489GP_slot0, 39766 FIELD_dsp340050b49a6c_fld2490GP_slot0, 39767 FIELD_dsp340050b49a6c_fld2491GP_slot0, 39768 FIELD_dsp340050b49a6c_fld2492GP_slot0, 39769 FIELD_dsp340050b49a6c_fld2493GP_slot0, 39770 FIELD_dsp340050b49a6c_fld2494GP_slot0, 39771 FIELD_dsp340050b49a6c_fld2495GP_slot0, 39772 FIELD_dsp340050b49a6c_fld2496GP_slot0, 39773 FIELD_dsp340050b49a6c_fld2497GP_slot0, 39774 FIELD_dsp340050b49a6c_fld2498GP_slot0, 39775 FIELD_dsp340050b49a6c_fld2499GP_slot0, 39776 FIELD_dsp340050b49a6c_fld2500GP_slot0, 39777 FIELD_dsp340050b49a6c_fld2501GP_slot0, 39778 FIELD_dsp340050b49a6c_fld2502GP_slot0, 39779 FIELD_dsp340050b49a6c_fld2503GP_slot0, 39780 FIELD_dsp340050b49a6c_fld2504GP_slot0, 39781 FIELD_dsp340050b49a6c_fld2505GP_slot0, 39782 FIELD_dsp340050b49a6c_fld2506GP_slot0, 39783 FIELD_dsp340050b49a6c_fld2507GP_slot0, 39784 FIELD_dsp340050b49a6c_fld2508GP_slot0, 39785 FIELD_dsp340050b49a6c_fld2509GP_slot0, 39786 FIELD_dsp340050b49a6c_fld2510GP_slot0, 39787 FIELD_dsp340050b49a6c_fld2512GP_slot0, 39788 FIELD_dsp340050b49a6c_fld2514GP_slot0, 39789 FIELD_dsp340050b49a6c_fld2515GP_slot0, 39790 FIELD_dsp340050b49a6c_fld2516GP_slot0, 39791 FIELD_dsp340050b49a6c_fld2517GP_slot0, 39792 FIELD_dsp340050b49a6c_fld2518GP_slot0, 39793 FIELD_dsp340050b49a6c_fld2519GP_slot0, 39794 FIELD_dsp340050b49a6c_fld2520GP_slot0, 39795 FIELD_dsp340050b49a6c_fld2521GP_slot0, 39796 FIELD_dsp340050b49a6c_fld2523GP_slot0, 39797 FIELD_dsp340050b49a6c_fld2524GP_slot0, 39798 FIELD_dsp340050b49a6c_fld2526GP_slot0, 39799 FIELD_dsp340050b49a6c_fld2527GP_slot0, 39800 FIELD_dsp340050b49a6c_fld2528GP_slot0, 39801 FIELD_dsp340050b49a6c_fld2529GP_slot0, 39802 FIELD_dsp340050b49a6c_fld2530, 39803 FIELD_dsp340050b49a6c_fld2531GP_slot0, 39804 FIELD_dsp340050b49a6c_fld3688GP_slot0, 39805 FIELD_dsp340050b49a6c_fld3689GP_slot0, 39806 FIELD_dsp340050b49a6c_fld3690GP_slot0, 39807 FIELD_dsp340050b49a6c_fld3691GP_slot0, 39808 FIELD_dsp340050b49a6c_fld3692GP_slot0, 39809 FIELD_dsp340050b49a6c_fld3693GP_slot0, 39810 FIELD_dsp340050b49a6c_fld3695GP_slot0, 39811 FIELD_dsp340050b49a6c_fld3696GP_slot0, 39812 FIELD_dsp340050b49a6c_fld3697GP_slot0, 39813 FIELD_dsp340050b49a6c_fld3698GP_slot0, 39814 FIELD_dsp340050b49a6c_fld3699GP_slot0, 39815 FIELD_dsp340050b49a6c_fld3700GP_slot0, 39816 FIELD_dsp340050b49a6c_fld3702GP_slot0, 39817 FIELD_dsp340050b49a6c_fld3703GP_slot0, 39818 FIELD_dsp340050b49a6c_fld3705GP_slot0, 39819 FIELD_dsp340050b49a6c_fld3706GP_slot0, 39820 FIELD_op0_s6, 39821 FIELD_dsp340050b49a6c_fld2532DOT_slot2, 39822 FIELD_dsp340050b49a6c_fld2533DOT_slot2, 39823 FIELD_dsp340050b49a6c_fld2534DOT_slot2, 39824 FIELD_dsp340050b49a6c_fld2535DOT_slot2, 39825 FIELD_dsp340050b49a6c_fld2536DOT_slot2, 39826 FIELD_dsp340050b49a6c_fld2537DOT_slot2, 39827 FIELD_dsp340050b49a6c_fld2538DOT_slot2, 39828 FIELD_dsp340050b49a6c_fld2539DOT_slot2, 39829 FIELD_dsp340050b49a6c_fld2540DOT_slot2, 39830 FIELD_dsp340050b49a6c_fld2541DOT_slot2, 39831 FIELD_dsp340050b49a6c_fld2542DOT_slot2, 39832 FIELD_dsp340050b49a6c_fld2543DOT_slot2, 39833 FIELD_dsp340050b49a6c_fld2544DOT_slot2, 39834 FIELD_dsp340050b49a6c_fld2545DOT_slot2, 39835 FIELD_dsp340050b49a6c_fld2546DOT_slot2, 39836 FIELD_dsp340050b49a6c_fld2547DOT_slot2, 39837 FIELD_dsp340050b49a6c_fld2548DOT_slot2, 39838 FIELD_dsp340050b49a6c_fld2549DOT_slot2, 39839 FIELD_dsp340050b49a6c_fld2550DOT_slot2, 39840 FIELD_dsp340050b49a6c_fld2551DOT_slot2, 39841 FIELD_dsp340050b49a6c_fld2552DOT_slot2, 39842 FIELD_dsp340050b49a6c_fld2553DOT_slot2, 39843 FIELD_dsp340050b49a6c_fld2554DOT_slot2, 39844 FIELD_dsp340050b49a6c_fld2555DOT_slot2, 39845 FIELD_dsp340050b49a6c_fld2556DOT_slot2, 39846 FIELD_dsp340050b49a6c_fld2557DOT_slot2, 39847 FIELD_dsp340050b49a6c_fld2558DOT_slot2, 39848 FIELD_dsp340050b49a6c_fld2559DOT_slot2, 39849 FIELD_dsp340050b49a6c_fld2560DOT_slot2, 39850 FIELD_dsp340050b49a6c_fld2561DOT_slot2, 39851 FIELD_dsp340050b49a6c_fld2562DOT_slot2, 39852 FIELD_dsp340050b49a6c_fld2563DOT_slot2, 39853 FIELD_dsp340050b49a6c_fld2564DOT_slot2, 39854 FIELD_dsp340050b49a6c_fld2565DOT_slot2, 39855 FIELD_dsp340050b49a6c_fld2566DOT_slot2, 39856 FIELD_dsp340050b49a6c_fld2567DOT_slot2, 39857 FIELD_dsp340050b49a6c_fld2568DOT_slot2, 39858 FIELD_dsp340050b49a6c_fld2569DOT_slot2, 39859 FIELD_dsp340050b49a6c_fld2571DOT_slot2, 39860 FIELD_dsp340050b49a6c_fld2572DOT_slot2, 39861 FIELD_dsp340050b49a6c_fld2573DOT_slot2, 39862 FIELD_dsp340050b49a6c_fld2574DOT_slot2, 39863 FIELD_dsp340050b49a6c_fld2575DOT_slot2, 39864 FIELD_dsp340050b49a6c_fld2576DOT_slot2, 39865 FIELD_dsp340050b49a6c_fld2577DOT_slot2, 39866 FIELD_dsp340050b49a6c_fld2578, 39867 FIELD_dsp340050b49a6c_fld2579DOT_slot2, 39868 FIELD_dsp340050b49a6c_fld2580DOT_slot2, 39869 FIELD_dsp340050b49a6c_fld2581DOT_slot2, 39870 FIELD_dsp340050b49a6c_fld2582DOT_slot2, 39871 FIELD_dsp340050b49a6c_fld2583DOT_slot2, 39872 FIELD_dsp340050b49a6c_fld2584DOT_slot2, 39873 FIELD_dsp340050b49a6c_fld2585DOT_slot2, 39874 FIELD_dsp340050b49a6c_fld2586DOT_slot2, 39875 FIELD_dsp340050b49a6c_fld2587DOT_slot2, 39876 FIELD_dsp340050b49a6c_fld2588DOT_slot2, 39877 FIELD_dsp340050b49a6c_fld2589DOT_slot2, 39878 FIELD_dsp340050b49a6c_fld2590DOT_slot2, 39879 FIELD_dsp340050b49a6c_fld2591DOT_slot2, 39880 FIELD_dsp340050b49a6c_fld2592DOT_slot2, 39881 FIELD_dsp340050b49a6c_fld2595DOT_slot2, 39882 FIELD_dsp340050b49a6c_fld2596DOT_slot2, 39883 FIELD_dsp340050b49a6c_fld2598DOT_slot2, 39884 FIELD_dsp340050b49a6c_fld2599DOT_slot2, 39885 FIELD_dsp340050b49a6c_fld2601DOT_slot2, 39886 FIELD_dsp340050b49a6c_fld2602DOT_slot2, 39887 FIELD_dsp340050b49a6c_fld2604DOT_slot2, 39888 FIELD_dsp340050b49a6c_fld2605, 39889 FIELD_dsp340050b49a6c_fld2606DOT_slot2, 39890 FIELD_dsp340050b49a6c_fld2608DOT_slot2, 39891 FIELD_dsp340050b49a6c_fld2609DOT_slot2, 39892 FIELD_dsp340050b49a6c_fld2610DOT_slot2, 39893 FIELD_dsp340050b49a6c_fld2611DOT_slot2, 39894 FIELD_dsp340050b49a6c_fld2612, 39895 FIELD_dsp340050b49a6c_fld2613DOT_slot2, 39896 FIELD_dsp340050b49a6c_fld2614, 39897 FIELD_dsp340050b49a6c_fld2615DOT_slot2, 39898 FIELD_dsp340050b49a6c_fld2616DOT_slot2, 39899 FIELD_dsp340050b49a6c_fld2617DOT_slot2, 39900 FIELD_dsp340050b49a6c_fld2618DOT_slot2, 39901 FIELD_dsp340050b49a6c_fld2619DOT_slot2, 39902 FIELD_dsp340050b49a6c_fld2620DOT_slot2, 39903 FIELD_dsp340050b49a6c_fld2621DOT_slot2, 39904 FIELD_dsp340050b49a6c_fld2622DOT_slot2, 39905 FIELD_dsp340050b49a6c_fld2623DOT_slot2, 39906 FIELD_dsp340050b49a6c_fld2624DOT_slot2, 39907 FIELD_dsp340050b49a6c_fld2625, 39908 FIELD_dsp340050b49a6c_fld2626DOT_slot2, 39909 FIELD_dsp340050b49a6c_fld2628DOT_slot2, 39910 FIELD_dsp340050b49a6c_fld2630DOT_slot2, 39911 FIELD_dsp340050b49a6c_fld2632DOT_slot2, 39912 FIELD_dsp340050b49a6c_fld2633DOT_slot2, 39913 FIELD_dsp340050b49a6c_fld2635DOT_slot2, 39914 FIELD_dsp340050b49a6c_fld2636DOT_slot2, 39915 FIELD_dsp340050b49a6c_fld2637DOT_slot2, 39916 FIELD_dsp340050b49a6c_fld2640DOT_slot2, 39917 FIELD_dsp340050b49a6c_fld2641DOT_slot2, 39918 FIELD_dsp340050b49a6c_fld2642DOT_slot2, 39919 FIELD_dsp340050b49a6c_fld2643DOT_slot2, 39920 FIELD_dsp340050b49a6c_fld2644DOT_slot2, 39921 FIELD_dsp340050b49a6c_fld2645DOT_slot2, 39922 FIELD_dsp340050b49a6c_fld2646DOT_slot2, 39923 FIELD_dsp340050b49a6c_fld2647DOT_slot2, 39924 FIELD_dsp340050b49a6c_fld2648DOT_slot2, 39925 FIELD_dsp340050b49a6c_fld2649DOT_slot2, 39926 FIELD_dsp340050b49a6c_fld2650DOT_slot2, 39927 FIELD_dsp340050b49a6c_fld2651DOT_slot2, 39928 FIELD_dsp340050b49a6c_fld2652DOT_slot2, 39929 FIELD_dsp340050b49a6c_fld2654DOT_slot2, 39930 FIELD_dsp340050b49a6c_fld2655DOT_slot2, 39931 FIELD_dsp340050b49a6c_fld2656DOT_slot2, 39932 FIELD_dsp340050b49a6c_fld2657DOT_slot2, 39933 FIELD_dsp340050b49a6c_fld2658DOT_slot2, 39934 FIELD_dsp340050b49a6c_fld3708DOT_slot2, 39935 FIELD_dsp340050b49a6c_fld3709DOT_slot2, 39936 FIELD_dsp340050b49a6c_fld3710DOT_slot2, 39937 FIELD_dsp340050b49a6c_fld3711DOT_slot2, 39938 FIELD_dsp340050b49a6c_fld3712, 39939 FIELD_dsp340050b49a6c_fld3713DOT_slot2, 39940 FIELD_dsp340050b49a6c_fld3714DOT_slot2, 39941 FIELD_dsp340050b49a6c_fld3715, 39942 FIELD_dsp340050b49a6c_fld3716DOT_slot2, 39943 FIELD_dsp340050b49a6c_fld3717DOT_slot2, 39944 FIELD_dsp340050b49a6c_fld3718, 39945 FIELD_dsp340050b49a6c_fld3719DOT_slot2, 39946 FIELD_dsp340050b49a6c_fld3721DOT_slot2, 39947 FIELD_dsp340050b49a6c_fld3722, 39948 FIELD_dsp340050b49a6c_fld3723DOT_slot2, 39949 FIELD_dsp340050b49a6c_fld3724DOT_slot2, 39950 FIELD_dsp340050b49a6c_fld3725DOT_slot2, 39951 FIELD_dsp340050b49a6c_fld3726DOT_slot2, 39952 FIELD_dsp340050b49a6c_fld3727DOT_slot2, 39953 FIELD_dsp340050b49a6c_fld3728DOT_slot2, 39954 FIELD_dsp340050b49a6c_fld3729DOT_slot2, 39955 FIELD_dsp340050b49a6c_fld3731DOT_slot2, 39956 FIELD_dsp340050b49a6c_fld3732DOT_slot2, 39957 FIELD_dsp340050b49a6c_fld3733DOT_slot2, 39958 FIELD_op0_s7, 39959 FIELD_dsp340050b49a6c_fld3734DOT_slot1, 39960 FIELD_op0_s8, 39961 FIELD_dsp340050b49a6c_fld2068, 39962 FIELD_dsp340050b49a6c_fld2666DOT_slot0, 39963 FIELD_dsp340050b49a6c_fld2667DOT_slot0, 39964 FIELD_dsp340050b49a6c_fld2668DOT_slot0, 39965 FIELD_dsp340050b49a6c_fld2669DOT_slot0, 39966 FIELD_dsp340050b49a6c_fld2671DOT_slot0, 39967 FIELD_dsp340050b49a6c_fld2672DOT_slot0, 39968 FIELD_dsp340050b49a6c_fld2673DOT_slot0, 39969 FIELD_dsp340050b49a6c_fld2674DOT_slot0, 39970 FIELD_dsp340050b49a6c_fld2675DOT_slot0, 39971 FIELD_dsp340050b49a6c_fld2676DOT_slot0, 39972 FIELD_dsp340050b49a6c_fld2677DOT_slot0, 39973 FIELD_dsp340050b49a6c_fld2678DOT_slot0, 39974 FIELD_dsp340050b49a6c_fld2679DOT_slot0, 39975 FIELD_dsp340050b49a6c_fld2680DOT_slot0, 39976 FIELD_dsp340050b49a6c_fld2681DOT_slot0, 39977 FIELD_dsp340050b49a6c_fld2682DOT_slot0, 39978 FIELD_dsp340050b49a6c_fld2683DOT_slot0, 39979 FIELD_dsp340050b49a6c_fld2684DOT_slot0, 39980 FIELD_dsp340050b49a6c_fld2685DOT_slot0, 39981 FIELD_dsp340050b49a6c_fld2686DOT_slot0, 39982 FIELD_dsp340050b49a6c_fld2688DOT_slot0, 39983 FIELD_dsp340050b49a6c_fld2689DOT_slot0, 39984 FIELD_dsp340050b49a6c_fld2690DOT_slot0, 39985 FIELD_dsp340050b49a6c_fld2692DOT_slot0, 39986 FIELD_dsp340050b49a6c_fld2693DOT_slot0, 39987 FIELD_dsp340050b49a6c_fld2695DOT_slot0, 39988 FIELD_dsp340050b49a6c_fld2697DOT_slot0, 39989 FIELD_dsp340050b49a6c_fld2699DOT_slot0, 39990 FIELD_dsp340050b49a6c_fld2700DOT_slot0, 39991 FIELD_dsp340050b49a6c_fld2701DOT_slot0, 39992 FIELD_dsp340050b49a6c_fld2702DOT_slot0, 39993 FIELD_dsp340050b49a6c_fld2703DOT_slot0, 39994 FIELD_dsp340050b49a6c_fld2704DOT_slot0, 39995 FIELD_dsp340050b49a6c_fld2705DOT_slot0, 39996 FIELD_dsp340050b49a6c_fld3735DOT_slot0, 39997 FIELD_dsp340050b49a6c_fld3736, 39998 FIELD_dsp340050b49a6c_fld3737DOT_slot0, 39999 FIELD_dsp340050b49a6c_fld3738DOT_slot0, 40000 FIELD_dsp340050b49a6c_fld3739DOT_slot0, 40001 FIELD_dsp340050b49a6c_fld3740DOT_slot0, 40002 FIELD_dsp340050b49a6c_fld3741DOT_slot0, 40003 FIELD_dsp340050b49a6c_fld3742DOT_slot0, 40004 FIELD_op0_s9, 40005 FIELD_dsp340050b49a6c_fld2706PQ_slot2, 40006 FIELD_dsp340050b49a6c_fld2707PQ_slot2, 40007 FIELD_dsp340050b49a6c_fld2708PQ_slot2, 40008 FIELD_dsp340050b49a6c_fld2709PQ_slot2, 40009 FIELD_dsp340050b49a6c_fld2710PQ_slot2, 40010 FIELD_dsp340050b49a6c_fld2711PQ_slot2, 40011 FIELD_dsp340050b49a6c_fld2713PQ_slot2, 40012 FIELD_dsp340050b49a6c_fld2714PQ_slot2, 40013 FIELD_dsp340050b49a6c_fld2715PQ_slot2, 40014 FIELD_dsp340050b49a6c_fld2717PQ_slot2, 40015 FIELD_dsp340050b49a6c_fld2718PQ_slot2, 40016 FIELD_dsp340050b49a6c_fld2719PQ_slot2, 40017 FIELD_dsp340050b49a6c_fld2721PQ_slot2, 40018 FIELD_dsp340050b49a6c_fld2722PQ_slot2, 40019 FIELD_dsp340050b49a6c_fld2723PQ_slot2, 40020 FIELD_dsp340050b49a6c_fld2724PQ_slot2, 40021 FIELD_dsp340050b49a6c_fld2725PQ_slot2, 40022 FIELD_dsp340050b49a6c_fld2726PQ_slot2, 40023 FIELD_dsp340050b49a6c_fld2727PQ_slot2, 40024 FIELD_dsp340050b49a6c_fld2728PQ_slot2, 40025 FIELD_dsp340050b49a6c_fld2729PQ_slot2, 40026 FIELD_dsp340050b49a6c_fld2730PQ_slot2, 40027 FIELD_dsp340050b49a6c_fld2731PQ_slot2, 40028 FIELD_dsp340050b49a6c_fld2732PQ_slot2, 40029 FIELD_dsp340050b49a6c_fld2733PQ_slot2, 40030 FIELD_dsp340050b49a6c_fld2734PQ_slot2, 40031 FIELD_dsp340050b49a6c_fld2735PQ_slot2, 40032 FIELD_dsp340050b49a6c_fld2736PQ_slot2, 40033 FIELD_dsp340050b49a6c_fld2737, 40034 FIELD_dsp340050b49a6c_fld2738PQ_slot2, 40035 FIELD_dsp340050b49a6c_fld2739PQ_slot2, 40036 FIELD_dsp340050b49a6c_fld2741PQ_slot2, 40037 FIELD_dsp340050b49a6c_fld2742PQ_slot2, 40038 FIELD_dsp340050b49a6c_fld2743PQ_slot2, 40039 FIELD_dsp340050b49a6c_fld2746PQ_slot2, 40040 FIELD_dsp340050b49a6c_fld2747PQ_slot2, 40041 FIELD_dsp340050b49a6c_fld2748PQ_slot2, 40042 FIELD_dsp340050b49a6c_fld2750PQ_slot2, 40043 FIELD_dsp340050b49a6c_fld2751PQ_slot2, 40044 FIELD_dsp340050b49a6c_fld2752PQ_slot2, 40045 FIELD_dsp340050b49a6c_fld2753PQ_slot2, 40046 FIELD_dsp340050b49a6c_fld2754PQ_slot2, 40047 FIELD_dsp340050b49a6c_fld2755PQ_slot2, 40048 FIELD_dsp340050b49a6c_fld2756PQ_slot2, 40049 FIELD_dsp340050b49a6c_fld2757PQ_slot2, 40050 FIELD_dsp340050b49a6c_fld2758PQ_slot2, 40051 FIELD_dsp340050b49a6c_fld2759PQ_slot2, 40052 FIELD_dsp340050b49a6c_fld2760PQ_slot2, 40053 FIELD_dsp340050b49a6c_fld2761PQ_slot2, 40054 FIELD_dsp340050b49a6c_fld2762PQ_slot2, 40055 FIELD_dsp340050b49a6c_fld2763PQ_slot2, 40056 FIELD_dsp340050b49a6c_fld2764PQ_slot2, 40057 FIELD_dsp340050b49a6c_fld2765PQ_slot2, 40058 FIELD_dsp340050b49a6c_fld2766PQ_slot2, 40059 FIELD_dsp340050b49a6c_fld2767PQ_slot2, 40060 FIELD_dsp340050b49a6c_fld2768PQ_slot2, 40061 FIELD_dsp340050b49a6c_fld2769PQ_slot2, 40062 FIELD_dsp340050b49a6c_fld2770PQ_slot2, 40063 FIELD_dsp340050b49a6c_fld2771PQ_slot2, 40064 FIELD_dsp340050b49a6c_fld2772PQ_slot2, 40065 FIELD_dsp340050b49a6c_fld2773PQ_slot2, 40066 FIELD_dsp340050b49a6c_fld2774PQ_slot2, 40067 FIELD_dsp340050b49a6c_fld2775PQ_slot2, 40068 FIELD_dsp340050b49a6c_fld2776PQ_slot2, 40069 FIELD_dsp340050b49a6c_fld2777PQ_slot2, 40070 FIELD_dsp340050b49a6c_fld2778PQ_slot2, 40071 FIELD_dsp340050b49a6c_fld2779PQ_slot2, 40072 FIELD_dsp340050b49a6c_fld2780PQ_slot2, 40073 FIELD_dsp340050b49a6c_fld2781PQ_slot2, 40074 FIELD_dsp340050b49a6c_fld2782PQ_slot2, 40075 FIELD_dsp340050b49a6c_fld2783PQ_slot2, 40076 FIELD_dsp340050b49a6c_fld2784PQ_slot2, 40077 FIELD_dsp340050b49a6c_fld2785PQ_slot2, 40078 FIELD_dsp340050b49a6c_fld2786PQ_slot2, 40079 FIELD_dsp340050b49a6c_fld2787PQ_slot2, 40080 FIELD_dsp340050b49a6c_fld2788PQ_slot2, 40081 FIELD_dsp340050b49a6c_fld2789PQ_slot2, 40082 FIELD_dsp340050b49a6c_fld2790PQ_slot2, 40083 FIELD_dsp340050b49a6c_fld2791PQ_slot2, 40084 FIELD_dsp340050b49a6c_fld2792PQ_slot2, 40085 FIELD_dsp340050b49a6c_fld2793PQ_slot2, 40086 FIELD_dsp340050b49a6c_fld2795PQ_slot2, 40087 FIELD_dsp340050b49a6c_fld2796PQ_slot2, 40088 FIELD_dsp340050b49a6c_fld2798PQ_slot2, 40089 FIELD_dsp340050b49a6c_fld2801PQ_slot2, 40090 FIELD_dsp340050b49a6c_fld2803PQ_slot2, 40091 FIELD_dsp340050b49a6c_fld2805PQ_slot2, 40092 FIELD_dsp340050b49a6c_fld2806PQ_slot2, 40093 FIELD_dsp340050b49a6c_fld2807PQ_slot2, 40094 FIELD_dsp340050b49a6c_fld2808PQ_slot2, 40095 FIELD_dsp340050b49a6c_fld2809PQ_slot2, 40096 FIELD_dsp340050b49a6c_fld2810PQ_slot2, 40097 FIELD_dsp340050b49a6c_fld2811PQ_slot2, 40098 FIELD_dsp340050b49a6c_fld2812PQ_slot2, 40099 FIELD_dsp340050b49a6c_fld2814PQ_slot2, 40100 FIELD_dsp340050b49a6c_fld2816PQ_slot2, 40101 FIELD_dsp340050b49a6c_fld2817, 40102 FIELD_dsp340050b49a6c_fld2818PQ_slot2, 40103 FIELD_dsp340050b49a6c_fld2819, 40104 FIELD_dsp340050b49a6c_fld2820PQ_slot2, 40105 FIELD_dsp340050b49a6c_fld2821PQ_slot2, 40106 FIELD_dsp340050b49a6c_fld2823PQ_slot2, 40107 FIELD_dsp340050b49a6c_fld3744PQ_slot2, 40108 FIELD_dsp340050b49a6c_fld3745PQ_slot2, 40109 FIELD_dsp340050b49a6c_fld3746PQ_slot2, 40110 FIELD_dsp340050b49a6c_fld3747PQ_slot2, 40111 FIELD_dsp340050b49a6c_fld3748, 40112 FIELD_dsp340050b49a6c_fld3749PQ_slot2, 40113 FIELD_dsp340050b49a6c_fld3750PQ_slot2, 40114 FIELD_dsp340050b49a6c_fld3751PQ_slot2, 40115 FIELD_dsp340050b49a6c_fld3752PQ_slot2, 40116 FIELD_dsp340050b49a6c_fld3753PQ_slot2, 40117 FIELD_dsp340050b49a6c_fld3754PQ_slot2, 40118 FIELD_dsp340050b49a6c_fld3756PQ_slot2, 40119 FIELD_dsp340050b49a6c_fld3757PQ_slot2, 40120 FIELD_dsp340050b49a6c_fld3758PQ_slot2, 40121 FIELD_dsp340050b49a6c_fld3759PQ_slot2, 40122 FIELD_dsp340050b49a6c_fld3760PQ_slot2, 40123 FIELD_op0_s10, 40124 FIELD_dsp340050b49a6c_fld2825PQ_slot1, 40125 FIELD_dsp340050b49a6c_fld2826PQ_slot1, 40126 FIELD_dsp340050b49a6c_fld3761PQ_slot1, 40127 FIELD_op0_s11, 40128 FIELD_dsp340050b49a6c_fld2059, 40129 FIELD_dsp340050b49a6c_fld2069, 40130 FIELD_dsp340050b49a6c_fld2827PQ_slot0, 40131 FIELD_dsp340050b49a6c_fld2829PQ_slot0, 40132 FIELD_dsp340050b49a6c_fld2830PQ_slot0, 40133 FIELD_dsp340050b49a6c_fld2831PQ_slot0, 40134 FIELD_dsp340050b49a6c_fld2832PQ_slot0, 40135 FIELD_dsp340050b49a6c_fld2833PQ_slot0, 40136 FIELD_dsp340050b49a6c_fld2835PQ_slot0, 40137 FIELD_dsp340050b49a6c_fld2836PQ_slot0, 40138 FIELD_dsp340050b49a6c_fld2837PQ_slot0, 40139 FIELD_dsp340050b49a6c_fld2838PQ_slot0, 40140 FIELD_dsp340050b49a6c_fld2839PQ_slot0, 40141 FIELD_dsp340050b49a6c_fld2840PQ_slot0, 40142 FIELD_dsp340050b49a6c_fld2842PQ_slot0, 40143 FIELD_dsp340050b49a6c_fld2843PQ_slot0, 40144 FIELD_dsp340050b49a6c_fld2844PQ_slot0, 40145 FIELD_dsp340050b49a6c_fld2845PQ_slot0, 40146 FIELD_dsp340050b49a6c_fld2846PQ_slot0, 40147 FIELD_dsp340050b49a6c_fld2847PQ_slot0, 40148 FIELD_dsp340050b49a6c_fld2849PQ_slot0, 40149 FIELD_dsp340050b49a6c_fld2850PQ_slot0, 40150 FIELD_dsp340050b49a6c_fld2851PQ_slot0, 40151 FIELD_dsp340050b49a6c_fld2852PQ_slot0, 40152 FIELD_dsp340050b49a6c_fld2853PQ_slot0, 40153 FIELD_dsp340050b49a6c_fld2854PQ_slot0, 40154 FIELD_dsp340050b49a6c_fld2855PQ_slot0, 40155 FIELD_dsp340050b49a6c_fld2856PQ_slot0, 40156 FIELD_dsp340050b49a6c_fld2857PQ_slot0, 40157 FIELD_dsp340050b49a6c_fld2858PQ_slot0, 40158 FIELD_dsp340050b49a6c_fld2859PQ_slot0, 40159 FIELD_dsp340050b49a6c_fld2860PQ_slot0, 40160 FIELD_dsp340050b49a6c_fld2861PQ_slot0, 40161 FIELD_dsp340050b49a6c_fld2863PQ_slot0, 40162 FIELD_dsp340050b49a6c_fld2864PQ_slot0, 40163 FIELD_dsp340050b49a6c_fld2865, 40164 FIELD_dsp340050b49a6c_fld2867PQ_slot0, 40165 FIELD_dsp340050b49a6c_fld2869PQ_slot0, 40166 FIELD_dsp340050b49a6c_fld2871PQ_slot0, 40167 FIELD_dsp340050b49a6c_fld2872PQ_slot0, 40168 FIELD_dsp340050b49a6c_fld2873PQ_slot0, 40169 FIELD_dsp340050b49a6c_fld2874PQ_slot0, 40170 FIELD_dsp340050b49a6c_fld2875PQ_slot0, 40171 FIELD_dsp340050b49a6c_fld2876PQ_slot0, 40172 FIELD_dsp340050b49a6c_fld2877PQ_slot0, 40173 FIELD_dsp340050b49a6c_fld2878PQ_slot0, 40174 FIELD_dsp340050b49a6c_fld2879PQ_slot0, 40175 FIELD_dsp340050b49a6c_fld2880PQ_slot0, 40176 FIELD_dsp340050b49a6c_fld2881PQ_slot0, 40177 FIELD_dsp340050b49a6c_fld2882, 40178 FIELD_dsp340050b49a6c_fld2883PQ_slot0, 40179 FIELD_dsp340050b49a6c_fld2884PQ_slot0, 40180 FIELD_dsp340050b49a6c_fld2885PQ_slot0, 40181 FIELD_dsp340050b49a6c_fld2886PQ_slot0, 40182 FIELD_dsp340050b49a6c_fld2887PQ_slot0, 40183 FIELD_dsp340050b49a6c_fld2888PQ_slot0, 40184 FIELD_dsp340050b49a6c_fld2890PQ_slot0, 40185 FIELD_dsp340050b49a6c_fld2891PQ_slot0, 40186 FIELD_dsp340050b49a6c_fld2892PQ_slot0, 40187 FIELD_dsp340050b49a6c_fld2893PQ_slot0, 40188 FIELD_dsp340050b49a6c_fld2894PQ_slot0, 40189 FIELD_dsp340050b49a6c_fld2895PQ_slot0, 40190 FIELD_dsp340050b49a6c_fld2897PQ_slot0, 40191 FIELD_dsp340050b49a6c_fld2899PQ_slot0, 40192 FIELD_dsp340050b49a6c_fld2900PQ_slot0, 40193 FIELD_dsp340050b49a6c_fld2901PQ_slot0, 40194 FIELD_dsp340050b49a6c_fld2902PQ_slot0, 40195 FIELD_dsp340050b49a6c_fld2903PQ_slot0, 40196 FIELD_dsp340050b49a6c_fld2904PQ_slot0, 40197 FIELD_dsp340050b49a6c_fld2905PQ_slot0, 40198 FIELD_dsp340050b49a6c_fld2906PQ_slot0, 40199 FIELD_dsp340050b49a6c_fld2907PQ_slot0, 40200 FIELD_dsp340050b49a6c_fld2908PQ_slot0, 40201 FIELD_dsp340050b49a6c_fld2909PQ_slot0, 40202 FIELD_dsp340050b49a6c_fld2910PQ_slot0, 40203 FIELD_dsp340050b49a6c_fld2911PQ_slot0, 40204 FIELD_dsp340050b49a6c_fld2912PQ_slot0, 40205 FIELD_dsp340050b49a6c_fld2913PQ_slot0, 40206 FIELD_dsp340050b49a6c_fld2914PQ_slot0, 40207 FIELD_dsp340050b49a6c_fld2915PQ_slot0, 40208 FIELD_dsp340050b49a6c_fld2916PQ_slot0, 40209 FIELD_dsp340050b49a6c_fld2917PQ_slot0, 40210 FIELD_dsp340050b49a6c_fld2918PQ_slot0, 40211 FIELD_dsp340050b49a6c_fld2919PQ_slot0, 40212 FIELD_dsp340050b49a6c_fld2920PQ_slot0, 40213 FIELD_dsp340050b49a6c_fld2921PQ_slot0, 40214 FIELD_dsp340050b49a6c_fld2922PQ_slot0, 40215 FIELD_dsp340050b49a6c_fld2923PQ_slot0, 40216 FIELD_dsp340050b49a6c_fld2924PQ_slot0, 40217 FIELD_dsp340050b49a6c_fld2925PQ_slot0, 40218 FIELD_dsp340050b49a6c_fld2926PQ_slot0, 40219 FIELD_dsp340050b49a6c_fld2927PQ_slot0, 40220 FIELD_dsp340050b49a6c_fld2928PQ_slot0, 40221 FIELD_dsp340050b49a6c_fld2929PQ_slot0, 40222 FIELD_dsp340050b49a6c_fld2930PQ_slot0, 40223 FIELD_dsp340050b49a6c_fld2932PQ_slot0, 40224 FIELD_dsp340050b49a6c_fld2934PQ_slot0, 40225 FIELD_dsp340050b49a6c_fld2935PQ_slot0, 40226 FIELD_dsp340050b49a6c_fld2936PQ_slot0, 40227 FIELD_dsp340050b49a6c_fld2937PQ_slot0, 40228 FIELD_dsp340050b49a6c_fld2939PQ_slot0, 40229 FIELD_dsp340050b49a6c_fld2940, 40230 FIELD_dsp340050b49a6c_fld2941PQ_slot0, 40231 FIELD_dsp340050b49a6c_fld2942PQ_slot0, 40232 FIELD_dsp340050b49a6c_fld2943PQ_slot0, 40233 FIELD_dsp340050b49a6c_fld2945PQ_slot0, 40234 FIELD_dsp340050b49a6c_fld2946PQ_slot0, 40235 FIELD_dsp340050b49a6c_fld2947PQ_slot0, 40236 FIELD_dsp340050b49a6c_fld2948PQ_slot0, 40237 FIELD_dsp340050b49a6c_fld2949PQ_slot0, 40238 FIELD_dsp340050b49a6c_fld2950PQ_slot0, 40239 FIELD_dsp340050b49a6c_fld3763PQ_slot0, 40240 FIELD_dsp340050b49a6c_fld3764PQ_slot0, 40241 FIELD_dsp340050b49a6c_fld3765PQ_slot0, 40242 FIELD_dsp340050b49a6c_fld3766PQ_slot0, 40243 FIELD_dsp340050b49a6c_fld3767PQ_slot0, 40244 FIELD_dsp340050b49a6c_fld3768PQ_slot0, 40245 FIELD_dsp340050b49a6c_fld3769PQ_slot0, 40246 FIELD_dsp340050b49a6c_fld3770PQ_slot0, 40247 FIELD_dsp340050b49a6c_fld3771PQ_slot0, 40248 FIELD_dsp340050b49a6c_fld3772, 40249 FIELD_dsp340050b49a6c_fld3773PQ_slot0, 40250 FIELD_dsp340050b49a6c_fld3775PQ_slot0, 40251 FIELD_dsp340050b49a6c_fld3776PQ_slot0, 40252 FIELD_dsp340050b49a6c_fld3777PQ_slot0, 40253 FIELD_dsp340050b49a6c_fld3778PQ_slot0, 40254 FIELD_dsp340050b49a6c_fld3779PQ_slot0, 40255 FIELD_dsp340050b49a6c_fld3780PQ_slot0, 40256 FIELD_op0_s12, 40257 FIELD_dsp340050b49a6c_fld2953ACC2_slot2, 40258 FIELD_dsp340050b49a6c_fld2954ACC2_slot2, 40259 FIELD_dsp340050b49a6c_fld2955ACC2_slot2, 40260 FIELD_dsp340050b49a6c_fld2956ACC2_slot2, 40261 FIELD_dsp340050b49a6c_fld2957ACC2_slot2, 40262 FIELD_dsp340050b49a6c_fld2958ACC2_slot2, 40263 FIELD_dsp340050b49a6c_fld2959ACC2_slot2, 40264 FIELD_dsp340050b49a6c_fld2960ACC2_slot2, 40265 FIELD_dsp340050b49a6c_fld2963ACC2_slot2, 40266 FIELD_dsp340050b49a6c_fld2964ACC2_slot2, 40267 FIELD_dsp340050b49a6c_fld2966ACC2_slot2, 40268 FIELD_dsp340050b49a6c_fld2967ACC2_slot2, 40269 FIELD_dsp340050b49a6c_fld3782ACC2_slot2, 40270 FIELD_dsp340050b49a6c_fld3783ACC2_slot2, 40271 FIELD_dsp340050b49a6c_fld3784ACC2_slot2, 40272 FIELD_dsp340050b49a6c_fld3785ACC2_slot2, 40273 FIELD_dsp340050b49a6c_fld3786ACC2_slot2, 40274 FIELD_dsp340050b49a6c_fld3788ACC2_slot2, 40275 FIELD_op0_s13, 40276 FIELD_dsp340050b49a6c_fld2028, 40277 FIELD_dsp340050b49a6c_fld2075, 40278 FIELD_dsp340050b49a6c_fld2968ACC2_slot1, 40279 FIELD_dsp340050b49a6c_fld2969ACC2_slot1, 40280 FIELD_dsp340050b49a6c_fld3790ACC2_slot1, 40281 FIELD_dsp340050b49a6c_fld3793ACC2_slot1, 40282 FIELD_op0_s14, 40283 FIELD_dsp340050b49a6c_fld2973ACC2_slot0, 40284 FIELD_dsp340050b49a6c_fld2974ACC2_slot0, 40285 FIELD_dsp340050b49a6c_fld2975ACC2_slot0, 40286 FIELD_dsp340050b49a6c_fld2976ACC2_slot0, 40287 FIELD_dsp340050b49a6c_fld2977ACC2_slot0, 40288 FIELD_dsp340050b49a6c_fld2980ACC2_slot0, 40289 FIELD_dsp340050b49a6c_fld2981ACC2_slot0, 40290 FIELD_dsp340050b49a6c_fld2982ACC2_slot0, 40291 FIELD_dsp340050b49a6c_fld2984ACC2_slot0, 40292 FIELD_dsp340050b49a6c_fld2985ACC2_slot0, 40293 FIELD_dsp340050b49a6c_fld2987ACC2_slot0, 40294 FIELD_dsp340050b49a6c_fld2989ACC2_slot0, 40295 FIELD_dsp340050b49a6c_fld2990ACC2_slot0, 40296 FIELD_dsp340050b49a6c_fld3795ACC2_slot0, 40297 FIELD_dsp340050b49a6c_fld3796ACC2_slot0, 40298 FIELD_dsp340050b49a6c_fld3797, 40299 FIELD_dsp340050b49a6c_fld3798ACC2_slot0, 40300 FIELD_dsp340050b49a6c_fld3799ACC2_slot0, 40301 FIELD_dsp340050b49a6c_fld3800ACC2_slot0, 40302 FIELD_dsp340050b49a6c_fld3801ACC2_slot0, 40303 FIELD_dsp340050b49a6c_fld3802ACC2_slot0, 40304 FIELD_dsp340050b49a6c_fld3803ACC2_slot0, 40305 FIELD_op0_s15, 40306 FIELD_dsp340050b49a6c_fld2991SMOD_slot2, 40307 FIELD_dsp340050b49a6c_fld2992SMOD_slot2, 40308 FIELD_dsp340050b49a6c_fld2993SMOD_slot2, 40309 FIELD_dsp340050b49a6c_fld2994SMOD_slot2, 40310 FIELD_dsp340050b49a6c_fld2995SMOD_slot2, 40311 FIELD_dsp340050b49a6c_fld2996SMOD_slot2, 40312 FIELD_dsp340050b49a6c_fld2997SMOD_slot2, 40313 FIELD_dsp340050b49a6c_fld2998SMOD_slot2, 40314 FIELD_dsp340050b49a6c_fld2999SMOD_slot2, 40315 FIELD_dsp340050b49a6c_fld3000SMOD_slot2, 40316 FIELD_dsp340050b49a6c_fld3001SMOD_slot2, 40317 FIELD_dsp340050b49a6c_fld3002SMOD_slot2, 40318 FIELD_dsp340050b49a6c_fld3003SMOD_slot2, 40319 FIELD_dsp340050b49a6c_fld3004SMOD_slot2, 40320 FIELD_dsp340050b49a6c_fld3005SMOD_slot2, 40321 FIELD_dsp340050b49a6c_fld3006SMOD_slot2, 40322 FIELD_dsp340050b49a6c_fld3007SMOD_slot2, 40323 FIELD_dsp340050b49a6c_fld3008SMOD_slot2, 40324 FIELD_dsp340050b49a6c_fld3009SMOD_slot2, 40325 FIELD_dsp340050b49a6c_fld3010SMOD_slot2, 40326 FIELD_dsp340050b49a6c_fld3011SMOD_slot2, 40327 FIELD_dsp340050b49a6c_fld3012SMOD_slot2, 40328 FIELD_dsp340050b49a6c_fld3013SMOD_slot2, 40329 FIELD_dsp340050b49a6c_fld3014SMOD_slot2, 40330 FIELD_dsp340050b49a6c_fld3015SMOD_slot2, 40331 FIELD_dsp340050b49a6c_fld3016SMOD_slot2, 40332 FIELD_dsp340050b49a6c_fld3017SMOD_slot2, 40333 FIELD_dsp340050b49a6c_fld3018SMOD_slot2, 40334 FIELD_dsp340050b49a6c_fld3019SMOD_slot2, 40335 FIELD_dsp340050b49a6c_fld3020SMOD_slot2, 40336 FIELD_dsp340050b49a6c_fld3021SMOD_slot2, 40337 FIELD_dsp340050b49a6c_fld3022SMOD_slot2, 40338 FIELD_dsp340050b49a6c_fld3023SMOD_slot2, 40339 FIELD_dsp340050b49a6c_fld3024SMOD_slot2, 40340 FIELD_dsp340050b49a6c_fld3025SMOD_slot2, 40341 FIELD_dsp340050b49a6c_fld3026SMOD_slot2, 40342 FIELD_dsp340050b49a6c_fld3027SMOD_slot2, 40343 FIELD_dsp340050b49a6c_fld3028SMOD_slot2, 40344 FIELD_dsp340050b49a6c_fld3030SMOD_slot2, 40345 FIELD_dsp340050b49a6c_fld3031SMOD_slot2, 40346 FIELD_dsp340050b49a6c_fld3032SMOD_slot2, 40347 FIELD_dsp340050b49a6c_fld3033SMOD_slot2, 40348 FIELD_dsp340050b49a6c_fld3034SMOD_slot2, 40349 FIELD_dsp340050b49a6c_fld3035SMOD_slot2, 40350 FIELD_dsp340050b49a6c_fld3036SMOD_slot2, 40351 FIELD_dsp340050b49a6c_fld3038SMOD_slot2, 40352 FIELD_dsp340050b49a6c_fld3039SMOD_slot2, 40353 FIELD_dsp340050b49a6c_fld3040SMOD_slot2, 40354 FIELD_dsp340050b49a6c_fld3043SMOD_slot2, 40355 FIELD_dsp340050b49a6c_fld3044SMOD_slot2, 40356 FIELD_dsp340050b49a6c_fld3046SMOD_slot2, 40357 FIELD_dsp340050b49a6c_fld3047SMOD_slot2, 40358 FIELD_dsp340050b49a6c_fld3048, 40359 FIELD_dsp340050b49a6c_fld3049SMOD_slot2, 40360 FIELD_dsp340050b49a6c_fld3050SMOD_slot2, 40361 FIELD_dsp340050b49a6c_fld3051SMOD_slot2, 40362 FIELD_dsp340050b49a6c_fld3052SMOD_slot2, 40363 FIELD_dsp340050b49a6c_fld3053SMOD_slot2, 40364 FIELD_dsp340050b49a6c_fld3054SMOD_slot2, 40365 FIELD_dsp340050b49a6c_fld3055SMOD_slot2, 40366 FIELD_dsp340050b49a6c_fld3056SMOD_slot2, 40367 FIELD_dsp340050b49a6c_fld3058SMOD_slot2, 40368 FIELD_dsp340050b49a6c_fld3059SMOD_slot2, 40369 FIELD_dsp340050b49a6c_fld3061SMOD_slot2, 40370 FIELD_dsp340050b49a6c_fld3062, 40371 FIELD_dsp340050b49a6c_fld3063SMOD_slot2, 40372 FIELD_dsp340050b49a6c_fld3065SMOD_slot2, 40373 FIELD_dsp340050b49a6c_fld3066SMOD_slot2, 40374 FIELD_dsp340050b49a6c_fld3067SMOD_slot2, 40375 FIELD_dsp340050b49a6c_fld3068SMOD_slot2, 40376 FIELD_dsp340050b49a6c_fld3069SMOD_slot2, 40377 FIELD_dsp340050b49a6c_fld3070, 40378 FIELD_dsp340050b49a6c_fld3071SMOD_slot2, 40379 FIELD_dsp340050b49a6c_fld3072SMOD_slot2, 40380 FIELD_dsp340050b49a6c_fld3073SMOD_slot2, 40381 FIELD_dsp340050b49a6c_fld3074SMOD_slot2, 40382 FIELD_dsp340050b49a6c_fld3075SMOD_slot2, 40383 FIELD_dsp340050b49a6c_fld3076SMOD_slot2, 40384 FIELD_dsp340050b49a6c_fld3077SMOD_slot2, 40385 FIELD_dsp340050b49a6c_fld3078SMOD_slot2, 40386 FIELD_dsp340050b49a6c_fld3079SMOD_slot2, 40387 FIELD_dsp340050b49a6c_fld3080SMOD_slot2, 40388 FIELD_dsp340050b49a6c_fld3081SMOD_slot2, 40389 FIELD_dsp340050b49a6c_fld3082SMOD_slot2, 40390 FIELD_dsp340050b49a6c_fld3084SMOD_slot2, 40391 FIELD_dsp340050b49a6c_fld3085SMOD_slot2, 40392 FIELD_dsp340050b49a6c_fld3087SMOD_slot2, 40393 FIELD_dsp340050b49a6c_fld3088SMOD_slot2, 40394 FIELD_dsp340050b49a6c_fld3090SMOD_slot2, 40395 FIELD_dsp340050b49a6c_fld3091SMOD_slot2, 40396 FIELD_dsp340050b49a6c_fld3092SMOD_slot2, 40397 FIELD_dsp340050b49a6c_fld3093SMOD_slot2, 40398 FIELD_dsp340050b49a6c_fld3096SMOD_slot2, 40399 FIELD_dsp340050b49a6c_fld3097SMOD_slot2, 40400 FIELD_dsp340050b49a6c_fld3098SMOD_slot2, 40401 FIELD_dsp340050b49a6c_fld3099SMOD_slot2, 40402 FIELD_dsp340050b49a6c_fld3100SMOD_slot2, 40403 FIELD_dsp340050b49a6c_fld3101SMOD_slot2, 40404 FIELD_dsp340050b49a6c_fld3102SMOD_slot2, 40405 FIELD_dsp340050b49a6c_fld3104SMOD_slot2, 40406 FIELD_dsp340050b49a6c_fld3105SMOD_slot2, 40407 FIELD_dsp340050b49a6c_fld3106SMOD_slot2, 40408 FIELD_dsp340050b49a6c_fld3107SMOD_slot2, 40409 FIELD_dsp340050b49a6c_fld3108SMOD_slot2, 40410 FIELD_dsp340050b49a6c_fld3109SMOD_slot2, 40411 FIELD_dsp340050b49a6c_fld3110SMOD_slot2, 40412 FIELD_dsp340050b49a6c_fld3111SMOD_slot2, 40413 FIELD_dsp340050b49a6c_fld3113SMOD_slot2, 40414 FIELD_dsp340050b49a6c_fld3114SMOD_slot2, 40415 FIELD_dsp340050b49a6c_fld3115SMOD_slot2, 40416 FIELD_dsp340050b49a6c_fld3116SMOD_slot2, 40417 FIELD_dsp340050b49a6c_fld3805SMOD_slot2, 40418 FIELD_dsp340050b49a6c_fld3806SMOD_slot2, 40419 FIELD_dsp340050b49a6c_fld3807SMOD_slot2, 40420 FIELD_dsp340050b49a6c_fld3808, 40421 FIELD_dsp340050b49a6c_fld3809SMOD_slot2, 40422 FIELD_dsp340050b49a6c_fld3810SMOD_slot2, 40423 FIELD_dsp340050b49a6c_fld3812SMOD_slot2, 40424 FIELD_dsp340050b49a6c_fld3813SMOD_slot2, 40425 FIELD_dsp340050b49a6c_fld3814SMOD_slot2, 40426 FIELD_dsp340050b49a6c_fld3816SMOD_slot2, 40427 FIELD_dsp340050b49a6c_fld3817, 40428 FIELD_dsp340050b49a6c_fld3818SMOD_slot2, 40429 FIELD_dsp340050b49a6c_fld3819SMOD_slot2, 40430 FIELD_dsp340050b49a6c_fld3821SMOD_slot2, 40431 FIELD_dsp340050b49a6c_fld3822SMOD_slot2, 40432 FIELD_dsp340050b49a6c_fld3823SMOD_slot2, 40433 FIELD_dsp340050b49a6c_fld3824SMOD_slot2, 40434 FIELD_dsp340050b49a6c_fld3825SMOD_slot2, 40435 FIELD_dsp340050b49a6c_fld3826SMOD_slot2, 40436 FIELD_dsp340050b49a6c_fld3827SMOD_slot2, 40437 FIELD_dsp340050b49a6c_fld3828SMOD_slot2, 40438 FIELD_op0_s16, 40439 FIELD_dsp340050b49a6c_fld2033, 40440 FIELD_dsp340050b49a6c_fld2080, 40441 FIELD_dsp340050b49a6c_fld3117SMOD_slot1, 40442 FIELD_dsp340050b49a6c_fld3118SMOD_slot1, 40443 FIELD_dsp340050b49a6c_fld3829SMOD_slot1, 40444 FIELD_op0_s17, 40445 FIELD_dsp340050b49a6c_fld3119SMOD_slot0, 40446 FIELD_dsp340050b49a6c_fld3120SMOD_slot0, 40447 FIELD_dsp340050b49a6c_fld3121SMOD_slot0, 40448 FIELD_dsp340050b49a6c_fld3122SMOD_slot0, 40449 FIELD_dsp340050b49a6c_fld3123SMOD_slot0, 40450 FIELD_dsp340050b49a6c_fld3125SMOD_slot0, 40451 FIELD_dsp340050b49a6c_fld3126SMOD_slot0, 40452 FIELD_dsp340050b49a6c_fld3127SMOD_slot0, 40453 FIELD_dsp340050b49a6c_fld3128SMOD_slot0, 40454 FIELD_dsp340050b49a6c_fld3129SMOD_slot0, 40455 FIELD_dsp340050b49a6c_fld3130SMOD_slot0, 40456 FIELD_dsp340050b49a6c_fld3131SMOD_slot0, 40457 FIELD_dsp340050b49a6c_fld3132SMOD_slot0, 40458 FIELD_dsp340050b49a6c_fld3133SMOD_slot0, 40459 FIELD_dsp340050b49a6c_fld3134SMOD_slot0, 40460 FIELD_dsp340050b49a6c_fld3135SMOD_slot0, 40461 FIELD_dsp340050b49a6c_fld3136SMOD_slot0, 40462 FIELD_dsp340050b49a6c_fld3137SMOD_slot0, 40463 FIELD_dsp340050b49a6c_fld3138SMOD_slot0, 40464 FIELD_dsp340050b49a6c_fld3139SMOD_slot0, 40465 FIELD_dsp340050b49a6c_fld3140SMOD_slot0, 40466 FIELD_dsp340050b49a6c_fld3141SMOD_slot0, 40467 FIELD_dsp340050b49a6c_fld3142SMOD_slot0, 40468 FIELD_dsp340050b49a6c_fld3143SMOD_slot0, 40469 FIELD_dsp340050b49a6c_fld3144SMOD_slot0, 40470 FIELD_dsp340050b49a6c_fld3145SMOD_slot0, 40471 FIELD_dsp340050b49a6c_fld3146SMOD_slot0, 40472 FIELD_dsp340050b49a6c_fld3148SMOD_slot0, 40473 FIELD_dsp340050b49a6c_fld3149SMOD_slot0, 40474 FIELD_dsp340050b49a6c_fld3150, 40475 FIELD_dsp340050b49a6c_fld3152SMOD_slot0, 40476 FIELD_dsp340050b49a6c_fld3153SMOD_slot0, 40477 FIELD_dsp340050b49a6c_fld3155SMOD_slot0, 40478 FIELD_dsp340050b49a6c_fld3156SMOD_slot0, 40479 FIELD_dsp340050b49a6c_fld3157SMOD_slot0, 40480 FIELD_dsp340050b49a6c_fld3158SMOD_slot0, 40481 FIELD_dsp340050b49a6c_fld3159SMOD_slot0, 40482 FIELD_dsp340050b49a6c_fld3160SMOD_slot0, 40483 FIELD_dsp340050b49a6c_fld3161SMOD_slot0, 40484 FIELD_dsp340050b49a6c_fld3164SMOD_slot0, 40485 FIELD_dsp340050b49a6c_fld3165SMOD_slot0, 40486 FIELD_dsp340050b49a6c_fld3166SMOD_slot0, 40487 FIELD_dsp340050b49a6c_fld3168SMOD_slot0, 40488 FIELD_dsp340050b49a6c_fld3170SMOD_slot0, 40489 FIELD_dsp340050b49a6c_fld3171SMOD_slot0, 40490 FIELD_dsp340050b49a6c_fld3172SMOD_slot0, 40491 FIELD_dsp340050b49a6c_fld3173SMOD_slot0, 40492 FIELD_dsp340050b49a6c_fld3174SMOD_slot0, 40493 FIELD_dsp340050b49a6c_fld3175SMOD_slot0, 40494 FIELD_dsp340050b49a6c_fld3176SMOD_slot0, 40495 FIELD_dsp340050b49a6c_fld3177SMOD_slot0, 40496 FIELD_dsp340050b49a6c_fld3178SMOD_slot0, 40497 FIELD_dsp340050b49a6c_fld3179SMOD_slot0, 40498 FIELD_dsp340050b49a6c_fld3180SMOD_slot0, 40499 FIELD_dsp340050b49a6c_fld3181SMOD_slot0, 40500 FIELD_dsp340050b49a6c_fld3182SMOD_slot0, 40501 FIELD_dsp340050b49a6c_fld3184SMOD_slot0, 40502 FIELD_dsp340050b49a6c_fld3186SMOD_slot0, 40503 FIELD_dsp340050b49a6c_fld3188SMOD_slot0, 40504 FIELD_dsp340050b49a6c_fld3832SMOD_slot0, 40505 FIELD_dsp340050b49a6c_fld3833SMOD_slot0, 40506 FIELD_dsp340050b49a6c_fld3834, 40507 FIELD_dsp340050b49a6c_fld3836SMOD_slot0, 40508 FIELD_dsp340050b49a6c_fld3837SMOD_slot0, 40509 FIELD_dsp340050b49a6c_fld3838SMOD_slot0, 40510 FIELD_dsp340050b49a6c_fld3841SMOD_slot0, 40511 FIELD_dsp340050b49a6c_fld3842SMOD_slot0, 40512 FIELD_op0_s18, 40513 FIELD_dsp340050b49a6c_fld2074, 40514 FIELD_dsp340050b49a6c_fld3191LLR_slot2, 40515 FIELD_dsp340050b49a6c_fld3192LLR_slot2, 40516 FIELD_dsp340050b49a6c_fld3193LLR_slot2, 40517 FIELD_dsp340050b49a6c_fld3194LLR_slot2, 40518 FIELD_dsp340050b49a6c_fld3195LLR_slot2, 40519 FIELD_dsp340050b49a6c_fld3196LLR_slot2, 40520 FIELD_dsp340050b49a6c_fld3197LLR_slot2, 40521 FIELD_dsp340050b49a6c_fld3198LLR_slot2, 40522 FIELD_dsp340050b49a6c_fld3199LLR_slot2, 40523 FIELD_dsp340050b49a6c_fld3200LLR_slot2, 40524 FIELD_dsp340050b49a6c_fld3201LLR_slot2, 40525 FIELD_dsp340050b49a6c_fld3202LLR_slot2, 40526 FIELD_dsp340050b49a6c_fld3203LLR_slot2, 40527 FIELD_dsp340050b49a6c_fld3204LLR_slot2, 40528 FIELD_dsp340050b49a6c_fld3205, 40529 FIELD_dsp340050b49a6c_fld3206, 40530 FIELD_dsp340050b49a6c_fld3207LLR_slot2, 40531 FIELD_dsp340050b49a6c_fld3208LLR_slot2, 40532 FIELD_dsp340050b49a6c_fld3210LLR_slot2, 40533 FIELD_dsp340050b49a6c_fld3212, 40534 FIELD_dsp340050b49a6c_fld3213LLR_slot2, 40535 FIELD_dsp340050b49a6c_fld3214, 40536 FIELD_dsp340050b49a6c_fld3215LLR_slot2, 40537 FIELD_dsp340050b49a6c_fld3216LLR_slot2, 40538 FIELD_dsp340050b49a6c_fld3217, 40539 FIELD_dsp340050b49a6c_fld3218LLR_slot2, 40540 FIELD_dsp340050b49a6c_fld3220LLR_slot2, 40541 FIELD_dsp340050b49a6c_fld3221LLR_slot2, 40542 FIELD_dsp340050b49a6c_fld3222LLR_slot2, 40543 FIELD_dsp340050b49a6c_fld3224LLR_slot2, 40544 FIELD_dsp340050b49a6c_fld3225, 40545 FIELD_dsp340050b49a6c_fld3226LLR_slot2, 40546 FIELD_dsp340050b49a6c_fld3228LLR_slot2, 40547 FIELD_dsp340050b49a6c_fld3230, 40548 FIELD_dsp340050b49a6c_fld3231LLR_slot2, 40549 FIELD_dsp340050b49a6c_fld3232LLR_slot2, 40550 FIELD_dsp340050b49a6c_fld3233, 40551 FIELD_dsp340050b49a6c_fld3234LLR_slot2, 40552 FIELD_dsp340050b49a6c_fld3235LLR_slot2, 40553 FIELD_dsp340050b49a6c_fld3236, 40554 FIELD_dsp340050b49a6c_fld3237LLR_slot2, 40555 FIELD_dsp340050b49a6c_fld3238LLR_slot2, 40556 FIELD_dsp340050b49a6c_fld3240LLR_slot2, 40557 FIELD_dsp340050b49a6c_fld3241LLR_slot2, 40558 FIELD_dsp340050b49a6c_fld3242LLR_slot2, 40559 FIELD_dsp340050b49a6c_fld3243LLR_slot2, 40560 FIELD_dsp340050b49a6c_fld3244LLR_slot2, 40561 FIELD_dsp340050b49a6c_fld3245LLR_slot2, 40562 FIELD_dsp340050b49a6c_fld3246, 40563 FIELD_dsp340050b49a6c_fld3247LLR_slot2, 40564 FIELD_dsp340050b49a6c_fld3843LLR_slot2, 40565 FIELD_dsp340050b49a6c_fld3844, 40566 FIELD_dsp340050b49a6c_fld3845LLR_slot2, 40567 FIELD_dsp340050b49a6c_fld3847LLR_slot2, 40568 FIELD_dsp340050b49a6c_fld3848LLR_slot2, 40569 FIELD_dsp340050b49a6c_fld3849LLR_slot2, 40570 FIELD_dsp340050b49a6c_fld3850LLR_slot2, 40571 FIELD_dsp340050b49a6c_fld3851LLR_slot2, 40572 FIELD_dsp340050b49a6c_fld3853LLR_slot2, 40573 FIELD_dsp340050b49a6c_fld3855LLR_slot2, 40574 FIELD_dsp340050b49a6c_fld3856LLR_slot2, 40575 FIELD_dsp340050b49a6c_fld3857LLR_slot2, 40576 FIELD_dsp340050b49a6c_fld3859LLR_slot2, 40577 FIELD_dsp340050b49a6c_fld3860LLR_slot2, 40578 FIELD_dsp340050b49a6c_fld3861LLR_slot2, 40579 FIELD_dsp340050b49a6c_fld3862, 40580 FIELD_dsp340050b49a6c_fld3863LLR_slot2, 40581 FIELD_dsp340050b49a6c_fld3864LLR_slot2, 40582 FIELD_dsp340050b49a6c_fld3865LLR_slot2, 40583 FIELD_dsp340050b49a6c_fld3866LLR_slot2, 40584 FIELD_dsp340050b49a6c_fld3867LLR_slot2, 40585 FIELD_dsp340050b49a6c_fld3868, 40586 FIELD_op0_s19, 40587 FIELD_dsp340050b49a6c_fld2034, 40588 FIELD_dsp340050b49a6c_fld3248LLR_slot1, 40589 FIELD_dsp340050b49a6c_fld3250LLR_slot1, 40590 FIELD_dsp340050b49a6c_fld3251LLR_slot1, 40591 FIELD_dsp340050b49a6c_fld3252LLR_slot1, 40592 FIELD_dsp340050b49a6c_fld3253LLR_slot1, 40593 FIELD_dsp340050b49a6c_fld3254LLR_slot1, 40594 FIELD_dsp340050b49a6c_fld3869LLR_slot1, 40595 FIELD_dsp340050b49a6c_fld3870, 40596 FIELD_dsp340050b49a6c_fld3872LLR_slot1, 40597 FIELD_dsp340050b49a6c_fld3875LLR_slot1, 40598 FIELD_dsp340050b49a6c_fld3876LLR_slot1, 40599 FIELD_dsp340050b49a6c_fld3878LLR_slot1, 40600 FIELD_op0_s20, 40601 FIELD_dsp340050b49a6c_fld2071, 40602 FIELD_dsp340050b49a6c_fld3258LLR_slot0, 40603 FIELD_dsp340050b49a6c_fld3259LLR_slot0, 40604 FIELD_dsp340050b49a6c_fld3260LLR_slot0, 40605 FIELD_dsp340050b49a6c_fld3261LLR_slot0, 40606 FIELD_dsp340050b49a6c_fld3263LLR_slot0, 40607 FIELD_dsp340050b49a6c_fld3264LLR_slot0, 40608 FIELD_dsp340050b49a6c_fld3265LLR_slot0, 40609 FIELD_dsp340050b49a6c_fld3266LLR_slot0, 40610 FIELD_dsp340050b49a6c_fld3267LLR_slot0, 40611 FIELD_dsp340050b49a6c_fld3268LLR_slot0, 40612 FIELD_dsp340050b49a6c_fld3269LLR_slot0, 40613 FIELD_dsp340050b49a6c_fld3270LLR_slot0, 40614 FIELD_dsp340050b49a6c_fld3272LLR_slot0, 40615 FIELD_dsp340050b49a6c_fld3274LLR_slot0, 40616 FIELD_dsp340050b49a6c_fld3275LLR_slot0, 40617 FIELD_dsp340050b49a6c_fld3276LLR_slot0, 40618 FIELD_dsp340050b49a6c_fld3277LLR_slot0, 40619 FIELD_dsp340050b49a6c_fld3278LLR_slot0, 40620 FIELD_dsp340050b49a6c_fld3279LLR_slot0, 40621 FIELD_dsp340050b49a6c_fld3280LLR_slot0, 40622 FIELD_dsp340050b49a6c_fld3281LLR_slot0, 40623 FIELD_dsp340050b49a6c_fld3282LLR_slot0, 40624 FIELD_dsp340050b49a6c_fld3283LLR_slot0, 40625 FIELD_dsp340050b49a6c_fld3284LLR_slot0, 40626 FIELD_dsp340050b49a6c_fld3286LLR_slot0, 40627 FIELD_dsp340050b49a6c_fld3288LLR_slot0, 40628 FIELD_dsp340050b49a6c_fld3289LLR_slot0, 40629 FIELD_dsp340050b49a6c_fld3291LLR_slot0, 40630 FIELD_dsp340050b49a6c_fld3292LLR_slot0, 40631 FIELD_dsp340050b49a6c_fld3293LLR_slot0, 40632 FIELD_dsp340050b49a6c_fld3294LLR_slot0, 40633 FIELD_dsp340050b49a6c_fld3295LLR_slot0, 40634 FIELD_dsp340050b49a6c_fld3296LLR_slot0, 40635 FIELD_dsp340050b49a6c_fld3297LLR_slot0, 40636 FIELD_dsp340050b49a6c_fld3298LLR_slot0, 40637 FIELD_dsp340050b49a6c_fld3299LLR_slot0, 40638 FIELD_dsp340050b49a6c_fld3300LLR_slot0, 40639 FIELD_dsp340050b49a6c_fld3302LLR_slot0, 40640 FIELD_dsp340050b49a6c_fld3303LLR_slot0, 40641 FIELD_dsp340050b49a6c_fld3304LLR_slot0, 40642 FIELD_dsp340050b49a6c_fld3305LLR_slot0, 40643 FIELD_dsp340050b49a6c_fld3306LLR_slot0, 40644 FIELD_dsp340050b49a6c_fld3308LLR_slot0, 40645 FIELD_dsp340050b49a6c_fld3310LLR_slot0, 40646 FIELD_dsp340050b49a6c_fld3311LLR_slot0, 40647 FIELD_dsp340050b49a6c_fld3312LLR_slot0, 40648 FIELD_dsp340050b49a6c_fld3879LLR_slot0, 40649 FIELD_dsp340050b49a6c_fld3881LLR_slot0, 40650 FIELD_dsp340050b49a6c_fld3883LLR_slot0, 40651 FIELD_dsp340050b49a6c_fld3885LLR_slot0, 40652 FIELD_dsp340050b49a6c_fld3887LLR_slot0, 40653 FIELD_dsp340050b49a6c_fld3888LLR_slot0, 40654 FIELD_dsp340050b49a6c_fld3890LLR_slot0, 40655 FIELD_dsp340050b49a6c_fld3892LLR_slot0, 40656 FIELD_dsp340050b49a6c_fld3893LLR_slot0, 40657 FIELD_op0_s21, 40658 FIELD_dsp340050b49a6c_fld3313DUAL_slot2, 40659 FIELD_dsp340050b49a6c_fld3314, 40660 FIELD_dsp340050b49a6c_fld3315DUAL_slot2, 40661 FIELD_dsp340050b49a6c_fld3316DUAL_slot2, 40662 FIELD_dsp340050b49a6c_fld3317DUAL_slot2, 40663 FIELD_dsp340050b49a6c_fld3318, 40664 FIELD_dsp340050b49a6c_fld3319DUAL_slot2, 40665 FIELD_dsp340050b49a6c_fld3320DUAL_slot2, 40666 FIELD_dsp340050b49a6c_fld3321DUAL_slot2, 40667 FIELD_dsp340050b49a6c_fld3322DUAL_slot2, 40668 FIELD_dsp340050b49a6c_fld3323DUAL_slot2, 40669 FIELD_dsp340050b49a6c_fld3324DUAL_slot2, 40670 FIELD_dsp340050b49a6c_fld3325DUAL_slot2, 40671 FIELD_dsp340050b49a6c_fld3326DUAL_slot2, 40672 FIELD_dsp340050b49a6c_fld3327DUAL_slot2, 40673 FIELD_dsp340050b49a6c_fld3328DUAL_slot2, 40674 FIELD_dsp340050b49a6c_fld3329DUAL_slot2, 40675 FIELD_dsp340050b49a6c_fld3330DUAL_slot2, 40676 FIELD_dsp340050b49a6c_fld3331DUAL_slot2, 40677 FIELD_dsp340050b49a6c_fld3332DUAL_slot2, 40678 FIELD_dsp340050b49a6c_fld3333DUAL_slot2, 40679 FIELD_dsp340050b49a6c_fld3334DUAL_slot2, 40680 FIELD_dsp340050b49a6c_fld3335DUAL_slot2, 40681 FIELD_dsp340050b49a6c_fld3336DUAL_slot2, 40682 FIELD_dsp340050b49a6c_fld3337DUAL_slot2, 40683 FIELD_dsp340050b49a6c_fld3339DUAL_slot2, 40684 FIELD_dsp340050b49a6c_fld3340DUAL_slot2, 40685 FIELD_dsp340050b49a6c_fld3341DUAL_slot2, 40686 FIELD_dsp340050b49a6c_fld3342DUAL_slot2, 40687 FIELD_dsp340050b49a6c_fld3345DUAL_slot2, 40688 FIELD_dsp340050b49a6c_fld3347DUAL_slot2, 40689 FIELD_dsp340050b49a6c_fld3348DUAL_slot2, 40690 FIELD_dsp340050b49a6c_fld3349DUAL_slot2, 40691 FIELD_dsp340050b49a6c_fld3350DUAL_slot2, 40692 FIELD_dsp340050b49a6c_fld3353DUAL_slot2, 40693 FIELD_dsp340050b49a6c_fld3354DUAL_slot2, 40694 FIELD_dsp340050b49a6c_fld3356DUAL_slot2, 40695 FIELD_dsp340050b49a6c_fld3358DUAL_slot2, 40696 FIELD_dsp340050b49a6c_fld3360DUAL_slot2, 40697 FIELD_dsp340050b49a6c_fld3361DUAL_slot2, 40698 FIELD_dsp340050b49a6c_fld3362DUAL_slot2, 40699 FIELD_dsp340050b49a6c_fld3363DUAL_slot2, 40700 FIELD_dsp340050b49a6c_fld3364, 40701 FIELD_dsp340050b49a6c_fld3365DUAL_slot2, 40702 FIELD_dsp340050b49a6c_fld3366DUAL_slot2, 40703 FIELD_dsp340050b49a6c_fld3367DUAL_slot2, 40704 FIELD_dsp340050b49a6c_fld3368DUAL_slot2, 40705 FIELD_dsp340050b49a6c_fld3369DUAL_slot2, 40706 FIELD_dsp340050b49a6c_fld3370DUAL_slot2, 40707 FIELD_dsp340050b49a6c_fld3371DUAL_slot2, 40708 FIELD_dsp340050b49a6c_fld3372DUAL_slot2, 40709 FIELD_dsp340050b49a6c_fld3373DUAL_slot2, 40710 FIELD_dsp340050b49a6c_fld3374DUAL_slot2, 40711 FIELD_dsp340050b49a6c_fld3375DUAL_slot2, 40712 FIELD_dsp340050b49a6c_fld3376DUAL_slot2, 40713 FIELD_dsp340050b49a6c_fld3377DUAL_slot2, 40714 FIELD_dsp340050b49a6c_fld3378DUAL_slot2, 40715 FIELD_dsp340050b49a6c_fld3379DUAL_slot2, 40716 FIELD_dsp340050b49a6c_fld3380DUAL_slot2, 40717 FIELD_dsp340050b49a6c_fld3381DUAL_slot2, 40718 FIELD_dsp340050b49a6c_fld3382DUAL_slot2, 40719 FIELD_dsp340050b49a6c_fld3384DUAL_slot2, 40720 FIELD_dsp340050b49a6c_fld3385DUAL_slot2, 40721 FIELD_dsp340050b49a6c_fld3386DUAL_slot2, 40722 FIELD_dsp340050b49a6c_fld3387DUAL_slot2, 40723 FIELD_dsp340050b49a6c_fld3388DUAL_slot2, 40724 FIELD_dsp340050b49a6c_fld3390DUAL_slot2, 40725 FIELD_dsp340050b49a6c_fld3392DUAL_slot2, 40726 FIELD_dsp340050b49a6c_fld3394DUAL_slot2, 40727 FIELD_dsp340050b49a6c_fld3396DUAL_slot2, 40728 FIELD_dsp340050b49a6c_fld3397DUAL_slot2, 40729 FIELD_dsp340050b49a6c_fld3399DUAL_slot2, 40730 FIELD_dsp340050b49a6c_fld3401DUAL_slot2, 40731 FIELD_dsp340050b49a6c_fld3403DUAL_slot2, 40732 FIELD_dsp340050b49a6c_fld3404DUAL_slot2, 40733 FIELD_dsp340050b49a6c_fld3406DUAL_slot2, 40734 FIELD_dsp340050b49a6c_fld3407, 40735 FIELD_dsp340050b49a6c_fld3408DUAL_slot2, 40736 FIELD_dsp340050b49a6c_fld3410, 40737 FIELD_dsp340050b49a6c_fld3411DUAL_slot2, 40738 FIELD_dsp340050b49a6c_fld3412DUAL_slot2, 40739 FIELD_dsp340050b49a6c_fld3413DUAL_slot2, 40740 FIELD_dsp340050b49a6c_fld3414DUAL_slot2, 40741 FIELD_dsp340050b49a6c_fld3415DUAL_slot2, 40742 FIELD_dsp340050b49a6c_fld3416DUAL_slot2, 40743 FIELD_dsp340050b49a6c_fld3417DUAL_slot2, 40744 FIELD_dsp340050b49a6c_fld3418DUAL_slot2, 40745 FIELD_dsp340050b49a6c_fld3419DUAL_slot2, 40746 FIELD_dsp340050b49a6c_fld3420DUAL_slot2, 40747 FIELD_dsp340050b49a6c_fld3421DUAL_slot2, 40748 FIELD_dsp340050b49a6c_fld3422DUAL_slot2, 40749 FIELD_dsp340050b49a6c_fld3423DUAL_slot2, 40750 FIELD_dsp340050b49a6c_fld3424DUAL_slot2, 40751 FIELD_dsp340050b49a6c_fld3425DUAL_slot2, 40752 FIELD_dsp340050b49a6c_fld3426DUAL_slot2, 40753 FIELD_dsp340050b49a6c_fld3427DUAL_slot2, 40754 FIELD_dsp340050b49a6c_fld3428DUAL_slot2, 40755 FIELD_dsp340050b49a6c_fld3429DUAL_slot2, 40756 FIELD_dsp340050b49a6c_fld3430DUAL_slot2, 40757 FIELD_dsp340050b49a6c_fld3431DUAL_slot2, 40758 FIELD_dsp340050b49a6c_fld3432DUAL_slot2, 40759 FIELD_dsp340050b49a6c_fld3433DUAL_slot2, 40760 FIELD_dsp340050b49a6c_fld3434DUAL_slot2, 40761 FIELD_dsp340050b49a6c_fld3435DUAL_slot2, 40762 FIELD_dsp340050b49a6c_fld3436DUAL_slot2, 40763 FIELD_dsp340050b49a6c_fld3437DUAL_slot2, 40764 FIELD_dsp340050b49a6c_fld3438DUAL_slot2, 40765 FIELD_dsp340050b49a6c_fld3439DUAL_slot2, 40766 FIELD_dsp340050b49a6c_fld3440DUAL_slot2, 40767 FIELD_dsp340050b49a6c_fld3441DUAL_slot2, 40768 FIELD_dsp340050b49a6c_fld3442DUAL_slot2, 40769 FIELD_dsp340050b49a6c_fld3443DUAL_slot2, 40770 FIELD_dsp340050b49a6c_fld3444DUAL_slot2, 40771 FIELD_dsp340050b49a6c_fld3445DUAL_slot2, 40772 FIELD_dsp340050b49a6c_fld3446DUAL_slot2, 40773 FIELD_dsp340050b49a6c_fld3448DUAL_slot2, 40774 FIELD_dsp340050b49a6c_fld3450DUAL_slot2, 40775 FIELD_dsp340050b49a6c_fld3451DUAL_slot2, 40776 FIELD_dsp340050b49a6c_fld3453DUAL_slot2, 40777 FIELD_dsp340050b49a6c_fld3454DUAL_slot2, 40778 FIELD_dsp340050b49a6c_fld3456DUAL_slot2, 40779 FIELD_dsp340050b49a6c_fld3457DUAL_slot2, 40780 FIELD_dsp340050b49a6c_fld3458DUAL_slot2, 40781 FIELD_dsp340050b49a6c_fld3459DUAL_slot2, 40782 FIELD_dsp340050b49a6c_fld3460DUAL_slot2, 40783 FIELD_dsp340050b49a6c_fld3461DUAL_slot2, 40784 FIELD_dsp340050b49a6c_fld3462DUAL_slot2, 40785 FIELD_dsp340050b49a6c_fld3464DUAL_slot2, 40786 FIELD_dsp340050b49a6c_fld3465DUAL_slot2, 40787 FIELD_dsp340050b49a6c_fld3466, 40788 FIELD_dsp340050b49a6c_fld3467DUAL_slot2, 40789 FIELD_dsp340050b49a6c_fld3468DUAL_slot2, 40790 FIELD_dsp340050b49a6c_fld3469DUAL_slot2, 40791 FIELD_dsp340050b49a6c_fld3470DUAL_slot2, 40792 FIELD_dsp340050b49a6c_fld3471DUAL_slot2, 40793 FIELD_dsp340050b49a6c_fld3472DUAL_slot2, 40794 FIELD_dsp340050b49a6c_fld3473DUAL_slot2, 40795 FIELD_dsp340050b49a6c_fld3474DUAL_slot2, 40796 FIELD_dsp340050b49a6c_fld3475DUAL_slot2, 40797 FIELD_dsp340050b49a6c_fld3477DUAL_slot2, 40798 FIELD_dsp340050b49a6c_fld3478DUAL_slot2, 40799 FIELD_dsp340050b49a6c_fld3479DUAL_slot2, 40800 FIELD_dsp340050b49a6c_fld3480DUAL_slot2, 40801 FIELD_dsp340050b49a6c_fld3481DUAL_slot2, 40802 FIELD_dsp340050b49a6c_fld3482DUAL_slot2, 40803 FIELD_dsp340050b49a6c_fld3484DUAL_slot2, 40804 FIELD_dsp340050b49a6c_fld3894DUAL_slot2, 40805 FIELD_dsp340050b49a6c_fld3895DUAL_slot2, 40806 FIELD_dsp340050b49a6c_fld3896DUAL_slot2, 40807 FIELD_dsp340050b49a6c_fld3897DUAL_slot2, 40808 FIELD_dsp340050b49a6c_fld3898DUAL_slot2, 40809 FIELD_dsp340050b49a6c_fld3899DUAL_slot2, 40810 FIELD_dsp340050b49a6c_fld3900, 40811 FIELD_dsp340050b49a6c_fld3901DUAL_slot2, 40812 FIELD_dsp340050b49a6c_fld3903DUAL_slot2, 40813 FIELD_dsp340050b49a6c_fld3904DUAL_slot2, 40814 FIELD_dsp340050b49a6c_fld3905DUAL_slot2, 40815 FIELD_dsp340050b49a6c_fld3906DUAL_slot2, 40816 FIELD_dsp340050b49a6c_fld3907DUAL_slot2, 40817 FIELD_dsp340050b49a6c_fld3908DUAL_slot2, 40818 FIELD_dsp340050b49a6c_fld3909DUAL_slot2, 40819 FIELD_dsp340050b49a6c_fld3910DUAL_slot2, 40820 FIELD_dsp340050b49a6c_fld3913DUAL_slot2, 40821 FIELD_dsp340050b49a6c_fld3914DUAL_slot2, 40822 FIELD_dsp340050b49a6c_fld3916DUAL_slot2, 40823 FIELD_dsp340050b49a6c_fld3917DUAL_slot2, 40824 FIELD_dsp340050b49a6c_fld3918DUAL_slot2, 40825 FIELD_dsp340050b49a6c_fld3919DUAL_slot2, 40826 FIELD_dsp340050b49a6c_fld3920DUAL_slot2, 40827 FIELD_dsp340050b49a6c_fld3921DUAL_slot2, 40828 FIELD_dsp340050b49a6c_fld3922DUAL_slot2, 40829 FIELD_dsp340050b49a6c_fld3923DUAL_slot2, 40830 FIELD_dsp340050b49a6c_fld3924DUAL_slot2, 40831 FIELD_dsp340050b49a6c_fld3925DUAL_slot2, 40832 FIELD_dsp340050b49a6c_fld3927DUAL_slot2, 40833 FIELD_dsp340050b49a6c_fld3928DUAL_slot2, 40834 FIELD_dsp340050b49a6c_fld3929DUAL_slot2, 40835 FIELD_dsp340050b49a6c_fld3930DUAL_slot2, 40836 FIELD_dsp340050b49a6c_fld3931DUAL_slot2, 40837 FIELD_dsp340050b49a6c_fld3933DUAL_slot2, 40838 FIELD_dsp340050b49a6c_fld3934DUAL_slot2, 40839 FIELD_dsp340050b49a6c_fld3935DUAL_slot2, 40840 FIELD_op0_s22, 40841 FIELD_op0_s23, 40842 FIELD_dsp340050b49a6c_fld2057, 40843 FIELD_dsp340050b49a6c_fld2060, 40844 FIELD_dsp340050b49a6c_fld2066, 40845 FIELD_dsp340050b49a6c_fld2072, 40846 FIELD_dsp340050b49a6c_fld2079, 40847 FIELD_dsp340050b49a6c_fld3487DUAL_slot0, 40848 FIELD_dsp340050b49a6c_fld3488DUAL_slot0, 40849 FIELD_dsp340050b49a6c_fld3489DUAL_slot0, 40850 FIELD_dsp340050b49a6c_fld3490DUAL_slot0, 40851 FIELD_dsp340050b49a6c_fld3491DUAL_slot0, 40852 FIELD_dsp340050b49a6c_fld3492DUAL_slot0, 40853 FIELD_dsp340050b49a6c_fld3493DUAL_slot0, 40854 FIELD_dsp340050b49a6c_fld3494DUAL_slot0, 40855 FIELD_dsp340050b49a6c_fld3496DUAL_slot0, 40856 FIELD_dsp340050b49a6c_fld3497DUAL_slot0, 40857 FIELD_dsp340050b49a6c_fld3498DUAL_slot0, 40858 FIELD_dsp340050b49a6c_fld3499DUAL_slot0, 40859 FIELD_dsp340050b49a6c_fld3500DUAL_slot0, 40860 FIELD_dsp340050b49a6c_fld3502DUAL_slot0, 40861 FIELD_dsp340050b49a6c_fld3504DUAL_slot0, 40862 FIELD_dsp340050b49a6c_fld3505DUAL_slot0, 40863 FIELD_dsp340050b49a6c_fld3506DUAL_slot0, 40864 FIELD_dsp340050b49a6c_fld3507DUAL_slot0, 40865 FIELD_dsp340050b49a6c_fld3508DUAL_slot0, 40866 FIELD_dsp340050b49a6c_fld3509DUAL_slot0, 40867 FIELD_dsp340050b49a6c_fld3510DUAL_slot0, 40868 FIELD_dsp340050b49a6c_fld3511DUAL_slot0, 40869 FIELD_dsp340050b49a6c_fld3512DUAL_slot0, 40870 FIELD_dsp340050b49a6c_fld3513DUAL_slot0, 40871 FIELD_dsp340050b49a6c_fld3514DUAL_slot0, 40872 FIELD_dsp340050b49a6c_fld3515DUAL_slot0, 40873 FIELD_dsp340050b49a6c_fld3516DUAL_slot0, 40874 FIELD_dsp340050b49a6c_fld3517DUAL_slot0, 40875 FIELD_dsp340050b49a6c_fld3518DUAL_slot0, 40876 FIELD_dsp340050b49a6c_fld3519DUAL_slot0, 40877 FIELD_dsp340050b49a6c_fld3520DUAL_slot0, 40878 FIELD_dsp340050b49a6c_fld3522DUAL_slot0, 40879 FIELD_dsp340050b49a6c_fld3523DUAL_slot0, 40880 FIELD_dsp340050b49a6c_fld3524DUAL_slot0, 40881 FIELD_dsp340050b49a6c_fld3527DUAL_slot0, 40882 FIELD_dsp340050b49a6c_fld3529DUAL_slot0, 40883 FIELD_dsp340050b49a6c_fld3530DUAL_slot0, 40884 FIELD_dsp340050b49a6c_fld3531, 40885 FIELD_dsp340050b49a6c_fld3532DUAL_slot0, 40886 FIELD_dsp340050b49a6c_fld3533DUAL_slot0, 40887 FIELD_dsp340050b49a6c_fld3535DUAL_slot0, 40888 FIELD_dsp340050b49a6c_fld3536DUAL_slot0, 40889 FIELD_dsp340050b49a6c_fld3537DUAL_slot0, 40890 FIELD_dsp340050b49a6c_fld3538DUAL_slot0, 40891 FIELD_dsp340050b49a6c_fld3539DUAL_slot0, 40892 FIELD_dsp340050b49a6c_fld3541DUAL_slot0, 40893 FIELD_dsp340050b49a6c_fld3542DUAL_slot0, 40894 FIELD_dsp340050b49a6c_fld3543DUAL_slot0, 40895 FIELD_dsp340050b49a6c_fld3544DUAL_slot0, 40896 FIELD_dsp340050b49a6c_fld3545DUAL_slot0, 40897 FIELD_dsp340050b49a6c_fld3546DUAL_slot0, 40898 FIELD_dsp340050b49a6c_fld3547DUAL_slot0, 40899 FIELD_dsp340050b49a6c_fld3548DUAL_slot0, 40900 FIELD_dsp340050b49a6c_fld3549DUAL_slot0, 40901 FIELD_dsp340050b49a6c_fld3550DUAL_slot0, 40902 FIELD_dsp340050b49a6c_fld3551DUAL_slot0, 40903 FIELD_dsp340050b49a6c_fld3552, 40904 FIELD_dsp340050b49a6c_fld3553DUAL_slot0, 40905 FIELD_dsp340050b49a6c_fld3554DUAL_slot0, 40906 FIELD_dsp340050b49a6c_fld3555DUAL_slot0, 40907 FIELD_dsp340050b49a6c_fld3556DUAL_slot0, 40908 FIELD_dsp340050b49a6c_fld3557DUAL_slot0, 40909 FIELD_dsp340050b49a6c_fld3558DUAL_slot0, 40910 FIELD_dsp340050b49a6c_fld3559DUAL_slot0, 40911 FIELD_dsp340050b49a6c_fld3560DUAL_slot0, 40912 FIELD_dsp340050b49a6c_fld3562DUAL_slot0, 40913 FIELD_dsp340050b49a6c_fld3563DUAL_slot0, 40914 FIELD_dsp340050b49a6c_fld3564DUAL_slot0, 40915 FIELD_dsp340050b49a6c_fld3565DUAL_slot0, 40916 FIELD_dsp340050b49a6c_fld3566DUAL_slot0, 40917 FIELD_dsp340050b49a6c_fld3567DUAL_slot0, 40918 FIELD_dsp340050b49a6c_fld3568DUAL_slot0, 40919 FIELD_dsp340050b49a6c_fld3569DUAL_slot0, 40920 FIELD_dsp340050b49a6c_fld3570DUAL_slot0, 40921 FIELD_dsp340050b49a6c_fld3571DUAL_slot0, 40922 FIELD_dsp340050b49a6c_fld3572DUAL_slot0, 40923 FIELD_dsp340050b49a6c_fld3573DUAL_slot0, 40924 FIELD_dsp340050b49a6c_fld3574DUAL_slot0, 40925 FIELD_dsp340050b49a6c_fld3575DUAL_slot0, 40926 FIELD_dsp340050b49a6c_fld3576DUAL_slot0, 40927 FIELD_dsp340050b49a6c_fld3577DUAL_slot0, 40928 FIELD_dsp340050b49a6c_fld3578DUAL_slot0, 40929 FIELD_dsp340050b49a6c_fld3579DUAL_slot0, 40930 FIELD_dsp340050b49a6c_fld3580DUAL_slot0, 40931 FIELD_dsp340050b49a6c_fld3581DUAL_slot0, 40932 FIELD_dsp340050b49a6c_fld3582DUAL_slot0, 40933 FIELD_dsp340050b49a6c_fld3583DUAL_slot0, 40934 FIELD_dsp340050b49a6c_fld3584, 40935 FIELD_dsp340050b49a6c_fld3585DUAL_slot0, 40936 FIELD_dsp340050b49a6c_fld3587DUAL_slot0, 40937 FIELD_dsp340050b49a6c_fld3588DUAL_slot0, 40938 FIELD_dsp340050b49a6c_fld3589DUAL_slot0, 40939 FIELD_dsp340050b49a6c_fld3590DUAL_slot0, 40940 FIELD_dsp340050b49a6c_fld3591DUAL_slot0, 40941 FIELD_dsp340050b49a6c_fld3592DUAL_slot0, 40942 FIELD_dsp340050b49a6c_fld3593DUAL_slot0, 40943 FIELD_dsp340050b49a6c_fld3594DUAL_slot0, 40944 FIELD_dsp340050b49a6c_fld3595DUAL_slot0, 40945 FIELD_dsp340050b49a6c_fld3596DUAL_slot0, 40946 FIELD_dsp340050b49a6c_fld3597DUAL_slot0, 40947 FIELD_dsp340050b49a6c_fld3598DUAL_slot0, 40948 FIELD_dsp340050b49a6c_fld3599DUAL_slot0, 40949 FIELD_dsp340050b49a6c_fld3600DUAL_slot0, 40950 FIELD_dsp340050b49a6c_fld3601DUAL_slot0, 40951 FIELD_dsp340050b49a6c_fld3602, 40952 FIELD_dsp340050b49a6c_fld3603DUAL_slot0, 40953 FIELD_dsp340050b49a6c_fld3604DUAL_slot0, 40954 FIELD_dsp340050b49a6c_fld3606DUAL_slot0, 40955 FIELD_dsp340050b49a6c_fld3607DUAL_slot0, 40956 FIELD_dsp340050b49a6c_fld3608DUAL_slot0, 40957 FIELD_dsp340050b49a6c_fld3609DUAL_slot0, 40958 FIELD_dsp340050b49a6c_fld3610, 40959 FIELD_dsp340050b49a6c_fld3611DUAL_slot0, 40960 FIELD_dsp340050b49a6c_fld3612DUAL_slot0, 40961 FIELD_dsp340050b49a6c_fld3613DUAL_slot0, 40962 FIELD_dsp340050b49a6c_fld3614DUAL_slot0, 40963 FIELD_dsp340050b49a6c_fld3615DUAL_slot0, 40964 FIELD_dsp340050b49a6c_fld3616DUAL_slot0, 40965 FIELD_dsp340050b49a6c_fld3618DUAL_slot0, 40966 FIELD_dsp340050b49a6c_fld3619, 40967 FIELD_dsp340050b49a6c_fld3620DUAL_slot0, 40968 FIELD_dsp340050b49a6c_fld3621DUAL_slot0, 40969 FIELD_dsp340050b49a6c_fld3622DUAL_slot0, 40970 FIELD_dsp340050b49a6c_fld3623DUAL_slot0, 40971 FIELD_dsp340050b49a6c_fld3624DUAL_slot0, 40972 FIELD_dsp340050b49a6c_fld3625DUAL_slot0, 40973 FIELD_dsp340050b49a6c_fld3626DUAL_slot0, 40974 FIELD_dsp340050b49a6c_fld3936DUAL_slot0, 40975 FIELD_dsp340050b49a6c_fld3937DUAL_slot0, 40976 FIELD_dsp340050b49a6c_fld3938DUAL_slot0, 40977 FIELD_dsp340050b49a6c_fld3939DUAL_slot0, 40978 FIELD_dsp340050b49a6c_fld3940DUAL_slot0, 40979 FIELD_dsp340050b49a6c_fld3941DUAL_slot0, 40980 FIELD_dsp340050b49a6c_fld3943DUAL_slot0, 40981 FIELD_dsp340050b49a6c_fld3945DUAL_slot0, 40982 FIELD_dsp340050b49a6c_fld3946DUAL_slot0, 40983 FIELD_dsp340050b49a6c_fld3947DUAL_slot0, 40984 FIELD_dsp340050b49a6c_fld3949DUAL_slot0, 40985 FIELD_dsp340050b49a6c_fld3950DUAL_slot0, 40986 FIELD_dsp340050b49a6c_fld3951DUAL_slot0, 40987 FIELD_dsp340050b49a6c_fld3952DUAL_slot0, 40988 FIELD_dsp340050b49a6c_fld3954DUAL_slot0, 40989 FIELD_dsp340050b49a6c_fld3957DUAL_slot0, 40990 FIELD_dsp340050b49a6c_fld3958DUAL_slot0, 40991 FIELD_dsp340050b49a6c_fld3959DUAL_slot0, 40992 FIELD_dsp340050b49a6c_fld3960DUAL_slot0, 40993 FIELD_dsp340050b49a6c_fld3961DUAL_slot0, 40994 FIELD__ar0, 40995 FIELD__ar4, 40996 FIELD__ar8, 40997 FIELD__ar12, 40998 FIELD__bt16, 40999 FIELD__bs16, 41000 FIELD__br16, 41001 FIELD__brall 41002}; 41003 41004 41005/* Functional units. */ 41006 41007static xtensa_funcUnit_internal funcUnits[] = { 41008 41009}; 41010 41011 41012/* Register files. */ 41013 41014enum xtensa_regfile_id { 41015 REGFILE_AR, 41016 REGFILE_BR, 41017 REGFILE_FR, 41018 REGFILE_ACU, 41019 REGFILE_CM, 41020 REGFILE_PQ, 41021 REGFILE_BR2, 41022 REGFILE_BR4, 41023 REGFILE_BR8, 41024 REGFILE_BR16 41025}; 41026 41027static xtensa_regfile_internal regfiles[] = { 41028 { "AR", "a", REGFILE_AR, 32, 32 }, 41029 { "BR", "b", REGFILE_BR, 1, 16 }, 41030 { "FR", "f", REGFILE_FR, 32, 16 }, 41031 { "ACU", "ACU", REGFILE_ACU, 320, 8 }, 41032 { "CM", "CM", REGFILE_CM, 128, 16 }, 41033 { "PQ", "PQ", REGFILE_PQ, 256, 16 }, 41034 { "BR2", "b", REGFILE_BR, 2, 8 }, 41035 { "BR4", "b", REGFILE_BR, 4, 4 }, 41036 { "BR8", "b", REGFILE_BR, 8, 2 }, 41037 { "BR16", "b", REGFILE_BR, 16, 1 } 41038}; 41039 41040 41041/* Interfaces. */ 41042 41043static xtensa_interface_internal interfaces[] = { 41044 { "INQ0_32_Empty", 1, 0, 0, 'i' }, 41045 { "INQ0_32", 32, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 0, 'i' }, 41046 { "INQ0_32_NOTRDY", 1, 0, 0, 'i' }, 41047 { "INQ0_32_KILL", 1, 0, 0, 'o' }, 41048 { "INQ1_32_Empty", 1, 0, 1, 'i' }, 41049 { "INQ1_32", 32, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 1, 'i' }, 41050 { "INQ1_32_NOTRDY", 1, 0, 1, 'i' }, 41051 { "INQ1_32_KILL", 1, 0, 1, 'o' }, 41052 { "INQ2_32_Empty", 1, 0, 2, 'i' }, 41053 { "INQ2_32", 32, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 2, 'i' }, 41054 { "INQ2_32_NOTRDY", 1, 0, 2, 'i' }, 41055 { "INQ2_32_KILL", 1, 0, 2, 'o' }, 41056 { "INQ3_32_Empty", 1, 0, 3, 'i' }, 41057 { "INQ3_32", 32, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 3, 'i' }, 41058 { "INQ3_32_NOTRDY", 1, 0, 3, 'i' }, 41059 { "INQ3_32_KILL", 1, 0, 3, 'o' }, 41060 { "OUTQ0_32_Full", 1, 0, 4, 'i' }, 41061 { "OUTQ0_32", 32, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 4, 'o' }, 41062 { "OUTQ0_32_NOTRDY", 1, 0, 4, 'i' }, 41063 { "OUTQ0_32_KILL", 1, 0, 4, 'o' }, 41064 { "OUTQ1_32_Full", 1, 0, 5, 'i' }, 41065 { "OUTQ1_32", 32, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 5, 'o' }, 41066 { "OUTQ1_32_NOTRDY", 1, 0, 5, 'i' }, 41067 { "OUTQ1_32_KILL", 1, 0, 5, 'o' }, 41068 { "OUTQ2_32_Full", 1, 0, 6, 'i' }, 41069 { "OUTQ2_32", 32, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 6, 'o' }, 41070 { "OUTQ2_32_NOTRDY", 1, 0, 6, 'i' }, 41071 { "OUTQ2_32_KILL", 1, 0, 6, 'o' }, 41072 { "OUTQ3_32_Full", 1, 0, 7, 'i' }, 41073 { "OUTQ3_32", 32, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 7, 'o' }, 41074 { "OUTQ3_32_NOTRDY", 1, 0, 7, 'i' }, 41075 { "OUTQ3_32_KILL", 1, 0, 7, 'o' }, 41076 { "OUTQ4_32_Full", 1, 0, 8, 'i' }, 41077 { "OUTQ4_32", 32, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 8, 'o' }, 41078 { "OUTQ4_32_NOTRDY", 1, 0, 8, 'i' }, 41079 { "OUTQ4_32_KILL", 1, 0, 8, 'o' }, 41080 { "OUTQ5_32_Full", 1, 0, 9, 'i' }, 41081 { "OUTQ5_32", 32, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 9, 'o' }, 41082 { "OUTQ5_32_NOTRDY", 1, 0, 9, 'i' }, 41083 { "OUTQ5_32_KILL", 1, 0, 9, 'o' }, 41084 { "SIGNALQ_Full", 1, 0, 10, 'i' }, 41085 { "SIGNALQ", 32, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 10, 'o' }, 41086 { "SIGNALQ_NOTRDY", 1, 0, 10, 'i' }, 41087 { "SIGNALQ_KILL", 1, 0, 10, 'o' }, 41088 { "INQ0_128_Empty", 1, 0, 11, 'i' }, 41089 { "INQ0_128", 128, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 11, 'i' }, 41090 { "INQ0_128_NOTRDY", 1, 0, 11, 'i' }, 41091 { "INQ0_128_KILL", 1, 0, 11, 'o' }, 41092 { "INQ1_128_Empty", 1, 0, 12, 'i' }, 41093 { "INQ1_128", 128, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 12, 'i' }, 41094 { "INQ1_128_NOTRDY", 1, 0, 12, 'i' }, 41095 { "INQ1_128_KILL", 1, 0, 12, 'o' }, 41096 { "INQ2_128_Empty", 1, 0, 13, 'i' }, 41097 { "INQ2_128", 128, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 13, 'i' }, 41098 { "INQ2_128_NOTRDY", 1, 0, 13, 'i' }, 41099 { "INQ2_128_KILL", 1, 0, 13, 'o' }, 41100 { "INQ3_128_Empty", 1, 0, 14, 'i' }, 41101 { "INQ3_128", 128, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 14, 'i' }, 41102 { "INQ3_128_NOTRDY", 1, 0, 14, 'i' }, 41103 { "INQ3_128_KILL", 1, 0, 14, 'o' }, 41104 { "INQ4_128_Empty", 1, 0, 15, 'i' }, 41105 { "INQ4_128", 128, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 15, 'i' }, 41106 { "INQ4_128_NOTRDY", 1, 0, 15, 'i' }, 41107 { "INQ4_128_KILL", 1, 0, 15, 'o' }, 41108 { "INQ5_128_Empty", 1, 0, 16, 'i' }, 41109 { "INQ5_128", 128, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 16, 'i' }, 41110 { "INQ5_128_NOTRDY", 1, 0, 16, 'i' }, 41111 { "INQ5_128_KILL", 1, 0, 16, 'o' }, 41112 { "OUTQ0_128_Full", 1, 0, 17, 'i' }, 41113 { "OUTQ0_128", 128, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 17, 'o' }, 41114 { "OUTQ0_128_NOTRDY", 1, 0, 17, 'i' }, 41115 { "OUTQ0_128_KILL", 1, 0, 17, 'o' }, 41116 { "OUTQ1_128_Full", 1, 0, 18, 'i' }, 41117 { "OUTQ1_128", 128, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 18, 'o' }, 41118 { "OUTQ1_128_NOTRDY", 1, 0, 18, 'i' }, 41119 { "OUTQ1_128_KILL", 1, 0, 18, 'o' }, 41120 { "OUTQ2_128_Full", 1, 0, 19, 'i' }, 41121 { "OUTQ2_128", 128, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 19, 'o' }, 41122 { "OUTQ2_128_NOTRDY", 1, 0, 19, 'i' }, 41123 { "OUTQ2_128_KILL", 1, 0, 19, 'o' }, 41124 { "OUTQ3_128_Full", 1, 0, 20, 'i' }, 41125 { "OUTQ3_128", 128, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 20, 'o' }, 41126 { "OUTQ3_128_NOTRDY", 1, 0, 20, 'i' }, 41127 { "OUTQ3_128_KILL", 1, 0, 20, 'o' }, 41128 { "OUTQ4_128_Full", 1, 0, 21, 'i' }, 41129 { "OUTQ4_128", 128, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 21, 'o' }, 41130 { "OUTQ4_128_NOTRDY", 1, 0, 21, 'i' }, 41131 { "OUTQ4_128_KILL", 1, 0, 21, 'o' }, 41132 { "OUTQ5_128_Full", 1, 0, 22, 'i' }, 41133 { "OUTQ5_128", 128, XTENSA_INTERFACE_HAS_SIDE_EFFECT, 22, 'o' }, 41134 { "OUTQ5_128_NOTRDY", 1, 0, 22, 'i' }, 41135 { "OUTQ5_128_KILL", 1, 0, 22, 'o' }, 41136 { "IMPWIRE", 32, 0, 23, 'i' }, 41137 { "LU128_Out", 128, 0, 24, 'o' }, 41138 { "LU128_In", 128, 0, 25, 'i' } 41139}; 41140 41141enum xtensa_interface_id { 41142 INTERFACE_INQ0_32_Empty, 41143 INTERFACE_INQ0_32, 41144 INTERFACE_INQ0_32_NOTRDY, 41145 INTERFACE_INQ0_32_KILL, 41146 INTERFACE_INQ1_32_Empty, 41147 INTERFACE_INQ1_32, 41148 INTERFACE_INQ1_32_NOTRDY, 41149 INTERFACE_INQ1_32_KILL, 41150 INTERFACE_INQ2_32_Empty, 41151 INTERFACE_INQ2_32, 41152 INTERFACE_INQ2_32_NOTRDY, 41153 INTERFACE_INQ2_32_KILL, 41154 INTERFACE_INQ3_32_Empty, 41155 INTERFACE_INQ3_32, 41156 INTERFACE_INQ3_32_NOTRDY, 41157 INTERFACE_INQ3_32_KILL, 41158 INTERFACE_OUTQ0_32_Full, 41159 INTERFACE_OUTQ0_32, 41160 INTERFACE_OUTQ0_32_NOTRDY, 41161 INTERFACE_OUTQ0_32_KILL, 41162 INTERFACE_OUTQ1_32_Full, 41163 INTERFACE_OUTQ1_32, 41164 INTERFACE_OUTQ1_32_NOTRDY, 41165 INTERFACE_OUTQ1_32_KILL, 41166 INTERFACE_OUTQ2_32_Full, 41167 INTERFACE_OUTQ2_32, 41168 INTERFACE_OUTQ2_32_NOTRDY, 41169 INTERFACE_OUTQ2_32_KILL, 41170 INTERFACE_OUTQ3_32_Full, 41171 INTERFACE_OUTQ3_32, 41172 INTERFACE_OUTQ3_32_NOTRDY, 41173 INTERFACE_OUTQ3_32_KILL, 41174 INTERFACE_OUTQ4_32_Full, 41175 INTERFACE_OUTQ4_32, 41176 INTERFACE_OUTQ4_32_NOTRDY, 41177 INTERFACE_OUTQ4_32_KILL, 41178 INTERFACE_OUTQ5_32_Full, 41179 INTERFACE_OUTQ5_32, 41180 INTERFACE_OUTQ5_32_NOTRDY, 41181 INTERFACE_OUTQ5_32_KILL, 41182 INTERFACE_SIGNALQ_Full, 41183 INTERFACE_SIGNALQ, 41184 INTERFACE_SIGNALQ_NOTRDY, 41185 INTERFACE_SIGNALQ_KILL, 41186 INTERFACE_INQ0_128_Empty, 41187 INTERFACE_INQ0_128, 41188 INTERFACE_INQ0_128_NOTRDY, 41189 INTERFACE_INQ0_128_KILL, 41190 INTERFACE_INQ1_128_Empty, 41191 INTERFACE_INQ1_128, 41192 INTERFACE_INQ1_128_NOTRDY, 41193 INTERFACE_INQ1_128_KILL, 41194 INTERFACE_INQ2_128_Empty, 41195 INTERFACE_INQ2_128, 41196 INTERFACE_INQ2_128_NOTRDY, 41197 INTERFACE_INQ2_128_KILL, 41198 INTERFACE_INQ3_128_Empty, 41199 INTERFACE_INQ3_128, 41200 INTERFACE_INQ3_128_NOTRDY, 41201 INTERFACE_INQ3_128_KILL, 41202 INTERFACE_INQ4_128_Empty, 41203 INTERFACE_INQ4_128, 41204 INTERFACE_INQ4_128_NOTRDY, 41205 INTERFACE_INQ4_128_KILL, 41206 INTERFACE_INQ5_128_Empty, 41207 INTERFACE_INQ5_128, 41208 INTERFACE_INQ5_128_NOTRDY, 41209 INTERFACE_INQ5_128_KILL, 41210 INTERFACE_OUTQ0_128_Full, 41211 INTERFACE_OUTQ0_128, 41212 INTERFACE_OUTQ0_128_NOTRDY, 41213 INTERFACE_OUTQ0_128_KILL, 41214 INTERFACE_OUTQ1_128_Full, 41215 INTERFACE_OUTQ1_128, 41216 INTERFACE_OUTQ1_128_NOTRDY, 41217 INTERFACE_OUTQ1_128_KILL, 41218 INTERFACE_OUTQ2_128_Full, 41219 INTERFACE_OUTQ2_128, 41220 INTERFACE_OUTQ2_128_NOTRDY, 41221 INTERFACE_OUTQ2_128_KILL, 41222 INTERFACE_OUTQ3_128_Full, 41223 INTERFACE_OUTQ3_128, 41224 INTERFACE_OUTQ3_128_NOTRDY, 41225 INTERFACE_OUTQ3_128_KILL, 41226 INTERFACE_OUTQ4_128_Full, 41227 INTERFACE_OUTQ4_128, 41228 INTERFACE_OUTQ4_128_NOTRDY, 41229 INTERFACE_OUTQ4_128_KILL, 41230 INTERFACE_OUTQ5_128_Full, 41231 INTERFACE_OUTQ5_128, 41232 INTERFACE_OUTQ5_128_NOTRDY, 41233 INTERFACE_OUTQ5_128_KILL, 41234 INTERFACE_IMPWIRE, 41235 INTERFACE_LU128_Out, 41236 INTERFACE_LU128_In 41237}; 41238 41239 41240/* Constant tables. */ 41241 41242/* constant table ai4c */ 41243static const unsigned CONST_TBL_ai4c_0[] = { 41244 0xffffffff, 41245 0x1, 41246 0x2, 41247 0x3, 41248 0x4, 41249 0x5, 41250 0x6, 41251 0x7, 41252 0x8, 41253 0x9, 41254 0xa, 41255 0xb, 41256 0xc, 41257 0xd, 41258 0xe, 41259 0xf, 41260 0 41261}; 41262 41263/* constant table b4c */ 41264static const unsigned CONST_TBL_b4c_0[] = { 41265 0xffffffff, 41266 0x1, 41267 0x2, 41268 0x3, 41269 0x4, 41270 0x5, 41271 0x6, 41272 0x7, 41273 0x8, 41274 0xa, 41275 0xc, 41276 0x10, 41277 0x20, 41278 0x40, 41279 0x80, 41280 0x100, 41281 0 41282}; 41283 41284/* constant table b4cu */ 41285static const unsigned CONST_TBL_b4cu_0[] = { 41286 0x8000, 41287 0x10000, 41288 0x2, 41289 0x3, 41290 0x4, 41291 0x5, 41292 0x6, 41293 0x7, 41294 0x8, 41295 0xa, 41296 0xc, 41297 0x10, 41298 0x20, 41299 0x40, 41300 0x80, 41301 0x100, 41302 0 41303}; 41304 41305/* constant table LLR_CONSTELLATION_TABLE */ 41306static const unsigned CONST_TBL_LLR_CONSTELLATION_TABLE_0[] = { 41307 0x1 & 0xf, 41308 0x2 & 0xf, 41309 0x8 & 0xf, 41310 0x4 & 0xf, 41311 0x8 & 0xf, 41312 0x6 & 0xf, 41313 0x8 & 0xf, 41314 0x8 & 0xf, 41315 0 41316}; 41317 41318 41319/* Instruction operands. */ 41320 41321static int 41322Operand_soffsetx4_decode (uint32 *valp) 41323{ 41324 unsigned soffsetx4_0, offset_0; 41325 offset_0 = *valp & 0x3ffff; 41326 soffsetx4_0 = 0x4 + ((((int) offset_0 << 14) >> 14) << 2); 41327 *valp = soffsetx4_0; 41328 return 0; 41329} 41330 41331static int 41332Operand_soffsetx4_encode (uint32 *valp) 41333{ 41334 unsigned offset_0, soffsetx4_0; 41335 soffsetx4_0 = *valp; 41336 offset_0 = ((soffsetx4_0 - 0x4) >> 2) & 0x3ffff; 41337 *valp = offset_0; 41338 return 0; 41339} 41340 41341static int 41342Operand_soffsetx4_ator (uint32 *valp, uint32 pc) 41343{ 41344 *valp -= (pc & ~0x3); 41345 return 0; 41346} 41347 41348static int 41349Operand_soffsetx4_rtoa (uint32 *valp, uint32 pc) 41350{ 41351 *valp += (pc & ~0x3); 41352 return 0; 41353} 41354 41355static int 41356Operand_uimm12x8_decode (uint32 *valp) 41357{ 41358 unsigned uimm12x8_0, imm12_0; 41359 imm12_0 = *valp & 0xfff; 41360 uimm12x8_0 = imm12_0 << 3; 41361 *valp = uimm12x8_0; 41362 return 0; 41363} 41364 41365static int 41366Operand_uimm12x8_encode (uint32 *valp) 41367{ 41368 unsigned imm12_0, uimm12x8_0; 41369 uimm12x8_0 = *valp; 41370 imm12_0 = ((uimm12x8_0 >> 3) & 0xfff); 41371 *valp = imm12_0; 41372 return 0; 41373} 41374 41375static int 41376Operand_simm4_decode (uint32 *valp) 41377{ 41378 unsigned simm4_0, mn_0; 41379 mn_0 = *valp & 0xf; 41380 simm4_0 = ((int) mn_0 << 28) >> 28; 41381 *valp = simm4_0; 41382 return 0; 41383} 41384 41385static int 41386Operand_simm4_encode (uint32 *valp) 41387{ 41388 unsigned mn_0, simm4_0; 41389 simm4_0 = *valp; 41390 mn_0 = (simm4_0 & 0xf); 41391 *valp = mn_0; 41392 return 0; 41393} 41394 41395static int 41396Operand_arr_decode (uint32 *valp ATTRIBUTE_UNUSED) 41397{ 41398 return 0; 41399} 41400 41401static int 41402Operand_arr_encode (uint32 *valp) 41403{ 41404 int error; 41405 error = (*valp & ~0xf) != 0; 41406 return error; 41407} 41408 41409static int 41410Operand_ars_decode (uint32 *valp ATTRIBUTE_UNUSED) 41411{ 41412 return 0; 41413} 41414 41415static int 41416Operand_ars_encode (uint32 *valp) 41417{ 41418 int error; 41419 error = (*valp & ~0xf) != 0; 41420 return error; 41421} 41422 41423static int 41424Operand_art_decode (uint32 *valp ATTRIBUTE_UNUSED) 41425{ 41426 return 0; 41427} 41428 41429static int 41430Operand_art_encode (uint32 *valp) 41431{ 41432 int error; 41433 error = (*valp & ~0xf) != 0; 41434 return error; 41435} 41436 41437static int 41438Operand_ar0_decode (uint32 *valp ATTRIBUTE_UNUSED) 41439{ 41440 return 0; 41441} 41442 41443static int 41444Operand_ar0_encode (uint32 *valp) 41445{ 41446 int error; 41447 error = (*valp & ~0x1f) != 0; 41448 return error; 41449} 41450 41451static int 41452Operand_ar4_decode (uint32 *valp ATTRIBUTE_UNUSED) 41453{ 41454 return 0; 41455} 41456 41457static int 41458Operand_ar4_encode (uint32 *valp) 41459{ 41460 int error; 41461 error = (*valp & ~0x1f) != 0; 41462 return error; 41463} 41464 41465static int 41466Operand_ar8_decode (uint32 *valp ATTRIBUTE_UNUSED) 41467{ 41468 return 0; 41469} 41470 41471static int 41472Operand_ar8_encode (uint32 *valp) 41473{ 41474 int error; 41475 error = (*valp & ~0x1f) != 0; 41476 return error; 41477} 41478 41479static int 41480Operand_ar12_decode (uint32 *valp ATTRIBUTE_UNUSED) 41481{ 41482 return 0; 41483} 41484 41485static int 41486Operand_ar12_encode (uint32 *valp) 41487{ 41488 int error; 41489 error = (*valp & ~0x1f) != 0; 41490 return error; 41491} 41492 41493static int 41494Operand_ars_entry_decode (uint32 *valp ATTRIBUTE_UNUSED) 41495{ 41496 return 0; 41497} 41498 41499static int 41500Operand_ars_entry_encode (uint32 *valp) 41501{ 41502 int error; 41503 error = (*valp & ~0x1f) != 0; 41504 return error; 41505} 41506 41507static int 41508Operand_immrx4_decode (uint32 *valp) 41509{ 41510 unsigned immrx4_0, r_0; 41511 r_0 = *valp & 0xf; 41512 immrx4_0 = (((0xfffffff) << 4) | r_0) << 2; 41513 *valp = immrx4_0; 41514 return 0; 41515} 41516 41517static int 41518Operand_immrx4_encode (uint32 *valp) 41519{ 41520 unsigned r_0, immrx4_0; 41521 immrx4_0 = *valp; 41522 r_0 = ((immrx4_0 >> 2) & 0xf); 41523 *valp = r_0; 41524 return 0; 41525} 41526 41527static int 41528Operand_lsi4x4_decode (uint32 *valp) 41529{ 41530 unsigned lsi4x4_0, r_0; 41531 r_0 = *valp & 0xf; 41532 lsi4x4_0 = r_0 << 2; 41533 *valp = lsi4x4_0; 41534 return 0; 41535} 41536 41537static int 41538Operand_lsi4x4_encode (uint32 *valp) 41539{ 41540 unsigned r_0, lsi4x4_0; 41541 lsi4x4_0 = *valp; 41542 r_0 = ((lsi4x4_0 >> 2) & 0xf); 41543 *valp = r_0; 41544 return 0; 41545} 41546 41547static int 41548Operand_simm7_decode (uint32 *valp) 41549{ 41550 unsigned simm7_0, imm7_0; 41551 imm7_0 = *valp & 0x7f; 41552 simm7_0 = ((((-((((imm7_0 >> 6) & 1)) & (((imm7_0 >> 5) & 1)))) & 0x1ffffff)) << 7) | imm7_0; 41553 *valp = simm7_0; 41554 return 0; 41555} 41556 41557static int 41558Operand_simm7_encode (uint32 *valp) 41559{ 41560 unsigned imm7_0, simm7_0; 41561 simm7_0 = *valp; 41562 imm7_0 = (simm7_0 & 0x7f); 41563 *valp = imm7_0; 41564 return 0; 41565} 41566 41567static int 41568Operand_uimm6_decode (uint32 *valp) 41569{ 41570 unsigned uimm6_0, imm6_0; 41571 imm6_0 = *valp & 0x3f; 41572 uimm6_0 = 0x4 + (((0) << 6) | imm6_0); 41573 *valp = uimm6_0; 41574 return 0; 41575} 41576 41577static int 41578Operand_uimm6_encode (uint32 *valp) 41579{ 41580 unsigned imm6_0, uimm6_0; 41581 uimm6_0 = *valp; 41582 imm6_0 = (uimm6_0 - 0x4) & 0x3f; 41583 *valp = imm6_0; 41584 return 0; 41585} 41586 41587static int 41588Operand_uimm6_ator (uint32 *valp, uint32 pc) 41589{ 41590 *valp -= pc; 41591 return 0; 41592} 41593 41594static int 41595Operand_uimm6_rtoa (uint32 *valp, uint32 pc) 41596{ 41597 *valp += pc; 41598 return 0; 41599} 41600 41601static int 41602Operand_ai4const_decode (uint32 *valp) 41603{ 41604 unsigned ai4const_0, t_0; 41605 t_0 = *valp & 0xf; 41606 ai4const_0 = CONST_TBL_ai4c_0[t_0 & 0xf]; 41607 *valp = ai4const_0; 41608 return 0; 41609} 41610 41611static int 41612Operand_ai4const_encode (uint32 *valp) 41613{ 41614 unsigned t_0, ai4const_0; 41615 ai4const_0 = *valp; 41616 switch (ai4const_0) 41617 { 41618 case 0xffffffff: t_0 = 0; break; 41619 case 0x1: t_0 = 0x1; break; 41620 case 0x2: t_0 = 0x2; break; 41621 case 0x3: t_0 = 0x3; break; 41622 case 0x4: t_0 = 0x4; break; 41623 case 0x5: t_0 = 0x5; break; 41624 case 0x6: t_0 = 0x6; break; 41625 case 0x7: t_0 = 0x7; break; 41626 case 0x8: t_0 = 0x8; break; 41627 case 0x9: t_0 = 0x9; break; 41628 case 0xa: t_0 = 0xa; break; 41629 case 0xb: t_0 = 0xb; break; 41630 case 0xc: t_0 = 0xc; break; 41631 case 0xd: t_0 = 0xd; break; 41632 case 0xe: t_0 = 0xe; break; 41633 default: t_0 = 0xf; break; 41634 } 41635 *valp = t_0; 41636 return 0; 41637} 41638 41639static int 41640Operand_b4const_decode (uint32 *valp) 41641{ 41642 unsigned b4const_0, r_0; 41643 r_0 = *valp & 0xf; 41644 b4const_0 = CONST_TBL_b4c_0[r_0 & 0xf]; 41645 *valp = b4const_0; 41646 return 0; 41647} 41648 41649static int 41650Operand_b4const_encode (uint32 *valp) 41651{ 41652 unsigned r_0, b4const_0; 41653 b4const_0 = *valp; 41654 switch (b4const_0) 41655 { 41656 case 0xffffffff: r_0 = 0; break; 41657 case 0x1: r_0 = 0x1; break; 41658 case 0x2: r_0 = 0x2; break; 41659 case 0x3: r_0 = 0x3; break; 41660 case 0x4: r_0 = 0x4; break; 41661 case 0x5: r_0 = 0x5; break; 41662 case 0x6: r_0 = 0x6; break; 41663 case 0x7: r_0 = 0x7; break; 41664 case 0x8: r_0 = 0x8; break; 41665 case 0xa: r_0 = 0x9; break; 41666 case 0xc: r_0 = 0xa; break; 41667 case 0x10: r_0 = 0xb; break; 41668 case 0x20: r_0 = 0xc; break; 41669 case 0x40: r_0 = 0xd; break; 41670 case 0x80: r_0 = 0xe; break; 41671 default: r_0 = 0xf; break; 41672 } 41673 *valp = r_0; 41674 return 0; 41675} 41676 41677static int 41678Operand_b4constu_decode (uint32 *valp) 41679{ 41680 unsigned b4constu_0, r_0; 41681 r_0 = *valp & 0xf; 41682 b4constu_0 = CONST_TBL_b4cu_0[r_0 & 0xf]; 41683 *valp = b4constu_0; 41684 return 0; 41685} 41686 41687static int 41688Operand_b4constu_encode (uint32 *valp) 41689{ 41690 unsigned r_0, b4constu_0; 41691 b4constu_0 = *valp; 41692 switch (b4constu_0) 41693 { 41694 case 0x8000: r_0 = 0; break; 41695 case 0x10000: r_0 = 0x1; break; 41696 case 0x2: r_0 = 0x2; break; 41697 case 0x3: r_0 = 0x3; break; 41698 case 0x4: r_0 = 0x4; break; 41699 case 0x5: r_0 = 0x5; break; 41700 case 0x6: r_0 = 0x6; break; 41701 case 0x7: r_0 = 0x7; break; 41702 case 0x8: r_0 = 0x8; break; 41703 case 0xa: r_0 = 0x9; break; 41704 case 0xc: r_0 = 0xa; break; 41705 case 0x10: r_0 = 0xb; break; 41706 case 0x20: r_0 = 0xc; break; 41707 case 0x40: r_0 = 0xd; break; 41708 case 0x80: r_0 = 0xe; break; 41709 default: r_0 = 0xf; break; 41710 } 41711 *valp = r_0; 41712 return 0; 41713} 41714 41715static int 41716Operand_uimm8_decode (uint32 *valp) 41717{ 41718 unsigned uimm8_0, imm8_0; 41719 imm8_0 = *valp & 0xff; 41720 uimm8_0 = imm8_0; 41721 *valp = uimm8_0; 41722 return 0; 41723} 41724 41725static int 41726Operand_uimm8_encode (uint32 *valp) 41727{ 41728 unsigned imm8_0, uimm8_0; 41729 uimm8_0 = *valp; 41730 imm8_0 = (uimm8_0 & 0xff); 41731 *valp = imm8_0; 41732 return 0; 41733} 41734 41735static int 41736Operand_uimm8x2_decode (uint32 *valp) 41737{ 41738 unsigned uimm8x2_0, imm8_0; 41739 imm8_0 = *valp & 0xff; 41740 uimm8x2_0 = imm8_0 << 1; 41741 *valp = uimm8x2_0; 41742 return 0; 41743} 41744 41745static int 41746Operand_uimm8x2_encode (uint32 *valp) 41747{ 41748 unsigned imm8_0, uimm8x2_0; 41749 uimm8x2_0 = *valp; 41750 imm8_0 = ((uimm8x2_0 >> 1) & 0xff); 41751 *valp = imm8_0; 41752 return 0; 41753} 41754 41755static int 41756Operand_uimm8x4_decode (uint32 *valp) 41757{ 41758 unsigned uimm8x4_0, imm8_0; 41759 imm8_0 = *valp & 0xff; 41760 uimm8x4_0 = imm8_0 << 2; 41761 *valp = uimm8x4_0; 41762 return 0; 41763} 41764 41765static int 41766Operand_uimm8x4_encode (uint32 *valp) 41767{ 41768 unsigned imm8_0, uimm8x4_0; 41769 uimm8x4_0 = *valp; 41770 imm8_0 = ((uimm8x4_0 >> 2) & 0xff); 41771 *valp = imm8_0; 41772 return 0; 41773} 41774 41775static int 41776Operand_uimm4x16_decode (uint32 *valp) 41777{ 41778 unsigned uimm4x16_0, op2_0; 41779 op2_0 = *valp & 0xf; 41780 uimm4x16_0 = op2_0 << 4; 41781 *valp = uimm4x16_0; 41782 return 0; 41783} 41784 41785static int 41786Operand_uimm4x16_encode (uint32 *valp) 41787{ 41788 unsigned op2_0, uimm4x16_0; 41789 uimm4x16_0 = *valp; 41790 op2_0 = ((uimm4x16_0 >> 4) & 0xf); 41791 *valp = op2_0; 41792 return 0; 41793} 41794 41795static int 41796Operand_simm8_decode (uint32 *valp) 41797{ 41798 unsigned simm8_0, imm8_0; 41799 imm8_0 = *valp & 0xff; 41800 simm8_0 = ((int) imm8_0 << 24) >> 24; 41801 *valp = simm8_0; 41802 return 0; 41803} 41804 41805static int 41806Operand_simm8_encode (uint32 *valp) 41807{ 41808 unsigned imm8_0, simm8_0; 41809 simm8_0 = *valp; 41810 imm8_0 = (simm8_0 & 0xff); 41811 *valp = imm8_0; 41812 return 0; 41813} 41814 41815static int 41816Operand_simm8x256_decode (uint32 *valp) 41817{ 41818 unsigned simm8x256_0, imm8_0; 41819 imm8_0 = *valp & 0xff; 41820 simm8x256_0 = (((int) imm8_0 << 24) >> 24) << 8; 41821 *valp = simm8x256_0; 41822 return 0; 41823} 41824 41825static int 41826Operand_simm8x256_encode (uint32 *valp) 41827{ 41828 unsigned imm8_0, simm8x256_0; 41829 simm8x256_0 = *valp; 41830 imm8_0 = ((simm8x256_0 >> 8) & 0xff); 41831 *valp = imm8_0; 41832 return 0; 41833} 41834 41835static int 41836Operand_simm12b_decode (uint32 *valp) 41837{ 41838 unsigned simm12b_0, imm12b_0; 41839 imm12b_0 = *valp & 0xfff; 41840 simm12b_0 = ((int) imm12b_0 << 20) >> 20; 41841 *valp = simm12b_0; 41842 return 0; 41843} 41844 41845static int 41846Operand_simm12b_encode (uint32 *valp) 41847{ 41848 unsigned imm12b_0, simm12b_0; 41849 simm12b_0 = *valp; 41850 imm12b_0 = (simm12b_0 & 0xfff); 41851 *valp = imm12b_0; 41852 return 0; 41853} 41854 41855static int 41856Operand_msalp32_decode (uint32 *valp) 41857{ 41858 unsigned msalp32_0, sal_0; 41859 sal_0 = *valp & 0x1f; 41860 msalp32_0 = 0x20 - sal_0; 41861 *valp = msalp32_0; 41862 return 0; 41863} 41864 41865static int 41866Operand_msalp32_encode (uint32 *valp) 41867{ 41868 unsigned sal_0, msalp32_0; 41869 msalp32_0 = *valp; 41870 sal_0 = (0x20 - msalp32_0) & 0x1f; 41871 *valp = sal_0; 41872 return 0; 41873} 41874 41875static int 41876Operand_op2p1_decode (uint32 *valp) 41877{ 41878 unsigned op2p1_0, op2_0; 41879 op2_0 = *valp & 0xf; 41880 op2p1_0 = op2_0 + 0x1; 41881 *valp = op2p1_0; 41882 return 0; 41883} 41884 41885static int 41886Operand_op2p1_encode (uint32 *valp) 41887{ 41888 unsigned op2_0, op2p1_0; 41889 op2p1_0 = *valp; 41890 op2_0 = (op2p1_0 - 0x1) & 0xf; 41891 *valp = op2_0; 41892 return 0; 41893} 41894 41895static int 41896Operand_label8_decode (uint32 *valp) 41897{ 41898 unsigned label8_0, imm8_0; 41899 imm8_0 = *valp & 0xff; 41900 label8_0 = 0x4 + (((int) imm8_0 << 24) >> 24); 41901 *valp = label8_0; 41902 return 0; 41903} 41904 41905static int 41906Operand_label8_encode (uint32 *valp) 41907{ 41908 unsigned imm8_0, label8_0; 41909 label8_0 = *valp; 41910 imm8_0 = (label8_0 - 0x4) & 0xff; 41911 *valp = imm8_0; 41912 return 0; 41913} 41914 41915static int 41916Operand_label8_ator (uint32 *valp, uint32 pc) 41917{ 41918 *valp -= pc; 41919 return 0; 41920} 41921 41922static int 41923Operand_label8_rtoa (uint32 *valp, uint32 pc) 41924{ 41925 *valp += pc; 41926 return 0; 41927} 41928 41929static int 41930Operand_ulabel8_decode (uint32 *valp) 41931{ 41932 unsigned ulabel8_0, imm8_0; 41933 imm8_0 = *valp & 0xff; 41934 ulabel8_0 = 0x4 + (((0) << 8) | imm8_0); 41935 *valp = ulabel8_0; 41936 return 0; 41937} 41938 41939static int 41940Operand_ulabel8_encode (uint32 *valp) 41941{ 41942 unsigned imm8_0, ulabel8_0; 41943 ulabel8_0 = *valp; 41944 imm8_0 = (ulabel8_0 - 0x4) & 0xff; 41945 *valp = imm8_0; 41946 return 0; 41947} 41948 41949static int 41950Operand_ulabel8_ator (uint32 *valp, uint32 pc) 41951{ 41952 *valp -= pc; 41953 return 0; 41954} 41955 41956static int 41957Operand_ulabel8_rtoa (uint32 *valp, uint32 pc) 41958{ 41959 *valp += pc; 41960 return 0; 41961} 41962 41963static int 41964Operand_label12_decode (uint32 *valp) 41965{ 41966 unsigned label12_0, imm12_0; 41967 imm12_0 = *valp & 0xfff; 41968 label12_0 = 0x4 + (((int) imm12_0 << 20) >> 20); 41969 *valp = label12_0; 41970 return 0; 41971} 41972 41973static int 41974Operand_label12_encode (uint32 *valp) 41975{ 41976 unsigned imm12_0, label12_0; 41977 label12_0 = *valp; 41978 imm12_0 = (label12_0 - 0x4) & 0xfff; 41979 *valp = imm12_0; 41980 return 0; 41981} 41982 41983static int 41984Operand_label12_ator (uint32 *valp, uint32 pc) 41985{ 41986 *valp -= pc; 41987 return 0; 41988} 41989 41990static int 41991Operand_label12_rtoa (uint32 *valp, uint32 pc) 41992{ 41993 *valp += pc; 41994 return 0; 41995} 41996 41997static int 41998Operand_soffset_decode (uint32 *valp) 41999{ 42000 unsigned soffset_0, offset_0; 42001 offset_0 = *valp & 0x3ffff; 42002 soffset_0 = 0x4 + (((int) offset_0 << 14) >> 14); 42003 *valp = soffset_0; 42004 return 0; 42005} 42006 42007static int 42008Operand_soffset_encode (uint32 *valp) 42009{ 42010 unsigned offset_0, soffset_0; 42011 soffset_0 = *valp; 42012 offset_0 = (soffset_0 - 0x4) & 0x3ffff; 42013 *valp = offset_0; 42014 return 0; 42015} 42016 42017static int 42018Operand_soffset_ator (uint32 *valp, uint32 pc) 42019{ 42020 *valp -= pc; 42021 return 0; 42022} 42023 42024static int 42025Operand_soffset_rtoa (uint32 *valp, uint32 pc) 42026{ 42027 *valp += pc; 42028 return 0; 42029} 42030 42031static int 42032Operand_uimm16x4_decode (uint32 *valp) 42033{ 42034 unsigned uimm16x4_0, imm16_0; 42035 imm16_0 = *valp & 0xffff; 42036 uimm16x4_0 = (((0xffff) << 16) | imm16_0) << 2; 42037 *valp = uimm16x4_0; 42038 return 0; 42039} 42040 42041static int 42042Operand_uimm16x4_encode (uint32 *valp) 42043{ 42044 unsigned imm16_0, uimm16x4_0; 42045 uimm16x4_0 = *valp; 42046 imm16_0 = (uimm16x4_0 >> 2) & 0xffff; 42047 *valp = imm16_0; 42048 return 0; 42049} 42050 42051static int 42052Operand_uimm16x4_ator (uint32 *valp, uint32 pc) 42053{ 42054 *valp -= ((pc + 3) & ~0x3); 42055 return 0; 42056} 42057 42058static int 42059Operand_uimm16x4_rtoa (uint32 *valp, uint32 pc) 42060{ 42061 *valp += ((pc + 3) & ~0x3); 42062 return 0; 42063} 42064 42065static int 42066Operand_immt_decode (uint32 *valp) 42067{ 42068 unsigned immt_0, t_0; 42069 t_0 = *valp & 0xf; 42070 immt_0 = t_0; 42071 *valp = immt_0; 42072 return 0; 42073} 42074 42075static int 42076Operand_immt_encode (uint32 *valp) 42077{ 42078 unsigned t_0, immt_0; 42079 immt_0 = *valp; 42080 t_0 = immt_0 & 0xf; 42081 *valp = t_0; 42082 return 0; 42083} 42084 42085static int 42086Operand_imms_decode (uint32 *valp) 42087{ 42088 unsigned imms_0, s_0; 42089 s_0 = *valp & 0xf; 42090 imms_0 = s_0; 42091 *valp = imms_0; 42092 return 0; 42093} 42094 42095static int 42096Operand_imms_encode (uint32 *valp) 42097{ 42098 unsigned s_0, imms_0; 42099 imms_0 = *valp; 42100 s_0 = imms_0 & 0xf; 42101 *valp = s_0; 42102 return 0; 42103} 42104 42105static int 42106Operand_bt_decode (uint32 *valp ATTRIBUTE_UNUSED) 42107{ 42108 return 0; 42109} 42110 42111static int 42112Operand_bt_encode (uint32 *valp) 42113{ 42114 int error; 42115 error = (*valp & ~0xf) != 0; 42116 return error; 42117} 42118 42119static int 42120Operand_bs_decode (uint32 *valp ATTRIBUTE_UNUSED) 42121{ 42122 return 0; 42123} 42124 42125static int 42126Operand_bs_encode (uint32 *valp) 42127{ 42128 int error; 42129 error = (*valp & ~0xf) != 0; 42130 return error; 42131} 42132 42133static int 42134Operand_br_decode (uint32 *valp ATTRIBUTE_UNUSED) 42135{ 42136 return 0; 42137} 42138 42139static int 42140Operand_br_encode (uint32 *valp) 42141{ 42142 int error; 42143 error = (*valp & ~0xf) != 0; 42144 return error; 42145} 42146 42147static int 42148Operand_bt2_decode (uint32 *valp) 42149{ 42150 *valp = *valp << 1; 42151 return 0; 42152} 42153 42154static int 42155Operand_bt2_encode (uint32 *valp) 42156{ 42157 int error; 42158 error = (*valp & ~(0x7 << 1)) != 0; 42159 *valp = *valp >> 1; 42160 return error; 42161} 42162 42163static int 42164Operand_bs2_decode (uint32 *valp) 42165{ 42166 *valp = *valp << 1; 42167 return 0; 42168} 42169 42170static int 42171Operand_bs2_encode (uint32 *valp) 42172{ 42173 int error; 42174 error = (*valp & ~(0x7 << 1)) != 0; 42175 *valp = *valp >> 1; 42176 return error; 42177} 42178 42179static int 42180Operand_br2_decode (uint32 *valp) 42181{ 42182 *valp = *valp << 1; 42183 return 0; 42184} 42185 42186static int 42187Operand_br2_encode (uint32 *valp) 42188{ 42189 int error; 42190 error = (*valp & ~(0x7 << 1)) != 0; 42191 *valp = *valp >> 1; 42192 return error; 42193} 42194 42195static int 42196Operand_bt4_decode (uint32 *valp) 42197{ 42198 *valp = *valp << 2; 42199 return 0; 42200} 42201 42202static int 42203Operand_bt4_encode (uint32 *valp) 42204{ 42205 int error; 42206 error = (*valp & ~(0x3 << 2)) != 0; 42207 *valp = *valp >> 2; 42208 return error; 42209} 42210 42211static int 42212Operand_bs4_decode (uint32 *valp) 42213{ 42214 *valp = *valp << 2; 42215 return 0; 42216} 42217 42218static int 42219Operand_bs4_encode (uint32 *valp) 42220{ 42221 int error; 42222 error = (*valp & ~(0x3 << 2)) != 0; 42223 *valp = *valp >> 2; 42224 return error; 42225} 42226 42227static int 42228Operand_br4_decode (uint32 *valp) 42229{ 42230 *valp = *valp << 2; 42231 return 0; 42232} 42233 42234static int 42235Operand_br4_encode (uint32 *valp) 42236{ 42237 int error; 42238 error = (*valp & ~(0x3 << 2)) != 0; 42239 *valp = *valp >> 2; 42240 return error; 42241} 42242 42243static int 42244Operand_bt8_decode (uint32 *valp) 42245{ 42246 *valp = *valp << 3; 42247 return 0; 42248} 42249 42250static int 42251Operand_bt8_encode (uint32 *valp) 42252{ 42253 int error; 42254 error = (*valp & ~(0x1 << 3)) != 0; 42255 *valp = *valp >> 3; 42256 return error; 42257} 42258 42259static int 42260Operand_bs8_decode (uint32 *valp) 42261{ 42262 *valp = *valp << 3; 42263 return 0; 42264} 42265 42266static int 42267Operand_bs8_encode (uint32 *valp) 42268{ 42269 int error; 42270 error = (*valp & ~(0x1 << 3)) != 0; 42271 *valp = *valp >> 3; 42272 return error; 42273} 42274 42275static int 42276Operand_br8_decode (uint32 *valp) 42277{ 42278 *valp = *valp << 3; 42279 return 0; 42280} 42281 42282static int 42283Operand_br8_encode (uint32 *valp) 42284{ 42285 int error; 42286 error = (*valp & ~(0x1 << 3)) != 0; 42287 *valp = *valp >> 3; 42288 return error; 42289} 42290 42291static int 42292Operand_bt16_decode (uint32 *valp) 42293{ 42294 *valp = *valp << 4; 42295 return 0; 42296} 42297 42298static int 42299Operand_bt16_encode (uint32 *valp) 42300{ 42301 int error; 42302 error = (*valp & ~(0 << 4)) != 0; 42303 *valp = *valp >> 4; 42304 return error; 42305} 42306 42307static int 42308Operand_bs16_decode (uint32 *valp) 42309{ 42310 *valp = *valp << 4; 42311 return 0; 42312} 42313 42314static int 42315Operand_bs16_encode (uint32 *valp) 42316{ 42317 int error; 42318 error = (*valp & ~(0 << 4)) != 0; 42319 *valp = *valp >> 4; 42320 return error; 42321} 42322 42323static int 42324Operand_br16_decode (uint32 *valp) 42325{ 42326 *valp = *valp << 4; 42327 return 0; 42328} 42329 42330static int 42331Operand_br16_encode (uint32 *valp) 42332{ 42333 int error; 42334 error = (*valp & ~(0 << 4)) != 0; 42335 *valp = *valp >> 4; 42336 return error; 42337} 42338 42339static int 42340Operand_brall_decode (uint32 *valp) 42341{ 42342 *valp = *valp << 4; 42343 return 0; 42344} 42345 42346static int 42347Operand_brall_encode (uint32 *valp) 42348{ 42349 int error; 42350 error = (*valp & ~(0 << 4)) != 0; 42351 *valp = *valp >> 4; 42352 return error; 42353} 42354 42355static int 42356Operand_tp7_decode (uint32 *valp) 42357{ 42358 unsigned tp7_0, t_0; 42359 t_0 = *valp & 0xf; 42360 tp7_0 = t_0 + 0x7; 42361 *valp = tp7_0; 42362 return 0; 42363} 42364 42365static int 42366Operand_tp7_encode (uint32 *valp) 42367{ 42368 unsigned t_0, tp7_0; 42369 tp7_0 = *valp; 42370 t_0 = (tp7_0 - 0x7) & 0xf; 42371 *valp = t_0; 42372 return 0; 42373} 42374 42375static int 42376Operand_xt_wbr15_label_decode (uint32 *valp) 42377{ 42378 unsigned xt_wbr15_label_0, xt_wbr15_imm_0; 42379 xt_wbr15_imm_0 = *valp & 0x7fff; 42380 xt_wbr15_label_0 = 0x4 + (((int) xt_wbr15_imm_0 << 17) >> 17); 42381 *valp = xt_wbr15_label_0; 42382 return 0; 42383} 42384 42385static int 42386Operand_xt_wbr15_label_encode (uint32 *valp) 42387{ 42388 unsigned xt_wbr15_imm_0, xt_wbr15_label_0; 42389 xt_wbr15_label_0 = *valp; 42390 xt_wbr15_imm_0 = (xt_wbr15_label_0 - 0x4) & 0x7fff; 42391 *valp = xt_wbr15_imm_0; 42392 return 0; 42393} 42394 42395static int 42396Operand_xt_wbr15_label_ator (uint32 *valp, uint32 pc) 42397{ 42398 *valp -= pc; 42399 return 0; 42400} 42401 42402static int 42403Operand_xt_wbr15_label_rtoa (uint32 *valp, uint32 pc) 42404{ 42405 *valp += pc; 42406 return 0; 42407} 42408 42409static int 42410Operand_xt_wbr18_label_decode (uint32 *valp) 42411{ 42412 unsigned xt_wbr18_label_0, xt_wbr18_imm_0; 42413 xt_wbr18_imm_0 = *valp & 0x3ffff; 42414 xt_wbr18_label_0 = 0x4 + (((int) xt_wbr18_imm_0 << 14) >> 14); 42415 *valp = xt_wbr18_label_0; 42416 return 0; 42417} 42418 42419static int 42420Operand_xt_wbr18_label_encode (uint32 *valp) 42421{ 42422 unsigned xt_wbr18_imm_0, xt_wbr18_label_0; 42423 xt_wbr18_label_0 = *valp; 42424 xt_wbr18_imm_0 = (xt_wbr18_label_0 - 0x4) & 0x3ffff; 42425 *valp = xt_wbr18_imm_0; 42426 return 0; 42427} 42428 42429static int 42430Operand_xt_wbr18_label_ator (uint32 *valp, uint32 pc) 42431{ 42432 *valp -= pc; 42433 return 0; 42434} 42435 42436static int 42437Operand_xt_wbr18_label_rtoa (uint32 *valp, uint32 pc) 42438{ 42439 *valp += pc; 42440 return 0; 42441} 42442 42443static int 42444Operand_cimm8x4_decode (uint32 *valp) 42445{ 42446 unsigned cimm8x4_0, fimm8_0; 42447 fimm8_0 = *valp & 0xff; 42448 cimm8x4_0 = (fimm8_0 << 2) | 0; 42449 *valp = cimm8x4_0; 42450 return 0; 42451} 42452 42453static int 42454Operand_cimm8x4_encode (uint32 *valp) 42455{ 42456 unsigned fimm8_0, cimm8x4_0; 42457 cimm8x4_0 = *valp; 42458 fimm8_0 = (cimm8x4_0 >> 2) & 0xff; 42459 *valp = fimm8_0; 42460 return 0; 42461} 42462 42463static int 42464Operand_frr_decode (uint32 *valp ATTRIBUTE_UNUSED) 42465{ 42466 return 0; 42467} 42468 42469static int 42470Operand_frr_encode (uint32 *valp) 42471{ 42472 int error; 42473 error = (*valp & ~0xf) != 0; 42474 return error; 42475} 42476 42477static int 42478Operand_frs_decode (uint32 *valp ATTRIBUTE_UNUSED) 42479{ 42480 return 0; 42481} 42482 42483static int 42484Operand_frs_encode (uint32 *valp) 42485{ 42486 int error; 42487 error = (*valp & ~0xf) != 0; 42488 return error; 42489} 42490 42491static int 42492Operand_frt_decode (uint32 *valp ATTRIBUTE_UNUSED) 42493{ 42494 return 0; 42495} 42496 42497static int 42498Operand_frt_encode (uint32 *valp) 42499{ 42500 int error; 42501 error = (*valp & ~0xf) != 0; 42502 return error; 42503} 42504 42505static int 42506Operand_dsp340050b49a6c_oper45_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 42507{ 42508 return 0; 42509} 42510 42511static int 42512Operand_dsp340050b49a6c_oper45_reg_encode (uint32 *valp) 42513{ 42514 int error; 42515 error = (*valp & ~0xf) != 0; 42516 return error; 42517} 42518 42519static int 42520Operand_dsp340050b49a6c_oper46_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 42521{ 42522 return 0; 42523} 42524 42525static int 42526Operand_dsp340050b49a6c_oper46_reg_encode (uint32 *valp) 42527{ 42528 int error; 42529 error = (*valp & ~0xf) != 0; 42530 return error; 42531} 42532 42533static int 42534Operand_dsp340050b49a6c_oper47_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 42535{ 42536 return 0; 42537} 42538 42539static int 42540Operand_dsp340050b49a6c_oper47_reg_encode (uint32 *valp) 42541{ 42542 int error; 42543 error = (*valp & ~0xf) != 0; 42544 return error; 42545} 42546 42547static int 42548Operand_dsp340050b49a6c_oper48_imm_decode (uint32 *valp) 42549{ 42550 unsigned dsp340050b49a6c_oper48_imm_0, dsp340050b49a6c_fld2047_0; 42551 dsp340050b49a6c_fld2047_0 = *valp & 0x1; 42552 dsp340050b49a6c_oper48_imm_0 = (0 << 1) | dsp340050b49a6c_fld2047_0; 42553 *valp = dsp340050b49a6c_oper48_imm_0; 42554 return 0; 42555} 42556 42557static int 42558Operand_dsp340050b49a6c_oper48_imm_encode (uint32 *valp) 42559{ 42560 unsigned dsp340050b49a6c_fld2047_0, dsp340050b49a6c_oper48_imm_0; 42561 dsp340050b49a6c_oper48_imm_0 = *valp; 42562 dsp340050b49a6c_fld2047_0 = (((dsp340050b49a6c_oper48_imm_0 >> 0) & 1)) & 0x1; 42563 *valp = dsp340050b49a6c_fld2047_0; 42564 return 0; 42565} 42566 42567static int 42568Operand_dsp340050b49a6c_oper49_imm_decode (uint32 *valp) 42569{ 42570 unsigned dsp340050b49a6c_oper49_imm_0, dsp340050b49a6c_fld2025_0; 42571 dsp340050b49a6c_fld2025_0 = *valp & 0x1; 42572 dsp340050b49a6c_oper49_imm_0 = (0 << 1) | dsp340050b49a6c_fld2025_0; 42573 *valp = dsp340050b49a6c_oper49_imm_0; 42574 return 0; 42575} 42576 42577static int 42578Operand_dsp340050b49a6c_oper49_imm_encode (uint32 *valp) 42579{ 42580 unsigned dsp340050b49a6c_fld2025_0, dsp340050b49a6c_oper49_imm_0; 42581 dsp340050b49a6c_oper49_imm_0 = *valp; 42582 dsp340050b49a6c_fld2025_0 = (((dsp340050b49a6c_oper49_imm_0 >> 0) & 1)) & 0x1; 42583 *valp = dsp340050b49a6c_fld2025_0; 42584 return 0; 42585} 42586 42587static int 42588Operand_dsp340050b49a6c_oper50_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 42589{ 42590 return 0; 42591} 42592 42593static int 42594Operand_dsp340050b49a6c_oper50_reg_encode (uint32 *valp) 42595{ 42596 int error; 42597 error = (*valp & ~0xf) != 0; 42598 return error; 42599} 42600 42601static int 42602Operand_dsp340050b49a6c_oper51_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 42603{ 42604 return 0; 42605} 42606 42607static int 42608Operand_dsp340050b49a6c_oper51_reg_encode (uint32 *valp) 42609{ 42610 int error; 42611 error = (*valp & ~0x7) != 0; 42612 return error; 42613} 42614 42615static int 42616Operand_dsp340050b49a6c_oper52_imm_decode (uint32 *valp) 42617{ 42618 unsigned dsp340050b49a6c_oper52_imm_0, dsp340050b49a6c_fld2049_0; 42619 dsp340050b49a6c_fld2049_0 = *valp & 0x3; 42620 dsp340050b49a6c_oper52_imm_0 = (0 << 2) | dsp340050b49a6c_fld2049_0; 42621 *valp = dsp340050b49a6c_oper52_imm_0; 42622 return 0; 42623} 42624 42625static int 42626Operand_dsp340050b49a6c_oper52_imm_encode (uint32 *valp) 42627{ 42628 unsigned dsp340050b49a6c_fld2049_0, dsp340050b49a6c_oper52_imm_0; 42629 dsp340050b49a6c_oper52_imm_0 = *valp; 42630 dsp340050b49a6c_fld2049_0 = (dsp340050b49a6c_oper52_imm_0 & 0x3); 42631 *valp = dsp340050b49a6c_fld2049_0; 42632 return 0; 42633} 42634 42635static int 42636Operand_dsp340050b49a6c_oper53_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 42637{ 42638 return 0; 42639} 42640 42641static int 42642Operand_dsp340050b49a6c_oper53_reg_encode (uint32 *valp) 42643{ 42644 int error; 42645 error = (*valp & ~0xf) != 0; 42646 return error; 42647} 42648 42649static int 42650Operand_dsp340050b49a6c_oper54_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 42651{ 42652 return 0; 42653} 42654 42655static int 42656Operand_dsp340050b49a6c_oper54_reg_encode (uint32 *valp) 42657{ 42658 int error; 42659 error = (*valp & ~0x7) != 0; 42660 return error; 42661} 42662 42663static int 42664Operand_dsp340050b49a6c_oper55_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 42665{ 42666 return 0; 42667} 42668 42669static int 42670Operand_dsp340050b49a6c_oper55_reg_encode (uint32 *valp) 42671{ 42672 int error; 42673 error = (*valp & ~0xf) != 0; 42674 return error; 42675} 42676 42677static int 42678Operand_dsp340050b49a6c_oper56_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 42679{ 42680 return 0; 42681} 42682 42683static int 42684Operand_dsp340050b49a6c_oper56_reg_encode (uint32 *valp) 42685{ 42686 int error; 42687 error = (*valp & ~0xf) != 0; 42688 return error; 42689} 42690 42691static int 42692Operand_dsp340050b49a6c_oper57_imm_decode (uint32 *valp) 42693{ 42694 unsigned dsp340050b49a6c_oper57_imm_0, dsp340050b49a6c_fld2041_0; 42695 dsp340050b49a6c_fld2041_0 = *valp & 0x1; 42696 dsp340050b49a6c_oper57_imm_0 = (0 << 1) | dsp340050b49a6c_fld2041_0; 42697 *valp = dsp340050b49a6c_oper57_imm_0; 42698 return 0; 42699} 42700 42701static int 42702Operand_dsp340050b49a6c_oper57_imm_encode (uint32 *valp) 42703{ 42704 unsigned dsp340050b49a6c_fld2041_0, dsp340050b49a6c_oper57_imm_0; 42705 dsp340050b49a6c_oper57_imm_0 = *valp; 42706 dsp340050b49a6c_fld2041_0 = (((dsp340050b49a6c_oper57_imm_0 >> 0) & 1)) & 0x1; 42707 *valp = dsp340050b49a6c_fld2041_0; 42708 return 0; 42709} 42710 42711static int 42712Operand_dsp340050b49a6c_oper58_imm_decode (uint32 *valp) 42713{ 42714 unsigned dsp340050b49a6c_oper58_imm_0, dsp340050b49a6c_fld2051_0; 42715 dsp340050b49a6c_fld2051_0 = *valp & 0x3f; 42716 dsp340050b49a6c_oper58_imm_0 = ((int) dsp340050b49a6c_fld2051_0 << 26) >> 26; 42717 *valp = dsp340050b49a6c_oper58_imm_0; 42718 return 0; 42719} 42720 42721static int 42722Operand_dsp340050b49a6c_oper58_imm_encode (uint32 *valp) 42723{ 42724 unsigned dsp340050b49a6c_fld2051_0, dsp340050b49a6c_oper58_imm_0; 42725 dsp340050b49a6c_oper58_imm_0 = *valp; 42726 dsp340050b49a6c_fld2051_0 = (dsp340050b49a6c_oper58_imm_0 & 0x3f); 42727 *valp = dsp340050b49a6c_fld2051_0; 42728 return 0; 42729} 42730 42731static int 42732Operand_dsp340050b49a6c_oper59_imm_decode (uint32 *valp) 42733{ 42734 unsigned dsp340050b49a6c_oper59_imm_0, dsp340050b49a6c_fld2052_0; 42735 dsp340050b49a6c_fld2052_0 = *valp & 0xf; 42736 dsp340050b49a6c_oper59_imm_0 = (0 << 4) | dsp340050b49a6c_fld2052_0; 42737 *valp = dsp340050b49a6c_oper59_imm_0; 42738 return 0; 42739} 42740 42741static int 42742Operand_dsp340050b49a6c_oper59_imm_encode (uint32 *valp) 42743{ 42744 unsigned dsp340050b49a6c_fld2052_0, dsp340050b49a6c_oper59_imm_0; 42745 dsp340050b49a6c_oper59_imm_0 = *valp; 42746 dsp340050b49a6c_fld2052_0 = (dsp340050b49a6c_oper59_imm_0 & 0xf); 42747 *valp = dsp340050b49a6c_fld2052_0; 42748 return 0; 42749} 42750 42751static int 42752Operand_dsp340050b49a6c_oper60_imm_decode (uint32 *valp) 42753{ 42754 unsigned dsp340050b49a6c_oper60_imm_0, dsp340050b49a6c_fld2053_0; 42755 dsp340050b49a6c_fld2053_0 = *valp & 0x1f; 42756 dsp340050b49a6c_oper60_imm_0 = (0 << 5) | dsp340050b49a6c_fld2053_0; 42757 *valp = dsp340050b49a6c_oper60_imm_0; 42758 return 0; 42759} 42760 42761static int 42762Operand_dsp340050b49a6c_oper60_imm_encode (uint32 *valp) 42763{ 42764 unsigned dsp340050b49a6c_fld2053_0, dsp340050b49a6c_oper60_imm_0; 42765 dsp340050b49a6c_oper60_imm_0 = *valp; 42766 dsp340050b49a6c_fld2053_0 = (dsp340050b49a6c_oper60_imm_0 & 0x1f); 42767 *valp = dsp340050b49a6c_fld2053_0; 42768 return 0; 42769} 42770 42771static int 42772Operand_dsp340050b49a6c_oper61_imm_decode (uint32 *valp) 42773{ 42774 unsigned dsp340050b49a6c_oper61_imm_0, dsp340050b49a6c_fld2044_0; 42775 dsp340050b49a6c_fld2044_0 = *valp & 0x1f; 42776 dsp340050b49a6c_oper61_imm_0 = (0 << 5) | dsp340050b49a6c_fld2044_0; 42777 *valp = dsp340050b49a6c_oper61_imm_0; 42778 return 0; 42779} 42780 42781static int 42782Operand_dsp340050b49a6c_oper61_imm_encode (uint32 *valp) 42783{ 42784 unsigned dsp340050b49a6c_fld2044_0, dsp340050b49a6c_oper61_imm_0; 42785 dsp340050b49a6c_oper61_imm_0 = *valp; 42786 dsp340050b49a6c_fld2044_0 = (dsp340050b49a6c_oper61_imm_0 & 0x1f); 42787 *valp = dsp340050b49a6c_fld2044_0; 42788 return 0; 42789} 42790 42791static int 42792Operand_dsp340050b49a6c_oper62_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 42793{ 42794 return 0; 42795} 42796 42797static int 42798Operand_dsp340050b49a6c_oper62_reg_encode (uint32 *valp) 42799{ 42800 int error; 42801 error = (*valp & ~0xf) != 0; 42802 return error; 42803} 42804 42805static int 42806Operand_dsp340050b49a6c_oper63_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 42807{ 42808 return 0; 42809} 42810 42811static int 42812Operand_dsp340050b49a6c_oper63_reg_encode (uint32 *valp) 42813{ 42814 int error; 42815 error = (*valp & ~0x7) != 0; 42816 return error; 42817} 42818 42819static int 42820Operand_dsp340050b49a6c_oper64_imm_decode (uint32 *valp) 42821{ 42822 unsigned dsp340050b49a6c_oper64_imm_0, dsp340050b49a6c_fld2032_0; 42823 dsp340050b49a6c_fld2032_0 = *valp & 0x3; 42824 dsp340050b49a6c_oper64_imm_0 = (0 << 2) | dsp340050b49a6c_fld2032_0; 42825 *valp = dsp340050b49a6c_oper64_imm_0; 42826 return 0; 42827} 42828 42829static int 42830Operand_dsp340050b49a6c_oper64_imm_encode (uint32 *valp) 42831{ 42832 unsigned dsp340050b49a6c_fld2032_0, dsp340050b49a6c_oper64_imm_0; 42833 dsp340050b49a6c_oper64_imm_0 = *valp; 42834 dsp340050b49a6c_fld2032_0 = (dsp340050b49a6c_oper64_imm_0 & 0x3); 42835 *valp = dsp340050b49a6c_fld2032_0; 42836 return 0; 42837} 42838 42839static int 42840Operand_dsp340050b49a6c_oper65_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 42841{ 42842 return 0; 42843} 42844 42845static int 42846Operand_dsp340050b49a6c_oper65_reg_encode (uint32 *valp) 42847{ 42848 int error; 42849 error = (*valp & ~0xf) != 0; 42850 return error; 42851} 42852 42853static int 42854Operand_dsp340050b49a6c_oper66_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 42855{ 42856 return 0; 42857} 42858 42859static int 42860Operand_dsp340050b49a6c_oper66_reg_encode (uint32 *valp) 42861{ 42862 int error; 42863 error = (*valp & ~0x7) != 0; 42864 return error; 42865} 42866 42867static int 42868Operand_dsp340050b49a6c_oper67_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 42869{ 42870 return 0; 42871} 42872 42873static int 42874Operand_dsp340050b49a6c_oper67_reg_encode (uint32 *valp) 42875{ 42876 int error; 42877 error = (*valp & ~0x7) != 0; 42878 return error; 42879} 42880 42881static int 42882Operand_dsp340050b49a6c_oper68_imm_decode (uint32 *valp) 42883{ 42884 unsigned dsp340050b49a6c_oper68_imm_0, dsp340050b49a6c_fld2035_0; 42885 dsp340050b49a6c_fld2035_0 = *valp & 0x3; 42886 dsp340050b49a6c_oper68_imm_0 = (0 << 2) | dsp340050b49a6c_fld2035_0; 42887 *valp = dsp340050b49a6c_oper68_imm_0; 42888 return 0; 42889} 42890 42891static int 42892Operand_dsp340050b49a6c_oper68_imm_encode (uint32 *valp) 42893{ 42894 unsigned dsp340050b49a6c_fld2035_0, dsp340050b49a6c_oper68_imm_0; 42895 dsp340050b49a6c_oper68_imm_0 = *valp; 42896 dsp340050b49a6c_fld2035_0 = (dsp340050b49a6c_oper68_imm_0 & 0x3); 42897 *valp = dsp340050b49a6c_fld2035_0; 42898 return 0; 42899} 42900 42901static int 42902Operand_dsp340050b49a6c_oper69_imm_decode (uint32 *valp) 42903{ 42904 unsigned dsp340050b49a6c_oper69_imm_0, dsp340050b49a6c_fld2036_0; 42905 dsp340050b49a6c_fld2036_0 = *valp & 0x1; 42906 dsp340050b49a6c_oper69_imm_0 = (0 << 1) | dsp340050b49a6c_fld2036_0; 42907 *valp = dsp340050b49a6c_oper69_imm_0; 42908 return 0; 42909} 42910 42911static int 42912Operand_dsp340050b49a6c_oper69_imm_encode (uint32 *valp) 42913{ 42914 unsigned dsp340050b49a6c_fld2036_0, dsp340050b49a6c_oper69_imm_0; 42915 dsp340050b49a6c_oper69_imm_0 = *valp; 42916 dsp340050b49a6c_fld2036_0 = (((dsp340050b49a6c_oper69_imm_0 >> 0) & 1)) & 0x1; 42917 *valp = dsp340050b49a6c_fld2036_0; 42918 return 0; 42919} 42920 42921static int 42922Operand_dsp340050b49a6c_oper70_imm_decode (uint32 *valp) 42923{ 42924 unsigned dsp340050b49a6c_oper70_imm_0, dsp340050b49a6c_fld2037_0; 42925 dsp340050b49a6c_fld2037_0 = *valp & 0x7; 42926 dsp340050b49a6c_oper70_imm_0 = (0 << 3) | dsp340050b49a6c_fld2037_0; 42927 *valp = dsp340050b49a6c_oper70_imm_0; 42928 return 0; 42929} 42930 42931static int 42932Operand_dsp340050b49a6c_oper70_imm_encode (uint32 *valp) 42933{ 42934 unsigned dsp340050b49a6c_fld2037_0, dsp340050b49a6c_oper70_imm_0; 42935 dsp340050b49a6c_oper70_imm_0 = *valp; 42936 dsp340050b49a6c_fld2037_0 = (dsp340050b49a6c_oper70_imm_0 & 0x7); 42937 *valp = dsp340050b49a6c_fld2037_0; 42938 return 0; 42939} 42940 42941static int 42942Operand_dsp340050b49a6c_oper71_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 42943{ 42944 return 0; 42945} 42946 42947static int 42948Operand_dsp340050b49a6c_oper71_reg_encode (uint32 *valp) 42949{ 42950 int error; 42951 error = (*valp & ~0x7) != 0; 42952 return error; 42953} 42954 42955static int 42956Operand_dsp340050b49a6c_oper72_imm_decode (uint32 *valp) 42957{ 42958 unsigned dsp340050b49a6c_oper72_imm_0, dsp340050b49a6c_fld2042_0; 42959 dsp340050b49a6c_fld2042_0 = *valp & 0x3; 42960 dsp340050b49a6c_oper72_imm_0 = (0 << 2) | dsp340050b49a6c_fld2042_0; 42961 *valp = dsp340050b49a6c_oper72_imm_0; 42962 return 0; 42963} 42964 42965static int 42966Operand_dsp340050b49a6c_oper72_imm_encode (uint32 *valp) 42967{ 42968 unsigned dsp340050b49a6c_fld2042_0, dsp340050b49a6c_oper72_imm_0; 42969 dsp340050b49a6c_oper72_imm_0 = *valp; 42970 dsp340050b49a6c_fld2042_0 = (dsp340050b49a6c_oper72_imm_0 & 0x3); 42971 *valp = dsp340050b49a6c_fld2042_0; 42972 return 0; 42973} 42974 42975static int 42976Operand_dsp340050b49a6c_oper73_imm_decode (uint32 *valp) 42977{ 42978 unsigned dsp340050b49a6c_oper73_imm_0, dsp340050b49a6c_fld2038_0; 42979 dsp340050b49a6c_fld2038_0 = *valp & 0xf; 42980 dsp340050b49a6c_oper73_imm_0 = ((0 << 4) | dsp340050b49a6c_fld2038_0) << 3; 42981 *valp = dsp340050b49a6c_oper73_imm_0; 42982 return 0; 42983} 42984 42985static int 42986Operand_dsp340050b49a6c_oper73_imm_encode (uint32 *valp) 42987{ 42988 unsigned dsp340050b49a6c_fld2038_0, dsp340050b49a6c_oper73_imm_0; 42989 dsp340050b49a6c_oper73_imm_0 = *valp; 42990 dsp340050b49a6c_fld2038_0 = ((dsp340050b49a6c_oper73_imm_0 >> 3) & 0xf); 42991 *valp = dsp340050b49a6c_fld2038_0; 42992 return 0; 42993} 42994 42995static int 42996Operand_dsp340050b49a6c_oper74_imm_decode (uint32 *valp) 42997{ 42998 unsigned dsp340050b49a6c_oper74_imm_0, dsp340050b49a6c_fld2038_0; 42999 dsp340050b49a6c_fld2038_0 = *valp & 0xf; 43000 dsp340050b49a6c_oper74_imm_0 = ((0 << 4) | dsp340050b49a6c_fld2038_0) << 4; 43001 *valp = dsp340050b49a6c_oper74_imm_0; 43002 return 0; 43003} 43004 43005static int 43006Operand_dsp340050b49a6c_oper74_imm_encode (uint32 *valp) 43007{ 43008 unsigned dsp340050b49a6c_fld2038_0, dsp340050b49a6c_oper74_imm_0; 43009 dsp340050b49a6c_oper74_imm_0 = *valp; 43010 dsp340050b49a6c_fld2038_0 = ((dsp340050b49a6c_oper74_imm_0 >> 4) & 0xf); 43011 *valp = dsp340050b49a6c_fld2038_0; 43012 return 0; 43013} 43014 43015static int 43016Operand_dsp340050b49a6c_oper75_imm_decode (uint32 *valp) 43017{ 43018 unsigned dsp340050b49a6c_oper75_imm_0, dsp340050b49a6c_fld2038_0; 43019 dsp340050b49a6c_fld2038_0 = *valp & 0xf; 43020 dsp340050b49a6c_oper75_imm_0 = ((0 << 4) | dsp340050b49a6c_fld2038_0) << 2; 43021 *valp = dsp340050b49a6c_oper75_imm_0; 43022 return 0; 43023} 43024 43025static int 43026Operand_dsp340050b49a6c_oper75_imm_encode (uint32 *valp) 43027{ 43028 unsigned dsp340050b49a6c_fld2038_0, dsp340050b49a6c_oper75_imm_0; 43029 dsp340050b49a6c_oper75_imm_0 = *valp; 43030 dsp340050b49a6c_fld2038_0 = ((dsp340050b49a6c_oper75_imm_0 >> 2) & 0xf); 43031 *valp = dsp340050b49a6c_fld2038_0; 43032 return 0; 43033} 43034 43035static int 43036Operand_dsp340050b49a6c_oper76_imm_decode (uint32 *valp) 43037{ 43038 unsigned dsp340050b49a6c_oper76_imm_0, dsp340050b49a6c_fld2053_0; 43039 dsp340050b49a6c_fld2053_0 = *valp & 0x1f; 43040 dsp340050b49a6c_oper76_imm_0 = ((0 << 5) | dsp340050b49a6c_fld2053_0) << 4; 43041 *valp = dsp340050b49a6c_oper76_imm_0; 43042 return 0; 43043} 43044 43045static int 43046Operand_dsp340050b49a6c_oper76_imm_encode (uint32 *valp) 43047{ 43048 unsigned dsp340050b49a6c_fld2053_0, dsp340050b49a6c_oper76_imm_0; 43049 dsp340050b49a6c_oper76_imm_0 = *valp; 43050 dsp340050b49a6c_fld2053_0 = ((dsp340050b49a6c_oper76_imm_0 >> 4) & 0x1f); 43051 *valp = dsp340050b49a6c_fld2053_0; 43052 return 0; 43053} 43054 43055static int 43056Operand_dsp340050b49a6c_oper77_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 43057{ 43058 return 0; 43059} 43060 43061static int 43062Operand_dsp340050b49a6c_oper77_reg_encode (uint32 *valp) 43063{ 43064 int error; 43065 error = (*valp & ~0xf) != 0; 43066 return error; 43067} 43068 43069static int 43070Operand_dsp340050b49a6c_oper78_imm_decode (uint32 *valp) 43071{ 43072 unsigned dsp340050b49a6c_oper78_imm_0, dsp340050b49a6c_fld2056_0; 43073 dsp340050b49a6c_fld2056_0 = *valp & 0x7; 43074 dsp340050b49a6c_oper78_imm_0 = (0 << 3) | dsp340050b49a6c_fld2056_0; 43075 *valp = dsp340050b49a6c_oper78_imm_0; 43076 return 0; 43077} 43078 43079static int 43080Operand_dsp340050b49a6c_oper78_imm_encode (uint32 *valp) 43081{ 43082 unsigned dsp340050b49a6c_fld2056_0, dsp340050b49a6c_oper78_imm_0; 43083 dsp340050b49a6c_oper78_imm_0 = *valp; 43084 dsp340050b49a6c_fld2056_0 = (dsp340050b49a6c_oper78_imm_0 & 0x7); 43085 *valp = dsp340050b49a6c_fld2056_0; 43086 return 0; 43087} 43088 43089static int 43090Operand_dsp340050b49a6c_oper79_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 43091{ 43092 return 0; 43093} 43094 43095static int 43096Operand_dsp340050b49a6c_oper79_reg_encode (uint32 *valp) 43097{ 43098 int error; 43099 error = (*valp & ~0xf) != 0; 43100 return error; 43101} 43102 43103static int 43104Operand_dsp340050b49a6c_oper80_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 43105{ 43106 return 0; 43107} 43108 43109static int 43110Operand_dsp340050b49a6c_oper80_reg_encode (uint32 *valp) 43111{ 43112 int error; 43113 error = (*valp & ~0xf) != 0; 43114 return error; 43115} 43116 43117static int 43118Operand_dsp340050b49a6c_oper81_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 43119{ 43120 return 0; 43121} 43122 43123static int 43124Operand_dsp340050b49a6c_oper81_reg_encode (uint32 *valp) 43125{ 43126 int error; 43127 error = (*valp & ~0xf) != 0; 43128 return error; 43129} 43130 43131static int 43132Operand_dsp340050b49a6c_oper82_reg_decode (uint32 *valp ATTRIBUTE_UNUSED) 43133{ 43134 return 0; 43135} 43136 43137static int 43138Operand_dsp340050b49a6c_oper82_reg_encode (uint32 *valp) 43139{ 43140 int error; 43141 error = (*valp & ~0xf) != 0; 43142 return error; 43143} 43144 43145static int 43146Operand_dsp340050b49a6c_oper83_imm_decode (uint32 *valp) 43147{ 43148 unsigned dsp340050b49a6c_oper83_imm_0, dsp340050b49a6c_fld2040_0; 43149 dsp340050b49a6c_fld2040_0 = *valp & 0x1f; 43150 dsp340050b49a6c_oper83_imm_0 = ((0 << 5) | dsp340050b49a6c_fld2040_0) << 4; 43151 *valp = dsp340050b49a6c_oper83_imm_0; 43152 return 0; 43153} 43154 43155static int 43156Operand_dsp340050b49a6c_oper83_imm_encode (uint32 *valp) 43157{ 43158 unsigned dsp340050b49a6c_fld2040_0, dsp340050b49a6c_oper83_imm_0; 43159 dsp340050b49a6c_oper83_imm_0 = *valp; 43160 dsp340050b49a6c_fld2040_0 = ((dsp340050b49a6c_oper83_imm_0 >> 4) & 0x1f); 43161 *valp = dsp340050b49a6c_fld2040_0; 43162 return 0; 43163} 43164 43165static int 43166Operand_dsp340050b49a6c_oper84_imm_decode (uint32 *valp) 43167{ 43168 unsigned dsp340050b49a6c_oper84_imm_0, dsp340050b49a6c_fld2029_0; 43169 dsp340050b49a6c_fld2029_0 = *valp & 0xf; 43170 dsp340050b49a6c_oper84_imm_0 = ((0 << 4) | dsp340050b49a6c_fld2029_0) << 3; 43171 *valp = dsp340050b49a6c_oper84_imm_0; 43172 return 0; 43173} 43174 43175static int 43176Operand_dsp340050b49a6c_oper84_imm_encode (uint32 *valp) 43177{ 43178 unsigned dsp340050b49a6c_fld2029_0, dsp340050b49a6c_oper84_imm_0; 43179 dsp340050b49a6c_oper84_imm_0 = *valp; 43180 dsp340050b49a6c_fld2029_0 = ((dsp340050b49a6c_oper84_imm_0 >> 3) & 0xf); 43181 *valp = dsp340050b49a6c_fld2029_0; 43182 return 0; 43183} 43184 43185static int 43186Operand_dsp340050b49a6c_oper85_imm_decode (uint32 *valp) 43187{ 43188 unsigned dsp340050b49a6c_oper85_imm_0, dsp340050b49a6c_fld2029_0; 43189 dsp340050b49a6c_fld2029_0 = *valp & 0xf; 43190 dsp340050b49a6c_oper85_imm_0 = ((0 << 4) | dsp340050b49a6c_fld2029_0) << 4; 43191 *valp = dsp340050b49a6c_oper85_imm_0; 43192 return 0; 43193} 43194 43195static int 43196Operand_dsp340050b49a6c_oper85_imm_encode (uint32 *valp) 43197{ 43198 unsigned dsp340050b49a6c_fld2029_0, dsp340050b49a6c_oper85_imm_0; 43199 dsp340050b49a6c_oper85_imm_0 = *valp; 43200 dsp340050b49a6c_fld2029_0 = ((dsp340050b49a6c_oper85_imm_0 >> 4) & 0xf); 43201 *valp = dsp340050b49a6c_fld2029_0; 43202 return 0; 43203} 43204 43205static int 43206Operand_dsp340050b49a6c_oper86_imm_decode (uint32 *valp) 43207{ 43208 unsigned dsp340050b49a6c_oper86_imm_0, dsp340050b49a6c_fld2029_0; 43209 dsp340050b49a6c_fld2029_0 = *valp & 0xf; 43210 dsp340050b49a6c_oper86_imm_0 = ((0 << 4) | dsp340050b49a6c_fld2029_0) << 2; 43211 *valp = dsp340050b49a6c_oper86_imm_0; 43212 return 0; 43213} 43214 43215static int 43216Operand_dsp340050b49a6c_oper86_imm_encode (uint32 *valp) 43217{ 43218 unsigned dsp340050b49a6c_fld2029_0, dsp340050b49a6c_oper86_imm_0; 43219 dsp340050b49a6c_oper86_imm_0 = *valp; 43220 dsp340050b49a6c_fld2029_0 = ((dsp340050b49a6c_oper86_imm_0 >> 2) & 0xf); 43221 *valp = dsp340050b49a6c_fld2029_0; 43222 return 0; 43223} 43224 43225static int 43226Operand_dsp340050b49a6c_oper87_imm_decode (uint32 *valp) 43227{ 43228 unsigned dsp340050b49a6c_oper87_imm_0, dsp340050b49a6c_fld2043_0; 43229 dsp340050b49a6c_fld2043_0 = *valp & 0x1f; 43230 dsp340050b49a6c_oper87_imm_0 = ((0 << 5) | dsp340050b49a6c_fld2043_0) << 4; 43231 *valp = dsp340050b49a6c_oper87_imm_0; 43232 return 0; 43233} 43234 43235static int 43236Operand_dsp340050b49a6c_oper87_imm_encode (uint32 *valp) 43237{ 43238 unsigned dsp340050b49a6c_fld2043_0, dsp340050b49a6c_oper87_imm_0; 43239 dsp340050b49a6c_oper87_imm_0 = *valp; 43240 dsp340050b49a6c_fld2043_0 = ((dsp340050b49a6c_oper87_imm_0 >> 4) & 0x1f); 43241 *valp = dsp340050b49a6c_fld2043_0; 43242 return 0; 43243} 43244 43245static int 43246Operand_dsp340050b49a6c_oper88_imm_decode (uint32 *valp) 43247{ 43248 unsigned dsp340050b49a6c_oper88_imm_0, dsp340050b49a6c_fld2030_0; 43249 dsp340050b49a6c_fld2030_0 = *valp & 0xf; 43250 dsp340050b49a6c_oper88_imm_0 = (0 << 4) | dsp340050b49a6c_fld2030_0; 43251 *valp = dsp340050b49a6c_oper88_imm_0; 43252 return 0; 43253} 43254 43255static int 43256Operand_dsp340050b49a6c_oper88_imm_encode (uint32 *valp) 43257{ 43258 unsigned dsp340050b49a6c_fld2030_0, dsp340050b49a6c_oper88_imm_0; 43259 dsp340050b49a6c_oper88_imm_0 = *valp; 43260 dsp340050b49a6c_fld2030_0 = (dsp340050b49a6c_oper88_imm_0 & 0xf); 43261 *valp = dsp340050b49a6c_fld2030_0; 43262 return 0; 43263} 43264 43265static int 43266Operand_dsp340050b49a6c_oper89_imm_decode (uint32 *valp) 43267{ 43268 unsigned dsp340050b49a6c_oper89_imm_0, dsp340050b49a6c_fld2052_0; 43269 dsp340050b49a6c_fld2052_0 = *valp & 0xf; 43270 dsp340050b49a6c_oper89_imm_0 = ((0 << 4) | dsp340050b49a6c_fld2052_0) << 2; 43271 *valp = dsp340050b49a6c_oper89_imm_0; 43272 return 0; 43273} 43274 43275static int 43276Operand_dsp340050b49a6c_oper89_imm_encode (uint32 *valp) 43277{ 43278 unsigned dsp340050b49a6c_fld2052_0, dsp340050b49a6c_oper89_imm_0; 43279 dsp340050b49a6c_oper89_imm_0 = *valp; 43280 dsp340050b49a6c_fld2052_0 = ((dsp340050b49a6c_oper89_imm_0 >> 2) & 0xf); 43281 *valp = dsp340050b49a6c_fld2052_0; 43282 return 0; 43283} 43284 43285static xtensa_operand_internal operands[] = { 43286 { "soffsetx4", FIELD_offset, -1, 0, 43287 XTENSA_OPERAND_IS_PCRELATIVE, 43288 Operand_soffsetx4_encode, Operand_soffsetx4_decode, 43289 Operand_soffsetx4_ator, Operand_soffsetx4_rtoa }, 43290 { "uimm12x8", FIELD_imm12, -1, 0, 43291 0, 43292 Operand_uimm12x8_encode, Operand_uimm12x8_decode, 43293 0, 0 }, 43294 { "simm4", FIELD_mn, -1, 0, 43295 0, 43296 Operand_simm4_encode, Operand_simm4_decode, 43297 0, 0 }, 43298 { "arr", FIELD_r, REGFILE_AR, 1, 43299 XTENSA_OPERAND_IS_REGISTER, 43300 Operand_arr_encode, Operand_arr_decode, 43301 0, 0 }, 43302 { "ars", FIELD_s, REGFILE_AR, 1, 43303 XTENSA_OPERAND_IS_REGISTER, 43304 Operand_ars_encode, Operand_ars_decode, 43305 0, 0 }, 43306 { "*ars_invisible", FIELD_s, REGFILE_AR, 1, 43307 XTENSA_OPERAND_IS_REGISTER | XTENSA_OPERAND_IS_INVISIBLE, 43308 Operand_ars_encode, Operand_ars_decode, 43309 0, 0 }, 43310 { "art", FIELD_t, REGFILE_AR, 1, 43311 XTENSA_OPERAND_IS_REGISTER, 43312 Operand_art_encode, Operand_art_decode, 43313 0, 0 }, 43314 { "ar0", FIELD__ar0, REGFILE_AR, 1, 43315 XTENSA_OPERAND_IS_REGISTER | XTENSA_OPERAND_IS_INVISIBLE, 43316 Operand_ar0_encode, Operand_ar0_decode, 43317 0, 0 }, 43318 { "ar4", FIELD__ar4, REGFILE_AR, 1, 43319 XTENSA_OPERAND_IS_REGISTER | XTENSA_OPERAND_IS_INVISIBLE, 43320 Operand_ar4_encode, Operand_ar4_decode, 43321 0, 0 }, 43322 { "ar8", FIELD__ar8, REGFILE_AR, 1, 43323 XTENSA_OPERAND_IS_REGISTER | XTENSA_OPERAND_IS_INVISIBLE, 43324 Operand_ar8_encode, Operand_ar8_decode, 43325 0, 0 }, 43326 { "ar12", FIELD__ar12, REGFILE_AR, 1, 43327 XTENSA_OPERAND_IS_REGISTER | XTENSA_OPERAND_IS_INVISIBLE, 43328 Operand_ar12_encode, Operand_ar12_decode, 43329 0, 0 }, 43330 { "ars_entry", FIELD_s, REGFILE_AR, 1, 43331 XTENSA_OPERAND_IS_REGISTER, 43332 Operand_ars_entry_encode, Operand_ars_entry_decode, 43333 0, 0 }, 43334 { "immrx4", FIELD_r, -1, 0, 43335 0, 43336 Operand_immrx4_encode, Operand_immrx4_decode, 43337 0, 0 }, 43338 { "lsi4x4", FIELD_r, -1, 0, 43339 0, 43340 Operand_lsi4x4_encode, Operand_lsi4x4_decode, 43341 0, 0 }, 43342 { "simm7", FIELD_imm7, -1, 0, 43343 0, 43344 Operand_simm7_encode, Operand_simm7_decode, 43345 0, 0 }, 43346 { "uimm6", FIELD_imm6, -1, 0, 43347 XTENSA_OPERAND_IS_PCRELATIVE, 43348 Operand_uimm6_encode, Operand_uimm6_decode, 43349 Operand_uimm6_ator, Operand_uimm6_rtoa }, 43350 { "ai4const", FIELD_t, -1, 0, 43351 0, 43352 Operand_ai4const_encode, Operand_ai4const_decode, 43353 0, 0 }, 43354 { "b4const", FIELD_r, -1, 0, 43355 0, 43356 Operand_b4const_encode, Operand_b4const_decode, 43357 0, 0 }, 43358 { "b4constu", FIELD_r, -1, 0, 43359 0, 43360 Operand_b4constu_encode, Operand_b4constu_decode, 43361 0, 0 }, 43362 { "uimm8", FIELD_imm8, -1, 0, 43363 0, 43364 Operand_uimm8_encode, Operand_uimm8_decode, 43365 0, 0 }, 43366 { "uimm8x2", FIELD_imm8, -1, 0, 43367 0, 43368 Operand_uimm8x2_encode, Operand_uimm8x2_decode, 43369 0, 0 }, 43370 { "uimm8x4", FIELD_imm8, -1, 0, 43371 0, 43372 Operand_uimm8x4_encode, Operand_uimm8x4_decode, 43373 0, 0 }, 43374 { "uimm4x16", FIELD_op2, -1, 0, 43375 0, 43376 Operand_uimm4x16_encode, Operand_uimm4x16_decode, 43377 0, 0 }, 43378 { "simm8", FIELD_imm8, -1, 0, 43379 0, 43380 Operand_simm8_encode, Operand_simm8_decode, 43381 0, 0 }, 43382 { "simm8x256", FIELD_imm8, -1, 0, 43383 0, 43384 Operand_simm8x256_encode, Operand_simm8x256_decode, 43385 0, 0 }, 43386 { "simm12b", FIELD_imm12b, -1, 0, 43387 0, 43388 Operand_simm12b_encode, Operand_simm12b_decode, 43389 0, 0 }, 43390 { "msalp32", FIELD_sal, -1, 0, 43391 0, 43392 Operand_msalp32_encode, Operand_msalp32_decode, 43393 0, 0 }, 43394 { "op2p1", FIELD_op2, -1, 0, 43395 0, 43396 Operand_op2p1_encode, Operand_op2p1_decode, 43397 0, 0 }, 43398 { "label8", FIELD_imm8, -1, 0, 43399 XTENSA_OPERAND_IS_PCRELATIVE, 43400 Operand_label8_encode, Operand_label8_decode, 43401 Operand_label8_ator, Operand_label8_rtoa }, 43402 { "ulabel8", FIELD_imm8, -1, 0, 43403 XTENSA_OPERAND_IS_PCRELATIVE, 43404 Operand_ulabel8_encode, Operand_ulabel8_decode, 43405 Operand_ulabel8_ator, Operand_ulabel8_rtoa }, 43406 { "label12", FIELD_imm12, -1, 0, 43407 XTENSA_OPERAND_IS_PCRELATIVE, 43408 Operand_label12_encode, Operand_label12_decode, 43409 Operand_label12_ator, Operand_label12_rtoa }, 43410 { "soffset", FIELD_offset, -1, 0, 43411 XTENSA_OPERAND_IS_PCRELATIVE, 43412 Operand_soffset_encode, Operand_soffset_decode, 43413 Operand_soffset_ator, Operand_soffset_rtoa }, 43414 { "uimm16x4", FIELD_imm16, -1, 0, 43415 XTENSA_OPERAND_IS_PCRELATIVE, 43416 Operand_uimm16x4_encode, Operand_uimm16x4_decode, 43417 Operand_uimm16x4_ator, Operand_uimm16x4_rtoa }, 43418 { "immt", FIELD_t, -1, 0, 43419 0, 43420 Operand_immt_encode, Operand_immt_decode, 43421 0, 0 }, 43422 { "imms", FIELD_s, -1, 0, 43423 0, 43424 Operand_imms_encode, Operand_imms_decode, 43425 0, 0 }, 43426 { "bt", FIELD_t, REGFILE_BR, 1, 43427 XTENSA_OPERAND_IS_REGISTER, 43428 Operand_bt_encode, Operand_bt_decode, 43429 0, 0 }, 43430 { "bs", FIELD_s, REGFILE_BR, 1, 43431 XTENSA_OPERAND_IS_REGISTER, 43432 Operand_bs_encode, Operand_bs_decode, 43433 0, 0 }, 43434 { "br", FIELD_r, REGFILE_BR, 1, 43435 XTENSA_OPERAND_IS_REGISTER, 43436 Operand_br_encode, Operand_br_decode, 43437 0, 0 }, 43438 { "bt2", FIELD_t2, REGFILE_BR, 2, 43439 XTENSA_OPERAND_IS_REGISTER, 43440 Operand_bt2_encode, Operand_bt2_decode, 43441 0, 0 }, 43442 { "bs2", FIELD_s2, REGFILE_BR, 2, 43443 XTENSA_OPERAND_IS_REGISTER, 43444 Operand_bs2_encode, Operand_bs2_decode, 43445 0, 0 }, 43446 { "br2", FIELD_r2, REGFILE_BR, 2, 43447 XTENSA_OPERAND_IS_REGISTER, 43448 Operand_br2_encode, Operand_br2_decode, 43449 0, 0 }, 43450 { "bt4", FIELD_t4, REGFILE_BR, 4, 43451 XTENSA_OPERAND_IS_REGISTER, 43452 Operand_bt4_encode, Operand_bt4_decode, 43453 0, 0 }, 43454 { "bs4", FIELD_s4, REGFILE_BR, 4, 43455 XTENSA_OPERAND_IS_REGISTER, 43456 Operand_bs4_encode, Operand_bs4_decode, 43457 0, 0 }, 43458 { "br4", FIELD_r4, REGFILE_BR, 4, 43459 XTENSA_OPERAND_IS_REGISTER, 43460 Operand_br4_encode, Operand_br4_decode, 43461 0, 0 }, 43462 { "bt8", FIELD_t8, REGFILE_BR, 8, 43463 XTENSA_OPERAND_IS_REGISTER, 43464 Operand_bt8_encode, Operand_bt8_decode, 43465 0, 0 }, 43466 { "bs8", FIELD_s8, REGFILE_BR, 8, 43467 XTENSA_OPERAND_IS_REGISTER, 43468 Operand_bs8_encode, Operand_bs8_decode, 43469 0, 0 }, 43470 { "br8", FIELD_r8, REGFILE_BR, 8, 43471 XTENSA_OPERAND_IS_REGISTER, 43472 Operand_br8_encode, Operand_br8_decode, 43473 0, 0 }, 43474 { "bt16", FIELD__bt16, REGFILE_BR, 16, 43475 XTENSA_OPERAND_IS_REGISTER, 43476 Operand_bt16_encode, Operand_bt16_decode, 43477 0, 0 }, 43478 { "bs16", FIELD__bs16, REGFILE_BR, 16, 43479 XTENSA_OPERAND_IS_REGISTER, 43480 Operand_bs16_encode, Operand_bs16_decode, 43481 0, 0 }, 43482 { "br16", FIELD__br16, REGFILE_BR, 16, 43483 XTENSA_OPERAND_IS_REGISTER, 43484 Operand_br16_encode, Operand_br16_decode, 43485 0, 0 }, 43486 { "brall", FIELD__brall, REGFILE_BR, 16, 43487 XTENSA_OPERAND_IS_REGISTER | XTENSA_OPERAND_IS_INVISIBLE, 43488 Operand_brall_encode, Operand_brall_decode, 43489 0, 0 }, 43490 { "tp7", FIELD_t, -1, 0, 43491 0, 43492 Operand_tp7_encode, Operand_tp7_decode, 43493 0, 0 }, 43494 { "xt_wbr15_label", FIELD_xt_wbr15_imm, -1, 0, 43495 XTENSA_OPERAND_IS_PCRELATIVE, 43496 Operand_xt_wbr15_label_encode, Operand_xt_wbr15_label_decode, 43497 Operand_xt_wbr15_label_ator, Operand_xt_wbr15_label_rtoa }, 43498 { "xt_wbr18_label", FIELD_xt_wbr18_imm, -1, 0, 43499 XTENSA_OPERAND_IS_PCRELATIVE, 43500 Operand_xt_wbr18_label_encode, Operand_xt_wbr18_label_decode, 43501 Operand_xt_wbr18_label_ator, Operand_xt_wbr18_label_rtoa }, 43502 { "cimm8x4", FIELD_fimm8, -1, 0, 43503 0, 43504 Operand_cimm8x4_encode, Operand_cimm8x4_decode, 43505 0, 0 }, 43506 { "frr", FIELD_r, REGFILE_FR, 1, 43507 XTENSA_OPERAND_IS_REGISTER, 43508 Operand_frr_encode, Operand_frr_decode, 43509 0, 0 }, 43510 { "frs", FIELD_s, REGFILE_FR, 1, 43511 XTENSA_OPERAND_IS_REGISTER, 43512 Operand_frs_encode, Operand_frs_decode, 43513 0, 0 }, 43514 { "frt", FIELD_t, REGFILE_FR, 1, 43515 XTENSA_OPERAND_IS_REGISTER, 43516 Operand_frt_encode, Operand_frt_decode, 43517 0, 0 }, 43518 { "dsp340050b49a6c_oper45_reg", FIELD_dsp340050b49a6c_fld2045, REGFILE_CM, 1, 43519 XTENSA_OPERAND_IS_REGISTER, 43520 Operand_dsp340050b49a6c_oper45_reg_encode, Operand_dsp340050b49a6c_oper45_reg_decode, 43521 0, 0 }, 43522 { "dsp340050b49a6c_oper46_reg", FIELD_dsp340050b49a6c_fld2046, REGFILE_CM, 1, 43523 XTENSA_OPERAND_IS_REGISTER, 43524 Operand_dsp340050b49a6c_oper46_reg_encode, Operand_dsp340050b49a6c_oper46_reg_decode, 43525 0, 0 }, 43526 { "dsp340050b49a6c_oper47_reg", FIELD_dsp340050b49a6c_fld2029, REGFILE_CM, 1, 43527 XTENSA_OPERAND_IS_REGISTER, 43528 Operand_dsp340050b49a6c_oper47_reg_encode, Operand_dsp340050b49a6c_oper47_reg_decode, 43529 0, 0 }, 43530 { "dsp340050b49a6c_oper48_imm", FIELD_dsp340050b49a6c_fld2047, -1, 0, 43531 0, 43532 Operand_dsp340050b49a6c_oper48_imm_encode, Operand_dsp340050b49a6c_oper48_imm_decode, 43533 0, 0 }, 43534 { "dsp340050b49a6c_oper49_imm", FIELD_dsp340050b49a6c_fld2025, -1, 0, 43535 0, 43536 Operand_dsp340050b49a6c_oper49_imm_encode, Operand_dsp340050b49a6c_oper49_imm_decode, 43537 0, 0 }, 43538 { "dsp340050b49a6c_oper50_reg", FIELD_dsp340050b49a6c_fld2026, REGFILE_CM, 1, 43539 XTENSA_OPERAND_IS_REGISTER, 43540 Operand_dsp340050b49a6c_oper50_reg_encode, Operand_dsp340050b49a6c_oper50_reg_decode, 43541 0, 0 }, 43542 { "dsp340050b49a6c_oper51_reg", FIELD_dsp340050b49a6c_fld2048, REGFILE_ACU, 1, 43543 XTENSA_OPERAND_IS_REGISTER, 43544 Operand_dsp340050b49a6c_oper51_reg_encode, Operand_dsp340050b49a6c_oper51_reg_decode, 43545 0, 0 }, 43546 { "dsp340050b49a6c_oper52_imm", FIELD_dsp340050b49a6c_fld2049, -1, 0, 43547 0, 43548 Operand_dsp340050b49a6c_oper52_imm_encode, Operand_dsp340050b49a6c_oper52_imm_decode, 43549 0, 0 }, 43550 { "dsp340050b49a6c_oper53_reg", FIELD_dsp340050b49a6c_fld2027, REGFILE_CM, 1, 43551 XTENSA_OPERAND_IS_REGISTER, 43552 Operand_dsp340050b49a6c_oper53_reg_encode, Operand_dsp340050b49a6c_oper53_reg_decode, 43553 0, 0 }, 43554 { "dsp340050b49a6c_oper54_reg", FIELD_dsp340050b49a6c_fld2028, REGFILE_ACU, 1, 43555 XTENSA_OPERAND_IS_REGISTER, 43556 Operand_dsp340050b49a6c_oper54_reg_encode, Operand_dsp340050b49a6c_oper54_reg_decode, 43557 0, 0 }, 43558 { "dsp340050b49a6c_oper55_reg", FIELD_dsp340050b49a6c_fld2030, REGFILE_CM, 1, 43559 XTENSA_OPERAND_IS_REGISTER, 43560 Operand_dsp340050b49a6c_oper55_reg_encode, Operand_dsp340050b49a6c_oper55_reg_decode, 43561 0, 0 }, 43562 { "dsp340050b49a6c_oper56_reg", FIELD_dsp340050b49a6c_fld2050, REGFILE_PQ, 1, 43563 XTENSA_OPERAND_IS_REGISTER, 43564 Operand_dsp340050b49a6c_oper56_reg_encode, Operand_dsp340050b49a6c_oper56_reg_decode, 43565 0, 0 }, 43566 { "dsp340050b49a6c_oper57_imm", FIELD_dsp340050b49a6c_fld2041, -1, 0, 43567 0, 43568 Operand_dsp340050b49a6c_oper57_imm_encode, Operand_dsp340050b49a6c_oper57_imm_decode, 43569 0, 0 }, 43570 { "dsp340050b49a6c_oper58_imm", FIELD_dsp340050b49a6c_fld2051, -1, 0, 43571 0, 43572 Operand_dsp340050b49a6c_oper58_imm_encode, Operand_dsp340050b49a6c_oper58_imm_decode, 43573 0, 0 }, 43574 { "dsp340050b49a6c_oper59_imm", FIELD_dsp340050b49a6c_fld2052, -1, 0, 43575 0, 43576 Operand_dsp340050b49a6c_oper59_imm_encode, Operand_dsp340050b49a6c_oper59_imm_decode, 43577 0, 0 }, 43578 { "dsp340050b49a6c_oper60_imm", FIELD_dsp340050b49a6c_fld2053, -1, 0, 43579 0, 43580 Operand_dsp340050b49a6c_oper60_imm_encode, Operand_dsp340050b49a6c_oper60_imm_decode, 43581 0, 0 }, 43582 { "dsp340050b49a6c_oper61_imm", FIELD_dsp340050b49a6c_fld2044, -1, 0, 43583 0, 43584 Operand_dsp340050b49a6c_oper61_imm_encode, Operand_dsp340050b49a6c_oper61_imm_decode, 43585 0, 0 }, 43586 { "dsp340050b49a6c_oper62_reg", FIELD_dsp340050b49a6c_fld2031, REGFILE_CM, 1, 43587 XTENSA_OPERAND_IS_REGISTER, 43588 Operand_dsp340050b49a6c_oper62_reg_encode, Operand_dsp340050b49a6c_oper62_reg_decode, 43589 0, 0 }, 43590 { "dsp340050b49a6c_oper63_reg", FIELD_dsp340050b49a6c_fld2054, REGFILE_ACU, 1, 43591 XTENSA_OPERAND_IS_REGISTER, 43592 Operand_dsp340050b49a6c_oper63_reg_encode, Operand_dsp340050b49a6c_oper63_reg_decode, 43593 0, 0 }, 43594 { "dsp340050b49a6c_oper64_imm", FIELD_dsp340050b49a6c_fld2032, -1, 0, 43595 0, 43596 Operand_dsp340050b49a6c_oper64_imm_encode, Operand_dsp340050b49a6c_oper64_imm_decode, 43597 0, 0 }, 43598 { "dsp340050b49a6c_oper65_reg", FIELD_dsp340050b49a6c_fld2055, REGFILE_PQ, 1, 43599 XTENSA_OPERAND_IS_REGISTER, 43600 Operand_dsp340050b49a6c_oper65_reg_encode, Operand_dsp340050b49a6c_oper65_reg_decode, 43601 0, 0 }, 43602 { "dsp340050b49a6c_oper66_reg", FIELD_dsp340050b49a6c_fld2033, REGFILE_ACU, 1, 43603 XTENSA_OPERAND_IS_REGISTER, 43604 Operand_dsp340050b49a6c_oper66_reg_encode, Operand_dsp340050b49a6c_oper66_reg_decode, 43605 0, 0 }, 43606 { "dsp340050b49a6c_oper67_reg", FIELD_dsp340050b49a6c_fld2034, REGFILE_ACU, 1, 43607 XTENSA_OPERAND_IS_REGISTER, 43608 Operand_dsp340050b49a6c_oper67_reg_encode, Operand_dsp340050b49a6c_oper67_reg_decode, 43609 0, 0 }, 43610 { "dsp340050b49a6c_oper68_imm", FIELD_dsp340050b49a6c_fld2035, -1, 0, 43611 0, 43612 Operand_dsp340050b49a6c_oper68_imm_encode, Operand_dsp340050b49a6c_oper68_imm_decode, 43613 0, 0 }, 43614 { "dsp340050b49a6c_oper69_imm", FIELD_dsp340050b49a6c_fld2036, -1, 0, 43615 0, 43616 Operand_dsp340050b49a6c_oper69_imm_encode, Operand_dsp340050b49a6c_oper69_imm_decode, 43617 0, 0 }, 43618 { "dsp340050b49a6c_oper70_imm", FIELD_dsp340050b49a6c_fld2037, -1, 0, 43619 0, 43620 Operand_dsp340050b49a6c_oper70_imm_encode, Operand_dsp340050b49a6c_oper70_imm_decode, 43621 0, 0 }, 43622 { "dsp340050b49a6c_oper71_reg", FIELD_dsp340050b49a6c_fld2037, REGFILE_ACU, 1, 43623 XTENSA_OPERAND_IS_REGISTER, 43624 Operand_dsp340050b49a6c_oper71_reg_encode, Operand_dsp340050b49a6c_oper71_reg_decode, 43625 0, 0 }, 43626 { "dsp340050b49a6c_oper72_imm", FIELD_dsp340050b49a6c_fld2042, -1, 0, 43627 0, 43628 Operand_dsp340050b49a6c_oper72_imm_encode, Operand_dsp340050b49a6c_oper72_imm_decode, 43629 0, 0 }, 43630 { "dsp340050b49a6c_oper73_imm", FIELD_dsp340050b49a6c_fld2038, -1, 0, 43631 0, 43632 Operand_dsp340050b49a6c_oper73_imm_encode, Operand_dsp340050b49a6c_oper73_imm_decode, 43633 0, 0 }, 43634 { "dsp340050b49a6c_oper74_imm", FIELD_dsp340050b49a6c_fld2038, -1, 0, 43635 0, 43636 Operand_dsp340050b49a6c_oper74_imm_encode, Operand_dsp340050b49a6c_oper74_imm_decode, 43637 0, 0 }, 43638 { "dsp340050b49a6c_oper75_imm", FIELD_dsp340050b49a6c_fld2038, -1, 0, 43639 0, 43640 Operand_dsp340050b49a6c_oper75_imm_encode, Operand_dsp340050b49a6c_oper75_imm_decode, 43641 0, 0 }, 43642 { "dsp340050b49a6c_oper76_imm", FIELD_dsp340050b49a6c_fld2053, -1, 0, 43643 0, 43644 Operand_dsp340050b49a6c_oper76_imm_encode, Operand_dsp340050b49a6c_oper76_imm_decode, 43645 0, 0 }, 43646 { "dsp340050b49a6c_oper77_reg", FIELD_r, REGFILE_CM, 1, 43647 XTENSA_OPERAND_IS_REGISTER, 43648 Operand_dsp340050b49a6c_oper77_reg_encode, Operand_dsp340050b49a6c_oper77_reg_decode, 43649 0, 0 }, 43650 { "dsp340050b49a6c_oper78_imm", FIELD_dsp340050b49a6c_fld2056, -1, 0, 43651 0, 43652 Operand_dsp340050b49a6c_oper78_imm_encode, Operand_dsp340050b49a6c_oper78_imm_decode, 43653 0, 0 }, 43654 { "dsp340050b49a6c_oper79_reg", FIELD_r, REGFILE_PQ, 1, 43655 XTENSA_OPERAND_IS_REGISTER, 43656 Operand_dsp340050b49a6c_oper79_reg_encode, Operand_dsp340050b49a6c_oper79_reg_decode, 43657 0, 0 }, 43658 { "dsp340050b49a6c_oper80_reg", FIELD_s, REGFILE_CM, 1, 43659 XTENSA_OPERAND_IS_REGISTER, 43660 Operand_dsp340050b49a6c_oper80_reg_encode, Operand_dsp340050b49a6c_oper80_reg_decode, 43661 0, 0 }, 43662 { "dsp340050b49a6c_oper81_reg", FIELD_dsp340050b49a6c_fld2039, REGFILE_PQ, 1, 43663 XTENSA_OPERAND_IS_REGISTER, 43664 Operand_dsp340050b49a6c_oper81_reg_encode, Operand_dsp340050b49a6c_oper81_reg_decode, 43665 0, 0 }, 43666 { "dsp340050b49a6c_oper82_reg", FIELD_dsp340050b49a6c_fld2052, REGFILE_CM, 1, 43667 XTENSA_OPERAND_IS_REGISTER, 43668 Operand_dsp340050b49a6c_oper82_reg_encode, Operand_dsp340050b49a6c_oper82_reg_decode, 43669 0, 0 }, 43670 { "dsp340050b49a6c_oper83_imm", FIELD_dsp340050b49a6c_fld2040, -1, 0, 43671 0, 43672 Operand_dsp340050b49a6c_oper83_imm_encode, Operand_dsp340050b49a6c_oper83_imm_decode, 43673 0, 0 }, 43674 { "dsp340050b49a6c_oper84_imm", FIELD_dsp340050b49a6c_fld2029, -1, 0, 43675 0, 43676 Operand_dsp340050b49a6c_oper84_imm_encode, Operand_dsp340050b49a6c_oper84_imm_decode, 43677 0, 0 }, 43678 { "dsp340050b49a6c_oper85_imm", FIELD_dsp340050b49a6c_fld2029, -1, 0, 43679 0, 43680 Operand_dsp340050b49a6c_oper85_imm_encode, Operand_dsp340050b49a6c_oper85_imm_decode, 43681 0, 0 }, 43682 { "dsp340050b49a6c_oper86_imm", FIELD_dsp340050b49a6c_fld2029, -1, 0, 43683 0, 43684 Operand_dsp340050b49a6c_oper86_imm_encode, Operand_dsp340050b49a6c_oper86_imm_decode, 43685 0, 0 }, 43686 { "dsp340050b49a6c_oper87_imm", FIELD_dsp340050b49a6c_fld2043, -1, 0, 43687 0, 43688 Operand_dsp340050b49a6c_oper87_imm_encode, Operand_dsp340050b49a6c_oper87_imm_decode, 43689 0, 0 }, 43690 { "dsp340050b49a6c_oper88_imm", FIELD_dsp340050b49a6c_fld2030, -1, 0, 43691 0, 43692 Operand_dsp340050b49a6c_oper88_imm_encode, Operand_dsp340050b49a6c_oper88_imm_decode, 43693 0, 0 }, 43694 { "dsp340050b49a6c_oper89_imm", FIELD_dsp340050b49a6c_fld2052, -1, 0, 43695 0, 43696 Operand_dsp340050b49a6c_oper89_imm_encode, Operand_dsp340050b49a6c_oper89_imm_decode, 43697 0, 0 }, 43698 { "t", FIELD_t, -1, 0, 0, 0, 0, 0, 0 }, 43699 { "bbi4", FIELD_bbi4, -1, 0, 0, 0, 0, 0, 0 }, 43700 { "bbi", FIELD_bbi, -1, 0, 0, 0, 0, 0, 0 }, 43701 { "imm12", FIELD_imm12, -1, 0, 0, 0, 0, 0, 0 }, 43702 { "imm8", FIELD_imm8, -1, 0, 0, 0, 0, 0, 0 }, 43703 { "s", FIELD_s, -1, 0, 0, 0, 0, 0, 0 }, 43704 { "imm12b", FIELD_imm12b, -1, 0, 0, 0, 0, 0, 0 }, 43705 { "imm16", FIELD_imm16, -1, 0, 0, 0, 0, 0, 0 }, 43706 { "m", FIELD_m, -1, 0, 0, 0, 0, 0, 0 }, 43707 { "n", FIELD_n, -1, 0, 0, 0, 0, 0, 0 }, 43708 { "offset", FIELD_offset, -1, 0, 0, 0, 0, 0, 0 }, 43709 { "op0", FIELD_op0, -1, 0, 0, 0, 0, 0, 0 }, 43710 { "op1", FIELD_op1, -1, 0, 0, 0, 0, 0, 0 }, 43711 { "op2", FIELD_op2, -1, 0, 0, 0, 0, 0, 0 }, 43712 { "r", FIELD_r, -1, 0, 0, 0, 0, 0, 0 }, 43713 { "sa4", FIELD_sa4, -1, 0, 0, 0, 0, 0, 0 }, 43714 { "sae4", FIELD_sae4, -1, 0, 0, 0, 0, 0, 0 }, 43715 { "sae", FIELD_sae, -1, 0, 0, 0, 0, 0, 0 }, 43716 { "sal", FIELD_sal, -1, 0, 0, 0, 0, 0, 0 }, 43717 { "sargt", FIELD_sargt, -1, 0, 0, 0, 0, 0, 0 }, 43718 { "sas4", FIELD_sas4, -1, 0, 0, 0, 0, 0, 0 }, 43719 { "sas", FIELD_sas, -1, 0, 0, 0, 0, 0, 0 }, 43720 { "sr", FIELD_sr, -1, 0, 0, 0, 0, 0, 0 }, 43721 { "st", FIELD_st, -1, 0, 0, 0, 0, 0, 0 }, 43722 { "thi3", FIELD_thi3, -1, 0, 0, 0, 0, 0, 0 }, 43723 { "imm4", FIELD_imm4, -1, 0, 0, 0, 0, 0, 0 }, 43724 { "mn", FIELD_mn, -1, 0, 0, 0, 0, 0, 0 }, 43725 { "i", FIELD_i, -1, 0, 0, 0, 0, 0, 0 }, 43726 { "imm6lo", FIELD_imm6lo, -1, 0, 0, 0, 0, 0, 0 }, 43727 { "imm6hi", FIELD_imm6hi, -1, 0, 0, 0, 0, 0, 0 }, 43728 { "imm7lo", FIELD_imm7lo, -1, 0, 0, 0, 0, 0, 0 }, 43729 { "imm7hi", FIELD_imm7hi, -1, 0, 0, 0, 0, 0, 0 }, 43730 { "z", FIELD_z, -1, 0, 0, 0, 0, 0, 0 }, 43731 { "imm6", FIELD_imm6, -1, 0, 0, 0, 0, 0, 0 }, 43732 { "imm7", FIELD_imm7, -1, 0, 0, 0, 0, 0, 0 }, 43733 { "t2", FIELD_t2, -1, 0, 0, 0, 0, 0, 0 }, 43734 { "s2", FIELD_s2, -1, 0, 0, 0, 0, 0, 0 }, 43735 { "r2", FIELD_r2, -1, 0, 0, 0, 0, 0, 0 }, 43736 { "t4", FIELD_t4, -1, 0, 0, 0, 0, 0, 0 }, 43737 { "s4", FIELD_s4, -1, 0, 0, 0, 0, 0, 0 }, 43738 { "r4", FIELD_r4, -1, 0, 0, 0, 0, 0, 0 }, 43739 { "t8", FIELD_t8, -1, 0, 0, 0, 0, 0, 0 }, 43740 { "s8", FIELD_s8, -1, 0, 0, 0, 0, 0, 0 }, 43741 { "r8", FIELD_r8, -1, 0, 0, 0, 0, 0, 0 }, 43742 { "xt_wbr15_imm", FIELD_xt_wbr15_imm, -1, 0, 0, 0, 0, 0, 0 }, 43743 { "xt_wbr18_imm", FIELD_xt_wbr18_imm, -1, 0, 0, 0, 0, 0, 0 }, 43744 { "fimm8", FIELD_fimm8, -1, 0, 0, 0, 0, 0, 0 }, 43745 { "dsp340050b49a6c_fld2019", FIELD_dsp340050b49a6c_fld2019, -1, 0, 0, 0, 0, 0, 0 }, 43746 { "dsp340050b49a6c_fld2021", FIELD_dsp340050b49a6c_fld2021, -1, 0, 0, 0, 0, 0, 0 }, 43747 { "dsp340050b49a6c_fld2029", FIELD_dsp340050b49a6c_fld2029, -1, 0, 0, 0, 0, 0, 0 }, 43748 { "dsp340050b49a6c_fld2030", FIELD_dsp340050b49a6c_fld2030, -1, 0, 0, 0, 0, 0, 0 }, 43749 { "dsp340050b49a6c_fld2032", FIELD_dsp340050b49a6c_fld2032, -1, 0, 0, 0, 0, 0, 0 }, 43750 { "dsp340050b49a6c_fld2035", FIELD_dsp340050b49a6c_fld2035, -1, 0, 0, 0, 0, 0, 0 }, 43751 { "dsp340050b49a6c_fld2036", FIELD_dsp340050b49a6c_fld2036, -1, 0, 0, 0, 0, 0, 0 }, 43752 { "dsp340050b49a6c_fld2037", FIELD_dsp340050b49a6c_fld2037, -1, 0, 0, 0, 0, 0, 0 }, 43753 { "dsp340050b49a6c_fld2038", FIELD_dsp340050b49a6c_fld2038, -1, 0, 0, 0, 0, 0, 0 }, 43754 { "dsp340050b49a6c_fld2039", FIELD_dsp340050b49a6c_fld2039, -1, 0, 0, 0, 0, 0, 0 }, 43755 { "dsp340050b49a6c_fld2040", FIELD_dsp340050b49a6c_fld2040, -1, 0, 0, 0, 0, 0, 0 }, 43756 { "dsp340050b49a6c_fld2041", FIELD_dsp340050b49a6c_fld2041, -1, 0, 0, 0, 0, 0, 0 }, 43757 { "dsp340050b49a6c_fld2042", FIELD_dsp340050b49a6c_fld2042, -1, 0, 0, 0, 0, 0, 0 }, 43758 { "dsp340050b49a6c_fld2043", FIELD_dsp340050b49a6c_fld2043, -1, 0, 0, 0, 0, 0, 0 }, 43759 { "dsp340050b49a6c_fld2044", FIELD_dsp340050b49a6c_fld2044, -1, 0, 0, 0, 0, 0, 0 }, 43760 { "dsp340050b49a6c_fld2045", FIELD_dsp340050b49a6c_fld2045, -1, 0, 0, 0, 0, 0, 0 }, 43761 { "dsp340050b49a6c_fld2046", FIELD_dsp340050b49a6c_fld2046, -1, 0, 0, 0, 0, 0, 0 }, 43762 { "dsp340050b49a6c_fld2047", FIELD_dsp340050b49a6c_fld2047, -1, 0, 0, 0, 0, 0, 0 }, 43763 { "dsp340050b49a6c_fld2048", FIELD_dsp340050b49a6c_fld2048, -1, 0, 0, 0, 0, 0, 0 }, 43764 { "dsp340050b49a6c_fld2049", FIELD_dsp340050b49a6c_fld2049, -1, 0, 0, 0, 0, 0, 0 }, 43765 { "dsp340050b49a6c_fld2050", FIELD_dsp340050b49a6c_fld2050, -1, 0, 0, 0, 0, 0, 0 }, 43766 { "dsp340050b49a6c_fld2051", FIELD_dsp340050b49a6c_fld2051, -1, 0, 0, 0, 0, 0, 0 }, 43767 { "dsp340050b49a6c_fld2052", FIELD_dsp340050b49a6c_fld2052, -1, 0, 0, 0, 0, 0, 0 }, 43768 { "dsp340050b49a6c_fld2053", FIELD_dsp340050b49a6c_fld2053, -1, 0, 0, 0, 0, 0, 0 }, 43769 { "dsp340050b49a6c_fld2054", FIELD_dsp340050b49a6c_fld2054, -1, 0, 0, 0, 0, 0, 0 }, 43770 { "dsp340050b49a6c_fld2055", FIELD_dsp340050b49a6c_fld2055, -1, 0, 0, 0, 0, 0, 0 }, 43771 { "dsp340050b49a6c_fld2056", FIELD_dsp340050b49a6c_fld2056, -1, 0, 0, 0, 0, 0, 0 }, 43772 { "dsp340050b49a6c_fld2082Inst", FIELD_dsp340050b49a6c_fld2082Inst, -1, 0, 0, 0, 0, 0, 0 }, 43773 { "dsp340050b49a6c_fld2083Inst", FIELD_dsp340050b49a6c_fld2083Inst, -1, 0, 0, 0, 0, 0, 0 }, 43774 { "dsp340050b49a6c_fld2084Inst", FIELD_dsp340050b49a6c_fld2084Inst, -1, 0, 0, 0, 0, 0, 0 }, 43775 { "dsp340050b49a6c_fld2085Inst", FIELD_dsp340050b49a6c_fld2085Inst, -1, 0, 0, 0, 0, 0, 0 }, 43776 { "dsp340050b49a6c_fld2086Inst", FIELD_dsp340050b49a6c_fld2086Inst, -1, 0, 0, 0, 0, 0, 0 }, 43777 { "dsp340050b49a6c_fld2088Inst", FIELD_dsp340050b49a6c_fld2088Inst, -1, 0, 0, 0, 0, 0, 0 }, 43778 { "dsp340050b49a6c_fld2089Inst", FIELD_dsp340050b49a6c_fld2089Inst, -1, 0, 0, 0, 0, 0, 0 }, 43779 { "dsp340050b49a6c_fld2090Inst", FIELD_dsp340050b49a6c_fld2090Inst, -1, 0, 0, 0, 0, 0, 0 }, 43780 { "dsp340050b49a6c_fld2091Inst", FIELD_dsp340050b49a6c_fld2091Inst, -1, 0, 0, 0, 0, 0, 0 }, 43781 { "dsp340050b49a6c_fld2092Inst", FIELD_dsp340050b49a6c_fld2092Inst, -1, 0, 0, 0, 0, 0, 0 }, 43782 { "dsp340050b49a6c_fld2094Inst", FIELD_dsp340050b49a6c_fld2094Inst, -1, 0, 0, 0, 0, 0, 0 }, 43783 { "dsp340050b49a6c_fld2095Inst", FIELD_dsp340050b49a6c_fld2095Inst, -1, 0, 0, 0, 0, 0, 0 }, 43784 { "dsp340050b49a6c_fld2096Inst", FIELD_dsp340050b49a6c_fld2096Inst, -1, 0, 0, 0, 0, 0, 0 }, 43785 { "dsp340050b49a6c_fld2098Inst", FIELD_dsp340050b49a6c_fld2098Inst, -1, 0, 0, 0, 0, 0, 0 }, 43786 { "dsp340050b49a6c_fld2099Inst", FIELD_dsp340050b49a6c_fld2099Inst, -1, 0, 0, 0, 0, 0, 0 }, 43787 { "dsp340050b49a6c_fld2100Inst", FIELD_dsp340050b49a6c_fld2100Inst, -1, 0, 0, 0, 0, 0, 0 }, 43788 { "dsp340050b49a6c_fld2101Inst", FIELD_dsp340050b49a6c_fld2101Inst, -1, 0, 0, 0, 0, 0, 0 }, 43789 { "dsp340050b49a6c_fld2102Inst", FIELD_dsp340050b49a6c_fld2102Inst, -1, 0, 0, 0, 0, 0, 0 }, 43790 { "dsp340050b49a6c_fld2103Inst", FIELD_dsp340050b49a6c_fld2103Inst, -1, 0, 0, 0, 0, 0, 0 }, 43791 { "dsp340050b49a6c_fld2104Inst", FIELD_dsp340050b49a6c_fld2104Inst, -1, 0, 0, 0, 0, 0, 0 }, 43792 { "dsp340050b49a6c_fld2105Inst", FIELD_dsp340050b49a6c_fld2105Inst, -1, 0, 0, 0, 0, 0, 0 }, 43793 { "dsp340050b49a6c_fld2106Inst", FIELD_dsp340050b49a6c_fld2106Inst, -1, 0, 0, 0, 0, 0, 0 }, 43794 { "dsp340050b49a6c_fld2107Inst", FIELD_dsp340050b49a6c_fld2107Inst, -1, 0, 0, 0, 0, 0, 0 }, 43795 { "dsp340050b49a6c_fld2108Inst", FIELD_dsp340050b49a6c_fld2108Inst, -1, 0, 0, 0, 0, 0, 0 }, 43796 { "dsp340050b49a6c_fld2109Inst", FIELD_dsp340050b49a6c_fld2109Inst, -1, 0, 0, 0, 0, 0, 0 }, 43797 { "dsp340050b49a6c_fld2110Inst", FIELD_dsp340050b49a6c_fld2110Inst, -1, 0, 0, 0, 0, 0, 0 }, 43798 { "dsp340050b49a6c_fld2111Inst", FIELD_dsp340050b49a6c_fld2111Inst, -1, 0, 0, 0, 0, 0, 0 }, 43799 { "dsp340050b49a6c_fld2112Inst", FIELD_dsp340050b49a6c_fld2112Inst, -1, 0, 0, 0, 0, 0, 0 }, 43800 { "dsp340050b49a6c_fld2113Inst", FIELD_dsp340050b49a6c_fld2113Inst, -1, 0, 0, 0, 0, 0, 0 }, 43801 { "dsp340050b49a6c_fld2114Inst", FIELD_dsp340050b49a6c_fld2114Inst, -1, 0, 0, 0, 0, 0, 0 }, 43802 { "dsp340050b49a6c_fld2115Inst", FIELD_dsp340050b49a6c_fld2115Inst, -1, 0, 0, 0, 0, 0, 0 }, 43803 { "dsp340050b49a6c_fld2116Inst", FIELD_dsp340050b49a6c_fld2116Inst, -1, 0, 0, 0, 0, 0, 0 }, 43804 { "dsp340050b49a6c_fld2117Inst", FIELD_dsp340050b49a6c_fld2117Inst, -1, 0, 0, 0, 0, 0, 0 }, 43805 { "dsp340050b49a6c_fld2118Inst", FIELD_dsp340050b49a6c_fld2118Inst, -1, 0, 0, 0, 0, 0, 0 }, 43806 { "dsp340050b49a6c_fld2119Inst", FIELD_dsp340050b49a6c_fld2119Inst, -1, 0, 0, 0, 0, 0, 0 }, 43807 { "dsp340050b49a6c_fld2120Inst", FIELD_dsp340050b49a6c_fld2120Inst, -1, 0, 0, 0, 0, 0, 0 }, 43808 { "dsp340050b49a6c_fld2122Inst", FIELD_dsp340050b49a6c_fld2122Inst, -1, 0, 0, 0, 0, 0, 0 }, 43809 { "dsp340050b49a6c_fld2123Inst", FIELD_dsp340050b49a6c_fld2123Inst, -1, 0, 0, 0, 0, 0, 0 }, 43810 { "dsp340050b49a6c_fld2124Inst", FIELD_dsp340050b49a6c_fld2124Inst, -1, 0, 0, 0, 0, 0, 0 }, 43811 { "dsp340050b49a6c_fld2125Inst", FIELD_dsp340050b49a6c_fld2125Inst, -1, 0, 0, 0, 0, 0, 0 }, 43812 { "dsp340050b49a6c_fld2126Inst", FIELD_dsp340050b49a6c_fld2126Inst, -1, 0, 0, 0, 0, 0, 0 }, 43813 { "dsp340050b49a6c_fld2127Inst", FIELD_dsp340050b49a6c_fld2127Inst, -1, 0, 0, 0, 0, 0, 0 }, 43814 { "dsp340050b49a6c_fld2128Inst", FIELD_dsp340050b49a6c_fld2128Inst, -1, 0, 0, 0, 0, 0, 0 }, 43815 { "dsp340050b49a6c_fld2129Inst", FIELD_dsp340050b49a6c_fld2129Inst, -1, 0, 0, 0, 0, 0, 0 }, 43816 { "dsp340050b49a6c_fld2131Inst", FIELD_dsp340050b49a6c_fld2131Inst, -1, 0, 0, 0, 0, 0, 0 }, 43817 { "dsp340050b49a6c_fld2132Inst", FIELD_dsp340050b49a6c_fld2132Inst, -1, 0, 0, 0, 0, 0, 0 }, 43818 { "dsp340050b49a6c_fld2133Inst", FIELD_dsp340050b49a6c_fld2133Inst, -1, 0, 0, 0, 0, 0, 0 }, 43819 { "dsp340050b49a6c_fld2134Inst", FIELD_dsp340050b49a6c_fld2134Inst, -1, 0, 0, 0, 0, 0, 0 }, 43820 { "dsp340050b49a6c_fld2136Inst", FIELD_dsp340050b49a6c_fld2136Inst, -1, 0, 0, 0, 0, 0, 0 }, 43821 { "dsp340050b49a6c_fld2137Inst", FIELD_dsp340050b49a6c_fld2137Inst, -1, 0, 0, 0, 0, 0, 0 }, 43822 { "dsp340050b49a6c_fld2138Inst", FIELD_dsp340050b49a6c_fld2138Inst, -1, 0, 0, 0, 0, 0, 0 }, 43823 { "dsp340050b49a6c_fld2139Inst", FIELD_dsp340050b49a6c_fld2139Inst, -1, 0, 0, 0, 0, 0, 0 }, 43824 { "dsp340050b49a6c_fld2140Inst", FIELD_dsp340050b49a6c_fld2140Inst, -1, 0, 0, 0, 0, 0, 0 }, 43825 { "dsp340050b49a6c_fld2141Inst", FIELD_dsp340050b49a6c_fld2141Inst, -1, 0, 0, 0, 0, 0, 0 }, 43826 { "dsp340050b49a6c_fld2142Inst", FIELD_dsp340050b49a6c_fld2142Inst, -1, 0, 0, 0, 0, 0, 0 }, 43827 { "dsp340050b49a6c_fld2143Inst", FIELD_dsp340050b49a6c_fld2143Inst, -1, 0, 0, 0, 0, 0, 0 }, 43828 { "dsp340050b49a6c_fld2144Inst", FIELD_dsp340050b49a6c_fld2144Inst, -1, 0, 0, 0, 0, 0, 0 }, 43829 { "dsp340050b49a6c_fld2145Inst", FIELD_dsp340050b49a6c_fld2145Inst, -1, 0, 0, 0, 0, 0, 0 }, 43830 { "dsp340050b49a6c_fld2146Inst", FIELD_dsp340050b49a6c_fld2146Inst, -1, 0, 0, 0, 0, 0, 0 }, 43831 { "dsp340050b49a6c_fld2147Inst", FIELD_dsp340050b49a6c_fld2147Inst, -1, 0, 0, 0, 0, 0, 0 }, 43832 { "dsp340050b49a6c_fld2149Inst", FIELD_dsp340050b49a6c_fld2149Inst, -1, 0, 0, 0, 0, 0, 0 }, 43833 { "dsp340050b49a6c_fld2151Inst", FIELD_dsp340050b49a6c_fld2151Inst, -1, 0, 0, 0, 0, 0, 0 }, 43834 { "dsp340050b49a6c_fld2153Inst", FIELD_dsp340050b49a6c_fld2153Inst, -1, 0, 0, 0, 0, 0, 0 }, 43835 { "dsp340050b49a6c_fld2154Inst", FIELD_dsp340050b49a6c_fld2154Inst, -1, 0, 0, 0, 0, 0, 0 }, 43836 { "dsp340050b49a6c_fld2155Inst", FIELD_dsp340050b49a6c_fld2155Inst, -1, 0, 0, 0, 0, 0, 0 }, 43837 { "dsp340050b49a6c_fld2156Inst", FIELD_dsp340050b49a6c_fld2156Inst, -1, 0, 0, 0, 0, 0, 0 }, 43838 { "dsp340050b49a6c_fld2157Inst", FIELD_dsp340050b49a6c_fld2157Inst, -1, 0, 0, 0, 0, 0, 0 }, 43839 { "dsp340050b49a6c_fld2158Inst", FIELD_dsp340050b49a6c_fld2158Inst, -1, 0, 0, 0, 0, 0, 0 }, 43840 { "dsp340050b49a6c_fld2159Inst", FIELD_dsp340050b49a6c_fld2159Inst, -1, 0, 0, 0, 0, 0, 0 }, 43841 { "dsp340050b49a6c_fld2160Inst", FIELD_dsp340050b49a6c_fld2160Inst, -1, 0, 0, 0, 0, 0, 0 }, 43842 { "dsp340050b49a6c_fld2161Inst", FIELD_dsp340050b49a6c_fld2161Inst, -1, 0, 0, 0, 0, 0, 0 }, 43843 { "dsp340050b49a6c_fld2162Inst", FIELD_dsp340050b49a6c_fld2162Inst, -1, 0, 0, 0, 0, 0, 0 }, 43844 { "dsp340050b49a6c_fld2163Inst", FIELD_dsp340050b49a6c_fld2163Inst, -1, 0, 0, 0, 0, 0, 0 }, 43845 { "dsp340050b49a6c_fld2164Inst", FIELD_dsp340050b49a6c_fld2164Inst, -1, 0, 0, 0, 0, 0, 0 }, 43846 { "dsp340050b49a6c_fld2165Inst", FIELD_dsp340050b49a6c_fld2165Inst, -1, 0, 0, 0, 0, 0, 0 }, 43847 { "dsp340050b49a6c_fld2166Inst", FIELD_dsp340050b49a6c_fld2166Inst, -1, 0, 0, 0, 0, 0, 0 }, 43848 { "dsp340050b49a6c_fld2167Inst", FIELD_dsp340050b49a6c_fld2167Inst, -1, 0, 0, 0, 0, 0, 0 }, 43849 { "dsp340050b49a6c_fld2168Inst", FIELD_dsp340050b49a6c_fld2168Inst, -1, 0, 0, 0, 0, 0, 0 }, 43850 { "dsp340050b49a6c_fld2169Inst", FIELD_dsp340050b49a6c_fld2169Inst, -1, 0, 0, 0, 0, 0, 0 }, 43851 { "dsp340050b49a6c_fld2171Inst", FIELD_dsp340050b49a6c_fld2171Inst, -1, 0, 0, 0, 0, 0, 0 }, 43852 { "dsp340050b49a6c_fld2172Inst", FIELD_dsp340050b49a6c_fld2172Inst, -1, 0, 0, 0, 0, 0, 0 }, 43853 { "dsp340050b49a6c_fld2173Inst", FIELD_dsp340050b49a6c_fld2173Inst, -1, 0, 0, 0, 0, 0, 0 }, 43854 { "dsp340050b49a6c_fld2174Inst", FIELD_dsp340050b49a6c_fld2174Inst, -1, 0, 0, 0, 0, 0, 0 }, 43855 { "dsp340050b49a6c_fld2175Inst", FIELD_dsp340050b49a6c_fld2175Inst, -1, 0, 0, 0, 0, 0, 0 }, 43856 { "dsp340050b49a6c_fld2177Inst", FIELD_dsp340050b49a6c_fld2177Inst, -1, 0, 0, 0, 0, 0, 0 }, 43857 { "dsp340050b49a6c_fld2178Inst", FIELD_dsp340050b49a6c_fld2178Inst, -1, 0, 0, 0, 0, 0, 0 }, 43858 { "dsp340050b49a6c_fld2179Inst", FIELD_dsp340050b49a6c_fld2179Inst, -1, 0, 0, 0, 0, 0, 0 }, 43859 { "dsp340050b49a6c_fld2180Inst", FIELD_dsp340050b49a6c_fld2180Inst, -1, 0, 0, 0, 0, 0, 0 }, 43860 { "dsp340050b49a6c_fld2181Inst", FIELD_dsp340050b49a6c_fld2181Inst, -1, 0, 0, 0, 0, 0, 0 }, 43861 { "dsp340050b49a6c_fld2182Inst", FIELD_dsp340050b49a6c_fld2182Inst, -1, 0, 0, 0, 0, 0, 0 }, 43862 { "dsp340050b49a6c_fld2183Inst", FIELD_dsp340050b49a6c_fld2183Inst, -1, 0, 0, 0, 0, 0, 0 }, 43863 { "dsp340050b49a6c_fld2184Inst", FIELD_dsp340050b49a6c_fld2184Inst, -1, 0, 0, 0, 0, 0, 0 }, 43864 { "dsp340050b49a6c_fld2185Inst", FIELD_dsp340050b49a6c_fld2185Inst, -1, 0, 0, 0, 0, 0, 0 }, 43865 { "dsp340050b49a6c_fld2186Inst", FIELD_dsp340050b49a6c_fld2186Inst, -1, 0, 0, 0, 0, 0, 0 }, 43866 { "dsp340050b49a6c_fld2187Inst", FIELD_dsp340050b49a6c_fld2187Inst, -1, 0, 0, 0, 0, 0, 0 }, 43867 { "dsp340050b49a6c_fld2188Inst", FIELD_dsp340050b49a6c_fld2188Inst, -1, 0, 0, 0, 0, 0, 0 }, 43868 { "dsp340050b49a6c_fld2189Inst", FIELD_dsp340050b49a6c_fld2189Inst, -1, 0, 0, 0, 0, 0, 0 }, 43869 { "dsp340050b49a6c_fld2190Inst", FIELD_dsp340050b49a6c_fld2190Inst, -1, 0, 0, 0, 0, 0, 0 }, 43870 { "dsp340050b49a6c_fld2191Inst", FIELD_dsp340050b49a6c_fld2191Inst, -1, 0, 0, 0, 0, 0, 0 }, 43871 { "dsp340050b49a6c_fld2192Inst", FIELD_dsp340050b49a6c_fld2192Inst, -1, 0, 0, 0, 0, 0, 0 }, 43872 { "dsp340050b49a6c_fld2193Inst", FIELD_dsp340050b49a6c_fld2193Inst, -1, 0, 0, 0, 0, 0, 0 }, 43873 { "dsp340050b49a6c_fld2194Inst", FIELD_dsp340050b49a6c_fld2194Inst, -1, 0, 0, 0, 0, 0, 0 }, 43874 { "dsp340050b49a6c_fld2195Inst", FIELD_dsp340050b49a6c_fld2195Inst, -1, 0, 0, 0, 0, 0, 0 }, 43875 { "dsp340050b49a6c_fld2196Inst", FIELD_dsp340050b49a6c_fld2196Inst, -1, 0, 0, 0, 0, 0, 0 }, 43876 { "dsp340050b49a6c_fld2197Inst", FIELD_dsp340050b49a6c_fld2197Inst, -1, 0, 0, 0, 0, 0, 0 }, 43877 { "dsp340050b49a6c_fld2198Inst", FIELD_dsp340050b49a6c_fld2198Inst, -1, 0, 0, 0, 0, 0, 0 }, 43878 { "dsp340050b49a6c_fld2199Inst", FIELD_dsp340050b49a6c_fld2199Inst, -1, 0, 0, 0, 0, 0, 0 }, 43879 { "dsp340050b49a6c_fld2200Inst", FIELD_dsp340050b49a6c_fld2200Inst, -1, 0, 0, 0, 0, 0, 0 }, 43880 { "dsp340050b49a6c_fld2201Inst", FIELD_dsp340050b49a6c_fld2201Inst, -1, 0, 0, 0, 0, 0, 0 }, 43881 { "dsp340050b49a6c_fld2202Inst", FIELD_dsp340050b49a6c_fld2202Inst, -1, 0, 0, 0, 0, 0, 0 }, 43882 { "dsp340050b49a6c_fld2203Inst", FIELD_dsp340050b49a6c_fld2203Inst, -1, 0, 0, 0, 0, 0, 0 }, 43883 { "dsp340050b49a6c_fld2204Inst", FIELD_dsp340050b49a6c_fld2204Inst, -1, 0, 0, 0, 0, 0, 0 }, 43884 { "dsp340050b49a6c_fld2205Inst", FIELD_dsp340050b49a6c_fld2205Inst, -1, 0, 0, 0, 0, 0, 0 }, 43885 { "dsp340050b49a6c_fld2206Inst", FIELD_dsp340050b49a6c_fld2206Inst, -1, 0, 0, 0, 0, 0, 0 }, 43886 { "dsp340050b49a6c_fld2207Inst", FIELD_dsp340050b49a6c_fld2207Inst, -1, 0, 0, 0, 0, 0, 0 }, 43887 { "dsp340050b49a6c_fld2208Inst", FIELD_dsp340050b49a6c_fld2208Inst, -1, 0, 0, 0, 0, 0, 0 }, 43888 { "dsp340050b49a6c_fld2209Inst", FIELD_dsp340050b49a6c_fld2209Inst, -1, 0, 0, 0, 0, 0, 0 }, 43889 { "dsp340050b49a6c_fld2210Inst", FIELD_dsp340050b49a6c_fld2210Inst, -1, 0, 0, 0, 0, 0, 0 }, 43890 { "dsp340050b49a6c_fld2211Inst", FIELD_dsp340050b49a6c_fld2211Inst, -1, 0, 0, 0, 0, 0, 0 }, 43891 { "dsp340050b49a6c_fld2212Inst", FIELD_dsp340050b49a6c_fld2212Inst, -1, 0, 0, 0, 0, 0, 0 }, 43892 { "dsp340050b49a6c_fld2213Inst", FIELD_dsp340050b49a6c_fld2213Inst, -1, 0, 0, 0, 0, 0, 0 }, 43893 { "dsp340050b49a6c_fld2214Inst", FIELD_dsp340050b49a6c_fld2214Inst, -1, 0, 0, 0, 0, 0, 0 }, 43894 { "dsp340050b49a6c_fld2215Inst", FIELD_dsp340050b49a6c_fld2215Inst, -1, 0, 0, 0, 0, 0, 0 }, 43895 { "dsp340050b49a6c_fld2216Inst", FIELD_dsp340050b49a6c_fld2216Inst, -1, 0, 0, 0, 0, 0, 0 }, 43896 { "dsp340050b49a6c_fld2217Inst", FIELD_dsp340050b49a6c_fld2217Inst, -1, 0, 0, 0, 0, 0, 0 }, 43897 { "dsp340050b49a6c_fld2218Inst", FIELD_dsp340050b49a6c_fld2218Inst, -1, 0, 0, 0, 0, 0, 0 }, 43898 { "dsp340050b49a6c_fld2219Inst", FIELD_dsp340050b49a6c_fld2219Inst, -1, 0, 0, 0, 0, 0, 0 }, 43899 { "dsp340050b49a6c_fld2220Inst", FIELD_dsp340050b49a6c_fld2220Inst, -1, 0, 0, 0, 0, 0, 0 }, 43900 { "dsp340050b49a6c_fld2221Inst", FIELD_dsp340050b49a6c_fld2221Inst, -1, 0, 0, 0, 0, 0, 0 }, 43901 { "dsp340050b49a6c_fld2222Inst", FIELD_dsp340050b49a6c_fld2222Inst, -1, 0, 0, 0, 0, 0, 0 }, 43902 { "dsp340050b49a6c_fld2223Inst", FIELD_dsp340050b49a6c_fld2223Inst, -1, 0, 0, 0, 0, 0, 0 }, 43903 { "dsp340050b49a6c_fld2224Inst", FIELD_dsp340050b49a6c_fld2224Inst, -1, 0, 0, 0, 0, 0, 0 }, 43904 { "dsp340050b49a6c_fld2225Inst", FIELD_dsp340050b49a6c_fld2225Inst, -1, 0, 0, 0, 0, 0, 0 }, 43905 { "dsp340050b49a6c_fld2226Inst", FIELD_dsp340050b49a6c_fld2226Inst, -1, 0, 0, 0, 0, 0, 0 }, 43906 { "dsp340050b49a6c_fld2227Inst", FIELD_dsp340050b49a6c_fld2227Inst, -1, 0, 0, 0, 0, 0, 0 }, 43907 { "dsp340050b49a6c_fld2228Inst", FIELD_dsp340050b49a6c_fld2228Inst, -1, 0, 0, 0, 0, 0, 0 }, 43908 { "dsp340050b49a6c_fld2229Inst", FIELD_dsp340050b49a6c_fld2229Inst, -1, 0, 0, 0, 0, 0, 0 }, 43909 { "dsp340050b49a6c_fld2230Inst", FIELD_dsp340050b49a6c_fld2230Inst, -1, 0, 0, 0, 0, 0, 0 }, 43910 { "dsp340050b49a6c_fld2231Inst", FIELD_dsp340050b49a6c_fld2231Inst, -1, 0, 0, 0, 0, 0, 0 }, 43911 { "dsp340050b49a6c_fld2232Inst", FIELD_dsp340050b49a6c_fld2232Inst, -1, 0, 0, 0, 0, 0, 0 }, 43912 { "dsp340050b49a6c_fld2234Inst", FIELD_dsp340050b49a6c_fld2234Inst, -1, 0, 0, 0, 0, 0, 0 }, 43913 { "dsp340050b49a6c_fld2235Inst", FIELD_dsp340050b49a6c_fld2235Inst, -1, 0, 0, 0, 0, 0, 0 }, 43914 { "dsp340050b49a6c_fld2236Inst", FIELD_dsp340050b49a6c_fld2236Inst, -1, 0, 0, 0, 0, 0, 0 }, 43915 { "dsp340050b49a6c_fld2237Inst", FIELD_dsp340050b49a6c_fld2237Inst, -1, 0, 0, 0, 0, 0, 0 }, 43916 { "dsp340050b49a6c_fld2238Inst", FIELD_dsp340050b49a6c_fld2238Inst, -1, 0, 0, 0, 0, 0, 0 }, 43917 { "dsp340050b49a6c_fld2239Inst", FIELD_dsp340050b49a6c_fld2239Inst, -1, 0, 0, 0, 0, 0, 0 }, 43918 { "dsp340050b49a6c_fld2240Inst", FIELD_dsp340050b49a6c_fld2240Inst, -1, 0, 0, 0, 0, 0, 0 }, 43919 { "dsp340050b49a6c_fld2241Inst", FIELD_dsp340050b49a6c_fld2241Inst, -1, 0, 0, 0, 0, 0, 0 }, 43920 { "dsp340050b49a6c_fld2242Inst", FIELD_dsp340050b49a6c_fld2242Inst, -1, 0, 0, 0, 0, 0, 0 }, 43921 { "dsp340050b49a6c_fld2243Inst", FIELD_dsp340050b49a6c_fld2243Inst, -1, 0, 0, 0, 0, 0, 0 }, 43922 { "dsp340050b49a6c_fld2244Inst", FIELD_dsp340050b49a6c_fld2244Inst, -1, 0, 0, 0, 0, 0, 0 }, 43923 { "dsp340050b49a6c_fld2245Inst", FIELD_dsp340050b49a6c_fld2245Inst, -1, 0, 0, 0, 0, 0, 0 }, 43924 { "dsp340050b49a6c_fld2246Inst", FIELD_dsp340050b49a6c_fld2246Inst, -1, 0, 0, 0, 0, 0, 0 }, 43925 { "dsp340050b49a6c_fld2247Inst", FIELD_dsp340050b49a6c_fld2247Inst, -1, 0, 0, 0, 0, 0, 0 }, 43926 { "dsp340050b49a6c_fld2248Inst", FIELD_dsp340050b49a6c_fld2248Inst, -1, 0, 0, 0, 0, 0, 0 }, 43927 { "dsp340050b49a6c_fld2249Inst", FIELD_dsp340050b49a6c_fld2249Inst, -1, 0, 0, 0, 0, 0, 0 }, 43928 { "dsp340050b49a6c_fld2250Inst", FIELD_dsp340050b49a6c_fld2250Inst, -1, 0, 0, 0, 0, 0, 0 }, 43929 { "dsp340050b49a6c_fld2251Inst", FIELD_dsp340050b49a6c_fld2251Inst, -1, 0, 0, 0, 0, 0, 0 }, 43930 { "dsp340050b49a6c_fld2252Inst", FIELD_dsp340050b49a6c_fld2252Inst, -1, 0, 0, 0, 0, 0, 0 }, 43931 { "dsp340050b49a6c_fld2253Inst", FIELD_dsp340050b49a6c_fld2253Inst, -1, 0, 0, 0, 0, 0, 0 }, 43932 { "dsp340050b49a6c_fld2254", FIELD_dsp340050b49a6c_fld2254, -1, 0, 0, 0, 0, 0, 0 }, 43933 { "dsp340050b49a6c_fld2255Inst", FIELD_dsp340050b49a6c_fld2255Inst, -1, 0, 0, 0, 0, 0, 0 }, 43934 { "dsp340050b49a6c_fld2257Inst", FIELD_dsp340050b49a6c_fld2257Inst, -1, 0, 0, 0, 0, 0, 0 }, 43935 { "dsp340050b49a6c_fld3627Inst", FIELD_dsp340050b49a6c_fld3627Inst, -1, 0, 0, 0, 0, 0, 0 }, 43936 { "dsp340050b49a6c_fld3630Inst", FIELD_dsp340050b49a6c_fld3630Inst, -1, 0, 0, 0, 0, 0, 0 }, 43937 { "dsp340050b49a6c_fld3631Inst", FIELD_dsp340050b49a6c_fld3631Inst, -1, 0, 0, 0, 0, 0, 0 }, 43938 { "dsp340050b49a6c_fld3633Inst", FIELD_dsp340050b49a6c_fld3633Inst, -1, 0, 0, 0, 0, 0, 0 }, 43939 { "dsp340050b49a6c_fld3634", FIELD_dsp340050b49a6c_fld3634, -1, 0, 0, 0, 0, 0, 0 }, 43940 { "dsp340050b49a6c_fld3635Inst", FIELD_dsp340050b49a6c_fld3635Inst, -1, 0, 0, 0, 0, 0, 0 }, 43941 { "dsp340050b49a6c_fld3636Inst", FIELD_dsp340050b49a6c_fld3636Inst, -1, 0, 0, 0, 0, 0, 0 }, 43942 { "dsp340050b49a6c_fld3637Inst", FIELD_dsp340050b49a6c_fld3637Inst, -1, 0, 0, 0, 0, 0, 0 }, 43943 { "dsp340050b49a6c_fld3638Inst", FIELD_dsp340050b49a6c_fld3638Inst, -1, 0, 0, 0, 0, 0, 0 }, 43944 { "dsp340050b49a6c_fld3639Inst", FIELD_dsp340050b49a6c_fld3639Inst, -1, 0, 0, 0, 0, 0, 0 }, 43945 { "dsp340050b49a6c_fld3640Inst", FIELD_dsp340050b49a6c_fld3640Inst, -1, 0, 0, 0, 0, 0, 0 }, 43946 { "dsp340050b49a6c_fld3642Inst", FIELD_dsp340050b49a6c_fld3642Inst, -1, 0, 0, 0, 0, 0, 0 }, 43947 { "dsp340050b49a6c_fld3643Inst", FIELD_dsp340050b49a6c_fld3643Inst, -1, 0, 0, 0, 0, 0, 0 }, 43948 { "dsp340050b49a6c_fld3644Inst", FIELD_dsp340050b49a6c_fld3644Inst, -1, 0, 0, 0, 0, 0, 0 }, 43949 { "dsp340050b49a6c_fld3645Inst", FIELD_dsp340050b49a6c_fld3645Inst, -1, 0, 0, 0, 0, 0, 0 }, 43950 { "dsp340050b49a6c_fld3647Inst", FIELD_dsp340050b49a6c_fld3647Inst, -1, 0, 0, 0, 0, 0, 0 }, 43951 { "dsp340050b49a6c_fld3648Inst", FIELD_dsp340050b49a6c_fld3648Inst, -1, 0, 0, 0, 0, 0, 0 }, 43952 { "dsp340050b49a6c_fld3649Inst", FIELD_dsp340050b49a6c_fld3649Inst, -1, 0, 0, 0, 0, 0, 0 }, 43953 { "dsp340050b49a6c_fld3650Inst", FIELD_dsp340050b49a6c_fld3650Inst, -1, 0, 0, 0, 0, 0, 0 }, 43954 { "dsp340050b49a6c_fld3651Inst", FIELD_dsp340050b49a6c_fld3651Inst, -1, 0, 0, 0, 0, 0, 0 }, 43955 { "dsp340050b49a6c_fld3653Inst", FIELD_dsp340050b49a6c_fld3653Inst, -1, 0, 0, 0, 0, 0, 0 }, 43956 { "dsp340050b49a6c_fld3654Inst", FIELD_dsp340050b49a6c_fld3654Inst, -1, 0, 0, 0, 0, 0, 0 }, 43957 { "dsp340050b49a6c_fld3655Inst", FIELD_dsp340050b49a6c_fld3655Inst, -1, 0, 0, 0, 0, 0, 0 }, 43958 { "dsp340050b49a6c_fld3656Inst", FIELD_dsp340050b49a6c_fld3656Inst, -1, 0, 0, 0, 0, 0, 0 }, 43959 { "dsp340050b49a6c_fld3657Inst", FIELD_dsp340050b49a6c_fld3657Inst, -1, 0, 0, 0, 0, 0, 0 }, 43960 { "dsp340050b49a6c_fld3658Inst", FIELD_dsp340050b49a6c_fld3658Inst, -1, 0, 0, 0, 0, 0, 0 }, 43961 { "dsp340050b49a6c_fld3659Inst", FIELD_dsp340050b49a6c_fld3659Inst, -1, 0, 0, 0, 0, 0, 0 }, 43962 { "dsp340050b49a6c_fld3660Inst", FIELD_dsp340050b49a6c_fld3660Inst, -1, 0, 0, 0, 0, 0, 0 }, 43963 { "dsp340050b49a6c_fld3661Inst", FIELD_dsp340050b49a6c_fld3661Inst, -1, 0, 0, 0, 0, 0, 0 }, 43964 { "dsp340050b49a6c_fld3662Inst", FIELD_dsp340050b49a6c_fld3662Inst, -1, 0, 0, 0, 0, 0, 0 }, 43965 { "op0_s3", FIELD_op0_s3, -1, 0, 0, 0, 0, 0, 0 }, 43966 { "dsp340050b49a6c_fld2025", FIELD_dsp340050b49a6c_fld2025, -1, 0, 0, 0, 0, 0, 0 }, 43967 { "dsp340050b49a6c_fld2027", FIELD_dsp340050b49a6c_fld2027, -1, 0, 0, 0, 0, 0, 0 }, 43968 { "dsp340050b49a6c_fld2258GP_slot2", FIELD_dsp340050b49a6c_fld2258GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43969 { "dsp340050b49a6c_fld2259GP_slot2", FIELD_dsp340050b49a6c_fld2259GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43970 { "dsp340050b49a6c_fld2260GP_slot2", FIELD_dsp340050b49a6c_fld2260GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43971 { "dsp340050b49a6c_fld2261GP_slot2", FIELD_dsp340050b49a6c_fld2261GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43972 { "dsp340050b49a6c_fld2262GP_slot2", FIELD_dsp340050b49a6c_fld2262GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43973 { "dsp340050b49a6c_fld2263GP_slot2", FIELD_dsp340050b49a6c_fld2263GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43974 { "dsp340050b49a6c_fld2264GP_slot2", FIELD_dsp340050b49a6c_fld2264GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43975 { "dsp340050b49a6c_fld2266GP_slot2", FIELD_dsp340050b49a6c_fld2266GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43976 { "dsp340050b49a6c_fld2267GP_slot2", FIELD_dsp340050b49a6c_fld2267GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43977 { "dsp340050b49a6c_fld2268GP_slot2", FIELD_dsp340050b49a6c_fld2268GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43978 { "dsp340050b49a6c_fld2269GP_slot2", FIELD_dsp340050b49a6c_fld2269GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43979 { "dsp340050b49a6c_fld2270GP_slot2", FIELD_dsp340050b49a6c_fld2270GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43980 { "dsp340050b49a6c_fld2271GP_slot2", FIELD_dsp340050b49a6c_fld2271GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43981 { "dsp340050b49a6c_fld2272", FIELD_dsp340050b49a6c_fld2272, -1, 0, 0, 0, 0, 0, 0 }, 43982 { "dsp340050b49a6c_fld2273GP_slot2", FIELD_dsp340050b49a6c_fld2273GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43983 { "dsp340050b49a6c_fld2274GP_slot2", FIELD_dsp340050b49a6c_fld2274GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43984 { "dsp340050b49a6c_fld2275GP_slot2", FIELD_dsp340050b49a6c_fld2275GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43985 { "dsp340050b49a6c_fld2277GP_slot2", FIELD_dsp340050b49a6c_fld2277GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43986 { "dsp340050b49a6c_fld2278GP_slot2", FIELD_dsp340050b49a6c_fld2278GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43987 { "dsp340050b49a6c_fld2279GP_slot2", FIELD_dsp340050b49a6c_fld2279GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43988 { "dsp340050b49a6c_fld2280GP_slot2", FIELD_dsp340050b49a6c_fld2280GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43989 { "dsp340050b49a6c_fld2281GP_slot2", FIELD_dsp340050b49a6c_fld2281GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43990 { "dsp340050b49a6c_fld2282GP_slot2", FIELD_dsp340050b49a6c_fld2282GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43991 { "dsp340050b49a6c_fld2283GP_slot2", FIELD_dsp340050b49a6c_fld2283GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43992 { "dsp340050b49a6c_fld2284GP_slot2", FIELD_dsp340050b49a6c_fld2284GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43993 { "dsp340050b49a6c_fld2286GP_slot2", FIELD_dsp340050b49a6c_fld2286GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43994 { "dsp340050b49a6c_fld2287GP_slot2", FIELD_dsp340050b49a6c_fld2287GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43995 { "dsp340050b49a6c_fld2288GP_slot2", FIELD_dsp340050b49a6c_fld2288GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43996 { "dsp340050b49a6c_fld2289GP_slot2", FIELD_dsp340050b49a6c_fld2289GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43997 { "dsp340050b49a6c_fld2290GP_slot2", FIELD_dsp340050b49a6c_fld2290GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43998 { "dsp340050b49a6c_fld2291GP_slot2", FIELD_dsp340050b49a6c_fld2291GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 43999 { "dsp340050b49a6c_fld2292GP_slot2", FIELD_dsp340050b49a6c_fld2292GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44000 { "dsp340050b49a6c_fld2293GP_slot2", FIELD_dsp340050b49a6c_fld2293GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44001 { "dsp340050b49a6c_fld2294GP_slot2", FIELD_dsp340050b49a6c_fld2294GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44002 { "dsp340050b49a6c_fld2295GP_slot2", FIELD_dsp340050b49a6c_fld2295GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44003 { "dsp340050b49a6c_fld2296GP_slot2", FIELD_dsp340050b49a6c_fld2296GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44004 { "dsp340050b49a6c_fld2297GP_slot2", FIELD_dsp340050b49a6c_fld2297GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44005 { "dsp340050b49a6c_fld2298GP_slot2", FIELD_dsp340050b49a6c_fld2298GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44006 { "dsp340050b49a6c_fld2299GP_slot2", FIELD_dsp340050b49a6c_fld2299GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44007 { "dsp340050b49a6c_fld2300GP_slot2", FIELD_dsp340050b49a6c_fld2300GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44008 { "dsp340050b49a6c_fld2301GP_slot2", FIELD_dsp340050b49a6c_fld2301GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44009 { "dsp340050b49a6c_fld2302", FIELD_dsp340050b49a6c_fld2302, -1, 0, 0, 0, 0, 0, 0 }, 44010 { "dsp340050b49a6c_fld2303GP_slot2", FIELD_dsp340050b49a6c_fld2303GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44011 { "dsp340050b49a6c_fld2304GP_slot2", FIELD_dsp340050b49a6c_fld2304GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44012 { "dsp340050b49a6c_fld2305", FIELD_dsp340050b49a6c_fld2305, -1, 0, 0, 0, 0, 0, 0 }, 44013 { "dsp340050b49a6c_fld2306GP_slot2", FIELD_dsp340050b49a6c_fld2306GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44014 { "dsp340050b49a6c_fld2308GP_slot2", FIELD_dsp340050b49a6c_fld2308GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44015 { "dsp340050b49a6c_fld2309GP_slot2", FIELD_dsp340050b49a6c_fld2309GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44016 { "dsp340050b49a6c_fld2310GP_slot2", FIELD_dsp340050b49a6c_fld2310GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44017 { "dsp340050b49a6c_fld2312GP_slot2", FIELD_dsp340050b49a6c_fld2312GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44018 { "dsp340050b49a6c_fld2313", FIELD_dsp340050b49a6c_fld2313, -1, 0, 0, 0, 0, 0, 0 }, 44019 { "dsp340050b49a6c_fld2314GP_slot2", FIELD_dsp340050b49a6c_fld2314GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44020 { "dsp340050b49a6c_fld2316GP_slot2", FIELD_dsp340050b49a6c_fld2316GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44021 { "dsp340050b49a6c_fld2317GP_slot2", FIELD_dsp340050b49a6c_fld2317GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44022 { "dsp340050b49a6c_fld2318GP_slot2", FIELD_dsp340050b49a6c_fld2318GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44023 { "dsp340050b49a6c_fld2319GP_slot2", FIELD_dsp340050b49a6c_fld2319GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44024 { "dsp340050b49a6c_fld2320GP_slot2", FIELD_dsp340050b49a6c_fld2320GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44025 { "dsp340050b49a6c_fld2321GP_slot2", FIELD_dsp340050b49a6c_fld2321GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44026 { "dsp340050b49a6c_fld2322GP_slot2", FIELD_dsp340050b49a6c_fld2322GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44027 { "dsp340050b49a6c_fld2323GP_slot2", FIELD_dsp340050b49a6c_fld2323GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44028 { "dsp340050b49a6c_fld2324GP_slot2", FIELD_dsp340050b49a6c_fld2324GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44029 { "dsp340050b49a6c_fld2325GP_slot2", FIELD_dsp340050b49a6c_fld2325GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44030 { "dsp340050b49a6c_fld2326GP_slot2", FIELD_dsp340050b49a6c_fld2326GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44031 { "dsp340050b49a6c_fld2327GP_slot2", FIELD_dsp340050b49a6c_fld2327GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44032 { "dsp340050b49a6c_fld2328GP_slot2", FIELD_dsp340050b49a6c_fld2328GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44033 { "dsp340050b49a6c_fld2329GP_slot2", FIELD_dsp340050b49a6c_fld2329GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44034 { "dsp340050b49a6c_fld2330GP_slot2", FIELD_dsp340050b49a6c_fld2330GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44035 { "dsp340050b49a6c_fld2331GP_slot2", FIELD_dsp340050b49a6c_fld2331GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44036 { "dsp340050b49a6c_fld2332GP_slot2", FIELD_dsp340050b49a6c_fld2332GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44037 { "dsp340050b49a6c_fld2333GP_slot2", FIELD_dsp340050b49a6c_fld2333GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44038 { "dsp340050b49a6c_fld2334GP_slot2", FIELD_dsp340050b49a6c_fld2334GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44039 { "dsp340050b49a6c_fld2335GP_slot2", FIELD_dsp340050b49a6c_fld2335GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44040 { "dsp340050b49a6c_fld2336GP_slot2", FIELD_dsp340050b49a6c_fld2336GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44041 { "dsp340050b49a6c_fld2337GP_slot2", FIELD_dsp340050b49a6c_fld2337GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44042 { "dsp340050b49a6c_fld2338GP_slot2", FIELD_dsp340050b49a6c_fld2338GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44043 { "dsp340050b49a6c_fld2339GP_slot2", FIELD_dsp340050b49a6c_fld2339GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44044 { "dsp340050b49a6c_fld2340GP_slot2", FIELD_dsp340050b49a6c_fld2340GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44045 { "dsp340050b49a6c_fld2341GP_slot2", FIELD_dsp340050b49a6c_fld2341GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44046 { "dsp340050b49a6c_fld2342GP_slot2", FIELD_dsp340050b49a6c_fld2342GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44047 { "dsp340050b49a6c_fld2343GP_slot2", FIELD_dsp340050b49a6c_fld2343GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44048 { "dsp340050b49a6c_fld2344GP_slot2", FIELD_dsp340050b49a6c_fld2344GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44049 { "dsp340050b49a6c_fld2345GP_slot2", FIELD_dsp340050b49a6c_fld2345GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44050 { "dsp340050b49a6c_fld2346GP_slot2", FIELD_dsp340050b49a6c_fld2346GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44051 { "dsp340050b49a6c_fld2347GP_slot2", FIELD_dsp340050b49a6c_fld2347GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44052 { "dsp340050b49a6c_fld2348GP_slot2", FIELD_dsp340050b49a6c_fld2348GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44053 { "dsp340050b49a6c_fld2349GP_slot2", FIELD_dsp340050b49a6c_fld2349GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44054 { "dsp340050b49a6c_fld2350GP_slot2", FIELD_dsp340050b49a6c_fld2350GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44055 { "dsp340050b49a6c_fld2351GP_slot2", FIELD_dsp340050b49a6c_fld2351GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44056 { "dsp340050b49a6c_fld2352GP_slot2", FIELD_dsp340050b49a6c_fld2352GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44057 { "dsp340050b49a6c_fld2353GP_slot2", FIELD_dsp340050b49a6c_fld2353GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44058 { "dsp340050b49a6c_fld2354GP_slot2", FIELD_dsp340050b49a6c_fld2354GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44059 { "dsp340050b49a6c_fld2355GP_slot2", FIELD_dsp340050b49a6c_fld2355GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44060 { "dsp340050b49a6c_fld2356GP_slot2", FIELD_dsp340050b49a6c_fld2356GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44061 { "dsp340050b49a6c_fld2357GP_slot2", FIELD_dsp340050b49a6c_fld2357GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44062 { "dsp340050b49a6c_fld2358GP_slot2", FIELD_dsp340050b49a6c_fld2358GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44063 { "dsp340050b49a6c_fld2359GP_slot2", FIELD_dsp340050b49a6c_fld2359GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44064 { "dsp340050b49a6c_fld2361GP_slot2", FIELD_dsp340050b49a6c_fld2361GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44065 { "dsp340050b49a6c_fld2362GP_slot2", FIELD_dsp340050b49a6c_fld2362GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44066 { "dsp340050b49a6c_fld2364GP_slot2", FIELD_dsp340050b49a6c_fld2364GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44067 { "dsp340050b49a6c_fld2366GP_slot2", FIELD_dsp340050b49a6c_fld2366GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44068 { "dsp340050b49a6c_fld2368GP_slot2", FIELD_dsp340050b49a6c_fld2368GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44069 { "dsp340050b49a6c_fld2369GP_slot2", FIELD_dsp340050b49a6c_fld2369GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44070 { "dsp340050b49a6c_fld2370GP_slot2", FIELD_dsp340050b49a6c_fld2370GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44071 { "dsp340050b49a6c_fld2371GP_slot2", FIELD_dsp340050b49a6c_fld2371GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44072 { "dsp340050b49a6c_fld2372GP_slot2", FIELD_dsp340050b49a6c_fld2372GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44073 { "dsp340050b49a6c_fld2373GP_slot2", FIELD_dsp340050b49a6c_fld2373GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44074 { "dsp340050b49a6c_fld2374GP_slot2", FIELD_dsp340050b49a6c_fld2374GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44075 { "dsp340050b49a6c_fld2375GP_slot2", FIELD_dsp340050b49a6c_fld2375GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44076 { "dsp340050b49a6c_fld2376GP_slot2", FIELD_dsp340050b49a6c_fld2376GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44077 { "dsp340050b49a6c_fld2378GP_slot2", FIELD_dsp340050b49a6c_fld2378GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44078 { "dsp340050b49a6c_fld2379GP_slot2", FIELD_dsp340050b49a6c_fld2379GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44079 { "dsp340050b49a6c_fld2381GP_slot2", FIELD_dsp340050b49a6c_fld2381GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44080 { "dsp340050b49a6c_fld2383GP_slot2", FIELD_dsp340050b49a6c_fld2383GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44081 { "dsp340050b49a6c_fld2384", FIELD_dsp340050b49a6c_fld2384, -1, 0, 0, 0, 0, 0, 0 }, 44082 { "dsp340050b49a6c_fld2385GP_slot2", FIELD_dsp340050b49a6c_fld2385GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44083 { "dsp340050b49a6c_fld2386", FIELD_dsp340050b49a6c_fld2386, -1, 0, 0, 0, 0, 0, 0 }, 44084 { "dsp340050b49a6c_fld2387GP_slot2", FIELD_dsp340050b49a6c_fld2387GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44085 { "dsp340050b49a6c_fld2388GP_slot2", FIELD_dsp340050b49a6c_fld2388GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44086 { "dsp340050b49a6c_fld2389GP_slot2", FIELD_dsp340050b49a6c_fld2389GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44087 { "dsp340050b49a6c_fld3663GP_slot2", FIELD_dsp340050b49a6c_fld3663GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44088 { "dsp340050b49a6c_fld3664GP_slot2", FIELD_dsp340050b49a6c_fld3664GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44089 { "dsp340050b49a6c_fld3665GP_slot2", FIELD_dsp340050b49a6c_fld3665GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44090 { "dsp340050b49a6c_fld3666", FIELD_dsp340050b49a6c_fld3666, -1, 0, 0, 0, 0, 0, 0 }, 44091 { "dsp340050b49a6c_fld3667GP_slot2", FIELD_dsp340050b49a6c_fld3667GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44092 { "dsp340050b49a6c_fld3668GP_slot2", FIELD_dsp340050b49a6c_fld3668GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44093 { "dsp340050b49a6c_fld3669GP_slot2", FIELD_dsp340050b49a6c_fld3669GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44094 { "dsp340050b49a6c_fld3670GP_slot2", FIELD_dsp340050b49a6c_fld3670GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44095 { "dsp340050b49a6c_fld3671GP_slot2", FIELD_dsp340050b49a6c_fld3671GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44096 { "dsp340050b49a6c_fld3673GP_slot2", FIELD_dsp340050b49a6c_fld3673GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44097 { "dsp340050b49a6c_fld3674GP_slot2", FIELD_dsp340050b49a6c_fld3674GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44098 { "dsp340050b49a6c_fld3675GP_slot2", FIELD_dsp340050b49a6c_fld3675GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44099 { "dsp340050b49a6c_fld3676GP_slot2", FIELD_dsp340050b49a6c_fld3676GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44100 { "dsp340050b49a6c_fld3678GP_slot2", FIELD_dsp340050b49a6c_fld3678GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44101 { "dsp340050b49a6c_fld3679GP_slot2", FIELD_dsp340050b49a6c_fld3679GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44102 { "dsp340050b49a6c_fld3680GP_slot2", FIELD_dsp340050b49a6c_fld3680GP_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44103 { "op0_s4", FIELD_op0_s4, -1, 0, 0, 0, 0, 0, 0 }, 44104 { "dsp340050b49a6c_fld2026", FIELD_dsp340050b49a6c_fld2026, -1, 0, 0, 0, 0, 0, 0 }, 44105 { "dsp340050b49a6c_fld2031", FIELD_dsp340050b49a6c_fld2031, -1, 0, 0, 0, 0, 0, 0 }, 44106 { "dsp340050b49a6c_fld2394GP_slot1", FIELD_dsp340050b49a6c_fld2394GP_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44107 { "dsp340050b49a6c_fld2395GP_slot1", FIELD_dsp340050b49a6c_fld2395GP_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44108 { "dsp340050b49a6c_fld2397GP_slot1", FIELD_dsp340050b49a6c_fld2397GP_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44109 { "dsp340050b49a6c_fld2398GP_slot1", FIELD_dsp340050b49a6c_fld2398GP_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44110 { "dsp340050b49a6c_fld2399GP_slot1", FIELD_dsp340050b49a6c_fld2399GP_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44111 { "dsp340050b49a6c_fld2400GP_slot1", FIELD_dsp340050b49a6c_fld2400GP_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44112 { "dsp340050b49a6c_fld2402GP_slot1", FIELD_dsp340050b49a6c_fld2402GP_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44113 { "dsp340050b49a6c_fld2403GP_slot1", FIELD_dsp340050b49a6c_fld2403GP_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44114 { "dsp340050b49a6c_fld2405GP_slot1", FIELD_dsp340050b49a6c_fld2405GP_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44115 { "dsp340050b49a6c_fld3681GP_slot1", FIELD_dsp340050b49a6c_fld3681GP_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44116 { "dsp340050b49a6c_fld3683GP_slot1", FIELD_dsp340050b49a6c_fld3683GP_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44117 { "dsp340050b49a6c_fld3684GP_slot1", FIELD_dsp340050b49a6c_fld3684GP_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44118 { "dsp340050b49a6c_fld3686GP_slot1", FIELD_dsp340050b49a6c_fld3686GP_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44119 { "op0_s5", FIELD_op0_s5, -1, 0, 0, 0, 0, 0, 0 }, 44120 { "dsp340050b49a6c_fld2058", FIELD_dsp340050b49a6c_fld2058, -1, 0, 0, 0, 0, 0, 0 }, 44121 { "dsp340050b49a6c_fld2067", FIELD_dsp340050b49a6c_fld2067, -1, 0, 0, 0, 0, 0, 0 }, 44122 { "dsp340050b49a6c_fld2407GP_slot0", FIELD_dsp340050b49a6c_fld2407GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44123 { "dsp340050b49a6c_fld2409GP_slot0", FIELD_dsp340050b49a6c_fld2409GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44124 { "dsp340050b49a6c_fld2410GP_slot0", FIELD_dsp340050b49a6c_fld2410GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44125 { "dsp340050b49a6c_fld2411GP_slot0", FIELD_dsp340050b49a6c_fld2411GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44126 { "dsp340050b49a6c_fld2412GP_slot0", FIELD_dsp340050b49a6c_fld2412GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44127 { "dsp340050b49a6c_fld2413GP_slot0", FIELD_dsp340050b49a6c_fld2413GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44128 { "dsp340050b49a6c_fld2415GP_slot0", FIELD_dsp340050b49a6c_fld2415GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44129 { "dsp340050b49a6c_fld2416GP_slot0", FIELD_dsp340050b49a6c_fld2416GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44130 { "dsp340050b49a6c_fld2417GP_slot0", FIELD_dsp340050b49a6c_fld2417GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44131 { "dsp340050b49a6c_fld2418GP_slot0", FIELD_dsp340050b49a6c_fld2418GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44132 { "dsp340050b49a6c_fld2419GP_slot0", FIELD_dsp340050b49a6c_fld2419GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44133 { "dsp340050b49a6c_fld2420GP_slot0", FIELD_dsp340050b49a6c_fld2420GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44134 { "dsp340050b49a6c_fld2422GP_slot0", FIELD_dsp340050b49a6c_fld2422GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44135 { "dsp340050b49a6c_fld2423GP_slot0", FIELD_dsp340050b49a6c_fld2423GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44136 { "dsp340050b49a6c_fld2424GP_slot0", FIELD_dsp340050b49a6c_fld2424GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44137 { "dsp340050b49a6c_fld2425GP_slot0", FIELD_dsp340050b49a6c_fld2425GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44138 { "dsp340050b49a6c_fld2426GP_slot0", FIELD_dsp340050b49a6c_fld2426GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44139 { "dsp340050b49a6c_fld2427GP_slot0", FIELD_dsp340050b49a6c_fld2427GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44140 { "dsp340050b49a6c_fld2429GP_slot0", FIELD_dsp340050b49a6c_fld2429GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44141 { "dsp340050b49a6c_fld2430GP_slot0", FIELD_dsp340050b49a6c_fld2430GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44142 { "dsp340050b49a6c_fld2431GP_slot0", FIELD_dsp340050b49a6c_fld2431GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44143 { "dsp340050b49a6c_fld2432GP_slot0", FIELD_dsp340050b49a6c_fld2432GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44144 { "dsp340050b49a6c_fld2433GP_slot0", FIELD_dsp340050b49a6c_fld2433GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44145 { "dsp340050b49a6c_fld2434GP_slot0", FIELD_dsp340050b49a6c_fld2434GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44146 { "dsp340050b49a6c_fld2435GP_slot0", FIELD_dsp340050b49a6c_fld2435GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44147 { "dsp340050b49a6c_fld2436GP_slot0", FIELD_dsp340050b49a6c_fld2436GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44148 { "dsp340050b49a6c_fld2437GP_slot0", FIELD_dsp340050b49a6c_fld2437GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44149 { "dsp340050b49a6c_fld2438GP_slot0", FIELD_dsp340050b49a6c_fld2438GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44150 { "dsp340050b49a6c_fld2439GP_slot0", FIELD_dsp340050b49a6c_fld2439GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44151 { "dsp340050b49a6c_fld2440GP_slot0", FIELD_dsp340050b49a6c_fld2440GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44152 { "dsp340050b49a6c_fld2441GP_slot0", FIELD_dsp340050b49a6c_fld2441GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44153 { "dsp340050b49a6c_fld2443GP_slot0", FIELD_dsp340050b49a6c_fld2443GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44154 { "dsp340050b49a6c_fld2444GP_slot0", FIELD_dsp340050b49a6c_fld2444GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44155 { "dsp340050b49a6c_fld2445", FIELD_dsp340050b49a6c_fld2445, -1, 0, 0, 0, 0, 0, 0 }, 44156 { "dsp340050b49a6c_fld2447GP_slot0", FIELD_dsp340050b49a6c_fld2447GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44157 { "dsp340050b49a6c_fld2448", FIELD_dsp340050b49a6c_fld2448, -1, 0, 0, 0, 0, 0, 0 }, 44158 { "dsp340050b49a6c_fld2449GP_slot0", FIELD_dsp340050b49a6c_fld2449GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44159 { "dsp340050b49a6c_fld2451GP_slot0", FIELD_dsp340050b49a6c_fld2451GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44160 { "dsp340050b49a6c_fld2452GP_slot0", FIELD_dsp340050b49a6c_fld2452GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44161 { "dsp340050b49a6c_fld2453GP_slot0", FIELD_dsp340050b49a6c_fld2453GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44162 { "dsp340050b49a6c_fld2454GP_slot0", FIELD_dsp340050b49a6c_fld2454GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44163 { "dsp340050b49a6c_fld2455GP_slot0", FIELD_dsp340050b49a6c_fld2455GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44164 { "dsp340050b49a6c_fld2456GP_slot0", FIELD_dsp340050b49a6c_fld2456GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44165 { "dsp340050b49a6c_fld2457GP_slot0", FIELD_dsp340050b49a6c_fld2457GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44166 { "dsp340050b49a6c_fld2458GP_slot0", FIELD_dsp340050b49a6c_fld2458GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44167 { "dsp340050b49a6c_fld2459GP_slot0", FIELD_dsp340050b49a6c_fld2459GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44168 { "dsp340050b49a6c_fld2460GP_slot0", FIELD_dsp340050b49a6c_fld2460GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44169 { "dsp340050b49a6c_fld2461GP_slot0", FIELD_dsp340050b49a6c_fld2461GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44170 { "dsp340050b49a6c_fld2462", FIELD_dsp340050b49a6c_fld2462, -1, 0, 0, 0, 0, 0, 0 }, 44171 { "dsp340050b49a6c_fld2463GP_slot0", FIELD_dsp340050b49a6c_fld2463GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44172 { "dsp340050b49a6c_fld2464GP_slot0", FIELD_dsp340050b49a6c_fld2464GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44173 { "dsp340050b49a6c_fld2465GP_slot0", FIELD_dsp340050b49a6c_fld2465GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44174 { "dsp340050b49a6c_fld2466GP_slot0", FIELD_dsp340050b49a6c_fld2466GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44175 { "dsp340050b49a6c_fld2467GP_slot0", FIELD_dsp340050b49a6c_fld2467GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44176 { "dsp340050b49a6c_fld2468GP_slot0", FIELD_dsp340050b49a6c_fld2468GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44177 { "dsp340050b49a6c_fld2470GP_slot0", FIELD_dsp340050b49a6c_fld2470GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44178 { "dsp340050b49a6c_fld2471GP_slot0", FIELD_dsp340050b49a6c_fld2471GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44179 { "dsp340050b49a6c_fld2472GP_slot0", FIELD_dsp340050b49a6c_fld2472GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44180 { "dsp340050b49a6c_fld2473GP_slot0", FIELD_dsp340050b49a6c_fld2473GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44181 { "dsp340050b49a6c_fld2474GP_slot0", FIELD_dsp340050b49a6c_fld2474GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44182 { "dsp340050b49a6c_fld2475GP_slot0", FIELD_dsp340050b49a6c_fld2475GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44183 { "dsp340050b49a6c_fld2477GP_slot0", FIELD_dsp340050b49a6c_fld2477GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44184 { "dsp340050b49a6c_fld2479GP_slot0", FIELD_dsp340050b49a6c_fld2479GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44185 { "dsp340050b49a6c_fld2480GP_slot0", FIELD_dsp340050b49a6c_fld2480GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44186 { "dsp340050b49a6c_fld2481GP_slot0", FIELD_dsp340050b49a6c_fld2481GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44187 { "dsp340050b49a6c_fld2482GP_slot0", FIELD_dsp340050b49a6c_fld2482GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44188 { "dsp340050b49a6c_fld2483GP_slot0", FIELD_dsp340050b49a6c_fld2483GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44189 { "dsp340050b49a6c_fld2484GP_slot0", FIELD_dsp340050b49a6c_fld2484GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44190 { "dsp340050b49a6c_fld2485GP_slot0", FIELD_dsp340050b49a6c_fld2485GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44191 { "dsp340050b49a6c_fld2486GP_slot0", FIELD_dsp340050b49a6c_fld2486GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44192 { "dsp340050b49a6c_fld2487GP_slot0", FIELD_dsp340050b49a6c_fld2487GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44193 { "dsp340050b49a6c_fld2488GP_slot0", FIELD_dsp340050b49a6c_fld2488GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44194 { "dsp340050b49a6c_fld2489GP_slot0", FIELD_dsp340050b49a6c_fld2489GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44195 { "dsp340050b49a6c_fld2490GP_slot0", FIELD_dsp340050b49a6c_fld2490GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44196 { "dsp340050b49a6c_fld2491GP_slot0", FIELD_dsp340050b49a6c_fld2491GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44197 { "dsp340050b49a6c_fld2492GP_slot0", FIELD_dsp340050b49a6c_fld2492GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44198 { "dsp340050b49a6c_fld2493GP_slot0", FIELD_dsp340050b49a6c_fld2493GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44199 { "dsp340050b49a6c_fld2494GP_slot0", FIELD_dsp340050b49a6c_fld2494GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44200 { "dsp340050b49a6c_fld2495GP_slot0", FIELD_dsp340050b49a6c_fld2495GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44201 { "dsp340050b49a6c_fld2496GP_slot0", FIELD_dsp340050b49a6c_fld2496GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44202 { "dsp340050b49a6c_fld2497GP_slot0", FIELD_dsp340050b49a6c_fld2497GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44203 { "dsp340050b49a6c_fld2498GP_slot0", FIELD_dsp340050b49a6c_fld2498GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44204 { "dsp340050b49a6c_fld2499GP_slot0", FIELD_dsp340050b49a6c_fld2499GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44205 { "dsp340050b49a6c_fld2500GP_slot0", FIELD_dsp340050b49a6c_fld2500GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44206 { "dsp340050b49a6c_fld2501GP_slot0", FIELD_dsp340050b49a6c_fld2501GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44207 { "dsp340050b49a6c_fld2502GP_slot0", FIELD_dsp340050b49a6c_fld2502GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44208 { "dsp340050b49a6c_fld2503GP_slot0", FIELD_dsp340050b49a6c_fld2503GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44209 { "dsp340050b49a6c_fld2504GP_slot0", FIELD_dsp340050b49a6c_fld2504GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44210 { "dsp340050b49a6c_fld2505GP_slot0", FIELD_dsp340050b49a6c_fld2505GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44211 { "dsp340050b49a6c_fld2506GP_slot0", FIELD_dsp340050b49a6c_fld2506GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44212 { "dsp340050b49a6c_fld2507GP_slot0", FIELD_dsp340050b49a6c_fld2507GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44213 { "dsp340050b49a6c_fld2508GP_slot0", FIELD_dsp340050b49a6c_fld2508GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44214 { "dsp340050b49a6c_fld2509GP_slot0", FIELD_dsp340050b49a6c_fld2509GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44215 { "dsp340050b49a6c_fld2510GP_slot0", FIELD_dsp340050b49a6c_fld2510GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44216 { "dsp340050b49a6c_fld2512GP_slot0", FIELD_dsp340050b49a6c_fld2512GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44217 { "dsp340050b49a6c_fld2514GP_slot0", FIELD_dsp340050b49a6c_fld2514GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44218 { "dsp340050b49a6c_fld2515GP_slot0", FIELD_dsp340050b49a6c_fld2515GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44219 { "dsp340050b49a6c_fld2516GP_slot0", FIELD_dsp340050b49a6c_fld2516GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44220 { "dsp340050b49a6c_fld2517GP_slot0", FIELD_dsp340050b49a6c_fld2517GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44221 { "dsp340050b49a6c_fld2518GP_slot0", FIELD_dsp340050b49a6c_fld2518GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44222 { "dsp340050b49a6c_fld2519GP_slot0", FIELD_dsp340050b49a6c_fld2519GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44223 { "dsp340050b49a6c_fld2520GP_slot0", FIELD_dsp340050b49a6c_fld2520GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44224 { "dsp340050b49a6c_fld2521GP_slot0", FIELD_dsp340050b49a6c_fld2521GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44225 { "dsp340050b49a6c_fld2523GP_slot0", FIELD_dsp340050b49a6c_fld2523GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44226 { "dsp340050b49a6c_fld2524GP_slot0", FIELD_dsp340050b49a6c_fld2524GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44227 { "dsp340050b49a6c_fld2526GP_slot0", FIELD_dsp340050b49a6c_fld2526GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44228 { "dsp340050b49a6c_fld2527GP_slot0", FIELD_dsp340050b49a6c_fld2527GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44229 { "dsp340050b49a6c_fld2528GP_slot0", FIELD_dsp340050b49a6c_fld2528GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44230 { "dsp340050b49a6c_fld2529GP_slot0", FIELD_dsp340050b49a6c_fld2529GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44231 { "dsp340050b49a6c_fld2530", FIELD_dsp340050b49a6c_fld2530, -1, 0, 0, 0, 0, 0, 0 }, 44232 { "dsp340050b49a6c_fld2531GP_slot0", FIELD_dsp340050b49a6c_fld2531GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44233 { "dsp340050b49a6c_fld3688GP_slot0", FIELD_dsp340050b49a6c_fld3688GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44234 { "dsp340050b49a6c_fld3689GP_slot0", FIELD_dsp340050b49a6c_fld3689GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44235 { "dsp340050b49a6c_fld3690GP_slot0", FIELD_dsp340050b49a6c_fld3690GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44236 { "dsp340050b49a6c_fld3691GP_slot0", FIELD_dsp340050b49a6c_fld3691GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44237 { "dsp340050b49a6c_fld3692GP_slot0", FIELD_dsp340050b49a6c_fld3692GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44238 { "dsp340050b49a6c_fld3693GP_slot0", FIELD_dsp340050b49a6c_fld3693GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44239 { "dsp340050b49a6c_fld3695GP_slot0", FIELD_dsp340050b49a6c_fld3695GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44240 { "dsp340050b49a6c_fld3696GP_slot0", FIELD_dsp340050b49a6c_fld3696GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44241 { "dsp340050b49a6c_fld3697GP_slot0", FIELD_dsp340050b49a6c_fld3697GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44242 { "dsp340050b49a6c_fld3698GP_slot0", FIELD_dsp340050b49a6c_fld3698GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44243 { "dsp340050b49a6c_fld3699GP_slot0", FIELD_dsp340050b49a6c_fld3699GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44244 { "dsp340050b49a6c_fld3700GP_slot0", FIELD_dsp340050b49a6c_fld3700GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44245 { "dsp340050b49a6c_fld3702GP_slot0", FIELD_dsp340050b49a6c_fld3702GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44246 { "dsp340050b49a6c_fld3703GP_slot0", FIELD_dsp340050b49a6c_fld3703GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44247 { "dsp340050b49a6c_fld3705GP_slot0", FIELD_dsp340050b49a6c_fld3705GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44248 { "dsp340050b49a6c_fld3706GP_slot0", FIELD_dsp340050b49a6c_fld3706GP_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44249 { "op0_s6", FIELD_op0_s6, -1, 0, 0, 0, 0, 0, 0 }, 44250 { "dsp340050b49a6c_fld2532DOT_slot2", FIELD_dsp340050b49a6c_fld2532DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44251 { "dsp340050b49a6c_fld2533DOT_slot2", FIELD_dsp340050b49a6c_fld2533DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44252 { "dsp340050b49a6c_fld2534DOT_slot2", FIELD_dsp340050b49a6c_fld2534DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44253 { "dsp340050b49a6c_fld2535DOT_slot2", FIELD_dsp340050b49a6c_fld2535DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44254 { "dsp340050b49a6c_fld2536DOT_slot2", FIELD_dsp340050b49a6c_fld2536DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44255 { "dsp340050b49a6c_fld2537DOT_slot2", FIELD_dsp340050b49a6c_fld2537DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44256 { "dsp340050b49a6c_fld2538DOT_slot2", FIELD_dsp340050b49a6c_fld2538DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44257 { "dsp340050b49a6c_fld2539DOT_slot2", FIELD_dsp340050b49a6c_fld2539DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44258 { "dsp340050b49a6c_fld2540DOT_slot2", FIELD_dsp340050b49a6c_fld2540DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44259 { "dsp340050b49a6c_fld2541DOT_slot2", FIELD_dsp340050b49a6c_fld2541DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44260 { "dsp340050b49a6c_fld2542DOT_slot2", FIELD_dsp340050b49a6c_fld2542DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44261 { "dsp340050b49a6c_fld2543DOT_slot2", FIELD_dsp340050b49a6c_fld2543DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44262 { "dsp340050b49a6c_fld2544DOT_slot2", FIELD_dsp340050b49a6c_fld2544DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44263 { "dsp340050b49a6c_fld2545DOT_slot2", FIELD_dsp340050b49a6c_fld2545DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44264 { "dsp340050b49a6c_fld2546DOT_slot2", FIELD_dsp340050b49a6c_fld2546DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44265 { "dsp340050b49a6c_fld2547DOT_slot2", FIELD_dsp340050b49a6c_fld2547DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44266 { "dsp340050b49a6c_fld2548DOT_slot2", FIELD_dsp340050b49a6c_fld2548DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44267 { "dsp340050b49a6c_fld2549DOT_slot2", FIELD_dsp340050b49a6c_fld2549DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44268 { "dsp340050b49a6c_fld2550DOT_slot2", FIELD_dsp340050b49a6c_fld2550DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44269 { "dsp340050b49a6c_fld2551DOT_slot2", FIELD_dsp340050b49a6c_fld2551DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44270 { "dsp340050b49a6c_fld2552DOT_slot2", FIELD_dsp340050b49a6c_fld2552DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44271 { "dsp340050b49a6c_fld2553DOT_slot2", FIELD_dsp340050b49a6c_fld2553DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44272 { "dsp340050b49a6c_fld2554DOT_slot2", FIELD_dsp340050b49a6c_fld2554DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44273 { "dsp340050b49a6c_fld2555DOT_slot2", FIELD_dsp340050b49a6c_fld2555DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44274 { "dsp340050b49a6c_fld2556DOT_slot2", FIELD_dsp340050b49a6c_fld2556DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44275 { "dsp340050b49a6c_fld2557DOT_slot2", FIELD_dsp340050b49a6c_fld2557DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44276 { "dsp340050b49a6c_fld2558DOT_slot2", FIELD_dsp340050b49a6c_fld2558DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44277 { "dsp340050b49a6c_fld2559DOT_slot2", FIELD_dsp340050b49a6c_fld2559DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44278 { "dsp340050b49a6c_fld2560DOT_slot2", FIELD_dsp340050b49a6c_fld2560DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44279 { "dsp340050b49a6c_fld2561DOT_slot2", FIELD_dsp340050b49a6c_fld2561DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44280 { "dsp340050b49a6c_fld2562DOT_slot2", FIELD_dsp340050b49a6c_fld2562DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44281 { "dsp340050b49a6c_fld2563DOT_slot2", FIELD_dsp340050b49a6c_fld2563DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44282 { "dsp340050b49a6c_fld2564DOT_slot2", FIELD_dsp340050b49a6c_fld2564DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44283 { "dsp340050b49a6c_fld2565DOT_slot2", FIELD_dsp340050b49a6c_fld2565DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44284 { "dsp340050b49a6c_fld2566DOT_slot2", FIELD_dsp340050b49a6c_fld2566DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44285 { "dsp340050b49a6c_fld2567DOT_slot2", FIELD_dsp340050b49a6c_fld2567DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44286 { "dsp340050b49a6c_fld2568DOT_slot2", FIELD_dsp340050b49a6c_fld2568DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44287 { "dsp340050b49a6c_fld2569DOT_slot2", FIELD_dsp340050b49a6c_fld2569DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44288 { "dsp340050b49a6c_fld2571DOT_slot2", FIELD_dsp340050b49a6c_fld2571DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44289 { "dsp340050b49a6c_fld2572DOT_slot2", FIELD_dsp340050b49a6c_fld2572DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44290 { "dsp340050b49a6c_fld2573DOT_slot2", FIELD_dsp340050b49a6c_fld2573DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44291 { "dsp340050b49a6c_fld2574DOT_slot2", FIELD_dsp340050b49a6c_fld2574DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44292 { "dsp340050b49a6c_fld2575DOT_slot2", FIELD_dsp340050b49a6c_fld2575DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44293 { "dsp340050b49a6c_fld2576DOT_slot2", FIELD_dsp340050b49a6c_fld2576DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44294 { "dsp340050b49a6c_fld2577DOT_slot2", FIELD_dsp340050b49a6c_fld2577DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44295 { "dsp340050b49a6c_fld2578", FIELD_dsp340050b49a6c_fld2578, -1, 0, 0, 0, 0, 0, 0 }, 44296 { "dsp340050b49a6c_fld2579DOT_slot2", FIELD_dsp340050b49a6c_fld2579DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44297 { "dsp340050b49a6c_fld2580DOT_slot2", FIELD_dsp340050b49a6c_fld2580DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44298 { "dsp340050b49a6c_fld2581DOT_slot2", FIELD_dsp340050b49a6c_fld2581DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44299 { "dsp340050b49a6c_fld2582DOT_slot2", FIELD_dsp340050b49a6c_fld2582DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44300 { "dsp340050b49a6c_fld2583DOT_slot2", FIELD_dsp340050b49a6c_fld2583DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44301 { "dsp340050b49a6c_fld2584DOT_slot2", FIELD_dsp340050b49a6c_fld2584DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44302 { "dsp340050b49a6c_fld2585DOT_slot2", FIELD_dsp340050b49a6c_fld2585DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44303 { "dsp340050b49a6c_fld2586DOT_slot2", FIELD_dsp340050b49a6c_fld2586DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44304 { "dsp340050b49a6c_fld2587DOT_slot2", FIELD_dsp340050b49a6c_fld2587DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44305 { "dsp340050b49a6c_fld2588DOT_slot2", FIELD_dsp340050b49a6c_fld2588DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44306 { "dsp340050b49a6c_fld2589DOT_slot2", FIELD_dsp340050b49a6c_fld2589DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44307 { "dsp340050b49a6c_fld2590DOT_slot2", FIELD_dsp340050b49a6c_fld2590DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44308 { "dsp340050b49a6c_fld2591DOT_slot2", FIELD_dsp340050b49a6c_fld2591DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44309 { "dsp340050b49a6c_fld2592DOT_slot2", FIELD_dsp340050b49a6c_fld2592DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44310 { "dsp340050b49a6c_fld2595DOT_slot2", FIELD_dsp340050b49a6c_fld2595DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44311 { "dsp340050b49a6c_fld2596DOT_slot2", FIELD_dsp340050b49a6c_fld2596DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44312 { "dsp340050b49a6c_fld2598DOT_slot2", FIELD_dsp340050b49a6c_fld2598DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44313 { "dsp340050b49a6c_fld2599DOT_slot2", FIELD_dsp340050b49a6c_fld2599DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44314 { "dsp340050b49a6c_fld2601DOT_slot2", FIELD_dsp340050b49a6c_fld2601DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44315 { "dsp340050b49a6c_fld2602DOT_slot2", FIELD_dsp340050b49a6c_fld2602DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44316 { "dsp340050b49a6c_fld2604DOT_slot2", FIELD_dsp340050b49a6c_fld2604DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44317 { "dsp340050b49a6c_fld2605", FIELD_dsp340050b49a6c_fld2605, -1, 0, 0, 0, 0, 0, 0 }, 44318 { "dsp340050b49a6c_fld2606DOT_slot2", FIELD_dsp340050b49a6c_fld2606DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44319 { "dsp340050b49a6c_fld2608DOT_slot2", FIELD_dsp340050b49a6c_fld2608DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44320 { "dsp340050b49a6c_fld2609DOT_slot2", FIELD_dsp340050b49a6c_fld2609DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44321 { "dsp340050b49a6c_fld2610DOT_slot2", FIELD_dsp340050b49a6c_fld2610DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44322 { "dsp340050b49a6c_fld2611DOT_slot2", FIELD_dsp340050b49a6c_fld2611DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44323 { "dsp340050b49a6c_fld2612", FIELD_dsp340050b49a6c_fld2612, -1, 0, 0, 0, 0, 0, 0 }, 44324 { "dsp340050b49a6c_fld2613DOT_slot2", FIELD_dsp340050b49a6c_fld2613DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44325 { "dsp340050b49a6c_fld2614", FIELD_dsp340050b49a6c_fld2614, -1, 0, 0, 0, 0, 0, 0 }, 44326 { "dsp340050b49a6c_fld2615DOT_slot2", FIELD_dsp340050b49a6c_fld2615DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44327 { "dsp340050b49a6c_fld2616DOT_slot2", FIELD_dsp340050b49a6c_fld2616DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44328 { "dsp340050b49a6c_fld2617DOT_slot2", FIELD_dsp340050b49a6c_fld2617DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44329 { "dsp340050b49a6c_fld2618DOT_slot2", FIELD_dsp340050b49a6c_fld2618DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44330 { "dsp340050b49a6c_fld2619DOT_slot2", FIELD_dsp340050b49a6c_fld2619DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44331 { "dsp340050b49a6c_fld2620DOT_slot2", FIELD_dsp340050b49a6c_fld2620DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44332 { "dsp340050b49a6c_fld2621DOT_slot2", FIELD_dsp340050b49a6c_fld2621DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44333 { "dsp340050b49a6c_fld2622DOT_slot2", FIELD_dsp340050b49a6c_fld2622DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44334 { "dsp340050b49a6c_fld2623DOT_slot2", FIELD_dsp340050b49a6c_fld2623DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44335 { "dsp340050b49a6c_fld2624DOT_slot2", FIELD_dsp340050b49a6c_fld2624DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44336 { "dsp340050b49a6c_fld2625", FIELD_dsp340050b49a6c_fld2625, -1, 0, 0, 0, 0, 0, 0 }, 44337 { "dsp340050b49a6c_fld2626DOT_slot2", FIELD_dsp340050b49a6c_fld2626DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44338 { "dsp340050b49a6c_fld2628DOT_slot2", FIELD_dsp340050b49a6c_fld2628DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44339 { "dsp340050b49a6c_fld2630DOT_slot2", FIELD_dsp340050b49a6c_fld2630DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44340 { "dsp340050b49a6c_fld2632DOT_slot2", FIELD_dsp340050b49a6c_fld2632DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44341 { "dsp340050b49a6c_fld2633DOT_slot2", FIELD_dsp340050b49a6c_fld2633DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44342 { "dsp340050b49a6c_fld2635DOT_slot2", FIELD_dsp340050b49a6c_fld2635DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44343 { "dsp340050b49a6c_fld2636DOT_slot2", FIELD_dsp340050b49a6c_fld2636DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44344 { "dsp340050b49a6c_fld2637DOT_slot2", FIELD_dsp340050b49a6c_fld2637DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44345 { "dsp340050b49a6c_fld2640DOT_slot2", FIELD_dsp340050b49a6c_fld2640DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44346 { "dsp340050b49a6c_fld2641DOT_slot2", FIELD_dsp340050b49a6c_fld2641DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44347 { "dsp340050b49a6c_fld2642DOT_slot2", FIELD_dsp340050b49a6c_fld2642DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44348 { "dsp340050b49a6c_fld2643DOT_slot2", FIELD_dsp340050b49a6c_fld2643DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44349 { "dsp340050b49a6c_fld2644DOT_slot2", FIELD_dsp340050b49a6c_fld2644DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44350 { "dsp340050b49a6c_fld2645DOT_slot2", FIELD_dsp340050b49a6c_fld2645DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44351 { "dsp340050b49a6c_fld2646DOT_slot2", FIELD_dsp340050b49a6c_fld2646DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44352 { "dsp340050b49a6c_fld2647DOT_slot2", FIELD_dsp340050b49a6c_fld2647DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44353 { "dsp340050b49a6c_fld2648DOT_slot2", FIELD_dsp340050b49a6c_fld2648DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44354 { "dsp340050b49a6c_fld2649DOT_slot2", FIELD_dsp340050b49a6c_fld2649DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44355 { "dsp340050b49a6c_fld2650DOT_slot2", FIELD_dsp340050b49a6c_fld2650DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44356 { "dsp340050b49a6c_fld2651DOT_slot2", FIELD_dsp340050b49a6c_fld2651DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44357 { "dsp340050b49a6c_fld2652DOT_slot2", FIELD_dsp340050b49a6c_fld2652DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44358 { "dsp340050b49a6c_fld2654DOT_slot2", FIELD_dsp340050b49a6c_fld2654DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44359 { "dsp340050b49a6c_fld2655DOT_slot2", FIELD_dsp340050b49a6c_fld2655DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44360 { "dsp340050b49a6c_fld2656DOT_slot2", FIELD_dsp340050b49a6c_fld2656DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44361 { "dsp340050b49a6c_fld2657DOT_slot2", FIELD_dsp340050b49a6c_fld2657DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44362 { "dsp340050b49a6c_fld2658DOT_slot2", FIELD_dsp340050b49a6c_fld2658DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44363 { "dsp340050b49a6c_fld3708DOT_slot2", FIELD_dsp340050b49a6c_fld3708DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44364 { "dsp340050b49a6c_fld3709DOT_slot2", FIELD_dsp340050b49a6c_fld3709DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44365 { "dsp340050b49a6c_fld3710DOT_slot2", FIELD_dsp340050b49a6c_fld3710DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44366 { "dsp340050b49a6c_fld3711DOT_slot2", FIELD_dsp340050b49a6c_fld3711DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44367 { "dsp340050b49a6c_fld3712", FIELD_dsp340050b49a6c_fld3712, -1, 0, 0, 0, 0, 0, 0 }, 44368 { "dsp340050b49a6c_fld3713DOT_slot2", FIELD_dsp340050b49a6c_fld3713DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44369 { "dsp340050b49a6c_fld3714DOT_slot2", FIELD_dsp340050b49a6c_fld3714DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44370 { "dsp340050b49a6c_fld3715", FIELD_dsp340050b49a6c_fld3715, -1, 0, 0, 0, 0, 0, 0 }, 44371 { "dsp340050b49a6c_fld3716DOT_slot2", FIELD_dsp340050b49a6c_fld3716DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44372 { "dsp340050b49a6c_fld3717DOT_slot2", FIELD_dsp340050b49a6c_fld3717DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44373 { "dsp340050b49a6c_fld3718", FIELD_dsp340050b49a6c_fld3718, -1, 0, 0, 0, 0, 0, 0 }, 44374 { "dsp340050b49a6c_fld3719DOT_slot2", FIELD_dsp340050b49a6c_fld3719DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44375 { "dsp340050b49a6c_fld3721DOT_slot2", FIELD_dsp340050b49a6c_fld3721DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44376 { "dsp340050b49a6c_fld3722", FIELD_dsp340050b49a6c_fld3722, -1, 0, 0, 0, 0, 0, 0 }, 44377 { "dsp340050b49a6c_fld3723DOT_slot2", FIELD_dsp340050b49a6c_fld3723DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44378 { "dsp340050b49a6c_fld3724DOT_slot2", FIELD_dsp340050b49a6c_fld3724DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44379 { "dsp340050b49a6c_fld3725DOT_slot2", FIELD_dsp340050b49a6c_fld3725DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44380 { "dsp340050b49a6c_fld3726DOT_slot2", FIELD_dsp340050b49a6c_fld3726DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44381 { "dsp340050b49a6c_fld3727DOT_slot2", FIELD_dsp340050b49a6c_fld3727DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44382 { "dsp340050b49a6c_fld3728DOT_slot2", FIELD_dsp340050b49a6c_fld3728DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44383 { "dsp340050b49a6c_fld3729DOT_slot2", FIELD_dsp340050b49a6c_fld3729DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44384 { "dsp340050b49a6c_fld3731DOT_slot2", FIELD_dsp340050b49a6c_fld3731DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44385 { "dsp340050b49a6c_fld3732DOT_slot2", FIELD_dsp340050b49a6c_fld3732DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44386 { "dsp340050b49a6c_fld3733DOT_slot2", FIELD_dsp340050b49a6c_fld3733DOT_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44387 { "op0_s7", FIELD_op0_s7, -1, 0, 0, 0, 0, 0, 0 }, 44388 { "dsp340050b49a6c_fld3734DOT_slot1", FIELD_dsp340050b49a6c_fld3734DOT_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44389 { "op0_s8", FIELD_op0_s8, -1, 0, 0, 0, 0, 0, 0 }, 44390 { "dsp340050b49a6c_fld2068", FIELD_dsp340050b49a6c_fld2068, -1, 0, 0, 0, 0, 0, 0 }, 44391 { "dsp340050b49a6c_fld2666DOT_slot0", FIELD_dsp340050b49a6c_fld2666DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44392 { "dsp340050b49a6c_fld2667DOT_slot0", FIELD_dsp340050b49a6c_fld2667DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44393 { "dsp340050b49a6c_fld2668DOT_slot0", FIELD_dsp340050b49a6c_fld2668DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44394 { "dsp340050b49a6c_fld2669DOT_slot0", FIELD_dsp340050b49a6c_fld2669DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44395 { "dsp340050b49a6c_fld2671DOT_slot0", FIELD_dsp340050b49a6c_fld2671DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44396 { "dsp340050b49a6c_fld2672DOT_slot0", FIELD_dsp340050b49a6c_fld2672DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44397 { "dsp340050b49a6c_fld2673DOT_slot0", FIELD_dsp340050b49a6c_fld2673DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44398 { "dsp340050b49a6c_fld2674DOT_slot0", FIELD_dsp340050b49a6c_fld2674DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44399 { "dsp340050b49a6c_fld2675DOT_slot0", FIELD_dsp340050b49a6c_fld2675DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44400 { "dsp340050b49a6c_fld2676DOT_slot0", FIELD_dsp340050b49a6c_fld2676DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44401 { "dsp340050b49a6c_fld2677DOT_slot0", FIELD_dsp340050b49a6c_fld2677DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44402 { "dsp340050b49a6c_fld2678DOT_slot0", FIELD_dsp340050b49a6c_fld2678DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44403 { "dsp340050b49a6c_fld2679DOT_slot0", FIELD_dsp340050b49a6c_fld2679DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44404 { "dsp340050b49a6c_fld2680DOT_slot0", FIELD_dsp340050b49a6c_fld2680DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44405 { "dsp340050b49a6c_fld2681DOT_slot0", FIELD_dsp340050b49a6c_fld2681DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44406 { "dsp340050b49a6c_fld2682DOT_slot0", FIELD_dsp340050b49a6c_fld2682DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44407 { "dsp340050b49a6c_fld2683DOT_slot0", FIELD_dsp340050b49a6c_fld2683DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44408 { "dsp340050b49a6c_fld2684DOT_slot0", FIELD_dsp340050b49a6c_fld2684DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44409 { "dsp340050b49a6c_fld2685DOT_slot0", FIELD_dsp340050b49a6c_fld2685DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44410 { "dsp340050b49a6c_fld2686DOT_slot0", FIELD_dsp340050b49a6c_fld2686DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44411 { "dsp340050b49a6c_fld2688DOT_slot0", FIELD_dsp340050b49a6c_fld2688DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44412 { "dsp340050b49a6c_fld2689DOT_slot0", FIELD_dsp340050b49a6c_fld2689DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44413 { "dsp340050b49a6c_fld2690DOT_slot0", FIELD_dsp340050b49a6c_fld2690DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44414 { "dsp340050b49a6c_fld2692DOT_slot0", FIELD_dsp340050b49a6c_fld2692DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44415 { "dsp340050b49a6c_fld2693DOT_slot0", FIELD_dsp340050b49a6c_fld2693DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44416 { "dsp340050b49a6c_fld2695DOT_slot0", FIELD_dsp340050b49a6c_fld2695DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44417 { "dsp340050b49a6c_fld2697DOT_slot0", FIELD_dsp340050b49a6c_fld2697DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44418 { "dsp340050b49a6c_fld2699DOT_slot0", FIELD_dsp340050b49a6c_fld2699DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44419 { "dsp340050b49a6c_fld2700DOT_slot0", FIELD_dsp340050b49a6c_fld2700DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44420 { "dsp340050b49a6c_fld2701DOT_slot0", FIELD_dsp340050b49a6c_fld2701DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44421 { "dsp340050b49a6c_fld2702DOT_slot0", FIELD_dsp340050b49a6c_fld2702DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44422 { "dsp340050b49a6c_fld2703DOT_slot0", FIELD_dsp340050b49a6c_fld2703DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44423 { "dsp340050b49a6c_fld2704DOT_slot0", FIELD_dsp340050b49a6c_fld2704DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44424 { "dsp340050b49a6c_fld2705DOT_slot0", FIELD_dsp340050b49a6c_fld2705DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44425 { "dsp340050b49a6c_fld3735DOT_slot0", FIELD_dsp340050b49a6c_fld3735DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44426 { "dsp340050b49a6c_fld3736", FIELD_dsp340050b49a6c_fld3736, -1, 0, 0, 0, 0, 0, 0 }, 44427 { "dsp340050b49a6c_fld3737DOT_slot0", FIELD_dsp340050b49a6c_fld3737DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44428 { "dsp340050b49a6c_fld3738DOT_slot0", FIELD_dsp340050b49a6c_fld3738DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44429 { "dsp340050b49a6c_fld3739DOT_slot0", FIELD_dsp340050b49a6c_fld3739DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44430 { "dsp340050b49a6c_fld3740DOT_slot0", FIELD_dsp340050b49a6c_fld3740DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44431 { "dsp340050b49a6c_fld3741DOT_slot0", FIELD_dsp340050b49a6c_fld3741DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44432 { "dsp340050b49a6c_fld3742DOT_slot0", FIELD_dsp340050b49a6c_fld3742DOT_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44433 { "op0_s9", FIELD_op0_s9, -1, 0, 0, 0, 0, 0, 0 }, 44434 { "dsp340050b49a6c_fld2706PQ_slot2", FIELD_dsp340050b49a6c_fld2706PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44435 { "dsp340050b49a6c_fld2707PQ_slot2", FIELD_dsp340050b49a6c_fld2707PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44436 { "dsp340050b49a6c_fld2708PQ_slot2", FIELD_dsp340050b49a6c_fld2708PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44437 { "dsp340050b49a6c_fld2709PQ_slot2", FIELD_dsp340050b49a6c_fld2709PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44438 { "dsp340050b49a6c_fld2710PQ_slot2", FIELD_dsp340050b49a6c_fld2710PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44439 { "dsp340050b49a6c_fld2711PQ_slot2", FIELD_dsp340050b49a6c_fld2711PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44440 { "dsp340050b49a6c_fld2713PQ_slot2", FIELD_dsp340050b49a6c_fld2713PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44441 { "dsp340050b49a6c_fld2714PQ_slot2", FIELD_dsp340050b49a6c_fld2714PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44442 { "dsp340050b49a6c_fld2715PQ_slot2", FIELD_dsp340050b49a6c_fld2715PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44443 { "dsp340050b49a6c_fld2717PQ_slot2", FIELD_dsp340050b49a6c_fld2717PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44444 { "dsp340050b49a6c_fld2718PQ_slot2", FIELD_dsp340050b49a6c_fld2718PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44445 { "dsp340050b49a6c_fld2719PQ_slot2", FIELD_dsp340050b49a6c_fld2719PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44446 { "dsp340050b49a6c_fld2721PQ_slot2", FIELD_dsp340050b49a6c_fld2721PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44447 { "dsp340050b49a6c_fld2722PQ_slot2", FIELD_dsp340050b49a6c_fld2722PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44448 { "dsp340050b49a6c_fld2723PQ_slot2", FIELD_dsp340050b49a6c_fld2723PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44449 { "dsp340050b49a6c_fld2724PQ_slot2", FIELD_dsp340050b49a6c_fld2724PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44450 { "dsp340050b49a6c_fld2725PQ_slot2", FIELD_dsp340050b49a6c_fld2725PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44451 { "dsp340050b49a6c_fld2726PQ_slot2", FIELD_dsp340050b49a6c_fld2726PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44452 { "dsp340050b49a6c_fld2727PQ_slot2", FIELD_dsp340050b49a6c_fld2727PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44453 { "dsp340050b49a6c_fld2728PQ_slot2", FIELD_dsp340050b49a6c_fld2728PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44454 { "dsp340050b49a6c_fld2729PQ_slot2", FIELD_dsp340050b49a6c_fld2729PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44455 { "dsp340050b49a6c_fld2730PQ_slot2", FIELD_dsp340050b49a6c_fld2730PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44456 { "dsp340050b49a6c_fld2731PQ_slot2", FIELD_dsp340050b49a6c_fld2731PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44457 { "dsp340050b49a6c_fld2732PQ_slot2", FIELD_dsp340050b49a6c_fld2732PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44458 { "dsp340050b49a6c_fld2733PQ_slot2", FIELD_dsp340050b49a6c_fld2733PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44459 { "dsp340050b49a6c_fld2734PQ_slot2", FIELD_dsp340050b49a6c_fld2734PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44460 { "dsp340050b49a6c_fld2735PQ_slot2", FIELD_dsp340050b49a6c_fld2735PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44461 { "dsp340050b49a6c_fld2736PQ_slot2", FIELD_dsp340050b49a6c_fld2736PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44462 { "dsp340050b49a6c_fld2737", FIELD_dsp340050b49a6c_fld2737, -1, 0, 0, 0, 0, 0, 0 }, 44463 { "dsp340050b49a6c_fld2738PQ_slot2", FIELD_dsp340050b49a6c_fld2738PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44464 { "dsp340050b49a6c_fld2739PQ_slot2", FIELD_dsp340050b49a6c_fld2739PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44465 { "dsp340050b49a6c_fld2741PQ_slot2", FIELD_dsp340050b49a6c_fld2741PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44466 { "dsp340050b49a6c_fld2742PQ_slot2", FIELD_dsp340050b49a6c_fld2742PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44467 { "dsp340050b49a6c_fld2743PQ_slot2", FIELD_dsp340050b49a6c_fld2743PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44468 { "dsp340050b49a6c_fld2746PQ_slot2", FIELD_dsp340050b49a6c_fld2746PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44469 { "dsp340050b49a6c_fld2747PQ_slot2", FIELD_dsp340050b49a6c_fld2747PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44470 { "dsp340050b49a6c_fld2748PQ_slot2", FIELD_dsp340050b49a6c_fld2748PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44471 { "dsp340050b49a6c_fld2750PQ_slot2", FIELD_dsp340050b49a6c_fld2750PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44472 { "dsp340050b49a6c_fld2751PQ_slot2", FIELD_dsp340050b49a6c_fld2751PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44473 { "dsp340050b49a6c_fld2752PQ_slot2", FIELD_dsp340050b49a6c_fld2752PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44474 { "dsp340050b49a6c_fld2753PQ_slot2", FIELD_dsp340050b49a6c_fld2753PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44475 { "dsp340050b49a6c_fld2754PQ_slot2", FIELD_dsp340050b49a6c_fld2754PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44476 { "dsp340050b49a6c_fld2755PQ_slot2", FIELD_dsp340050b49a6c_fld2755PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44477 { "dsp340050b49a6c_fld2756PQ_slot2", FIELD_dsp340050b49a6c_fld2756PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44478 { "dsp340050b49a6c_fld2757PQ_slot2", FIELD_dsp340050b49a6c_fld2757PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44479 { "dsp340050b49a6c_fld2758PQ_slot2", FIELD_dsp340050b49a6c_fld2758PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44480 { "dsp340050b49a6c_fld2759PQ_slot2", FIELD_dsp340050b49a6c_fld2759PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44481 { "dsp340050b49a6c_fld2760PQ_slot2", FIELD_dsp340050b49a6c_fld2760PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44482 { "dsp340050b49a6c_fld2761PQ_slot2", FIELD_dsp340050b49a6c_fld2761PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44483 { "dsp340050b49a6c_fld2762PQ_slot2", FIELD_dsp340050b49a6c_fld2762PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44484 { "dsp340050b49a6c_fld2763PQ_slot2", FIELD_dsp340050b49a6c_fld2763PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44485 { "dsp340050b49a6c_fld2764PQ_slot2", FIELD_dsp340050b49a6c_fld2764PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44486 { "dsp340050b49a6c_fld2765PQ_slot2", FIELD_dsp340050b49a6c_fld2765PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44487 { "dsp340050b49a6c_fld2766PQ_slot2", FIELD_dsp340050b49a6c_fld2766PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44488 { "dsp340050b49a6c_fld2767PQ_slot2", FIELD_dsp340050b49a6c_fld2767PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44489 { "dsp340050b49a6c_fld2768PQ_slot2", FIELD_dsp340050b49a6c_fld2768PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44490 { "dsp340050b49a6c_fld2769PQ_slot2", FIELD_dsp340050b49a6c_fld2769PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44491 { "dsp340050b49a6c_fld2770PQ_slot2", FIELD_dsp340050b49a6c_fld2770PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44492 { "dsp340050b49a6c_fld2771PQ_slot2", FIELD_dsp340050b49a6c_fld2771PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44493 { "dsp340050b49a6c_fld2772PQ_slot2", FIELD_dsp340050b49a6c_fld2772PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44494 { "dsp340050b49a6c_fld2773PQ_slot2", FIELD_dsp340050b49a6c_fld2773PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44495 { "dsp340050b49a6c_fld2774PQ_slot2", FIELD_dsp340050b49a6c_fld2774PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44496 { "dsp340050b49a6c_fld2775PQ_slot2", FIELD_dsp340050b49a6c_fld2775PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44497 { "dsp340050b49a6c_fld2776PQ_slot2", FIELD_dsp340050b49a6c_fld2776PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44498 { "dsp340050b49a6c_fld2777PQ_slot2", FIELD_dsp340050b49a6c_fld2777PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44499 { "dsp340050b49a6c_fld2778PQ_slot2", FIELD_dsp340050b49a6c_fld2778PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44500 { "dsp340050b49a6c_fld2779PQ_slot2", FIELD_dsp340050b49a6c_fld2779PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44501 { "dsp340050b49a6c_fld2780PQ_slot2", FIELD_dsp340050b49a6c_fld2780PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44502 { "dsp340050b49a6c_fld2781PQ_slot2", FIELD_dsp340050b49a6c_fld2781PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44503 { "dsp340050b49a6c_fld2782PQ_slot2", FIELD_dsp340050b49a6c_fld2782PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44504 { "dsp340050b49a6c_fld2783PQ_slot2", FIELD_dsp340050b49a6c_fld2783PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44505 { "dsp340050b49a6c_fld2784PQ_slot2", FIELD_dsp340050b49a6c_fld2784PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44506 { "dsp340050b49a6c_fld2785PQ_slot2", FIELD_dsp340050b49a6c_fld2785PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44507 { "dsp340050b49a6c_fld2786PQ_slot2", FIELD_dsp340050b49a6c_fld2786PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44508 { "dsp340050b49a6c_fld2787PQ_slot2", FIELD_dsp340050b49a6c_fld2787PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44509 { "dsp340050b49a6c_fld2788PQ_slot2", FIELD_dsp340050b49a6c_fld2788PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44510 { "dsp340050b49a6c_fld2789PQ_slot2", FIELD_dsp340050b49a6c_fld2789PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44511 { "dsp340050b49a6c_fld2790PQ_slot2", FIELD_dsp340050b49a6c_fld2790PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44512 { "dsp340050b49a6c_fld2791PQ_slot2", FIELD_dsp340050b49a6c_fld2791PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44513 { "dsp340050b49a6c_fld2792PQ_slot2", FIELD_dsp340050b49a6c_fld2792PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44514 { "dsp340050b49a6c_fld2793PQ_slot2", FIELD_dsp340050b49a6c_fld2793PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44515 { "dsp340050b49a6c_fld2795PQ_slot2", FIELD_dsp340050b49a6c_fld2795PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44516 { "dsp340050b49a6c_fld2796PQ_slot2", FIELD_dsp340050b49a6c_fld2796PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44517 { "dsp340050b49a6c_fld2798PQ_slot2", FIELD_dsp340050b49a6c_fld2798PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44518 { "dsp340050b49a6c_fld2801PQ_slot2", FIELD_dsp340050b49a6c_fld2801PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44519 { "dsp340050b49a6c_fld2803PQ_slot2", FIELD_dsp340050b49a6c_fld2803PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44520 { "dsp340050b49a6c_fld2805PQ_slot2", FIELD_dsp340050b49a6c_fld2805PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44521 { "dsp340050b49a6c_fld2806PQ_slot2", FIELD_dsp340050b49a6c_fld2806PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44522 { "dsp340050b49a6c_fld2807PQ_slot2", FIELD_dsp340050b49a6c_fld2807PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44523 { "dsp340050b49a6c_fld2808PQ_slot2", FIELD_dsp340050b49a6c_fld2808PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44524 { "dsp340050b49a6c_fld2809PQ_slot2", FIELD_dsp340050b49a6c_fld2809PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44525 { "dsp340050b49a6c_fld2810PQ_slot2", FIELD_dsp340050b49a6c_fld2810PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44526 { "dsp340050b49a6c_fld2811PQ_slot2", FIELD_dsp340050b49a6c_fld2811PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44527 { "dsp340050b49a6c_fld2812PQ_slot2", FIELD_dsp340050b49a6c_fld2812PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44528 { "dsp340050b49a6c_fld2814PQ_slot2", FIELD_dsp340050b49a6c_fld2814PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44529 { "dsp340050b49a6c_fld2816PQ_slot2", FIELD_dsp340050b49a6c_fld2816PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44530 { "dsp340050b49a6c_fld2817", FIELD_dsp340050b49a6c_fld2817, -1, 0, 0, 0, 0, 0, 0 }, 44531 { "dsp340050b49a6c_fld2818PQ_slot2", FIELD_dsp340050b49a6c_fld2818PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44532 { "dsp340050b49a6c_fld2819", FIELD_dsp340050b49a6c_fld2819, -1, 0, 0, 0, 0, 0, 0 }, 44533 { "dsp340050b49a6c_fld2820PQ_slot2", FIELD_dsp340050b49a6c_fld2820PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44534 { "dsp340050b49a6c_fld2821PQ_slot2", FIELD_dsp340050b49a6c_fld2821PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44535 { "dsp340050b49a6c_fld2823PQ_slot2", FIELD_dsp340050b49a6c_fld2823PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44536 { "dsp340050b49a6c_fld3744PQ_slot2", FIELD_dsp340050b49a6c_fld3744PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44537 { "dsp340050b49a6c_fld3745PQ_slot2", FIELD_dsp340050b49a6c_fld3745PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44538 { "dsp340050b49a6c_fld3746PQ_slot2", FIELD_dsp340050b49a6c_fld3746PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44539 { "dsp340050b49a6c_fld3747PQ_slot2", FIELD_dsp340050b49a6c_fld3747PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44540 { "dsp340050b49a6c_fld3748", FIELD_dsp340050b49a6c_fld3748, -1, 0, 0, 0, 0, 0, 0 }, 44541 { "dsp340050b49a6c_fld3749PQ_slot2", FIELD_dsp340050b49a6c_fld3749PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44542 { "dsp340050b49a6c_fld3750PQ_slot2", FIELD_dsp340050b49a6c_fld3750PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44543 { "dsp340050b49a6c_fld3751PQ_slot2", FIELD_dsp340050b49a6c_fld3751PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44544 { "dsp340050b49a6c_fld3752PQ_slot2", FIELD_dsp340050b49a6c_fld3752PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44545 { "dsp340050b49a6c_fld3753PQ_slot2", FIELD_dsp340050b49a6c_fld3753PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44546 { "dsp340050b49a6c_fld3754PQ_slot2", FIELD_dsp340050b49a6c_fld3754PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44547 { "dsp340050b49a6c_fld3756PQ_slot2", FIELD_dsp340050b49a6c_fld3756PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44548 { "dsp340050b49a6c_fld3757PQ_slot2", FIELD_dsp340050b49a6c_fld3757PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44549 { "dsp340050b49a6c_fld3758PQ_slot2", FIELD_dsp340050b49a6c_fld3758PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44550 { "dsp340050b49a6c_fld3759PQ_slot2", FIELD_dsp340050b49a6c_fld3759PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44551 { "dsp340050b49a6c_fld3760PQ_slot2", FIELD_dsp340050b49a6c_fld3760PQ_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44552 { "op0_s10", FIELD_op0_s10, -1, 0, 0, 0, 0, 0, 0 }, 44553 { "dsp340050b49a6c_fld2825PQ_slot1", FIELD_dsp340050b49a6c_fld2825PQ_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44554 { "dsp340050b49a6c_fld2826PQ_slot1", FIELD_dsp340050b49a6c_fld2826PQ_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44555 { "dsp340050b49a6c_fld3761PQ_slot1", FIELD_dsp340050b49a6c_fld3761PQ_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44556 { "op0_s11", FIELD_op0_s11, -1, 0, 0, 0, 0, 0, 0 }, 44557 { "dsp340050b49a6c_fld2059", FIELD_dsp340050b49a6c_fld2059, -1, 0, 0, 0, 0, 0, 0 }, 44558 { "dsp340050b49a6c_fld2069", FIELD_dsp340050b49a6c_fld2069, -1, 0, 0, 0, 0, 0, 0 }, 44559 { "dsp340050b49a6c_fld2827PQ_slot0", FIELD_dsp340050b49a6c_fld2827PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44560 { "dsp340050b49a6c_fld2829PQ_slot0", FIELD_dsp340050b49a6c_fld2829PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44561 { "dsp340050b49a6c_fld2830PQ_slot0", FIELD_dsp340050b49a6c_fld2830PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44562 { "dsp340050b49a6c_fld2831PQ_slot0", FIELD_dsp340050b49a6c_fld2831PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44563 { "dsp340050b49a6c_fld2832PQ_slot0", FIELD_dsp340050b49a6c_fld2832PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44564 { "dsp340050b49a6c_fld2833PQ_slot0", FIELD_dsp340050b49a6c_fld2833PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44565 { "dsp340050b49a6c_fld2835PQ_slot0", FIELD_dsp340050b49a6c_fld2835PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44566 { "dsp340050b49a6c_fld2836PQ_slot0", FIELD_dsp340050b49a6c_fld2836PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44567 { "dsp340050b49a6c_fld2837PQ_slot0", FIELD_dsp340050b49a6c_fld2837PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44568 { "dsp340050b49a6c_fld2838PQ_slot0", FIELD_dsp340050b49a6c_fld2838PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44569 { "dsp340050b49a6c_fld2839PQ_slot0", FIELD_dsp340050b49a6c_fld2839PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44570 { "dsp340050b49a6c_fld2840PQ_slot0", FIELD_dsp340050b49a6c_fld2840PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44571 { "dsp340050b49a6c_fld2842PQ_slot0", FIELD_dsp340050b49a6c_fld2842PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44572 { "dsp340050b49a6c_fld2843PQ_slot0", FIELD_dsp340050b49a6c_fld2843PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44573 { "dsp340050b49a6c_fld2844PQ_slot0", FIELD_dsp340050b49a6c_fld2844PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44574 { "dsp340050b49a6c_fld2845PQ_slot0", FIELD_dsp340050b49a6c_fld2845PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44575 { "dsp340050b49a6c_fld2846PQ_slot0", FIELD_dsp340050b49a6c_fld2846PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44576 { "dsp340050b49a6c_fld2847PQ_slot0", FIELD_dsp340050b49a6c_fld2847PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44577 { "dsp340050b49a6c_fld2849PQ_slot0", FIELD_dsp340050b49a6c_fld2849PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44578 { "dsp340050b49a6c_fld2850PQ_slot0", FIELD_dsp340050b49a6c_fld2850PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44579 { "dsp340050b49a6c_fld2851PQ_slot0", FIELD_dsp340050b49a6c_fld2851PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44580 { "dsp340050b49a6c_fld2852PQ_slot0", FIELD_dsp340050b49a6c_fld2852PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44581 { "dsp340050b49a6c_fld2853PQ_slot0", FIELD_dsp340050b49a6c_fld2853PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44582 { "dsp340050b49a6c_fld2854PQ_slot0", FIELD_dsp340050b49a6c_fld2854PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44583 { "dsp340050b49a6c_fld2855PQ_slot0", FIELD_dsp340050b49a6c_fld2855PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44584 { "dsp340050b49a6c_fld2856PQ_slot0", FIELD_dsp340050b49a6c_fld2856PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44585 { "dsp340050b49a6c_fld2857PQ_slot0", FIELD_dsp340050b49a6c_fld2857PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44586 { "dsp340050b49a6c_fld2858PQ_slot0", FIELD_dsp340050b49a6c_fld2858PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44587 { "dsp340050b49a6c_fld2859PQ_slot0", FIELD_dsp340050b49a6c_fld2859PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44588 { "dsp340050b49a6c_fld2860PQ_slot0", FIELD_dsp340050b49a6c_fld2860PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44589 { "dsp340050b49a6c_fld2861PQ_slot0", FIELD_dsp340050b49a6c_fld2861PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44590 { "dsp340050b49a6c_fld2863PQ_slot0", FIELD_dsp340050b49a6c_fld2863PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44591 { "dsp340050b49a6c_fld2864PQ_slot0", FIELD_dsp340050b49a6c_fld2864PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44592 { "dsp340050b49a6c_fld2865", FIELD_dsp340050b49a6c_fld2865, -1, 0, 0, 0, 0, 0, 0 }, 44593 { "dsp340050b49a6c_fld2867PQ_slot0", FIELD_dsp340050b49a6c_fld2867PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44594 { "dsp340050b49a6c_fld2869PQ_slot0", FIELD_dsp340050b49a6c_fld2869PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44595 { "dsp340050b49a6c_fld2871PQ_slot0", FIELD_dsp340050b49a6c_fld2871PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44596 { "dsp340050b49a6c_fld2872PQ_slot0", FIELD_dsp340050b49a6c_fld2872PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44597 { "dsp340050b49a6c_fld2873PQ_slot0", FIELD_dsp340050b49a6c_fld2873PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44598 { "dsp340050b49a6c_fld2874PQ_slot0", FIELD_dsp340050b49a6c_fld2874PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44599 { "dsp340050b49a6c_fld2875PQ_slot0", FIELD_dsp340050b49a6c_fld2875PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44600 { "dsp340050b49a6c_fld2876PQ_slot0", FIELD_dsp340050b49a6c_fld2876PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44601 { "dsp340050b49a6c_fld2877PQ_slot0", FIELD_dsp340050b49a6c_fld2877PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44602 { "dsp340050b49a6c_fld2878PQ_slot0", FIELD_dsp340050b49a6c_fld2878PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44603 { "dsp340050b49a6c_fld2879PQ_slot0", FIELD_dsp340050b49a6c_fld2879PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44604 { "dsp340050b49a6c_fld2880PQ_slot0", FIELD_dsp340050b49a6c_fld2880PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44605 { "dsp340050b49a6c_fld2881PQ_slot0", FIELD_dsp340050b49a6c_fld2881PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44606 { "dsp340050b49a6c_fld2882", FIELD_dsp340050b49a6c_fld2882, -1, 0, 0, 0, 0, 0, 0 }, 44607 { "dsp340050b49a6c_fld2883PQ_slot0", FIELD_dsp340050b49a6c_fld2883PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44608 { "dsp340050b49a6c_fld2884PQ_slot0", FIELD_dsp340050b49a6c_fld2884PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44609 { "dsp340050b49a6c_fld2885PQ_slot0", FIELD_dsp340050b49a6c_fld2885PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44610 { "dsp340050b49a6c_fld2886PQ_slot0", FIELD_dsp340050b49a6c_fld2886PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44611 { "dsp340050b49a6c_fld2887PQ_slot0", FIELD_dsp340050b49a6c_fld2887PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44612 { "dsp340050b49a6c_fld2888PQ_slot0", FIELD_dsp340050b49a6c_fld2888PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44613 { "dsp340050b49a6c_fld2890PQ_slot0", FIELD_dsp340050b49a6c_fld2890PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44614 { "dsp340050b49a6c_fld2891PQ_slot0", FIELD_dsp340050b49a6c_fld2891PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44615 { "dsp340050b49a6c_fld2892PQ_slot0", FIELD_dsp340050b49a6c_fld2892PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44616 { "dsp340050b49a6c_fld2893PQ_slot0", FIELD_dsp340050b49a6c_fld2893PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44617 { "dsp340050b49a6c_fld2894PQ_slot0", FIELD_dsp340050b49a6c_fld2894PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44618 { "dsp340050b49a6c_fld2895PQ_slot0", FIELD_dsp340050b49a6c_fld2895PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44619 { "dsp340050b49a6c_fld2897PQ_slot0", FIELD_dsp340050b49a6c_fld2897PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44620 { "dsp340050b49a6c_fld2899PQ_slot0", FIELD_dsp340050b49a6c_fld2899PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44621 { "dsp340050b49a6c_fld2900PQ_slot0", FIELD_dsp340050b49a6c_fld2900PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44622 { "dsp340050b49a6c_fld2901PQ_slot0", FIELD_dsp340050b49a6c_fld2901PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44623 { "dsp340050b49a6c_fld2902PQ_slot0", FIELD_dsp340050b49a6c_fld2902PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44624 { "dsp340050b49a6c_fld2903PQ_slot0", FIELD_dsp340050b49a6c_fld2903PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44625 { "dsp340050b49a6c_fld2904PQ_slot0", FIELD_dsp340050b49a6c_fld2904PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44626 { "dsp340050b49a6c_fld2905PQ_slot0", FIELD_dsp340050b49a6c_fld2905PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44627 { "dsp340050b49a6c_fld2906PQ_slot0", FIELD_dsp340050b49a6c_fld2906PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44628 { "dsp340050b49a6c_fld2907PQ_slot0", FIELD_dsp340050b49a6c_fld2907PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44629 { "dsp340050b49a6c_fld2908PQ_slot0", FIELD_dsp340050b49a6c_fld2908PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44630 { "dsp340050b49a6c_fld2909PQ_slot0", FIELD_dsp340050b49a6c_fld2909PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44631 { "dsp340050b49a6c_fld2910PQ_slot0", FIELD_dsp340050b49a6c_fld2910PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44632 { "dsp340050b49a6c_fld2911PQ_slot0", FIELD_dsp340050b49a6c_fld2911PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44633 { "dsp340050b49a6c_fld2912PQ_slot0", FIELD_dsp340050b49a6c_fld2912PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44634 { "dsp340050b49a6c_fld2913PQ_slot0", FIELD_dsp340050b49a6c_fld2913PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44635 { "dsp340050b49a6c_fld2914PQ_slot0", FIELD_dsp340050b49a6c_fld2914PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44636 { "dsp340050b49a6c_fld2915PQ_slot0", FIELD_dsp340050b49a6c_fld2915PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44637 { "dsp340050b49a6c_fld2916PQ_slot0", FIELD_dsp340050b49a6c_fld2916PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44638 { "dsp340050b49a6c_fld2917PQ_slot0", FIELD_dsp340050b49a6c_fld2917PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44639 { "dsp340050b49a6c_fld2918PQ_slot0", FIELD_dsp340050b49a6c_fld2918PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44640 { "dsp340050b49a6c_fld2919PQ_slot0", FIELD_dsp340050b49a6c_fld2919PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44641 { "dsp340050b49a6c_fld2920PQ_slot0", FIELD_dsp340050b49a6c_fld2920PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44642 { "dsp340050b49a6c_fld2921PQ_slot0", FIELD_dsp340050b49a6c_fld2921PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44643 { "dsp340050b49a6c_fld2922PQ_slot0", FIELD_dsp340050b49a6c_fld2922PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44644 { "dsp340050b49a6c_fld2923PQ_slot0", FIELD_dsp340050b49a6c_fld2923PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44645 { "dsp340050b49a6c_fld2924PQ_slot0", FIELD_dsp340050b49a6c_fld2924PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44646 { "dsp340050b49a6c_fld2925PQ_slot0", FIELD_dsp340050b49a6c_fld2925PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44647 { "dsp340050b49a6c_fld2926PQ_slot0", FIELD_dsp340050b49a6c_fld2926PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44648 { "dsp340050b49a6c_fld2927PQ_slot0", FIELD_dsp340050b49a6c_fld2927PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44649 { "dsp340050b49a6c_fld2928PQ_slot0", FIELD_dsp340050b49a6c_fld2928PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44650 { "dsp340050b49a6c_fld2929PQ_slot0", FIELD_dsp340050b49a6c_fld2929PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44651 { "dsp340050b49a6c_fld2930PQ_slot0", FIELD_dsp340050b49a6c_fld2930PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44652 { "dsp340050b49a6c_fld2932PQ_slot0", FIELD_dsp340050b49a6c_fld2932PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44653 { "dsp340050b49a6c_fld2934PQ_slot0", FIELD_dsp340050b49a6c_fld2934PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44654 { "dsp340050b49a6c_fld2935PQ_slot0", FIELD_dsp340050b49a6c_fld2935PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44655 { "dsp340050b49a6c_fld2936PQ_slot0", FIELD_dsp340050b49a6c_fld2936PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44656 { "dsp340050b49a6c_fld2937PQ_slot0", FIELD_dsp340050b49a6c_fld2937PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44657 { "dsp340050b49a6c_fld2939PQ_slot0", FIELD_dsp340050b49a6c_fld2939PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44658 { "dsp340050b49a6c_fld2940", FIELD_dsp340050b49a6c_fld2940, -1, 0, 0, 0, 0, 0, 0 }, 44659 { "dsp340050b49a6c_fld2941PQ_slot0", FIELD_dsp340050b49a6c_fld2941PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44660 { "dsp340050b49a6c_fld2942PQ_slot0", FIELD_dsp340050b49a6c_fld2942PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44661 { "dsp340050b49a6c_fld2943PQ_slot0", FIELD_dsp340050b49a6c_fld2943PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44662 { "dsp340050b49a6c_fld2945PQ_slot0", FIELD_dsp340050b49a6c_fld2945PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44663 { "dsp340050b49a6c_fld2946PQ_slot0", FIELD_dsp340050b49a6c_fld2946PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44664 { "dsp340050b49a6c_fld2947PQ_slot0", FIELD_dsp340050b49a6c_fld2947PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44665 { "dsp340050b49a6c_fld2948PQ_slot0", FIELD_dsp340050b49a6c_fld2948PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44666 { "dsp340050b49a6c_fld2949PQ_slot0", FIELD_dsp340050b49a6c_fld2949PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44667 { "dsp340050b49a6c_fld2950PQ_slot0", FIELD_dsp340050b49a6c_fld2950PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44668 { "dsp340050b49a6c_fld3763PQ_slot0", FIELD_dsp340050b49a6c_fld3763PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44669 { "dsp340050b49a6c_fld3764PQ_slot0", FIELD_dsp340050b49a6c_fld3764PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44670 { "dsp340050b49a6c_fld3765PQ_slot0", FIELD_dsp340050b49a6c_fld3765PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44671 { "dsp340050b49a6c_fld3766PQ_slot0", FIELD_dsp340050b49a6c_fld3766PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44672 { "dsp340050b49a6c_fld3767PQ_slot0", FIELD_dsp340050b49a6c_fld3767PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44673 { "dsp340050b49a6c_fld3768PQ_slot0", FIELD_dsp340050b49a6c_fld3768PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44674 { "dsp340050b49a6c_fld3769PQ_slot0", FIELD_dsp340050b49a6c_fld3769PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44675 { "dsp340050b49a6c_fld3770PQ_slot0", FIELD_dsp340050b49a6c_fld3770PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44676 { "dsp340050b49a6c_fld3771PQ_slot0", FIELD_dsp340050b49a6c_fld3771PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44677 { "dsp340050b49a6c_fld3772", FIELD_dsp340050b49a6c_fld3772, -1, 0, 0, 0, 0, 0, 0 }, 44678 { "dsp340050b49a6c_fld3773PQ_slot0", FIELD_dsp340050b49a6c_fld3773PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44679 { "dsp340050b49a6c_fld3775PQ_slot0", FIELD_dsp340050b49a6c_fld3775PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44680 { "dsp340050b49a6c_fld3776PQ_slot0", FIELD_dsp340050b49a6c_fld3776PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44681 { "dsp340050b49a6c_fld3777PQ_slot0", FIELD_dsp340050b49a6c_fld3777PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44682 { "dsp340050b49a6c_fld3778PQ_slot0", FIELD_dsp340050b49a6c_fld3778PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44683 { "dsp340050b49a6c_fld3779PQ_slot0", FIELD_dsp340050b49a6c_fld3779PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44684 { "dsp340050b49a6c_fld3780PQ_slot0", FIELD_dsp340050b49a6c_fld3780PQ_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44685 { "op0_s12", FIELD_op0_s12, -1, 0, 0, 0, 0, 0, 0 }, 44686 { "dsp340050b49a6c_fld2953ACC2_slot2", FIELD_dsp340050b49a6c_fld2953ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44687 { "dsp340050b49a6c_fld2954ACC2_slot2", FIELD_dsp340050b49a6c_fld2954ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44688 { "dsp340050b49a6c_fld2955ACC2_slot2", FIELD_dsp340050b49a6c_fld2955ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44689 { "dsp340050b49a6c_fld2956ACC2_slot2", FIELD_dsp340050b49a6c_fld2956ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44690 { "dsp340050b49a6c_fld2957ACC2_slot2", FIELD_dsp340050b49a6c_fld2957ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44691 { "dsp340050b49a6c_fld2958ACC2_slot2", FIELD_dsp340050b49a6c_fld2958ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44692 { "dsp340050b49a6c_fld2959ACC2_slot2", FIELD_dsp340050b49a6c_fld2959ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44693 { "dsp340050b49a6c_fld2960ACC2_slot2", FIELD_dsp340050b49a6c_fld2960ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44694 { "dsp340050b49a6c_fld2963ACC2_slot2", FIELD_dsp340050b49a6c_fld2963ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44695 { "dsp340050b49a6c_fld2964ACC2_slot2", FIELD_dsp340050b49a6c_fld2964ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44696 { "dsp340050b49a6c_fld2966ACC2_slot2", FIELD_dsp340050b49a6c_fld2966ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44697 { "dsp340050b49a6c_fld2967ACC2_slot2", FIELD_dsp340050b49a6c_fld2967ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44698 { "dsp340050b49a6c_fld3782ACC2_slot2", FIELD_dsp340050b49a6c_fld3782ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44699 { "dsp340050b49a6c_fld3783ACC2_slot2", FIELD_dsp340050b49a6c_fld3783ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44700 { "dsp340050b49a6c_fld3784ACC2_slot2", FIELD_dsp340050b49a6c_fld3784ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44701 { "dsp340050b49a6c_fld3785ACC2_slot2", FIELD_dsp340050b49a6c_fld3785ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44702 { "dsp340050b49a6c_fld3786ACC2_slot2", FIELD_dsp340050b49a6c_fld3786ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44703 { "dsp340050b49a6c_fld3788ACC2_slot2", FIELD_dsp340050b49a6c_fld3788ACC2_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44704 { "op0_s13", FIELD_op0_s13, -1, 0, 0, 0, 0, 0, 0 }, 44705 { "dsp340050b49a6c_fld2028", FIELD_dsp340050b49a6c_fld2028, -1, 0, 0, 0, 0, 0, 0 }, 44706 { "dsp340050b49a6c_fld2075", FIELD_dsp340050b49a6c_fld2075, -1, 0, 0, 0, 0, 0, 0 }, 44707 { "dsp340050b49a6c_fld2968ACC2_slot1", FIELD_dsp340050b49a6c_fld2968ACC2_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44708 { "dsp340050b49a6c_fld2969ACC2_slot1", FIELD_dsp340050b49a6c_fld2969ACC2_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44709 { "dsp340050b49a6c_fld3790ACC2_slot1", FIELD_dsp340050b49a6c_fld3790ACC2_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44710 { "dsp340050b49a6c_fld3793ACC2_slot1", FIELD_dsp340050b49a6c_fld3793ACC2_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44711 { "op0_s14", FIELD_op0_s14, -1, 0, 0, 0, 0, 0, 0 }, 44712 { "dsp340050b49a6c_fld2973ACC2_slot0", FIELD_dsp340050b49a6c_fld2973ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44713 { "dsp340050b49a6c_fld2974ACC2_slot0", FIELD_dsp340050b49a6c_fld2974ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44714 { "dsp340050b49a6c_fld2975ACC2_slot0", FIELD_dsp340050b49a6c_fld2975ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44715 { "dsp340050b49a6c_fld2976ACC2_slot0", FIELD_dsp340050b49a6c_fld2976ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44716 { "dsp340050b49a6c_fld2977ACC2_slot0", FIELD_dsp340050b49a6c_fld2977ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44717 { "dsp340050b49a6c_fld2980ACC2_slot0", FIELD_dsp340050b49a6c_fld2980ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44718 { "dsp340050b49a6c_fld2981ACC2_slot0", FIELD_dsp340050b49a6c_fld2981ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44719 { "dsp340050b49a6c_fld2982ACC2_slot0", FIELD_dsp340050b49a6c_fld2982ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44720 { "dsp340050b49a6c_fld2984ACC2_slot0", FIELD_dsp340050b49a6c_fld2984ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44721 { "dsp340050b49a6c_fld2985ACC2_slot0", FIELD_dsp340050b49a6c_fld2985ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44722 { "dsp340050b49a6c_fld2987ACC2_slot0", FIELD_dsp340050b49a6c_fld2987ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44723 { "dsp340050b49a6c_fld2989ACC2_slot0", FIELD_dsp340050b49a6c_fld2989ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44724 { "dsp340050b49a6c_fld2990ACC2_slot0", FIELD_dsp340050b49a6c_fld2990ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44725 { "dsp340050b49a6c_fld3795ACC2_slot0", FIELD_dsp340050b49a6c_fld3795ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44726 { "dsp340050b49a6c_fld3796ACC2_slot0", FIELD_dsp340050b49a6c_fld3796ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44727 { "dsp340050b49a6c_fld3797", FIELD_dsp340050b49a6c_fld3797, -1, 0, 0, 0, 0, 0, 0 }, 44728 { "dsp340050b49a6c_fld3798ACC2_slot0", FIELD_dsp340050b49a6c_fld3798ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44729 { "dsp340050b49a6c_fld3799ACC2_slot0", FIELD_dsp340050b49a6c_fld3799ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44730 { "dsp340050b49a6c_fld3800ACC2_slot0", FIELD_dsp340050b49a6c_fld3800ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44731 { "dsp340050b49a6c_fld3801ACC2_slot0", FIELD_dsp340050b49a6c_fld3801ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44732 { "dsp340050b49a6c_fld3802ACC2_slot0", FIELD_dsp340050b49a6c_fld3802ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44733 { "dsp340050b49a6c_fld3803ACC2_slot0", FIELD_dsp340050b49a6c_fld3803ACC2_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44734 { "op0_s15", FIELD_op0_s15, -1, 0, 0, 0, 0, 0, 0 }, 44735 { "dsp340050b49a6c_fld2991SMOD_slot2", FIELD_dsp340050b49a6c_fld2991SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44736 { "dsp340050b49a6c_fld2992SMOD_slot2", FIELD_dsp340050b49a6c_fld2992SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44737 { "dsp340050b49a6c_fld2993SMOD_slot2", FIELD_dsp340050b49a6c_fld2993SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44738 { "dsp340050b49a6c_fld2994SMOD_slot2", FIELD_dsp340050b49a6c_fld2994SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44739 { "dsp340050b49a6c_fld2995SMOD_slot2", FIELD_dsp340050b49a6c_fld2995SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44740 { "dsp340050b49a6c_fld2996SMOD_slot2", FIELD_dsp340050b49a6c_fld2996SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44741 { "dsp340050b49a6c_fld2997SMOD_slot2", FIELD_dsp340050b49a6c_fld2997SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44742 { "dsp340050b49a6c_fld2998SMOD_slot2", FIELD_dsp340050b49a6c_fld2998SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44743 { "dsp340050b49a6c_fld2999SMOD_slot2", FIELD_dsp340050b49a6c_fld2999SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44744 { "dsp340050b49a6c_fld3000SMOD_slot2", FIELD_dsp340050b49a6c_fld3000SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44745 { "dsp340050b49a6c_fld3001SMOD_slot2", FIELD_dsp340050b49a6c_fld3001SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44746 { "dsp340050b49a6c_fld3002SMOD_slot2", FIELD_dsp340050b49a6c_fld3002SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44747 { "dsp340050b49a6c_fld3003SMOD_slot2", FIELD_dsp340050b49a6c_fld3003SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44748 { "dsp340050b49a6c_fld3004SMOD_slot2", FIELD_dsp340050b49a6c_fld3004SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44749 { "dsp340050b49a6c_fld3005SMOD_slot2", FIELD_dsp340050b49a6c_fld3005SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44750 { "dsp340050b49a6c_fld3006SMOD_slot2", FIELD_dsp340050b49a6c_fld3006SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44751 { "dsp340050b49a6c_fld3007SMOD_slot2", FIELD_dsp340050b49a6c_fld3007SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44752 { "dsp340050b49a6c_fld3008SMOD_slot2", FIELD_dsp340050b49a6c_fld3008SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44753 { "dsp340050b49a6c_fld3009SMOD_slot2", FIELD_dsp340050b49a6c_fld3009SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44754 { "dsp340050b49a6c_fld3010SMOD_slot2", FIELD_dsp340050b49a6c_fld3010SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44755 { "dsp340050b49a6c_fld3011SMOD_slot2", FIELD_dsp340050b49a6c_fld3011SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44756 { "dsp340050b49a6c_fld3012SMOD_slot2", FIELD_dsp340050b49a6c_fld3012SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44757 { "dsp340050b49a6c_fld3013SMOD_slot2", FIELD_dsp340050b49a6c_fld3013SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44758 { "dsp340050b49a6c_fld3014SMOD_slot2", FIELD_dsp340050b49a6c_fld3014SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44759 { "dsp340050b49a6c_fld3015SMOD_slot2", FIELD_dsp340050b49a6c_fld3015SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44760 { "dsp340050b49a6c_fld3016SMOD_slot2", FIELD_dsp340050b49a6c_fld3016SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44761 { "dsp340050b49a6c_fld3017SMOD_slot2", FIELD_dsp340050b49a6c_fld3017SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44762 { "dsp340050b49a6c_fld3018SMOD_slot2", FIELD_dsp340050b49a6c_fld3018SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44763 { "dsp340050b49a6c_fld3019SMOD_slot2", FIELD_dsp340050b49a6c_fld3019SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44764 { "dsp340050b49a6c_fld3020SMOD_slot2", FIELD_dsp340050b49a6c_fld3020SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44765 { "dsp340050b49a6c_fld3021SMOD_slot2", FIELD_dsp340050b49a6c_fld3021SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44766 { "dsp340050b49a6c_fld3022SMOD_slot2", FIELD_dsp340050b49a6c_fld3022SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44767 { "dsp340050b49a6c_fld3023SMOD_slot2", FIELD_dsp340050b49a6c_fld3023SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44768 { "dsp340050b49a6c_fld3024SMOD_slot2", FIELD_dsp340050b49a6c_fld3024SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44769 { "dsp340050b49a6c_fld3025SMOD_slot2", FIELD_dsp340050b49a6c_fld3025SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44770 { "dsp340050b49a6c_fld3026SMOD_slot2", FIELD_dsp340050b49a6c_fld3026SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44771 { "dsp340050b49a6c_fld3027SMOD_slot2", FIELD_dsp340050b49a6c_fld3027SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44772 { "dsp340050b49a6c_fld3028SMOD_slot2", FIELD_dsp340050b49a6c_fld3028SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44773 { "dsp340050b49a6c_fld3030SMOD_slot2", FIELD_dsp340050b49a6c_fld3030SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44774 { "dsp340050b49a6c_fld3031SMOD_slot2", FIELD_dsp340050b49a6c_fld3031SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44775 { "dsp340050b49a6c_fld3032SMOD_slot2", FIELD_dsp340050b49a6c_fld3032SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44776 { "dsp340050b49a6c_fld3033SMOD_slot2", FIELD_dsp340050b49a6c_fld3033SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44777 { "dsp340050b49a6c_fld3034SMOD_slot2", FIELD_dsp340050b49a6c_fld3034SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44778 { "dsp340050b49a6c_fld3035SMOD_slot2", FIELD_dsp340050b49a6c_fld3035SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44779 { "dsp340050b49a6c_fld3036SMOD_slot2", FIELD_dsp340050b49a6c_fld3036SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44780 { "dsp340050b49a6c_fld3038SMOD_slot2", FIELD_dsp340050b49a6c_fld3038SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44781 { "dsp340050b49a6c_fld3039SMOD_slot2", FIELD_dsp340050b49a6c_fld3039SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44782 { "dsp340050b49a6c_fld3040SMOD_slot2", FIELD_dsp340050b49a6c_fld3040SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44783 { "dsp340050b49a6c_fld3043SMOD_slot2", FIELD_dsp340050b49a6c_fld3043SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44784 { "dsp340050b49a6c_fld3044SMOD_slot2", FIELD_dsp340050b49a6c_fld3044SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44785 { "dsp340050b49a6c_fld3046SMOD_slot2", FIELD_dsp340050b49a6c_fld3046SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44786 { "dsp340050b49a6c_fld3047SMOD_slot2", FIELD_dsp340050b49a6c_fld3047SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44787 { "dsp340050b49a6c_fld3048", FIELD_dsp340050b49a6c_fld3048, -1, 0, 0, 0, 0, 0, 0 }, 44788 { "dsp340050b49a6c_fld3049SMOD_slot2", FIELD_dsp340050b49a6c_fld3049SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44789 { "dsp340050b49a6c_fld3050SMOD_slot2", FIELD_dsp340050b49a6c_fld3050SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44790 { "dsp340050b49a6c_fld3051SMOD_slot2", FIELD_dsp340050b49a6c_fld3051SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44791 { "dsp340050b49a6c_fld3052SMOD_slot2", FIELD_dsp340050b49a6c_fld3052SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44792 { "dsp340050b49a6c_fld3053SMOD_slot2", FIELD_dsp340050b49a6c_fld3053SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44793 { "dsp340050b49a6c_fld3054SMOD_slot2", FIELD_dsp340050b49a6c_fld3054SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44794 { "dsp340050b49a6c_fld3055SMOD_slot2", FIELD_dsp340050b49a6c_fld3055SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44795 { "dsp340050b49a6c_fld3056SMOD_slot2", FIELD_dsp340050b49a6c_fld3056SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44796 { "dsp340050b49a6c_fld3058SMOD_slot2", FIELD_dsp340050b49a6c_fld3058SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44797 { "dsp340050b49a6c_fld3059SMOD_slot2", FIELD_dsp340050b49a6c_fld3059SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44798 { "dsp340050b49a6c_fld3061SMOD_slot2", FIELD_dsp340050b49a6c_fld3061SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44799 { "dsp340050b49a6c_fld3062", FIELD_dsp340050b49a6c_fld3062, -1, 0, 0, 0, 0, 0, 0 }, 44800 { "dsp340050b49a6c_fld3063SMOD_slot2", FIELD_dsp340050b49a6c_fld3063SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44801 { "dsp340050b49a6c_fld3065SMOD_slot2", FIELD_dsp340050b49a6c_fld3065SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44802 { "dsp340050b49a6c_fld3066SMOD_slot2", FIELD_dsp340050b49a6c_fld3066SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44803 { "dsp340050b49a6c_fld3067SMOD_slot2", FIELD_dsp340050b49a6c_fld3067SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44804 { "dsp340050b49a6c_fld3068SMOD_slot2", FIELD_dsp340050b49a6c_fld3068SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44805 { "dsp340050b49a6c_fld3069SMOD_slot2", FIELD_dsp340050b49a6c_fld3069SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44806 { "dsp340050b49a6c_fld3070", FIELD_dsp340050b49a6c_fld3070, -1, 0, 0, 0, 0, 0, 0 }, 44807 { "dsp340050b49a6c_fld3071SMOD_slot2", FIELD_dsp340050b49a6c_fld3071SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44808 { "dsp340050b49a6c_fld3072SMOD_slot2", FIELD_dsp340050b49a6c_fld3072SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44809 { "dsp340050b49a6c_fld3073SMOD_slot2", FIELD_dsp340050b49a6c_fld3073SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44810 { "dsp340050b49a6c_fld3074SMOD_slot2", FIELD_dsp340050b49a6c_fld3074SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44811 { "dsp340050b49a6c_fld3075SMOD_slot2", FIELD_dsp340050b49a6c_fld3075SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44812 { "dsp340050b49a6c_fld3076SMOD_slot2", FIELD_dsp340050b49a6c_fld3076SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44813 { "dsp340050b49a6c_fld3077SMOD_slot2", FIELD_dsp340050b49a6c_fld3077SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44814 { "dsp340050b49a6c_fld3078SMOD_slot2", FIELD_dsp340050b49a6c_fld3078SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44815 { "dsp340050b49a6c_fld3079SMOD_slot2", FIELD_dsp340050b49a6c_fld3079SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44816 { "dsp340050b49a6c_fld3080SMOD_slot2", FIELD_dsp340050b49a6c_fld3080SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44817 { "dsp340050b49a6c_fld3081SMOD_slot2", FIELD_dsp340050b49a6c_fld3081SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44818 { "dsp340050b49a6c_fld3082SMOD_slot2", FIELD_dsp340050b49a6c_fld3082SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44819 { "dsp340050b49a6c_fld3084SMOD_slot2", FIELD_dsp340050b49a6c_fld3084SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44820 { "dsp340050b49a6c_fld3085SMOD_slot2", FIELD_dsp340050b49a6c_fld3085SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44821 { "dsp340050b49a6c_fld3087SMOD_slot2", FIELD_dsp340050b49a6c_fld3087SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44822 { "dsp340050b49a6c_fld3088SMOD_slot2", FIELD_dsp340050b49a6c_fld3088SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44823 { "dsp340050b49a6c_fld3090SMOD_slot2", FIELD_dsp340050b49a6c_fld3090SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44824 { "dsp340050b49a6c_fld3091SMOD_slot2", FIELD_dsp340050b49a6c_fld3091SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44825 { "dsp340050b49a6c_fld3092SMOD_slot2", FIELD_dsp340050b49a6c_fld3092SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44826 { "dsp340050b49a6c_fld3093SMOD_slot2", FIELD_dsp340050b49a6c_fld3093SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44827 { "dsp340050b49a6c_fld3096SMOD_slot2", FIELD_dsp340050b49a6c_fld3096SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44828 { "dsp340050b49a6c_fld3097SMOD_slot2", FIELD_dsp340050b49a6c_fld3097SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44829 { "dsp340050b49a6c_fld3098SMOD_slot2", FIELD_dsp340050b49a6c_fld3098SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44830 { "dsp340050b49a6c_fld3099SMOD_slot2", FIELD_dsp340050b49a6c_fld3099SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44831 { "dsp340050b49a6c_fld3100SMOD_slot2", FIELD_dsp340050b49a6c_fld3100SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44832 { "dsp340050b49a6c_fld3101SMOD_slot2", FIELD_dsp340050b49a6c_fld3101SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44833 { "dsp340050b49a6c_fld3102SMOD_slot2", FIELD_dsp340050b49a6c_fld3102SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44834 { "dsp340050b49a6c_fld3104SMOD_slot2", FIELD_dsp340050b49a6c_fld3104SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44835 { "dsp340050b49a6c_fld3105SMOD_slot2", FIELD_dsp340050b49a6c_fld3105SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44836 { "dsp340050b49a6c_fld3106SMOD_slot2", FIELD_dsp340050b49a6c_fld3106SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44837 { "dsp340050b49a6c_fld3107SMOD_slot2", FIELD_dsp340050b49a6c_fld3107SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44838 { "dsp340050b49a6c_fld3108SMOD_slot2", FIELD_dsp340050b49a6c_fld3108SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44839 { "dsp340050b49a6c_fld3109SMOD_slot2", FIELD_dsp340050b49a6c_fld3109SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44840 { "dsp340050b49a6c_fld3110SMOD_slot2", FIELD_dsp340050b49a6c_fld3110SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44841 { "dsp340050b49a6c_fld3111SMOD_slot2", FIELD_dsp340050b49a6c_fld3111SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44842 { "dsp340050b49a6c_fld3113SMOD_slot2", FIELD_dsp340050b49a6c_fld3113SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44843 { "dsp340050b49a6c_fld3114SMOD_slot2", FIELD_dsp340050b49a6c_fld3114SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44844 { "dsp340050b49a6c_fld3115SMOD_slot2", FIELD_dsp340050b49a6c_fld3115SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44845 { "dsp340050b49a6c_fld3116SMOD_slot2", FIELD_dsp340050b49a6c_fld3116SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44846 { "dsp340050b49a6c_fld3805SMOD_slot2", FIELD_dsp340050b49a6c_fld3805SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44847 { "dsp340050b49a6c_fld3806SMOD_slot2", FIELD_dsp340050b49a6c_fld3806SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44848 { "dsp340050b49a6c_fld3807SMOD_slot2", FIELD_dsp340050b49a6c_fld3807SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44849 { "dsp340050b49a6c_fld3808", FIELD_dsp340050b49a6c_fld3808, -1, 0, 0, 0, 0, 0, 0 }, 44850 { "dsp340050b49a6c_fld3809SMOD_slot2", FIELD_dsp340050b49a6c_fld3809SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44851 { "dsp340050b49a6c_fld3810SMOD_slot2", FIELD_dsp340050b49a6c_fld3810SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44852 { "dsp340050b49a6c_fld3812SMOD_slot2", FIELD_dsp340050b49a6c_fld3812SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44853 { "dsp340050b49a6c_fld3813SMOD_slot2", FIELD_dsp340050b49a6c_fld3813SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44854 { "dsp340050b49a6c_fld3814SMOD_slot2", FIELD_dsp340050b49a6c_fld3814SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44855 { "dsp340050b49a6c_fld3816SMOD_slot2", FIELD_dsp340050b49a6c_fld3816SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44856 { "dsp340050b49a6c_fld3817", FIELD_dsp340050b49a6c_fld3817, -1, 0, 0, 0, 0, 0, 0 }, 44857 { "dsp340050b49a6c_fld3818SMOD_slot2", FIELD_dsp340050b49a6c_fld3818SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44858 { "dsp340050b49a6c_fld3819SMOD_slot2", FIELD_dsp340050b49a6c_fld3819SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44859 { "dsp340050b49a6c_fld3821SMOD_slot2", FIELD_dsp340050b49a6c_fld3821SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44860 { "dsp340050b49a6c_fld3822SMOD_slot2", FIELD_dsp340050b49a6c_fld3822SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44861 { "dsp340050b49a6c_fld3823SMOD_slot2", FIELD_dsp340050b49a6c_fld3823SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44862 { "dsp340050b49a6c_fld3824SMOD_slot2", FIELD_dsp340050b49a6c_fld3824SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44863 { "dsp340050b49a6c_fld3825SMOD_slot2", FIELD_dsp340050b49a6c_fld3825SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44864 { "dsp340050b49a6c_fld3826SMOD_slot2", FIELD_dsp340050b49a6c_fld3826SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44865 { "dsp340050b49a6c_fld3827SMOD_slot2", FIELD_dsp340050b49a6c_fld3827SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44866 { "dsp340050b49a6c_fld3828SMOD_slot2", FIELD_dsp340050b49a6c_fld3828SMOD_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44867 { "op0_s16", FIELD_op0_s16, -1, 0, 0, 0, 0, 0, 0 }, 44868 { "dsp340050b49a6c_fld2033", FIELD_dsp340050b49a6c_fld2033, -1, 0, 0, 0, 0, 0, 0 }, 44869 { "dsp340050b49a6c_fld2080", FIELD_dsp340050b49a6c_fld2080, -1, 0, 0, 0, 0, 0, 0 }, 44870 { "dsp340050b49a6c_fld3117SMOD_slot1", FIELD_dsp340050b49a6c_fld3117SMOD_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44871 { "dsp340050b49a6c_fld3118SMOD_slot1", FIELD_dsp340050b49a6c_fld3118SMOD_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44872 { "dsp340050b49a6c_fld3829SMOD_slot1", FIELD_dsp340050b49a6c_fld3829SMOD_slot1, -1, 0, 0, 0, 0, 0, 0 }, 44873 { "op0_s17", FIELD_op0_s17, -1, 0, 0, 0, 0, 0, 0 }, 44874 { "dsp340050b49a6c_fld3119SMOD_slot0", FIELD_dsp340050b49a6c_fld3119SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44875 { "dsp340050b49a6c_fld3120SMOD_slot0", FIELD_dsp340050b49a6c_fld3120SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44876 { "dsp340050b49a6c_fld3121SMOD_slot0", FIELD_dsp340050b49a6c_fld3121SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44877 { "dsp340050b49a6c_fld3122SMOD_slot0", FIELD_dsp340050b49a6c_fld3122SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44878 { "dsp340050b49a6c_fld3123SMOD_slot0", FIELD_dsp340050b49a6c_fld3123SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44879 { "dsp340050b49a6c_fld3125SMOD_slot0", FIELD_dsp340050b49a6c_fld3125SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44880 { "dsp340050b49a6c_fld3126SMOD_slot0", FIELD_dsp340050b49a6c_fld3126SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44881 { "dsp340050b49a6c_fld3127SMOD_slot0", FIELD_dsp340050b49a6c_fld3127SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44882 { "dsp340050b49a6c_fld3128SMOD_slot0", FIELD_dsp340050b49a6c_fld3128SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44883 { "dsp340050b49a6c_fld3129SMOD_slot0", FIELD_dsp340050b49a6c_fld3129SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44884 { "dsp340050b49a6c_fld3130SMOD_slot0", FIELD_dsp340050b49a6c_fld3130SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44885 { "dsp340050b49a6c_fld3131SMOD_slot0", FIELD_dsp340050b49a6c_fld3131SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44886 { "dsp340050b49a6c_fld3132SMOD_slot0", FIELD_dsp340050b49a6c_fld3132SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44887 { "dsp340050b49a6c_fld3133SMOD_slot0", FIELD_dsp340050b49a6c_fld3133SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44888 { "dsp340050b49a6c_fld3134SMOD_slot0", FIELD_dsp340050b49a6c_fld3134SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44889 { "dsp340050b49a6c_fld3135SMOD_slot0", FIELD_dsp340050b49a6c_fld3135SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44890 { "dsp340050b49a6c_fld3136SMOD_slot0", FIELD_dsp340050b49a6c_fld3136SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44891 { "dsp340050b49a6c_fld3137SMOD_slot0", FIELD_dsp340050b49a6c_fld3137SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44892 { "dsp340050b49a6c_fld3138SMOD_slot0", FIELD_dsp340050b49a6c_fld3138SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44893 { "dsp340050b49a6c_fld3139SMOD_slot0", FIELD_dsp340050b49a6c_fld3139SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44894 { "dsp340050b49a6c_fld3140SMOD_slot0", FIELD_dsp340050b49a6c_fld3140SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44895 { "dsp340050b49a6c_fld3141SMOD_slot0", FIELD_dsp340050b49a6c_fld3141SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44896 { "dsp340050b49a6c_fld3142SMOD_slot0", FIELD_dsp340050b49a6c_fld3142SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44897 { "dsp340050b49a6c_fld3143SMOD_slot0", FIELD_dsp340050b49a6c_fld3143SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44898 { "dsp340050b49a6c_fld3144SMOD_slot0", FIELD_dsp340050b49a6c_fld3144SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44899 { "dsp340050b49a6c_fld3145SMOD_slot0", FIELD_dsp340050b49a6c_fld3145SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44900 { "dsp340050b49a6c_fld3146SMOD_slot0", FIELD_dsp340050b49a6c_fld3146SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44901 { "dsp340050b49a6c_fld3148SMOD_slot0", FIELD_dsp340050b49a6c_fld3148SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44902 { "dsp340050b49a6c_fld3149SMOD_slot0", FIELD_dsp340050b49a6c_fld3149SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44903 { "dsp340050b49a6c_fld3150", FIELD_dsp340050b49a6c_fld3150, -1, 0, 0, 0, 0, 0, 0 }, 44904 { "dsp340050b49a6c_fld3152SMOD_slot0", FIELD_dsp340050b49a6c_fld3152SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44905 { "dsp340050b49a6c_fld3153SMOD_slot0", FIELD_dsp340050b49a6c_fld3153SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44906 { "dsp340050b49a6c_fld3155SMOD_slot0", FIELD_dsp340050b49a6c_fld3155SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44907 { "dsp340050b49a6c_fld3156SMOD_slot0", FIELD_dsp340050b49a6c_fld3156SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44908 { "dsp340050b49a6c_fld3157SMOD_slot0", FIELD_dsp340050b49a6c_fld3157SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44909 { "dsp340050b49a6c_fld3158SMOD_slot0", FIELD_dsp340050b49a6c_fld3158SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44910 { "dsp340050b49a6c_fld3159SMOD_slot0", FIELD_dsp340050b49a6c_fld3159SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44911 { "dsp340050b49a6c_fld3160SMOD_slot0", FIELD_dsp340050b49a6c_fld3160SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44912 { "dsp340050b49a6c_fld3161SMOD_slot0", FIELD_dsp340050b49a6c_fld3161SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44913 { "dsp340050b49a6c_fld3164SMOD_slot0", FIELD_dsp340050b49a6c_fld3164SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44914 { "dsp340050b49a6c_fld3165SMOD_slot0", FIELD_dsp340050b49a6c_fld3165SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44915 { "dsp340050b49a6c_fld3166SMOD_slot0", FIELD_dsp340050b49a6c_fld3166SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44916 { "dsp340050b49a6c_fld3168SMOD_slot0", FIELD_dsp340050b49a6c_fld3168SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44917 { "dsp340050b49a6c_fld3170SMOD_slot0", FIELD_dsp340050b49a6c_fld3170SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44918 { "dsp340050b49a6c_fld3171SMOD_slot0", FIELD_dsp340050b49a6c_fld3171SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44919 { "dsp340050b49a6c_fld3172SMOD_slot0", FIELD_dsp340050b49a6c_fld3172SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44920 { "dsp340050b49a6c_fld3173SMOD_slot0", FIELD_dsp340050b49a6c_fld3173SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44921 { "dsp340050b49a6c_fld3174SMOD_slot0", FIELD_dsp340050b49a6c_fld3174SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44922 { "dsp340050b49a6c_fld3175SMOD_slot0", FIELD_dsp340050b49a6c_fld3175SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44923 { "dsp340050b49a6c_fld3176SMOD_slot0", FIELD_dsp340050b49a6c_fld3176SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44924 { "dsp340050b49a6c_fld3177SMOD_slot0", FIELD_dsp340050b49a6c_fld3177SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44925 { "dsp340050b49a6c_fld3178SMOD_slot0", FIELD_dsp340050b49a6c_fld3178SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44926 { "dsp340050b49a6c_fld3179SMOD_slot0", FIELD_dsp340050b49a6c_fld3179SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44927 { "dsp340050b49a6c_fld3180SMOD_slot0", FIELD_dsp340050b49a6c_fld3180SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44928 { "dsp340050b49a6c_fld3181SMOD_slot0", FIELD_dsp340050b49a6c_fld3181SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44929 { "dsp340050b49a6c_fld3182SMOD_slot0", FIELD_dsp340050b49a6c_fld3182SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44930 { "dsp340050b49a6c_fld3184SMOD_slot0", FIELD_dsp340050b49a6c_fld3184SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44931 { "dsp340050b49a6c_fld3186SMOD_slot0", FIELD_dsp340050b49a6c_fld3186SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44932 { "dsp340050b49a6c_fld3188SMOD_slot0", FIELD_dsp340050b49a6c_fld3188SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44933 { "dsp340050b49a6c_fld3832SMOD_slot0", FIELD_dsp340050b49a6c_fld3832SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44934 { "dsp340050b49a6c_fld3833SMOD_slot0", FIELD_dsp340050b49a6c_fld3833SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44935 { "dsp340050b49a6c_fld3834", FIELD_dsp340050b49a6c_fld3834, -1, 0, 0, 0, 0, 0, 0 }, 44936 { "dsp340050b49a6c_fld3836SMOD_slot0", FIELD_dsp340050b49a6c_fld3836SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44937 { "dsp340050b49a6c_fld3837SMOD_slot0", FIELD_dsp340050b49a6c_fld3837SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44938 { "dsp340050b49a6c_fld3838SMOD_slot0", FIELD_dsp340050b49a6c_fld3838SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44939 { "dsp340050b49a6c_fld3841SMOD_slot0", FIELD_dsp340050b49a6c_fld3841SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44940 { "dsp340050b49a6c_fld3842SMOD_slot0", FIELD_dsp340050b49a6c_fld3842SMOD_slot0, -1, 0, 0, 0, 0, 0, 0 }, 44941 { "op0_s18", FIELD_op0_s18, -1, 0, 0, 0, 0, 0, 0 }, 44942 { "dsp340050b49a6c_fld2074", FIELD_dsp340050b49a6c_fld2074, -1, 0, 0, 0, 0, 0, 0 }, 44943 { "dsp340050b49a6c_fld3191LLR_slot2", FIELD_dsp340050b49a6c_fld3191LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44944 { "dsp340050b49a6c_fld3192LLR_slot2", FIELD_dsp340050b49a6c_fld3192LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44945 { "dsp340050b49a6c_fld3193LLR_slot2", FIELD_dsp340050b49a6c_fld3193LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44946 { "dsp340050b49a6c_fld3194LLR_slot2", FIELD_dsp340050b49a6c_fld3194LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44947 { "dsp340050b49a6c_fld3195LLR_slot2", FIELD_dsp340050b49a6c_fld3195LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44948 { "dsp340050b49a6c_fld3196LLR_slot2", FIELD_dsp340050b49a6c_fld3196LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44949 { "dsp340050b49a6c_fld3197LLR_slot2", FIELD_dsp340050b49a6c_fld3197LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44950 { "dsp340050b49a6c_fld3198LLR_slot2", FIELD_dsp340050b49a6c_fld3198LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44951 { "dsp340050b49a6c_fld3199LLR_slot2", FIELD_dsp340050b49a6c_fld3199LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44952 { "dsp340050b49a6c_fld3200LLR_slot2", FIELD_dsp340050b49a6c_fld3200LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44953 { "dsp340050b49a6c_fld3201LLR_slot2", FIELD_dsp340050b49a6c_fld3201LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44954 { "dsp340050b49a6c_fld3202LLR_slot2", FIELD_dsp340050b49a6c_fld3202LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44955 { "dsp340050b49a6c_fld3203LLR_slot2", FIELD_dsp340050b49a6c_fld3203LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44956 { "dsp340050b49a6c_fld3204LLR_slot2", FIELD_dsp340050b49a6c_fld3204LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44957 { "dsp340050b49a6c_fld3205", FIELD_dsp340050b49a6c_fld3205, -1, 0, 0, 0, 0, 0, 0 }, 44958 { "dsp340050b49a6c_fld3206", FIELD_dsp340050b49a6c_fld3206, -1, 0, 0, 0, 0, 0, 0 }, 44959 { "dsp340050b49a6c_fld3207LLR_slot2", FIELD_dsp340050b49a6c_fld3207LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44960 { "dsp340050b49a6c_fld3208LLR_slot2", FIELD_dsp340050b49a6c_fld3208LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44961 { "dsp340050b49a6c_fld3210LLR_slot2", FIELD_dsp340050b49a6c_fld3210LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44962 { "dsp340050b49a6c_fld3212", FIELD_dsp340050b49a6c_fld3212, -1, 0, 0, 0, 0, 0, 0 }, 44963 { "dsp340050b49a6c_fld3213LLR_slot2", FIELD_dsp340050b49a6c_fld3213LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44964 { "dsp340050b49a6c_fld3214", FIELD_dsp340050b49a6c_fld3214, -1, 0, 0, 0, 0, 0, 0 }, 44965 { "dsp340050b49a6c_fld3215LLR_slot2", FIELD_dsp340050b49a6c_fld3215LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44966 { "dsp340050b49a6c_fld3216LLR_slot2", FIELD_dsp340050b49a6c_fld3216LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44967 { "dsp340050b49a6c_fld3217", FIELD_dsp340050b49a6c_fld3217, -1, 0, 0, 0, 0, 0, 0 }, 44968 { "dsp340050b49a6c_fld3218LLR_slot2", FIELD_dsp340050b49a6c_fld3218LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44969 { "dsp340050b49a6c_fld3220LLR_slot2", FIELD_dsp340050b49a6c_fld3220LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44970 { "dsp340050b49a6c_fld3221LLR_slot2", FIELD_dsp340050b49a6c_fld3221LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44971 { "dsp340050b49a6c_fld3222LLR_slot2", FIELD_dsp340050b49a6c_fld3222LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44972 { "dsp340050b49a6c_fld3224LLR_slot2", FIELD_dsp340050b49a6c_fld3224LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44973 { "dsp340050b49a6c_fld3225", FIELD_dsp340050b49a6c_fld3225, -1, 0, 0, 0, 0, 0, 0 }, 44974 { "dsp340050b49a6c_fld3226LLR_slot2", FIELD_dsp340050b49a6c_fld3226LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44975 { "dsp340050b49a6c_fld3228LLR_slot2", FIELD_dsp340050b49a6c_fld3228LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44976 { "dsp340050b49a6c_fld3230", FIELD_dsp340050b49a6c_fld3230, -1, 0, 0, 0, 0, 0, 0 }, 44977 { "dsp340050b49a6c_fld3231LLR_slot2", FIELD_dsp340050b49a6c_fld3231LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44978 { "dsp340050b49a6c_fld3232LLR_slot2", FIELD_dsp340050b49a6c_fld3232LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44979 { "dsp340050b49a6c_fld3233", FIELD_dsp340050b49a6c_fld3233, -1, 0, 0, 0, 0, 0, 0 }, 44980 { "dsp340050b49a6c_fld3234LLR_slot2", FIELD_dsp340050b49a6c_fld3234LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44981 { "dsp340050b49a6c_fld3235LLR_slot2", FIELD_dsp340050b49a6c_fld3235LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44982 { "dsp340050b49a6c_fld3236", FIELD_dsp340050b49a6c_fld3236, -1, 0, 0, 0, 0, 0, 0 }, 44983 { "dsp340050b49a6c_fld3237LLR_slot2", FIELD_dsp340050b49a6c_fld3237LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44984 { "dsp340050b49a6c_fld3238LLR_slot2", FIELD_dsp340050b49a6c_fld3238LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44985 { "dsp340050b49a6c_fld3240LLR_slot2", FIELD_dsp340050b49a6c_fld3240LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44986 { "dsp340050b49a6c_fld3241LLR_slot2", FIELD_dsp340050b49a6c_fld3241LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44987 { "dsp340050b49a6c_fld3242LLR_slot2", FIELD_dsp340050b49a6c_fld3242LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44988 { "dsp340050b49a6c_fld3243LLR_slot2", FIELD_dsp340050b49a6c_fld3243LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44989 { "dsp340050b49a6c_fld3244LLR_slot2", FIELD_dsp340050b49a6c_fld3244LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44990 { "dsp340050b49a6c_fld3245LLR_slot2", FIELD_dsp340050b49a6c_fld3245LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44991 { "dsp340050b49a6c_fld3246", FIELD_dsp340050b49a6c_fld3246, -1, 0, 0, 0, 0, 0, 0 }, 44992 { "dsp340050b49a6c_fld3247LLR_slot2", FIELD_dsp340050b49a6c_fld3247LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44993 { "dsp340050b49a6c_fld3843LLR_slot2", FIELD_dsp340050b49a6c_fld3843LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44994 { "dsp340050b49a6c_fld3844", FIELD_dsp340050b49a6c_fld3844, -1, 0, 0, 0, 0, 0, 0 }, 44995 { "dsp340050b49a6c_fld3845LLR_slot2", FIELD_dsp340050b49a6c_fld3845LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44996 { "dsp340050b49a6c_fld3847LLR_slot2", FIELD_dsp340050b49a6c_fld3847LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44997 { "dsp340050b49a6c_fld3848LLR_slot2", FIELD_dsp340050b49a6c_fld3848LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44998 { "dsp340050b49a6c_fld3849LLR_slot2", FIELD_dsp340050b49a6c_fld3849LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 44999 { "dsp340050b49a6c_fld3850LLR_slot2", FIELD_dsp340050b49a6c_fld3850LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45000 { "dsp340050b49a6c_fld3851LLR_slot2", FIELD_dsp340050b49a6c_fld3851LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45001 { "dsp340050b49a6c_fld3853LLR_slot2", FIELD_dsp340050b49a6c_fld3853LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45002 { "dsp340050b49a6c_fld3855LLR_slot2", FIELD_dsp340050b49a6c_fld3855LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45003 { "dsp340050b49a6c_fld3856LLR_slot2", FIELD_dsp340050b49a6c_fld3856LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45004 { "dsp340050b49a6c_fld3857LLR_slot2", FIELD_dsp340050b49a6c_fld3857LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45005 { "dsp340050b49a6c_fld3859LLR_slot2", FIELD_dsp340050b49a6c_fld3859LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45006 { "dsp340050b49a6c_fld3860LLR_slot2", FIELD_dsp340050b49a6c_fld3860LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45007 { "dsp340050b49a6c_fld3861LLR_slot2", FIELD_dsp340050b49a6c_fld3861LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45008 { "dsp340050b49a6c_fld3862", FIELD_dsp340050b49a6c_fld3862, -1, 0, 0, 0, 0, 0, 0 }, 45009 { "dsp340050b49a6c_fld3863LLR_slot2", FIELD_dsp340050b49a6c_fld3863LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45010 { "dsp340050b49a6c_fld3864LLR_slot2", FIELD_dsp340050b49a6c_fld3864LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45011 { "dsp340050b49a6c_fld3865LLR_slot2", FIELD_dsp340050b49a6c_fld3865LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45012 { "dsp340050b49a6c_fld3866LLR_slot2", FIELD_dsp340050b49a6c_fld3866LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45013 { "dsp340050b49a6c_fld3867LLR_slot2", FIELD_dsp340050b49a6c_fld3867LLR_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45014 { "dsp340050b49a6c_fld3868", FIELD_dsp340050b49a6c_fld3868, -1, 0, 0, 0, 0, 0, 0 }, 45015 { "op0_s19", FIELD_op0_s19, -1, 0, 0, 0, 0, 0, 0 }, 45016 { "dsp340050b49a6c_fld2034", FIELD_dsp340050b49a6c_fld2034, -1, 0, 0, 0, 0, 0, 0 }, 45017 { "dsp340050b49a6c_fld3248LLR_slot1", FIELD_dsp340050b49a6c_fld3248LLR_slot1, -1, 0, 0, 0, 0, 0, 0 }, 45018 { "dsp340050b49a6c_fld3250LLR_slot1", FIELD_dsp340050b49a6c_fld3250LLR_slot1, -1, 0, 0, 0, 0, 0, 0 }, 45019 { "dsp340050b49a6c_fld3251LLR_slot1", FIELD_dsp340050b49a6c_fld3251LLR_slot1, -1, 0, 0, 0, 0, 0, 0 }, 45020 { "dsp340050b49a6c_fld3252LLR_slot1", FIELD_dsp340050b49a6c_fld3252LLR_slot1, -1, 0, 0, 0, 0, 0, 0 }, 45021 { "dsp340050b49a6c_fld3253LLR_slot1", FIELD_dsp340050b49a6c_fld3253LLR_slot1, -1, 0, 0, 0, 0, 0, 0 }, 45022 { "dsp340050b49a6c_fld3254LLR_slot1", FIELD_dsp340050b49a6c_fld3254LLR_slot1, -1, 0, 0, 0, 0, 0, 0 }, 45023 { "dsp340050b49a6c_fld3869LLR_slot1", FIELD_dsp340050b49a6c_fld3869LLR_slot1, -1, 0, 0, 0, 0, 0, 0 }, 45024 { "dsp340050b49a6c_fld3870", FIELD_dsp340050b49a6c_fld3870, -1, 0, 0, 0, 0, 0, 0 }, 45025 { "dsp340050b49a6c_fld3872LLR_slot1", FIELD_dsp340050b49a6c_fld3872LLR_slot1, -1, 0, 0, 0, 0, 0, 0 }, 45026 { "dsp340050b49a6c_fld3875LLR_slot1", FIELD_dsp340050b49a6c_fld3875LLR_slot1, -1, 0, 0, 0, 0, 0, 0 }, 45027 { "dsp340050b49a6c_fld3876LLR_slot1", FIELD_dsp340050b49a6c_fld3876LLR_slot1, -1, 0, 0, 0, 0, 0, 0 }, 45028 { "dsp340050b49a6c_fld3878LLR_slot1", FIELD_dsp340050b49a6c_fld3878LLR_slot1, -1, 0, 0, 0, 0, 0, 0 }, 45029 { "op0_s20", FIELD_op0_s20, -1, 0, 0, 0, 0, 0, 0 }, 45030 { "dsp340050b49a6c_fld2071", FIELD_dsp340050b49a6c_fld2071, -1, 0, 0, 0, 0, 0, 0 }, 45031 { "dsp340050b49a6c_fld3258LLR_slot0", FIELD_dsp340050b49a6c_fld3258LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45032 { "dsp340050b49a6c_fld3259LLR_slot0", FIELD_dsp340050b49a6c_fld3259LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45033 { "dsp340050b49a6c_fld3260LLR_slot0", FIELD_dsp340050b49a6c_fld3260LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45034 { "dsp340050b49a6c_fld3261LLR_slot0", FIELD_dsp340050b49a6c_fld3261LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45035 { "dsp340050b49a6c_fld3263LLR_slot0", FIELD_dsp340050b49a6c_fld3263LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45036 { "dsp340050b49a6c_fld3264LLR_slot0", FIELD_dsp340050b49a6c_fld3264LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45037 { "dsp340050b49a6c_fld3265LLR_slot0", FIELD_dsp340050b49a6c_fld3265LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45038 { "dsp340050b49a6c_fld3266LLR_slot0", FIELD_dsp340050b49a6c_fld3266LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45039 { "dsp340050b49a6c_fld3267LLR_slot0", FIELD_dsp340050b49a6c_fld3267LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45040 { "dsp340050b49a6c_fld3268LLR_slot0", FIELD_dsp340050b49a6c_fld3268LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45041 { "dsp340050b49a6c_fld3269LLR_slot0", FIELD_dsp340050b49a6c_fld3269LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45042 { "dsp340050b49a6c_fld3270LLR_slot0", FIELD_dsp340050b49a6c_fld3270LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45043 { "dsp340050b49a6c_fld3272LLR_slot0", FIELD_dsp340050b49a6c_fld3272LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45044 { "dsp340050b49a6c_fld3274LLR_slot0", FIELD_dsp340050b49a6c_fld3274LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45045 { "dsp340050b49a6c_fld3275LLR_slot0", FIELD_dsp340050b49a6c_fld3275LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45046 { "dsp340050b49a6c_fld3276LLR_slot0", FIELD_dsp340050b49a6c_fld3276LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45047 { "dsp340050b49a6c_fld3277LLR_slot0", FIELD_dsp340050b49a6c_fld3277LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45048 { "dsp340050b49a6c_fld3278LLR_slot0", FIELD_dsp340050b49a6c_fld3278LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45049 { "dsp340050b49a6c_fld3279LLR_slot0", FIELD_dsp340050b49a6c_fld3279LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45050 { "dsp340050b49a6c_fld3280LLR_slot0", FIELD_dsp340050b49a6c_fld3280LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45051 { "dsp340050b49a6c_fld3281LLR_slot0", FIELD_dsp340050b49a6c_fld3281LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45052 { "dsp340050b49a6c_fld3282LLR_slot0", FIELD_dsp340050b49a6c_fld3282LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45053 { "dsp340050b49a6c_fld3283LLR_slot0", FIELD_dsp340050b49a6c_fld3283LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45054 { "dsp340050b49a6c_fld3284LLR_slot0", FIELD_dsp340050b49a6c_fld3284LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45055 { "dsp340050b49a6c_fld3286LLR_slot0", FIELD_dsp340050b49a6c_fld3286LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45056 { "dsp340050b49a6c_fld3288LLR_slot0", FIELD_dsp340050b49a6c_fld3288LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45057 { "dsp340050b49a6c_fld3289LLR_slot0", FIELD_dsp340050b49a6c_fld3289LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45058 { "dsp340050b49a6c_fld3291LLR_slot0", FIELD_dsp340050b49a6c_fld3291LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45059 { "dsp340050b49a6c_fld3292LLR_slot0", FIELD_dsp340050b49a6c_fld3292LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45060 { "dsp340050b49a6c_fld3293LLR_slot0", FIELD_dsp340050b49a6c_fld3293LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45061 { "dsp340050b49a6c_fld3294LLR_slot0", FIELD_dsp340050b49a6c_fld3294LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45062 { "dsp340050b49a6c_fld3295LLR_slot0", FIELD_dsp340050b49a6c_fld3295LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45063 { "dsp340050b49a6c_fld3296LLR_slot0", FIELD_dsp340050b49a6c_fld3296LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45064 { "dsp340050b49a6c_fld3297LLR_slot0", FIELD_dsp340050b49a6c_fld3297LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45065 { "dsp340050b49a6c_fld3298LLR_slot0", FIELD_dsp340050b49a6c_fld3298LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45066 { "dsp340050b49a6c_fld3299LLR_slot0", FIELD_dsp340050b49a6c_fld3299LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45067 { "dsp340050b49a6c_fld3300LLR_slot0", FIELD_dsp340050b49a6c_fld3300LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45068 { "dsp340050b49a6c_fld3302LLR_slot0", FIELD_dsp340050b49a6c_fld3302LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45069 { "dsp340050b49a6c_fld3303LLR_slot0", FIELD_dsp340050b49a6c_fld3303LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45070 { "dsp340050b49a6c_fld3304LLR_slot0", FIELD_dsp340050b49a6c_fld3304LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45071 { "dsp340050b49a6c_fld3305LLR_slot0", FIELD_dsp340050b49a6c_fld3305LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45072 { "dsp340050b49a6c_fld3306LLR_slot0", FIELD_dsp340050b49a6c_fld3306LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45073 { "dsp340050b49a6c_fld3308LLR_slot0", FIELD_dsp340050b49a6c_fld3308LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45074 { "dsp340050b49a6c_fld3310LLR_slot0", FIELD_dsp340050b49a6c_fld3310LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45075 { "dsp340050b49a6c_fld3311LLR_slot0", FIELD_dsp340050b49a6c_fld3311LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45076 { "dsp340050b49a6c_fld3312LLR_slot0", FIELD_dsp340050b49a6c_fld3312LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45077 { "dsp340050b49a6c_fld3879LLR_slot0", FIELD_dsp340050b49a6c_fld3879LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45078 { "dsp340050b49a6c_fld3881LLR_slot0", FIELD_dsp340050b49a6c_fld3881LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45079 { "dsp340050b49a6c_fld3883LLR_slot0", FIELD_dsp340050b49a6c_fld3883LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45080 { "dsp340050b49a6c_fld3885LLR_slot0", FIELD_dsp340050b49a6c_fld3885LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45081 { "dsp340050b49a6c_fld3887LLR_slot0", FIELD_dsp340050b49a6c_fld3887LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45082 { "dsp340050b49a6c_fld3888LLR_slot0", FIELD_dsp340050b49a6c_fld3888LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45083 { "dsp340050b49a6c_fld3890LLR_slot0", FIELD_dsp340050b49a6c_fld3890LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45084 { "dsp340050b49a6c_fld3892LLR_slot0", FIELD_dsp340050b49a6c_fld3892LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45085 { "dsp340050b49a6c_fld3893LLR_slot0", FIELD_dsp340050b49a6c_fld3893LLR_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45086 { "op0_s21", FIELD_op0_s21, -1, 0, 0, 0, 0, 0, 0 }, 45087 { "dsp340050b49a6c_fld3313DUAL_slot2", FIELD_dsp340050b49a6c_fld3313DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45088 { "dsp340050b49a6c_fld3314", FIELD_dsp340050b49a6c_fld3314, -1, 0, 0, 0, 0, 0, 0 }, 45089 { "dsp340050b49a6c_fld3315DUAL_slot2", FIELD_dsp340050b49a6c_fld3315DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45090 { "dsp340050b49a6c_fld3316DUAL_slot2", FIELD_dsp340050b49a6c_fld3316DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45091 { "dsp340050b49a6c_fld3317DUAL_slot2", FIELD_dsp340050b49a6c_fld3317DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45092 { "dsp340050b49a6c_fld3318", FIELD_dsp340050b49a6c_fld3318, -1, 0, 0, 0, 0, 0, 0 }, 45093 { "dsp340050b49a6c_fld3319DUAL_slot2", FIELD_dsp340050b49a6c_fld3319DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45094 { "dsp340050b49a6c_fld3320DUAL_slot2", FIELD_dsp340050b49a6c_fld3320DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45095 { "dsp340050b49a6c_fld3321DUAL_slot2", FIELD_dsp340050b49a6c_fld3321DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45096 { "dsp340050b49a6c_fld3322DUAL_slot2", FIELD_dsp340050b49a6c_fld3322DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45097 { "dsp340050b49a6c_fld3323DUAL_slot2", FIELD_dsp340050b49a6c_fld3323DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45098 { "dsp340050b49a6c_fld3324DUAL_slot2", FIELD_dsp340050b49a6c_fld3324DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45099 { "dsp340050b49a6c_fld3325DUAL_slot2", FIELD_dsp340050b49a6c_fld3325DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45100 { "dsp340050b49a6c_fld3326DUAL_slot2", FIELD_dsp340050b49a6c_fld3326DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45101 { "dsp340050b49a6c_fld3327DUAL_slot2", FIELD_dsp340050b49a6c_fld3327DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45102 { "dsp340050b49a6c_fld3328DUAL_slot2", FIELD_dsp340050b49a6c_fld3328DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45103 { "dsp340050b49a6c_fld3329DUAL_slot2", FIELD_dsp340050b49a6c_fld3329DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45104 { "dsp340050b49a6c_fld3330DUAL_slot2", FIELD_dsp340050b49a6c_fld3330DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45105 { "dsp340050b49a6c_fld3331DUAL_slot2", FIELD_dsp340050b49a6c_fld3331DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45106 { "dsp340050b49a6c_fld3332DUAL_slot2", FIELD_dsp340050b49a6c_fld3332DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45107 { "dsp340050b49a6c_fld3333DUAL_slot2", FIELD_dsp340050b49a6c_fld3333DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45108 { "dsp340050b49a6c_fld3334DUAL_slot2", FIELD_dsp340050b49a6c_fld3334DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45109 { "dsp340050b49a6c_fld3335DUAL_slot2", FIELD_dsp340050b49a6c_fld3335DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45110 { "dsp340050b49a6c_fld3336DUAL_slot2", FIELD_dsp340050b49a6c_fld3336DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45111 { "dsp340050b49a6c_fld3337DUAL_slot2", FIELD_dsp340050b49a6c_fld3337DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45112 { "dsp340050b49a6c_fld3339DUAL_slot2", FIELD_dsp340050b49a6c_fld3339DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45113 { "dsp340050b49a6c_fld3340DUAL_slot2", FIELD_dsp340050b49a6c_fld3340DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45114 { "dsp340050b49a6c_fld3341DUAL_slot2", FIELD_dsp340050b49a6c_fld3341DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45115 { "dsp340050b49a6c_fld3342DUAL_slot2", FIELD_dsp340050b49a6c_fld3342DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45116 { "dsp340050b49a6c_fld3345DUAL_slot2", FIELD_dsp340050b49a6c_fld3345DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45117 { "dsp340050b49a6c_fld3347DUAL_slot2", FIELD_dsp340050b49a6c_fld3347DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45118 { "dsp340050b49a6c_fld3348DUAL_slot2", FIELD_dsp340050b49a6c_fld3348DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45119 { "dsp340050b49a6c_fld3349DUAL_slot2", FIELD_dsp340050b49a6c_fld3349DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45120 { "dsp340050b49a6c_fld3350DUAL_slot2", FIELD_dsp340050b49a6c_fld3350DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45121 { "dsp340050b49a6c_fld3353DUAL_slot2", FIELD_dsp340050b49a6c_fld3353DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45122 { "dsp340050b49a6c_fld3354DUAL_slot2", FIELD_dsp340050b49a6c_fld3354DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45123 { "dsp340050b49a6c_fld3356DUAL_slot2", FIELD_dsp340050b49a6c_fld3356DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45124 { "dsp340050b49a6c_fld3358DUAL_slot2", FIELD_dsp340050b49a6c_fld3358DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45125 { "dsp340050b49a6c_fld3360DUAL_slot2", FIELD_dsp340050b49a6c_fld3360DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45126 { "dsp340050b49a6c_fld3361DUAL_slot2", FIELD_dsp340050b49a6c_fld3361DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45127 { "dsp340050b49a6c_fld3362DUAL_slot2", FIELD_dsp340050b49a6c_fld3362DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45128 { "dsp340050b49a6c_fld3363DUAL_slot2", FIELD_dsp340050b49a6c_fld3363DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45129 { "dsp340050b49a6c_fld3364", FIELD_dsp340050b49a6c_fld3364, -1, 0, 0, 0, 0, 0, 0 }, 45130 { "dsp340050b49a6c_fld3365DUAL_slot2", FIELD_dsp340050b49a6c_fld3365DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45131 { "dsp340050b49a6c_fld3366DUAL_slot2", FIELD_dsp340050b49a6c_fld3366DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45132 { "dsp340050b49a6c_fld3367DUAL_slot2", FIELD_dsp340050b49a6c_fld3367DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45133 { "dsp340050b49a6c_fld3368DUAL_slot2", FIELD_dsp340050b49a6c_fld3368DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45134 { "dsp340050b49a6c_fld3369DUAL_slot2", FIELD_dsp340050b49a6c_fld3369DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45135 { "dsp340050b49a6c_fld3370DUAL_slot2", FIELD_dsp340050b49a6c_fld3370DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45136 { "dsp340050b49a6c_fld3371DUAL_slot2", FIELD_dsp340050b49a6c_fld3371DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45137 { "dsp340050b49a6c_fld3372DUAL_slot2", FIELD_dsp340050b49a6c_fld3372DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45138 { "dsp340050b49a6c_fld3373DUAL_slot2", FIELD_dsp340050b49a6c_fld3373DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45139 { "dsp340050b49a6c_fld3374DUAL_slot2", FIELD_dsp340050b49a6c_fld3374DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45140 { "dsp340050b49a6c_fld3375DUAL_slot2", FIELD_dsp340050b49a6c_fld3375DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45141 { "dsp340050b49a6c_fld3376DUAL_slot2", FIELD_dsp340050b49a6c_fld3376DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45142 { "dsp340050b49a6c_fld3377DUAL_slot2", FIELD_dsp340050b49a6c_fld3377DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45143 { "dsp340050b49a6c_fld3378DUAL_slot2", FIELD_dsp340050b49a6c_fld3378DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45144 { "dsp340050b49a6c_fld3379DUAL_slot2", FIELD_dsp340050b49a6c_fld3379DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45145 { "dsp340050b49a6c_fld3380DUAL_slot2", FIELD_dsp340050b49a6c_fld3380DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45146 { "dsp340050b49a6c_fld3381DUAL_slot2", FIELD_dsp340050b49a6c_fld3381DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45147 { "dsp340050b49a6c_fld3382DUAL_slot2", FIELD_dsp340050b49a6c_fld3382DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45148 { "dsp340050b49a6c_fld3384DUAL_slot2", FIELD_dsp340050b49a6c_fld3384DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45149 { "dsp340050b49a6c_fld3385DUAL_slot2", FIELD_dsp340050b49a6c_fld3385DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45150 { "dsp340050b49a6c_fld3386DUAL_slot2", FIELD_dsp340050b49a6c_fld3386DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45151 { "dsp340050b49a6c_fld3387DUAL_slot2", FIELD_dsp340050b49a6c_fld3387DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45152 { "dsp340050b49a6c_fld3388DUAL_slot2", FIELD_dsp340050b49a6c_fld3388DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45153 { "dsp340050b49a6c_fld3390DUAL_slot2", FIELD_dsp340050b49a6c_fld3390DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45154 { "dsp340050b49a6c_fld3392DUAL_slot2", FIELD_dsp340050b49a6c_fld3392DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45155 { "dsp340050b49a6c_fld3394DUAL_slot2", FIELD_dsp340050b49a6c_fld3394DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45156 { "dsp340050b49a6c_fld3396DUAL_slot2", FIELD_dsp340050b49a6c_fld3396DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45157 { "dsp340050b49a6c_fld3397DUAL_slot2", FIELD_dsp340050b49a6c_fld3397DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45158 { "dsp340050b49a6c_fld3399DUAL_slot2", FIELD_dsp340050b49a6c_fld3399DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45159 { "dsp340050b49a6c_fld3401DUAL_slot2", FIELD_dsp340050b49a6c_fld3401DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45160 { "dsp340050b49a6c_fld3403DUAL_slot2", FIELD_dsp340050b49a6c_fld3403DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45161 { "dsp340050b49a6c_fld3404DUAL_slot2", FIELD_dsp340050b49a6c_fld3404DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45162 { "dsp340050b49a6c_fld3406DUAL_slot2", FIELD_dsp340050b49a6c_fld3406DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45163 { "dsp340050b49a6c_fld3407", FIELD_dsp340050b49a6c_fld3407, -1, 0, 0, 0, 0, 0, 0 }, 45164 { "dsp340050b49a6c_fld3408DUAL_slot2", FIELD_dsp340050b49a6c_fld3408DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45165 { "dsp340050b49a6c_fld3410", FIELD_dsp340050b49a6c_fld3410, -1, 0, 0, 0, 0, 0, 0 }, 45166 { "dsp340050b49a6c_fld3411DUAL_slot2", FIELD_dsp340050b49a6c_fld3411DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45167 { "dsp340050b49a6c_fld3412DUAL_slot2", FIELD_dsp340050b49a6c_fld3412DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45168 { "dsp340050b49a6c_fld3413DUAL_slot2", FIELD_dsp340050b49a6c_fld3413DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45169 { "dsp340050b49a6c_fld3414DUAL_slot2", FIELD_dsp340050b49a6c_fld3414DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45170 { "dsp340050b49a6c_fld3415DUAL_slot2", FIELD_dsp340050b49a6c_fld3415DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45171 { "dsp340050b49a6c_fld3416DUAL_slot2", FIELD_dsp340050b49a6c_fld3416DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45172 { "dsp340050b49a6c_fld3417DUAL_slot2", FIELD_dsp340050b49a6c_fld3417DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45173 { "dsp340050b49a6c_fld3418DUAL_slot2", FIELD_dsp340050b49a6c_fld3418DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45174 { "dsp340050b49a6c_fld3419DUAL_slot2", FIELD_dsp340050b49a6c_fld3419DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45175 { "dsp340050b49a6c_fld3420DUAL_slot2", FIELD_dsp340050b49a6c_fld3420DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45176 { "dsp340050b49a6c_fld3421DUAL_slot2", FIELD_dsp340050b49a6c_fld3421DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45177 { "dsp340050b49a6c_fld3422DUAL_slot2", FIELD_dsp340050b49a6c_fld3422DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45178 { "dsp340050b49a6c_fld3423DUAL_slot2", FIELD_dsp340050b49a6c_fld3423DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45179 { "dsp340050b49a6c_fld3424DUAL_slot2", FIELD_dsp340050b49a6c_fld3424DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45180 { "dsp340050b49a6c_fld3425DUAL_slot2", FIELD_dsp340050b49a6c_fld3425DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45181 { "dsp340050b49a6c_fld3426DUAL_slot2", FIELD_dsp340050b49a6c_fld3426DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45182 { "dsp340050b49a6c_fld3427DUAL_slot2", FIELD_dsp340050b49a6c_fld3427DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45183 { "dsp340050b49a6c_fld3428DUAL_slot2", FIELD_dsp340050b49a6c_fld3428DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45184 { "dsp340050b49a6c_fld3429DUAL_slot2", FIELD_dsp340050b49a6c_fld3429DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45185 { "dsp340050b49a6c_fld3430DUAL_slot2", FIELD_dsp340050b49a6c_fld3430DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45186 { "dsp340050b49a6c_fld3431DUAL_slot2", FIELD_dsp340050b49a6c_fld3431DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45187 { "dsp340050b49a6c_fld3432DUAL_slot2", FIELD_dsp340050b49a6c_fld3432DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45188 { "dsp340050b49a6c_fld3433DUAL_slot2", FIELD_dsp340050b49a6c_fld3433DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45189 { "dsp340050b49a6c_fld3434DUAL_slot2", FIELD_dsp340050b49a6c_fld3434DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45190 { "dsp340050b49a6c_fld3435DUAL_slot2", FIELD_dsp340050b49a6c_fld3435DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45191 { "dsp340050b49a6c_fld3436DUAL_slot2", FIELD_dsp340050b49a6c_fld3436DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45192 { "dsp340050b49a6c_fld3437DUAL_slot2", FIELD_dsp340050b49a6c_fld3437DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45193 { "dsp340050b49a6c_fld3438DUAL_slot2", FIELD_dsp340050b49a6c_fld3438DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45194 { "dsp340050b49a6c_fld3439DUAL_slot2", FIELD_dsp340050b49a6c_fld3439DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45195 { "dsp340050b49a6c_fld3440DUAL_slot2", FIELD_dsp340050b49a6c_fld3440DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45196 { "dsp340050b49a6c_fld3441DUAL_slot2", FIELD_dsp340050b49a6c_fld3441DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45197 { "dsp340050b49a6c_fld3442DUAL_slot2", FIELD_dsp340050b49a6c_fld3442DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45198 { "dsp340050b49a6c_fld3443DUAL_slot2", FIELD_dsp340050b49a6c_fld3443DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45199 { "dsp340050b49a6c_fld3444DUAL_slot2", FIELD_dsp340050b49a6c_fld3444DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45200 { "dsp340050b49a6c_fld3445DUAL_slot2", FIELD_dsp340050b49a6c_fld3445DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45201 { "dsp340050b49a6c_fld3446DUAL_slot2", FIELD_dsp340050b49a6c_fld3446DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45202 { "dsp340050b49a6c_fld3448DUAL_slot2", FIELD_dsp340050b49a6c_fld3448DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45203 { "dsp340050b49a6c_fld3450DUAL_slot2", FIELD_dsp340050b49a6c_fld3450DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45204 { "dsp340050b49a6c_fld3451DUAL_slot2", FIELD_dsp340050b49a6c_fld3451DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45205 { "dsp340050b49a6c_fld3453DUAL_slot2", FIELD_dsp340050b49a6c_fld3453DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45206 { "dsp340050b49a6c_fld3454DUAL_slot2", FIELD_dsp340050b49a6c_fld3454DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45207 { "dsp340050b49a6c_fld3456DUAL_slot2", FIELD_dsp340050b49a6c_fld3456DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45208 { "dsp340050b49a6c_fld3457DUAL_slot2", FIELD_dsp340050b49a6c_fld3457DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45209 { "dsp340050b49a6c_fld3458DUAL_slot2", FIELD_dsp340050b49a6c_fld3458DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45210 { "dsp340050b49a6c_fld3459DUAL_slot2", FIELD_dsp340050b49a6c_fld3459DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45211 { "dsp340050b49a6c_fld3460DUAL_slot2", FIELD_dsp340050b49a6c_fld3460DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45212 { "dsp340050b49a6c_fld3461DUAL_slot2", FIELD_dsp340050b49a6c_fld3461DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45213 { "dsp340050b49a6c_fld3462DUAL_slot2", FIELD_dsp340050b49a6c_fld3462DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45214 { "dsp340050b49a6c_fld3464DUAL_slot2", FIELD_dsp340050b49a6c_fld3464DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45215 { "dsp340050b49a6c_fld3465DUAL_slot2", FIELD_dsp340050b49a6c_fld3465DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45216 { "dsp340050b49a6c_fld3466", FIELD_dsp340050b49a6c_fld3466, -1, 0, 0, 0, 0, 0, 0 }, 45217 { "dsp340050b49a6c_fld3467DUAL_slot2", FIELD_dsp340050b49a6c_fld3467DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45218 { "dsp340050b49a6c_fld3468DUAL_slot2", FIELD_dsp340050b49a6c_fld3468DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45219 { "dsp340050b49a6c_fld3469DUAL_slot2", FIELD_dsp340050b49a6c_fld3469DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45220 { "dsp340050b49a6c_fld3470DUAL_slot2", FIELD_dsp340050b49a6c_fld3470DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45221 { "dsp340050b49a6c_fld3471DUAL_slot2", FIELD_dsp340050b49a6c_fld3471DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45222 { "dsp340050b49a6c_fld3472DUAL_slot2", FIELD_dsp340050b49a6c_fld3472DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45223 { "dsp340050b49a6c_fld3473DUAL_slot2", FIELD_dsp340050b49a6c_fld3473DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45224 { "dsp340050b49a6c_fld3474DUAL_slot2", FIELD_dsp340050b49a6c_fld3474DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45225 { "dsp340050b49a6c_fld3475DUAL_slot2", FIELD_dsp340050b49a6c_fld3475DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45226 { "dsp340050b49a6c_fld3477DUAL_slot2", FIELD_dsp340050b49a6c_fld3477DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45227 { "dsp340050b49a6c_fld3478DUAL_slot2", FIELD_dsp340050b49a6c_fld3478DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45228 { "dsp340050b49a6c_fld3479DUAL_slot2", FIELD_dsp340050b49a6c_fld3479DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45229 { "dsp340050b49a6c_fld3480DUAL_slot2", FIELD_dsp340050b49a6c_fld3480DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45230 { "dsp340050b49a6c_fld3481DUAL_slot2", FIELD_dsp340050b49a6c_fld3481DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45231 { "dsp340050b49a6c_fld3482DUAL_slot2", FIELD_dsp340050b49a6c_fld3482DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45232 { "dsp340050b49a6c_fld3484DUAL_slot2", FIELD_dsp340050b49a6c_fld3484DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45233 { "dsp340050b49a6c_fld3894DUAL_slot2", FIELD_dsp340050b49a6c_fld3894DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45234 { "dsp340050b49a6c_fld3895DUAL_slot2", FIELD_dsp340050b49a6c_fld3895DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45235 { "dsp340050b49a6c_fld3896DUAL_slot2", FIELD_dsp340050b49a6c_fld3896DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45236 { "dsp340050b49a6c_fld3897DUAL_slot2", FIELD_dsp340050b49a6c_fld3897DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45237 { "dsp340050b49a6c_fld3898DUAL_slot2", FIELD_dsp340050b49a6c_fld3898DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45238 { "dsp340050b49a6c_fld3899DUAL_slot2", FIELD_dsp340050b49a6c_fld3899DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45239 { "dsp340050b49a6c_fld3900", FIELD_dsp340050b49a6c_fld3900, -1, 0, 0, 0, 0, 0, 0 }, 45240 { "dsp340050b49a6c_fld3901DUAL_slot2", FIELD_dsp340050b49a6c_fld3901DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45241 { "dsp340050b49a6c_fld3903DUAL_slot2", FIELD_dsp340050b49a6c_fld3903DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45242 { "dsp340050b49a6c_fld3904DUAL_slot2", FIELD_dsp340050b49a6c_fld3904DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45243 { "dsp340050b49a6c_fld3905DUAL_slot2", FIELD_dsp340050b49a6c_fld3905DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45244 { "dsp340050b49a6c_fld3906DUAL_slot2", FIELD_dsp340050b49a6c_fld3906DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45245 { "dsp340050b49a6c_fld3907DUAL_slot2", FIELD_dsp340050b49a6c_fld3907DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45246 { "dsp340050b49a6c_fld3908DUAL_slot2", FIELD_dsp340050b49a6c_fld3908DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45247 { "dsp340050b49a6c_fld3909DUAL_slot2", FIELD_dsp340050b49a6c_fld3909DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45248 { "dsp340050b49a6c_fld3910DUAL_slot2", FIELD_dsp340050b49a6c_fld3910DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45249 { "dsp340050b49a6c_fld3913DUAL_slot2", FIELD_dsp340050b49a6c_fld3913DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45250 { "dsp340050b49a6c_fld3914DUAL_slot2", FIELD_dsp340050b49a6c_fld3914DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45251 { "dsp340050b49a6c_fld3916DUAL_slot2", FIELD_dsp340050b49a6c_fld3916DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45252 { "dsp340050b49a6c_fld3917DUAL_slot2", FIELD_dsp340050b49a6c_fld3917DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45253 { "dsp340050b49a6c_fld3918DUAL_slot2", FIELD_dsp340050b49a6c_fld3918DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45254 { "dsp340050b49a6c_fld3919DUAL_slot2", FIELD_dsp340050b49a6c_fld3919DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45255 { "dsp340050b49a6c_fld3920DUAL_slot2", FIELD_dsp340050b49a6c_fld3920DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45256 { "dsp340050b49a6c_fld3921DUAL_slot2", FIELD_dsp340050b49a6c_fld3921DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45257 { "dsp340050b49a6c_fld3922DUAL_slot2", FIELD_dsp340050b49a6c_fld3922DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45258 { "dsp340050b49a6c_fld3923DUAL_slot2", FIELD_dsp340050b49a6c_fld3923DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45259 { "dsp340050b49a6c_fld3924DUAL_slot2", FIELD_dsp340050b49a6c_fld3924DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45260 { "dsp340050b49a6c_fld3925DUAL_slot2", FIELD_dsp340050b49a6c_fld3925DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45261 { "dsp340050b49a6c_fld3927DUAL_slot2", FIELD_dsp340050b49a6c_fld3927DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45262 { "dsp340050b49a6c_fld3928DUAL_slot2", FIELD_dsp340050b49a6c_fld3928DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45263 { "dsp340050b49a6c_fld3929DUAL_slot2", FIELD_dsp340050b49a6c_fld3929DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45264 { "dsp340050b49a6c_fld3930DUAL_slot2", FIELD_dsp340050b49a6c_fld3930DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45265 { "dsp340050b49a6c_fld3931DUAL_slot2", FIELD_dsp340050b49a6c_fld3931DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45266 { "dsp340050b49a6c_fld3933DUAL_slot2", FIELD_dsp340050b49a6c_fld3933DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45267 { "dsp340050b49a6c_fld3934DUAL_slot2", FIELD_dsp340050b49a6c_fld3934DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45268 { "dsp340050b49a6c_fld3935DUAL_slot2", FIELD_dsp340050b49a6c_fld3935DUAL_slot2, -1, 0, 0, 0, 0, 0, 0 }, 45269 { "op0_s22", FIELD_op0_s22, -1, 0, 0, 0, 0, 0, 0 }, 45270 { "op0_s23", FIELD_op0_s23, -1, 0, 0, 0, 0, 0, 0 }, 45271 { "dsp340050b49a6c_fld2057", FIELD_dsp340050b49a6c_fld2057, -1, 0, 0, 0, 0, 0, 0 }, 45272 { "dsp340050b49a6c_fld2060", FIELD_dsp340050b49a6c_fld2060, -1, 0, 0, 0, 0, 0, 0 }, 45273 { "dsp340050b49a6c_fld2066", FIELD_dsp340050b49a6c_fld2066, -1, 0, 0, 0, 0, 0, 0 }, 45274 { "dsp340050b49a6c_fld2072", FIELD_dsp340050b49a6c_fld2072, -1, 0, 0, 0, 0, 0, 0 }, 45275 { "dsp340050b49a6c_fld2079", FIELD_dsp340050b49a6c_fld2079, -1, 0, 0, 0, 0, 0, 0 }, 45276 { "dsp340050b49a6c_fld3487DUAL_slot0", FIELD_dsp340050b49a6c_fld3487DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45277 { "dsp340050b49a6c_fld3488DUAL_slot0", FIELD_dsp340050b49a6c_fld3488DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45278 { "dsp340050b49a6c_fld3489DUAL_slot0", FIELD_dsp340050b49a6c_fld3489DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45279 { "dsp340050b49a6c_fld3490DUAL_slot0", FIELD_dsp340050b49a6c_fld3490DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45280 { "dsp340050b49a6c_fld3491DUAL_slot0", FIELD_dsp340050b49a6c_fld3491DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45281 { "dsp340050b49a6c_fld3492DUAL_slot0", FIELD_dsp340050b49a6c_fld3492DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45282 { "dsp340050b49a6c_fld3493DUAL_slot0", FIELD_dsp340050b49a6c_fld3493DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45283 { "dsp340050b49a6c_fld3494DUAL_slot0", FIELD_dsp340050b49a6c_fld3494DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45284 { "dsp340050b49a6c_fld3496DUAL_slot0", FIELD_dsp340050b49a6c_fld3496DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45285 { "dsp340050b49a6c_fld3497DUAL_slot0", FIELD_dsp340050b49a6c_fld3497DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45286 { "dsp340050b49a6c_fld3498DUAL_slot0", FIELD_dsp340050b49a6c_fld3498DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45287 { "dsp340050b49a6c_fld3499DUAL_slot0", FIELD_dsp340050b49a6c_fld3499DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45288 { "dsp340050b49a6c_fld3500DUAL_slot0", FIELD_dsp340050b49a6c_fld3500DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45289 { "dsp340050b49a6c_fld3502DUAL_slot0", FIELD_dsp340050b49a6c_fld3502DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45290 { "dsp340050b49a6c_fld3504DUAL_slot0", FIELD_dsp340050b49a6c_fld3504DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45291 { "dsp340050b49a6c_fld3505DUAL_slot0", FIELD_dsp340050b49a6c_fld3505DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45292 { "dsp340050b49a6c_fld3506DUAL_slot0", FIELD_dsp340050b49a6c_fld3506DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45293 { "dsp340050b49a6c_fld3507DUAL_slot0", FIELD_dsp340050b49a6c_fld3507DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45294 { "dsp340050b49a6c_fld3508DUAL_slot0", FIELD_dsp340050b49a6c_fld3508DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45295 { "dsp340050b49a6c_fld3509DUAL_slot0", FIELD_dsp340050b49a6c_fld3509DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45296 { "dsp340050b49a6c_fld3510DUAL_slot0", FIELD_dsp340050b49a6c_fld3510DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45297 { "dsp340050b49a6c_fld3511DUAL_slot0", FIELD_dsp340050b49a6c_fld3511DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45298 { "dsp340050b49a6c_fld3512DUAL_slot0", FIELD_dsp340050b49a6c_fld3512DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45299 { "dsp340050b49a6c_fld3513DUAL_slot0", FIELD_dsp340050b49a6c_fld3513DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45300 { "dsp340050b49a6c_fld3514DUAL_slot0", FIELD_dsp340050b49a6c_fld3514DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45301 { "dsp340050b49a6c_fld3515DUAL_slot0", FIELD_dsp340050b49a6c_fld3515DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45302 { "dsp340050b49a6c_fld3516DUAL_slot0", FIELD_dsp340050b49a6c_fld3516DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45303 { "dsp340050b49a6c_fld3517DUAL_slot0", FIELD_dsp340050b49a6c_fld3517DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45304 { "dsp340050b49a6c_fld3518DUAL_slot0", FIELD_dsp340050b49a6c_fld3518DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45305 { "dsp340050b49a6c_fld3519DUAL_slot0", FIELD_dsp340050b49a6c_fld3519DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45306 { "dsp340050b49a6c_fld3520DUAL_slot0", FIELD_dsp340050b49a6c_fld3520DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45307 { "dsp340050b49a6c_fld3522DUAL_slot0", FIELD_dsp340050b49a6c_fld3522DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45308 { "dsp340050b49a6c_fld3523DUAL_slot0", FIELD_dsp340050b49a6c_fld3523DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45309 { "dsp340050b49a6c_fld3524DUAL_slot0", FIELD_dsp340050b49a6c_fld3524DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45310 { "dsp340050b49a6c_fld3527DUAL_slot0", FIELD_dsp340050b49a6c_fld3527DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45311 { "dsp340050b49a6c_fld3529DUAL_slot0", FIELD_dsp340050b49a6c_fld3529DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45312 { "dsp340050b49a6c_fld3530DUAL_slot0", FIELD_dsp340050b49a6c_fld3530DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45313 { "dsp340050b49a6c_fld3531", FIELD_dsp340050b49a6c_fld3531, -1, 0, 0, 0, 0, 0, 0 }, 45314 { "dsp340050b49a6c_fld3532DUAL_slot0", FIELD_dsp340050b49a6c_fld3532DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45315 { "dsp340050b49a6c_fld3533DUAL_slot0", FIELD_dsp340050b49a6c_fld3533DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45316 { "dsp340050b49a6c_fld3535DUAL_slot0", FIELD_dsp340050b49a6c_fld3535DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45317 { "dsp340050b49a6c_fld3536DUAL_slot0", FIELD_dsp340050b49a6c_fld3536DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45318 { "dsp340050b49a6c_fld3537DUAL_slot0", FIELD_dsp340050b49a6c_fld3537DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45319 { "dsp340050b49a6c_fld3538DUAL_slot0", FIELD_dsp340050b49a6c_fld3538DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45320 { "dsp340050b49a6c_fld3539DUAL_slot0", FIELD_dsp340050b49a6c_fld3539DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45321 { "dsp340050b49a6c_fld3541DUAL_slot0", FIELD_dsp340050b49a6c_fld3541DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45322 { "dsp340050b49a6c_fld3542DUAL_slot0", FIELD_dsp340050b49a6c_fld3542DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45323 { "dsp340050b49a6c_fld3543DUAL_slot0", FIELD_dsp340050b49a6c_fld3543DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45324 { "dsp340050b49a6c_fld3544DUAL_slot0", FIELD_dsp340050b49a6c_fld3544DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45325 { "dsp340050b49a6c_fld3545DUAL_slot0", FIELD_dsp340050b49a6c_fld3545DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45326 { "dsp340050b49a6c_fld3546DUAL_slot0", FIELD_dsp340050b49a6c_fld3546DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45327 { "dsp340050b49a6c_fld3547DUAL_slot0", FIELD_dsp340050b49a6c_fld3547DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45328 { "dsp340050b49a6c_fld3548DUAL_slot0", FIELD_dsp340050b49a6c_fld3548DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45329 { "dsp340050b49a6c_fld3549DUAL_slot0", FIELD_dsp340050b49a6c_fld3549DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45330 { "dsp340050b49a6c_fld3550DUAL_slot0", FIELD_dsp340050b49a6c_fld3550DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45331 { "dsp340050b49a6c_fld3551DUAL_slot0", FIELD_dsp340050b49a6c_fld3551DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45332 { "dsp340050b49a6c_fld3552", FIELD_dsp340050b49a6c_fld3552, -1, 0, 0, 0, 0, 0, 0 }, 45333 { "dsp340050b49a6c_fld3553DUAL_slot0", FIELD_dsp340050b49a6c_fld3553DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45334 { "dsp340050b49a6c_fld3554DUAL_slot0", FIELD_dsp340050b49a6c_fld3554DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45335 { "dsp340050b49a6c_fld3555DUAL_slot0", FIELD_dsp340050b49a6c_fld3555DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45336 { "dsp340050b49a6c_fld3556DUAL_slot0", FIELD_dsp340050b49a6c_fld3556DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45337 { "dsp340050b49a6c_fld3557DUAL_slot0", FIELD_dsp340050b49a6c_fld3557DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45338 { "dsp340050b49a6c_fld3558DUAL_slot0", FIELD_dsp340050b49a6c_fld3558DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45339 { "dsp340050b49a6c_fld3559DUAL_slot0", FIELD_dsp340050b49a6c_fld3559DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45340 { "dsp340050b49a6c_fld3560DUAL_slot0", FIELD_dsp340050b49a6c_fld3560DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45341 { "dsp340050b49a6c_fld3562DUAL_slot0", FIELD_dsp340050b49a6c_fld3562DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45342 { "dsp340050b49a6c_fld3563DUAL_slot0", FIELD_dsp340050b49a6c_fld3563DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45343 { "dsp340050b49a6c_fld3564DUAL_slot0", FIELD_dsp340050b49a6c_fld3564DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45344 { "dsp340050b49a6c_fld3565DUAL_slot0", FIELD_dsp340050b49a6c_fld3565DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45345 { "dsp340050b49a6c_fld3566DUAL_slot0", FIELD_dsp340050b49a6c_fld3566DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45346 { "dsp340050b49a6c_fld3567DUAL_slot0", FIELD_dsp340050b49a6c_fld3567DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45347 { "dsp340050b49a6c_fld3568DUAL_slot0", FIELD_dsp340050b49a6c_fld3568DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45348 { "dsp340050b49a6c_fld3569DUAL_slot0", FIELD_dsp340050b49a6c_fld3569DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45349 { "dsp340050b49a6c_fld3570DUAL_slot0", FIELD_dsp340050b49a6c_fld3570DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45350 { "dsp340050b49a6c_fld3571DUAL_slot0", FIELD_dsp340050b49a6c_fld3571DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45351 { "dsp340050b49a6c_fld3572DUAL_slot0", FIELD_dsp340050b49a6c_fld3572DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45352 { "dsp340050b49a6c_fld3573DUAL_slot0", FIELD_dsp340050b49a6c_fld3573DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45353 { "dsp340050b49a6c_fld3574DUAL_slot0", FIELD_dsp340050b49a6c_fld3574DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45354 { "dsp340050b49a6c_fld3575DUAL_slot0", FIELD_dsp340050b49a6c_fld3575DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45355 { "dsp340050b49a6c_fld3576DUAL_slot0", FIELD_dsp340050b49a6c_fld3576DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45356 { "dsp340050b49a6c_fld3577DUAL_slot0", FIELD_dsp340050b49a6c_fld3577DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45357 { "dsp340050b49a6c_fld3578DUAL_slot0", FIELD_dsp340050b49a6c_fld3578DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45358 { "dsp340050b49a6c_fld3579DUAL_slot0", FIELD_dsp340050b49a6c_fld3579DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45359 { "dsp340050b49a6c_fld3580DUAL_slot0", FIELD_dsp340050b49a6c_fld3580DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45360 { "dsp340050b49a6c_fld3581DUAL_slot0", FIELD_dsp340050b49a6c_fld3581DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45361 { "dsp340050b49a6c_fld3582DUAL_slot0", FIELD_dsp340050b49a6c_fld3582DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45362 { "dsp340050b49a6c_fld3583DUAL_slot0", FIELD_dsp340050b49a6c_fld3583DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45363 { "dsp340050b49a6c_fld3584", FIELD_dsp340050b49a6c_fld3584, -1, 0, 0, 0, 0, 0, 0 }, 45364 { "dsp340050b49a6c_fld3585DUAL_slot0", FIELD_dsp340050b49a6c_fld3585DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45365 { "dsp340050b49a6c_fld3587DUAL_slot0", FIELD_dsp340050b49a6c_fld3587DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45366 { "dsp340050b49a6c_fld3588DUAL_slot0", FIELD_dsp340050b49a6c_fld3588DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45367 { "dsp340050b49a6c_fld3589DUAL_slot0", FIELD_dsp340050b49a6c_fld3589DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45368 { "dsp340050b49a6c_fld3590DUAL_slot0", FIELD_dsp340050b49a6c_fld3590DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45369 { "dsp340050b49a6c_fld3591DUAL_slot0", FIELD_dsp340050b49a6c_fld3591DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45370 { "dsp340050b49a6c_fld3592DUAL_slot0", FIELD_dsp340050b49a6c_fld3592DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45371 { "dsp340050b49a6c_fld3593DUAL_slot0", FIELD_dsp340050b49a6c_fld3593DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45372 { "dsp340050b49a6c_fld3594DUAL_slot0", FIELD_dsp340050b49a6c_fld3594DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45373 { "dsp340050b49a6c_fld3595DUAL_slot0", FIELD_dsp340050b49a6c_fld3595DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45374 { "dsp340050b49a6c_fld3596DUAL_slot0", FIELD_dsp340050b49a6c_fld3596DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45375 { "dsp340050b49a6c_fld3597DUAL_slot0", FIELD_dsp340050b49a6c_fld3597DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45376 { "dsp340050b49a6c_fld3598DUAL_slot0", FIELD_dsp340050b49a6c_fld3598DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45377 { "dsp340050b49a6c_fld3599DUAL_slot0", FIELD_dsp340050b49a6c_fld3599DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45378 { "dsp340050b49a6c_fld3600DUAL_slot0", FIELD_dsp340050b49a6c_fld3600DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45379 { "dsp340050b49a6c_fld3601DUAL_slot0", FIELD_dsp340050b49a6c_fld3601DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45380 { "dsp340050b49a6c_fld3602", FIELD_dsp340050b49a6c_fld3602, -1, 0, 0, 0, 0, 0, 0 }, 45381 { "dsp340050b49a6c_fld3603DUAL_slot0", FIELD_dsp340050b49a6c_fld3603DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45382 { "dsp340050b49a6c_fld3604DUAL_slot0", FIELD_dsp340050b49a6c_fld3604DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45383 { "dsp340050b49a6c_fld3606DUAL_slot0", FIELD_dsp340050b49a6c_fld3606DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45384 { "dsp340050b49a6c_fld3607DUAL_slot0", FIELD_dsp340050b49a6c_fld3607DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45385 { "dsp340050b49a6c_fld3608DUAL_slot0", FIELD_dsp340050b49a6c_fld3608DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45386 { "dsp340050b49a6c_fld3609DUAL_slot0", FIELD_dsp340050b49a6c_fld3609DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45387 { "dsp340050b49a6c_fld3610", FIELD_dsp340050b49a6c_fld3610, -1, 0, 0, 0, 0, 0, 0 }, 45388 { "dsp340050b49a6c_fld3611DUAL_slot0", FIELD_dsp340050b49a6c_fld3611DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45389 { "dsp340050b49a6c_fld3612DUAL_slot0", FIELD_dsp340050b49a6c_fld3612DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45390 { "dsp340050b49a6c_fld3613DUAL_slot0", FIELD_dsp340050b49a6c_fld3613DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45391 { "dsp340050b49a6c_fld3614DUAL_slot0", FIELD_dsp340050b49a6c_fld3614DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45392 { "dsp340050b49a6c_fld3615DUAL_slot0", FIELD_dsp340050b49a6c_fld3615DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45393 { "dsp340050b49a6c_fld3616DUAL_slot0", FIELD_dsp340050b49a6c_fld3616DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45394 { "dsp340050b49a6c_fld3618DUAL_slot0", FIELD_dsp340050b49a6c_fld3618DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45395 { "dsp340050b49a6c_fld3619", FIELD_dsp340050b49a6c_fld3619, -1, 0, 0, 0, 0, 0, 0 }, 45396 { "dsp340050b49a6c_fld3620DUAL_slot0", FIELD_dsp340050b49a6c_fld3620DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45397 { "dsp340050b49a6c_fld3621DUAL_slot0", FIELD_dsp340050b49a6c_fld3621DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45398 { "dsp340050b49a6c_fld3622DUAL_slot0", FIELD_dsp340050b49a6c_fld3622DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45399 { "dsp340050b49a6c_fld3623DUAL_slot0", FIELD_dsp340050b49a6c_fld3623DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45400 { "dsp340050b49a6c_fld3624DUAL_slot0", FIELD_dsp340050b49a6c_fld3624DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45401 { "dsp340050b49a6c_fld3625DUAL_slot0", FIELD_dsp340050b49a6c_fld3625DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45402 { "dsp340050b49a6c_fld3626DUAL_slot0", FIELD_dsp340050b49a6c_fld3626DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45403 { "dsp340050b49a6c_fld3936DUAL_slot0", FIELD_dsp340050b49a6c_fld3936DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45404 { "dsp340050b49a6c_fld3937DUAL_slot0", FIELD_dsp340050b49a6c_fld3937DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45405 { "dsp340050b49a6c_fld3938DUAL_slot0", FIELD_dsp340050b49a6c_fld3938DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45406 { "dsp340050b49a6c_fld3939DUAL_slot0", FIELD_dsp340050b49a6c_fld3939DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45407 { "dsp340050b49a6c_fld3940DUAL_slot0", FIELD_dsp340050b49a6c_fld3940DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45408 { "dsp340050b49a6c_fld3941DUAL_slot0", FIELD_dsp340050b49a6c_fld3941DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45409 { "dsp340050b49a6c_fld3943DUAL_slot0", FIELD_dsp340050b49a6c_fld3943DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45410 { "dsp340050b49a6c_fld3945DUAL_slot0", FIELD_dsp340050b49a6c_fld3945DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45411 { "dsp340050b49a6c_fld3946DUAL_slot0", FIELD_dsp340050b49a6c_fld3946DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45412 { "dsp340050b49a6c_fld3947DUAL_slot0", FIELD_dsp340050b49a6c_fld3947DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45413 { "dsp340050b49a6c_fld3949DUAL_slot0", FIELD_dsp340050b49a6c_fld3949DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45414 { "dsp340050b49a6c_fld3950DUAL_slot0", FIELD_dsp340050b49a6c_fld3950DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45415 { "dsp340050b49a6c_fld3951DUAL_slot0", FIELD_dsp340050b49a6c_fld3951DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45416 { "dsp340050b49a6c_fld3952DUAL_slot0", FIELD_dsp340050b49a6c_fld3952DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45417 { "dsp340050b49a6c_fld3954DUAL_slot0", FIELD_dsp340050b49a6c_fld3954DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45418 { "dsp340050b49a6c_fld3957DUAL_slot0", FIELD_dsp340050b49a6c_fld3957DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45419 { "dsp340050b49a6c_fld3958DUAL_slot0", FIELD_dsp340050b49a6c_fld3958DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45420 { "dsp340050b49a6c_fld3959DUAL_slot0", FIELD_dsp340050b49a6c_fld3959DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45421 { "dsp340050b49a6c_fld3960DUAL_slot0", FIELD_dsp340050b49a6c_fld3960DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 }, 45422 { "dsp340050b49a6c_fld3961DUAL_slot0", FIELD_dsp340050b49a6c_fld3961DUAL_slot0, -1, 0, 0, 0, 0, 0, 0 } 45423}; 45424 45425enum xtensa_operand_id { 45426 OPERAND_soffsetx4, 45427 OPERAND_uimm12x8, 45428 OPERAND_simm4, 45429 OPERAND_arr, 45430 OPERAND_ars, 45431 OPERAND__ars_invisible, 45432 OPERAND_art, 45433 OPERAND_ar0, 45434 OPERAND_ar4, 45435 OPERAND_ar8, 45436 OPERAND_ar12, 45437 OPERAND_ars_entry, 45438 OPERAND_immrx4, 45439 OPERAND_lsi4x4, 45440 OPERAND_simm7, 45441 OPERAND_uimm6, 45442 OPERAND_ai4const, 45443 OPERAND_b4const, 45444 OPERAND_b4constu, 45445 OPERAND_uimm8, 45446 OPERAND_uimm8x2, 45447 OPERAND_uimm8x4, 45448 OPERAND_uimm4x16, 45449 OPERAND_simm8, 45450 OPERAND_simm8x256, 45451 OPERAND_simm12b, 45452 OPERAND_msalp32, 45453 OPERAND_op2p1, 45454 OPERAND_label8, 45455 OPERAND_ulabel8, 45456 OPERAND_label12, 45457 OPERAND_soffset, 45458 OPERAND_uimm16x4, 45459 OPERAND_immt, 45460 OPERAND_imms, 45461 OPERAND_bt, 45462 OPERAND_bs, 45463 OPERAND_br, 45464 OPERAND_bt2, 45465 OPERAND_bs2, 45466 OPERAND_br2, 45467 OPERAND_bt4, 45468 OPERAND_bs4, 45469 OPERAND_br4, 45470 OPERAND_bt8, 45471 OPERAND_bs8, 45472 OPERAND_br8, 45473 OPERAND_bt16, 45474 OPERAND_bs16, 45475 OPERAND_br16, 45476 OPERAND_brall, 45477 OPERAND_tp7, 45478 OPERAND_xt_wbr15_label, 45479 OPERAND_xt_wbr18_label, 45480 OPERAND_cimm8x4, 45481 OPERAND_frr, 45482 OPERAND_frs, 45483 OPERAND_frt, 45484 OPERAND_dsp340050b49a6c_oper45_reg, 45485 OPERAND_dsp340050b49a6c_oper46_reg, 45486 OPERAND_dsp340050b49a6c_oper47_reg, 45487 OPERAND_dsp340050b49a6c_oper48_imm, 45488 OPERAND_dsp340050b49a6c_oper49_imm, 45489 OPERAND_dsp340050b49a6c_oper50_reg, 45490 OPERAND_dsp340050b49a6c_oper51_reg, 45491 OPERAND_dsp340050b49a6c_oper52_imm, 45492 OPERAND_dsp340050b49a6c_oper53_reg, 45493 OPERAND_dsp340050b49a6c_oper54_reg, 45494 OPERAND_dsp340050b49a6c_oper55_reg, 45495 OPERAND_dsp340050b49a6c_oper56_reg, 45496 OPERAND_dsp340050b49a6c_oper57_imm, 45497 OPERAND_dsp340050b49a6c_oper58_imm, 45498 OPERAND_dsp340050b49a6c_oper59_imm, 45499 OPERAND_dsp340050b49a6c_oper60_imm, 45500 OPERAND_dsp340050b49a6c_oper61_imm, 45501 OPERAND_dsp340050b49a6c_oper62_reg, 45502 OPERAND_dsp340050b49a6c_oper63_reg, 45503 OPERAND_dsp340050b49a6c_oper64_imm, 45504 OPERAND_dsp340050b49a6c_oper65_reg, 45505 OPERAND_dsp340050b49a6c_oper66_reg, 45506 OPERAND_dsp340050b49a6c_oper67_reg, 45507 OPERAND_dsp340050b49a6c_oper68_imm, 45508 OPERAND_dsp340050b49a6c_oper69_imm, 45509 OPERAND_dsp340050b49a6c_oper70_imm, 45510 OPERAND_dsp340050b49a6c_oper71_reg, 45511 OPERAND_dsp340050b49a6c_oper72_imm, 45512 OPERAND_dsp340050b49a6c_oper73_imm, 45513 OPERAND_dsp340050b49a6c_oper74_imm, 45514 OPERAND_dsp340050b49a6c_oper75_imm, 45515 OPERAND_dsp340050b49a6c_oper76_imm, 45516 OPERAND_dsp340050b49a6c_oper77_reg, 45517 OPERAND_dsp340050b49a6c_oper78_imm, 45518 OPERAND_dsp340050b49a6c_oper79_reg, 45519 OPERAND_dsp340050b49a6c_oper80_reg, 45520 OPERAND_dsp340050b49a6c_oper81_reg, 45521 OPERAND_dsp340050b49a6c_oper82_reg, 45522 OPERAND_dsp340050b49a6c_oper83_imm, 45523 OPERAND_dsp340050b49a6c_oper84_imm, 45524 OPERAND_dsp340050b49a6c_oper85_imm, 45525 OPERAND_dsp340050b49a6c_oper86_imm, 45526 OPERAND_dsp340050b49a6c_oper87_imm, 45527 OPERAND_dsp340050b49a6c_oper88_imm, 45528 OPERAND_dsp340050b49a6c_oper89_imm, 45529 OPERAND_t, 45530 OPERAND_bbi4, 45531 OPERAND_bbi, 45532 OPERAND_imm12, 45533 OPERAND_imm8, 45534 OPERAND_s, 45535 OPERAND_imm12b, 45536 OPERAND_imm16, 45537 OPERAND_m, 45538 OPERAND_n, 45539 OPERAND_offset, 45540 OPERAND_op0, 45541 OPERAND_op1, 45542 OPERAND_op2, 45543 OPERAND_r, 45544 OPERAND_sa4, 45545 OPERAND_sae4, 45546 OPERAND_sae, 45547 OPERAND_sal, 45548 OPERAND_sargt, 45549 OPERAND_sas4, 45550 OPERAND_sas, 45551 OPERAND_sr, 45552 OPERAND_st, 45553 OPERAND_thi3, 45554 OPERAND_imm4, 45555 OPERAND_mn, 45556 OPERAND_i, 45557 OPERAND_imm6lo, 45558 OPERAND_imm6hi, 45559 OPERAND_imm7lo, 45560 OPERAND_imm7hi, 45561 OPERAND_z, 45562 OPERAND_imm6, 45563 OPERAND_imm7, 45564 OPERAND_t2, 45565 OPERAND_s2, 45566 OPERAND_r2, 45567 OPERAND_t4, 45568 OPERAND_s4, 45569 OPERAND_r4, 45570 OPERAND_t8, 45571 OPERAND_s8, 45572 OPERAND_r8, 45573 OPERAND_xt_wbr15_imm, 45574 OPERAND_xt_wbr18_imm, 45575 OPERAND_fimm8, 45576 OPERAND_dsp340050b49a6c_fld2019, 45577 OPERAND_dsp340050b49a6c_fld2021, 45578 OPERAND_dsp340050b49a6c_fld2029, 45579 OPERAND_dsp340050b49a6c_fld2030, 45580 OPERAND_dsp340050b49a6c_fld2032, 45581 OPERAND_dsp340050b49a6c_fld2035, 45582 OPERAND_dsp340050b49a6c_fld2036, 45583 OPERAND_dsp340050b49a6c_fld2037, 45584 OPERAND_dsp340050b49a6c_fld2038, 45585 OPERAND_dsp340050b49a6c_fld2039, 45586 OPERAND_dsp340050b49a6c_fld2040, 45587 OPERAND_dsp340050b49a6c_fld2041, 45588 OPERAND_dsp340050b49a6c_fld2042, 45589 OPERAND_dsp340050b49a6c_fld2043, 45590 OPERAND_dsp340050b49a6c_fld2044, 45591 OPERAND_dsp340050b49a6c_fld2045, 45592 OPERAND_dsp340050b49a6c_fld2046, 45593 OPERAND_dsp340050b49a6c_fld2047, 45594 OPERAND_dsp340050b49a6c_fld2048, 45595 OPERAND_dsp340050b49a6c_fld2049, 45596 OPERAND_dsp340050b49a6c_fld2050, 45597 OPERAND_dsp340050b49a6c_fld2051, 45598 OPERAND_dsp340050b49a6c_fld2052, 45599 OPERAND_dsp340050b49a6c_fld2053, 45600 OPERAND_dsp340050b49a6c_fld2054, 45601 OPERAND_dsp340050b49a6c_fld2055, 45602 OPERAND_dsp340050b49a6c_fld2056, 45603 OPERAND_dsp340050b49a6c_fld2082Inst, 45604 OPERAND_dsp340050b49a6c_fld2083Inst, 45605 OPERAND_dsp340050b49a6c_fld2084Inst, 45606 OPERAND_dsp340050b49a6c_fld2085Inst, 45607 OPERAND_dsp340050b49a6c_fld2086Inst, 45608 OPERAND_dsp340050b49a6c_fld2088Inst, 45609 OPERAND_dsp340050b49a6c_fld2089Inst, 45610 OPERAND_dsp340050b49a6c_fld2090Inst, 45611 OPERAND_dsp340050b49a6c_fld2091Inst, 45612 OPERAND_dsp340050b49a6c_fld2092Inst, 45613 OPERAND_dsp340050b49a6c_fld2094Inst, 45614 OPERAND_dsp340050b49a6c_fld2095Inst, 45615 OPERAND_dsp340050b49a6c_fld2096Inst, 45616 OPERAND_dsp340050b49a6c_fld2098Inst, 45617 OPERAND_dsp340050b49a6c_fld2099Inst, 45618 OPERAND_dsp340050b49a6c_fld2100Inst, 45619 OPERAND_dsp340050b49a6c_fld2101Inst, 45620 OPERAND_dsp340050b49a6c_fld2102Inst, 45621 OPERAND_dsp340050b49a6c_fld2103Inst, 45622 OPERAND_dsp340050b49a6c_fld2104Inst, 45623 OPERAND_dsp340050b49a6c_fld2105Inst, 45624 OPERAND_dsp340050b49a6c_fld2106Inst, 45625 OPERAND_dsp340050b49a6c_fld2107Inst, 45626 OPERAND_dsp340050b49a6c_fld2108Inst, 45627 OPERAND_dsp340050b49a6c_fld2109Inst, 45628 OPERAND_dsp340050b49a6c_fld2110Inst, 45629 OPERAND_dsp340050b49a6c_fld2111Inst, 45630 OPERAND_dsp340050b49a6c_fld2112Inst, 45631 OPERAND_dsp340050b49a6c_fld2113Inst, 45632 OPERAND_dsp340050b49a6c_fld2114Inst, 45633 OPERAND_dsp340050b49a6c_fld2115Inst, 45634 OPERAND_dsp340050b49a6c_fld2116Inst, 45635 OPERAND_dsp340050b49a6c_fld2117Inst, 45636 OPERAND_dsp340050b49a6c_fld2118Inst, 45637 OPERAND_dsp340050b49a6c_fld2119Inst, 45638 OPERAND_dsp340050b49a6c_fld2120Inst, 45639 OPERAND_dsp340050b49a6c_fld2122Inst, 45640 OPERAND_dsp340050b49a6c_fld2123Inst, 45641 OPERAND_dsp340050b49a6c_fld2124Inst, 45642 OPERAND_dsp340050b49a6c_fld2125Inst, 45643 OPERAND_dsp340050b49a6c_fld2126Inst, 45644 OPERAND_dsp340050b49a6c_fld2127Inst, 45645 OPERAND_dsp340050b49a6c_fld2128Inst, 45646 OPERAND_dsp340050b49a6c_fld2129Inst, 45647 OPERAND_dsp340050b49a6c_fld2131Inst, 45648 OPERAND_dsp340050b49a6c_fld2132Inst, 45649 OPERAND_dsp340050b49a6c_fld2133Inst, 45650 OPERAND_dsp340050b49a6c_fld2134Inst, 45651 OPERAND_dsp340050b49a6c_fld2136Inst, 45652 OPERAND_dsp340050b49a6c_fld2137Inst, 45653 OPERAND_dsp340050b49a6c_fld2138Inst, 45654 OPERAND_dsp340050b49a6c_fld2139Inst, 45655 OPERAND_dsp340050b49a6c_fld2140Inst, 45656 OPERAND_dsp340050b49a6c_fld2141Inst, 45657 OPERAND_dsp340050b49a6c_fld2142Inst, 45658 OPERAND_dsp340050b49a6c_fld2143Inst, 45659 OPERAND_dsp340050b49a6c_fld2144Inst, 45660 OPERAND_dsp340050b49a6c_fld2145Inst, 45661 OPERAND_dsp340050b49a6c_fld2146Inst, 45662 OPERAND_dsp340050b49a6c_fld2147Inst, 45663 OPERAND_dsp340050b49a6c_fld2149Inst, 45664 OPERAND_dsp340050b49a6c_fld2151Inst, 45665 OPERAND_dsp340050b49a6c_fld2153Inst, 45666 OPERAND_dsp340050b49a6c_fld2154Inst, 45667 OPERAND_dsp340050b49a6c_fld2155Inst, 45668 OPERAND_dsp340050b49a6c_fld2156Inst, 45669 OPERAND_dsp340050b49a6c_fld2157Inst, 45670 OPERAND_dsp340050b49a6c_fld2158Inst, 45671 OPERAND_dsp340050b49a6c_fld2159Inst, 45672 OPERAND_dsp340050b49a6c_fld2160Inst, 45673 OPERAND_dsp340050b49a6c_fld2161Inst, 45674 OPERAND_dsp340050b49a6c_fld2162Inst, 45675 OPERAND_dsp340050b49a6c_fld2163Inst, 45676 OPERAND_dsp340050b49a6c_fld2164Inst, 45677 OPERAND_dsp340050b49a6c_fld2165Inst, 45678 OPERAND_dsp340050b49a6c_fld2166Inst, 45679 OPERAND_dsp340050b49a6c_fld2167Inst, 45680 OPERAND_dsp340050b49a6c_fld2168Inst, 45681 OPERAND_dsp340050b49a6c_fld2169Inst, 45682 OPERAND_dsp340050b49a6c_fld2171Inst, 45683 OPERAND_dsp340050b49a6c_fld2172Inst, 45684 OPERAND_dsp340050b49a6c_fld2173Inst, 45685 OPERAND_dsp340050b49a6c_fld2174Inst, 45686 OPERAND_dsp340050b49a6c_fld2175Inst, 45687 OPERAND_dsp340050b49a6c_fld2177Inst, 45688 OPERAND_dsp340050b49a6c_fld2178Inst, 45689 OPERAND_dsp340050b49a6c_fld2179Inst, 45690 OPERAND_dsp340050b49a6c_fld2180Inst, 45691 OPERAND_dsp340050b49a6c_fld2181Inst, 45692 OPERAND_dsp340050b49a6c_fld2182Inst, 45693 OPERAND_dsp340050b49a6c_fld2183Inst, 45694 OPERAND_dsp340050b49a6c_fld2184Inst, 45695 OPERAND_dsp340050b49a6c_fld2185Inst, 45696 OPERAND_dsp340050b49a6c_fld2186Inst, 45697 OPERAND_dsp340050b49a6c_fld2187Inst, 45698 OPERAND_dsp340050b49a6c_fld2188Inst, 45699 OPERAND_dsp340050b49a6c_fld2189Inst, 45700 OPERAND_dsp340050b49a6c_fld2190Inst, 45701 OPERAND_dsp340050b49a6c_fld2191Inst, 45702 OPERAND_dsp340050b49a6c_fld2192Inst, 45703 OPERAND_dsp340050b49a6c_fld2193Inst, 45704 OPERAND_dsp340050b49a6c_fld2194Inst, 45705 OPERAND_dsp340050b49a6c_fld2195Inst, 45706 OPERAND_dsp340050b49a6c_fld2196Inst, 45707 OPERAND_dsp340050b49a6c_fld2197Inst, 45708 OPERAND_dsp340050b49a6c_fld2198Inst, 45709 OPERAND_dsp340050b49a6c_fld2199Inst, 45710 OPERAND_dsp340050b49a6c_fld2200Inst, 45711 OPERAND_dsp340050b49a6c_fld2201Inst, 45712 OPERAND_dsp340050b49a6c_fld2202Inst, 45713 OPERAND_dsp340050b49a6c_fld2203Inst, 45714 OPERAND_dsp340050b49a6c_fld2204Inst, 45715 OPERAND_dsp340050b49a6c_fld2205Inst, 45716 OPERAND_dsp340050b49a6c_fld2206Inst, 45717 OPERAND_dsp340050b49a6c_fld2207Inst, 45718 OPERAND_dsp340050b49a6c_fld2208Inst, 45719 OPERAND_dsp340050b49a6c_fld2209Inst, 45720 OPERAND_dsp340050b49a6c_fld2210Inst, 45721 OPERAND_dsp340050b49a6c_fld2211Inst, 45722 OPERAND_dsp340050b49a6c_fld2212Inst, 45723 OPERAND_dsp340050b49a6c_fld2213Inst, 45724 OPERAND_dsp340050b49a6c_fld2214Inst, 45725 OPERAND_dsp340050b49a6c_fld2215Inst, 45726 OPERAND_dsp340050b49a6c_fld2216Inst, 45727 OPERAND_dsp340050b49a6c_fld2217Inst, 45728 OPERAND_dsp340050b49a6c_fld2218Inst, 45729 OPERAND_dsp340050b49a6c_fld2219Inst, 45730 OPERAND_dsp340050b49a6c_fld2220Inst, 45731 OPERAND_dsp340050b49a6c_fld2221Inst, 45732 OPERAND_dsp340050b49a6c_fld2222Inst, 45733 OPERAND_dsp340050b49a6c_fld2223Inst, 45734 OPERAND_dsp340050b49a6c_fld2224Inst, 45735 OPERAND_dsp340050b49a6c_fld2225Inst, 45736 OPERAND_dsp340050b49a6c_fld2226Inst, 45737 OPERAND_dsp340050b49a6c_fld2227Inst, 45738 OPERAND_dsp340050b49a6c_fld2228Inst, 45739 OPERAND_dsp340050b49a6c_fld2229Inst, 45740 OPERAND_dsp340050b49a6c_fld2230Inst, 45741 OPERAND_dsp340050b49a6c_fld2231Inst, 45742 OPERAND_dsp340050b49a6c_fld2232Inst, 45743 OPERAND_dsp340050b49a6c_fld2234Inst, 45744 OPERAND_dsp340050b49a6c_fld2235Inst, 45745 OPERAND_dsp340050b49a6c_fld2236Inst, 45746 OPERAND_dsp340050b49a6c_fld2237Inst, 45747 OPERAND_dsp340050b49a6c_fld2238Inst, 45748 OPERAND_dsp340050b49a6c_fld2239Inst, 45749 OPERAND_dsp340050b49a6c_fld2240Inst, 45750 OPERAND_dsp340050b49a6c_fld2241Inst, 45751 OPERAND_dsp340050b49a6c_fld2242Inst, 45752 OPERAND_dsp340050b49a6c_fld2243Inst, 45753 OPERAND_dsp340050b49a6c_fld2244Inst, 45754 OPERAND_dsp340050b49a6c_fld2245Inst, 45755 OPERAND_dsp340050b49a6c_fld2246Inst, 45756 OPERAND_dsp340050b49a6c_fld2247Inst, 45757 OPERAND_dsp340050b49a6c_fld2248Inst, 45758 OPERAND_dsp340050b49a6c_fld2249Inst, 45759 OPERAND_dsp340050b49a6c_fld2250Inst, 45760 OPERAND_dsp340050b49a6c_fld2251Inst, 45761 OPERAND_dsp340050b49a6c_fld2252Inst, 45762 OPERAND_dsp340050b49a6c_fld2253Inst, 45763 OPERAND_dsp340050b49a6c_fld2254, 45764 OPERAND_dsp340050b49a6c_fld2255Inst, 45765 OPERAND_dsp340050b49a6c_fld2257Inst, 45766 OPERAND_dsp340050b49a6c_fld3627Inst, 45767 OPERAND_dsp340050b49a6c_fld3630Inst, 45768 OPERAND_dsp340050b49a6c_fld3631Inst, 45769 OPERAND_dsp340050b49a6c_fld3633Inst, 45770 OPERAND_dsp340050b49a6c_fld3634, 45771 OPERAND_dsp340050b49a6c_fld3635Inst, 45772 OPERAND_dsp340050b49a6c_fld3636Inst, 45773 OPERAND_dsp340050b49a6c_fld3637Inst, 45774 OPERAND_dsp340050b49a6c_fld3638Inst, 45775 OPERAND_dsp340050b49a6c_fld3639Inst, 45776 OPERAND_dsp340050b49a6c_fld3640Inst, 45777 OPERAND_dsp340050b49a6c_fld3642Inst, 45778 OPERAND_dsp340050b49a6c_fld3643Inst, 45779 OPERAND_dsp340050b49a6c_fld3644Inst, 45780 OPERAND_dsp340050b49a6c_fld3645Inst, 45781 OPERAND_dsp340050b49a6c_fld3647Inst, 45782 OPERAND_dsp340050b49a6c_fld3648Inst, 45783 OPERAND_dsp340050b49a6c_fld3649Inst, 45784 OPERAND_dsp340050b49a6c_fld3650Inst, 45785 OPERAND_dsp340050b49a6c_fld3651Inst, 45786 OPERAND_dsp340050b49a6c_fld3653Inst, 45787 OPERAND_dsp340050b49a6c_fld3654Inst, 45788 OPERAND_dsp340050b49a6c_fld3655Inst, 45789 OPERAND_dsp340050b49a6c_fld3656Inst, 45790 OPERAND_dsp340050b49a6c_fld3657Inst, 45791 OPERAND_dsp340050b49a6c_fld3658Inst, 45792 OPERAND_dsp340050b49a6c_fld3659Inst, 45793 OPERAND_dsp340050b49a6c_fld3660Inst, 45794 OPERAND_dsp340050b49a6c_fld3661Inst, 45795 OPERAND_dsp340050b49a6c_fld3662Inst, 45796 OPERAND_op0_s3, 45797 OPERAND_dsp340050b49a6c_fld2025, 45798 OPERAND_dsp340050b49a6c_fld2027, 45799 OPERAND_dsp340050b49a6c_fld2258GP_slot2, 45800 OPERAND_dsp340050b49a6c_fld2259GP_slot2, 45801 OPERAND_dsp340050b49a6c_fld2260GP_slot2, 45802 OPERAND_dsp340050b49a6c_fld2261GP_slot2, 45803 OPERAND_dsp340050b49a6c_fld2262GP_slot2, 45804 OPERAND_dsp340050b49a6c_fld2263GP_slot2, 45805 OPERAND_dsp340050b49a6c_fld2264GP_slot2, 45806 OPERAND_dsp340050b49a6c_fld2266GP_slot2, 45807 OPERAND_dsp340050b49a6c_fld2267GP_slot2, 45808 OPERAND_dsp340050b49a6c_fld2268GP_slot2, 45809 OPERAND_dsp340050b49a6c_fld2269GP_slot2, 45810 OPERAND_dsp340050b49a6c_fld2270GP_slot2, 45811 OPERAND_dsp340050b49a6c_fld2271GP_slot2, 45812 OPERAND_dsp340050b49a6c_fld2272, 45813 OPERAND_dsp340050b49a6c_fld2273GP_slot2, 45814 OPERAND_dsp340050b49a6c_fld2274GP_slot2, 45815 OPERAND_dsp340050b49a6c_fld2275GP_slot2, 45816 OPERAND_dsp340050b49a6c_fld2277GP_slot2, 45817 OPERAND_dsp340050b49a6c_fld2278GP_slot2, 45818 OPERAND_dsp340050b49a6c_fld2279GP_slot2, 45819 OPERAND_dsp340050b49a6c_fld2280GP_slot2, 45820 OPERAND_dsp340050b49a6c_fld2281GP_slot2, 45821 OPERAND_dsp340050b49a6c_fld2282GP_slot2, 45822 OPERAND_dsp340050b49a6c_fld2283GP_slot2, 45823 OPERAND_dsp340050b49a6c_fld2284GP_slot2, 45824 OPERAND_dsp340050b49a6c_fld2286GP_slot2, 45825 OPERAND_dsp340050b49a6c_fld2287GP_slot2, 45826 OPERAND_dsp340050b49a6c_fld2288GP_slot2, 45827 OPERAND_dsp340050b49a6c_fld2289GP_slot2, 45828 OPERAND_dsp340050b49a6c_fld2290GP_slot2, 45829 OPERAND_dsp340050b49a6c_fld2291GP_slot2, 45830 OPERAND_dsp340050b49a6c_fld2292GP_slot2, 45831 OPERAND_dsp340050b49a6c_fld2293GP_slot2, 45832 OPERAND_dsp340050b49a6c_fld2294GP_slot2, 45833 OPERAND_dsp340050b49a6c_fld2295GP_slot2, 45834 OPERAND_dsp340050b49a6c_fld2296GP_slot2, 45835 OPERAND_dsp340050b49a6c_fld2297GP_slot2, 45836 OPERAND_dsp340050b49a6c_fld2298GP_slot2, 45837 OPERAND_dsp340050b49a6c_fld2299GP_slot2, 45838 OPERAND_dsp340050b49a6c_fld2300GP_slot2, 45839 OPERAND_dsp340050b49a6c_fld2301GP_slot2, 45840 OPERAND_dsp340050b49a6c_fld2302, 45841 OPERAND_dsp340050b49a6c_fld2303GP_slot2, 45842 OPERAND_dsp340050b49a6c_fld2304GP_slot2, 45843 OPERAND_dsp340050b49a6c_fld2305, 45844 OPERAND_dsp340050b49a6c_fld2306GP_slot2, 45845 OPERAND_dsp340050b49a6c_fld2308GP_slot2, 45846 OPERAND_dsp340050b49a6c_fld2309GP_slot2, 45847 OPERAND_dsp340050b49a6c_fld2310GP_slot2, 45848 OPERAND_dsp340050b49a6c_fld2312GP_slot2, 45849 OPERAND_dsp340050b49a6c_fld2313, 45850 OPERAND_dsp340050b49a6c_fld2314GP_slot2, 45851 OPERAND_dsp340050b49a6c_fld2316GP_slot2, 45852 OPERAND_dsp340050b49a6c_fld2317GP_slot2, 45853 OPERAND_dsp340050b49a6c_fld2318GP_slot2, 45854 OPERAND_dsp340050b49a6c_fld2319GP_slot2, 45855 OPERAND_dsp340050b49a6c_fld2320GP_slot2, 45856 OPERAND_dsp340050b49a6c_fld2321GP_slot2, 45857 OPERAND_dsp340050b49a6c_fld2322GP_slot2, 45858 OPERAND_dsp340050b49a6c_fld2323GP_slot2, 45859 OPERAND_dsp340050b49a6c_fld2324GP_slot2, 45860 OPERAND_dsp340050b49a6c_fld2325GP_slot2, 45861 OPERAND_dsp340050b49a6c_fld2326GP_slot2, 45862 OPERAND_dsp340050b49a6c_fld2327GP_slot2, 45863 OPERAND_dsp340050b49a6c_fld2328GP_slot2, 45864 OPERAND_dsp340050b49a6c_fld2329GP_slot2, 45865 OPERAND_dsp340050b49a6c_fld2330GP_slot2, 45866 OPERAND_dsp340050b49a6c_fld2331GP_slot2, 45867 OPERAND_dsp340050b49a6c_fld2332GP_slot2, 45868 OPERAND_dsp340050b49a6c_fld2333GP_slot2, 45869 OPERAND_dsp340050b49a6c_fld2334GP_slot2, 45870 OPERAND_dsp340050b49a6c_fld2335GP_slot2, 45871 OPERAND_dsp340050b49a6c_fld2336GP_slot2, 45872 OPERAND_dsp340050b49a6c_fld2337GP_slot2, 45873 OPERAND_dsp340050b49a6c_fld2338GP_slot2, 45874 OPERAND_dsp340050b49a6c_fld2339GP_slot2, 45875 OPERAND_dsp340050b49a6c_fld2340GP_slot2, 45876 OPERAND_dsp340050b49a6c_fld2341GP_slot2, 45877 OPERAND_dsp340050b49a6c_fld2342GP_slot2, 45878 OPERAND_dsp340050b49a6c_fld2343GP_slot2, 45879 OPERAND_dsp340050b49a6c_fld2344GP_slot2, 45880 OPERAND_dsp340050b49a6c_fld2345GP_slot2, 45881 OPERAND_dsp340050b49a6c_fld2346GP_slot2, 45882 OPERAND_dsp340050b49a6c_fld2347GP_slot2, 45883 OPERAND_dsp340050b49a6c_fld2348GP_slot2, 45884 OPERAND_dsp340050b49a6c_fld2349GP_slot2, 45885 OPERAND_dsp340050b49a6c_fld2350GP_slot2, 45886 OPERAND_dsp340050b49a6c_fld2351GP_slot2, 45887 OPERAND_dsp340050b49a6c_fld2352GP_slot2, 45888 OPERAND_dsp340050b49a6c_fld2353GP_slot2, 45889 OPERAND_dsp340050b49a6c_fld2354GP_slot2, 45890 OPERAND_dsp340050b49a6c_fld2355GP_slot2, 45891 OPERAND_dsp340050b49a6c_fld2356GP_slot2, 45892 OPERAND_dsp340050b49a6c_fld2357GP_slot2, 45893 OPERAND_dsp340050b49a6c_fld2358GP_slot2, 45894 OPERAND_dsp340050b49a6c_fld2359GP_slot2, 45895 OPERAND_dsp340050b49a6c_fld2361GP_slot2, 45896 OPERAND_dsp340050b49a6c_fld2362GP_slot2, 45897 OPERAND_dsp340050b49a6c_fld2364GP_slot2, 45898 OPERAND_dsp340050b49a6c_fld2366GP_slot2, 45899 OPERAND_dsp340050b49a6c_fld2368GP_slot2, 45900 OPERAND_dsp340050b49a6c_fld2369GP_slot2, 45901 OPERAND_dsp340050b49a6c_fld2370GP_slot2, 45902 OPERAND_dsp340050b49a6c_fld2371GP_slot2, 45903 OPERAND_dsp340050b49a6c_fld2372GP_slot2, 45904 OPERAND_dsp340050b49a6c_fld2373GP_slot2, 45905 OPERAND_dsp340050b49a6c_fld2374GP_slot2, 45906 OPERAND_dsp340050b49a6c_fld2375GP_slot2, 45907 OPERAND_dsp340050b49a6c_fld2376GP_slot2, 45908 OPERAND_dsp340050b49a6c_fld2378GP_slot2, 45909 OPERAND_dsp340050b49a6c_fld2379GP_slot2, 45910 OPERAND_dsp340050b49a6c_fld2381GP_slot2, 45911 OPERAND_dsp340050b49a6c_fld2383GP_slot2, 45912 OPERAND_dsp340050b49a6c_fld2384, 45913 OPERAND_dsp340050b49a6c_fld2385GP_slot2, 45914 OPERAND_dsp340050b49a6c_fld2386, 45915 OPERAND_dsp340050b49a6c_fld2387GP_slot2, 45916 OPERAND_dsp340050b49a6c_fld2388GP_slot2, 45917 OPERAND_dsp340050b49a6c_fld2389GP_slot2, 45918 OPERAND_dsp340050b49a6c_fld3663GP_slot2, 45919 OPERAND_dsp340050b49a6c_fld3664GP_slot2, 45920 OPERAND_dsp340050b49a6c_fld3665GP_slot2, 45921 OPERAND_dsp340050b49a6c_fld3666, 45922 OPERAND_dsp340050b49a6c_fld3667GP_slot2, 45923 OPERAND_dsp340050b49a6c_fld3668GP_slot2, 45924 OPERAND_dsp340050b49a6c_fld3669GP_slot2, 45925 OPERAND_dsp340050b49a6c_fld3670GP_slot2, 45926 OPERAND_dsp340050b49a6c_fld3671GP_slot2, 45927 OPERAND_dsp340050b49a6c_fld3673GP_slot2, 45928 OPERAND_dsp340050b49a6c_fld3674GP_slot2, 45929 OPERAND_dsp340050b49a6c_fld3675GP_slot2, 45930 OPERAND_dsp340050b49a6c_fld3676GP_slot2, 45931 OPERAND_dsp340050b49a6c_fld3678GP_slot2, 45932 OPERAND_dsp340050b49a6c_fld3679GP_slot2, 45933 OPERAND_dsp340050b49a6c_fld3680GP_slot2, 45934 OPERAND_op0_s4, 45935 OPERAND_dsp340050b49a6c_fld2026, 45936 OPERAND_dsp340050b49a6c_fld2031, 45937 OPERAND_dsp340050b49a6c_fld2394GP_slot1, 45938 OPERAND_dsp340050b49a6c_fld2395GP_slot1, 45939 OPERAND_dsp340050b49a6c_fld2397GP_slot1, 45940 OPERAND_dsp340050b49a6c_fld2398GP_slot1, 45941 OPERAND_dsp340050b49a6c_fld2399GP_slot1, 45942 OPERAND_dsp340050b49a6c_fld2400GP_slot1, 45943 OPERAND_dsp340050b49a6c_fld2402GP_slot1, 45944 OPERAND_dsp340050b49a6c_fld2403GP_slot1, 45945 OPERAND_dsp340050b49a6c_fld2405GP_slot1, 45946 OPERAND_dsp340050b49a6c_fld3681GP_slot1, 45947 OPERAND_dsp340050b49a6c_fld3683GP_slot1, 45948 OPERAND_dsp340050b49a6c_fld3684GP_slot1, 45949 OPERAND_dsp340050b49a6c_fld3686GP_slot1, 45950 OPERAND_op0_s5, 45951 OPERAND_dsp340050b49a6c_fld2058, 45952 OPERAND_dsp340050b49a6c_fld2067, 45953 OPERAND_dsp340050b49a6c_fld2407GP_slot0, 45954 OPERAND_dsp340050b49a6c_fld2409GP_slot0, 45955 OPERAND_dsp340050b49a6c_fld2410GP_slot0, 45956 OPERAND_dsp340050b49a6c_fld2411GP_slot0, 45957 OPERAND_dsp340050b49a6c_fld2412GP_slot0, 45958 OPERAND_dsp340050b49a6c_fld2413GP_slot0, 45959 OPERAND_dsp340050b49a6c_fld2415GP_slot0, 45960 OPERAND_dsp340050b49a6c_fld2416GP_slot0, 45961 OPERAND_dsp340050b49a6c_fld2417GP_slot0, 45962 OPERAND_dsp340050b49a6c_fld2418GP_slot0, 45963 OPERAND_dsp340050b49a6c_fld2419GP_slot0, 45964 OPERAND_dsp340050b49a6c_fld2420GP_slot0, 45965 OPERAND_dsp340050b49a6c_fld2422GP_slot0, 45966 OPERAND_dsp340050b49a6c_fld2423GP_slot0, 45967 OPERAND_dsp340050b49a6c_fld2424GP_slot0, 45968 OPERAND_dsp340050b49a6c_fld2425GP_slot0, 45969 OPERAND_dsp340050b49a6c_fld2426GP_slot0, 45970 OPERAND_dsp340050b49a6c_fld2427GP_slot0, 45971 OPERAND_dsp340050b49a6c_fld2429GP_slot0, 45972 OPERAND_dsp340050b49a6c_fld2430GP_slot0, 45973 OPERAND_dsp340050b49a6c_fld2431GP_slot0, 45974 OPERAND_dsp340050b49a6c_fld2432GP_slot0, 45975 OPERAND_dsp340050b49a6c_fld2433GP_slot0, 45976 OPERAND_dsp340050b49a6c_fld2434GP_slot0, 45977 OPERAND_dsp340050b49a6c_fld2435GP_slot0, 45978 OPERAND_dsp340050b49a6c_fld2436GP_slot0, 45979 OPERAND_dsp340050b49a6c_fld2437GP_slot0, 45980 OPERAND_dsp340050b49a6c_fld2438GP_slot0, 45981 OPERAND_dsp340050b49a6c_fld2439GP_slot0, 45982 OPERAND_dsp340050b49a6c_fld2440GP_slot0, 45983 OPERAND_dsp340050b49a6c_fld2441GP_slot0, 45984 OPERAND_dsp340050b49a6c_fld2443GP_slot0, 45985 OPERAND_dsp340050b49a6c_fld2444GP_slot0, 45986 OPERAND_dsp340050b49a6c_fld2445, 45987 OPERAND_dsp340050b49a6c_fld2447GP_slot0, 45988 OPERAND_dsp340050b49a6c_fld2448, 45989 OPERAND_dsp340050b49a6c_fld2449GP_slot0, 45990 OPERAND_dsp340050b49a6c_fld2451GP_slot0, 45991 OPERAND_dsp340050b49a6c_fld2452GP_slot0, 45992 OPERAND_dsp340050b49a6c_fld2453GP_slot0, 45993 OPERAND_dsp340050b49a6c_fld2454GP_slot0, 45994 OPERAND_dsp340050b49a6c_fld2455GP_slot0, 45995 OPERAND_dsp340050b49a6c_fld2456GP_slot0, 45996 OPERAND_dsp340050b49a6c_fld2457GP_slot0, 45997 OPERAND_dsp340050b49a6c_fld2458GP_slot0, 45998 OPERAND_dsp340050b49a6c_fld2459GP_slot0, 45999 OPERAND_dsp340050b49a6c_fld2460GP_slot0, 46000 OPERAND_dsp340050b49a6c_fld2461GP_slot0, 46001 OPERAND_dsp340050b49a6c_fld2462, 46002 OPERAND_dsp340050b49a6c_fld2463GP_slot0, 46003 OPERAND_dsp340050b49a6c_fld2464GP_slot0, 46004 OPERAND_dsp340050b49a6c_fld2465GP_slot0, 46005 OPERAND_dsp340050b49a6c_fld2466GP_slot0, 46006 OPERAND_dsp340050b49a6c_fld2467GP_slot0, 46007 OPERAND_dsp340050b49a6c_fld2468GP_slot0, 46008 OPERAND_dsp340050b49a6c_fld2470GP_slot0, 46009 OPERAND_dsp340050b49a6c_fld2471GP_slot0, 46010 OPERAND_dsp340050b49a6c_fld2472GP_slot0, 46011 OPERAND_dsp340050b49a6c_fld2473GP_slot0, 46012 OPERAND_dsp340050b49a6c_fld2474GP_slot0, 46013 OPERAND_dsp340050b49a6c_fld2475GP_slot0, 46014 OPERAND_dsp340050b49a6c_fld2477GP_slot0, 46015 OPERAND_dsp340050b49a6c_fld2479GP_slot0, 46016 OPERAND_dsp340050b49a6c_fld2480GP_slot0, 46017 OPERAND_dsp340050b49a6c_fld2481GP_slot0, 46018 OPERAND_dsp340050b49a6c_fld2482GP_slot0, 46019 OPERAND_dsp340050b49a6c_fld2483GP_slot0, 46020 OPERAND_dsp340050b49a6c_fld2484GP_slot0, 46021 OPERAND_dsp340050b49a6c_fld2485GP_slot0, 46022 OPERAND_dsp340050b49a6c_fld2486GP_slot0, 46023 OPERAND_dsp340050b49a6c_fld2487GP_slot0, 46024 OPERAND_dsp340050b49a6c_fld2488GP_slot0, 46025 OPERAND_dsp340050b49a6c_fld2489GP_slot0, 46026 OPERAND_dsp340050b49a6c_fld2490GP_slot0, 46027 OPERAND_dsp340050b49a6c_fld2491GP_slot0, 46028 OPERAND_dsp340050b49a6c_fld2492GP_slot0, 46029 OPERAND_dsp340050b49a6c_fld2493GP_slot0, 46030 OPERAND_dsp340050b49a6c_fld2494GP_slot0, 46031 OPERAND_dsp340050b49a6c_fld2495GP_slot0, 46032 OPERAND_dsp340050b49a6c_fld2496GP_slot0, 46033 OPERAND_dsp340050b49a6c_fld2497GP_slot0, 46034 OPERAND_dsp340050b49a6c_fld2498GP_slot0, 46035 OPERAND_dsp340050b49a6c_fld2499GP_slot0, 46036 OPERAND_dsp340050b49a6c_fld2500GP_slot0, 46037 OPERAND_dsp340050b49a6c_fld2501GP_slot0, 46038 OPERAND_dsp340050b49a6c_fld2502GP_slot0, 46039 OPERAND_dsp340050b49a6c_fld2503GP_slot0, 46040 OPERAND_dsp340050b49a6c_fld2504GP_slot0, 46041 OPERAND_dsp340050b49a6c_fld2505GP_slot0, 46042 OPERAND_dsp340050b49a6c_fld2506GP_slot0, 46043 OPERAND_dsp340050b49a6c_fld2507GP_slot0, 46044 OPERAND_dsp340050b49a6c_fld2508GP_slot0, 46045 OPERAND_dsp340050b49a6c_fld2509GP_slot0, 46046 OPERAND_dsp340050b49a6c_fld2510GP_slot0, 46047 OPERAND_dsp340050b49a6c_fld2512GP_slot0, 46048 OPERAND_dsp340050b49a6c_fld2514GP_slot0, 46049 OPERAND_dsp340050b49a6c_fld2515GP_slot0, 46050 OPERAND_dsp340050b49a6c_fld2516GP_slot0, 46051 OPERAND_dsp340050b49a6c_fld2517GP_slot0, 46052 OPERAND_dsp340050b49a6c_fld2518GP_slot0, 46053 OPERAND_dsp340050b49a6c_fld2519GP_slot0, 46054 OPERAND_dsp340050b49a6c_fld2520GP_slot0, 46055 OPERAND_dsp340050b49a6c_fld2521GP_slot0, 46056 OPERAND_dsp340050b49a6c_fld2523GP_slot0, 46057 OPERAND_dsp340050b49a6c_fld2524GP_slot0, 46058 OPERAND_dsp340050b49a6c_fld2526GP_slot0, 46059 OPERAND_dsp340050b49a6c_fld2527GP_slot0, 46060 OPERAND_dsp340050b49a6c_fld2528GP_slot0, 46061 OPERAND_dsp340050b49a6c_fld2529GP_slot0, 46062 OPERAND_dsp340050b49a6c_fld2530, 46063 OPERAND_dsp340050b49a6c_fld2531GP_slot0, 46064 OPERAND_dsp340050b49a6c_fld3688GP_slot0, 46065 OPERAND_dsp340050b49a6c_fld3689GP_slot0, 46066 OPERAND_dsp340050b49a6c_fld3690GP_slot0, 46067 OPERAND_dsp340050b49a6c_fld3691GP_slot0, 46068 OPERAND_dsp340050b49a6c_fld3692GP_slot0, 46069 OPERAND_dsp340050b49a6c_fld3693GP_slot0, 46070 OPERAND_dsp340050b49a6c_fld3695GP_slot0, 46071 OPERAND_dsp340050b49a6c_fld3696GP_slot0, 46072 OPERAND_dsp340050b49a6c_fld3697GP_slot0, 46073 OPERAND_dsp340050b49a6c_fld3698GP_slot0, 46074 OPERAND_dsp340050b49a6c_fld3699GP_slot0, 46075 OPERAND_dsp340050b49a6c_fld3700GP_slot0, 46076 OPERAND_dsp340050b49a6c_fld3702GP_slot0, 46077 OPERAND_dsp340050b49a6c_fld3703GP_slot0, 46078 OPERAND_dsp340050b49a6c_fld3705GP_slot0, 46079 OPERAND_dsp340050b49a6c_fld3706GP_slot0, 46080 OPERAND_op0_s6, 46081 OPERAND_dsp340050b49a6c_fld2532DOT_slot2, 46082 OPERAND_dsp340050b49a6c_fld2533DOT_slot2, 46083 OPERAND_dsp340050b49a6c_fld2534DOT_slot2, 46084 OPERAND_dsp340050b49a6c_fld2535DOT_slot2, 46085 OPERAND_dsp340050b49a6c_fld2536DOT_slot2, 46086 OPERAND_dsp340050b49a6c_fld2537DOT_slot2, 46087 OPERAND_dsp340050b49a6c_fld2538DOT_slot2, 46088 OPERAND_dsp340050b49a6c_fld2539DOT_slot2, 46089 OPERAND_dsp340050b49a6c_fld2540DOT_slot2, 46090 OPERAND_dsp340050b49a6c_fld2541DOT_slot2, 46091 OPERAND_dsp340050b49a6c_fld2542DOT_slot2, 46092 OPERAND_dsp340050b49a6c_fld2543DOT_slot2, 46093 OPERAND_dsp340050b49a6c_fld2544DOT_slot2, 46094 OPERAND_dsp340050b49a6c_fld2545DOT_slot2, 46095 OPERAND_dsp340050b49a6c_fld2546DOT_slot2, 46096 OPERAND_dsp340050b49a6c_fld2547DOT_slot2, 46097 OPERAND_dsp340050b49a6c_fld2548DOT_slot2, 46098 OPERAND_dsp340050b49a6c_fld2549DOT_slot2, 46099 OPERAND_dsp340050b49a6c_fld2550DOT_slot2, 46100 OPERAND_dsp340050b49a6c_fld2551DOT_slot2, 46101 OPERAND_dsp340050b49a6c_fld2552DOT_slot2, 46102 OPERAND_dsp340050b49a6c_fld2553DOT_slot2, 46103 OPERAND_dsp340050b49a6c_fld2554DOT_slot2, 46104 OPERAND_dsp340050b49a6c_fld2555DOT_slot2, 46105 OPERAND_dsp340050b49a6c_fld2556DOT_slot2, 46106 OPERAND_dsp340050b49a6c_fld2557DOT_slot2, 46107 OPERAND_dsp340050b49a6c_fld2558DOT_slot2, 46108 OPERAND_dsp340050b49a6c_fld2559DOT_slot2, 46109 OPERAND_dsp340050b49a6c_fld2560DOT_slot2, 46110 OPERAND_dsp340050b49a6c_fld2561DOT_slot2, 46111 OPERAND_dsp340050b49a6c_fld2562DOT_slot2, 46112 OPERAND_dsp340050b49a6c_fld2563DOT_slot2, 46113 OPERAND_dsp340050b49a6c_fld2564DOT_slot2, 46114 OPERAND_dsp340050b49a6c_fld2565DOT_slot2, 46115 OPERAND_dsp340050b49a6c_fld2566DOT_slot2, 46116 OPERAND_dsp340050b49a6c_fld2567DOT_slot2, 46117 OPERAND_dsp340050b49a6c_fld2568DOT_slot2, 46118 OPERAND_dsp340050b49a6c_fld2569DOT_slot2, 46119 OPERAND_dsp340050b49a6c_fld2571DOT_slot2, 46120 OPERAND_dsp340050b49a6c_fld2572DOT_slot2, 46121 OPERAND_dsp340050b49a6c_fld2573DOT_slot2, 46122 OPERAND_dsp340050b49a6c_fld2574DOT_slot2, 46123 OPERAND_dsp340050b49a6c_fld2575DOT_slot2, 46124 OPERAND_dsp340050b49a6c_fld2576DOT_slot2, 46125 OPERAND_dsp340050b49a6c_fld2577DOT_slot2, 46126 OPERAND_dsp340050b49a6c_fld2578, 46127 OPERAND_dsp340050b49a6c_fld2579DOT_slot2, 46128 OPERAND_dsp340050b49a6c_fld2580DOT_slot2, 46129 OPERAND_dsp340050b49a6c_fld2581DOT_slot2, 46130 OPERAND_dsp340050b49a6c_fld2582DOT_slot2, 46131 OPERAND_dsp340050b49a6c_fld2583DOT_slot2, 46132 OPERAND_dsp340050b49a6c_fld2584DOT_slot2, 46133 OPERAND_dsp340050b49a6c_fld2585DOT_slot2, 46134 OPERAND_dsp340050b49a6c_fld2586DOT_slot2, 46135 OPERAND_dsp340050b49a6c_fld2587DOT_slot2, 46136 OPERAND_dsp340050b49a6c_fld2588DOT_slot2, 46137 OPERAND_dsp340050b49a6c_fld2589DOT_slot2, 46138 OPERAND_dsp340050b49a6c_fld2590DOT_slot2, 46139 OPERAND_dsp340050b49a6c_fld2591DOT_slot2, 46140 OPERAND_dsp340050b49a6c_fld2592DOT_slot2, 46141 OPERAND_dsp340050b49a6c_fld2595DOT_slot2, 46142 OPERAND_dsp340050b49a6c_fld2596DOT_slot2, 46143 OPERAND_dsp340050b49a6c_fld2598DOT_slot2, 46144 OPERAND_dsp340050b49a6c_fld2599DOT_slot2, 46145 OPERAND_dsp340050b49a6c_fld2601DOT_slot2, 46146 OPERAND_dsp340050b49a6c_fld2602DOT_slot2, 46147 OPERAND_dsp340050b49a6c_fld2604DOT_slot2, 46148 OPERAND_dsp340050b49a6c_fld2605, 46149 OPERAND_dsp340050b49a6c_fld2606DOT_slot2, 46150 OPERAND_dsp340050b49a6c_fld2608DOT_slot2, 46151 OPERAND_dsp340050b49a6c_fld2609DOT_slot2, 46152 OPERAND_dsp340050b49a6c_fld2610DOT_slot2, 46153 OPERAND_dsp340050b49a6c_fld2611DOT_slot2, 46154 OPERAND_dsp340050b49a6c_fld2612, 46155 OPERAND_dsp340050b49a6c_fld2613DOT_slot2, 46156 OPERAND_dsp340050b49a6c_fld2614, 46157 OPERAND_dsp340050b49a6c_fld2615DOT_slot2, 46158 OPERAND_dsp340050b49a6c_fld2616DOT_slot2, 46159 OPERAND_dsp340050b49a6c_fld2617DOT_slot2, 46160 OPERAND_dsp340050b49a6c_fld2618DOT_slot2, 46161 OPERAND_dsp340050b49a6c_fld2619DOT_slot2, 46162 OPERAND_dsp340050b49a6c_fld2620DOT_slot2, 46163 OPERAND_dsp340050b49a6c_fld2621DOT_slot2, 46164 OPERAND_dsp340050b49a6c_fld2622DOT_slot2, 46165 OPERAND_dsp340050b49a6c_fld2623DOT_slot2, 46166 OPERAND_dsp340050b49a6c_fld2624DOT_slot2, 46167 OPERAND_dsp340050b49a6c_fld2625, 46168 OPERAND_dsp340050b49a6c_fld2626DOT_slot2, 46169 OPERAND_dsp340050b49a6c_fld2628DOT_slot2, 46170 OPERAND_dsp340050b49a6c_fld2630DOT_slot2, 46171 OPERAND_dsp340050b49a6c_fld2632DOT_slot2, 46172 OPERAND_dsp340050b49a6c_fld2633DOT_slot2, 46173 OPERAND_dsp340050b49a6c_fld2635DOT_slot2, 46174 OPERAND_dsp340050b49a6c_fld2636DOT_slot2, 46175 OPERAND_dsp340050b49a6c_fld2637DOT_slot2, 46176 OPERAND_dsp340050b49a6c_fld2640DOT_slot2, 46177 OPERAND_dsp340050b49a6c_fld2641DOT_slot2, 46178 OPERAND_dsp340050b49a6c_fld2642DOT_slot2, 46179 OPERAND_dsp340050b49a6c_fld2643DOT_slot2, 46180 OPERAND_dsp340050b49a6c_fld2644DOT_slot2, 46181 OPERAND_dsp340050b49a6c_fld2645DOT_slot2, 46182 OPERAND_dsp340050b49a6c_fld2646DOT_slot2, 46183 OPERAND_dsp340050b49a6c_fld2647DOT_slot2, 46184 OPERAND_dsp340050b49a6c_fld2648DOT_slot2, 46185 OPERAND_dsp340050b49a6c_fld2649DOT_slot2, 46186 OPERAND_dsp340050b49a6c_fld2650DOT_slot2, 46187 OPERAND_dsp340050b49a6c_fld2651DOT_slot2, 46188 OPERAND_dsp340050b49a6c_fld2652DOT_slot2, 46189 OPERAND_dsp340050b49a6c_fld2654DOT_slot2, 46190 OPERAND_dsp340050b49a6c_fld2655DOT_slot2, 46191 OPERAND_dsp340050b49a6c_fld2656DOT_slot2, 46192 OPERAND_dsp340050b49a6c_fld2657DOT_slot2, 46193 OPERAND_dsp340050b49a6c_fld2658DOT_slot2, 46194 OPERAND_dsp340050b49a6c_fld3708DOT_slot2, 46195 OPERAND_dsp340050b49a6c_fld3709DOT_slot2, 46196 OPERAND_dsp340050b49a6c_fld3710DOT_slot2, 46197 OPERAND_dsp340050b49a6c_fld3711DOT_slot2, 46198 OPERAND_dsp340050b49a6c_fld3712, 46199 OPERAND_dsp340050b49a6c_fld3713DOT_slot2, 46200 OPERAND_dsp340050b49a6c_fld3714DOT_slot2, 46201 OPERAND_dsp340050b49a6c_fld3715, 46202 OPERAND_dsp340050b49a6c_fld3716DOT_slot2, 46203 OPERAND_dsp340050b49a6c_fld3717DOT_slot2, 46204 OPERAND_dsp340050b49a6c_fld3718, 46205 OPERAND_dsp340050b49a6c_fld3719DOT_slot2, 46206 OPERAND_dsp340050b49a6c_fld3721DOT_slot2, 46207 OPERAND_dsp340050b49a6c_fld3722, 46208 OPERAND_dsp340050b49a6c_fld3723DOT_slot2, 46209 OPERAND_dsp340050b49a6c_fld3724DOT_slot2, 46210 OPERAND_dsp340050b49a6c_fld3725DOT_slot2, 46211 OPERAND_dsp340050b49a6c_fld3726DOT_slot2, 46212 OPERAND_dsp340050b49a6c_fld3727DOT_slot2, 46213 OPERAND_dsp340050b49a6c_fld3728DOT_slot2, 46214 OPERAND_dsp340050b49a6c_fld3729DOT_slot2, 46215 OPERAND_dsp340050b49a6c_fld3731DOT_slot2, 46216 OPERAND_dsp340050b49a6c_fld3732DOT_slot2, 46217 OPERAND_dsp340050b49a6c_fld3733DOT_slot2, 46218 OPERAND_op0_s7, 46219 OPERAND_dsp340050b49a6c_fld3734DOT_slot1, 46220 OPERAND_op0_s8, 46221 OPERAND_dsp340050b49a6c_fld2068, 46222 OPERAND_dsp340050b49a6c_fld2666DOT_slot0, 46223 OPERAND_dsp340050b49a6c_fld2667DOT_slot0, 46224 OPERAND_dsp340050b49a6c_fld2668DOT_slot0, 46225 OPERAND_dsp340050b49a6c_fld2669DOT_slot0, 46226 OPERAND_dsp340050b49a6c_fld2671DOT_slot0, 46227 OPERAND_dsp340050b49a6c_fld2672DOT_slot0, 46228 OPERAND_dsp340050b49a6c_fld2673DOT_slot0, 46229 OPERAND_dsp340050b49a6c_fld2674DOT_slot0, 46230 OPERAND_dsp340050b49a6c_fld2675DOT_slot0, 46231 OPERAND_dsp340050b49a6c_fld2676DOT_slot0, 46232 OPERAND_dsp340050b49a6c_fld2677DOT_slot0, 46233 OPERAND_dsp340050b49a6c_fld2678DOT_slot0, 46234 OPERAND_dsp340050b49a6c_fld2679DOT_slot0, 46235 OPERAND_dsp340050b49a6c_fld2680DOT_slot0, 46236 OPERAND_dsp340050b49a6c_fld2681DOT_slot0, 46237 OPERAND_dsp340050b49a6c_fld2682DOT_slot0, 46238 OPERAND_dsp340050b49a6c_fld2683DOT_slot0, 46239 OPERAND_dsp340050b49a6c_fld2684DOT_slot0, 46240 OPERAND_dsp340050b49a6c_fld2685DOT_slot0, 46241 OPERAND_dsp340050b49a6c_fld2686DOT_slot0, 46242 OPERAND_dsp340050b49a6c_fld2688DOT_slot0, 46243 OPERAND_dsp340050b49a6c_fld2689DOT_slot0, 46244 OPERAND_dsp340050b49a6c_fld2690DOT_slot0, 46245 OPERAND_dsp340050b49a6c_fld2692DOT_slot0, 46246 OPERAND_dsp340050b49a6c_fld2693DOT_slot0, 46247 OPERAND_dsp340050b49a6c_fld2695DOT_slot0, 46248 OPERAND_dsp340050b49a6c_fld2697DOT_slot0, 46249 OPERAND_dsp340050b49a6c_fld2699DOT_slot0, 46250 OPERAND_dsp340050b49a6c_fld2700DOT_slot0, 46251 OPERAND_dsp340050b49a6c_fld2701DOT_slot0, 46252 OPERAND_dsp340050b49a6c_fld2702DOT_slot0, 46253 OPERAND_dsp340050b49a6c_fld2703DOT_slot0, 46254 OPERAND_dsp340050b49a6c_fld2704DOT_slot0, 46255 OPERAND_dsp340050b49a6c_fld2705DOT_slot0, 46256 OPERAND_dsp340050b49a6c_fld3735DOT_slot0, 46257 OPERAND_dsp340050b49a6c_fld3736, 46258 OPERAND_dsp340050b49a6c_fld3737DOT_slot0, 46259 OPERAND_dsp340050b49a6c_fld3738DOT_slot0, 46260 OPERAND_dsp340050b49a6c_fld3739DOT_slot0, 46261 OPERAND_dsp340050b49a6c_fld3740DOT_slot0, 46262 OPERAND_dsp340050b49a6c_fld3741DOT_slot0, 46263 OPERAND_dsp340050b49a6c_fld3742DOT_slot0, 46264 OPERAND_op0_s9, 46265 OPERAND_dsp340050b49a6c_fld2706PQ_slot2, 46266 OPERAND_dsp340050b49a6c_fld2707PQ_slot2, 46267 OPERAND_dsp340050b49a6c_fld2708PQ_slot2, 46268 OPERAND_dsp340050b49a6c_fld2709PQ_slot2, 46269 OPERAND_dsp340050b49a6c_fld2710PQ_slot2, 46270 OPERAND_dsp340050b49a6c_fld2711PQ_slot2, 46271 OPERAND_dsp340050b49a6c_fld2713PQ_slot2, 46272 OPERAND_dsp340050b49a6c_fld2714PQ_slot2, 46273 OPERAND_dsp340050b49a6c_fld2715PQ_slot2, 46274 OPERAND_dsp340050b49a6c_fld2717PQ_slot2, 46275 OPERAND_dsp340050b49a6c_fld2718PQ_slot2, 46276 OPERAND_dsp340050b49a6c_fld2719PQ_slot2, 46277 OPERAND_dsp340050b49a6c_fld2721PQ_slot2, 46278 OPERAND_dsp340050b49a6c_fld2722PQ_slot2, 46279 OPERAND_dsp340050b49a6c_fld2723PQ_slot2, 46280 OPERAND_dsp340050b49a6c_fld2724PQ_slot2, 46281 OPERAND_dsp340050b49a6c_fld2725PQ_slot2, 46282 OPERAND_dsp340050b49a6c_fld2726PQ_slot2, 46283 OPERAND_dsp340050b49a6c_fld2727PQ_slot2, 46284 OPERAND_dsp340050b49a6c_fld2728PQ_slot2, 46285 OPERAND_dsp340050b49a6c_fld2729PQ_slot2, 46286 OPERAND_dsp340050b49a6c_fld2730PQ_slot2, 46287 OPERAND_dsp340050b49a6c_fld2731PQ_slot2, 46288 OPERAND_dsp340050b49a6c_fld2732PQ_slot2, 46289 OPERAND_dsp340050b49a6c_fld2733PQ_slot2, 46290 OPERAND_dsp340050b49a6c_fld2734PQ_slot2, 46291 OPERAND_dsp340050b49a6c_fld2735PQ_slot2, 46292 OPERAND_dsp340050b49a6c_fld2736PQ_slot2, 46293 OPERAND_dsp340050b49a6c_fld2737, 46294 OPERAND_dsp340050b49a6c_fld2738PQ_slot2, 46295 OPERAND_dsp340050b49a6c_fld2739PQ_slot2, 46296 OPERAND_dsp340050b49a6c_fld2741PQ_slot2, 46297 OPERAND_dsp340050b49a6c_fld2742PQ_slot2, 46298 OPERAND_dsp340050b49a6c_fld2743PQ_slot2, 46299 OPERAND_dsp340050b49a6c_fld2746PQ_slot2, 46300 OPERAND_dsp340050b49a6c_fld2747PQ_slot2, 46301 OPERAND_dsp340050b49a6c_fld2748PQ_slot2, 46302 OPERAND_dsp340050b49a6c_fld2750PQ_slot2, 46303 OPERAND_dsp340050b49a6c_fld2751PQ_slot2, 46304 OPERAND_dsp340050b49a6c_fld2752PQ_slot2, 46305 OPERAND_dsp340050b49a6c_fld2753PQ_slot2, 46306 OPERAND_dsp340050b49a6c_fld2754PQ_slot2, 46307 OPERAND_dsp340050b49a6c_fld2755PQ_slot2, 46308 OPERAND_dsp340050b49a6c_fld2756PQ_slot2, 46309 OPERAND_dsp340050b49a6c_fld2757PQ_slot2, 46310 OPERAND_dsp340050b49a6c_fld2758PQ_slot2, 46311 OPERAND_dsp340050b49a6c_fld2759PQ_slot2, 46312 OPERAND_dsp340050b49a6c_fld2760PQ_slot2, 46313 OPERAND_dsp340050b49a6c_fld2761PQ_slot2, 46314 OPERAND_dsp340050b49a6c_fld2762PQ_slot2, 46315 OPERAND_dsp340050b49a6c_fld2763PQ_slot2, 46316 OPERAND_dsp340050b49a6c_fld2764PQ_slot2, 46317 OPERAND_dsp340050b49a6c_fld2765PQ_slot2, 46318 OPERAND_dsp340050b49a6c_fld2766PQ_slot2, 46319 OPERAND_dsp340050b49a6c_fld2767PQ_slot2, 46320 OPERAND_dsp340050b49a6c_fld2768PQ_slot2, 46321 OPERAND_dsp340050b49a6c_fld2769PQ_slot2, 46322 OPERAND_dsp340050b49a6c_fld2770PQ_slot2, 46323 OPERAND_dsp340050b49a6c_fld2771PQ_slot2, 46324 OPERAND_dsp340050b49a6c_fld2772PQ_slot2, 46325 OPERAND_dsp340050b49a6c_fld2773PQ_slot2, 46326 OPERAND_dsp340050b49a6c_fld2774PQ_slot2, 46327 OPERAND_dsp340050b49a6c_fld2775PQ_slot2, 46328 OPERAND_dsp340050b49a6c_fld2776PQ_slot2, 46329 OPERAND_dsp340050b49a6c_fld2777PQ_slot2, 46330 OPERAND_dsp340050b49a6c_fld2778PQ_slot2, 46331 OPERAND_dsp340050b49a6c_fld2779PQ_slot2, 46332 OPERAND_dsp340050b49a6c_fld2780PQ_slot2, 46333 OPERAND_dsp340050b49a6c_fld2781PQ_slot2, 46334 OPERAND_dsp340050b49a6c_fld2782PQ_slot2, 46335 OPERAND_dsp340050b49a6c_fld2783PQ_slot2, 46336 OPERAND_dsp340050b49a6c_fld2784PQ_slot2, 46337 OPERAND_dsp340050b49a6c_fld2785PQ_slot2, 46338 OPERAND_dsp340050b49a6c_fld2786PQ_slot2, 46339 OPERAND_dsp340050b49a6c_fld2787PQ_slot2, 46340 OPERAND_dsp340050b49a6c_fld2788PQ_slot2, 46341 OPERAND_dsp340050b49a6c_fld2789PQ_slot2, 46342 OPERAND_dsp340050b49a6c_fld2790PQ_slot2, 46343 OPERAND_dsp340050b49a6c_fld2791PQ_slot2, 46344 OPERAND_dsp340050b49a6c_fld2792PQ_slot2, 46345 OPERAND_dsp340050b49a6c_fld2793PQ_slot2, 46346 OPERAND_dsp340050b49a6c_fld2795PQ_slot2, 46347 OPERAND_dsp340050b49a6c_fld2796PQ_slot2, 46348 OPERAND_dsp340050b49a6c_fld2798PQ_slot2, 46349 OPERAND_dsp340050b49a6c_fld2801PQ_slot2, 46350 OPERAND_dsp340050b49a6c_fld2803PQ_slot2, 46351 OPERAND_dsp340050b49a6c_fld2805PQ_slot2, 46352 OPERAND_dsp340050b49a6c_fld2806PQ_slot2, 46353 OPERAND_dsp340050b49a6c_fld2807PQ_slot2, 46354 OPERAND_dsp340050b49a6c_fld2808PQ_slot2, 46355 OPERAND_dsp340050b49a6c_fld2809PQ_slot2, 46356 OPERAND_dsp340050b49a6c_fld2810PQ_slot2, 46357 OPERAND_dsp340050b49a6c_fld2811PQ_slot2, 46358 OPERAND_dsp340050b49a6c_fld2812PQ_slot2, 46359 OPERAND_dsp340050b49a6c_fld2814PQ_slot2, 46360 OPERAND_dsp340050b49a6c_fld2816PQ_slot2, 46361 OPERAND_dsp340050b49a6c_fld2817, 46362 OPERAND_dsp340050b49a6c_fld2818PQ_slot2, 46363 OPERAND_dsp340050b49a6c_fld2819, 46364 OPERAND_dsp340050b49a6c_fld2820PQ_slot2, 46365 OPERAND_dsp340050b49a6c_fld2821PQ_slot2, 46366 OPERAND_dsp340050b49a6c_fld2823PQ_slot2, 46367 OPERAND_dsp340050b49a6c_fld3744PQ_slot2, 46368 OPERAND_dsp340050b49a6c_fld3745PQ_slot2, 46369 OPERAND_dsp340050b49a6c_fld3746PQ_slot2, 46370 OPERAND_dsp340050b49a6c_fld3747PQ_slot2, 46371 OPERAND_dsp340050b49a6c_fld3748, 46372 OPERAND_dsp340050b49a6c_fld3749PQ_slot2, 46373 OPERAND_dsp340050b49a6c_fld3750PQ_slot2, 46374 OPERAND_dsp340050b49a6c_fld3751PQ_slot2, 46375 OPERAND_dsp340050b49a6c_fld3752PQ_slot2, 46376 OPERAND_dsp340050b49a6c_fld3753PQ_slot2, 46377 OPERAND_dsp340050b49a6c_fld3754PQ_slot2, 46378 OPERAND_dsp340050b49a6c_fld3756PQ_slot2, 46379 OPERAND_dsp340050b49a6c_fld3757PQ_slot2, 46380 OPERAND_dsp340050b49a6c_fld3758PQ_slot2, 46381 OPERAND_dsp340050b49a6c_fld3759PQ_slot2, 46382 OPERAND_dsp340050b49a6c_fld3760PQ_slot2, 46383 OPERAND_op0_s10, 46384 OPERAND_dsp340050b49a6c_fld2825PQ_slot1, 46385 OPERAND_dsp340050b49a6c_fld2826PQ_slot1, 46386 OPERAND_dsp340050b49a6c_fld3761PQ_slot1, 46387 OPERAND_op0_s11, 46388 OPERAND_dsp340050b49a6c_fld2059, 46389 OPERAND_dsp340050b49a6c_fld2069, 46390 OPERAND_dsp340050b49a6c_fld2827PQ_slot0, 46391 OPERAND_dsp340050b49a6c_fld2829PQ_slot0, 46392 OPERAND_dsp340050b49a6c_fld2830PQ_slot0, 46393 OPERAND_dsp340050b49a6c_fld2831PQ_slot0, 46394 OPERAND_dsp340050b49a6c_fld2832PQ_slot0, 46395 OPERAND_dsp340050b49a6c_fld2833PQ_slot0, 46396 OPERAND_dsp340050b49a6c_fld2835PQ_slot0, 46397 OPERAND_dsp340050b49a6c_fld2836PQ_slot0, 46398 OPERAND_dsp340050b49a6c_fld2837PQ_slot0, 46399 OPERAND_dsp340050b49a6c_fld2838PQ_slot0, 46400 OPERAND_dsp340050b49a6c_fld2839PQ_slot0, 46401 OPERAND_dsp340050b49a6c_fld2840PQ_slot0, 46402 OPERAND_dsp340050b49a6c_fld2842PQ_slot0, 46403 OPERAND_dsp340050b49a6c_fld2843PQ_slot0, 46404 OPERAND_dsp340050b49a6c_fld2844PQ_slot0, 46405 OPERAND_dsp340050b49a6c_fld2845PQ_slot0, 46406 OPERAND_dsp340050b49a6c_fld2846PQ_slot0, 46407 OPERAND_dsp340050b49a6c_fld2847PQ_slot0, 46408 OPERAND_dsp340050b49a6c_fld2849PQ_slot0, 46409 OPERAND_dsp340050b49a6c_fld2850PQ_slot0, 46410 OPERAND_dsp340050b49a6c_fld2851PQ_slot0, 46411 OPERAND_dsp340050b49a6c_fld2852PQ_slot0, 46412 OPERAND_dsp340050b49a6c_fld2853PQ_slot0, 46413 OPERAND_dsp340050b49a6c_fld2854PQ_slot0, 46414 OPERAND_dsp340050b49a6c_fld2855PQ_slot0, 46415 OPERAND_dsp340050b49a6c_fld2856PQ_slot0, 46416 OPERAND_dsp340050b49a6c_fld2857PQ_slot0, 46417 OPERAND_dsp340050b49a6c_fld2858PQ_slot0, 46418 OPERAND_dsp340050b49a6c_fld2859PQ_slot0, 46419 OPERAND_dsp340050b49a6c_fld2860PQ_slot0, 46420 OPERAND_dsp340050b49a6c_fld2861PQ_slot0, 46421 OPERAND_dsp340050b49a6c_fld2863PQ_slot0, 46422 OPERAND_dsp340050b49a6c_fld2864PQ_slot0, 46423 OPERAND_dsp340050b49a6c_fld2865, 46424 OPERAND_dsp340050b49a6c_fld2867PQ_slot0, 46425 OPERAND_dsp340050b49a6c_fld2869PQ_slot0, 46426 OPERAND_dsp340050b49a6c_fld2871PQ_slot0, 46427 OPERAND_dsp340050b49a6c_fld2872PQ_slot0, 46428 OPERAND_dsp340050b49a6c_fld2873PQ_slot0, 46429 OPERAND_dsp340050b49a6c_fld2874PQ_slot0, 46430 OPERAND_dsp340050b49a6c_fld2875PQ_slot0, 46431 OPERAND_dsp340050b49a6c_fld2876PQ_slot0, 46432 OPERAND_dsp340050b49a6c_fld2877PQ_slot0, 46433 OPERAND_dsp340050b49a6c_fld2878PQ_slot0, 46434 OPERAND_dsp340050b49a6c_fld2879PQ_slot0, 46435 OPERAND_dsp340050b49a6c_fld2880PQ_slot0, 46436 OPERAND_dsp340050b49a6c_fld2881PQ_slot0, 46437 OPERAND_dsp340050b49a6c_fld2882, 46438 OPERAND_dsp340050b49a6c_fld2883PQ_slot0, 46439 OPERAND_dsp340050b49a6c_fld2884PQ_slot0, 46440 OPERAND_dsp340050b49a6c_fld2885PQ_slot0, 46441 OPERAND_dsp340050b49a6c_fld2886PQ_slot0, 46442 OPERAND_dsp340050b49a6c_fld2887PQ_slot0, 46443 OPERAND_dsp340050b49a6c_fld2888PQ_slot0, 46444 OPERAND_dsp340050b49a6c_fld2890PQ_slot0, 46445 OPERAND_dsp340050b49a6c_fld2891PQ_slot0, 46446 OPERAND_dsp340050b49a6c_fld2892PQ_slot0, 46447 OPERAND_dsp340050b49a6c_fld2893PQ_slot0, 46448 OPERAND_dsp340050b49a6c_fld2894PQ_slot0, 46449 OPERAND_dsp340050b49a6c_fld2895PQ_slot0, 46450 OPERAND_dsp340050b49a6c_fld2897PQ_slot0, 46451 OPERAND_dsp340050b49a6c_fld2899PQ_slot0, 46452 OPERAND_dsp340050b49a6c_fld2900PQ_slot0, 46453 OPERAND_dsp340050b49a6c_fld2901PQ_slot0, 46454 OPERAND_dsp340050b49a6c_fld2902PQ_slot0, 46455 OPERAND_dsp340050b49a6c_fld2903PQ_slot0, 46456 OPERAND_dsp340050b49a6c_fld2904PQ_slot0, 46457 OPERAND_dsp340050b49a6c_fld2905PQ_slot0, 46458 OPERAND_dsp340050b49a6c_fld2906PQ_slot0, 46459 OPERAND_dsp340050b49a6c_fld2907PQ_slot0, 46460 OPERAND_dsp340050b49a6c_fld2908PQ_slot0, 46461 OPERAND_dsp340050b49a6c_fld2909PQ_slot0, 46462 OPERAND_dsp340050b49a6c_fld2910PQ_slot0, 46463 OPERAND_dsp340050b49a6c_fld2911PQ_slot0, 46464 OPERAND_dsp340050b49a6c_fld2912PQ_slot0, 46465 OPERAND_dsp340050b49a6c_fld2913PQ_slot0, 46466 OPERAND_dsp340050b49a6c_fld2914PQ_slot0, 46467 OPERAND_dsp340050b49a6c_fld2915PQ_slot0, 46468 OPERAND_dsp340050b49a6c_fld2916PQ_slot0, 46469 OPERAND_dsp340050b49a6c_fld2917PQ_slot0, 46470 OPERAND_dsp340050b49a6c_fld2918PQ_slot0, 46471 OPERAND_dsp340050b49a6c_fld2919PQ_slot0, 46472 OPERAND_dsp340050b49a6c_fld2920PQ_slot0, 46473 OPERAND_dsp340050b49a6c_fld2921PQ_slot0, 46474 OPERAND_dsp340050b49a6c_fld2922PQ_slot0, 46475 OPERAND_dsp340050b49a6c_fld2923PQ_slot0, 46476 OPERAND_dsp340050b49a6c_fld2924PQ_slot0, 46477 OPERAND_dsp340050b49a6c_fld2925PQ_slot0, 46478 OPERAND_dsp340050b49a6c_fld2926PQ_slot0, 46479 OPERAND_dsp340050b49a6c_fld2927PQ_slot0, 46480 OPERAND_dsp340050b49a6c_fld2928PQ_slot0, 46481 OPERAND_dsp340050b49a6c_fld2929PQ_slot0, 46482 OPERAND_dsp340050b49a6c_fld2930PQ_slot0, 46483 OPERAND_dsp340050b49a6c_fld2932PQ_slot0, 46484 OPERAND_dsp340050b49a6c_fld2934PQ_slot0, 46485 OPERAND_dsp340050b49a6c_fld2935PQ_slot0, 46486 OPERAND_dsp340050b49a6c_fld2936PQ_slot0, 46487 OPERAND_dsp340050b49a6c_fld2937PQ_slot0, 46488 OPERAND_dsp340050b49a6c_fld2939PQ_slot0, 46489 OPERAND_dsp340050b49a6c_fld2940, 46490 OPERAND_dsp340050b49a6c_fld2941PQ_slot0, 46491 OPERAND_dsp340050b49a6c_fld2942PQ_slot0, 46492 OPERAND_dsp340050b49a6c_fld2943PQ_slot0, 46493 OPERAND_dsp340050b49a6c_fld2945PQ_slot0, 46494 OPERAND_dsp340050b49a6c_fld2946PQ_slot0, 46495 OPERAND_dsp340050b49a6c_fld2947PQ_slot0, 46496 OPERAND_dsp340050b49a6c_fld2948PQ_slot0, 46497 OPERAND_dsp340050b49a6c_fld2949PQ_slot0, 46498 OPERAND_dsp340050b49a6c_fld2950PQ_slot0, 46499 OPERAND_dsp340050b49a6c_fld3763PQ_slot0, 46500 OPERAND_dsp340050b49a6c_fld3764PQ_slot0, 46501 OPERAND_dsp340050b49a6c_fld3765PQ_slot0, 46502 OPERAND_dsp340050b49a6c_fld3766PQ_slot0, 46503 OPERAND_dsp340050b49a6c_fld3767PQ_slot0, 46504 OPERAND_dsp340050b49a6c_fld3768PQ_slot0, 46505 OPERAND_dsp340050b49a6c_fld3769PQ_slot0, 46506 OPERAND_dsp340050b49a6c_fld3770PQ_slot0, 46507 OPERAND_dsp340050b49a6c_fld3771PQ_slot0, 46508 OPERAND_dsp340050b49a6c_fld3772, 46509 OPERAND_dsp340050b49a6c_fld3773PQ_slot0, 46510 OPERAND_dsp340050b49a6c_fld3775PQ_slot0, 46511 OPERAND_dsp340050b49a6c_fld3776PQ_slot0, 46512 OPERAND_dsp340050b49a6c_fld3777PQ_slot0, 46513 OPERAND_dsp340050b49a6c_fld3778PQ_slot0, 46514 OPERAND_dsp340050b49a6c_fld3779PQ_slot0, 46515 OPERAND_dsp340050b49a6c_fld3780PQ_slot0, 46516 OPERAND_op0_s12, 46517 OPERAND_dsp340050b49a6c_fld2953ACC2_slot2, 46518 OPERAND_dsp340050b49a6c_fld2954ACC2_slot2, 46519 OPERAND_dsp340050b49a6c_fld2955ACC2_slot2, 46520 OPERAND_dsp340050b49a6c_fld2956ACC2_slot2, 46521 OPERAND_dsp340050b49a6c_fld2957ACC2_slot2, 46522 OPERAND_dsp340050b49a6c_fld2958ACC2_slot2, 46523 OPERAND_dsp340050b49a6c_fld2959ACC2_slot2, 46524 OPERAND_dsp340050b49a6c_fld2960ACC2_slot2, 46525 OPERAND_dsp340050b49a6c_fld2963ACC2_slot2, 46526 OPERAND_dsp340050b49a6c_fld2964ACC2_slot2, 46527 OPERAND_dsp340050b49a6c_fld2966ACC2_slot2, 46528 OPERAND_dsp340050b49a6c_fld2967ACC2_slot2, 46529 OPERAND_dsp340050b49a6c_fld3782ACC2_slot2, 46530 OPERAND_dsp340050b49a6c_fld3783ACC2_slot2, 46531 OPERAND_dsp340050b49a6c_fld3784ACC2_slot2, 46532 OPERAND_dsp340050b49a6c_fld3785ACC2_slot2, 46533 OPERAND_dsp340050b49a6c_fld3786ACC2_slot2, 46534 OPERAND_dsp340050b49a6c_fld3788ACC2_slot2, 46535 OPERAND_op0_s13, 46536 OPERAND_dsp340050b49a6c_fld2028, 46537 OPERAND_dsp340050b49a6c_fld2075, 46538 OPERAND_dsp340050b49a6c_fld2968ACC2_slot1, 46539 OPERAND_dsp340050b49a6c_fld2969ACC2_slot1, 46540 OPERAND_dsp340050b49a6c_fld3790ACC2_slot1, 46541 OPERAND_dsp340050b49a6c_fld3793ACC2_slot1, 46542 OPERAND_op0_s14, 46543 OPERAND_dsp340050b49a6c_fld2973ACC2_slot0, 46544 OPERAND_dsp340050b49a6c_fld2974ACC2_slot0, 46545 OPERAND_dsp340050b49a6c_fld2975ACC2_slot0, 46546 OPERAND_dsp340050b49a6c_fld2976ACC2_slot0, 46547 OPERAND_dsp340050b49a6c_fld2977ACC2_slot0, 46548 OPERAND_dsp340050b49a6c_fld2980ACC2_slot0, 46549 OPERAND_dsp340050b49a6c_fld2981ACC2_slot0, 46550 OPERAND_dsp340050b49a6c_fld2982ACC2_slot0, 46551 OPERAND_dsp340050b49a6c_fld2984ACC2_slot0, 46552 OPERAND_dsp340050b49a6c_fld2985ACC2_slot0, 46553 OPERAND_dsp340050b49a6c_fld2987ACC2_slot0, 46554 OPERAND_dsp340050b49a6c_fld2989ACC2_slot0, 46555 OPERAND_dsp340050b49a6c_fld2990ACC2_slot0, 46556 OPERAND_dsp340050b49a6c_fld3795ACC2_slot0, 46557 OPERAND_dsp340050b49a6c_fld3796ACC2_slot0, 46558 OPERAND_dsp340050b49a6c_fld3797, 46559 OPERAND_dsp340050b49a6c_fld3798ACC2_slot0, 46560 OPERAND_dsp340050b49a6c_fld3799ACC2_slot0, 46561 OPERAND_dsp340050b49a6c_fld3800ACC2_slot0, 46562 OPERAND_dsp340050b49a6c_fld3801ACC2_slot0, 46563 OPERAND_dsp340050b49a6c_fld3802ACC2_slot0, 46564 OPERAND_dsp340050b49a6c_fld3803ACC2_slot0, 46565 OPERAND_op0_s15, 46566 OPERAND_dsp340050b49a6c_fld2991SMOD_slot2, 46567 OPERAND_dsp340050b49a6c_fld2992SMOD_slot2, 46568 OPERAND_dsp340050b49a6c_fld2993SMOD_slot2, 46569 OPERAND_dsp340050b49a6c_fld2994SMOD_slot2, 46570 OPERAND_dsp340050b49a6c_fld2995SMOD_slot2, 46571 OPERAND_dsp340050b49a6c_fld2996SMOD_slot2, 46572 OPERAND_dsp340050b49a6c_fld2997SMOD_slot2, 46573 OPERAND_dsp340050b49a6c_fld2998SMOD_slot2, 46574 OPERAND_dsp340050b49a6c_fld2999SMOD_slot2, 46575 OPERAND_dsp340050b49a6c_fld3000SMOD_slot2, 46576 OPERAND_dsp340050b49a6c_fld3001SMOD_slot2, 46577 OPERAND_dsp340050b49a6c_fld3002SMOD_slot2, 46578 OPERAND_dsp340050b49a6c_fld3003SMOD_slot2, 46579 OPERAND_dsp340050b49a6c_fld3004SMOD_slot2, 46580 OPERAND_dsp340050b49a6c_fld3005SMOD_slot2, 46581 OPERAND_dsp340050b49a6c_fld3006SMOD_slot2, 46582 OPERAND_dsp340050b49a6c_fld3007SMOD_slot2, 46583 OPERAND_dsp340050b49a6c_fld3008SMOD_slot2, 46584 OPERAND_dsp340050b49a6c_fld3009SMOD_slot2, 46585 OPERAND_dsp340050b49a6c_fld3010SMOD_slot2, 46586 OPERAND_dsp340050b49a6c_fld3011SMOD_slot2, 46587 OPERAND_dsp340050b49a6c_fld3012SMOD_slot2, 46588 OPERAND_dsp340050b49a6c_fld3013SMOD_slot2, 46589 OPERAND_dsp340050b49a6c_fld3014SMOD_slot2, 46590 OPERAND_dsp340050b49a6c_fld3015SMOD_slot2, 46591 OPERAND_dsp340050b49a6c_fld3016SMOD_slot2, 46592 OPERAND_dsp340050b49a6c_fld3017SMOD_slot2, 46593 OPERAND_dsp340050b49a6c_fld3018SMOD_slot2, 46594 OPERAND_dsp340050b49a6c_fld3019SMOD_slot2, 46595 OPERAND_dsp340050b49a6c_fld3020SMOD_slot2, 46596 OPERAND_dsp340050b49a6c_fld3021SMOD_slot2, 46597 OPERAND_dsp340050b49a6c_fld3022SMOD_slot2, 46598 OPERAND_dsp340050b49a6c_fld3023SMOD_slot2, 46599 OPERAND_dsp340050b49a6c_fld3024SMOD_slot2, 46600 OPERAND_dsp340050b49a6c_fld3025SMOD_slot2, 46601 OPERAND_dsp340050b49a6c_fld3026SMOD_slot2, 46602 OPERAND_dsp340050b49a6c_fld3027SMOD_slot2, 46603 OPERAND_dsp340050b49a6c_fld3028SMOD_slot2, 46604 OPERAND_dsp340050b49a6c_fld3030SMOD_slot2, 46605 OPERAND_dsp340050b49a6c_fld3031SMOD_slot2, 46606 OPERAND_dsp340050b49a6c_fld3032SMOD_slot2, 46607 OPERAND_dsp340050b49a6c_fld3033SMOD_slot2, 46608 OPERAND_dsp340050b49a6c_fld3034SMOD_slot2, 46609 OPERAND_dsp340050b49a6c_fld3035SMOD_slot2, 46610 OPERAND_dsp340050b49a6c_fld3036SMOD_slot2, 46611 OPERAND_dsp340050b49a6c_fld3038SMOD_slot2, 46612 OPERAND_dsp340050b49a6c_fld3039SMOD_slot2, 46613 OPERAND_dsp340050b49a6c_fld3040SMOD_slot2, 46614 OPERAND_dsp340050b49a6c_fld3043SMOD_slot2, 46615 OPERAND_dsp340050b49a6c_fld3044SMOD_slot2, 46616 OPERAND_dsp340050b49a6c_fld3046SMOD_slot2, 46617 OPERAND_dsp340050b49a6c_fld3047SMOD_slot2, 46618 OPERAND_dsp340050b49a6c_fld3048, 46619 OPERAND_dsp340050b49a6c_fld3049SMOD_slot2, 46620 OPERAND_dsp340050b49a6c_fld3050SMOD_slot2, 46621 OPERAND_dsp340050b49a6c_fld3051SMOD_slot2, 46622 OPERAND_dsp340050b49a6c_fld3052SMOD_slot2, 46623 OPERAND_dsp340050b49a6c_fld3053SMOD_slot2, 46624 OPERAND_dsp340050b49a6c_fld3054SMOD_slot2, 46625 OPERAND_dsp340050b49a6c_fld3055SMOD_slot2, 46626 OPERAND_dsp340050b49a6c_fld3056SMOD_slot2, 46627 OPERAND_dsp340050b49a6c_fld3058SMOD_slot2, 46628 OPERAND_dsp340050b49a6c_fld3059SMOD_slot2, 46629 OPERAND_dsp340050b49a6c_fld3061SMOD_slot2, 46630 OPERAND_dsp340050b49a6c_fld3062, 46631 OPERAND_dsp340050b49a6c_fld3063SMOD_slot2, 46632 OPERAND_dsp340050b49a6c_fld3065SMOD_slot2, 46633 OPERAND_dsp340050b49a6c_fld3066SMOD_slot2, 46634 OPERAND_dsp340050b49a6c_fld3067SMOD_slot2, 46635 OPERAND_dsp340050b49a6c_fld3068SMOD_slot2, 46636 OPERAND_dsp340050b49a6c_fld3069SMOD_slot2, 46637 OPERAND_dsp340050b49a6c_fld3070, 46638 OPERAND_dsp340050b49a6c_fld3071SMOD_slot2, 46639 OPERAND_dsp340050b49a6c_fld3072SMOD_slot2, 46640 OPERAND_dsp340050b49a6c_fld3073SMOD_slot2, 46641 OPERAND_dsp340050b49a6c_fld3074SMOD_slot2, 46642 OPERAND_dsp340050b49a6c_fld3075SMOD_slot2, 46643 OPERAND_dsp340050b49a6c_fld3076SMOD_slot2, 46644 OPERAND_dsp340050b49a6c_fld3077SMOD_slot2, 46645 OPERAND_dsp340050b49a6c_fld3078SMOD_slot2, 46646 OPERAND_dsp340050b49a6c_fld3079SMOD_slot2, 46647 OPERAND_dsp340050b49a6c_fld3080SMOD_slot2, 46648 OPERAND_dsp340050b49a6c_fld3081SMOD_slot2, 46649 OPERAND_dsp340050b49a6c_fld3082SMOD_slot2, 46650 OPERAND_dsp340050b49a6c_fld3084SMOD_slot2, 46651 OPERAND_dsp340050b49a6c_fld3085SMOD_slot2, 46652 OPERAND_dsp340050b49a6c_fld3087SMOD_slot2, 46653 OPERAND_dsp340050b49a6c_fld3088SMOD_slot2, 46654 OPERAND_dsp340050b49a6c_fld3090SMOD_slot2, 46655 OPERAND_dsp340050b49a6c_fld3091SMOD_slot2, 46656 OPERAND_dsp340050b49a6c_fld3092SMOD_slot2, 46657 OPERAND_dsp340050b49a6c_fld3093SMOD_slot2, 46658 OPERAND_dsp340050b49a6c_fld3096SMOD_slot2, 46659 OPERAND_dsp340050b49a6c_fld3097SMOD_slot2, 46660 OPERAND_dsp340050b49a6c_fld3098SMOD_slot2, 46661 OPERAND_dsp340050b49a6c_fld3099SMOD_slot2, 46662 OPERAND_dsp340050b49a6c_fld3100SMOD_slot2, 46663 OPERAND_dsp340050b49a6c_fld3101SMOD_slot2, 46664 OPERAND_dsp340050b49a6c_fld3102SMOD_slot2, 46665 OPERAND_dsp340050b49a6c_fld3104SMOD_slot2, 46666 OPERAND_dsp340050b49a6c_fld3105SMOD_slot2, 46667 OPERAND_dsp340050b49a6c_fld3106SMOD_slot2, 46668 OPERAND_dsp340050b49a6c_fld3107SMOD_slot2, 46669 OPERAND_dsp340050b49a6c_fld3108SMOD_slot2, 46670 OPERAND_dsp340050b49a6c_fld3109SMOD_slot2, 46671 OPERAND_dsp340050b49a6c_fld3110SMOD_slot2, 46672 OPERAND_dsp340050b49a6c_fld3111SMOD_slot2, 46673 OPERAND_dsp340050b49a6c_fld3113SMOD_slot2, 46674 OPERAND_dsp340050b49a6c_fld3114SMOD_slot2, 46675 OPERAND_dsp340050b49a6c_fld3115SMOD_slot2, 46676 OPERAND_dsp340050b49a6c_fld3116SMOD_slot2, 46677 OPERAND_dsp340050b49a6c_fld3805SMOD_slot2, 46678 OPERAND_dsp340050b49a6c_fld3806SMOD_slot2, 46679 OPERAND_dsp340050b49a6c_fld3807SMOD_slot2, 46680 OPERAND_dsp340050b49a6c_fld3808, 46681 OPERAND_dsp340050b49a6c_fld3809SMOD_slot2, 46682 OPERAND_dsp340050b49a6c_fld3810SMOD_slot2, 46683 OPERAND_dsp340050b49a6c_fld3812SMOD_slot2, 46684 OPERAND_dsp340050b49a6c_fld3813SMOD_slot2, 46685 OPERAND_dsp340050b49a6c_fld3814SMOD_slot2, 46686 OPERAND_dsp340050b49a6c_fld3816SMOD_slot2, 46687 OPERAND_dsp340050b49a6c_fld3817, 46688 OPERAND_dsp340050b49a6c_fld3818SMOD_slot2, 46689 OPERAND_dsp340050b49a6c_fld3819SMOD_slot2, 46690 OPERAND_dsp340050b49a6c_fld3821SMOD_slot2, 46691 OPERAND_dsp340050b49a6c_fld3822SMOD_slot2, 46692 OPERAND_dsp340050b49a6c_fld3823SMOD_slot2, 46693 OPERAND_dsp340050b49a6c_fld3824SMOD_slot2, 46694 OPERAND_dsp340050b49a6c_fld3825SMOD_slot2, 46695 OPERAND_dsp340050b49a6c_fld3826SMOD_slot2, 46696 OPERAND_dsp340050b49a6c_fld3827SMOD_slot2, 46697 OPERAND_dsp340050b49a6c_fld3828SMOD_slot2, 46698 OPERAND_op0_s16, 46699 OPERAND_dsp340050b49a6c_fld2033, 46700 OPERAND_dsp340050b49a6c_fld2080, 46701 OPERAND_dsp340050b49a6c_fld3117SMOD_slot1, 46702 OPERAND_dsp340050b49a6c_fld3118SMOD_slot1, 46703 OPERAND_dsp340050b49a6c_fld3829SMOD_slot1, 46704 OPERAND_op0_s17, 46705 OPERAND_dsp340050b49a6c_fld3119SMOD_slot0, 46706 OPERAND_dsp340050b49a6c_fld3120SMOD_slot0, 46707 OPERAND_dsp340050b49a6c_fld3121SMOD_slot0, 46708 OPERAND_dsp340050b49a6c_fld3122SMOD_slot0, 46709 OPERAND_dsp340050b49a6c_fld3123SMOD_slot0, 46710 OPERAND_dsp340050b49a6c_fld3125SMOD_slot0, 46711 OPERAND_dsp340050b49a6c_fld3126SMOD_slot0, 46712 OPERAND_dsp340050b49a6c_fld3127SMOD_slot0, 46713 OPERAND_dsp340050b49a6c_fld3128SMOD_slot0, 46714 OPERAND_dsp340050b49a6c_fld3129SMOD_slot0, 46715 OPERAND_dsp340050b49a6c_fld3130SMOD_slot0, 46716 OPERAND_dsp340050b49a6c_fld3131SMOD_slot0, 46717 OPERAND_dsp340050b49a6c_fld3132SMOD_slot0, 46718 OPERAND_dsp340050b49a6c_fld3133SMOD_slot0, 46719 OPERAND_dsp340050b49a6c_fld3134SMOD_slot0, 46720 OPERAND_dsp340050b49a6c_fld3135SMOD_slot0, 46721 OPERAND_dsp340050b49a6c_fld3136SMOD_slot0, 46722 OPERAND_dsp340050b49a6c_fld3137SMOD_slot0, 46723 OPERAND_dsp340050b49a6c_fld3138SMOD_slot0, 46724 OPERAND_dsp340050b49a6c_fld3139SMOD_slot0, 46725 OPERAND_dsp340050b49a6c_fld3140SMOD_slot0, 46726 OPERAND_dsp340050b49a6c_fld3141SMOD_slot0, 46727 OPERAND_dsp340050b49a6c_fld3142SMOD_slot0, 46728 OPERAND_dsp340050b49a6c_fld3143SMOD_slot0, 46729 OPERAND_dsp340050b49a6c_fld3144SMOD_slot0, 46730 OPERAND_dsp340050b49a6c_fld3145SMOD_slot0, 46731 OPERAND_dsp340050b49a6c_fld3146SMOD_slot0, 46732 OPERAND_dsp340050b49a6c_fld3148SMOD_slot0, 46733 OPERAND_dsp340050b49a6c_fld3149SMOD_slot0, 46734 OPERAND_dsp340050b49a6c_fld3150, 46735 OPERAND_dsp340050b49a6c_fld3152SMOD_slot0, 46736 OPERAND_dsp340050b49a6c_fld3153SMOD_slot0, 46737 OPERAND_dsp340050b49a6c_fld3155SMOD_slot0, 46738 OPERAND_dsp340050b49a6c_fld3156SMOD_slot0, 46739 OPERAND_dsp340050b49a6c_fld3157SMOD_slot0, 46740 OPERAND_dsp340050b49a6c_fld3158SMOD_slot0, 46741 OPERAND_dsp340050b49a6c_fld3159SMOD_slot0, 46742 OPERAND_dsp340050b49a6c_fld3160SMOD_slot0, 46743 OPERAND_dsp340050b49a6c_fld3161SMOD_slot0, 46744 OPERAND_dsp340050b49a6c_fld3164SMOD_slot0, 46745 OPERAND_dsp340050b49a6c_fld3165SMOD_slot0, 46746 OPERAND_dsp340050b49a6c_fld3166SMOD_slot0, 46747 OPERAND_dsp340050b49a6c_fld3168SMOD_slot0, 46748 OPERAND_dsp340050b49a6c_fld3170SMOD_slot0, 46749 OPERAND_dsp340050b49a6c_fld3171SMOD_slot0, 46750 OPERAND_dsp340050b49a6c_fld3172SMOD_slot0, 46751 OPERAND_dsp340050b49a6c_fld3173SMOD_slot0, 46752 OPERAND_dsp340050b49a6c_fld3174SMOD_slot0, 46753 OPERAND_dsp340050b49a6c_fld3175SMOD_slot0, 46754 OPERAND_dsp340050b49a6c_fld3176SMOD_slot0, 46755 OPERAND_dsp340050b49a6c_fld3177SMOD_slot0, 46756 OPERAND_dsp340050b49a6c_fld3178SMOD_slot0, 46757 OPERAND_dsp340050b49a6c_fld3179SMOD_slot0, 46758 OPERAND_dsp340050b49a6c_fld3180SMOD_slot0, 46759 OPERAND_dsp340050b49a6c_fld3181SMOD_slot0, 46760 OPERAND_dsp340050b49a6c_fld3182SMOD_slot0, 46761 OPERAND_dsp340050b49a6c_fld3184SMOD_slot0, 46762 OPERAND_dsp340050b49a6c_fld3186SMOD_slot0, 46763 OPERAND_dsp340050b49a6c_fld3188SMOD_slot0, 46764 OPERAND_dsp340050b49a6c_fld3832SMOD_slot0, 46765 OPERAND_dsp340050b49a6c_fld3833SMOD_slot0, 46766 OPERAND_dsp340050b49a6c_fld3834, 46767 OPERAND_dsp340050b49a6c_fld3836SMOD_slot0, 46768 OPERAND_dsp340050b49a6c_fld3837SMOD_slot0, 46769 OPERAND_dsp340050b49a6c_fld3838SMOD_slot0, 46770 OPERAND_dsp340050b49a6c_fld3841SMOD_slot0, 46771 OPERAND_dsp340050b49a6c_fld3842SMOD_slot0, 46772 OPERAND_op0_s18, 46773 OPERAND_dsp340050b49a6c_fld2074, 46774 OPERAND_dsp340050b49a6c_fld3191LLR_slot2, 46775 OPERAND_dsp340050b49a6c_fld3192LLR_slot2, 46776 OPERAND_dsp340050b49a6c_fld3193LLR_slot2, 46777 OPERAND_dsp340050b49a6c_fld3194LLR_slot2, 46778 OPERAND_dsp340050b49a6c_fld3195LLR_slot2, 46779 OPERAND_dsp340050b49a6c_fld3196LLR_slot2, 46780 OPERAND_dsp340050b49a6c_fld3197LLR_slot2, 46781 OPERAND_dsp340050b49a6c_fld3198LLR_slot2, 46782 OPERAND_dsp340050b49a6c_fld3199LLR_slot2, 46783 OPERAND_dsp340050b49a6c_fld3200LLR_slot2, 46784 OPERAND_dsp340050b49a6c_fld3201LLR_slot2, 46785 OPERAND_dsp340050b49a6c_fld3202LLR_slot2, 46786 OPERAND_dsp340050b49a6c_fld3203LLR_slot2, 46787 OPERAND_dsp340050b49a6c_fld3204LLR_slot2, 46788 OPERAND_dsp340050b49a6c_fld3205, 46789 OPERAND_dsp340050b49a6c_fld3206, 46790 OPERAND_dsp340050b49a6c_fld3207LLR_slot2, 46791 OPERAND_dsp340050b49a6c_fld3208LLR_slot2, 46792 OPERAND_dsp340050b49a6c_fld3210LLR_slot2, 46793 OPERAND_dsp340050b49a6c_fld3212, 46794 OPERAND_dsp340050b49a6c_fld3213LLR_slot2, 46795 OPERAND_dsp340050b49a6c_fld3214, 46796 OPERAND_dsp340050b49a6c_fld3215LLR_slot2, 46797 OPERAND_dsp340050b49a6c_fld3216LLR_slot2, 46798 OPERAND_dsp340050b49a6c_fld3217, 46799 OPERAND_dsp340050b49a6c_fld3218LLR_slot2, 46800 OPERAND_dsp340050b49a6c_fld3220LLR_slot2, 46801 OPERAND_dsp340050b49a6c_fld3221LLR_slot2, 46802 OPERAND_dsp340050b49a6c_fld3222LLR_slot2, 46803 OPERAND_dsp340050b49a6c_fld3224LLR_slot2, 46804 OPERAND_dsp340050b49a6c_fld3225, 46805 OPERAND_dsp340050b49a6c_fld3226LLR_slot2, 46806 OPERAND_dsp340050b49a6c_fld3228LLR_slot2, 46807 OPERAND_dsp340050b49a6c_fld3230, 46808 OPERAND_dsp340050b49a6c_fld3231LLR_slot2, 46809 OPERAND_dsp340050b49a6c_fld3232LLR_slot2, 46810 OPERAND_dsp340050b49a6c_fld3233, 46811 OPERAND_dsp340050b49a6c_fld3234LLR_slot2, 46812 OPERAND_dsp340050b49a6c_fld3235LLR_slot2, 46813 OPERAND_dsp340050b49a6c_fld3236, 46814 OPERAND_dsp340050b49a6c_fld3237LLR_slot2, 46815 OPERAND_dsp340050b49a6c_fld3238LLR_slot2, 46816 OPERAND_dsp340050b49a6c_fld3240LLR_slot2, 46817 OPERAND_dsp340050b49a6c_fld3241LLR_slot2, 46818 OPERAND_dsp340050b49a6c_fld3242LLR_slot2, 46819 OPERAND_dsp340050b49a6c_fld3243LLR_slot2, 46820 OPERAND_dsp340050b49a6c_fld3244LLR_slot2, 46821 OPERAND_dsp340050b49a6c_fld3245LLR_slot2, 46822 OPERAND_dsp340050b49a6c_fld3246, 46823 OPERAND_dsp340050b49a6c_fld3247LLR_slot2, 46824 OPERAND_dsp340050b49a6c_fld3843LLR_slot2, 46825 OPERAND_dsp340050b49a6c_fld3844, 46826 OPERAND_dsp340050b49a6c_fld3845LLR_slot2, 46827 OPERAND_dsp340050b49a6c_fld3847LLR_slot2, 46828 OPERAND_dsp340050b49a6c_fld3848LLR_slot2, 46829 OPERAND_dsp340050b49a6c_fld3849LLR_slot2, 46830 OPERAND_dsp340050b49a6c_fld3850LLR_slot2, 46831 OPERAND_dsp340050b49a6c_fld3851LLR_slot2, 46832 OPERAND_dsp340050b49a6c_fld3853LLR_slot2, 46833 OPERAND_dsp340050b49a6c_fld3855LLR_slot2, 46834 OPERAND_dsp340050b49a6c_fld3856LLR_slot2, 46835 OPERAND_dsp340050b49a6c_fld3857LLR_slot2, 46836 OPERAND_dsp340050b49a6c_fld3859LLR_slot2, 46837 OPERAND_dsp340050b49a6c_fld3860LLR_slot2, 46838 OPERAND_dsp340050b49a6c_fld3861LLR_slot2, 46839 OPERAND_dsp340050b49a6c_fld3862, 46840 OPERAND_dsp340050b49a6c_fld3863LLR_slot2, 46841 OPERAND_dsp340050b49a6c_fld3864LLR_slot2, 46842 OPERAND_dsp340050b49a6c_fld3865LLR_slot2, 46843 OPERAND_dsp340050b49a6c_fld3866LLR_slot2, 46844 OPERAND_dsp340050b49a6c_fld3867LLR_slot2, 46845 OPERAND_dsp340050b49a6c_fld3868, 46846 OPERAND_op0_s19, 46847 OPERAND_dsp340050b49a6c_fld2034, 46848 OPERAND_dsp340050b49a6c_fld3248LLR_slot1, 46849 OPERAND_dsp340050b49a6c_fld3250LLR_slot1, 46850 OPERAND_dsp340050b49a6c_fld3251LLR_slot1, 46851 OPERAND_dsp340050b49a6c_fld3252LLR_slot1, 46852 OPERAND_dsp340050b49a6c_fld3253LLR_slot1, 46853 OPERAND_dsp340050b49a6c_fld3254LLR_slot1, 46854 OPERAND_dsp340050b49a6c_fld3869LLR_slot1, 46855 OPERAND_dsp340050b49a6c_fld3870, 46856 OPERAND_dsp340050b49a6c_fld3872LLR_slot1, 46857 OPERAND_dsp340050b49a6c_fld3875LLR_slot1, 46858 OPERAND_dsp340050b49a6c_fld3876LLR_slot1, 46859 OPERAND_dsp340050b49a6c_fld3878LLR_slot1, 46860 OPERAND_op0_s20, 46861 OPERAND_dsp340050b49a6c_fld2071, 46862 OPERAND_dsp340050b49a6c_fld3258LLR_slot0, 46863 OPERAND_dsp340050b49a6c_fld3259LLR_slot0, 46864 OPERAND_dsp340050b49a6c_fld3260LLR_slot0, 46865 OPERAND_dsp340050b49a6c_fld3261LLR_slot0, 46866 OPERAND_dsp340050b49a6c_fld3263LLR_slot0, 46867 OPERAND_dsp340050b49a6c_fld3264LLR_slot0, 46868 OPERAND_dsp340050b49a6c_fld3265LLR_slot0, 46869 OPERAND_dsp340050b49a6c_fld3266LLR_slot0, 46870 OPERAND_dsp340050b49a6c_fld3267LLR_slot0, 46871 OPERAND_dsp340050b49a6c_fld3268LLR_slot0, 46872 OPERAND_dsp340050b49a6c_fld3269LLR_slot0, 46873 OPERAND_dsp340050b49a6c_fld3270LLR_slot0, 46874 OPERAND_dsp340050b49a6c_fld3272LLR_slot0, 46875 OPERAND_dsp340050b49a6c_fld3274LLR_slot0, 46876 OPERAND_dsp340050b49a6c_fld3275LLR_slot0, 46877 OPERAND_dsp340050b49a6c_fld3276LLR_slot0, 46878 OPERAND_dsp340050b49a6c_fld3277LLR_slot0, 46879 OPERAND_dsp340050b49a6c_fld3278LLR_slot0, 46880 OPERAND_dsp340050b49a6c_fld3279LLR_slot0, 46881 OPERAND_dsp340050b49a6c_fld3280LLR_slot0, 46882 OPERAND_dsp340050b49a6c_fld3281LLR_slot0, 46883 OPERAND_dsp340050b49a6c_fld3282LLR_slot0, 46884 OPERAND_dsp340050b49a6c_fld3283LLR_slot0, 46885 OPERAND_dsp340050b49a6c_fld3284LLR_slot0, 46886 OPERAND_dsp340050b49a6c_fld3286LLR_slot0, 46887 OPERAND_dsp340050b49a6c_fld3288LLR_slot0, 46888 OPERAND_dsp340050b49a6c_fld3289LLR_slot0, 46889 OPERAND_dsp340050b49a6c_fld3291LLR_slot0, 46890 OPERAND_dsp340050b49a6c_fld3292LLR_slot0, 46891 OPERAND_dsp340050b49a6c_fld3293LLR_slot0, 46892 OPERAND_dsp340050b49a6c_fld3294LLR_slot0, 46893 OPERAND_dsp340050b49a6c_fld3295LLR_slot0, 46894 OPERAND_dsp340050b49a6c_fld3296LLR_slot0, 46895 OPERAND_dsp340050b49a6c_fld3297LLR_slot0, 46896 OPERAND_dsp340050b49a6c_fld3298LLR_slot0, 46897 OPERAND_dsp340050b49a6c_fld3299LLR_slot0, 46898 OPERAND_dsp340050b49a6c_fld3300LLR_slot0, 46899 OPERAND_dsp340050b49a6c_fld3302LLR_slot0, 46900 OPERAND_dsp340050b49a6c_fld3303LLR_slot0, 46901 OPERAND_dsp340050b49a6c_fld3304LLR_slot0, 46902 OPERAND_dsp340050b49a6c_fld3305LLR_slot0, 46903 OPERAND_dsp340050b49a6c_fld3306LLR_slot0, 46904 OPERAND_dsp340050b49a6c_fld3308LLR_slot0, 46905 OPERAND_dsp340050b49a6c_fld3310LLR_slot0, 46906 OPERAND_dsp340050b49a6c_fld3311LLR_slot0, 46907 OPERAND_dsp340050b49a6c_fld3312LLR_slot0, 46908 OPERAND_dsp340050b49a6c_fld3879LLR_slot0, 46909 OPERAND_dsp340050b49a6c_fld3881LLR_slot0, 46910 OPERAND_dsp340050b49a6c_fld3883LLR_slot0, 46911 OPERAND_dsp340050b49a6c_fld3885LLR_slot0, 46912 OPERAND_dsp340050b49a6c_fld3887LLR_slot0, 46913 OPERAND_dsp340050b49a6c_fld3888LLR_slot0, 46914 OPERAND_dsp340050b49a6c_fld3890LLR_slot0, 46915 OPERAND_dsp340050b49a6c_fld3892LLR_slot0, 46916 OPERAND_dsp340050b49a6c_fld3893LLR_slot0, 46917 OPERAND_op0_s21, 46918 OPERAND_dsp340050b49a6c_fld3313DUAL_slot2, 46919 OPERAND_dsp340050b49a6c_fld3314, 46920 OPERAND_dsp340050b49a6c_fld3315DUAL_slot2, 46921 OPERAND_dsp340050b49a6c_fld3316DUAL_slot2, 46922 OPERAND_dsp340050b49a6c_fld3317DUAL_slot2, 46923 OPERAND_dsp340050b49a6c_fld3318, 46924 OPERAND_dsp340050b49a6c_fld3319DUAL_slot2, 46925 OPERAND_dsp340050b49a6c_fld3320DUAL_slot2, 46926 OPERAND_dsp340050b49a6c_fld3321DUAL_slot2, 46927 OPERAND_dsp340050b49a6c_fld3322DUAL_slot2, 46928 OPERAND_dsp340050b49a6c_fld3323DUAL_slot2, 46929 OPERAND_dsp340050b49a6c_fld3324DUAL_slot2, 46930 OPERAND_dsp340050b49a6c_fld3325DUAL_slot2, 46931 OPERAND_dsp340050b49a6c_fld3326DUAL_slot2, 46932 OPERAND_dsp340050b49a6c_fld3327DUAL_slot2, 46933 OPERAND_dsp340050b49a6c_fld3328DUAL_slot2, 46934 OPERAND_dsp340050b49a6c_fld3329DUAL_slot2, 46935 OPERAND_dsp340050b49a6c_fld3330DUAL_slot2, 46936 OPERAND_dsp340050b49a6c_fld3331DUAL_slot2, 46937 OPERAND_dsp340050b49a6c_fld3332DUAL_slot2, 46938 OPERAND_dsp340050b49a6c_fld3333DUAL_slot2, 46939 OPERAND_dsp340050b49a6c_fld3334DUAL_slot2, 46940 OPERAND_dsp340050b49a6c_fld3335DUAL_slot2, 46941 OPERAND_dsp340050b49a6c_fld3336DUAL_slot2, 46942 OPERAND_dsp340050b49a6c_fld3337DUAL_slot2, 46943 OPERAND_dsp340050b49a6c_fld3339DUAL_slot2, 46944 OPERAND_dsp340050b49a6c_fld3340DUAL_slot2, 46945 OPERAND_dsp340050b49a6c_fld3341DUAL_slot2, 46946 OPERAND_dsp340050b49a6c_fld3342DUAL_slot2, 46947 OPERAND_dsp340050b49a6c_fld3345DUAL_slot2, 46948 OPERAND_dsp340050b49a6c_fld3347DUAL_slot2, 46949 OPERAND_dsp340050b49a6c_fld3348DUAL_slot2, 46950 OPERAND_dsp340050b49a6c_fld3349DUAL_slot2, 46951 OPERAND_dsp340050b49a6c_fld3350DUAL_slot2, 46952 OPERAND_dsp340050b49a6c_fld3353DUAL_slot2, 46953 OPERAND_dsp340050b49a6c_fld3354DUAL_slot2, 46954 OPERAND_dsp340050b49a6c_fld3356DUAL_slot2, 46955 OPERAND_dsp340050b49a6c_fld3358DUAL_slot2, 46956 OPERAND_dsp340050b49a6c_fld3360DUAL_slot2, 46957 OPERAND_dsp340050b49a6c_fld3361DUAL_slot2, 46958 OPERAND_dsp340050b49a6c_fld3362DUAL_slot2, 46959 OPERAND_dsp340050b49a6c_fld3363DUAL_slot2, 46960 OPERAND_dsp340050b49a6c_fld3364, 46961 OPERAND_dsp340050b49a6c_fld3365DUAL_slot2, 46962 OPERAND_dsp340050b49a6c_fld3366DUAL_slot2, 46963 OPERAND_dsp340050b49a6c_fld3367DUAL_slot2, 46964 OPERAND_dsp340050b49a6c_fld3368DUAL_slot2, 46965 OPERAND_dsp340050b49a6c_fld3369DUAL_slot2, 46966 OPERAND_dsp340050b49a6c_fld3370DUAL_slot2, 46967 OPERAND_dsp340050b49a6c_fld3371DUAL_slot2, 46968 OPERAND_dsp340050b49a6c_fld3372DUAL_slot2, 46969 OPERAND_dsp340050b49a6c_fld3373DUAL_slot2, 46970 OPERAND_dsp340050b49a6c_fld3374DUAL_slot2, 46971 OPERAND_dsp340050b49a6c_fld3375DUAL_slot2, 46972 OPERAND_dsp340050b49a6c_fld3376DUAL_slot2, 46973 OPERAND_dsp340050b49a6c_fld3377DUAL_slot2, 46974 OPERAND_dsp340050b49a6c_fld3378DUAL_slot2, 46975 OPERAND_dsp340050b49a6c_fld3379DUAL_slot2, 46976 OPERAND_dsp340050b49a6c_fld3380DUAL_slot2, 46977 OPERAND_dsp340050b49a6c_fld3381DUAL_slot2, 46978 OPERAND_dsp340050b49a6c_fld3382DUAL_slot2, 46979 OPERAND_dsp340050b49a6c_fld3384DUAL_slot2, 46980 OPERAND_dsp340050b49a6c_fld3385DUAL_slot2, 46981 OPERAND_dsp340050b49a6c_fld3386DUAL_slot2, 46982 OPERAND_dsp340050b49a6c_fld3387DUAL_slot2, 46983 OPERAND_dsp340050b49a6c_fld3388DUAL_slot2, 46984 OPERAND_dsp340050b49a6c_fld3390DUAL_slot2, 46985 OPERAND_dsp340050b49a6c_fld3392DUAL_slot2, 46986 OPERAND_dsp340050b49a6c_fld3394DUAL_slot2, 46987 OPERAND_dsp340050b49a6c_fld3396DUAL_slot2, 46988 OPERAND_dsp340050b49a6c_fld3397DUAL_slot2, 46989 OPERAND_dsp340050b49a6c_fld3399DUAL_slot2, 46990 OPERAND_dsp340050b49a6c_fld3401DUAL_slot2, 46991 OPERAND_dsp340050b49a6c_fld3403DUAL_slot2, 46992 OPERAND_dsp340050b49a6c_fld3404DUAL_slot2, 46993 OPERAND_dsp340050b49a6c_fld3406DUAL_slot2, 46994 OPERAND_dsp340050b49a6c_fld3407, 46995 OPERAND_dsp340050b49a6c_fld3408DUAL_slot2, 46996 OPERAND_dsp340050b49a6c_fld3410, 46997 OPERAND_dsp340050b49a6c_fld3411DUAL_slot2, 46998 OPERAND_dsp340050b49a6c_fld3412DUAL_slot2, 46999 OPERAND_dsp340050b49a6c_fld3413DUAL_slot2, 47000 OPERAND_dsp340050b49a6c_fld3414DUAL_slot2, 47001 OPERAND_dsp340050b49a6c_fld3415DUAL_slot2, 47002 OPERAND_dsp340050b49a6c_fld3416DUAL_slot2, 47003 OPERAND_dsp340050b49a6c_fld3417DUAL_slot2, 47004 OPERAND_dsp340050b49a6c_fld3418DUAL_slot2, 47005 OPERAND_dsp340050b49a6c_fld3419DUAL_slot2, 47006 OPERAND_dsp340050b49a6c_fld3420DUAL_slot2, 47007 OPERAND_dsp340050b49a6c_fld3421DUAL_slot2, 47008 OPERAND_dsp340050b49a6c_fld3422DUAL_slot2, 47009 OPERAND_dsp340050b49a6c_fld3423DUAL_slot2, 47010 OPERAND_dsp340050b49a6c_fld3424DUAL_slot2, 47011 OPERAND_dsp340050b49a6c_fld3425DUAL_slot2, 47012 OPERAND_dsp340050b49a6c_fld3426DUAL_slot2, 47013 OPERAND_dsp340050b49a6c_fld3427DUAL_slot2, 47014 OPERAND_dsp340050b49a6c_fld3428DUAL_slot2, 47015 OPERAND_dsp340050b49a6c_fld3429DUAL_slot2, 47016 OPERAND_dsp340050b49a6c_fld3430DUAL_slot2, 47017 OPERAND_dsp340050b49a6c_fld3431DUAL_slot2, 47018 OPERAND_dsp340050b49a6c_fld3432DUAL_slot2, 47019 OPERAND_dsp340050b49a6c_fld3433DUAL_slot2, 47020 OPERAND_dsp340050b49a6c_fld3434DUAL_slot2, 47021 OPERAND_dsp340050b49a6c_fld3435DUAL_slot2, 47022 OPERAND_dsp340050b49a6c_fld3436DUAL_slot2, 47023 OPERAND_dsp340050b49a6c_fld3437DUAL_slot2, 47024 OPERAND_dsp340050b49a6c_fld3438DUAL_slot2, 47025 OPERAND_dsp340050b49a6c_fld3439DUAL_slot2, 47026 OPERAND_dsp340050b49a6c_fld3440DUAL_slot2, 47027 OPERAND_dsp340050b49a6c_fld3441DUAL_slot2, 47028 OPERAND_dsp340050b49a6c_fld3442DUAL_slot2, 47029 OPERAND_dsp340050b49a6c_fld3443DUAL_slot2, 47030 OPERAND_dsp340050b49a6c_fld3444DUAL_slot2, 47031 OPERAND_dsp340050b49a6c_fld3445DUAL_slot2, 47032 OPERAND_dsp340050b49a6c_fld3446DUAL_slot2, 47033 OPERAND_dsp340050b49a6c_fld3448DUAL_slot2, 47034 OPERAND_dsp340050b49a6c_fld3450DUAL_slot2, 47035 OPERAND_dsp340050b49a6c_fld3451DUAL_slot2, 47036 OPERAND_dsp340050b49a6c_fld3453DUAL_slot2, 47037 OPERAND_dsp340050b49a6c_fld3454DUAL_slot2, 47038 OPERAND_dsp340050b49a6c_fld3456DUAL_slot2, 47039 OPERAND_dsp340050b49a6c_fld3457DUAL_slot2, 47040 OPERAND_dsp340050b49a6c_fld3458DUAL_slot2, 47041 OPERAND_dsp340050b49a6c_fld3459DUAL_slot2, 47042 OPERAND_dsp340050b49a6c_fld3460DUAL_slot2, 47043 OPERAND_dsp340050b49a6c_fld3461DUAL_slot2, 47044 OPERAND_dsp340050b49a6c_fld3462DUAL_slot2, 47045 OPERAND_dsp340050b49a6c_fld3464DUAL_slot2, 47046 OPERAND_dsp340050b49a6c_fld3465DUAL_slot2, 47047 OPERAND_dsp340050b49a6c_fld3466, 47048 OPERAND_dsp340050b49a6c_fld3467DUAL_slot2, 47049 OPERAND_dsp340050b49a6c_fld3468DUAL_slot2, 47050 OPERAND_dsp340050b49a6c_fld3469DUAL_slot2, 47051 OPERAND_dsp340050b49a6c_fld3470DUAL_slot2, 47052 OPERAND_dsp340050b49a6c_fld3471DUAL_slot2, 47053 OPERAND_dsp340050b49a6c_fld3472DUAL_slot2, 47054 OPERAND_dsp340050b49a6c_fld3473DUAL_slot2, 47055 OPERAND_dsp340050b49a6c_fld3474DUAL_slot2, 47056 OPERAND_dsp340050b49a6c_fld3475DUAL_slot2, 47057 OPERAND_dsp340050b49a6c_fld3477DUAL_slot2, 47058 OPERAND_dsp340050b49a6c_fld3478DUAL_slot2, 47059 OPERAND_dsp340050b49a6c_fld3479DUAL_slot2, 47060 OPERAND_dsp340050b49a6c_fld3480DUAL_slot2, 47061 OPERAND_dsp340050b49a6c_fld3481DUAL_slot2, 47062 OPERAND_dsp340050b49a6c_fld3482DUAL_slot2, 47063 OPERAND_dsp340050b49a6c_fld3484DUAL_slot2, 47064 OPERAND_dsp340050b49a6c_fld3894DUAL_slot2, 47065 OPERAND_dsp340050b49a6c_fld3895DUAL_slot2, 47066 OPERAND_dsp340050b49a6c_fld3896DUAL_slot2, 47067 OPERAND_dsp340050b49a6c_fld3897DUAL_slot2, 47068 OPERAND_dsp340050b49a6c_fld3898DUAL_slot2, 47069 OPERAND_dsp340050b49a6c_fld3899DUAL_slot2, 47070 OPERAND_dsp340050b49a6c_fld3900, 47071 OPERAND_dsp340050b49a6c_fld3901DUAL_slot2, 47072 OPERAND_dsp340050b49a6c_fld3903DUAL_slot2, 47073 OPERAND_dsp340050b49a6c_fld3904DUAL_slot2, 47074 OPERAND_dsp340050b49a6c_fld3905DUAL_slot2, 47075 OPERAND_dsp340050b49a6c_fld3906DUAL_slot2, 47076 OPERAND_dsp340050b49a6c_fld3907DUAL_slot2, 47077 OPERAND_dsp340050b49a6c_fld3908DUAL_slot2, 47078 OPERAND_dsp340050b49a6c_fld3909DUAL_slot2, 47079 OPERAND_dsp340050b49a6c_fld3910DUAL_slot2, 47080 OPERAND_dsp340050b49a6c_fld3913DUAL_slot2, 47081 OPERAND_dsp340050b49a6c_fld3914DUAL_slot2, 47082 OPERAND_dsp340050b49a6c_fld3916DUAL_slot2, 47083 OPERAND_dsp340050b49a6c_fld3917DUAL_slot2, 47084 OPERAND_dsp340050b49a6c_fld3918DUAL_slot2, 47085 OPERAND_dsp340050b49a6c_fld3919DUAL_slot2, 47086 OPERAND_dsp340050b49a6c_fld3920DUAL_slot2, 47087 OPERAND_dsp340050b49a6c_fld3921DUAL_slot2, 47088 OPERAND_dsp340050b49a6c_fld3922DUAL_slot2, 47089 OPERAND_dsp340050b49a6c_fld3923DUAL_slot2, 47090 OPERAND_dsp340050b49a6c_fld3924DUAL_slot2, 47091 OPERAND_dsp340050b49a6c_fld3925DUAL_slot2, 47092 OPERAND_dsp340050b49a6c_fld3927DUAL_slot2, 47093 OPERAND_dsp340050b49a6c_fld3928DUAL_slot2, 47094 OPERAND_dsp340050b49a6c_fld3929DUAL_slot2, 47095 OPERAND_dsp340050b49a6c_fld3930DUAL_slot2, 47096 OPERAND_dsp340050b49a6c_fld3931DUAL_slot2, 47097 OPERAND_dsp340050b49a6c_fld3933DUAL_slot2, 47098 OPERAND_dsp340050b49a6c_fld3934DUAL_slot2, 47099 OPERAND_dsp340050b49a6c_fld3935DUAL_slot2, 47100 OPERAND_op0_s22, 47101 OPERAND_op0_s23, 47102 OPERAND_dsp340050b49a6c_fld2057, 47103 OPERAND_dsp340050b49a6c_fld2060, 47104 OPERAND_dsp340050b49a6c_fld2066, 47105 OPERAND_dsp340050b49a6c_fld2072, 47106 OPERAND_dsp340050b49a6c_fld2079, 47107 OPERAND_dsp340050b49a6c_fld3487DUAL_slot0, 47108 OPERAND_dsp340050b49a6c_fld3488DUAL_slot0, 47109 OPERAND_dsp340050b49a6c_fld3489DUAL_slot0, 47110 OPERAND_dsp340050b49a6c_fld3490DUAL_slot0, 47111 OPERAND_dsp340050b49a6c_fld3491DUAL_slot0, 47112 OPERAND_dsp340050b49a6c_fld3492DUAL_slot0, 47113 OPERAND_dsp340050b49a6c_fld3493DUAL_slot0, 47114 OPERAND_dsp340050b49a6c_fld3494DUAL_slot0, 47115 OPERAND_dsp340050b49a6c_fld3496DUAL_slot0, 47116 OPERAND_dsp340050b49a6c_fld3497DUAL_slot0, 47117 OPERAND_dsp340050b49a6c_fld3498DUAL_slot0, 47118 OPERAND_dsp340050b49a6c_fld3499DUAL_slot0, 47119 OPERAND_dsp340050b49a6c_fld3500DUAL_slot0, 47120 OPERAND_dsp340050b49a6c_fld3502DUAL_slot0, 47121 OPERAND_dsp340050b49a6c_fld3504DUAL_slot0, 47122 OPERAND_dsp340050b49a6c_fld3505DUAL_slot0, 47123 OPERAND_dsp340050b49a6c_fld3506DUAL_slot0, 47124 OPERAND_dsp340050b49a6c_fld3507DUAL_slot0, 47125 OPERAND_dsp340050b49a6c_fld3508DUAL_slot0, 47126 OPERAND_dsp340050b49a6c_fld3509DUAL_slot0, 47127 OPERAND_dsp340050b49a6c_fld3510DUAL_slot0, 47128 OPERAND_dsp340050b49a6c_fld3511DUAL_slot0, 47129 OPERAND_dsp340050b49a6c_fld3512DUAL_slot0, 47130 OPERAND_dsp340050b49a6c_fld3513DUAL_slot0, 47131 OPERAND_dsp340050b49a6c_fld3514DUAL_slot0, 47132 OPERAND_dsp340050b49a6c_fld3515DUAL_slot0, 47133 OPERAND_dsp340050b49a6c_fld3516DUAL_slot0, 47134 OPERAND_dsp340050b49a6c_fld3517DUAL_slot0, 47135 OPERAND_dsp340050b49a6c_fld3518DUAL_slot0, 47136 OPERAND_dsp340050b49a6c_fld3519DUAL_slot0, 47137 OPERAND_dsp340050b49a6c_fld3520DUAL_slot0, 47138 OPERAND_dsp340050b49a6c_fld3522DUAL_slot0, 47139 OPERAND_dsp340050b49a6c_fld3523DUAL_slot0, 47140 OPERAND_dsp340050b49a6c_fld3524DUAL_slot0, 47141 OPERAND_dsp340050b49a6c_fld3527DUAL_slot0, 47142 OPERAND_dsp340050b49a6c_fld3529DUAL_slot0, 47143 OPERAND_dsp340050b49a6c_fld3530DUAL_slot0, 47144 OPERAND_dsp340050b49a6c_fld3531, 47145 OPERAND_dsp340050b49a6c_fld3532DUAL_slot0, 47146 OPERAND_dsp340050b49a6c_fld3533DUAL_slot0, 47147 OPERAND_dsp340050b49a6c_fld3535DUAL_slot0, 47148 OPERAND_dsp340050b49a6c_fld3536DUAL_slot0, 47149 OPERAND_dsp340050b49a6c_fld3537DUAL_slot0, 47150 OPERAND_dsp340050b49a6c_fld3538DUAL_slot0, 47151 OPERAND_dsp340050b49a6c_fld3539DUAL_slot0, 47152 OPERAND_dsp340050b49a6c_fld3541DUAL_slot0, 47153 OPERAND_dsp340050b49a6c_fld3542DUAL_slot0, 47154 OPERAND_dsp340050b49a6c_fld3543DUAL_slot0, 47155 OPERAND_dsp340050b49a6c_fld3544DUAL_slot0, 47156 OPERAND_dsp340050b49a6c_fld3545DUAL_slot0, 47157 OPERAND_dsp340050b49a6c_fld3546DUAL_slot0, 47158 OPERAND_dsp340050b49a6c_fld3547DUAL_slot0, 47159 OPERAND_dsp340050b49a6c_fld3548DUAL_slot0, 47160 OPERAND_dsp340050b49a6c_fld3549DUAL_slot0, 47161 OPERAND_dsp340050b49a6c_fld3550DUAL_slot0, 47162 OPERAND_dsp340050b49a6c_fld3551DUAL_slot0, 47163 OPERAND_dsp340050b49a6c_fld3552, 47164 OPERAND_dsp340050b49a6c_fld3553DUAL_slot0, 47165 OPERAND_dsp340050b49a6c_fld3554DUAL_slot0, 47166 OPERAND_dsp340050b49a6c_fld3555DUAL_slot0, 47167 OPERAND_dsp340050b49a6c_fld3556DUAL_slot0, 47168 OPERAND_dsp340050b49a6c_fld3557DUAL_slot0, 47169 OPERAND_dsp340050b49a6c_fld3558DUAL_slot0, 47170 OPERAND_dsp340050b49a6c_fld3559DUAL_slot0, 47171 OPERAND_dsp340050b49a6c_fld3560DUAL_slot0, 47172 OPERAND_dsp340050b49a6c_fld3562DUAL_slot0, 47173 OPERAND_dsp340050b49a6c_fld3563DUAL_slot0, 47174 OPERAND_dsp340050b49a6c_fld3564DUAL_slot0, 47175 OPERAND_dsp340050b49a6c_fld3565DUAL_slot0, 47176 OPERAND_dsp340050b49a6c_fld3566DUAL_slot0, 47177 OPERAND_dsp340050b49a6c_fld3567DUAL_slot0, 47178 OPERAND_dsp340050b49a6c_fld3568DUAL_slot0, 47179 OPERAND_dsp340050b49a6c_fld3569DUAL_slot0, 47180 OPERAND_dsp340050b49a6c_fld3570DUAL_slot0, 47181 OPERAND_dsp340050b49a6c_fld3571DUAL_slot0, 47182 OPERAND_dsp340050b49a6c_fld3572DUAL_slot0, 47183 OPERAND_dsp340050b49a6c_fld3573DUAL_slot0, 47184 OPERAND_dsp340050b49a6c_fld3574DUAL_slot0, 47185 OPERAND_dsp340050b49a6c_fld3575DUAL_slot0, 47186 OPERAND_dsp340050b49a6c_fld3576DUAL_slot0, 47187 OPERAND_dsp340050b49a6c_fld3577DUAL_slot0, 47188 OPERAND_dsp340050b49a6c_fld3578DUAL_slot0, 47189 OPERAND_dsp340050b49a6c_fld3579DUAL_slot0, 47190 OPERAND_dsp340050b49a6c_fld3580DUAL_slot0, 47191 OPERAND_dsp340050b49a6c_fld3581DUAL_slot0, 47192 OPERAND_dsp340050b49a6c_fld3582DUAL_slot0, 47193 OPERAND_dsp340050b49a6c_fld3583DUAL_slot0, 47194 OPERAND_dsp340050b49a6c_fld3584, 47195 OPERAND_dsp340050b49a6c_fld3585DUAL_slot0, 47196 OPERAND_dsp340050b49a6c_fld3587DUAL_slot0, 47197 OPERAND_dsp340050b49a6c_fld3588DUAL_slot0, 47198 OPERAND_dsp340050b49a6c_fld3589DUAL_slot0, 47199 OPERAND_dsp340050b49a6c_fld3590DUAL_slot0, 47200 OPERAND_dsp340050b49a6c_fld3591DUAL_slot0, 47201 OPERAND_dsp340050b49a6c_fld3592DUAL_slot0, 47202 OPERAND_dsp340050b49a6c_fld3593DUAL_slot0, 47203 OPERAND_dsp340050b49a6c_fld3594DUAL_slot0, 47204 OPERAND_dsp340050b49a6c_fld3595DUAL_slot0, 47205 OPERAND_dsp340050b49a6c_fld3596DUAL_slot0, 47206 OPERAND_dsp340050b49a6c_fld3597DUAL_slot0, 47207 OPERAND_dsp340050b49a6c_fld3598DUAL_slot0, 47208 OPERAND_dsp340050b49a6c_fld3599DUAL_slot0, 47209 OPERAND_dsp340050b49a6c_fld3600DUAL_slot0, 47210 OPERAND_dsp340050b49a6c_fld3601DUAL_slot0, 47211 OPERAND_dsp340050b49a6c_fld3602, 47212 OPERAND_dsp340050b49a6c_fld3603DUAL_slot0, 47213 OPERAND_dsp340050b49a6c_fld3604DUAL_slot0, 47214 OPERAND_dsp340050b49a6c_fld3606DUAL_slot0, 47215 OPERAND_dsp340050b49a6c_fld3607DUAL_slot0, 47216 OPERAND_dsp340050b49a6c_fld3608DUAL_slot0, 47217 OPERAND_dsp340050b49a6c_fld3609DUAL_slot0, 47218 OPERAND_dsp340050b49a6c_fld3610, 47219 OPERAND_dsp340050b49a6c_fld3611DUAL_slot0, 47220 OPERAND_dsp340050b49a6c_fld3612DUAL_slot0, 47221 OPERAND_dsp340050b49a6c_fld3613DUAL_slot0, 47222 OPERAND_dsp340050b49a6c_fld3614DUAL_slot0, 47223 OPERAND_dsp340050b49a6c_fld3615DUAL_slot0, 47224 OPERAND_dsp340050b49a6c_fld3616DUAL_slot0, 47225 OPERAND_dsp340050b49a6c_fld3618DUAL_slot0, 47226 OPERAND_dsp340050b49a6c_fld3619, 47227 OPERAND_dsp340050b49a6c_fld3620DUAL_slot0, 47228 OPERAND_dsp340050b49a6c_fld3621DUAL_slot0, 47229 OPERAND_dsp340050b49a6c_fld3622DUAL_slot0, 47230 OPERAND_dsp340050b49a6c_fld3623DUAL_slot0, 47231 OPERAND_dsp340050b49a6c_fld3624DUAL_slot0, 47232 OPERAND_dsp340050b49a6c_fld3625DUAL_slot0, 47233 OPERAND_dsp340050b49a6c_fld3626DUAL_slot0, 47234 OPERAND_dsp340050b49a6c_fld3936DUAL_slot0, 47235 OPERAND_dsp340050b49a6c_fld3937DUAL_slot0, 47236 OPERAND_dsp340050b49a6c_fld3938DUAL_slot0, 47237 OPERAND_dsp340050b49a6c_fld3939DUAL_slot0, 47238 OPERAND_dsp340050b49a6c_fld3940DUAL_slot0, 47239 OPERAND_dsp340050b49a6c_fld3941DUAL_slot0, 47240 OPERAND_dsp340050b49a6c_fld3943DUAL_slot0, 47241 OPERAND_dsp340050b49a6c_fld3945DUAL_slot0, 47242 OPERAND_dsp340050b49a6c_fld3946DUAL_slot0, 47243 OPERAND_dsp340050b49a6c_fld3947DUAL_slot0, 47244 OPERAND_dsp340050b49a6c_fld3949DUAL_slot0, 47245 OPERAND_dsp340050b49a6c_fld3950DUAL_slot0, 47246 OPERAND_dsp340050b49a6c_fld3951DUAL_slot0, 47247 OPERAND_dsp340050b49a6c_fld3952DUAL_slot0, 47248 OPERAND_dsp340050b49a6c_fld3954DUAL_slot0, 47249 OPERAND_dsp340050b49a6c_fld3957DUAL_slot0, 47250 OPERAND_dsp340050b49a6c_fld3958DUAL_slot0, 47251 OPERAND_dsp340050b49a6c_fld3959DUAL_slot0, 47252 OPERAND_dsp340050b49a6c_fld3960DUAL_slot0, 47253 OPERAND_dsp340050b49a6c_fld3961DUAL_slot0 47254}; 47255 47256 47257/* Iclass table. */ 47258 47259static xtensa_arg_internal Iclass_xt_iclass_rfe_stateArgs[] = { 47260 { { STATE_PSEXCM }, 'o' }, 47261 { { STATE_EPC1 }, 'i' } 47262}; 47263 47264static xtensa_arg_internal Iclass_xt_iclass_rfde_stateArgs[] = { 47265 { { STATE_DEPC }, 'i' } 47266}; 47267 47268static xtensa_arg_internal Iclass_xt_iclass_call12_args[] = { 47269 { { OPERAND_soffsetx4 }, 'i' }, 47270 { { OPERAND_ar12 }, 'o' } 47271}; 47272 47273static xtensa_arg_internal Iclass_xt_iclass_call12_stateArgs[] = { 47274 { { STATE_PSCALLINC }, 'o' } 47275}; 47276 47277static xtensa_arg_internal Iclass_xt_iclass_call8_args[] = { 47278 { { OPERAND_soffsetx4 }, 'i' }, 47279 { { OPERAND_ar8 }, 'o' } 47280}; 47281 47282static xtensa_arg_internal Iclass_xt_iclass_call8_stateArgs[] = { 47283 { { STATE_PSCALLINC }, 'o' } 47284}; 47285 47286static xtensa_arg_internal Iclass_xt_iclass_call4_args[] = { 47287 { { OPERAND_soffsetx4 }, 'i' }, 47288 { { OPERAND_ar4 }, 'o' } 47289}; 47290 47291static xtensa_arg_internal Iclass_xt_iclass_call4_stateArgs[] = { 47292 { { STATE_PSCALLINC }, 'o' } 47293}; 47294 47295static xtensa_arg_internal Iclass_xt_iclass_callx12_args[] = { 47296 { { OPERAND_ars }, 'i' }, 47297 { { OPERAND_ar12 }, 'o' } 47298}; 47299 47300static xtensa_arg_internal Iclass_xt_iclass_callx12_stateArgs[] = { 47301 { { STATE_PSCALLINC }, 'o' } 47302}; 47303 47304static xtensa_arg_internal Iclass_xt_iclass_callx8_args[] = { 47305 { { OPERAND_ars }, 'i' }, 47306 { { OPERAND_ar8 }, 'o' } 47307}; 47308 47309static xtensa_arg_internal Iclass_xt_iclass_callx8_stateArgs[] = { 47310 { { STATE_PSCALLINC }, 'o' } 47311}; 47312 47313static xtensa_arg_internal Iclass_xt_iclass_callx4_args[] = { 47314 { { OPERAND_ars }, 'i' }, 47315 { { OPERAND_ar4 }, 'o' } 47316}; 47317 47318static xtensa_arg_internal Iclass_xt_iclass_callx4_stateArgs[] = { 47319 { { STATE_PSCALLINC }, 'o' } 47320}; 47321 47322static xtensa_arg_internal Iclass_xt_iclass_entry_args[] = { 47323 { { OPERAND_ars_entry }, 's' }, 47324 { { OPERAND_ars }, 'i' }, 47325 { { OPERAND_uimm12x8 }, 'i' } 47326}; 47327 47328static xtensa_arg_internal Iclass_xt_iclass_entry_stateArgs[] = { 47329 { { STATE_PSCALLINC }, 'i' }, 47330 { { STATE_PSEXCM }, 'i' }, 47331 { { STATE_PSWOE }, 'i' }, 47332 { { STATE_WindowBase }, 'm' }, 47333 { { STATE_WindowStart }, 'm' } 47334}; 47335 47336static xtensa_arg_internal Iclass_xt_iclass_movsp_args[] = { 47337 { { OPERAND_art }, 'o' }, 47338 { { OPERAND_ars }, 'i' } 47339}; 47340 47341static xtensa_arg_internal Iclass_xt_iclass_movsp_stateArgs[] = { 47342 { { STATE_WindowBase }, 'i' }, 47343 { { STATE_WindowStart }, 'i' } 47344}; 47345 47346static xtensa_arg_internal Iclass_xt_iclass_rotw_args[] = { 47347 { { OPERAND_simm4 }, 'i' } 47348}; 47349 47350static xtensa_arg_internal Iclass_xt_iclass_rotw_stateArgs[] = { 47351 { { STATE_WindowBase }, 'm' } 47352}; 47353 47354static xtensa_arg_internal Iclass_xt_iclass_retw_args[] = { 47355 { { OPERAND__ars_invisible }, 'i' } 47356}; 47357 47358static xtensa_arg_internal Iclass_xt_iclass_retw_stateArgs[] = { 47359 { { STATE_WindowBase }, 'm' }, 47360 { { STATE_WindowStart }, 'm' }, 47361 { { STATE_PSEXCM }, 'i' }, 47362 { { STATE_PSWOE }, 'i' } 47363}; 47364 47365static xtensa_arg_internal Iclass_xt_iclass_rfwou_stateArgs[] = { 47366 { { STATE_EPC1 }, 'i' }, 47367 { { STATE_PSEXCM }, 'o' }, 47368 { { STATE_WindowBase }, 'm' }, 47369 { { STATE_WindowStart }, 'm' }, 47370 { { STATE_PSOWB }, 'i' } 47371}; 47372 47373static xtensa_arg_internal Iclass_xt_iclass_l32e_args[] = { 47374 { { OPERAND_art }, 'o' }, 47375 { { OPERAND_ars }, 'i' }, 47376 { { OPERAND_immrx4 }, 'i' } 47377}; 47378 47379static xtensa_arg_internal Iclass_xt_iclass_s32e_args[] = { 47380 { { OPERAND_art }, 'i' }, 47381 { { OPERAND_ars }, 'i' }, 47382 { { OPERAND_immrx4 }, 'i' } 47383}; 47384 47385static xtensa_arg_internal Iclass_xt_iclass_rsr_windowbase_args[] = { 47386 { { OPERAND_art }, 'o' } 47387}; 47388 47389static xtensa_arg_internal Iclass_xt_iclass_rsr_windowbase_stateArgs[] = { 47390 { { STATE_WindowBase }, 'i' } 47391}; 47392 47393static xtensa_arg_internal Iclass_xt_iclass_wsr_windowbase_args[] = { 47394 { { OPERAND_art }, 'i' } 47395}; 47396 47397static xtensa_arg_internal Iclass_xt_iclass_wsr_windowbase_stateArgs[] = { 47398 { { STATE_WindowBase }, 'o' } 47399}; 47400 47401static xtensa_arg_internal Iclass_xt_iclass_xsr_windowbase_args[] = { 47402 { { OPERAND_art }, 'm' } 47403}; 47404 47405static xtensa_arg_internal Iclass_xt_iclass_xsr_windowbase_stateArgs[] = { 47406 { { STATE_WindowBase }, 'm' } 47407}; 47408 47409static xtensa_arg_internal Iclass_xt_iclass_rsr_windowstart_args[] = { 47410 { { OPERAND_art }, 'o' } 47411}; 47412 47413static xtensa_arg_internal Iclass_xt_iclass_rsr_windowstart_stateArgs[] = { 47414 { { STATE_WindowStart }, 'i' } 47415}; 47416 47417static xtensa_arg_internal Iclass_xt_iclass_wsr_windowstart_args[] = { 47418 { { OPERAND_art }, 'i' } 47419}; 47420 47421static xtensa_arg_internal Iclass_xt_iclass_wsr_windowstart_stateArgs[] = { 47422 { { STATE_WindowStart }, 'o' } 47423}; 47424 47425static xtensa_arg_internal Iclass_xt_iclass_xsr_windowstart_args[] = { 47426 { { OPERAND_art }, 'm' } 47427}; 47428 47429static xtensa_arg_internal Iclass_xt_iclass_xsr_windowstart_stateArgs[] = { 47430 { { STATE_WindowStart }, 'm' } 47431}; 47432 47433static xtensa_arg_internal Iclass_xt_iclass_add_n_args[] = { 47434 { { OPERAND_arr }, 'o' }, 47435 { { OPERAND_ars }, 'i' }, 47436 { { OPERAND_art }, 'i' } 47437}; 47438 47439static xtensa_arg_internal Iclass_xt_iclass_addi_n_args[] = { 47440 { { OPERAND_arr }, 'o' }, 47441 { { OPERAND_ars }, 'i' }, 47442 { { OPERAND_ai4const }, 'i' } 47443}; 47444 47445static xtensa_arg_internal Iclass_xt_iclass_bz6_args[] = { 47446 { { OPERAND_ars }, 'i' }, 47447 { { OPERAND_uimm6 }, 'i' } 47448}; 47449 47450static xtensa_arg_internal Iclass_xt_iclass_loadi4_args[] = { 47451 { { OPERAND_art }, 'o' }, 47452 { { OPERAND_ars }, 'i' }, 47453 { { OPERAND_lsi4x4 }, 'i' } 47454}; 47455 47456static xtensa_arg_internal Iclass_xt_iclass_mov_n_args[] = { 47457 { { OPERAND_art }, 'o' }, 47458 { { OPERAND_ars }, 'i' } 47459}; 47460 47461static xtensa_arg_internal Iclass_xt_iclass_movi_n_args[] = { 47462 { { OPERAND_ars }, 'o' }, 47463 { { OPERAND_simm7 }, 'i' } 47464}; 47465 47466static xtensa_arg_internal Iclass_xt_iclass_retn_args[] = { 47467 { { OPERAND__ars_invisible }, 'i' } 47468}; 47469 47470static xtensa_arg_internal Iclass_xt_iclass_storei4_args[] = { 47471 { { OPERAND_art }, 'i' }, 47472 { { OPERAND_ars }, 'i' }, 47473 { { OPERAND_lsi4x4 }, 'i' } 47474}; 47475 47476static xtensa_arg_internal Iclass_rur_threadptr_args[] = { 47477 { { OPERAND_arr }, 'o' } 47478}; 47479 47480static xtensa_arg_internal Iclass_rur_threadptr_stateArgs[] = { 47481 { { STATE_THREADPTR }, 'i' } 47482}; 47483 47484static xtensa_arg_internal Iclass_wur_threadptr_args[] = { 47485 { { OPERAND_art }, 'i' } 47486}; 47487 47488static xtensa_arg_internal Iclass_wur_threadptr_stateArgs[] = { 47489 { { STATE_THREADPTR }, 'o' } 47490}; 47491 47492static xtensa_arg_internal Iclass_xt_iclass_addi_args[] = { 47493 { { OPERAND_art }, 'o' }, 47494 { { OPERAND_ars }, 'i' }, 47495 { { OPERAND_simm8 }, 'i' } 47496}; 47497 47498static xtensa_arg_internal Iclass_xt_iclass_addmi_args[] = { 47499 { { OPERAND_art }, 'o' }, 47500 { { OPERAND_ars }, 'i' }, 47501 { { OPERAND_simm8x256 }, 'i' } 47502}; 47503 47504static xtensa_arg_internal Iclass_xt_iclass_addsub_args[] = { 47505 { { OPERAND_arr }, 'o' }, 47506 { { OPERAND_ars }, 'i' }, 47507 { { OPERAND_art }, 'i' } 47508}; 47509 47510static xtensa_arg_internal Iclass_xt_iclass_bit_args[] = { 47511 { { OPERAND_arr }, 'o' }, 47512 { { OPERAND_ars }, 'i' }, 47513 { { OPERAND_art }, 'i' } 47514}; 47515 47516static xtensa_arg_internal Iclass_xt_iclass_bsi8_args[] = { 47517 { { OPERAND_ars }, 'i' }, 47518 { { OPERAND_b4const }, 'i' }, 47519 { { OPERAND_label8 }, 'i' } 47520}; 47521 47522static xtensa_arg_internal Iclass_xt_iclass_bsi8b_args[] = { 47523 { { OPERAND_ars }, 'i' }, 47524 { { OPERAND_bbi }, 'i' }, 47525 { { OPERAND_label8 }, 'i' } 47526}; 47527 47528static xtensa_arg_internal Iclass_xt_iclass_bsi8u_args[] = { 47529 { { OPERAND_ars }, 'i' }, 47530 { { OPERAND_b4constu }, 'i' }, 47531 { { OPERAND_label8 }, 'i' } 47532}; 47533 47534static xtensa_arg_internal Iclass_xt_iclass_bst8_args[] = { 47535 { { OPERAND_ars }, 'i' }, 47536 { { OPERAND_art }, 'i' }, 47537 { { OPERAND_label8 }, 'i' } 47538}; 47539 47540static xtensa_arg_internal Iclass_xt_iclass_bsz12_args[] = { 47541 { { OPERAND_ars }, 'i' }, 47542 { { OPERAND_label12 }, 'i' } 47543}; 47544 47545static xtensa_arg_internal Iclass_xt_iclass_call0_args[] = { 47546 { { OPERAND_soffsetx4 }, 'i' }, 47547 { { OPERAND_ar0 }, 'o' } 47548}; 47549 47550static xtensa_arg_internal Iclass_xt_iclass_callx0_args[] = { 47551 { { OPERAND_ars }, 'i' }, 47552 { { OPERAND_ar0 }, 'o' } 47553}; 47554 47555static xtensa_arg_internal Iclass_xt_iclass_exti_args[] = { 47556 { { OPERAND_arr }, 'o' }, 47557 { { OPERAND_art }, 'i' }, 47558 { { OPERAND_sae }, 'i' }, 47559 { { OPERAND_op2p1 }, 'i' } 47560}; 47561 47562static xtensa_arg_internal Iclass_xt_iclass_jump_args[] = { 47563 { { OPERAND_soffset }, 'i' } 47564}; 47565 47566static xtensa_arg_internal Iclass_xt_iclass_jumpx_args[] = { 47567 { { OPERAND_ars }, 'i' } 47568}; 47569 47570static xtensa_arg_internal Iclass_xt_iclass_l16ui_args[] = { 47571 { { OPERAND_art }, 'o' }, 47572 { { OPERAND_ars }, 'i' }, 47573 { { OPERAND_uimm8x2 }, 'i' } 47574}; 47575 47576static xtensa_arg_internal Iclass_xt_iclass_l16si_args[] = { 47577 { { OPERAND_art }, 'o' }, 47578 { { OPERAND_ars }, 'i' }, 47579 { { OPERAND_uimm8x2 }, 'i' } 47580}; 47581 47582static xtensa_arg_internal Iclass_xt_iclass_l32i_args[] = { 47583 { { OPERAND_art }, 'o' }, 47584 { { OPERAND_ars }, 'i' }, 47585 { { OPERAND_uimm8x4 }, 'i' } 47586}; 47587 47588static xtensa_arg_internal Iclass_xt_iclass_l32r_args[] = { 47589 { { OPERAND_art }, 'o' }, 47590 { { OPERAND_uimm16x4 }, 'i' } 47591}; 47592 47593static xtensa_arg_internal Iclass_xt_iclass_l32r_stateArgs[] = { 47594 { { STATE_LITBADDR }, 'i' }, 47595 { { STATE_LITBEN }, 'i' } 47596}; 47597 47598static xtensa_arg_internal Iclass_xt_iclass_l8i_args[] = { 47599 { { OPERAND_art }, 'o' }, 47600 { { OPERAND_ars }, 'i' }, 47601 { { OPERAND_uimm8 }, 'i' } 47602}; 47603 47604static xtensa_arg_internal Iclass_xt_iclass_loop_args[] = { 47605 { { OPERAND_ars }, 'i' }, 47606 { { OPERAND_ulabel8 }, 'i' } 47607}; 47608 47609static xtensa_arg_internal Iclass_xt_iclass_loop_stateArgs[] = { 47610 { { STATE_LBEG }, 'o' }, 47611 { { STATE_LEND }, 'o' }, 47612 { { STATE_LCOUNT }, 'o' } 47613}; 47614 47615static xtensa_arg_internal Iclass_xt_iclass_loopz_args[] = { 47616 { { OPERAND_ars }, 'i' }, 47617 { { OPERAND_ulabel8 }, 'i' } 47618}; 47619 47620static xtensa_arg_internal Iclass_xt_iclass_loopz_stateArgs[] = { 47621 { { STATE_LBEG }, 'o' }, 47622 { { STATE_LEND }, 'o' }, 47623 { { STATE_LCOUNT }, 'o' } 47624}; 47625 47626static xtensa_arg_internal Iclass_xt_iclass_movi_args[] = { 47627 { { OPERAND_art }, 'o' }, 47628 { { OPERAND_simm12b }, 'i' } 47629}; 47630 47631static xtensa_arg_internal Iclass_xt_iclass_movz_args[] = { 47632 { { OPERAND_arr }, 'm' }, 47633 { { OPERAND_ars }, 'i' }, 47634 { { OPERAND_art }, 'i' } 47635}; 47636 47637static xtensa_arg_internal Iclass_xt_iclass_neg_args[] = { 47638 { { OPERAND_arr }, 'o' }, 47639 { { OPERAND_art }, 'i' } 47640}; 47641 47642static xtensa_arg_internal Iclass_xt_iclass_return_args[] = { 47643 { { OPERAND__ars_invisible }, 'i' } 47644}; 47645 47646static xtensa_arg_internal Iclass_xt_iclass_s16i_args[] = { 47647 { { OPERAND_art }, 'i' }, 47648 { { OPERAND_ars }, 'i' }, 47649 { { OPERAND_uimm8x2 }, 'i' } 47650}; 47651 47652static xtensa_arg_internal Iclass_xt_iclass_s32i_args[] = { 47653 { { OPERAND_art }, 'i' }, 47654 { { OPERAND_ars }, 'i' }, 47655 { { OPERAND_uimm8x4 }, 'i' } 47656}; 47657 47658static xtensa_arg_internal Iclass_xt_iclass_s8i_args[] = { 47659 { { OPERAND_art }, 'i' }, 47660 { { OPERAND_ars }, 'i' }, 47661 { { OPERAND_uimm8 }, 'i' } 47662}; 47663 47664static xtensa_arg_internal Iclass_xt_iclass_sar_args[] = { 47665 { { OPERAND_ars }, 'i' } 47666}; 47667 47668static xtensa_arg_internal Iclass_xt_iclass_sar_stateArgs[] = { 47669 { { STATE_SAR }, 'o' } 47670}; 47671 47672static xtensa_arg_internal Iclass_xt_iclass_sari_args[] = { 47673 { { OPERAND_sas }, 'i' } 47674}; 47675 47676static xtensa_arg_internal Iclass_xt_iclass_sari_stateArgs[] = { 47677 { { STATE_SAR }, 'o' } 47678}; 47679 47680static xtensa_arg_internal Iclass_xt_iclass_shifts_args[] = { 47681 { { OPERAND_arr }, 'o' }, 47682 { { OPERAND_ars }, 'i' } 47683}; 47684 47685static xtensa_arg_internal Iclass_xt_iclass_shifts_stateArgs[] = { 47686 { { STATE_SAR }, 'i' } 47687}; 47688 47689static xtensa_arg_internal Iclass_xt_iclass_shiftst_args[] = { 47690 { { OPERAND_arr }, 'o' }, 47691 { { OPERAND_ars }, 'i' }, 47692 { { OPERAND_art }, 'i' } 47693}; 47694 47695static xtensa_arg_internal Iclass_xt_iclass_shiftst_stateArgs[] = { 47696 { { STATE_SAR }, 'i' } 47697}; 47698 47699static xtensa_arg_internal Iclass_xt_iclass_shiftt_args[] = { 47700 { { OPERAND_arr }, 'o' }, 47701 { { OPERAND_art }, 'i' } 47702}; 47703 47704static xtensa_arg_internal Iclass_xt_iclass_shiftt_stateArgs[] = { 47705 { { STATE_SAR }, 'i' } 47706}; 47707 47708static xtensa_arg_internal Iclass_xt_iclass_slli_args[] = { 47709 { { OPERAND_arr }, 'o' }, 47710 { { OPERAND_ars }, 'i' }, 47711 { { OPERAND_msalp32 }, 'i' } 47712}; 47713 47714static xtensa_arg_internal Iclass_xt_iclass_srai_args[] = { 47715 { { OPERAND_arr }, 'o' }, 47716 { { OPERAND_art }, 'i' }, 47717 { { OPERAND_sargt }, 'i' } 47718}; 47719 47720static xtensa_arg_internal Iclass_xt_iclass_srli_args[] = { 47721 { { OPERAND_arr }, 'o' }, 47722 { { OPERAND_art }, 'i' }, 47723 { { OPERAND_s }, 'i' } 47724}; 47725 47726static xtensa_arg_internal Iclass_xt_iclass_sync_stateArgs[] = { 47727 { { STATE_XTSYNC }, 'i' } 47728}; 47729 47730static xtensa_arg_internal Iclass_xt_iclass_rsil_args[] = { 47731 { { OPERAND_art }, 'o' }, 47732 { { OPERAND_s }, 'i' } 47733}; 47734 47735static xtensa_arg_internal Iclass_xt_iclass_rsil_stateArgs[] = { 47736 { { STATE_PSWOE }, 'i' }, 47737 { { STATE_PSCALLINC }, 'i' }, 47738 { { STATE_PSOWB }, 'i' }, 47739 { { STATE_PSUM }, 'i' }, 47740 { { STATE_PSEXCM }, 'i' }, 47741 { { STATE_PSINTLEVEL }, 'm' } 47742}; 47743 47744static xtensa_arg_internal Iclass_xt_iclass_rsr_lend_args[] = { 47745 { { OPERAND_art }, 'o' } 47746}; 47747 47748static xtensa_arg_internal Iclass_xt_iclass_rsr_lend_stateArgs[] = { 47749 { { STATE_LEND }, 'i' } 47750}; 47751 47752static xtensa_arg_internal Iclass_xt_iclass_wsr_lend_args[] = { 47753 { { OPERAND_art }, 'i' } 47754}; 47755 47756static xtensa_arg_internal Iclass_xt_iclass_wsr_lend_stateArgs[] = { 47757 { { STATE_LEND }, 'o' } 47758}; 47759 47760static xtensa_arg_internal Iclass_xt_iclass_xsr_lend_args[] = { 47761 { { OPERAND_art }, 'm' } 47762}; 47763 47764static xtensa_arg_internal Iclass_xt_iclass_xsr_lend_stateArgs[] = { 47765 { { STATE_LEND }, 'm' } 47766}; 47767 47768static xtensa_arg_internal Iclass_xt_iclass_rsr_lcount_args[] = { 47769 { { OPERAND_art }, 'o' } 47770}; 47771 47772static xtensa_arg_internal Iclass_xt_iclass_rsr_lcount_stateArgs[] = { 47773 { { STATE_LCOUNT }, 'i' } 47774}; 47775 47776static xtensa_arg_internal Iclass_xt_iclass_wsr_lcount_args[] = { 47777 { { OPERAND_art }, 'i' } 47778}; 47779 47780static xtensa_arg_internal Iclass_xt_iclass_wsr_lcount_stateArgs[] = { 47781 { { STATE_XTSYNC }, 'o' }, 47782 { { STATE_LCOUNT }, 'o' } 47783}; 47784 47785static xtensa_arg_internal Iclass_xt_iclass_xsr_lcount_args[] = { 47786 { { OPERAND_art }, 'm' } 47787}; 47788 47789static xtensa_arg_internal Iclass_xt_iclass_xsr_lcount_stateArgs[] = { 47790 { { STATE_XTSYNC }, 'o' }, 47791 { { STATE_LCOUNT }, 'm' } 47792}; 47793 47794static xtensa_arg_internal Iclass_xt_iclass_rsr_lbeg_args[] = { 47795 { { OPERAND_art }, 'o' } 47796}; 47797 47798static xtensa_arg_internal Iclass_xt_iclass_rsr_lbeg_stateArgs[] = { 47799 { { STATE_LBEG }, 'i' } 47800}; 47801 47802static xtensa_arg_internal Iclass_xt_iclass_wsr_lbeg_args[] = { 47803 { { OPERAND_art }, 'i' } 47804}; 47805 47806static xtensa_arg_internal Iclass_xt_iclass_wsr_lbeg_stateArgs[] = { 47807 { { STATE_LBEG }, 'o' } 47808}; 47809 47810static xtensa_arg_internal Iclass_xt_iclass_xsr_lbeg_args[] = { 47811 { { OPERAND_art }, 'm' } 47812}; 47813 47814static xtensa_arg_internal Iclass_xt_iclass_xsr_lbeg_stateArgs[] = { 47815 { { STATE_LBEG }, 'm' } 47816}; 47817 47818static xtensa_arg_internal Iclass_xt_iclass_rsr_sar_args[] = { 47819 { { OPERAND_art }, 'o' } 47820}; 47821 47822static xtensa_arg_internal Iclass_xt_iclass_rsr_sar_stateArgs[] = { 47823 { { STATE_SAR }, 'i' } 47824}; 47825 47826static xtensa_arg_internal Iclass_xt_iclass_wsr_sar_args[] = { 47827 { { OPERAND_art }, 'i' } 47828}; 47829 47830static xtensa_arg_internal Iclass_xt_iclass_wsr_sar_stateArgs[] = { 47831 { { STATE_SAR }, 'o' }, 47832 { { STATE_XTSYNC }, 'o' } 47833}; 47834 47835static xtensa_arg_internal Iclass_xt_iclass_xsr_sar_args[] = { 47836 { { OPERAND_art }, 'm' } 47837}; 47838 47839static xtensa_arg_internal Iclass_xt_iclass_xsr_sar_stateArgs[] = { 47840 { { STATE_SAR }, 'm' } 47841}; 47842 47843static xtensa_arg_internal Iclass_xt_iclass_rsr_litbase_args[] = { 47844 { { OPERAND_art }, 'o' } 47845}; 47846 47847static xtensa_arg_internal Iclass_xt_iclass_rsr_litbase_stateArgs[] = { 47848 { { STATE_LITBADDR }, 'i' }, 47849 { { STATE_LITBEN }, 'i' } 47850}; 47851 47852static xtensa_arg_internal Iclass_xt_iclass_wsr_litbase_args[] = { 47853 { { OPERAND_art }, 'i' } 47854}; 47855 47856static xtensa_arg_internal Iclass_xt_iclass_wsr_litbase_stateArgs[] = { 47857 { { STATE_LITBADDR }, 'o' }, 47858 { { STATE_LITBEN }, 'o' } 47859}; 47860 47861static xtensa_arg_internal Iclass_xt_iclass_xsr_litbase_args[] = { 47862 { { OPERAND_art }, 'm' } 47863}; 47864 47865static xtensa_arg_internal Iclass_xt_iclass_xsr_litbase_stateArgs[] = { 47866 { { STATE_LITBADDR }, 'm' }, 47867 { { STATE_LITBEN }, 'm' } 47868}; 47869 47870static xtensa_arg_internal Iclass_xt_iclass_rsr_176_args[] = { 47871 { { OPERAND_art }, 'o' } 47872}; 47873 47874static xtensa_arg_internal Iclass_xt_iclass_wsr_176_args[] = { 47875 { { OPERAND_art }, 'i' } 47876}; 47877 47878static xtensa_arg_internal Iclass_xt_iclass_rsr_208_args[] = { 47879 { { OPERAND_art }, 'o' } 47880}; 47881 47882static xtensa_arg_internal Iclass_xt_iclass_rsr_ps_args[] = { 47883 { { OPERAND_art }, 'o' } 47884}; 47885 47886static xtensa_arg_internal Iclass_xt_iclass_rsr_ps_stateArgs[] = { 47887 { { STATE_PSWOE }, 'i' }, 47888 { { STATE_PSCALLINC }, 'i' }, 47889 { { STATE_PSOWB }, 'i' }, 47890 { { STATE_PSUM }, 'i' }, 47891 { { STATE_PSEXCM }, 'i' }, 47892 { { STATE_PSINTLEVEL }, 'i' } 47893}; 47894 47895static xtensa_arg_internal Iclass_xt_iclass_wsr_ps_args[] = { 47896 { { OPERAND_art }, 'i' } 47897}; 47898 47899static xtensa_arg_internal Iclass_xt_iclass_wsr_ps_stateArgs[] = { 47900 { { STATE_PSWOE }, 'o' }, 47901 { { STATE_PSCALLINC }, 'o' }, 47902 { { STATE_PSOWB }, 'o' }, 47903 { { STATE_PSUM }, 'o' }, 47904 { { STATE_PSEXCM }, 'o' }, 47905 { { STATE_PSINTLEVEL }, 'o' } 47906}; 47907 47908static xtensa_arg_internal Iclass_xt_iclass_xsr_ps_args[] = { 47909 { { OPERAND_art }, 'm' } 47910}; 47911 47912static xtensa_arg_internal Iclass_xt_iclass_xsr_ps_stateArgs[] = { 47913 { { STATE_PSWOE }, 'm' }, 47914 { { STATE_PSCALLINC }, 'm' }, 47915 { { STATE_PSOWB }, 'm' }, 47916 { { STATE_PSUM }, 'm' }, 47917 { { STATE_PSEXCM }, 'm' }, 47918 { { STATE_PSINTLEVEL }, 'm' } 47919}; 47920 47921static xtensa_arg_internal Iclass_xt_iclass_rsr_epc1_args[] = { 47922 { { OPERAND_art }, 'o' } 47923}; 47924 47925static xtensa_arg_internal Iclass_xt_iclass_rsr_epc1_stateArgs[] = { 47926 { { STATE_EPC1 }, 'i' } 47927}; 47928 47929static xtensa_arg_internal Iclass_xt_iclass_wsr_epc1_args[] = { 47930 { { OPERAND_art }, 'i' } 47931}; 47932 47933static xtensa_arg_internal Iclass_xt_iclass_wsr_epc1_stateArgs[] = { 47934 { { STATE_EPC1 }, 'o' } 47935}; 47936 47937static xtensa_arg_internal Iclass_xt_iclass_xsr_epc1_args[] = { 47938 { { OPERAND_art }, 'm' } 47939}; 47940 47941static xtensa_arg_internal Iclass_xt_iclass_xsr_epc1_stateArgs[] = { 47942 { { STATE_EPC1 }, 'm' } 47943}; 47944 47945static xtensa_arg_internal Iclass_xt_iclass_rsr_excsave1_args[] = { 47946 { { OPERAND_art }, 'o' } 47947}; 47948 47949static xtensa_arg_internal Iclass_xt_iclass_rsr_excsave1_stateArgs[] = { 47950 { { STATE_EXCSAVE1 }, 'i' } 47951}; 47952 47953static xtensa_arg_internal Iclass_xt_iclass_wsr_excsave1_args[] = { 47954 { { OPERAND_art }, 'i' } 47955}; 47956 47957static xtensa_arg_internal Iclass_xt_iclass_wsr_excsave1_stateArgs[] = { 47958 { { STATE_EXCSAVE1 }, 'o' } 47959}; 47960 47961static xtensa_arg_internal Iclass_xt_iclass_xsr_excsave1_args[] = { 47962 { { OPERAND_art }, 'm' } 47963}; 47964 47965static xtensa_arg_internal Iclass_xt_iclass_xsr_excsave1_stateArgs[] = { 47966 { { STATE_EXCSAVE1 }, 'm' } 47967}; 47968 47969static xtensa_arg_internal Iclass_xt_iclass_rsr_epc2_args[] = { 47970 { { OPERAND_art }, 'o' } 47971}; 47972 47973static xtensa_arg_internal Iclass_xt_iclass_rsr_epc2_stateArgs[] = { 47974 { { STATE_EPC2 }, 'i' } 47975}; 47976 47977static xtensa_arg_internal Iclass_xt_iclass_wsr_epc2_args[] = { 47978 { { OPERAND_art }, 'i' } 47979}; 47980 47981static xtensa_arg_internal Iclass_xt_iclass_wsr_epc2_stateArgs[] = { 47982 { { STATE_EPC2 }, 'o' } 47983}; 47984 47985static xtensa_arg_internal Iclass_xt_iclass_xsr_epc2_args[] = { 47986 { { OPERAND_art }, 'm' } 47987}; 47988 47989static xtensa_arg_internal Iclass_xt_iclass_xsr_epc2_stateArgs[] = { 47990 { { STATE_EPC2 }, 'm' } 47991}; 47992 47993static xtensa_arg_internal Iclass_xt_iclass_rsr_excsave2_args[] = { 47994 { { OPERAND_art }, 'o' } 47995}; 47996 47997static xtensa_arg_internal Iclass_xt_iclass_rsr_excsave2_stateArgs[] = { 47998 { { STATE_EXCSAVE2 }, 'i' } 47999}; 48000 48001static xtensa_arg_internal Iclass_xt_iclass_wsr_excsave2_args[] = { 48002 { { OPERAND_art }, 'i' } 48003}; 48004 48005static xtensa_arg_internal Iclass_xt_iclass_wsr_excsave2_stateArgs[] = { 48006 { { STATE_EXCSAVE2 }, 'o' } 48007}; 48008 48009static xtensa_arg_internal Iclass_xt_iclass_xsr_excsave2_args[] = { 48010 { { OPERAND_art }, 'm' } 48011}; 48012 48013static xtensa_arg_internal Iclass_xt_iclass_xsr_excsave2_stateArgs[] = { 48014 { { STATE_EXCSAVE2 }, 'm' } 48015}; 48016 48017static xtensa_arg_internal Iclass_xt_iclass_rsr_epc3_args[] = { 48018 { { OPERAND_art }, 'o' } 48019}; 48020 48021static xtensa_arg_internal Iclass_xt_iclass_rsr_epc3_stateArgs[] = { 48022 { { STATE_EPC3 }, 'i' } 48023}; 48024 48025static xtensa_arg_internal Iclass_xt_iclass_wsr_epc3_args[] = { 48026 { { OPERAND_art }, 'i' } 48027}; 48028 48029static xtensa_arg_internal Iclass_xt_iclass_wsr_epc3_stateArgs[] = { 48030 { { STATE_EPC3 }, 'o' } 48031}; 48032 48033static xtensa_arg_internal Iclass_xt_iclass_xsr_epc3_args[] = { 48034 { { OPERAND_art }, 'm' } 48035}; 48036 48037static xtensa_arg_internal Iclass_xt_iclass_xsr_epc3_stateArgs[] = { 48038 { { STATE_EPC3 }, 'm' } 48039}; 48040 48041static xtensa_arg_internal Iclass_xt_iclass_rsr_excsave3_args[] = { 48042 { { OPERAND_art }, 'o' } 48043}; 48044 48045static xtensa_arg_internal Iclass_xt_iclass_rsr_excsave3_stateArgs[] = { 48046 { { STATE_EXCSAVE3 }, 'i' } 48047}; 48048 48049static xtensa_arg_internal Iclass_xt_iclass_wsr_excsave3_args[] = { 48050 { { OPERAND_art }, 'i' } 48051}; 48052 48053static xtensa_arg_internal Iclass_xt_iclass_wsr_excsave3_stateArgs[] = { 48054 { { STATE_EXCSAVE3 }, 'o' } 48055}; 48056 48057static xtensa_arg_internal Iclass_xt_iclass_xsr_excsave3_args[] = { 48058 { { OPERAND_art }, 'm' } 48059}; 48060 48061static xtensa_arg_internal Iclass_xt_iclass_xsr_excsave3_stateArgs[] = { 48062 { { STATE_EXCSAVE3 }, 'm' } 48063}; 48064 48065static xtensa_arg_internal Iclass_xt_iclass_rsr_epc4_args[] = { 48066 { { OPERAND_art }, 'o' } 48067}; 48068 48069static xtensa_arg_internal Iclass_xt_iclass_rsr_epc4_stateArgs[] = { 48070 { { STATE_EPC4 }, 'i' } 48071}; 48072 48073static xtensa_arg_internal Iclass_xt_iclass_wsr_epc4_args[] = { 48074 { { OPERAND_art }, 'i' } 48075}; 48076 48077static xtensa_arg_internal Iclass_xt_iclass_wsr_epc4_stateArgs[] = { 48078 { { STATE_EPC4 }, 'o' } 48079}; 48080 48081static xtensa_arg_internal Iclass_xt_iclass_xsr_epc4_args[] = { 48082 { { OPERAND_art }, 'm' } 48083}; 48084 48085static xtensa_arg_internal Iclass_xt_iclass_xsr_epc4_stateArgs[] = { 48086 { { STATE_EPC4 }, 'm' } 48087}; 48088 48089static xtensa_arg_internal Iclass_xt_iclass_rsr_excsave4_args[] = { 48090 { { OPERAND_art }, 'o' } 48091}; 48092 48093static xtensa_arg_internal Iclass_xt_iclass_rsr_excsave4_stateArgs[] = { 48094 { { STATE_EXCSAVE4 }, 'i' } 48095}; 48096 48097static xtensa_arg_internal Iclass_xt_iclass_wsr_excsave4_args[] = { 48098 { { OPERAND_art }, 'i' } 48099}; 48100 48101static xtensa_arg_internal Iclass_xt_iclass_wsr_excsave4_stateArgs[] = { 48102 { { STATE_EXCSAVE4 }, 'o' } 48103}; 48104 48105static xtensa_arg_internal Iclass_xt_iclass_xsr_excsave4_args[] = { 48106 { { OPERAND_art }, 'm' } 48107}; 48108 48109static xtensa_arg_internal Iclass_xt_iclass_xsr_excsave4_stateArgs[] = { 48110 { { STATE_EXCSAVE4 }, 'm' } 48111}; 48112 48113static xtensa_arg_internal Iclass_xt_iclass_rsr_epc5_args[] = { 48114 { { OPERAND_art }, 'o' } 48115}; 48116 48117static xtensa_arg_internal Iclass_xt_iclass_rsr_epc5_stateArgs[] = { 48118 { { STATE_EPC5 }, 'i' } 48119}; 48120 48121static xtensa_arg_internal Iclass_xt_iclass_wsr_epc5_args[] = { 48122 { { OPERAND_art }, 'i' } 48123}; 48124 48125static xtensa_arg_internal Iclass_xt_iclass_wsr_epc5_stateArgs[] = { 48126 { { STATE_EPC5 }, 'o' } 48127}; 48128 48129static xtensa_arg_internal Iclass_xt_iclass_xsr_epc5_args[] = { 48130 { { OPERAND_art }, 'm' } 48131}; 48132 48133static xtensa_arg_internal Iclass_xt_iclass_xsr_epc5_stateArgs[] = { 48134 { { STATE_EPC5 }, 'm' } 48135}; 48136 48137static xtensa_arg_internal Iclass_xt_iclass_rsr_excsave5_args[] = { 48138 { { OPERAND_art }, 'o' } 48139}; 48140 48141static xtensa_arg_internal Iclass_xt_iclass_rsr_excsave5_stateArgs[] = { 48142 { { STATE_EXCSAVE5 }, 'i' } 48143}; 48144 48145static xtensa_arg_internal Iclass_xt_iclass_wsr_excsave5_args[] = { 48146 { { OPERAND_art }, 'i' } 48147}; 48148 48149static xtensa_arg_internal Iclass_xt_iclass_wsr_excsave5_stateArgs[] = { 48150 { { STATE_EXCSAVE5 }, 'o' } 48151}; 48152 48153static xtensa_arg_internal Iclass_xt_iclass_xsr_excsave5_args[] = { 48154 { { OPERAND_art }, 'm' } 48155}; 48156 48157static xtensa_arg_internal Iclass_xt_iclass_xsr_excsave5_stateArgs[] = { 48158 { { STATE_EXCSAVE5 }, 'm' } 48159}; 48160 48161static xtensa_arg_internal Iclass_xt_iclass_rsr_epc6_args[] = { 48162 { { OPERAND_art }, 'o' } 48163}; 48164 48165static xtensa_arg_internal Iclass_xt_iclass_rsr_epc6_stateArgs[] = { 48166 { { STATE_EPC6 }, 'i' } 48167}; 48168 48169static xtensa_arg_internal Iclass_xt_iclass_wsr_epc6_args[] = { 48170 { { OPERAND_art }, 'i' } 48171}; 48172 48173static xtensa_arg_internal Iclass_xt_iclass_wsr_epc6_stateArgs[] = { 48174 { { STATE_EPC6 }, 'o' } 48175}; 48176 48177static xtensa_arg_internal Iclass_xt_iclass_xsr_epc6_args[] = { 48178 { { OPERAND_art }, 'm' } 48179}; 48180 48181static xtensa_arg_internal Iclass_xt_iclass_xsr_epc6_stateArgs[] = { 48182 { { STATE_EPC6 }, 'm' } 48183}; 48184 48185static xtensa_arg_internal Iclass_xt_iclass_rsr_excsave6_args[] = { 48186 { { OPERAND_art }, 'o' } 48187}; 48188 48189static xtensa_arg_internal Iclass_xt_iclass_rsr_excsave6_stateArgs[] = { 48190 { { STATE_EXCSAVE6 }, 'i' } 48191}; 48192 48193static xtensa_arg_internal Iclass_xt_iclass_wsr_excsave6_args[] = { 48194 { { OPERAND_art }, 'i' } 48195}; 48196 48197static xtensa_arg_internal Iclass_xt_iclass_wsr_excsave6_stateArgs[] = { 48198 { { STATE_EXCSAVE6 }, 'o' } 48199}; 48200 48201static xtensa_arg_internal Iclass_xt_iclass_xsr_excsave6_args[] = { 48202 { { OPERAND_art }, 'm' } 48203}; 48204 48205static xtensa_arg_internal Iclass_xt_iclass_xsr_excsave6_stateArgs[] = { 48206 { { STATE_EXCSAVE6 }, 'm' } 48207}; 48208 48209static xtensa_arg_internal Iclass_xt_iclass_rsr_eps2_args[] = { 48210 { { OPERAND_art }, 'o' } 48211}; 48212 48213static xtensa_arg_internal Iclass_xt_iclass_rsr_eps2_stateArgs[] = { 48214 { { STATE_EPS2 }, 'i' } 48215}; 48216 48217static xtensa_arg_internal Iclass_xt_iclass_wsr_eps2_args[] = { 48218 { { OPERAND_art }, 'i' } 48219}; 48220 48221static xtensa_arg_internal Iclass_xt_iclass_wsr_eps2_stateArgs[] = { 48222 { { STATE_EPS2 }, 'o' } 48223}; 48224 48225static xtensa_arg_internal Iclass_xt_iclass_xsr_eps2_args[] = { 48226 { { OPERAND_art }, 'm' } 48227}; 48228 48229static xtensa_arg_internal Iclass_xt_iclass_xsr_eps2_stateArgs[] = { 48230 { { STATE_EPS2 }, 'm' } 48231}; 48232 48233static xtensa_arg_internal Iclass_xt_iclass_rsr_eps3_args[] = { 48234 { { OPERAND_art }, 'o' } 48235}; 48236 48237static xtensa_arg_internal Iclass_xt_iclass_rsr_eps3_stateArgs[] = { 48238 { { STATE_EPS3 }, 'i' } 48239}; 48240 48241static xtensa_arg_internal Iclass_xt_iclass_wsr_eps3_args[] = { 48242 { { OPERAND_art }, 'i' } 48243}; 48244 48245static xtensa_arg_internal Iclass_xt_iclass_wsr_eps3_stateArgs[] = { 48246 { { STATE_EPS3 }, 'o' } 48247}; 48248 48249static xtensa_arg_internal Iclass_xt_iclass_xsr_eps3_args[] = { 48250 { { OPERAND_art }, 'm' } 48251}; 48252 48253static xtensa_arg_internal Iclass_xt_iclass_xsr_eps3_stateArgs[] = { 48254 { { STATE_EPS3 }, 'm' } 48255}; 48256 48257static xtensa_arg_internal Iclass_xt_iclass_rsr_eps4_args[] = { 48258 { { OPERAND_art }, 'o' } 48259}; 48260 48261static xtensa_arg_internal Iclass_xt_iclass_rsr_eps4_stateArgs[] = { 48262 { { STATE_EPS4 }, 'i' } 48263}; 48264 48265static xtensa_arg_internal Iclass_xt_iclass_wsr_eps4_args[] = { 48266 { { OPERAND_art }, 'i' } 48267}; 48268 48269static xtensa_arg_internal Iclass_xt_iclass_wsr_eps4_stateArgs[] = { 48270 { { STATE_EPS4 }, 'o' } 48271}; 48272 48273static xtensa_arg_internal Iclass_xt_iclass_xsr_eps4_args[] = { 48274 { { OPERAND_art }, 'm' } 48275}; 48276 48277static xtensa_arg_internal Iclass_xt_iclass_xsr_eps4_stateArgs[] = { 48278 { { STATE_EPS4 }, 'm' } 48279}; 48280 48281static xtensa_arg_internal Iclass_xt_iclass_rsr_eps5_args[] = { 48282 { { OPERAND_art }, 'o' } 48283}; 48284 48285static xtensa_arg_internal Iclass_xt_iclass_rsr_eps5_stateArgs[] = { 48286 { { STATE_EPS5 }, 'i' } 48287}; 48288 48289static xtensa_arg_internal Iclass_xt_iclass_wsr_eps5_args[] = { 48290 { { OPERAND_art }, 'i' } 48291}; 48292 48293static xtensa_arg_internal Iclass_xt_iclass_wsr_eps5_stateArgs[] = { 48294 { { STATE_EPS5 }, 'o' } 48295}; 48296 48297static xtensa_arg_internal Iclass_xt_iclass_xsr_eps5_args[] = { 48298 { { OPERAND_art }, 'm' } 48299}; 48300 48301static xtensa_arg_internal Iclass_xt_iclass_xsr_eps5_stateArgs[] = { 48302 { { STATE_EPS5 }, 'm' } 48303}; 48304 48305static xtensa_arg_internal Iclass_xt_iclass_rsr_eps6_args[] = { 48306 { { OPERAND_art }, 'o' } 48307}; 48308 48309static xtensa_arg_internal Iclass_xt_iclass_rsr_eps6_stateArgs[] = { 48310 { { STATE_EPS6 }, 'i' } 48311}; 48312 48313static xtensa_arg_internal Iclass_xt_iclass_wsr_eps6_args[] = { 48314 { { OPERAND_art }, 'i' } 48315}; 48316 48317static xtensa_arg_internal Iclass_xt_iclass_wsr_eps6_stateArgs[] = { 48318 { { STATE_EPS6 }, 'o' } 48319}; 48320 48321static xtensa_arg_internal Iclass_xt_iclass_xsr_eps6_args[] = { 48322 { { OPERAND_art }, 'm' } 48323}; 48324 48325static xtensa_arg_internal Iclass_xt_iclass_xsr_eps6_stateArgs[] = { 48326 { { STATE_EPS6 }, 'm' } 48327}; 48328 48329static xtensa_arg_internal Iclass_xt_iclass_rsr_excvaddr_args[] = { 48330 { { OPERAND_art }, 'o' } 48331}; 48332 48333static xtensa_arg_internal Iclass_xt_iclass_rsr_excvaddr_stateArgs[] = { 48334 { { STATE_EXCVADDR }, 'i' } 48335}; 48336 48337static xtensa_arg_internal Iclass_xt_iclass_wsr_excvaddr_args[] = { 48338 { { OPERAND_art }, 'i' } 48339}; 48340 48341static xtensa_arg_internal Iclass_xt_iclass_wsr_excvaddr_stateArgs[] = { 48342 { { STATE_EXCVADDR }, 'o' } 48343}; 48344 48345static xtensa_arg_internal Iclass_xt_iclass_xsr_excvaddr_args[] = { 48346 { { OPERAND_art }, 'm' } 48347}; 48348 48349static xtensa_arg_internal Iclass_xt_iclass_xsr_excvaddr_stateArgs[] = { 48350 { { STATE_EXCVADDR }, 'm' } 48351}; 48352 48353static xtensa_arg_internal Iclass_xt_iclass_rsr_depc_args[] = { 48354 { { OPERAND_art }, 'o' } 48355}; 48356 48357static xtensa_arg_internal Iclass_xt_iclass_rsr_depc_stateArgs[] = { 48358 { { STATE_DEPC }, 'i' } 48359}; 48360 48361static xtensa_arg_internal Iclass_xt_iclass_wsr_depc_args[] = { 48362 { { OPERAND_art }, 'i' } 48363}; 48364 48365static xtensa_arg_internal Iclass_xt_iclass_wsr_depc_stateArgs[] = { 48366 { { STATE_DEPC }, 'o' } 48367}; 48368 48369static xtensa_arg_internal Iclass_xt_iclass_xsr_depc_args[] = { 48370 { { OPERAND_art }, 'm' } 48371}; 48372 48373static xtensa_arg_internal Iclass_xt_iclass_xsr_depc_stateArgs[] = { 48374 { { STATE_DEPC }, 'm' } 48375}; 48376 48377static xtensa_arg_internal Iclass_xt_iclass_rsr_exccause_args[] = { 48378 { { OPERAND_art }, 'o' } 48379}; 48380 48381static xtensa_arg_internal Iclass_xt_iclass_rsr_exccause_stateArgs[] = { 48382 { { STATE_EXCCAUSE }, 'i' }, 48383 { { STATE_XTSYNC }, 'i' } 48384}; 48385 48386static xtensa_arg_internal Iclass_xt_iclass_wsr_exccause_args[] = { 48387 { { OPERAND_art }, 'i' } 48388}; 48389 48390static xtensa_arg_internal Iclass_xt_iclass_wsr_exccause_stateArgs[] = { 48391 { { STATE_EXCCAUSE }, 'o' } 48392}; 48393 48394static xtensa_arg_internal Iclass_xt_iclass_xsr_exccause_args[] = { 48395 { { OPERAND_art }, 'm' } 48396}; 48397 48398static xtensa_arg_internal Iclass_xt_iclass_xsr_exccause_stateArgs[] = { 48399 { { STATE_EXCCAUSE }, 'm' } 48400}; 48401 48402static xtensa_arg_internal Iclass_xt_iclass_rsr_prid_args[] = { 48403 { { OPERAND_art }, 'o' } 48404}; 48405 48406static xtensa_arg_internal Iclass_xt_iclass_rsr_vecbase_args[] = { 48407 { { OPERAND_art }, 'o' } 48408}; 48409 48410static xtensa_arg_internal Iclass_xt_iclass_rsr_vecbase_stateArgs[] = { 48411 { { STATE_VECBASE }, 'i' } 48412}; 48413 48414static xtensa_arg_internal Iclass_xt_iclass_wsr_vecbase_args[] = { 48415 { { OPERAND_art }, 'i' } 48416}; 48417 48418static xtensa_arg_internal Iclass_xt_iclass_wsr_vecbase_stateArgs[] = { 48419 { { STATE_VECBASE }, 'o' } 48420}; 48421 48422static xtensa_arg_internal Iclass_xt_iclass_xsr_vecbase_args[] = { 48423 { { OPERAND_art }, 'm' } 48424}; 48425 48426static xtensa_arg_internal Iclass_xt_iclass_xsr_vecbase_stateArgs[] = { 48427 { { STATE_VECBASE }, 'm' } 48428}; 48429 48430static xtensa_arg_internal Iclass_xt_mul16_args[] = { 48431 { { OPERAND_arr }, 'o' }, 48432 { { OPERAND_ars }, 'i' }, 48433 { { OPERAND_art }, 'i' } 48434}; 48435 48436static xtensa_arg_internal Iclass_xt_iclass_rfi_args[] = { 48437 { { OPERAND_s }, 'i' } 48438}; 48439 48440static xtensa_arg_internal Iclass_xt_iclass_rfi_stateArgs[] = { 48441 { { STATE_PSWOE }, 'o' }, 48442 { { STATE_PSCALLINC }, 'o' }, 48443 { { STATE_PSOWB }, 'o' }, 48444 { { STATE_PSUM }, 'o' }, 48445 { { STATE_PSEXCM }, 'o' }, 48446 { { STATE_PSINTLEVEL }, 'o' }, 48447 { { STATE_EPC1 }, 'i' }, 48448 { { STATE_EPC2 }, 'i' }, 48449 { { STATE_EPC3 }, 'i' }, 48450 { { STATE_EPC4 }, 'i' }, 48451 { { STATE_EPC5 }, 'i' }, 48452 { { STATE_EPC6 }, 'i' }, 48453 { { STATE_EPS2 }, 'i' }, 48454 { { STATE_EPS3 }, 'i' }, 48455 { { STATE_EPS4 }, 'i' }, 48456 { { STATE_EPS5 }, 'i' }, 48457 { { STATE_EPS6 }, 'i' }, 48458 { { STATE_InOCDMode }, 'm' } 48459}; 48460 48461static xtensa_arg_internal Iclass_xt_iclass_wait_args[] = { 48462 { { OPERAND_s }, 'i' } 48463}; 48464 48465static xtensa_arg_internal Iclass_xt_iclass_wait_stateArgs[] = { 48466 { { STATE_PSINTLEVEL }, 'o' } 48467}; 48468 48469static xtensa_arg_internal Iclass_xt_iclass_rsr_interrupt_args[] = { 48470 { { OPERAND_art }, 'o' } 48471}; 48472 48473static xtensa_arg_internal Iclass_xt_iclass_rsr_interrupt_stateArgs[] = { 48474 { { STATE_INTERRUPT }, 'i' } 48475}; 48476 48477static xtensa_arg_internal Iclass_xt_iclass_wsr_intset_args[] = { 48478 { { OPERAND_art }, 'i' } 48479}; 48480 48481static xtensa_arg_internal Iclass_xt_iclass_wsr_intset_stateArgs[] = { 48482 { { STATE_XTSYNC }, 'o' }, 48483 { { STATE_INTERRUPT }, 'm' } 48484}; 48485 48486static xtensa_arg_internal Iclass_xt_iclass_wsr_intclear_args[] = { 48487 { { OPERAND_art }, 'i' } 48488}; 48489 48490static xtensa_arg_internal Iclass_xt_iclass_wsr_intclear_stateArgs[] = { 48491 { { STATE_XTSYNC }, 'o' }, 48492 { { STATE_INTERRUPT }, 'm' } 48493}; 48494 48495static xtensa_arg_internal Iclass_xt_iclass_rsr_intenable_args[] = { 48496 { { OPERAND_art }, 'o' } 48497}; 48498 48499static xtensa_arg_internal Iclass_xt_iclass_rsr_intenable_stateArgs[] = { 48500 { { STATE_INTENABLE }, 'i' } 48501}; 48502 48503static xtensa_arg_internal Iclass_xt_iclass_wsr_intenable_args[] = { 48504 { { OPERAND_art }, 'i' } 48505}; 48506 48507static xtensa_arg_internal Iclass_xt_iclass_wsr_intenable_stateArgs[] = { 48508 { { STATE_INTENABLE }, 'o' } 48509}; 48510 48511static xtensa_arg_internal Iclass_xt_iclass_xsr_intenable_args[] = { 48512 { { OPERAND_art }, 'm' } 48513}; 48514 48515static xtensa_arg_internal Iclass_xt_iclass_xsr_intenable_stateArgs[] = { 48516 { { STATE_INTENABLE }, 'm' } 48517}; 48518 48519static xtensa_arg_internal Iclass_xt_iclass_break_args[] = { 48520 { { OPERAND_imms }, 'i' }, 48521 { { OPERAND_immt }, 'i' } 48522}; 48523 48524static xtensa_arg_internal Iclass_xt_iclass_break_stateArgs[] = { 48525 { { STATE_PSEXCM }, 'i' }, 48526 { { STATE_PSINTLEVEL }, 'i' } 48527}; 48528 48529static xtensa_arg_internal Iclass_xt_iclass_break_n_args[] = { 48530 { { OPERAND_imms }, 'i' } 48531}; 48532 48533static xtensa_arg_internal Iclass_xt_iclass_break_n_stateArgs[] = { 48534 { { STATE_PSEXCM }, 'i' }, 48535 { { STATE_PSINTLEVEL }, 'i' } 48536}; 48537 48538static xtensa_arg_internal Iclass_xt_iclass_rsr_dbreaka0_args[] = { 48539 { { OPERAND_art }, 'o' } 48540}; 48541 48542static xtensa_arg_internal Iclass_xt_iclass_rsr_dbreaka0_stateArgs[] = { 48543 { { STATE_DBREAKA0 }, 'i' } 48544}; 48545 48546static xtensa_arg_internal Iclass_xt_iclass_wsr_dbreaka0_args[] = { 48547 { { OPERAND_art }, 'i' } 48548}; 48549 48550static xtensa_arg_internal Iclass_xt_iclass_wsr_dbreaka0_stateArgs[] = { 48551 { { STATE_DBREAKA0 }, 'o' }, 48552 { { STATE_XTSYNC }, 'o' } 48553}; 48554 48555static xtensa_arg_internal Iclass_xt_iclass_xsr_dbreaka0_args[] = { 48556 { { OPERAND_art }, 'm' } 48557}; 48558 48559static xtensa_arg_internal Iclass_xt_iclass_xsr_dbreaka0_stateArgs[] = { 48560 { { STATE_DBREAKA0 }, 'm' }, 48561 { { STATE_XTSYNC }, 'o' } 48562}; 48563 48564static xtensa_arg_internal Iclass_xt_iclass_rsr_dbreakc0_args[] = { 48565 { { OPERAND_art }, 'o' } 48566}; 48567 48568static xtensa_arg_internal Iclass_xt_iclass_rsr_dbreakc0_stateArgs[] = { 48569 { { STATE_DBREAKC0 }, 'i' } 48570}; 48571 48572static xtensa_arg_internal Iclass_xt_iclass_wsr_dbreakc0_args[] = { 48573 { { OPERAND_art }, 'i' } 48574}; 48575 48576static xtensa_arg_internal Iclass_xt_iclass_wsr_dbreakc0_stateArgs[] = { 48577 { { STATE_DBREAKC0 }, 'o' }, 48578 { { STATE_XTSYNC }, 'o' } 48579}; 48580 48581static xtensa_arg_internal Iclass_xt_iclass_xsr_dbreakc0_args[] = { 48582 { { OPERAND_art }, 'm' } 48583}; 48584 48585static xtensa_arg_internal Iclass_xt_iclass_xsr_dbreakc0_stateArgs[] = { 48586 { { STATE_DBREAKC0 }, 'm' }, 48587 { { STATE_XTSYNC }, 'o' } 48588}; 48589 48590static xtensa_arg_internal Iclass_xt_iclass_rsr_dbreaka1_args[] = { 48591 { { OPERAND_art }, 'o' } 48592}; 48593 48594static xtensa_arg_internal Iclass_xt_iclass_rsr_dbreaka1_stateArgs[] = { 48595 { { STATE_DBREAKA1 }, 'i' } 48596}; 48597 48598static xtensa_arg_internal Iclass_xt_iclass_wsr_dbreaka1_args[] = { 48599 { { OPERAND_art }, 'i' } 48600}; 48601 48602static xtensa_arg_internal Iclass_xt_iclass_wsr_dbreaka1_stateArgs[] = { 48603 { { STATE_DBREAKA1 }, 'o' }, 48604 { { STATE_XTSYNC }, 'o' } 48605}; 48606 48607static xtensa_arg_internal Iclass_xt_iclass_xsr_dbreaka1_args[] = { 48608 { { OPERAND_art }, 'm' } 48609}; 48610 48611static xtensa_arg_internal Iclass_xt_iclass_xsr_dbreaka1_stateArgs[] = { 48612 { { STATE_DBREAKA1 }, 'm' }, 48613 { { STATE_XTSYNC }, 'o' } 48614}; 48615 48616static xtensa_arg_internal Iclass_xt_iclass_rsr_dbreakc1_args[] = { 48617 { { OPERAND_art }, 'o' } 48618}; 48619 48620static xtensa_arg_internal Iclass_xt_iclass_rsr_dbreakc1_stateArgs[] = { 48621 { { STATE_DBREAKC1 }, 'i' } 48622}; 48623 48624static xtensa_arg_internal Iclass_xt_iclass_wsr_dbreakc1_args[] = { 48625 { { OPERAND_art }, 'i' } 48626}; 48627 48628static xtensa_arg_internal Iclass_xt_iclass_wsr_dbreakc1_stateArgs[] = { 48629 { { STATE_DBREAKC1 }, 'o' }, 48630 { { STATE_XTSYNC }, 'o' } 48631}; 48632 48633static xtensa_arg_internal Iclass_xt_iclass_xsr_dbreakc1_args[] = { 48634 { { OPERAND_art }, 'm' } 48635}; 48636 48637static xtensa_arg_internal Iclass_xt_iclass_xsr_dbreakc1_stateArgs[] = { 48638 { { STATE_DBREAKC1 }, 'm' }, 48639 { { STATE_XTSYNC }, 'o' } 48640}; 48641 48642static xtensa_arg_internal Iclass_xt_iclass_rsr_ibreaka0_args[] = { 48643 { { OPERAND_art }, 'o' } 48644}; 48645 48646static xtensa_arg_internal Iclass_xt_iclass_rsr_ibreaka0_stateArgs[] = { 48647 { { STATE_IBREAKA0 }, 'i' } 48648}; 48649 48650static xtensa_arg_internal Iclass_xt_iclass_wsr_ibreaka0_args[] = { 48651 { { OPERAND_art }, 'i' } 48652}; 48653 48654static xtensa_arg_internal Iclass_xt_iclass_wsr_ibreaka0_stateArgs[] = { 48655 { { STATE_IBREAKA0 }, 'o' } 48656}; 48657 48658static xtensa_arg_internal Iclass_xt_iclass_xsr_ibreaka0_args[] = { 48659 { { OPERAND_art }, 'm' } 48660}; 48661 48662static xtensa_arg_internal Iclass_xt_iclass_xsr_ibreaka0_stateArgs[] = { 48663 { { STATE_IBREAKA0 }, 'm' } 48664}; 48665 48666static xtensa_arg_internal Iclass_xt_iclass_rsr_ibreaka1_args[] = { 48667 { { OPERAND_art }, 'o' } 48668}; 48669 48670static xtensa_arg_internal Iclass_xt_iclass_rsr_ibreaka1_stateArgs[] = { 48671 { { STATE_IBREAKA1 }, 'i' } 48672}; 48673 48674static xtensa_arg_internal Iclass_xt_iclass_wsr_ibreaka1_args[] = { 48675 { { OPERAND_art }, 'i' } 48676}; 48677 48678static xtensa_arg_internal Iclass_xt_iclass_wsr_ibreaka1_stateArgs[] = { 48679 { { STATE_IBREAKA1 }, 'o' } 48680}; 48681 48682static xtensa_arg_internal Iclass_xt_iclass_xsr_ibreaka1_args[] = { 48683 { { OPERAND_art }, 'm' } 48684}; 48685 48686static xtensa_arg_internal Iclass_xt_iclass_xsr_ibreaka1_stateArgs[] = { 48687 { { STATE_IBREAKA1 }, 'm' } 48688}; 48689 48690static xtensa_arg_internal Iclass_xt_iclass_rsr_ibreakenable_args[] = { 48691 { { OPERAND_art }, 'o' } 48692}; 48693 48694static xtensa_arg_internal Iclass_xt_iclass_rsr_ibreakenable_stateArgs[] = { 48695 { { STATE_IBREAKENABLE }, 'i' } 48696}; 48697 48698static xtensa_arg_internal Iclass_xt_iclass_wsr_ibreakenable_args[] = { 48699 { { OPERAND_art }, 'i' } 48700}; 48701 48702static xtensa_arg_internal Iclass_xt_iclass_wsr_ibreakenable_stateArgs[] = { 48703 { { STATE_IBREAKENABLE }, 'o' } 48704}; 48705 48706static xtensa_arg_internal Iclass_xt_iclass_xsr_ibreakenable_args[] = { 48707 { { OPERAND_art }, 'm' } 48708}; 48709 48710static xtensa_arg_internal Iclass_xt_iclass_xsr_ibreakenable_stateArgs[] = { 48711 { { STATE_IBREAKENABLE }, 'm' } 48712}; 48713 48714static xtensa_arg_internal Iclass_xt_iclass_rsr_debugcause_args[] = { 48715 { { OPERAND_art }, 'o' } 48716}; 48717 48718static xtensa_arg_internal Iclass_xt_iclass_rsr_debugcause_stateArgs[] = { 48719 { { STATE_DEBUGCAUSE }, 'i' }, 48720 { { STATE_DBNUM }, 'i' } 48721}; 48722 48723static xtensa_arg_internal Iclass_xt_iclass_wsr_debugcause_args[] = { 48724 { { OPERAND_art }, 'i' } 48725}; 48726 48727static xtensa_arg_internal Iclass_xt_iclass_wsr_debugcause_stateArgs[] = { 48728 { { STATE_DEBUGCAUSE }, 'o' }, 48729 { { STATE_DBNUM }, 'o' } 48730}; 48731 48732static xtensa_arg_internal Iclass_xt_iclass_xsr_debugcause_args[] = { 48733 { { OPERAND_art }, 'm' } 48734}; 48735 48736static xtensa_arg_internal Iclass_xt_iclass_xsr_debugcause_stateArgs[] = { 48737 { { STATE_DEBUGCAUSE }, 'm' }, 48738 { { STATE_DBNUM }, 'm' } 48739}; 48740 48741static xtensa_arg_internal Iclass_xt_iclass_rsr_icount_args[] = { 48742 { { OPERAND_art }, 'o' } 48743}; 48744 48745static xtensa_arg_internal Iclass_xt_iclass_rsr_icount_stateArgs[] = { 48746 { { STATE_ICOUNT }, 'i' } 48747}; 48748 48749static xtensa_arg_internal Iclass_xt_iclass_wsr_icount_args[] = { 48750 { { OPERAND_art }, 'i' } 48751}; 48752 48753static xtensa_arg_internal Iclass_xt_iclass_wsr_icount_stateArgs[] = { 48754 { { STATE_XTSYNC }, 'o' }, 48755 { { STATE_ICOUNT }, 'o' } 48756}; 48757 48758static xtensa_arg_internal Iclass_xt_iclass_xsr_icount_args[] = { 48759 { { OPERAND_art }, 'm' } 48760}; 48761 48762static xtensa_arg_internal Iclass_xt_iclass_xsr_icount_stateArgs[] = { 48763 { { STATE_XTSYNC }, 'o' }, 48764 { { STATE_ICOUNT }, 'm' } 48765}; 48766 48767static xtensa_arg_internal Iclass_xt_iclass_rsr_icountlevel_args[] = { 48768 { { OPERAND_art }, 'o' } 48769}; 48770 48771static xtensa_arg_internal Iclass_xt_iclass_rsr_icountlevel_stateArgs[] = { 48772 { { STATE_ICOUNTLEVEL }, 'i' } 48773}; 48774 48775static xtensa_arg_internal Iclass_xt_iclass_wsr_icountlevel_args[] = { 48776 { { OPERAND_art }, 'i' } 48777}; 48778 48779static xtensa_arg_internal Iclass_xt_iclass_wsr_icountlevel_stateArgs[] = { 48780 { { STATE_ICOUNTLEVEL }, 'o' } 48781}; 48782 48783static xtensa_arg_internal Iclass_xt_iclass_xsr_icountlevel_args[] = { 48784 { { OPERAND_art }, 'm' } 48785}; 48786 48787static xtensa_arg_internal Iclass_xt_iclass_xsr_icountlevel_stateArgs[] = { 48788 { { STATE_ICOUNTLEVEL }, 'm' } 48789}; 48790 48791static xtensa_arg_internal Iclass_xt_iclass_rsr_ddr_args[] = { 48792 { { OPERAND_art }, 'o' } 48793}; 48794 48795static xtensa_arg_internal Iclass_xt_iclass_rsr_ddr_stateArgs[] = { 48796 { { STATE_DDR }, 'i' } 48797}; 48798 48799static xtensa_arg_internal Iclass_xt_iclass_wsr_ddr_args[] = { 48800 { { OPERAND_art }, 'i' } 48801}; 48802 48803static xtensa_arg_internal Iclass_xt_iclass_wsr_ddr_stateArgs[] = { 48804 { { STATE_XTSYNC }, 'o' }, 48805 { { STATE_DDR }, 'o' } 48806}; 48807 48808static xtensa_arg_internal Iclass_xt_iclass_xsr_ddr_args[] = { 48809 { { OPERAND_art }, 'm' } 48810}; 48811 48812static xtensa_arg_internal Iclass_xt_iclass_xsr_ddr_stateArgs[] = { 48813 { { STATE_XTSYNC }, 'o' }, 48814 { { STATE_DDR }, 'm' } 48815}; 48816 48817static xtensa_arg_internal Iclass_xt_iclass_rfdo_args[] = { 48818 { { OPERAND_imms }, 'i' } 48819}; 48820 48821static xtensa_arg_internal Iclass_xt_iclass_rfdo_stateArgs[] = { 48822 { { STATE_InOCDMode }, 'm' }, 48823 { { STATE_EPC6 }, 'i' }, 48824 { { STATE_PSWOE }, 'o' }, 48825 { { STATE_PSCALLINC }, 'o' }, 48826 { { STATE_PSOWB }, 'o' }, 48827 { { STATE_PSUM }, 'o' }, 48828 { { STATE_PSEXCM }, 'o' }, 48829 { { STATE_PSINTLEVEL }, 'o' }, 48830 { { STATE_EPS6 }, 'i' } 48831}; 48832 48833static xtensa_arg_internal Iclass_xt_iclass_rfdd_stateArgs[] = { 48834 { { STATE_InOCDMode }, 'm' } 48835}; 48836 48837static xtensa_arg_internal Iclass_xt_iclass_wsr_mmid_args[] = { 48838 { { OPERAND_art }, 'i' } 48839}; 48840 48841static xtensa_arg_internal Iclass_xt_iclass_wsr_mmid_stateArgs[] = { 48842 { { STATE_XTSYNC }, 'o' } 48843}; 48844 48845static xtensa_arg_internal Iclass_xt_iclass_bbool1_args[] = { 48846 { { OPERAND_br }, 'o' }, 48847 { { OPERAND_bs }, 'i' }, 48848 { { OPERAND_bt }, 'i' } 48849}; 48850 48851static xtensa_arg_internal Iclass_xt_iclass_bbool4_args[] = { 48852 { { OPERAND_bt }, 'o' }, 48853 { { OPERAND_bs4 }, 'i' } 48854}; 48855 48856static xtensa_arg_internal Iclass_xt_iclass_bbool8_args[] = { 48857 { { OPERAND_bt }, 'o' }, 48858 { { OPERAND_bs8 }, 'i' } 48859}; 48860 48861static xtensa_arg_internal Iclass_xt_iclass_bbranch_args[] = { 48862 { { OPERAND_bs }, 'i' }, 48863 { { OPERAND_label8 }, 'i' } 48864}; 48865 48866static xtensa_arg_internal Iclass_xt_iclass_bmove_args[] = { 48867 { { OPERAND_arr }, 'm' }, 48868 { { OPERAND_ars }, 'i' }, 48869 { { OPERAND_bt }, 'i' } 48870}; 48871 48872static xtensa_arg_internal Iclass_xt_iclass_RSR_BR_args[] = { 48873 { { OPERAND_art }, 'o' }, 48874 { { OPERAND_brall }, 'i' } 48875}; 48876 48877static xtensa_arg_internal Iclass_xt_iclass_WSR_BR_args[] = { 48878 { { OPERAND_art }, 'i' }, 48879 { { OPERAND_brall }, 'o' } 48880}; 48881 48882static xtensa_arg_internal Iclass_xt_iclass_XSR_BR_args[] = { 48883 { { OPERAND_art }, 'm' }, 48884 { { OPERAND_brall }, 'm' } 48885}; 48886 48887static xtensa_arg_internal Iclass_xt_iclass_rsr_ccount_args[] = { 48888 { { OPERAND_art }, 'o' } 48889}; 48890 48891static xtensa_arg_internal Iclass_xt_iclass_rsr_ccount_stateArgs[] = { 48892 { { STATE_CCOUNT }, 'i' } 48893}; 48894 48895static xtensa_arg_internal Iclass_xt_iclass_wsr_ccount_args[] = { 48896 { { OPERAND_art }, 'i' } 48897}; 48898 48899static xtensa_arg_internal Iclass_xt_iclass_wsr_ccount_stateArgs[] = { 48900 { { STATE_XTSYNC }, 'o' }, 48901 { { STATE_CCOUNT }, 'o' } 48902}; 48903 48904static xtensa_arg_internal Iclass_xt_iclass_xsr_ccount_args[] = { 48905 { { OPERAND_art }, 'm' } 48906}; 48907 48908static xtensa_arg_internal Iclass_xt_iclass_xsr_ccount_stateArgs[] = { 48909 { { STATE_XTSYNC }, 'o' }, 48910 { { STATE_CCOUNT }, 'm' } 48911}; 48912 48913static xtensa_arg_internal Iclass_xt_iclass_rsr_ccompare0_args[] = { 48914 { { OPERAND_art }, 'o' } 48915}; 48916 48917static xtensa_arg_internal Iclass_xt_iclass_rsr_ccompare0_stateArgs[] = { 48918 { { STATE_CCOMPARE0 }, 'i' } 48919}; 48920 48921static xtensa_arg_internal Iclass_xt_iclass_wsr_ccompare0_args[] = { 48922 { { OPERAND_art }, 'i' } 48923}; 48924 48925static xtensa_arg_internal Iclass_xt_iclass_wsr_ccompare0_stateArgs[] = { 48926 { { STATE_CCOMPARE0 }, 'o' }, 48927 { { STATE_INTERRUPT }, 'm' } 48928}; 48929 48930static xtensa_arg_internal Iclass_xt_iclass_xsr_ccompare0_args[] = { 48931 { { OPERAND_art }, 'm' } 48932}; 48933 48934static xtensa_arg_internal Iclass_xt_iclass_xsr_ccompare0_stateArgs[] = { 48935 { { STATE_CCOMPARE0 }, 'm' }, 48936 { { STATE_INTERRUPT }, 'm' } 48937}; 48938 48939static xtensa_arg_internal Iclass_xt_iclass_rsr_ccompare1_args[] = { 48940 { { OPERAND_art }, 'o' } 48941}; 48942 48943static xtensa_arg_internal Iclass_xt_iclass_rsr_ccompare1_stateArgs[] = { 48944 { { STATE_CCOMPARE1 }, 'i' } 48945}; 48946 48947static xtensa_arg_internal Iclass_xt_iclass_wsr_ccompare1_args[] = { 48948 { { OPERAND_art }, 'i' } 48949}; 48950 48951static xtensa_arg_internal Iclass_xt_iclass_wsr_ccompare1_stateArgs[] = { 48952 { { STATE_CCOMPARE1 }, 'o' }, 48953 { { STATE_INTERRUPT }, 'm' } 48954}; 48955 48956static xtensa_arg_internal Iclass_xt_iclass_xsr_ccompare1_args[] = { 48957 { { OPERAND_art }, 'm' } 48958}; 48959 48960static xtensa_arg_internal Iclass_xt_iclass_xsr_ccompare1_stateArgs[] = { 48961 { { STATE_CCOMPARE1 }, 'm' }, 48962 { { STATE_INTERRUPT }, 'm' } 48963}; 48964 48965static xtensa_arg_internal Iclass_xt_iclass_icache_args[] = { 48966 { { OPERAND_ars }, 'i' }, 48967 { { OPERAND_uimm8x4 }, 'i' } 48968}; 48969 48970static xtensa_arg_internal Iclass_xt_iclass_icache_lock_args[] = { 48971 { { OPERAND_ars }, 'i' }, 48972 { { OPERAND_uimm4x16 }, 'i' } 48973}; 48974 48975static xtensa_arg_internal Iclass_xt_iclass_icache_inv_args[] = { 48976 { { OPERAND_ars }, 'i' }, 48977 { { OPERAND_uimm8x4 }, 'i' } 48978}; 48979 48980static xtensa_arg_internal Iclass_xt_iclass_licx_args[] = { 48981 { { OPERAND_art }, 'o' }, 48982 { { OPERAND_ars }, 'i' } 48983}; 48984 48985static xtensa_arg_internal Iclass_xt_iclass_sicx_args[] = { 48986 { { OPERAND_art }, 'i' }, 48987 { { OPERAND_ars }, 'i' } 48988}; 48989 48990static xtensa_arg_internal Iclass_xt_iclass_dcache_args[] = { 48991 { { OPERAND_ars }, 'i' }, 48992 { { OPERAND_uimm8x4 }, 'i' } 48993}; 48994 48995static xtensa_arg_internal Iclass_xt_iclass_dcache_ind_args[] = { 48996 { { OPERAND_ars }, 'i' }, 48997 { { OPERAND_uimm4x16 }, 'i' } 48998}; 48999 49000static xtensa_arg_internal Iclass_xt_iclass_dcache_inv_args[] = { 49001 { { OPERAND_ars }, 'i' }, 49002 { { OPERAND_uimm8x4 }, 'i' } 49003}; 49004 49005static xtensa_arg_internal Iclass_xt_iclass_dpf_args[] = { 49006 { { OPERAND_ars }, 'i' }, 49007 { { OPERAND_uimm8x4 }, 'i' } 49008}; 49009 49010static xtensa_arg_internal Iclass_xt_iclass_dcache_lock_args[] = { 49011 { { OPERAND_ars }, 'i' }, 49012 { { OPERAND_uimm4x16 }, 'i' } 49013}; 49014 49015static xtensa_arg_internal Iclass_xt_iclass_sdct_args[] = { 49016 { { OPERAND_art }, 'i' }, 49017 { { OPERAND_ars }, 'i' } 49018}; 49019 49020static xtensa_arg_internal Iclass_xt_iclass_ldct_args[] = { 49021 { { OPERAND_art }, 'o' }, 49022 { { OPERAND_ars }, 'i' } 49023}; 49024 49025static xtensa_arg_internal Iclass_xt_iclass_idtlb_args[] = { 49026 { { OPERAND_ars }, 'i' } 49027}; 49028 49029static xtensa_arg_internal Iclass_xt_iclass_idtlb_stateArgs[] = { 49030 { { STATE_XTSYNC }, 'o' } 49031}; 49032 49033static xtensa_arg_internal Iclass_xt_iclass_rdtlb_args[] = { 49034 { { OPERAND_art }, 'o' }, 49035 { { OPERAND_ars }, 'i' } 49036}; 49037 49038static xtensa_arg_internal Iclass_xt_iclass_wdtlb_args[] = { 49039 { { OPERAND_art }, 'i' }, 49040 { { OPERAND_ars }, 'i' } 49041}; 49042 49043static xtensa_arg_internal Iclass_xt_iclass_wdtlb_stateArgs[] = { 49044 { { STATE_XTSYNC }, 'o' } 49045}; 49046 49047static xtensa_arg_internal Iclass_xt_iclass_iitlb_args[] = { 49048 { { OPERAND_ars }, 'i' } 49049}; 49050 49051static xtensa_arg_internal Iclass_xt_iclass_ritlb_args[] = { 49052 { { OPERAND_art }, 'o' }, 49053 { { OPERAND_ars }, 'i' } 49054}; 49055 49056static xtensa_arg_internal Iclass_xt_iclass_witlb_args[] = { 49057 { { OPERAND_art }, 'i' }, 49058 { { OPERAND_ars }, 'i' } 49059}; 49060 49061static xtensa_arg_internal Iclass_xt_iclass_rsr_cpenable_args[] = { 49062 { { OPERAND_art }, 'o' } 49063}; 49064 49065static xtensa_arg_internal Iclass_xt_iclass_rsr_cpenable_stateArgs[] = { 49066 { { STATE_CPENABLE }, 'i' } 49067}; 49068 49069static xtensa_arg_internal Iclass_xt_iclass_wsr_cpenable_args[] = { 49070 { { OPERAND_art }, 'i' } 49071}; 49072 49073static xtensa_arg_internal Iclass_xt_iclass_wsr_cpenable_stateArgs[] = { 49074 { { STATE_CPENABLE }, 'o' } 49075}; 49076 49077static xtensa_arg_internal Iclass_xt_iclass_xsr_cpenable_args[] = { 49078 { { OPERAND_art }, 'm' } 49079}; 49080 49081static xtensa_arg_internal Iclass_xt_iclass_xsr_cpenable_stateArgs[] = { 49082 { { STATE_CPENABLE }, 'm' } 49083}; 49084 49085static xtensa_arg_internal Iclass_xt_iclass_clamp_args[] = { 49086 { { OPERAND_arr }, 'o' }, 49087 { { OPERAND_ars }, 'i' }, 49088 { { OPERAND_tp7 }, 'i' } 49089}; 49090 49091static xtensa_arg_internal Iclass_xt_iclass_minmax_args[] = { 49092 { { OPERAND_arr }, 'o' }, 49093 { { OPERAND_ars }, 'i' }, 49094 { { OPERAND_art }, 'i' } 49095}; 49096 49097static xtensa_arg_internal Iclass_xt_iclass_nsa_args[] = { 49098 { { OPERAND_art }, 'o' }, 49099 { { OPERAND_ars }, 'i' } 49100}; 49101 49102static xtensa_arg_internal Iclass_xt_iclass_sx_args[] = { 49103 { { OPERAND_arr }, 'o' }, 49104 { { OPERAND_ars }, 'i' }, 49105 { { OPERAND_tp7 }, 'i' } 49106}; 49107 49108static xtensa_arg_internal Iclass_xt_iclass_l32ai_args[] = { 49109 { { OPERAND_art }, 'o' }, 49110 { { OPERAND_ars }, 'i' }, 49111 { { OPERAND_uimm8x4 }, 'i' } 49112}; 49113 49114static xtensa_arg_internal Iclass_xt_iclass_s32ri_args[] = { 49115 { { OPERAND_art }, 'i' }, 49116 { { OPERAND_ars }, 'i' }, 49117 { { OPERAND_uimm8x4 }, 'i' } 49118}; 49119 49120static xtensa_arg_internal Iclass_xt_iclass_s32c1i_args[] = { 49121 { { OPERAND_art }, 'm' }, 49122 { { OPERAND_ars }, 'i' }, 49123 { { OPERAND_uimm8x4 }, 'i' } 49124}; 49125 49126static xtensa_arg_internal Iclass_xt_iclass_s32c1i_stateArgs[] = { 49127 { { STATE_SCOMPARE1 }, 'i' }, 49128 { { STATE_XTSYNC }, 'i' }, 49129 { { STATE_SCOMPARE1 }, 'i' } 49130}; 49131 49132static xtensa_arg_internal Iclass_xt_iclass_rsr_scompare1_args[] = { 49133 { { OPERAND_art }, 'o' } 49134}; 49135 49136static xtensa_arg_internal Iclass_xt_iclass_rsr_scompare1_stateArgs[] = { 49137 { { STATE_SCOMPARE1 }, 'i' } 49138}; 49139 49140static xtensa_arg_internal Iclass_xt_iclass_wsr_scompare1_args[] = { 49141 { { OPERAND_art }, 'i' } 49142}; 49143 49144static xtensa_arg_internal Iclass_xt_iclass_wsr_scompare1_stateArgs[] = { 49145 { { STATE_SCOMPARE1 }, 'o' } 49146}; 49147 49148static xtensa_arg_internal Iclass_xt_iclass_xsr_scompare1_args[] = { 49149 { { OPERAND_art }, 'm' } 49150}; 49151 49152static xtensa_arg_internal Iclass_xt_iclass_xsr_scompare1_stateArgs[] = { 49153 { { STATE_SCOMPARE1 }, 'm' } 49154}; 49155 49156static xtensa_arg_internal Iclass_xt_iclass_rsr_atomctl_args[] = { 49157 { { OPERAND_art }, 'o' } 49158}; 49159 49160static xtensa_arg_internal Iclass_xt_iclass_rsr_atomctl_stateArgs[] = { 49161 { { STATE_ATOMCTL }, 'i' } 49162}; 49163 49164static xtensa_arg_internal Iclass_xt_iclass_wsr_atomctl_args[] = { 49165 { { OPERAND_art }, 'i' } 49166}; 49167 49168static xtensa_arg_internal Iclass_xt_iclass_wsr_atomctl_stateArgs[] = { 49169 { { STATE_ATOMCTL }, 'o' }, 49170 { { STATE_XTSYNC }, 'o' } 49171}; 49172 49173static xtensa_arg_internal Iclass_xt_iclass_xsr_atomctl_args[] = { 49174 { { OPERAND_art }, 'm' } 49175}; 49176 49177static xtensa_arg_internal Iclass_xt_iclass_xsr_atomctl_stateArgs[] = { 49178 { { STATE_ATOMCTL }, 'm' }, 49179 { { STATE_XTSYNC }, 'o' } 49180}; 49181 49182static xtensa_arg_internal Iclass_rur_fcr_args[] = { 49183 { { OPERAND_arr }, 'o' } 49184}; 49185 49186static xtensa_arg_internal Iclass_rur_fcr_stateArgs[] = { 49187 { { STATE_RoundMode }, 'i' }, 49188 { { STATE_InvalidEnable }, 'i' }, 49189 { { STATE_DivZeroEnable }, 'i' }, 49190 { { STATE_OverflowEnable }, 'i' }, 49191 { { STATE_UnderflowEnable }, 'i' }, 49192 { { STATE_InexactEnable }, 'i' }, 49193 { { STATE_FPreserved20 }, 'i' }, 49194 { { STATE_FPreserved5 }, 'i' }, 49195 { { STATE_CPENABLE }, 'i' } 49196}; 49197 49198static xtensa_arg_internal Iclass_wur_fcr_args[] = { 49199 { { OPERAND_art }, 'i' } 49200}; 49201 49202static xtensa_arg_internal Iclass_wur_fcr_stateArgs[] = { 49203 { { STATE_RoundMode }, 'o' }, 49204 { { STATE_InvalidEnable }, 'o' }, 49205 { { STATE_DivZeroEnable }, 'o' }, 49206 { { STATE_OverflowEnable }, 'o' }, 49207 { { STATE_UnderflowEnable }, 'o' }, 49208 { { STATE_InexactEnable }, 'o' }, 49209 { { STATE_FPreserved20 }, 'o' }, 49210 { { STATE_FPreserved5 }, 'o' }, 49211 { { STATE_CPENABLE }, 'i' } 49212}; 49213 49214static xtensa_arg_internal Iclass_rur_fsr_args[] = { 49215 { { OPERAND_arr }, 'o' } 49216}; 49217 49218static xtensa_arg_internal Iclass_rur_fsr_stateArgs[] = { 49219 { { STATE_InvalidFlag }, 'i' }, 49220 { { STATE_DivZeroFlag }, 'i' }, 49221 { { STATE_OverflowFlag }, 'i' }, 49222 { { STATE_UnderflowFlag }, 'i' }, 49223 { { STATE_InexactFlag }, 'i' }, 49224 { { STATE_FPreserved20a }, 'i' }, 49225 { { STATE_FPreserved7 }, 'i' }, 49226 { { STATE_CPENABLE }, 'i' } 49227}; 49228 49229static xtensa_arg_internal Iclass_wur_fsr_args[] = { 49230 { { OPERAND_art }, 'i' } 49231}; 49232 49233static xtensa_arg_internal Iclass_wur_fsr_stateArgs[] = { 49234 { { STATE_InvalidFlag }, 'o' }, 49235 { { STATE_DivZeroFlag }, 'o' }, 49236 { { STATE_OverflowFlag }, 'o' }, 49237 { { STATE_UnderflowFlag }, 'o' }, 49238 { { STATE_InexactFlag }, 'o' }, 49239 { { STATE_FPreserved20a }, 'o' }, 49240 { { STATE_FPreserved7 }, 'o' }, 49241 { { STATE_CPENABLE }, 'i' } 49242}; 49243 49244static xtensa_arg_internal Iclass_fp_args[] = { 49245 { { OPERAND_frr }, 'o' }, 49246 { { OPERAND_frs }, 'i' }, 49247 { { OPERAND_frt }, 'i' } 49248}; 49249 49250static xtensa_arg_internal Iclass_fp_stateArgs[] = { 49251 { { STATE_RoundMode }, 'i' }, 49252 { { STATE_CPENABLE }, 'i' } 49253}; 49254 49255static xtensa_arg_internal Iclass_fp_mac_args[] = { 49256 { { OPERAND_frr }, 'm' }, 49257 { { OPERAND_frs }, 'i' }, 49258 { { OPERAND_frt }, 'i' } 49259}; 49260 49261static xtensa_arg_internal Iclass_fp_mac_stateArgs[] = { 49262 { { STATE_RoundMode }, 'i' }, 49263 { { STATE_CPENABLE }, 'i' } 49264}; 49265 49266static xtensa_arg_internal Iclass_fp_cmov_args[] = { 49267 { { OPERAND_frr }, 'm' }, 49268 { { OPERAND_frs }, 'i' }, 49269 { { OPERAND_bt }, 'i' } 49270}; 49271 49272static xtensa_arg_internal Iclass_fp_cmov_stateArgs[] = { 49273 { { STATE_CPENABLE }, 'i' } 49274}; 49275 49276static xtensa_arg_internal Iclass_fp_mov_args[] = { 49277 { { OPERAND_frr }, 'm' }, 49278 { { OPERAND_frs }, 'i' }, 49279 { { OPERAND_art }, 'i' } 49280}; 49281 49282static xtensa_arg_internal Iclass_fp_mov_stateArgs[] = { 49283 { { STATE_CPENABLE }, 'i' } 49284}; 49285 49286static xtensa_arg_internal Iclass_fp_mov2_args[] = { 49287 { { OPERAND_frr }, 'o' }, 49288 { { OPERAND_frs }, 'i' } 49289}; 49290 49291static xtensa_arg_internal Iclass_fp_mov2_stateArgs[] = { 49292 { { STATE_CPENABLE }, 'i' } 49293}; 49294 49295static xtensa_arg_internal Iclass_fp_cmp_args[] = { 49296 { { OPERAND_br }, 'o' }, 49297 { { OPERAND_frs }, 'i' }, 49298 { { OPERAND_frt }, 'i' } 49299}; 49300 49301static xtensa_arg_internal Iclass_fp_cmp_stateArgs[] = { 49302 { { STATE_CPENABLE }, 'i' } 49303}; 49304 49305static xtensa_arg_internal Iclass_fp_float_args[] = { 49306 { { OPERAND_frr }, 'o' }, 49307 { { OPERAND_ars }, 'i' }, 49308 { { OPERAND_t }, 'i' } 49309}; 49310 49311static xtensa_arg_internal Iclass_fp_float_stateArgs[] = { 49312 { { STATE_RoundMode }, 'i' }, 49313 { { STATE_CPENABLE }, 'i' } 49314}; 49315 49316static xtensa_arg_internal Iclass_fp_int_args[] = { 49317 { { OPERAND_arr }, 'o' }, 49318 { { OPERAND_frs }, 'i' }, 49319 { { OPERAND_t }, 'i' } 49320}; 49321 49322static xtensa_arg_internal Iclass_fp_int_stateArgs[] = { 49323 { { STATE_CPENABLE }, 'i' } 49324}; 49325 49326static xtensa_arg_internal Iclass_fp_rfr_args[] = { 49327 { { OPERAND_arr }, 'o' }, 49328 { { OPERAND_frs }, 'i' } 49329}; 49330 49331static xtensa_arg_internal Iclass_fp_rfr_stateArgs[] = { 49332 { { STATE_CPENABLE }, 'i' } 49333}; 49334 49335static xtensa_arg_internal Iclass_fp_wfr_args[] = { 49336 { { OPERAND_frr }, 'o' }, 49337 { { OPERAND_ars }, 'i' } 49338}; 49339 49340static xtensa_arg_internal Iclass_fp_wfr_stateArgs[] = { 49341 { { STATE_CPENABLE }, 'i' } 49342}; 49343 49344static xtensa_arg_internal Iclass_fp_lsi_args[] = { 49345 { { OPERAND_frt }, 'o' }, 49346 { { OPERAND_ars }, 'i' }, 49347 { { OPERAND_cimm8x4 }, 'i' } 49348}; 49349 49350static xtensa_arg_internal Iclass_fp_lsi_stateArgs[] = { 49351 { { STATE_CPENABLE }, 'i' } 49352}; 49353 49354static xtensa_arg_internal Iclass_fp_lsiu_args[] = { 49355 { { OPERAND_frt }, 'o' }, 49356 { { OPERAND_ars }, 'm' }, 49357 { { OPERAND_cimm8x4 }, 'i' } 49358}; 49359 49360static xtensa_arg_internal Iclass_fp_lsiu_stateArgs[] = { 49361 { { STATE_CPENABLE }, 'i' } 49362}; 49363 49364static xtensa_arg_internal Iclass_fp_lsx_args[] = { 49365 { { OPERAND_frr }, 'o' }, 49366 { { OPERAND_ars }, 'i' }, 49367 { { OPERAND_art }, 'i' } 49368}; 49369 49370static xtensa_arg_internal Iclass_fp_lsx_stateArgs[] = { 49371 { { STATE_CPENABLE }, 'i' } 49372}; 49373 49374static xtensa_arg_internal Iclass_fp_lsxu_args[] = { 49375 { { OPERAND_frr }, 'o' }, 49376 { { OPERAND_ars }, 'm' }, 49377 { { OPERAND_art }, 'i' } 49378}; 49379 49380static xtensa_arg_internal Iclass_fp_lsxu_stateArgs[] = { 49381 { { STATE_CPENABLE }, 'i' } 49382}; 49383 49384static xtensa_arg_internal Iclass_fp_ssi_args[] = { 49385 { { OPERAND_frt }, 'i' }, 49386 { { OPERAND_ars }, 'i' }, 49387 { { OPERAND_cimm8x4 }, 'i' } 49388}; 49389 49390static xtensa_arg_internal Iclass_fp_ssi_stateArgs[] = { 49391 { { STATE_CPENABLE }, 'i' } 49392}; 49393 49394static xtensa_arg_internal Iclass_fp_ssiu_args[] = { 49395 { { OPERAND_frt }, 'i' }, 49396 { { OPERAND_ars }, 'm' }, 49397 { { OPERAND_cimm8x4 }, 'i' } 49398}; 49399 49400static xtensa_arg_internal Iclass_fp_ssiu_stateArgs[] = { 49401 { { STATE_CPENABLE }, 'i' } 49402}; 49403 49404static xtensa_arg_internal Iclass_fp_ssx_args[] = { 49405 { { OPERAND_frr }, 'i' }, 49406 { { OPERAND_ars }, 'i' }, 49407 { { OPERAND_art }, 'i' } 49408}; 49409 49410static xtensa_arg_internal Iclass_fp_ssx_stateArgs[] = { 49411 { { STATE_CPENABLE }, 'i' } 49412}; 49413 49414static xtensa_arg_internal Iclass_fp_ssxu_args[] = { 49415 { { OPERAND_frr }, 'i' }, 49416 { { OPERAND_ars }, 'm' }, 49417 { { OPERAND_art }, 'i' } 49418}; 49419 49420static xtensa_arg_internal Iclass_fp_ssxu_stateArgs[] = { 49421 { { STATE_CPENABLE }, 'i' } 49422}; 49423 49424static xtensa_arg_internal Iclass_iclass_GET_ARGMAX_args[] = { 49425 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' } 49426}; 49427 49428static xtensa_arg_internal Iclass_iclass_GET_ARGMAX_stateArgs[] = { 49429 { { STATE_ARG_MAX_REG }, 'i' }, 49430 { { STATE_CPENABLE }, 'i' } 49431}; 49432 49433static xtensa_arg_internal Iclass_iclass_GET_HSAR_args[] = { 49434 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' } 49435}; 49436 49437static xtensa_arg_internal Iclass_iclass_GET_HSAR_stateArgs[] = { 49438 { { STATE_HSAR3 }, 'i' }, 49439 { { STATE_HSAR2 }, 'i' }, 49440 { { STATE_HSAR1 }, 'i' }, 49441 { { STATE_HSAR0 }, 'i' }, 49442 { { STATE_CPENABLE }, 'i' } 49443}; 49444 49445static xtensa_arg_internal Iclass_iclass_GET_HSAR2SAR_args[] = { 49446 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' } 49447}; 49448 49449static xtensa_arg_internal Iclass_iclass_GET_HSAR2SAR_stateArgs[] = { 49450 { { STATE_SAR3 }, 'o' }, 49451 { { STATE_SAR2 }, 'o' }, 49452 { { STATE_SAR1 }, 'o' }, 49453 { { STATE_SAR0 }, 'o' }, 49454 { { STATE_HSAR3 }, 'i' }, 49455 { { STATE_HSAR2 }, 'i' }, 49456 { { STATE_HSAR1 }, 'i' }, 49457 { { STATE_HSAR0 }, 'i' }, 49458 { { STATE_CPENABLE }, 'i' } 49459}; 49460 49461static xtensa_arg_internal Iclass_iclass_GET_INTERP_EXT_N_args[] = { 49462 { { OPERAND_arr }, 'o' } 49463}; 49464 49465static xtensa_arg_internal Iclass_iclass_GET_INTERP_EXT_N_stateArgs[] = { 49466 { { STATE_INTERP_EXT_N }, 'i' }, 49467 { { STATE_CPENABLE }, 'i' } 49468}; 49469 49470static xtensa_arg_internal Iclass_iclass_GET_INTERP_EXT_L_args[] = { 49471 { { OPERAND_arr }, 'o' } 49472}; 49473 49474static xtensa_arg_internal Iclass_iclass_GET_INTERP_EXT_L_stateArgs[] = { 49475 { { STATE_INTERP_EXT_L }, 'i' }, 49476 { { STATE_CPENABLE }, 'i' } 49477}; 49478 49479static xtensa_arg_internal Iclass_iclass_GET_LLR_BUF_args[] = { 49480 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 49481 { { OPERAND_dsp340050b49a6c_oper70_imm }, 'i' } 49482}; 49483 49484static xtensa_arg_internal Iclass_iclass_GET_LLR_BUF_stateArgs[] = { 49485 { { STATE_LLR_BUF }, 'i' }, 49486 { { STATE_CPENABLE }, 'i' } 49487}; 49488 49489static xtensa_arg_internal Iclass_iclass_GET_LLR_POS_args[] = { 49490 { { OPERAND_arr }, 'o' } 49491}; 49492 49493static xtensa_arg_internal Iclass_iclass_GET_LLR_POS_stateArgs[] = { 49494 { { STATE_LLR_POS }, 'i' }, 49495 { { STATE_CPENABLE }, 'i' } 49496}; 49497 49498static xtensa_arg_internal Iclass_iclass_GET_MAX_args[] = { 49499 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' } 49500}; 49501 49502static xtensa_arg_internal Iclass_iclass_GET_MAX_stateArgs[] = { 49503 { { STATE_MAX_REG }, 'i' }, 49504 { { STATE_CPENABLE }, 'i' } 49505}; 49506 49507static xtensa_arg_internal Iclass_iclass_GET_NCO_args[] = { 49508 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' } 49509}; 49510 49511static xtensa_arg_internal Iclass_iclass_GET_NCO_stateArgs[] = { 49512 { { STATE_NCO_COUNTER }, 'i' }, 49513 { { STATE_CPENABLE }, 'i' } 49514}; 49515 49516static xtensa_arg_internal Iclass_iclass_GET_PERM_REG_args[] = { 49517 { { OPERAND_arr }, 'o' } 49518}; 49519 49520static xtensa_arg_internal Iclass_iclass_GET_PERM_REG_stateArgs[] = { 49521 { { STATE_PERM_REG }, 'i' }, 49522 { { STATE_CPENABLE }, 'i' } 49523}; 49524 49525static xtensa_arg_internal Iclass_iclass_GET_PHASOR_N_args[] = { 49526 { { OPERAND_arr }, 'o' } 49527}; 49528 49529static xtensa_arg_internal Iclass_iclass_GET_PHASOR_N_stateArgs[] = { 49530 { { STATE_PHASOR_N }, 'i' }, 49531 { { STATE_CPENABLE }, 'i' } 49532}; 49533 49534static xtensa_arg_internal Iclass_iclass_GET_PHASOR_OFFSET_args[] = { 49535 { { OPERAND_arr }, 'o' } 49536}; 49537 49538static xtensa_arg_internal Iclass_iclass_GET_PHASOR_OFFSET_stateArgs[] = { 49539 { { STATE_PHASOR_OFFSET }, 'i' }, 49540 { { STATE_CPENABLE }, 'i' } 49541}; 49542 49543static xtensa_arg_internal Iclass_iclass_GET_SAR_args[] = { 49544 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' } 49545}; 49546 49547static xtensa_arg_internal Iclass_iclass_GET_SAR_stateArgs[] = { 49548 { { STATE_SAR3 }, 'i' }, 49549 { { STATE_SAR2 }, 'i' }, 49550 { { STATE_SAR1 }, 'i' }, 49551 { { STATE_SAR0 }, 'i' }, 49552 { { STATE_CPENABLE }, 'i' } 49553}; 49554 49555static xtensa_arg_internal Iclass_iclass_GET_SCALE_REG_args[] = { 49556 { { OPERAND_arr }, 'o' } 49557}; 49558 49559static xtensa_arg_internal Iclass_iclass_GET_SCALE_REG_stateArgs[] = { 49560 { { STATE_SCALE_REG }, 'i' }, 49561 { { STATE_CPENABLE }, 'i' } 49562}; 49563 49564static xtensa_arg_internal Iclass_iclass_GET_SMOD_BUF_args[] = { 49565 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 49566 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 49567}; 49568 49569static xtensa_arg_internal Iclass_iclass_GET_SMOD_BUF_stateArgs[] = { 49570 { { STATE_SMOD_BUF }, 'i' }, 49571 { { STATE_CPENABLE }, 'i' } 49572}; 49573 49574static xtensa_arg_internal Iclass_iclass_GET_SMOD_OFFSET_TABLE_args[] = { 49575 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' } 49576}; 49577 49578static xtensa_arg_internal Iclass_iclass_GET_SMOD_OFFSET_TABLE_stateArgs[] = { 49579 { { STATE_SMOD_OFFSET_TABLE }, 'i' }, 49580 { { STATE_CPENABLE }, 'i' } 49581}; 49582 49583static xtensa_arg_internal Iclass_iclass_GET_SMOD_POS_args[] = { 49584 { { OPERAND_arr }, 'o' } 49585}; 49586 49587static xtensa_arg_internal Iclass_iclass_GET_SMOD_POS_stateArgs[] = { 49588 { { STATE_SMOD_POS }, 'i' }, 49589 { { STATE_CPENABLE }, 'i' } 49590}; 49591 49592static xtensa_arg_internal Iclass_iclass_GET_SOV_args[] = { 49593 { { OPERAND_arr }, 'o' } 49594}; 49595 49596static xtensa_arg_internal Iclass_iclass_GET_SOV_stateArgs[] = { 49597 { { STATE_SOV }, 'i' }, 49598 { { STATE_CPENABLE }, 'i' } 49599}; 49600 49601static xtensa_arg_internal Iclass_iclass_GET_WGHT_args[] = { 49602 { { OPERAND_arr }, 'o' } 49603}; 49604 49605static xtensa_arg_internal Iclass_iclass_GET_WGHT_stateArgs[] = { 49606 { { STATE_WEIGHT_REG }, 'i' }, 49607 { { STATE_CPENABLE }, 'i' } 49608}; 49609 49610static xtensa_arg_internal Iclass_iclass_SET_ARGMAX_args[] = { 49611 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 49612}; 49613 49614static xtensa_arg_internal Iclass_iclass_SET_ARGMAX_stateArgs[] = { 49615 { { STATE_ARG_MAX_REG }, 'o' }, 49616 { { STATE_CPENABLE }, 'i' } 49617}; 49618 49619static xtensa_arg_internal Iclass_iclass_SET_EXT_REGS_args[] = { 49620 { { OPERAND_dsp340050b49a6c_oper88_imm }, 'i' }, 49621 { { OPERAND_dsp340050b49a6c_oper59_imm }, 'i' } 49622}; 49623 49624static xtensa_arg_internal Iclass_iclass_SET_EXT_REGS_stateArgs[] = { 49625 { { STATE_INTERP_EXT_N }, 'o' }, 49626 { { STATE_INTERP_EXT_L }, 'o' }, 49627 { { STATE_CPENABLE }, 'i' } 49628}; 49629 49630static xtensa_arg_internal Iclass_iclass_SET_HSAR_args[] = { 49631 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 49632}; 49633 49634static xtensa_arg_internal Iclass_iclass_SET_HSAR_stateArgs[] = { 49635 { { STATE_HSAR0 }, 'o' }, 49636 { { STATE_HSAR1 }, 'o' }, 49637 { { STATE_HSAR2 }, 'o' }, 49638 { { STATE_HSAR3 }, 'o' }, 49639 { { STATE_CPENABLE }, 'i' } 49640}; 49641 49642static xtensa_arg_internal Iclass_iclass_SET_LLR_BUF_args[] = { 49643 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 49644 { { OPERAND_dsp340050b49a6c_oper78_imm }, 'i' } 49645}; 49646 49647static xtensa_arg_internal Iclass_iclass_SET_LLR_BUF_stateArgs[] = { 49648 { { STATE_LLR_BUF }, 'm' }, 49649 { { STATE_CPENABLE }, 'i' } 49650}; 49651 49652static xtensa_arg_internal Iclass_iclass_SET_LLR_POS_args[] = { 49653 { { OPERAND_ars }, 'i' } 49654}; 49655 49656static xtensa_arg_internal Iclass_iclass_SET_LLR_POS_stateArgs[] = { 49657 { { STATE_LLR_POS }, 'o' }, 49658 { { STATE_CPENABLE }, 'i' } 49659}; 49660 49661static xtensa_arg_internal Iclass_iclass_SET_MAX_args[] = { 49662 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 49663}; 49664 49665static xtensa_arg_internal Iclass_iclass_SET_MAX_stateArgs[] = { 49666 { { STATE_MAX_REG }, 'o' }, 49667 { { STATE_CPENABLE }, 'i' } 49668}; 49669 49670static xtensa_arg_internal Iclass_iclass_SET_NCO_args[] = { 49671 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 49672}; 49673 49674static xtensa_arg_internal Iclass_iclass_SET_NCO_stateArgs[] = { 49675 { { STATE_NCO_COUNTER }, 'o' }, 49676 { { STATE_CPENABLE }, 'i' } 49677}; 49678 49679static xtensa_arg_internal Iclass_iclass_SET_PERM_REG_args[] = { 49680 { { OPERAND_ars }, 'i' } 49681}; 49682 49683static xtensa_arg_internal Iclass_iclass_SET_PERM_REG_stateArgs[] = { 49684 { { STATE_PERM_REG }, 'o' }, 49685 { { STATE_CPENABLE }, 'i' } 49686}; 49687 49688static xtensa_arg_internal Iclass_iclass_SET_PHASOR_N_args[] = { 49689 { { OPERAND_ars }, 'i' } 49690}; 49691 49692static xtensa_arg_internal Iclass_iclass_SET_PHASOR_N_stateArgs[] = { 49693 { { STATE_PHASOR_N }, 'o' }, 49694 { { STATE_CPENABLE }, 'i' } 49695}; 49696 49697static xtensa_arg_internal Iclass_iclass_SET_PHASOR_OFFSET_args[] = { 49698 { { OPERAND_ars }, 'i' } 49699}; 49700 49701static xtensa_arg_internal Iclass_iclass_SET_PHASOR_OFFSET_stateArgs[] = { 49702 { { STATE_PHASOR_OFFSET }, 'o' }, 49703 { { STATE_CPENABLE }, 'i' } 49704}; 49705 49706static xtensa_arg_internal Iclass_iclass_SET_SAR_args[] = { 49707 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 49708}; 49709 49710static xtensa_arg_internal Iclass_iclass_SET_SAR_stateArgs[] = { 49711 { { STATE_SAR0 }, 'o' }, 49712 { { STATE_SAR1 }, 'o' }, 49713 { { STATE_SAR2 }, 'o' }, 49714 { { STATE_SAR3 }, 'o' }, 49715 { { STATE_CPENABLE }, 'i' } 49716}; 49717 49718static xtensa_arg_internal Iclass_iclass_SET_SCALE_REG_args[] = { 49719 { { OPERAND_ars }, 'i' } 49720}; 49721 49722static xtensa_arg_internal Iclass_iclass_SET_SCALE_REG_stateArgs[] = { 49723 { { STATE_SCALE_REG }, 'o' }, 49724 { { STATE_CPENABLE }, 'i' } 49725}; 49726 49727static xtensa_arg_internal Iclass_iclass_SET_SMOD_BUF_args[] = { 49728 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 49729 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 49730}; 49731 49732static xtensa_arg_internal Iclass_iclass_SET_SMOD_BUF_stateArgs[] = { 49733 { { STATE_SMOD_BUF }, 'm' }, 49734 { { STATE_CPENABLE }, 'i' } 49735}; 49736 49737static xtensa_arg_internal Iclass_iclass_SET_SMOD_OFFSET_TABLE_args[] = { 49738 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 49739}; 49740 49741static xtensa_arg_internal Iclass_iclass_SET_SMOD_OFFSET_TABLE_stateArgs[] = { 49742 { { STATE_SMOD_OFFSET_TABLE }, 'o' }, 49743 { { STATE_CPENABLE }, 'i' } 49744}; 49745 49746static xtensa_arg_internal Iclass_iclass_SET_SMOD_POS_args[] = { 49747 { { OPERAND_ars }, 'i' } 49748}; 49749 49750static xtensa_arg_internal Iclass_iclass_SET_SMOD_POS_stateArgs[] = { 49751 { { STATE_SMOD_POS }, 'o' }, 49752 { { STATE_CPENABLE }, 'i' } 49753}; 49754 49755static xtensa_arg_internal Iclass_iclass_SET_SOV_args[] = { 49756 { { OPERAND_ars }, 'i' } 49757}; 49758 49759static xtensa_arg_internal Iclass_iclass_SET_SOV_stateArgs[] = { 49760 { { STATE_SOV }, 'o' }, 49761 { { STATE_CPENABLE }, 'i' } 49762}; 49763 49764static xtensa_arg_internal Iclass_iclass_SET_WGHT_args[] = { 49765 { { OPERAND_ars }, 'i' } 49766}; 49767 49768static xtensa_arg_internal Iclass_iclass_SET_WGHT_stateArgs[] = { 49769 { { STATE_WEIGHT_REG }, 'o' }, 49770 { { STATE_CPENABLE }, 'i' } 49771}; 49772 49773static xtensa_arg_internal Iclass_iclass_LAC2X32_args[] = { 49774 { { OPERAND_dsp340050b49a6c_oper71_reg }, 'm' }, 49775 { { OPERAND_art }, 'i' }, 49776 { { OPERAND_dsp340050b49a6c_oper72_imm }, 'i' }, 49777 { { OPERAND_dsp340050b49a6c_oper73_imm }, 'i' } 49778}; 49779 49780static xtensa_arg_internal Iclass_iclass_LAC2X32_stateArgs[] = { 49781 { { STATE_CPENABLE }, 'i' } 49782}; 49783 49784static xtensa_arg_internal Iclass_iclass_LAC2X64_0_args[] = { 49785 { { OPERAND_dsp340050b49a6c_oper71_reg }, 'm' }, 49786 { { OPERAND_art }, 'i' }, 49787 { { OPERAND_dsp340050b49a6c_oper74_imm }, 'i' } 49788}; 49789 49790static xtensa_arg_internal Iclass_iclass_LAC2X64_0_stateArgs[] = { 49791 { { STATE_CPENABLE }, 'i' } 49792}; 49793 49794static xtensa_arg_internal Iclass_iclass_LAC2X64_1_args[] = { 49795 { { OPERAND_dsp340050b49a6c_oper71_reg }, 'm' }, 49796 { { OPERAND_art }, 'i' }, 49797 { { OPERAND_dsp340050b49a6c_oper74_imm }, 'i' } 49798}; 49799 49800static xtensa_arg_internal Iclass_iclass_LAC2X64_1_stateArgs[] = { 49801 { { STATE_CPENABLE }, 'i' } 49802}; 49803 49804static xtensa_arg_internal Iclass_iclass_LAC2X64_2_args[] = { 49805 { { OPERAND_dsp340050b49a6c_oper71_reg }, 'm' }, 49806 { { OPERAND_art }, 'i' }, 49807 { { OPERAND_dsp340050b49a6c_oper74_imm }, 'i' } 49808}; 49809 49810static xtensa_arg_internal Iclass_iclass_LAC2X64_2_stateArgs[] = { 49811 { { STATE_CPENABLE }, 'i' } 49812}; 49813 49814static xtensa_arg_internal Iclass_iclass_LAC2X64_3_args[] = { 49815 { { OPERAND_dsp340050b49a6c_oper71_reg }, 'm' }, 49816 { { OPERAND_art }, 'i' }, 49817 { { OPERAND_dsp340050b49a6c_oper74_imm }, 'i' } 49818}; 49819 49820static xtensa_arg_internal Iclass_iclass_LAC2X64_3_stateArgs[] = { 49821 { { STATE_CPENABLE }, 'i' } 49822}; 49823 49824static xtensa_arg_internal Iclass_iclass_LAC32_R_args[] = { 49825 { { OPERAND_dsp340050b49a6c_oper71_reg }, 'm' }, 49826 { { OPERAND_art }, 'i' }, 49827 { { OPERAND_dsp340050b49a6c_oper72_imm }, 'i' }, 49828 { { OPERAND_dsp340050b49a6c_oper75_imm }, 'i' } 49829}; 49830 49831static xtensa_arg_internal Iclass_iclass_LAC32_R_stateArgs[] = { 49832 { { STATE_CPENABLE }, 'i' } 49833}; 49834 49835static xtensa_arg_internal Iclass_iclass_LAC_IH_args[] = { 49836 { { OPERAND_dsp340050b49a6c_oper71_reg }, 'm' }, 49837 { { OPERAND_art }, 'i' }, 49838 { { OPERAND_dsp340050b49a6c_oper76_imm }, 'i' } 49839}; 49840 49841static xtensa_arg_internal Iclass_iclass_LAC_IH_stateArgs[] = { 49842 { { STATE_CPENABLE }, 'i' } 49843}; 49844 49845static xtensa_arg_internal Iclass_iclass_LAC_IL_args[] = { 49846 { { OPERAND_dsp340050b49a6c_oper71_reg }, 'm' }, 49847 { { OPERAND_art }, 'i' }, 49848 { { OPERAND_dsp340050b49a6c_oper76_imm }, 'i' } 49849}; 49850 49851static xtensa_arg_internal Iclass_iclass_LAC_IL_stateArgs[] = { 49852 { { STATE_CPENABLE }, 'i' } 49853}; 49854 49855static xtensa_arg_internal Iclass_iclass_LAC_RH_args[] = { 49856 { { OPERAND_dsp340050b49a6c_oper71_reg }, 'm' }, 49857 { { OPERAND_art }, 'i' }, 49858 { { OPERAND_dsp340050b49a6c_oper76_imm }, 'i' } 49859}; 49860 49861static xtensa_arg_internal Iclass_iclass_LAC_RH_stateArgs[] = { 49862 { { STATE_CPENABLE }, 'i' } 49863}; 49864 49865static xtensa_arg_internal Iclass_iclass_LAC_RL_args[] = { 49866 { { OPERAND_dsp340050b49a6c_oper71_reg }, 'm' }, 49867 { { OPERAND_art }, 'i' }, 49868 { { OPERAND_dsp340050b49a6c_oper76_imm }, 'i' } 49869}; 49870 49871static xtensa_arg_internal Iclass_iclass_LAC_RL_stateArgs[] = { 49872 { { STATE_CPENABLE }, 'i' } 49873}; 49874 49875static xtensa_arg_internal Iclass_iclass_LCM_args[] = { 49876 { { OPERAND_dsp340050b49a6c_oper77_reg }, 'o' }, 49877 { { OPERAND_art }, 'i' }, 49878 { { OPERAND_dsp340050b49a6c_oper74_imm }, 'i' } 49879}; 49880 49881static xtensa_arg_internal Iclass_iclass_LCM_stateArgs[] = { 49882 { { STATE_CPENABLE }, 'i' } 49883}; 49884 49885static xtensa_arg_internal Iclass_iclass_LCM_PINC_args[] = { 49886 { { OPERAND_dsp340050b49a6c_oper77_reg }, 'o' }, 49887 { { OPERAND_art }, 'm' }, 49888 { { OPERAND_dsp340050b49a6c_oper76_imm }, 'i' } 49889}; 49890 49891static xtensa_arg_internal Iclass_iclass_LCM_PINC_stateArgs[] = { 49892 { { STATE_CPENABLE }, 'i' } 49893}; 49894 49895static xtensa_arg_internal Iclass_iclass_LCM_PINC_X_args[] = { 49896 { { OPERAND_dsp340050b49a6c_oper77_reg }, 'o' }, 49897 { { OPERAND_art }, 'm' }, 49898 { { OPERAND_ars }, 'i' } 49899}; 49900 49901static xtensa_arg_internal Iclass_iclass_LCM_PINC_X_stateArgs[] = { 49902 { { STATE_CPENABLE }, 'i' } 49903}; 49904 49905static xtensa_arg_internal Iclass_iclass_LCM_U_args[] = { 49906 { { OPERAND_dsp340050b49a6c_oper77_reg }, 'o' }, 49907 { { OPERAND_art }, 'm' }, 49908 { { OPERAND_dsp340050b49a6c_oper76_imm }, 'i' } 49909}; 49910 49911static xtensa_arg_internal Iclass_iclass_LCM_U_stateArgs[] = { 49912 { { STATE_CPENABLE }, 'i' } 49913}; 49914 49915static xtensa_arg_internal Iclass_iclass_LCM_X_args[] = { 49916 { { OPERAND_dsp340050b49a6c_oper77_reg }, 'o' }, 49917 { { OPERAND_art }, 'i' }, 49918 { { OPERAND_ars }, 'i' } 49919}; 49920 49921static xtensa_arg_internal Iclass_iclass_LCM_X_stateArgs[] = { 49922 { { STATE_CPENABLE }, 'i' } 49923}; 49924 49925static xtensa_arg_internal Iclass_iclass_LCM_XU_args[] = { 49926 { { OPERAND_dsp340050b49a6c_oper77_reg }, 'o' }, 49927 { { OPERAND_art }, 'm' }, 49928 { { OPERAND_ars }, 'i' } 49929}; 49930 49931static xtensa_arg_internal Iclass_iclass_LCM_XU_stateArgs[] = { 49932 { { STATE_CPENABLE }, 'i' } 49933}; 49934 49935static xtensa_arg_internal Iclass_iclass_LP_args[] = { 49936 { { OPERAND_dsp340050b49a6c_oper79_reg }, 'm' }, 49937 { { OPERAND_art }, 'i' }, 49938 { { OPERAND_dsp340050b49a6c_oper76_imm }, 'i' } 49939}; 49940 49941static xtensa_arg_internal Iclass_iclass_LP_stateArgs[] = { 49942 { { STATE_CPENABLE }, 'i' } 49943}; 49944 49945static xtensa_arg_internal Iclass_iclass_LP_X_args[] = { 49946 { { OPERAND_dsp340050b49a6c_oper79_reg }, 'm' }, 49947 { { OPERAND_art }, 'i' }, 49948 { { OPERAND_ars }, 'i' } 49949}; 49950 49951static xtensa_arg_internal Iclass_iclass_LP_X_stateArgs[] = { 49952 { { STATE_CPENABLE }, 'i' } 49953}; 49954 49955static xtensa_arg_internal Iclass_iclass_LQ_args[] = { 49956 { { OPERAND_dsp340050b49a6c_oper79_reg }, 'm' }, 49957 { { OPERAND_art }, 'i' }, 49958 { { OPERAND_dsp340050b49a6c_oper76_imm }, 'i' } 49959}; 49960 49961static xtensa_arg_internal Iclass_iclass_LQ_stateArgs[] = { 49962 { { STATE_CPENABLE }, 'i' } 49963}; 49964 49965static xtensa_arg_internal Iclass_iclass_LQ_X_args[] = { 49966 { { OPERAND_dsp340050b49a6c_oper79_reg }, 'm' }, 49967 { { OPERAND_art }, 'i' }, 49968 { { OPERAND_ars }, 'i' } 49969}; 49970 49971static xtensa_arg_internal Iclass_iclass_LQ_X_stateArgs[] = { 49972 { { STATE_CPENABLE }, 'i' } 49973}; 49974 49975static xtensa_arg_internal Iclass_iclass_LUT0_args[] = { 49976 { { OPERAND_dsp340050b49a6c_oper77_reg }, 'm' }, 49977 { { OPERAND_dsp340050b49a6c_oper80_reg }, 'i' }, 49978 { { OPERAND_art }, 'i' } 49979}; 49980 49981static xtensa_arg_internal Iclass_iclass_LUT0_stateArgs[] = { 49982 { { STATE_CPENABLE }, 'i' } 49983}; 49984 49985static xtensa_arg_internal Iclass_iclass_LUT1_args[] = { 49986 { { OPERAND_dsp340050b49a6c_oper77_reg }, 'm' }, 49987 { { OPERAND_dsp340050b49a6c_oper80_reg }, 'i' }, 49988 { { OPERAND_art }, 'i' } 49989}; 49990 49991static xtensa_arg_internal Iclass_iclass_LUT1_stateArgs[] = { 49992 { { STATE_CPENABLE }, 'i' } 49993}; 49994 49995static xtensa_arg_internal Iclass_iclass_LUT2_args[] = { 49996 { { OPERAND_dsp340050b49a6c_oper77_reg }, 'm' }, 49997 { { OPERAND_dsp340050b49a6c_oper80_reg }, 'i' }, 49998 { { OPERAND_art }, 'i' } 49999}; 50000 50001static xtensa_arg_internal Iclass_iclass_LUT2_stateArgs[] = { 50002 { { STATE_CPENABLE }, 'i' } 50003}; 50004 50005static xtensa_arg_internal Iclass_iclass_LUT3_args[] = { 50006 { { OPERAND_dsp340050b49a6c_oper77_reg }, 'm' }, 50007 { { OPERAND_dsp340050b49a6c_oper80_reg }, 'i' }, 50008 { { OPERAND_art }, 'i' } 50009}; 50010 50011static xtensa_arg_internal Iclass_iclass_LUT3_stateArgs[] = { 50012 { { STATE_CPENABLE }, 'i' } 50013}; 50014 50015static xtensa_arg_internal Iclass_iclass_SAC2X32_args[] = { 50016 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 50017 { { OPERAND_ars }, 'i' }, 50018 { { OPERAND_dsp340050b49a6c_oper72_imm }, 'i' }, 50019 { { OPERAND_dsp340050b49a6c_oper84_imm }, 'i' } 50020}; 50021 50022static xtensa_arg_internal Iclass_iclass_SAC2X32_stateArgs[] = { 50023 { { STATE_CPENABLE }, 'i' } 50024}; 50025 50026static xtensa_arg_internal Iclass_iclass_SAC2X64_0_args[] = { 50027 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 50028 { { OPERAND_ars }, 'i' }, 50029 { { OPERAND_dsp340050b49a6c_oper85_imm }, 'i' } 50030}; 50031 50032static xtensa_arg_internal Iclass_iclass_SAC2X64_0_stateArgs[] = { 50033 { { STATE_CPENABLE }, 'i' } 50034}; 50035 50036static xtensa_arg_internal Iclass_iclass_SAC2X64_1_args[] = { 50037 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 50038 { { OPERAND_ars }, 'i' }, 50039 { { OPERAND_dsp340050b49a6c_oper85_imm }, 'i' } 50040}; 50041 50042static xtensa_arg_internal Iclass_iclass_SAC2X64_1_stateArgs[] = { 50043 { { STATE_CPENABLE }, 'i' } 50044}; 50045 50046static xtensa_arg_internal Iclass_iclass_SAC2X64_2_args[] = { 50047 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 50048 { { OPERAND_ars }, 'i' }, 50049 { { OPERAND_dsp340050b49a6c_oper85_imm }, 'i' } 50050}; 50051 50052static xtensa_arg_internal Iclass_iclass_SAC2X64_2_stateArgs[] = { 50053 { { STATE_CPENABLE }, 'i' } 50054}; 50055 50056static xtensa_arg_internal Iclass_iclass_SAC2X64_3_args[] = { 50057 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 50058 { { OPERAND_ars }, 'i' }, 50059 { { OPERAND_dsp340050b49a6c_oper85_imm }, 'i' } 50060}; 50061 50062static xtensa_arg_internal Iclass_iclass_SAC2X64_3_stateArgs[] = { 50063 { { STATE_CPENABLE }, 'i' } 50064}; 50065 50066static xtensa_arg_internal Iclass_iclass_SAC32_R_args[] = { 50067 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 50068 { { OPERAND_ars }, 'i' }, 50069 { { OPERAND_dsp340050b49a6c_oper72_imm }, 'i' }, 50070 { { OPERAND_dsp340050b49a6c_oper86_imm }, 'i' } 50071}; 50072 50073static xtensa_arg_internal Iclass_iclass_SAC32_R_stateArgs[] = { 50074 { { STATE_CPENABLE }, 'i' } 50075}; 50076 50077static xtensa_arg_internal Iclass_iclass_SAC_IH_args[] = { 50078 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 50079 { { OPERAND_ars }, 'i' }, 50080 { { OPERAND_dsp340050b49a6c_oper87_imm }, 'i' } 50081}; 50082 50083static xtensa_arg_internal Iclass_iclass_SAC_IH_stateArgs[] = { 50084 { { STATE_CPENABLE }, 'i' } 50085}; 50086 50087static xtensa_arg_internal Iclass_iclass_SAC_IL_args[] = { 50088 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 50089 { { OPERAND_ars }, 'i' }, 50090 { { OPERAND_dsp340050b49a6c_oper87_imm }, 'i' } 50091}; 50092 50093static xtensa_arg_internal Iclass_iclass_SAC_IL_stateArgs[] = { 50094 { { STATE_CPENABLE }, 'i' } 50095}; 50096 50097static xtensa_arg_internal Iclass_iclass_SAC_RH_args[] = { 50098 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 50099 { { OPERAND_ars }, 'i' }, 50100 { { OPERAND_dsp340050b49a6c_oper87_imm }, 'i' } 50101}; 50102 50103static xtensa_arg_internal Iclass_iclass_SAC_RH_stateArgs[] = { 50104 { { STATE_CPENABLE }, 'i' } 50105}; 50106 50107static xtensa_arg_internal Iclass_iclass_SAC_RL_args[] = { 50108 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 50109 { { OPERAND_ars }, 'i' }, 50110 { { OPERAND_dsp340050b49a6c_oper87_imm }, 'i' } 50111}; 50112 50113static xtensa_arg_internal Iclass_iclass_SAC_RL_stateArgs[] = { 50114 { { STATE_CPENABLE }, 'i' } 50115}; 50116 50117static xtensa_arg_internal Iclass_iclass_SCM_args[] = { 50118 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50119 { { OPERAND_ars }, 'i' }, 50120 { { OPERAND_dsp340050b49a6c_oper85_imm }, 'i' } 50121}; 50122 50123static xtensa_arg_internal Iclass_iclass_SCM_stateArgs[] = { 50124 { { STATE_CPENABLE }, 'i' } 50125}; 50126 50127static xtensa_arg_internal Iclass_iclass_SCM_PINC_args[] = { 50128 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50129 { { OPERAND_ars }, 'm' }, 50130 { { OPERAND_dsp340050b49a6c_oper87_imm }, 'i' } 50131}; 50132 50133static xtensa_arg_internal Iclass_iclass_SCM_PINC_stateArgs[] = { 50134 { { STATE_CPENABLE }, 'i' } 50135}; 50136 50137static xtensa_arg_internal Iclass_iclass_SCM_PINC_X_args[] = { 50138 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50139 { { OPERAND_ars }, 'm' }, 50140 { { OPERAND_art }, 'i' } 50141}; 50142 50143static xtensa_arg_internal Iclass_iclass_SCM_PINC_X_stateArgs[] = { 50144 { { STATE_CPENABLE }, 'i' } 50145}; 50146 50147static xtensa_arg_internal Iclass_iclass_SCM_U_args[] = { 50148 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50149 { { OPERAND_ars }, 'm' }, 50150 { { OPERAND_dsp340050b49a6c_oper87_imm }, 'i' } 50151}; 50152 50153static xtensa_arg_internal Iclass_iclass_SCM_U_stateArgs[] = { 50154 { { STATE_CPENABLE }, 'i' } 50155}; 50156 50157static xtensa_arg_internal Iclass_iclass_SCM_X_args[] = { 50158 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50159 { { OPERAND_ars }, 'i' }, 50160 { { OPERAND_art }, 'i' } 50161}; 50162 50163static xtensa_arg_internal Iclass_iclass_SCM_X_stateArgs[] = { 50164 { { STATE_CPENABLE }, 'i' } 50165}; 50166 50167static xtensa_arg_internal Iclass_iclass_SCM_XU_args[] = { 50168 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50169 { { OPERAND_ars }, 'm' }, 50170 { { OPERAND_art }, 'i' } 50171}; 50172 50173static xtensa_arg_internal Iclass_iclass_SCM_XU_stateArgs[] = { 50174 { { STATE_CPENABLE }, 'i' } 50175}; 50176 50177static xtensa_arg_internal Iclass_iclass_STORE_P_args[] = { 50178 { { OPERAND_dsp340050b49a6c_oper79_reg }, 'i' }, 50179 { { OPERAND_ars }, 'i' }, 50180 { { OPERAND_dsp340050b49a6c_oper85_imm }, 'i' } 50181}; 50182 50183static xtensa_arg_internal Iclass_iclass_STORE_P_stateArgs[] = { 50184 { { STATE_CPENABLE }, 'i' } 50185}; 50186 50187static xtensa_arg_internal Iclass_iclass_STORE_Q_args[] = { 50188 { { OPERAND_dsp340050b49a6c_oper79_reg }, 'i' }, 50189 { { OPERAND_ars }, 'i' }, 50190 { { OPERAND_dsp340050b49a6c_oper85_imm }, 'i' } 50191}; 50192 50193static xtensa_arg_internal Iclass_iclass_STORE_Q_stateArgs[] = { 50194 { { STATE_CPENABLE }, 'i' } 50195}; 50196 50197static xtensa_arg_internal Iclass_iclass_AR2CM_DUP_args[] = { 50198 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 50199 { { OPERAND_ars }, 'i' } 50200}; 50201 50202static xtensa_arg_internal Iclass_iclass_AR2CM_DUP_stateArgs[] = { 50203 { { STATE_CPENABLE }, 'i' } 50204}; 50205 50206static xtensa_arg_internal Iclass_iclass_AR2CM_LN_args[] = { 50207 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'm' }, 50208 { { OPERAND_ars }, 'i' }, 50209 { { OPERAND_dsp340050b49a6c_oper52_imm }, 'i' } 50210}; 50211 50212static xtensa_arg_internal Iclass_iclass_AR2CM_LN_stateArgs[] = { 50213 { { STATE_CPENABLE }, 'i' } 50214}; 50215 50216static xtensa_arg_internal Iclass_iclass_AR2CM_LN_I_args[] = { 50217 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'm' }, 50218 { { OPERAND_ars }, 'i' }, 50219 { { OPERAND_dsp340050b49a6c_oper52_imm }, 'i' } 50220}; 50221 50222static xtensa_arg_internal Iclass_iclass_AR2CM_LN_I_stateArgs[] = { 50223 { { STATE_CPENABLE }, 'i' } 50224}; 50225 50226static xtensa_arg_internal Iclass_iclass_AR2CM_LN_R_args[] = { 50227 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'm' }, 50228 { { OPERAND_ars }, 'i' }, 50229 { { OPERAND_dsp340050b49a6c_oper52_imm }, 'i' } 50230}; 50231 50232static xtensa_arg_internal Iclass_iclass_AR2CM_LN_R_stateArgs[] = { 50233 { { STATE_CPENABLE }, 'i' } 50234}; 50235 50236static xtensa_arg_internal Iclass_iclass_AR2PQ_LN_args[] = { 50237 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'm' }, 50238 { { OPERAND_ars }, 'i' }, 50239 { { OPERAND_dsp340050b49a6c_oper52_imm }, 'i' }, 50240 { { OPERAND_dsp340050b49a6c_oper57_imm }, 'i' } 50241}; 50242 50243static xtensa_arg_internal Iclass_iclass_AR2PQ_LN_stateArgs[] = { 50244 { { STATE_CPENABLE }, 'i' } 50245}; 50246 50247static xtensa_arg_internal Iclass_iclass_AR2SAR_DUP_args[] = { 50248 { { OPERAND_ars }, 'i' } 50249}; 50250 50251static xtensa_arg_internal Iclass_iclass_AR2SAR_DUP_stateArgs[] = { 50252 { { STATE_SAR3 }, 'o' }, 50253 { { STATE_SAR2 }, 'o' }, 50254 { { STATE_SAR1 }, 'o' }, 50255 { { STATE_SAR0 }, 'o' }, 50256 { { STATE_CPENABLE }, 'i' } 50257}; 50258 50259static xtensa_arg_internal Iclass_iclass_CLRAC_args[] = { 50260 { { OPERAND_dsp340050b49a6c_oper63_reg }, 'o' } 50261}; 50262 50263static xtensa_arg_internal Iclass_iclass_CLRAC_stateArgs[] = { 50264 { { STATE_CPENABLE }, 'i' } 50265}; 50266 50267static xtensa_arg_internal Iclass_iclass_CLRCM_args[] = { 50268 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' } 50269}; 50270 50271static xtensa_arg_internal Iclass_iclass_CLRCM_stateArgs[] = { 50272 { { STATE_CPENABLE }, 'i' } 50273}; 50274 50275static xtensa_arg_internal Iclass_iclass_CM2AR_LN_args[] = { 50276 { { OPERAND_arr }, 'o' }, 50277 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' }, 50278 { { OPERAND_dsp340050b49a6c_oper64_imm }, 'i' } 50279}; 50280 50281static xtensa_arg_internal Iclass_iclass_CM2AR_LN_stateArgs[] = { 50282 { { STATE_CPENABLE }, 'i' } 50283}; 50284 50285static xtensa_arg_internal Iclass_iclass_CM2AR_LN_I_args[] = { 50286 { { OPERAND_arr }, 'o' }, 50287 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' }, 50288 { { OPERAND_dsp340050b49a6c_oper64_imm }, 'i' } 50289}; 50290 50291static xtensa_arg_internal Iclass_iclass_CM2AR_LN_I_stateArgs[] = { 50292 { { STATE_CPENABLE }, 'i' } 50293}; 50294 50295static xtensa_arg_internal Iclass_iclass_CM2AR_LN_R_args[] = { 50296 { { OPERAND_arr }, 'o' }, 50297 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' }, 50298 { { OPERAND_dsp340050b49a6c_oper64_imm }, 'i' } 50299}; 50300 50301static xtensa_arg_internal Iclass_iclass_CM2AR_LN_R_stateArgs[] = { 50302 { { STATE_CPENABLE }, 'i' } 50303}; 50304 50305static xtensa_arg_internal Iclass_iclass_COMB_AR_args[] = { 50306 { { OPERAND_arr }, 'o' }, 50307 { { OPERAND_ars }, 'i' }, 50308 { { OPERAND_art }, 'i' } 50309}; 50310 50311static xtensa_arg_internal Iclass_iclass_CONJ_args[] = { 50312 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 50313 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 50314}; 50315 50316static xtensa_arg_internal Iclass_iclass_CONJ_stateArgs[] = { 50317 { { STATE_CPENABLE }, 'i' } 50318}; 50319 50320static xtensa_arg_internal Iclass_iclass_MOV2AC32_I_args[] = { 50321 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50322 { { OPERAND_dsp340050b49a6c_oper71_reg }, 'm' } 50323}; 50324 50325static xtensa_arg_internal Iclass_iclass_MOV2AC32_I_stateArgs[] = { 50326 { { STATE_CPENABLE }, 'i' } 50327}; 50328 50329static xtensa_arg_internal Iclass_iclass_MOV2AC32_R_args[] = { 50330 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50331 { { OPERAND_dsp340050b49a6c_oper71_reg }, 'm' } 50332}; 50333 50334static xtensa_arg_internal Iclass_iclass_MOV2AC32_R_stateArgs[] = { 50335 { { STATE_CPENABLE }, 'i' } 50336}; 50337 50338static xtensa_arg_internal Iclass_iclass_MOV2CM2PQ_args[] = { 50339 { { OPERAND_dsp340050b49a6c_oper65_reg }, 'o' }, 50340 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50341 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' } 50342}; 50343 50344static xtensa_arg_internal Iclass_iclass_MOV2CM2PQ_stateArgs[] = { 50345 { { STATE_CPENABLE }, 'i' } 50346}; 50347 50348static xtensa_arg_internal Iclass_iclass_MOVAC_args[] = { 50349 { { OPERAND_dsp340050b49a6c_oper63_reg }, 'o' }, 50350 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' } 50351}; 50352 50353static xtensa_arg_internal Iclass_iclass_MOVAC_stateArgs[] = { 50354 { { STATE_CPENABLE }, 'i' } 50355}; 50356 50357static xtensa_arg_internal Iclass_iclass_MOVAC_I_args[] = { 50358 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' }, 50359 { { OPERAND_dsp340050b49a6c_oper66_reg }, 'i' } 50360}; 50361 50362static xtensa_arg_internal Iclass_iclass_MOVAC_I_stateArgs[] = { 50363 { { STATE_CPENABLE }, 'i' } 50364}; 50365 50366static xtensa_arg_internal Iclass_iclass_MOVAC_I2R_args[] = { 50367 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' }, 50368 { { OPERAND_dsp340050b49a6c_oper63_reg }, 'i' } 50369}; 50370 50371static xtensa_arg_internal Iclass_iclass_MOVAC_I2R_stateArgs[] = { 50372 { { STATE_CPENABLE }, 'i' } 50373}; 50374 50375static xtensa_arg_internal Iclass_iclass_MOVAC_R_args[] = { 50376 { { OPERAND_dsp340050b49a6c_oper66_reg }, 'm' }, 50377 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' } 50378}; 50379 50380static xtensa_arg_internal Iclass_iclass_MOVAC_R_stateArgs[] = { 50381 { { STATE_CPENABLE }, 'i' } 50382}; 50383 50384static xtensa_arg_internal Iclass_iclass_MOVAC_R2I_args[] = { 50385 { { OPERAND_dsp340050b49a6c_oper63_reg }, 'm' }, 50386 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' } 50387}; 50388 50389static xtensa_arg_internal Iclass_iclass_MOVAC_R2I_stateArgs[] = { 50390 { { STATE_CPENABLE }, 'i' } 50391}; 50392 50393static xtensa_arg_internal Iclass_iclass_MOVAR2_args[] = { 50394 { { OPERAND_arr }, 'o' }, 50395 { { OPERAND_ars }, 'i' } 50396}; 50397 50398static xtensa_arg_internal Iclass_iclass_MOVCM_args[] = { 50399 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 50400 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 50401}; 50402 50403static xtensa_arg_internal Iclass_iclass_MOVCM_stateArgs[] = { 50404 { { STATE_CPENABLE }, 'i' } 50405}; 50406 50407static xtensa_arg_internal Iclass_iclass_MOVCM2PQ_args[] = { 50408 { { OPERAND_dsp340050b49a6c_oper81_reg }, 'm' }, 50409 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50410 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 50411}; 50412 50413static xtensa_arg_internal Iclass_iclass_MOVCM2PQ_stateArgs[] = { 50414 { { STATE_CPENABLE }, 'i' } 50415}; 50416 50417static xtensa_arg_internal Iclass_iclass_MOVCND_0_args[] = { 50418 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'm' }, 50419 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50420 { { OPERAND_ars }, 'i' } 50421}; 50422 50423static xtensa_arg_internal Iclass_iclass_MOVCND_0_stateArgs[] = { 50424 { { STATE_CPENABLE }, 'i' } 50425}; 50426 50427static xtensa_arg_internal Iclass_iclass_MOVCND_1_args[] = { 50428 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'm' }, 50429 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50430 { { OPERAND_ars }, 'i' } 50431}; 50432 50433static xtensa_arg_internal Iclass_iclass_MOVCND_1_stateArgs[] = { 50434 { { STATE_CPENABLE }, 'i' } 50435}; 50436 50437static xtensa_arg_internal Iclass_iclass_MOVCND_2_args[] = { 50438 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'm' }, 50439 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50440 { { OPERAND_ars }, 'i' } 50441}; 50442 50443static xtensa_arg_internal Iclass_iclass_MOVCND_2_stateArgs[] = { 50444 { { STATE_CPENABLE }, 'i' } 50445}; 50446 50447static xtensa_arg_internal Iclass_iclass_MOVCND_3_args[] = { 50448 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'm' }, 50449 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50450 { { OPERAND_ars }, 'i' } 50451}; 50452 50453static xtensa_arg_internal Iclass_iclass_MOVCND_3_stateArgs[] = { 50454 { { STATE_CPENABLE }, 'i' } 50455}; 50456 50457static xtensa_arg_internal Iclass_iclass_MOVCND_4_args[] = { 50458 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'm' }, 50459 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50460 { { OPERAND_ars }, 'i' } 50461}; 50462 50463static xtensa_arg_internal Iclass_iclass_MOVCND_4_stateArgs[] = { 50464 { { STATE_CPENABLE }, 'i' } 50465}; 50466 50467static xtensa_arg_internal Iclass_iclass_MOVCND_5_args[] = { 50468 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'm' }, 50469 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50470 { { OPERAND_ars }, 'i' } 50471}; 50472 50473static xtensa_arg_internal Iclass_iclass_MOVCND_5_stateArgs[] = { 50474 { { STATE_CPENABLE }, 'i' } 50475}; 50476 50477static xtensa_arg_internal Iclass_iclass_MOVCND_6_args[] = { 50478 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'm' }, 50479 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50480 { { OPERAND_ars }, 'i' } 50481}; 50482 50483static xtensa_arg_internal Iclass_iclass_MOVCND_6_stateArgs[] = { 50484 { { STATE_CPENABLE }, 'i' } 50485}; 50486 50487static xtensa_arg_internal Iclass_iclass_MOVCND_7_args[] = { 50488 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'm' }, 50489 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 50490 { { OPERAND_ars }, 'i' } 50491}; 50492 50493static xtensa_arg_internal Iclass_iclass_MOVCND_7_stateArgs[] = { 50494 { { STATE_CPENABLE }, 'i' } 50495}; 50496 50497static xtensa_arg_internal Iclass_iclass_MOVCND8_0_args[] = { 50498 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'm' }, 50499 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' }, 50500 { { OPERAND_ars }, 'i' } 50501}; 50502 50503static xtensa_arg_internal Iclass_iclass_MOVCND8_0_stateArgs[] = { 50504 { { STATE_CPENABLE }, 'i' } 50505}; 50506 50507static xtensa_arg_internal Iclass_iclass_MOVCND8_1_args[] = { 50508 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'm' }, 50509 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' }, 50510 { { OPERAND_ars }, 'i' } 50511}; 50512 50513static xtensa_arg_internal Iclass_iclass_MOVCND8_1_stateArgs[] = { 50514 { { STATE_CPENABLE }, 'i' } 50515}; 50516 50517static xtensa_arg_internal Iclass_iclass_MOVCND8_2_args[] = { 50518 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'm' }, 50519 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' }, 50520 { { OPERAND_ars }, 'i' } 50521}; 50522 50523static xtensa_arg_internal Iclass_iclass_MOVCND8_2_stateArgs[] = { 50524 { { STATE_CPENABLE }, 'i' } 50525}; 50526 50527static xtensa_arg_internal Iclass_iclass_MOVCND8_3_args[] = { 50528 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'm' }, 50529 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' }, 50530 { { OPERAND_ars }, 'i' } 50531}; 50532 50533static xtensa_arg_internal Iclass_iclass_MOVCND8_3_stateArgs[] = { 50534 { { STATE_CPENABLE }, 'i' } 50535}; 50536 50537static xtensa_arg_internal Iclass_iclass_MOVCND8_4_args[] = { 50538 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'm' }, 50539 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' }, 50540 { { OPERAND_ars }, 'i' } 50541}; 50542 50543static xtensa_arg_internal Iclass_iclass_MOVCND8_4_stateArgs[] = { 50544 { { STATE_CPENABLE }, 'i' } 50545}; 50546 50547static xtensa_arg_internal Iclass_iclass_MOVCND8_5_args[] = { 50548 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'm' }, 50549 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' }, 50550 { { OPERAND_ars }, 'i' } 50551}; 50552 50553static xtensa_arg_internal Iclass_iclass_MOVCND8_5_stateArgs[] = { 50554 { { STATE_CPENABLE }, 'i' } 50555}; 50556 50557static xtensa_arg_internal Iclass_iclass_MOVCND8_6_args[] = { 50558 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'm' }, 50559 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' }, 50560 { { OPERAND_ars }, 'i' } 50561}; 50562 50563static xtensa_arg_internal Iclass_iclass_MOVCND8_6_stateArgs[] = { 50564 { { STATE_CPENABLE }, 'i' } 50565}; 50566 50567static xtensa_arg_internal Iclass_iclass_MOVCND8_7_args[] = { 50568 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'm' }, 50569 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' }, 50570 { { OPERAND_ars }, 'i' } 50571}; 50572 50573static xtensa_arg_internal Iclass_iclass_MOVCND8_7_stateArgs[] = { 50574 { { STATE_CPENABLE }, 'i' } 50575}; 50576 50577static xtensa_arg_internal Iclass_iclass_MOV_I_args[] = { 50578 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 50579 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 50580}; 50581 50582static xtensa_arg_internal Iclass_iclass_MOV_I_stateArgs[] = { 50583 { { STATE_CPENABLE }, 'i' } 50584}; 50585 50586static xtensa_arg_internal Iclass_iclass_MOVPQ2PQ_args[] = { 50587 { { OPERAND_dsp340050b49a6c_oper65_reg }, 'o' }, 50588 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' } 50589}; 50590 50591static xtensa_arg_internal Iclass_iclass_MOVPQ2PQ_stateArgs[] = { 50592 { { STATE_CPENABLE }, 'i' } 50593}; 50594 50595static xtensa_arg_internal Iclass_iclass_MOV_R_args[] = { 50596 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 50597 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 50598}; 50599 50600static xtensa_arg_internal Iclass_iclass_MOV_R_stateArgs[] = { 50601 { { STATE_CPENABLE }, 'i' } 50602}; 50603 50604static xtensa_arg_internal Iclass_iclass_NEGCM_args[] = { 50605 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 50606 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 50607}; 50608 50609static xtensa_arg_internal Iclass_iclass_NEGCM_stateArgs[] = { 50610 { { STATE_CPENABLE }, 'i' } 50611}; 50612 50613static xtensa_arg_internal Iclass_iclass_POP16LLR_1_args[] = { 50614 { { OPERAND_dsp340050b49a6c_oper63_reg }, 'o' } 50615}; 50616 50617static xtensa_arg_internal Iclass_iclass_POP16LLR_1_stateArgs[] = { 50618 { { STATE_LLR_BUF }, 'm' }, 50619 { { STATE_LLR_POS }, 'm' }, 50620 { { STATE_CPENABLE }, 'i' } 50621}; 50622 50623static xtensa_arg_internal Iclass_iclass_PQ2CM_args[] = { 50624 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 50625 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 50626 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 50627}; 50628 50629static xtensa_arg_internal Iclass_iclass_PQ2CM_stateArgs[] = { 50630 { { STATE_CPENABLE }, 'i' } 50631}; 50632 50633static xtensa_arg_internal Iclass_iclass_SWAPAC_R_args[] = { 50634 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' }, 50635 { { OPERAND_dsp340050b49a6c_oper54_reg }, 'm' } 50636}; 50637 50638static xtensa_arg_internal Iclass_iclass_SWAPAC_R_stateArgs[] = { 50639 { { STATE_CPENABLE }, 'i' } 50640}; 50641 50642static xtensa_arg_internal Iclass_iclass_SWAPAC_RI_args[] = { 50643 { { OPERAND_dsp340050b49a6c_oper63_reg }, 'o' }, 50644 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' } 50645}; 50646 50647static xtensa_arg_internal Iclass_iclass_SWAPAC_RI_stateArgs[] = { 50648 { { STATE_CPENABLE }, 'i' } 50649}; 50650 50651static xtensa_arg_internal Iclass_iclass_SWAPB_args[] = { 50652 { { OPERAND_arr }, 'o' }, 50653 { { OPERAND_ars }, 'i' } 50654}; 50655 50656static xtensa_arg_internal Iclass_iclass_ADD2AC_args[] = { 50657 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50658 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' }, 50659 { { OPERAND_dsp340050b49a6c_oper52_imm }, 'i' } 50660}; 50661 50662static xtensa_arg_internal Iclass_iclass_ADD2AC_stateArgs[] = { 50663 { { STATE_SOV }, 'm' }, 50664 { { STATE_SAR0 }, 'i' }, 50665 { { STATE_SAR1 }, 'i' }, 50666 { { STATE_SAR2 }, 'i' }, 50667 { { STATE_SAR3 }, 'i' }, 50668 { { STATE_CPENABLE }, 'i' } 50669}; 50670 50671static xtensa_arg_internal Iclass_iclass_ADDAC_args[] = { 50672 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' }, 50673 { { OPERAND_dsp340050b49a6c_oper54_reg }, 'i' }, 50674 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 50675}; 50676 50677static xtensa_arg_internal Iclass_iclass_ADDAC_stateArgs[] = { 50678 { { STATE_SOV }, 'm' }, 50679 { { STATE_SAT_MODE }, 'i' }, 50680 { { STATE_CPENABLE }, 'i' } 50681}; 50682 50683static xtensa_arg_internal Iclass_iclass_CDOT_args[] = { 50684 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50685 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50686 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 50687 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 50688}; 50689 50690static xtensa_arg_internal Iclass_iclass_CDOT_stateArgs[] = { 50691 { { STATE_SOV }, 'm' }, 50692 { { STATE_CPENABLE }, 'i' } 50693}; 50694 50695static xtensa_arg_internal Iclass_iclass_CDOTAC_args[] = { 50696 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50697 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50698 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 50699 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 50700}; 50701 50702static xtensa_arg_internal Iclass_iclass_CDOTAC_stateArgs[] = { 50703 { { STATE_SOV }, 'm' }, 50704 { { STATE_SAT_MODE }, 'i' }, 50705 { { STATE_CPENABLE }, 'i' } 50706}; 50707 50708static xtensa_arg_internal Iclass_iclass_CDOTACS_args[] = { 50709 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50710 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50711 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 50712 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 50713}; 50714 50715static xtensa_arg_internal Iclass_iclass_CDOTACS_stateArgs[] = { 50716 { { STATE_SOV }, 'm' }, 50717 { { STATE_SAT_MODE }, 'i' }, 50718 { { STATE_CPENABLE }, 'i' } 50719}; 50720 50721static xtensa_arg_internal Iclass_iclass_CMAC_args[] = { 50722 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50723 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50724 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 50725}; 50726 50727static xtensa_arg_internal Iclass_iclass_CMAC_stateArgs[] = { 50728 { { STATE_SOV }, 'm' }, 50729 { { STATE_SAT_MODE }, 'i' }, 50730 { { STATE_CPENABLE }, 'i' } 50731}; 50732 50733static xtensa_arg_internal Iclass_iclass_CMACS_args[] = { 50734 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50735 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50736 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 50737}; 50738 50739static xtensa_arg_internal Iclass_iclass_CMACS_stateArgs[] = { 50740 { { STATE_SOV }, 'm' }, 50741 { { STATE_SAT_MODE }, 'i' }, 50742 { { STATE_CPENABLE }, 'i' } 50743}; 50744 50745static xtensa_arg_internal Iclass_iclass_CMPY_args[] = { 50746 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50747 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50748 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 50749}; 50750 50751static xtensa_arg_internal Iclass_iclass_CMPY_stateArgs[] = { 50752 { { STATE_SOV }, 'm' }, 50753 { { STATE_CPENABLE }, 'i' } 50754}; 50755 50756static xtensa_arg_internal Iclass_iclass_CMPY2CM_args[] = { 50757 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'o' }, 50758 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50759 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' } 50760}; 50761 50762static xtensa_arg_internal Iclass_iclass_CMPY2CM_stateArgs[] = { 50763 { { STATE_SOV }, 'm' }, 50764 { { STATE_SAT_MODE }, 'i' }, 50765 { { STATE_CPENABLE }, 'i' } 50766}; 50767 50768static xtensa_arg_internal Iclass_iclass_CMPY2PQ_args[] = { 50769 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50770 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50771 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'm' } 50772}; 50773 50774static xtensa_arg_internal Iclass_iclass_CMPY2PQ_stateArgs[] = { 50775 { { STATE_SOV }, 'm' }, 50776 { { STATE_SAT_MODE }, 'i' }, 50777 { { STATE_CPENABLE }, 'i' } 50778}; 50779 50780static xtensa_arg_internal Iclass_iclass_CMPYS_args[] = { 50781 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50782 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50783 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 50784}; 50785 50786static xtensa_arg_internal Iclass_iclass_CMPYS_stateArgs[] = { 50787 { { STATE_SOV }, 'm' }, 50788 { { STATE_CPENABLE }, 'i' } 50789}; 50790 50791static xtensa_arg_internal Iclass_iclass_CMPYXP2PQ_args[] = { 50792 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50793 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'm' }, 50794 { { OPERAND_dsp340050b49a6c_oper52_imm }, 'i' } 50795}; 50796 50797static xtensa_arg_internal Iclass_iclass_CMPYXP2PQ_stateArgs[] = { 50798 { { STATE_SOV }, 'm' }, 50799 { { STATE_SAT_MODE }, 'i' }, 50800 { { STATE_CPENABLE }, 'i' } 50801}; 50802 50803static xtensa_arg_internal Iclass_iclass_COMB32_args[] = { 50804 { { OPERAND_dsp340050b49a6c_oper65_reg }, 'o' }, 50805 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50806 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50807 { { OPERAND_dsp340050b49a6c_oper66_reg }, 'i' }, 50808 { { OPERAND_dsp340050b49a6c_oper67_reg }, 'i' } 50809}; 50810 50811static xtensa_arg_internal Iclass_iclass_COMB32_stateArgs[] = { 50812 { { STATE_WEIGHT_REG }, 'i' }, 50813 { { STATE_SCALE_REG }, 'i' }, 50814 { { STATE_CPENABLE }, 'i' } 50815}; 50816 50817static xtensa_arg_internal Iclass_iclass_DOT_args[] = { 50818 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50819 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50820 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 50821 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 50822}; 50823 50824static xtensa_arg_internal Iclass_iclass_DOT_stateArgs[] = { 50825 { { STATE_SOV }, 'm' }, 50826 { { STATE_CPENABLE }, 'i' } 50827}; 50828 50829static xtensa_arg_internal Iclass_iclass_DOTAC_args[] = { 50830 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50831 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50832 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 50833 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 50834}; 50835 50836static xtensa_arg_internal Iclass_iclass_DOTAC_stateArgs[] = { 50837 { { STATE_SOV }, 'm' }, 50838 { { STATE_SAT_MODE }, 'i' }, 50839 { { STATE_CPENABLE }, 'i' } 50840}; 50841 50842static xtensa_arg_internal Iclass_iclass_DOTACS_args[] = { 50843 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50844 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50845 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 50846 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 50847}; 50848 50849static xtensa_arg_internal Iclass_iclass_DOTACS_stateArgs[] = { 50850 { { STATE_SOV }, 'm' }, 50851 { { STATE_SAT_MODE }, 'i' }, 50852 { { STATE_CPENABLE }, 'i' } 50853}; 50854 50855static xtensa_arg_internal Iclass_iclass_LIN_INT_args[] = { 50856 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'o' }, 50857 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50858 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' } 50859}; 50860 50861static xtensa_arg_internal Iclass_iclass_LIN_INT_stateArgs[] = { 50862 { { STATE_SOV }, 'm' }, 50863 { { STATE_INTERP_EXT_L }, 'i' }, 50864 { { STATE_INTERP_EXT_N }, 'i' }, 50865 { { STATE_SAT_MODE }, 'i' }, 50866 { { STATE_SCALE_REG }, 'i' }, 50867 { { STATE_CPENABLE }, 'i' } 50868}; 50869 50870static xtensa_arg_internal Iclass_iclass_LLRPRE1_args[] = { 50871 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50872 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50873 { { OPERAND_ars }, 'i' }, 50874 { { OPERAND_art }, 'i' }, 50875 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' }, 50876 { { OPERAND_dsp340050b49a6c_oper54_reg }, 'o' } 50877}; 50878 50879static xtensa_arg_internal Iclass_iclass_LLRPRE1_stateArgs[] = { 50880 { { STATE_PERM_REG }, 'i' }, 50881 { { STATE_CPENABLE }, 'i' } 50882}; 50883 50884static xtensa_arg_internal Iclass_iclass_LLRPRE2_args[] = { 50885 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' }, 50886 { { OPERAND_dsp340050b49a6c_oper66_reg }, 'i' }, 50887 { { OPERAND_dsp340050b49a6c_oper78_imm }, 'i' } 50888}; 50889 50890static xtensa_arg_internal Iclass_iclass_LLRPRE2_stateArgs[] = { 50891 { { STATE_LLR_BUF }, 'm' }, 50892 { { STATE_LLR_POS }, 'm' }, 50893 { { STATE_CPENABLE }, 'i' } 50894}; 50895 50896static xtensa_arg_internal Iclass_iclass_MAC_args[] = { 50897 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50898 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50899 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 50900}; 50901 50902static xtensa_arg_internal Iclass_iclass_MAC_stateArgs[] = { 50903 { { STATE_SOV }, 'm' }, 50904 { { STATE_SAT_MODE }, 'i' }, 50905 { { STATE_CPENABLE }, 'i' } 50906}; 50907 50908static xtensa_arg_internal Iclass_iclass_MAC8_args[] = { 50909 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50910 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50911 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 50912}; 50913 50914static xtensa_arg_internal Iclass_iclass_MAC8_stateArgs[] = { 50915 { { STATE_SOV }, 'm' }, 50916 { { STATE_SAT_MODE }, 'i' }, 50917 { { STATE_CPENABLE }, 'i' } 50918}; 50919 50920static xtensa_arg_internal Iclass_iclass_MACD8_args[] = { 50921 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50922 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50923 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 50924 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 50925}; 50926 50927static xtensa_arg_internal Iclass_iclass_MACD8_stateArgs[] = { 50928 { { STATE_SOV }, 'm' }, 50929 { { STATE_SAT_MODE }, 'i' }, 50930 { { STATE_CPENABLE }, 'i' } 50931}; 50932 50933static xtensa_arg_internal Iclass_iclass_MACPQXP_0_args[] = { 50934 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50935 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50936 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 50937 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 50938}; 50939 50940static xtensa_arg_internal Iclass_iclass_MACPQXP_0_stateArgs[] = { 50941 { { STATE_SOV }, 'm' }, 50942 { { STATE_SAT_MODE }, 'i' }, 50943 { { STATE_CPENABLE }, 'i' } 50944}; 50945 50946static xtensa_arg_internal Iclass_iclass_MACPQXP_1_args[] = { 50947 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50948 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50949 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 50950 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 50951}; 50952 50953static xtensa_arg_internal Iclass_iclass_MACPQXP_1_stateArgs[] = { 50954 { { STATE_SOV }, 'm' }, 50955 { { STATE_SAT_MODE }, 'i' }, 50956 { { STATE_CPENABLE }, 'i' } 50957}; 50958 50959static xtensa_arg_internal Iclass_iclass_MACPQXP_2_args[] = { 50960 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50961 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50962 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 50963 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 50964}; 50965 50966static xtensa_arg_internal Iclass_iclass_MACPQXP_2_stateArgs[] = { 50967 { { STATE_SOV }, 'm' }, 50968 { { STATE_SAT_MODE }, 'i' }, 50969 { { STATE_CPENABLE }, 'i' } 50970}; 50971 50972static xtensa_arg_internal Iclass_iclass_MACPQXP_3_args[] = { 50973 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50974 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50975 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 50976 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 50977}; 50978 50979static xtensa_arg_internal Iclass_iclass_MACPQXP_3_stateArgs[] = { 50980 { { STATE_SOV }, 'm' }, 50981 { { STATE_SAT_MODE }, 'i' }, 50982 { { STATE_CPENABLE }, 'i' } 50983}; 50984 50985static xtensa_arg_internal Iclass_iclass_MACS_args[] = { 50986 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50987 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 50988 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 50989}; 50990 50991static xtensa_arg_internal Iclass_iclass_MACS_stateArgs[] = { 50992 { { STATE_SOV }, 'm' }, 50993 { { STATE_SAT_MODE }, 'i' }, 50994 { { STATE_CPENABLE }, 'i' } 50995}; 50996 50997static xtensa_arg_internal Iclass_iclass_MACXP2_0_args[] = { 50998 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 50999 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51000 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51001 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 51002}; 51003 51004static xtensa_arg_internal Iclass_iclass_MACXP2_0_stateArgs[] = { 51005 { { STATE_SOV }, 'm' }, 51006 { { STATE_SAT_MODE }, 'i' }, 51007 { { STATE_CPENABLE }, 'i' } 51008}; 51009 51010static xtensa_arg_internal Iclass_iclass_MACXP2_1_args[] = { 51011 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51012 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51013 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51014 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 51015}; 51016 51017static xtensa_arg_internal Iclass_iclass_MACXP2_1_stateArgs[] = { 51018 { { STATE_SOV }, 'm' }, 51019 { { STATE_SAT_MODE }, 'i' }, 51020 { { STATE_CPENABLE }, 'i' } 51021}; 51022 51023static xtensa_arg_internal Iclass_iclass_MACXP_0_args[] = { 51024 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51025 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51026 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 51027}; 51028 51029static xtensa_arg_internal Iclass_iclass_MACXP_0_stateArgs[] = { 51030 { { STATE_SOV }, 'm' }, 51031 { { STATE_SAT_MODE }, 'i' }, 51032 { { STATE_CPENABLE }, 'i' } 51033}; 51034 51035static xtensa_arg_internal Iclass_iclass_MACXP_1_args[] = { 51036 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51037 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51038 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 51039}; 51040 51041static xtensa_arg_internal Iclass_iclass_MACXP_1_stateArgs[] = { 51042 { { STATE_SOV }, 'm' }, 51043 { { STATE_SAT_MODE }, 'i' }, 51044 { { STATE_CPENABLE }, 'i' } 51045}; 51046 51047static xtensa_arg_internal Iclass_iclass_MACXP_2_args[] = { 51048 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51049 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51050 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 51051}; 51052 51053static xtensa_arg_internal Iclass_iclass_MACXP_2_stateArgs[] = { 51054 { { STATE_SOV }, 'm' }, 51055 { { STATE_SAT_MODE }, 'i' }, 51056 { { STATE_CPENABLE }, 'i' } 51057}; 51058 51059static xtensa_arg_internal Iclass_iclass_MACXP_3_args[] = { 51060 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51061 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51062 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 51063}; 51064 51065static xtensa_arg_internal Iclass_iclass_MACXP_3_stateArgs[] = { 51066 { { STATE_SOV }, 'm' }, 51067 { { STATE_SAT_MODE }, 'i' }, 51068 { { STATE_CPENABLE }, 'i' } 51069}; 51070 51071static xtensa_arg_internal Iclass_iclass_MOV2AC_args[] = { 51072 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' }, 51073 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51074 { { OPERAND_dsp340050b49a6c_oper52_imm }, 'i' } 51075}; 51076 51077static xtensa_arg_internal Iclass_iclass_MOV2AC_stateArgs[] = { 51078 { { STATE_SOV }, 'm' }, 51079 { { STATE_SAR0 }, 'i' }, 51080 { { STATE_SAR1 }, 'i' }, 51081 { { STATE_SAR2 }, 'i' }, 51082 { { STATE_SAR3 }, 'i' }, 51083 { { STATE_CPENABLE }, 'i' } 51084}; 51085 51086static xtensa_arg_internal Iclass_iclass_MPY_args[] = { 51087 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51088 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51089 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51090}; 51091 51092static xtensa_arg_internal Iclass_iclass_MPY_stateArgs[] = { 51093 { { STATE_SOV }, 'm' }, 51094 { { STATE_CPENABLE }, 'i' } 51095}; 51096 51097static xtensa_arg_internal Iclass_iclass_MPY2CM_args[] = { 51098 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'o' }, 51099 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51100 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' } 51101}; 51102 51103static xtensa_arg_internal Iclass_iclass_MPY2CM_stateArgs[] = { 51104 { { STATE_SOV }, 'm' }, 51105 { { STATE_SAT_MODE }, 'i' }, 51106 { { STATE_CPENABLE }, 'i' } 51107}; 51108 51109static xtensa_arg_internal Iclass_iclass_MPY2PQ_args[] = { 51110 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51111 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51112 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'm' } 51113}; 51114 51115static xtensa_arg_internal Iclass_iclass_MPY2PQ_stateArgs[] = { 51116 { { STATE_SOV }, 'm' }, 51117 { { STATE_SAT_MODE }, 'i' }, 51118 { { STATE_CPENABLE }, 'i' } 51119}; 51120 51121static xtensa_arg_internal Iclass_iclass_MPY8_args[] = { 51122 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51123 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51124 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51125}; 51126 51127static xtensa_arg_internal Iclass_iclass_MPY8_stateArgs[] = { 51128 { { STATE_SOV }, 'm' }, 51129 { { STATE_CPENABLE }, 'i' } 51130}; 51131 51132static xtensa_arg_internal Iclass_iclass_MPYADD8_2CM_args[] = { 51133 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'm' }, 51134 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51135 { { OPERAND_ars }, 'i' } 51136}; 51137 51138static xtensa_arg_internal Iclass_iclass_MPYADD8_2CM_stateArgs[] = { 51139 { { STATE_SOV }, 'm' }, 51140 { { STATE_SAT_MODE }, 'i' }, 51141 { { STATE_CPENABLE }, 'i' } 51142}; 51143 51144static xtensa_arg_internal Iclass_iclass_MPYD8_args[] = { 51145 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51146 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51147 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51148 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51149}; 51150 51151static xtensa_arg_internal Iclass_iclass_MPYD8_stateArgs[] = { 51152 { { STATE_SOV }, 'm' }, 51153 { { STATE_CPENABLE }, 'i' } 51154}; 51155 51156static xtensa_arg_internal Iclass_iclass_MPYPQXP_0_args[] = { 51157 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51158 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51159 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51160 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51161}; 51162 51163static xtensa_arg_internal Iclass_iclass_MPYPQXP_0_stateArgs[] = { 51164 { { STATE_SOV }, 'm' }, 51165 { { STATE_CPENABLE }, 'i' } 51166}; 51167 51168static xtensa_arg_internal Iclass_iclass_MPYPQXP_1_args[] = { 51169 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51170 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51171 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51172 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51173}; 51174 51175static xtensa_arg_internal Iclass_iclass_MPYPQXP_1_stateArgs[] = { 51176 { { STATE_SOV }, 'm' }, 51177 { { STATE_CPENABLE }, 'i' } 51178}; 51179 51180static xtensa_arg_internal Iclass_iclass_MPYPQXP_2_args[] = { 51181 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51182 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51183 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51184 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51185}; 51186 51187static xtensa_arg_internal Iclass_iclass_MPYPQXP_2_stateArgs[] = { 51188 { { STATE_SOV }, 'm' }, 51189 { { STATE_CPENABLE }, 'i' } 51190}; 51191 51192static xtensa_arg_internal Iclass_iclass_MPYPQXP_3_args[] = { 51193 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51194 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51195 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51196 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51197}; 51198 51199static xtensa_arg_internal Iclass_iclass_MPYPQXP_3_stateArgs[] = { 51200 { { STATE_SOV }, 'm' }, 51201 { { STATE_CPENABLE }, 'i' } 51202}; 51203 51204static xtensa_arg_internal Iclass_iclass_MPYS_args[] = { 51205 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51206 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51207 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51208}; 51209 51210static xtensa_arg_internal Iclass_iclass_MPYS_stateArgs[] = { 51211 { { STATE_SOV }, 'm' }, 51212 { { STATE_CPENABLE }, 'i' } 51213}; 51214 51215static xtensa_arg_internal Iclass_iclass_MPYXP2PQ_args[] = { 51216 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51217 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'm' }, 51218 { { OPERAND_dsp340050b49a6c_oper52_imm }, 'i' } 51219}; 51220 51221static xtensa_arg_internal Iclass_iclass_MPYXP2PQ_stateArgs[] = { 51222 { { STATE_SOV }, 'm' }, 51223 { { STATE_SAT_MODE }, 'i' }, 51224 { { STATE_CPENABLE }, 'i' } 51225}; 51226 51227static xtensa_arg_internal Iclass_iclass_MPYXP2_0_args[] = { 51228 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51229 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51230 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51231 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51232}; 51233 51234static xtensa_arg_internal Iclass_iclass_MPYXP2_0_stateArgs[] = { 51235 { { STATE_SOV }, 'm' }, 51236 { { STATE_CPENABLE }, 'i' } 51237}; 51238 51239static xtensa_arg_internal Iclass_iclass_MPYXP2_1_args[] = { 51240 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51241 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51242 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51243 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51244}; 51245 51246static xtensa_arg_internal Iclass_iclass_MPYXP2_1_stateArgs[] = { 51247 { { STATE_SOV }, 'm' }, 51248 { { STATE_CPENABLE }, 'i' } 51249}; 51250 51251static xtensa_arg_internal Iclass_iclass_MPYXP_0_args[] = { 51252 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51253 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51254 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51255}; 51256 51257static xtensa_arg_internal Iclass_iclass_MPYXP_0_stateArgs[] = { 51258 { { STATE_SOV }, 'm' }, 51259 { { STATE_CPENABLE }, 'i' } 51260}; 51261 51262static xtensa_arg_internal Iclass_iclass_MPYXP_1_args[] = { 51263 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51264 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51265 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51266}; 51267 51268static xtensa_arg_internal Iclass_iclass_MPYXP_1_stateArgs[] = { 51269 { { STATE_SOV }, 'm' }, 51270 { { STATE_CPENABLE }, 'i' } 51271}; 51272 51273static xtensa_arg_internal Iclass_iclass_MPYXP_2_args[] = { 51274 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51275 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51276 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51277}; 51278 51279static xtensa_arg_internal Iclass_iclass_MPYXP_2_stateArgs[] = { 51280 { { STATE_SOV }, 'm' }, 51281 { { STATE_CPENABLE }, 'i' } 51282}; 51283 51284static xtensa_arg_internal Iclass_iclass_MPYXP_3_args[] = { 51285 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51286 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51287 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51288}; 51289 51290static xtensa_arg_internal Iclass_iclass_MPYXP_3_stateArgs[] = { 51291 { { STATE_SOV }, 'm' }, 51292 { { STATE_CPENABLE }, 'i' } 51293}; 51294 51295static xtensa_arg_internal Iclass_iclass_NORMACD_args[] = { 51296 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51297 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51298 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 51299}; 51300 51301static xtensa_arg_internal Iclass_iclass_NORMACD_stateArgs[] = { 51302 { { STATE_SOV }, 'm' }, 51303 { { STATE_SAT_MODE }, 'i' }, 51304 { { STATE_CPENABLE }, 'i' } 51305}; 51306 51307static xtensa_arg_internal Iclass_iclass_NORMACPQ_I_args[] = { 51308 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51309 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 51310}; 51311 51312static xtensa_arg_internal Iclass_iclass_NORMACPQ_I_stateArgs[] = { 51313 { { STATE_SOV }, 'm' }, 51314 { { STATE_SAT_MODE }, 'i' }, 51315 { { STATE_CPENABLE }, 'i' } 51316}; 51317 51318static xtensa_arg_internal Iclass_iclass_NORMACPQ_R_args[] = { 51319 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51320 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 51321}; 51322 51323static xtensa_arg_internal Iclass_iclass_NORMACPQ_R_stateArgs[] = { 51324 { { STATE_SOV }, 'm' }, 51325 { { STATE_SAT_MODE }, 'i' }, 51326 { { STATE_CPENABLE }, 'i' } 51327}; 51328 51329static xtensa_arg_internal Iclass_iclass_NORMD_args[] = { 51330 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51331 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51332 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 51333}; 51334 51335static xtensa_arg_internal Iclass_iclass_NORMD_stateArgs[] = { 51336 { { STATE_SOV }, 'm' }, 51337 { { STATE_CPENABLE }, 'i' } 51338}; 51339 51340static xtensa_arg_internal Iclass_iclass_NORMPYPQ_I_args[] = { 51341 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51342 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 51343}; 51344 51345static xtensa_arg_internal Iclass_iclass_NORMPYPQ_I_stateArgs[] = { 51346 { { STATE_SOV }, 'm' }, 51347 { { STATE_CPENABLE }, 'i' } 51348}; 51349 51350static xtensa_arg_internal Iclass_iclass_NORMPYPQ_R_args[] = { 51351 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51352 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 51353}; 51354 51355static xtensa_arg_internal Iclass_iclass_NORMPYPQ_R_stateArgs[] = { 51356 { { STATE_SOV }, 'm' }, 51357 { { STATE_CPENABLE }, 'i' } 51358}; 51359 51360static xtensa_arg_internal Iclass_iclass_RCMAC_args[] = { 51361 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51362 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51363 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 51364}; 51365 51366static xtensa_arg_internal Iclass_iclass_RCMAC_stateArgs[] = { 51367 { { STATE_SOV }, 'm' }, 51368 { { STATE_SAT_MODE }, 'i' }, 51369 { { STATE_CPENABLE }, 'i' } 51370}; 51371 51372static xtensa_arg_internal Iclass_iclass_RCMPY_args[] = { 51373 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51374 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51375 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51376}; 51377 51378static xtensa_arg_internal Iclass_iclass_RCMPY_stateArgs[] = { 51379 { { STATE_SOV }, 'm' }, 51380 { { STATE_CPENABLE }, 'i' } 51381}; 51382 51383static xtensa_arg_internal Iclass_iclass_RCMPY2CM_args[] = { 51384 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'o' }, 51385 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51386 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' } 51387}; 51388 51389static xtensa_arg_internal Iclass_iclass_RCMPY2CM_stateArgs[] = { 51390 { { STATE_CPENABLE }, 'i' } 51391}; 51392 51393static xtensa_arg_internal Iclass_iclass_RFIR_args[] = { 51394 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51395 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51396 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51397 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' }, 51398 { { OPERAND_dsp340050b49a6c_oper54_reg }, 'm' }, 51399 { { OPERAND_dsp340050b49a6c_oper59_imm }, 'i' } 51400}; 51401 51402static xtensa_arg_internal Iclass_iclass_RFIR_stateArgs[] = { 51403 { { STATE_SOV }, 'm' }, 51404 { { STATE_SAT_MODE }, 'i' }, 51405 { { STATE_CPENABLE }, 'i' } 51406}; 51407 51408static xtensa_arg_internal Iclass_iclass_RFIRA_args[] = { 51409 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51410 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51411 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51412 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' }, 51413 { { OPERAND_dsp340050b49a6c_oper54_reg }, 'm' }, 51414 { { OPERAND_dsp340050b49a6c_oper59_imm }, 'i' } 51415}; 51416 51417static xtensa_arg_internal Iclass_iclass_RFIRA_stateArgs[] = { 51418 { { STATE_SOV }, 'm' }, 51419 { { STATE_SAT_MODE }, 'i' }, 51420 { { STATE_CPENABLE }, 'i' } 51421}; 51422 51423static xtensa_arg_internal Iclass_iclass_RFIRD_args[] = { 51424 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51425 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51426 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' }, 51427 { { OPERAND_dsp340050b49a6c_oper54_reg }, 'm' }, 51428 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51429}; 51430 51431static xtensa_arg_internal Iclass_iclass_RFIRD_stateArgs[] = { 51432 { { STATE_SOV }, 'm' }, 51433 { { STATE_SAT_MODE }, 'i' }, 51434 { { STATE_CPENABLE }, 'i' } 51435}; 51436 51437static xtensa_arg_internal Iclass_iclass_RFIRDA_args[] = { 51438 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51439 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 51440 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' }, 51441 { { OPERAND_dsp340050b49a6c_oper54_reg }, 'm' }, 51442 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51443}; 51444 51445static xtensa_arg_internal Iclass_iclass_RFIRDA_stateArgs[] = { 51446 { { STATE_SOV }, 'm' }, 51447 { { STATE_SAT_MODE }, 'i' }, 51448 { { STATE_CPENABLE }, 'i' } 51449}; 51450 51451static xtensa_arg_internal Iclass_iclass_RMAC_args[] = { 51452 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51453 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51454 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 51455}; 51456 51457static xtensa_arg_internal Iclass_iclass_RMAC_stateArgs[] = { 51458 { { STATE_SOV }, 'm' }, 51459 { { STATE_SAT_MODE }, 'i' }, 51460 { { STATE_CPENABLE }, 'i' } 51461}; 51462 51463static xtensa_arg_internal Iclass_iclass_RMPY_args[] = { 51464 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51465 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' }, 51466 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' } 51467}; 51468 51469static xtensa_arg_internal Iclass_iclass_RMPY_stateArgs[] = { 51470 { { STATE_SOV }, 'm' }, 51471 { { STATE_CPENABLE }, 'i' } 51472}; 51473 51474static xtensa_arg_internal Iclass_iclass_RMPY2CM_args[] = { 51475 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'o' }, 51476 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51477 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' } 51478}; 51479 51480static xtensa_arg_internal Iclass_iclass_RMPY2CM_stateArgs[] = { 51481 { { STATE_CPENABLE }, 'i' } 51482}; 51483 51484static xtensa_arg_internal Iclass_iclass_SMOD_ALIGN_args[] = { 51485 { { OPERAND_dsp340050b49a6c_oper63_reg }, 'o' }, 51486 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51487 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 51488 { { OPERAND_dsp340050b49a6c_oper78_imm }, 'i' } 51489}; 51490 51491static xtensa_arg_internal Iclass_iclass_SMOD_ALIGN_stateArgs[] = { 51492 { { STATE_SMOD_BUF }, 'm' }, 51493 { { STATE_SMOD_POS }, 'm' }, 51494 { { STATE_CPENABLE }, 'i' } 51495}; 51496 51497static xtensa_arg_internal Iclass_iclass_SMOD_SCR_args[] = { 51498 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'o' }, 51499 { { OPERAND_dsp340050b49a6c_oper66_reg }, 'i' }, 51500 { { OPERAND_ars }, 'i' } 51501}; 51502 51503static xtensa_arg_internal Iclass_iclass_SMOD_SCR_stateArgs[] = { 51504 { { STATE_PERM_REG }, 'i' }, 51505 { { STATE_CPENABLE }, 'i' } 51506}; 51507 51508static xtensa_arg_internal Iclass_iclass_SUB2AC_args[] = { 51509 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51510 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' }, 51511 { { OPERAND_dsp340050b49a6c_oper52_imm }, 'i' } 51512}; 51513 51514static xtensa_arg_internal Iclass_iclass_SUB2AC_stateArgs[] = { 51515 { { STATE_SOV }, 'm' }, 51516 { { STATE_SAR0 }, 'i' }, 51517 { { STATE_SAR1 }, 'i' }, 51518 { { STATE_SAR2 }, 'i' }, 51519 { { STATE_SAR3 }, 'i' }, 51520 { { STATE_CPENABLE }, 'i' } 51521}; 51522 51523static xtensa_arg_internal Iclass_iclass_WGHT32_args[] = { 51524 { { OPERAND_dsp340050b49a6c_oper65_reg }, 'o' }, 51525 { { OPERAND_dsp340050b49a6c_oper50_reg }, 'i' }, 51526 { { OPERAND_dsp340050b49a6c_oper62_reg }, 'i' } 51527}; 51528 51529static xtensa_arg_internal Iclass_iclass_WGHT32_stateArgs[] = { 51530 { { STATE_WEIGHT_REG }, 'i' }, 51531 { { STATE_SCALE_REG }, 'i' }, 51532 { { STATE_CPENABLE }, 'i' } 51533}; 51534 51535static xtensa_arg_internal Iclass_iclass_CLRTIEP_args[] = { 51536 { { OPERAND_dsp340050b49a6c_oper61_imm }, 'i' } 51537}; 51538 51539static xtensa_arg_internal Iclass_iclass_CLRTIEP_stateArgs[] = { 51540 { { STATE_EXPSTATE }, 'm' } 51541}; 51542 51543static xtensa_arg_internal Iclass_iclass_EXT_2FIFO_0_args[] = { 51544 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51545 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 51546 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51547}; 51548 51549static xtensa_arg_internal Iclass_iclass_EXT_2FIFO_0_stateArgs[] = { 51550 { { STATE_CPENABLE }, 'i' } 51551}; 51552 51553static xtensa_interface Iclass_iclass_EXT_2FIFO_0_intfArgs[] = { 51554 INTERFACE_OUTQ0_128 51555}; 51556 51557static xtensa_arg_internal Iclass_iclass_EXT_2FIFO_1_args[] = { 51558 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51559 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 51560 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51561}; 51562 51563static xtensa_arg_internal Iclass_iclass_EXT_2FIFO_1_stateArgs[] = { 51564 { { STATE_CPENABLE }, 'i' } 51565}; 51566 51567static xtensa_interface Iclass_iclass_EXT_2FIFO_1_intfArgs[] = { 51568 INTERFACE_OUTQ1_128 51569}; 51570 51571static xtensa_arg_internal Iclass_iclass_EXT_2FIFO_2_args[] = { 51572 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51573 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 51574 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51575}; 51576 51577static xtensa_arg_internal Iclass_iclass_EXT_2FIFO_2_stateArgs[] = { 51578 { { STATE_CPENABLE }, 'i' } 51579}; 51580 51581static xtensa_interface Iclass_iclass_EXT_2FIFO_2_intfArgs[] = { 51582 INTERFACE_OUTQ2_128 51583}; 51584 51585static xtensa_arg_internal Iclass_iclass_EXT_2FIFO_3_args[] = { 51586 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51587 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 51588 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51589}; 51590 51591static xtensa_arg_internal Iclass_iclass_EXT_2FIFO_3_stateArgs[] = { 51592 { { STATE_CPENABLE }, 'i' } 51593}; 51594 51595static xtensa_interface Iclass_iclass_EXT_2FIFO_3_intfArgs[] = { 51596 INTERFACE_OUTQ3_128 51597}; 51598 51599static xtensa_arg_internal Iclass_iclass_EXT_R2FIFO_0_args[] = { 51600 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51601 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 51602 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51603}; 51604 51605static xtensa_arg_internal Iclass_iclass_EXT_R2FIFO_0_stateArgs[] = { 51606 { { STATE_CPENABLE }, 'i' } 51607}; 51608 51609static xtensa_interface Iclass_iclass_EXT_R2FIFO_0_intfArgs[] = { 51610 INTERFACE_OUTQ0_128 51611}; 51612 51613static xtensa_arg_internal Iclass_iclass_EXT_R2FIFO_1_args[] = { 51614 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51615 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 51616 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51617}; 51618 51619static xtensa_arg_internal Iclass_iclass_EXT_R2FIFO_1_stateArgs[] = { 51620 { { STATE_CPENABLE }, 'i' } 51621}; 51622 51623static xtensa_interface Iclass_iclass_EXT_R2FIFO_1_intfArgs[] = { 51624 INTERFACE_OUTQ1_128 51625}; 51626 51627static xtensa_arg_internal Iclass_iclass_EXT_R2FIFO_2_args[] = { 51628 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51629 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 51630 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51631}; 51632 51633static xtensa_arg_internal Iclass_iclass_EXT_R2FIFO_2_stateArgs[] = { 51634 { { STATE_CPENABLE }, 'i' } 51635}; 51636 51637static xtensa_interface Iclass_iclass_EXT_R2FIFO_2_intfArgs[] = { 51638 INTERFACE_OUTQ2_128 51639}; 51640 51641static xtensa_arg_internal Iclass_iclass_EXT_R2FIFO_3_args[] = { 51642 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51643 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 51644 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51645}; 51646 51647static xtensa_arg_internal Iclass_iclass_EXT_R2FIFO_3_stateArgs[] = { 51648 { { STATE_CPENABLE }, 'i' } 51649}; 51650 51651static xtensa_interface Iclass_iclass_EXT_R2FIFO_3_intfArgs[] = { 51652 INTERFACE_OUTQ3_128 51653}; 51654 51655static xtensa_arg_internal Iclass_iclass_LUT_args[] = { 51656 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51657 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 51658 { { OPERAND_ars }, 'i' } 51659}; 51660 51661static xtensa_arg_internal Iclass_iclass_LUT_stateArgs[] = { 51662 { { STATE_CPENABLE }, 'i' } 51663}; 51664 51665static xtensa_interface Iclass_iclass_LUT_intfArgs[] = { 51666 INTERFACE_LU128_Out, 51667 INTERFACE_LU128_In 51668}; 51669 51670static xtensa_arg_internal Iclass_iclass_LUT_AR_args[] = { 51671 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51672 { { OPERAND_art }, 'i' }, 51673 { { OPERAND_ars }, 'i' } 51674}; 51675 51676static xtensa_arg_internal Iclass_iclass_LUT_AR_stateArgs[] = { 51677 { { STATE_CPENABLE }, 'i' } 51678}; 51679 51680static xtensa_interface Iclass_iclass_LUT_AR_intfArgs[] = { 51681 INTERFACE_LU128_Out, 51682 INTERFACE_LU128_In 51683}; 51684 51685static xtensa_arg_internal Iclass_iclass_LUT_IEXT_args[] = { 51686 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51687 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 51688 { { OPERAND_ars }, 'i' } 51689}; 51690 51691static xtensa_arg_internal Iclass_iclass_LUT_IEXT_stateArgs[] = { 51692 { { STATE_INTERP_EXT_L }, 'i' }, 51693 { { STATE_INTERP_EXT_N }, 'i' }, 51694 { { STATE_CPENABLE }, 'i' } 51695}; 51696 51697static xtensa_interface Iclass_iclass_LUT_IEXT_intfArgs[] = { 51698 INTERFACE_LU128_Out, 51699 INTERFACE_LU128_In 51700}; 51701 51702static xtensa_arg_internal Iclass_iclass_LUT_PHASOR_args[] = { 51703 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51704 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 51705}; 51706 51707static xtensa_arg_internal Iclass_iclass_LUT_PHASOR_stateArgs[] = { 51708 { { STATE_PHASOR_N }, 'i' }, 51709 { { STATE_PHASOR_OFFSET }, 'i' }, 51710 { { STATE_CPENABLE }, 'i' } 51711}; 51712 51713static xtensa_interface Iclass_iclass_LUT_PHASOR_intfArgs[] = { 51714 INTERFACE_LU128_Out, 51715 INTERFACE_LU128_In 51716}; 51717 51718static xtensa_arg_internal Iclass_iclass_LUT_REXT_args[] = { 51719 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51720 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 51721 { { OPERAND_ars }, 'i' } 51722}; 51723 51724static xtensa_arg_internal Iclass_iclass_LUT_REXT_stateArgs[] = { 51725 { { STATE_INTERP_EXT_L }, 'i' }, 51726 { { STATE_INTERP_EXT_N }, 'i' }, 51727 { { STATE_CPENABLE }, 'i' } 51728}; 51729 51730static xtensa_interface Iclass_iclass_LUT_REXT_intfArgs[] = { 51731 INTERFACE_LU128_Out, 51732 INTERFACE_LU128_In 51733}; 51734 51735static xtensa_arg_internal Iclass_iclass_LUT_WRITE_args[] = { 51736 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 51737 { { OPERAND_dsp340050b49a6c_oper64_imm }, 'i' }, 51738 { { OPERAND_dsp340050b49a6c_oper52_imm }, 'i' } 51739}; 51740 51741static xtensa_arg_internal Iclass_iclass_LUT_WRITE_stateArgs[] = { 51742 { { STATE_CPENABLE }, 'i' } 51743}; 51744 51745static xtensa_interface Iclass_iclass_LUT_WRITE_intfArgs[] = { 51746 INTERFACE_LU128_Out, 51747 INTERFACE_LU128_In 51748}; 51749 51750static xtensa_interface Iclass_iclass_MOVEQ128_0_intfArgs[] = { 51751 INTERFACE_OUTQ0_128, 51752 INTERFACE_INQ0_128 51753}; 51754 51755static xtensa_interface Iclass_iclass_MOVEQ128_1_intfArgs[] = { 51756 INTERFACE_OUTQ1_128, 51757 INTERFACE_INQ1_128 51758}; 51759 51760static xtensa_interface Iclass_iclass_MOVEQ128_2_intfArgs[] = { 51761 INTERFACE_OUTQ2_128, 51762 INTERFACE_INQ2_128 51763}; 51764 51765static xtensa_interface Iclass_iclass_MOVEQ128_3_intfArgs[] = { 51766 INTERFACE_OUTQ3_128, 51767 INTERFACE_INQ3_128 51768}; 51769 51770static xtensa_interface Iclass_iclass_MOVEQ128_4_intfArgs[] = { 51771 INTERFACE_OUTQ4_128, 51772 INTERFACE_INQ4_128 51773}; 51774 51775static xtensa_interface Iclass_iclass_MOVEQ128_5_intfArgs[] = { 51776 INTERFACE_OUTQ5_128, 51777 INTERFACE_INQ5_128 51778}; 51779 51780static xtensa_interface Iclass_iclass_MOVEQ32_0_intfArgs[] = { 51781 INTERFACE_OUTQ0_32, 51782 INTERFACE_INQ0_32 51783}; 51784 51785static xtensa_interface Iclass_iclass_MOVEQ32_1_intfArgs[] = { 51786 INTERFACE_OUTQ1_32, 51787 INTERFACE_INQ1_32 51788}; 51789 51790static xtensa_interface Iclass_iclass_MOVEQ32_2_intfArgs[] = { 51791 INTERFACE_OUTQ2_32, 51792 INTERFACE_INQ2_32 51793}; 51794 51795static xtensa_interface Iclass_iclass_MOVEQ32_3_intfArgs[] = { 51796 INTERFACE_OUTQ3_32, 51797 INTERFACE_INQ3_32 51798}; 51799 51800static xtensa_arg_internal Iclass_iclass_NCO_UPDATE_args[] = { 51801 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51802 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 51803}; 51804 51805static xtensa_arg_internal Iclass_iclass_NCO_UPDATE_stateArgs[] = { 51806 { { STATE_NCO_COUNTER }, 'm' }, 51807 { { STATE_PHASOR_N }, 'i' }, 51808 { { STATE_PHASOR_OFFSET }, 'i' }, 51809 { { STATE_CPENABLE }, 'i' } 51810}; 51811 51812static xtensa_interface Iclass_iclass_NCO_UPDATE_intfArgs[] = { 51813 INTERFACE_LU128_Out, 51814 INTERFACE_LU128_In 51815}; 51816 51817static xtensa_arg_internal Iclass_iclass_POP128_0_args[] = { 51818 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' } 51819}; 51820 51821static xtensa_arg_internal Iclass_iclass_POP128_0_stateArgs[] = { 51822 { { STATE_CPENABLE }, 'i' } 51823}; 51824 51825static xtensa_interface Iclass_iclass_POP128_0_intfArgs[] = { 51826 INTERFACE_INQ0_128 51827}; 51828 51829static xtensa_arg_internal Iclass_iclass_POP128_1_args[] = { 51830 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' } 51831}; 51832 51833static xtensa_arg_internal Iclass_iclass_POP128_1_stateArgs[] = { 51834 { { STATE_CPENABLE }, 'i' } 51835}; 51836 51837static xtensa_interface Iclass_iclass_POP128_1_intfArgs[] = { 51838 INTERFACE_INQ1_128 51839}; 51840 51841static xtensa_arg_internal Iclass_iclass_POP128_2_args[] = { 51842 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' } 51843}; 51844 51845static xtensa_arg_internal Iclass_iclass_POP128_2_stateArgs[] = { 51846 { { STATE_CPENABLE }, 'i' } 51847}; 51848 51849static xtensa_interface Iclass_iclass_POP128_2_intfArgs[] = { 51850 INTERFACE_INQ2_128 51851}; 51852 51853static xtensa_arg_internal Iclass_iclass_POP128_3_args[] = { 51854 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' } 51855}; 51856 51857static xtensa_arg_internal Iclass_iclass_POP128_3_stateArgs[] = { 51858 { { STATE_CPENABLE }, 'i' } 51859}; 51860 51861static xtensa_interface Iclass_iclass_POP128_3_intfArgs[] = { 51862 INTERFACE_INQ3_128 51863}; 51864 51865static xtensa_arg_internal Iclass_iclass_POP128_4_args[] = { 51866 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' } 51867}; 51868 51869static xtensa_arg_internal Iclass_iclass_POP128_4_stateArgs[] = { 51870 { { STATE_CPENABLE }, 'i' } 51871}; 51872 51873static xtensa_interface Iclass_iclass_POP128_4_intfArgs[] = { 51874 INTERFACE_INQ4_128 51875}; 51876 51877static xtensa_arg_internal Iclass_iclass_POP128_5_args[] = { 51878 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' } 51879}; 51880 51881static xtensa_arg_internal Iclass_iclass_POP128_5_stateArgs[] = { 51882 { { STATE_CPENABLE }, 'i' } 51883}; 51884 51885static xtensa_interface Iclass_iclass_POP128_5_intfArgs[] = { 51886 INTERFACE_INQ5_128 51887}; 51888 51889static xtensa_arg_internal Iclass_iclass_POP128_2CMPQ_0_args[] = { 51890 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'm' }, 51891 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51892 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51893}; 51894 51895static xtensa_arg_internal Iclass_iclass_POP128_2CMPQ_0_stateArgs[] = { 51896 { { STATE_CPENABLE }, 'i' } 51897}; 51898 51899static xtensa_interface Iclass_iclass_POP128_2CMPQ_0_intfArgs[] = { 51900 INTERFACE_INQ0_128 51901}; 51902 51903static xtensa_arg_internal Iclass_iclass_POP128_2CMPQ_1_args[] = { 51904 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'm' }, 51905 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51906 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51907}; 51908 51909static xtensa_arg_internal Iclass_iclass_POP128_2CMPQ_1_stateArgs[] = { 51910 { { STATE_CPENABLE }, 'i' } 51911}; 51912 51913static xtensa_interface Iclass_iclass_POP128_2CMPQ_1_intfArgs[] = { 51914 INTERFACE_INQ1_128 51915}; 51916 51917static xtensa_arg_internal Iclass_iclass_POP128_2CMPQ_2_args[] = { 51918 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'm' }, 51919 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51920 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51921}; 51922 51923static xtensa_arg_internal Iclass_iclass_POP128_2CMPQ_2_stateArgs[] = { 51924 { { STATE_CPENABLE }, 'i' } 51925}; 51926 51927static xtensa_interface Iclass_iclass_POP128_2CMPQ_2_intfArgs[] = { 51928 INTERFACE_INQ2_128 51929}; 51930 51931static xtensa_arg_internal Iclass_iclass_POP128_2CMPQ_3_args[] = { 51932 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'm' }, 51933 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 51934 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51935}; 51936 51937static xtensa_arg_internal Iclass_iclass_POP128_2CMPQ_3_stateArgs[] = { 51938 { { STATE_CPENABLE }, 'i' } 51939}; 51940 51941static xtensa_interface Iclass_iclass_POP128_2CMPQ_3_intfArgs[] = { 51942 INTERFACE_INQ3_128 51943}; 51944 51945static xtensa_arg_internal Iclass_iclass_POP128_2M_0_args[] = { 51946 { { OPERAND_ars }, 'm' }, 51947 { { OPERAND_dsp340050b49a6c_oper83_imm }, 'i' } 51948}; 51949 51950static xtensa_interface Iclass_iclass_POP128_2M_0_intfArgs[] = { 51951 INTERFACE_INQ0_128 51952}; 51953 51954static xtensa_arg_internal Iclass_iclass_POP128_2M_1_args[] = { 51955 { { OPERAND_ars }, 'm' }, 51956 { { OPERAND_dsp340050b49a6c_oper83_imm }, 'i' } 51957}; 51958 51959static xtensa_interface Iclass_iclass_POP128_2M_1_intfArgs[] = { 51960 INTERFACE_INQ1_128 51961}; 51962 51963static xtensa_arg_internal Iclass_iclass_POP128_2M_2_args[] = { 51964 { { OPERAND_ars }, 'm' }, 51965 { { OPERAND_dsp340050b49a6c_oper83_imm }, 'i' } 51966}; 51967 51968static xtensa_interface Iclass_iclass_POP128_2M_2_intfArgs[] = { 51969 INTERFACE_INQ2_128 51970}; 51971 51972static xtensa_arg_internal Iclass_iclass_POP128_2M_3_args[] = { 51973 { { OPERAND_ars }, 'm' }, 51974 { { OPERAND_dsp340050b49a6c_oper83_imm }, 'i' } 51975}; 51976 51977static xtensa_interface Iclass_iclass_POP128_2M_3_intfArgs[] = { 51978 INTERFACE_INQ3_128 51979}; 51980 51981static xtensa_arg_internal Iclass_iclass_POP128_2PQ_0_args[] = { 51982 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'm' }, 51983 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51984}; 51985 51986static xtensa_arg_internal Iclass_iclass_POP128_2PQ_0_stateArgs[] = { 51987 { { STATE_CPENABLE }, 'i' } 51988}; 51989 51990static xtensa_interface Iclass_iclass_POP128_2PQ_0_intfArgs[] = { 51991 INTERFACE_INQ0_128 51992}; 51993 51994static xtensa_arg_internal Iclass_iclass_POP128_2PQ_1_args[] = { 51995 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'm' }, 51996 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 51997}; 51998 51999static xtensa_arg_internal Iclass_iclass_POP128_2PQ_1_stateArgs[] = { 52000 { { STATE_CPENABLE }, 'i' } 52001}; 52002 52003static xtensa_interface Iclass_iclass_POP128_2PQ_1_intfArgs[] = { 52004 INTERFACE_INQ1_128 52005}; 52006 52007static xtensa_arg_internal Iclass_iclass_POP128_2PQ_2_args[] = { 52008 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'm' }, 52009 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 52010}; 52011 52012static xtensa_arg_internal Iclass_iclass_POP128_2PQ_2_stateArgs[] = { 52013 { { STATE_CPENABLE }, 'i' } 52014}; 52015 52016static xtensa_interface Iclass_iclass_POP128_2PQ_2_intfArgs[] = { 52017 INTERFACE_INQ2_128 52018}; 52019 52020static xtensa_arg_internal Iclass_iclass_POP128_2PQ_3_args[] = { 52021 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'm' }, 52022 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 52023}; 52024 52025static xtensa_arg_internal Iclass_iclass_POP128_2PQ_3_stateArgs[] = { 52026 { { STATE_CPENABLE }, 'i' } 52027}; 52028 52029static xtensa_interface Iclass_iclass_POP128_2PQ_3_intfArgs[] = { 52030 INTERFACE_INQ3_128 52031}; 52032 52033static xtensa_arg_internal Iclass_iclass_POP128_2PQ_4_args[] = { 52034 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'm' }, 52035 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 52036}; 52037 52038static xtensa_arg_internal Iclass_iclass_POP128_2PQ_4_stateArgs[] = { 52039 { { STATE_CPENABLE }, 'i' } 52040}; 52041 52042static xtensa_interface Iclass_iclass_POP128_2PQ_4_intfArgs[] = { 52043 INTERFACE_INQ4_128 52044}; 52045 52046static xtensa_arg_internal Iclass_iclass_POP128_2PQ_5_args[] = { 52047 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'm' }, 52048 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 52049}; 52050 52051static xtensa_arg_internal Iclass_iclass_POP128_2PQ_5_stateArgs[] = { 52052 { { STATE_CPENABLE }, 'i' } 52053}; 52054 52055static xtensa_interface Iclass_iclass_POP128_2PQ_5_intfArgs[] = { 52056 INTERFACE_INQ5_128 52057}; 52058 52059static xtensa_arg_internal Iclass_iclass_POP2X128_2PQ_01_args[] = { 52060 { { OPERAND_dsp340050b49a6c_oper65_reg }, 'o' } 52061}; 52062 52063static xtensa_arg_internal Iclass_iclass_POP2X128_2PQ_01_stateArgs[] = { 52064 { { STATE_CPENABLE }, 'i' } 52065}; 52066 52067static xtensa_interface Iclass_iclass_POP2X128_2PQ_01_intfArgs[] = { 52068 INTERFACE_INQ0_128, 52069 INTERFACE_INQ1_128 52070}; 52071 52072static xtensa_arg_internal Iclass_iclass_POP2X128_2PQ_03_args[] = { 52073 { { OPERAND_dsp340050b49a6c_oper65_reg }, 'o' } 52074}; 52075 52076static xtensa_arg_internal Iclass_iclass_POP2X128_2PQ_03_stateArgs[] = { 52077 { { STATE_CPENABLE }, 'i' } 52078}; 52079 52080static xtensa_interface Iclass_iclass_POP2X128_2PQ_03_intfArgs[] = { 52081 INTERFACE_INQ0_128, 52082 INTERFACE_INQ3_128 52083}; 52084 52085static xtensa_arg_internal Iclass_iclass_POP2X128_2PQ_21_args[] = { 52086 { { OPERAND_dsp340050b49a6c_oper65_reg }, 'o' } 52087}; 52088 52089static xtensa_arg_internal Iclass_iclass_POP2X128_2PQ_21_stateArgs[] = { 52090 { { STATE_CPENABLE }, 'i' } 52091}; 52092 52093static xtensa_interface Iclass_iclass_POP2X128_2PQ_21_intfArgs[] = { 52094 INTERFACE_INQ2_128, 52095 INTERFACE_INQ1_128 52096}; 52097 52098static xtensa_arg_internal Iclass_iclass_POP2X128_2PQ_23_args[] = { 52099 { { OPERAND_dsp340050b49a6c_oper65_reg }, 'o' } 52100}; 52101 52102static xtensa_arg_internal Iclass_iclass_POP2X128_2PQ_23_stateArgs[] = { 52103 { { STATE_CPENABLE }, 'i' } 52104}; 52105 52106static xtensa_interface Iclass_iclass_POP2X128_2PQ_23_intfArgs[] = { 52107 INTERFACE_INQ2_128, 52108 INTERFACE_INQ3_128 52109}; 52110 52111static xtensa_arg_internal Iclass_iclass_POP32_0_args[] = { 52112 { { OPERAND_arr }, 'o' } 52113}; 52114 52115static xtensa_interface Iclass_iclass_POP32_0_intfArgs[] = { 52116 INTERFACE_INQ0_32 52117}; 52118 52119static xtensa_arg_internal Iclass_iclass_POP32_1_args[] = { 52120 { { OPERAND_arr }, 'o' } 52121}; 52122 52123static xtensa_interface Iclass_iclass_POP32_1_intfArgs[] = { 52124 INTERFACE_INQ1_32 52125}; 52126 52127static xtensa_arg_internal Iclass_iclass_POP32_2_args[] = { 52128 { { OPERAND_arr }, 'o' } 52129}; 52130 52131static xtensa_interface Iclass_iclass_POP32_2_intfArgs[] = { 52132 INTERFACE_INQ2_32 52133}; 52134 52135static xtensa_arg_internal Iclass_iclass_POP32_3_args[] = { 52136 { { OPERAND_arr }, 'o' } 52137}; 52138 52139static xtensa_interface Iclass_iclass_POP32_3_intfArgs[] = { 52140 INTERFACE_INQ3_32 52141}; 52142 52143static xtensa_arg_internal Iclass_iclass_PUSH128_args[] = { 52144 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52145 { { OPERAND_dsp340050b49a6c_oper78_imm }, 'i' } 52146}; 52147 52148static xtensa_arg_internal Iclass_iclass_PUSH128_stateArgs[] = { 52149 { { STATE_CPENABLE }, 'i' } 52150}; 52151 52152static xtensa_interface Iclass_iclass_PUSH128_intfArgs[] = { 52153 INTERFACE_OUTQ0_128, 52154 INTERFACE_OUTQ0_128_KILL, 52155 INTERFACE_OUTQ1_128, 52156 INTERFACE_OUTQ1_128_KILL, 52157 INTERFACE_OUTQ2_128, 52158 INTERFACE_OUTQ2_128_KILL, 52159 INTERFACE_OUTQ3_128, 52160 INTERFACE_OUTQ3_128_KILL, 52161 INTERFACE_OUTQ4_128, 52162 INTERFACE_OUTQ4_128_KILL, 52163 INTERFACE_OUTQ5_128, 52164 INTERFACE_OUTQ5_128_KILL 52165}; 52166 52167static xtensa_arg_internal Iclass_iclass_PUSH128_M_args[] = { 52168 { { OPERAND_ars }, 'm' }, 52169 { { OPERAND_dsp340050b49a6c_oper52_imm }, 'i' }, 52170 { { OPERAND_dsp340050b49a6c_oper83_imm }, 'i' } 52171}; 52172 52173static xtensa_interface Iclass_iclass_PUSH128_M_intfArgs[] = { 52174 INTERFACE_OUTQ0_128, 52175 INTERFACE_OUTQ0_128_KILL, 52176 INTERFACE_OUTQ1_128, 52177 INTERFACE_OUTQ1_128_KILL, 52178 INTERFACE_OUTQ2_128, 52179 INTERFACE_OUTQ2_128_KILL, 52180 INTERFACE_OUTQ3_128, 52181 INTERFACE_OUTQ3_128_KILL 52182}; 52183 52184static xtensa_arg_internal Iclass_iclass_PUSH128_PQ_args[] = { 52185 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 52186 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' }, 52187 { { OPERAND_dsp340050b49a6c_oper78_imm }, 'i' } 52188}; 52189 52190static xtensa_arg_internal Iclass_iclass_PUSH128_PQ_stateArgs[] = { 52191 { { STATE_CPENABLE }, 'i' } 52192}; 52193 52194static xtensa_interface Iclass_iclass_PUSH128_PQ_intfArgs[] = { 52195 INTERFACE_OUTQ0_128, 52196 INTERFACE_OUTQ0_128_KILL, 52197 INTERFACE_OUTQ1_128, 52198 INTERFACE_OUTQ1_128_KILL, 52199 INTERFACE_OUTQ2_128, 52200 INTERFACE_OUTQ2_128_KILL, 52201 INTERFACE_OUTQ3_128, 52202 INTERFACE_OUTQ3_128_KILL, 52203 INTERFACE_OUTQ4_128, 52204 INTERFACE_OUTQ4_128_KILL, 52205 INTERFACE_OUTQ5_128, 52206 INTERFACE_OUTQ5_128_KILL 52207}; 52208 52209static xtensa_arg_internal Iclass_iclass_PUSH2X128_PQ_args[] = { 52210 { { OPERAND_dsp340050b49a6c_oper56_reg }, 'i' }, 52211 { { OPERAND_dsp340050b49a6c_oper57_imm }, 'i' }, 52212 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 52213}; 52214 52215static xtensa_arg_internal Iclass_iclass_PUSH2X128_PQ_stateArgs[] = { 52216 { { STATE_CPENABLE }, 'i' } 52217}; 52218 52219static xtensa_interface Iclass_iclass_PUSH2X128_PQ_intfArgs[] = { 52220 INTERFACE_OUTQ0_128, 52221 INTERFACE_OUTQ1_128, 52222 INTERFACE_OUTQ2_128, 52223 INTERFACE_OUTQ3_128, 52224 INTERFACE_OUTQ0_128_KILL, 52225 INTERFACE_OUTQ1_128_KILL, 52226 INTERFACE_OUTQ2_128_KILL, 52227 INTERFACE_OUTQ3_128_KILL 52228}; 52229 52230static xtensa_arg_internal Iclass_iclass_PUSH32_args[] = { 52231 { { OPERAND_ars }, 'i' }, 52232 { { OPERAND_dsp340050b49a6c_oper59_imm }, 'i' } 52233}; 52234 52235static xtensa_interface Iclass_iclass_PUSH32_intfArgs[] = { 52236 INTERFACE_OUTQ0_32, 52237 INTERFACE_OUTQ0_32_KILL, 52238 INTERFACE_OUTQ1_32, 52239 INTERFACE_OUTQ1_32_KILL, 52240 INTERFACE_OUTQ2_32, 52241 INTERFACE_OUTQ2_32_KILL, 52242 INTERFACE_OUTQ3_32, 52243 INTERFACE_OUTQ3_32_KILL, 52244 INTERFACE_OUTQ4_32, 52245 INTERFACE_OUTQ4_32_KILL, 52246 INTERFACE_OUTQ5_32, 52247 INTERFACE_OUTQ5_32_KILL 52248}; 52249 52250static xtensa_arg_internal Iclass_iclass_QREADY_args[] = { 52251 { { OPERAND_arr }, 'o' }, 52252 { { OPERAND_dsp340050b49a6c_oper61_imm }, 'i' } 52253}; 52254 52255static xtensa_interface Iclass_iclass_QREADY_intfArgs[] = { 52256 INTERFACE_INQ0_32_NOTRDY, 52257 INTERFACE_INQ1_32_NOTRDY, 52258 INTERFACE_INQ2_32_NOTRDY, 52259 INTERFACE_INQ3_32_NOTRDY, 52260 INTERFACE_OUTQ0_32_NOTRDY, 52261 INTERFACE_OUTQ1_32_NOTRDY, 52262 INTERFACE_OUTQ2_32_NOTRDY, 52263 INTERFACE_OUTQ3_32_NOTRDY, 52264 INTERFACE_OUTQ4_32_NOTRDY, 52265 INTERFACE_OUTQ5_32_NOTRDY, 52266 INTERFACE_INQ0_128_NOTRDY, 52267 INTERFACE_INQ1_128_NOTRDY, 52268 INTERFACE_INQ2_128_NOTRDY, 52269 INTERFACE_INQ3_128_NOTRDY, 52270 INTERFACE_INQ4_128_NOTRDY, 52271 INTERFACE_INQ5_128_NOTRDY, 52272 INTERFACE_OUTQ0_128_NOTRDY, 52273 INTERFACE_OUTQ1_128_NOTRDY, 52274 INTERFACE_OUTQ2_128_NOTRDY, 52275 INTERFACE_OUTQ3_128_NOTRDY, 52276 INTERFACE_OUTQ4_128_NOTRDY, 52277 INTERFACE_OUTQ5_128_NOTRDY, 52278 INTERFACE_SIGNALQ_NOTRDY 52279}; 52280 52281static xtensa_arg_internal Iclass_iclass_RDTIEP_args[] = { 52282 { { OPERAND_arr }, 'o' } 52283}; 52284 52285static xtensa_interface Iclass_iclass_RDTIEP_intfArgs[] = { 52286 INTERFACE_IMPWIRE 52287}; 52288 52289static xtensa_arg_internal Iclass_iclass_SETTIEP_args[] = { 52290 { { OPERAND_dsp340050b49a6c_oper61_imm }, 'i' } 52291}; 52292 52293static xtensa_arg_internal Iclass_iclass_SETTIEP_stateArgs[] = { 52294 { { STATE_EXPSTATE }, 'm' } 52295}; 52296 52297static xtensa_arg_internal Iclass_iclass_SMOD_LUT_args[] = { 52298 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'm' }, 52299 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 52300 { { OPERAND_dsp340050b49a6c_oper78_imm }, 'i' }, 52301 { { OPERAND_dsp340050b49a6c_oper57_imm }, 'i' }, 52302 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 52303}; 52304 52305static xtensa_arg_internal Iclass_iclass_SMOD_LUT_stateArgs[] = { 52306 { { STATE_SMOD_OFFSET_TABLE }, 'i' }, 52307 { { STATE_CPENABLE }, 'i' } 52308}; 52309 52310static xtensa_interface Iclass_iclass_SMOD_LUT_intfArgs[] = { 52311 INTERFACE_LU128_Out, 52312 INTERFACE_LU128_In 52313}; 52314 52315static xtensa_arg_internal Iclass_iclass_WRTBSIGQ_args[] = { 52316 { { OPERAND_ars }, 'i' } 52317}; 52318 52319static xtensa_interface Iclass_iclass_WRTBSIGQ_intfArgs[] = { 52320 INTERFACE_SIGNALQ 52321}; 52322 52323static xtensa_arg_internal Iclass_iclass_WRTBSIGQM_args[] = { 52324 { { OPERAND_dsp340050b49a6c_oper61_imm }, 'i' } 52325}; 52326 52327static xtensa_interface Iclass_iclass_WRTBSIGQM_intfArgs[] = { 52328 INTERFACE_SIGNALQ 52329}; 52330 52331static xtensa_arg_internal Iclass_iclass_WRTIEP_args[] = { 52332 { { OPERAND_art }, 'i' }, 52333 { { OPERAND_ars }, 'i' } 52334}; 52335 52336static xtensa_arg_internal Iclass_iclass_WRTIEP_stateArgs[] = { 52337 { { STATE_EXPSTATE }, 'm' } 52338}; 52339 52340static xtensa_arg_internal Iclass_iclass_WRTSIGQ_args[] = { 52341 { { OPERAND_ars }, 'i' } 52342}; 52343 52344static xtensa_interface Iclass_iclass_WRTSIGQ_intfArgs[] = { 52345 INTERFACE_SIGNALQ 52346}; 52347 52348static xtensa_arg_internal Iclass_iclass_ABS8_args[] = { 52349 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52350 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 52351}; 52352 52353static xtensa_arg_internal Iclass_iclass_ABS8_stateArgs[] = { 52354 { { STATE_CPENABLE }, 'i' } 52355}; 52356 52357static xtensa_arg_internal Iclass_iclass_ADD16_args[] = { 52358 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'm' }, 52359 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' }, 52360 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' }, 52361 { { OPERAND_dsp340050b49a6c_oper49_imm }, 'i' } 52362}; 52363 52364static xtensa_arg_internal Iclass_iclass_ADD16_stateArgs[] = { 52365 { { STATE_SOV }, 'm' }, 52366 { { STATE_SAT_MODE }, 'i' }, 52367 { { STATE_CPENABLE }, 'i' } 52368}; 52369 52370static xtensa_arg_internal Iclass_iclass_ADD32_args[] = { 52371 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52372 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52373 { { OPERAND_dsp340050b49a6c_oper53_reg }, 'i' } 52374}; 52375 52376static xtensa_arg_internal Iclass_iclass_ADD32_stateArgs[] = { 52377 { { STATE_SOV }, 'm' }, 52378 { { STATE_SAT_MODE }, 'i' }, 52379 { { STATE_CPENABLE }, 'i' } 52380}; 52381 52382static xtensa_arg_internal Iclass_iclass_ADDAC_I2R_args[] = { 52383 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 52384}; 52385 52386static xtensa_arg_internal Iclass_iclass_ADDAC_I2R_stateArgs[] = { 52387 { { STATE_SOV }, 'm' }, 52388 { { STATE_SAT_MODE }, 'i' }, 52389 { { STATE_CPENABLE }, 'i' } 52390}; 52391 52392static xtensa_arg_internal Iclass_iclass_ADDAC_R2I_args[] = { 52393 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 52394}; 52395 52396static xtensa_arg_internal Iclass_iclass_ADDAC_R2I_stateArgs[] = { 52397 { { STATE_SOV }, 'm' }, 52398 { { STATE_SAT_MODE }, 'i' }, 52399 { { STATE_CPENABLE }, 'i' } 52400}; 52401 52402static xtensa_arg_internal Iclass_iclass_ADDAR2_args[] = { 52403 { { OPERAND_ars }, 'm' }, 52404 { { OPERAND_art }, 'i' } 52405}; 52406 52407static xtensa_arg_internal Iclass_iclass_ADDCM_args[] = { 52408 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52409 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52410 { { OPERAND_dsp340050b49a6c_oper53_reg }, 'i' } 52411}; 52412 52413static xtensa_arg_internal Iclass_iclass_ADDCM_stateArgs[] = { 52414 { { STATE_SOV }, 'm' }, 52415 { { STATE_SAT_MODE }, 'i' }, 52416 { { STATE_CPENABLE }, 'i' } 52417}; 52418 52419static xtensa_arg_internal Iclass_iclass_ADDWRP_args[] = { 52420 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52421 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52422 { { OPERAND_dsp340050b49a6c_oper55_reg }, 'i' } 52423}; 52424 52425static xtensa_arg_internal Iclass_iclass_ADDWRP_stateArgs[] = { 52426 { { STATE_CPENABLE }, 'i' } 52427}; 52428 52429static xtensa_arg_internal Iclass_iclass_AND128_args[] = { 52430 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52431 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52432 { { OPERAND_dsp340050b49a6c_oper55_reg }, 'i' } 52433}; 52434 52435static xtensa_arg_internal Iclass_iclass_AND128_stateArgs[] = { 52436 { { STATE_CPENABLE }, 'i' } 52437}; 52438 52439static xtensa_arg_internal Iclass_iclass_ARGMAX8_args[] = { 52440 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'm' }, 52441 { { OPERAND_dsp340050b49a6c_oper53_reg }, 'i' } 52442}; 52443 52444static xtensa_arg_internal Iclass_iclass_ARGMAX8_stateArgs[] = { 52445 { { STATE_MAX_REG }, 'm' }, 52446 { { STATE_ARG_MAX_REG }, 'm' }, 52447 { { STATE_CPENABLE }, 'i' } 52448}; 52449 52450static xtensa_arg_internal Iclass_iclass_ASL_args[] = { 52451 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52452 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52453 { { OPERAND_dsp340050b49a6c_oper53_reg }, 'i' } 52454}; 52455 52456static xtensa_arg_internal Iclass_iclass_ASL_stateArgs[] = { 52457 { { STATE_SOV }, 'm' }, 52458 { { STATE_SAT_MODE }, 'i' }, 52459 { { STATE_CPENABLE }, 'i' } 52460}; 52461 52462static xtensa_arg_internal Iclass_iclass_ASL32_args[] = { 52463 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'o' }, 52464 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' }, 52465 { { OPERAND_dsp340050b49a6c_oper55_reg }, 'i' } 52466}; 52467 52468static xtensa_arg_internal Iclass_iclass_ASL32_stateArgs[] = { 52469 { { STATE_SOV }, 'm' }, 52470 { { STATE_SAT_MODE }, 'i' }, 52471 { { STATE_CPENABLE }, 'i' } 52472}; 52473 52474static xtensa_arg_internal Iclass_iclass_ASLACM_args[] = { 52475 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' }, 52476 { { OPERAND_dsp340050b49a6c_oper58_imm }, 'i' } 52477}; 52478 52479static xtensa_arg_internal Iclass_iclass_ASLACM_stateArgs[] = { 52480 { { STATE_SOV }, 'm' }, 52481 { { STATE_SAT_MODE }, 'i' }, 52482 { { STATE_CPENABLE }, 'i' } 52483}; 52484 52485static xtensa_arg_internal Iclass_iclass_ASLM_args[] = { 52486 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52487 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52488 { { OPERAND_dsp340050b49a6c_oper59_imm }, 'i' } 52489}; 52490 52491static xtensa_arg_internal Iclass_iclass_ASLM_stateArgs[] = { 52492 { { STATE_SOV }, 'm' }, 52493 { { STATE_SAT_MODE }, 'i' }, 52494 { { STATE_CPENABLE }, 'i' } 52495}; 52496 52497static xtensa_arg_internal Iclass_iclass_ASLM32_args[] = { 52498 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'm' }, 52499 { { OPERAND_dsp340050b49a6c_oper58_imm }, 'i' } 52500}; 52501 52502static xtensa_arg_internal Iclass_iclass_ASLM32_stateArgs[] = { 52503 { { STATE_SOV }, 'm' }, 52504 { { STATE_SAT_MODE }, 'i' }, 52505 { { STATE_CPENABLE }, 'i' } 52506}; 52507 52508static xtensa_arg_internal Iclass_iclass_ASR_args[] = { 52509 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52510 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52511 { { OPERAND_dsp340050b49a6c_oper53_reg }, 'i' } 52512}; 52513 52514static xtensa_arg_internal Iclass_iclass_ASR_stateArgs[] = { 52515 { { STATE_SOV }, 'm' }, 52516 { { STATE_SAT_MODE }, 'i' }, 52517 { { STATE_CPENABLE }, 'i' } 52518}; 52519 52520static xtensa_arg_internal Iclass_iclass_ASR32_args[] = { 52521 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'o' }, 52522 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' }, 52523 { { OPERAND_dsp340050b49a6c_oper55_reg }, 'i' } 52524}; 52525 52526static xtensa_arg_internal Iclass_iclass_ASR32_stateArgs[] = { 52527 { { STATE_SOV }, 'm' }, 52528 { { STATE_SAT_MODE }, 'i' }, 52529 { { STATE_CPENABLE }, 'i' } 52530}; 52531 52532static xtensa_arg_internal Iclass_iclass_ASRAC_args[] = { 52533 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' }, 52534 { { OPERAND_dsp340050b49a6c_oper55_reg }, 'i' } 52535}; 52536 52537static xtensa_arg_internal Iclass_iclass_ASRAC_stateArgs[] = { 52538 { { STATE_SOV }, 'm' }, 52539 { { STATE_SAT_MODE }, 'i' }, 52540 { { STATE_CPENABLE }, 'i' } 52541}; 52542 52543static xtensa_arg_internal Iclass_iclass_ASRM_args[] = { 52544 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52545 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52546 { { OPERAND_dsp340050b49a6c_oper59_imm }, 'i' } 52547}; 52548 52549static xtensa_arg_internal Iclass_iclass_ASRM_stateArgs[] = { 52550 { { STATE_SOV }, 'm' }, 52551 { { STATE_SAT_MODE }, 'i' }, 52552 { { STATE_CPENABLE }, 'i' } 52553}; 52554 52555static xtensa_arg_internal Iclass_iclass_BITFEXT_args[] = { 52556 { { OPERAND_arr }, 'o' }, 52557 { { OPERAND_ars }, 'i' }, 52558 { { OPERAND_dsp340050b49a6c_oper60_imm }, 'i' }, 52559 { { OPERAND_dsp340050b49a6c_oper61_imm }, 'i' } 52560}; 52561 52562static xtensa_arg_internal Iclass_iclass_BITFINS_args[] = { 52563 { { OPERAND_art }, 'm' }, 52564 { { OPERAND_ars }, 'i' }, 52565 { { OPERAND_dsp340050b49a6c_oper61_imm }, 'i' }, 52566 { { OPERAND_dsp340050b49a6c_oper60_imm }, 'i' } 52567}; 52568 52569static xtensa_arg_internal Iclass_iclass_CLB_C_args[] = { 52570 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52571 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' } 52572}; 52573 52574static xtensa_arg_internal Iclass_iclass_CLB_C_stateArgs[] = { 52575 { { STATE_SAR3 }, 'o' }, 52576 { { STATE_SAR2 }, 'o' }, 52577 { { STATE_SAR1 }, 'o' }, 52578 { { STATE_SAR0 }, 'o' }, 52579 { { STATE_CPENABLE }, 'i' } 52580}; 52581 52582static xtensa_arg_internal Iclass_iclass_CLB_R_args[] = { 52583 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52584 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' } 52585}; 52586 52587static xtensa_arg_internal Iclass_iclass_CLB_R_stateArgs[] = { 52588 { { STATE_SAR3 }, 'o' }, 52589 { { STATE_SAR2 }, 'o' }, 52590 { { STATE_SAR1 }, 'o' }, 52591 { { STATE_SAR0 }, 'o' }, 52592 { { STATE_CPENABLE }, 'i' } 52593}; 52594 52595static xtensa_arg_internal Iclass_iclass_CMP8_args[] = { 52596 { { OPERAND_arr }, 'o' }, 52597 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52598 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' } 52599}; 52600 52601static xtensa_arg_internal Iclass_iclass_CMP8_stateArgs[] = { 52602 { { STATE_SOV }, 'i' }, 52603 { { STATE_CPENABLE }, 'i' } 52604}; 52605 52606static xtensa_arg_internal Iclass_iclass_CMP_I_args[] = { 52607 { { OPERAND_arr }, 'o' }, 52608 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52609 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' } 52610}; 52611 52612static xtensa_arg_internal Iclass_iclass_CMP_I_stateArgs[] = { 52613 { { STATE_SOV }, 'i' }, 52614 { { STATE_CPENABLE }, 'i' } 52615}; 52616 52617static xtensa_arg_internal Iclass_iclass_CMP_R_args[] = { 52618 { { OPERAND_arr }, 'o' }, 52619 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52620 { { OPERAND_dsp340050b49a6c_oper47_reg }, 'i' } 52621}; 52622 52623static xtensa_arg_internal Iclass_iclass_CMP_R_stateArgs[] = { 52624 { { STATE_SOV }, 'i' }, 52625 { { STATE_CPENABLE }, 'i' } 52626}; 52627 52628static xtensa_arg_internal Iclass_iclass_EXT_args[] = { 52629 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52630 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 52631 { { OPERAND_dsp340050b49a6c_oper68_imm }, 'i' }, 52632 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' }, 52633 { { OPERAND_dsp340050b49a6c_oper69_imm }, 'i' } 52634}; 52635 52636static xtensa_arg_internal Iclass_iclass_EXT_stateArgs[] = { 52637 { { STATE_SOV }, 'm' }, 52638 { { STATE_SAR3 }, 'i' }, 52639 { { STATE_SAR2 }, 'i' }, 52640 { { STATE_SAR1 }, 'i' }, 52641 { { STATE_SAR0 }, 'i' }, 52642 { { STATE_CPENABLE }, 'i' } 52643}; 52644 52645static xtensa_arg_internal Iclass_iclass_EXT_R_args[] = { 52646 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52647 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 52648 { { OPERAND_dsp340050b49a6c_oper68_imm }, 'i' }, 52649 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' }, 52650 { { OPERAND_dsp340050b49a6c_oper69_imm }, 'i' } 52651}; 52652 52653static xtensa_arg_internal Iclass_iclass_EXT_R_stateArgs[] = { 52654 { { STATE_SOV }, 'm' }, 52655 { { STATE_SAR3 }, 'i' }, 52656 { { STATE_SAR2 }, 'i' }, 52657 { { STATE_SAR1 }, 'i' }, 52658 { { STATE_SAR0 }, 'i' }, 52659 { { STATE_CPENABLE }, 'i' } 52660}; 52661 52662static xtensa_arg_internal Iclass_iclass_EXT32_I_args[] = { 52663 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52664 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 52665 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 52666}; 52667 52668static xtensa_arg_internal Iclass_iclass_EXT32_I_stateArgs[] = { 52669 { { STATE_SOV }, 'm' }, 52670 { { STATE_CPENABLE }, 'i' } 52671}; 52672 52673static xtensa_arg_internal Iclass_iclass_EXT32_R_args[] = { 52674 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52675 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' }, 52676 { { OPERAND_dsp340050b49a6c_oper48_imm }, 'i' } 52677}; 52678 52679static xtensa_arg_internal Iclass_iclass_EXT32_R_stateArgs[] = { 52680 { { STATE_SOV }, 'm' }, 52681 { { STATE_CPENABLE }, 'i' } 52682}; 52683 52684static xtensa_arg_internal Iclass_iclass_EXTUI4_args[] = { 52685 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52686 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52687 { { OPERAND_ars }, 'i' } 52688}; 52689 52690static xtensa_arg_internal Iclass_iclass_EXTUI4_stateArgs[] = { 52691 { { STATE_CPENABLE }, 'i' } 52692}; 52693 52694static xtensa_arg_internal Iclass_iclass_LSLM_args[] = { 52695 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52696 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52697 { { OPERAND_dsp340050b49a6c_oper59_imm }, 'i' } 52698}; 52699 52700static xtensa_arg_internal Iclass_iclass_LSLM_stateArgs[] = { 52701 { { STATE_CPENABLE }, 'i' } 52702}; 52703 52704static xtensa_arg_internal Iclass_iclass_LSRM_args[] = { 52705 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52706 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52707 { { OPERAND_dsp340050b49a6c_oper59_imm }, 'i' } 52708}; 52709 52710static xtensa_arg_internal Iclass_iclass_LSRM_stateArgs[] = { 52711 { { STATE_CPENABLE }, 'i' } 52712}; 52713 52714static xtensa_arg_internal Iclass_iclass_MAX8_args[] = { 52715 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52716 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52717 { { OPERAND_dsp340050b49a6c_oper55_reg }, 'i' } 52718}; 52719 52720static xtensa_arg_internal Iclass_iclass_MAX8_stateArgs[] = { 52721 { { STATE_CPENABLE }, 'i' } 52722}; 52723 52724static xtensa_arg_internal Iclass_iclass_MEAN_args[] = { 52725 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52726 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52727 { { OPERAND_dsp340050b49a6c_oper55_reg }, 'i' } 52728}; 52729 52730static xtensa_arg_internal Iclass_iclass_MEAN_stateArgs[] = { 52731 { { STATE_CPENABLE }, 'i' } 52732}; 52733 52734static xtensa_arg_internal Iclass_iclass_MEAN32_args[] = { 52735 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52736 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52737 { { OPERAND_dsp340050b49a6c_oper53_reg }, 'i' } 52738}; 52739 52740static xtensa_arg_internal Iclass_iclass_MEAN32_stateArgs[] = { 52741 { { STATE_CPENABLE }, 'i' } 52742}; 52743 52744static xtensa_arg_internal Iclass_iclass_MIN8_args[] = { 52745 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52746 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52747 { { OPERAND_dsp340050b49a6c_oper55_reg }, 'i' } 52748}; 52749 52750static xtensa_arg_internal Iclass_iclass_MIN8_stateArgs[] = { 52751 { { STATE_CPENABLE }, 'i' } 52752}; 52753 52754static xtensa_arg_internal Iclass_iclass_MINCLB_C_args[] = { 52755 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52756 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' } 52757}; 52758 52759static xtensa_arg_internal Iclass_iclass_MINCLB_C_stateArgs[] = { 52760 { { STATE_HSAR3 }, 'm' }, 52761 { { STATE_HSAR2 }, 'm' }, 52762 { { STATE_HSAR1 }, 'm' }, 52763 { { STATE_HSAR0 }, 'm' }, 52764 { { STATE_CPENABLE }, 'i' } 52765}; 52766 52767static xtensa_arg_internal Iclass_iclass_MINCLB_R_args[] = { 52768 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52769 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' } 52770}; 52771 52772static xtensa_arg_internal Iclass_iclass_MINCLB_R_stateArgs[] = { 52773 { { STATE_HSAR3 }, 'm' }, 52774 { { STATE_HSAR2 }, 'm' }, 52775 { { STATE_HSAR1 }, 'm' }, 52776 { { STATE_HSAR0 }, 'm' }, 52777 { { STATE_CPENABLE }, 'i' } 52778}; 52779 52780static xtensa_arg_internal Iclass_iclass_NOT128_args[] = { 52781 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52782 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 52783}; 52784 52785static xtensa_arg_internal Iclass_iclass_NOT128_stateArgs[] = { 52786 { { STATE_CPENABLE }, 'i' } 52787}; 52788 52789static xtensa_arg_internal Iclass_iclass_OR128_args[] = { 52790 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52791 { { OPERAND_dsp340050b49a6c_oper55_reg }, 'i' }, 52792 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 52793}; 52794 52795static xtensa_arg_internal Iclass_iclass_OR128_stateArgs[] = { 52796 { { STATE_CPENABLE }, 'i' } 52797}; 52798 52799static xtensa_arg_internal Iclass_iclass_PERM_args[] = { 52800 { { OPERAND_dsp340050b49a6c_oper82_reg }, 'm' }, 52801 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52802 { { OPERAND_ars }, 'i' } 52803}; 52804 52805static xtensa_arg_internal Iclass_iclass_PERM_stateArgs[] = { 52806 { { STATE_CPENABLE }, 'i' } 52807}; 52808 52809static xtensa_arg_internal Iclass_iclass_REDAC_args[] = { 52810 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 52811}; 52812 52813static xtensa_arg_internal Iclass_iclass_REDAC_stateArgs[] = { 52814 { { STATE_SOV }, 'm' }, 52815 { { STATE_SAT_MODE }, 'i' }, 52816 { { STATE_CPENABLE }, 'i' } 52817}; 52818 52819static xtensa_arg_internal Iclass_iclass_REDAC2_args[] = { 52820 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 52821}; 52822 52823static xtensa_arg_internal Iclass_iclass_REDAC2_stateArgs[] = { 52824 { { STATE_SOV }, 'm' }, 52825 { { STATE_SAT_MODE }, 'i' }, 52826 { { STATE_CPENABLE }, 'i' } 52827}; 52828 52829static xtensa_arg_internal Iclass_iclass_REDAC4_args[] = { 52830 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 52831}; 52832 52833static xtensa_arg_internal Iclass_iclass_REDAC4_stateArgs[] = { 52834 { { STATE_SOV }, 'm' }, 52835 { { STATE_SAT_MODE }, 'i' }, 52836 { { STATE_CPENABLE }, 'i' } 52837}; 52838 52839static xtensa_arg_internal Iclass_iclass_REDACS_args[] = { 52840 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 52841}; 52842 52843static xtensa_arg_internal Iclass_iclass_REDACS_stateArgs[] = { 52844 { { STATE_SOV }, 'm' }, 52845 { { STATE_SAT_MODE }, 'i' }, 52846 { { STATE_CPENABLE }, 'i' } 52847}; 52848 52849static xtensa_arg_internal Iclass_iclass_SMINCLB_C_args[] = { 52850 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52851 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' } 52852}; 52853 52854static xtensa_arg_internal Iclass_iclass_SMINCLB_C_stateArgs[] = { 52855 { { STATE_HSAR3 }, 'o' }, 52856 { { STATE_HSAR2 }, 'o' }, 52857 { { STATE_HSAR1 }, 'o' }, 52858 { { STATE_HSAR0 }, 'o' }, 52859 { { STATE_CPENABLE }, 'i' } 52860}; 52861 52862static xtensa_arg_internal Iclass_iclass_SMINCLB_R_args[] = { 52863 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52864 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'i' } 52865}; 52866 52867static xtensa_arg_internal Iclass_iclass_SMINCLB_R_stateArgs[] = { 52868 { { STATE_HSAR3 }, 'o' }, 52869 { { STATE_HSAR2 }, 'o' }, 52870 { { STATE_HSAR1 }, 'o' }, 52871 { { STATE_HSAR0 }, 'o' }, 52872 { { STATE_CPENABLE }, 'i' } 52873}; 52874 52875static xtensa_arg_internal Iclass_iclass_STSWAPBM_args[] = { 52876 { { OPERAND_ars }, 'i' }, 52877 { { OPERAND_art }, 'i' }, 52878 { { OPERAND_dsp340050b49a6c_oper89_imm }, 'i' } 52879}; 52880 52881static xtensa_arg_internal Iclass_iclass_STSWAPBMU_args[] = { 52882 { { OPERAND_art }, 'm' }, 52883 { { OPERAND_ars }, 'i' }, 52884 { { OPERAND_dsp340050b49a6c_oper89_imm }, 'i' } 52885}; 52886 52887static xtensa_arg_internal Iclass_iclass_SUB32_args[] = { 52888 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52889 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' }, 52890 { { OPERAND_dsp340050b49a6c_oper53_reg }, 'i' } 52891}; 52892 52893static xtensa_arg_internal Iclass_iclass_SUB32_stateArgs[] = { 52894 { { STATE_SOV }, 'm' }, 52895 { { STATE_SAT_MODE }, 'i' }, 52896 { { STATE_CPENABLE }, 'i' } 52897}; 52898 52899static xtensa_arg_internal Iclass_iclass_SUBAC_I2R_args[] = { 52900 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 52901}; 52902 52903static xtensa_arg_internal Iclass_iclass_SUBAC_I2R_stateArgs[] = { 52904 { { STATE_SOV }, 'm' }, 52905 { { STATE_SAT_MODE }, 'i' }, 52906 { { STATE_CPENABLE }, 'i' } 52907}; 52908 52909static xtensa_arg_internal Iclass_iclass_SUBAC_R2I_args[] = { 52910 { { OPERAND_dsp340050b49a6c_oper51_reg }, 'm' } 52911}; 52912 52913static xtensa_arg_internal Iclass_iclass_SUBAC_R2I_stateArgs[] = { 52914 { { STATE_SOV }, 'm' }, 52915 { { STATE_SAT_MODE }, 'i' }, 52916 { { STATE_CPENABLE }, 'i' } 52917}; 52918 52919static xtensa_arg_internal Iclass_iclass_SUBARX_args[] = { 52920 { { OPERAND_ars }, 'm' }, 52921 { { OPERAND_art }, 'i' } 52922}; 52923 52924static xtensa_arg_internal Iclass_iclass_SUBCM_args[] = { 52925 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52926 { { OPERAND_dsp340050b49a6c_oper55_reg }, 'i' }, 52927 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 52928}; 52929 52930static xtensa_arg_internal Iclass_iclass_SUBCM_stateArgs[] = { 52931 { { STATE_SOV }, 'm' }, 52932 { { STATE_SAT_MODE }, 'i' }, 52933 { { STATE_CPENABLE }, 'i' } 52934}; 52935 52936static xtensa_arg_internal Iclass_iclass_SUBMEAN_args[] = { 52937 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52938 { { OPERAND_dsp340050b49a6c_oper55_reg }, 'i' }, 52939 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 52940}; 52941 52942static xtensa_arg_internal Iclass_iclass_SUBMEAN_stateArgs[] = { 52943 { { STATE_CPENABLE }, 'i' } 52944}; 52945 52946static xtensa_arg_internal Iclass_iclass_SUBWRP_args[] = { 52947 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52948 { { OPERAND_dsp340050b49a6c_oper55_reg }, 'i' }, 52949 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 52950}; 52951 52952static xtensa_arg_internal Iclass_iclass_SUBWRP_stateArgs[] = { 52953 { { STATE_CPENABLE }, 'i' } 52954}; 52955 52956static xtensa_arg_internal Iclass_iclass_TRANS_args[] = { 52957 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52958 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 52959}; 52960 52961static xtensa_arg_internal Iclass_iclass_TRANS_stateArgs[] = { 52962 { { STATE_CPENABLE }, 'i' } 52963}; 52964 52965static xtensa_arg_internal Iclass_iclass_XOR128_args[] = { 52966 { { OPERAND_dsp340050b49a6c_oper45_reg }, 'o' }, 52967 { { OPERAND_dsp340050b49a6c_oper55_reg }, 'i' }, 52968 { { OPERAND_dsp340050b49a6c_oper46_reg }, 'i' } 52969}; 52970 52971static xtensa_arg_internal Iclass_iclass_XOR128_stateArgs[] = { 52972 { { STATE_CPENABLE }, 'i' } 52973}; 52974 52975static xtensa_arg_internal Iclass_rur_expstate_args[] = { 52976 { { OPERAND_arr }, 'o' } 52977}; 52978 52979static xtensa_arg_internal Iclass_rur_expstate_stateArgs[] = { 52980 { { STATE_EXPSTATE }, 'i' } 52981}; 52982 52983static xtensa_arg_internal Iclass_wur_expstate_args[] = { 52984 { { OPERAND_art }, 'i' } 52985}; 52986 52987static xtensa_arg_internal Iclass_wur_expstate_stateArgs[] = { 52988 { { STATE_EXPSTATE }, 'o' } 52989}; 52990 52991static xtensa_arg_internal Iclass_rur_sov_args[] = { 52992 { { OPERAND_arr }, 'o' } 52993}; 52994 52995static xtensa_arg_internal Iclass_rur_sov_stateArgs[] = { 52996 { { STATE_SOV }, 'i' }, 52997 { { STATE_CPENABLE }, 'i' } 52998}; 52999 53000static xtensa_arg_internal Iclass_wur_sov_args[] = { 53001 { { OPERAND_art }, 'i' } 53002}; 53003 53004static xtensa_arg_internal Iclass_wur_sov_stateArgs[] = { 53005 { { STATE_SOV }, 'o' }, 53006 { { STATE_CPENABLE }, 'i' } 53007}; 53008 53009static xtensa_arg_internal Iclass_rur_sat_mode_args[] = { 53010 { { OPERAND_arr }, 'o' } 53011}; 53012 53013static xtensa_arg_internal Iclass_rur_sat_mode_stateArgs[] = { 53014 { { STATE_SAT_MODE }, 'i' }, 53015 { { STATE_CPENABLE }, 'i' } 53016}; 53017 53018static xtensa_arg_internal Iclass_wur_sat_mode_args[] = { 53019 { { OPERAND_art }, 'i' } 53020}; 53021 53022static xtensa_arg_internal Iclass_wur_sat_mode_stateArgs[] = { 53023 { { STATE_SAT_MODE }, 'o' }, 53024 { { STATE_CPENABLE }, 'i' } 53025}; 53026 53027static xtensa_arg_internal Iclass_rur_sar0_args[] = { 53028 { { OPERAND_arr }, 'o' } 53029}; 53030 53031static xtensa_arg_internal Iclass_rur_sar0_stateArgs[] = { 53032 { { STATE_SAR0 }, 'i' }, 53033 { { STATE_CPENABLE }, 'i' } 53034}; 53035 53036static xtensa_arg_internal Iclass_wur_sar0_args[] = { 53037 { { OPERAND_art }, 'i' } 53038}; 53039 53040static xtensa_arg_internal Iclass_wur_sar0_stateArgs[] = { 53041 { { STATE_SAR0 }, 'o' }, 53042 { { STATE_CPENABLE }, 'i' } 53043}; 53044 53045static xtensa_arg_internal Iclass_rur_sar1_args[] = { 53046 { { OPERAND_arr }, 'o' } 53047}; 53048 53049static xtensa_arg_internal Iclass_rur_sar1_stateArgs[] = { 53050 { { STATE_SAR1 }, 'i' }, 53051 { { STATE_CPENABLE }, 'i' } 53052}; 53053 53054static xtensa_arg_internal Iclass_wur_sar1_args[] = { 53055 { { OPERAND_art }, 'i' } 53056}; 53057 53058static xtensa_arg_internal Iclass_wur_sar1_stateArgs[] = { 53059 { { STATE_SAR1 }, 'o' }, 53060 { { STATE_CPENABLE }, 'i' } 53061}; 53062 53063static xtensa_arg_internal Iclass_rur_sar2_args[] = { 53064 { { OPERAND_arr }, 'o' } 53065}; 53066 53067static xtensa_arg_internal Iclass_rur_sar2_stateArgs[] = { 53068 { { STATE_SAR2 }, 'i' }, 53069 { { STATE_CPENABLE }, 'i' } 53070}; 53071 53072static xtensa_arg_internal Iclass_wur_sar2_args[] = { 53073 { { OPERAND_art }, 'i' } 53074}; 53075 53076static xtensa_arg_internal Iclass_wur_sar2_stateArgs[] = { 53077 { { STATE_SAR2 }, 'o' }, 53078 { { STATE_CPENABLE }, 'i' } 53079}; 53080 53081static xtensa_arg_internal Iclass_rur_sar3_args[] = { 53082 { { OPERAND_arr }, 'o' } 53083}; 53084 53085static xtensa_arg_internal Iclass_rur_sar3_stateArgs[] = { 53086 { { STATE_SAR3 }, 'i' }, 53087 { { STATE_CPENABLE }, 'i' } 53088}; 53089 53090static xtensa_arg_internal Iclass_wur_sar3_args[] = { 53091 { { OPERAND_art }, 'i' } 53092}; 53093 53094static xtensa_arg_internal Iclass_wur_sar3_stateArgs[] = { 53095 { { STATE_SAR3 }, 'o' }, 53096 { { STATE_CPENABLE }, 'i' } 53097}; 53098 53099static xtensa_arg_internal Iclass_rur_hsar0_args[] = { 53100 { { OPERAND_arr }, 'o' } 53101}; 53102 53103static xtensa_arg_internal Iclass_rur_hsar0_stateArgs[] = { 53104 { { STATE_HSAR0 }, 'i' }, 53105 { { STATE_CPENABLE }, 'i' } 53106}; 53107 53108static xtensa_arg_internal Iclass_wur_hsar0_args[] = { 53109 { { OPERAND_art }, 'i' } 53110}; 53111 53112static xtensa_arg_internal Iclass_wur_hsar0_stateArgs[] = { 53113 { { STATE_HSAR0 }, 'o' }, 53114 { { STATE_CPENABLE }, 'i' } 53115}; 53116 53117static xtensa_arg_internal Iclass_rur_hsar1_args[] = { 53118 { { OPERAND_arr }, 'o' } 53119}; 53120 53121static xtensa_arg_internal Iclass_rur_hsar1_stateArgs[] = { 53122 { { STATE_HSAR1 }, 'i' }, 53123 { { STATE_CPENABLE }, 'i' } 53124}; 53125 53126static xtensa_arg_internal Iclass_wur_hsar1_args[] = { 53127 { { OPERAND_art }, 'i' } 53128}; 53129 53130static xtensa_arg_internal Iclass_wur_hsar1_stateArgs[] = { 53131 { { STATE_HSAR1 }, 'o' }, 53132 { { STATE_CPENABLE }, 'i' } 53133}; 53134 53135static xtensa_arg_internal Iclass_rur_hsar2_args[] = { 53136 { { OPERAND_arr }, 'o' } 53137}; 53138 53139static xtensa_arg_internal Iclass_rur_hsar2_stateArgs[] = { 53140 { { STATE_HSAR2 }, 'i' }, 53141 { { STATE_CPENABLE }, 'i' } 53142}; 53143 53144static xtensa_arg_internal Iclass_wur_hsar2_args[] = { 53145 { { OPERAND_art }, 'i' } 53146}; 53147 53148static xtensa_arg_internal Iclass_wur_hsar2_stateArgs[] = { 53149 { { STATE_HSAR2 }, 'o' }, 53150 { { STATE_CPENABLE }, 'i' } 53151}; 53152 53153static xtensa_arg_internal Iclass_rur_hsar3_args[] = { 53154 { { OPERAND_arr }, 'o' } 53155}; 53156 53157static xtensa_arg_internal Iclass_rur_hsar3_stateArgs[] = { 53158 { { STATE_HSAR3 }, 'i' }, 53159 { { STATE_CPENABLE }, 'i' } 53160}; 53161 53162static xtensa_arg_internal Iclass_wur_hsar3_args[] = { 53163 { { OPERAND_art }, 'i' } 53164}; 53165 53166static xtensa_arg_internal Iclass_wur_hsar3_stateArgs[] = { 53167 { { STATE_HSAR3 }, 'o' }, 53168 { { STATE_CPENABLE }, 'i' } 53169}; 53170 53171static xtensa_arg_internal Iclass_rur_max_reg_0_args[] = { 53172 { { OPERAND_arr }, 'o' } 53173}; 53174 53175static xtensa_arg_internal Iclass_rur_max_reg_0_stateArgs[] = { 53176 { { STATE_MAX_REG }, 'i' }, 53177 { { STATE_CPENABLE }, 'i' } 53178}; 53179 53180static xtensa_arg_internal Iclass_wur_max_reg_0_args[] = { 53181 { { OPERAND_art }, 'i' } 53182}; 53183 53184static xtensa_arg_internal Iclass_wur_max_reg_0_stateArgs[] = { 53185 { { STATE_MAX_REG }, 'm' }, 53186 { { STATE_CPENABLE }, 'i' } 53187}; 53188 53189static xtensa_arg_internal Iclass_rur_max_reg_1_args[] = { 53190 { { OPERAND_arr }, 'o' } 53191}; 53192 53193static xtensa_arg_internal Iclass_rur_max_reg_1_stateArgs[] = { 53194 { { STATE_MAX_REG }, 'i' }, 53195 { { STATE_CPENABLE }, 'i' } 53196}; 53197 53198static xtensa_arg_internal Iclass_wur_max_reg_1_args[] = { 53199 { { OPERAND_art }, 'i' } 53200}; 53201 53202static xtensa_arg_internal Iclass_wur_max_reg_1_stateArgs[] = { 53203 { { STATE_MAX_REG }, 'm' }, 53204 { { STATE_CPENABLE }, 'i' } 53205}; 53206 53207static xtensa_arg_internal Iclass_rur_max_reg_2_args[] = { 53208 { { OPERAND_arr }, 'o' } 53209}; 53210 53211static xtensa_arg_internal Iclass_rur_max_reg_2_stateArgs[] = { 53212 { { STATE_MAX_REG }, 'i' }, 53213 { { STATE_CPENABLE }, 'i' } 53214}; 53215 53216static xtensa_arg_internal Iclass_wur_max_reg_2_args[] = { 53217 { { OPERAND_art }, 'i' } 53218}; 53219 53220static xtensa_arg_internal Iclass_wur_max_reg_2_stateArgs[] = { 53221 { { STATE_MAX_REG }, 'm' }, 53222 { { STATE_CPENABLE }, 'i' } 53223}; 53224 53225static xtensa_arg_internal Iclass_rur_max_reg_3_args[] = { 53226 { { OPERAND_arr }, 'o' } 53227}; 53228 53229static xtensa_arg_internal Iclass_rur_max_reg_3_stateArgs[] = { 53230 { { STATE_MAX_REG }, 'i' }, 53231 { { STATE_CPENABLE }, 'i' } 53232}; 53233 53234static xtensa_arg_internal Iclass_wur_max_reg_3_args[] = { 53235 { { OPERAND_art }, 'i' } 53236}; 53237 53238static xtensa_arg_internal Iclass_wur_max_reg_3_stateArgs[] = { 53239 { { STATE_MAX_REG }, 'm' }, 53240 { { STATE_CPENABLE }, 'i' } 53241}; 53242 53243static xtensa_arg_internal Iclass_rur_arg_max_reg_0_args[] = { 53244 { { OPERAND_arr }, 'o' } 53245}; 53246 53247static xtensa_arg_internal Iclass_rur_arg_max_reg_0_stateArgs[] = { 53248 { { STATE_ARG_MAX_REG }, 'i' }, 53249 { { STATE_CPENABLE }, 'i' } 53250}; 53251 53252static xtensa_arg_internal Iclass_wur_arg_max_reg_0_args[] = { 53253 { { OPERAND_art }, 'i' } 53254}; 53255 53256static xtensa_arg_internal Iclass_wur_arg_max_reg_0_stateArgs[] = { 53257 { { STATE_ARG_MAX_REG }, 'm' }, 53258 { { STATE_CPENABLE }, 'i' } 53259}; 53260 53261static xtensa_arg_internal Iclass_rur_arg_max_reg_1_args[] = { 53262 { { OPERAND_arr }, 'o' } 53263}; 53264 53265static xtensa_arg_internal Iclass_rur_arg_max_reg_1_stateArgs[] = { 53266 { { STATE_ARG_MAX_REG }, 'i' }, 53267 { { STATE_CPENABLE }, 'i' } 53268}; 53269 53270static xtensa_arg_internal Iclass_wur_arg_max_reg_1_args[] = { 53271 { { OPERAND_art }, 'i' } 53272}; 53273 53274static xtensa_arg_internal Iclass_wur_arg_max_reg_1_stateArgs[] = { 53275 { { STATE_ARG_MAX_REG }, 'm' }, 53276 { { STATE_CPENABLE }, 'i' } 53277}; 53278 53279static xtensa_arg_internal Iclass_rur_arg_max_reg_2_args[] = { 53280 { { OPERAND_arr }, 'o' } 53281}; 53282 53283static xtensa_arg_internal Iclass_rur_arg_max_reg_2_stateArgs[] = { 53284 { { STATE_ARG_MAX_REG }, 'i' }, 53285 { { STATE_CPENABLE }, 'i' } 53286}; 53287 53288static xtensa_arg_internal Iclass_wur_arg_max_reg_2_args[] = { 53289 { { OPERAND_art }, 'i' } 53290}; 53291 53292static xtensa_arg_internal Iclass_wur_arg_max_reg_2_stateArgs[] = { 53293 { { STATE_ARG_MAX_REG }, 'm' }, 53294 { { STATE_CPENABLE }, 'i' } 53295}; 53296 53297static xtensa_arg_internal Iclass_rur_arg_max_reg_3_args[] = { 53298 { { OPERAND_arr }, 'o' } 53299}; 53300 53301static xtensa_arg_internal Iclass_rur_arg_max_reg_3_stateArgs[] = { 53302 { { STATE_ARG_MAX_REG }, 'i' }, 53303 { { STATE_CPENABLE }, 'i' } 53304}; 53305 53306static xtensa_arg_internal Iclass_wur_arg_max_reg_3_args[] = { 53307 { { OPERAND_art }, 'i' } 53308}; 53309 53310static xtensa_arg_internal Iclass_wur_arg_max_reg_3_stateArgs[] = { 53311 { { STATE_ARG_MAX_REG }, 'm' }, 53312 { { STATE_CPENABLE }, 'i' } 53313}; 53314 53315static xtensa_arg_internal Iclass_rur_nco_counter_0_args[] = { 53316 { { OPERAND_arr }, 'o' } 53317}; 53318 53319static xtensa_arg_internal Iclass_rur_nco_counter_0_stateArgs[] = { 53320 { { STATE_NCO_COUNTER }, 'i' }, 53321 { { STATE_CPENABLE }, 'i' } 53322}; 53323 53324static xtensa_arg_internal Iclass_wur_nco_counter_0_args[] = { 53325 { { OPERAND_art }, 'i' } 53326}; 53327 53328static xtensa_arg_internal Iclass_wur_nco_counter_0_stateArgs[] = { 53329 { { STATE_NCO_COUNTER }, 'm' }, 53330 { { STATE_CPENABLE }, 'i' } 53331}; 53332 53333static xtensa_arg_internal Iclass_rur_nco_counter_1_args[] = { 53334 { { OPERAND_arr }, 'o' } 53335}; 53336 53337static xtensa_arg_internal Iclass_rur_nco_counter_1_stateArgs[] = { 53338 { { STATE_NCO_COUNTER }, 'i' }, 53339 { { STATE_CPENABLE }, 'i' } 53340}; 53341 53342static xtensa_arg_internal Iclass_wur_nco_counter_1_args[] = { 53343 { { OPERAND_art }, 'i' } 53344}; 53345 53346static xtensa_arg_internal Iclass_wur_nco_counter_1_stateArgs[] = { 53347 { { STATE_NCO_COUNTER }, 'm' }, 53348 { { STATE_CPENABLE }, 'i' } 53349}; 53350 53351static xtensa_arg_internal Iclass_rur_nco_counter_2_args[] = { 53352 { { OPERAND_arr }, 'o' } 53353}; 53354 53355static xtensa_arg_internal Iclass_rur_nco_counter_2_stateArgs[] = { 53356 { { STATE_NCO_COUNTER }, 'i' }, 53357 { { STATE_CPENABLE }, 'i' } 53358}; 53359 53360static xtensa_arg_internal Iclass_wur_nco_counter_2_args[] = { 53361 { { OPERAND_art }, 'i' } 53362}; 53363 53364static xtensa_arg_internal Iclass_wur_nco_counter_2_stateArgs[] = { 53365 { { STATE_NCO_COUNTER }, 'm' }, 53366 { { STATE_CPENABLE }, 'i' } 53367}; 53368 53369static xtensa_arg_internal Iclass_rur_nco_counter_3_args[] = { 53370 { { OPERAND_arr }, 'o' } 53371}; 53372 53373static xtensa_arg_internal Iclass_rur_nco_counter_3_stateArgs[] = { 53374 { { STATE_NCO_COUNTER }, 'i' }, 53375 { { STATE_CPENABLE }, 'i' } 53376}; 53377 53378static xtensa_arg_internal Iclass_wur_nco_counter_3_args[] = { 53379 { { OPERAND_art }, 'i' } 53380}; 53381 53382static xtensa_arg_internal Iclass_wur_nco_counter_3_stateArgs[] = { 53383 { { STATE_NCO_COUNTER }, 'm' }, 53384 { { STATE_CPENABLE }, 'i' } 53385}; 53386 53387static xtensa_arg_internal Iclass_rur_interp_ext_n_args[] = { 53388 { { OPERAND_arr }, 'o' } 53389}; 53390 53391static xtensa_arg_internal Iclass_rur_interp_ext_n_stateArgs[] = { 53392 { { STATE_INTERP_EXT_N }, 'i' }, 53393 { { STATE_CPENABLE }, 'i' } 53394}; 53395 53396static xtensa_arg_internal Iclass_wur_interp_ext_n_args[] = { 53397 { { OPERAND_art }, 'i' } 53398}; 53399 53400static xtensa_arg_internal Iclass_wur_interp_ext_n_stateArgs[] = { 53401 { { STATE_INTERP_EXT_N }, 'o' }, 53402 { { STATE_CPENABLE }, 'i' } 53403}; 53404 53405static xtensa_arg_internal Iclass_rur_interp_ext_l_args[] = { 53406 { { OPERAND_arr }, 'o' } 53407}; 53408 53409static xtensa_arg_internal Iclass_rur_interp_ext_l_stateArgs[] = { 53410 { { STATE_INTERP_EXT_L }, 'i' }, 53411 { { STATE_CPENABLE }, 'i' } 53412}; 53413 53414static xtensa_arg_internal Iclass_wur_interp_ext_l_args[] = { 53415 { { OPERAND_art }, 'i' } 53416}; 53417 53418static xtensa_arg_internal Iclass_wur_interp_ext_l_stateArgs[] = { 53419 { { STATE_INTERP_EXT_L }, 'o' }, 53420 { { STATE_CPENABLE }, 'i' } 53421}; 53422 53423static xtensa_arg_internal Iclass_rur_llr_buf_0_args[] = { 53424 { { OPERAND_arr }, 'o' } 53425}; 53426 53427static xtensa_arg_internal Iclass_rur_llr_buf_0_stateArgs[] = { 53428 { { STATE_LLR_BUF }, 'i' }, 53429 { { STATE_CPENABLE }, 'i' } 53430}; 53431 53432static xtensa_arg_internal Iclass_wur_llr_buf_0_args[] = { 53433 { { OPERAND_art }, 'i' } 53434}; 53435 53436static xtensa_arg_internal Iclass_wur_llr_buf_0_stateArgs[] = { 53437 { { STATE_LLR_BUF }, 'm' }, 53438 { { STATE_CPENABLE }, 'i' } 53439}; 53440 53441static xtensa_arg_internal Iclass_rur_llr_buf_1_args[] = { 53442 { { OPERAND_arr }, 'o' } 53443}; 53444 53445static xtensa_arg_internal Iclass_rur_llr_buf_1_stateArgs[] = { 53446 { { STATE_LLR_BUF }, 'i' }, 53447 { { STATE_CPENABLE }, 'i' } 53448}; 53449 53450static xtensa_arg_internal Iclass_wur_llr_buf_1_args[] = { 53451 { { OPERAND_art }, 'i' } 53452}; 53453 53454static xtensa_arg_internal Iclass_wur_llr_buf_1_stateArgs[] = { 53455 { { STATE_LLR_BUF }, 'm' }, 53456 { { STATE_CPENABLE }, 'i' } 53457}; 53458 53459static xtensa_arg_internal Iclass_rur_llr_buf_2_args[] = { 53460 { { OPERAND_arr }, 'o' } 53461}; 53462 53463static xtensa_arg_internal Iclass_rur_llr_buf_2_stateArgs[] = { 53464 { { STATE_LLR_BUF }, 'i' }, 53465 { { STATE_CPENABLE }, 'i' } 53466}; 53467 53468static xtensa_arg_internal Iclass_wur_llr_buf_2_args[] = { 53469 { { OPERAND_art }, 'i' } 53470}; 53471 53472static xtensa_arg_internal Iclass_wur_llr_buf_2_stateArgs[] = { 53473 { { STATE_LLR_BUF }, 'm' }, 53474 { { STATE_CPENABLE }, 'i' } 53475}; 53476 53477static xtensa_arg_internal Iclass_rur_llr_buf_3_args[] = { 53478 { { OPERAND_arr }, 'o' } 53479}; 53480 53481static xtensa_arg_internal Iclass_rur_llr_buf_3_stateArgs[] = { 53482 { { STATE_LLR_BUF }, 'i' }, 53483 { { STATE_CPENABLE }, 'i' } 53484}; 53485 53486static xtensa_arg_internal Iclass_wur_llr_buf_3_args[] = { 53487 { { OPERAND_art }, 'i' } 53488}; 53489 53490static xtensa_arg_internal Iclass_wur_llr_buf_3_stateArgs[] = { 53491 { { STATE_LLR_BUF }, 'm' }, 53492 { { STATE_CPENABLE }, 'i' } 53493}; 53494 53495static xtensa_arg_internal Iclass_rur_llr_buf_4_args[] = { 53496 { { OPERAND_arr }, 'o' } 53497}; 53498 53499static xtensa_arg_internal Iclass_rur_llr_buf_4_stateArgs[] = { 53500 { { STATE_LLR_BUF }, 'i' }, 53501 { { STATE_CPENABLE }, 'i' } 53502}; 53503 53504static xtensa_arg_internal Iclass_wur_llr_buf_4_args[] = { 53505 { { OPERAND_art }, 'i' } 53506}; 53507 53508static xtensa_arg_internal Iclass_wur_llr_buf_4_stateArgs[] = { 53509 { { STATE_LLR_BUF }, 'm' }, 53510 { { STATE_CPENABLE }, 'i' } 53511}; 53512 53513static xtensa_arg_internal Iclass_rur_llr_buf_5_args[] = { 53514 { { OPERAND_arr }, 'o' } 53515}; 53516 53517static xtensa_arg_internal Iclass_rur_llr_buf_5_stateArgs[] = { 53518 { { STATE_LLR_BUF }, 'i' }, 53519 { { STATE_CPENABLE }, 'i' } 53520}; 53521 53522static xtensa_arg_internal Iclass_wur_llr_buf_5_args[] = { 53523 { { OPERAND_art }, 'i' } 53524}; 53525 53526static xtensa_arg_internal Iclass_wur_llr_buf_5_stateArgs[] = { 53527 { { STATE_LLR_BUF }, 'm' }, 53528 { { STATE_CPENABLE }, 'i' } 53529}; 53530 53531static xtensa_arg_internal Iclass_rur_llr_buf_6_args[] = { 53532 { { OPERAND_arr }, 'o' } 53533}; 53534 53535static xtensa_arg_internal Iclass_rur_llr_buf_6_stateArgs[] = { 53536 { { STATE_LLR_BUF }, 'i' }, 53537 { { STATE_CPENABLE }, 'i' } 53538}; 53539 53540static xtensa_arg_internal Iclass_wur_llr_buf_6_args[] = { 53541 { { OPERAND_art }, 'i' } 53542}; 53543 53544static xtensa_arg_internal Iclass_wur_llr_buf_6_stateArgs[] = { 53545 { { STATE_LLR_BUF }, 'm' }, 53546 { { STATE_CPENABLE }, 'i' } 53547}; 53548 53549static xtensa_arg_internal Iclass_rur_llr_buf_7_args[] = { 53550 { { OPERAND_arr }, 'o' } 53551}; 53552 53553static xtensa_arg_internal Iclass_rur_llr_buf_7_stateArgs[] = { 53554 { { STATE_LLR_BUF }, 'i' }, 53555 { { STATE_CPENABLE }, 'i' } 53556}; 53557 53558static xtensa_arg_internal Iclass_wur_llr_buf_7_args[] = { 53559 { { OPERAND_art }, 'i' } 53560}; 53561 53562static xtensa_arg_internal Iclass_wur_llr_buf_7_stateArgs[] = { 53563 { { STATE_LLR_BUF }, 'm' }, 53564 { { STATE_CPENABLE }, 'i' } 53565}; 53566 53567static xtensa_arg_internal Iclass_rur_llr_buf_8_args[] = { 53568 { { OPERAND_arr }, 'o' } 53569}; 53570 53571static xtensa_arg_internal Iclass_rur_llr_buf_8_stateArgs[] = { 53572 { { STATE_LLR_BUF }, 'i' }, 53573 { { STATE_CPENABLE }, 'i' } 53574}; 53575 53576static xtensa_arg_internal Iclass_wur_llr_buf_8_args[] = { 53577 { { OPERAND_art }, 'i' } 53578}; 53579 53580static xtensa_arg_internal Iclass_wur_llr_buf_8_stateArgs[] = { 53581 { { STATE_LLR_BUF }, 'm' }, 53582 { { STATE_CPENABLE }, 'i' } 53583}; 53584 53585static xtensa_arg_internal Iclass_rur_llr_buf_9_args[] = { 53586 { { OPERAND_arr }, 'o' } 53587}; 53588 53589static xtensa_arg_internal Iclass_rur_llr_buf_9_stateArgs[] = { 53590 { { STATE_LLR_BUF }, 'i' }, 53591 { { STATE_CPENABLE }, 'i' } 53592}; 53593 53594static xtensa_arg_internal Iclass_wur_llr_buf_9_args[] = { 53595 { { OPERAND_art }, 'i' } 53596}; 53597 53598static xtensa_arg_internal Iclass_wur_llr_buf_9_stateArgs[] = { 53599 { { STATE_LLR_BUF }, 'm' }, 53600 { { STATE_CPENABLE }, 'i' } 53601}; 53602 53603static xtensa_arg_internal Iclass_rur_llr_buf_10_args[] = { 53604 { { OPERAND_arr }, 'o' } 53605}; 53606 53607static xtensa_arg_internal Iclass_rur_llr_buf_10_stateArgs[] = { 53608 { { STATE_LLR_BUF }, 'i' }, 53609 { { STATE_CPENABLE }, 'i' } 53610}; 53611 53612static xtensa_arg_internal Iclass_wur_llr_buf_10_args[] = { 53613 { { OPERAND_art }, 'i' } 53614}; 53615 53616static xtensa_arg_internal Iclass_wur_llr_buf_10_stateArgs[] = { 53617 { { STATE_LLR_BUF }, 'm' }, 53618 { { STATE_CPENABLE }, 'i' } 53619}; 53620 53621static xtensa_arg_internal Iclass_rur_llr_buf_11_args[] = { 53622 { { OPERAND_arr }, 'o' } 53623}; 53624 53625static xtensa_arg_internal Iclass_rur_llr_buf_11_stateArgs[] = { 53626 { { STATE_LLR_BUF }, 'i' }, 53627 { { STATE_CPENABLE }, 'i' } 53628}; 53629 53630static xtensa_arg_internal Iclass_wur_llr_buf_11_args[] = { 53631 { { OPERAND_art }, 'i' } 53632}; 53633 53634static xtensa_arg_internal Iclass_wur_llr_buf_11_stateArgs[] = { 53635 { { STATE_LLR_BUF }, 'm' }, 53636 { { STATE_CPENABLE }, 'i' } 53637}; 53638 53639static xtensa_arg_internal Iclass_rur_llr_buf_12_args[] = { 53640 { { OPERAND_arr }, 'o' } 53641}; 53642 53643static xtensa_arg_internal Iclass_rur_llr_buf_12_stateArgs[] = { 53644 { { STATE_LLR_BUF }, 'i' }, 53645 { { STATE_CPENABLE }, 'i' } 53646}; 53647 53648static xtensa_arg_internal Iclass_wur_llr_buf_12_args[] = { 53649 { { OPERAND_art }, 'i' } 53650}; 53651 53652static xtensa_arg_internal Iclass_wur_llr_buf_12_stateArgs[] = { 53653 { { STATE_LLR_BUF }, 'm' }, 53654 { { STATE_CPENABLE }, 'i' } 53655}; 53656 53657static xtensa_arg_internal Iclass_rur_llr_buf_13_args[] = { 53658 { { OPERAND_arr }, 'o' } 53659}; 53660 53661static xtensa_arg_internal Iclass_rur_llr_buf_13_stateArgs[] = { 53662 { { STATE_LLR_BUF }, 'i' }, 53663 { { STATE_CPENABLE }, 'i' } 53664}; 53665 53666static xtensa_arg_internal Iclass_wur_llr_buf_13_args[] = { 53667 { { OPERAND_art }, 'i' } 53668}; 53669 53670static xtensa_arg_internal Iclass_wur_llr_buf_13_stateArgs[] = { 53671 { { STATE_LLR_BUF }, 'm' }, 53672 { { STATE_CPENABLE }, 'i' } 53673}; 53674 53675static xtensa_arg_internal Iclass_rur_llr_buf_14_args[] = { 53676 { { OPERAND_arr }, 'o' } 53677}; 53678 53679static xtensa_arg_internal Iclass_rur_llr_buf_14_stateArgs[] = { 53680 { { STATE_LLR_BUF }, 'i' }, 53681 { { STATE_CPENABLE }, 'i' } 53682}; 53683 53684static xtensa_arg_internal Iclass_wur_llr_buf_14_args[] = { 53685 { { OPERAND_art }, 'i' } 53686}; 53687 53688static xtensa_arg_internal Iclass_wur_llr_buf_14_stateArgs[] = { 53689 { { STATE_LLR_BUF }, 'm' }, 53690 { { STATE_CPENABLE }, 'i' } 53691}; 53692 53693static xtensa_arg_internal Iclass_rur_llr_buf_15_args[] = { 53694 { { OPERAND_arr }, 'o' } 53695}; 53696 53697static xtensa_arg_internal Iclass_rur_llr_buf_15_stateArgs[] = { 53698 { { STATE_LLR_BUF }, 'i' }, 53699 { { STATE_CPENABLE }, 'i' } 53700}; 53701 53702static xtensa_arg_internal Iclass_wur_llr_buf_15_args[] = { 53703 { { OPERAND_art }, 'i' } 53704}; 53705 53706static xtensa_arg_internal Iclass_wur_llr_buf_15_stateArgs[] = { 53707 { { STATE_LLR_BUF }, 'm' }, 53708 { { STATE_CPENABLE }, 'i' } 53709}; 53710 53711static xtensa_arg_internal Iclass_rur_llr_buf_16_args[] = { 53712 { { OPERAND_arr }, 'o' } 53713}; 53714 53715static xtensa_arg_internal Iclass_rur_llr_buf_16_stateArgs[] = { 53716 { { STATE_LLR_BUF }, 'i' }, 53717 { { STATE_CPENABLE }, 'i' } 53718}; 53719 53720static xtensa_arg_internal Iclass_wur_llr_buf_16_args[] = { 53721 { { OPERAND_art }, 'i' } 53722}; 53723 53724static xtensa_arg_internal Iclass_wur_llr_buf_16_stateArgs[] = { 53725 { { STATE_LLR_BUF }, 'm' }, 53726 { { STATE_CPENABLE }, 'i' } 53727}; 53728 53729static xtensa_arg_internal Iclass_rur_llr_buf_17_args[] = { 53730 { { OPERAND_arr }, 'o' } 53731}; 53732 53733static xtensa_arg_internal Iclass_rur_llr_buf_17_stateArgs[] = { 53734 { { STATE_LLR_BUF }, 'i' }, 53735 { { STATE_CPENABLE }, 'i' } 53736}; 53737 53738static xtensa_arg_internal Iclass_wur_llr_buf_17_args[] = { 53739 { { OPERAND_art }, 'i' } 53740}; 53741 53742static xtensa_arg_internal Iclass_wur_llr_buf_17_stateArgs[] = { 53743 { { STATE_LLR_BUF }, 'm' }, 53744 { { STATE_CPENABLE }, 'i' } 53745}; 53746 53747static xtensa_arg_internal Iclass_rur_llr_buf_18_args[] = { 53748 { { OPERAND_arr }, 'o' } 53749}; 53750 53751static xtensa_arg_internal Iclass_rur_llr_buf_18_stateArgs[] = { 53752 { { STATE_LLR_BUF }, 'i' }, 53753 { { STATE_CPENABLE }, 'i' } 53754}; 53755 53756static xtensa_arg_internal Iclass_wur_llr_buf_18_args[] = { 53757 { { OPERAND_art }, 'i' } 53758}; 53759 53760static xtensa_arg_internal Iclass_wur_llr_buf_18_stateArgs[] = { 53761 { { STATE_LLR_BUF }, 'm' }, 53762 { { STATE_CPENABLE }, 'i' } 53763}; 53764 53765static xtensa_arg_internal Iclass_rur_llr_buf_19_args[] = { 53766 { { OPERAND_arr }, 'o' } 53767}; 53768 53769static xtensa_arg_internal Iclass_rur_llr_buf_19_stateArgs[] = { 53770 { { STATE_LLR_BUF }, 'i' }, 53771 { { STATE_CPENABLE }, 'i' } 53772}; 53773 53774static xtensa_arg_internal Iclass_wur_llr_buf_19_args[] = { 53775 { { OPERAND_art }, 'i' } 53776}; 53777 53778static xtensa_arg_internal Iclass_wur_llr_buf_19_stateArgs[] = { 53779 { { STATE_LLR_BUF }, 'm' }, 53780 { { STATE_CPENABLE }, 'i' } 53781}; 53782 53783static xtensa_arg_internal Iclass_rur_llr_buf_20_args[] = { 53784 { { OPERAND_arr }, 'o' } 53785}; 53786 53787static xtensa_arg_internal Iclass_rur_llr_buf_20_stateArgs[] = { 53788 { { STATE_LLR_BUF }, 'i' }, 53789 { { STATE_CPENABLE }, 'i' } 53790}; 53791 53792static xtensa_arg_internal Iclass_wur_llr_buf_20_args[] = { 53793 { { OPERAND_art }, 'i' } 53794}; 53795 53796static xtensa_arg_internal Iclass_wur_llr_buf_20_stateArgs[] = { 53797 { { STATE_LLR_BUF }, 'm' }, 53798 { { STATE_CPENABLE }, 'i' } 53799}; 53800 53801static xtensa_arg_internal Iclass_rur_llr_buf_21_args[] = { 53802 { { OPERAND_arr }, 'o' } 53803}; 53804 53805static xtensa_arg_internal Iclass_rur_llr_buf_21_stateArgs[] = { 53806 { { STATE_LLR_BUF }, 'i' }, 53807 { { STATE_CPENABLE }, 'i' } 53808}; 53809 53810static xtensa_arg_internal Iclass_wur_llr_buf_21_args[] = { 53811 { { OPERAND_art }, 'i' } 53812}; 53813 53814static xtensa_arg_internal Iclass_wur_llr_buf_21_stateArgs[] = { 53815 { { STATE_LLR_BUF }, 'm' }, 53816 { { STATE_CPENABLE }, 'i' } 53817}; 53818 53819static xtensa_arg_internal Iclass_rur_llr_buf_22_args[] = { 53820 { { OPERAND_arr }, 'o' } 53821}; 53822 53823static xtensa_arg_internal Iclass_rur_llr_buf_22_stateArgs[] = { 53824 { { STATE_LLR_BUF }, 'i' }, 53825 { { STATE_CPENABLE }, 'i' } 53826}; 53827 53828static xtensa_arg_internal Iclass_wur_llr_buf_22_args[] = { 53829 { { OPERAND_art }, 'i' } 53830}; 53831 53832static xtensa_arg_internal Iclass_wur_llr_buf_22_stateArgs[] = { 53833 { { STATE_LLR_BUF }, 'm' }, 53834 { { STATE_CPENABLE }, 'i' } 53835}; 53836 53837static xtensa_arg_internal Iclass_rur_llr_buf_23_args[] = { 53838 { { OPERAND_arr }, 'o' } 53839}; 53840 53841static xtensa_arg_internal Iclass_rur_llr_buf_23_stateArgs[] = { 53842 { { STATE_LLR_BUF }, 'i' }, 53843 { { STATE_CPENABLE }, 'i' } 53844}; 53845 53846static xtensa_arg_internal Iclass_wur_llr_buf_23_args[] = { 53847 { { OPERAND_art }, 'i' } 53848}; 53849 53850static xtensa_arg_internal Iclass_wur_llr_buf_23_stateArgs[] = { 53851 { { STATE_LLR_BUF }, 'm' }, 53852 { { STATE_CPENABLE }, 'i' } 53853}; 53854 53855static xtensa_arg_internal Iclass_rur_smod_buf_0_args[] = { 53856 { { OPERAND_arr }, 'o' } 53857}; 53858 53859static xtensa_arg_internal Iclass_rur_smod_buf_0_stateArgs[] = { 53860 { { STATE_SMOD_BUF }, 'i' }, 53861 { { STATE_CPENABLE }, 'i' } 53862}; 53863 53864static xtensa_arg_internal Iclass_wur_smod_buf_0_args[] = { 53865 { { OPERAND_art }, 'i' } 53866}; 53867 53868static xtensa_arg_internal Iclass_wur_smod_buf_0_stateArgs[] = { 53869 { { STATE_SMOD_BUF }, 'm' }, 53870 { { STATE_CPENABLE }, 'i' } 53871}; 53872 53873static xtensa_arg_internal Iclass_rur_smod_buf_1_args[] = { 53874 { { OPERAND_arr }, 'o' } 53875}; 53876 53877static xtensa_arg_internal Iclass_rur_smod_buf_1_stateArgs[] = { 53878 { { STATE_SMOD_BUF }, 'i' }, 53879 { { STATE_CPENABLE }, 'i' } 53880}; 53881 53882static xtensa_arg_internal Iclass_wur_smod_buf_1_args[] = { 53883 { { OPERAND_art }, 'i' } 53884}; 53885 53886static xtensa_arg_internal Iclass_wur_smod_buf_1_stateArgs[] = { 53887 { { STATE_SMOD_BUF }, 'm' }, 53888 { { STATE_CPENABLE }, 'i' } 53889}; 53890 53891static xtensa_arg_internal Iclass_rur_smod_buf_2_args[] = { 53892 { { OPERAND_arr }, 'o' } 53893}; 53894 53895static xtensa_arg_internal Iclass_rur_smod_buf_2_stateArgs[] = { 53896 { { STATE_SMOD_BUF }, 'i' }, 53897 { { STATE_CPENABLE }, 'i' } 53898}; 53899 53900static xtensa_arg_internal Iclass_wur_smod_buf_2_args[] = { 53901 { { OPERAND_art }, 'i' } 53902}; 53903 53904static xtensa_arg_internal Iclass_wur_smod_buf_2_stateArgs[] = { 53905 { { STATE_SMOD_BUF }, 'm' }, 53906 { { STATE_CPENABLE }, 'i' } 53907}; 53908 53909static xtensa_arg_internal Iclass_rur_smod_buf_3_args[] = { 53910 { { OPERAND_arr }, 'o' } 53911}; 53912 53913static xtensa_arg_internal Iclass_rur_smod_buf_3_stateArgs[] = { 53914 { { STATE_SMOD_BUF }, 'i' }, 53915 { { STATE_CPENABLE }, 'i' } 53916}; 53917 53918static xtensa_arg_internal Iclass_wur_smod_buf_3_args[] = { 53919 { { OPERAND_art }, 'i' } 53920}; 53921 53922static xtensa_arg_internal Iclass_wur_smod_buf_3_stateArgs[] = { 53923 { { STATE_SMOD_BUF }, 'm' }, 53924 { { STATE_CPENABLE }, 'i' } 53925}; 53926 53927static xtensa_arg_internal Iclass_rur_smod_buf_4_args[] = { 53928 { { OPERAND_arr }, 'o' } 53929}; 53930 53931static xtensa_arg_internal Iclass_rur_smod_buf_4_stateArgs[] = { 53932 { { STATE_SMOD_BUF }, 'i' }, 53933 { { STATE_CPENABLE }, 'i' } 53934}; 53935 53936static xtensa_arg_internal Iclass_wur_smod_buf_4_args[] = { 53937 { { OPERAND_art }, 'i' } 53938}; 53939 53940static xtensa_arg_internal Iclass_wur_smod_buf_4_stateArgs[] = { 53941 { { STATE_SMOD_BUF }, 'm' }, 53942 { { STATE_CPENABLE }, 'i' } 53943}; 53944 53945static xtensa_arg_internal Iclass_rur_smod_buf_5_args[] = { 53946 { { OPERAND_arr }, 'o' } 53947}; 53948 53949static xtensa_arg_internal Iclass_rur_smod_buf_5_stateArgs[] = { 53950 { { STATE_SMOD_BUF }, 'i' }, 53951 { { STATE_CPENABLE }, 'i' } 53952}; 53953 53954static xtensa_arg_internal Iclass_wur_smod_buf_5_args[] = { 53955 { { OPERAND_art }, 'i' } 53956}; 53957 53958static xtensa_arg_internal Iclass_wur_smod_buf_5_stateArgs[] = { 53959 { { STATE_SMOD_BUF }, 'm' }, 53960 { { STATE_CPENABLE }, 'i' } 53961}; 53962 53963static xtensa_arg_internal Iclass_rur_smod_buf_6_args[] = { 53964 { { OPERAND_arr }, 'o' } 53965}; 53966 53967static xtensa_arg_internal Iclass_rur_smod_buf_6_stateArgs[] = { 53968 { { STATE_SMOD_BUF }, 'i' }, 53969 { { STATE_CPENABLE }, 'i' } 53970}; 53971 53972static xtensa_arg_internal Iclass_wur_smod_buf_6_args[] = { 53973 { { OPERAND_art }, 'i' } 53974}; 53975 53976static xtensa_arg_internal Iclass_wur_smod_buf_6_stateArgs[] = { 53977 { { STATE_SMOD_BUF }, 'm' }, 53978 { { STATE_CPENABLE }, 'i' } 53979}; 53980 53981static xtensa_arg_internal Iclass_rur_smod_buf_7_args[] = { 53982 { { OPERAND_arr }, 'o' } 53983}; 53984 53985static xtensa_arg_internal Iclass_rur_smod_buf_7_stateArgs[] = { 53986 { { STATE_SMOD_BUF }, 'i' }, 53987 { { STATE_CPENABLE }, 'i' } 53988}; 53989 53990static xtensa_arg_internal Iclass_wur_smod_buf_7_args[] = { 53991 { { OPERAND_art }, 'i' } 53992}; 53993 53994static xtensa_arg_internal Iclass_wur_smod_buf_7_stateArgs[] = { 53995 { { STATE_SMOD_BUF }, 'm' }, 53996 { { STATE_CPENABLE }, 'i' } 53997}; 53998 53999static xtensa_arg_internal Iclass_rur_weight_reg_args[] = { 54000 { { OPERAND_arr }, 'o' } 54001}; 54002 54003static xtensa_arg_internal Iclass_rur_weight_reg_stateArgs[] = { 54004 { { STATE_WEIGHT_REG }, 'i' }, 54005 { { STATE_CPENABLE }, 'i' } 54006}; 54007 54008static xtensa_arg_internal Iclass_wur_weight_reg_args[] = { 54009 { { OPERAND_art }, 'i' } 54010}; 54011 54012static xtensa_arg_internal Iclass_wur_weight_reg_stateArgs[] = { 54013 { { STATE_WEIGHT_REG }, 'o' }, 54014 { { STATE_CPENABLE }, 'i' } 54015}; 54016 54017static xtensa_arg_internal Iclass_rur_scale_reg_args[] = { 54018 { { OPERAND_arr }, 'o' } 54019}; 54020 54021static xtensa_arg_internal Iclass_rur_scale_reg_stateArgs[] = { 54022 { { STATE_SCALE_REG }, 'i' }, 54023 { { STATE_CPENABLE }, 'i' } 54024}; 54025 54026static xtensa_arg_internal Iclass_wur_scale_reg_args[] = { 54027 { { OPERAND_art }, 'i' } 54028}; 54029 54030static xtensa_arg_internal Iclass_wur_scale_reg_stateArgs[] = { 54031 { { STATE_SCALE_REG }, 'o' }, 54032 { { STATE_CPENABLE }, 'i' } 54033}; 54034 54035static xtensa_arg_internal Iclass_rur_llr_pos_args[] = { 54036 { { OPERAND_arr }, 'o' } 54037}; 54038 54039static xtensa_arg_internal Iclass_rur_llr_pos_stateArgs[] = { 54040 { { STATE_LLR_POS }, 'i' }, 54041 { { STATE_CPENABLE }, 'i' } 54042}; 54043 54044static xtensa_arg_internal Iclass_wur_llr_pos_args[] = { 54045 { { OPERAND_art }, 'i' } 54046}; 54047 54048static xtensa_arg_internal Iclass_wur_llr_pos_stateArgs[] = { 54049 { { STATE_LLR_POS }, 'o' }, 54050 { { STATE_CPENABLE }, 'i' } 54051}; 54052 54053static xtensa_arg_internal Iclass_rur_smod_pos_args[] = { 54054 { { OPERAND_arr }, 'o' } 54055}; 54056 54057static xtensa_arg_internal Iclass_rur_smod_pos_stateArgs[] = { 54058 { { STATE_SMOD_POS }, 'i' }, 54059 { { STATE_CPENABLE }, 'i' } 54060}; 54061 54062static xtensa_arg_internal Iclass_wur_smod_pos_args[] = { 54063 { { OPERAND_art }, 'i' } 54064}; 54065 54066static xtensa_arg_internal Iclass_wur_smod_pos_stateArgs[] = { 54067 { { STATE_SMOD_POS }, 'o' }, 54068 { { STATE_CPENABLE }, 'i' } 54069}; 54070 54071static xtensa_arg_internal Iclass_rur_perm_reg_args[] = { 54072 { { OPERAND_arr }, 'o' } 54073}; 54074 54075static xtensa_arg_internal Iclass_rur_perm_reg_stateArgs[] = { 54076 { { STATE_PERM_REG }, 'i' }, 54077 { { STATE_CPENABLE }, 'i' } 54078}; 54079 54080static xtensa_arg_internal Iclass_wur_perm_reg_args[] = { 54081 { { OPERAND_art }, 'i' } 54082}; 54083 54084static xtensa_arg_internal Iclass_wur_perm_reg_stateArgs[] = { 54085 { { STATE_PERM_REG }, 'o' }, 54086 { { STATE_CPENABLE }, 'i' } 54087}; 54088 54089static xtensa_arg_internal Iclass_rur_smod_offset_table_0_args[] = { 54090 { { OPERAND_arr }, 'o' } 54091}; 54092 54093static xtensa_arg_internal Iclass_rur_smod_offset_table_0_stateArgs[] = { 54094 { { STATE_SMOD_OFFSET_TABLE }, 'i' }, 54095 { { STATE_CPENABLE }, 'i' } 54096}; 54097 54098static xtensa_arg_internal Iclass_wur_smod_offset_table_0_args[] = { 54099 { { OPERAND_art }, 'i' } 54100}; 54101 54102static xtensa_arg_internal Iclass_wur_smod_offset_table_0_stateArgs[] = { 54103 { { STATE_SMOD_OFFSET_TABLE }, 'm' }, 54104 { { STATE_CPENABLE }, 'i' } 54105}; 54106 54107static xtensa_arg_internal Iclass_rur_smod_offset_table_1_args[] = { 54108 { { OPERAND_arr }, 'o' } 54109}; 54110 54111static xtensa_arg_internal Iclass_rur_smod_offset_table_1_stateArgs[] = { 54112 { { STATE_SMOD_OFFSET_TABLE }, 'i' }, 54113 { { STATE_CPENABLE }, 'i' } 54114}; 54115 54116static xtensa_arg_internal Iclass_wur_smod_offset_table_1_args[] = { 54117 { { OPERAND_art }, 'i' } 54118}; 54119 54120static xtensa_arg_internal Iclass_wur_smod_offset_table_1_stateArgs[] = { 54121 { { STATE_SMOD_OFFSET_TABLE }, 'm' }, 54122 { { STATE_CPENABLE }, 'i' } 54123}; 54124 54125static xtensa_arg_internal Iclass_rur_smod_offset_table_2_args[] = { 54126 { { OPERAND_arr }, 'o' } 54127}; 54128 54129static xtensa_arg_internal Iclass_rur_smod_offset_table_2_stateArgs[] = { 54130 { { STATE_SMOD_OFFSET_TABLE }, 'i' }, 54131 { { STATE_CPENABLE }, 'i' } 54132}; 54133 54134static xtensa_arg_internal Iclass_wur_smod_offset_table_2_args[] = { 54135 { { OPERAND_art }, 'i' } 54136}; 54137 54138static xtensa_arg_internal Iclass_wur_smod_offset_table_2_stateArgs[] = { 54139 { { STATE_SMOD_OFFSET_TABLE }, 'm' }, 54140 { { STATE_CPENABLE }, 'i' } 54141}; 54142 54143static xtensa_arg_internal Iclass_rur_smod_offset_table_3_args[] = { 54144 { { OPERAND_arr }, 'o' } 54145}; 54146 54147static xtensa_arg_internal Iclass_rur_smod_offset_table_3_stateArgs[] = { 54148 { { STATE_SMOD_OFFSET_TABLE }, 'i' }, 54149 { { STATE_CPENABLE }, 'i' } 54150}; 54151 54152static xtensa_arg_internal Iclass_wur_smod_offset_table_3_args[] = { 54153 { { OPERAND_art }, 'i' } 54154}; 54155 54156static xtensa_arg_internal Iclass_wur_smod_offset_table_3_stateArgs[] = { 54157 { { STATE_SMOD_OFFSET_TABLE }, 'm' }, 54158 { { STATE_CPENABLE }, 'i' } 54159}; 54160 54161static xtensa_arg_internal Iclass_rur_phasor_n_args[] = { 54162 { { OPERAND_arr }, 'o' } 54163}; 54164 54165static xtensa_arg_internal Iclass_rur_phasor_n_stateArgs[] = { 54166 { { STATE_PHASOR_N }, 'i' }, 54167 { { STATE_CPENABLE }, 'i' } 54168}; 54169 54170static xtensa_arg_internal Iclass_wur_phasor_n_args[] = { 54171 { { OPERAND_art }, 'i' } 54172}; 54173 54174static xtensa_arg_internal Iclass_wur_phasor_n_stateArgs[] = { 54175 { { STATE_PHASOR_N }, 'o' }, 54176 { { STATE_CPENABLE }, 'i' } 54177}; 54178 54179static xtensa_arg_internal Iclass_rur_phasor_offset_args[] = { 54180 { { OPERAND_arr }, 'o' } 54181}; 54182 54183static xtensa_arg_internal Iclass_rur_phasor_offset_stateArgs[] = { 54184 { { STATE_PHASOR_OFFSET }, 'i' }, 54185 { { STATE_CPENABLE }, 'i' } 54186}; 54187 54188static xtensa_arg_internal Iclass_wur_phasor_offset_args[] = { 54189 { { OPERAND_art }, 'i' } 54190}; 54191 54192static xtensa_arg_internal Iclass_wur_phasor_offset_stateArgs[] = { 54193 { { STATE_PHASOR_OFFSET }, 'o' }, 54194 { { STATE_CPENABLE }, 'i' } 54195}; 54196 54197static xtensa_iclass_internal iclasses[] = { 54198 { 0, 0 /* xt_iclass_excw */, 54199 0, 0, 0, 0 }, 54200 { 0, 0 /* xt_iclass_rfe */, 54201 2, Iclass_xt_iclass_rfe_stateArgs, 0, 0 }, 54202 { 0, 0 /* xt_iclass_rfde */, 54203 1, Iclass_xt_iclass_rfde_stateArgs, 0, 0 }, 54204 { 0, 0 /* xt_iclass_syscall */, 54205 0, 0, 0, 0 }, 54206 { 0, 0 /* xt_iclass_simcall */, 54207 0, 0, 0, 0 }, 54208 { 2, Iclass_xt_iclass_call12_args, 54209 1, Iclass_xt_iclass_call12_stateArgs, 0, 0 }, 54210 { 2, Iclass_xt_iclass_call8_args, 54211 1, Iclass_xt_iclass_call8_stateArgs, 0, 0 }, 54212 { 2, Iclass_xt_iclass_call4_args, 54213 1, Iclass_xt_iclass_call4_stateArgs, 0, 0 }, 54214 { 2, Iclass_xt_iclass_callx12_args, 54215 1, Iclass_xt_iclass_callx12_stateArgs, 0, 0 }, 54216 { 2, Iclass_xt_iclass_callx8_args, 54217 1, Iclass_xt_iclass_callx8_stateArgs, 0, 0 }, 54218 { 2, Iclass_xt_iclass_callx4_args, 54219 1, Iclass_xt_iclass_callx4_stateArgs, 0, 0 }, 54220 { 3, Iclass_xt_iclass_entry_args, 54221 5, Iclass_xt_iclass_entry_stateArgs, 0, 0 }, 54222 { 2, Iclass_xt_iclass_movsp_args, 54223 2, Iclass_xt_iclass_movsp_stateArgs, 0, 0 }, 54224 { 1, Iclass_xt_iclass_rotw_args, 54225 1, Iclass_xt_iclass_rotw_stateArgs, 0, 0 }, 54226 { 1, Iclass_xt_iclass_retw_args, 54227 4, Iclass_xt_iclass_retw_stateArgs, 0, 0 }, 54228 { 0, 0 /* xt_iclass_rfwou */, 54229 5, Iclass_xt_iclass_rfwou_stateArgs, 0, 0 }, 54230 { 3, Iclass_xt_iclass_l32e_args, 54231 0, 0, 0, 0 }, 54232 { 3, Iclass_xt_iclass_s32e_args, 54233 0, 0, 0, 0 }, 54234 { 1, Iclass_xt_iclass_rsr_windowbase_args, 54235 1, Iclass_xt_iclass_rsr_windowbase_stateArgs, 0, 0 }, 54236 { 1, Iclass_xt_iclass_wsr_windowbase_args, 54237 1, Iclass_xt_iclass_wsr_windowbase_stateArgs, 0, 0 }, 54238 { 1, Iclass_xt_iclass_xsr_windowbase_args, 54239 1, Iclass_xt_iclass_xsr_windowbase_stateArgs, 0, 0 }, 54240 { 1, Iclass_xt_iclass_rsr_windowstart_args, 54241 1, Iclass_xt_iclass_rsr_windowstart_stateArgs, 0, 0 }, 54242 { 1, Iclass_xt_iclass_wsr_windowstart_args, 54243 1, Iclass_xt_iclass_wsr_windowstart_stateArgs, 0, 0 }, 54244 { 1, Iclass_xt_iclass_xsr_windowstart_args, 54245 1, Iclass_xt_iclass_xsr_windowstart_stateArgs, 0, 0 }, 54246 { 3, Iclass_xt_iclass_add_n_args, 54247 0, 0, 0, 0 }, 54248 { 3, Iclass_xt_iclass_addi_n_args, 54249 0, 0, 0, 0 }, 54250 { 2, Iclass_xt_iclass_bz6_args, 54251 0, 0, 0, 0 }, 54252 { 0, 0 /* xt_iclass_ill_n */, 54253 0, 0, 0, 0 }, 54254 { 3, Iclass_xt_iclass_loadi4_args, 54255 0, 0, 0, 0 }, 54256 { 2, Iclass_xt_iclass_mov_n_args, 54257 0, 0, 0, 0 }, 54258 { 2, Iclass_xt_iclass_movi_n_args, 54259 0, 0, 0, 0 }, 54260 { 0, 0 /* xt_iclass_nopn */, 54261 0, 0, 0, 0 }, 54262 { 1, Iclass_xt_iclass_retn_args, 54263 0, 0, 0, 0 }, 54264 { 3, Iclass_xt_iclass_storei4_args, 54265 0, 0, 0, 0 }, 54266 { 1, Iclass_rur_threadptr_args, 54267 1, Iclass_rur_threadptr_stateArgs, 0, 0 }, 54268 { 1, Iclass_wur_threadptr_args, 54269 1, Iclass_wur_threadptr_stateArgs, 0, 0 }, 54270 { 3, Iclass_xt_iclass_addi_args, 54271 0, 0, 0, 0 }, 54272 { 3, Iclass_xt_iclass_addmi_args, 54273 0, 0, 0, 0 }, 54274 { 3, Iclass_xt_iclass_addsub_args, 54275 0, 0, 0, 0 }, 54276 { 3, Iclass_xt_iclass_bit_args, 54277 0, 0, 0, 0 }, 54278 { 3, Iclass_xt_iclass_bsi8_args, 54279 0, 0, 0, 0 }, 54280 { 3, Iclass_xt_iclass_bsi8b_args, 54281 0, 0, 0, 0 }, 54282 { 3, Iclass_xt_iclass_bsi8u_args, 54283 0, 0, 0, 0 }, 54284 { 3, Iclass_xt_iclass_bst8_args, 54285 0, 0, 0, 0 }, 54286 { 2, Iclass_xt_iclass_bsz12_args, 54287 0, 0, 0, 0 }, 54288 { 2, Iclass_xt_iclass_call0_args, 54289 0, 0, 0, 0 }, 54290 { 2, Iclass_xt_iclass_callx0_args, 54291 0, 0, 0, 0 }, 54292 { 4, Iclass_xt_iclass_exti_args, 54293 0, 0, 0, 0 }, 54294 { 0, 0 /* xt_iclass_ill */, 54295 0, 0, 0, 0 }, 54296 { 1, Iclass_xt_iclass_jump_args, 54297 0, 0, 0, 0 }, 54298 { 1, Iclass_xt_iclass_jumpx_args, 54299 0, 0, 0, 0 }, 54300 { 3, Iclass_xt_iclass_l16ui_args, 54301 0, 0, 0, 0 }, 54302 { 3, Iclass_xt_iclass_l16si_args, 54303 0, 0, 0, 0 }, 54304 { 3, Iclass_xt_iclass_l32i_args, 54305 0, 0, 0, 0 }, 54306 { 2, Iclass_xt_iclass_l32r_args, 54307 2, Iclass_xt_iclass_l32r_stateArgs, 0, 0 }, 54308 { 3, Iclass_xt_iclass_l8i_args, 54309 0, 0, 0, 0 }, 54310 { 2, Iclass_xt_iclass_loop_args, 54311 3, Iclass_xt_iclass_loop_stateArgs, 0, 0 }, 54312 { 2, Iclass_xt_iclass_loopz_args, 54313 3, Iclass_xt_iclass_loopz_stateArgs, 0, 0 }, 54314 { 2, Iclass_xt_iclass_movi_args, 54315 0, 0, 0, 0 }, 54316 { 3, Iclass_xt_iclass_movz_args, 54317 0, 0, 0, 0 }, 54318 { 2, Iclass_xt_iclass_neg_args, 54319 0, 0, 0, 0 }, 54320 { 0, 0 /* xt_iclass_nop */, 54321 0, 0, 0, 0 }, 54322 { 1, Iclass_xt_iclass_return_args, 54323 0, 0, 0, 0 }, 54324 { 3, Iclass_xt_iclass_s16i_args, 54325 0, 0, 0, 0 }, 54326 { 3, Iclass_xt_iclass_s32i_args, 54327 0, 0, 0, 0 }, 54328 { 3, Iclass_xt_iclass_s8i_args, 54329 0, 0, 0, 0 }, 54330 { 1, Iclass_xt_iclass_sar_args, 54331 1, Iclass_xt_iclass_sar_stateArgs, 0, 0 }, 54332 { 1, Iclass_xt_iclass_sari_args, 54333 1, Iclass_xt_iclass_sari_stateArgs, 0, 0 }, 54334 { 2, Iclass_xt_iclass_shifts_args, 54335 1, Iclass_xt_iclass_shifts_stateArgs, 0, 0 }, 54336 { 3, Iclass_xt_iclass_shiftst_args, 54337 1, Iclass_xt_iclass_shiftst_stateArgs, 0, 0 }, 54338 { 2, Iclass_xt_iclass_shiftt_args, 54339 1, Iclass_xt_iclass_shiftt_stateArgs, 0, 0 }, 54340 { 3, Iclass_xt_iclass_slli_args, 54341 0, 0, 0, 0 }, 54342 { 3, Iclass_xt_iclass_srai_args, 54343 0, 0, 0, 0 }, 54344 { 3, Iclass_xt_iclass_srli_args, 54345 0, 0, 0, 0 }, 54346 { 0, 0 /* xt_iclass_memw */, 54347 0, 0, 0, 0 }, 54348 { 0, 0 /* xt_iclass_extw */, 54349 0, 0, 0, 0 }, 54350 { 0, 0 /* xt_iclass_isync */, 54351 0, 0, 0, 0 }, 54352 { 0, 0 /* xt_iclass_sync */, 54353 1, Iclass_xt_iclass_sync_stateArgs, 0, 0 }, 54354 { 2, Iclass_xt_iclass_rsil_args, 54355 6, Iclass_xt_iclass_rsil_stateArgs, 0, 0 }, 54356 { 1, Iclass_xt_iclass_rsr_lend_args, 54357 1, Iclass_xt_iclass_rsr_lend_stateArgs, 0, 0 }, 54358 { 1, Iclass_xt_iclass_wsr_lend_args, 54359 1, Iclass_xt_iclass_wsr_lend_stateArgs, 0, 0 }, 54360 { 1, Iclass_xt_iclass_xsr_lend_args, 54361 1, Iclass_xt_iclass_xsr_lend_stateArgs, 0, 0 }, 54362 { 1, Iclass_xt_iclass_rsr_lcount_args, 54363 1, Iclass_xt_iclass_rsr_lcount_stateArgs, 0, 0 }, 54364 { 1, Iclass_xt_iclass_wsr_lcount_args, 54365 2, Iclass_xt_iclass_wsr_lcount_stateArgs, 0, 0 }, 54366 { 1, Iclass_xt_iclass_xsr_lcount_args, 54367 2, Iclass_xt_iclass_xsr_lcount_stateArgs, 0, 0 }, 54368 { 1, Iclass_xt_iclass_rsr_lbeg_args, 54369 1, Iclass_xt_iclass_rsr_lbeg_stateArgs, 0, 0 }, 54370 { 1, Iclass_xt_iclass_wsr_lbeg_args, 54371 1, Iclass_xt_iclass_wsr_lbeg_stateArgs, 0, 0 }, 54372 { 1, Iclass_xt_iclass_xsr_lbeg_args, 54373 1, Iclass_xt_iclass_xsr_lbeg_stateArgs, 0, 0 }, 54374 { 1, Iclass_xt_iclass_rsr_sar_args, 54375 1, Iclass_xt_iclass_rsr_sar_stateArgs, 0, 0 }, 54376 { 1, Iclass_xt_iclass_wsr_sar_args, 54377 2, Iclass_xt_iclass_wsr_sar_stateArgs, 0, 0 }, 54378 { 1, Iclass_xt_iclass_xsr_sar_args, 54379 1, Iclass_xt_iclass_xsr_sar_stateArgs, 0, 0 }, 54380 { 1, Iclass_xt_iclass_rsr_litbase_args, 54381 2, Iclass_xt_iclass_rsr_litbase_stateArgs, 0, 0 }, 54382 { 1, Iclass_xt_iclass_wsr_litbase_args, 54383 2, Iclass_xt_iclass_wsr_litbase_stateArgs, 0, 0 }, 54384 { 1, Iclass_xt_iclass_xsr_litbase_args, 54385 2, Iclass_xt_iclass_xsr_litbase_stateArgs, 0, 0 }, 54386 { 1, Iclass_xt_iclass_rsr_176_args, 54387 0, 0, 0, 0 }, 54388 { 1, Iclass_xt_iclass_wsr_176_args, 54389 0, 0, 0, 0 }, 54390 { 1, Iclass_xt_iclass_rsr_208_args, 54391 0, 0, 0, 0 }, 54392 { 1, Iclass_xt_iclass_rsr_ps_args, 54393 6, Iclass_xt_iclass_rsr_ps_stateArgs, 0, 0 }, 54394 { 1, Iclass_xt_iclass_wsr_ps_args, 54395 6, Iclass_xt_iclass_wsr_ps_stateArgs, 0, 0 }, 54396 { 1, Iclass_xt_iclass_xsr_ps_args, 54397 6, Iclass_xt_iclass_xsr_ps_stateArgs, 0, 0 }, 54398 { 1, Iclass_xt_iclass_rsr_epc1_args, 54399 1, Iclass_xt_iclass_rsr_epc1_stateArgs, 0, 0 }, 54400 { 1, Iclass_xt_iclass_wsr_epc1_args, 54401 1, Iclass_xt_iclass_wsr_epc1_stateArgs, 0, 0 }, 54402 { 1, Iclass_xt_iclass_xsr_epc1_args, 54403 1, Iclass_xt_iclass_xsr_epc1_stateArgs, 0, 0 }, 54404 { 1, Iclass_xt_iclass_rsr_excsave1_args, 54405 1, Iclass_xt_iclass_rsr_excsave1_stateArgs, 0, 0 }, 54406 { 1, Iclass_xt_iclass_wsr_excsave1_args, 54407 1, Iclass_xt_iclass_wsr_excsave1_stateArgs, 0, 0 }, 54408 { 1, Iclass_xt_iclass_xsr_excsave1_args, 54409 1, Iclass_xt_iclass_xsr_excsave1_stateArgs, 0, 0 }, 54410 { 1, Iclass_xt_iclass_rsr_epc2_args, 54411 1, Iclass_xt_iclass_rsr_epc2_stateArgs, 0, 0 }, 54412 { 1, Iclass_xt_iclass_wsr_epc2_args, 54413 1, Iclass_xt_iclass_wsr_epc2_stateArgs, 0, 0 }, 54414 { 1, Iclass_xt_iclass_xsr_epc2_args, 54415 1, Iclass_xt_iclass_xsr_epc2_stateArgs, 0, 0 }, 54416 { 1, Iclass_xt_iclass_rsr_excsave2_args, 54417 1, Iclass_xt_iclass_rsr_excsave2_stateArgs, 0, 0 }, 54418 { 1, Iclass_xt_iclass_wsr_excsave2_args, 54419 1, Iclass_xt_iclass_wsr_excsave2_stateArgs, 0, 0 }, 54420 { 1, Iclass_xt_iclass_xsr_excsave2_args, 54421 1, Iclass_xt_iclass_xsr_excsave2_stateArgs, 0, 0 }, 54422 { 1, Iclass_xt_iclass_rsr_epc3_args, 54423 1, Iclass_xt_iclass_rsr_epc3_stateArgs, 0, 0 }, 54424 { 1, Iclass_xt_iclass_wsr_epc3_args, 54425 1, Iclass_xt_iclass_wsr_epc3_stateArgs, 0, 0 }, 54426 { 1, Iclass_xt_iclass_xsr_epc3_args, 54427 1, Iclass_xt_iclass_xsr_epc3_stateArgs, 0, 0 }, 54428 { 1, Iclass_xt_iclass_rsr_excsave3_args, 54429 1, Iclass_xt_iclass_rsr_excsave3_stateArgs, 0, 0 }, 54430 { 1, Iclass_xt_iclass_wsr_excsave3_args, 54431 1, Iclass_xt_iclass_wsr_excsave3_stateArgs, 0, 0 }, 54432 { 1, Iclass_xt_iclass_xsr_excsave3_args, 54433 1, Iclass_xt_iclass_xsr_excsave3_stateArgs, 0, 0 }, 54434 { 1, Iclass_xt_iclass_rsr_epc4_args, 54435 1, Iclass_xt_iclass_rsr_epc4_stateArgs, 0, 0 }, 54436 { 1, Iclass_xt_iclass_wsr_epc4_args, 54437 1, Iclass_xt_iclass_wsr_epc4_stateArgs, 0, 0 }, 54438 { 1, Iclass_xt_iclass_xsr_epc4_args, 54439 1, Iclass_xt_iclass_xsr_epc4_stateArgs, 0, 0 }, 54440 { 1, Iclass_xt_iclass_rsr_excsave4_args, 54441 1, Iclass_xt_iclass_rsr_excsave4_stateArgs, 0, 0 }, 54442 { 1, Iclass_xt_iclass_wsr_excsave4_args, 54443 1, Iclass_xt_iclass_wsr_excsave4_stateArgs, 0, 0 }, 54444 { 1, Iclass_xt_iclass_xsr_excsave4_args, 54445 1, Iclass_xt_iclass_xsr_excsave4_stateArgs, 0, 0 }, 54446 { 1, Iclass_xt_iclass_rsr_epc5_args, 54447 1, Iclass_xt_iclass_rsr_epc5_stateArgs, 0, 0 }, 54448 { 1, Iclass_xt_iclass_wsr_epc5_args, 54449 1, Iclass_xt_iclass_wsr_epc5_stateArgs, 0, 0 }, 54450 { 1, Iclass_xt_iclass_xsr_epc5_args, 54451 1, Iclass_xt_iclass_xsr_epc5_stateArgs, 0, 0 }, 54452 { 1, Iclass_xt_iclass_rsr_excsave5_args, 54453 1, Iclass_xt_iclass_rsr_excsave5_stateArgs, 0, 0 }, 54454 { 1, Iclass_xt_iclass_wsr_excsave5_args, 54455 1, Iclass_xt_iclass_wsr_excsave5_stateArgs, 0, 0 }, 54456 { 1, Iclass_xt_iclass_xsr_excsave5_args, 54457 1, Iclass_xt_iclass_xsr_excsave5_stateArgs, 0, 0 }, 54458 { 1, Iclass_xt_iclass_rsr_epc6_args, 54459 1, Iclass_xt_iclass_rsr_epc6_stateArgs, 0, 0 }, 54460 { 1, Iclass_xt_iclass_wsr_epc6_args, 54461 1, Iclass_xt_iclass_wsr_epc6_stateArgs, 0, 0 }, 54462 { 1, Iclass_xt_iclass_xsr_epc6_args, 54463 1, Iclass_xt_iclass_xsr_epc6_stateArgs, 0, 0 }, 54464 { 1, Iclass_xt_iclass_rsr_excsave6_args, 54465 1, Iclass_xt_iclass_rsr_excsave6_stateArgs, 0, 0 }, 54466 { 1, Iclass_xt_iclass_wsr_excsave6_args, 54467 1, Iclass_xt_iclass_wsr_excsave6_stateArgs, 0, 0 }, 54468 { 1, Iclass_xt_iclass_xsr_excsave6_args, 54469 1, Iclass_xt_iclass_xsr_excsave6_stateArgs, 0, 0 }, 54470 { 1, Iclass_xt_iclass_rsr_eps2_args, 54471 1, Iclass_xt_iclass_rsr_eps2_stateArgs, 0, 0 }, 54472 { 1, Iclass_xt_iclass_wsr_eps2_args, 54473 1, Iclass_xt_iclass_wsr_eps2_stateArgs, 0, 0 }, 54474 { 1, Iclass_xt_iclass_xsr_eps2_args, 54475 1, Iclass_xt_iclass_xsr_eps2_stateArgs, 0, 0 }, 54476 { 1, Iclass_xt_iclass_rsr_eps3_args, 54477 1, Iclass_xt_iclass_rsr_eps3_stateArgs, 0, 0 }, 54478 { 1, Iclass_xt_iclass_wsr_eps3_args, 54479 1, Iclass_xt_iclass_wsr_eps3_stateArgs, 0, 0 }, 54480 { 1, Iclass_xt_iclass_xsr_eps3_args, 54481 1, Iclass_xt_iclass_xsr_eps3_stateArgs, 0, 0 }, 54482 { 1, Iclass_xt_iclass_rsr_eps4_args, 54483 1, Iclass_xt_iclass_rsr_eps4_stateArgs, 0, 0 }, 54484 { 1, Iclass_xt_iclass_wsr_eps4_args, 54485 1, Iclass_xt_iclass_wsr_eps4_stateArgs, 0, 0 }, 54486 { 1, Iclass_xt_iclass_xsr_eps4_args, 54487 1, Iclass_xt_iclass_xsr_eps4_stateArgs, 0, 0 }, 54488 { 1, Iclass_xt_iclass_rsr_eps5_args, 54489 1, Iclass_xt_iclass_rsr_eps5_stateArgs, 0, 0 }, 54490 { 1, Iclass_xt_iclass_wsr_eps5_args, 54491 1, Iclass_xt_iclass_wsr_eps5_stateArgs, 0, 0 }, 54492 { 1, Iclass_xt_iclass_xsr_eps5_args, 54493 1, Iclass_xt_iclass_xsr_eps5_stateArgs, 0, 0 }, 54494 { 1, Iclass_xt_iclass_rsr_eps6_args, 54495 1, Iclass_xt_iclass_rsr_eps6_stateArgs, 0, 0 }, 54496 { 1, Iclass_xt_iclass_wsr_eps6_args, 54497 1, Iclass_xt_iclass_wsr_eps6_stateArgs, 0, 0 }, 54498 { 1, Iclass_xt_iclass_xsr_eps6_args, 54499 1, Iclass_xt_iclass_xsr_eps6_stateArgs, 0, 0 }, 54500 { 1, Iclass_xt_iclass_rsr_excvaddr_args, 54501 1, Iclass_xt_iclass_rsr_excvaddr_stateArgs, 0, 0 }, 54502 { 1, Iclass_xt_iclass_wsr_excvaddr_args, 54503 1, Iclass_xt_iclass_wsr_excvaddr_stateArgs, 0, 0 }, 54504 { 1, Iclass_xt_iclass_xsr_excvaddr_args, 54505 1, Iclass_xt_iclass_xsr_excvaddr_stateArgs, 0, 0 }, 54506 { 1, Iclass_xt_iclass_rsr_depc_args, 54507 1, Iclass_xt_iclass_rsr_depc_stateArgs, 0, 0 }, 54508 { 1, Iclass_xt_iclass_wsr_depc_args, 54509 1, Iclass_xt_iclass_wsr_depc_stateArgs, 0, 0 }, 54510 { 1, Iclass_xt_iclass_xsr_depc_args, 54511 1, Iclass_xt_iclass_xsr_depc_stateArgs, 0, 0 }, 54512 { 1, Iclass_xt_iclass_rsr_exccause_args, 54513 2, Iclass_xt_iclass_rsr_exccause_stateArgs, 0, 0 }, 54514 { 1, Iclass_xt_iclass_wsr_exccause_args, 54515 1, Iclass_xt_iclass_wsr_exccause_stateArgs, 0, 0 }, 54516 { 1, Iclass_xt_iclass_xsr_exccause_args, 54517 1, Iclass_xt_iclass_xsr_exccause_stateArgs, 0, 0 }, 54518 { 1, Iclass_xt_iclass_rsr_prid_args, 54519 0, 0, 0, 0 }, 54520 { 1, Iclass_xt_iclass_rsr_vecbase_args, 54521 1, Iclass_xt_iclass_rsr_vecbase_stateArgs, 0, 0 }, 54522 { 1, Iclass_xt_iclass_wsr_vecbase_args, 54523 1, Iclass_xt_iclass_wsr_vecbase_stateArgs, 0, 0 }, 54524 { 1, Iclass_xt_iclass_xsr_vecbase_args, 54525 1, Iclass_xt_iclass_xsr_vecbase_stateArgs, 0, 0 }, 54526 { 3, Iclass_xt_mul16_args, 54527 0, 0, 0, 0 }, 54528 { 1, Iclass_xt_iclass_rfi_args, 54529 18, Iclass_xt_iclass_rfi_stateArgs, 0, 0 }, 54530 { 1, Iclass_xt_iclass_wait_args, 54531 1, Iclass_xt_iclass_wait_stateArgs, 0, 0 }, 54532 { 1, Iclass_xt_iclass_rsr_interrupt_args, 54533 1, Iclass_xt_iclass_rsr_interrupt_stateArgs, 0, 0 }, 54534 { 1, Iclass_xt_iclass_wsr_intset_args, 54535 2, Iclass_xt_iclass_wsr_intset_stateArgs, 0, 0 }, 54536 { 1, Iclass_xt_iclass_wsr_intclear_args, 54537 2, Iclass_xt_iclass_wsr_intclear_stateArgs, 0, 0 }, 54538 { 1, Iclass_xt_iclass_rsr_intenable_args, 54539 1, Iclass_xt_iclass_rsr_intenable_stateArgs, 0, 0 }, 54540 { 1, Iclass_xt_iclass_wsr_intenable_args, 54541 1, Iclass_xt_iclass_wsr_intenable_stateArgs, 0, 0 }, 54542 { 1, Iclass_xt_iclass_xsr_intenable_args, 54543 1, Iclass_xt_iclass_xsr_intenable_stateArgs, 0, 0 }, 54544 { 2, Iclass_xt_iclass_break_args, 54545 2, Iclass_xt_iclass_break_stateArgs, 0, 0 }, 54546 { 1, Iclass_xt_iclass_break_n_args, 54547 2, Iclass_xt_iclass_break_n_stateArgs, 0, 0 }, 54548 { 1, Iclass_xt_iclass_rsr_dbreaka0_args, 54549 1, Iclass_xt_iclass_rsr_dbreaka0_stateArgs, 0, 0 }, 54550 { 1, Iclass_xt_iclass_wsr_dbreaka0_args, 54551 2, Iclass_xt_iclass_wsr_dbreaka0_stateArgs, 0, 0 }, 54552 { 1, Iclass_xt_iclass_xsr_dbreaka0_args, 54553 2, Iclass_xt_iclass_xsr_dbreaka0_stateArgs, 0, 0 }, 54554 { 1, Iclass_xt_iclass_rsr_dbreakc0_args, 54555 1, Iclass_xt_iclass_rsr_dbreakc0_stateArgs, 0, 0 }, 54556 { 1, Iclass_xt_iclass_wsr_dbreakc0_args, 54557 2, Iclass_xt_iclass_wsr_dbreakc0_stateArgs, 0, 0 }, 54558 { 1, Iclass_xt_iclass_xsr_dbreakc0_args, 54559 2, Iclass_xt_iclass_xsr_dbreakc0_stateArgs, 0, 0 }, 54560 { 1, Iclass_xt_iclass_rsr_dbreaka1_args, 54561 1, Iclass_xt_iclass_rsr_dbreaka1_stateArgs, 0, 0 }, 54562 { 1, Iclass_xt_iclass_wsr_dbreaka1_args, 54563 2, Iclass_xt_iclass_wsr_dbreaka1_stateArgs, 0, 0 }, 54564 { 1, Iclass_xt_iclass_xsr_dbreaka1_args, 54565 2, Iclass_xt_iclass_xsr_dbreaka1_stateArgs, 0, 0 }, 54566 { 1, Iclass_xt_iclass_rsr_dbreakc1_args, 54567 1, Iclass_xt_iclass_rsr_dbreakc1_stateArgs, 0, 0 }, 54568 { 1, Iclass_xt_iclass_wsr_dbreakc1_args, 54569 2, Iclass_xt_iclass_wsr_dbreakc1_stateArgs, 0, 0 }, 54570 { 1, Iclass_xt_iclass_xsr_dbreakc1_args, 54571 2, Iclass_xt_iclass_xsr_dbreakc1_stateArgs, 0, 0 }, 54572 { 1, Iclass_xt_iclass_rsr_ibreaka0_args, 54573 1, Iclass_xt_iclass_rsr_ibreaka0_stateArgs, 0, 0 }, 54574 { 1, Iclass_xt_iclass_wsr_ibreaka0_args, 54575 1, Iclass_xt_iclass_wsr_ibreaka0_stateArgs, 0, 0 }, 54576 { 1, Iclass_xt_iclass_xsr_ibreaka0_args, 54577 1, Iclass_xt_iclass_xsr_ibreaka0_stateArgs, 0, 0 }, 54578 { 1, Iclass_xt_iclass_rsr_ibreaka1_args, 54579 1, Iclass_xt_iclass_rsr_ibreaka1_stateArgs, 0, 0 }, 54580 { 1, Iclass_xt_iclass_wsr_ibreaka1_args, 54581 1, Iclass_xt_iclass_wsr_ibreaka1_stateArgs, 0, 0 }, 54582 { 1, Iclass_xt_iclass_xsr_ibreaka1_args, 54583 1, Iclass_xt_iclass_xsr_ibreaka1_stateArgs, 0, 0 }, 54584 { 1, Iclass_xt_iclass_rsr_ibreakenable_args, 54585 1, Iclass_xt_iclass_rsr_ibreakenable_stateArgs, 0, 0 }, 54586 { 1, Iclass_xt_iclass_wsr_ibreakenable_args, 54587 1, Iclass_xt_iclass_wsr_ibreakenable_stateArgs, 0, 0 }, 54588 { 1, Iclass_xt_iclass_xsr_ibreakenable_args, 54589 1, Iclass_xt_iclass_xsr_ibreakenable_stateArgs, 0, 0 }, 54590 { 1, Iclass_xt_iclass_rsr_debugcause_args, 54591 2, Iclass_xt_iclass_rsr_debugcause_stateArgs, 0, 0 }, 54592 { 1, Iclass_xt_iclass_wsr_debugcause_args, 54593 2, Iclass_xt_iclass_wsr_debugcause_stateArgs, 0, 0 }, 54594 { 1, Iclass_xt_iclass_xsr_debugcause_args, 54595 2, Iclass_xt_iclass_xsr_debugcause_stateArgs, 0, 0 }, 54596 { 1, Iclass_xt_iclass_rsr_icount_args, 54597 1, Iclass_xt_iclass_rsr_icount_stateArgs, 0, 0 }, 54598 { 1, Iclass_xt_iclass_wsr_icount_args, 54599 2, Iclass_xt_iclass_wsr_icount_stateArgs, 0, 0 }, 54600 { 1, Iclass_xt_iclass_xsr_icount_args, 54601 2, Iclass_xt_iclass_xsr_icount_stateArgs, 0, 0 }, 54602 { 1, Iclass_xt_iclass_rsr_icountlevel_args, 54603 1, Iclass_xt_iclass_rsr_icountlevel_stateArgs, 0, 0 }, 54604 { 1, Iclass_xt_iclass_wsr_icountlevel_args, 54605 1, Iclass_xt_iclass_wsr_icountlevel_stateArgs, 0, 0 }, 54606 { 1, Iclass_xt_iclass_xsr_icountlevel_args, 54607 1, Iclass_xt_iclass_xsr_icountlevel_stateArgs, 0, 0 }, 54608 { 1, Iclass_xt_iclass_rsr_ddr_args, 54609 1, Iclass_xt_iclass_rsr_ddr_stateArgs, 0, 0 }, 54610 { 1, Iclass_xt_iclass_wsr_ddr_args, 54611 2, Iclass_xt_iclass_wsr_ddr_stateArgs, 0, 0 }, 54612 { 1, Iclass_xt_iclass_xsr_ddr_args, 54613 2, Iclass_xt_iclass_xsr_ddr_stateArgs, 0, 0 }, 54614 { 1, Iclass_xt_iclass_rfdo_args, 54615 9, Iclass_xt_iclass_rfdo_stateArgs, 0, 0 }, 54616 { 0, 0 /* xt_iclass_rfdd */, 54617 1, Iclass_xt_iclass_rfdd_stateArgs, 0, 0 }, 54618 { 1, Iclass_xt_iclass_wsr_mmid_args, 54619 1, Iclass_xt_iclass_wsr_mmid_stateArgs, 0, 0 }, 54620 { 3, Iclass_xt_iclass_bbool1_args, 54621 0, 0, 0, 0 }, 54622 { 2, Iclass_xt_iclass_bbool4_args, 54623 0, 0, 0, 0 }, 54624 { 2, Iclass_xt_iclass_bbool8_args, 54625 0, 0, 0, 0 }, 54626 { 2, Iclass_xt_iclass_bbranch_args, 54627 0, 0, 0, 0 }, 54628 { 3, Iclass_xt_iclass_bmove_args, 54629 0, 0, 0, 0 }, 54630 { 2, Iclass_xt_iclass_RSR_BR_args, 54631 0, 0, 0, 0 }, 54632 { 2, Iclass_xt_iclass_WSR_BR_args, 54633 0, 0, 0, 0 }, 54634 { 2, Iclass_xt_iclass_XSR_BR_args, 54635 0, 0, 0, 0 }, 54636 { 1, Iclass_xt_iclass_rsr_ccount_args, 54637 1, Iclass_xt_iclass_rsr_ccount_stateArgs, 0, 0 }, 54638 { 1, Iclass_xt_iclass_wsr_ccount_args, 54639 2, Iclass_xt_iclass_wsr_ccount_stateArgs, 0, 0 }, 54640 { 1, Iclass_xt_iclass_xsr_ccount_args, 54641 2, Iclass_xt_iclass_xsr_ccount_stateArgs, 0, 0 }, 54642 { 1, Iclass_xt_iclass_rsr_ccompare0_args, 54643 1, Iclass_xt_iclass_rsr_ccompare0_stateArgs, 0, 0 }, 54644 { 1, Iclass_xt_iclass_wsr_ccompare0_args, 54645 2, Iclass_xt_iclass_wsr_ccompare0_stateArgs, 0, 0 }, 54646 { 1, Iclass_xt_iclass_xsr_ccompare0_args, 54647 2, Iclass_xt_iclass_xsr_ccompare0_stateArgs, 0, 0 }, 54648 { 1, Iclass_xt_iclass_rsr_ccompare1_args, 54649 1, Iclass_xt_iclass_rsr_ccompare1_stateArgs, 0, 0 }, 54650 { 1, Iclass_xt_iclass_wsr_ccompare1_args, 54651 2, Iclass_xt_iclass_wsr_ccompare1_stateArgs, 0, 0 }, 54652 { 1, Iclass_xt_iclass_xsr_ccompare1_args, 54653 2, Iclass_xt_iclass_xsr_ccompare1_stateArgs, 0, 0 }, 54654 { 2, Iclass_xt_iclass_icache_args, 54655 0, 0, 0, 0 }, 54656 { 2, Iclass_xt_iclass_icache_lock_args, 54657 0, 0, 0, 0 }, 54658 { 2, Iclass_xt_iclass_icache_inv_args, 54659 0, 0, 0, 0 }, 54660 { 2, Iclass_xt_iclass_licx_args, 54661 0, 0, 0, 0 }, 54662 { 2, Iclass_xt_iclass_sicx_args, 54663 0, 0, 0, 0 }, 54664 { 2, Iclass_xt_iclass_dcache_args, 54665 0, 0, 0, 0 }, 54666 { 2, Iclass_xt_iclass_dcache_ind_args, 54667 0, 0, 0, 0 }, 54668 { 2, Iclass_xt_iclass_dcache_inv_args, 54669 0, 0, 0, 0 }, 54670 { 2, Iclass_xt_iclass_dpf_args, 54671 0, 0, 0, 0 }, 54672 { 2, Iclass_xt_iclass_dcache_lock_args, 54673 0, 0, 0, 0 }, 54674 { 2, Iclass_xt_iclass_sdct_args, 54675 0, 0, 0, 0 }, 54676 { 2, Iclass_xt_iclass_ldct_args, 54677 0, 0, 0, 0 }, 54678 { 1, Iclass_xt_iclass_idtlb_args, 54679 1, Iclass_xt_iclass_idtlb_stateArgs, 0, 0 }, 54680 { 2, Iclass_xt_iclass_rdtlb_args, 54681 0, 0, 0, 0 }, 54682 { 2, Iclass_xt_iclass_wdtlb_args, 54683 1, Iclass_xt_iclass_wdtlb_stateArgs, 0, 0 }, 54684 { 1, Iclass_xt_iclass_iitlb_args, 54685 0, 0, 0, 0 }, 54686 { 2, Iclass_xt_iclass_ritlb_args, 54687 0, 0, 0, 0 }, 54688 { 2, Iclass_xt_iclass_witlb_args, 54689 0, 0, 0, 0 }, 54690 { 1, Iclass_xt_iclass_rsr_cpenable_args, 54691 1, Iclass_xt_iclass_rsr_cpenable_stateArgs, 0, 0 }, 54692 { 1, Iclass_xt_iclass_wsr_cpenable_args, 54693 1, Iclass_xt_iclass_wsr_cpenable_stateArgs, 0, 0 }, 54694 { 1, Iclass_xt_iclass_xsr_cpenable_args, 54695 1, Iclass_xt_iclass_xsr_cpenable_stateArgs, 0, 0 }, 54696 { 3, Iclass_xt_iclass_clamp_args, 54697 0, 0, 0, 0 }, 54698 { 3, Iclass_xt_iclass_minmax_args, 54699 0, 0, 0, 0 }, 54700 { 2, Iclass_xt_iclass_nsa_args, 54701 0, 0, 0, 0 }, 54702 { 3, Iclass_xt_iclass_sx_args, 54703 0, 0, 0, 0 }, 54704 { 3, Iclass_xt_iclass_l32ai_args, 54705 0, 0, 0, 0 }, 54706 { 3, Iclass_xt_iclass_s32ri_args, 54707 0, 0, 0, 0 }, 54708 { 3, Iclass_xt_iclass_s32c1i_args, 54709 3, Iclass_xt_iclass_s32c1i_stateArgs, 0, 0 }, 54710 { 1, Iclass_xt_iclass_rsr_scompare1_args, 54711 1, Iclass_xt_iclass_rsr_scompare1_stateArgs, 0, 0 }, 54712 { 1, Iclass_xt_iclass_wsr_scompare1_args, 54713 1, Iclass_xt_iclass_wsr_scompare1_stateArgs, 0, 0 }, 54714 { 1, Iclass_xt_iclass_xsr_scompare1_args, 54715 1, Iclass_xt_iclass_xsr_scompare1_stateArgs, 0, 0 }, 54716 { 1, Iclass_xt_iclass_rsr_atomctl_args, 54717 1, Iclass_xt_iclass_rsr_atomctl_stateArgs, 0, 0 }, 54718 { 1, Iclass_xt_iclass_wsr_atomctl_args, 54719 2, Iclass_xt_iclass_wsr_atomctl_stateArgs, 0, 0 }, 54720 { 1, Iclass_xt_iclass_xsr_atomctl_args, 54721 2, Iclass_xt_iclass_xsr_atomctl_stateArgs, 0, 0 }, 54722 { 0, 0 /* xt_iclass_rer */, 54723 0, 0, 0, 0 }, 54724 { 0, 0 /* xt_iclass_wer */, 54725 0, 0, 0, 0 }, 54726 { 1, Iclass_rur_fcr_args, 54727 9, Iclass_rur_fcr_stateArgs, 0, 0 }, 54728 { 1, Iclass_wur_fcr_args, 54729 9, Iclass_wur_fcr_stateArgs, 0, 0 }, 54730 { 1, Iclass_rur_fsr_args, 54731 8, Iclass_rur_fsr_stateArgs, 0, 0 }, 54732 { 1, Iclass_wur_fsr_args, 54733 8, Iclass_wur_fsr_stateArgs, 0, 0 }, 54734 { 3, Iclass_fp_args, 54735 2, Iclass_fp_stateArgs, 0, 0 }, 54736 { 3, Iclass_fp_mac_args, 54737 2, Iclass_fp_mac_stateArgs, 0, 0 }, 54738 { 3, Iclass_fp_cmov_args, 54739 1, Iclass_fp_cmov_stateArgs, 0, 0 }, 54740 { 3, Iclass_fp_mov_args, 54741 1, Iclass_fp_mov_stateArgs, 0, 0 }, 54742 { 2, Iclass_fp_mov2_args, 54743 1, Iclass_fp_mov2_stateArgs, 0, 0 }, 54744 { 3, Iclass_fp_cmp_args, 54745 1, Iclass_fp_cmp_stateArgs, 0, 0 }, 54746 { 3, Iclass_fp_float_args, 54747 2, Iclass_fp_float_stateArgs, 0, 0 }, 54748 { 3, Iclass_fp_int_args, 54749 1, Iclass_fp_int_stateArgs, 0, 0 }, 54750 { 2, Iclass_fp_rfr_args, 54751 1, Iclass_fp_rfr_stateArgs, 0, 0 }, 54752 { 2, Iclass_fp_wfr_args, 54753 1, Iclass_fp_wfr_stateArgs, 0, 0 }, 54754 { 3, Iclass_fp_lsi_args, 54755 1, Iclass_fp_lsi_stateArgs, 0, 0 }, 54756 { 3, Iclass_fp_lsiu_args, 54757 1, Iclass_fp_lsiu_stateArgs, 0, 0 }, 54758 { 3, Iclass_fp_lsx_args, 54759 1, Iclass_fp_lsx_stateArgs, 0, 0 }, 54760 { 3, Iclass_fp_lsxu_args, 54761 1, Iclass_fp_lsxu_stateArgs, 0, 0 }, 54762 { 3, Iclass_fp_ssi_args, 54763 1, Iclass_fp_ssi_stateArgs, 0, 0 }, 54764 { 3, Iclass_fp_ssiu_args, 54765 1, Iclass_fp_ssiu_stateArgs, 0, 0 }, 54766 { 3, Iclass_fp_ssx_args, 54767 1, Iclass_fp_ssx_stateArgs, 0, 0 }, 54768 { 3, Iclass_fp_ssxu_args, 54769 1, Iclass_fp_ssxu_stateArgs, 0, 0 }, 54770 { 1, Iclass_iclass_GET_ARGMAX_args, 54771 2, Iclass_iclass_GET_ARGMAX_stateArgs, 0, 0 }, 54772 { 1, Iclass_iclass_GET_HSAR_args, 54773 5, Iclass_iclass_GET_HSAR_stateArgs, 0, 0 }, 54774 { 1, Iclass_iclass_GET_HSAR2SAR_args, 54775 9, Iclass_iclass_GET_HSAR2SAR_stateArgs, 0, 0 }, 54776 { 1, Iclass_iclass_GET_INTERP_EXT_N_args, 54777 2, Iclass_iclass_GET_INTERP_EXT_N_stateArgs, 0, 0 }, 54778 { 1, Iclass_iclass_GET_INTERP_EXT_L_args, 54779 2, Iclass_iclass_GET_INTERP_EXT_L_stateArgs, 0, 0 }, 54780 { 2, Iclass_iclass_GET_LLR_BUF_args, 54781 2, Iclass_iclass_GET_LLR_BUF_stateArgs, 0, 0 }, 54782 { 1, Iclass_iclass_GET_LLR_POS_args, 54783 2, Iclass_iclass_GET_LLR_POS_stateArgs, 0, 0 }, 54784 { 1, Iclass_iclass_GET_MAX_args, 54785 2, Iclass_iclass_GET_MAX_stateArgs, 0, 0 }, 54786 { 1, Iclass_iclass_GET_NCO_args, 54787 2, Iclass_iclass_GET_NCO_stateArgs, 0, 0 }, 54788 { 1, Iclass_iclass_GET_PERM_REG_args, 54789 2, Iclass_iclass_GET_PERM_REG_stateArgs, 0, 0 }, 54790 { 1, Iclass_iclass_GET_PHASOR_N_args, 54791 2, Iclass_iclass_GET_PHASOR_N_stateArgs, 0, 0 }, 54792 { 1, Iclass_iclass_GET_PHASOR_OFFSET_args, 54793 2, Iclass_iclass_GET_PHASOR_OFFSET_stateArgs, 0, 0 }, 54794 { 1, Iclass_iclass_GET_SAR_args, 54795 5, Iclass_iclass_GET_SAR_stateArgs, 0, 0 }, 54796 { 1, Iclass_iclass_GET_SCALE_REG_args, 54797 2, Iclass_iclass_GET_SCALE_REG_stateArgs, 0, 0 }, 54798 { 2, Iclass_iclass_GET_SMOD_BUF_args, 54799 2, Iclass_iclass_GET_SMOD_BUF_stateArgs, 0, 0 }, 54800 { 1, Iclass_iclass_GET_SMOD_OFFSET_TABLE_args, 54801 2, Iclass_iclass_GET_SMOD_OFFSET_TABLE_stateArgs, 0, 0 }, 54802 { 1, Iclass_iclass_GET_SMOD_POS_args, 54803 2, Iclass_iclass_GET_SMOD_POS_stateArgs, 0, 0 }, 54804 { 1, Iclass_iclass_GET_SOV_args, 54805 2, Iclass_iclass_GET_SOV_stateArgs, 0, 0 }, 54806 { 1, Iclass_iclass_GET_WGHT_args, 54807 2, Iclass_iclass_GET_WGHT_stateArgs, 0, 0 }, 54808 { 1, Iclass_iclass_SET_ARGMAX_args, 54809 2, Iclass_iclass_SET_ARGMAX_stateArgs, 0, 0 }, 54810 { 2, Iclass_iclass_SET_EXT_REGS_args, 54811 3, Iclass_iclass_SET_EXT_REGS_stateArgs, 0, 0 }, 54812 { 1, Iclass_iclass_SET_HSAR_args, 54813 5, Iclass_iclass_SET_HSAR_stateArgs, 0, 0 }, 54814 { 2, Iclass_iclass_SET_LLR_BUF_args, 54815 2, Iclass_iclass_SET_LLR_BUF_stateArgs, 0, 0 }, 54816 { 1, Iclass_iclass_SET_LLR_POS_args, 54817 2, Iclass_iclass_SET_LLR_POS_stateArgs, 0, 0 }, 54818 { 1, Iclass_iclass_SET_MAX_args, 54819 2, Iclass_iclass_SET_MAX_stateArgs, 0, 0 }, 54820 { 1, Iclass_iclass_SET_NCO_args, 54821 2, Iclass_iclass_SET_NCO_stateArgs, 0, 0 }, 54822 { 1, Iclass_iclass_SET_PERM_REG_args, 54823 2, Iclass_iclass_SET_PERM_REG_stateArgs, 0, 0 }, 54824 { 1, Iclass_iclass_SET_PHASOR_N_args, 54825 2, Iclass_iclass_SET_PHASOR_N_stateArgs, 0, 0 }, 54826 { 1, Iclass_iclass_SET_PHASOR_OFFSET_args, 54827 2, Iclass_iclass_SET_PHASOR_OFFSET_stateArgs, 0, 0 }, 54828 { 1, Iclass_iclass_SET_SAR_args, 54829 5, Iclass_iclass_SET_SAR_stateArgs, 0, 0 }, 54830 { 1, Iclass_iclass_SET_SCALE_REG_args, 54831 2, Iclass_iclass_SET_SCALE_REG_stateArgs, 0, 0 }, 54832 { 2, Iclass_iclass_SET_SMOD_BUF_args, 54833 2, Iclass_iclass_SET_SMOD_BUF_stateArgs, 0, 0 }, 54834 { 1, Iclass_iclass_SET_SMOD_OFFSET_TABLE_args, 54835 2, Iclass_iclass_SET_SMOD_OFFSET_TABLE_stateArgs, 0, 0 }, 54836 { 1, Iclass_iclass_SET_SMOD_POS_args, 54837 2, Iclass_iclass_SET_SMOD_POS_stateArgs, 0, 0 }, 54838 { 1, Iclass_iclass_SET_SOV_args, 54839 2, Iclass_iclass_SET_SOV_stateArgs, 0, 0 }, 54840 { 1, Iclass_iclass_SET_WGHT_args, 54841 2, Iclass_iclass_SET_WGHT_stateArgs, 0, 0 }, 54842 { 4, Iclass_iclass_LAC2X32_args, 54843 1, Iclass_iclass_LAC2X32_stateArgs, 0, 0 }, 54844 { 3, Iclass_iclass_LAC2X64_0_args, 54845 1, Iclass_iclass_LAC2X64_0_stateArgs, 0, 0 }, 54846 { 3, Iclass_iclass_LAC2X64_1_args, 54847 1, Iclass_iclass_LAC2X64_1_stateArgs, 0, 0 }, 54848 { 3, Iclass_iclass_LAC2X64_2_args, 54849 1, Iclass_iclass_LAC2X64_2_stateArgs, 0, 0 }, 54850 { 3, Iclass_iclass_LAC2X64_3_args, 54851 1, Iclass_iclass_LAC2X64_3_stateArgs, 0, 0 }, 54852 { 4, Iclass_iclass_LAC32_R_args, 54853 1, Iclass_iclass_LAC32_R_stateArgs, 0, 0 }, 54854 { 3, Iclass_iclass_LAC_IH_args, 54855 1, Iclass_iclass_LAC_IH_stateArgs, 0, 0 }, 54856 { 3, Iclass_iclass_LAC_IL_args, 54857 1, Iclass_iclass_LAC_IL_stateArgs, 0, 0 }, 54858 { 3, Iclass_iclass_LAC_RH_args, 54859 1, Iclass_iclass_LAC_RH_stateArgs, 0, 0 }, 54860 { 3, Iclass_iclass_LAC_RL_args, 54861 1, Iclass_iclass_LAC_RL_stateArgs, 0, 0 }, 54862 { 3, Iclass_iclass_LCM_args, 54863 1, Iclass_iclass_LCM_stateArgs, 0, 0 }, 54864 { 3, Iclass_iclass_LCM_PINC_args, 54865 1, Iclass_iclass_LCM_PINC_stateArgs, 0, 0 }, 54866 { 3, Iclass_iclass_LCM_PINC_X_args, 54867 1, Iclass_iclass_LCM_PINC_X_stateArgs, 0, 0 }, 54868 { 3, Iclass_iclass_LCM_U_args, 54869 1, Iclass_iclass_LCM_U_stateArgs, 0, 0 }, 54870 { 3, Iclass_iclass_LCM_X_args, 54871 1, Iclass_iclass_LCM_X_stateArgs, 0, 0 }, 54872 { 3, Iclass_iclass_LCM_XU_args, 54873 1, Iclass_iclass_LCM_XU_stateArgs, 0, 0 }, 54874 { 3, Iclass_iclass_LP_args, 54875 1, Iclass_iclass_LP_stateArgs, 0, 0 }, 54876 { 3, Iclass_iclass_LP_X_args, 54877 1, Iclass_iclass_LP_X_stateArgs, 0, 0 }, 54878 { 3, Iclass_iclass_LQ_args, 54879 1, Iclass_iclass_LQ_stateArgs, 0, 0 }, 54880 { 3, Iclass_iclass_LQ_X_args, 54881 1, Iclass_iclass_LQ_X_stateArgs, 0, 0 }, 54882 { 3, Iclass_iclass_LUT0_args, 54883 1, Iclass_iclass_LUT0_stateArgs, 0, 0 }, 54884 { 3, Iclass_iclass_LUT1_args, 54885 1, Iclass_iclass_LUT1_stateArgs, 0, 0 }, 54886 { 3, Iclass_iclass_LUT2_args, 54887 1, Iclass_iclass_LUT2_stateArgs, 0, 0 }, 54888 { 3, Iclass_iclass_LUT3_args, 54889 1, Iclass_iclass_LUT3_stateArgs, 0, 0 }, 54890 { 4, Iclass_iclass_SAC2X32_args, 54891 1, Iclass_iclass_SAC2X32_stateArgs, 0, 0 }, 54892 { 3, Iclass_iclass_SAC2X64_0_args, 54893 1, Iclass_iclass_SAC2X64_0_stateArgs, 0, 0 }, 54894 { 3, Iclass_iclass_SAC2X64_1_args, 54895 1, Iclass_iclass_SAC2X64_1_stateArgs, 0, 0 }, 54896 { 3, Iclass_iclass_SAC2X64_2_args, 54897 1, Iclass_iclass_SAC2X64_2_stateArgs, 0, 0 }, 54898 { 3, Iclass_iclass_SAC2X64_3_args, 54899 1, Iclass_iclass_SAC2X64_3_stateArgs, 0, 0 }, 54900 { 4, Iclass_iclass_SAC32_R_args, 54901 1, Iclass_iclass_SAC32_R_stateArgs, 0, 0 }, 54902 { 3, Iclass_iclass_SAC_IH_args, 54903 1, Iclass_iclass_SAC_IH_stateArgs, 0, 0 }, 54904 { 3, Iclass_iclass_SAC_IL_args, 54905 1, Iclass_iclass_SAC_IL_stateArgs, 0, 0 }, 54906 { 3, Iclass_iclass_SAC_RH_args, 54907 1, Iclass_iclass_SAC_RH_stateArgs, 0, 0 }, 54908 { 3, Iclass_iclass_SAC_RL_args, 54909 1, Iclass_iclass_SAC_RL_stateArgs, 0, 0 }, 54910 { 3, Iclass_iclass_SCM_args, 54911 1, Iclass_iclass_SCM_stateArgs, 0, 0 }, 54912 { 3, Iclass_iclass_SCM_PINC_args, 54913 1, Iclass_iclass_SCM_PINC_stateArgs, 0, 0 }, 54914 { 3, Iclass_iclass_SCM_PINC_X_args, 54915 1, Iclass_iclass_SCM_PINC_X_stateArgs, 0, 0 }, 54916 { 3, Iclass_iclass_SCM_U_args, 54917 1, Iclass_iclass_SCM_U_stateArgs, 0, 0 }, 54918 { 3, Iclass_iclass_SCM_X_args, 54919 1, Iclass_iclass_SCM_X_stateArgs, 0, 0 }, 54920 { 3, Iclass_iclass_SCM_XU_args, 54921 1, Iclass_iclass_SCM_XU_stateArgs, 0, 0 }, 54922 { 3, Iclass_iclass_STORE_P_args, 54923 1, Iclass_iclass_STORE_P_stateArgs, 0, 0 }, 54924 { 3, Iclass_iclass_STORE_Q_args, 54925 1, Iclass_iclass_STORE_Q_stateArgs, 0, 0 }, 54926 { 2, Iclass_iclass_AR2CM_DUP_args, 54927 1, Iclass_iclass_AR2CM_DUP_stateArgs, 0, 0 }, 54928 { 3, Iclass_iclass_AR2CM_LN_args, 54929 1, Iclass_iclass_AR2CM_LN_stateArgs, 0, 0 }, 54930 { 3, Iclass_iclass_AR2CM_LN_I_args, 54931 1, Iclass_iclass_AR2CM_LN_I_stateArgs, 0, 0 }, 54932 { 3, Iclass_iclass_AR2CM_LN_R_args, 54933 1, Iclass_iclass_AR2CM_LN_R_stateArgs, 0, 0 }, 54934 { 4, Iclass_iclass_AR2PQ_LN_args, 54935 1, Iclass_iclass_AR2PQ_LN_stateArgs, 0, 0 }, 54936 { 1, Iclass_iclass_AR2SAR_DUP_args, 54937 5, Iclass_iclass_AR2SAR_DUP_stateArgs, 0, 0 }, 54938 { 1, Iclass_iclass_CLRAC_args, 54939 1, Iclass_iclass_CLRAC_stateArgs, 0, 0 }, 54940 { 1, Iclass_iclass_CLRCM_args, 54941 1, Iclass_iclass_CLRCM_stateArgs, 0, 0 }, 54942 { 3, Iclass_iclass_CM2AR_LN_args, 54943 1, Iclass_iclass_CM2AR_LN_stateArgs, 0, 0 }, 54944 { 3, Iclass_iclass_CM2AR_LN_I_args, 54945 1, Iclass_iclass_CM2AR_LN_I_stateArgs, 0, 0 }, 54946 { 3, Iclass_iclass_CM2AR_LN_R_args, 54947 1, Iclass_iclass_CM2AR_LN_R_stateArgs, 0, 0 }, 54948 { 3, Iclass_iclass_COMB_AR_args, 54949 0, 0, 0, 0 }, 54950 { 2, Iclass_iclass_CONJ_args, 54951 1, Iclass_iclass_CONJ_stateArgs, 0, 0 }, 54952 { 2, Iclass_iclass_MOV2AC32_I_args, 54953 1, Iclass_iclass_MOV2AC32_I_stateArgs, 0, 0 }, 54954 { 2, Iclass_iclass_MOV2AC32_R_args, 54955 1, Iclass_iclass_MOV2AC32_R_stateArgs, 0, 0 }, 54956 { 3, Iclass_iclass_MOV2CM2PQ_args, 54957 1, Iclass_iclass_MOV2CM2PQ_stateArgs, 0, 0 }, 54958 { 2, Iclass_iclass_MOVAC_args, 54959 1, Iclass_iclass_MOVAC_stateArgs, 0, 0 }, 54960 { 2, Iclass_iclass_MOVAC_I_args, 54961 1, Iclass_iclass_MOVAC_I_stateArgs, 0, 0 }, 54962 { 2, Iclass_iclass_MOVAC_I2R_args, 54963 1, Iclass_iclass_MOVAC_I2R_stateArgs, 0, 0 }, 54964 { 2, Iclass_iclass_MOVAC_R_args, 54965 1, Iclass_iclass_MOVAC_R_stateArgs, 0, 0 }, 54966 { 2, Iclass_iclass_MOVAC_R2I_args, 54967 1, Iclass_iclass_MOVAC_R2I_stateArgs, 0, 0 }, 54968 { 2, Iclass_iclass_MOVAR2_args, 54969 0, 0, 0, 0 }, 54970 { 2, Iclass_iclass_MOVCM_args, 54971 1, Iclass_iclass_MOVCM_stateArgs, 0, 0 }, 54972 { 3, Iclass_iclass_MOVCM2PQ_args, 54973 1, Iclass_iclass_MOVCM2PQ_stateArgs, 0, 0 }, 54974 { 3, Iclass_iclass_MOVCND_0_args, 54975 1, Iclass_iclass_MOVCND_0_stateArgs, 0, 0 }, 54976 { 3, Iclass_iclass_MOVCND_1_args, 54977 1, Iclass_iclass_MOVCND_1_stateArgs, 0, 0 }, 54978 { 3, Iclass_iclass_MOVCND_2_args, 54979 1, Iclass_iclass_MOVCND_2_stateArgs, 0, 0 }, 54980 { 3, Iclass_iclass_MOVCND_3_args, 54981 1, Iclass_iclass_MOVCND_3_stateArgs, 0, 0 }, 54982 { 3, Iclass_iclass_MOVCND_4_args, 54983 1, Iclass_iclass_MOVCND_4_stateArgs, 0, 0 }, 54984 { 3, Iclass_iclass_MOVCND_5_args, 54985 1, Iclass_iclass_MOVCND_5_stateArgs, 0, 0 }, 54986 { 3, Iclass_iclass_MOVCND_6_args, 54987 1, Iclass_iclass_MOVCND_6_stateArgs, 0, 0 }, 54988 { 3, Iclass_iclass_MOVCND_7_args, 54989 1, Iclass_iclass_MOVCND_7_stateArgs, 0, 0 }, 54990 { 3, Iclass_iclass_MOVCND8_0_args, 54991 1, Iclass_iclass_MOVCND8_0_stateArgs, 0, 0 }, 54992 { 3, Iclass_iclass_MOVCND8_1_args, 54993 1, Iclass_iclass_MOVCND8_1_stateArgs, 0, 0 }, 54994 { 3, Iclass_iclass_MOVCND8_2_args, 54995 1, Iclass_iclass_MOVCND8_2_stateArgs, 0, 0 }, 54996 { 3, Iclass_iclass_MOVCND8_3_args, 54997 1, Iclass_iclass_MOVCND8_3_stateArgs, 0, 0 }, 54998 { 3, Iclass_iclass_MOVCND8_4_args, 54999 1, Iclass_iclass_MOVCND8_4_stateArgs, 0, 0 }, 55000 { 3, Iclass_iclass_MOVCND8_5_args, 55001 1, Iclass_iclass_MOVCND8_5_stateArgs, 0, 0 }, 55002 { 3, Iclass_iclass_MOVCND8_6_args, 55003 1, Iclass_iclass_MOVCND8_6_stateArgs, 0, 0 }, 55004 { 3, Iclass_iclass_MOVCND8_7_args, 55005 1, Iclass_iclass_MOVCND8_7_stateArgs, 0, 0 }, 55006 { 2, Iclass_iclass_MOV_I_args, 55007 1, Iclass_iclass_MOV_I_stateArgs, 0, 0 }, 55008 { 2, Iclass_iclass_MOVPQ2PQ_args, 55009 1, Iclass_iclass_MOVPQ2PQ_stateArgs, 0, 0 }, 55010 { 2, Iclass_iclass_MOV_R_args, 55011 1, Iclass_iclass_MOV_R_stateArgs, 0, 0 }, 55012 { 2, Iclass_iclass_NEGCM_args, 55013 1, Iclass_iclass_NEGCM_stateArgs, 0, 0 }, 55014 { 1, Iclass_iclass_POP16LLR_1_args, 55015 3, Iclass_iclass_POP16LLR_1_stateArgs, 0, 0 }, 55016 { 3, Iclass_iclass_PQ2CM_args, 55017 1, Iclass_iclass_PQ2CM_stateArgs, 0, 0 }, 55018 { 2, Iclass_iclass_SWAPAC_R_args, 55019 1, Iclass_iclass_SWAPAC_R_stateArgs, 0, 0 }, 55020 { 2, Iclass_iclass_SWAPAC_RI_args, 55021 1, Iclass_iclass_SWAPAC_RI_stateArgs, 0, 0 }, 55022 { 2, Iclass_iclass_SWAPB_args, 55023 0, 0, 0, 0 }, 55024 { 3, Iclass_iclass_ADD2AC_args, 55025 6, Iclass_iclass_ADD2AC_stateArgs, 0, 0 }, 55026 { 3, Iclass_iclass_ADDAC_args, 55027 3, Iclass_iclass_ADDAC_stateArgs, 0, 0 }, 55028 { 4, Iclass_iclass_CDOT_args, 55029 2, Iclass_iclass_CDOT_stateArgs, 0, 0 }, 55030 { 4, Iclass_iclass_CDOTAC_args, 55031 3, Iclass_iclass_CDOTAC_stateArgs, 0, 0 }, 55032 { 4, Iclass_iclass_CDOTACS_args, 55033 3, Iclass_iclass_CDOTACS_stateArgs, 0, 0 }, 55034 { 3, Iclass_iclass_CMAC_args, 55035 3, Iclass_iclass_CMAC_stateArgs, 0, 0 }, 55036 { 3, Iclass_iclass_CMACS_args, 55037 3, Iclass_iclass_CMACS_stateArgs, 0, 0 }, 55038 { 3, Iclass_iclass_CMPY_args, 55039 2, Iclass_iclass_CMPY_stateArgs, 0, 0 }, 55040 { 3, Iclass_iclass_CMPY2CM_args, 55041 3, Iclass_iclass_CMPY2CM_stateArgs, 0, 0 }, 55042 { 3, Iclass_iclass_CMPY2PQ_args, 55043 3, Iclass_iclass_CMPY2PQ_stateArgs, 0, 0 }, 55044 { 3, Iclass_iclass_CMPYS_args, 55045 2, Iclass_iclass_CMPYS_stateArgs, 0, 0 }, 55046 { 3, Iclass_iclass_CMPYXP2PQ_args, 55047 3, Iclass_iclass_CMPYXP2PQ_stateArgs, 0, 0 }, 55048 { 5, Iclass_iclass_COMB32_args, 55049 3, Iclass_iclass_COMB32_stateArgs, 0, 0 }, 55050 { 4, Iclass_iclass_DOT_args, 55051 2, Iclass_iclass_DOT_stateArgs, 0, 0 }, 55052 { 4, Iclass_iclass_DOTAC_args, 55053 3, Iclass_iclass_DOTAC_stateArgs, 0, 0 }, 55054 { 4, Iclass_iclass_DOTACS_args, 55055 3, Iclass_iclass_DOTACS_stateArgs, 0, 0 }, 55056 { 3, Iclass_iclass_LIN_INT_args, 55057 6, Iclass_iclass_LIN_INT_stateArgs, 0, 0 }, 55058 { 6, Iclass_iclass_LLRPRE1_args, 55059 2, Iclass_iclass_LLRPRE1_stateArgs, 0, 0 }, 55060 { 3, Iclass_iclass_LLRPRE2_args, 55061 3, Iclass_iclass_LLRPRE2_stateArgs, 0, 0 }, 55062 { 3, Iclass_iclass_MAC_args, 55063 3, Iclass_iclass_MAC_stateArgs, 0, 0 }, 55064 { 3, Iclass_iclass_MAC8_args, 55065 3, Iclass_iclass_MAC8_stateArgs, 0, 0 }, 55066 { 4, Iclass_iclass_MACD8_args, 55067 3, Iclass_iclass_MACD8_stateArgs, 0, 0 }, 55068 { 4, Iclass_iclass_MACPQXP_0_args, 55069 3, Iclass_iclass_MACPQXP_0_stateArgs, 0, 0 }, 55070 { 4, Iclass_iclass_MACPQXP_1_args, 55071 3, Iclass_iclass_MACPQXP_1_stateArgs, 0, 0 }, 55072 { 4, Iclass_iclass_MACPQXP_2_args, 55073 3, Iclass_iclass_MACPQXP_2_stateArgs, 0, 0 }, 55074 { 4, Iclass_iclass_MACPQXP_3_args, 55075 3, Iclass_iclass_MACPQXP_3_stateArgs, 0, 0 }, 55076 { 3, Iclass_iclass_MACS_args, 55077 3, Iclass_iclass_MACS_stateArgs, 0, 0 }, 55078 { 4, Iclass_iclass_MACXP2_0_args, 55079 3, Iclass_iclass_MACXP2_0_stateArgs, 0, 0 }, 55080 { 4, Iclass_iclass_MACXP2_1_args, 55081 3, Iclass_iclass_MACXP2_1_stateArgs, 0, 0 }, 55082 { 3, Iclass_iclass_MACXP_0_args, 55083 3, Iclass_iclass_MACXP_0_stateArgs, 0, 0 }, 55084 { 3, Iclass_iclass_MACXP_1_args, 55085 3, Iclass_iclass_MACXP_1_stateArgs, 0, 0 }, 55086 { 3, Iclass_iclass_MACXP_2_args, 55087 3, Iclass_iclass_MACXP_2_stateArgs, 0, 0 }, 55088 { 3, Iclass_iclass_MACXP_3_args, 55089 3, Iclass_iclass_MACXP_3_stateArgs, 0, 0 }, 55090 { 3, Iclass_iclass_MOV2AC_args, 55091 6, Iclass_iclass_MOV2AC_stateArgs, 0, 0 }, 55092 { 3, Iclass_iclass_MPY_args, 55093 2, Iclass_iclass_MPY_stateArgs, 0, 0 }, 55094 { 3, Iclass_iclass_MPY2CM_args, 55095 3, Iclass_iclass_MPY2CM_stateArgs, 0, 0 }, 55096 { 3, Iclass_iclass_MPY2PQ_args, 55097 3, Iclass_iclass_MPY2PQ_stateArgs, 0, 0 }, 55098 { 3, Iclass_iclass_MPY8_args, 55099 2, Iclass_iclass_MPY8_stateArgs, 0, 0 }, 55100 { 3, Iclass_iclass_MPYADD8_2CM_args, 55101 3, Iclass_iclass_MPYADD8_2CM_stateArgs, 0, 0 }, 55102 { 4, Iclass_iclass_MPYD8_args, 55103 2, Iclass_iclass_MPYD8_stateArgs, 0, 0 }, 55104 { 4, Iclass_iclass_MPYPQXP_0_args, 55105 2, Iclass_iclass_MPYPQXP_0_stateArgs, 0, 0 }, 55106 { 4, Iclass_iclass_MPYPQXP_1_args, 55107 2, Iclass_iclass_MPYPQXP_1_stateArgs, 0, 0 }, 55108 { 4, Iclass_iclass_MPYPQXP_2_args, 55109 2, Iclass_iclass_MPYPQXP_2_stateArgs, 0, 0 }, 55110 { 4, Iclass_iclass_MPYPQXP_3_args, 55111 2, Iclass_iclass_MPYPQXP_3_stateArgs, 0, 0 }, 55112 { 3, Iclass_iclass_MPYS_args, 55113 2, Iclass_iclass_MPYS_stateArgs, 0, 0 }, 55114 { 3, Iclass_iclass_MPYXP2PQ_args, 55115 3, Iclass_iclass_MPYXP2PQ_stateArgs, 0, 0 }, 55116 { 4, Iclass_iclass_MPYXP2_0_args, 55117 2, Iclass_iclass_MPYXP2_0_stateArgs, 0, 0 }, 55118 { 4, Iclass_iclass_MPYXP2_1_args, 55119 2, Iclass_iclass_MPYXP2_1_stateArgs, 0, 0 }, 55120 { 3, Iclass_iclass_MPYXP_0_args, 55121 2, Iclass_iclass_MPYXP_0_stateArgs, 0, 0 }, 55122 { 3, Iclass_iclass_MPYXP_1_args, 55123 2, Iclass_iclass_MPYXP_1_stateArgs, 0, 0 }, 55124 { 3, Iclass_iclass_MPYXP_2_args, 55125 2, Iclass_iclass_MPYXP_2_stateArgs, 0, 0 }, 55126 { 3, Iclass_iclass_MPYXP_3_args, 55127 2, Iclass_iclass_MPYXP_3_stateArgs, 0, 0 }, 55128 { 3, Iclass_iclass_NORMACD_args, 55129 3, Iclass_iclass_NORMACD_stateArgs, 0, 0 }, 55130 { 2, Iclass_iclass_NORMACPQ_I_args, 55131 3, Iclass_iclass_NORMACPQ_I_stateArgs, 0, 0 }, 55132 { 2, Iclass_iclass_NORMACPQ_R_args, 55133 3, Iclass_iclass_NORMACPQ_R_stateArgs, 0, 0 }, 55134 { 3, Iclass_iclass_NORMD_args, 55135 2, Iclass_iclass_NORMD_stateArgs, 0, 0 }, 55136 { 2, Iclass_iclass_NORMPYPQ_I_args, 55137 2, Iclass_iclass_NORMPYPQ_I_stateArgs, 0, 0 }, 55138 { 2, Iclass_iclass_NORMPYPQ_R_args, 55139 2, Iclass_iclass_NORMPYPQ_R_stateArgs, 0, 0 }, 55140 { 3, Iclass_iclass_RCMAC_args, 55141 3, Iclass_iclass_RCMAC_stateArgs, 0, 0 }, 55142 { 3, Iclass_iclass_RCMPY_args, 55143 2, Iclass_iclass_RCMPY_stateArgs, 0, 0 }, 55144 { 3, Iclass_iclass_RCMPY2CM_args, 55145 1, Iclass_iclass_RCMPY2CM_stateArgs, 0, 0 }, 55146 { 6, Iclass_iclass_RFIR_args, 55147 3, Iclass_iclass_RFIR_stateArgs, 0, 0 }, 55148 { 6, Iclass_iclass_RFIRA_args, 55149 3, Iclass_iclass_RFIRA_stateArgs, 0, 0 }, 55150 { 5, Iclass_iclass_RFIRD_args, 55151 3, Iclass_iclass_RFIRD_stateArgs, 0, 0 }, 55152 { 5, Iclass_iclass_RFIRDA_args, 55153 3, Iclass_iclass_RFIRDA_stateArgs, 0, 0 }, 55154 { 3, Iclass_iclass_RMAC_args, 55155 3, Iclass_iclass_RMAC_stateArgs, 0, 0 }, 55156 { 3, Iclass_iclass_RMPY_args, 55157 2, Iclass_iclass_RMPY_stateArgs, 0, 0 }, 55158 { 3, Iclass_iclass_RMPY2CM_args, 55159 1, Iclass_iclass_RMPY2CM_stateArgs, 0, 0 }, 55160 { 4, Iclass_iclass_SMOD_ALIGN_args, 55161 3, Iclass_iclass_SMOD_ALIGN_stateArgs, 0, 0 }, 55162 { 3, Iclass_iclass_SMOD_SCR_args, 55163 2, Iclass_iclass_SMOD_SCR_stateArgs, 0, 0 }, 55164 { 3, Iclass_iclass_SUB2AC_args, 55165 6, Iclass_iclass_SUB2AC_stateArgs, 0, 0 }, 55166 { 3, Iclass_iclass_WGHT32_args, 55167 3, Iclass_iclass_WGHT32_stateArgs, 0, 0 }, 55168 { 1, Iclass_iclass_CLRTIEP_args, 55169 1, Iclass_iclass_CLRTIEP_stateArgs, 0, 0 }, 55170 { 3, Iclass_iclass_EXT_2FIFO_0_args, 55171 1, Iclass_iclass_EXT_2FIFO_0_stateArgs, 1, Iclass_iclass_EXT_2FIFO_0_intfArgs }, 55172 { 3, Iclass_iclass_EXT_2FIFO_1_args, 55173 1, Iclass_iclass_EXT_2FIFO_1_stateArgs, 1, Iclass_iclass_EXT_2FIFO_1_intfArgs }, 55174 { 3, Iclass_iclass_EXT_2FIFO_2_args, 55175 1, Iclass_iclass_EXT_2FIFO_2_stateArgs, 1, Iclass_iclass_EXT_2FIFO_2_intfArgs }, 55176 { 3, Iclass_iclass_EXT_2FIFO_3_args, 55177 1, Iclass_iclass_EXT_2FIFO_3_stateArgs, 1, Iclass_iclass_EXT_2FIFO_3_intfArgs }, 55178 { 3, Iclass_iclass_EXT_R2FIFO_0_args, 55179 1, Iclass_iclass_EXT_R2FIFO_0_stateArgs, 1, Iclass_iclass_EXT_R2FIFO_0_intfArgs }, 55180 { 3, Iclass_iclass_EXT_R2FIFO_1_args, 55181 1, Iclass_iclass_EXT_R2FIFO_1_stateArgs, 1, Iclass_iclass_EXT_R2FIFO_1_intfArgs }, 55182 { 3, Iclass_iclass_EXT_R2FIFO_2_args, 55183 1, Iclass_iclass_EXT_R2FIFO_2_stateArgs, 1, Iclass_iclass_EXT_R2FIFO_2_intfArgs }, 55184 { 3, Iclass_iclass_EXT_R2FIFO_3_args, 55185 1, Iclass_iclass_EXT_R2FIFO_3_stateArgs, 1, Iclass_iclass_EXT_R2FIFO_3_intfArgs }, 55186 { 3, Iclass_iclass_LUT_args, 55187 1, Iclass_iclass_LUT_stateArgs, 2, Iclass_iclass_LUT_intfArgs }, 55188 { 3, Iclass_iclass_LUT_AR_args, 55189 1, Iclass_iclass_LUT_AR_stateArgs, 2, Iclass_iclass_LUT_AR_intfArgs }, 55190 { 3, Iclass_iclass_LUT_IEXT_args, 55191 3, Iclass_iclass_LUT_IEXT_stateArgs, 2, Iclass_iclass_LUT_IEXT_intfArgs }, 55192 { 2, Iclass_iclass_LUT_PHASOR_args, 55193 3, Iclass_iclass_LUT_PHASOR_stateArgs, 2, Iclass_iclass_LUT_PHASOR_intfArgs }, 55194 { 3, Iclass_iclass_LUT_REXT_args, 55195 3, Iclass_iclass_LUT_REXT_stateArgs, 2, Iclass_iclass_LUT_REXT_intfArgs }, 55196 { 3, Iclass_iclass_LUT_WRITE_args, 55197 1, Iclass_iclass_LUT_WRITE_stateArgs, 2, Iclass_iclass_LUT_WRITE_intfArgs }, 55198 { 0, 0 /* iclass_MOVEQ128_0 */, 55199 0, 0, 2, Iclass_iclass_MOVEQ128_0_intfArgs }, 55200 { 0, 0 /* iclass_MOVEQ128_1 */, 55201 0, 0, 2, Iclass_iclass_MOVEQ128_1_intfArgs }, 55202 { 0, 0 /* iclass_MOVEQ128_2 */, 55203 0, 0, 2, Iclass_iclass_MOVEQ128_2_intfArgs }, 55204 { 0, 0 /* iclass_MOVEQ128_3 */, 55205 0, 0, 2, Iclass_iclass_MOVEQ128_3_intfArgs }, 55206 { 0, 0 /* iclass_MOVEQ128_4 */, 55207 0, 0, 2, Iclass_iclass_MOVEQ128_4_intfArgs }, 55208 { 0, 0 /* iclass_MOVEQ128_5 */, 55209 0, 0, 2, Iclass_iclass_MOVEQ128_5_intfArgs }, 55210 { 0, 0 /* iclass_MOVEQ32_0 */, 55211 0, 0, 2, Iclass_iclass_MOVEQ32_0_intfArgs }, 55212 { 0, 0 /* iclass_MOVEQ32_1 */, 55213 0, 0, 2, Iclass_iclass_MOVEQ32_1_intfArgs }, 55214 { 0, 0 /* iclass_MOVEQ32_2 */, 55215 0, 0, 2, Iclass_iclass_MOVEQ32_2_intfArgs }, 55216 { 0, 0 /* iclass_MOVEQ32_3 */, 55217 0, 0, 2, Iclass_iclass_MOVEQ32_3_intfArgs }, 55218 { 2, Iclass_iclass_NCO_UPDATE_args, 55219 4, Iclass_iclass_NCO_UPDATE_stateArgs, 2, Iclass_iclass_NCO_UPDATE_intfArgs }, 55220 { 1, Iclass_iclass_POP128_0_args, 55221 1, Iclass_iclass_POP128_0_stateArgs, 1, Iclass_iclass_POP128_0_intfArgs }, 55222 { 1, Iclass_iclass_POP128_1_args, 55223 1, Iclass_iclass_POP128_1_stateArgs, 1, Iclass_iclass_POP128_1_intfArgs }, 55224 { 1, Iclass_iclass_POP128_2_args, 55225 1, Iclass_iclass_POP128_2_stateArgs, 1, Iclass_iclass_POP128_2_intfArgs }, 55226 { 1, Iclass_iclass_POP128_3_args, 55227 1, Iclass_iclass_POP128_3_stateArgs, 1, Iclass_iclass_POP128_3_intfArgs }, 55228 { 1, Iclass_iclass_POP128_4_args, 55229 1, Iclass_iclass_POP128_4_stateArgs, 1, Iclass_iclass_POP128_4_intfArgs }, 55230 { 1, Iclass_iclass_POP128_5_args, 55231 1, Iclass_iclass_POP128_5_stateArgs, 1, Iclass_iclass_POP128_5_intfArgs }, 55232 { 3, Iclass_iclass_POP128_2CMPQ_0_args, 55233 1, Iclass_iclass_POP128_2CMPQ_0_stateArgs, 1, Iclass_iclass_POP128_2CMPQ_0_intfArgs }, 55234 { 3, Iclass_iclass_POP128_2CMPQ_1_args, 55235 1, Iclass_iclass_POP128_2CMPQ_1_stateArgs, 1, Iclass_iclass_POP128_2CMPQ_1_intfArgs }, 55236 { 3, Iclass_iclass_POP128_2CMPQ_2_args, 55237 1, Iclass_iclass_POP128_2CMPQ_2_stateArgs, 1, Iclass_iclass_POP128_2CMPQ_2_intfArgs }, 55238 { 3, Iclass_iclass_POP128_2CMPQ_3_args, 55239 1, Iclass_iclass_POP128_2CMPQ_3_stateArgs, 1, Iclass_iclass_POP128_2CMPQ_3_intfArgs }, 55240 { 2, Iclass_iclass_POP128_2M_0_args, 55241 0, 0, 1, Iclass_iclass_POP128_2M_0_intfArgs }, 55242 { 2, Iclass_iclass_POP128_2M_1_args, 55243 0, 0, 1, Iclass_iclass_POP128_2M_1_intfArgs }, 55244 { 2, Iclass_iclass_POP128_2M_2_args, 55245 0, 0, 1, Iclass_iclass_POP128_2M_2_intfArgs }, 55246 { 2, Iclass_iclass_POP128_2M_3_args, 55247 0, 0, 1, Iclass_iclass_POP128_2M_3_intfArgs }, 55248 { 2, Iclass_iclass_POP128_2PQ_0_args, 55249 1, Iclass_iclass_POP128_2PQ_0_stateArgs, 1, Iclass_iclass_POP128_2PQ_0_intfArgs }, 55250 { 2, Iclass_iclass_POP128_2PQ_1_args, 55251 1, Iclass_iclass_POP128_2PQ_1_stateArgs, 1, Iclass_iclass_POP128_2PQ_1_intfArgs }, 55252 { 2, Iclass_iclass_POP128_2PQ_2_args, 55253 1, Iclass_iclass_POP128_2PQ_2_stateArgs, 1, Iclass_iclass_POP128_2PQ_2_intfArgs }, 55254 { 2, Iclass_iclass_POP128_2PQ_3_args, 55255 1, Iclass_iclass_POP128_2PQ_3_stateArgs, 1, Iclass_iclass_POP128_2PQ_3_intfArgs }, 55256 { 2, Iclass_iclass_POP128_2PQ_4_args, 55257 1, Iclass_iclass_POP128_2PQ_4_stateArgs, 1, Iclass_iclass_POP128_2PQ_4_intfArgs }, 55258 { 2, Iclass_iclass_POP128_2PQ_5_args, 55259 1, Iclass_iclass_POP128_2PQ_5_stateArgs, 1, Iclass_iclass_POP128_2PQ_5_intfArgs }, 55260 { 1, Iclass_iclass_POP2X128_2PQ_01_args, 55261 1, Iclass_iclass_POP2X128_2PQ_01_stateArgs, 2, Iclass_iclass_POP2X128_2PQ_01_intfArgs }, 55262 { 1, Iclass_iclass_POP2X128_2PQ_03_args, 55263 1, Iclass_iclass_POP2X128_2PQ_03_stateArgs, 2, Iclass_iclass_POP2X128_2PQ_03_intfArgs }, 55264 { 1, Iclass_iclass_POP2X128_2PQ_21_args, 55265 1, Iclass_iclass_POP2X128_2PQ_21_stateArgs, 2, Iclass_iclass_POP2X128_2PQ_21_intfArgs }, 55266 { 1, Iclass_iclass_POP2X128_2PQ_23_args, 55267 1, Iclass_iclass_POP2X128_2PQ_23_stateArgs, 2, Iclass_iclass_POP2X128_2PQ_23_intfArgs }, 55268 { 1, Iclass_iclass_POP32_0_args, 55269 0, 0, 1, Iclass_iclass_POP32_0_intfArgs }, 55270 { 1, Iclass_iclass_POP32_1_args, 55271 0, 0, 1, Iclass_iclass_POP32_1_intfArgs }, 55272 { 1, Iclass_iclass_POP32_2_args, 55273 0, 0, 1, Iclass_iclass_POP32_2_intfArgs }, 55274 { 1, Iclass_iclass_POP32_3_args, 55275 0, 0, 1, Iclass_iclass_POP32_3_intfArgs }, 55276 { 2, Iclass_iclass_PUSH128_args, 55277 1, Iclass_iclass_PUSH128_stateArgs, 12, Iclass_iclass_PUSH128_intfArgs }, 55278 { 3, Iclass_iclass_PUSH128_M_args, 55279 0, 0, 8, Iclass_iclass_PUSH128_M_intfArgs }, 55280 { 3, Iclass_iclass_PUSH128_PQ_args, 55281 1, Iclass_iclass_PUSH128_PQ_stateArgs, 12, Iclass_iclass_PUSH128_PQ_intfArgs }, 55282 { 3, Iclass_iclass_PUSH2X128_PQ_args, 55283 1, Iclass_iclass_PUSH2X128_PQ_stateArgs, 8, Iclass_iclass_PUSH2X128_PQ_intfArgs }, 55284 { 2, Iclass_iclass_PUSH32_args, 55285 0, 0, 12, Iclass_iclass_PUSH32_intfArgs }, 55286 { 2, Iclass_iclass_QREADY_args, 55287 0, 0, 23, Iclass_iclass_QREADY_intfArgs }, 55288 { 1, Iclass_iclass_RDTIEP_args, 55289 0, 0, 1, Iclass_iclass_RDTIEP_intfArgs }, 55290 { 1, Iclass_iclass_SETTIEP_args, 55291 1, Iclass_iclass_SETTIEP_stateArgs, 0, 0 }, 55292 { 5, Iclass_iclass_SMOD_LUT_args, 55293 2, Iclass_iclass_SMOD_LUT_stateArgs, 2, Iclass_iclass_SMOD_LUT_intfArgs }, 55294 { 1, Iclass_iclass_WRTBSIGQ_args, 55295 0, 0, 1, Iclass_iclass_WRTBSIGQ_intfArgs }, 55296 { 1, Iclass_iclass_WRTBSIGQM_args, 55297 0, 0, 1, Iclass_iclass_WRTBSIGQM_intfArgs }, 55298 { 2, Iclass_iclass_WRTIEP_args, 55299 1, Iclass_iclass_WRTIEP_stateArgs, 0, 0 }, 55300 { 1, Iclass_iclass_WRTSIGQ_args, 55301 0, 0, 1, Iclass_iclass_WRTSIGQ_intfArgs }, 55302 { 2, Iclass_iclass_ABS8_args, 55303 1, Iclass_iclass_ABS8_stateArgs, 0, 0 }, 55304 { 4, Iclass_iclass_ADD16_args, 55305 3, Iclass_iclass_ADD16_stateArgs, 0, 0 }, 55306 { 3, Iclass_iclass_ADD32_args, 55307 3, Iclass_iclass_ADD32_stateArgs, 0, 0 }, 55308 { 1, Iclass_iclass_ADDAC_I2R_args, 55309 3, Iclass_iclass_ADDAC_I2R_stateArgs, 0, 0 }, 55310 { 1, Iclass_iclass_ADDAC_R2I_args, 55311 3, Iclass_iclass_ADDAC_R2I_stateArgs, 0, 0 }, 55312 { 2, Iclass_iclass_ADDAR2_args, 55313 0, 0, 0, 0 }, 55314 { 3, Iclass_iclass_ADDCM_args, 55315 3, Iclass_iclass_ADDCM_stateArgs, 0, 0 }, 55316 { 3, Iclass_iclass_ADDWRP_args, 55317 1, Iclass_iclass_ADDWRP_stateArgs, 0, 0 }, 55318 { 3, Iclass_iclass_AND128_args, 55319 1, Iclass_iclass_AND128_stateArgs, 0, 0 }, 55320 { 2, Iclass_iclass_ARGMAX8_args, 55321 3, Iclass_iclass_ARGMAX8_stateArgs, 0, 0 }, 55322 { 3, Iclass_iclass_ASL_args, 55323 3, Iclass_iclass_ASL_stateArgs, 0, 0 }, 55324 { 3, Iclass_iclass_ASL32_args, 55325 3, Iclass_iclass_ASL32_stateArgs, 0, 0 }, 55326 { 2, Iclass_iclass_ASLACM_args, 55327 3, Iclass_iclass_ASLACM_stateArgs, 0, 0 }, 55328 { 3, Iclass_iclass_ASLM_args, 55329 3, Iclass_iclass_ASLM_stateArgs, 0, 0 }, 55330 { 2, Iclass_iclass_ASLM32_args, 55331 3, Iclass_iclass_ASLM32_stateArgs, 0, 0 }, 55332 { 3, Iclass_iclass_ASR_args, 55333 3, Iclass_iclass_ASR_stateArgs, 0, 0 }, 55334 { 3, Iclass_iclass_ASR32_args, 55335 3, Iclass_iclass_ASR32_stateArgs, 0, 0 }, 55336 { 2, Iclass_iclass_ASRAC_args, 55337 3, Iclass_iclass_ASRAC_stateArgs, 0, 0 }, 55338 { 3, Iclass_iclass_ASRM_args, 55339 3, Iclass_iclass_ASRM_stateArgs, 0, 0 }, 55340 { 4, Iclass_iclass_BITFEXT_args, 55341 0, 0, 0, 0 }, 55342 { 4, Iclass_iclass_BITFINS_args, 55343 0, 0, 0, 0 }, 55344 { 2, Iclass_iclass_CLB_C_args, 55345 5, Iclass_iclass_CLB_C_stateArgs, 0, 0 }, 55346 { 2, Iclass_iclass_CLB_R_args, 55347 5, Iclass_iclass_CLB_R_stateArgs, 0, 0 }, 55348 { 3, Iclass_iclass_CMP8_args, 55349 2, Iclass_iclass_CMP8_stateArgs, 0, 0 }, 55350 { 3, Iclass_iclass_CMP_I_args, 55351 2, Iclass_iclass_CMP_I_stateArgs, 0, 0 }, 55352 { 3, Iclass_iclass_CMP_R_args, 55353 2, Iclass_iclass_CMP_R_stateArgs, 0, 0 }, 55354 { 5, Iclass_iclass_EXT_args, 55355 6, Iclass_iclass_EXT_stateArgs, 0, 0 }, 55356 { 5, Iclass_iclass_EXT_R_args, 55357 6, Iclass_iclass_EXT_R_stateArgs, 0, 0 }, 55358 { 3, Iclass_iclass_EXT32_I_args, 55359 2, Iclass_iclass_EXT32_I_stateArgs, 0, 0 }, 55360 { 3, Iclass_iclass_EXT32_R_args, 55361 2, Iclass_iclass_EXT32_R_stateArgs, 0, 0 }, 55362 { 3, Iclass_iclass_EXTUI4_args, 55363 1, Iclass_iclass_EXTUI4_stateArgs, 0, 0 }, 55364 { 3, Iclass_iclass_LSLM_args, 55365 1, Iclass_iclass_LSLM_stateArgs, 0, 0 }, 55366 { 3, Iclass_iclass_LSRM_args, 55367 1, Iclass_iclass_LSRM_stateArgs, 0, 0 }, 55368 { 3, Iclass_iclass_MAX8_args, 55369 1, Iclass_iclass_MAX8_stateArgs, 0, 0 }, 55370 { 3, Iclass_iclass_MEAN_args, 55371 1, Iclass_iclass_MEAN_stateArgs, 0, 0 }, 55372 { 3, Iclass_iclass_MEAN32_args, 55373 1, Iclass_iclass_MEAN32_stateArgs, 0, 0 }, 55374 { 3, Iclass_iclass_MIN8_args, 55375 1, Iclass_iclass_MIN8_stateArgs, 0, 0 }, 55376 { 2, Iclass_iclass_MINCLB_C_args, 55377 5, Iclass_iclass_MINCLB_C_stateArgs, 0, 0 }, 55378 { 2, Iclass_iclass_MINCLB_R_args, 55379 5, Iclass_iclass_MINCLB_R_stateArgs, 0, 0 }, 55380 { 2, Iclass_iclass_NOT128_args, 55381 1, Iclass_iclass_NOT128_stateArgs, 0, 0 }, 55382 { 3, Iclass_iclass_OR128_args, 55383 1, Iclass_iclass_OR128_stateArgs, 0, 0 }, 55384 { 3, Iclass_iclass_PERM_args, 55385 1, Iclass_iclass_PERM_stateArgs, 0, 0 }, 55386 { 1, Iclass_iclass_REDAC_args, 55387 3, Iclass_iclass_REDAC_stateArgs, 0, 0 }, 55388 { 1, Iclass_iclass_REDAC2_args, 55389 3, Iclass_iclass_REDAC2_stateArgs, 0, 0 }, 55390 { 1, Iclass_iclass_REDAC4_args, 55391 3, Iclass_iclass_REDAC4_stateArgs, 0, 0 }, 55392 { 1, Iclass_iclass_REDACS_args, 55393 3, Iclass_iclass_REDACS_stateArgs, 0, 0 }, 55394 { 2, Iclass_iclass_SMINCLB_C_args, 55395 5, Iclass_iclass_SMINCLB_C_stateArgs, 0, 0 }, 55396 { 2, Iclass_iclass_SMINCLB_R_args, 55397 5, Iclass_iclass_SMINCLB_R_stateArgs, 0, 0 }, 55398 { 3, Iclass_iclass_STSWAPBM_args, 55399 0, 0, 0, 0 }, 55400 { 3, Iclass_iclass_STSWAPBMU_args, 55401 0, 0, 0, 0 }, 55402 { 3, Iclass_iclass_SUB32_args, 55403 3, Iclass_iclass_SUB32_stateArgs, 0, 0 }, 55404 { 1, Iclass_iclass_SUBAC_I2R_args, 55405 3, Iclass_iclass_SUBAC_I2R_stateArgs, 0, 0 }, 55406 { 1, Iclass_iclass_SUBAC_R2I_args, 55407 3, Iclass_iclass_SUBAC_R2I_stateArgs, 0, 0 }, 55408 { 2, Iclass_iclass_SUBARX_args, 55409 0, 0, 0, 0 }, 55410 { 3, Iclass_iclass_SUBCM_args, 55411 3, Iclass_iclass_SUBCM_stateArgs, 0, 0 }, 55412 { 3, Iclass_iclass_SUBMEAN_args, 55413 1, Iclass_iclass_SUBMEAN_stateArgs, 0, 0 }, 55414 { 3, Iclass_iclass_SUBWRP_args, 55415 1, Iclass_iclass_SUBWRP_stateArgs, 0, 0 }, 55416 { 2, Iclass_iclass_TRANS_args, 55417 1, Iclass_iclass_TRANS_stateArgs, 0, 0 }, 55418 { 3, Iclass_iclass_XOR128_args, 55419 1, Iclass_iclass_XOR128_stateArgs, 0, 0 }, 55420 { 1, Iclass_rur_expstate_args, 55421 1, Iclass_rur_expstate_stateArgs, 0, 0 }, 55422 { 1, Iclass_wur_expstate_args, 55423 1, Iclass_wur_expstate_stateArgs, 0, 0 }, 55424 { 1, Iclass_rur_sov_args, 55425 2, Iclass_rur_sov_stateArgs, 0, 0 }, 55426 { 1, Iclass_wur_sov_args, 55427 2, Iclass_wur_sov_stateArgs, 0, 0 }, 55428 { 1, Iclass_rur_sat_mode_args, 55429 2, Iclass_rur_sat_mode_stateArgs, 0, 0 }, 55430 { 1, Iclass_wur_sat_mode_args, 55431 2, Iclass_wur_sat_mode_stateArgs, 0, 0 }, 55432 { 1, Iclass_rur_sar0_args, 55433 2, Iclass_rur_sar0_stateArgs, 0, 0 }, 55434 { 1, Iclass_wur_sar0_args, 55435 2, Iclass_wur_sar0_stateArgs, 0, 0 }, 55436 { 1, Iclass_rur_sar1_args, 55437 2, Iclass_rur_sar1_stateArgs, 0, 0 }, 55438 { 1, Iclass_wur_sar1_args, 55439 2, Iclass_wur_sar1_stateArgs, 0, 0 }, 55440 { 1, Iclass_rur_sar2_args, 55441 2, Iclass_rur_sar2_stateArgs, 0, 0 }, 55442 { 1, Iclass_wur_sar2_args, 55443 2, Iclass_wur_sar2_stateArgs, 0, 0 }, 55444 { 1, Iclass_rur_sar3_args, 55445 2, Iclass_rur_sar3_stateArgs, 0, 0 }, 55446 { 1, Iclass_wur_sar3_args, 55447 2, Iclass_wur_sar3_stateArgs, 0, 0 }, 55448 { 1, Iclass_rur_hsar0_args, 55449 2, Iclass_rur_hsar0_stateArgs, 0, 0 }, 55450 { 1, Iclass_wur_hsar0_args, 55451 2, Iclass_wur_hsar0_stateArgs, 0, 0 }, 55452 { 1, Iclass_rur_hsar1_args, 55453 2, Iclass_rur_hsar1_stateArgs, 0, 0 }, 55454 { 1, Iclass_wur_hsar1_args, 55455 2, Iclass_wur_hsar1_stateArgs, 0, 0 }, 55456 { 1, Iclass_rur_hsar2_args, 55457 2, Iclass_rur_hsar2_stateArgs, 0, 0 }, 55458 { 1, Iclass_wur_hsar2_args, 55459 2, Iclass_wur_hsar2_stateArgs, 0, 0 }, 55460 { 1, Iclass_rur_hsar3_args, 55461 2, Iclass_rur_hsar3_stateArgs, 0, 0 }, 55462 { 1, Iclass_wur_hsar3_args, 55463 2, Iclass_wur_hsar3_stateArgs, 0, 0 }, 55464 { 1, Iclass_rur_max_reg_0_args, 55465 2, Iclass_rur_max_reg_0_stateArgs, 0, 0 }, 55466 { 1, Iclass_wur_max_reg_0_args, 55467 2, Iclass_wur_max_reg_0_stateArgs, 0, 0 }, 55468 { 1, Iclass_rur_max_reg_1_args, 55469 2, Iclass_rur_max_reg_1_stateArgs, 0, 0 }, 55470 { 1, Iclass_wur_max_reg_1_args, 55471 2, Iclass_wur_max_reg_1_stateArgs, 0, 0 }, 55472 { 1, Iclass_rur_max_reg_2_args, 55473 2, Iclass_rur_max_reg_2_stateArgs, 0, 0 }, 55474 { 1, Iclass_wur_max_reg_2_args, 55475 2, Iclass_wur_max_reg_2_stateArgs, 0, 0 }, 55476 { 1, Iclass_rur_max_reg_3_args, 55477 2, Iclass_rur_max_reg_3_stateArgs, 0, 0 }, 55478 { 1, Iclass_wur_max_reg_3_args, 55479 2, Iclass_wur_max_reg_3_stateArgs, 0, 0 }, 55480 { 1, Iclass_rur_arg_max_reg_0_args, 55481 2, Iclass_rur_arg_max_reg_0_stateArgs, 0, 0 }, 55482 { 1, Iclass_wur_arg_max_reg_0_args, 55483 2, Iclass_wur_arg_max_reg_0_stateArgs, 0, 0 }, 55484 { 1, Iclass_rur_arg_max_reg_1_args, 55485 2, Iclass_rur_arg_max_reg_1_stateArgs, 0, 0 }, 55486 { 1, Iclass_wur_arg_max_reg_1_args, 55487 2, Iclass_wur_arg_max_reg_1_stateArgs, 0, 0 }, 55488 { 1, Iclass_rur_arg_max_reg_2_args, 55489 2, Iclass_rur_arg_max_reg_2_stateArgs, 0, 0 }, 55490 { 1, Iclass_wur_arg_max_reg_2_args, 55491 2, Iclass_wur_arg_max_reg_2_stateArgs, 0, 0 }, 55492 { 1, Iclass_rur_arg_max_reg_3_args, 55493 2, Iclass_rur_arg_max_reg_3_stateArgs, 0, 0 }, 55494 { 1, Iclass_wur_arg_max_reg_3_args, 55495 2, Iclass_wur_arg_max_reg_3_stateArgs, 0, 0 }, 55496 { 1, Iclass_rur_nco_counter_0_args, 55497 2, Iclass_rur_nco_counter_0_stateArgs, 0, 0 }, 55498 { 1, Iclass_wur_nco_counter_0_args, 55499 2, Iclass_wur_nco_counter_0_stateArgs, 0, 0 }, 55500 { 1, Iclass_rur_nco_counter_1_args, 55501 2, Iclass_rur_nco_counter_1_stateArgs, 0, 0 }, 55502 { 1, Iclass_wur_nco_counter_1_args, 55503 2, Iclass_wur_nco_counter_1_stateArgs, 0, 0 }, 55504 { 1, Iclass_rur_nco_counter_2_args, 55505 2, Iclass_rur_nco_counter_2_stateArgs, 0, 0 }, 55506 { 1, Iclass_wur_nco_counter_2_args, 55507 2, Iclass_wur_nco_counter_2_stateArgs, 0, 0 }, 55508 { 1, Iclass_rur_nco_counter_3_args, 55509 2, Iclass_rur_nco_counter_3_stateArgs, 0, 0 }, 55510 { 1, Iclass_wur_nco_counter_3_args, 55511 2, Iclass_wur_nco_counter_3_stateArgs, 0, 0 }, 55512 { 1, Iclass_rur_interp_ext_n_args, 55513 2, Iclass_rur_interp_ext_n_stateArgs, 0, 0 }, 55514 { 1, Iclass_wur_interp_ext_n_args, 55515 2, Iclass_wur_interp_ext_n_stateArgs, 0, 0 }, 55516 { 1, Iclass_rur_interp_ext_l_args, 55517 2, Iclass_rur_interp_ext_l_stateArgs, 0, 0 }, 55518 { 1, Iclass_wur_interp_ext_l_args, 55519 2, Iclass_wur_interp_ext_l_stateArgs, 0, 0 }, 55520 { 1, Iclass_rur_llr_buf_0_args, 55521 2, Iclass_rur_llr_buf_0_stateArgs, 0, 0 }, 55522 { 1, Iclass_wur_llr_buf_0_args, 55523 2, Iclass_wur_llr_buf_0_stateArgs, 0, 0 }, 55524 { 1, Iclass_rur_llr_buf_1_args, 55525 2, Iclass_rur_llr_buf_1_stateArgs, 0, 0 }, 55526 { 1, Iclass_wur_llr_buf_1_args, 55527 2, Iclass_wur_llr_buf_1_stateArgs, 0, 0 }, 55528 { 1, Iclass_rur_llr_buf_2_args, 55529 2, Iclass_rur_llr_buf_2_stateArgs, 0, 0 }, 55530 { 1, Iclass_wur_llr_buf_2_args, 55531 2, Iclass_wur_llr_buf_2_stateArgs, 0, 0 }, 55532 { 1, Iclass_rur_llr_buf_3_args, 55533 2, Iclass_rur_llr_buf_3_stateArgs, 0, 0 }, 55534 { 1, Iclass_wur_llr_buf_3_args, 55535 2, Iclass_wur_llr_buf_3_stateArgs, 0, 0 }, 55536 { 1, Iclass_rur_llr_buf_4_args, 55537 2, Iclass_rur_llr_buf_4_stateArgs, 0, 0 }, 55538 { 1, Iclass_wur_llr_buf_4_args, 55539 2, Iclass_wur_llr_buf_4_stateArgs, 0, 0 }, 55540 { 1, Iclass_rur_llr_buf_5_args, 55541 2, Iclass_rur_llr_buf_5_stateArgs, 0, 0 }, 55542 { 1, Iclass_wur_llr_buf_5_args, 55543 2, Iclass_wur_llr_buf_5_stateArgs, 0, 0 }, 55544 { 1, Iclass_rur_llr_buf_6_args, 55545 2, Iclass_rur_llr_buf_6_stateArgs, 0, 0 }, 55546 { 1, Iclass_wur_llr_buf_6_args, 55547 2, Iclass_wur_llr_buf_6_stateArgs, 0, 0 }, 55548 { 1, Iclass_rur_llr_buf_7_args, 55549 2, Iclass_rur_llr_buf_7_stateArgs, 0, 0 }, 55550 { 1, Iclass_wur_llr_buf_7_args, 55551 2, Iclass_wur_llr_buf_7_stateArgs, 0, 0 }, 55552 { 1, Iclass_rur_llr_buf_8_args, 55553 2, Iclass_rur_llr_buf_8_stateArgs, 0, 0 }, 55554 { 1, Iclass_wur_llr_buf_8_args, 55555 2, Iclass_wur_llr_buf_8_stateArgs, 0, 0 }, 55556 { 1, Iclass_rur_llr_buf_9_args, 55557 2, Iclass_rur_llr_buf_9_stateArgs, 0, 0 }, 55558 { 1, Iclass_wur_llr_buf_9_args, 55559 2, Iclass_wur_llr_buf_9_stateArgs, 0, 0 }, 55560 { 1, Iclass_rur_llr_buf_10_args, 55561 2, Iclass_rur_llr_buf_10_stateArgs, 0, 0 }, 55562 { 1, Iclass_wur_llr_buf_10_args, 55563 2, Iclass_wur_llr_buf_10_stateArgs, 0, 0 }, 55564 { 1, Iclass_rur_llr_buf_11_args, 55565 2, Iclass_rur_llr_buf_11_stateArgs, 0, 0 }, 55566 { 1, Iclass_wur_llr_buf_11_args, 55567 2, Iclass_wur_llr_buf_11_stateArgs, 0, 0 }, 55568 { 1, Iclass_rur_llr_buf_12_args, 55569 2, Iclass_rur_llr_buf_12_stateArgs, 0, 0 }, 55570 { 1, Iclass_wur_llr_buf_12_args, 55571 2, Iclass_wur_llr_buf_12_stateArgs, 0, 0 }, 55572 { 1, Iclass_rur_llr_buf_13_args, 55573 2, Iclass_rur_llr_buf_13_stateArgs, 0, 0 }, 55574 { 1, Iclass_wur_llr_buf_13_args, 55575 2, Iclass_wur_llr_buf_13_stateArgs, 0, 0 }, 55576 { 1, Iclass_rur_llr_buf_14_args, 55577 2, Iclass_rur_llr_buf_14_stateArgs, 0, 0 }, 55578 { 1, Iclass_wur_llr_buf_14_args, 55579 2, Iclass_wur_llr_buf_14_stateArgs, 0, 0 }, 55580 { 1, Iclass_rur_llr_buf_15_args, 55581 2, Iclass_rur_llr_buf_15_stateArgs, 0, 0 }, 55582 { 1, Iclass_wur_llr_buf_15_args, 55583 2, Iclass_wur_llr_buf_15_stateArgs, 0, 0 }, 55584 { 1, Iclass_rur_llr_buf_16_args, 55585 2, Iclass_rur_llr_buf_16_stateArgs, 0, 0 }, 55586 { 1, Iclass_wur_llr_buf_16_args, 55587 2, Iclass_wur_llr_buf_16_stateArgs, 0, 0 }, 55588 { 1, Iclass_rur_llr_buf_17_args, 55589 2, Iclass_rur_llr_buf_17_stateArgs, 0, 0 }, 55590 { 1, Iclass_wur_llr_buf_17_args, 55591 2, Iclass_wur_llr_buf_17_stateArgs, 0, 0 }, 55592 { 1, Iclass_rur_llr_buf_18_args, 55593 2, Iclass_rur_llr_buf_18_stateArgs, 0, 0 }, 55594 { 1, Iclass_wur_llr_buf_18_args, 55595 2, Iclass_wur_llr_buf_18_stateArgs, 0, 0 }, 55596 { 1, Iclass_rur_llr_buf_19_args, 55597 2, Iclass_rur_llr_buf_19_stateArgs, 0, 0 }, 55598 { 1, Iclass_wur_llr_buf_19_args, 55599 2, Iclass_wur_llr_buf_19_stateArgs, 0, 0 }, 55600 { 1, Iclass_rur_llr_buf_20_args, 55601 2, Iclass_rur_llr_buf_20_stateArgs, 0, 0 }, 55602 { 1, Iclass_wur_llr_buf_20_args, 55603 2, Iclass_wur_llr_buf_20_stateArgs, 0, 0 }, 55604 { 1, Iclass_rur_llr_buf_21_args, 55605 2, Iclass_rur_llr_buf_21_stateArgs, 0, 0 }, 55606 { 1, Iclass_wur_llr_buf_21_args, 55607 2, Iclass_wur_llr_buf_21_stateArgs, 0, 0 }, 55608 { 1, Iclass_rur_llr_buf_22_args, 55609 2, Iclass_rur_llr_buf_22_stateArgs, 0, 0 }, 55610 { 1, Iclass_wur_llr_buf_22_args, 55611 2, Iclass_wur_llr_buf_22_stateArgs, 0, 0 }, 55612 { 1, Iclass_rur_llr_buf_23_args, 55613 2, Iclass_rur_llr_buf_23_stateArgs, 0, 0 }, 55614 { 1, Iclass_wur_llr_buf_23_args, 55615 2, Iclass_wur_llr_buf_23_stateArgs, 0, 0 }, 55616 { 1, Iclass_rur_smod_buf_0_args, 55617 2, Iclass_rur_smod_buf_0_stateArgs, 0, 0 }, 55618 { 1, Iclass_wur_smod_buf_0_args, 55619 2, Iclass_wur_smod_buf_0_stateArgs, 0, 0 }, 55620 { 1, Iclass_rur_smod_buf_1_args, 55621 2, Iclass_rur_smod_buf_1_stateArgs, 0, 0 }, 55622 { 1, Iclass_wur_smod_buf_1_args, 55623 2, Iclass_wur_smod_buf_1_stateArgs, 0, 0 }, 55624 { 1, Iclass_rur_smod_buf_2_args, 55625 2, Iclass_rur_smod_buf_2_stateArgs, 0, 0 }, 55626 { 1, Iclass_wur_smod_buf_2_args, 55627 2, Iclass_wur_smod_buf_2_stateArgs, 0, 0 }, 55628 { 1, Iclass_rur_smod_buf_3_args, 55629 2, Iclass_rur_smod_buf_3_stateArgs, 0, 0 }, 55630 { 1, Iclass_wur_smod_buf_3_args, 55631 2, Iclass_wur_smod_buf_3_stateArgs, 0, 0 }, 55632 { 1, Iclass_rur_smod_buf_4_args, 55633 2, Iclass_rur_smod_buf_4_stateArgs, 0, 0 }, 55634 { 1, Iclass_wur_smod_buf_4_args, 55635 2, Iclass_wur_smod_buf_4_stateArgs, 0, 0 }, 55636 { 1, Iclass_rur_smod_buf_5_args, 55637 2, Iclass_rur_smod_buf_5_stateArgs, 0, 0 }, 55638 { 1, Iclass_wur_smod_buf_5_args, 55639 2, Iclass_wur_smod_buf_5_stateArgs, 0, 0 }, 55640 { 1, Iclass_rur_smod_buf_6_args, 55641 2, Iclass_rur_smod_buf_6_stateArgs, 0, 0 }, 55642 { 1, Iclass_wur_smod_buf_6_args, 55643 2, Iclass_wur_smod_buf_6_stateArgs, 0, 0 }, 55644 { 1, Iclass_rur_smod_buf_7_args, 55645 2, Iclass_rur_smod_buf_7_stateArgs, 0, 0 }, 55646 { 1, Iclass_wur_smod_buf_7_args, 55647 2, Iclass_wur_smod_buf_7_stateArgs, 0, 0 }, 55648 { 1, Iclass_rur_weight_reg_args, 55649 2, Iclass_rur_weight_reg_stateArgs, 0, 0 }, 55650 { 1, Iclass_wur_weight_reg_args, 55651 2, Iclass_wur_weight_reg_stateArgs, 0, 0 }, 55652 { 1, Iclass_rur_scale_reg_args, 55653 2, Iclass_rur_scale_reg_stateArgs, 0, 0 }, 55654 { 1, Iclass_wur_scale_reg_args, 55655 2, Iclass_wur_scale_reg_stateArgs, 0, 0 }, 55656 { 1, Iclass_rur_llr_pos_args, 55657 2, Iclass_rur_llr_pos_stateArgs, 0, 0 }, 55658 { 1, Iclass_wur_llr_pos_args, 55659 2, Iclass_wur_llr_pos_stateArgs, 0, 0 }, 55660 { 1, Iclass_rur_smod_pos_args, 55661 2, Iclass_rur_smod_pos_stateArgs, 0, 0 }, 55662 { 1, Iclass_wur_smod_pos_args, 55663 2, Iclass_wur_smod_pos_stateArgs, 0, 0 }, 55664 { 1, Iclass_rur_perm_reg_args, 55665 2, Iclass_rur_perm_reg_stateArgs, 0, 0 }, 55666 { 1, Iclass_wur_perm_reg_args, 55667 2, Iclass_wur_perm_reg_stateArgs, 0, 0 }, 55668 { 1, Iclass_rur_smod_offset_table_0_args, 55669 2, Iclass_rur_smod_offset_table_0_stateArgs, 0, 0 }, 55670 { 1, Iclass_wur_smod_offset_table_0_args, 55671 2, Iclass_wur_smod_offset_table_0_stateArgs, 0, 0 }, 55672 { 1, Iclass_rur_smod_offset_table_1_args, 55673 2, Iclass_rur_smod_offset_table_1_stateArgs, 0, 0 }, 55674 { 1, Iclass_wur_smod_offset_table_1_args, 55675 2, Iclass_wur_smod_offset_table_1_stateArgs, 0, 0 }, 55676 { 1, Iclass_rur_smod_offset_table_2_args, 55677 2, Iclass_rur_smod_offset_table_2_stateArgs, 0, 0 }, 55678 { 1, Iclass_wur_smod_offset_table_2_args, 55679 2, Iclass_wur_smod_offset_table_2_stateArgs, 0, 0 }, 55680 { 1, Iclass_rur_smod_offset_table_3_args, 55681 2, Iclass_rur_smod_offset_table_3_stateArgs, 0, 0 }, 55682 { 1, Iclass_wur_smod_offset_table_3_args, 55683 2, Iclass_wur_smod_offset_table_3_stateArgs, 0, 0 }, 55684 { 1, Iclass_rur_phasor_n_args, 55685 2, Iclass_rur_phasor_n_stateArgs, 0, 0 }, 55686 { 1, Iclass_wur_phasor_n_args, 55687 2, Iclass_wur_phasor_n_stateArgs, 0, 0 }, 55688 { 1, Iclass_rur_phasor_offset_args, 55689 2, Iclass_rur_phasor_offset_stateArgs, 0, 0 }, 55690 { 1, Iclass_wur_phasor_offset_args, 55691 2, Iclass_wur_phasor_offset_stateArgs, 0, 0 } 55692}; 55693 55694enum xtensa_iclass_id { 55695 ICLASS_xt_iclass_excw, 55696 ICLASS_xt_iclass_rfe, 55697 ICLASS_xt_iclass_rfde, 55698 ICLASS_xt_iclass_syscall, 55699 ICLASS_xt_iclass_simcall, 55700 ICLASS_xt_iclass_call12, 55701 ICLASS_xt_iclass_call8, 55702 ICLASS_xt_iclass_call4, 55703 ICLASS_xt_iclass_callx12, 55704 ICLASS_xt_iclass_callx8, 55705 ICLASS_xt_iclass_callx4, 55706 ICLASS_xt_iclass_entry, 55707 ICLASS_xt_iclass_movsp, 55708 ICLASS_xt_iclass_rotw, 55709 ICLASS_xt_iclass_retw, 55710 ICLASS_xt_iclass_rfwou, 55711 ICLASS_xt_iclass_l32e, 55712 ICLASS_xt_iclass_s32e, 55713 ICLASS_xt_iclass_rsr_windowbase, 55714 ICLASS_xt_iclass_wsr_windowbase, 55715 ICLASS_xt_iclass_xsr_windowbase, 55716 ICLASS_xt_iclass_rsr_windowstart, 55717 ICLASS_xt_iclass_wsr_windowstart, 55718 ICLASS_xt_iclass_xsr_windowstart, 55719 ICLASS_xt_iclass_add_n, 55720 ICLASS_xt_iclass_addi_n, 55721 ICLASS_xt_iclass_bz6, 55722 ICLASS_xt_iclass_ill_n, 55723 ICLASS_xt_iclass_loadi4, 55724 ICLASS_xt_iclass_mov_n, 55725 ICLASS_xt_iclass_movi_n, 55726 ICLASS_xt_iclass_nopn, 55727 ICLASS_xt_iclass_retn, 55728 ICLASS_xt_iclass_storei4, 55729 ICLASS_rur_threadptr, 55730 ICLASS_wur_threadptr, 55731 ICLASS_xt_iclass_addi, 55732 ICLASS_xt_iclass_addmi, 55733 ICLASS_xt_iclass_addsub, 55734 ICLASS_xt_iclass_bit, 55735 ICLASS_xt_iclass_bsi8, 55736 ICLASS_xt_iclass_bsi8b, 55737 ICLASS_xt_iclass_bsi8u, 55738 ICLASS_xt_iclass_bst8, 55739 ICLASS_xt_iclass_bsz12, 55740 ICLASS_xt_iclass_call0, 55741 ICLASS_xt_iclass_callx0, 55742 ICLASS_xt_iclass_exti, 55743 ICLASS_xt_iclass_ill, 55744 ICLASS_xt_iclass_jump, 55745 ICLASS_xt_iclass_jumpx, 55746 ICLASS_xt_iclass_l16ui, 55747 ICLASS_xt_iclass_l16si, 55748 ICLASS_xt_iclass_l32i, 55749 ICLASS_xt_iclass_l32r, 55750 ICLASS_xt_iclass_l8i, 55751 ICLASS_xt_iclass_loop, 55752 ICLASS_xt_iclass_loopz, 55753 ICLASS_xt_iclass_movi, 55754 ICLASS_xt_iclass_movz, 55755 ICLASS_xt_iclass_neg, 55756 ICLASS_xt_iclass_nop, 55757 ICLASS_xt_iclass_return, 55758 ICLASS_xt_iclass_s16i, 55759 ICLASS_xt_iclass_s32i, 55760 ICLASS_xt_iclass_s8i, 55761 ICLASS_xt_iclass_sar, 55762 ICLASS_xt_iclass_sari, 55763 ICLASS_xt_iclass_shifts, 55764 ICLASS_xt_iclass_shiftst, 55765 ICLASS_xt_iclass_shiftt, 55766 ICLASS_xt_iclass_slli, 55767 ICLASS_xt_iclass_srai, 55768 ICLASS_xt_iclass_srli, 55769 ICLASS_xt_iclass_memw, 55770 ICLASS_xt_iclass_extw, 55771 ICLASS_xt_iclass_isync, 55772 ICLASS_xt_iclass_sync, 55773 ICLASS_xt_iclass_rsil, 55774 ICLASS_xt_iclass_rsr_lend, 55775 ICLASS_xt_iclass_wsr_lend, 55776 ICLASS_xt_iclass_xsr_lend, 55777 ICLASS_xt_iclass_rsr_lcount, 55778 ICLASS_xt_iclass_wsr_lcount, 55779 ICLASS_xt_iclass_xsr_lcount, 55780 ICLASS_xt_iclass_rsr_lbeg, 55781 ICLASS_xt_iclass_wsr_lbeg, 55782 ICLASS_xt_iclass_xsr_lbeg, 55783 ICLASS_xt_iclass_rsr_sar, 55784 ICLASS_xt_iclass_wsr_sar, 55785 ICLASS_xt_iclass_xsr_sar, 55786 ICLASS_xt_iclass_rsr_litbase, 55787 ICLASS_xt_iclass_wsr_litbase, 55788 ICLASS_xt_iclass_xsr_litbase, 55789 ICLASS_xt_iclass_rsr_176, 55790 ICLASS_xt_iclass_wsr_176, 55791 ICLASS_xt_iclass_rsr_208, 55792 ICLASS_xt_iclass_rsr_ps, 55793 ICLASS_xt_iclass_wsr_ps, 55794 ICLASS_xt_iclass_xsr_ps, 55795 ICLASS_xt_iclass_rsr_epc1, 55796 ICLASS_xt_iclass_wsr_epc1, 55797 ICLASS_xt_iclass_xsr_epc1, 55798 ICLASS_xt_iclass_rsr_excsave1, 55799 ICLASS_xt_iclass_wsr_excsave1, 55800 ICLASS_xt_iclass_xsr_excsave1, 55801 ICLASS_xt_iclass_rsr_epc2, 55802 ICLASS_xt_iclass_wsr_epc2, 55803 ICLASS_xt_iclass_xsr_epc2, 55804 ICLASS_xt_iclass_rsr_excsave2, 55805 ICLASS_xt_iclass_wsr_excsave2, 55806 ICLASS_xt_iclass_xsr_excsave2, 55807 ICLASS_xt_iclass_rsr_epc3, 55808 ICLASS_xt_iclass_wsr_epc3, 55809 ICLASS_xt_iclass_xsr_epc3, 55810 ICLASS_xt_iclass_rsr_excsave3, 55811 ICLASS_xt_iclass_wsr_excsave3, 55812 ICLASS_xt_iclass_xsr_excsave3, 55813 ICLASS_xt_iclass_rsr_epc4, 55814 ICLASS_xt_iclass_wsr_epc4, 55815 ICLASS_xt_iclass_xsr_epc4, 55816 ICLASS_xt_iclass_rsr_excsave4, 55817 ICLASS_xt_iclass_wsr_excsave4, 55818 ICLASS_xt_iclass_xsr_excsave4, 55819 ICLASS_xt_iclass_rsr_epc5, 55820 ICLASS_xt_iclass_wsr_epc5, 55821 ICLASS_xt_iclass_xsr_epc5, 55822 ICLASS_xt_iclass_rsr_excsave5, 55823 ICLASS_xt_iclass_wsr_excsave5, 55824 ICLASS_xt_iclass_xsr_excsave5, 55825 ICLASS_xt_iclass_rsr_epc6, 55826 ICLASS_xt_iclass_wsr_epc6, 55827 ICLASS_xt_iclass_xsr_epc6, 55828 ICLASS_xt_iclass_rsr_excsave6, 55829 ICLASS_xt_iclass_wsr_excsave6, 55830 ICLASS_xt_iclass_xsr_excsave6, 55831 ICLASS_xt_iclass_rsr_eps2, 55832 ICLASS_xt_iclass_wsr_eps2, 55833 ICLASS_xt_iclass_xsr_eps2, 55834 ICLASS_xt_iclass_rsr_eps3, 55835 ICLASS_xt_iclass_wsr_eps3, 55836 ICLASS_xt_iclass_xsr_eps3, 55837 ICLASS_xt_iclass_rsr_eps4, 55838 ICLASS_xt_iclass_wsr_eps4, 55839 ICLASS_xt_iclass_xsr_eps4, 55840 ICLASS_xt_iclass_rsr_eps5, 55841 ICLASS_xt_iclass_wsr_eps5, 55842 ICLASS_xt_iclass_xsr_eps5, 55843 ICLASS_xt_iclass_rsr_eps6, 55844 ICLASS_xt_iclass_wsr_eps6, 55845 ICLASS_xt_iclass_xsr_eps6, 55846 ICLASS_xt_iclass_rsr_excvaddr, 55847 ICLASS_xt_iclass_wsr_excvaddr, 55848 ICLASS_xt_iclass_xsr_excvaddr, 55849 ICLASS_xt_iclass_rsr_depc, 55850 ICLASS_xt_iclass_wsr_depc, 55851 ICLASS_xt_iclass_xsr_depc, 55852 ICLASS_xt_iclass_rsr_exccause, 55853 ICLASS_xt_iclass_wsr_exccause, 55854 ICLASS_xt_iclass_xsr_exccause, 55855 ICLASS_xt_iclass_rsr_prid, 55856 ICLASS_xt_iclass_rsr_vecbase, 55857 ICLASS_xt_iclass_wsr_vecbase, 55858 ICLASS_xt_iclass_xsr_vecbase, 55859 ICLASS_xt_mul16, 55860 ICLASS_xt_iclass_rfi, 55861 ICLASS_xt_iclass_wait, 55862 ICLASS_xt_iclass_rsr_interrupt, 55863 ICLASS_xt_iclass_wsr_intset, 55864 ICLASS_xt_iclass_wsr_intclear, 55865 ICLASS_xt_iclass_rsr_intenable, 55866 ICLASS_xt_iclass_wsr_intenable, 55867 ICLASS_xt_iclass_xsr_intenable, 55868 ICLASS_xt_iclass_break, 55869 ICLASS_xt_iclass_break_n, 55870 ICLASS_xt_iclass_rsr_dbreaka0, 55871 ICLASS_xt_iclass_wsr_dbreaka0, 55872 ICLASS_xt_iclass_xsr_dbreaka0, 55873 ICLASS_xt_iclass_rsr_dbreakc0, 55874 ICLASS_xt_iclass_wsr_dbreakc0, 55875 ICLASS_xt_iclass_xsr_dbreakc0, 55876 ICLASS_xt_iclass_rsr_dbreaka1, 55877 ICLASS_xt_iclass_wsr_dbreaka1, 55878 ICLASS_xt_iclass_xsr_dbreaka1, 55879 ICLASS_xt_iclass_rsr_dbreakc1, 55880 ICLASS_xt_iclass_wsr_dbreakc1, 55881 ICLASS_xt_iclass_xsr_dbreakc1, 55882 ICLASS_xt_iclass_rsr_ibreaka0, 55883 ICLASS_xt_iclass_wsr_ibreaka0, 55884 ICLASS_xt_iclass_xsr_ibreaka0, 55885 ICLASS_xt_iclass_rsr_ibreaka1, 55886 ICLASS_xt_iclass_wsr_ibreaka1, 55887 ICLASS_xt_iclass_xsr_ibreaka1, 55888 ICLASS_xt_iclass_rsr_ibreakenable, 55889 ICLASS_xt_iclass_wsr_ibreakenable, 55890 ICLASS_xt_iclass_xsr_ibreakenable, 55891 ICLASS_xt_iclass_rsr_debugcause, 55892 ICLASS_xt_iclass_wsr_debugcause, 55893 ICLASS_xt_iclass_xsr_debugcause, 55894 ICLASS_xt_iclass_rsr_icount, 55895 ICLASS_xt_iclass_wsr_icount, 55896 ICLASS_xt_iclass_xsr_icount, 55897 ICLASS_xt_iclass_rsr_icountlevel, 55898 ICLASS_xt_iclass_wsr_icountlevel, 55899 ICLASS_xt_iclass_xsr_icountlevel, 55900 ICLASS_xt_iclass_rsr_ddr, 55901 ICLASS_xt_iclass_wsr_ddr, 55902 ICLASS_xt_iclass_xsr_ddr, 55903 ICLASS_xt_iclass_rfdo, 55904 ICLASS_xt_iclass_rfdd, 55905 ICLASS_xt_iclass_wsr_mmid, 55906 ICLASS_xt_iclass_bbool1, 55907 ICLASS_xt_iclass_bbool4, 55908 ICLASS_xt_iclass_bbool8, 55909 ICLASS_xt_iclass_bbranch, 55910 ICLASS_xt_iclass_bmove, 55911 ICLASS_xt_iclass_RSR_BR, 55912 ICLASS_xt_iclass_WSR_BR, 55913 ICLASS_xt_iclass_XSR_BR, 55914 ICLASS_xt_iclass_rsr_ccount, 55915 ICLASS_xt_iclass_wsr_ccount, 55916 ICLASS_xt_iclass_xsr_ccount, 55917 ICLASS_xt_iclass_rsr_ccompare0, 55918 ICLASS_xt_iclass_wsr_ccompare0, 55919 ICLASS_xt_iclass_xsr_ccompare0, 55920 ICLASS_xt_iclass_rsr_ccompare1, 55921 ICLASS_xt_iclass_wsr_ccompare1, 55922 ICLASS_xt_iclass_xsr_ccompare1, 55923 ICLASS_xt_iclass_icache, 55924 ICLASS_xt_iclass_icache_lock, 55925 ICLASS_xt_iclass_icache_inv, 55926 ICLASS_xt_iclass_licx, 55927 ICLASS_xt_iclass_sicx, 55928 ICLASS_xt_iclass_dcache, 55929 ICLASS_xt_iclass_dcache_ind, 55930 ICLASS_xt_iclass_dcache_inv, 55931 ICLASS_xt_iclass_dpf, 55932 ICLASS_xt_iclass_dcache_lock, 55933 ICLASS_xt_iclass_sdct, 55934 ICLASS_xt_iclass_ldct, 55935 ICLASS_xt_iclass_idtlb, 55936 ICLASS_xt_iclass_rdtlb, 55937 ICLASS_xt_iclass_wdtlb, 55938 ICLASS_xt_iclass_iitlb, 55939 ICLASS_xt_iclass_ritlb, 55940 ICLASS_xt_iclass_witlb, 55941 ICLASS_xt_iclass_rsr_cpenable, 55942 ICLASS_xt_iclass_wsr_cpenable, 55943 ICLASS_xt_iclass_xsr_cpenable, 55944 ICLASS_xt_iclass_clamp, 55945 ICLASS_xt_iclass_minmax, 55946 ICLASS_xt_iclass_nsa, 55947 ICLASS_xt_iclass_sx, 55948 ICLASS_xt_iclass_l32ai, 55949 ICLASS_xt_iclass_s32ri, 55950 ICLASS_xt_iclass_s32c1i, 55951 ICLASS_xt_iclass_rsr_scompare1, 55952 ICLASS_xt_iclass_wsr_scompare1, 55953 ICLASS_xt_iclass_xsr_scompare1, 55954 ICLASS_xt_iclass_rsr_atomctl, 55955 ICLASS_xt_iclass_wsr_atomctl, 55956 ICLASS_xt_iclass_xsr_atomctl, 55957 ICLASS_xt_iclass_rer, 55958 ICLASS_xt_iclass_wer, 55959 ICLASS_rur_fcr, 55960 ICLASS_wur_fcr, 55961 ICLASS_rur_fsr, 55962 ICLASS_wur_fsr, 55963 ICLASS_fp, 55964 ICLASS_fp_mac, 55965 ICLASS_fp_cmov, 55966 ICLASS_fp_mov, 55967 ICLASS_fp_mov2, 55968 ICLASS_fp_cmp, 55969 ICLASS_fp_float, 55970 ICLASS_fp_int, 55971 ICLASS_fp_rfr, 55972 ICLASS_fp_wfr, 55973 ICLASS_fp_lsi, 55974 ICLASS_fp_lsiu, 55975 ICLASS_fp_lsx, 55976 ICLASS_fp_lsxu, 55977 ICLASS_fp_ssi, 55978 ICLASS_fp_ssiu, 55979 ICLASS_fp_ssx, 55980 ICLASS_fp_ssxu, 55981 ICLASS_iclass_GET_ARGMAX, 55982 ICLASS_iclass_GET_HSAR, 55983 ICLASS_iclass_GET_HSAR2SAR, 55984 ICLASS_iclass_GET_INTERP_EXT_N, 55985 ICLASS_iclass_GET_INTERP_EXT_L, 55986 ICLASS_iclass_GET_LLR_BUF, 55987 ICLASS_iclass_GET_LLR_POS, 55988 ICLASS_iclass_GET_MAX, 55989 ICLASS_iclass_GET_NCO, 55990 ICLASS_iclass_GET_PERM_REG, 55991 ICLASS_iclass_GET_PHASOR_N, 55992 ICLASS_iclass_GET_PHASOR_OFFSET, 55993 ICLASS_iclass_GET_SAR, 55994 ICLASS_iclass_GET_SCALE_REG, 55995 ICLASS_iclass_GET_SMOD_BUF, 55996 ICLASS_iclass_GET_SMOD_OFFSET_TABLE, 55997 ICLASS_iclass_GET_SMOD_POS, 55998 ICLASS_iclass_GET_SOV, 55999 ICLASS_iclass_GET_WGHT, 56000 ICLASS_iclass_SET_ARGMAX, 56001 ICLASS_iclass_SET_EXT_REGS, 56002 ICLASS_iclass_SET_HSAR, 56003 ICLASS_iclass_SET_LLR_BUF, 56004 ICLASS_iclass_SET_LLR_POS, 56005 ICLASS_iclass_SET_MAX, 56006 ICLASS_iclass_SET_NCO, 56007 ICLASS_iclass_SET_PERM_REG, 56008 ICLASS_iclass_SET_PHASOR_N, 56009 ICLASS_iclass_SET_PHASOR_OFFSET, 56010 ICLASS_iclass_SET_SAR, 56011 ICLASS_iclass_SET_SCALE_REG, 56012 ICLASS_iclass_SET_SMOD_BUF, 56013 ICLASS_iclass_SET_SMOD_OFFSET_TABLE, 56014 ICLASS_iclass_SET_SMOD_POS, 56015 ICLASS_iclass_SET_SOV, 56016 ICLASS_iclass_SET_WGHT, 56017 ICLASS_iclass_LAC2X32, 56018 ICLASS_iclass_LAC2X64_0, 56019 ICLASS_iclass_LAC2X64_1, 56020 ICLASS_iclass_LAC2X64_2, 56021 ICLASS_iclass_LAC2X64_3, 56022 ICLASS_iclass_LAC32_R, 56023 ICLASS_iclass_LAC_IH, 56024 ICLASS_iclass_LAC_IL, 56025 ICLASS_iclass_LAC_RH, 56026 ICLASS_iclass_LAC_RL, 56027 ICLASS_iclass_LCM, 56028 ICLASS_iclass_LCM_PINC, 56029 ICLASS_iclass_LCM_PINC_X, 56030 ICLASS_iclass_LCM_U, 56031 ICLASS_iclass_LCM_X, 56032 ICLASS_iclass_LCM_XU, 56033 ICLASS_iclass_LP, 56034 ICLASS_iclass_LP_X, 56035 ICLASS_iclass_LQ, 56036 ICLASS_iclass_LQ_X, 56037 ICLASS_iclass_LUT0, 56038 ICLASS_iclass_LUT1, 56039 ICLASS_iclass_LUT2, 56040 ICLASS_iclass_LUT3, 56041 ICLASS_iclass_SAC2X32, 56042 ICLASS_iclass_SAC2X64_0, 56043 ICLASS_iclass_SAC2X64_1, 56044 ICLASS_iclass_SAC2X64_2, 56045 ICLASS_iclass_SAC2X64_3, 56046 ICLASS_iclass_SAC32_R, 56047 ICLASS_iclass_SAC_IH, 56048 ICLASS_iclass_SAC_IL, 56049 ICLASS_iclass_SAC_RH, 56050 ICLASS_iclass_SAC_RL, 56051 ICLASS_iclass_SCM, 56052 ICLASS_iclass_SCM_PINC, 56053 ICLASS_iclass_SCM_PINC_X, 56054 ICLASS_iclass_SCM_U, 56055 ICLASS_iclass_SCM_X, 56056 ICLASS_iclass_SCM_XU, 56057 ICLASS_iclass_STORE_P, 56058 ICLASS_iclass_STORE_Q, 56059 ICLASS_iclass_AR2CM_DUP, 56060 ICLASS_iclass_AR2CM_LN, 56061 ICLASS_iclass_AR2CM_LN_I, 56062 ICLASS_iclass_AR2CM_LN_R, 56063 ICLASS_iclass_AR2PQ_LN, 56064 ICLASS_iclass_AR2SAR_DUP, 56065 ICLASS_iclass_CLRAC, 56066 ICLASS_iclass_CLRCM, 56067 ICLASS_iclass_CM2AR_LN, 56068 ICLASS_iclass_CM2AR_LN_I, 56069 ICLASS_iclass_CM2AR_LN_R, 56070 ICLASS_iclass_COMB_AR, 56071 ICLASS_iclass_CONJ, 56072 ICLASS_iclass_MOV2AC32_I, 56073 ICLASS_iclass_MOV2AC32_R, 56074 ICLASS_iclass_MOV2CM2PQ, 56075 ICLASS_iclass_MOVAC, 56076 ICLASS_iclass_MOVAC_I, 56077 ICLASS_iclass_MOVAC_I2R, 56078 ICLASS_iclass_MOVAC_R, 56079 ICLASS_iclass_MOVAC_R2I, 56080 ICLASS_iclass_MOVAR2, 56081 ICLASS_iclass_MOVCM, 56082 ICLASS_iclass_MOVCM2PQ, 56083 ICLASS_iclass_MOVCND_0, 56084 ICLASS_iclass_MOVCND_1, 56085 ICLASS_iclass_MOVCND_2, 56086 ICLASS_iclass_MOVCND_3, 56087 ICLASS_iclass_MOVCND_4, 56088 ICLASS_iclass_MOVCND_5, 56089 ICLASS_iclass_MOVCND_6, 56090 ICLASS_iclass_MOVCND_7, 56091 ICLASS_iclass_MOVCND8_0, 56092 ICLASS_iclass_MOVCND8_1, 56093 ICLASS_iclass_MOVCND8_2, 56094 ICLASS_iclass_MOVCND8_3, 56095 ICLASS_iclass_MOVCND8_4, 56096 ICLASS_iclass_MOVCND8_5, 56097 ICLASS_iclass_MOVCND8_6, 56098 ICLASS_iclass_MOVCND8_7, 56099 ICLASS_iclass_MOV_I, 56100 ICLASS_iclass_MOVPQ2PQ, 56101 ICLASS_iclass_MOV_R, 56102 ICLASS_iclass_NEGCM, 56103 ICLASS_iclass_POP16LLR_1, 56104 ICLASS_iclass_PQ2CM, 56105 ICLASS_iclass_SWAPAC_R, 56106 ICLASS_iclass_SWAPAC_RI, 56107 ICLASS_iclass_SWAPB, 56108 ICLASS_iclass_ADD2AC, 56109 ICLASS_iclass_ADDAC, 56110 ICLASS_iclass_CDOT, 56111 ICLASS_iclass_CDOTAC, 56112 ICLASS_iclass_CDOTACS, 56113 ICLASS_iclass_CMAC, 56114 ICLASS_iclass_CMACS, 56115 ICLASS_iclass_CMPY, 56116 ICLASS_iclass_CMPY2CM, 56117 ICLASS_iclass_CMPY2PQ, 56118 ICLASS_iclass_CMPYS, 56119 ICLASS_iclass_CMPYXP2PQ, 56120 ICLASS_iclass_COMB32, 56121 ICLASS_iclass_DOT, 56122 ICLASS_iclass_DOTAC, 56123 ICLASS_iclass_DOTACS, 56124 ICLASS_iclass_LIN_INT, 56125 ICLASS_iclass_LLRPRE1, 56126 ICLASS_iclass_LLRPRE2, 56127 ICLASS_iclass_MAC, 56128 ICLASS_iclass_MAC8, 56129 ICLASS_iclass_MACD8, 56130 ICLASS_iclass_MACPQXP_0, 56131 ICLASS_iclass_MACPQXP_1, 56132 ICLASS_iclass_MACPQXP_2, 56133 ICLASS_iclass_MACPQXP_3, 56134 ICLASS_iclass_MACS, 56135 ICLASS_iclass_MACXP2_0, 56136 ICLASS_iclass_MACXP2_1, 56137 ICLASS_iclass_MACXP_0, 56138 ICLASS_iclass_MACXP_1, 56139 ICLASS_iclass_MACXP_2, 56140 ICLASS_iclass_MACXP_3, 56141 ICLASS_iclass_MOV2AC, 56142 ICLASS_iclass_MPY, 56143 ICLASS_iclass_MPY2CM, 56144 ICLASS_iclass_MPY2PQ, 56145 ICLASS_iclass_MPY8, 56146 ICLASS_iclass_MPYADD8_2CM, 56147 ICLASS_iclass_MPYD8, 56148 ICLASS_iclass_MPYPQXP_0, 56149 ICLASS_iclass_MPYPQXP_1, 56150 ICLASS_iclass_MPYPQXP_2, 56151 ICLASS_iclass_MPYPQXP_3, 56152 ICLASS_iclass_MPYS, 56153 ICLASS_iclass_MPYXP2PQ, 56154 ICLASS_iclass_MPYXP2_0, 56155 ICLASS_iclass_MPYXP2_1, 56156 ICLASS_iclass_MPYXP_0, 56157 ICLASS_iclass_MPYXP_1, 56158 ICLASS_iclass_MPYXP_2, 56159 ICLASS_iclass_MPYXP_3, 56160 ICLASS_iclass_NORMACD, 56161 ICLASS_iclass_NORMACPQ_I, 56162 ICLASS_iclass_NORMACPQ_R, 56163 ICLASS_iclass_NORMD, 56164 ICLASS_iclass_NORMPYPQ_I, 56165 ICLASS_iclass_NORMPYPQ_R, 56166 ICLASS_iclass_RCMAC, 56167 ICLASS_iclass_RCMPY, 56168 ICLASS_iclass_RCMPY2CM, 56169 ICLASS_iclass_RFIR, 56170 ICLASS_iclass_RFIRA, 56171 ICLASS_iclass_RFIRD, 56172 ICLASS_iclass_RFIRDA, 56173 ICLASS_iclass_RMAC, 56174 ICLASS_iclass_RMPY, 56175 ICLASS_iclass_RMPY2CM, 56176 ICLASS_iclass_SMOD_ALIGN, 56177 ICLASS_iclass_SMOD_SCR, 56178 ICLASS_iclass_SUB2AC, 56179 ICLASS_iclass_WGHT32, 56180 ICLASS_iclass_CLRTIEP, 56181 ICLASS_iclass_EXT_2FIFO_0, 56182 ICLASS_iclass_EXT_2FIFO_1, 56183 ICLASS_iclass_EXT_2FIFO_2, 56184 ICLASS_iclass_EXT_2FIFO_3, 56185 ICLASS_iclass_EXT_R2FIFO_0, 56186 ICLASS_iclass_EXT_R2FIFO_1, 56187 ICLASS_iclass_EXT_R2FIFO_2, 56188 ICLASS_iclass_EXT_R2FIFO_3, 56189 ICLASS_iclass_LUT, 56190 ICLASS_iclass_LUT_AR, 56191 ICLASS_iclass_LUT_IEXT, 56192 ICLASS_iclass_LUT_PHASOR, 56193 ICLASS_iclass_LUT_REXT, 56194 ICLASS_iclass_LUT_WRITE, 56195 ICLASS_iclass_MOVEQ128_0, 56196 ICLASS_iclass_MOVEQ128_1, 56197 ICLASS_iclass_MOVEQ128_2, 56198 ICLASS_iclass_MOVEQ128_3, 56199 ICLASS_iclass_MOVEQ128_4, 56200 ICLASS_iclass_MOVEQ128_5, 56201 ICLASS_iclass_MOVEQ32_0, 56202 ICLASS_iclass_MOVEQ32_1, 56203 ICLASS_iclass_MOVEQ32_2, 56204 ICLASS_iclass_MOVEQ32_3, 56205 ICLASS_iclass_NCO_UPDATE, 56206 ICLASS_iclass_POP128_0, 56207 ICLASS_iclass_POP128_1, 56208 ICLASS_iclass_POP128_2, 56209 ICLASS_iclass_POP128_3, 56210 ICLASS_iclass_POP128_4, 56211 ICLASS_iclass_POP128_5, 56212 ICLASS_iclass_POP128_2CMPQ_0, 56213 ICLASS_iclass_POP128_2CMPQ_1, 56214 ICLASS_iclass_POP128_2CMPQ_2, 56215 ICLASS_iclass_POP128_2CMPQ_3, 56216 ICLASS_iclass_POP128_2M_0, 56217 ICLASS_iclass_POP128_2M_1, 56218 ICLASS_iclass_POP128_2M_2, 56219 ICLASS_iclass_POP128_2M_3, 56220 ICLASS_iclass_POP128_2PQ_0, 56221 ICLASS_iclass_POP128_2PQ_1, 56222 ICLASS_iclass_POP128_2PQ_2, 56223 ICLASS_iclass_POP128_2PQ_3, 56224 ICLASS_iclass_POP128_2PQ_4, 56225 ICLASS_iclass_POP128_2PQ_5, 56226 ICLASS_iclass_POP2X128_2PQ_01, 56227 ICLASS_iclass_POP2X128_2PQ_03, 56228 ICLASS_iclass_POP2X128_2PQ_21, 56229 ICLASS_iclass_POP2X128_2PQ_23, 56230 ICLASS_iclass_POP32_0, 56231 ICLASS_iclass_POP32_1, 56232 ICLASS_iclass_POP32_2, 56233 ICLASS_iclass_POP32_3, 56234 ICLASS_iclass_PUSH128, 56235 ICLASS_iclass_PUSH128_M, 56236 ICLASS_iclass_PUSH128_PQ, 56237 ICLASS_iclass_PUSH2X128_PQ, 56238 ICLASS_iclass_PUSH32, 56239 ICLASS_iclass_QREADY, 56240 ICLASS_iclass_RDTIEP, 56241 ICLASS_iclass_SETTIEP, 56242 ICLASS_iclass_SMOD_LUT, 56243 ICLASS_iclass_WRTBSIGQ, 56244 ICLASS_iclass_WRTBSIGQM, 56245 ICLASS_iclass_WRTIEP, 56246 ICLASS_iclass_WRTSIGQ, 56247 ICLASS_iclass_ABS8, 56248 ICLASS_iclass_ADD16, 56249 ICLASS_iclass_ADD32, 56250 ICLASS_iclass_ADDAC_I2R, 56251 ICLASS_iclass_ADDAC_R2I, 56252 ICLASS_iclass_ADDAR2, 56253 ICLASS_iclass_ADDCM, 56254 ICLASS_iclass_ADDWRP, 56255 ICLASS_iclass_AND128, 56256 ICLASS_iclass_ARGMAX8, 56257 ICLASS_iclass_ASL, 56258 ICLASS_iclass_ASL32, 56259 ICLASS_iclass_ASLACM, 56260 ICLASS_iclass_ASLM, 56261 ICLASS_iclass_ASLM32, 56262 ICLASS_iclass_ASR, 56263 ICLASS_iclass_ASR32, 56264 ICLASS_iclass_ASRAC, 56265 ICLASS_iclass_ASRM, 56266 ICLASS_iclass_BITFEXT, 56267 ICLASS_iclass_BITFINS, 56268 ICLASS_iclass_CLB_C, 56269 ICLASS_iclass_CLB_R, 56270 ICLASS_iclass_CMP8, 56271 ICLASS_iclass_CMP_I, 56272 ICLASS_iclass_CMP_R, 56273 ICLASS_iclass_EXT, 56274 ICLASS_iclass_EXT_R, 56275 ICLASS_iclass_EXT32_I, 56276 ICLASS_iclass_EXT32_R, 56277 ICLASS_iclass_EXTUI4, 56278 ICLASS_iclass_LSLM, 56279 ICLASS_iclass_LSRM, 56280 ICLASS_iclass_MAX8, 56281 ICLASS_iclass_MEAN, 56282 ICLASS_iclass_MEAN32, 56283 ICLASS_iclass_MIN8, 56284 ICLASS_iclass_MINCLB_C, 56285 ICLASS_iclass_MINCLB_R, 56286 ICLASS_iclass_NOT128, 56287 ICLASS_iclass_OR128, 56288 ICLASS_iclass_PERM, 56289 ICLASS_iclass_REDAC, 56290 ICLASS_iclass_REDAC2, 56291 ICLASS_iclass_REDAC4, 56292 ICLASS_iclass_REDACS, 56293 ICLASS_iclass_SMINCLB_C, 56294 ICLASS_iclass_SMINCLB_R, 56295 ICLASS_iclass_STSWAPBM, 56296 ICLASS_iclass_STSWAPBMU, 56297 ICLASS_iclass_SUB32, 56298 ICLASS_iclass_SUBAC_I2R, 56299 ICLASS_iclass_SUBAC_R2I, 56300 ICLASS_iclass_SUBARX, 56301 ICLASS_iclass_SUBCM, 56302 ICLASS_iclass_SUBMEAN, 56303 ICLASS_iclass_SUBWRP, 56304 ICLASS_iclass_TRANS, 56305 ICLASS_iclass_XOR128, 56306 ICLASS_rur_expstate, 56307 ICLASS_wur_expstate, 56308 ICLASS_rur_sov, 56309 ICLASS_wur_sov, 56310 ICLASS_rur_sat_mode, 56311 ICLASS_wur_sat_mode, 56312 ICLASS_rur_sar0, 56313 ICLASS_wur_sar0, 56314 ICLASS_rur_sar1, 56315 ICLASS_wur_sar1, 56316 ICLASS_rur_sar2, 56317 ICLASS_wur_sar2, 56318 ICLASS_rur_sar3, 56319 ICLASS_wur_sar3, 56320 ICLASS_rur_hsar0, 56321 ICLASS_wur_hsar0, 56322 ICLASS_rur_hsar1, 56323 ICLASS_wur_hsar1, 56324 ICLASS_rur_hsar2, 56325 ICLASS_wur_hsar2, 56326 ICLASS_rur_hsar3, 56327 ICLASS_wur_hsar3, 56328 ICLASS_rur_max_reg_0, 56329 ICLASS_wur_max_reg_0, 56330 ICLASS_rur_max_reg_1, 56331 ICLASS_wur_max_reg_1, 56332 ICLASS_rur_max_reg_2, 56333 ICLASS_wur_max_reg_2, 56334 ICLASS_rur_max_reg_3, 56335 ICLASS_wur_max_reg_3, 56336 ICLASS_rur_arg_max_reg_0, 56337 ICLASS_wur_arg_max_reg_0, 56338 ICLASS_rur_arg_max_reg_1, 56339 ICLASS_wur_arg_max_reg_1, 56340 ICLASS_rur_arg_max_reg_2, 56341 ICLASS_wur_arg_max_reg_2, 56342 ICLASS_rur_arg_max_reg_3, 56343 ICLASS_wur_arg_max_reg_3, 56344 ICLASS_rur_nco_counter_0, 56345 ICLASS_wur_nco_counter_0, 56346 ICLASS_rur_nco_counter_1, 56347 ICLASS_wur_nco_counter_1, 56348 ICLASS_rur_nco_counter_2, 56349 ICLASS_wur_nco_counter_2, 56350 ICLASS_rur_nco_counter_3, 56351 ICLASS_wur_nco_counter_3, 56352 ICLASS_rur_interp_ext_n, 56353 ICLASS_wur_interp_ext_n, 56354 ICLASS_rur_interp_ext_l, 56355 ICLASS_wur_interp_ext_l, 56356 ICLASS_rur_llr_buf_0, 56357 ICLASS_wur_llr_buf_0, 56358 ICLASS_rur_llr_buf_1, 56359 ICLASS_wur_llr_buf_1, 56360 ICLASS_rur_llr_buf_2, 56361 ICLASS_wur_llr_buf_2, 56362 ICLASS_rur_llr_buf_3, 56363 ICLASS_wur_llr_buf_3, 56364 ICLASS_rur_llr_buf_4, 56365 ICLASS_wur_llr_buf_4, 56366 ICLASS_rur_llr_buf_5, 56367 ICLASS_wur_llr_buf_5, 56368 ICLASS_rur_llr_buf_6, 56369 ICLASS_wur_llr_buf_6, 56370 ICLASS_rur_llr_buf_7, 56371 ICLASS_wur_llr_buf_7, 56372 ICLASS_rur_llr_buf_8, 56373 ICLASS_wur_llr_buf_8, 56374 ICLASS_rur_llr_buf_9, 56375 ICLASS_wur_llr_buf_9, 56376 ICLASS_rur_llr_buf_10, 56377 ICLASS_wur_llr_buf_10, 56378 ICLASS_rur_llr_buf_11, 56379 ICLASS_wur_llr_buf_11, 56380 ICLASS_rur_llr_buf_12, 56381 ICLASS_wur_llr_buf_12, 56382 ICLASS_rur_llr_buf_13, 56383 ICLASS_wur_llr_buf_13, 56384 ICLASS_rur_llr_buf_14, 56385 ICLASS_wur_llr_buf_14, 56386 ICLASS_rur_llr_buf_15, 56387 ICLASS_wur_llr_buf_15, 56388 ICLASS_rur_llr_buf_16, 56389 ICLASS_wur_llr_buf_16, 56390 ICLASS_rur_llr_buf_17, 56391 ICLASS_wur_llr_buf_17, 56392 ICLASS_rur_llr_buf_18, 56393 ICLASS_wur_llr_buf_18, 56394 ICLASS_rur_llr_buf_19, 56395 ICLASS_wur_llr_buf_19, 56396 ICLASS_rur_llr_buf_20, 56397 ICLASS_wur_llr_buf_20, 56398 ICLASS_rur_llr_buf_21, 56399 ICLASS_wur_llr_buf_21, 56400 ICLASS_rur_llr_buf_22, 56401 ICLASS_wur_llr_buf_22, 56402 ICLASS_rur_llr_buf_23, 56403 ICLASS_wur_llr_buf_23, 56404 ICLASS_rur_smod_buf_0, 56405 ICLASS_wur_smod_buf_0, 56406 ICLASS_rur_smod_buf_1, 56407 ICLASS_wur_smod_buf_1, 56408 ICLASS_rur_smod_buf_2, 56409 ICLASS_wur_smod_buf_2, 56410 ICLASS_rur_smod_buf_3, 56411 ICLASS_wur_smod_buf_3, 56412 ICLASS_rur_smod_buf_4, 56413 ICLASS_wur_smod_buf_4, 56414 ICLASS_rur_smod_buf_5, 56415 ICLASS_wur_smod_buf_5, 56416 ICLASS_rur_smod_buf_6, 56417 ICLASS_wur_smod_buf_6, 56418 ICLASS_rur_smod_buf_7, 56419 ICLASS_wur_smod_buf_7, 56420 ICLASS_rur_weight_reg, 56421 ICLASS_wur_weight_reg, 56422 ICLASS_rur_scale_reg, 56423 ICLASS_wur_scale_reg, 56424 ICLASS_rur_llr_pos, 56425 ICLASS_wur_llr_pos, 56426 ICLASS_rur_smod_pos, 56427 ICLASS_wur_smod_pos, 56428 ICLASS_rur_perm_reg, 56429 ICLASS_wur_perm_reg, 56430 ICLASS_rur_smod_offset_table_0, 56431 ICLASS_wur_smod_offset_table_0, 56432 ICLASS_rur_smod_offset_table_1, 56433 ICLASS_wur_smod_offset_table_1, 56434 ICLASS_rur_smod_offset_table_2, 56435 ICLASS_wur_smod_offset_table_2, 56436 ICLASS_rur_smod_offset_table_3, 56437 ICLASS_wur_smod_offset_table_3, 56438 ICLASS_rur_phasor_n, 56439 ICLASS_wur_phasor_n, 56440 ICLASS_rur_phasor_offset, 56441 ICLASS_wur_phasor_offset 56442}; 56443 56444 56445/* Opcode encodings. */ 56446 56447static void 56448Opcode_excw_Slot_inst_encode (xtensa_insnbuf slotbuf) 56449{ 56450 slotbuf[0] = 0x2080; 56451} 56452 56453static void 56454Opcode_rfe_Slot_inst_encode (xtensa_insnbuf slotbuf) 56455{ 56456 slotbuf[0] = 0x3000; 56457} 56458 56459static void 56460Opcode_rfde_Slot_inst_encode (xtensa_insnbuf slotbuf) 56461{ 56462 slotbuf[0] = 0x3200; 56463} 56464 56465static void 56466Opcode_syscall_Slot_inst_encode (xtensa_insnbuf slotbuf) 56467{ 56468 slotbuf[0] = 0x5000; 56469} 56470 56471static void 56472Opcode_simcall_Slot_inst_encode (xtensa_insnbuf slotbuf) 56473{ 56474 slotbuf[0] = 0x5100; 56475} 56476 56477static void 56478Opcode_call12_Slot_inst_encode (xtensa_insnbuf slotbuf) 56479{ 56480 slotbuf[0] = 0x35; 56481} 56482 56483static void 56484Opcode_call8_Slot_inst_encode (xtensa_insnbuf slotbuf) 56485{ 56486 slotbuf[0] = 0x25; 56487} 56488 56489static void 56490Opcode_call4_Slot_inst_encode (xtensa_insnbuf slotbuf) 56491{ 56492 slotbuf[0] = 0x15; 56493} 56494 56495static void 56496Opcode_callx12_Slot_inst_encode (xtensa_insnbuf slotbuf) 56497{ 56498 slotbuf[0] = 0xf0; 56499} 56500 56501static void 56502Opcode_callx8_Slot_inst_encode (xtensa_insnbuf slotbuf) 56503{ 56504 slotbuf[0] = 0xe0; 56505} 56506 56507static void 56508Opcode_callx4_Slot_inst_encode (xtensa_insnbuf slotbuf) 56509{ 56510 slotbuf[0] = 0xd0; 56511} 56512 56513static void 56514Opcode_entry_Slot_inst_encode (xtensa_insnbuf slotbuf) 56515{ 56516 slotbuf[0] = 0x36; 56517} 56518 56519static void 56520Opcode_movsp_Slot_inst_encode (xtensa_insnbuf slotbuf) 56521{ 56522 slotbuf[0] = 0x1000; 56523} 56524 56525static void 56526Opcode_rotw_Slot_inst_encode (xtensa_insnbuf slotbuf) 56527{ 56528 slotbuf[0] = 0x408000; 56529} 56530 56531static void 56532Opcode_retw_Slot_inst_encode (xtensa_insnbuf slotbuf) 56533{ 56534 slotbuf[0] = 0x90; 56535} 56536 56537static void 56538Opcode_retw_n_Slot_inst16b_encode (xtensa_insnbuf slotbuf) 56539{ 56540 slotbuf[0] = 0xf01d; 56541} 56542 56543static void 56544Opcode_rfwo_Slot_inst_encode (xtensa_insnbuf slotbuf) 56545{ 56546 slotbuf[0] = 0x3400; 56547} 56548 56549static void 56550Opcode_rfwu_Slot_inst_encode (xtensa_insnbuf slotbuf) 56551{ 56552 slotbuf[0] = 0x3500; 56553} 56554 56555static void 56556Opcode_l32e_Slot_inst_encode (xtensa_insnbuf slotbuf) 56557{ 56558 slotbuf[0] = 0x90000; 56559} 56560 56561static void 56562Opcode_s32e_Slot_inst_encode (xtensa_insnbuf slotbuf) 56563{ 56564 slotbuf[0] = 0x490000; 56565} 56566 56567static void 56568Opcode_rsr_windowbase_Slot_inst_encode (xtensa_insnbuf slotbuf) 56569{ 56570 slotbuf[0] = 0x34800; 56571} 56572 56573static void 56574Opcode_wsr_windowbase_Slot_inst_encode (xtensa_insnbuf slotbuf) 56575{ 56576 slotbuf[0] = 0x134800; 56577} 56578 56579static void 56580Opcode_xsr_windowbase_Slot_inst_encode (xtensa_insnbuf slotbuf) 56581{ 56582 slotbuf[0] = 0x614800; 56583} 56584 56585static void 56586Opcode_rsr_windowstart_Slot_inst_encode (xtensa_insnbuf slotbuf) 56587{ 56588 slotbuf[0] = 0x34900; 56589} 56590 56591static void 56592Opcode_wsr_windowstart_Slot_inst_encode (xtensa_insnbuf slotbuf) 56593{ 56594 slotbuf[0] = 0x134900; 56595} 56596 56597static void 56598Opcode_xsr_windowstart_Slot_inst_encode (xtensa_insnbuf slotbuf) 56599{ 56600 slotbuf[0] = 0x614900; 56601} 56602 56603static void 56604Opcode_add_n_Slot_inst16a_encode (xtensa_insnbuf slotbuf) 56605{ 56606 slotbuf[0] = 0xa; 56607} 56608 56609static void 56610Opcode_addi_n_Slot_inst16a_encode (xtensa_insnbuf slotbuf) 56611{ 56612 slotbuf[0] = 0xb; 56613} 56614 56615static void 56616Opcode_addi_n_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 56617{ 56618 slotbuf[0] = 0x4000; 56619} 56620 56621static void 56622Opcode_addi_n_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 56623{ 56624 slotbuf[0] = 0x30001; 56625} 56626 56627static void 56628Opcode_addi_n_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 56629{ 56630 slotbuf[0] = 0x4000; 56631} 56632 56633static void 56634Opcode_addi_n_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 56635{ 56636 slotbuf[0] = 0x4000; 56637} 56638 56639static void 56640Opcode_addi_n_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 56641{ 56642 slotbuf[0] = 0x30001; 56643} 56644 56645static void 56646Opcode_addi_n_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 56647{ 56648 slotbuf[0] = 0x4000; 56649} 56650 56651static void 56652Opcode_addi_n_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 56653{ 56654 slotbuf[0] = 0x30000; 56655} 56656 56657static void 56658Opcode_addi_n_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 56659{ 56660 slotbuf[0] = 0x4000; 56661} 56662 56663static void 56664Opcode_addi_n_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 56665{ 56666 slotbuf[0] = 0xe0002; 56667} 56668 56669static void 56670Opcode_addi_n_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 56671{ 56672 slotbuf[0] = 0x3f8001; 56673} 56674 56675static void 56676Opcode_beqz_n_Slot_inst16b_encode (xtensa_insnbuf slotbuf) 56677{ 56678 slotbuf[0] = 0x8c; 56679} 56680 56681static void 56682Opcode_beqz_n_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 56683{ 56684 slotbuf[0] = 0x13000; 56685} 56686 56687static void 56688Opcode_beqz_n_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 56689{ 56690 slotbuf[0] = 0x13000; 56691} 56692 56693static void 56694Opcode_beqz_n_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 56695{ 56696 slotbuf[0] = 0x4f001; 56697} 56698 56699static void 56700Opcode_beqz_n_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 56701{ 56702 slotbuf[0] = 0xc05001; 56703} 56704 56705static void 56706Opcode_beqz_n_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 56707{ 56708 slotbuf[0] = 0x2d3001; 56709} 56710 56711static void 56712Opcode_bnez_n_Slot_inst16b_encode (xtensa_insnbuf slotbuf) 56713{ 56714 slotbuf[0] = 0xcc; 56715} 56716 56717static void 56718Opcode_bnez_n_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 56719{ 56720 slotbuf[0] = 0x23000; 56721} 56722 56723static void 56724Opcode_bnez_n_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 56725{ 56726 slotbuf[0] = 0x23000; 56727} 56728 56729static void 56730Opcode_bnez_n_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 56731{ 56732 slotbuf[0] = 0x52001; 56733} 56734 56735static void 56736Opcode_bnez_n_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 56737{ 56738 slotbuf[0] = 0xc09001; 56739} 56740 56741static void 56742Opcode_bnez_n_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 56743{ 56744 slotbuf[0] = 0x2e3001; 56745} 56746 56747static void 56748Opcode_ill_n_Slot_inst16b_encode (xtensa_insnbuf slotbuf) 56749{ 56750 slotbuf[0] = 0xf06d; 56751} 56752 56753static void 56754Opcode_l32i_n_Slot_inst16a_encode (xtensa_insnbuf slotbuf) 56755{ 56756 slotbuf[0] = 0x8; 56757} 56758 56759static void 56760Opcode_l32i_n_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 56761{ 56762 slotbuf[0] = 0x4c001; 56763} 56764 56765static void 56766Opcode_l32i_n_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 56767{ 56768 slotbuf[0] = 0x4c001; 56769} 56770 56771static void 56772Opcode_l32i_n_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 56773{ 56774 slotbuf[0] = 0x4c000; 56775} 56776 56777static void 56778Opcode_l32i_n_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 56779{ 56780 slotbuf[0] = 0x4001; 56781} 56782 56783static void 56784Opcode_l32i_n_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 56785{ 56786 slotbuf[0] = 0x40c000; 56787} 56788 56789static void 56790Opcode_mov_n_Slot_inst16b_encode (xtensa_insnbuf slotbuf) 56791{ 56792 slotbuf[0] = 0xd; 56793} 56794 56795static void 56796Opcode_mov_n_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 56797{ 56798 slotbuf[0] = 0x2ec00; 56799} 56800 56801static void 56802Opcode_mov_n_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 56803{ 56804 slotbuf[0] = 0xd400; 56805} 56806 56807static void 56808Opcode_mov_n_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 56809{ 56810 slotbuf[0] = 0xd803; 56811} 56812 56813static void 56814Opcode_mov_n_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 56815{ 56816 slotbuf[0] = 0x2e000; 56817} 56818 56819static void 56820Opcode_mov_n_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 56821{ 56822 slotbuf[0] = 0xd400; 56823} 56824 56825static void 56826Opcode_mov_n_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 56827{ 56828 slotbuf[0] = 0x2000; 56829} 56830 56831static void 56832Opcode_mov_n_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 56833{ 56834 slotbuf[0] = 0x53401; 56835} 56836 56837static void 56838Opcode_mov_n_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 56839{ 56840 slotbuf[0] = 0xb403; 56841} 56842 56843static void 56844Opcode_mov_n_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 56845{ 56846 slotbuf[0] = 0x601401; 56847} 56848 56849static void 56850Opcode_mov_n_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 56851{ 56852 slotbuf[0] = 0x2c6c01; 56853} 56854 56855static void 56856Opcode_movi_n_Slot_inst16b_encode (xtensa_insnbuf slotbuf) 56857{ 56858 slotbuf[0] = 0xc; 56859} 56860 56861static void 56862Opcode_movi_n_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 56863{ 56864 slotbuf[0] = 0x2c000; 56865} 56866 56867static void 56868Opcode_movi_n_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 56869{ 56870 slotbuf[0] = 0x42002; 56871} 56872 56873static void 56874Opcode_movi_n_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 56875{ 56876 slotbuf[0] = 0xc002; 56877} 56878 56879static void 56880Opcode_movi_n_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 56881{ 56882 slotbuf[0] = 0x30000; 56883} 56884 56885static void 56886Opcode_movi_n_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 56887{ 56888 slotbuf[0] = 0x42002; 56889} 56890 56891static void 56892Opcode_movi_n_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 56893{ 56894 slotbuf[0] = 0; 56895} 56896 56897static void 56898Opcode_movi_n_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 56899{ 56900 slotbuf[0] = 0x50001; 56901} 56902 56903static void 56904Opcode_movi_n_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 56905{ 56906 slotbuf[0] = 0x8003; 56907} 56908 56909static void 56910Opcode_movi_n_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 56911{ 56912 slotbuf[0] = 0x402001; 56913} 56914 56915static void 56916Opcode_movi_n_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 56917{ 56918 slotbuf[0] = 0x530000; 56919} 56920 56921static void 56922Opcode_nop_n_Slot_inst16b_encode (xtensa_insnbuf slotbuf) 56923{ 56924 slotbuf[0] = 0xf03d; 56925} 56926 56927static void 56928Opcode_ret_n_Slot_inst16b_encode (xtensa_insnbuf slotbuf) 56929{ 56930 slotbuf[0] = 0xf00d; 56931} 56932 56933static void 56934Opcode_s32i_n_Slot_inst16a_encode (xtensa_insnbuf slotbuf) 56935{ 56936 slotbuf[0] = 0x9; 56937} 56938 56939static void 56940Opcode_s32i_n_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 56941{ 56942 slotbuf[0] = 0x20002; 56943} 56944 56945static void 56946Opcode_s32i_n_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 56947{ 56948 slotbuf[0] = 0x20002; 56949} 56950 56951static void 56952Opcode_s32i_n_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 56953{ 56954 slotbuf[0] = 0x40001; 56955} 56956 56957static void 56958Opcode_s32i_n_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 56959{ 56960 slotbuf[0] = 0x8000; 56961} 56962 56963static void 56964Opcode_s32i_n_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 56965{ 56966 slotbuf[0] = 0x4a4000; 56967} 56968 56969static void 56970Opcode_rur_threadptr_Slot_inst_encode (xtensa_insnbuf slotbuf) 56971{ 56972 slotbuf[0] = 0xe30e70; 56973} 56974 56975static void 56976Opcode_wur_threadptr_Slot_inst_encode (xtensa_insnbuf slotbuf) 56977{ 56978 slotbuf[0] = 0xf3e700; 56979} 56980 56981static void 56982Opcode_addi_Slot_inst_encode (xtensa_insnbuf slotbuf) 56983{ 56984 slotbuf[0] = 0xc002; 56985} 56986 56987static void 56988Opcode_addi_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 56989{ 56990 slotbuf[0] = 0x2001; 56991} 56992 56993static void 56994Opcode_addi_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 56995{ 56996 slotbuf[0] = 0x1000; 56997} 56998 56999static void 57000Opcode_addmi_Slot_inst_encode (xtensa_insnbuf slotbuf) 57001{ 57002 slotbuf[0] = 0xd002; 57003} 57004 57005static void 57006Opcode_addmi_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57007{ 57008 slotbuf[0] = 0x401; 57009} 57010 57011static void 57012Opcode_addmi_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57013{ 57014 slotbuf[0] = 0x2000; 57015} 57016 57017static void 57018Opcode_add_Slot_inst_encode (xtensa_insnbuf slotbuf) 57019{ 57020 slotbuf[0] = 0x800000; 57021} 57022 57023static void 57024Opcode_add_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 57025{ 57026 slotbuf[0] = 0; 57027} 57028 57029static void 57030Opcode_add_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 57031{ 57032 slotbuf[0] = 0x28001; 57033} 57034 57035static void 57036Opcode_add_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 57037{ 57038 slotbuf[0] = 0; 57039} 57040 57041static void 57042Opcode_add_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 57043{ 57044 slotbuf[0] = 0; 57045} 57046 57047static void 57048Opcode_add_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 57049{ 57050 slotbuf[0] = 0x28001; 57051} 57052 57053static void 57054Opcode_add_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 57055{ 57056 slotbuf[0] = 0x3; 57057} 57058 57059static void 57060Opcode_add_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 57061{ 57062 slotbuf[0] = 0x28000; 57063} 57064 57065static void 57066Opcode_add_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 57067{ 57068 slotbuf[0] = 0; 57069} 57070 57071static void 57072Opcode_add_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57073{ 57074 slotbuf[0] = 0xd0002; 57075} 57076 57077static void 57078Opcode_add_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57079{ 57080 slotbuf[0] = 0x3f0001; 57081} 57082 57083static void 57084Opcode_sub_Slot_inst_encode (xtensa_insnbuf slotbuf) 57085{ 57086 slotbuf[0] = 0xc00000; 57087} 57088 57089static void 57090Opcode_sub_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 57091{ 57092 slotbuf[0] = 0x24000; 57093} 57094 57095static void 57096Opcode_sub_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 57097{ 57098 slotbuf[0] = 0x48002; 57099} 57100 57101static void 57102Opcode_sub_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 57103{ 57104 slotbuf[0] = 0x8001; 57105} 57106 57107static void 57108Opcode_sub_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 57109{ 57110 slotbuf[0] = 0x24000; 57111} 57112 57113static void 57114Opcode_sub_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 57115{ 57116 slotbuf[0] = 0x60002; 57117} 57118 57119static void 57120Opcode_sub_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 57121{ 57122 slotbuf[0] = 0x8001; 57123} 57124 57125static void 57126Opcode_sub_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 57127{ 57128 slotbuf[0] = 0x2c001; 57129} 57130 57131static void 57132Opcode_sub_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 57133{ 57134 slotbuf[0] = 0x8002; 57135} 57136 57137static void 57138Opcode_sub_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57139{ 57140 slotbuf[0] = 0x1f0002; 57141} 57142 57143static void 57144Opcode_sub_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57145{ 57146 slotbuf[0] = 0x4ec000; 57147} 57148 57149static void 57150Opcode_addx2_Slot_inst_encode (xtensa_insnbuf slotbuf) 57151{ 57152 slotbuf[0] = 0x900000; 57153} 57154 57155static void 57156Opcode_addx2_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 57157{ 57158 slotbuf[0] = 0x2c001; 57159} 57160 57161static void 57162Opcode_addx2_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 57163{ 57164 slotbuf[0] = 0x2c001; 57165} 57166 57167static void 57168Opcode_addx2_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 57169{ 57170 slotbuf[0] = 0x2c000; 57171} 57172 57173static void 57174Opcode_addx2_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57175{ 57176 slotbuf[0] = 0xd4002; 57177} 57178 57179static void 57180Opcode_addx2_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57181{ 57182 slotbuf[0] = 0x3fc001; 57183} 57184 57185static void 57186Opcode_addx4_Slot_inst_encode (xtensa_insnbuf slotbuf) 57187{ 57188 slotbuf[0] = 0xa00000; 57189} 57190 57191static void 57192Opcode_addx4_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 57193{ 57194 slotbuf[0] = 0x34001; 57195} 57196 57197static void 57198Opcode_addx4_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 57199{ 57200 slotbuf[0] = 0x34001; 57201} 57202 57203static void 57204Opcode_addx4_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 57205{ 57206 slotbuf[0] = 0x34000; 57207} 57208 57209static void 57210Opcode_addx4_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57211{ 57212 slotbuf[0] = 0xd8002; 57213} 57214 57215static void 57216Opcode_addx4_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57217{ 57218 slotbuf[0] = 0x400000; 57219} 57220 57221static void 57222Opcode_addx8_Slot_inst_encode (xtensa_insnbuf slotbuf) 57223{ 57224 slotbuf[0] = 0xb00000; 57225} 57226 57227static void 57228Opcode_addx8_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 57229{ 57230 slotbuf[0] = 0x38001; 57231} 57232 57233static void 57234Opcode_addx8_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 57235{ 57236 slotbuf[0] = 0x38001; 57237} 57238 57239static void 57240Opcode_addx8_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 57241{ 57242 slotbuf[0] = 0x38000; 57243} 57244 57245static void 57246Opcode_addx8_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57247{ 57248 slotbuf[0] = 0xdc002; 57249} 57250 57251static void 57252Opcode_addx8_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57253{ 57254 slotbuf[0] = 0x404000; 57255} 57256 57257static void 57258Opcode_subx2_Slot_inst_encode (xtensa_insnbuf slotbuf) 57259{ 57260 slotbuf[0] = 0xd00000; 57261} 57262 57263static void 57264Opcode_subx2_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 57265{ 57266 slotbuf[0] = 0x50002; 57267} 57268 57269static void 57270Opcode_subx2_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 57271{ 57272 slotbuf[0] = 0x4c002; 57273} 57274 57275static void 57276Opcode_subx2_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 57277{ 57278 slotbuf[0] = 0x34001; 57279} 57280 57281static void 57282Opcode_subx2_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57283{ 57284 slotbuf[0] = 0x1ec002; 57285} 57286 57287static void 57288Opcode_subx2_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57289{ 57290 slotbuf[0] = 0x4f8000; 57291} 57292 57293static void 57294Opcode_subx4_Slot_inst_encode (xtensa_insnbuf slotbuf) 57295{ 57296 slotbuf[0] = 0xe00000; 57297} 57298 57299static void 57300Opcode_subx4_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 57301{ 57302 slotbuf[0] = 0x60002; 57303} 57304 57305static void 57306Opcode_subx4_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 57307{ 57308 slotbuf[0] = 0x54002; 57309} 57310 57311static void 57312Opcode_subx4_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 57313{ 57314 slotbuf[0] = 0x38001; 57315} 57316 57317static void 57318Opcode_subx4_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57319{ 57320 slotbuf[0] = 0x1f4002; 57321} 57322 57323static void 57324Opcode_subx4_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57325{ 57326 slotbuf[0] = 0x4fc000; 57327} 57328 57329static void 57330Opcode_subx8_Slot_inst_encode (xtensa_insnbuf slotbuf) 57331{ 57332 slotbuf[0] = 0xf00000; 57333} 57334 57335static void 57336Opcode_subx8_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 57337{ 57338 slotbuf[0] = 0x4c002; 57339} 57340 57341static void 57342Opcode_subx8_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 57343{ 57344 slotbuf[0] = 0x58002; 57345} 57346 57347static void 57348Opcode_subx8_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 57349{ 57350 slotbuf[0] = 0x3c001; 57351} 57352 57353static void 57354Opcode_subx8_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57355{ 57356 slotbuf[0] = 0x1f8002; 57357} 57358 57359static void 57360Opcode_subx8_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57361{ 57362 slotbuf[0] = 0x504000; 57363} 57364 57365static void 57366Opcode_and_Slot_inst_encode (xtensa_insnbuf slotbuf) 57367{ 57368 slotbuf[0] = 0x100000; 57369} 57370 57371static void 57372Opcode_and_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 57373{ 57374 slotbuf[0] = 0x8000; 57375} 57376 57377static void 57378Opcode_and_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 57379{ 57380 slotbuf[0] = 0x3c001; 57381} 57382 57383static void 57384Opcode_and_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 57385{ 57386 slotbuf[0] = 0x1; 57387} 57388 57389static void 57390Opcode_and_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 57391{ 57392 slotbuf[0] = 0x8000; 57393} 57394 57395static void 57396Opcode_and_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 57397{ 57398 slotbuf[0] = 0x3c001; 57399} 57400 57401static void 57402Opcode_and_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 57403{ 57404 slotbuf[0] = 0x3c000; 57405} 57406 57407static void 57408Opcode_and_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 57409{ 57410 slotbuf[0] = 0x1; 57411} 57412 57413static void 57414Opcode_and_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57415{ 57416 slotbuf[0] = 0xe4002; 57417} 57418 57419static void 57420Opcode_and_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57421{ 57422 slotbuf[0] = 0x408000; 57423} 57424 57425static void 57426Opcode_or_Slot_inst_encode (xtensa_insnbuf slotbuf) 57427{ 57428 slotbuf[0] = 0x200000; 57429} 57430 57431static void 57432Opcode_or_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 57433{ 57434 slotbuf[0] = 0x1c000; 57435} 57436 57437static void 57438Opcode_or_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 57439{ 57440 slotbuf[0] = 0x8002; 57441} 57442 57443static void 57444Opcode_or_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 57445{ 57446 slotbuf[0] = 0x3; 57447} 57448 57449static void 57450Opcode_or_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 57451{ 57452 slotbuf[0] = 0x1c000; 57453} 57454 57455static void 57456Opcode_or_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 57457{ 57458 slotbuf[0] = 0x8002; 57459} 57460 57461static void 57462Opcode_or_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 57463{ 57464 slotbuf[0] = 0x10001; 57465} 57466 57467static void 57468Opcode_or_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 57469{ 57470 slotbuf[0] = 0x4003; 57471} 57472 57473static void 57474Opcode_or_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57475{ 57476 slotbuf[0] = 0x1d4002; 57477} 57478 57479static void 57480Opcode_or_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57481{ 57482 slotbuf[0] = 0x494000; 57483} 57484 57485static void 57486Opcode_xor_Slot_inst_encode (xtensa_insnbuf slotbuf) 57487{ 57488 slotbuf[0] = 0x300000; 57489} 57490 57491static void 57492Opcode_xor_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 57493{ 57494 slotbuf[0] = 0x28000; 57495} 57496 57497static void 57498Opcode_xor_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 57499{ 57500 slotbuf[0] = 0x54002; 57501} 57502 57503static void 57504Opcode_xor_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 57505{ 57506 slotbuf[0] = 0xc001; 57507} 57508 57509static void 57510Opcode_xor_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 57511{ 57512 slotbuf[0] = 0x28000; 57513} 57514 57515static void 57516Opcode_xor_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 57517{ 57518 slotbuf[0] = 0x5c002; 57519} 57520 57521static void 57522Opcode_xor_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 57523{ 57524 slotbuf[0] = 0x44001; 57525} 57526 57527static void 57528Opcode_xor_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 57529{ 57530 slotbuf[0] = 0xc002; 57531} 57532 57533static void 57534Opcode_xor_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57535{ 57536 slotbuf[0] = 0x1fc002; 57537} 57538 57539static void 57540Opcode_xor_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57541{ 57542 slotbuf[0] = 0x518000; 57543} 57544 57545static void 57546Opcode_beqi_Slot_inst_encode (xtensa_insnbuf slotbuf) 57547{ 57548 slotbuf[0] = 0x26; 57549} 57550 57551static void 57552Opcode_beqi_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57553{ 57554 slotbuf[0] = 0x40; 57555} 57556 57557static void 57558Opcode_beqi_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57559{ 57560 slotbuf[0] = 0x2; 57561} 57562 57563static void 57564Opcode_bnei_Slot_inst_encode (xtensa_insnbuf slotbuf) 57565{ 57566 slotbuf[0] = 0x66; 57567} 57568 57569static void 57570Opcode_bnei_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57571{ 57572 slotbuf[0] = 0x800040; 57573} 57574 57575static void 57576Opcode_bnei_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57577{ 57578 slotbuf[0] = 0xc2; 57579} 57580 57581static void 57582Opcode_bgei_Slot_inst_encode (xtensa_insnbuf slotbuf) 57583{ 57584 slotbuf[0] = 0xe6; 57585} 57586 57587static void 57588Opcode_bgei_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57589{ 57590 slotbuf[0] = 0x80; 57591} 57592 57593static void 57594Opcode_bgei_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57595{ 57596 slotbuf[0] = 0x42; 57597} 57598 57599static void 57600Opcode_blti_Slot_inst_encode (xtensa_insnbuf slotbuf) 57601{ 57602 slotbuf[0] = 0xa6; 57603} 57604 57605static void 57606Opcode_blti_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57607{ 57608 slotbuf[0] = 0x200; 57609} 57610 57611static void 57612Opcode_blti_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57613{ 57614 slotbuf[0] = 0x102; 57615} 57616 57617static void 57618Opcode_bbci_Slot_inst_encode (xtensa_insnbuf slotbuf) 57619{ 57620 slotbuf[0] = 0x6007; 57621} 57622 57623static void 57624Opcode_bbci_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57625{ 57626 slotbuf[0] = 0x801; 57627} 57628 57629static void 57630Opcode_bbci_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57631{ 57632 slotbuf[0] = 0; 57633} 57634 57635static void 57636Opcode_bbsi_Slot_inst_encode (xtensa_insnbuf slotbuf) 57637{ 57638 slotbuf[0] = 0xe007; 57639} 57640 57641static void 57642Opcode_bbsi_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57643{ 57644 slotbuf[0] = 0x1001; 57645} 57646 57647static void 57648Opcode_bbsi_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57649{ 57650 slotbuf[0] = 0x800; 57651} 57652 57653static void 57654Opcode_bgeui_Slot_inst_encode (xtensa_insnbuf slotbuf) 57655{ 57656 slotbuf[0] = 0xf6; 57657} 57658 57659static void 57660Opcode_bgeui_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57661{ 57662 slotbuf[0] = 0x100; 57663} 57664 57665static void 57666Opcode_bgeui_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57667{ 57668 slotbuf[0] = 0x82; 57669} 57670 57671static void 57672Opcode_bltui_Slot_inst_encode (xtensa_insnbuf slotbuf) 57673{ 57674 slotbuf[0] = 0xb6; 57675} 57676 57677static void 57678Opcode_bltui_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57679{ 57680 slotbuf[0] = 0x400040; 57681} 57682 57683static void 57684Opcode_bltui_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57685{ 57686 slotbuf[0] = 0x202; 57687} 57688 57689static void 57690Opcode_beq_Slot_inst_encode (xtensa_insnbuf slotbuf) 57691{ 57692 slotbuf[0] = 0x1007; 57693} 57694 57695static void 57696Opcode_beq_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57697{ 57698 slotbuf[0] = 0x800801; 57699} 57700 57701static void 57702Opcode_beq_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57703{ 57704 slotbuf[0] = 0x2800; 57705} 57706 57707static void 57708Opcode_bne_Slot_inst_encode (xtensa_insnbuf slotbuf) 57709{ 57710 slotbuf[0] = 0x9007; 57711} 57712 57713static void 57714Opcode_bne_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57715{ 57716 slotbuf[0] = 0x401001; 57717} 57718 57719static void 57720Opcode_bne_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57721{ 57722 slotbuf[0] = 0x3; 57723} 57724 57725static void 57726Opcode_bge_Slot_inst_encode (xtensa_insnbuf slotbuf) 57727{ 57728 slotbuf[0] = 0xa007; 57729} 57730 57731static void 57732Opcode_bge_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57733{ 57734 slotbuf[0] = 0x400c01; 57735} 57736 57737static void 57738Opcode_bge_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57739{ 57740 slotbuf[0] = 0x3000; 57741} 57742 57743static void 57744Opcode_blt_Slot_inst_encode (xtensa_insnbuf slotbuf) 57745{ 57746 slotbuf[0] = 0x2007; 57747} 57748 57749static void 57750Opcode_blt_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57751{ 57752 slotbuf[0] = 0xc00801; 57753} 57754 57755static void 57756Opcode_blt_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57757{ 57758 slotbuf[0] = 0x3400; 57759} 57760 57761static void 57762Opcode_bgeu_Slot_inst_encode (xtensa_insnbuf slotbuf) 57763{ 57764 slotbuf[0] = 0xb007; 57765} 57766 57767static void 57768Opcode_bgeu_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57769{ 57770 slotbuf[0] = 0x800c01; 57771} 57772 57773static void 57774Opcode_bgeu_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57775{ 57776 slotbuf[0] = 0x2c00; 57777} 57778 57779static void 57780Opcode_bltu_Slot_inst_encode (xtensa_insnbuf slotbuf) 57781{ 57782 slotbuf[0] = 0x3007; 57783} 57784 57785static void 57786Opcode_bltu_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57787{ 57788 slotbuf[0] = 0xc00c01; 57789} 57790 57791static void 57792Opcode_bltu_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57793{ 57794 slotbuf[0] = 0x3800; 57795} 57796 57797static void 57798Opcode_bany_Slot_inst_encode (xtensa_insnbuf slotbuf) 57799{ 57800 slotbuf[0] = 0x8007; 57801} 57802 57803static void 57804Opcode_bany_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57805{ 57806 slotbuf[0] = 0x800401; 57807} 57808 57809static void 57810Opcode_bany_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57811{ 57812 slotbuf[0] = 0x1800; 57813} 57814 57815static void 57816Opcode_bnone_Slot_inst_encode (xtensa_insnbuf slotbuf) 57817{ 57818 slotbuf[0] = 0x7; 57819} 57820 57821static void 57822Opcode_bnone_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57823{ 57824 slotbuf[0] = 0x801001; 57825} 57826 57827static void 57828Opcode_bnone_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57829{ 57830 slotbuf[0] = 0x403; 57831} 57832 57833static void 57834Opcode_ball_Slot_inst_encode (xtensa_insnbuf slotbuf) 57835{ 57836 slotbuf[0] = 0x4007; 57837} 57838 57839static void 57840Opcode_ball_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57841{ 57842 slotbuf[0] = 0x400401; 57843} 57844 57845static void 57846Opcode_ball_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57847{ 57848 slotbuf[0] = 0x1400; 57849} 57850 57851static void 57852Opcode_bnall_Slot_inst_encode (xtensa_insnbuf slotbuf) 57853{ 57854 slotbuf[0] = 0xc007; 57855} 57856 57857static void 57858Opcode_bnall_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57859{ 57860 slotbuf[0] = 0x1801; 57861} 57862 57863static void 57864Opcode_bnall_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57865{ 57866 slotbuf[0] = 0x3c00; 57867} 57868 57869static void 57870Opcode_bbc_Slot_inst_encode (xtensa_insnbuf slotbuf) 57871{ 57872 slotbuf[0] = 0x5007; 57873} 57874 57875static void 57876Opcode_bbc_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57877{ 57878 slotbuf[0] = 0xc00401; 57879} 57880 57881static void 57882Opcode_bbc_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57883{ 57884 slotbuf[0] = 0x1c00; 57885} 57886 57887static void 57888Opcode_bbs_Slot_inst_encode (xtensa_insnbuf slotbuf) 57889{ 57890 slotbuf[0] = 0xd007; 57891} 57892 57893static void 57894Opcode_bbs_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57895{ 57896 slotbuf[0] = 0x400801; 57897} 57898 57899static void 57900Opcode_bbs_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57901{ 57902 slotbuf[0] = 0x2400; 57903} 57904 57905static void 57906Opcode_beqz_Slot_inst_encode (xtensa_insnbuf slotbuf) 57907{ 57908 slotbuf[0] = 0x16; 57909} 57910 57911static void 57912Opcode_beqz_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57913{ 57914 slotbuf[0] = 0x80002; 57915} 57916 57917static void 57918Opcode_beqz_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57919{ 57920 slotbuf[0] = 0x80001; 57921} 57922 57923static void 57924Opcode_bnez_Slot_inst_encode (xtensa_insnbuf slotbuf) 57925{ 57926 slotbuf[0] = 0x56; 57927} 57928 57929static void 57930Opcode_bnez_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57931{ 57932 slotbuf[0] = 0x400002; 57933} 57934 57935static void 57936Opcode_bnez_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57937{ 57938 slotbuf[0] = 0xc0001; 57939} 57940 57941static void 57942Opcode_bgez_Slot_inst_encode (xtensa_insnbuf slotbuf) 57943{ 57944 slotbuf[0] = 0xd6; 57945} 57946 57947static void 57948Opcode_bgez_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57949{ 57950 slotbuf[0] = 0x100002; 57951} 57952 57953static void 57954Opcode_bgez_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57955{ 57956 slotbuf[0] = 0x100001; 57957} 57958 57959static void 57960Opcode_bltz_Slot_inst_encode (xtensa_insnbuf slotbuf) 57961{ 57962 slotbuf[0] = 0x96; 57963} 57964 57965static void 57966Opcode_bltz_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 57967{ 57968 slotbuf[0] = 0x200002; 57969} 57970 57971static void 57972Opcode_bltz_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 57973{ 57974 slotbuf[0] = 0x200001; 57975} 57976 57977static void 57978Opcode_call0_Slot_inst_encode (xtensa_insnbuf slotbuf) 57979{ 57980 slotbuf[0] = 0x5; 57981} 57982 57983static void 57984Opcode_callx0_Slot_inst_encode (xtensa_insnbuf slotbuf) 57985{ 57986 slotbuf[0] = 0xc0; 57987} 57988 57989static void 57990Opcode_extui_Slot_inst_encode (xtensa_insnbuf slotbuf) 57991{ 57992 slotbuf[0] = 0x40000; 57993} 57994 57995static void 57996Opcode_extui_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 57997{ 57998 slotbuf[0] = 0x3; 57999} 58000 58001static void 58002Opcode_extui_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58003{ 58004 slotbuf[0] = 0x3; 58005} 58006 58007static void 58008Opcode_extui_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 58009{ 58010 slotbuf[0] = 0x3; 58011} 58012 58013static void 58014Opcode_extui_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58015{ 58016 slotbuf[0] = 0x3; 58017} 58018 58019static void 58020Opcode_extui_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58021{ 58022 slotbuf[0] = 0x2; 58023} 58024 58025static void 58026Opcode_extui_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58027{ 58028 slotbuf[0] = 0x2; 58029} 58030 58031static void 58032Opcode_extui_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58033{ 58034 slotbuf[0] = 0x1; 58035} 58036 58037static void 58038Opcode_ill_Slot_inst_encode (xtensa_insnbuf slotbuf) 58039{ 58040 slotbuf[0] = 0; 58041} 58042 58043static void 58044Opcode_j_Slot_inst_encode (xtensa_insnbuf slotbuf) 58045{ 58046 slotbuf[0] = 0x6; 58047} 58048 58049static void 58050Opcode_jx_Slot_inst_encode (xtensa_insnbuf slotbuf) 58051{ 58052 slotbuf[0] = 0xa0; 58053} 58054 58055static void 58056Opcode_l16ui_Slot_inst_encode (xtensa_insnbuf slotbuf) 58057{ 58058 slotbuf[0] = 0x1002; 58059} 58060 58061static void 58062Opcode_l16ui_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58063{ 58064 slotbuf[0] = 0x1003; 58065} 58066 58067static void 58068Opcode_l16si_Slot_inst_encode (xtensa_insnbuf slotbuf) 58069{ 58070 slotbuf[0] = 0x9002; 58071} 58072 58073static void 58074Opcode_l16si_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58075{ 58076 slotbuf[0] = 0x803; 58077} 58078 58079static void 58080Opcode_l32i_Slot_inst_encode (xtensa_insnbuf slotbuf) 58081{ 58082 slotbuf[0] = 0x2002; 58083} 58084 58085static void 58086Opcode_l32i_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58087{ 58088 slotbuf[0] = 0x2003; 58089} 58090 58091static void 58092Opcode_l32r_Slot_inst_encode (xtensa_insnbuf slotbuf) 58093{ 58094 slotbuf[0] = 0x1; 58095} 58096 58097static void 58098Opcode_l32r_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58099{ 58100 slotbuf[0] = 0x400001; 58101} 58102 58103static void 58104Opcode_l8ui_Slot_inst_encode (xtensa_insnbuf slotbuf) 58105{ 58106 slotbuf[0] = 0x2; 58107} 58108 58109static void 58110Opcode_l8ui_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58111{ 58112 slotbuf[0] = 0xc03; 58113} 58114 58115static void 58116Opcode_loop_Slot_inst_encode (xtensa_insnbuf slotbuf) 58117{ 58118 slotbuf[0] = 0x8076; 58119} 58120 58121static void 58122Opcode_loopnez_Slot_inst_encode (xtensa_insnbuf slotbuf) 58123{ 58124 slotbuf[0] = 0x9076; 58125} 58126 58127static void 58128Opcode_loopgtz_Slot_inst_encode (xtensa_insnbuf slotbuf) 58129{ 58130 slotbuf[0] = 0xa076; 58131} 58132 58133static void 58134Opcode_movi_Slot_inst_encode (xtensa_insnbuf slotbuf) 58135{ 58136 slotbuf[0] = 0xa002; 58137} 58138 58139static void 58140Opcode_movi_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58141{ 58142 slotbuf[0] = 0x800002; 58143} 58144 58145static void 58146Opcode_movi_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58147{ 58148 slotbuf[0] = 0x1c0001; 58149} 58150 58151static void 58152Opcode_moveqz_Slot_inst_encode (xtensa_insnbuf slotbuf) 58153{ 58154 slotbuf[0] = 0x830000; 58155} 58156 58157static void 58158Opcode_moveqz_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 58159{ 58160 slotbuf[0] = 0x20000; 58161} 58162 58163static void 58164Opcode_moveqz_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58165{ 58166 slotbuf[0] = 0x74001; 58167} 58168 58169static void 58170Opcode_moveqz_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 58171{ 58172 slotbuf[0] = 0x20000; 58173} 58174 58175static void 58176Opcode_moveqz_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58177{ 58178 slotbuf[0] = 0x74001; 58179} 58180 58181static void 58182Opcode_moveqz_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58183{ 58184 slotbuf[0] = 0x78000; 58185} 58186 58187static void 58188Opcode_moveqz_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58189{ 58190 slotbuf[0] = 0x1c4002; 58191} 58192 58193static void 58194Opcode_moveqz_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58195{ 58196 slotbuf[0] = 0x454000; 58197} 58198 58199static void 58200Opcode_movnez_Slot_inst_encode (xtensa_insnbuf slotbuf) 58201{ 58202 slotbuf[0] = 0x930000; 58203} 58204 58205static void 58206Opcode_movnez_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 58207{ 58208 slotbuf[0] = 0x18000; 58209} 58210 58211static void 58212Opcode_movnez_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58213{ 58214 slotbuf[0] = 0x2; 58215} 58216 58217static void 58218Opcode_movnez_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 58219{ 58220 slotbuf[0] = 0x18000; 58221} 58222 58223static void 58224Opcode_movnez_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58225{ 58226 slotbuf[0] = 0x2; 58227} 58228 58229static void 58230Opcode_movnez_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58231{ 58232 slotbuf[0] = 0x4001; 58233} 58234 58235static void 58236Opcode_movnez_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58237{ 58238 slotbuf[0] = 0x1e0002; 58239} 58240 58241static void 58242Opcode_movnez_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58243{ 58244 slotbuf[0] = 0x474000; 58245} 58246 58247static void 58248Opcode_movltz_Slot_inst_encode (xtensa_insnbuf slotbuf) 58249{ 58250 slotbuf[0] = 0xa30000; 58251} 58252 58253static void 58254Opcode_movltz_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 58255{ 58256 slotbuf[0] = 0x14000; 58257} 58258 58259static void 58260Opcode_movltz_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58261{ 58262 slotbuf[0] = 0x7c001; 58263} 58264 58265static void 58266Opcode_movltz_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 58267{ 58268 slotbuf[0] = 0x14000; 58269} 58270 58271static void 58272Opcode_movltz_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58273{ 58274 slotbuf[0] = 0x7c001; 58275} 58276 58277static void 58278Opcode_movltz_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58279{ 58280 slotbuf[0] = 0x1; 58281} 58282 58283static void 58284Opcode_movltz_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58285{ 58286 slotbuf[0] = 0x1d0002; 58287} 58288 58289static void 58290Opcode_movltz_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58291{ 58292 slotbuf[0] = 0x470000; 58293} 58294 58295static void 58296Opcode_movgez_Slot_inst_encode (xtensa_insnbuf slotbuf) 58297{ 58298 slotbuf[0] = 0xb30000; 58299} 58300 58301static void 58302Opcode_movgez_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 58303{ 58304 slotbuf[0] = 0xc000; 58305} 58306 58307static void 58308Opcode_movgez_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58309{ 58310 slotbuf[0] = 0x78001; 58311} 58312 58313static void 58314Opcode_movgez_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 58315{ 58316 slotbuf[0] = 0xc000; 58317} 58318 58319static void 58320Opcode_movgez_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58321{ 58322 slotbuf[0] = 0x78001; 58323} 58324 58325static void 58326Opcode_movgez_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58327{ 58328 slotbuf[0] = 0x7c000; 58329} 58330 58331static void 58332Opcode_movgez_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58333{ 58334 slotbuf[0] = 0x1c8002; 58335} 58336 58337static void 58338Opcode_movgez_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58339{ 58340 slotbuf[0] = 0x464000; 58341} 58342 58343static void 58344Opcode_neg_Slot_inst_encode (xtensa_insnbuf slotbuf) 58345{ 58346 slotbuf[0] = 0x600000; 58347} 58348 58349static void 58350Opcode_neg_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 58351{ 58352 slotbuf[0] = 0x34034; 58353} 58354 58355static void 58356Opcode_neg_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58357{ 58358 slotbuf[0] = 0x6000c; 58359} 58360 58361static void 58362Opcode_neg_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 58363{ 58364 slotbuf[0] = 0x801f; 58365} 58366 58367static void 58368Opcode_neg_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 58369{ 58370 slotbuf[0] = 0x34020; 58371} 58372 58373static void 58374Opcode_neg_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58375{ 58376 slotbuf[0] = 0x6000c; 58377} 58378 58379static void 58380Opcode_neg_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 58381{ 58382 slotbuf[0] = 0x2; 58383} 58384 58385static void 58386Opcode_neg_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58387{ 58388 slotbuf[0] = 0x54035; 58389} 58390 58391static void 58392Opcode_neg_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 58393{ 58394 slotbuf[0] = 0xc01f; 58395} 58396 58397static void 58398Opcode_neg_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58399{ 58400 slotbuf[0] = 0x14001a; 58401} 58402 58403static void 58404Opcode_neg_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58405{ 58406 slotbuf[0] = 0x36000d; 58407} 58408 58409static void 58410Opcode_abs_Slot_inst_encode (xtensa_insnbuf slotbuf) 58411{ 58412 slotbuf[0] = 0x600100; 58413} 58414 58415static void 58416Opcode_abs_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 58417{ 58418 slotbuf[0] = 0x34030; 58419} 58420 58421static void 58422Opcode_abs_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58423{ 58424 slotbuf[0] = 0x4000c; 58425} 58426 58427static void 58428Opcode_abs_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 58429{ 58430 slotbuf[0] = 0x34010; 58431} 58432 58433static void 58434Opcode_abs_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58435{ 58436 slotbuf[0] = 0x4000c; 58437} 58438 58439static void 58440Opcode_abs_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58441{ 58442 slotbuf[0] = 0x54021; 58443} 58444 58445static void 58446Opcode_abs_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58447{ 58448 slotbuf[0] = 0x140016; 58449} 58450 58451static void 58452Opcode_abs_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58453{ 58454 slotbuf[0] = 0x34000d; 58455} 58456 58457static void 58458Opcode_nop_Slot_inst_encode (xtensa_insnbuf slotbuf) 58459{ 58460 slotbuf[0] = 0x20f0; 58461} 58462 58463static void 58464Opcode_nop_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 58465{ 58466 slotbuf[0] = 0x32f64; 58467} 58468 58469static void 58470Opcode_nop_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 58471{ 58472 slotbuf[0] = 0xc030; 58473} 58474 58475static void 58476Opcode_nop_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58477{ 58478 slotbuf[0] = 0x35430; 58479} 58480 58481static void 58482Opcode_nop_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 58483{ 58484 slotbuf[0] = 0xda5d4; 58485} 58486 58487static void 58488Opcode_nop_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 58489{ 58490 slotbuf[0] = 0xa0000; 58491} 58492 58493static void 58494Opcode_nop_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 58495{ 58496 slotbuf[0] = 0xa42f; 58497} 58498 58499static void 58500Opcode_nop_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 58501{ 58502 slotbuf[0] = 0x2eda4; 58503} 58504 58505static void 58506Opcode_nop_Slot_pq_slot1_encode (xtensa_insnbuf slotbuf) 58507{ 58508 slotbuf[0] = 0x200; 58509} 58510 58511static void 58512Opcode_nop_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58513{ 58514 slotbuf[0] = 0x35430; 58515} 58516 58517static void 58518Opcode_nop_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 58519{ 58520 slotbuf[0] = 0x60; 58521} 58522 58523static void 58524Opcode_nop_Slot_acc2_slot1_encode (xtensa_insnbuf slotbuf) 58525{ 58526 slotbuf[0] = 0x200; 58527} 58528 58529static void 58530Opcode_nop_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 58531{ 58532 slotbuf[0] = 0x2e40; 58533} 58534 58535static void 58536Opcode_nop_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 58537{ 58538 slotbuf[0] = 0x9add4; 58539} 58540 58541static void 58542Opcode_nop_Slot_smod_slot1_encode (xtensa_insnbuf slotbuf) 58543{ 58544 slotbuf[0] = 0x202; 58545} 58546 58547static void 58548Opcode_nop_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58549{ 58550 slotbuf[0] = 0x5b015; 58551} 58552 58553static void 58554Opcode_nop_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 58555{ 58556 slotbuf[0] = 0x168dd; 58557} 58558 58559static void 58560Opcode_nop_Slot_llr_slot1_encode (xtensa_insnbuf slotbuf) 58561{ 58562 slotbuf[0] = 0x400; 58563} 58564 58565static void 58566Opcode_nop_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 58567{ 58568 slotbuf[0] = 0xc237; 58569} 58570 58571static void 58572Opcode_nop_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58573{ 58574 slotbuf[0] = 0xa50dc; 58575} 58576 58577static void 58578Opcode_nop_Slot_dual_slot1_encode (xtensa_insnbuf slotbuf) 58579{ 58580 slotbuf[0] = 0; 58581} 58582 58583static void 58584Opcode_nop_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58585{ 58586 slotbuf[0] = 0x2dec31; 58587} 58588 58589static void 58590Opcode_ret_Slot_inst_encode (xtensa_insnbuf slotbuf) 58591{ 58592 slotbuf[0] = 0x80; 58593} 58594 58595static void 58596Opcode_s16i_Slot_inst_encode (xtensa_insnbuf slotbuf) 58597{ 58598 slotbuf[0] = 0x5002; 58599} 58600 58601static void 58602Opcode_s16i_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58603{ 58604 slotbuf[0] = 0x1403; 58605} 58606 58607static void 58608Opcode_s32i_Slot_inst_encode (xtensa_insnbuf slotbuf) 58609{ 58610 slotbuf[0] = 0x6002; 58611} 58612 58613static void 58614Opcode_s32i_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58615{ 58616 slotbuf[0] = 0x1803; 58617} 58618 58619static void 58620Opcode_s8i_Slot_inst_encode (xtensa_insnbuf slotbuf) 58621{ 58622 slotbuf[0] = 0x4002; 58623} 58624 58625static void 58626Opcode_s8i_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58627{ 58628 slotbuf[0] = 0x1c03; 58629} 58630 58631static void 58632Opcode_ssr_Slot_inst_encode (xtensa_insnbuf slotbuf) 58633{ 58634 slotbuf[0] = 0x400000; 58635} 58636 58637static void 58638Opcode_ssr_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58639{ 58640 slotbuf[0] = 0x3d740; 58641} 58642 58643static void 58644Opcode_ssr_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58645{ 58646 slotbuf[0] = 0x3d740; 58647} 58648 58649static void 58650Opcode_ssr_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58651{ 58652 slotbuf[0] = 0x5df41; 58653} 58654 58655static void 58656Opcode_ssr_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58657{ 58658 slotbuf[0] = 0xcc8c0; 58659} 58660 58661static void 58662Opcode_ssr_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58663{ 58664 slotbuf[0] = 0x2ee801; 58665} 58666 58667static void 58668Opcode_ssl_Slot_inst_encode (xtensa_insnbuf slotbuf) 58669{ 58670 slotbuf[0] = 0x401000; 58671} 58672 58673static void 58674Opcode_ssl_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58675{ 58676 slotbuf[0] = 0x3d6c0; 58677} 58678 58679static void 58680Opcode_ssl_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58681{ 58682 slotbuf[0] = 0x3d6c0; 58683} 58684 58685static void 58686Opcode_ssl_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58687{ 58688 slotbuf[0] = 0x5dec1; 58689} 58690 58691static void 58692Opcode_ssl_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58693{ 58694 slotbuf[0] = 0xcc4c0; 58695} 58696 58697static void 58698Opcode_ssl_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58699{ 58700 slotbuf[0] = 0x2e6c01; 58701} 58702 58703static void 58704Opcode_ssa8l_Slot_inst_encode (xtensa_insnbuf slotbuf) 58705{ 58706 slotbuf[0] = 0x402000; 58707} 58708 58709static void 58710Opcode_ssa8l_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58711{ 58712 slotbuf[0] = 0x3d700; 58713} 58714 58715static void 58716Opcode_ssa8l_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58717{ 58718 slotbuf[0] = 0x3d700; 58719} 58720 58721static void 58722Opcode_ssa8l_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58723{ 58724 slotbuf[0] = 0x5df01; 58725} 58726 58727static void 58728Opcode_ssa8l_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58729{ 58730 slotbuf[0] = 0xcc0c0; 58731} 58732 58733static void 58734Opcode_ssa8l_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58735{ 58736 slotbuf[0] = 0x2debc1; 58737} 58738 58739static void 58740Opcode_ssa8b_Slot_inst_encode (xtensa_insnbuf slotbuf) 58741{ 58742 slotbuf[0] = 0x403000; 58743} 58744 58745static void 58746Opcode_ssa8b_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58747{ 58748 slotbuf[0] = 0x3d680; 58749} 58750 58751static void 58752Opcode_ssa8b_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58753{ 58754 slotbuf[0] = 0x3d680; 58755} 58756 58757static void 58758Opcode_ssa8b_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58759{ 58760 slotbuf[0] = 0x5de81; 58761} 58762 58763static void 58764Opcode_ssa8b_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58765{ 58766 slotbuf[0] = 0xe00c0; 58767} 58768 58769static void 58770Opcode_ssa8b_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58771{ 58772 slotbuf[0] = 0x2deb81; 58773} 58774 58775static void 58776Opcode_ssai_Slot_inst_encode (xtensa_insnbuf slotbuf) 58777{ 58778 slotbuf[0] = 0x404000; 58779} 58780 58781static void 58782Opcode_ssai_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58783{ 58784 slotbuf[0] = 0x3d400; 58785} 58786 58787static void 58788Opcode_ssai_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58789{ 58790 slotbuf[0] = 0x3d400; 58791} 58792 58793static void 58794Opcode_ssai_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58795{ 58796 slotbuf[0] = 0x5dc01; 58797} 58798 58799static void 58800Opcode_ssai_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58801{ 58802 slotbuf[0] = 0x480080; 58803} 58804 58805static void 58806Opcode_ssai_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58807{ 58808 slotbuf[0] = 0x2d6f81; 58809} 58810 58811static void 58812Opcode_sll_Slot_inst_encode (xtensa_insnbuf slotbuf) 58813{ 58814 slotbuf[0] = 0xa10000; 58815} 58816 58817static void 58818Opcode_sll_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 58819{ 58820 slotbuf[0] = 0x3c200; 58821} 58822 58823static void 58824Opcode_sll_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58825{ 58826 slotbuf[0] = 0x6c002; 58827} 58828 58829static void 58830Opcode_sll_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 58831{ 58832 slotbuf[0] = 0x10000; 58833} 58834 58835static void 58836Opcode_sll_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 58837{ 58838 slotbuf[0] = 0x3c000; 58839} 58840 58841static void 58842Opcode_sll_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58843{ 58844 slotbuf[0] = 0x7c002; 58845} 58846 58847static void 58848Opcode_sll_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58849{ 58850 slotbuf[0] = 0x64001; 58851} 58852 58853static void 58854Opcode_sll_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 58855{ 58856 slotbuf[0] = 0x10000; 58857} 58858 58859static void 58860Opcode_sll_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58861{ 58862 slotbuf[0] = 0xc40c0; 58863} 58864 58865static void 58866Opcode_sll_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58867{ 58868 slotbuf[0] = 0x40142; 58869} 58870 58871static void 58872Opcode_src_Slot_inst_encode (xtensa_insnbuf slotbuf) 58873{ 58874 slotbuf[0] = 0x810000; 58875} 58876 58877static void 58878Opcode_src_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58879{ 58880 slotbuf[0] = 0x38002; 58881} 58882 58883static void 58884Opcode_src_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58885{ 58886 slotbuf[0] = 0x38002; 58887} 58888 58889static void 58890Opcode_src_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58891{ 58892 slotbuf[0] = 0x28001; 58893} 58894 58895static void 58896Opcode_src_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58897{ 58898 slotbuf[0] = 0x1e4002; 58899} 58900 58901static void 58902Opcode_src_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58903{ 58904 slotbuf[0] = 0x4e0000; 58905} 58906 58907static void 58908Opcode_srl_Slot_inst_encode (xtensa_insnbuf slotbuf) 58909{ 58910 slotbuf[0] = 0x910000; 58911} 58912 58913static void 58914Opcode_srl_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58915{ 58916 slotbuf[0] = 0x5800c; 58917} 58918 58919static void 58920Opcode_srl_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58921{ 58922 slotbuf[0] = 0x5800c; 58923} 58924 58925static void 58926Opcode_srl_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58927{ 58928 slotbuf[0] = 0x58011; 58929} 58930 58931static void 58932Opcode_srl_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58933{ 58934 slotbuf[0] = 0x148016; 58935} 58936 58937static void 58938Opcode_srl_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58939{ 58940 slotbuf[0] = 0x34c00d; 58941} 58942 58943static void 58944Opcode_sra_Slot_inst_encode (xtensa_insnbuf slotbuf) 58945{ 58946 slotbuf[0] = 0xb10000; 58947} 58948 58949static void 58950Opcode_sra_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 58951{ 58952 slotbuf[0] = 0x34038; 58953} 58954 58955static void 58956Opcode_sra_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 58957{ 58958 slotbuf[0] = 0x5002c; 58959} 58960 58961static void 58962Opcode_sra_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 58963{ 58964 slotbuf[0] = 0x802b; 58965} 58966 58967static void 58968Opcode_sra_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 58969{ 58970 slotbuf[0] = 0x34014; 58971} 58972 58973static void 58974Opcode_sra_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 58975{ 58976 slotbuf[0] = 0x5002c; 58977} 58978 58979static void 58980Opcode_sra_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 58981{ 58982 slotbuf[0] = 0x5403d; 58983} 58984 58985static void 58986Opcode_sra_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 58987{ 58988 slotbuf[0] = 0xc02b; 58989} 58990 58991static void 58992Opcode_sra_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 58993{ 58994 slotbuf[0] = 0x144016; 58995} 58996 58997static void 58998Opcode_sra_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 58999{ 59000 slotbuf[0] = 0x34802d; 59001} 59002 59003static void 59004Opcode_slli_Slot_inst_encode (xtensa_insnbuf slotbuf) 59005{ 59006 slotbuf[0] = 0x10000; 59007} 59008 59009static void 59010Opcode_slli_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 59011{ 59012 slotbuf[0] = 0x40001; 59013} 59014 59015static void 59016Opcode_slli_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 59017{ 59018 slotbuf[0] = 0x10003; 59019} 59020 59021static void 59022Opcode_slli_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 59023{ 59024 slotbuf[0] = 0x40001; 59025} 59026 59027static void 59028Opcode_slli_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 59029{ 59030 slotbuf[0] = 0x40000; 59031} 59032 59033static void 59034Opcode_slli_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 59035{ 59036 slotbuf[0] = 0x10003; 59037} 59038 59039static void 59040Opcode_slli_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 59041{ 59042 slotbuf[0] = 0xc0002; 59043} 59044 59045static void 59046Opcode_slli_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 59047{ 59048 slotbuf[0] = 0x3d8001; 59049} 59050 59051static void 59052Opcode_srai_Slot_inst_encode (xtensa_insnbuf slotbuf) 59053{ 59054 slotbuf[0] = 0x210000; 59055} 59056 59057static void 59058Opcode_srai_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 59059{ 59060 slotbuf[0] = 0x18001; 59061} 59062 59063static void 59064Opcode_srai_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 59065{ 59066 slotbuf[0] = 0x18000; 59067} 59068 59069static void 59070Opcode_srai_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 59071{ 59072 slotbuf[0] = 0x18001; 59073} 59074 59075static void 59076Opcode_srai_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 59077{ 59078 slotbuf[0] = 0x18000; 59079} 59080 59081static void 59082Opcode_srai_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 59083{ 59084 slotbuf[0] = 0x18000; 59085} 59086 59087static void 59088Opcode_srai_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 59089{ 59090 slotbuf[0] = 0xc8002; 59091} 59092 59093static void 59094Opcode_srai_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 59095{ 59096 slotbuf[0] = 0x3e8001; 59097} 59098 59099static void 59100Opcode_srli_Slot_inst_encode (xtensa_insnbuf slotbuf) 59101{ 59102 slotbuf[0] = 0x410000; 59103} 59104 59105static void 59106Opcode_srli_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 59107{ 59108 slotbuf[0] = 0x3c002; 59109} 59110 59111static void 59112Opcode_srli_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 59113{ 59114 slotbuf[0] = 0x3c002; 59115} 59116 59117static void 59118Opcode_srli_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 59119{ 59120 slotbuf[0] = 0x30001; 59121} 59122 59123static void 59124Opcode_srli_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 59125{ 59126 slotbuf[0] = 0x1e8002; 59127} 59128 59129static void 59130Opcode_srli_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 59131{ 59132 slotbuf[0] = 0x4cc000; 59133} 59134 59135static void 59136Opcode_memw_Slot_inst_encode (xtensa_insnbuf slotbuf) 59137{ 59138 slotbuf[0] = 0x20c0; 59139} 59140 59141static void 59142Opcode_extw_Slot_inst_encode (xtensa_insnbuf slotbuf) 59143{ 59144 slotbuf[0] = 0x20d0; 59145} 59146 59147static void 59148Opcode_isync_Slot_inst_encode (xtensa_insnbuf slotbuf) 59149{ 59150 slotbuf[0] = 0x2000; 59151} 59152 59153static void 59154Opcode_rsync_Slot_inst_encode (xtensa_insnbuf slotbuf) 59155{ 59156 slotbuf[0] = 0x2010; 59157} 59158 59159static void 59160Opcode_esync_Slot_inst_encode (xtensa_insnbuf slotbuf) 59161{ 59162 slotbuf[0] = 0x2020; 59163} 59164 59165static void 59166Opcode_dsync_Slot_inst_encode (xtensa_insnbuf slotbuf) 59167{ 59168 slotbuf[0] = 0x2030; 59169} 59170 59171static void 59172Opcode_rsil_Slot_inst_encode (xtensa_insnbuf slotbuf) 59173{ 59174 slotbuf[0] = 0x6000; 59175} 59176 59177static void 59178Opcode_rsr_lend_Slot_inst_encode (xtensa_insnbuf slotbuf) 59179{ 59180 slotbuf[0] = 0x30100; 59181} 59182 59183static void 59184Opcode_wsr_lend_Slot_inst_encode (xtensa_insnbuf slotbuf) 59185{ 59186 slotbuf[0] = 0x130100; 59187} 59188 59189static void 59190Opcode_xsr_lend_Slot_inst_encode (xtensa_insnbuf slotbuf) 59191{ 59192 slotbuf[0] = 0x610100; 59193} 59194 59195static void 59196Opcode_rsr_lcount_Slot_inst_encode (xtensa_insnbuf slotbuf) 59197{ 59198 slotbuf[0] = 0x30200; 59199} 59200 59201static void 59202Opcode_wsr_lcount_Slot_inst_encode (xtensa_insnbuf slotbuf) 59203{ 59204 slotbuf[0] = 0x130200; 59205} 59206 59207static void 59208Opcode_xsr_lcount_Slot_inst_encode (xtensa_insnbuf slotbuf) 59209{ 59210 slotbuf[0] = 0x610200; 59211} 59212 59213static void 59214Opcode_rsr_lbeg_Slot_inst_encode (xtensa_insnbuf slotbuf) 59215{ 59216 slotbuf[0] = 0x30000; 59217} 59218 59219static void 59220Opcode_wsr_lbeg_Slot_inst_encode (xtensa_insnbuf slotbuf) 59221{ 59222 slotbuf[0] = 0x130000; 59223} 59224 59225static void 59226Opcode_xsr_lbeg_Slot_inst_encode (xtensa_insnbuf slotbuf) 59227{ 59228 slotbuf[0] = 0x610000; 59229} 59230 59231static void 59232Opcode_rsr_sar_Slot_inst_encode (xtensa_insnbuf slotbuf) 59233{ 59234 slotbuf[0] = 0x30300; 59235} 59236 59237static void 59238Opcode_wsr_sar_Slot_inst_encode (xtensa_insnbuf slotbuf) 59239{ 59240 slotbuf[0] = 0x130300; 59241} 59242 59243static void 59244Opcode_xsr_sar_Slot_inst_encode (xtensa_insnbuf slotbuf) 59245{ 59246 slotbuf[0] = 0x610300; 59247} 59248 59249static void 59250Opcode_rsr_litbase_Slot_inst_encode (xtensa_insnbuf slotbuf) 59251{ 59252 slotbuf[0] = 0x30500; 59253} 59254 59255static void 59256Opcode_wsr_litbase_Slot_inst_encode (xtensa_insnbuf slotbuf) 59257{ 59258 slotbuf[0] = 0x130500; 59259} 59260 59261static void 59262Opcode_xsr_litbase_Slot_inst_encode (xtensa_insnbuf slotbuf) 59263{ 59264 slotbuf[0] = 0x610500; 59265} 59266 59267static void 59268Opcode_rsr_176_Slot_inst_encode (xtensa_insnbuf slotbuf) 59269{ 59270 slotbuf[0] = 0x3b000; 59271} 59272 59273static void 59274Opcode_wsr_176_Slot_inst_encode (xtensa_insnbuf slotbuf) 59275{ 59276 slotbuf[0] = 0x13b000; 59277} 59278 59279static void 59280Opcode_rsr_208_Slot_inst_encode (xtensa_insnbuf slotbuf) 59281{ 59282 slotbuf[0] = 0x3d000; 59283} 59284 59285static void 59286Opcode_rsr_ps_Slot_inst_encode (xtensa_insnbuf slotbuf) 59287{ 59288 slotbuf[0] = 0x3e600; 59289} 59290 59291static void 59292Opcode_wsr_ps_Slot_inst_encode (xtensa_insnbuf slotbuf) 59293{ 59294 slotbuf[0] = 0x13e600; 59295} 59296 59297static void 59298Opcode_xsr_ps_Slot_inst_encode (xtensa_insnbuf slotbuf) 59299{ 59300 slotbuf[0] = 0x61e600; 59301} 59302 59303static void 59304Opcode_rsr_epc1_Slot_inst_encode (xtensa_insnbuf slotbuf) 59305{ 59306 slotbuf[0] = 0x3b100; 59307} 59308 59309static void 59310Opcode_wsr_epc1_Slot_inst_encode (xtensa_insnbuf slotbuf) 59311{ 59312 slotbuf[0] = 0x13b100; 59313} 59314 59315static void 59316Opcode_xsr_epc1_Slot_inst_encode (xtensa_insnbuf slotbuf) 59317{ 59318 slotbuf[0] = 0x61b100; 59319} 59320 59321static void 59322Opcode_rsr_excsave1_Slot_inst_encode (xtensa_insnbuf slotbuf) 59323{ 59324 slotbuf[0] = 0x3d100; 59325} 59326 59327static void 59328Opcode_wsr_excsave1_Slot_inst_encode (xtensa_insnbuf slotbuf) 59329{ 59330 slotbuf[0] = 0x13d100; 59331} 59332 59333static void 59334Opcode_xsr_excsave1_Slot_inst_encode (xtensa_insnbuf slotbuf) 59335{ 59336 slotbuf[0] = 0x61d100; 59337} 59338 59339static void 59340Opcode_rsr_epc2_Slot_inst_encode (xtensa_insnbuf slotbuf) 59341{ 59342 slotbuf[0] = 0x3b200; 59343} 59344 59345static void 59346Opcode_wsr_epc2_Slot_inst_encode (xtensa_insnbuf slotbuf) 59347{ 59348 slotbuf[0] = 0x13b200; 59349} 59350 59351static void 59352Opcode_xsr_epc2_Slot_inst_encode (xtensa_insnbuf slotbuf) 59353{ 59354 slotbuf[0] = 0x61b200; 59355} 59356 59357static void 59358Opcode_rsr_excsave2_Slot_inst_encode (xtensa_insnbuf slotbuf) 59359{ 59360 slotbuf[0] = 0x3d200; 59361} 59362 59363static void 59364Opcode_wsr_excsave2_Slot_inst_encode (xtensa_insnbuf slotbuf) 59365{ 59366 slotbuf[0] = 0x13d200; 59367} 59368 59369static void 59370Opcode_xsr_excsave2_Slot_inst_encode (xtensa_insnbuf slotbuf) 59371{ 59372 slotbuf[0] = 0x61d200; 59373} 59374 59375static void 59376Opcode_rsr_epc3_Slot_inst_encode (xtensa_insnbuf slotbuf) 59377{ 59378 slotbuf[0] = 0x3b300; 59379} 59380 59381static void 59382Opcode_wsr_epc3_Slot_inst_encode (xtensa_insnbuf slotbuf) 59383{ 59384 slotbuf[0] = 0x13b300; 59385} 59386 59387static void 59388Opcode_xsr_epc3_Slot_inst_encode (xtensa_insnbuf slotbuf) 59389{ 59390 slotbuf[0] = 0x61b300; 59391} 59392 59393static void 59394Opcode_rsr_excsave3_Slot_inst_encode (xtensa_insnbuf slotbuf) 59395{ 59396 slotbuf[0] = 0x3d300; 59397} 59398 59399static void 59400Opcode_wsr_excsave3_Slot_inst_encode (xtensa_insnbuf slotbuf) 59401{ 59402 slotbuf[0] = 0x13d300; 59403} 59404 59405static void 59406Opcode_xsr_excsave3_Slot_inst_encode (xtensa_insnbuf slotbuf) 59407{ 59408 slotbuf[0] = 0x61d300; 59409} 59410 59411static void 59412Opcode_rsr_epc4_Slot_inst_encode (xtensa_insnbuf slotbuf) 59413{ 59414 slotbuf[0] = 0x3b400; 59415} 59416 59417static void 59418Opcode_wsr_epc4_Slot_inst_encode (xtensa_insnbuf slotbuf) 59419{ 59420 slotbuf[0] = 0x13b400; 59421} 59422 59423static void 59424Opcode_xsr_epc4_Slot_inst_encode (xtensa_insnbuf slotbuf) 59425{ 59426 slotbuf[0] = 0x61b400; 59427} 59428 59429static void 59430Opcode_rsr_excsave4_Slot_inst_encode (xtensa_insnbuf slotbuf) 59431{ 59432 slotbuf[0] = 0x3d400; 59433} 59434 59435static void 59436Opcode_wsr_excsave4_Slot_inst_encode (xtensa_insnbuf slotbuf) 59437{ 59438 slotbuf[0] = 0x13d400; 59439} 59440 59441static void 59442Opcode_xsr_excsave4_Slot_inst_encode (xtensa_insnbuf slotbuf) 59443{ 59444 slotbuf[0] = 0x61d400; 59445} 59446 59447static void 59448Opcode_rsr_epc5_Slot_inst_encode (xtensa_insnbuf slotbuf) 59449{ 59450 slotbuf[0] = 0x3b500; 59451} 59452 59453static void 59454Opcode_wsr_epc5_Slot_inst_encode (xtensa_insnbuf slotbuf) 59455{ 59456 slotbuf[0] = 0x13b500; 59457} 59458 59459static void 59460Opcode_xsr_epc5_Slot_inst_encode (xtensa_insnbuf slotbuf) 59461{ 59462 slotbuf[0] = 0x61b500; 59463} 59464 59465static void 59466Opcode_rsr_excsave5_Slot_inst_encode (xtensa_insnbuf slotbuf) 59467{ 59468 slotbuf[0] = 0x3d500; 59469} 59470 59471static void 59472Opcode_wsr_excsave5_Slot_inst_encode (xtensa_insnbuf slotbuf) 59473{ 59474 slotbuf[0] = 0x13d500; 59475} 59476 59477static void 59478Opcode_xsr_excsave5_Slot_inst_encode (xtensa_insnbuf slotbuf) 59479{ 59480 slotbuf[0] = 0x61d500; 59481} 59482 59483static void 59484Opcode_rsr_epc6_Slot_inst_encode (xtensa_insnbuf slotbuf) 59485{ 59486 slotbuf[0] = 0x3b600; 59487} 59488 59489static void 59490Opcode_wsr_epc6_Slot_inst_encode (xtensa_insnbuf slotbuf) 59491{ 59492 slotbuf[0] = 0x13b600; 59493} 59494 59495static void 59496Opcode_xsr_epc6_Slot_inst_encode (xtensa_insnbuf slotbuf) 59497{ 59498 slotbuf[0] = 0x61b600; 59499} 59500 59501static void 59502Opcode_rsr_excsave6_Slot_inst_encode (xtensa_insnbuf slotbuf) 59503{ 59504 slotbuf[0] = 0x3d600; 59505} 59506 59507static void 59508Opcode_wsr_excsave6_Slot_inst_encode (xtensa_insnbuf slotbuf) 59509{ 59510 slotbuf[0] = 0x13d600; 59511} 59512 59513static void 59514Opcode_xsr_excsave6_Slot_inst_encode (xtensa_insnbuf slotbuf) 59515{ 59516 slotbuf[0] = 0x61d600; 59517} 59518 59519static void 59520Opcode_rsr_eps2_Slot_inst_encode (xtensa_insnbuf slotbuf) 59521{ 59522 slotbuf[0] = 0x3c200; 59523} 59524 59525static void 59526Opcode_wsr_eps2_Slot_inst_encode (xtensa_insnbuf slotbuf) 59527{ 59528 slotbuf[0] = 0x13c200; 59529} 59530 59531static void 59532Opcode_xsr_eps2_Slot_inst_encode (xtensa_insnbuf slotbuf) 59533{ 59534 slotbuf[0] = 0x61c200; 59535} 59536 59537static void 59538Opcode_rsr_eps3_Slot_inst_encode (xtensa_insnbuf slotbuf) 59539{ 59540 slotbuf[0] = 0x3c300; 59541} 59542 59543static void 59544Opcode_wsr_eps3_Slot_inst_encode (xtensa_insnbuf slotbuf) 59545{ 59546 slotbuf[0] = 0x13c300; 59547} 59548 59549static void 59550Opcode_xsr_eps3_Slot_inst_encode (xtensa_insnbuf slotbuf) 59551{ 59552 slotbuf[0] = 0x61c300; 59553} 59554 59555static void 59556Opcode_rsr_eps4_Slot_inst_encode (xtensa_insnbuf slotbuf) 59557{ 59558 slotbuf[0] = 0x3c400; 59559} 59560 59561static void 59562Opcode_wsr_eps4_Slot_inst_encode (xtensa_insnbuf slotbuf) 59563{ 59564 slotbuf[0] = 0x13c400; 59565} 59566 59567static void 59568Opcode_xsr_eps4_Slot_inst_encode (xtensa_insnbuf slotbuf) 59569{ 59570 slotbuf[0] = 0x61c400; 59571} 59572 59573static void 59574Opcode_rsr_eps5_Slot_inst_encode (xtensa_insnbuf slotbuf) 59575{ 59576 slotbuf[0] = 0x3c500; 59577} 59578 59579static void 59580Opcode_wsr_eps5_Slot_inst_encode (xtensa_insnbuf slotbuf) 59581{ 59582 slotbuf[0] = 0x13c500; 59583} 59584 59585static void 59586Opcode_xsr_eps5_Slot_inst_encode (xtensa_insnbuf slotbuf) 59587{ 59588 slotbuf[0] = 0x61c500; 59589} 59590 59591static void 59592Opcode_rsr_eps6_Slot_inst_encode (xtensa_insnbuf slotbuf) 59593{ 59594 slotbuf[0] = 0x3c600; 59595} 59596 59597static void 59598Opcode_wsr_eps6_Slot_inst_encode (xtensa_insnbuf slotbuf) 59599{ 59600 slotbuf[0] = 0x13c600; 59601} 59602 59603static void 59604Opcode_xsr_eps6_Slot_inst_encode (xtensa_insnbuf slotbuf) 59605{ 59606 slotbuf[0] = 0x61c600; 59607} 59608 59609static void 59610Opcode_rsr_excvaddr_Slot_inst_encode (xtensa_insnbuf slotbuf) 59611{ 59612 slotbuf[0] = 0x3ee00; 59613} 59614 59615static void 59616Opcode_wsr_excvaddr_Slot_inst_encode (xtensa_insnbuf slotbuf) 59617{ 59618 slotbuf[0] = 0x13ee00; 59619} 59620 59621static void 59622Opcode_xsr_excvaddr_Slot_inst_encode (xtensa_insnbuf slotbuf) 59623{ 59624 slotbuf[0] = 0x61ee00; 59625} 59626 59627static void 59628Opcode_rsr_depc_Slot_inst_encode (xtensa_insnbuf slotbuf) 59629{ 59630 slotbuf[0] = 0x3c000; 59631} 59632 59633static void 59634Opcode_wsr_depc_Slot_inst_encode (xtensa_insnbuf slotbuf) 59635{ 59636 slotbuf[0] = 0x13c000; 59637} 59638 59639static void 59640Opcode_xsr_depc_Slot_inst_encode (xtensa_insnbuf slotbuf) 59641{ 59642 slotbuf[0] = 0x61c000; 59643} 59644 59645static void 59646Opcode_rsr_exccause_Slot_inst_encode (xtensa_insnbuf slotbuf) 59647{ 59648 slotbuf[0] = 0x3e800; 59649} 59650 59651static void 59652Opcode_wsr_exccause_Slot_inst_encode (xtensa_insnbuf slotbuf) 59653{ 59654 slotbuf[0] = 0x13e800; 59655} 59656 59657static void 59658Opcode_xsr_exccause_Slot_inst_encode (xtensa_insnbuf slotbuf) 59659{ 59660 slotbuf[0] = 0x61e800; 59661} 59662 59663static void 59664Opcode_rsr_prid_Slot_inst_encode (xtensa_insnbuf slotbuf) 59665{ 59666 slotbuf[0] = 0x3eb00; 59667} 59668 59669static void 59670Opcode_rsr_vecbase_Slot_inst_encode (xtensa_insnbuf slotbuf) 59671{ 59672 slotbuf[0] = 0x3e700; 59673} 59674 59675static void 59676Opcode_wsr_vecbase_Slot_inst_encode (xtensa_insnbuf slotbuf) 59677{ 59678 slotbuf[0] = 0x13e700; 59679} 59680 59681static void 59682Opcode_xsr_vecbase_Slot_inst_encode (xtensa_insnbuf slotbuf) 59683{ 59684 slotbuf[0] = 0x61e700; 59685} 59686 59687static void 59688Opcode_mul16u_Slot_inst_encode (xtensa_insnbuf slotbuf) 59689{ 59690 slotbuf[0] = 0xc10000; 59691} 59692 59693static void 59694Opcode_mul16s_Slot_inst_encode (xtensa_insnbuf slotbuf) 59695{ 59696 slotbuf[0] = 0xd10000; 59697} 59698 59699static void 59700Opcode_rfi_Slot_inst_encode (xtensa_insnbuf slotbuf) 59701{ 59702 slotbuf[0] = 0x3010; 59703} 59704 59705static void 59706Opcode_waiti_Slot_inst_encode (xtensa_insnbuf slotbuf) 59707{ 59708 slotbuf[0] = 0x7000; 59709} 59710 59711static void 59712Opcode_rsr_interrupt_Slot_inst_encode (xtensa_insnbuf slotbuf) 59713{ 59714 slotbuf[0] = 0x3e200; 59715} 59716 59717static void 59718Opcode_wsr_intset_Slot_inst_encode (xtensa_insnbuf slotbuf) 59719{ 59720 slotbuf[0] = 0x13e200; 59721} 59722 59723static void 59724Opcode_wsr_intclear_Slot_inst_encode (xtensa_insnbuf slotbuf) 59725{ 59726 slotbuf[0] = 0x13e300; 59727} 59728 59729static void 59730Opcode_rsr_intenable_Slot_inst_encode (xtensa_insnbuf slotbuf) 59731{ 59732 slotbuf[0] = 0x3e400; 59733} 59734 59735static void 59736Opcode_wsr_intenable_Slot_inst_encode (xtensa_insnbuf slotbuf) 59737{ 59738 slotbuf[0] = 0x13e400; 59739} 59740 59741static void 59742Opcode_xsr_intenable_Slot_inst_encode (xtensa_insnbuf slotbuf) 59743{ 59744 slotbuf[0] = 0x61e400; 59745} 59746 59747static void 59748Opcode_break_Slot_inst_encode (xtensa_insnbuf slotbuf) 59749{ 59750 slotbuf[0] = 0x4000; 59751} 59752 59753static void 59754Opcode_break_n_Slot_inst16b_encode (xtensa_insnbuf slotbuf) 59755{ 59756 slotbuf[0] = 0xf02d; 59757} 59758 59759static void 59760Opcode_rsr_dbreaka0_Slot_inst_encode (xtensa_insnbuf slotbuf) 59761{ 59762 slotbuf[0] = 0x39000; 59763} 59764 59765static void 59766Opcode_wsr_dbreaka0_Slot_inst_encode (xtensa_insnbuf slotbuf) 59767{ 59768 slotbuf[0] = 0x139000; 59769} 59770 59771static void 59772Opcode_xsr_dbreaka0_Slot_inst_encode (xtensa_insnbuf slotbuf) 59773{ 59774 slotbuf[0] = 0x619000; 59775} 59776 59777static void 59778Opcode_rsr_dbreakc0_Slot_inst_encode (xtensa_insnbuf slotbuf) 59779{ 59780 slotbuf[0] = 0x3a000; 59781} 59782 59783static void 59784Opcode_wsr_dbreakc0_Slot_inst_encode (xtensa_insnbuf slotbuf) 59785{ 59786 slotbuf[0] = 0x13a000; 59787} 59788 59789static void 59790Opcode_xsr_dbreakc0_Slot_inst_encode (xtensa_insnbuf slotbuf) 59791{ 59792 slotbuf[0] = 0x61a000; 59793} 59794 59795static void 59796Opcode_rsr_dbreaka1_Slot_inst_encode (xtensa_insnbuf slotbuf) 59797{ 59798 slotbuf[0] = 0x39100; 59799} 59800 59801static void 59802Opcode_wsr_dbreaka1_Slot_inst_encode (xtensa_insnbuf slotbuf) 59803{ 59804 slotbuf[0] = 0x139100; 59805} 59806 59807static void 59808Opcode_xsr_dbreaka1_Slot_inst_encode (xtensa_insnbuf slotbuf) 59809{ 59810 slotbuf[0] = 0x619100; 59811} 59812 59813static void 59814Opcode_rsr_dbreakc1_Slot_inst_encode (xtensa_insnbuf slotbuf) 59815{ 59816 slotbuf[0] = 0x3a100; 59817} 59818 59819static void 59820Opcode_wsr_dbreakc1_Slot_inst_encode (xtensa_insnbuf slotbuf) 59821{ 59822 slotbuf[0] = 0x13a100; 59823} 59824 59825static void 59826Opcode_xsr_dbreakc1_Slot_inst_encode (xtensa_insnbuf slotbuf) 59827{ 59828 slotbuf[0] = 0x61a100; 59829} 59830 59831static void 59832Opcode_rsr_ibreaka0_Slot_inst_encode (xtensa_insnbuf slotbuf) 59833{ 59834 slotbuf[0] = 0x38000; 59835} 59836 59837static void 59838Opcode_wsr_ibreaka0_Slot_inst_encode (xtensa_insnbuf slotbuf) 59839{ 59840 slotbuf[0] = 0x138000; 59841} 59842 59843static void 59844Opcode_xsr_ibreaka0_Slot_inst_encode (xtensa_insnbuf slotbuf) 59845{ 59846 slotbuf[0] = 0x618000; 59847} 59848 59849static void 59850Opcode_rsr_ibreaka1_Slot_inst_encode (xtensa_insnbuf slotbuf) 59851{ 59852 slotbuf[0] = 0x38100; 59853} 59854 59855static void 59856Opcode_wsr_ibreaka1_Slot_inst_encode (xtensa_insnbuf slotbuf) 59857{ 59858 slotbuf[0] = 0x138100; 59859} 59860 59861static void 59862Opcode_xsr_ibreaka1_Slot_inst_encode (xtensa_insnbuf slotbuf) 59863{ 59864 slotbuf[0] = 0x618100; 59865} 59866 59867static void 59868Opcode_rsr_ibreakenable_Slot_inst_encode (xtensa_insnbuf slotbuf) 59869{ 59870 slotbuf[0] = 0x36000; 59871} 59872 59873static void 59874Opcode_wsr_ibreakenable_Slot_inst_encode (xtensa_insnbuf slotbuf) 59875{ 59876 slotbuf[0] = 0x136000; 59877} 59878 59879static void 59880Opcode_xsr_ibreakenable_Slot_inst_encode (xtensa_insnbuf slotbuf) 59881{ 59882 slotbuf[0] = 0x616000; 59883} 59884 59885static void 59886Opcode_rsr_debugcause_Slot_inst_encode (xtensa_insnbuf slotbuf) 59887{ 59888 slotbuf[0] = 0x3e900; 59889} 59890 59891static void 59892Opcode_wsr_debugcause_Slot_inst_encode (xtensa_insnbuf slotbuf) 59893{ 59894 slotbuf[0] = 0x13e900; 59895} 59896 59897static void 59898Opcode_xsr_debugcause_Slot_inst_encode (xtensa_insnbuf slotbuf) 59899{ 59900 slotbuf[0] = 0x61e900; 59901} 59902 59903static void 59904Opcode_rsr_icount_Slot_inst_encode (xtensa_insnbuf slotbuf) 59905{ 59906 slotbuf[0] = 0x3ec00; 59907} 59908 59909static void 59910Opcode_wsr_icount_Slot_inst_encode (xtensa_insnbuf slotbuf) 59911{ 59912 slotbuf[0] = 0x13ec00; 59913} 59914 59915static void 59916Opcode_xsr_icount_Slot_inst_encode (xtensa_insnbuf slotbuf) 59917{ 59918 slotbuf[0] = 0x61ec00; 59919} 59920 59921static void 59922Opcode_rsr_icountlevel_Slot_inst_encode (xtensa_insnbuf slotbuf) 59923{ 59924 slotbuf[0] = 0x3ed00; 59925} 59926 59927static void 59928Opcode_wsr_icountlevel_Slot_inst_encode (xtensa_insnbuf slotbuf) 59929{ 59930 slotbuf[0] = 0x13ed00; 59931} 59932 59933static void 59934Opcode_xsr_icountlevel_Slot_inst_encode (xtensa_insnbuf slotbuf) 59935{ 59936 slotbuf[0] = 0x61ed00; 59937} 59938 59939static void 59940Opcode_rsr_ddr_Slot_inst_encode (xtensa_insnbuf slotbuf) 59941{ 59942 slotbuf[0] = 0x36800; 59943} 59944 59945static void 59946Opcode_wsr_ddr_Slot_inst_encode (xtensa_insnbuf slotbuf) 59947{ 59948 slotbuf[0] = 0x136800; 59949} 59950 59951static void 59952Opcode_xsr_ddr_Slot_inst_encode (xtensa_insnbuf slotbuf) 59953{ 59954 slotbuf[0] = 0x616800; 59955} 59956 59957static void 59958Opcode_rfdo_Slot_inst_encode (xtensa_insnbuf slotbuf) 59959{ 59960 slotbuf[0] = 0xf1e000; 59961} 59962 59963static void 59964Opcode_rfdd_Slot_inst_encode (xtensa_insnbuf slotbuf) 59965{ 59966 slotbuf[0] = 0xf1e010; 59967} 59968 59969static void 59970Opcode_wsr_mmid_Slot_inst_encode (xtensa_insnbuf slotbuf) 59971{ 59972 slotbuf[0] = 0x135900; 59973} 59974 59975static void 59976Opcode_andb_Slot_inst_encode (xtensa_insnbuf slotbuf) 59977{ 59978 slotbuf[0] = 0x20000; 59979} 59980 59981static void 59982Opcode_andb_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 59983{ 59984 slotbuf[0] = 0x48001; 59985} 59986 59987static void 59988Opcode_andb_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 59989{ 59990 slotbuf[0] = 0x48001; 59991} 59992 59993static void 59994Opcode_andb_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 59995{ 59996 slotbuf[0] = 0x48000; 59997} 59998 59999static void 60000Opcode_andb_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 60001{ 60002 slotbuf[0] = 0xe8002; 60003} 60004 60005static void 60006Opcode_andb_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60007{ 60008 slotbuf[0] = 0x410000; 60009} 60010 60011static void 60012Opcode_andbc_Slot_inst_encode (xtensa_insnbuf slotbuf) 60013{ 60014 slotbuf[0] = 0x120000; 60015} 60016 60017static void 60018Opcode_orb_Slot_inst_encode (xtensa_insnbuf slotbuf) 60019{ 60020 slotbuf[0] = 0x220000; 60021} 60022 60023static void 60024Opcode_orb_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 60025{ 60026 slotbuf[0] = 0x10002; 60027} 60028 60029static void 60030Opcode_orb_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 60031{ 60032 slotbuf[0] = 0x10002; 60033} 60034 60035static void 60036Opcode_orb_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 60037{ 60038 slotbuf[0] = 0x20001; 60039} 60040 60041static void 60042Opcode_orb_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 60043{ 60044 slotbuf[0] = 0x1d8002; 60045} 60046 60047static void 60048Opcode_orb_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60049{ 60050 slotbuf[0] = 0x498000; 60051} 60052 60053static void 60054Opcode_orbc_Slot_inst_encode (xtensa_insnbuf slotbuf) 60055{ 60056 slotbuf[0] = 0x320000; 60057} 60058 60059static void 60060Opcode_xorb_Slot_inst_encode (xtensa_insnbuf slotbuf) 60061{ 60062 slotbuf[0] = 0x420000; 60063} 60064 60065static void 60066Opcode_xorb_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 60067{ 60068 slotbuf[0] = 0x58002; 60069} 60070 60071static void 60072Opcode_xorb_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 60073{ 60074 slotbuf[0] = 0x64002; 60075} 60076 60077static void 60078Opcode_xorb_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 60079{ 60080 slotbuf[0] = 0x48001; 60081} 60082 60083static void 60084Opcode_xorb_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 60085{ 60086 slotbuf[0] = 0x240002; 60087} 60088 60089static void 60090Opcode_xorb_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60091{ 60092 slotbuf[0] = 0x51c000; 60093} 60094 60095static void 60096Opcode_any4_Slot_inst_encode (xtensa_insnbuf slotbuf) 60097{ 60098 slotbuf[0] = 0x8000; 60099} 60100 60101static void 60102Opcode_any4_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 60103{ 60104 slotbuf[0] = 0x35400; 60105} 60106 60107static void 60108Opcode_any4_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 60109{ 60110 slotbuf[0] = 0x35400; 60111} 60112 60113static void 60114Opcode_any4_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 60115{ 60116 slotbuf[0] = 0x58421; 60117} 60118 60119static void 60120Opcode_any4_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 60121{ 60122 slotbuf[0] = 0x481421; 60123} 60124 60125static void 60126Opcode_any4_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60127{ 60128 slotbuf[0] = 0x2cec21; 60129} 60130 60131static void 60132Opcode_all4_Slot_inst_encode (xtensa_insnbuf slotbuf) 60133{ 60134 slotbuf[0] = 0x9000; 60135} 60136 60137static void 60138Opcode_any8_Slot_inst_encode (xtensa_insnbuf slotbuf) 60139{ 60140 slotbuf[0] = 0xa000; 60141} 60142 60143static void 60144Opcode_any8_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 60145{ 60146 slotbuf[0] = 0x2d420; 60147} 60148 60149static void 60150Opcode_any8_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 60151{ 60152 slotbuf[0] = 0x2d420; 60153} 60154 60155static void 60156Opcode_any8_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 60157{ 60158 slotbuf[0] = 0x58019; 60159} 60160 60161static void 60162Opcode_any8_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 60163{ 60164 slotbuf[0] = 0x481419; 60165} 60166 60167static void 60168Opcode_any8_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60169{ 60170 slotbuf[0] = 0x2cec31; 60171} 60172 60173static void 60174Opcode_all8_Slot_inst_encode (xtensa_insnbuf slotbuf) 60175{ 60176 slotbuf[0] = 0xb000; 60177} 60178 60179static void 60180Opcode_bf_Slot_inst_encode (xtensa_insnbuf slotbuf) 60181{ 60182 slotbuf[0] = 0x76; 60183} 60184 60185static void 60186Opcode_bt_Slot_inst_encode (xtensa_insnbuf slotbuf) 60187{ 60188 slotbuf[0] = 0x1076; 60189} 60190 60191static void 60192Opcode_movf_Slot_inst_encode (xtensa_insnbuf slotbuf) 60193{ 60194 slotbuf[0] = 0xc30000; 60195} 60196 60197static void 60198Opcode_movt_Slot_inst_encode (xtensa_insnbuf slotbuf) 60199{ 60200 slotbuf[0] = 0xd30000; 60201} 60202 60203static void 60204Opcode_movt_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 60205{ 60206 slotbuf[0] = 0x4002; 60207} 60208 60209static void 60210Opcode_movt_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 60211{ 60212 slotbuf[0] = 0x4002; 60213} 60214 60215static void 60216Opcode_movt_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 60217{ 60218 slotbuf[0] = 0x8001; 60219} 60220 60221static void 60222Opcode_movt_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 60223{ 60224 slotbuf[0] = 0x1cc002; 60225} 60226 60227static void 60228Opcode_movt_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60229{ 60230 slotbuf[0] = 0x47c000; 60231} 60232 60233static void 60234Opcode_rsr_br_Slot_inst_encode (xtensa_insnbuf slotbuf) 60235{ 60236 slotbuf[0] = 0x30400; 60237} 60238 60239static void 60240Opcode_wsr_br_Slot_inst_encode (xtensa_insnbuf slotbuf) 60241{ 60242 slotbuf[0] = 0x130400; 60243} 60244 60245static void 60246Opcode_xsr_br_Slot_inst_encode (xtensa_insnbuf slotbuf) 60247{ 60248 slotbuf[0] = 0x610400; 60249} 60250 60251static void 60252Opcode_rsr_ccount_Slot_inst_encode (xtensa_insnbuf slotbuf) 60253{ 60254 slotbuf[0] = 0x3ea00; 60255} 60256 60257static void 60258Opcode_wsr_ccount_Slot_inst_encode (xtensa_insnbuf slotbuf) 60259{ 60260 slotbuf[0] = 0x13ea00; 60261} 60262 60263static void 60264Opcode_xsr_ccount_Slot_inst_encode (xtensa_insnbuf slotbuf) 60265{ 60266 slotbuf[0] = 0x61ea00; 60267} 60268 60269static void 60270Opcode_rsr_ccompare0_Slot_inst_encode (xtensa_insnbuf slotbuf) 60271{ 60272 slotbuf[0] = 0x3f000; 60273} 60274 60275static void 60276Opcode_wsr_ccompare0_Slot_inst_encode (xtensa_insnbuf slotbuf) 60277{ 60278 slotbuf[0] = 0x13f000; 60279} 60280 60281static void 60282Opcode_xsr_ccompare0_Slot_inst_encode (xtensa_insnbuf slotbuf) 60283{ 60284 slotbuf[0] = 0x61f000; 60285} 60286 60287static void 60288Opcode_rsr_ccompare1_Slot_inst_encode (xtensa_insnbuf slotbuf) 60289{ 60290 slotbuf[0] = 0x3f100; 60291} 60292 60293static void 60294Opcode_wsr_ccompare1_Slot_inst_encode (xtensa_insnbuf slotbuf) 60295{ 60296 slotbuf[0] = 0x13f100; 60297} 60298 60299static void 60300Opcode_xsr_ccompare1_Slot_inst_encode (xtensa_insnbuf slotbuf) 60301{ 60302 slotbuf[0] = 0x61f100; 60303} 60304 60305static void 60306Opcode_ipf_Slot_inst_encode (xtensa_insnbuf slotbuf) 60307{ 60308 slotbuf[0] = 0x70c2; 60309} 60310 60311static void 60312Opcode_ihi_Slot_inst_encode (xtensa_insnbuf slotbuf) 60313{ 60314 slotbuf[0] = 0x70e2; 60315} 60316 60317static void 60318Opcode_ipfl_Slot_inst_encode (xtensa_insnbuf slotbuf) 60319{ 60320 slotbuf[0] = 0x70d2; 60321} 60322 60323static void 60324Opcode_ihu_Slot_inst_encode (xtensa_insnbuf slotbuf) 60325{ 60326 slotbuf[0] = 0x270d2; 60327} 60328 60329static void 60330Opcode_iiu_Slot_inst_encode (xtensa_insnbuf slotbuf) 60331{ 60332 slotbuf[0] = 0x370d2; 60333} 60334 60335static void 60336Opcode_iii_Slot_inst_encode (xtensa_insnbuf slotbuf) 60337{ 60338 slotbuf[0] = 0x70f2; 60339} 60340 60341static void 60342Opcode_lict_Slot_inst_encode (xtensa_insnbuf slotbuf) 60343{ 60344 slotbuf[0] = 0xf10000; 60345} 60346 60347static void 60348Opcode_licw_Slot_inst_encode (xtensa_insnbuf slotbuf) 60349{ 60350 slotbuf[0] = 0xf12000; 60351} 60352 60353static void 60354Opcode_sict_Slot_inst_encode (xtensa_insnbuf slotbuf) 60355{ 60356 slotbuf[0] = 0xf11000; 60357} 60358 60359static void 60360Opcode_sicw_Slot_inst_encode (xtensa_insnbuf slotbuf) 60361{ 60362 slotbuf[0] = 0xf13000; 60363} 60364 60365static void 60366Opcode_dhwb_Slot_inst_encode (xtensa_insnbuf slotbuf) 60367{ 60368 slotbuf[0] = 0x7042; 60369} 60370 60371static void 60372Opcode_dhwbi_Slot_inst_encode (xtensa_insnbuf slotbuf) 60373{ 60374 slotbuf[0] = 0x7052; 60375} 60376 60377static void 60378Opcode_diwb_Slot_inst_encode (xtensa_insnbuf slotbuf) 60379{ 60380 slotbuf[0] = 0x47082; 60381} 60382 60383static void 60384Opcode_diwbi_Slot_inst_encode (xtensa_insnbuf slotbuf) 60385{ 60386 slotbuf[0] = 0x57082; 60387} 60388 60389static void 60390Opcode_dhi_Slot_inst_encode (xtensa_insnbuf slotbuf) 60391{ 60392 slotbuf[0] = 0x7062; 60393} 60394 60395static void 60396Opcode_dii_Slot_inst_encode (xtensa_insnbuf slotbuf) 60397{ 60398 slotbuf[0] = 0x7072; 60399} 60400 60401static void 60402Opcode_dpfr_Slot_inst_encode (xtensa_insnbuf slotbuf) 60403{ 60404 slotbuf[0] = 0x7002; 60405} 60406 60407static void 60408Opcode_dpfw_Slot_inst_encode (xtensa_insnbuf slotbuf) 60409{ 60410 slotbuf[0] = 0x7012; 60411} 60412 60413static void 60414Opcode_dpfro_Slot_inst_encode (xtensa_insnbuf slotbuf) 60415{ 60416 slotbuf[0] = 0x7022; 60417} 60418 60419static void 60420Opcode_dpfwo_Slot_inst_encode (xtensa_insnbuf slotbuf) 60421{ 60422 slotbuf[0] = 0x7032; 60423} 60424 60425static void 60426Opcode_dpfl_Slot_inst_encode (xtensa_insnbuf slotbuf) 60427{ 60428 slotbuf[0] = 0x7082; 60429} 60430 60431static void 60432Opcode_dhu_Slot_inst_encode (xtensa_insnbuf slotbuf) 60433{ 60434 slotbuf[0] = 0x27082; 60435} 60436 60437static void 60438Opcode_diu_Slot_inst_encode (xtensa_insnbuf slotbuf) 60439{ 60440 slotbuf[0] = 0x37082; 60441} 60442 60443static void 60444Opcode_sdct_Slot_inst_encode (xtensa_insnbuf slotbuf) 60445{ 60446 slotbuf[0] = 0xf19000; 60447} 60448 60449static void 60450Opcode_ldct_Slot_inst_encode (xtensa_insnbuf slotbuf) 60451{ 60452 slotbuf[0] = 0xf18000; 60453} 60454 60455static void 60456Opcode_idtlb_Slot_inst_encode (xtensa_insnbuf slotbuf) 60457{ 60458 slotbuf[0] = 0x50c000; 60459} 60460 60461static void 60462Opcode_pdtlb_Slot_inst_encode (xtensa_insnbuf slotbuf) 60463{ 60464 slotbuf[0] = 0x50d000; 60465} 60466 60467static void 60468Opcode_rdtlb0_Slot_inst_encode (xtensa_insnbuf slotbuf) 60469{ 60470 slotbuf[0] = 0x50b000; 60471} 60472 60473static void 60474Opcode_rdtlb1_Slot_inst_encode (xtensa_insnbuf slotbuf) 60475{ 60476 slotbuf[0] = 0x50f000; 60477} 60478 60479static void 60480Opcode_wdtlb_Slot_inst_encode (xtensa_insnbuf slotbuf) 60481{ 60482 slotbuf[0] = 0x50e000; 60483} 60484 60485static void 60486Opcode_iitlb_Slot_inst_encode (xtensa_insnbuf slotbuf) 60487{ 60488 slotbuf[0] = 0x504000; 60489} 60490 60491static void 60492Opcode_pitlb_Slot_inst_encode (xtensa_insnbuf slotbuf) 60493{ 60494 slotbuf[0] = 0x505000; 60495} 60496 60497static void 60498Opcode_ritlb0_Slot_inst_encode (xtensa_insnbuf slotbuf) 60499{ 60500 slotbuf[0] = 0x503000; 60501} 60502 60503static void 60504Opcode_ritlb1_Slot_inst_encode (xtensa_insnbuf slotbuf) 60505{ 60506 slotbuf[0] = 0x507000; 60507} 60508 60509static void 60510Opcode_witlb_Slot_inst_encode (xtensa_insnbuf slotbuf) 60511{ 60512 slotbuf[0] = 0x506000; 60513} 60514 60515static void 60516Opcode_rsr_cpenable_Slot_inst_encode (xtensa_insnbuf slotbuf) 60517{ 60518 slotbuf[0] = 0x3e000; 60519} 60520 60521static void 60522Opcode_wsr_cpenable_Slot_inst_encode (xtensa_insnbuf slotbuf) 60523{ 60524 slotbuf[0] = 0x13e000; 60525} 60526 60527static void 60528Opcode_xsr_cpenable_Slot_inst_encode (xtensa_insnbuf slotbuf) 60529{ 60530 slotbuf[0] = 0x61e000; 60531} 60532 60533static void 60534Opcode_clamps_Slot_inst_encode (xtensa_insnbuf slotbuf) 60535{ 60536 slotbuf[0] = 0x330000; 60537} 60538 60539static void 60540Opcode_clamps_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 60541{ 60542 slotbuf[0] = 0x50001; 60543} 60544 60545static void 60546Opcode_clamps_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 60547{ 60548 slotbuf[0] = 0x50001; 60549} 60550 60551static void 60552Opcode_clamps_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 60553{ 60554 slotbuf[0] = 0x50000; 60555} 60556 60557static void 60558Opcode_clamps_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 60559{ 60560 slotbuf[0] = 0xf0002; 60561} 60562 60563static void 60564Opcode_clamps_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60565{ 60566 slotbuf[0] = 0x440000; 60567} 60568 60569static void 60570Opcode_min_Slot_inst_encode (xtensa_insnbuf slotbuf) 60571{ 60572 slotbuf[0] = 0x430000; 60573} 60574 60575static void 60576Opcode_min_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 60577{ 60578 slotbuf[0] = 0x70001; 60579} 60580 60581static void 60582Opcode_min_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 60583{ 60584 slotbuf[0] = 0x70001; 60585} 60586 60587static void 60588Opcode_min_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 60589{ 60590 slotbuf[0] = 0x6c000; 60591} 60592 60593static void 60594Opcode_min_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 60595{ 60596 slotbuf[0] = 0xfc002; 60597} 60598 60599static void 60600Opcode_min_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60601{ 60602 slotbuf[0] = 0x460000; 60603} 60604 60605static void 60606Opcode_max_Slot_inst_encode (xtensa_insnbuf slotbuf) 60607{ 60608 slotbuf[0] = 0x530000; 60609} 60610 60611static void 60612Opcode_max_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 60613{ 60614 slotbuf[0] = 0x64001; 60615} 60616 60617static void 60618Opcode_max_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 60619{ 60620 slotbuf[0] = 0x64001; 60621} 60622 60623static void 60624Opcode_max_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 60625{ 60626 slotbuf[0] = 0x68000; 60627} 60628 60629static void 60630Opcode_max_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 60631{ 60632 slotbuf[0] = 0xf4002; 60633} 60634 60635static void 60636Opcode_max_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60637{ 60638 slotbuf[0] = 0x448000; 60639} 60640 60641static void 60642Opcode_minu_Slot_inst_encode (xtensa_insnbuf slotbuf) 60643{ 60644 slotbuf[0] = 0x630000; 60645} 60646 60647static void 60648Opcode_minu_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 60649{ 60650 slotbuf[0] = 0x6c001; 60651} 60652 60653static void 60654Opcode_minu_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 60655{ 60656 slotbuf[0] = 0x6c001; 60657} 60658 60659static void 60660Opcode_minu_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 60661{ 60662 slotbuf[0] = 0x74000; 60663} 60664 60665static void 60666Opcode_minu_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 60667{ 60668 slotbuf[0] = 0x1c0002; 60669} 60670 60671static void 60672Opcode_minu_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60673{ 60674 slotbuf[0] = 0x44c000; 60675} 60676 60677static void 60678Opcode_maxu_Slot_inst_encode (xtensa_insnbuf slotbuf) 60679{ 60680 slotbuf[0] = 0x730000; 60681} 60682 60683static void 60684Opcode_maxu_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 60685{ 60686 slotbuf[0] = 0x68001; 60687} 60688 60689static void 60690Opcode_maxu_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 60691{ 60692 slotbuf[0] = 0x68001; 60693} 60694 60695static void 60696Opcode_maxu_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 60697{ 60698 slotbuf[0] = 0x70000; 60699} 60700 60701static void 60702Opcode_maxu_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 60703{ 60704 slotbuf[0] = 0xf8002; 60705} 60706 60707static void 60708Opcode_maxu_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60709{ 60710 slotbuf[0] = 0x450000; 60711} 60712 60713static void 60714Opcode_nsa_Slot_inst_encode (xtensa_insnbuf slotbuf) 60715{ 60716 slotbuf[0] = 0x40e000; 60717} 60718 60719static void 60720Opcode_nsa_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 60721{ 60722 slotbuf[0] = 0x15400; 60723} 60724 60725static void 60726Opcode_nsa_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 60727{ 60728 slotbuf[0] = 0x15400; 60729} 60730 60731static void 60732Opcode_nsa_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 60733{ 60734 slotbuf[0] = 0x53801; 60735} 60736 60737static void 60738Opcode_nsa_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 60739{ 60740 slotbuf[0] = 0x4c1401; 60741} 60742 60743static void 60744Opcode_nsa_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60745{ 60746 slotbuf[0] = 0x2ce801; 60747} 60748 60749static void 60750Opcode_nsau_Slot_inst_encode (xtensa_insnbuf slotbuf) 60751{ 60752 slotbuf[0] = 0x40f000; 60753} 60754 60755static void 60756Opcode_nsau_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 60757{ 60758 slotbuf[0] = 0x25400; 60759} 60760 60761static void 60762Opcode_nsau_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 60763{ 60764 slotbuf[0] = 0x25400; 60765} 60766 60767static void 60768Opcode_nsau_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 60769{ 60770 slotbuf[0] = 0x53c01; 60771} 60772 60773static void 60774Opcode_nsau_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 60775{ 60776 slotbuf[0] = 0x4c5401; 60777} 60778 60779static void 60780Opcode_nsau_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60781{ 60782 slotbuf[0] = 0x2d6801; 60783} 60784 60785static void 60786Opcode_sext_Slot_inst_encode (xtensa_insnbuf slotbuf) 60787{ 60788 slotbuf[0] = 0x230000; 60789} 60790 60791static void 60792Opcode_sext_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 60793{ 60794 slotbuf[0] = 0x34002; 60795} 60796 60797static void 60798Opcode_sext_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 60799{ 60800 slotbuf[0] = 0x34002; 60801} 60802 60803static void 60804Opcode_sext_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 60805{ 60806 slotbuf[0] = 0x24001; 60807} 60808 60809static void 60810Opcode_sext_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 60811{ 60812 slotbuf[0] = 0x1dc002; 60813} 60814 60815static void 60816Opcode_sext_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60817{ 60818 slotbuf[0] = 0x4d0000; 60819} 60820 60821static void 60822Opcode_l32ai_Slot_inst_encode (xtensa_insnbuf slotbuf) 60823{ 60824 slotbuf[0] = 0xb002; 60825} 60826 60827static void 60828Opcode_s32ri_Slot_inst_encode (xtensa_insnbuf slotbuf) 60829{ 60830 slotbuf[0] = 0xf002; 60831} 60832 60833static void 60834Opcode_s32c1i_Slot_inst_encode (xtensa_insnbuf slotbuf) 60835{ 60836 slotbuf[0] = 0xe002; 60837} 60838 60839static void 60840Opcode_rsr_scompare1_Slot_inst_encode (xtensa_insnbuf slotbuf) 60841{ 60842 slotbuf[0] = 0x30c00; 60843} 60844 60845static void 60846Opcode_wsr_scompare1_Slot_inst_encode (xtensa_insnbuf slotbuf) 60847{ 60848 slotbuf[0] = 0x130c00; 60849} 60850 60851static void 60852Opcode_xsr_scompare1_Slot_inst_encode (xtensa_insnbuf slotbuf) 60853{ 60854 slotbuf[0] = 0x610c00; 60855} 60856 60857static void 60858Opcode_rsr_atomctl_Slot_inst_encode (xtensa_insnbuf slotbuf) 60859{ 60860 slotbuf[0] = 0x36300; 60861} 60862 60863static void 60864Opcode_wsr_atomctl_Slot_inst_encode (xtensa_insnbuf slotbuf) 60865{ 60866 slotbuf[0] = 0x136300; 60867} 60868 60869static void 60870Opcode_xsr_atomctl_Slot_inst_encode (xtensa_insnbuf slotbuf) 60871{ 60872 slotbuf[0] = 0x616300; 60873} 60874 60875static void 60876Opcode_rer_Slot_inst_encode (xtensa_insnbuf slotbuf) 60877{ 60878 slotbuf[0] = 0x406000; 60879} 60880 60881static void 60882Opcode_wer_Slot_inst_encode (xtensa_insnbuf slotbuf) 60883{ 60884 slotbuf[0] = 0x407000; 60885} 60886 60887static void 60888Opcode_rur_fcr_Slot_inst_encode (xtensa_insnbuf slotbuf) 60889{ 60890 slotbuf[0] = 0xe30e80; 60891} 60892 60893static void 60894Opcode_wur_fcr_Slot_inst_encode (xtensa_insnbuf slotbuf) 60895{ 60896 slotbuf[0] = 0xf3e800; 60897} 60898 60899static void 60900Opcode_rur_fsr_Slot_inst_encode (xtensa_insnbuf slotbuf) 60901{ 60902 slotbuf[0] = 0xe30e90; 60903} 60904 60905static void 60906Opcode_wur_fsr_Slot_inst_encode (xtensa_insnbuf slotbuf) 60907{ 60908 slotbuf[0] = 0xf3e900; 60909} 60910 60911static void 60912Opcode_add_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 60913{ 60914 slotbuf[0] = 0xa0000; 60915} 60916 60917static void 60918Opcode_add_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60919{ 60920 slotbuf[0] = 0x3f4001; 60921} 60922 60923static void 60924Opcode_sub_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 60925{ 60926 slotbuf[0] = 0x1a0000; 60927} 60928 60929static void 60930Opcode_sub_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60931{ 60932 slotbuf[0] = 0x4f4000; 60933} 60934 60935static void 60936Opcode_mul_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 60937{ 60938 slotbuf[0] = 0x2a0000; 60939} 60940 60941static void 60942Opcode_mul_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60943{ 60944 slotbuf[0] = 0x490000; 60945} 60946 60947static void 60948Opcode_madd_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 60949{ 60950 slotbuf[0] = 0x4a0000; 60951} 60952 60953static void 60954Opcode_madd_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60955{ 60956 slotbuf[0] = 0x444000; 60957} 60958 60959static void 60960Opcode_msub_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 60961{ 60962 slotbuf[0] = 0x5a0000; 60963} 60964 60965static void 60966Opcode_msub_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60967{ 60968 slotbuf[0] = 0x488000; 60969} 60970 60971static void 60972Opcode_movf_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 60973{ 60974 slotbuf[0] = 0xcb0000; 60975} 60976 60977static void 60978Opcode_movf_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60979{ 60980 slotbuf[0] = 0x45c000; 60981} 60982 60983static void 60984Opcode_movt_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 60985{ 60986 slotbuf[0] = 0xdb0000; 60987} 60988 60989static void 60990Opcode_movt_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 60991{ 60992 slotbuf[0] = 0x484000; 60993} 60994 60995static void 60996Opcode_moveqz_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 60997{ 60998 slotbuf[0] = 0x8b0000; 60999} 61000 61001static void 61002Opcode_moveqz_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61003{ 61004 slotbuf[0] = 0x458000; 61005} 61006 61007static void 61008Opcode_movnez_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61009{ 61010 slotbuf[0] = 0x9b0000; 61011} 61012 61013static void 61014Opcode_movnez_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61015{ 61016 slotbuf[0] = 0x478000; 61017} 61018 61019static void 61020Opcode_movltz_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61021{ 61022 slotbuf[0] = 0xab0000; 61023} 61024 61025static void 61026Opcode_movltz_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61027{ 61028 slotbuf[0] = 0x46c000; 61029} 61030 61031static void 61032Opcode_movgez_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61033{ 61034 slotbuf[0] = 0xbb0000; 61035} 61036 61037static void 61038Opcode_movgez_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61039{ 61040 slotbuf[0] = 0x468000; 61041} 61042 61043static void 61044Opcode_abs_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61045{ 61046 slotbuf[0] = 0xfa0010; 61047} 61048 61049static void 61050Opcode_abs_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61051{ 61052 slotbuf[0] = 0x142; 61053} 61054 61055static void 61056Opcode_mov_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61057{ 61058 slotbuf[0] = 0xfa0000; 61059} 61060 61061static void 61062Opcode_mov_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61063{ 61064 slotbuf[0] = 0x4142; 61065} 61066 61067static void 61068Opcode_neg_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61069{ 61070 slotbuf[0] = 0xfa0060; 61071} 61072 61073static void 61074Opcode_neg_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61075{ 61076 slotbuf[0] = 0x8142; 61077} 61078 61079static void 61080Opcode_un_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61081{ 61082 slotbuf[0] = 0x1b0000; 61083} 61084 61085static void 61086Opcode_un_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61087{ 61088 slotbuf[0] = 0x50c000; 61089} 61090 61091static void 61092Opcode_oeq_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61093{ 61094 slotbuf[0] = 0x2b0000; 61095} 61096 61097static void 61098Opcode_oeq_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61099{ 61100 slotbuf[0] = 0x4a0000; 61101} 61102 61103static void 61104Opcode_ueq_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61105{ 61106 slotbuf[0] = 0x3b0000; 61107} 61108 61109static void 61110Opcode_ueq_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61111{ 61112 slotbuf[0] = 0x510000; 61113} 61114 61115static void 61116Opcode_olt_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61117{ 61118 slotbuf[0] = 0x4b0000; 61119} 61120 61121static void 61122Opcode_olt_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61123{ 61124 slotbuf[0] = 0x48c000; 61125} 61126 61127static void 61128Opcode_ult_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61129{ 61130 slotbuf[0] = 0x5b0000; 61131} 61132 61133static void 61134Opcode_ult_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61135{ 61136 slotbuf[0] = 0x580000; 61137} 61138 61139static void 61140Opcode_ole_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61141{ 61142 slotbuf[0] = 0x6b0000; 61143} 61144 61145static void 61146Opcode_ole_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61147{ 61148 slotbuf[0] = 0x4c0000; 61149} 61150 61151static void 61152Opcode_ule_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61153{ 61154 slotbuf[0] = 0x7b0000; 61155} 61156 61157static void 61158Opcode_ule_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61159{ 61160 slotbuf[0] = 0x540000; 61161} 61162 61163static void 61164Opcode_float_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61165{ 61166 slotbuf[0] = 0xca0000; 61167} 61168 61169static void 61170Opcode_float_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61171{ 61172 slotbuf[0] = 0x500000; 61173} 61174 61175static void 61176Opcode_ufloat_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61177{ 61178 slotbuf[0] = 0xda0000; 61179} 61180 61181static void 61182Opcode_ufloat_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61183{ 61184 slotbuf[0] = 0x520000; 61185} 61186 61187static void 61188Opcode_round_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61189{ 61190 slotbuf[0] = 0x8a0000; 61191} 61192 61193static void 61194Opcode_round_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61195{ 61196 slotbuf[0] = 0x49c000; 61197} 61198 61199static void 61200Opcode_ceil_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61201{ 61202 slotbuf[0] = 0xba0000; 61203} 61204 61205static void 61206Opcode_ceil_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61207{ 61208 slotbuf[0] = 0x420000; 61209} 61210 61211static void 61212Opcode_floor_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61213{ 61214 slotbuf[0] = 0xaa0000; 61215} 61216 61217static void 61218Opcode_floor_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61219{ 61220 slotbuf[0] = 0x600000; 61221} 61222 61223static void 61224Opcode_trunc_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61225{ 61226 slotbuf[0] = 0x9a0000; 61227} 61228 61229static void 61230Opcode_trunc_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61231{ 61232 slotbuf[0] = 0x508000; 61233} 61234 61235static void 61236Opcode_utrunc_s_Slot_inst_encode (xtensa_insnbuf slotbuf) 61237{ 61238 slotbuf[0] = 0xea0000; 61239} 61240 61241static void 61242Opcode_utrunc_s_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61243{ 61244 slotbuf[0] = 0x514000; 61245} 61246 61247static void 61248Opcode_rfr_Slot_inst_encode (xtensa_insnbuf slotbuf) 61249{ 61250 slotbuf[0] = 0xfa0040; 61251} 61252 61253static void 61254Opcode_rfr_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61255{ 61256 slotbuf[0] = 0x20142; 61257} 61258 61259static void 61260Opcode_wfr_Slot_inst_encode (xtensa_insnbuf slotbuf) 61261{ 61262 slotbuf[0] = 0xfa0050; 61263} 61264 61265static void 61266Opcode_lsi_Slot_inst_encode (xtensa_insnbuf slotbuf) 61267{ 61268 slotbuf[0] = 0x3; 61269} 61270 61271static void 61272Opcode_lsi_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61273{ 61274 slotbuf[0] = 0x140001; 61275} 61276 61277static void 61278Opcode_lsiu_Slot_inst_encode (xtensa_insnbuf slotbuf) 61279{ 61280 slotbuf[0] = 0x8003; 61281} 61282 61283static void 61284Opcode_lsiu_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61285{ 61286 slotbuf[0] = 0x180001; 61287} 61288 61289static void 61290Opcode_lsx_Slot_inst_encode (xtensa_insnbuf slotbuf) 61291{ 61292 slotbuf[0] = 0x80000; 61293} 61294 61295static void 61296Opcode_lsxu_Slot_inst_encode (xtensa_insnbuf slotbuf) 61297{ 61298 slotbuf[0] = 0x180000; 61299} 61300 61301static void 61302Opcode_lsxu_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61303{ 61304 slotbuf[0] = 0x430000; 61305} 61306 61307static void 61308Opcode_ssi_Slot_inst_encode (xtensa_insnbuf slotbuf) 61309{ 61310 slotbuf[0] = 0x4003; 61311} 61312 61313static void 61314Opcode_ssi_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61315{ 61316 slotbuf[0] = 0x240001; 61317} 61318 61319static void 61320Opcode_ssiu_Slot_inst_encode (xtensa_insnbuf slotbuf) 61321{ 61322 slotbuf[0] = 0xc003; 61323} 61324 61325static void 61326Opcode_ssiu_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61327{ 61328 slotbuf[0] = 0x280001; 61329} 61330 61331static void 61332Opcode_ssx_Slot_inst_encode (xtensa_insnbuf slotbuf) 61333{ 61334 slotbuf[0] = 0x480000; 61335} 61336 61337static void 61338Opcode_ssx_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61339{ 61340 slotbuf[0] = 0x4d4000; 61341} 61342 61343static void 61344Opcode_ssxu_Slot_inst_encode (xtensa_insnbuf slotbuf) 61345{ 61346 slotbuf[0] = 0x580000; 61347} 61348 61349static void 61350Opcode_ssxu_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61351{ 61352 slotbuf[0] = 0x4d8000; 61353} 61354 61355static void 61356Opcode_get_argmax_Slot_inst_encode (xtensa_insnbuf slotbuf) 61357{ 61358 slotbuf[0] = 0x6b700; 61359} 61360 61361static void 61362Opcode_get_argmax_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 61363{ 61364 slotbuf[0] = 0x3407c; 61365} 61366 61367static void 61368Opcode_get_argmax_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 61369{ 61370 slotbuf[0] = 0x181d4; 61371} 61372 61373static void 61374Opcode_get_argmax_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 61375{ 61376 slotbuf[0] = 0x3401c; 61377} 61378 61379static void 61380Opcode_get_argmax_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 61381{ 61382 slotbuf[0] = 0x8294; 61383} 61384 61385static void 61386Opcode_get_argmax_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 61387{ 61388 slotbuf[0] = 0xdd; 61389} 61390 61391static void 61392Opcode_get_argmax_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 61393{ 61394 slotbuf[0] = 0x840ec; 61395} 61396 61397static void 61398Opcode_get_hsar_Slot_inst_encode (xtensa_insnbuf slotbuf) 61399{ 61400 slotbuf[0] = 0x6ba00; 61401} 61402 61403static void 61404Opcode_get_hsar_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 61405{ 61406 slotbuf[0] = 0x340bc; 61407} 61408 61409static void 61410Opcode_get_hsar_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 61411{ 61412 slotbuf[0] = 0x2d434; 61413} 61414 61415static void 61416Opcode_get_hsar_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 61417{ 61418 slotbuf[0] = 0x281d4; 61419} 61420 61421static void 61422Opcode_get_hsar_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 61423{ 61424 slotbuf[0] = 0x802f; 61425} 61426 61427static void 61428Opcode_get_hsar_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 61429{ 61430 slotbuf[0] = 0x34058; 61431} 61432 61433static void 61434Opcode_get_hsar_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 61435{ 61436 slotbuf[0] = 0x2d434; 61437} 61438 61439static void 61440Opcode_get_hsar_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 61441{ 61442 slotbuf[0] = 0x8314; 61443} 61444 61445static void 61446Opcode_get_hsar_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 61447{ 61448 slotbuf[0] = 0x58415; 61449} 61450 61451static void 61452Opcode_get_hsar_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 61453{ 61454 slotbuf[0] = 0x40d9; 61455} 61456 61457static void 61458Opcode_get_hsar_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 61459{ 61460 slotbuf[0] = 0xc83b; 61461} 61462 61463static void 61464Opcode_get_hsar_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 61465{ 61466 slotbuf[0] = 0x880ec; 61467} 61468 61469static void 61470Opcode_get_hsar_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61471{ 61472 slotbuf[0] = 0x2dec05; 61473} 61474 61475static void 61476Opcode_get_hsar2sar_Slot_inst_encode (xtensa_insnbuf slotbuf) 61477{ 61478 slotbuf[0] = 0x6bc00; 61479} 61480 61481static void 61482Opcode_get_hsar2sar_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 61483{ 61484 slotbuf[0] = 0x3413c; 61485} 61486 61487static void 61488Opcode_get_hsar2sar_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 61489{ 61490 slotbuf[0] = 0x2d438; 61491} 61492 61493static void 61494Opcode_get_hsar2sar_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 61495{ 61496 slotbuf[0] = 0x481d4; 61497} 61498 61499static void 61500Opcode_get_hsar2sar_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 61501{ 61502 slotbuf[0] = 0x842f; 61503} 61504 61505static void 61506Opcode_get_hsar2sar_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 61507{ 61508 slotbuf[0] = 0x34098; 61509} 61510 61511static void 61512Opcode_get_hsar2sar_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 61513{ 61514 slotbuf[0] = 0x2d438; 61515} 61516 61517static void 61518Opcode_get_hsar2sar_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 61519{ 61520 slotbuf[0] = 0x18254; 61521} 61522 61523static void 61524Opcode_get_hsar2sar_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 61525{ 61526 slotbuf[0] = 0x58815; 61527} 61528 61529static void 61530Opcode_get_hsar2sar_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 61531{ 61532 slotbuf[0] = 0x80d9; 61533} 61534 61535static void 61536Opcode_get_hsar2sar_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 61537{ 61538 slotbuf[0] = 0xd03b; 61539} 61540 61541static void 61542Opcode_get_hsar2sar_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 61543{ 61544 slotbuf[0] = 0x900ec; 61545} 61546 61547static void 61548Opcode_get_hsar2sar_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61549{ 61550 slotbuf[0] = 0x2dec09; 61551} 61552 61553static void 61554Opcode_get_interp_ext_n_Slot_inst_encode (xtensa_insnbuf slotbuf) 61555{ 61556 slotbuf[0] = 0xb70b90; 61557} 61558 61559static void 61560Opcode_get_interp_ext_n_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 61561{ 61562 slotbuf[0] = 0x6806c; 61563} 61564 61565static void 61566Opcode_get_interp_ext_n_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 61567{ 61568 slotbuf[0] = 0x6806c; 61569} 61570 61571static void 61572Opcode_get_interp_ext_n_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 61573{ 61574 slotbuf[0] = 0x64101; 61575} 61576 61577static void 61578Opcode_get_interp_ext_n_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61579{ 61580 slotbuf[0] = 0x3540ed; 61581} 61582 61583static void 61584Opcode_get_interp_ext_l_Slot_inst_encode (xtensa_insnbuf slotbuf) 61585{ 61586 slotbuf[0] = 0xb70b80; 61587} 61588 61589static void 61590Opcode_get_interp_ext_l_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 61591{ 61592 slotbuf[0] = 0x6802c; 61593} 61594 61595static void 61596Opcode_get_interp_ext_l_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 61597{ 61598 slotbuf[0] = 0x6802c; 61599} 61600 61601static void 61602Opcode_get_interp_ext_l_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 61603{ 61604 slotbuf[0] = 0x64081; 61605} 61606 61607static void 61608Opcode_get_interp_ext_l_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61609{ 61610 slotbuf[0] = 0x35406d; 61611} 61612 61613static void 61614Opcode_get_llr_buf_Slot_inst_encode (xtensa_insnbuf slotbuf) 61615{ 61616 slotbuf[0] = 0x462000; 61617} 61618 61619static void 61620Opcode_get_llr_buf_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 61621{ 61622 slotbuf[0] = 0x2d400; 61623} 61624 61625static void 61626Opcode_get_llr_buf_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 61627{ 61628 slotbuf[0] = 0x2d400; 61629} 61630 61631static void 61632Opcode_get_llr_buf_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 61633{ 61634 slotbuf[0] = 0x58021; 61635} 61636 61637static void 61638Opcode_get_llr_buf_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 61639{ 61640 slotbuf[0] = 0x14000; 61641} 61642 61643static void 61644Opcode_get_llr_buf_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61645{ 61646 slotbuf[0] = 0x2cec01; 61647} 61648 61649static void 61650Opcode_get_llr_pos_Slot_inst_encode (xtensa_insnbuf slotbuf) 61651{ 61652 slotbuf[0] = 0xb70ba0; 61653} 61654 61655static void 61656Opcode_get_llr_pos_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 61657{ 61658 slotbuf[0] = 0x680ac; 61659} 61660 61661static void 61662Opcode_get_llr_pos_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 61663{ 61664 slotbuf[0] = 0x680ac; 61665} 61666 61667static void 61668Opcode_get_llr_pos_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 61669{ 61670 slotbuf[0] = 0x64201; 61671} 61672 61673static void 61674Opcode_get_llr_pos_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 61675{ 61676 slotbuf[0] = 0xc06f; 61677} 61678 61679static void 61680Opcode_get_llr_pos_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61681{ 61682 slotbuf[0] = 0x35416d; 61683} 61684 61685static void 61686Opcode_get_max_Slot_inst_encode (xtensa_insnbuf slotbuf) 61687{ 61688 slotbuf[0] = 0x6bb00; 61689} 61690 61691static void 61692Opcode_get_max_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 61693{ 61694 slotbuf[0] = 0x3423c; 61695} 61696 61697static void 61698Opcode_get_max_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 61699{ 61700 slotbuf[0] = 0x881d4; 61701} 61702 61703static void 61704Opcode_get_max_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 61705{ 61706 slotbuf[0] = 0x34118; 61707} 61708 61709static void 61710Opcode_get_max_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 61711{ 61712 slotbuf[0] = 0x28254; 61713} 61714 61715static void 61716Opcode_get_max_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 61717{ 61718 slotbuf[0] = 0x100d9; 61719} 61720 61721static void 61722Opcode_get_max_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 61723{ 61724 slotbuf[0] = 0xa00ec; 61725} 61726 61727static void 61728Opcode_get_nco_Slot_inst_encode (xtensa_insnbuf slotbuf) 61729{ 61730 slotbuf[0] = 0x6bd00; 61731} 61732 61733static void 61734Opcode_get_nco_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 61735{ 61736 slotbuf[0] = 0x340fc; 61737} 61738 61739static void 61740Opcode_get_nco_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 61741{ 61742 slotbuf[0] = 0x381d4; 61743} 61744 61745static void 61746Opcode_get_nco_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 61747{ 61748 slotbuf[0] = 0x34218; 61749} 61750 61751static void 61752Opcode_get_nco_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 61753{ 61754 slotbuf[0] = 0x48254; 61755} 61756 61757static void 61758Opcode_get_nco_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 61759{ 61760 slotbuf[0] = 0x200d9; 61761} 61762 61763static void 61764Opcode_get_nco_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 61765{ 61766 slotbuf[0] = 0x8c0ec; 61767} 61768 61769static void 61770Opcode_get_perm_reg_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 61771{ 61772 slotbuf[0] = 0x6812c; 61773} 61774 61775static void 61776Opcode_get_perm_reg_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 61777{ 61778 slotbuf[0] = 0x8037; 61779} 61780 61781static void 61782Opcode_get_perm_reg_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 61783{ 61784 slotbuf[0] = 0x6812c; 61785} 61786 61787static void 61788Opcode_get_perm_reg_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 61789{ 61790 slotbuf[0] = 0x64049; 61791} 61792 61793static void 61794Opcode_get_perm_reg_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 61795{ 61796 slotbuf[0] = 0xc0ef; 61797} 61798 61799static void 61800Opcode_get_perm_reg_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61801{ 61802 slotbuf[0] = 0x35426d; 61803} 61804 61805static void 61806Opcode_get_phasor_n_Slot_inst_encode (xtensa_insnbuf slotbuf) 61807{ 61808 slotbuf[0] = 0xb70bc0; 61809} 61810 61811static void 61812Opcode_get_phasor_n_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 61813{ 61814 slotbuf[0] = 0x6822c; 61815} 61816 61817static void 61818Opcode_get_phasor_n_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 61819{ 61820 slotbuf[0] = 0x6822c; 61821} 61822 61823static void 61824Opcode_get_phasor_n_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 61825{ 61826 slotbuf[0] = 0x64051; 61827} 61828 61829static void 61830Opcode_get_phasor_n_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61831{ 61832 slotbuf[0] = 0x3541ed; 61833} 61834 61835static void 61836Opcode_get_phasor_offset_Slot_inst_encode (xtensa_insnbuf slotbuf) 61837{ 61838 slotbuf[0] = 0xb70bb0; 61839} 61840 61841static void 61842Opcode_get_phasor_offset_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 61843{ 61844 slotbuf[0] = 0x680ec; 61845} 61846 61847static void 61848Opcode_get_phasor_offset_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 61849{ 61850 slotbuf[0] = 0x680ec; 61851} 61852 61853static void 61854Opcode_get_phasor_offset_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 61855{ 61856 slotbuf[0] = 0x64061; 61857} 61858 61859static void 61860Opcode_get_phasor_offset_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61861{ 61862 slotbuf[0] = 0x3542ed; 61863} 61864 61865static void 61866Opcode_get_sar_Slot_inst_encode (xtensa_insnbuf slotbuf) 61867{ 61868 slotbuf[0] = 0x6be00; 61869} 61870 61871static void 61872Opcode_get_sar_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 61873{ 61874 slotbuf[0] = 0x3417c; 61875} 61876 61877static void 61878Opcode_get_sar_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 61879{ 61880 slotbuf[0] = 0x2d43c; 61881} 61882 61883static void 61884Opcode_get_sar_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 61885{ 61886 slotbuf[0] = 0x581d4; 61887} 61888 61889static void 61890Opcode_get_sar_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 61891{ 61892 slotbuf[0] = 0x882f; 61893} 61894 61895static void 61896Opcode_get_sar_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 61897{ 61898 slotbuf[0] = 0x3405c; 61899} 61900 61901static void 61902Opcode_get_sar_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 61903{ 61904 slotbuf[0] = 0x2d43c; 61905} 61906 61907static void 61908Opcode_get_sar_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 61909{ 61910 slotbuf[0] = 0x88254; 61911} 61912 61913static void 61914Opcode_get_sar_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 61915{ 61916 slotbuf[0] = 0x59015; 61917} 61918 61919static void 61920Opcode_get_sar_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 61921{ 61922 slotbuf[0] = 0x40dd; 61923} 61924 61925static void 61926Opcode_get_sar_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 61927{ 61928 slotbuf[0] = 0xe03b; 61929} 61930 61931static void 61932Opcode_get_sar_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 61933{ 61934 slotbuf[0] = 0x940ec; 61935} 61936 61937static void 61938Opcode_get_sar_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61939{ 61940 slotbuf[0] = 0x2dec11; 61941} 61942 61943static void 61944Opcode_get_scale_reg_Slot_inst_encode (xtensa_insnbuf slotbuf) 61945{ 61946 slotbuf[0] = 0xb70bd0; 61947} 61948 61949static void 61950Opcode_get_scale_reg_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 61951{ 61952 slotbuf[0] = 0x6816c; 61953} 61954 61955static void 61956Opcode_get_scale_reg_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 61957{ 61958 slotbuf[0] = 0x6816c; 61959} 61960 61961static void 61962Opcode_get_scale_reg_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 61963{ 61964 slotbuf[0] = 0x6404d; 61965} 61966 61967static void 61968Opcode_get_scale_reg_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 61969{ 61970 slotbuf[0] = 0xc16f; 61971} 61972 61973static void 61974Opcode_get_scale_reg_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 61975{ 61976 slotbuf[0] = 0x35436d; 61977} 61978 61979static void 61980Opcode_get_smod_buf_Slot_inst_encode (xtensa_insnbuf slotbuf) 61981{ 61982 slotbuf[0] = 0x6b200; 61983} 61984 61985static void 61986Opcode_get_smod_buf_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 61987{ 61988 slotbuf[0] = 0x2d428; 61989} 61990 61991static void 61992Opcode_get_smod_buf_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 61993{ 61994 slotbuf[0] = 0x2d428; 61995} 61996 61997static void 61998Opcode_get_smod_buf_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 61999{ 62000 slotbuf[0] = 0x58419; 62001} 62002 62003static void 62004Opcode_get_smod_buf_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 62005{ 62006 slotbuf[0] = 0xc03b; 62007} 62008 62009static void 62010Opcode_get_smod_buf_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62011{ 62012 slotbuf[0] = 0x2cec39; 62013} 62014 62015static void 62016Opcode_get_smod_offset_table_Slot_inst_encode (xtensa_insnbuf slotbuf) 62017{ 62018 slotbuf[0] = 0x6bf00; 62019} 62020 62021static void 62022Opcode_get_smod_offset_table_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62023{ 62024 slotbuf[0] = 0x35410; 62025} 62026 62027static void 62028Opcode_get_smod_offset_table_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62029{ 62030 slotbuf[0] = 0x35410; 62031} 62032 62033static void 62034Opcode_get_smod_offset_table_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62035{ 62036 slotbuf[0] = 0x5a015; 62037} 62038 62039static void 62040Opcode_get_smod_offset_table_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 62041{ 62042 slotbuf[0] = 0xc43f; 62043} 62044 62045static void 62046Opcode_get_smod_offset_table_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62047{ 62048 slotbuf[0] = 0x2dec21; 62049} 62050 62051static void 62052Opcode_get_smod_pos_Slot_inst_encode (xtensa_insnbuf slotbuf) 62053{ 62054 slotbuf[0] = 0xb70be0; 62055} 62056 62057static void 62058Opcode_get_smod_pos_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62059{ 62060 slotbuf[0] = 0x681ac; 62061} 62062 62063static void 62064Opcode_get_smod_pos_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62065{ 62066 slotbuf[0] = 0x681ac; 62067} 62068 62069static void 62070Opcode_get_smod_pos_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62071{ 62072 slotbuf[0] = 0x64055; 62073} 62074 62075static void 62076Opcode_get_smod_pos_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 62077{ 62078 slotbuf[0] = 0xc26f; 62079} 62080 62081static void 62082Opcode_get_smod_pos_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62083{ 62084 slotbuf[0] = 0x3543ed; 62085} 62086 62087static void 62088Opcode_get_sov_Slot_inst_encode (xtensa_insnbuf slotbuf) 62089{ 62090 slotbuf[0] = 0xb70bf0; 62091} 62092 62093static void 62094Opcode_get_sov_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62095{ 62096 slotbuf[0] = 0x681ec; 62097} 62098 62099static void 62100Opcode_get_sov_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62101{ 62102 slotbuf[0] = 0x681ec; 62103} 62104 62105static void 62106Opcode_get_sov_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62107{ 62108 slotbuf[0] = 0x64059; 62109} 62110 62111static void 62112Opcode_get_sov_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62113{ 62114 slotbuf[0] = 0x35802d; 62115} 62116 62117static void 62118Opcode_get_wght_Slot_inst_encode (xtensa_insnbuf slotbuf) 62119{ 62120 slotbuf[0] = 0xd70b00; 62121} 62122 62123static void 62124Opcode_get_wght_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62125{ 62126 slotbuf[0] = 0x6826c; 62127} 62128 62129static void 62130Opcode_get_wght_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62131{ 62132 slotbuf[0] = 0x6826c; 62133} 62134 62135static void 62136Opcode_get_wght_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62137{ 62138 slotbuf[0] = 0x6405d; 62139} 62140 62141static void 62142Opcode_get_wght_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 62143{ 62144 slotbuf[0] = 0xc1ef; 62145} 62146 62147static void 62148Opcode_get_wght_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62149{ 62150 slotbuf[0] = 0x35804d; 62151} 62152 62153static void 62154Opcode_set_argmax_Slot_inst_encode (xtensa_insnbuf slotbuf) 62155{ 62156 slotbuf[0] = 0xd70b30; 62157} 62158 62159static void 62160Opcode_set_argmax_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 62161{ 62162 slotbuf[0] = 0x400d9; 62163} 62164 62165static void 62166Opcode_set_argmax_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 62167{ 62168 slotbuf[0] = 0x8254; 62169} 62170 62171static void 62172Opcode_set_argmax_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 62173{ 62174 slotbuf[0] = 0x400d9; 62175} 62176 62177static void 62178Opcode_set_argmax_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 62179{ 62180 slotbuf[0] = 0x85d4; 62181} 62182 62183static void 62184Opcode_set_argmax_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 62185{ 62186 slotbuf[0] = 0x11d; 62187} 62188 62189static void 62190Opcode_set_argmax_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 62191{ 62192 slotbuf[0] = 0x810d0; 62193} 62194 62195static void 62196Opcode_set_ext_regs_Slot_inst_encode (xtensa_insnbuf slotbuf) 62197{ 62198 slotbuf[0] = 0x370b00; 62199} 62200 62201static void 62202Opcode_set_ext_regs_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 62203{ 62204 slotbuf[0] = 0x32400; 62205} 62206 62207static void 62208Opcode_set_ext_regs_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 62209{ 62210 slotbuf[0] = 0x10c01; 62211} 62212 62213static void 62214Opcode_set_ext_regs_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 62215{ 62216 slotbuf[0] = 0x2dc00; 62217} 62218 62219static void 62220Opcode_set_ext_regs_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 62221{ 62222 slotbuf[0] = 0x12001; 62223} 62224 62225static void 62226Opcode_set_ext_regs_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 62227{ 62228 slotbuf[0] = 0xe002; 62229} 62230 62231static void 62232Opcode_set_ext_regs_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 62233{ 62234 slotbuf[0] = 0x4e1401; 62235} 62236 62237static void 62238Opcode_set_hsar_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 62239{ 62240 slotbuf[0] = 0x400dd; 62241} 62242 62243static void 62244Opcode_set_hsar_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 62245{ 62246 slotbuf[0] = 0x8294; 62247} 62248 62249static void 62250Opcode_set_hsar_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 62251{ 62252 slotbuf[0] = 0x400dd; 62253} 62254 62255static void 62256Opcode_set_hsar_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 62257{ 62258 slotbuf[0] = 0x8dd4; 62259} 62260 62261static void 62262Opcode_set_hsar_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 62263{ 62264 slotbuf[0] = 0x159; 62265} 62266 62267static void 62268Opcode_set_hsar_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 62269{ 62270 slotbuf[0] = 0x820d0; 62271} 62272 62273static void 62274Opcode_set_llr_buf_Slot_inst_encode (xtensa_insnbuf slotbuf) 62275{ 62276 slotbuf[0] = 0xb70300; 62277} 62278 62279static void 62280Opcode_set_llr_buf_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62281{ 62282 slotbuf[0] = 0x6c202; 62283} 62284 62285static void 62286Opcode_set_llr_buf_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62287{ 62288 slotbuf[0] = 0x7c202; 62289} 62290 62291static void 62292Opcode_set_llr_buf_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62293{ 62294 slotbuf[0] = 0x70001; 62295} 62296 62297static void 62298Opcode_set_llr_buf_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 62299{ 62300 slotbuf[0] = 0xc02f; 62301} 62302 62303static void 62304Opcode_set_llr_buf_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62305{ 62306 slotbuf[0] = 0x35402d; 62307} 62308 62309static void 62310Opcode_set_llr_pos_Slot_inst_encode (xtensa_insnbuf slotbuf) 62311{ 62312 slotbuf[0] = 0x1620d0; 62313} 62314 62315static void 62316Opcode_set_llr_pos_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62317{ 62318 slotbuf[0] = 0x3d480; 62319} 62320 62321static void 62322Opcode_set_llr_pos_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62323{ 62324 slotbuf[0] = 0x3d480; 62325} 62326 62327static void 62328Opcode_set_llr_pos_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62329{ 62330 slotbuf[0] = 0x5dc81; 62331} 62332 62333static void 62334Opcode_set_llr_pos_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 62335{ 62336 slotbuf[0] = 0x10200; 62337} 62338 62339static void 62340Opcode_set_llr_pos_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62341{ 62342 slotbuf[0] = 0x2de941; 62343} 62344 62345static void 62346Opcode_set_max_Slot_inst_encode (xtensa_insnbuf slotbuf) 62347{ 62348 slotbuf[0] = 0xd70b50; 62349} 62350 62351static void 62352Opcode_set_max_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 62353{ 62354 slotbuf[0] = 0x404d9; 62355} 62356 62357static void 62358Opcode_set_max_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 62359{ 62360 slotbuf[0] = 0x8314; 62361} 62362 62363static void 62364Opcode_set_max_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 62365{ 62366 slotbuf[0] = 0x404d9; 62367} 62368 62369static void 62370Opcode_set_max_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 62371{ 62372 slotbuf[0] = 0x95d4; 62373} 62374 62375static void 62376Opcode_set_max_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 62377{ 62378 slotbuf[0] = 0x199; 62379} 62380 62381static void 62382Opcode_set_max_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 62383{ 62384 slotbuf[0] = 0x810d4; 62385} 62386 62387static void 62388Opcode_set_nco_Slot_inst_encode (xtensa_insnbuf slotbuf) 62389{ 62390 slotbuf[0] = 0xd70b60; 62391} 62392 62393static void 62394Opcode_set_nco_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 62395{ 62396 slotbuf[0] = 0x408d9; 62397} 62398 62399static void 62400Opcode_set_nco_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 62401{ 62402 slotbuf[0] = 0x8654; 62403} 62404 62405static void 62406Opcode_set_nco_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 62407{ 62408 slotbuf[0] = 0x408d9; 62409} 62410 62411static void 62412Opcode_set_nco_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 62413{ 62414 slotbuf[0] = 0xa5d4; 62415} 62416 62417static void 62418Opcode_set_nco_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 62419{ 62420 slotbuf[0] = 0x51d; 62421} 62422 62423static void 62424Opcode_set_nco_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 62425{ 62426 slotbuf[0] = 0x810d8; 62427} 62428 62429static void 62430Opcode_set_perm_reg_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62431{ 62432 slotbuf[0] = 0x3d500; 62433} 62434 62435static void 62436Opcode_set_perm_reg_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 62437{ 62438 slotbuf[0] = 0xf403; 62439} 62440 62441static void 62442Opcode_set_perm_reg_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62443{ 62444 slotbuf[0] = 0x3d500; 62445} 62446 62447static void 62448Opcode_set_perm_reg_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62449{ 62450 slotbuf[0] = 0x5dd01; 62451} 62452 62453static void 62454Opcode_set_perm_reg_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 62455{ 62456 slotbuf[0] = 0x10040; 62457} 62458 62459static void 62460Opcode_set_perm_reg_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62461{ 62462 slotbuf[0] = 0x2de981; 62463} 62464 62465static void 62466Opcode_set_phasor_n_Slot_inst_encode (xtensa_insnbuf slotbuf) 62467{ 62468 slotbuf[0] = 0x1620e0; 62469} 62470 62471static void 62472Opcode_set_phasor_n_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62473{ 62474 slotbuf[0] = 0x3d600; 62475} 62476 62477static void 62478Opcode_set_phasor_n_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62479{ 62480 slotbuf[0] = 0x3d600; 62481} 62482 62483static void 62484Opcode_set_phasor_n_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62485{ 62486 slotbuf[0] = 0x5de01; 62487} 62488 62489static void 62490Opcode_set_phasor_n_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62491{ 62492 slotbuf[0] = 0x2de9c1; 62493} 62494 62495static void 62496Opcode_set_phasor_offset_Slot_inst_encode (xtensa_insnbuf slotbuf) 62497{ 62498 slotbuf[0] = 0x1630d0; 62499} 62500 62501static void 62502Opcode_set_phasor_offset_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62503{ 62504 slotbuf[0] = 0x3d4c0; 62505} 62506 62507static void 62508Opcode_set_phasor_offset_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62509{ 62510 slotbuf[0] = 0x3d4c0; 62511} 62512 62513static void 62514Opcode_set_phasor_offset_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62515{ 62516 slotbuf[0] = 0x5dcc1; 62517} 62518 62519static void 62520Opcode_set_phasor_offset_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62521{ 62522 slotbuf[0] = 0x2dea41; 62523} 62524 62525static void 62526Opcode_set_sar_Slot_inst_encode (xtensa_insnbuf slotbuf) 62527{ 62528 slotbuf[0] = 0xd70b70; 62529} 62530 62531static void 62532Opcode_set_sar_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 62533{ 62534 slotbuf[0] = 0x410d9; 62535} 62536 62537static void 62538Opcode_set_sar_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62539{ 62540 slotbuf[0] = 0x683ac; 62541} 62542 62543static void 62544Opcode_set_sar_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 62545{ 62546 slotbuf[0] = 0x8a54; 62547} 62548 62549static void 62550Opcode_set_sar_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 62551{ 62552 slotbuf[0] = 0x8237; 62553} 62554 62555static void 62556Opcode_set_sar_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 62557{ 62558 slotbuf[0] = 0x410d9; 62559} 62560 62561static void 62562Opcode_set_sar_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62563{ 62564 slotbuf[0] = 0x683ac; 62565} 62566 62567static void 62568Opcode_set_sar_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 62569{ 62570 slotbuf[0] = 0x9dd4; 62571} 62572 62573static void 62574Opcode_set_sar_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62575{ 62576 slotbuf[0] = 0x64075; 62577} 62578 62579static void 62580Opcode_set_sar_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 62581{ 62582 slotbuf[0] = 0x91d; 62583} 62584 62585static void 62586Opcode_set_sar_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 62587{ 62588 slotbuf[0] = 0xc0b7; 62589} 62590 62591static void 62592Opcode_set_sar_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 62593{ 62594 slotbuf[0] = 0x814d0; 62595} 62596 62597static void 62598Opcode_set_sar_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62599{ 62600 slotbuf[0] = 0x3581ad; 62601} 62602 62603static void 62604Opcode_set_scale_reg_Slot_inst_encode (xtensa_insnbuf slotbuf) 62605{ 62606 slotbuf[0] = 0x1620f0; 62607} 62608 62609static void 62610Opcode_set_scale_reg_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62611{ 62612 slotbuf[0] = 0x3d540; 62613} 62614 62615static void 62616Opcode_set_scale_reg_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62617{ 62618 slotbuf[0] = 0x3d540; 62619} 62620 62621static void 62622Opcode_set_scale_reg_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62623{ 62624 slotbuf[0] = 0x5dd41; 62625} 62626 62627static void 62628Opcode_set_scale_reg_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 62629{ 62630 slotbuf[0] = 0x10080; 62631} 62632 62633static void 62634Opcode_set_scale_reg_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62635{ 62636 slotbuf[0] = 0x2dea81; 62637} 62638 62639static void 62640Opcode_set_smod_buf_Slot_inst_encode (xtensa_insnbuf slotbuf) 62641{ 62642 slotbuf[0] = 0x370e00; 62643} 62644 62645static void 62646Opcode_set_smod_buf_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62647{ 62648 slotbuf[0] = 0x5c008; 62649} 62650 62651static void 62652Opcode_set_smod_buf_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62653{ 62654 slotbuf[0] = 0x5c008; 62655} 62656 62657static void 62658Opcode_set_smod_buf_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62659{ 62660 slotbuf[0] = 0x64041; 62661} 62662 62663static void 62664Opcode_set_smod_buf_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 62665{ 62666 slotbuf[0] = 0xc073; 62667} 62668 62669static void 62670Opcode_set_smod_buf_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62671{ 62672 slotbuf[0] = 0x350039; 62673} 62674 62675static void 62676Opcode_set_smod_offset_table_Slot_inst_encode (xtensa_insnbuf slotbuf) 62677{ 62678 slotbuf[0] = 0xd70b90; 62679} 62680 62681static void 62682Opcode_set_smod_offset_table_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62683{ 62684 slotbuf[0] = 0x683ec; 62685} 62686 62687static void 62688Opcode_set_smod_offset_table_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62689{ 62690 slotbuf[0] = 0x683ec; 62691} 62692 62693static void 62694Opcode_set_smod_offset_table_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62695{ 62696 slotbuf[0] = 0x64079; 62697} 62698 62699static void 62700Opcode_set_smod_offset_table_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 62701{ 62702 slotbuf[0] = 0xc137; 62703} 62704 62705static void 62706Opcode_set_smod_offset_table_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62707{ 62708 slotbuf[0] = 0x3582ad; 62709} 62710 62711static void 62712Opcode_set_smod_pos_Slot_inst_encode (xtensa_insnbuf slotbuf) 62713{ 62714 slotbuf[0] = 0x1630e0; 62715} 62716 62717static void 62718Opcode_set_smod_pos_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62719{ 62720 slotbuf[0] = 0x3d580; 62721} 62722 62723static void 62724Opcode_set_smod_pos_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62725{ 62726 slotbuf[0] = 0x3d580; 62727} 62728 62729static void 62730Opcode_set_smod_pos_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62731{ 62732 slotbuf[0] = 0x5dd81; 62733} 62734 62735static void 62736Opcode_set_smod_pos_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 62737{ 62738 slotbuf[0] = 0x10440; 62739} 62740 62741static void 62742Opcode_set_smod_pos_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62743{ 62744 slotbuf[0] = 0x2deb01; 62745} 62746 62747static void 62748Opcode_set_sov_Slot_inst_encode (xtensa_insnbuf slotbuf) 62749{ 62750 slotbuf[0] = 0x1630f0; 62751} 62752 62753static void 62754Opcode_set_sov_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62755{ 62756 slotbuf[0] = 0x3d5c0; 62757} 62758 62759static void 62760Opcode_set_sov_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62761{ 62762 slotbuf[0] = 0x3d5c0; 62763} 62764 62765static void 62766Opcode_set_sov_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62767{ 62768 slotbuf[0] = 0x5ddc1; 62769} 62770 62771static void 62772Opcode_set_sov_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62773{ 62774 slotbuf[0] = 0x2deac1; 62775} 62776 62777static void 62778Opcode_set_wght_Slot_inst_encode (xtensa_insnbuf slotbuf) 62779{ 62780 slotbuf[0] = 0x16a010; 62781} 62782 62783static void 62784Opcode_set_wght_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62785{ 62786 slotbuf[0] = 0x3d640; 62787} 62788 62789static void 62790Opcode_set_wght_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62791{ 62792 slotbuf[0] = 0x3d640; 62793} 62794 62795static void 62796Opcode_set_wght_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 62797{ 62798 slotbuf[0] = 0x5de41; 62799} 62800 62801static void 62802Opcode_set_wght_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 62803{ 62804 slotbuf[0] = 0x10840; 62805} 62806 62807static void 62808Opcode_set_wght_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62809{ 62810 slotbuf[0] = 0x2deb41; 62811} 62812 62813static void 62814Opcode_lac2x32_Slot_inst_encode (xtensa_insnbuf slotbuf) 62815{ 62816 slotbuf[0] = 0x60000; 62817} 62818 62819static void 62820Opcode_lac2x32_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62821{ 62822 slotbuf[0] = 0; 62823} 62824 62825static void 62826Opcode_lac2x32_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62827{ 62828 slotbuf[0] = 0; 62829} 62830 62831static void 62832Opcode_lac2x32_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62833{ 62834 slotbuf[0] = 0x300001; 62835} 62836 62837static void 62838Opcode_lac2x64_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 62839{ 62840 slotbuf[0] = 0x82003; 62841} 62842 62843static void 62844Opcode_lac2x64_0_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62845{ 62846 slotbuf[0] = 0x2c00; 62847} 62848 62849static void 62850Opcode_lac2x64_0_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62851{ 62852 slotbuf[0] = 0x2c00; 62853} 62854 62855static void 62856Opcode_lac2x64_0_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62857{ 62858 slotbuf[0] = 0x2c0c01; 62859} 62860 62861static void 62862Opcode_lac2x64_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 62863{ 62864 slotbuf[0] = 0x32003; 62865} 62866 62867static void 62868Opcode_lac2x64_1_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62869{ 62870 slotbuf[0] = 0x6c00; 62871} 62872 62873static void 62874Opcode_lac2x64_1_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62875{ 62876 slotbuf[0] = 0x6c00; 62877} 62878 62879static void 62880Opcode_lac2x64_1_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62881{ 62882 slotbuf[0] = 0x2c2801; 62883} 62884 62885static void 62886Opcode_lac2x64_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 62887{ 62888 slotbuf[0] = 0x132003; 62889} 62890 62891static void 62892Opcode_lac2x64_2_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62893{ 62894 slotbuf[0] = 0x1400; 62895} 62896 62897static void 62898Opcode_lac2x64_2_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62899{ 62900 slotbuf[0] = 0x1400; 62901} 62902 62903static void 62904Opcode_lac2x64_2_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62905{ 62906 slotbuf[0] = 0x2c4c01; 62907} 62908 62909static void 62910Opcode_lac2x64_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 62911{ 62912 slotbuf[0] = 0x52003; 62913} 62914 62915static void 62916Opcode_lac2x64_3_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62917{ 62918 slotbuf[0] = 0x1800; 62919} 62920 62921static void 62922Opcode_lac2x64_3_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62923{ 62924 slotbuf[0] = 0x1800; 62925} 62926 62927static void 62928Opcode_lac2x64_3_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62929{ 62930 slotbuf[0] = 0x2c2c01; 62931} 62932 62933static void 62934Opcode_lac32_r_Slot_inst_encode (xtensa_insnbuf slotbuf) 62935{ 62936 slotbuf[0] = 0x61000; 62937} 62938 62939static void 62940Opcode_lac32_r_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62941{ 62942 slotbuf[0] = 0x400; 62943} 62944 62945static void 62946Opcode_lac32_r_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62947{ 62948 slotbuf[0] = 0x400; 62949} 62950 62951static void 62952Opcode_lac32_r_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62953{ 62954 slotbuf[0] = 0x2c0001; 62955} 62956 62957static void 62958Opcode_lac_ih_Slot_inst_encode (xtensa_insnbuf slotbuf) 62959{ 62960 slotbuf[0] = 0x2003; 62961} 62962 62963static void 62964Opcode_lac_ih_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62965{ 62966 slotbuf[0] = 0x800; 62967} 62968 62969static void 62970Opcode_lac_ih_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62971{ 62972 slotbuf[0] = 0x800; 62973} 62974 62975static void 62976Opcode_lac_ih_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 62977{ 62978 slotbuf[0] = 0x2c0401; 62979} 62980 62981static void 62982Opcode_lac_il_Slot_inst_encode (xtensa_insnbuf slotbuf) 62983{ 62984 slotbuf[0] = 0x12003; 62985} 62986 62987static void 62988Opcode_lac_il_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 62989{ 62990 slotbuf[0] = 0x1000; 62991} 62992 62993static void 62994Opcode_lac_il_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 62995{ 62996 slotbuf[0] = 0x1000; 62997} 62998 62999static void 63000Opcode_lac_il_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63001{ 63002 slotbuf[0] = 0x2c0801; 63003} 63004 63005static void 63006Opcode_lac_rh_Slot_inst_encode (xtensa_insnbuf slotbuf) 63007{ 63008 slotbuf[0] = 0x22003; 63009} 63010 63011static void 63012Opcode_lac_rh_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63013{ 63014 slotbuf[0] = 0xc00; 63015} 63016 63017static void 63018Opcode_lac_rh_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63019{ 63020 slotbuf[0] = 0xc00; 63021} 63022 63023static void 63024Opcode_lac_rh_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63025{ 63026 slotbuf[0] = 0x2c1001; 63027} 63028 63029static void 63030Opcode_lac_rl_Slot_inst_encode (xtensa_insnbuf slotbuf) 63031{ 63032 slotbuf[0] = 0x42003; 63033} 63034 63035static void 63036Opcode_lac_rl_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63037{ 63038 slotbuf[0] = 0x2800; 63039} 63040 63041static void 63042Opcode_lac_rl_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63043{ 63044 slotbuf[0] = 0x2800; 63045} 63046 63047static void 63048Opcode_lac_rl_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63049{ 63050 slotbuf[0] = 0x2c2401; 63051} 63052 63053static void 63054Opcode_lcm_Slot_inst_encode (xtensa_insnbuf slotbuf) 63055{ 63056 slotbuf[0] = 0x70300; 63057} 63058 63059static void 63060Opcode_lcm_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63061{ 63062 slotbuf[0] = 0x40008; 63063} 63064 63065static void 63066Opcode_lcm_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 63067{ 63068 slotbuf[0] = 0x4001; 63069} 63070 63071static void 63072Opcode_lcm_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63073{ 63074 slotbuf[0] = 0x40008; 63075} 63076 63077static void 63078Opcode_lcm_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 63079{ 63080 slotbuf[0] = 0x54000; 63081} 63082 63083static void 63084Opcode_lcm_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 63085{ 63086 slotbuf[0] = 0x2; 63087} 63088 63089static void 63090Opcode_lcm_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63091{ 63092 slotbuf[0] = 0x340011; 63093} 63094 63095static void 63096Opcode_lcm_pinc_Slot_inst_encode (xtensa_insnbuf slotbuf) 63097{ 63098 slotbuf[0] = 0x70000; 63099} 63100 63101static void 63102Opcode_lcm_pinc_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63103{ 63104 slotbuf[0] = 0x40000; 63105} 63106 63107static void 63108Opcode_lcm_pinc_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63109{ 63110 slotbuf[0] = 0x40000; 63111} 63112 63113static void 63114Opcode_lcm_pinc_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 63115{ 63116 slotbuf[0] = 0; 63117} 63118 63119static void 63120Opcode_lcm_pinc_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63121{ 63122 slotbuf[0] = 0x340001; 63123} 63124 63125static void 63126Opcode_lcm_pinc_x_Slot_inst_encode (xtensa_insnbuf slotbuf) 63127{ 63128 slotbuf[0] = 0x680000; 63129} 63130 63131static void 63132Opcode_lcm_pinc_x_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63133{ 63134 slotbuf[0] = 0x54001; 63135} 63136 63137static void 63138Opcode_lcm_pinc_x_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63139{ 63140 slotbuf[0] = 0x54001; 63141} 63142 63143static void 63144Opcode_lcm_pinc_x_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 63145{ 63146 slotbuf[0] = 0x58000; 63147} 63148 63149static void 63150Opcode_lcm_pinc_x_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63151{ 63152 slotbuf[0] = 0x414000; 63153} 63154 63155static void 63156Opcode_lcm_u_Slot_inst_encode (xtensa_insnbuf slotbuf) 63157{ 63158 slotbuf[0] = 0x70100; 63159} 63160 63161static void 63162Opcode_lcm_u_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63163{ 63164 slotbuf[0] = 0x40004; 63165} 63166 63167static void 63168Opcode_lcm_u_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 63169{ 63170 slotbuf[0] = 0x10001; 63171} 63172 63173static void 63174Opcode_lcm_u_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63175{ 63176 slotbuf[0] = 0x40004; 63177} 63178 63179static void 63180Opcode_lcm_u_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 63181{ 63182 slotbuf[0] = 0x8000; 63183} 63184 63185static void 63186Opcode_lcm_u_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 63187{ 63188 slotbuf[0] = 0x10001; 63189} 63190 63191static void 63192Opcode_lcm_u_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63193{ 63194 slotbuf[0] = 0x380001; 63195} 63196 63197static void 63198Opcode_lcm_x_Slot_inst_encode (xtensa_insnbuf slotbuf) 63199{ 63200 slotbuf[0] = 0x880000; 63201} 63202 63203static void 63204Opcode_lcm_x_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63205{ 63206 slotbuf[0] = 0x58001; 63207} 63208 63209static void 63210Opcode_lcm_x_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 63211{ 63212 slotbuf[0] = 0x2; 63213} 63214 63215static void 63216Opcode_lcm_x_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63217{ 63218 slotbuf[0] = 0x58001; 63219} 63220 63221static void 63222Opcode_lcm_x_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 63223{ 63224 slotbuf[0] = 0x4001; 63225} 63226 63227static void 63228Opcode_lcm_x_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 63229{ 63230 slotbuf[0] = 0x5c000; 63231} 63232 63233static void 63234Opcode_lcm_x_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 63235{ 63236 slotbuf[0] = 0x4002; 63237} 63238 63239static void 63240Opcode_lcm_x_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63241{ 63242 slotbuf[0] = 0x418000; 63243} 63244 63245static void 63246Opcode_lcm_xu_Slot_inst_encode (xtensa_insnbuf slotbuf) 63247{ 63248 slotbuf[0] = 0xa80000; 63249} 63250 63251static void 63252Opcode_lcm_xu_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63253{ 63254 slotbuf[0] = 0x5c001; 63255} 63256 63257static void 63258Opcode_lcm_xu_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 63259{ 63260 slotbuf[0] = 0x4002; 63261} 63262 63263static void 63264Opcode_lcm_xu_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63265{ 63266 slotbuf[0] = 0x5c001; 63267} 63268 63269static void 63270Opcode_lcm_xu_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 63271{ 63272 slotbuf[0] = 0x4002; 63273} 63274 63275static void 63276Opcode_lcm_xu_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 63277{ 63278 slotbuf[0] = 0x64000; 63279} 63280 63281static void 63282Opcode_lcm_xu_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 63283{ 63284 slotbuf[0] = 0x3; 63285} 63286 63287static void 63288Opcode_lcm_xu_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63289{ 63290 slotbuf[0] = 0x41c000; 63291} 63292 63293static void 63294Opcode_lp_Slot_inst_encode (xtensa_insnbuf slotbuf) 63295{ 63296 slotbuf[0] = 0x70200; 63297} 63298 63299static void 63300Opcode_lp_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63301{ 63302 slotbuf[0] = 0x340005; 63303} 63304 63305static void 63306Opcode_lp_x_Slot_inst_encode (xtensa_insnbuf slotbuf) 63307{ 63308 slotbuf[0] = 0xc80000; 63309} 63310 63311static void 63312Opcode_lp_x_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63313{ 63314 slotbuf[0] = 0x424000; 63315} 63316 63317static void 63318Opcode_lq_Slot_inst_encode (xtensa_insnbuf slotbuf) 63319{ 63320 slotbuf[0] = 0x70400; 63321} 63322 63323static void 63324Opcode_lq_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63325{ 63326 slotbuf[0] = 0x340009; 63327} 63328 63329static void 63330Opcode_lq_x_Slot_inst_encode (xtensa_insnbuf slotbuf) 63331{ 63332 slotbuf[0] = 0xe80000; 63333} 63334 63335static void 63336Opcode_lq_x_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63337{ 63338 slotbuf[0] = 0x428000; 63339} 63340 63341static void 63342Opcode_lut0_Slot_inst_encode (xtensa_insnbuf slotbuf) 63343{ 63344 slotbuf[0] = 0x2d0000; 63345} 63346 63347static void 63348Opcode_lut0_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63349{ 63350 slotbuf[0] = 0x42c000; 63351} 63352 63353static void 63354Opcode_lut1_Slot_inst_encode (xtensa_insnbuf slotbuf) 63355{ 63356 slotbuf[0] = 0x3d0000; 63357} 63358 63359static void 63360Opcode_lut1_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63361{ 63362 slotbuf[0] = 0x434000; 63363} 63364 63365static void 63366Opcode_lut2_Slot_inst_encode (xtensa_insnbuf slotbuf) 63367{ 63368 slotbuf[0] = 0x4d0000; 63369} 63370 63371static void 63372Opcode_lut2_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63373{ 63374 slotbuf[0] = 0x438000; 63375} 63376 63377static void 63378Opcode_lut3_Slot_inst_encode (xtensa_insnbuf slotbuf) 63379{ 63380 slotbuf[0] = 0x6c0000; 63381} 63382 63383static void 63384Opcode_lut3_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63385{ 63386 slotbuf[0] = 0x43c000; 63387} 63388 63389static void 63390Opcode_sac2x32_Slot_inst_encode (xtensa_insnbuf slotbuf) 63391{ 63392 slotbuf[0] = 0xc0000; 63393} 63394 63395static void 63396Opcode_sac2x32_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63397{ 63398 slotbuf[0] = 0x1; 63399} 63400 63401static void 63402Opcode_sac2x32_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63403{ 63404 slotbuf[0] = 0x1; 63405} 63406 63407static void 63408Opcode_sac2x32_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63409{ 63410 slotbuf[0] = 0x3c0001; 63411} 63412 63413static void 63414Opcode_sac2x64_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 63415{ 63416 slotbuf[0] = 0xf88000; 63417} 63418 63419static void 63420Opcode_sac2x64_0_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63421{ 63422 slotbuf[0] = 0x5c002; 63423} 63424 63425static void 63426Opcode_sac2x64_0_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63427{ 63428 slotbuf[0] = 0x68002; 63429} 63430 63431static void 63432Opcode_sac2x64_0_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63433{ 63434 slotbuf[0] = 0x52a000; 63435} 63436 63437static void 63438Opcode_sac2x64_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 63439{ 63440 slotbuf[0] = 0x8d8000; 63441} 63442 63443static void 63444Opcode_sac2x64_1_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63445{ 63446 slotbuf[0] = 0x5e002; 63447} 63448 63449static void 63450Opcode_sac2x64_1_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63451{ 63452 slotbuf[0] = 0x70002; 63453} 63454 63455static void 63456Opcode_sac2x64_1_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63457{ 63458 slotbuf[0] = 0x52c000; 63459} 63460 63461static void 63462Opcode_sac2x64_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 63463{ 63464 slotbuf[0] = 0x9d8000; 63465} 63466 63467static void 63468Opcode_sac2x64_2_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63469{ 63470 slotbuf[0] = 0x64002; 63471} 63472 63473static void 63474Opcode_sac2x64_2_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63475{ 63476 slotbuf[0] = 0x6a002; 63477} 63478 63479static void 63480Opcode_sac2x64_2_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63481{ 63482 slotbuf[0] = 0x52e000; 63483} 63484 63485static void 63486Opcode_sac2x64_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 63487{ 63488 slotbuf[0] = 0xac8000; 63489} 63490 63491static void 63492Opcode_sac2x64_3_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63493{ 63494 slotbuf[0] = 0x68002; 63495} 63496 63497static void 63498Opcode_sac2x64_3_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63499{ 63500 slotbuf[0] = 0x6c002; 63501} 63502 63503static void 63504Opcode_sac2x64_3_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63505{ 63506 slotbuf[0] = 0x532000; 63507} 63508 63509static void 63510Opcode_sac32_r_Slot_inst_encode (xtensa_insnbuf slotbuf) 63511{ 63512 slotbuf[0] = 0xd0000; 63513} 63514 63515static void 63516Opcode_sac32_r_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63517{ 63518 slotbuf[0] = 0x8001; 63519} 63520 63521static void 63522Opcode_sac32_r_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63523{ 63524 slotbuf[0] = 0x8001; 63525} 63526 63527static void 63528Opcode_sac32_r_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63529{ 63530 slotbuf[0] = 0x3c8001; 63531} 63532 63533static void 63534Opcode_sac_ih_Slot_inst_encode (xtensa_insnbuf slotbuf) 63535{ 63536 slotbuf[0] = 0x6d0000; 63537} 63538 63539static void 63540Opcode_sac_ih_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63541{ 63542 slotbuf[0] = 0x40002; 63543} 63544 63545static void 63546Opcode_sac_ih_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63547{ 63548 slotbuf[0] = 0x40002; 63549} 63550 63551static void 63552Opcode_sac_ih_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63553{ 63554 slotbuf[0] = 0x4a8000; 63555} 63556 63557static void 63558Opcode_sac_il_Slot_inst_encode (xtensa_insnbuf slotbuf) 63559{ 63560 slotbuf[0] = 0x6d8000; 63561} 63562 63563static void 63564Opcode_sac_il_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63565{ 63566 slotbuf[0] = 0x18002; 63567} 63568 63569static void 63570Opcode_sac_il_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63571{ 63572 slotbuf[0] = 0x18002; 63573} 63574 63575static void 63576Opcode_sac_il_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63577{ 63578 slotbuf[0] = 0x4b0000; 63579} 63580 63581static void 63582Opcode_sac_rh_Slot_inst_encode (xtensa_insnbuf slotbuf) 63583{ 63584 slotbuf[0] = 0x8d0000; 63585} 63586 63587static void 63588Opcode_sac_rh_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63589{ 63590 slotbuf[0] = 0x1a002; 63591} 63592 63593static void 63594Opcode_sac_rh_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63595{ 63596 slotbuf[0] = 0x1a002; 63597} 63598 63599static void 63600Opcode_sac_rh_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63601{ 63602 slotbuf[0] = 0x4aa000; 63603} 63604 63605static void 63606Opcode_sac_rl_Slot_inst_encode (xtensa_insnbuf slotbuf) 63607{ 63608 slotbuf[0] = 0xac0000; 63609} 63610 63611static void 63612Opcode_sac_rl_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63613{ 63614 slotbuf[0] = 0x28002; 63615} 63616 63617static void 63618Opcode_sac_rl_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63619{ 63620 slotbuf[0] = 0x28002; 63621} 63622 63623static void 63624Opcode_sac_rl_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63625{ 63626 slotbuf[0] = 0x4b2000; 63627} 63628 63629static void 63630Opcode_scm_Slot_inst_encode (xtensa_insnbuf slotbuf) 63631{ 63632 slotbuf[0] = 0x5d0000; 63633} 63634 63635static void 63636Opcode_scm_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63637{ 63638 slotbuf[0] = 0xc002; 63639} 63640 63641static void 63642Opcode_scm_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 63643{ 63644 slotbuf[0] = 0x4003; 63645} 63646 63647static void 63648Opcode_scm_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63649{ 63650 slotbuf[0] = 0xc002; 63651} 63652 63653static void 63654Opcode_scm_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 63655{ 63656 slotbuf[0] = 0xc001; 63657} 63658 63659static void 63660Opcode_scm_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 63661{ 63662 slotbuf[0] = 0xc000; 63663} 63664 63665static void 63666Opcode_scm_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63667{ 63668 slotbuf[0] = 0x4b8000; 63669} 63670 63671static void 63672Opcode_scm_pinc_Slot_inst_encode (xtensa_insnbuf slotbuf) 63673{ 63674 slotbuf[0] = 0x2c0000; 63675} 63676 63677static void 63678Opcode_scm_pinc_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63679{ 63680 slotbuf[0] = 0x10001; 63681} 63682 63683static void 63684Opcode_scm_pinc_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63685{ 63686 slotbuf[0] = 0x10001; 63687} 63688 63689static void 63690Opcode_scm_pinc_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 63691{ 63692 slotbuf[0] = 0x10000; 63693} 63694 63695static void 63696Opcode_scm_pinc_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63697{ 63698 slotbuf[0] = 0x3d0001; 63699} 63700 63701static void 63702Opcode_scm_pinc_x_Slot_inst_encode (xtensa_insnbuf slotbuf) 63703{ 63704 slotbuf[0] = 0x780000; 63705} 63706 63707static void 63708Opcode_scm_pinc_x_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63709{ 63710 slotbuf[0] = 0x14002; 63711} 63712 63713static void 63714Opcode_scm_pinc_x_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63715{ 63716 slotbuf[0] = 0x14002; 63717} 63718 63719static void 63720Opcode_scm_pinc_x_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 63721{ 63722 slotbuf[0] = 0x14001; 63723} 63724 63725static void 63726Opcode_scm_pinc_x_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63727{ 63728 slotbuf[0] = 0x4bc000; 63729} 63730 63731static void 63732Opcode_scm_u_Slot_inst_encode (xtensa_insnbuf slotbuf) 63733{ 63734 slotbuf[0] = 0x4c0000; 63735} 63736 63737static void 63738Opcode_scm_u_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63739{ 63740 slotbuf[0] = 0x20001; 63741} 63742 63743static void 63744Opcode_scm_u_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 63745{ 63746 slotbuf[0] = 0x10002; 63747} 63748 63749static void 63750Opcode_scm_u_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63751{ 63752 slotbuf[0] = 0x20001; 63753} 63754 63755static void 63756Opcode_scm_u_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 63757{ 63758 slotbuf[0] = 0x20000; 63759} 63760 63761static void 63762Opcode_scm_u_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 63763{ 63764 slotbuf[0] = 0x10002; 63765} 63766 63767static void 63768Opcode_scm_u_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63769{ 63770 slotbuf[0] = 0x3e0001; 63771} 63772 63773static void 63774Opcode_scm_x_Slot_inst_encode (xtensa_insnbuf slotbuf) 63775{ 63776 slotbuf[0] = 0x980000; 63777} 63778 63779static void 63780Opcode_scm_x_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63781{ 63782 slotbuf[0] = 0x30002; 63783} 63784 63785static void 63786Opcode_scm_x_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 63787{ 63788 slotbuf[0] = 0x8000; 63789} 63790 63791static void 63792Opcode_scm_x_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63793{ 63794 slotbuf[0] = 0x30002; 63795} 63796 63797static void 63798Opcode_scm_x_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 63799{ 63800 slotbuf[0] = 0x4003; 63801} 63802 63803static void 63804Opcode_scm_x_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 63805{ 63806 slotbuf[0] = 0x18001; 63807} 63808 63809static void 63810Opcode_scm_x_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 63811{ 63812 slotbuf[0] = 0x8001; 63813} 63814 63815static void 63816Opcode_scm_x_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63817{ 63818 slotbuf[0] = 0x4c4000; 63819} 63820 63821static void 63822Opcode_scm_xu_Slot_inst_encode (xtensa_insnbuf slotbuf) 63823{ 63824 slotbuf[0] = 0xb80000; 63825} 63826 63827static void 63828Opcode_scm_xu_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63829{ 63830 slotbuf[0] = 0x24002; 63831} 63832 63833static void 63834Opcode_scm_xu_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 63835{ 63836 slotbuf[0] = 0xc000; 63837} 63838 63839static void 63840Opcode_scm_xu_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63841{ 63842 slotbuf[0] = 0x24002; 63843} 63844 63845static void 63846Opcode_scm_xu_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 63847{ 63848 slotbuf[0] = 0x8000; 63849} 63850 63851static void 63852Opcode_scm_xu_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 63853{ 63854 slotbuf[0] = 0x1c001; 63855} 63856 63857static void 63858Opcode_scm_xu_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 63859{ 63860 slotbuf[0] = 0xc001; 63861} 63862 63863static void 63864Opcode_scm_xu_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63865{ 63866 slotbuf[0] = 0x4c8000; 63867} 63868 63869static void 63870Opcode_store_p_Slot_inst_encode (xtensa_insnbuf slotbuf) 63871{ 63872 slotbuf[0] = 0x7c0000; 63873} 63874 63875static void 63876Opcode_store_p_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63877{ 63878 slotbuf[0] = 0x48002; 63879} 63880 63881static void 63882Opcode_store_p_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63883{ 63884 slotbuf[0] = 0x4dc000; 63885} 63886 63887static void 63888Opcode_store_q_Slot_inst_encode (xtensa_insnbuf slotbuf) 63889{ 63890 slotbuf[0] = 0xcc0000; 63891} 63892 63893static void 63894Opcode_store_q_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63895{ 63896 slotbuf[0] = 0x50002; 63897} 63898 63899static void 63900Opcode_store_q_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63901{ 63902 slotbuf[0] = 0x4e4000; 63903} 63904 63905static void 63906Opcode_ar2cm_dup_Slot_inst_encode (xtensa_insnbuf slotbuf) 63907{ 63908 slotbuf[0] = 0x6a000; 63909} 63910 63911static void 63912Opcode_ar2cm_dup_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 63913{ 63914 slotbuf[0] = 0x3c080; 63915} 63916 63917static void 63918Opcode_ar2cm_dup_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63919{ 63920 slotbuf[0] = 0x5400; 63921} 63922 63923static void 63924Opcode_ar2cm_dup_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 63925{ 63926 slotbuf[0] = 0x40001; 63927} 63928 63929static void 63930Opcode_ar2cm_dup_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 63931{ 63932 slotbuf[0] = 0xf002; 63933} 63934 63935static void 63936Opcode_ar2cm_dup_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 63937{ 63938 slotbuf[0] = 0x38100; 63939} 63940 63941static void 63942Opcode_ar2cm_dup_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 63943{ 63944 slotbuf[0] = 0x5400; 63945} 63946 63947static void 63948Opcode_ar2cm_dup_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 63949{ 63950 slotbuf[0] = 0x40001; 63951} 63952 63953static void 63954Opcode_ar2cm_dup_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 63955{ 63956 slotbuf[0] = 0x53001; 63957} 63958 63959static void 63960Opcode_ar2cm_dup_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 63961{ 63962 slotbuf[0] = 0x4102; 63963} 63964 63965static void 63966Opcode_ar2cm_dup_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 63967{ 63968 slotbuf[0] = 0xb003; 63969} 63970 63971static void 63972Opcode_ar2cm_dup_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 63973{ 63974 slotbuf[0] = 0x1000c0; 63975} 63976 63977static void 63978Opcode_ar2cm_dup_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 63979{ 63980 slotbuf[0] = 0x2c6801; 63981} 63982 63983static void 63984Opcode_ar2cm_ln_Slot_inst_encode (xtensa_insnbuf slotbuf) 63985{ 63986 slotbuf[0] = 0x64000; 63987} 63988 63989static void 63990Opcode_ar2cm_ln_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 63991{ 63992 slotbuf[0] = 0x2e000; 63993} 63994 63995static void 63996Opcode_ar2cm_ln_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 63997{ 63998 slotbuf[0] = 0x3000; 63999} 64000 64001static void 64002Opcode_ar2cm_ln_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 64003{ 64004 slotbuf[0] = 0x10002; 64005} 64006 64007static void 64008Opcode_ar2cm_ln_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 64009{ 64010 slotbuf[0] = 0xe002; 64011} 64012 64013static void 64014Opcode_ar2cm_ln_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 64015{ 64016 slotbuf[0] = 0x2c000; 64017} 64018 64019static void 64020Opcode_ar2cm_ln_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 64021{ 64022 slotbuf[0] = 0x3000; 64023} 64024 64025static void 64026Opcode_ar2cm_ln_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 64027{ 64028 slotbuf[0] = 0x10002; 64029} 64030 64031static void 64032Opcode_ar2cm_ln_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 64033{ 64034 slotbuf[0] = 0x4c001; 64035} 64036 64037static void 64038Opcode_ar2cm_ln_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 64039{ 64040 slotbuf[0] = 0x4002; 64041} 64042 64043static void 64044Opcode_ar2cm_ln_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 64045{ 64046 slotbuf[0] = 0xa003; 64047} 64048 64049static void 64050Opcode_ar2cm_ln_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 64051{ 64052 slotbuf[0] = 0xc01001; 64053} 64054 64055static void 64056Opcode_ar2cm_ln_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 64057{ 64058 slotbuf[0] = 0x2c3001; 64059} 64060 64061static void 64062Opcode_ar2cm_ln_i_Slot_inst_encode (xtensa_insnbuf slotbuf) 64063{ 64064 slotbuf[0] = 0x6c000; 64065} 64066 64067static void 64068Opcode_ar2cm_ln_i_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 64069{ 64070 slotbuf[0] = 0x7000; 64071} 64072 64073static void 64074Opcode_ar2cm_ln_i_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 64075{ 64076 slotbuf[0] = 0x7000; 64077} 64078 64079static void 64080Opcode_ar2cm_ln_i_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 64081{ 64082 slotbuf[0] = 0x4d001; 64083} 64084 64085static void 64086Opcode_ar2cm_ln_i_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 64087{ 64088 slotbuf[0] = 0x2c7001; 64089} 64090 64091static void 64092Opcode_ar2cm_ln_r_Slot_inst_encode (xtensa_insnbuf slotbuf) 64093{ 64094 slotbuf[0] = 0x164000; 64095} 64096 64097static void 64098Opcode_ar2cm_ln_r_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 64099{ 64100 slotbuf[0] = 0xb000; 64101} 64102 64103static void 64104Opcode_ar2cm_ln_r_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 64105{ 64106 slotbuf[0] = 0xb000; 64107} 64108 64109static void 64110Opcode_ar2cm_ln_r_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 64111{ 64112 slotbuf[0] = 0x4e001; 64113} 64114 64115static void 64116Opcode_ar2cm_ln_r_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 64117{ 64118 slotbuf[0] = 0x2cb001; 64119} 64120 64121static void 64122Opcode_ar2pq_ln_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 64123{ 64124 slotbuf[0] = 0x30000; 64125} 64126 64127static void 64128Opcode_ar2pq_ln_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 64129{ 64130 slotbuf[0] = 0x2; 64131} 64132 64133static void 64134Opcode_ar2pq_ln_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 64135{ 64136 slotbuf[0] = 0x2; 64137} 64138 64139static void 64140Opcode_ar2sar_dup_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 64141{ 64142 slotbuf[0] = 0x32e00; 64143} 64144 64145static void 64146Opcode_ar2sar_dup_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 64147{ 64148 slotbuf[0] = 0x12401; 64149} 64150 64151static void 64152Opcode_ar2sar_dup_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 64153{ 64154 slotbuf[0] = 0x2ed00; 64155} 64156 64157static void 64158Opcode_ar2sar_dup_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 64159{ 64160 slotbuf[0] = 0x11c01; 64161} 64162 64163static void 64164Opcode_ar2sar_dup_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 64165{ 64166 slotbuf[0] = 0x4942; 64167} 64168 64169static void 64170Opcode_ar2sar_dup_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 64171{ 64172 slotbuf[0] = 0xd00c0; 64173} 64174 64175static void 64176Opcode_clrac_Slot_inst_encode (xtensa_insnbuf slotbuf) 64177{ 64178 slotbuf[0] = 0x16a080; 64179} 64180 64181static void 64182Opcode_clrac_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 64183{ 64184 slotbuf[0] = 0x3d780; 64185} 64186 64187static void 64188Opcode_clrac_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 64189{ 64190 slotbuf[0] = 0xf803; 64191} 64192 64193static void 64194Opcode_clrac_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 64195{ 64196 slotbuf[0] = 0x3d780; 64197} 64198 64199static void 64200Opcode_clrac_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 64201{ 64202 slotbuf[0] = 0x2f6801; 64203} 64204 64205static void 64206Opcode_clrcm_Slot_inst_encode (xtensa_insnbuf slotbuf) 64207{ 64208 slotbuf[0] = 0x6b600; 64209} 64210 64211static void 64212Opcode_clrcm_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 64213{ 64214 slotbuf[0] = 0x3403c; 64215} 64216 64217static void 64218Opcode_clrcm_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 64219{ 64220 slotbuf[0] = 0x2d430; 64221} 64222 64223static void 64224Opcode_clrcm_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 64225{ 64226 slotbuf[0] = 0x81d4; 64227} 64228 64229static void 64230Opcode_clrcm_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 64231{ 64232 slotbuf[0] = 0x8033; 64233} 64234 64235static void 64236Opcode_clrcm_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 64237{ 64238 slotbuf[0] = 0x34018; 64239} 64240 64241static void 64242Opcode_clrcm_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 64243{ 64244 slotbuf[0] = 0x2d430; 64245} 64246 64247static void 64248Opcode_clrcm_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 64249{ 64250 slotbuf[0] = 0xd; 64251} 64252 64253static void 64254Opcode_clrcm_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 64255{ 64256 slotbuf[0] = 0x2b00; 64257} 64258 64259static void 64260Opcode_clrcm_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 64261{ 64262 slotbuf[0] = 0x8254; 64263} 64264 64265static void 64266Opcode_clrcm_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 64267{ 64268 slotbuf[0] = 0x58015; 64269} 64270 64271static void 64272Opcode_clrcm_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 64273{ 64274 slotbuf[0] = 0xd9; 64275} 64276 64277static void 64278Opcode_clrcm_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 64279{ 64280 slotbuf[0] = 0xc43b; 64281} 64282 64283static void 64284Opcode_clrcm_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 64285{ 64286 slotbuf[0] = 0x800ec; 64287} 64288 64289static void 64290Opcode_clrcm_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 64291{ 64292 slotbuf[0] = 0x2dec01; 64293} 64294 64295static void 64296Opcode_cm2ar_ln_Slot_inst_encode (xtensa_insnbuf slotbuf) 64297{ 64298 slotbuf[0] = 0xbd0000; 64299} 64300 64301static void 64302Opcode_cm2ar_ln_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 64303{ 64304 slotbuf[0] = 0x34000; 64305} 64306 64307static void 64308Opcode_cm2ar_ln_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 64309{ 64310 slotbuf[0] = 0x40010; 64311} 64312 64313static void 64314Opcode_cm2ar_ln_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 64315{ 64316 slotbuf[0] = 0xc010; 64317} 64318 64319static void 64320Opcode_cm2ar_ln_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 64321{ 64322 slotbuf[0] = 0x8003; 64323} 64324 64325static void 64326Opcode_cm2ar_ln_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 64327{ 64328 slotbuf[0] = 0x34000; 64329} 64330 64331static void 64332Opcode_cm2ar_ln_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 64333{ 64334 slotbuf[0] = 0x40010; 64335} 64336 64337static void 64338Opcode_cm2ar_ln_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 64339{ 64340 slotbuf[0] = 0xc010; 64341} 64342 64343static void 64344Opcode_cm2ar_ln_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 64345{ 64346 slotbuf[0] = 0x54001; 64347} 64348 64349static void 64350Opcode_cm2ar_ln_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 64351{ 64352 slotbuf[0] = 0x8002; 64353} 64354 64355static void 64356Opcode_cm2ar_ln_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 64357{ 64358 slotbuf[0] = 0xc003; 64359} 64360 64361static void 64362Opcode_cm2ar_ln_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 64363{ 64364 slotbuf[0] = 0x140032; 64365} 64366 64367static void 64368Opcode_cm2ar_ln_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 64369{ 64370 slotbuf[0] = 0x344011; 64371} 64372 64373static void 64374Opcode_cm2ar_ln_i_Slot_inst_encode (xtensa_insnbuf slotbuf) 64375{ 64376 slotbuf[0] = 0xbd0400; 64377} 64378 64379static void 64380Opcode_cm2ar_ln_i_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 64381{ 64382 slotbuf[0] = 0x40030; 64383} 64384 64385static void 64386Opcode_cm2ar_ln_i_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 64387{ 64388 slotbuf[0] = 0x40030; 64389} 64390 64391static void 64392Opcode_cm2ar_ln_i_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 64393{ 64394 slotbuf[0] = 0x58001; 64395} 64396 64397static void 64398Opcode_cm2ar_ln_i_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 64399{ 64400 slotbuf[0] = 0x344031; 64401} 64402 64403static void 64404Opcode_cm2ar_ln_r_Slot_inst_encode (xtensa_insnbuf slotbuf) 64405{ 64406 slotbuf[0] = 0xbd0800; 64407} 64408 64409static void 64410Opcode_cm2ar_ln_r_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 64411{ 64412 slotbuf[0] = 0x44010; 64413} 64414 64415static void 64416Opcode_cm2ar_ln_r_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 64417{ 64418 slotbuf[0] = 0x44010; 64419} 64420 64421static void 64422Opcode_cm2ar_ln_r_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 64423{ 64424 slotbuf[0] = 0x54011; 64425} 64426 64427static void 64428Opcode_cm2ar_ln_r_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 64429{ 64430 slotbuf[0] = 0x34c011; 64431} 64432 64433static void 64434Opcode_comb_ar_Slot_inst_encode (xtensa_insnbuf slotbuf) 64435{ 64436 slotbuf[0] = 0x8c0000; 64437} 64438 64439static void 64440Opcode_comb_ar_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 64441{ 64442 slotbuf[0] = 0x60001; 64443} 64444 64445static void 64446Opcode_comb_ar_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 64447{ 64448 slotbuf[0] = 0x60001; 64449} 64450 64451static void 64452Opcode_comb_ar_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 64453{ 64454 slotbuf[0] = 0x60000; 64455} 64456 64457static void 64458Opcode_comb_ar_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 64459{ 64460 slotbuf[0] = 0x480000; 64461} 64462 64463static void 64464Opcode_conj_Slot_inst_encode (xtensa_insnbuf slotbuf) 64465{ 64466 slotbuf[0] = 0x170300; 64467} 64468 64469static void 64470Opcode_conj_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 64471{ 64472 slotbuf[0] = 0x4001d; 64473} 64474 64475static void 64476Opcode_conj_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 64477{ 64478 slotbuf[0] = 0x44008; 64479} 64480 64481static void 64482Opcode_conj_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 64483{ 64484 slotbuf[0] = 0x8054; 64485} 64486 64487static void 64488Opcode_conj_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 64489{ 64490 slotbuf[0] = 0x8013; 64491} 64492 64493static void 64494Opcode_conj_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 64495{ 64496 slotbuf[0] = 0x4001d; 64497} 64498 64499static void 64500Opcode_conj_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 64501{ 64502 slotbuf[0] = 0x44008; 64503} 64504 64505static void 64506Opcode_conj_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 64507{ 64508 slotbuf[0] = 0x1; 64509} 64510 64511static void 64512Opcode_conj_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 64513{ 64514 slotbuf[0] = 0x81; 64515} 64516 64517static void 64518Opcode_conj_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 64519{ 64520 slotbuf[0] = 0x8054; 64521} 64522 64523static void 64524Opcode_conj_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 64525{ 64526 slotbuf[0] = 0x54025; 64527} 64528 64529static void 64530Opcode_conj_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 64531{ 64532 slotbuf[0] = 0x1d; 64533} 64534 64535static void 64536Opcode_conj_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 64537{ 64538 slotbuf[0] = 0xc013; 64539} 64540 64541static void 64542Opcode_conj_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 64543{ 64544 slotbuf[0] = 0x800c4; 64545} 64546 64547static void 64548Opcode_conj_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 64549{ 64550 slotbuf[0] = 0x34002d; 64551} 64552 64553static void 64554Opcode_mov2ac32_i_Slot_inst_encode (xtensa_insnbuf slotbuf) 64555{ 64556 slotbuf[0] = 0xdd0020; 64557} 64558 64559static void 64560Opcode_mov2ac32_i_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 64561{ 64562 slotbuf[0] = 0x6c042; 64563} 64564 64565static void 64566Opcode_mov2ac32_i_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 64567{ 64568 slotbuf[0] = 0x7c042; 64569} 64570 64571static void 64572Opcode_mov2ac32_i_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 64573{ 64574 slotbuf[0] = 0x100142; 64575} 64576 64577static void 64578Opcode_mov2ac32_r_Slot_inst_encode (xtensa_insnbuf slotbuf) 64579{ 64580 slotbuf[0] = 0xdd0040; 64581} 64582 64583static void 64584Opcode_mov2ac32_r_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 64585{ 64586 slotbuf[0] = 0x6c082; 64587} 64588 64589static void 64590Opcode_mov2ac32_r_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 64591{ 64592 slotbuf[0] = 0x7c082; 64593} 64594 64595static void 64596Opcode_mov2ac32_r_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 64597{ 64598 slotbuf[0] = 0x200142; 64599} 64600 64601static void 64602Opcode_mov2cm2pq_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 64603{ 64604 slotbuf[0] = 0x801; 64605} 64606 64607static void 64608Opcode_mov2cm2pq_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 64609{ 64610 slotbuf[0] = 0x3c0; 64611} 64612 64613static void 64614Opcode_mov2cm2pq_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 64615{ 64616 slotbuf[0] = 0x3c0; 64617} 64618 64619static void 64620Opcode_movac_Slot_inst_encode (xtensa_insnbuf slotbuf) 64621{ 64622 slotbuf[0] = 0x970b80; 64623} 64624 64625static void 64626Opcode_movac_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 64627{ 64628 slotbuf[0] = 0x6a042; 64629} 64630 64631static void 64632Opcode_movac_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 64633{ 64634 slotbuf[0] = 0x6e202; 64635} 64636 64637static void 64638Opcode_movac_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 64639{ 64640 slotbuf[0] = 0xc142; 64641} 64642 64643static void 64644Opcode_movac_i_Slot_llr_slot1_encode (xtensa_insnbuf slotbuf) 64645{ 64646 slotbuf[0] = 0x8000; 64647} 64648 64649static void 64650Opcode_movac_i2r_Slot_inst_encode (xtensa_insnbuf slotbuf) 64651{ 64652 slotbuf[0] = 0x978b80; 64653} 64654 64655static void 64656Opcode_movac_r_Slot_llr_slot1_encode (xtensa_insnbuf slotbuf) 64657{ 64658 slotbuf[0] = 0x2020; 64659} 64660 64661static void 64662Opcode_movac_r2i_Slot_inst_encode (xtensa_insnbuf slotbuf) 64663{ 64664 slotbuf[0] = 0xb70380; 64665} 64666 64667static void 64668Opcode_movar2_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 64669{ 64670 slotbuf[0] = 0x3c100; 64671} 64672 64673static void 64674Opcode_movar2_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 64675{ 64676 slotbuf[0] = 0x80001; 64677} 64678 64679static void 64680Opcode_movar2_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 64681{ 64682 slotbuf[0] = 0x38200; 64683} 64684 64685static void 64686Opcode_movar2_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 64687{ 64688 slotbuf[0] = 0x80001; 64689} 64690 64691static void 64692Opcode_movar2_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 64693{ 64694 slotbuf[0] = 0xc402; 64695} 64696 64697static void 64698Opcode_movar2_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 64699{ 64700 slotbuf[0] = 0xc00c0; 64701} 64702 64703static void 64704Opcode_movcm_Slot_inst_encode (xtensa_insnbuf slotbuf) 64705{ 64706 slotbuf[0] = 0x170b00; 64707} 64708 64709static void 64710Opcode_movcm_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 64711{ 64712 slotbuf[0] = 0x40099; 64713} 64714 64715static void 64716Opcode_movcm_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 64717{ 64718 slotbuf[0] = 0x4002c; 64719} 64720 64721static void 64722Opcode_movcm_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 64723{ 64724 slotbuf[0] = 0x8114; 64725} 64726 64727static void 64728Opcode_movcm_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 64729{ 64730 slotbuf[0] = 0x8023; 64731} 64732 64733static void 64734Opcode_movcm_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 64735{ 64736 slotbuf[0] = 0x40099; 64737} 64738 64739static void 64740Opcode_movcm_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 64741{ 64742 slotbuf[0] = 0x4002c; 64743} 64744 64745static void 64746Opcode_movcm_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 64747{ 64748 slotbuf[0] = 0x9; 64749} 64750 64751static void 64752Opcode_movcm_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 64753{ 64754 slotbuf[0] = 0x101; 64755} 64756 64757static void 64758Opcode_movcm_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 64759{ 64760 slotbuf[0] = 0x8114; 64761} 64762 64763static void 64764Opcode_movcm_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 64765{ 64766 slotbuf[0] = 0x54029; 64767} 64768 64769static void 64770Opcode_movcm_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 64771{ 64772 slotbuf[0] = 0x99; 64773} 64774 64775static void 64776Opcode_movcm_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 64777{ 64778 slotbuf[0] = 0xc023; 64779} 64780 64781static void 64782Opcode_movcm_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 64783{ 64784 slotbuf[0] = 0x800e0; 64785} 64786 64787static void 64788Opcode_movcm_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 64789{ 64790 slotbuf[0] = 0x34400d; 64791} 64792 64793static void 64794Opcode_movcm2pq_Slot_inst_encode (xtensa_insnbuf slotbuf) 64795{ 64796 slotbuf[0] = 0x70600; 64797} 64798 64799static void 64800Opcode_movcm2pq_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 64801{ 64802 slotbuf[0] = 0xc02; 64803} 64804 64805static void 64806Opcode_movcm2pq_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 64807{ 64808 slotbuf[0] = 0x4181; 64809} 64810 64811static void 64812Opcode_movcm2pq_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 64813{ 64814 slotbuf[0] = 0x1; 64815} 64816 64817static void 64818Opcode_movcm2pq_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 64819{ 64820 slotbuf[0] = 0x4181; 64821} 64822 64823static void 64824Opcode_movcm2pq_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 64825{ 64826 slotbuf[0] = 0x182; 64827} 64828 64829static void 64830Opcode_movcnd_0_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 64831{ 64832 slotbuf[0] = 0x3001; 64833} 64834 64835static void 64836Opcode_movcnd_0_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 64837{ 64838 slotbuf[0] = 0x4240; 64839} 64840 64841static void 64842Opcode_movcnd_0_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 64843{ 64844 slotbuf[0] = 0x2801; 64845} 64846 64847static void 64848Opcode_movcnd_0_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 64849{ 64850 slotbuf[0] = 0x4240; 64851} 64852 64853static void 64854Opcode_movcnd_0_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 64855{ 64856 slotbuf[0] = 0x1c3; 64857} 64858 64859static void 64860Opcode_movcnd_0_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 64861{ 64862 slotbuf[0] = 0x281c01; 64863} 64864 64865static void 64866Opcode_movcnd_1_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 64867{ 64868 slotbuf[0] = 0x2c01; 64869} 64870 64871static void 64872Opcode_movcnd_1_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 64873{ 64874 slotbuf[0] = 0x4280; 64875} 64876 64877static void 64878Opcode_movcnd_1_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 64879{ 64880 slotbuf[0] = 0x3001; 64881} 64882 64883static void 64884Opcode_movcnd_1_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 64885{ 64886 slotbuf[0] = 0x4280; 64887} 64888 64889static void 64890Opcode_movcnd_1_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 64891{ 64892 slotbuf[0] = 0x243; 64893} 64894 64895static void 64896Opcode_movcnd_1_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 64897{ 64898 slotbuf[0] = 0x301c01; 64899} 64900 64901static void 64902Opcode_movcnd_2_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 64903{ 64904 slotbuf[0] = 0x3401; 64905} 64906 64907static void 64908Opcode_movcnd_2_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 64909{ 64910 slotbuf[0] = 0x4300; 64911} 64912 64913static void 64914Opcode_movcnd_2_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 64915{ 64916 slotbuf[0] = 0x2c01; 64917} 64918 64919static void 64920Opcode_movcnd_2_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 64921{ 64922 slotbuf[0] = 0x4300; 64923} 64924 64925static void 64926Opcode_movcnd_2_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 64927{ 64928 slotbuf[0] = 0x283; 64929} 64930 64931static void 64932Opcode_movcnd_2_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 64933{ 64934 slotbuf[0] = 0x2c1c01; 64935} 64936 64937static void 64938Opcode_movcnd_3_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 64939{ 64940 slotbuf[0] = 0x3801; 64941} 64942 64943static void 64944Opcode_movcnd_3_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 64945{ 64946 slotbuf[0] = 0x42c0; 64947} 64948 64949static void 64950Opcode_movcnd_3_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 64951{ 64952 slotbuf[0] = 0x3401; 64953} 64954 64955static void 64956Opcode_movcnd_3_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 64957{ 64958 slotbuf[0] = 0x42c0; 64959} 64960 64961static void 64962Opcode_movcnd_3_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 64963{ 64964 slotbuf[0] = 0x303; 64965} 64966 64967static void 64968Opcode_movcnd_3_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 64969{ 64970 slotbuf[0] = 0x341c01; 64971} 64972 64973static void 64974Opcode_movcnd_4_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 64975{ 64976 slotbuf[0] = 0x3c01; 64977} 64978 64979static void 64980Opcode_movcnd_4_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 64981{ 64982 slotbuf[0] = 0x4340; 64983} 64984 64985static void 64986Opcode_movcnd_4_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 64987{ 64988 slotbuf[0] = 0x3801; 64989} 64990 64991static void 64992Opcode_movcnd_4_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 64993{ 64994 slotbuf[0] = 0x4340; 64995} 64996 64997static void 64998Opcode_movcnd_4_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 64999{ 65000 slotbuf[0] = 0x2c3; 65001} 65002 65003static void 65004Opcode_movcnd_4_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 65005{ 65006 slotbuf[0] = 0x381c01; 65007} 65008 65009static void 65010Opcode_movcnd_5_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 65011{ 65012 slotbuf[0] = 0x2; 65013} 65014 65015static void 65016Opcode_movcnd_5_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 65017{ 65018 slotbuf[0] = 0x4380; 65019} 65020 65021static void 65022Opcode_movcnd_5_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 65023{ 65024 slotbuf[0] = 0x3c01; 65025} 65026 65027static void 65028Opcode_movcnd_5_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 65029{ 65030 slotbuf[0] = 0x4380; 65031} 65032 65033static void 65034Opcode_movcnd_5_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 65035{ 65036 slotbuf[0] = 0x343; 65037} 65038 65039static void 65040Opcode_movcnd_5_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 65041{ 65042 slotbuf[0] = 0x3c1c01; 65043} 65044 65045static void 65046Opcode_movcnd_6_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 65047{ 65048 slotbuf[0] = 0x402; 65049} 65050 65051static void 65052Opcode_movcnd_6_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 65053{ 65054 slotbuf[0] = 0x43c0; 65055} 65056 65057static void 65058Opcode_movcnd_6_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 65059{ 65060 slotbuf[0] = 0x2; 65061} 65062 65063static void 65064Opcode_movcnd_6_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 65065{ 65066 slotbuf[0] = 0x43c0; 65067} 65068 65069static void 65070Opcode_movcnd_6_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 65071{ 65072 slotbuf[0] = 0x383; 65073} 65074 65075static void 65076Opcode_movcnd_6_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 65077{ 65078 slotbuf[0] = 0x401401; 65079} 65080 65081static void 65082Opcode_movcnd_7_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 65083{ 65084 slotbuf[0] = 0x802; 65085} 65086 65087static void 65088Opcode_movcnd_7_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 65089{ 65090 slotbuf[0] = 0x4001; 65091} 65092 65093static void 65094Opcode_movcnd_7_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 65095{ 65096 slotbuf[0] = 0x402; 65097} 65098 65099static void 65100Opcode_movcnd_7_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 65101{ 65102 slotbuf[0] = 0x4001; 65103} 65104 65105static void 65106Opcode_movcnd_7_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 65107{ 65108 slotbuf[0] = 0x3c3; 65109} 65110 65111static void 65112Opcode_movcnd_7_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 65113{ 65114 slotbuf[0] = 0x401801; 65115} 65116 65117static void 65118Opcode_movcnd8_0_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 65119{ 65120 slotbuf[0] = 0x1001; 65121} 65122 65123static void 65124Opcode_movcnd8_0_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 65125{ 65126 slotbuf[0] = 0x4040; 65127} 65128 65129static void 65130Opcode_movcnd8_0_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 65131{ 65132 slotbuf[0] = 0x801; 65133} 65134 65135static void 65136Opcode_movcnd8_0_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 65137{ 65138 slotbuf[0] = 0x4040; 65139} 65140 65141static void 65142Opcode_movcnd8_0_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 65143{ 65144 slotbuf[0] = 0x3; 65145} 65146 65147static void 65148Opcode_movcnd8_0_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 65149{ 65150 slotbuf[0] = 0x81c01; 65151} 65152 65153static void 65154Opcode_movcnd8_1_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 65155{ 65156 slotbuf[0] = 0x2001; 65157} 65158 65159static void 65160Opcode_movcnd8_1_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 65161{ 65162 slotbuf[0] = 0x4080; 65163} 65164 65165static void 65166Opcode_movcnd8_1_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 65167{ 65168 slotbuf[0] = 0x1001; 65169} 65170 65171static void 65172Opcode_movcnd8_1_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 65173{ 65174 slotbuf[0] = 0x4080; 65175} 65176 65177static void 65178Opcode_movcnd8_1_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 65179{ 65180 slotbuf[0] = 0x43; 65181} 65182 65183static void 65184Opcode_movcnd8_1_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 65185{ 65186 slotbuf[0] = 0x101c01; 65187} 65188 65189static void 65190Opcode_movcnd8_2_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 65191{ 65192 slotbuf[0] = 0xc01; 65193} 65194 65195static void 65196Opcode_movcnd8_2_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 65197{ 65198 slotbuf[0] = 0x4100; 65199} 65200 65201static void 65202Opcode_movcnd8_2_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 65203{ 65204 slotbuf[0] = 0x2001; 65205} 65206 65207static void 65208Opcode_movcnd8_2_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 65209{ 65210 slotbuf[0] = 0x4100; 65211} 65212 65213static void 65214Opcode_movcnd8_2_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 65215{ 65216 slotbuf[0] = 0x83; 65217} 65218 65219static void 65220Opcode_movcnd8_2_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 65221{ 65222 slotbuf[0] = 0x201c01; 65223} 65224 65225static void 65226Opcode_movcnd8_3_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 65227{ 65228 slotbuf[0] = 0x1401; 65229} 65230 65231static void 65232Opcode_movcnd8_3_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 65233{ 65234 slotbuf[0] = 0x4200; 65235} 65236 65237static void 65238Opcode_movcnd8_3_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 65239{ 65240 slotbuf[0] = 0xc01; 65241} 65242 65243static void 65244Opcode_movcnd8_3_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 65245{ 65246 slotbuf[0] = 0x4200; 65247} 65248 65249static void 65250Opcode_movcnd8_3_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 65251{ 65252 slotbuf[0] = 0x103; 65253} 65254 65255static void 65256Opcode_movcnd8_3_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 65257{ 65258 slotbuf[0] = 0xc1c01; 65259} 65260 65261static void 65262Opcode_movcnd8_4_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 65263{ 65264 slotbuf[0] = 0x1801; 65265} 65266 65267static void 65268Opcode_movcnd8_4_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 65269{ 65270 slotbuf[0] = 0x40c0; 65271} 65272 65273static void 65274Opcode_movcnd8_4_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 65275{ 65276 slotbuf[0] = 0x1401; 65277} 65278 65279static void 65280Opcode_movcnd8_4_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 65281{ 65282 slotbuf[0] = 0x40c0; 65283} 65284 65285static void 65286Opcode_movcnd8_4_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 65287{ 65288 slotbuf[0] = 0x203; 65289} 65290 65291static void 65292Opcode_movcnd8_4_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 65293{ 65294 slotbuf[0] = 0x141c01; 65295} 65296 65297static void 65298Opcode_movcnd8_5_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 65299{ 65300 slotbuf[0] = 0x1c01; 65301} 65302 65303static void 65304Opcode_movcnd8_5_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 65305{ 65306 slotbuf[0] = 0x4140; 65307} 65308 65309static void 65310Opcode_movcnd8_5_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 65311{ 65312 slotbuf[0] = 0x1801; 65313} 65314 65315static void 65316Opcode_movcnd8_5_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 65317{ 65318 slotbuf[0] = 0x4140; 65319} 65320 65321static void 65322Opcode_movcnd8_5_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 65323{ 65324 slotbuf[0] = 0xc3; 65325} 65326 65327static void 65328Opcode_movcnd8_5_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 65329{ 65330 slotbuf[0] = 0x181c01; 65331} 65332 65333static void 65334Opcode_movcnd8_6_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 65335{ 65336 slotbuf[0] = 0x2401; 65337} 65338 65339static void 65340Opcode_movcnd8_6_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 65341{ 65342 slotbuf[0] = 0x4180; 65343} 65344 65345static void 65346Opcode_movcnd8_6_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 65347{ 65348 slotbuf[0] = 0x1c01; 65349} 65350 65351static void 65352Opcode_movcnd8_6_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 65353{ 65354 slotbuf[0] = 0x4180; 65355} 65356 65357static void 65358Opcode_movcnd8_6_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 65359{ 65360 slotbuf[0] = 0x143; 65361} 65362 65363static void 65364Opcode_movcnd8_6_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 65365{ 65366 slotbuf[0] = 0x1c1c01; 65367} 65368 65369static void 65370Opcode_movcnd8_7_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 65371{ 65372 slotbuf[0] = 0x2801; 65373} 65374 65375static void 65376Opcode_movcnd8_7_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 65377{ 65378 slotbuf[0] = 0x41c0; 65379} 65380 65381static void 65382Opcode_movcnd8_7_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 65383{ 65384 slotbuf[0] = 0x2401; 65385} 65386 65387static void 65388Opcode_movcnd8_7_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 65389{ 65390 slotbuf[0] = 0x41c0; 65391} 65392 65393static void 65394Opcode_movcnd8_7_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 65395{ 65396 slotbuf[0] = 0x183; 65397} 65398 65399static void 65400Opcode_movcnd8_7_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 65401{ 65402 slotbuf[0] = 0x241c01; 65403} 65404 65405static void 65406Opcode_mov_i_Slot_inst_encode (xtensa_insnbuf slotbuf) 65407{ 65408 slotbuf[0] = 0x370300; 65409} 65410 65411static void 65412Opcode_mov_i_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 65413{ 65414 slotbuf[0] = 0x4800c; 65415} 65416 65417static void 65418Opcode_mov_i_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 65419{ 65420 slotbuf[0] = 0x8017; 65421} 65422 65423static void 65424Opcode_mov_i_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 65425{ 65426 slotbuf[0] = 0x4800c; 65427} 65428 65429static void 65430Opcode_mov_i_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 65431{ 65432 slotbuf[0] = 0x54031; 65433} 65434 65435static void 65436Opcode_mov_i_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 65437{ 65438 slotbuf[0] = 0xc017; 65439} 65440 65441static void 65442Opcode_mov_i_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 65443{ 65444 slotbuf[0] = 0x34800d; 65445} 65446 65447static void 65448Opcode_movpq2pq_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 65449{ 65450 slotbuf[0] = 0x2f400; 65451} 65452 65453static void 65454Opcode_movpq2pq_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 65455{ 65456 slotbuf[0] = 0x10801; 65457} 65458 65459static void 65460Opcode_movpq2pq_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 65461{ 65462 slotbuf[0] = 0x10801; 65463} 65464 65465static void 65466Opcode_mov_r_Slot_inst_encode (xtensa_insnbuf slotbuf) 65467{ 65468 slotbuf[0] = 0x570300; 65469} 65470 65471static void 65472Opcode_mov_r_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 65473{ 65474 slotbuf[0] = 0x5000c; 65475} 65476 65477static void 65478Opcode_mov_r_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 65479{ 65480 slotbuf[0] = 0x801b; 65481} 65482 65483static void 65484Opcode_mov_r_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 65485{ 65486 slotbuf[0] = 0x5000c; 65487} 65488 65489static void 65490Opcode_mov_r_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 65491{ 65492 slotbuf[0] = 0x5402d; 65493} 65494 65495static void 65496Opcode_mov_r_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 65497{ 65498 slotbuf[0] = 0xc01b; 65499} 65500 65501static void 65502Opcode_mov_r_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 65503{ 65504 slotbuf[0] = 0x35000d; 65505} 65506 65507static void 65508Opcode_negcm_Slot_inst_encode (xtensa_insnbuf slotbuf) 65509{ 65510 slotbuf[0] = 0x970300; 65511} 65512 65513static void 65514Opcode_negcm_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 65515{ 65516 slotbuf[0] = 0x40219; 65517} 65518 65519static void 65520Opcode_negcm_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 65521{ 65522 slotbuf[0] = 0x4802c; 65523} 65524 65525static void 65526Opcode_negcm_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 65527{ 65528 slotbuf[0] = 0x80d4; 65529} 65530 65531static void 65532Opcode_negcm_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 65533{ 65534 slotbuf[0] = 0x8027; 65535} 65536 65537static void 65538Opcode_negcm_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 65539{ 65540 slotbuf[0] = 0x40219; 65541} 65542 65543static void 65544Opcode_negcm_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 65545{ 65546 slotbuf[0] = 0x4802c; 65547} 65548 65549static void 65550Opcode_negcm_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 65551{ 65552 slotbuf[0] = 0x21; 65553} 65554 65555static void 65556Opcode_negcm_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 65557{ 65558 slotbuf[0] = 0x201; 65559} 65560 65561static void 65562Opcode_negcm_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 65563{ 65564 slotbuf[0] = 0x80d4; 65565} 65566 65567static void 65568Opcode_negcm_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 65569{ 65570 slotbuf[0] = 0x54039; 65571} 65572 65573static void 65574Opcode_negcm_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 65575{ 65576 slotbuf[0] = 0x219; 65577} 65578 65579static void 65580Opcode_negcm_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 65581{ 65582 slotbuf[0] = 0xc027; 65583} 65584 65585static void 65586Opcode_negcm_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 65587{ 65588 slotbuf[0] = 0x800e4; 65589} 65590 65591static void 65592Opcode_negcm_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 65593{ 65594 slotbuf[0] = 0x34402d; 65595} 65596 65597static void 65598Opcode_pop16llr_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 65599{ 65600 slotbuf[0] = 0x16a180; 65601} 65602 65603static void 65604Opcode_pop16llr_1_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 65605{ 65606 slotbuf[0] = 0x3d7a0; 65607} 65608 65609static void 65610Opcode_pop16llr_1_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 65611{ 65612 slotbuf[0] = 0x3d7a0; 65613} 65614 65615static void 65616Opcode_pop16llr_1_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 65617{ 65618 slotbuf[0] = 0x11040; 65619} 65620 65621static void 65622Opcode_pop16llr_1_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 65623{ 65624 slotbuf[0] = 0x2e6c41; 65625} 65626 65627static void 65628Opcode_pq2cm_Slot_inst_encode (xtensa_insnbuf slotbuf) 65629{ 65630 slotbuf[0] = 0x62000; 65631} 65632 65633static void 65634Opcode_pq2cm_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 65635{ 65636 slotbuf[0] = 0x34028; 65637} 65638 65639static void 65640Opcode_pq2cm_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 65641{ 65642 slotbuf[0] = 0x88018; 65643} 65644 65645static void 65646Opcode_pq2cm_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 65647{ 65648 slotbuf[0] = 0x38000; 65649} 65650 65651static void 65652Opcode_pq2cm_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 65653{ 65654 slotbuf[0] = 0x88018; 65655} 65656 65657static void 65658Opcode_pq2cm_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 65659{ 65660 slotbuf[0] = 0x10002; 65661} 65662 65663static void 65664Opcode_pq2cm_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 65665{ 65666 slotbuf[0] = 0x440080; 65667} 65668 65669static void 65670Opcode_swapac_r_Slot_acc2_slot1_encode (xtensa_insnbuf slotbuf) 65671{ 65672 slotbuf[0] = 0x100; 65673} 65674 65675static void 65676Opcode_swapac_ri_Slot_inst_encode (xtensa_insnbuf slotbuf) 65677{ 65678 slotbuf[0] = 0xb70b00; 65679} 65680 65681static void 65682Opcode_swapac_ri_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 65683{ 65684 slotbuf[0] = 0x6a082; 65685} 65686 65687static void 65688Opcode_swapac_ri_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 65689{ 65690 slotbuf[0] = 0x6e142; 65691} 65692 65693static void 65694Opcode_swapac_ri_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 65695{ 65696 slotbuf[0] = 0xc162; 65697} 65698 65699static void 65700Opcode_swapb_Slot_inst_encode (xtensa_insnbuf slotbuf) 65701{ 65702 slotbuf[0] = 0xdd0010; 65703} 65704 65705static void 65706Opcode_swapb_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 65707{ 65708 slotbuf[0] = 0x3c0c0; 65709} 65710 65711static void 65712Opcode_swapb_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 65713{ 65714 slotbuf[0] = 0x11801; 65715} 65716 65717static void 65718Opcode_swapb_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 65719{ 65720 slotbuf[0] = 0x38140; 65721} 65722 65723static void 65724Opcode_swapb_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 65725{ 65726 slotbuf[0] = 0x11401; 65727} 65728 65729static void 65730Opcode_swapb_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 65731{ 65732 slotbuf[0] = 0xd402; 65733} 65734 65735static void 65736Opcode_swapb_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 65737{ 65738 slotbuf[0] = 0xc80c0; 65739} 65740 65741static void 65742Opcode_add2ac_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65743{ 65744 slotbuf[0] = 0xc000; 65745} 65746 65747static void 65748Opcode_addac_Slot_llr_slot1_encode (xtensa_insnbuf slotbuf) 65749{ 65750 slotbuf[0] = 0x4000; 65751} 65752 65753static void 65754Opcode_cdot_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 65755{ 65756 slotbuf[0] = 0; 65757} 65758 65759static void 65760Opcode_cdotac_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 65761{ 65762 slotbuf[0] = 0x1; 65763} 65764 65765static void 65766Opcode_cdotacs_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 65767{ 65768 slotbuf[0] = 0x2; 65769} 65770 65771static void 65772Opcode_cmac_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65773{ 65774 slotbuf[0] = 0; 65775} 65776 65777static void 65778Opcode_cmac_Slot_smod_slot1_encode (xtensa_insnbuf slotbuf) 65779{ 65780 slotbuf[0] = 0x4001; 65781} 65782 65783static void 65784Opcode_cmacs_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65785{ 65786 slotbuf[0] = 0x2000; 65787} 65788 65789static void 65790Opcode_cmpy_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65791{ 65792 slotbuf[0] = 0x1; 65793} 65794 65795static void 65796Opcode_cmpy_Slot_smod_slot1_encode (xtensa_insnbuf slotbuf) 65797{ 65798 slotbuf[0] = 0x8001; 65799} 65800 65801static void 65802Opcode_cmpy2cm_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65803{ 65804 slotbuf[0] = 0xc001; 65805} 65806 65807static void 65808Opcode_cmpy2cm_Slot_smod_slot1_encode (xtensa_insnbuf slotbuf) 65809{ 65810 slotbuf[0] = 0; 65811} 65812 65813static void 65814Opcode_cmpy2pq_Slot_pq_slot1_encode (xtensa_insnbuf slotbuf) 65815{ 65816 slotbuf[0] = 0x1; 65817} 65818 65819static void 65820Opcode_cmpys_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65821{ 65822 slotbuf[0] = 0x2001; 65823} 65824 65825static void 65826Opcode_cmpyxp2pq_Slot_pq_slot1_encode (xtensa_insnbuf slotbuf) 65827{ 65828 slotbuf[0] = 0; 65829} 65830 65831static void 65832Opcode_comb32_Slot_llr_slot1_encode (xtensa_insnbuf slotbuf) 65833{ 65834 slotbuf[0] = 0x1; 65835} 65836 65837static void 65838Opcode_dot_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 65839{ 65840 slotbuf[0] = 0x3; 65841} 65842 65843static void 65844Opcode_dotac_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 65845{ 65846 slotbuf[0] = 0x20000; 65847} 65848 65849static void 65850Opcode_dotacs_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 65851{ 65852 slotbuf[0] = 0x20001; 65853} 65854 65855static void 65856Opcode_lin_int_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65857{ 65858 slotbuf[0] = 0xc002; 65859} 65860 65861static void 65862Opcode_llrpre1_Slot_acc2_slot1_encode (xtensa_insnbuf slotbuf) 65863{ 65864 slotbuf[0] = 0x1; 65865} 65866 65867static void 65868Opcode_llrpre2_Slot_llr_slot1_encode (xtensa_insnbuf slotbuf) 65869{ 65870 slotbuf[0] = 0x2000; 65871} 65872 65873static void 65874Opcode_mac_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65875{ 65876 slotbuf[0] = 0x2; 65877} 65878 65879static void 65880Opcode_mac_Slot_smod_slot1_encode (xtensa_insnbuf slotbuf) 65881{ 65882 slotbuf[0] = 0x6001; 65883} 65884 65885static void 65886Opcode_mac8_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65887{ 65888 slotbuf[0] = 0x2002; 65889} 65890 65891static void 65892Opcode_macd8_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 65893{ 65894 slotbuf[0] = 0x20002; 65895} 65896 65897static void 65898Opcode_macpqxp_0_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 65899{ 65900 slotbuf[0] = 0x20003; 65901} 65902 65903static void 65904Opcode_macpqxp_1_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 65905{ 65906 slotbuf[0] = 0x40000; 65907} 65908 65909static void 65910Opcode_macpqxp_2_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 65911{ 65912 slotbuf[0] = 0x40001; 65913} 65914 65915static void 65916Opcode_macpqxp_3_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 65917{ 65918 slotbuf[0] = 0x40002; 65919} 65920 65921static void 65922Opcode_macs_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65923{ 65924 slotbuf[0] = 0x3; 65925} 65926 65927static void 65928Opcode_macxp2_0_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 65929{ 65930 slotbuf[0] = 0x40003; 65931} 65932 65933static void 65934Opcode_macxp2_1_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 65935{ 65936 slotbuf[0] = 0x60000; 65937} 65938 65939static void 65940Opcode_macxp_0_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65941{ 65942 slotbuf[0] = 0x2003; 65943} 65944 65945static void 65946Opcode_macxp_1_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65947{ 65948 slotbuf[0] = 0x4000; 65949} 65950 65951static void 65952Opcode_macxp_2_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65953{ 65954 slotbuf[0] = 0x6000; 65955} 65956 65957static void 65958Opcode_macxp_3_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65959{ 65960 slotbuf[0] = 0x4001; 65961} 65962 65963static void 65964Opcode_mov2ac_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65965{ 65966 slotbuf[0] = 0xc010; 65967} 65968 65969static void 65970Opcode_mpy_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65971{ 65972 slotbuf[0] = 0x6001; 65973} 65974 65975static void 65976Opcode_mpy_Slot_smod_slot1_encode (xtensa_insnbuf slotbuf) 65977{ 65978 slotbuf[0] = 0xa001; 65979} 65980 65981static void 65982Opcode_mpy2cm_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 65983{ 65984 slotbuf[0] = 0xc003; 65985} 65986 65987static void 65988Opcode_mpy2cm_Slot_smod_slot1_encode (xtensa_insnbuf slotbuf) 65989{ 65990 slotbuf[0] = 0x4000; 65991} 65992 65993static void 65994Opcode_mpy2pq_Slot_pq_slot1_encode (xtensa_insnbuf slotbuf) 65995{ 65996 slotbuf[0] = 0x2; 65997} 65998 65999static void 66000Opcode_mpy8_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66001{ 66002 slotbuf[0] = 0x4002; 66003} 66004 66005static void 66006Opcode_mpyadd8_2cm_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66007{ 66008 slotbuf[0] = 0x10000; 66009} 66010 66011static void 66012Opcode_mpyadd8_2cm_Slot_smod_slot1_encode (xtensa_insnbuf slotbuf) 66013{ 66014 slotbuf[0] = 0x8000; 66015} 66016 66017static void 66018Opcode_mpyd8_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 66019{ 66020 slotbuf[0] = 0x60001; 66021} 66022 66023static void 66024Opcode_mpypqxp_0_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 66025{ 66026 slotbuf[0] = 0x60002; 66027} 66028 66029static void 66030Opcode_mpypqxp_1_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 66031{ 66032 slotbuf[0] = 0x60003; 66033} 66034 66035static void 66036Opcode_mpypqxp_2_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 66037{ 66038 slotbuf[0] = 0x80000; 66039} 66040 66041static void 66042Opcode_mpypqxp_3_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 66043{ 66044 slotbuf[0] = 0x80001; 66045} 66046 66047static void 66048Opcode_mpys_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66049{ 66050 slotbuf[0] = 0x6002; 66051} 66052 66053static void 66054Opcode_mpyxp2pq_Slot_pq_slot1_encode (xtensa_insnbuf slotbuf) 66055{ 66056 slotbuf[0] = 0x100; 66057} 66058 66059static void 66060Opcode_mpyxp2_0_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 66061{ 66062 slotbuf[0] = 0x80002; 66063} 66064 66065static void 66066Opcode_mpyxp2_1_Slot_dot_slot1_encode (xtensa_insnbuf slotbuf) 66067{ 66068 slotbuf[0] = 0x80003; 66069} 66070 66071static void 66072Opcode_mpyxp_0_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66073{ 66074 slotbuf[0] = 0x4003; 66075} 66076 66077static void 66078Opcode_mpyxp_1_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66079{ 66080 slotbuf[0] = 0x6003; 66081} 66082 66083static void 66084Opcode_mpyxp_2_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66085{ 66086 slotbuf[0] = 0x8000; 66087} 66088 66089static void 66090Opcode_mpyxp_3_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66091{ 66092 slotbuf[0] = 0xa000; 66093} 66094 66095static void 66096Opcode_normacd_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66097{ 66098 slotbuf[0] = 0x8001; 66099} 66100 66101static void 66102Opcode_normacd_Slot_smod_slot1_encode (xtensa_insnbuf slotbuf) 66103{ 66104 slotbuf[0] = 0xc001; 66105} 66106 66107static void 66108Opcode_normacpq_i_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66109{ 66110 slotbuf[0] = 0xe000; 66111} 66112 66113static void 66114Opcode_normacpq_r_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66115{ 66116 slotbuf[0] = 0xe040; 66117} 66118 66119static void 66120Opcode_normd_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66121{ 66122 slotbuf[0] = 0xa001; 66123} 66124 66125static void 66126Opcode_normd_Slot_smod_slot1_encode (xtensa_insnbuf slotbuf) 66127{ 66128 slotbuf[0] = 0xe001; 66129} 66130 66131static void 66132Opcode_normpypq_i_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66133{ 66134 slotbuf[0] = 0xe080; 66135} 66136 66137static void 66138Opcode_normpypq_r_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66139{ 66140 slotbuf[0] = 0xe100; 66141} 66142 66143static void 66144Opcode_rcmac_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66145{ 66146 slotbuf[0] = 0x8002; 66147} 66148 66149static void 66150Opcode_rcmpy_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66151{ 66152 slotbuf[0] = 0xa002; 66153} 66154 66155static void 66156Opcode_rcmpy2cm_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66157{ 66158 slotbuf[0] = 0x10001; 66159} 66160 66161static void 66162Opcode_rcmpy2cm_Slot_smod_slot1_encode (xtensa_insnbuf slotbuf) 66163{ 66164 slotbuf[0] = 0xc000; 66165} 66166 66167static void 66168Opcode_rfir_Slot_acc2_slot1_encode (xtensa_insnbuf slotbuf) 66169{ 66170 slotbuf[0] = 0x2; 66171} 66172 66173static void 66174Opcode_rfira_Slot_acc2_slot1_encode (xtensa_insnbuf slotbuf) 66175{ 66176 slotbuf[0] = 0x3; 66177} 66178 66179static void 66180Opcode_rfird_Slot_acc2_slot1_encode (xtensa_insnbuf slotbuf) 66181{ 66182 slotbuf[0] = 0; 66183} 66184 66185static void 66186Opcode_rfirda_Slot_acc2_slot1_encode (xtensa_insnbuf slotbuf) 66187{ 66188 slotbuf[0] = 0x80; 66189} 66190 66191static void 66192Opcode_rmac_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66193{ 66194 slotbuf[0] = 0x8003; 66195} 66196 66197static void 66198Opcode_rmpy_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66199{ 66200 slotbuf[0] = 0xa003; 66201} 66202 66203static void 66204Opcode_rmpy2cm_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66205{ 66206 slotbuf[0] = 0x10002; 66207} 66208 66209static void 66210Opcode_rmpy2cm_Slot_smod_slot1_encode (xtensa_insnbuf slotbuf) 66211{ 66212 slotbuf[0] = 0x1; 66213} 66214 66215static void 66216Opcode_smod_align_Slot_smod_slot1_encode (xtensa_insnbuf slotbuf) 66217{ 66218 slotbuf[0] = 0x3; 66219} 66220 66221static void 66222Opcode_smod_scr_Slot_smod_slot1_encode (xtensa_insnbuf slotbuf) 66223{ 66224 slotbuf[0] = 0x2; 66225} 66226 66227static void 66228Opcode_sub2ac_Slot_gp_slot1_encode (xtensa_insnbuf slotbuf) 66229{ 66230 slotbuf[0] = 0xc020; 66231} 66232 66233static void 66234Opcode_wght32_Slot_llr_slot1_encode (xtensa_insnbuf slotbuf) 66235{ 66236 slotbuf[0] = 0; 66237} 66238 66239static void 66240Opcode_clrtiep_Slot_inst_encode (xtensa_insnbuf slotbuf) 66241{ 66242 slotbuf[0] = 0x6b000; 66243} 66244 66245static void 66246Opcode_clrtiep_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 66247{ 66248 slotbuf[0] = 0x32c00; 66249} 66250 66251static void 66252Opcode_clrtiep_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 66253{ 66254 slotbuf[0] = 0x12801; 66255} 66256 66257static void 66258Opcode_clrtiep_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 66259{ 66260 slotbuf[0] = 0x2f000; 66261} 66262 66263static void 66264Opcode_clrtiep_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 66265{ 66266 slotbuf[0] = 0x12801; 66267} 66268 66269static void 66270Opcode_clrtiep_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 66271{ 66272 slotbuf[0] = 0x4202; 66273} 66274 66275static void 66276Opcode_clrtiep_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 66277{ 66278 slotbuf[0] = 0x280; 66279} 66280 66281static void 66282Opcode_ext_2fifo_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 66283{ 66284 slotbuf[0] = 0x470600; 66285} 66286 66287static void 66288Opcode_ext_2fifo_0_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 66289{ 66290 slotbuf[0] = 0x54008; 66291} 66292 66293static void 66294Opcode_ext_2fifo_0_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 66295{ 66296 slotbuf[0] = 0xfc02; 66297} 66298 66299static void 66300Opcode_ext_2fifo_0_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 66301{ 66302 slotbuf[0] = 0x54008; 66303} 66304 66305static void 66306Opcode_ext_2fifo_0_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 66307{ 66308 slotbuf[0] = 0x342019; 66309} 66310 66311static void 66312Opcode_ext_2fifo_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 66313{ 66314 slotbuf[0] = 0x870600; 66315} 66316 66317static void 66318Opcode_ext_2fifo_1_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 66319{ 66320 slotbuf[0] = 0x64008; 66321} 66322 66323static void 66324Opcode_ext_2fifo_1_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 66325{ 66326 slotbuf[0] = 0xc003; 66327} 66328 66329static void 66330Opcode_ext_2fifo_1_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 66331{ 66332 slotbuf[0] = 0x64008; 66333} 66334 66335static void 66336Opcode_ext_2fifo_1_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 66337{ 66338 slotbuf[0] = 0x348019; 66339} 66340 66341static void 66342Opcode_ext_2fifo_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 66343{ 66344 slotbuf[0] = 0x170e00; 66345} 66346 66347static void 66348Opcode_ext_2fifo_2_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 66349{ 66350 slotbuf[0] = 0x46028; 66351} 66352 66353static void 66354Opcode_ext_2fifo_2_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 66355{ 66356 slotbuf[0] = 0xc403; 66357} 66358 66359static void 66360Opcode_ext_2fifo_2_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 66361{ 66362 slotbuf[0] = 0x46028; 66363} 66364 66365static void 66366Opcode_ext_2fifo_2_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 66367{ 66368 slotbuf[0] = 0x350019; 66369} 66370 66371static void 66372Opcode_ext_2fifo_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 66373{ 66374 slotbuf[0] = 0x178600; 66375} 66376 66377static void 66378Opcode_ext_2fifo_3_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 66379{ 66380 slotbuf[0] = 0x4c028; 66381} 66382 66383static void 66384Opcode_ext_2fifo_3_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 66385{ 66386 slotbuf[0] = 0xc803; 66387} 66388 66389static void 66390Opcode_ext_2fifo_3_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 66391{ 66392 slotbuf[0] = 0x4c028; 66393} 66394 66395static void 66396Opcode_ext_2fifo_3_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 66397{ 66398 slotbuf[0] = 0x360019; 66399} 66400 66401static void 66402Opcode_ext_r2fifo_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 66403{ 66404 slotbuf[0] = 0x178e00; 66405} 66406 66407static void 66408Opcode_ext_r2fifo_0_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 66409{ 66410 slotbuf[0] = 0x4e008; 66411} 66412 66413static void 66414Opcode_ext_r2fifo_0_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 66415{ 66416 slotbuf[0] = 0xd003; 66417} 66418 66419static void 66420Opcode_ext_r2fifo_0_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 66421{ 66422 slotbuf[0] = 0x4e008; 66423} 66424 66425static void 66426Opcode_ext_r2fifo_0_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 66427{ 66428 slotbuf[0] = 0x342039; 66429} 66430 66431static void 66432Opcode_ext_r2fifo_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 66433{ 66434 slotbuf[0] = 0x270e00; 66435} 66436 66437static void 66438Opcode_ext_r2fifo_1_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 66439{ 66440 slotbuf[0] = 0x4e028; 66441} 66442 66443static void 66444Opcode_ext_r2fifo_1_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 66445{ 66446 slotbuf[0] = 0xe003; 66447} 66448 66449static void 66450Opcode_ext_r2fifo_1_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 66451{ 66452 slotbuf[0] = 0x4e028; 66453} 66454 66455static void 66456Opcode_ext_r2fifo_1_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 66457{ 66458 slotbuf[0] = 0x348039; 66459} 66460 66461static void 66462Opcode_ext_r2fifo_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 66463{ 66464 slotbuf[0] = 0x278600; 66465} 66466 66467static void 66468Opcode_ext_r2fifo_2_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 66469{ 66470 slotbuf[0] = 0x54028; 66471} 66472 66473static void 66474Opcode_ext_r2fifo_2_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 66475{ 66476 slotbuf[0] = 0xcc03; 66477} 66478 66479static void 66480Opcode_ext_r2fifo_2_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 66481{ 66482 slotbuf[0] = 0x54028; 66483} 66484 66485static void 66486Opcode_ext_r2fifo_2_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 66487{ 66488 slotbuf[0] = 0x34a019; 66489} 66490 66491static void 66492Opcode_ext_r2fifo_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 66493{ 66494 slotbuf[0] = 0x370600; 66495} 66496 66497static void 66498Opcode_ext_r2fifo_3_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 66499{ 66500 slotbuf[0] = 0x56008; 66501} 66502 66503static void 66504Opcode_ext_r2fifo_3_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 66505{ 66506 slotbuf[0] = 0xd403; 66507} 66508 66509static void 66510Opcode_ext_r2fifo_3_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 66511{ 66512 slotbuf[0] = 0x56008; 66513} 66514 66515static void 66516Opcode_ext_r2fifo_3_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 66517{ 66518 slotbuf[0] = 0x34a039; 66519} 66520 66521static void 66522Opcode_lut_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 66523{ 66524 slotbuf[0] = 0x40180; 66525} 66526 66527static void 66528Opcode_lut_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 66529{ 66530 slotbuf[0] = 0x1c0; 66531} 66532 66533static void 66534Opcode_lut_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 66535{ 66536 slotbuf[0] = 0x40180; 66537} 66538 66539static void 66540Opcode_lut_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 66541{ 66542 slotbuf[0] = 0x1c0; 66543} 66544 66545static void 66546Opcode_lut_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 66547{ 66548 slotbuf[0] = 0x240; 66549} 66550 66551static void 66552Opcode_lut_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 66553{ 66554 slotbuf[0] = 0xd80040; 66555} 66556 66557static void 66558Opcode_lut_ar_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 66559{ 66560 slotbuf[0] = 0x10000; 66561} 66562 66563static void 66564Opcode_lut_ar_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 66565{ 66566 slotbuf[0] = 0x1; 66567} 66568 66569static void 66570Opcode_lut_ar_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 66571{ 66572 slotbuf[0] = 0x10000; 66573} 66574 66575static void 66576Opcode_lut_ar_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 66577{ 66578 slotbuf[0] = 0x1; 66579} 66580 66581static void 66582Opcode_lut_ar_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 66583{ 66584 slotbuf[0] = 0x2; 66585} 66586 66587static void 66588Opcode_lut_ar_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 66589{ 66590 slotbuf[0] = 0xec002; 66591} 66592 66593static void 66594Opcode_lut_iext_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 66595{ 66596 slotbuf[0] = 0x401c0; 66597} 66598 66599static void 66600Opcode_lut_iext_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 66601{ 66602 slotbuf[0] = 0x240; 66603} 66604 66605static void 66606Opcode_lut_iext_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 66607{ 66608 slotbuf[0] = 0x401c0; 66609} 66610 66611static void 66612Opcode_lut_iext_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 66613{ 66614 slotbuf[0] = 0x4002; 66615} 66616 66617static void 66618Opcode_lut_iext_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 66619{ 66620 slotbuf[0] = 0x240; 66621} 66622 66623static void 66624Opcode_lut_iext_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 66625{ 66626 slotbuf[0] = 0x280; 66627} 66628 66629static void 66630Opcode_lut_iext_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 66631{ 66632 slotbuf[0] = 0xdc0040; 66633} 66634 66635static void 66636Opcode_lut_phasor_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 66637{ 66638 slotbuf[0] = 0x40059; 66639} 66640 66641static void 66642Opcode_lut_phasor_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 66643{ 66644 slotbuf[0] = 0x8094; 66645} 66646 66647static void 66648Opcode_lut_phasor_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 66649{ 66650 slotbuf[0] = 0x40059; 66651} 66652 66653static void 66654Opcode_lut_phasor_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 66655{ 66656 slotbuf[0] = 0x5; 66657} 66658 66659static void 66660Opcode_lut_phasor_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 66661{ 66662 slotbuf[0] = 0x8094; 66663} 66664 66665static void 66666Opcode_lut_phasor_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 66667{ 66668 slotbuf[0] = 0x59; 66669} 66670 66671static void 66672Opcode_lut_phasor_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 66673{ 66674 slotbuf[0] = 0x800c8; 66675} 66676 66677static void 66678Opcode_lut_rext_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 66679{ 66680 slotbuf[0] = 0x40240; 66681} 66682 66683static void 66684Opcode_lut_rext_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 66685{ 66686 slotbuf[0] = 0x280; 66687} 66688 66689static void 66690Opcode_lut_rext_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 66691{ 66692 slotbuf[0] = 0x40240; 66693} 66694 66695static void 66696Opcode_lut_rext_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 66697{ 66698 slotbuf[0] = 0x280; 66699} 66700 66701static void 66702Opcode_lut_rext_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 66703{ 66704 slotbuf[0] = 0x300; 66705} 66706 66707static void 66708Opcode_lut_rext_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 66709{ 66710 slotbuf[0] = 0xe40040; 66711} 66712 66713static void 66714Opcode_lut_write_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 66715{ 66716 slotbuf[0] = 0x40431; 66717} 66718 66719static void 66720Opcode_lut_write_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 66721{ 66722 slotbuf[0] = 0x3; 66723} 66724 66725static void 66726Opcode_lut_write_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 66727{ 66728 slotbuf[0] = 0x41031; 66729} 66730 66731static void 66732Opcode_lut_write_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 66733{ 66734 slotbuf[0] = 0x3; 66735} 66736 66737static void 66738Opcode_lut_write_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 66739{ 66740 slotbuf[0] = 0x131; 66741} 66742 66743static void 66744Opcode_lut_write_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 66745{ 66746 slotbuf[0] = 0x800d0; 66747} 66748 66749static void 66750Opcode_moveq128_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 66751{ 66752 slotbuf[0] = 0x16b010; 66753} 66754 66755static void 66756Opcode_moveq128_0_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 66757{ 66758 slotbuf[0] = 0x32f40; 66759} 66760 66761static void 66762Opcode_moveq128_0_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 66763{ 66764 slotbuf[0] = 0xd81d4; 66765} 66766 66767static void 66768Opcode_moveq128_0_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 66769{ 66770 slotbuf[0] = 0x2ed80; 66771} 66772 66773static void 66774Opcode_moveq128_0_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 66775{ 66776 slotbuf[0] = 0xadd4; 66777} 66778 66779static void 66780Opcode_moveq128_0_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 66781{ 66782 slotbuf[0] = 0x140dd; 66783} 66784 66785static void 66786Opcode_moveq128_0_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 66787{ 66788 slotbuf[0] = 0x818d0; 66789} 66790 66791static void 66792Opcode_moveq128_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 66793{ 66794 slotbuf[0] = 0x16b110; 66795} 66796 66797static void 66798Opcode_moveq128_1_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 66799{ 66800 slotbuf[0] = 0x32f80; 66801} 66802 66803static void 66804Opcode_moveq128_1_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 66805{ 66806 slotbuf[0] = 0xe81d4; 66807} 66808 66809static void 66810Opcode_moveq128_1_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 66811{ 66812 slotbuf[0] = 0x2ed84; 66813} 66814 66815static void 66816Opcode_moveq128_1_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 66817{ 66818 slotbuf[0] = 0xb5d4; 66819} 66820 66821static void 66822Opcode_moveq128_1_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 66823{ 66824 slotbuf[0] = 0x144dd; 66825} 66826 66827static void 66828Opcode_moveq128_1_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 66829{ 66830 slotbuf[0] = 0x810dc; 66831} 66832 66833static void 66834Opcode_moveq128_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 66835{ 66836 slotbuf[0] = 0x16b210; 66837} 66838 66839static void 66840Opcode_moveq128_2_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 66841{ 66842 slotbuf[0] = 0x32f44; 66843} 66844 66845static void 66846Opcode_moveq128_2_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 66847{ 66848 slotbuf[0] = 0xd85d4; 66849} 66850 66851static void 66852Opcode_moveq128_2_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 66853{ 66854 slotbuf[0] = 0x2ed88; 66855} 66856 66857static void 66858Opcode_moveq128_2_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 66859{ 66860 slotbuf[0] = 0x1add4; 66861} 66862 66863static void 66864Opcode_moveq128_2_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 66865{ 66866 slotbuf[0] = 0x148dd; 66867} 66868 66869static void 66870Opcode_moveq128_2_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 66871{ 66872 slotbuf[0] = 0x850dc; 66873} 66874 66875static void 66876Opcode_moveq128_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 66877{ 66878 slotbuf[0] = 0x16b410; 66879} 66880 66881static void 66882Opcode_moveq128_3_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 66883{ 66884 slotbuf[0] = 0x32f48; 66885} 66886 66887static void 66888Opcode_moveq128_3_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 66889{ 66890 slotbuf[0] = 0xd89d4; 66891} 66892 66893static void 66894Opcode_moveq128_3_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 66895{ 66896 slotbuf[0] = 0x2ed90; 66897} 66898 66899static void 66900Opcode_moveq128_3_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 66901{ 66902 slotbuf[0] = 0x2add4; 66903} 66904 66905static void 66906Opcode_moveq128_3_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 66907{ 66908 slotbuf[0] = 0x150dd; 66909} 66910 66911static void 66912Opcode_moveq128_3_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 66913{ 66914 slotbuf[0] = 0x890dc; 66915} 66916 66917static void 66918Opcode_moveq128_4_Slot_inst_encode (xtensa_insnbuf slotbuf) 66919{ 66920 slotbuf[0] = 0x16b810; 66921} 66922 66923static void 66924Opcode_moveq128_4_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 66925{ 66926 slotbuf[0] = 0x32f50; 66927} 66928 66929static void 66930Opcode_moveq128_4_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 66931{ 66932 slotbuf[0] = 0xd91d4; 66933} 66934 66935static void 66936Opcode_moveq128_4_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 66937{ 66938 slotbuf[0] = 0x2eda0; 66939} 66940 66941static void 66942Opcode_moveq128_4_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 66943{ 66944 slotbuf[0] = 0x4add4; 66945} 66946 66947static void 66948Opcode_moveq128_4_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 66949{ 66950 slotbuf[0] = 0x160dd; 66951} 66952 66953static void 66954Opcode_moveq128_4_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 66955{ 66956 slotbuf[0] = 0x910dc; 66957} 66958 66959static void 66960Opcode_moveq128_5_Slot_inst_encode (xtensa_insnbuf slotbuf) 66961{ 66962 slotbuf[0] = 0x16b310; 66963} 66964 66965static void 66966Opcode_moveq128_5_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 66967{ 66968 slotbuf[0] = 0x32f60; 66969} 66970 66971static void 66972Opcode_moveq128_5_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 66973{ 66974 slotbuf[0] = 0xda1d4; 66975} 66976 66977static void 66978Opcode_moveq128_5_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 66979{ 66980 slotbuf[0] = 0x2edc0; 66981} 66982 66983static void 66984Opcode_moveq128_5_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 66985{ 66986 slotbuf[0] = 0x8add4; 66987} 66988 66989static void 66990Opcode_moveq128_5_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 66991{ 66992 slotbuf[0] = 0x14cdd; 66993} 66994 66995static void 66996Opcode_moveq128_5_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 66997{ 66998 slotbuf[0] = 0xa10dc; 66999} 67000 67001static void 67002Opcode_moveq32_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 67003{ 67004 slotbuf[0] = 0x16b510; 67005} 67006 67007static void 67008Opcode_moveq32_0_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67009{ 67010 slotbuf[0] = 0x32f4c; 67011} 67012 67013static void 67014Opcode_moveq32_0_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67015{ 67016 slotbuf[0] = 0xd8dd4; 67017} 67018 67019static void 67020Opcode_moveq32_0_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 67021{ 67022 slotbuf[0] = 0x2ed8c; 67023} 67024 67025static void 67026Opcode_moveq32_0_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67027{ 67028 slotbuf[0] = 0x3add4; 67029} 67030 67031static void 67032Opcode_moveq32_0_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 67033{ 67034 slotbuf[0] = 0x154dd; 67035} 67036 67037static void 67038Opcode_moveq32_0_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 67039{ 67040 slotbuf[0] = 0x8d0dc; 67041} 67042 67043static void 67044Opcode_moveq32_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 67045{ 67046 slotbuf[0] = 0x16b610; 67047} 67048 67049static void 67050Opcode_moveq32_1_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67051{ 67052 slotbuf[0] = 0x32f54; 67053} 67054 67055static void 67056Opcode_moveq32_1_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67057{ 67058 slotbuf[0] = 0xd95d4; 67059} 67060 67061static void 67062Opcode_moveq32_1_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 67063{ 67064 slotbuf[0] = 0x2ed94; 67065} 67066 67067static void 67068Opcode_moveq32_1_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67069{ 67070 slotbuf[0] = 0x5add4; 67071} 67072 67073static void 67074Opcode_moveq32_1_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 67075{ 67076 slotbuf[0] = 0x158dd; 67077} 67078 67079static void 67080Opcode_moveq32_1_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 67081{ 67082 slotbuf[0] = 0x950dc; 67083} 67084 67085static void 67086Opcode_moveq32_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 67087{ 67088 slotbuf[0] = 0x16b710; 67089} 67090 67091static void 67092Opcode_moveq32_2_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67093{ 67094 slotbuf[0] = 0x32f58; 67095} 67096 67097static void 67098Opcode_moveq32_2_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67099{ 67100 slotbuf[0] = 0xd99d4; 67101} 67102 67103static void 67104Opcode_moveq32_2_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 67105{ 67106 slotbuf[0] = 0x2ed98; 67107} 67108 67109static void 67110Opcode_moveq32_2_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67111{ 67112 slotbuf[0] = 0x6add4; 67113} 67114 67115static void 67116Opcode_moveq32_2_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 67117{ 67118 slotbuf[0] = 0x15cdd; 67119} 67120 67121static void 67122Opcode_moveq32_2_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 67123{ 67124 slotbuf[0] = 0x990dc; 67125} 67126 67127static void 67128Opcode_moveq32_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 67129{ 67130 slotbuf[0] = 0x16b910; 67131} 67132 67133static void 67134Opcode_moveq32_3_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67135{ 67136 slotbuf[0] = 0x32f5c; 67137} 67138 67139static void 67140Opcode_moveq32_3_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67141{ 67142 slotbuf[0] = 0xd9dd4; 67143} 67144 67145static void 67146Opcode_moveq32_3_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 67147{ 67148 slotbuf[0] = 0x2ed9c; 67149} 67150 67151static void 67152Opcode_moveq32_3_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67153{ 67154 slotbuf[0] = 0x7add4; 67155} 67156 67157static void 67158Opcode_moveq32_3_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 67159{ 67160 slotbuf[0] = 0x164dd; 67161} 67162 67163static void 67164Opcode_moveq32_3_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 67165{ 67166 slotbuf[0] = 0x9d0dc; 67167} 67168 67169static void 67170Opcode_nco_update_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67171{ 67172 slotbuf[0] = 0x40119; 67173} 67174 67175static void 67176Opcode_nco_update_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67177{ 67178 slotbuf[0] = 0x8214; 67179} 67180 67181static void 67182Opcode_nco_update_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 67183{ 67184 slotbuf[0] = 0x40119; 67185} 67186 67187static void 67188Opcode_nco_update_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 67189{ 67190 slotbuf[0] = 0x11; 67191} 67192 67193static void 67194Opcode_nco_update_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67195{ 67196 slotbuf[0] = 0x8214; 67197} 67198 67199static void 67200Opcode_nco_update_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 67201{ 67202 slotbuf[0] = 0x119; 67203} 67204 67205static void 67206Opcode_nco_update_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 67207{ 67208 slotbuf[0] = 0x800cc; 67209} 67210 67211static void 67212Opcode_pop128_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 67213{ 67214 slotbuf[0] = 0x263000; 67215} 67216 67217static void 67218Opcode_pop128_0_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67219{ 67220 slotbuf[0] = 0x341bc; 67221} 67222 67223static void 67224Opcode_pop128_0_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 67225{ 67226 slotbuf[0] = 0x35420; 67227} 67228 67229static void 67230Opcode_pop128_0_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67231{ 67232 slotbuf[0] = 0x681d4; 67233} 67234 67235static void 67236Opcode_pop128_0_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 67237{ 67238 slotbuf[0] = 0x902f; 67239} 67240 67241static void 67242Opcode_pop128_0_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 67243{ 67244 slotbuf[0] = 0x3409c; 67245} 67246 67247static void 67248Opcode_pop128_0_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 67249{ 67250 slotbuf[0] = 0x35420; 67251} 67252 67253static void 67254Opcode_pop128_0_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 67255{ 67256 slotbuf[0] = 0x40d; 67257} 67258 67259static void 67260Opcode_pop128_0_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 67261{ 67262 slotbuf[0] = 0x2b40; 67263} 67264 67265static void 67266Opcode_pop128_0_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67267{ 67268 slotbuf[0] = 0x38254; 67269} 67270 67271static void 67272Opcode_pop128_0_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 67273{ 67274 slotbuf[0] = 0x58c15; 67275} 67276 67277static void 67278Opcode_pop128_0_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 67279{ 67280 slotbuf[0] = 0x80dd; 67281} 67282 67283static void 67284Opcode_pop128_0_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 67285{ 67286 slotbuf[0] = 0xc83f; 67287} 67288 67289static void 67290Opcode_pop128_0_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 67291{ 67292 slotbuf[0] = 0x980ec; 67293} 67294 67295static void 67296Opcode_pop128_0_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 67297{ 67298 slotbuf[0] = 0x2dec0d; 67299} 67300 67301static void 67302Opcode_pop128_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 67303{ 67304 slotbuf[0] = 0x26a000; 67305} 67306 67307static void 67308Opcode_pop128_1_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67309{ 67310 slotbuf[0] = 0x341fc; 67311} 67312 67313static void 67314Opcode_pop128_1_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 67315{ 67316 slotbuf[0] = 0x35414; 67317} 67318 67319static void 67320Opcode_pop128_1_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67321{ 67322 slotbuf[0] = 0x781d4; 67323} 67324 67325static void 67326Opcode_pop128_1_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 67327{ 67328 slotbuf[0] = 0xa02f; 67329} 67330 67331static void 67332Opcode_pop128_1_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 67333{ 67334 slotbuf[0] = 0x340d8; 67335} 67336 67337static void 67338Opcode_pop128_1_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 67339{ 67340 slotbuf[0] = 0x35414; 67341} 67342 67343static void 67344Opcode_pop128_1_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 67345{ 67346 slotbuf[0] = 0x80d; 67347} 67348 67349static void 67350Opcode_pop128_1_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 67351{ 67352 slotbuf[0] = 0x2b80; 67353} 67354 67355static void 67356Opcode_pop128_1_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67357{ 67358 slotbuf[0] = 0x58254; 67359} 67360 67361static void 67362Opcode_pop128_1_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 67363{ 67364 slotbuf[0] = 0x59415; 67365} 67366 67367static void 67368Opcode_pop128_1_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 67369{ 67370 slotbuf[0] = 0xc0d9; 67371} 67372 67373static void 67374Opcode_pop128_1_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 67375{ 67376 slotbuf[0] = 0xcc3b; 67377} 67378 67379static void 67380Opcode_pop128_1_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 67381{ 67382 slotbuf[0] = 0x9c0ec; 67383} 67384 67385static void 67386Opcode_pop128_1_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 67387{ 67388 slotbuf[0] = 0x2dec15; 67389} 67390 67391static void 67392Opcode_pop128_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 67393{ 67394 slotbuf[0] = 0x362000; 67395} 67396 67397static void 67398Opcode_pop128_2_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67399{ 67400 slotbuf[0] = 0x3427c; 67401} 67402 67403static void 67404Opcode_pop128_2_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 67405{ 67406 slotbuf[0] = 0x35418; 67407} 67408 67409static void 67410Opcode_pop128_2_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67411{ 67412 slotbuf[0] = 0x981d4; 67413} 67414 67415static void 67416Opcode_pop128_2_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 67417{ 67418 slotbuf[0] = 0x8c2f; 67419} 67420 67421static void 67422Opcode_pop128_2_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 67423{ 67424 slotbuf[0] = 0x340dc; 67425} 67426 67427static void 67428Opcode_pop128_2_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 67429{ 67430 slotbuf[0] = 0x35418; 67431} 67432 67433static void 67434Opcode_pop128_2_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 67435{ 67436 slotbuf[0] = 0x100d; 67437} 67438 67439static void 67440Opcode_pop128_2_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 67441{ 67442 slotbuf[0] = 0x2bc0; 67443} 67444 67445static void 67446Opcode_pop128_2_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67447{ 67448 slotbuf[0] = 0x68254; 67449} 67450 67451static void 67452Opcode_pop128_2_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 67453{ 67454 slotbuf[0] = 0x59815; 67455} 67456 67457static void 67458Opcode_pop128_2_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 67459{ 67460 slotbuf[0] = 0xc0dd; 67461} 67462 67463static void 67464Opcode_pop128_2_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 67465{ 67466 slotbuf[0] = 0xcc3f; 67467} 67468 67469static void 67470Opcode_pop128_2_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 67471{ 67472 slotbuf[0] = 0xa40ec; 67473} 67474 67475static void 67476Opcode_pop128_2_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 67477{ 67478 slotbuf[0] = 0x2dec19; 67479} 67480 67481static void 67482Opcode_pop128_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 67483{ 67484 slotbuf[0] = 0x263100; 67485} 67486 67487static void 67488Opcode_pop128_3_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67489{ 67490 slotbuf[0] = 0x342bc; 67491} 67492 67493static void 67494Opcode_pop128_3_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 67495{ 67496 slotbuf[0] = 0x3541c; 67497} 67498 67499static void 67500Opcode_pop128_3_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67501{ 67502 slotbuf[0] = 0xa81d4; 67503} 67504 67505static void 67506Opcode_pop128_3_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 67507{ 67508 slotbuf[0] = 0x942f; 67509} 67510 67511static void 67512Opcode_pop128_3_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 67513{ 67514 slotbuf[0] = 0x3411c; 67515} 67516 67517static void 67518Opcode_pop128_3_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 67519{ 67520 slotbuf[0] = 0x3541c; 67521} 67522 67523static void 67524Opcode_pop128_3_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 67525{ 67526 slotbuf[0] = 0x200d; 67527} 67528 67529static void 67530Opcode_pop128_3_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 67531{ 67532 slotbuf[0] = 0x2c80; 67533} 67534 67535static void 67536Opcode_pop128_3_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67537{ 67538 slotbuf[0] = 0x78254; 67539} 67540 67541static void 67542Opcode_pop128_3_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 67543{ 67544 slotbuf[0] = 0x59c15; 67545} 67546 67547static void 67548Opcode_pop128_3_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 67549{ 67550 slotbuf[0] = 0x100dd; 67551} 67552 67553static void 67554Opcode_pop128_3_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 67555{ 67556 slotbuf[0] = 0xd03f; 67557} 67558 67559static void 67560Opcode_pop128_3_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 67561{ 67562 slotbuf[0] = 0xa80ec; 67563} 67564 67565static void 67566Opcode_pop128_3_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 67567{ 67568 slotbuf[0] = 0x2dec1d; 67569} 67570 67571static void 67572Opcode_pop128_4_Slot_inst_encode (xtensa_insnbuf slotbuf) 67573{ 67574 slotbuf[0] = 0x263200; 67575} 67576 67577static void 67578Opcode_pop128_4_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67579{ 67580 slotbuf[0] = 0x3433c; 67581} 67582 67583static void 67584Opcode_pop128_4_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 67585{ 67586 slotbuf[0] = 0x35424; 67587} 67588 67589static void 67590Opcode_pop128_4_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67591{ 67592 slotbuf[0] = 0xc81d4; 67593} 67594 67595static void 67596Opcode_pop128_4_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 67597{ 67598 slotbuf[0] = 0x982f; 67599} 67600 67601static void 67602Opcode_pop128_4_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 67603{ 67604 slotbuf[0] = 0x34158; 67605} 67606 67607static void 67608Opcode_pop128_4_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 67609{ 67610 slotbuf[0] = 0x35424; 67611} 67612 67613static void 67614Opcode_pop128_4_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 67615{ 67616 slotbuf[0] = 0xc0d; 67617} 67618 67619static void 67620Opcode_pop128_4_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 67621{ 67622 slotbuf[0] = 0x2d00; 67623} 67624 67625static void 67626Opcode_pop128_4_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67627{ 67628 slotbuf[0] = 0x98254; 67629} 67630 67631static void 67632Opcode_pop128_4_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 67633{ 67634 slotbuf[0] = 0x5a415; 67635} 67636 67637static void 67638Opcode_pop128_4_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 67639{ 67640 slotbuf[0] = 0x140d9; 67641} 67642 67643static void 67644Opcode_pop128_4_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 67645{ 67646 slotbuf[0] = 0xd43b; 67647} 67648 67649static void 67650Opcode_pop128_4_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 67651{ 67652 slotbuf[0] = 0xb00ec; 67653} 67654 67655static void 67656Opcode_pop128_4_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 67657{ 67658 slotbuf[0] = 0x2dec25; 67659} 67660 67661static void 67662Opcode_pop128_5_Slot_inst_encode (xtensa_insnbuf slotbuf) 67663{ 67664 slotbuf[0] = 0x263400; 67665} 67666 67667static void 67668Opcode_pop128_5_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67669{ 67670 slotbuf[0] = 0x342fc; 67671} 67672 67673static void 67674Opcode_pop128_5_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 67675{ 67676 slotbuf[0] = 0x35428; 67677} 67678 67679static void 67680Opcode_pop128_5_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67681{ 67682 slotbuf[0] = 0xb81d4; 67683} 67684 67685static void 67686Opcode_pop128_5_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 67687{ 67688 slotbuf[0] = 0x9c2f; 67689} 67690 67691static void 67692Opcode_pop128_5_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 67693{ 67694 slotbuf[0] = 0x34198; 67695} 67696 67697static void 67698Opcode_pop128_5_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 67699{ 67700 slotbuf[0] = 0x35428; 67701} 67702 67703static void 67704Opcode_pop128_5_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 67705{ 67706 slotbuf[0] = 0x140d; 67707} 67708 67709static void 67710Opcode_pop128_5_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 67711{ 67712 slotbuf[0] = 0x2e00; 67713} 67714 67715static void 67716Opcode_pop128_5_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67717{ 67718 slotbuf[0] = 0xa8254; 67719} 67720 67721static void 67722Opcode_pop128_5_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 67723{ 67724 slotbuf[0] = 0x5a815; 67725} 67726 67727static void 67728Opcode_pop128_5_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 67729{ 67730 slotbuf[0] = 0x180d9; 67731} 67732 67733static void 67734Opcode_pop128_5_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 67735{ 67736 slotbuf[0] = 0xd83b; 67737} 67738 67739static void 67740Opcode_pop128_5_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 67741{ 67742 slotbuf[0] = 0xac0ec; 67743} 67744 67745static void 67746Opcode_pop128_5_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 67747{ 67748 slotbuf[0] = 0x2dec29; 67749} 67750 67751static void 67752Opcode_pop128_2cmpq_0_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67753{ 67754 slotbuf[0] = 0x38000; 67755} 67756 67757static void 67758Opcode_pop128_2cmpq_0_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67759{ 67760 slotbuf[0] = 0x8018; 67761} 67762 67763static void 67764Opcode_pop128_2cmpq_0_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67765{ 67766 slotbuf[0] = 0x8018; 67767} 67768 67769static void 67770Opcode_pop128_2cmpq_1_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67771{ 67772 slotbuf[0] = 0x34010; 67773} 67774 67775static void 67776Opcode_pop128_2cmpq_1_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67777{ 67778 slotbuf[0] = 0x18018; 67779} 67780 67781static void 67782Opcode_pop128_2cmpq_1_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67783{ 67784 slotbuf[0] = 0x18018; 67785} 67786 67787static void 67788Opcode_pop128_2cmpq_2_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67789{ 67790 slotbuf[0] = 0x34020; 67791} 67792 67793static void 67794Opcode_pop128_2cmpq_2_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67795{ 67796 slotbuf[0] = 0x28018; 67797} 67798 67799static void 67800Opcode_pop128_2cmpq_2_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67801{ 67802 slotbuf[0] = 0x28018; 67803} 67804 67805static void 67806Opcode_pop128_2cmpq_3_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67807{ 67808 slotbuf[0] = 0x34018; 67809} 67810 67811static void 67812Opcode_pop128_2cmpq_3_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67813{ 67814 slotbuf[0] = 0x48018; 67815} 67816 67817static void 67818Opcode_pop128_2cmpq_3_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67819{ 67820 slotbuf[0] = 0x48018; 67821} 67822 67823static void 67824Opcode_pop128_2m_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 67825{ 67826 slotbuf[0] = 0xcd0000; 67827} 67828 67829static void 67830Opcode_pop128_2m_0_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 67831{ 67832 slotbuf[0] = 0x66002; 67833} 67834 67835static void 67836Opcode_pop128_2m_0_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 67837{ 67838 slotbuf[0] = 0x72002; 67839} 67840 67841static void 67842Opcode_pop128_2m_0_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 67843{ 67844 slotbuf[0] = 0x5c001; 67845} 67846 67847static void 67848Opcode_pop128_2m_0_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 67849{ 67850 slotbuf[0] = 0x300401; 67851} 67852 67853static void 67854Opcode_pop128_2m_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 67855{ 67856 slotbuf[0] = 0xdc0000; 67857} 67858 67859static void 67860Opcode_pop128_2m_1_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 67861{ 67862 slotbuf[0] = 0x66402; 67863} 67864 67865static void 67866Opcode_pop128_2m_1_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 67867{ 67868 slotbuf[0] = 0x74002; 67869} 67870 67871static void 67872Opcode_pop128_2m_1_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 67873{ 67874 slotbuf[0] = 0x5c401; 67875} 67876 67877static void 67878Opcode_pop128_2m_1_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 67879{ 67880 slotbuf[0] = 0x300801; 67881} 67882 67883static void 67884Opcode_pop128_2m_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 67885{ 67886 slotbuf[0] = 0xec0000; 67887} 67888 67889static void 67890Opcode_pop128_2m_2_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 67891{ 67892 slotbuf[0] = 0x66802; 67893} 67894 67895static void 67896Opcode_pop128_2m_2_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 67897{ 67898 slotbuf[0] = 0x78002; 67899} 67900 67901static void 67902Opcode_pop128_2m_2_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 67903{ 67904 slotbuf[0] = 0x5c801; 67905} 67906 67907static void 67908Opcode_pop128_2m_2_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 67909{ 67910 slotbuf[0] = 0x302401; 67911} 67912 67913static void 67914Opcode_pop128_2m_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 67915{ 67916 slotbuf[0] = 0xcd1000; 67917} 67918 67919static void 67920Opcode_pop128_2m_3_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 67921{ 67922 slotbuf[0] = 0x66c02; 67923} 67924 67925static void 67926Opcode_pop128_2m_3_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 67927{ 67928 slotbuf[0] = 0x72402; 67929} 67930 67931static void 67932Opcode_pop128_2m_3_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 67933{ 67934 slotbuf[0] = 0x5e001; 67935} 67936 67937static void 67938Opcode_pop128_2m_3_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 67939{ 67940 slotbuf[0] = 0x304401; 67941} 67942 67943static void 67944Opcode_pop128_2pq_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 67945{ 67946 slotbuf[0] = 0x162080; 67947} 67948 67949static void 67950Opcode_pop128_2pq_0_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67951{ 67952 slotbuf[0] = 0x33400; 67953} 67954 67955static void 67956Opcode_pop128_2pq_0_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67957{ 67958 slotbuf[0] = 0x38818; 67959} 67960 67961static void 67962Opcode_pop128_2pq_0_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 67963{ 67964 slotbuf[0] = 0x3000; 67965} 67966 67967static void 67968Opcode_pop128_2pq_0_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 67969{ 67970 slotbuf[0] = 0x38418; 67971} 67972 67973static void 67974Opcode_pop128_2pq_0_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 67975{ 67976 slotbuf[0] = 0x2de801; 67977} 67978 67979static void 67980Opcode_pop128_2pq_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 67981{ 67982 slotbuf[0] = 0x16a000; 67983} 67984 67985static void 67986Opcode_pop128_2pq_1_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 67987{ 67988 slotbuf[0] = 0x33408; 67989} 67990 67991static void 67992Opcode_pop128_2pq_1_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 67993{ 67994 slotbuf[0] = 0x39018; 67995} 67996 67997static void 67998Opcode_pop128_2pq_1_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 67999{ 68000 slotbuf[0] = 0x2900; 68001} 68002 68003static void 68004Opcode_pop128_2pq_1_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68005{ 68006 slotbuf[0] = 0x38c18; 68007} 68008 68009static void 68010Opcode_pop128_2pq_1_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68011{ 68012 slotbuf[0] = 0x2d6d01; 68013} 68014 68015static void 68016Opcode_pop128_2pq_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 68017{ 68018 slotbuf[0] = 0x162090; 68019} 68020 68021static void 68022Opcode_pop128_2pq_2_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68023{ 68024 slotbuf[0] = 0x33410; 68025} 68026 68027static void 68028Opcode_pop128_2pq_2_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68029{ 68030 slotbuf[0] = 0x3a018; 68031} 68032 68033static void 68034Opcode_pop128_2pq_2_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 68035{ 68036 slotbuf[0] = 0x2a00; 68037} 68038 68039static void 68040Opcode_pop128_2pq_2_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68041{ 68042 slotbuf[0] = 0x39418; 68043} 68044 68045static void 68046Opcode_pop128_2pq_2_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68047{ 68048 slotbuf[0] = 0x2d6e01; 68049} 68050 68051static void 68052Opcode_pop128_2pq_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 68053{ 68054 slotbuf[0] = 0x1620a0; 68055} 68056 68057static void 68058Opcode_pop128_2pq_3_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68059{ 68060 slotbuf[0] = 0x33420; 68061} 68062 68063static void 68064Opcode_pop128_2pq_3_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68065{ 68066 slotbuf[0] = 0x38c18; 68067} 68068 68069static void 68070Opcode_pop128_2pq_3_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 68071{ 68072 slotbuf[0] = 0x2c00; 68073} 68074 68075static void 68076Opcode_pop128_2pq_3_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68077{ 68078 slotbuf[0] = 0x3a418; 68079} 68080 68081static void 68082Opcode_pop128_2pq_3_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68083{ 68084 slotbuf[0] = 0x2d6d81; 68085} 68086 68087static void 68088Opcode_pop128_2pq_4_Slot_inst_encode (xtensa_insnbuf slotbuf) 68089{ 68090 slotbuf[0] = 0x1620c0; 68091} 68092 68093static void 68094Opcode_pop128_2pq_4_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68095{ 68096 slotbuf[0] = 0x33418; 68097} 68098 68099static void 68100Opcode_pop128_2pq_4_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68101{ 68102 slotbuf[0] = 0x39418; 68103} 68104 68105static void 68106Opcode_pop128_2pq_4_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 68107{ 68108 slotbuf[0] = 0x2980; 68109} 68110 68111static void 68112Opcode_pop128_2pq_4_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68113{ 68114 slotbuf[0] = 0x39c18; 68115} 68116 68117static void 68118Opcode_pop128_2pq_4_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68119{ 68120 slotbuf[0] = 0x2d6e81; 68121} 68122 68123static void 68124Opcode_pop128_2pq_5_Slot_inst_encode (xtensa_insnbuf slotbuf) 68125{ 68126 slotbuf[0] = 0x1620b0; 68127} 68128 68129static void 68130Opcode_pop128_2pq_5_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68131{ 68132 slotbuf[0] = 0x33428; 68133} 68134 68135static void 68136Opcode_pop128_2pq_5_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68137{ 68138 slotbuf[0] = 0x39818; 68139} 68140 68141static void 68142Opcode_pop128_2pq_5_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 68143{ 68144 slotbuf[0] = 0x2a80; 68145} 68146 68147static void 68148Opcode_pop128_2pq_5_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68149{ 68150 slotbuf[0] = 0x3ac18; 68151} 68152 68153static void 68154Opcode_pop128_2pq_5_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68155{ 68156 slotbuf[0] = 0x2d6f01; 68157} 68158 68159static void 68160Opcode_pop2x128_2pq_01_Slot_inst_encode (xtensa_insnbuf slotbuf) 68161{ 68162 slotbuf[0] = 0x263800; 68163} 68164 68165static void 68166Opcode_pop2x128_2pq_01_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68167{ 68168 slotbuf[0] = 0x32d80; 68169} 68170 68171static void 68172Opcode_pop2x128_2pq_01_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68173{ 68174 slotbuf[0] = 0x12441; 68175} 68176 68177static void 68178Opcode_pop2x128_2pq_01_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 68179{ 68180 slotbuf[0] = 0x2cc0; 68181} 68182 68183static void 68184Opcode_pop2x128_2pq_01_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68185{ 68186 slotbuf[0] = 0x11c41; 68187} 68188 68189static void 68190Opcode_pop2x128_2pq_01_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68191{ 68192 slotbuf[0] = 0x2de881; 68193} 68194 68195static void 68196Opcode_pop2x128_2pq_03_Slot_inst_encode (xtensa_insnbuf slotbuf) 68197{ 68198 slotbuf[0] = 0x263300; 68199} 68200 68201static void 68202Opcode_pop2x128_2pq_03_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68203{ 68204 slotbuf[0] = 0x32dc0; 68205} 68206 68207static void 68208Opcode_pop2x128_2pq_03_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68209{ 68210 slotbuf[0] = 0x12481; 68211} 68212 68213static void 68214Opcode_pop2x128_2pq_03_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 68215{ 68216 slotbuf[0] = 0x2d40; 68217} 68218 68219static void 68220Opcode_pop2x128_2pq_03_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68221{ 68222 slotbuf[0] = 0x11c81; 68223} 68224 68225static void 68226Opcode_pop2x128_2pq_03_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68227{ 68228 slotbuf[0] = 0x2de901; 68229} 68230 68231static void 68232Opcode_pop2x128_2pq_21_Slot_inst_encode (xtensa_insnbuf slotbuf) 68233{ 68234 slotbuf[0] = 0x263500; 68235} 68236 68237static void 68238Opcode_pop2x128_2pq_21_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68239{ 68240 slotbuf[0] = 0x32e40; 68241} 68242 68243static void 68244Opcode_pop2x128_2pq_21_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68245{ 68246 slotbuf[0] = 0x12501; 68247} 68248 68249static void 68250Opcode_pop2x128_2pq_21_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 68251{ 68252 slotbuf[0] = 0x2d80; 68253} 68254 68255static void 68256Opcode_pop2x128_2pq_21_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68257{ 68258 slotbuf[0] = 0x11d01; 68259} 68260 68261static void 68262Opcode_pop2x128_2pq_21_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68263{ 68264 slotbuf[0] = 0x2dea01; 68265} 68266 68267static void 68268Opcode_pop2x128_2pq_23_Slot_inst_encode (xtensa_insnbuf slotbuf) 68269{ 68270 slotbuf[0] = 0x263600; 68271} 68272 68273static void 68274Opcode_pop2x128_2pq_23_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68275{ 68276 slotbuf[0] = 0x32e80; 68277} 68278 68279static void 68280Opcode_pop2x128_2pq_23_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68281{ 68282 slotbuf[0] = 0x12601; 68283} 68284 68285static void 68286Opcode_pop2x128_2pq_23_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 68287{ 68288 slotbuf[0] = 0x2dc0; 68289} 68290 68291static void 68292Opcode_pop2x128_2pq_23_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68293{ 68294 slotbuf[0] = 0x11e01; 68295} 68296 68297static void 68298Opcode_pop2x128_2pq_23_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68299{ 68300 slotbuf[0] = 0x2de8c1; 68301} 68302 68303static void 68304Opcode_pop32_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 68305{ 68306 slotbuf[0] = 0xf70300; 68307} 68308 68309static void 68310Opcode_pop32_0_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68311{ 68312 slotbuf[0] = 0x3437c; 68313} 68314 68315static void 68316Opcode_pop32_0_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 68317{ 68318 slotbuf[0] = 0x682ac; 68319} 68320 68321static void 68322Opcode_pop32_0_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68323{ 68324 slotbuf[0] = 0x39c18; 68325} 68326 68327static void 68328Opcode_pop32_0_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 68329{ 68330 slotbuf[0] = 0x803b; 68331} 68332 68333static void 68334Opcode_pop32_0_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 68335{ 68336 slotbuf[0] = 0x3415c; 68337} 68338 68339static void 68340Opcode_pop32_0_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 68341{ 68342 slotbuf[0] = 0x682ac; 68343} 68344 68345static void 68346Opcode_pop32_0_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 68347{ 68348 slotbuf[0] = 0x80; 68349} 68350 68351static void 68352Opcode_pop32_0_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 68353{ 68354 slotbuf[0] = 0xc1; 68355} 68356 68357static void 68358Opcode_pop32_0_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68359{ 68360 slotbuf[0] = 0x3b418; 68361} 68362 68363static void 68364Opcode_pop32_0_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 68365{ 68366 slotbuf[0] = 0x64065; 68367} 68368 68369static void 68370Opcode_pop32_0_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 68371{ 68372 slotbuf[0] = 0x29; 68373} 68374 68375static void 68376Opcode_pop32_0_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 68377{ 68378 slotbuf[0] = 0xc2ef; 68379} 68380 68381static void 68382Opcode_pop32_0_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 68383{ 68384 slotbuf[0] = 0xb40ec; 68385} 68386 68387static void 68388Opcode_pop32_0_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68389{ 68390 slotbuf[0] = 0x35c00d; 68391} 68392 68393static void 68394Opcode_pop32_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 68395{ 68396 slotbuf[0] = 0xd70b10; 68397} 68398 68399static void 68400Opcode_pop32_1_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68401{ 68402 slotbuf[0] = 0x343bc; 68403} 68404 68405static void 68406Opcode_pop32_1_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 68407{ 68408 slotbuf[0] = 0x6832c; 68409} 68410 68411static void 68412Opcode_pop32_1_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68413{ 68414 slotbuf[0] = 0x39c1c; 68415} 68416 68417static void 68418Opcode_pop32_1_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 68419{ 68420 slotbuf[0] = 0x8077; 68421} 68422 68423static void 68424Opcode_pop32_1_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 68425{ 68426 slotbuf[0] = 0x3419c; 68427} 68428 68429static void 68430Opcode_pop32_1_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 68431{ 68432 slotbuf[0] = 0x6832c; 68433} 68434 68435static void 68436Opcode_pop32_1_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 68437{ 68438 slotbuf[0] = 0x100; 68439} 68440 68441static void 68442Opcode_pop32_1_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 68443{ 68444 slotbuf[0] = 0xc5; 68445} 68446 68447static void 68448Opcode_pop32_1_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68449{ 68450 slotbuf[0] = 0x3b41c; 68451} 68452 68453static void 68454Opcode_pop32_1_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 68455{ 68456 slotbuf[0] = 0x64069; 68457} 68458 68459static void 68460Opcode_pop32_1_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 68461{ 68462 slotbuf[0] = 0x425; 68463} 68464 68465static void 68466Opcode_pop32_1_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 68467{ 68468 slotbuf[0] = 0xc36f; 68469} 68470 68471static void 68472Opcode_pop32_1_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 68473{ 68474 slotbuf[0] = 0xb80ec; 68475} 68476 68477static void 68478Opcode_pop32_1_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68479{ 68480 slotbuf[0] = 0x3580ad; 68481} 68482 68483static void 68484Opcode_pop32_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 68485{ 68486 slotbuf[0] = 0xd70b20; 68487} 68488 68489static void 68490Opcode_pop32_2_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68491{ 68492 slotbuf[0] = 0x343fc; 68493} 68494 68495static void 68496Opcode_pop32_2_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 68497{ 68498 slotbuf[0] = 0x682ec; 68499} 68500 68501static void 68502Opcode_pop32_2_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68503{ 68504 slotbuf[0] = 0x3a418; 68505} 68506 68507static void 68508Opcode_pop32_2_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 68509{ 68510 slotbuf[0] = 0x80b7; 68511} 68512 68513static void 68514Opcode_pop32_2_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 68515{ 68516 slotbuf[0] = 0x341d8; 68517} 68518 68519static void 68520Opcode_pop32_2_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 68521{ 68522 slotbuf[0] = 0x682ec; 68523} 68524 68525static void 68526Opcode_pop32_2_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 68527{ 68528 slotbuf[0] = 0x200; 68529} 68530 68531static void 68532Opcode_pop32_2_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 68533{ 68534 slotbuf[0] = 0xc9; 68535} 68536 68537static void 68538Opcode_pop32_2_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68539{ 68540 slotbuf[0] = 0x3bc18; 68541} 68542 68543static void 68544Opcode_pop32_2_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 68545{ 68546 slotbuf[0] = 0x64071; 68547} 68548 68549static void 68550Opcode_pop32_2_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 68551{ 68552 slotbuf[0] = 0x825; 68553} 68554 68555static void 68556Opcode_pop32_2_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 68557{ 68558 slotbuf[0] = 0xc3ef; 68559} 68560 68561static void 68562Opcode_pop32_2_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 68563{ 68564 slotbuf[0] = 0xbc0ec; 68565} 68566 68567static void 68568Opcode_pop32_2_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68569{ 68570 slotbuf[0] = 0x35812d; 68571} 68572 68573static void 68574Opcode_pop32_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 68575{ 68576 slotbuf[0] = 0xd70b40; 68577} 68578 68579static void 68580Opcode_pop32_3_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68581{ 68582 slotbuf[0] = 0x38008; 68583} 68584 68585static void 68586Opcode_pop32_3_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 68587{ 68588 slotbuf[0] = 0x6836c; 68589} 68590 68591static void 68592Opcode_pop32_3_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68593{ 68594 slotbuf[0] = 0x3a818; 68595} 68596 68597static void 68598Opcode_pop32_3_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 68599{ 68600 slotbuf[0] = 0x8137; 68601} 68602 68603static void 68604Opcode_pop32_3_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 68605{ 68606 slotbuf[0] = 0x341dc; 68607} 68608 68609static void 68610Opcode_pop32_3_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 68611{ 68612 slotbuf[0] = 0x6836c; 68613} 68614 68615static void 68616Opcode_pop32_3_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 68617{ 68618 slotbuf[0] = 0xc0; 68619} 68620 68621static void 68622Opcode_pop32_3_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 68623{ 68624 slotbuf[0] = 0xd1; 68625} 68626 68627static void 68628Opcode_pop32_3_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68629{ 68630 slotbuf[0] = 0x3bc1c; 68631} 68632 68633static void 68634Opcode_pop32_3_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 68635{ 68636 slotbuf[0] = 0x6406d; 68637} 68638 68639static void 68640Opcode_pop32_3_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 68641{ 68642 slotbuf[0] = 0x1025; 68643} 68644 68645static void 68646Opcode_pop32_3_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 68647{ 68648 slotbuf[0] = 0xc037; 68649} 68650 68651static void 68652Opcode_pop32_3_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 68653{ 68654 slotbuf[0] = 0x800f4; 68655} 68656 68657static void 68658Opcode_pop32_3_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68659{ 68660 slotbuf[0] = 0x35822d; 68661} 68662 68663static void 68664Opcode_push128_Slot_inst_encode (xtensa_insnbuf slotbuf) 68665{ 68666 slotbuf[0] = 0x970b00; 68667} 68668 68669static void 68670Opcode_push128_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68671{ 68672 slotbuf[0] = 0xd02; 68673} 68674 68675static void 68676Opcode_push128_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 68677{ 68678 slotbuf[0] = 0x6c102; 68679} 68680 68681static void 68682Opcode_push128_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68683{ 68684 slotbuf[0] = 0x4541; 68685} 68686 68687static void 68688Opcode_push128_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 68689{ 68690 slotbuf[0] = 0x10040; 68691} 68692 68693static void 68694Opcode_push128_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 68695{ 68696 slotbuf[0] = 0x40025; 68697} 68698 68699static void 68700Opcode_push128_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 68701{ 68702 slotbuf[0] = 0x7c102; 68703} 68704 68705static void 68706Opcode_push128_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 68707{ 68708 slotbuf[0] = 0x40; 68709} 68710 68711static void 68712Opcode_push128_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 68713{ 68714 slotbuf[0] = 0x6; 68715} 68716 68717static void 68718Opcode_push128_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68719{ 68720 slotbuf[0] = 0x81d4; 68721} 68722 68723static void 68724Opcode_push128_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 68725{ 68726 slotbuf[0] = 0x68001; 68727} 68728 68729static void 68730Opcode_push128_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 68731{ 68732 slotbuf[0] = 0x25; 68733} 68734 68735static void 68736Opcode_push128_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 68737{ 68738 slotbuf[0] = 0xc033; 68739} 68740 68741static void 68742Opcode_push128_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 68743{ 68744 slotbuf[0] = 0x481411; 68745} 68746 68747static void 68748Opcode_push128_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68749{ 68750 slotbuf[0] = 0x35800d; 68751} 68752 68753static void 68754Opcode_push128_m_Slot_inst_encode (xtensa_insnbuf slotbuf) 68755{ 68756 slotbuf[0] = 0xf80000; 68757} 68758 68759static void 68760Opcode_push128_m_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 68761{ 68762 slotbuf[0] = 0x46002; 68763} 68764 68765static void 68766Opcode_push128_m_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 68767{ 68768 slotbuf[0] = 0x46002; 68769} 68770 68771static void 68772Opcode_push128_m_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 68773{ 68774 slotbuf[0] = 0x60001; 68775} 68776 68777static void 68778Opcode_push128_m_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68779{ 68780 slotbuf[0] = 0x526000; 68781} 68782 68783static void 68784Opcode_push128_pq_Slot_inst_encode (xtensa_insnbuf slotbuf) 68785{ 68786 slotbuf[0] = 0x162000; 68787} 68788 68789static void 68790Opcode_push128_pq_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68791{ 68792 slotbuf[0] = 0x2fc00; 68793} 68794 68795static void 68796Opcode_push128_pq_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68797{ 68798 slotbuf[0] = 0x11001; 68799} 68800 68801static void 68802Opcode_push128_pq_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 68803{ 68804 slotbuf[0] = 0x2d400; 68805} 68806 68807static void 68808Opcode_push128_pq_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 68809{ 68810 slotbuf[0] = 0x2400; 68811} 68812 68813static void 68814Opcode_push128_pq_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68815{ 68816 slotbuf[0] = 0x38018; 68817} 68818 68819static void 68820Opcode_push128_pq_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 68821{ 68822 slotbuf[0] = 0xc802; 68823} 68824 68825static void 68826Opcode_push128_pq_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 68827{ 68828 slotbuf[0] = 0xb803; 68829} 68830 68831static void 68832Opcode_push128_pq_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 68833{ 68834 slotbuf[0] = 0x4c9401; 68835} 68836 68837static void 68838Opcode_push128_pq_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68839{ 68840 slotbuf[0] = 0x2e6801; 68841} 68842 68843static void 68844Opcode_push2x128_pq_Slot_inst_encode (xtensa_insnbuf slotbuf) 68845{ 68846 slotbuf[0] = 0x862000; 68847} 68848 68849static void 68850Opcode_push2x128_pq_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68851{ 68852 slotbuf[0] = 0x33800; 68853} 68854 68855static void 68856Opcode_push2x128_pq_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68857{ 68858 slotbuf[0] = 0x38018; 68859} 68860 68861static void 68862Opcode_push2x128_pq_Slot_acc2_slot0_encode (xtensa_insnbuf slotbuf) 68863{ 68864 slotbuf[0] = 0x2800; 68865} 68866 68867static void 68868Opcode_push2x128_pq_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68869{ 68870 slotbuf[0] = 0x58018; 68871} 68872 68873static void 68874Opcode_push2x128_pq_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 68875{ 68876 slotbuf[0] = 0x10100; 68877} 68878 68879static void 68880Opcode_push2x128_pq_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68881{ 68882 slotbuf[0] = 0x2d6c01; 68883} 68884 68885static void 68886Opcode_push32_Slot_inst_encode (xtensa_insnbuf slotbuf) 68887{ 68888 slotbuf[0] = 0xdd0000; 68889} 68890 68891static void 68892Opcode_push32_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68893{ 68894 slotbuf[0] = 0x32000; 68895} 68896 68897static void 68898Opcode_push32_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 68899{ 68900 slotbuf[0] = 0x1d400; 68901} 68902 68903static void 68904Opcode_push32_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68905{ 68906 slotbuf[0] = 0x12001; 68907} 68908 68909static void 68910Opcode_push32_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 68911{ 68912 slotbuf[0] = 0xdc03; 68913} 68914 68915static void 68916Opcode_push32_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 68917{ 68918 slotbuf[0] = 0x2d800; 68919} 68920 68921static void 68922Opcode_push32_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 68923{ 68924 slotbuf[0] = 0x1d400; 68925} 68926 68927static void 68928Opcode_push32_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 68929{ 68930 slotbuf[0] = 0x2; 68931} 68932 68933static void 68934Opcode_push32_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68935{ 68936 slotbuf[0] = 0x11001; 68937} 68938 68939static void 68940Opcode_push32_Slot_smod_slot0_encode (xtensa_insnbuf slotbuf) 68941{ 68942 slotbuf[0] = 0x5cc01; 68943} 68944 68945static void 68946Opcode_push32_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 68947{ 68948 slotbuf[0] = 0xd002; 68949} 68950 68951static void 68952Opcode_push32_Slot_llr_slot0_encode (xtensa_insnbuf slotbuf) 68953{ 68954 slotbuf[0] = 0xbc03; 68955} 68956 68957static void 68958Opcode_push32_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 68959{ 68960 slotbuf[0] = 0x4d1401; 68961} 68962 68963static void 68964Opcode_push32_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 68965{ 68966 slotbuf[0] = 0x10142; 68967} 68968 68969static void 68970Opcode_qready_Slot_inst_encode (xtensa_insnbuf slotbuf) 68971{ 68972 slotbuf[0] = 0x70e00; 68973} 68974 68975static void 68976Opcode_qready_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 68977{ 68978 slotbuf[0] = 0x3c000; 68979} 68980 68981static void 68982Opcode_qready_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 68983{ 68984 slotbuf[0] = 0x10001; 68985} 68986 68987static void 68988Opcode_qready_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 68989{ 68990 slotbuf[0] = 0x38080; 68991} 68992 68993static void 68994Opcode_qready_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 68995{ 68996 slotbuf[0] = 0x10001; 68997} 68998 68999static void 69000Opcode_qready_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69001{ 69002 slotbuf[0] = 0x20002; 69003} 69004 69005static void 69006Opcode_qready_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69007{ 69008 slotbuf[0] = 0x240; 69009} 69010 69011static void 69012Opcode_rdtiep_Slot_inst_encode (xtensa_insnbuf slotbuf) 69013{ 69014 slotbuf[0] = 0xd70b80; 69015} 69016 69017static void 69018Opcode_rdtiep_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69019{ 69020 slotbuf[0] = 0x38010; 69021} 69022 69023static void 69024Opcode_rdtiep_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69025{ 69026 slotbuf[0] = 0x3b018; 69027} 69028 69029static void 69030Opcode_rdtiep_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69031{ 69032 slotbuf[0] = 0x3421c; 69033} 69034 69035static void 69036Opcode_rdtiep_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69037{ 69038 slotbuf[0] = 0x68018; 69039} 69040 69041static void 69042Opcode_rdtiep_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69043{ 69044 slotbuf[0] = 0x2025; 69045} 69046 69047static void 69048Opcode_rdtiep_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69049{ 69050 slotbuf[0] = 0x800f8; 69051} 69052 69053static void 69054Opcode_settiep_Slot_inst_encode (xtensa_insnbuf slotbuf) 69055{ 69056 slotbuf[0] = 0x6b400; 69057} 69058 69059static void 69060Opcode_settiep_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69061{ 69062 slotbuf[0] = 0x32c80; 69063} 69064 69065static void 69066Opcode_settiep_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69067{ 69068 slotbuf[0] = 0x13001; 69069} 69070 69071static void 69072Opcode_settiep_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69073{ 69074 slotbuf[0] = 0x2ec00; 69075} 69076 69077static void 69078Opcode_settiep_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69079{ 69080 slotbuf[0] = 0x13001; 69081} 69082 69083static void 69084Opcode_settiep_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69085{ 69086 slotbuf[0] = 0x4142; 69087} 69088 69089static void 69090Opcode_settiep_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69091{ 69092 slotbuf[0] = 0x300; 69093} 69094 69095static void 69096Opcode_smod_lut_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69097{ 69098 slotbuf[0] = 0x4041; 69099} 69100 69101static void 69102Opcode_wrtbsigq_Slot_inst_encode (xtensa_insnbuf slotbuf) 69103{ 69104 slotbuf[0] = 0x16a020; 69105} 69106 69107static void 69108Opcode_wrtbsigq_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69109{ 69110 slotbuf[0] = 0x32f00; 69111} 69112 69113static void 69114Opcode_wrtbsigq_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69115{ 69116 slotbuf[0] = 0x124c1; 69117} 69118 69119static void 69120Opcode_wrtbsigq_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69121{ 69122 slotbuf[0] = 0x2ee00; 69123} 69124 69125static void 69126Opcode_wrtbsigq_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69127{ 69128 slotbuf[0] = 0x11cc1; 69129} 69130 69131static void 69132Opcode_wrtbsigq_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69133{ 69134 slotbuf[0] = 0x5142; 69135} 69136 69137static void 69138Opcode_wrtbsigq_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69139{ 69140 slotbuf[0] = 0xcd0c0; 69141} 69142 69143static void 69144Opcode_wrtbsigqm_Slot_inst_encode (xtensa_insnbuf slotbuf) 69145{ 69146 slotbuf[0] = 0x6b800; 69147} 69148 69149static void 69150Opcode_wrtbsigqm_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69151{ 69152 slotbuf[0] = 0x32d00; 69153} 69154 69155static void 69156Opcode_wrtbsigqm_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69157{ 69158 slotbuf[0] = 0x12841; 69159} 69160 69161static void 69162Opcode_wrtbsigqm_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69163{ 69164 slotbuf[0] = 0x2ec80; 69165} 69166 69167static void 69168Opcode_wrtbsigqm_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69169{ 69170 slotbuf[0] = 0x12841; 69171} 69172 69173static void 69174Opcode_wrtbsigqm_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69175{ 69176 slotbuf[0] = 0x4182; 69177} 69178 69179static void 69180Opcode_wrtbsigqm_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69181{ 69182 slotbuf[0] = 0x244; 69183} 69184 69185static void 69186Opcode_wrtiep_Slot_inst_encode (xtensa_insnbuf slotbuf) 69187{ 69188 slotbuf[0] = 0x262000; 69189} 69190 69191static void 69192Opcode_wrtiep_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69193{ 69194 slotbuf[0] = 0x33000; 69195} 69196 69197static void 69198Opcode_wrtiep_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69199{ 69200 slotbuf[0] = 0x11c01; 69201} 69202 69203static void 69204Opcode_wrtiep_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69205{ 69206 slotbuf[0] = 0x2e800; 69207} 69208 69209static void 69210Opcode_wrtiep_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69211{ 69212 slotbuf[0] = 0x11801; 69213} 69214 69215static void 69216Opcode_wrtiep_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69217{ 69218 slotbuf[0] = 0xd802; 69219} 69220 69221static void 69222Opcode_wrtiep_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69223{ 69224 slotbuf[0] = 0x4d5401; 69225} 69226 69227static void 69228Opcode_wrtsigq_Slot_inst_encode (xtensa_insnbuf slotbuf) 69229{ 69230 slotbuf[0] = 0x16a040; 69231} 69232 69233static void 69234Opcode_wrtsigq_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69235{ 69236 slotbuf[0] = 0x32ec0; 69237} 69238 69239static void 69240Opcode_wrtsigq_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69241{ 69242 slotbuf[0] = 0x12541; 69243} 69244 69245static void 69246Opcode_wrtsigq_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69247{ 69248 slotbuf[0] = 0x2ed40; 69249} 69250 69251static void 69252Opcode_wrtsigq_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69253{ 69254 slotbuf[0] = 0x11d41; 69255} 69256 69257static void 69258Opcode_wrtsigq_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69259{ 69260 slotbuf[0] = 0x6142; 69261} 69262 69263static void 69264Opcode_wrtsigq_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69265{ 69266 slotbuf[0] = 0xce0c0; 69267} 69268 69269static void 69270Opcode_abs8_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69271{ 69272 slotbuf[0] = 0x40019; 69273} 69274 69275static void 69276Opcode_abs8_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69277{ 69278 slotbuf[0] = 0x8014; 69279} 69280 69281static void 69282Opcode_abs8_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69283{ 69284 slotbuf[0] = 0x40019; 69285} 69286 69287static void 69288Opcode_abs8_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69289{ 69290 slotbuf[0] = 0x8014; 69291} 69292 69293static void 69294Opcode_abs8_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69295{ 69296 slotbuf[0] = 0x19; 69297} 69298 69299static void 69300Opcode_abs8_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69301{ 69302 slotbuf[0] = 0x800c0; 69303} 69304 69305static void 69306Opcode_add16_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69307{ 69308 slotbuf[0] = 0x40031; 69309} 69310 69311static void 69312Opcode_add16_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69313{ 69314 slotbuf[0] = 0x8030; 69315} 69316 69317static void 69318Opcode_add16_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69319{ 69320 slotbuf[0] = 0x40031; 69321} 69322 69323static void 69324Opcode_add16_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69325{ 69326 slotbuf[0] = 0x8030; 69327} 69328 69329static void 69330Opcode_add16_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69331{ 69332 slotbuf[0] = 0x31; 69333} 69334 69335static void 69336Opcode_add16_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69337{ 69338 slotbuf[0] = 0x481401; 69339} 69340 69341static void 69342Opcode_add32_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69343{ 69344 slotbuf[0] = 0x40000; 69345} 69346 69347static void 69348Opcode_add32_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69349{ 69350 slotbuf[0] = 0; 69351} 69352 69353static void 69354Opcode_add32_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69355{ 69356 slotbuf[0] = 0x40000; 69357} 69358 69359static void 69360Opcode_add32_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 69361{ 69362 slotbuf[0] = 0x3; 69363} 69364 69365static void 69366Opcode_add32_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69367{ 69368 slotbuf[0] = 0; 69369} 69370 69371static void 69372Opcode_add32_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69373{ 69374 slotbuf[0] = 0; 69375} 69376 69377static void 69378Opcode_add32_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69379{ 69380 slotbuf[0] = 0xc00040; 69381} 69382 69383static void 69384Opcode_addac_i2r_Slot_inst_encode (xtensa_insnbuf slotbuf) 69385{ 69386 slotbuf[0] = 0xb78380; 69387} 69388 69389static void 69390Opcode_addac_i2r_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 69391{ 69392 slotbuf[0] = 0x6a00c; 69393} 69394 69395static void 69396Opcode_addac_i2r_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 69397{ 69398 slotbuf[0] = 0x6a00c; 69399} 69400 69401static void 69402Opcode_addac_i2r_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 69403{ 69404 slotbuf[0] = 0x35832d; 69405} 69406 69407static void 69408Opcode_addac_r2i_Slot_inst_encode (xtensa_insnbuf slotbuf) 69409{ 69410 slotbuf[0] = 0xb78390; 69411} 69412 69413static void 69414Opcode_addac_r2i_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 69415{ 69416 slotbuf[0] = 0x6a04c; 69417} 69418 69419static void 69420Opcode_addac_r2i_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 69421{ 69422 slotbuf[0] = 0x6a04c; 69423} 69424 69425static void 69426Opcode_addac_r2i_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 69427{ 69428 slotbuf[0] = 0x3583ad; 69429} 69430 69431static void 69432Opcode_addar2_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69433{ 69434 slotbuf[0] = 0x2e400; 69435} 69436 69437static void 69438Opcode_addar2_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69439{ 69440 slotbuf[0] = 0x20001; 69441} 69442 69443static void 69444Opcode_addar2_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69445{ 69446 slotbuf[0] = 0x2d000; 69447} 69448 69449static void 69450Opcode_addar2_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69451{ 69452 slotbuf[0] = 0x20001; 69453} 69454 69455static void 69456Opcode_addar2_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69457{ 69458 slotbuf[0] = 0xc002; 69459} 69460 69461static void 69462Opcode_addar2_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69463{ 69464 slotbuf[0] = 0x501401; 69465} 69466 69467static void 69468Opcode_addcm_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69469{ 69470 slotbuf[0] = 0x40040; 69471} 69472 69473static void 69474Opcode_addcm_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69475{ 69476 slotbuf[0] = 0x40; 69477} 69478 69479static void 69480Opcode_addcm_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69481{ 69482 slotbuf[0] = 0x40040; 69483} 69484 69485static void 69486Opcode_addcm_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 69487{ 69488 slotbuf[0] = 0x4000; 69489} 69490 69491static void 69492Opcode_addcm_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69493{ 69494 slotbuf[0] = 0x40; 69495} 69496 69497static void 69498Opcode_addcm_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69499{ 69500 slotbuf[0] = 0x40; 69501} 69502 69503static void 69504Opcode_addcm_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69505{ 69506 slotbuf[0] = 0xc40040; 69507} 69508 69509static void 69510Opcode_addwrp_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69511{ 69512 slotbuf[0] = 0x40080; 69513} 69514 69515static void 69516Opcode_addwrp_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69517{ 69518 slotbuf[0] = 0x80; 69519} 69520 69521static void 69522Opcode_addwrp_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69523{ 69524 slotbuf[0] = 0x40080; 69525} 69526 69527static void 69528Opcode_addwrp_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69529{ 69530 slotbuf[0] = 0x80; 69531} 69532 69533static void 69534Opcode_addwrp_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69535{ 69536 slotbuf[0] = 0x80; 69537} 69538 69539static void 69540Opcode_addwrp_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69541{ 69542 slotbuf[0] = 0xc80040; 69543} 69544 69545static void 69546Opcode_and128_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69547{ 69548 slotbuf[0] = 0x40100; 69549} 69550 69551static void 69552Opcode_and128_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69553{ 69554 slotbuf[0] = 0x100; 69555} 69556 69557static void 69558Opcode_and128_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69559{ 69560 slotbuf[0] = 0x40100; 69561} 69562 69563static void 69564Opcode_and128_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69565{ 69566 slotbuf[0] = 0x100; 69567} 69568 69569static void 69570Opcode_and128_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69571{ 69572 slotbuf[0] = 0x100; 69573} 69574 69575static void 69576Opcode_and128_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69577{ 69578 slotbuf[0] = 0xd00040; 69579} 69580 69581static void 69582Opcode_argmax8_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69583{ 69584 slotbuf[0] = 0xc82; 69585} 69586 69587static void 69588Opcode_argmax8_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69589{ 69590 slotbuf[0] = 0x4141; 69591} 69592 69593static void 69594Opcode_argmax8_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69595{ 69596 slotbuf[0] = 0x2002; 69597} 69598 69599static void 69600Opcode_argmax8_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 69601{ 69602 slotbuf[0] = 0; 69603} 69604 69605static void 69606Opcode_argmax8_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69607{ 69608 slotbuf[0] = 0x4581; 69609} 69610 69611static void 69612Opcode_argmax8_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69613{ 69614 slotbuf[0] = 0x40140; 69615} 69616 69617static void 69618Opcode_argmax8_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69619{ 69620 slotbuf[0] = 0x2000c0; 69621} 69622 69623static void 69624Opcode_asl_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69625{ 69626 slotbuf[0] = 0x40200; 69627} 69628 69629static void 69630Opcode_asl_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69631{ 69632 slotbuf[0] = 0x200; 69633} 69634 69635static void 69636Opcode_asl_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69637{ 69638 slotbuf[0] = 0x40200; 69639} 69640 69641static void 69642Opcode_asl_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69643{ 69644 slotbuf[0] = 0x200; 69645} 69646 69647static void 69648Opcode_asl_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69649{ 69650 slotbuf[0] = 0x200; 69651} 69652 69653static void 69654Opcode_asl_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69655{ 69656 slotbuf[0] = 0xe00040; 69657} 69658 69659static void 69660Opcode_asl32_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69661{ 69662 slotbuf[0] = 0x1; 69663} 69664 69665static void 69666Opcode_asl32_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69667{ 69668 slotbuf[0] = 0x4000; 69669} 69670 69671static void 69672Opcode_asl32_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69673{ 69674 slotbuf[0] = 0x1; 69675} 69676 69677static void 69678Opcode_asl32_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69679{ 69680 slotbuf[0] = 0x4000; 69681} 69682 69683static void 69684Opcode_asl32_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69685{ 69686 slotbuf[0] = 0xc0; 69687} 69688 69689static void 69690Opcode_asl32_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69691{ 69692 slotbuf[0] = 0x1c01; 69693} 69694 69695static void 69696Opcode_aslacm_Slot_inst_encode (xtensa_insnbuf slotbuf) 69697{ 69698 slotbuf[0] = 0xbc8000; 69699} 69700 69701static void 69702Opcode_aslacm_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 69703{ 69704 slotbuf[0] = 0x70002; 69705} 69706 69707static void 69708Opcode_aslacm_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 69709{ 69710 slotbuf[0] = 0x6e002; 69711} 69712 69713static void 69714Opcode_aslacm_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 69715{ 69716 slotbuf[0] = 0x302; 69717} 69718 69719static void 69720Opcode_aslm_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69721{ 69722 slotbuf[0] = 0x40001; 69723} 69724 69725static void 69726Opcode_aslm_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69727{ 69728 slotbuf[0] = 0x8000; 69729} 69730 69731static void 69732Opcode_aslm_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69733{ 69734 slotbuf[0] = 0x40001; 69735} 69736 69737static void 69738Opcode_aslm_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69739{ 69740 slotbuf[0] = 0x8000; 69741} 69742 69743static void 69744Opcode_aslm_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69745{ 69746 slotbuf[0] = 0x1; 69747} 69748 69749static void 69750Opcode_aslm_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69751{ 69752 slotbuf[0] = 0x140002; 69753} 69754 69755static void 69756Opcode_aslm32_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69757{ 69758 slotbuf[0] = 0x2002; 69759} 69760 69761static void 69762Opcode_aslm32_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69763{ 69764 slotbuf[0] = 0x4301; 69765} 69766 69767static void 69768Opcode_aslm32_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69769{ 69770 slotbuf[0] = 0x1002; 69771} 69772 69773static void 69774Opcode_aslm32_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69775{ 69776 slotbuf[0] = 0x4301; 69777} 69778 69779static void 69780Opcode_aslm32_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69781{ 69782 slotbuf[0] = 0x40300; 69783} 69784 69785static void 69786Opcode_aslm32_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69787{ 69788 slotbuf[0] = 0x400100; 69789} 69790 69791static void 69792Opcode_asr_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69793{ 69794 slotbuf[0] = 0x400c0; 69795} 69796 69797static void 69798Opcode_asr_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69799{ 69800 slotbuf[0] = 0xc0; 69801} 69802 69803static void 69804Opcode_asr_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69805{ 69806 slotbuf[0] = 0x400c0; 69807} 69808 69809static void 69810Opcode_asr_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 69811{ 69812 slotbuf[0] = 0x4001; 69813} 69814 69815static void 69816Opcode_asr_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69817{ 69818 slotbuf[0] = 0xc0; 69819} 69820 69821static void 69822Opcode_asr_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69823{ 69824 slotbuf[0] = 0x140; 69825} 69826 69827static void 69828Opcode_asr_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69829{ 69830 slotbuf[0] = 0xcc0040; 69831} 69832 69833static void 69834Opcode_asr32_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69835{ 69836 slotbuf[0] = 0x401; 69837} 69838 69839static void 69840Opcode_asr32_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69841{ 69842 slotbuf[0] = 0x140; 69843} 69844 69845static void 69846Opcode_asr32_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69847{ 69848 slotbuf[0] = 0x401; 69849} 69850 69851static void 69852Opcode_asr32_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69853{ 69854 slotbuf[0] = 0x140; 69855} 69856 69857static void 69858Opcode_asr32_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69859{ 69860 slotbuf[0] = 0x180; 69861} 69862 69863static void 69864Opcode_asr32_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69865{ 69866 slotbuf[0] = 0x41c01; 69867} 69868 69869static void 69870Opcode_asrac_Slot_inst_encode (xtensa_insnbuf slotbuf) 69871{ 69872 slotbuf[0] = 0x570b00; 69873} 69874 69875static void 69876Opcode_asrac_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 69877{ 69878 slotbuf[0] = 0x6a002; 69879} 69880 69881static void 69882Opcode_asrac_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 69883{ 69884 slotbuf[0] = 0x6e102; 69885} 69886 69887static void 69888Opcode_asrac_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 69889{ 69890 slotbuf[0] = 0x80142; 69891} 69892 69893static void 69894Opcode_asrm_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 69895{ 69896 slotbuf[0] = 0x40005; 69897} 69898 69899static void 69900Opcode_asrm_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 69901{ 69902 slotbuf[0] = 0x8004; 69903} 69904 69905static void 69906Opcode_asrm_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 69907{ 69908 slotbuf[0] = 0x40005; 69909} 69910 69911static void 69912Opcode_asrm_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 69913{ 69914 slotbuf[0] = 0x8004; 69915} 69916 69917static void 69918Opcode_asrm_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 69919{ 69920 slotbuf[0] = 0x5; 69921} 69922 69923static void 69924Opcode_asrm_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69925{ 69926 slotbuf[0] = 0x180002; 69927} 69928 69929static void 69930Opcode_bitfext_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69931{ 69932 slotbuf[0] = 0; 69933} 69934 69935static void 69936Opcode_bitfins_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 69937{ 69938 slotbuf[0] = 0x1; 69939} 69940 69941static void 69942Opcode_clb_c_Slot_inst_encode (xtensa_insnbuf slotbuf) 69943{ 69944 slotbuf[0] = 0x770300; 69945} 69946 69947static void 69948Opcode_clb_c_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 69949{ 69950 slotbuf[0] = 0x5802c; 69951} 69952 69953static void 69954Opcode_clb_c_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 69955{ 69956 slotbuf[0] = 0xe403; 69957} 69958 69959static void 69960Opcode_clb_c_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 69961{ 69962 slotbuf[0] = 0x5802c; 69963} 69964 69965static void 69966Opcode_clb_c_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 69967{ 69968 slotbuf[0] = 0x34c02d; 69969} 69970 69971static void 69972Opcode_clb_r_Slot_inst_encode (xtensa_insnbuf slotbuf) 69973{ 69974 slotbuf[0] = 0x578b00; 69975} 69976 69977static void 69978Opcode_clb_r_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 69979{ 69980 slotbuf[0] = 0x5a02c; 69981} 69982 69983static void 69984Opcode_clb_r_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 69985{ 69986 slotbuf[0] = 0xe803; 69987} 69988 69989static void 69990Opcode_clb_r_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 69991{ 69992 slotbuf[0] = 0x5a02c; 69993} 69994 69995static void 69996Opcode_clb_r_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 69997{ 69998 slotbuf[0] = 0x34e02d; 69999} 70000 70001static void 70002Opcode_cmp8_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70003{ 70004 slotbuf[0] = 0x40009; 70005} 70006 70007static void 70008Opcode_cmp8_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70009{ 70010 slotbuf[0] = 0x8008; 70011} 70012 70013static void 70014Opcode_cmp8_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70015{ 70016 slotbuf[0] = 0x40009; 70017} 70018 70019static void 70020Opcode_cmp8_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70021{ 70022 slotbuf[0] = 0x8008; 70023} 70024 70025static void 70026Opcode_cmp8_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70027{ 70028 slotbuf[0] = 0x9; 70029} 70030 70031static void 70032Opcode_cmp8_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70033{ 70034 slotbuf[0] = 0x140006; 70035} 70036 70037static void 70038Opcode_cmp_i_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70039{ 70040 slotbuf[0] = 0x40011; 70041} 70042 70043static void 70044Opcode_cmp_i_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70045{ 70046 slotbuf[0] = 0x8010; 70047} 70048 70049static void 70050Opcode_cmp_i_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70051{ 70052 slotbuf[0] = 0x40011; 70053} 70054 70055static void 70056Opcode_cmp_i_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70057{ 70058 slotbuf[0] = 0x8010; 70059} 70060 70061static void 70062Opcode_cmp_i_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70063{ 70064 slotbuf[0] = 0x11; 70065} 70066 70067static void 70068Opcode_cmp_i_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70069{ 70070 slotbuf[0] = 0x14000a; 70071} 70072 70073static void 70074Opcode_cmp_r_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70075{ 70076 slotbuf[0] = 0x40021; 70077} 70078 70079static void 70080Opcode_cmp_r_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70081{ 70082 slotbuf[0] = 0x8020; 70083} 70084 70085static void 70086Opcode_cmp_r_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70087{ 70088 slotbuf[0] = 0x40021; 70089} 70090 70091static void 70092Opcode_cmp_r_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70093{ 70094 slotbuf[0] = 0x8020; 70095} 70096 70097static void 70098Opcode_cmp_r_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70099{ 70100 slotbuf[0] = 0x21; 70101} 70102 70103static void 70104Opcode_cmp_r_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70105{ 70106 slotbuf[0] = 0x140012; 70107} 70108 70109static void 70110Opcode_ext_Slot_inst_encode (xtensa_insnbuf slotbuf) 70111{ 70112 slotbuf[0] = 0xd80000; 70113} 70114 70115static void 70116Opcode_ext_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 70117{ 70118 slotbuf[0] = 0x2a002; 70119} 70120 70121static void 70122Opcode_ext_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 70123{ 70124 slotbuf[0] = 0x8002; 70125} 70126 70127static void 70128Opcode_ext_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 70129{ 70130 slotbuf[0] = 0x2a002; 70131} 70132 70133static void 70134Opcode_ext_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70135{ 70136 slotbuf[0] = 0x524000; 70137} 70138 70139static void 70140Opcode_ext_r_Slot_inst_encode (xtensa_insnbuf slotbuf) 70141{ 70142 slotbuf[0] = 0xd88000; 70143} 70144 70145static void 70146Opcode_ext_r_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 70147{ 70148 slotbuf[0] = 0x2e002; 70149} 70150 70151static void 70152Opcode_ext_r_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 70153{ 70154 slotbuf[0] = 0xa002; 70155} 70156 70157static void 70158Opcode_ext_r_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 70159{ 70160 slotbuf[0] = 0x2e002; 70161} 70162 70163static void 70164Opcode_ext_r_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70165{ 70166 slotbuf[0] = 0x528000; 70167} 70168 70169static void 70170Opcode_ext32_i_Slot_inst_encode (xtensa_insnbuf slotbuf) 70171{ 70172 slotbuf[0] = 0x170600; 70173} 70174 70175static void 70176Opcode_ext32_i_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 70177{ 70178 slotbuf[0] = 0x44028; 70179} 70180 70181static void 70182Opcode_ext32_i_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 70183{ 70184 slotbuf[0] = 0xf402; 70185} 70186 70187static void 70188Opcode_ext32_i_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 70189{ 70190 slotbuf[0] = 0x44028; 70191} 70192 70193static void 70194Opcode_ext32_i_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70195{ 70196 slotbuf[0] = 0x340019; 70197} 70198 70199static void 70200Opcode_ext32_r_Slot_inst_encode (xtensa_insnbuf slotbuf) 70201{ 70202 slotbuf[0] = 0x270600; 70203} 70204 70205static void 70206Opcode_ext32_r_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 70207{ 70208 slotbuf[0] = 0x4c008; 70209} 70210 70211static void 70212Opcode_ext32_r_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 70213{ 70214 slotbuf[0] = 0xf802; 70215} 70216 70217static void 70218Opcode_ext32_r_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 70219{ 70220 slotbuf[0] = 0x4c008; 70221} 70222 70223static void 70224Opcode_ext32_r_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70225{ 70226 slotbuf[0] = 0x340039; 70227} 70228 70229static void 70230Opcode_extui4_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70231{ 70232 slotbuf[0] = 0x40140; 70233} 70234 70235static void 70236Opcode_extui4_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70237{ 70238 slotbuf[0] = 0x180; 70239} 70240 70241static void 70242Opcode_extui4_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70243{ 70244 slotbuf[0] = 0x40140; 70245} 70246 70247static void 70248Opcode_extui4_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70249{ 70250 slotbuf[0] = 0x180; 70251} 70252 70253static void 70254Opcode_extui4_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70255{ 70256 slotbuf[0] = 0x1c0; 70257} 70258 70259static void 70260Opcode_extui4_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70261{ 70262 slotbuf[0] = 0xd40040; 70263} 70264 70265static void 70266Opcode_lslm_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70267{ 70268 slotbuf[0] = 0x4000d; 70269} 70270 70271static void 70272Opcode_lslm_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70273{ 70274 slotbuf[0] = 0xc000; 70275} 70276 70277static void 70278Opcode_lslm_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70279{ 70280 slotbuf[0] = 0x4000d; 70281} 70282 70283static void 70284Opcode_lslm_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70285{ 70286 slotbuf[0] = 0xc000; 70287} 70288 70289static void 70290Opcode_lslm_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70291{ 70292 slotbuf[0] = 0xd; 70293} 70294 70295static void 70296Opcode_lslm_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70297{ 70298 slotbuf[0] = 0x140022; 70299} 70300 70301static void 70302Opcode_lsrm_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70303{ 70304 slotbuf[0] = 0x40015; 70305} 70306 70307static void 70308Opcode_lsrm_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70309{ 70310 slotbuf[0] = 0x800c; 70311} 70312 70313static void 70314Opcode_lsrm_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70315{ 70316 slotbuf[0] = 0x40015; 70317} 70318 70319static void 70320Opcode_lsrm_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70321{ 70322 slotbuf[0] = 0x800c; 70323} 70324 70325static void 70326Opcode_lsrm_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70327{ 70328 slotbuf[0] = 0x15; 70329} 70330 70331static void 70332Opcode_lsrm_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70333{ 70334 slotbuf[0] = 0x14000e; 70335} 70336 70337static void 70338Opcode_max8_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70339{ 70340 slotbuf[0] = 0x40280; 70341} 70342 70343static void 70344Opcode_max8_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70345{ 70346 slotbuf[0] = 0x300; 70347} 70348 70349static void 70350Opcode_max8_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70351{ 70352 slotbuf[0] = 0x40280; 70353} 70354 70355static void 70356Opcode_max8_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70357{ 70358 slotbuf[0] = 0x300; 70359} 70360 70361static void 70362Opcode_max8_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70363{ 70364 slotbuf[0] = 0x2c0; 70365} 70366 70367static void 70368Opcode_max8_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70369{ 70370 slotbuf[0] = 0xe80040; 70371} 70372 70373static void 70374Opcode_mean_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70375{ 70376 slotbuf[0] = 0x40300; 70377} 70378 70379static void 70380Opcode_mean_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70381{ 70382 slotbuf[0] = 0x2c0; 70383} 70384 70385static void 70386Opcode_mean_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70387{ 70388 slotbuf[0] = 0x40300; 70389} 70390 70391static void 70392Opcode_mean_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70393{ 70394 slotbuf[0] = 0x2c0; 70395} 70396 70397static void 70398Opcode_mean_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70399{ 70400 slotbuf[0] = 0x340; 70401} 70402 70403static void 70404Opcode_mean_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70405{ 70406 slotbuf[0] = 0xf00040; 70407} 70408 70409static void 70410Opcode_mean32_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70411{ 70412 slotbuf[0] = 0x402c0; 70413} 70414 70415static void 70416Opcode_mean32_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70417{ 70418 slotbuf[0] = 0x340; 70419} 70420 70421static void 70422Opcode_mean32_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70423{ 70424 slotbuf[0] = 0x402c0; 70425} 70426 70427static void 70428Opcode_mean32_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70429{ 70430 slotbuf[0] = 0x340; 70431} 70432 70433static void 70434Opcode_mean32_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70435{ 70436 slotbuf[0] = 0x380; 70437} 70438 70439static void 70440Opcode_mean32_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70441{ 70442 slotbuf[0] = 0xec0040; 70443} 70444 70445static void 70446Opcode_min8_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70447{ 70448 slotbuf[0] = 0x40340; 70449} 70450 70451static void 70452Opcode_min8_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70453{ 70454 slotbuf[0] = 0x380; 70455} 70456 70457static void 70458Opcode_min8_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70459{ 70460 slotbuf[0] = 0x40340; 70461} 70462 70463static void 70464Opcode_min8_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70465{ 70466 slotbuf[0] = 0x380; 70467} 70468 70469static void 70470Opcode_min8_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70471{ 70472 slotbuf[0] = 0x3c0; 70473} 70474 70475static void 70476Opcode_min8_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70477{ 70478 slotbuf[0] = 0xf40040; 70479} 70480 70481static void 70482Opcode_minclb_c_Slot_inst_encode (xtensa_insnbuf slotbuf) 70483{ 70484 slotbuf[0] = 0x770b00; 70485} 70486 70487static void 70488Opcode_minclb_c_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 70489{ 70490 slotbuf[0] = 0x6002c; 70491} 70492 70493static void 70494Opcode_minclb_c_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 70495{ 70496 slotbuf[0] = 0xf003; 70497} 70498 70499static void 70500Opcode_minclb_c_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 70501{ 70502 slotbuf[0] = 0x6002c; 70503} 70504 70505static void 70506Opcode_minclb_c_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70507{ 70508 slotbuf[0] = 0x35002d; 70509} 70510 70511static void 70512Opcode_minclb_r_Slot_inst_encode (xtensa_insnbuf slotbuf) 70513{ 70514 slotbuf[0] = 0x778300; 70515} 70516 70517static void 70518Opcode_minclb_r_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 70519{ 70520 slotbuf[0] = 0x6800c; 70521} 70522 70523static void 70524Opcode_minclb_r_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 70525{ 70526 slotbuf[0] = 0xe407; 70527} 70528 70529static void 70530Opcode_minclb_r_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 70531{ 70532 slotbuf[0] = 0x6800c; 70533} 70534 70535static void 70536Opcode_minclb_r_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70537{ 70538 slotbuf[0] = 0x35400d; 70539} 70540 70541static void 70542Opcode_not128_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70543{ 70544 slotbuf[0] = 0x4005d; 70545} 70546 70547static void 70548Opcode_not128_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70549{ 70550 slotbuf[0] = 0x8154; 70551} 70552 70553static void 70554Opcode_not128_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70555{ 70556 slotbuf[0] = 0x4005d; 70557} 70558 70559static void 70560Opcode_not128_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70561{ 70562 slotbuf[0] = 0x8154; 70563} 70564 70565static void 70566Opcode_not128_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70567{ 70568 slotbuf[0] = 0x5d; 70569} 70570 70571static void 70572Opcode_not128_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70573{ 70574 slotbuf[0] = 0x800e8; 70575} 70576 70577static void 70578Opcode_or128_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70579{ 70580 slotbuf[0] = 0x40380; 70581} 70582 70583static void 70584Opcode_or128_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70585{ 70586 slotbuf[0] = 0x8001; 70587} 70588 70589static void 70590Opcode_or128_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70591{ 70592 slotbuf[0] = 0x40380; 70593} 70594 70595static void 70596Opcode_or128_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70597{ 70598 slotbuf[0] = 0x8001; 70599} 70600 70601static void 70602Opcode_or128_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70603{ 70604 slotbuf[0] = 0x40000; 70605} 70606 70607static void 70608Opcode_or128_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70609{ 70610 slotbuf[0] = 0xf80040; 70611} 70612 70613static void 70614Opcode_perm_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70615{ 70616 slotbuf[0] = 0x1002; 70617} 70618 70619static void 70620Opcode_perm_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70621{ 70622 slotbuf[0] = 0xc001; 70623} 70624 70625static void 70626Opcode_perm_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70627{ 70628 slotbuf[0] = 0x802; 70629} 70630 70631static void 70632Opcode_perm_Slot_acc2_slot2_encode (xtensa_insnbuf slotbuf) 70633{ 70634 slotbuf[0] = 0x4003; 70635} 70636 70637static void 70638Opcode_perm_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70639{ 70640 slotbuf[0] = 0xc001; 70641} 70642 70643static void 70644Opcode_perm_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70645{ 70646 slotbuf[0] = 0x40001; 70647} 70648 70649static void 70650Opcode_perm_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70651{ 70652 slotbuf[0] = 0x441401; 70653} 70654 70655static void 70656Opcode_redac_Slot_inst_encode (xtensa_insnbuf slotbuf) 70657{ 70658 slotbuf[0] = 0xb783a0; 70659} 70660 70661static void 70662Opcode_redac_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 70663{ 70664 slotbuf[0] = 0x6a08c; 70665} 70666 70667static void 70668Opcode_redac_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 70669{ 70670 slotbuf[0] = 0x6a08c; 70671} 70672 70673static void 70674Opcode_redac_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70675{ 70676 slotbuf[0] = 0x35a32d; 70677} 70678 70679static void 70680Opcode_redac2_Slot_inst_encode (xtensa_insnbuf slotbuf) 70681{ 70682 slotbuf[0] = 0xb783c0; 70683} 70684 70685static void 70686Opcode_redac2_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 70687{ 70688 slotbuf[0] = 0x6a10c; 70689} 70690 70691static void 70692Opcode_redac2_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 70693{ 70694 slotbuf[0] = 0x6a10c; 70695} 70696 70697static void 70698Opcode_redac2_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70699{ 70700 slotbuf[0] = 0x35a3ad; 70701} 70702 70703static void 70704Opcode_redac4_Slot_inst_encode (xtensa_insnbuf slotbuf) 70705{ 70706 slotbuf[0] = 0xb783b0; 70707} 70708 70709static void 70710Opcode_redac4_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 70711{ 70712 slotbuf[0] = 0x6a20c; 70713} 70714 70715static void 70716Opcode_redac4_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 70717{ 70718 slotbuf[0] = 0x6a20c; 70719} 70720 70721static void 70722Opcode_redac4_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70723{ 70724 slotbuf[0] = 0x35806d; 70725} 70726 70727static void 70728Opcode_redacs_Slot_inst_encode (xtensa_insnbuf slotbuf) 70729{ 70730 slotbuf[0] = 0xb783d0; 70731} 70732 70733static void 70734Opcode_redacs_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 70735{ 70736 slotbuf[0] = 0x6a0cc; 70737} 70738 70739static void 70740Opcode_redacs_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 70741{ 70742 slotbuf[0] = 0x6a0cc; 70743} 70744 70745static void 70746Opcode_redacs_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70747{ 70748 slotbuf[0] = 0x3580cd; 70749} 70750 70751static void 70752Opcode_sminclb_c_Slot_inst_encode (xtensa_insnbuf slotbuf) 70753{ 70754 slotbuf[0] = 0x778b00; 70755} 70756 70757static void 70758Opcode_sminclb_c_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 70759{ 70760 slotbuf[0] = 0x7000c; 70761} 70762 70763static void 70764Opcode_sminclb_c_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 70765{ 70766 slotbuf[0] = 0xe807; 70767} 70768 70769static void 70770Opcode_sminclb_c_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 70771{ 70772 slotbuf[0] = 0x7000c; 70773} 70774 70775static void 70776Opcode_sminclb_c_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70777{ 70778 slotbuf[0] = 0x35202d; 70779} 70780 70781static void 70782Opcode_sminclb_r_Slot_inst_encode (xtensa_insnbuf slotbuf) 70783{ 70784 slotbuf[0] = 0xd70300; 70785} 70786 70787static void 70788Opcode_sminclb_r_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 70789{ 70790 slotbuf[0] = 0x6202c; 70791} 70792 70793static void 70794Opcode_sminclb_r_Slot_dot_slot0_encode (xtensa_insnbuf slotbuf) 70795{ 70796 slotbuf[0] = 0xec03; 70797} 70798 70799static void 70800Opcode_sminclb_r_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 70801{ 70802 slotbuf[0] = 0x6202c; 70803} 70804 70805static void 70806Opcode_sminclb_r_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70807{ 70808 slotbuf[0] = 0x35600d; 70809} 70810 70811static void 70812Opcode_stswapbm_Slot_inst_encode (xtensa_insnbuf slotbuf) 70813{ 70814 slotbuf[0] = 0x9c0000; 70815} 70816 70817static void 70818Opcode_stswapbm_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70819{ 70820 slotbuf[0] = 0x4e8000; 70821} 70822 70823static void 70824Opcode_stswapbmu_Slot_inst_encode (xtensa_insnbuf slotbuf) 70825{ 70826 slotbuf[0] = 0xad0000; 70827} 70828 70829static void 70830Opcode_stswapbmu_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70831{ 70832 slotbuf[0] = 0x4f0000; 70833} 70834 70835static void 70836Opcode_sub32_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70837{ 70838 slotbuf[0] = 0x403c0; 70839} 70840 70841static void 70842Opcode_sub32_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70843{ 70844 slotbuf[0] = 0x4041; 70845} 70846 70847static void 70848Opcode_sub32_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70849{ 70850 slotbuf[0] = 0x403c0; 70851} 70852 70853static void 70854Opcode_sub32_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70855{ 70856 slotbuf[0] = 0x4081; 70857} 70858 70859static void 70860Opcode_sub32_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70861{ 70862 slotbuf[0] = 0x40040; 70863} 70864 70865static void 70866Opcode_sub32_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70867{ 70868 slotbuf[0] = 0xfc0040; 70869} 70870 70871static void 70872Opcode_subac_i2r_Slot_inst_encode (xtensa_insnbuf slotbuf) 70873{ 70874 slotbuf[0] = 0xb783e0; 70875} 70876 70877static void 70878Opcode_subac_i2r_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 70879{ 70880 slotbuf[0] = 0x6a14c; 70881} 70882 70883static void 70884Opcode_subac_i2r_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 70885{ 70886 slotbuf[0] = 0x6a14c; 70887} 70888 70889static void 70890Opcode_subac_i2r_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70891{ 70892 slotbuf[0] = 0x35814d; 70893} 70894 70895static void 70896Opcode_subac_r2i_Slot_inst_encode (xtensa_insnbuf slotbuf) 70897{ 70898 slotbuf[0] = 0xb783f0; 70899} 70900 70901static void 70902Opcode_subac_r2i_Slot_gp_slot0_encode (xtensa_insnbuf slotbuf) 70903{ 70904 slotbuf[0] = 0x6a18c; 70905} 70906 70907static void 70908Opcode_subac_r2i_Slot_pq_slot0_encode (xtensa_insnbuf slotbuf) 70909{ 70910 slotbuf[0] = 0x6a18c; 70911} 70912 70913static void 70914Opcode_subac_r2i_Slot_dual_slot0_encode (xtensa_insnbuf slotbuf) 70915{ 70916 slotbuf[0] = 0x35824d; 70917} 70918 70919static void 70920Opcode_subarx_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70921{ 70922 slotbuf[0] = 0x32800; 70923} 70924 70925static void 70926Opcode_subarx_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70927{ 70928 slotbuf[0] = 0x11401; 70929} 70930 70931static void 70932Opcode_subarx_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70933{ 70934 slotbuf[0] = 0x2e400; 70935} 70936 70937static void 70938Opcode_subarx_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70939{ 70940 slotbuf[0] = 0x10c01; 70941} 70942 70943static void 70944Opcode_subarx_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70945{ 70946 slotbuf[0] = 0xcc02; 70947} 70948 70949static void 70950Opcode_subarx_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70951{ 70952 slotbuf[0] = 0x4cd401; 70953} 70954 70955static void 70956Opcode_subcm_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70957{ 70958 slotbuf[0] = 0x40002; 70959} 70960 70961static void 70962Opcode_subcm_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70963{ 70964 slotbuf[0] = 0x4081; 70965} 70966 70967static void 70968Opcode_subcm_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 70969{ 70970 slotbuf[0] = 0x40002; 70971} 70972 70973static void 70974Opcode_subcm_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 70975{ 70976 slotbuf[0] = 0x4101; 70977} 70978 70979static void 70980Opcode_subcm_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 70981{ 70982 slotbuf[0] = 0x40080; 70983} 70984 70985static void 70986Opcode_subcm_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 70987{ 70988 slotbuf[0] = 0xc0; 70989} 70990 70991static void 70992Opcode_submean_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 70993{ 70994 slotbuf[0] = 0x40042; 70995} 70996 70997static void 70998Opcode_submean_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 70999{ 71000 slotbuf[0] = 0x4101; 71001} 71002 71003static void 71004Opcode_submean_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 71005{ 71006 slotbuf[0] = 0x40042; 71007} 71008 71009static void 71010Opcode_submean_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 71011{ 71012 slotbuf[0] = 0x4201; 71013} 71014 71015static void 71016Opcode_submean_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 71017{ 71018 slotbuf[0] = 0x40100; 71019} 71020 71021static void 71022Opcode_submean_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 71023{ 71024 slotbuf[0] = 0x400080; 71025} 71026 71027static void 71028Opcode_subwrp_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 71029{ 71030 slotbuf[0] = 0x40082; 71031} 71032 71033static void 71034Opcode_subwrp_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 71035{ 71036 slotbuf[0] = 0x4201; 71037} 71038 71039static void 71040Opcode_subwrp_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 71041{ 71042 slotbuf[0] = 0x40082; 71043} 71044 71045static void 71046Opcode_subwrp_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 71047{ 71048 slotbuf[0] = 0x40c1; 71049} 71050 71051static void 71052Opcode_subwrp_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 71053{ 71054 slotbuf[0] = 0x40200; 71055} 71056 71057static void 71058Opcode_subwrp_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 71059{ 71060 slotbuf[0] = 0x800080; 71061} 71062 71063static void 71064Opcode_trans_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 71065{ 71066 slotbuf[0] = 0x4009d; 71067} 71068 71069static void 71070Opcode_trans_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 71071{ 71072 slotbuf[0] = 0x8194; 71073} 71074 71075static void 71076Opcode_trans_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 71077{ 71078 slotbuf[0] = 0x4009d; 71079} 71080 71081static void 71082Opcode_trans_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 71083{ 71084 slotbuf[0] = 0x8194; 71085} 71086 71087static void 71088Opcode_trans_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 71089{ 71090 slotbuf[0] = 0x9d; 71091} 71092 71093static void 71094Opcode_trans_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 71095{ 71096 slotbuf[0] = 0x800f0; 71097} 71098 71099static void 71100Opcode_xor128_Slot_gp_slot2_encode (xtensa_insnbuf slotbuf) 71101{ 71102 slotbuf[0] = 0x40102; 71103} 71104 71105static void 71106Opcode_xor128_Slot_dot_slot2_encode (xtensa_insnbuf slotbuf) 71107{ 71108 slotbuf[0] = 0x40c1; 71109} 71110 71111static void 71112Opcode_xor128_Slot_pq_slot2_encode (xtensa_insnbuf slotbuf) 71113{ 71114 slotbuf[0] = 0x40102; 71115} 71116 71117static void 71118Opcode_xor128_Slot_smod_slot2_encode (xtensa_insnbuf slotbuf) 71119{ 71120 slotbuf[0] = 0x4141; 71121} 71122 71123static void 71124Opcode_xor128_Slot_llr_slot2_encode (xtensa_insnbuf slotbuf) 71125{ 71126 slotbuf[0] = 0x400c0; 71127} 71128 71129static void 71130Opcode_xor128_Slot_dual_slot2_encode (xtensa_insnbuf slotbuf) 71131{ 71132 slotbuf[0] = 0x400c0; 71133} 71134 71135static void 71136Opcode_rur_expstate_Slot_inst_encode (xtensa_insnbuf slotbuf) 71137{ 71138 slotbuf[0] = 0xe30000; 71139} 71140 71141static void 71142Opcode_wur_expstate_Slot_inst_encode (xtensa_insnbuf slotbuf) 71143{ 71144 slotbuf[0] = 0xf30000; 71145} 71146 71147static void 71148Opcode_rur_sov_Slot_inst_encode (xtensa_insnbuf slotbuf) 71149{ 71150 slotbuf[0] = 0xe30010; 71151} 71152 71153static void 71154Opcode_wur_sov_Slot_inst_encode (xtensa_insnbuf slotbuf) 71155{ 71156 slotbuf[0] = 0xf30100; 71157} 71158 71159static void 71160Opcode_rur_sat_mode_Slot_inst_encode (xtensa_insnbuf slotbuf) 71161{ 71162 slotbuf[0] = 0xe30020; 71163} 71164 71165static void 71166Opcode_wur_sat_mode_Slot_inst_encode (xtensa_insnbuf slotbuf) 71167{ 71168 slotbuf[0] = 0xf30200; 71169} 71170 71171static void 71172Opcode_rur_sar0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71173{ 71174 slotbuf[0] = 0xe30030; 71175} 71176 71177static void 71178Opcode_wur_sar0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71179{ 71180 slotbuf[0] = 0xf30300; 71181} 71182 71183static void 71184Opcode_rur_sar1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71185{ 71186 slotbuf[0] = 0xe30040; 71187} 71188 71189static void 71190Opcode_wur_sar1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71191{ 71192 slotbuf[0] = 0xf30400; 71193} 71194 71195static void 71196Opcode_rur_sar2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71197{ 71198 slotbuf[0] = 0xe30050; 71199} 71200 71201static void 71202Opcode_wur_sar2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71203{ 71204 slotbuf[0] = 0xf30500; 71205} 71206 71207static void 71208Opcode_rur_sar3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71209{ 71210 slotbuf[0] = 0xe30060; 71211} 71212 71213static void 71214Opcode_wur_sar3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71215{ 71216 slotbuf[0] = 0xf30600; 71217} 71218 71219static void 71220Opcode_rur_hsar0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71221{ 71222 slotbuf[0] = 0xe30070; 71223} 71224 71225static void 71226Opcode_wur_hsar0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71227{ 71228 slotbuf[0] = 0xf30700; 71229} 71230 71231static void 71232Opcode_rur_hsar1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71233{ 71234 slotbuf[0] = 0xe30080; 71235} 71236 71237static void 71238Opcode_wur_hsar1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71239{ 71240 slotbuf[0] = 0xf30800; 71241} 71242 71243static void 71244Opcode_rur_hsar2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71245{ 71246 slotbuf[0] = 0xe30090; 71247} 71248 71249static void 71250Opcode_wur_hsar2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71251{ 71252 slotbuf[0] = 0xf30900; 71253} 71254 71255static void 71256Opcode_rur_hsar3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71257{ 71258 slotbuf[0] = 0xe300a0; 71259} 71260 71261static void 71262Opcode_wur_hsar3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71263{ 71264 slotbuf[0] = 0xf30a00; 71265} 71266 71267static void 71268Opcode_rur_max_reg_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71269{ 71270 slotbuf[0] = 0xe300b0; 71271} 71272 71273static void 71274Opcode_wur_max_reg_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71275{ 71276 slotbuf[0] = 0xf30b00; 71277} 71278 71279static void 71280Opcode_rur_max_reg_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71281{ 71282 slotbuf[0] = 0xe300c0; 71283} 71284 71285static void 71286Opcode_wur_max_reg_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71287{ 71288 slotbuf[0] = 0xf30c00; 71289} 71290 71291static void 71292Opcode_rur_max_reg_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71293{ 71294 slotbuf[0] = 0xe300d0; 71295} 71296 71297static void 71298Opcode_wur_max_reg_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71299{ 71300 slotbuf[0] = 0xf30d00; 71301} 71302 71303static void 71304Opcode_rur_max_reg_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71305{ 71306 slotbuf[0] = 0xe300e0; 71307} 71308 71309static void 71310Opcode_wur_max_reg_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71311{ 71312 slotbuf[0] = 0xf30e00; 71313} 71314 71315static void 71316Opcode_rur_arg_max_reg_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71317{ 71318 slotbuf[0] = 0xe300f0; 71319} 71320 71321static void 71322Opcode_wur_arg_max_reg_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71323{ 71324 slotbuf[0] = 0xf30f00; 71325} 71326 71327static void 71328Opcode_rur_arg_max_reg_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71329{ 71330 slotbuf[0] = 0xe30100; 71331} 71332 71333static void 71334Opcode_wur_arg_max_reg_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71335{ 71336 slotbuf[0] = 0xf31000; 71337} 71338 71339static void 71340Opcode_rur_arg_max_reg_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71341{ 71342 slotbuf[0] = 0xe30110; 71343} 71344 71345static void 71346Opcode_wur_arg_max_reg_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71347{ 71348 slotbuf[0] = 0xf31100; 71349} 71350 71351static void 71352Opcode_rur_arg_max_reg_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71353{ 71354 slotbuf[0] = 0xe30120; 71355} 71356 71357static void 71358Opcode_wur_arg_max_reg_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71359{ 71360 slotbuf[0] = 0xf31200; 71361} 71362 71363static void 71364Opcode_rur_nco_counter_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71365{ 71366 slotbuf[0] = 0xe30130; 71367} 71368 71369static void 71370Opcode_wur_nco_counter_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71371{ 71372 slotbuf[0] = 0xf31300; 71373} 71374 71375static void 71376Opcode_rur_nco_counter_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71377{ 71378 slotbuf[0] = 0xe30140; 71379} 71380 71381static void 71382Opcode_wur_nco_counter_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71383{ 71384 slotbuf[0] = 0xf31400; 71385} 71386 71387static void 71388Opcode_rur_nco_counter_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71389{ 71390 slotbuf[0] = 0xe30150; 71391} 71392 71393static void 71394Opcode_wur_nco_counter_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71395{ 71396 slotbuf[0] = 0xf31500; 71397} 71398 71399static void 71400Opcode_rur_nco_counter_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71401{ 71402 slotbuf[0] = 0xe30160; 71403} 71404 71405static void 71406Opcode_wur_nco_counter_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71407{ 71408 slotbuf[0] = 0xf31600; 71409} 71410 71411static void 71412Opcode_rur_interp_ext_n_Slot_inst_encode (xtensa_insnbuf slotbuf) 71413{ 71414 slotbuf[0] = 0xe30170; 71415} 71416 71417static void 71418Opcode_wur_interp_ext_n_Slot_inst_encode (xtensa_insnbuf slotbuf) 71419{ 71420 slotbuf[0] = 0xf31700; 71421} 71422 71423static void 71424Opcode_rur_interp_ext_l_Slot_inst_encode (xtensa_insnbuf slotbuf) 71425{ 71426 slotbuf[0] = 0xe30180; 71427} 71428 71429static void 71430Opcode_wur_interp_ext_l_Slot_inst_encode (xtensa_insnbuf slotbuf) 71431{ 71432 slotbuf[0] = 0xf31800; 71433} 71434 71435static void 71436Opcode_rur_llr_buf_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71437{ 71438 slotbuf[0] = 0xe30190; 71439} 71440 71441static void 71442Opcode_wur_llr_buf_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71443{ 71444 slotbuf[0] = 0xf31900; 71445} 71446 71447static void 71448Opcode_rur_llr_buf_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71449{ 71450 slotbuf[0] = 0xe301a0; 71451} 71452 71453static void 71454Opcode_wur_llr_buf_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71455{ 71456 slotbuf[0] = 0xf31a00; 71457} 71458 71459static void 71460Opcode_rur_llr_buf_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71461{ 71462 slotbuf[0] = 0xe301b0; 71463} 71464 71465static void 71466Opcode_wur_llr_buf_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71467{ 71468 slotbuf[0] = 0xf31b00; 71469} 71470 71471static void 71472Opcode_rur_llr_buf_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71473{ 71474 slotbuf[0] = 0xe301c0; 71475} 71476 71477static void 71478Opcode_wur_llr_buf_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71479{ 71480 slotbuf[0] = 0xf31c00; 71481} 71482 71483static void 71484Opcode_rur_llr_buf_4_Slot_inst_encode (xtensa_insnbuf slotbuf) 71485{ 71486 slotbuf[0] = 0xe301d0; 71487} 71488 71489static void 71490Opcode_wur_llr_buf_4_Slot_inst_encode (xtensa_insnbuf slotbuf) 71491{ 71492 slotbuf[0] = 0xf31d00; 71493} 71494 71495static void 71496Opcode_rur_llr_buf_5_Slot_inst_encode (xtensa_insnbuf slotbuf) 71497{ 71498 slotbuf[0] = 0xe301e0; 71499} 71500 71501static void 71502Opcode_wur_llr_buf_5_Slot_inst_encode (xtensa_insnbuf slotbuf) 71503{ 71504 slotbuf[0] = 0xf31e00; 71505} 71506 71507static void 71508Opcode_rur_llr_buf_6_Slot_inst_encode (xtensa_insnbuf slotbuf) 71509{ 71510 slotbuf[0] = 0xe301f0; 71511} 71512 71513static void 71514Opcode_wur_llr_buf_6_Slot_inst_encode (xtensa_insnbuf slotbuf) 71515{ 71516 slotbuf[0] = 0xf31f00; 71517} 71518 71519static void 71520Opcode_rur_llr_buf_7_Slot_inst_encode (xtensa_insnbuf slotbuf) 71521{ 71522 slotbuf[0] = 0xe30200; 71523} 71524 71525static void 71526Opcode_wur_llr_buf_7_Slot_inst_encode (xtensa_insnbuf slotbuf) 71527{ 71528 slotbuf[0] = 0xf32000; 71529} 71530 71531static void 71532Opcode_rur_llr_buf_8_Slot_inst_encode (xtensa_insnbuf slotbuf) 71533{ 71534 slotbuf[0] = 0xe30210; 71535} 71536 71537static void 71538Opcode_wur_llr_buf_8_Slot_inst_encode (xtensa_insnbuf slotbuf) 71539{ 71540 slotbuf[0] = 0xf32100; 71541} 71542 71543static void 71544Opcode_rur_llr_buf_9_Slot_inst_encode (xtensa_insnbuf slotbuf) 71545{ 71546 slotbuf[0] = 0xe30220; 71547} 71548 71549static void 71550Opcode_wur_llr_buf_9_Slot_inst_encode (xtensa_insnbuf slotbuf) 71551{ 71552 slotbuf[0] = 0xf32200; 71553} 71554 71555static void 71556Opcode_rur_llr_buf_10_Slot_inst_encode (xtensa_insnbuf slotbuf) 71557{ 71558 slotbuf[0] = 0xe30230; 71559} 71560 71561static void 71562Opcode_wur_llr_buf_10_Slot_inst_encode (xtensa_insnbuf slotbuf) 71563{ 71564 slotbuf[0] = 0xf32300; 71565} 71566 71567static void 71568Opcode_rur_llr_buf_11_Slot_inst_encode (xtensa_insnbuf slotbuf) 71569{ 71570 slotbuf[0] = 0xe30240; 71571} 71572 71573static void 71574Opcode_wur_llr_buf_11_Slot_inst_encode (xtensa_insnbuf slotbuf) 71575{ 71576 slotbuf[0] = 0xf32400; 71577} 71578 71579static void 71580Opcode_rur_llr_buf_12_Slot_inst_encode (xtensa_insnbuf slotbuf) 71581{ 71582 slotbuf[0] = 0xe30250; 71583} 71584 71585static void 71586Opcode_wur_llr_buf_12_Slot_inst_encode (xtensa_insnbuf slotbuf) 71587{ 71588 slotbuf[0] = 0xf32500; 71589} 71590 71591static void 71592Opcode_rur_llr_buf_13_Slot_inst_encode (xtensa_insnbuf slotbuf) 71593{ 71594 slotbuf[0] = 0xe30260; 71595} 71596 71597static void 71598Opcode_wur_llr_buf_13_Slot_inst_encode (xtensa_insnbuf slotbuf) 71599{ 71600 slotbuf[0] = 0xf32600; 71601} 71602 71603static void 71604Opcode_rur_llr_buf_14_Slot_inst_encode (xtensa_insnbuf slotbuf) 71605{ 71606 slotbuf[0] = 0xe30270; 71607} 71608 71609static void 71610Opcode_wur_llr_buf_14_Slot_inst_encode (xtensa_insnbuf slotbuf) 71611{ 71612 slotbuf[0] = 0xf32700; 71613} 71614 71615static void 71616Opcode_rur_llr_buf_15_Slot_inst_encode (xtensa_insnbuf slotbuf) 71617{ 71618 slotbuf[0] = 0xe30280; 71619} 71620 71621static void 71622Opcode_wur_llr_buf_15_Slot_inst_encode (xtensa_insnbuf slotbuf) 71623{ 71624 slotbuf[0] = 0xf32800; 71625} 71626 71627static void 71628Opcode_rur_llr_buf_16_Slot_inst_encode (xtensa_insnbuf slotbuf) 71629{ 71630 slotbuf[0] = 0xe30290; 71631} 71632 71633static void 71634Opcode_wur_llr_buf_16_Slot_inst_encode (xtensa_insnbuf slotbuf) 71635{ 71636 slotbuf[0] = 0xf32900; 71637} 71638 71639static void 71640Opcode_rur_llr_buf_17_Slot_inst_encode (xtensa_insnbuf slotbuf) 71641{ 71642 slotbuf[0] = 0xe302a0; 71643} 71644 71645static void 71646Opcode_wur_llr_buf_17_Slot_inst_encode (xtensa_insnbuf slotbuf) 71647{ 71648 slotbuf[0] = 0xf32a00; 71649} 71650 71651static void 71652Opcode_rur_llr_buf_18_Slot_inst_encode (xtensa_insnbuf slotbuf) 71653{ 71654 slotbuf[0] = 0xe302b0; 71655} 71656 71657static void 71658Opcode_wur_llr_buf_18_Slot_inst_encode (xtensa_insnbuf slotbuf) 71659{ 71660 slotbuf[0] = 0xf32b00; 71661} 71662 71663static void 71664Opcode_rur_llr_buf_19_Slot_inst_encode (xtensa_insnbuf slotbuf) 71665{ 71666 slotbuf[0] = 0xe302c0; 71667} 71668 71669static void 71670Opcode_wur_llr_buf_19_Slot_inst_encode (xtensa_insnbuf slotbuf) 71671{ 71672 slotbuf[0] = 0xf32c00; 71673} 71674 71675static void 71676Opcode_rur_llr_buf_20_Slot_inst_encode (xtensa_insnbuf slotbuf) 71677{ 71678 slotbuf[0] = 0xe302d0; 71679} 71680 71681static void 71682Opcode_wur_llr_buf_20_Slot_inst_encode (xtensa_insnbuf slotbuf) 71683{ 71684 slotbuf[0] = 0xf32d00; 71685} 71686 71687static void 71688Opcode_rur_llr_buf_21_Slot_inst_encode (xtensa_insnbuf slotbuf) 71689{ 71690 slotbuf[0] = 0xe302e0; 71691} 71692 71693static void 71694Opcode_wur_llr_buf_21_Slot_inst_encode (xtensa_insnbuf slotbuf) 71695{ 71696 slotbuf[0] = 0xf32e00; 71697} 71698 71699static void 71700Opcode_rur_llr_buf_22_Slot_inst_encode (xtensa_insnbuf slotbuf) 71701{ 71702 slotbuf[0] = 0xe302f0; 71703} 71704 71705static void 71706Opcode_wur_llr_buf_22_Slot_inst_encode (xtensa_insnbuf slotbuf) 71707{ 71708 slotbuf[0] = 0xf32f00; 71709} 71710 71711static void 71712Opcode_rur_llr_buf_23_Slot_inst_encode (xtensa_insnbuf slotbuf) 71713{ 71714 slotbuf[0] = 0xe30300; 71715} 71716 71717static void 71718Opcode_wur_llr_buf_23_Slot_inst_encode (xtensa_insnbuf slotbuf) 71719{ 71720 slotbuf[0] = 0xf33000; 71721} 71722 71723static void 71724Opcode_rur_smod_buf_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71725{ 71726 slotbuf[0] = 0xe30310; 71727} 71728 71729static void 71730Opcode_wur_smod_buf_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71731{ 71732 slotbuf[0] = 0xf33100; 71733} 71734 71735static void 71736Opcode_rur_smod_buf_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71737{ 71738 slotbuf[0] = 0xe30320; 71739} 71740 71741static void 71742Opcode_wur_smod_buf_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71743{ 71744 slotbuf[0] = 0xf33200; 71745} 71746 71747static void 71748Opcode_rur_smod_buf_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71749{ 71750 slotbuf[0] = 0xe30330; 71751} 71752 71753static void 71754Opcode_wur_smod_buf_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71755{ 71756 slotbuf[0] = 0xf33300; 71757} 71758 71759static void 71760Opcode_rur_smod_buf_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71761{ 71762 slotbuf[0] = 0xe30340; 71763} 71764 71765static void 71766Opcode_wur_smod_buf_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71767{ 71768 slotbuf[0] = 0xf33400; 71769} 71770 71771static void 71772Opcode_rur_smod_buf_4_Slot_inst_encode (xtensa_insnbuf slotbuf) 71773{ 71774 slotbuf[0] = 0xe30350; 71775} 71776 71777static void 71778Opcode_wur_smod_buf_4_Slot_inst_encode (xtensa_insnbuf slotbuf) 71779{ 71780 slotbuf[0] = 0xf33500; 71781} 71782 71783static void 71784Opcode_rur_smod_buf_5_Slot_inst_encode (xtensa_insnbuf slotbuf) 71785{ 71786 slotbuf[0] = 0xe30360; 71787} 71788 71789static void 71790Opcode_wur_smod_buf_5_Slot_inst_encode (xtensa_insnbuf slotbuf) 71791{ 71792 slotbuf[0] = 0xf33600; 71793} 71794 71795static void 71796Opcode_rur_smod_buf_6_Slot_inst_encode (xtensa_insnbuf slotbuf) 71797{ 71798 slotbuf[0] = 0xe30370; 71799} 71800 71801static void 71802Opcode_wur_smod_buf_6_Slot_inst_encode (xtensa_insnbuf slotbuf) 71803{ 71804 slotbuf[0] = 0xf33700; 71805} 71806 71807static void 71808Opcode_rur_smod_buf_7_Slot_inst_encode (xtensa_insnbuf slotbuf) 71809{ 71810 slotbuf[0] = 0xe30380; 71811} 71812 71813static void 71814Opcode_wur_smod_buf_7_Slot_inst_encode (xtensa_insnbuf slotbuf) 71815{ 71816 slotbuf[0] = 0xf33800; 71817} 71818 71819static void 71820Opcode_rur_weight_reg_Slot_inst_encode (xtensa_insnbuf slotbuf) 71821{ 71822 slotbuf[0] = 0xe30390; 71823} 71824 71825static void 71826Opcode_wur_weight_reg_Slot_inst_encode (xtensa_insnbuf slotbuf) 71827{ 71828 slotbuf[0] = 0xf33900; 71829} 71830 71831static void 71832Opcode_rur_scale_reg_Slot_inst_encode (xtensa_insnbuf slotbuf) 71833{ 71834 slotbuf[0] = 0xe303a0; 71835} 71836 71837static void 71838Opcode_wur_scale_reg_Slot_inst_encode (xtensa_insnbuf slotbuf) 71839{ 71840 slotbuf[0] = 0xf33a00; 71841} 71842 71843static void 71844Opcode_rur_llr_pos_Slot_inst_encode (xtensa_insnbuf slotbuf) 71845{ 71846 slotbuf[0] = 0xe303b0; 71847} 71848 71849static void 71850Opcode_wur_llr_pos_Slot_inst_encode (xtensa_insnbuf slotbuf) 71851{ 71852 slotbuf[0] = 0xf33b00; 71853} 71854 71855static void 71856Opcode_rur_smod_pos_Slot_inst_encode (xtensa_insnbuf slotbuf) 71857{ 71858 slotbuf[0] = 0xe303c0; 71859} 71860 71861static void 71862Opcode_wur_smod_pos_Slot_inst_encode (xtensa_insnbuf slotbuf) 71863{ 71864 slotbuf[0] = 0xf33c00; 71865} 71866 71867static void 71868Opcode_rur_perm_reg_Slot_inst_encode (xtensa_insnbuf slotbuf) 71869{ 71870 slotbuf[0] = 0xe303d0; 71871} 71872 71873static void 71874Opcode_wur_perm_reg_Slot_inst_encode (xtensa_insnbuf slotbuf) 71875{ 71876 slotbuf[0] = 0xf33d00; 71877} 71878 71879static void 71880Opcode_rur_smod_offset_table_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71881{ 71882 slotbuf[0] = 0xe303e0; 71883} 71884 71885static void 71886Opcode_wur_smod_offset_table_0_Slot_inst_encode (xtensa_insnbuf slotbuf) 71887{ 71888 slotbuf[0] = 0xf33e00; 71889} 71890 71891static void 71892Opcode_rur_smod_offset_table_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71893{ 71894 slotbuf[0] = 0xe303f0; 71895} 71896 71897static void 71898Opcode_wur_smod_offset_table_1_Slot_inst_encode (xtensa_insnbuf slotbuf) 71899{ 71900 slotbuf[0] = 0xf33f00; 71901} 71902 71903static void 71904Opcode_rur_smod_offset_table_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71905{ 71906 slotbuf[0] = 0xe30400; 71907} 71908 71909static void 71910Opcode_wur_smod_offset_table_2_Slot_inst_encode (xtensa_insnbuf slotbuf) 71911{ 71912 slotbuf[0] = 0xf34000; 71913} 71914 71915static void 71916Opcode_rur_smod_offset_table_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71917{ 71918 slotbuf[0] = 0xe30410; 71919} 71920 71921static void 71922Opcode_wur_smod_offset_table_3_Slot_inst_encode (xtensa_insnbuf slotbuf) 71923{ 71924 slotbuf[0] = 0xf34100; 71925} 71926 71927static void 71928Opcode_rur_phasor_n_Slot_inst_encode (xtensa_insnbuf slotbuf) 71929{ 71930 slotbuf[0] = 0xe30420; 71931} 71932 71933static void 71934Opcode_wur_phasor_n_Slot_inst_encode (xtensa_insnbuf slotbuf) 71935{ 71936 slotbuf[0] = 0xf34200; 71937} 71938 71939static void 71940Opcode_rur_phasor_offset_Slot_inst_encode (xtensa_insnbuf slotbuf) 71941{ 71942 slotbuf[0] = 0xe30430; 71943} 71944 71945static void 71946Opcode_wur_phasor_offset_Slot_inst_encode (xtensa_insnbuf slotbuf) 71947{ 71948 slotbuf[0] = 0xf34300; 71949} 71950 71951static xtensa_opcode_encode_fn Opcode_excw_encode_fns[] = { 71952 Opcode_excw_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 71953}; 71954 71955static xtensa_opcode_encode_fn Opcode_rfe_encode_fns[] = { 71956 Opcode_rfe_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 71957}; 71958 71959static xtensa_opcode_encode_fn Opcode_rfde_encode_fns[] = { 71960 Opcode_rfde_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 71961}; 71962 71963static xtensa_opcode_encode_fn Opcode_syscall_encode_fns[] = { 71964 Opcode_syscall_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 71965}; 71966 71967static xtensa_opcode_encode_fn Opcode_simcall_encode_fns[] = { 71968 Opcode_simcall_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 71969}; 71970 71971static xtensa_opcode_encode_fn Opcode_call12_encode_fns[] = { 71972 Opcode_call12_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 71973}; 71974 71975static xtensa_opcode_encode_fn Opcode_call8_encode_fns[] = { 71976 Opcode_call8_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 71977}; 71978 71979static xtensa_opcode_encode_fn Opcode_call4_encode_fns[] = { 71980 Opcode_call4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 71981}; 71982 71983static xtensa_opcode_encode_fn Opcode_callx12_encode_fns[] = { 71984 Opcode_callx12_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 71985}; 71986 71987static xtensa_opcode_encode_fn Opcode_callx8_encode_fns[] = { 71988 Opcode_callx8_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 71989}; 71990 71991static xtensa_opcode_encode_fn Opcode_callx4_encode_fns[] = { 71992 Opcode_callx4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 71993}; 71994 71995static xtensa_opcode_encode_fn Opcode_entry_encode_fns[] = { 71996 Opcode_entry_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 71997}; 71998 71999static xtensa_opcode_encode_fn Opcode_movsp_encode_fns[] = { 72000 Opcode_movsp_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72001}; 72002 72003static xtensa_opcode_encode_fn Opcode_rotw_encode_fns[] = { 72004 Opcode_rotw_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72005}; 72006 72007static xtensa_opcode_encode_fn Opcode_retw_encode_fns[] = { 72008 Opcode_retw_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72009}; 72010 72011static xtensa_opcode_encode_fn Opcode_retw_n_encode_fns[] = { 72012 0, 0, Opcode_retw_n_Slot_inst16b_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72013}; 72014 72015static xtensa_opcode_encode_fn Opcode_rfwo_encode_fns[] = { 72016 Opcode_rfwo_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72017}; 72018 72019static xtensa_opcode_encode_fn Opcode_rfwu_encode_fns[] = { 72020 Opcode_rfwu_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72021}; 72022 72023static xtensa_opcode_encode_fn Opcode_l32e_encode_fns[] = { 72024 Opcode_l32e_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72025}; 72026 72027static xtensa_opcode_encode_fn Opcode_s32e_encode_fns[] = { 72028 Opcode_s32e_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72029}; 72030 72031static xtensa_opcode_encode_fn Opcode_rsr_windowbase_encode_fns[] = { 72032 Opcode_rsr_windowbase_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72033}; 72034 72035static xtensa_opcode_encode_fn Opcode_wsr_windowbase_encode_fns[] = { 72036 Opcode_wsr_windowbase_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72037}; 72038 72039static xtensa_opcode_encode_fn Opcode_xsr_windowbase_encode_fns[] = { 72040 Opcode_xsr_windowbase_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72041}; 72042 72043static xtensa_opcode_encode_fn Opcode_rsr_windowstart_encode_fns[] = { 72044 Opcode_rsr_windowstart_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72045}; 72046 72047static xtensa_opcode_encode_fn Opcode_wsr_windowstart_encode_fns[] = { 72048 Opcode_wsr_windowstart_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72049}; 72050 72051static xtensa_opcode_encode_fn Opcode_xsr_windowstart_encode_fns[] = { 72052 Opcode_xsr_windowstart_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72053}; 72054 72055static xtensa_opcode_encode_fn Opcode_add_n_encode_fns[] = { 72056 0, Opcode_add_n_Slot_inst16a_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72057}; 72058 72059static xtensa_opcode_encode_fn Opcode_addi_n_encode_fns[] = { 72060 0, Opcode_addi_n_Slot_inst16a_encode, 0, Opcode_addi_n_Slot_gp_slot2_encode, 0, Opcode_addi_n_Slot_gp_slot0_encode, 0, 0, Opcode_addi_n_Slot_dot_slot0_encode, Opcode_addi_n_Slot_pq_slot2_encode, 0, Opcode_addi_n_Slot_pq_slot0_encode, 0, 0, Opcode_addi_n_Slot_acc2_slot0_encode, 0, 0, Opcode_addi_n_Slot_smod_slot0_encode, 0, 0, Opcode_addi_n_Slot_llr_slot0_encode, Opcode_addi_n_Slot_dual_slot2_encode, 0, Opcode_addi_n_Slot_dual_slot0_encode 72061}; 72062 72063static xtensa_opcode_encode_fn Opcode_beqz_n_encode_fns[] = { 72064 0, 0, Opcode_beqz_n_Slot_inst16b_encode, 0, 0, Opcode_beqz_n_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_beqz_n_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_beqz_n_Slot_smod_slot0_encode, 0, 0, 0, Opcode_beqz_n_Slot_dual_slot2_encode, 0, Opcode_beqz_n_Slot_dual_slot0_encode 72065}; 72066 72067static xtensa_opcode_encode_fn Opcode_bnez_n_encode_fns[] = { 72068 0, 0, Opcode_bnez_n_Slot_inst16b_encode, 0, 0, Opcode_bnez_n_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_bnez_n_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_bnez_n_Slot_smod_slot0_encode, 0, 0, 0, Opcode_bnez_n_Slot_dual_slot2_encode, 0, Opcode_bnez_n_Slot_dual_slot0_encode 72069}; 72070 72071static xtensa_opcode_encode_fn Opcode_ill_n_encode_fns[] = { 72072 0, 0, Opcode_ill_n_Slot_inst16b_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72073}; 72074 72075static xtensa_opcode_encode_fn Opcode_l32i_n_encode_fns[] = { 72076 0, Opcode_l32i_n_Slot_inst16a_encode, 0, 0, 0, Opcode_l32i_n_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_l32i_n_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_l32i_n_Slot_smod_slot0_encode, 0, 0, Opcode_l32i_n_Slot_llr_slot0_encode, 0, 0, Opcode_l32i_n_Slot_dual_slot0_encode 72077}; 72078 72079static xtensa_opcode_encode_fn Opcode_mov_n_encode_fns[] = { 72080 0, 0, Opcode_mov_n_Slot_inst16b_encode, Opcode_mov_n_Slot_gp_slot2_encode, 0, Opcode_mov_n_Slot_gp_slot0_encode, 0, 0, Opcode_mov_n_Slot_dot_slot0_encode, Opcode_mov_n_Slot_pq_slot2_encode, 0, Opcode_mov_n_Slot_pq_slot0_encode, 0, 0, Opcode_mov_n_Slot_acc2_slot0_encode, 0, 0, Opcode_mov_n_Slot_smod_slot0_encode, 0, 0, Opcode_mov_n_Slot_llr_slot0_encode, Opcode_mov_n_Slot_dual_slot2_encode, 0, Opcode_mov_n_Slot_dual_slot0_encode 72081}; 72082 72083static xtensa_opcode_encode_fn Opcode_movi_n_encode_fns[] = { 72084 0, 0, Opcode_movi_n_Slot_inst16b_encode, Opcode_movi_n_Slot_gp_slot2_encode, 0, Opcode_movi_n_Slot_gp_slot0_encode, 0, 0, Opcode_movi_n_Slot_dot_slot0_encode, Opcode_movi_n_Slot_pq_slot2_encode, 0, Opcode_movi_n_Slot_pq_slot0_encode, 0, 0, Opcode_movi_n_Slot_acc2_slot0_encode, 0, 0, Opcode_movi_n_Slot_smod_slot0_encode, 0, 0, Opcode_movi_n_Slot_llr_slot0_encode, Opcode_movi_n_Slot_dual_slot2_encode, 0, Opcode_movi_n_Slot_dual_slot0_encode 72085}; 72086 72087static xtensa_opcode_encode_fn Opcode_nop_n_encode_fns[] = { 72088 0, 0, Opcode_nop_n_Slot_inst16b_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72089}; 72090 72091static xtensa_opcode_encode_fn Opcode_ret_n_encode_fns[] = { 72092 0, 0, Opcode_ret_n_Slot_inst16b_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72093}; 72094 72095static xtensa_opcode_encode_fn Opcode_s32i_n_encode_fns[] = { 72096 0, Opcode_s32i_n_Slot_inst16a_encode, 0, 0, 0, Opcode_s32i_n_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_s32i_n_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_s32i_n_Slot_smod_slot0_encode, 0, 0, Opcode_s32i_n_Slot_llr_slot0_encode, 0, 0, Opcode_s32i_n_Slot_dual_slot0_encode 72097}; 72098 72099static xtensa_opcode_encode_fn Opcode_rur_threadptr_encode_fns[] = { 72100 Opcode_rur_threadptr_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72101}; 72102 72103static xtensa_opcode_encode_fn Opcode_wur_threadptr_encode_fns[] = { 72104 Opcode_wur_threadptr_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72105}; 72106 72107static xtensa_opcode_encode_fn Opcode_addi_encode_fns[] = { 72108 Opcode_addi_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_addi_Slot_dual_slot2_encode, 0, Opcode_addi_Slot_dual_slot0_encode 72109}; 72110 72111static xtensa_opcode_encode_fn Opcode_addmi_encode_fns[] = { 72112 Opcode_addmi_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_addmi_Slot_dual_slot2_encode, 0, Opcode_addmi_Slot_dual_slot0_encode 72113}; 72114 72115static xtensa_opcode_encode_fn Opcode_add_encode_fns[] = { 72116 Opcode_add_Slot_inst_encode, 0, 0, Opcode_add_Slot_gp_slot2_encode, 0, Opcode_add_Slot_gp_slot0_encode, 0, 0, Opcode_add_Slot_dot_slot0_encode, Opcode_add_Slot_pq_slot2_encode, 0, Opcode_add_Slot_pq_slot0_encode, 0, 0, Opcode_add_Slot_acc2_slot0_encode, 0, 0, Opcode_add_Slot_smod_slot0_encode, 0, 0, Opcode_add_Slot_llr_slot0_encode, Opcode_add_Slot_dual_slot2_encode, 0, Opcode_add_Slot_dual_slot0_encode 72117}; 72118 72119static xtensa_opcode_encode_fn Opcode_sub_encode_fns[] = { 72120 Opcode_sub_Slot_inst_encode, 0, 0, Opcode_sub_Slot_gp_slot2_encode, 0, Opcode_sub_Slot_gp_slot0_encode, 0, 0, Opcode_sub_Slot_dot_slot0_encode, Opcode_sub_Slot_pq_slot2_encode, 0, Opcode_sub_Slot_pq_slot0_encode, 0, 0, Opcode_sub_Slot_acc2_slot0_encode, 0, 0, Opcode_sub_Slot_smod_slot0_encode, 0, 0, Opcode_sub_Slot_llr_slot0_encode, Opcode_sub_Slot_dual_slot2_encode, 0, Opcode_sub_Slot_dual_slot0_encode 72121}; 72122 72123static xtensa_opcode_encode_fn Opcode_addx2_encode_fns[] = { 72124 Opcode_addx2_Slot_inst_encode, 0, 0, 0, 0, Opcode_addx2_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_addx2_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_addx2_Slot_smod_slot0_encode, 0, 0, 0, Opcode_addx2_Slot_dual_slot2_encode, 0, Opcode_addx2_Slot_dual_slot0_encode 72125}; 72126 72127static xtensa_opcode_encode_fn Opcode_addx4_encode_fns[] = { 72128 Opcode_addx4_Slot_inst_encode, 0, 0, 0, 0, Opcode_addx4_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_addx4_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_addx4_Slot_smod_slot0_encode, 0, 0, 0, Opcode_addx4_Slot_dual_slot2_encode, 0, Opcode_addx4_Slot_dual_slot0_encode 72129}; 72130 72131static xtensa_opcode_encode_fn Opcode_addx8_encode_fns[] = { 72132 Opcode_addx8_Slot_inst_encode, 0, 0, 0, 0, Opcode_addx8_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_addx8_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_addx8_Slot_smod_slot0_encode, 0, 0, 0, Opcode_addx8_Slot_dual_slot2_encode, 0, Opcode_addx8_Slot_dual_slot0_encode 72133}; 72134 72135static xtensa_opcode_encode_fn Opcode_subx2_encode_fns[] = { 72136 Opcode_subx2_Slot_inst_encode, 0, 0, 0, 0, Opcode_subx2_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_subx2_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_subx2_Slot_smod_slot0_encode, 0, 0, 0, Opcode_subx2_Slot_dual_slot2_encode, 0, Opcode_subx2_Slot_dual_slot0_encode 72137}; 72138 72139static xtensa_opcode_encode_fn Opcode_subx4_encode_fns[] = { 72140 Opcode_subx4_Slot_inst_encode, 0, 0, 0, 0, Opcode_subx4_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_subx4_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_subx4_Slot_smod_slot0_encode, 0, 0, 0, Opcode_subx4_Slot_dual_slot2_encode, 0, Opcode_subx4_Slot_dual_slot0_encode 72141}; 72142 72143static xtensa_opcode_encode_fn Opcode_subx8_encode_fns[] = { 72144 Opcode_subx8_Slot_inst_encode, 0, 0, 0, 0, Opcode_subx8_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_subx8_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_subx8_Slot_smod_slot0_encode, 0, 0, 0, Opcode_subx8_Slot_dual_slot2_encode, 0, Opcode_subx8_Slot_dual_slot0_encode 72145}; 72146 72147static xtensa_opcode_encode_fn Opcode_and_encode_fns[] = { 72148 Opcode_and_Slot_inst_encode, 0, 0, Opcode_and_Slot_gp_slot2_encode, 0, Opcode_and_Slot_gp_slot0_encode, 0, 0, Opcode_and_Slot_dot_slot0_encode, Opcode_and_Slot_pq_slot2_encode, 0, Opcode_and_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_and_Slot_smod_slot0_encode, 0, 0, Opcode_and_Slot_llr_slot0_encode, Opcode_and_Slot_dual_slot2_encode, 0, Opcode_and_Slot_dual_slot0_encode 72149}; 72150 72151static xtensa_opcode_encode_fn Opcode_or_encode_fns[] = { 72152 Opcode_or_Slot_inst_encode, 0, 0, Opcode_or_Slot_gp_slot2_encode, 0, Opcode_or_Slot_gp_slot0_encode, 0, 0, Opcode_or_Slot_dot_slot0_encode, Opcode_or_Slot_pq_slot2_encode, 0, Opcode_or_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_or_Slot_smod_slot0_encode, 0, 0, Opcode_or_Slot_llr_slot0_encode, Opcode_or_Slot_dual_slot2_encode, 0, Opcode_or_Slot_dual_slot0_encode 72153}; 72154 72155static xtensa_opcode_encode_fn Opcode_xor_encode_fns[] = { 72156 Opcode_xor_Slot_inst_encode, 0, 0, Opcode_xor_Slot_gp_slot2_encode, 0, Opcode_xor_Slot_gp_slot0_encode, 0, 0, Opcode_xor_Slot_dot_slot0_encode, Opcode_xor_Slot_pq_slot2_encode, 0, Opcode_xor_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_xor_Slot_smod_slot0_encode, 0, 0, Opcode_xor_Slot_llr_slot0_encode, Opcode_xor_Slot_dual_slot2_encode, 0, Opcode_xor_Slot_dual_slot0_encode 72157}; 72158 72159static xtensa_opcode_encode_fn Opcode_beqi_encode_fns[] = { 72160 Opcode_beqi_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_beqi_Slot_dual_slot2_encode, 0, Opcode_beqi_Slot_dual_slot0_encode 72161}; 72162 72163static xtensa_opcode_encode_fn Opcode_bnei_encode_fns[] = { 72164 Opcode_bnei_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bnei_Slot_dual_slot2_encode, 0, Opcode_bnei_Slot_dual_slot0_encode 72165}; 72166 72167static xtensa_opcode_encode_fn Opcode_bgei_encode_fns[] = { 72168 Opcode_bgei_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bgei_Slot_dual_slot2_encode, 0, Opcode_bgei_Slot_dual_slot0_encode 72169}; 72170 72171static xtensa_opcode_encode_fn Opcode_blti_encode_fns[] = { 72172 Opcode_blti_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_blti_Slot_dual_slot2_encode, 0, Opcode_blti_Slot_dual_slot0_encode 72173}; 72174 72175static xtensa_opcode_encode_fn Opcode_bbci_encode_fns[] = { 72176 Opcode_bbci_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bbci_Slot_dual_slot2_encode, 0, Opcode_bbci_Slot_dual_slot0_encode 72177}; 72178 72179static xtensa_opcode_encode_fn Opcode_bbsi_encode_fns[] = { 72180 Opcode_bbsi_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bbsi_Slot_dual_slot2_encode, 0, Opcode_bbsi_Slot_dual_slot0_encode 72181}; 72182 72183static xtensa_opcode_encode_fn Opcode_bgeui_encode_fns[] = { 72184 Opcode_bgeui_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bgeui_Slot_dual_slot2_encode, 0, Opcode_bgeui_Slot_dual_slot0_encode 72185}; 72186 72187static xtensa_opcode_encode_fn Opcode_bltui_encode_fns[] = { 72188 Opcode_bltui_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bltui_Slot_dual_slot2_encode, 0, Opcode_bltui_Slot_dual_slot0_encode 72189}; 72190 72191static xtensa_opcode_encode_fn Opcode_beq_encode_fns[] = { 72192 Opcode_beq_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_beq_Slot_dual_slot2_encode, 0, Opcode_beq_Slot_dual_slot0_encode 72193}; 72194 72195static xtensa_opcode_encode_fn Opcode_bne_encode_fns[] = { 72196 Opcode_bne_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bne_Slot_dual_slot2_encode, 0, Opcode_bne_Slot_dual_slot0_encode 72197}; 72198 72199static xtensa_opcode_encode_fn Opcode_bge_encode_fns[] = { 72200 Opcode_bge_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bge_Slot_dual_slot2_encode, 0, Opcode_bge_Slot_dual_slot0_encode 72201}; 72202 72203static xtensa_opcode_encode_fn Opcode_blt_encode_fns[] = { 72204 Opcode_blt_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_blt_Slot_dual_slot2_encode, 0, Opcode_blt_Slot_dual_slot0_encode 72205}; 72206 72207static xtensa_opcode_encode_fn Opcode_bgeu_encode_fns[] = { 72208 Opcode_bgeu_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bgeu_Slot_dual_slot2_encode, 0, Opcode_bgeu_Slot_dual_slot0_encode 72209}; 72210 72211static xtensa_opcode_encode_fn Opcode_bltu_encode_fns[] = { 72212 Opcode_bltu_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bltu_Slot_dual_slot2_encode, 0, Opcode_bltu_Slot_dual_slot0_encode 72213}; 72214 72215static xtensa_opcode_encode_fn Opcode_bany_encode_fns[] = { 72216 Opcode_bany_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bany_Slot_dual_slot2_encode, 0, Opcode_bany_Slot_dual_slot0_encode 72217}; 72218 72219static xtensa_opcode_encode_fn Opcode_bnone_encode_fns[] = { 72220 Opcode_bnone_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bnone_Slot_dual_slot2_encode, 0, Opcode_bnone_Slot_dual_slot0_encode 72221}; 72222 72223static xtensa_opcode_encode_fn Opcode_ball_encode_fns[] = { 72224 Opcode_ball_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ball_Slot_dual_slot2_encode, 0, Opcode_ball_Slot_dual_slot0_encode 72225}; 72226 72227static xtensa_opcode_encode_fn Opcode_bnall_encode_fns[] = { 72228 Opcode_bnall_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bnall_Slot_dual_slot2_encode, 0, Opcode_bnall_Slot_dual_slot0_encode 72229}; 72230 72231static xtensa_opcode_encode_fn Opcode_bbc_encode_fns[] = { 72232 Opcode_bbc_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bbc_Slot_dual_slot2_encode, 0, Opcode_bbc_Slot_dual_slot0_encode 72233}; 72234 72235static xtensa_opcode_encode_fn Opcode_bbs_encode_fns[] = { 72236 Opcode_bbs_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bbs_Slot_dual_slot2_encode, 0, Opcode_bbs_Slot_dual_slot0_encode 72237}; 72238 72239static xtensa_opcode_encode_fn Opcode_beqz_encode_fns[] = { 72240 Opcode_beqz_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_beqz_Slot_dual_slot2_encode, 0, Opcode_beqz_Slot_dual_slot0_encode 72241}; 72242 72243static xtensa_opcode_encode_fn Opcode_bnez_encode_fns[] = { 72244 Opcode_bnez_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bnez_Slot_dual_slot2_encode, 0, Opcode_bnez_Slot_dual_slot0_encode 72245}; 72246 72247static xtensa_opcode_encode_fn Opcode_bgez_encode_fns[] = { 72248 Opcode_bgez_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bgez_Slot_dual_slot2_encode, 0, Opcode_bgez_Slot_dual_slot0_encode 72249}; 72250 72251static xtensa_opcode_encode_fn Opcode_bltz_encode_fns[] = { 72252 Opcode_bltz_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bltz_Slot_dual_slot2_encode, 0, Opcode_bltz_Slot_dual_slot0_encode 72253}; 72254 72255static xtensa_opcode_encode_fn Opcode_call0_encode_fns[] = { 72256 Opcode_call0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72257}; 72258 72259static xtensa_opcode_encode_fn Opcode_callx0_encode_fns[] = { 72260 Opcode_callx0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72261}; 72262 72263static xtensa_opcode_encode_fn Opcode_extui_encode_fns[] = { 72264 Opcode_extui_Slot_inst_encode, 0, 0, Opcode_extui_Slot_gp_slot2_encode, 0, Opcode_extui_Slot_gp_slot0_encode, 0, 0, 0, Opcode_extui_Slot_pq_slot2_encode, 0, Opcode_extui_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_extui_Slot_smod_slot0_encode, 0, 0, 0, Opcode_extui_Slot_dual_slot2_encode, 0, Opcode_extui_Slot_dual_slot0_encode 72265}; 72266 72267static xtensa_opcode_encode_fn Opcode_ill_encode_fns[] = { 72268 Opcode_ill_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72269}; 72270 72271static xtensa_opcode_encode_fn Opcode_j_encode_fns[] = { 72272 Opcode_j_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72273}; 72274 72275static xtensa_opcode_encode_fn Opcode_jx_encode_fns[] = { 72276 Opcode_jx_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72277}; 72278 72279static xtensa_opcode_encode_fn Opcode_l16ui_encode_fns[] = { 72280 Opcode_l16ui_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_l16ui_Slot_dual_slot0_encode 72281}; 72282 72283static xtensa_opcode_encode_fn Opcode_l16si_encode_fns[] = { 72284 Opcode_l16si_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_l16si_Slot_dual_slot0_encode 72285}; 72286 72287static xtensa_opcode_encode_fn Opcode_l32i_encode_fns[] = { 72288 Opcode_l32i_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_l32i_Slot_dual_slot0_encode 72289}; 72290 72291static xtensa_opcode_encode_fn Opcode_l32r_encode_fns[] = { 72292 Opcode_l32r_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_l32r_Slot_dual_slot0_encode 72293}; 72294 72295static xtensa_opcode_encode_fn Opcode_l8ui_encode_fns[] = { 72296 Opcode_l8ui_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_l8ui_Slot_dual_slot0_encode 72297}; 72298 72299static xtensa_opcode_encode_fn Opcode_loop_encode_fns[] = { 72300 Opcode_loop_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72301}; 72302 72303static xtensa_opcode_encode_fn Opcode_loopnez_encode_fns[] = { 72304 Opcode_loopnez_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72305}; 72306 72307static xtensa_opcode_encode_fn Opcode_loopgtz_encode_fns[] = { 72308 Opcode_loopgtz_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72309}; 72310 72311static xtensa_opcode_encode_fn Opcode_movi_encode_fns[] = { 72312 Opcode_movi_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_movi_Slot_dual_slot2_encode, 0, Opcode_movi_Slot_dual_slot0_encode 72313}; 72314 72315static xtensa_opcode_encode_fn Opcode_moveqz_encode_fns[] = { 72316 Opcode_moveqz_Slot_inst_encode, 0, 0, Opcode_moveqz_Slot_gp_slot2_encode, 0, Opcode_moveqz_Slot_gp_slot0_encode, 0, 0, 0, Opcode_moveqz_Slot_pq_slot2_encode, 0, Opcode_moveqz_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_moveqz_Slot_smod_slot0_encode, 0, 0, 0, Opcode_moveqz_Slot_dual_slot2_encode, 0, Opcode_moveqz_Slot_dual_slot0_encode 72317}; 72318 72319static xtensa_opcode_encode_fn Opcode_movnez_encode_fns[] = { 72320 Opcode_movnez_Slot_inst_encode, 0, 0, Opcode_movnez_Slot_gp_slot2_encode, 0, Opcode_movnez_Slot_gp_slot0_encode, 0, 0, 0, Opcode_movnez_Slot_pq_slot2_encode, 0, Opcode_movnez_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_movnez_Slot_smod_slot0_encode, 0, 0, 0, Opcode_movnez_Slot_dual_slot2_encode, 0, Opcode_movnez_Slot_dual_slot0_encode 72321}; 72322 72323static xtensa_opcode_encode_fn Opcode_movltz_encode_fns[] = { 72324 Opcode_movltz_Slot_inst_encode, 0, 0, Opcode_movltz_Slot_gp_slot2_encode, 0, Opcode_movltz_Slot_gp_slot0_encode, 0, 0, 0, Opcode_movltz_Slot_pq_slot2_encode, 0, Opcode_movltz_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_movltz_Slot_smod_slot0_encode, 0, 0, 0, Opcode_movltz_Slot_dual_slot2_encode, 0, Opcode_movltz_Slot_dual_slot0_encode 72325}; 72326 72327static xtensa_opcode_encode_fn Opcode_movgez_encode_fns[] = { 72328 Opcode_movgez_Slot_inst_encode, 0, 0, Opcode_movgez_Slot_gp_slot2_encode, 0, Opcode_movgez_Slot_gp_slot0_encode, 0, 0, 0, Opcode_movgez_Slot_pq_slot2_encode, 0, Opcode_movgez_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_movgez_Slot_smod_slot0_encode, 0, 0, 0, Opcode_movgez_Slot_dual_slot2_encode, 0, Opcode_movgez_Slot_dual_slot0_encode 72329}; 72330 72331static xtensa_opcode_encode_fn Opcode_neg_encode_fns[] = { 72332 Opcode_neg_Slot_inst_encode, 0, 0, Opcode_neg_Slot_gp_slot2_encode, 0, Opcode_neg_Slot_gp_slot0_encode, 0, 0, Opcode_neg_Slot_dot_slot0_encode, Opcode_neg_Slot_pq_slot2_encode, 0, Opcode_neg_Slot_pq_slot0_encode, 0, 0, Opcode_neg_Slot_acc2_slot0_encode, 0, 0, Opcode_neg_Slot_smod_slot0_encode, 0, 0, Opcode_neg_Slot_llr_slot0_encode, Opcode_neg_Slot_dual_slot2_encode, 0, Opcode_neg_Slot_dual_slot0_encode 72333}; 72334 72335static xtensa_opcode_encode_fn Opcode_abs_encode_fns[] = { 72336 Opcode_abs_Slot_inst_encode, 0, 0, Opcode_abs_Slot_gp_slot2_encode, 0, Opcode_abs_Slot_gp_slot0_encode, 0, 0, 0, Opcode_abs_Slot_pq_slot2_encode, 0, Opcode_abs_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_abs_Slot_smod_slot0_encode, 0, 0, 0, Opcode_abs_Slot_dual_slot2_encode, 0, Opcode_abs_Slot_dual_slot0_encode 72337}; 72338 72339static xtensa_opcode_encode_fn Opcode_nop_encode_fns[] = { 72340 Opcode_nop_Slot_inst_encode, 0, 0, Opcode_nop_Slot_gp_slot2_encode, Opcode_nop_Slot_gp_slot1_encode, Opcode_nop_Slot_gp_slot0_encode, Opcode_nop_Slot_dot_slot2_encode, Opcode_nop_Slot_dot_slot1_encode, Opcode_nop_Slot_dot_slot0_encode, Opcode_nop_Slot_pq_slot2_encode, Opcode_nop_Slot_pq_slot1_encode, Opcode_nop_Slot_pq_slot0_encode, Opcode_nop_Slot_acc2_slot2_encode, Opcode_nop_Slot_acc2_slot1_encode, Opcode_nop_Slot_acc2_slot0_encode, Opcode_nop_Slot_smod_slot2_encode, Opcode_nop_Slot_smod_slot1_encode, Opcode_nop_Slot_smod_slot0_encode, Opcode_nop_Slot_llr_slot2_encode, Opcode_nop_Slot_llr_slot1_encode, Opcode_nop_Slot_llr_slot0_encode, Opcode_nop_Slot_dual_slot2_encode, Opcode_nop_Slot_dual_slot1_encode, Opcode_nop_Slot_dual_slot0_encode 72341}; 72342 72343static xtensa_opcode_encode_fn Opcode_ret_encode_fns[] = { 72344 Opcode_ret_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72345}; 72346 72347static xtensa_opcode_encode_fn Opcode_s16i_encode_fns[] = { 72348 Opcode_s16i_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_s16i_Slot_dual_slot0_encode 72349}; 72350 72351static xtensa_opcode_encode_fn Opcode_s32i_encode_fns[] = { 72352 Opcode_s32i_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_s32i_Slot_dual_slot0_encode 72353}; 72354 72355static xtensa_opcode_encode_fn Opcode_s8i_encode_fns[] = { 72356 Opcode_s8i_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_s8i_Slot_dual_slot0_encode 72357}; 72358 72359static xtensa_opcode_encode_fn Opcode_ssr_encode_fns[] = { 72360 Opcode_ssr_Slot_inst_encode, 0, 0, 0, 0, Opcode_ssr_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_ssr_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_ssr_Slot_smod_slot0_encode, 0, 0, 0, Opcode_ssr_Slot_dual_slot2_encode, 0, Opcode_ssr_Slot_dual_slot0_encode 72361}; 72362 72363static xtensa_opcode_encode_fn Opcode_ssl_encode_fns[] = { 72364 Opcode_ssl_Slot_inst_encode, 0, 0, 0, 0, Opcode_ssl_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_ssl_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_ssl_Slot_smod_slot0_encode, 0, 0, 0, Opcode_ssl_Slot_dual_slot2_encode, 0, Opcode_ssl_Slot_dual_slot0_encode 72365}; 72366 72367static xtensa_opcode_encode_fn Opcode_ssa8l_encode_fns[] = { 72368 Opcode_ssa8l_Slot_inst_encode, 0, 0, 0, 0, Opcode_ssa8l_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_ssa8l_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_ssa8l_Slot_smod_slot0_encode, 0, 0, 0, Opcode_ssa8l_Slot_dual_slot2_encode, 0, Opcode_ssa8l_Slot_dual_slot0_encode 72369}; 72370 72371static xtensa_opcode_encode_fn Opcode_ssa8b_encode_fns[] = { 72372 Opcode_ssa8b_Slot_inst_encode, 0, 0, 0, 0, Opcode_ssa8b_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_ssa8b_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_ssa8b_Slot_smod_slot0_encode, 0, 0, 0, Opcode_ssa8b_Slot_dual_slot2_encode, 0, Opcode_ssa8b_Slot_dual_slot0_encode 72373}; 72374 72375static xtensa_opcode_encode_fn Opcode_ssai_encode_fns[] = { 72376 Opcode_ssai_Slot_inst_encode, 0, 0, 0, 0, Opcode_ssai_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_ssai_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_ssai_Slot_smod_slot0_encode, 0, 0, 0, Opcode_ssai_Slot_dual_slot2_encode, 0, Opcode_ssai_Slot_dual_slot0_encode 72377}; 72378 72379static xtensa_opcode_encode_fn Opcode_sll_encode_fns[] = { 72380 Opcode_sll_Slot_inst_encode, 0, 0, Opcode_sll_Slot_gp_slot2_encode, 0, Opcode_sll_Slot_gp_slot0_encode, 0, 0, Opcode_sll_Slot_dot_slot0_encode, Opcode_sll_Slot_pq_slot2_encode, 0, Opcode_sll_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_sll_Slot_smod_slot0_encode, 0, 0, Opcode_sll_Slot_llr_slot0_encode, Opcode_sll_Slot_dual_slot2_encode, 0, Opcode_sll_Slot_dual_slot0_encode 72381}; 72382 72383static xtensa_opcode_encode_fn Opcode_src_encode_fns[] = { 72384 Opcode_src_Slot_inst_encode, 0, 0, 0, 0, Opcode_src_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_src_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_src_Slot_smod_slot0_encode, 0, 0, 0, Opcode_src_Slot_dual_slot2_encode, 0, Opcode_src_Slot_dual_slot0_encode 72385}; 72386 72387static xtensa_opcode_encode_fn Opcode_srl_encode_fns[] = { 72388 Opcode_srl_Slot_inst_encode, 0, 0, 0, 0, Opcode_srl_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_srl_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_srl_Slot_smod_slot0_encode, 0, 0, 0, Opcode_srl_Slot_dual_slot2_encode, 0, Opcode_srl_Slot_dual_slot0_encode 72389}; 72390 72391static xtensa_opcode_encode_fn Opcode_sra_encode_fns[] = { 72392 Opcode_sra_Slot_inst_encode, 0, 0, Opcode_sra_Slot_gp_slot2_encode, 0, Opcode_sra_Slot_gp_slot0_encode, 0, 0, Opcode_sra_Slot_dot_slot0_encode, Opcode_sra_Slot_pq_slot2_encode, 0, Opcode_sra_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_sra_Slot_smod_slot0_encode, 0, 0, Opcode_sra_Slot_llr_slot0_encode, Opcode_sra_Slot_dual_slot2_encode, 0, Opcode_sra_Slot_dual_slot0_encode 72393}; 72394 72395static xtensa_opcode_encode_fn Opcode_slli_encode_fns[] = { 72396 Opcode_slli_Slot_inst_encode, 0, 0, 0, 0, Opcode_slli_Slot_gp_slot0_encode, 0, 0, Opcode_slli_Slot_dot_slot0_encode, 0, 0, Opcode_slli_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_slli_Slot_smod_slot0_encode, 0, 0, Opcode_slli_Slot_llr_slot0_encode, Opcode_slli_Slot_dual_slot2_encode, 0, Opcode_slli_Slot_dual_slot0_encode 72397}; 72398 72399static xtensa_opcode_encode_fn Opcode_srai_encode_fns[] = { 72400 Opcode_srai_Slot_inst_encode, 0, 0, 0, 0, Opcode_srai_Slot_gp_slot0_encode, 0, 0, Opcode_srai_Slot_dot_slot0_encode, 0, 0, Opcode_srai_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_srai_Slot_smod_slot0_encode, 0, 0, Opcode_srai_Slot_llr_slot0_encode, Opcode_srai_Slot_dual_slot2_encode, 0, Opcode_srai_Slot_dual_slot0_encode 72401}; 72402 72403static xtensa_opcode_encode_fn Opcode_srli_encode_fns[] = { 72404 Opcode_srli_Slot_inst_encode, 0, 0, 0, 0, Opcode_srli_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_srli_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_srli_Slot_smod_slot0_encode, 0, 0, 0, Opcode_srli_Slot_dual_slot2_encode, 0, Opcode_srli_Slot_dual_slot0_encode 72405}; 72406 72407static xtensa_opcode_encode_fn Opcode_memw_encode_fns[] = { 72408 Opcode_memw_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72409}; 72410 72411static xtensa_opcode_encode_fn Opcode_extw_encode_fns[] = { 72412 Opcode_extw_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72413}; 72414 72415static xtensa_opcode_encode_fn Opcode_isync_encode_fns[] = { 72416 Opcode_isync_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72417}; 72418 72419static xtensa_opcode_encode_fn Opcode_rsync_encode_fns[] = { 72420 Opcode_rsync_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72421}; 72422 72423static xtensa_opcode_encode_fn Opcode_esync_encode_fns[] = { 72424 Opcode_esync_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72425}; 72426 72427static xtensa_opcode_encode_fn Opcode_dsync_encode_fns[] = { 72428 Opcode_dsync_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72429}; 72430 72431static xtensa_opcode_encode_fn Opcode_rsil_encode_fns[] = { 72432 Opcode_rsil_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72433}; 72434 72435static xtensa_opcode_encode_fn Opcode_rsr_lend_encode_fns[] = { 72436 Opcode_rsr_lend_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72437}; 72438 72439static xtensa_opcode_encode_fn Opcode_wsr_lend_encode_fns[] = { 72440 Opcode_wsr_lend_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72441}; 72442 72443static xtensa_opcode_encode_fn Opcode_xsr_lend_encode_fns[] = { 72444 Opcode_xsr_lend_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72445}; 72446 72447static xtensa_opcode_encode_fn Opcode_rsr_lcount_encode_fns[] = { 72448 Opcode_rsr_lcount_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72449}; 72450 72451static xtensa_opcode_encode_fn Opcode_wsr_lcount_encode_fns[] = { 72452 Opcode_wsr_lcount_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72453}; 72454 72455static xtensa_opcode_encode_fn Opcode_xsr_lcount_encode_fns[] = { 72456 Opcode_xsr_lcount_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72457}; 72458 72459static xtensa_opcode_encode_fn Opcode_rsr_lbeg_encode_fns[] = { 72460 Opcode_rsr_lbeg_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72461}; 72462 72463static xtensa_opcode_encode_fn Opcode_wsr_lbeg_encode_fns[] = { 72464 Opcode_wsr_lbeg_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72465}; 72466 72467static xtensa_opcode_encode_fn Opcode_xsr_lbeg_encode_fns[] = { 72468 Opcode_xsr_lbeg_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72469}; 72470 72471static xtensa_opcode_encode_fn Opcode_rsr_sar_encode_fns[] = { 72472 Opcode_rsr_sar_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72473}; 72474 72475static xtensa_opcode_encode_fn Opcode_wsr_sar_encode_fns[] = { 72476 Opcode_wsr_sar_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72477}; 72478 72479static xtensa_opcode_encode_fn Opcode_xsr_sar_encode_fns[] = { 72480 Opcode_xsr_sar_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72481}; 72482 72483static xtensa_opcode_encode_fn Opcode_rsr_litbase_encode_fns[] = { 72484 Opcode_rsr_litbase_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72485}; 72486 72487static xtensa_opcode_encode_fn Opcode_wsr_litbase_encode_fns[] = { 72488 Opcode_wsr_litbase_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72489}; 72490 72491static xtensa_opcode_encode_fn Opcode_xsr_litbase_encode_fns[] = { 72492 Opcode_xsr_litbase_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72493}; 72494 72495static xtensa_opcode_encode_fn Opcode_rsr_176_encode_fns[] = { 72496 Opcode_rsr_176_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72497}; 72498 72499static xtensa_opcode_encode_fn Opcode_wsr_176_encode_fns[] = { 72500 Opcode_wsr_176_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72501}; 72502 72503static xtensa_opcode_encode_fn Opcode_rsr_208_encode_fns[] = { 72504 Opcode_rsr_208_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72505}; 72506 72507static xtensa_opcode_encode_fn Opcode_rsr_ps_encode_fns[] = { 72508 Opcode_rsr_ps_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72509}; 72510 72511static xtensa_opcode_encode_fn Opcode_wsr_ps_encode_fns[] = { 72512 Opcode_wsr_ps_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72513}; 72514 72515static xtensa_opcode_encode_fn Opcode_xsr_ps_encode_fns[] = { 72516 Opcode_xsr_ps_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72517}; 72518 72519static xtensa_opcode_encode_fn Opcode_rsr_epc1_encode_fns[] = { 72520 Opcode_rsr_epc1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72521}; 72522 72523static xtensa_opcode_encode_fn Opcode_wsr_epc1_encode_fns[] = { 72524 Opcode_wsr_epc1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72525}; 72526 72527static xtensa_opcode_encode_fn Opcode_xsr_epc1_encode_fns[] = { 72528 Opcode_xsr_epc1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72529}; 72530 72531static xtensa_opcode_encode_fn Opcode_rsr_excsave1_encode_fns[] = { 72532 Opcode_rsr_excsave1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72533}; 72534 72535static xtensa_opcode_encode_fn Opcode_wsr_excsave1_encode_fns[] = { 72536 Opcode_wsr_excsave1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72537}; 72538 72539static xtensa_opcode_encode_fn Opcode_xsr_excsave1_encode_fns[] = { 72540 Opcode_xsr_excsave1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72541}; 72542 72543static xtensa_opcode_encode_fn Opcode_rsr_epc2_encode_fns[] = { 72544 Opcode_rsr_epc2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72545}; 72546 72547static xtensa_opcode_encode_fn Opcode_wsr_epc2_encode_fns[] = { 72548 Opcode_wsr_epc2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72549}; 72550 72551static xtensa_opcode_encode_fn Opcode_xsr_epc2_encode_fns[] = { 72552 Opcode_xsr_epc2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72553}; 72554 72555static xtensa_opcode_encode_fn Opcode_rsr_excsave2_encode_fns[] = { 72556 Opcode_rsr_excsave2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72557}; 72558 72559static xtensa_opcode_encode_fn Opcode_wsr_excsave2_encode_fns[] = { 72560 Opcode_wsr_excsave2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72561}; 72562 72563static xtensa_opcode_encode_fn Opcode_xsr_excsave2_encode_fns[] = { 72564 Opcode_xsr_excsave2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72565}; 72566 72567static xtensa_opcode_encode_fn Opcode_rsr_epc3_encode_fns[] = { 72568 Opcode_rsr_epc3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72569}; 72570 72571static xtensa_opcode_encode_fn Opcode_wsr_epc3_encode_fns[] = { 72572 Opcode_wsr_epc3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72573}; 72574 72575static xtensa_opcode_encode_fn Opcode_xsr_epc3_encode_fns[] = { 72576 Opcode_xsr_epc3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72577}; 72578 72579static xtensa_opcode_encode_fn Opcode_rsr_excsave3_encode_fns[] = { 72580 Opcode_rsr_excsave3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72581}; 72582 72583static xtensa_opcode_encode_fn Opcode_wsr_excsave3_encode_fns[] = { 72584 Opcode_wsr_excsave3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72585}; 72586 72587static xtensa_opcode_encode_fn Opcode_xsr_excsave3_encode_fns[] = { 72588 Opcode_xsr_excsave3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72589}; 72590 72591static xtensa_opcode_encode_fn Opcode_rsr_epc4_encode_fns[] = { 72592 Opcode_rsr_epc4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72593}; 72594 72595static xtensa_opcode_encode_fn Opcode_wsr_epc4_encode_fns[] = { 72596 Opcode_wsr_epc4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72597}; 72598 72599static xtensa_opcode_encode_fn Opcode_xsr_epc4_encode_fns[] = { 72600 Opcode_xsr_epc4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72601}; 72602 72603static xtensa_opcode_encode_fn Opcode_rsr_excsave4_encode_fns[] = { 72604 Opcode_rsr_excsave4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72605}; 72606 72607static xtensa_opcode_encode_fn Opcode_wsr_excsave4_encode_fns[] = { 72608 Opcode_wsr_excsave4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72609}; 72610 72611static xtensa_opcode_encode_fn Opcode_xsr_excsave4_encode_fns[] = { 72612 Opcode_xsr_excsave4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72613}; 72614 72615static xtensa_opcode_encode_fn Opcode_rsr_epc5_encode_fns[] = { 72616 Opcode_rsr_epc5_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72617}; 72618 72619static xtensa_opcode_encode_fn Opcode_wsr_epc5_encode_fns[] = { 72620 Opcode_wsr_epc5_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72621}; 72622 72623static xtensa_opcode_encode_fn Opcode_xsr_epc5_encode_fns[] = { 72624 Opcode_xsr_epc5_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72625}; 72626 72627static xtensa_opcode_encode_fn Opcode_rsr_excsave5_encode_fns[] = { 72628 Opcode_rsr_excsave5_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72629}; 72630 72631static xtensa_opcode_encode_fn Opcode_wsr_excsave5_encode_fns[] = { 72632 Opcode_wsr_excsave5_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72633}; 72634 72635static xtensa_opcode_encode_fn Opcode_xsr_excsave5_encode_fns[] = { 72636 Opcode_xsr_excsave5_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72637}; 72638 72639static xtensa_opcode_encode_fn Opcode_rsr_epc6_encode_fns[] = { 72640 Opcode_rsr_epc6_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72641}; 72642 72643static xtensa_opcode_encode_fn Opcode_wsr_epc6_encode_fns[] = { 72644 Opcode_wsr_epc6_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72645}; 72646 72647static xtensa_opcode_encode_fn Opcode_xsr_epc6_encode_fns[] = { 72648 Opcode_xsr_epc6_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72649}; 72650 72651static xtensa_opcode_encode_fn Opcode_rsr_excsave6_encode_fns[] = { 72652 Opcode_rsr_excsave6_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72653}; 72654 72655static xtensa_opcode_encode_fn Opcode_wsr_excsave6_encode_fns[] = { 72656 Opcode_wsr_excsave6_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72657}; 72658 72659static xtensa_opcode_encode_fn Opcode_xsr_excsave6_encode_fns[] = { 72660 Opcode_xsr_excsave6_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72661}; 72662 72663static xtensa_opcode_encode_fn Opcode_rsr_eps2_encode_fns[] = { 72664 Opcode_rsr_eps2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72665}; 72666 72667static xtensa_opcode_encode_fn Opcode_wsr_eps2_encode_fns[] = { 72668 Opcode_wsr_eps2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72669}; 72670 72671static xtensa_opcode_encode_fn Opcode_xsr_eps2_encode_fns[] = { 72672 Opcode_xsr_eps2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72673}; 72674 72675static xtensa_opcode_encode_fn Opcode_rsr_eps3_encode_fns[] = { 72676 Opcode_rsr_eps3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72677}; 72678 72679static xtensa_opcode_encode_fn Opcode_wsr_eps3_encode_fns[] = { 72680 Opcode_wsr_eps3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72681}; 72682 72683static xtensa_opcode_encode_fn Opcode_xsr_eps3_encode_fns[] = { 72684 Opcode_xsr_eps3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72685}; 72686 72687static xtensa_opcode_encode_fn Opcode_rsr_eps4_encode_fns[] = { 72688 Opcode_rsr_eps4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72689}; 72690 72691static xtensa_opcode_encode_fn Opcode_wsr_eps4_encode_fns[] = { 72692 Opcode_wsr_eps4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72693}; 72694 72695static xtensa_opcode_encode_fn Opcode_xsr_eps4_encode_fns[] = { 72696 Opcode_xsr_eps4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72697}; 72698 72699static xtensa_opcode_encode_fn Opcode_rsr_eps5_encode_fns[] = { 72700 Opcode_rsr_eps5_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72701}; 72702 72703static xtensa_opcode_encode_fn Opcode_wsr_eps5_encode_fns[] = { 72704 Opcode_wsr_eps5_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72705}; 72706 72707static xtensa_opcode_encode_fn Opcode_xsr_eps5_encode_fns[] = { 72708 Opcode_xsr_eps5_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72709}; 72710 72711static xtensa_opcode_encode_fn Opcode_rsr_eps6_encode_fns[] = { 72712 Opcode_rsr_eps6_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72713}; 72714 72715static xtensa_opcode_encode_fn Opcode_wsr_eps6_encode_fns[] = { 72716 Opcode_wsr_eps6_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72717}; 72718 72719static xtensa_opcode_encode_fn Opcode_xsr_eps6_encode_fns[] = { 72720 Opcode_xsr_eps6_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72721}; 72722 72723static xtensa_opcode_encode_fn Opcode_rsr_excvaddr_encode_fns[] = { 72724 Opcode_rsr_excvaddr_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72725}; 72726 72727static xtensa_opcode_encode_fn Opcode_wsr_excvaddr_encode_fns[] = { 72728 Opcode_wsr_excvaddr_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72729}; 72730 72731static xtensa_opcode_encode_fn Opcode_xsr_excvaddr_encode_fns[] = { 72732 Opcode_xsr_excvaddr_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72733}; 72734 72735static xtensa_opcode_encode_fn Opcode_rsr_depc_encode_fns[] = { 72736 Opcode_rsr_depc_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72737}; 72738 72739static xtensa_opcode_encode_fn Opcode_wsr_depc_encode_fns[] = { 72740 Opcode_wsr_depc_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72741}; 72742 72743static xtensa_opcode_encode_fn Opcode_xsr_depc_encode_fns[] = { 72744 Opcode_xsr_depc_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72745}; 72746 72747static xtensa_opcode_encode_fn Opcode_rsr_exccause_encode_fns[] = { 72748 Opcode_rsr_exccause_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72749}; 72750 72751static xtensa_opcode_encode_fn Opcode_wsr_exccause_encode_fns[] = { 72752 Opcode_wsr_exccause_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72753}; 72754 72755static xtensa_opcode_encode_fn Opcode_xsr_exccause_encode_fns[] = { 72756 Opcode_xsr_exccause_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72757}; 72758 72759static xtensa_opcode_encode_fn Opcode_rsr_prid_encode_fns[] = { 72760 Opcode_rsr_prid_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72761}; 72762 72763static xtensa_opcode_encode_fn Opcode_rsr_vecbase_encode_fns[] = { 72764 Opcode_rsr_vecbase_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72765}; 72766 72767static xtensa_opcode_encode_fn Opcode_wsr_vecbase_encode_fns[] = { 72768 Opcode_wsr_vecbase_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72769}; 72770 72771static xtensa_opcode_encode_fn Opcode_xsr_vecbase_encode_fns[] = { 72772 Opcode_xsr_vecbase_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72773}; 72774 72775static xtensa_opcode_encode_fn Opcode_mul16u_encode_fns[] = { 72776 Opcode_mul16u_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72777}; 72778 72779static xtensa_opcode_encode_fn Opcode_mul16s_encode_fns[] = { 72780 Opcode_mul16s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72781}; 72782 72783static xtensa_opcode_encode_fn Opcode_rfi_encode_fns[] = { 72784 Opcode_rfi_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72785}; 72786 72787static xtensa_opcode_encode_fn Opcode_waiti_encode_fns[] = { 72788 Opcode_waiti_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72789}; 72790 72791static xtensa_opcode_encode_fn Opcode_rsr_interrupt_encode_fns[] = { 72792 Opcode_rsr_interrupt_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72793}; 72794 72795static xtensa_opcode_encode_fn Opcode_wsr_intset_encode_fns[] = { 72796 Opcode_wsr_intset_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72797}; 72798 72799static xtensa_opcode_encode_fn Opcode_wsr_intclear_encode_fns[] = { 72800 Opcode_wsr_intclear_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72801}; 72802 72803static xtensa_opcode_encode_fn Opcode_rsr_intenable_encode_fns[] = { 72804 Opcode_rsr_intenable_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72805}; 72806 72807static xtensa_opcode_encode_fn Opcode_wsr_intenable_encode_fns[] = { 72808 Opcode_wsr_intenable_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72809}; 72810 72811static xtensa_opcode_encode_fn Opcode_xsr_intenable_encode_fns[] = { 72812 Opcode_xsr_intenable_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72813}; 72814 72815static xtensa_opcode_encode_fn Opcode_break_encode_fns[] = { 72816 Opcode_break_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72817}; 72818 72819static xtensa_opcode_encode_fn Opcode_break_n_encode_fns[] = { 72820 0, 0, Opcode_break_n_Slot_inst16b_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72821}; 72822 72823static xtensa_opcode_encode_fn Opcode_rsr_dbreaka0_encode_fns[] = { 72824 Opcode_rsr_dbreaka0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72825}; 72826 72827static xtensa_opcode_encode_fn Opcode_wsr_dbreaka0_encode_fns[] = { 72828 Opcode_wsr_dbreaka0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72829}; 72830 72831static xtensa_opcode_encode_fn Opcode_xsr_dbreaka0_encode_fns[] = { 72832 Opcode_xsr_dbreaka0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72833}; 72834 72835static xtensa_opcode_encode_fn Opcode_rsr_dbreakc0_encode_fns[] = { 72836 Opcode_rsr_dbreakc0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72837}; 72838 72839static xtensa_opcode_encode_fn Opcode_wsr_dbreakc0_encode_fns[] = { 72840 Opcode_wsr_dbreakc0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72841}; 72842 72843static xtensa_opcode_encode_fn Opcode_xsr_dbreakc0_encode_fns[] = { 72844 Opcode_xsr_dbreakc0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72845}; 72846 72847static xtensa_opcode_encode_fn Opcode_rsr_dbreaka1_encode_fns[] = { 72848 Opcode_rsr_dbreaka1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72849}; 72850 72851static xtensa_opcode_encode_fn Opcode_wsr_dbreaka1_encode_fns[] = { 72852 Opcode_wsr_dbreaka1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72853}; 72854 72855static xtensa_opcode_encode_fn Opcode_xsr_dbreaka1_encode_fns[] = { 72856 Opcode_xsr_dbreaka1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72857}; 72858 72859static xtensa_opcode_encode_fn Opcode_rsr_dbreakc1_encode_fns[] = { 72860 Opcode_rsr_dbreakc1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72861}; 72862 72863static xtensa_opcode_encode_fn Opcode_wsr_dbreakc1_encode_fns[] = { 72864 Opcode_wsr_dbreakc1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72865}; 72866 72867static xtensa_opcode_encode_fn Opcode_xsr_dbreakc1_encode_fns[] = { 72868 Opcode_xsr_dbreakc1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72869}; 72870 72871static xtensa_opcode_encode_fn Opcode_rsr_ibreaka0_encode_fns[] = { 72872 Opcode_rsr_ibreaka0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72873}; 72874 72875static xtensa_opcode_encode_fn Opcode_wsr_ibreaka0_encode_fns[] = { 72876 Opcode_wsr_ibreaka0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72877}; 72878 72879static xtensa_opcode_encode_fn Opcode_xsr_ibreaka0_encode_fns[] = { 72880 Opcode_xsr_ibreaka0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72881}; 72882 72883static xtensa_opcode_encode_fn Opcode_rsr_ibreaka1_encode_fns[] = { 72884 Opcode_rsr_ibreaka1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72885}; 72886 72887static xtensa_opcode_encode_fn Opcode_wsr_ibreaka1_encode_fns[] = { 72888 Opcode_wsr_ibreaka1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72889}; 72890 72891static xtensa_opcode_encode_fn Opcode_xsr_ibreaka1_encode_fns[] = { 72892 Opcode_xsr_ibreaka1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72893}; 72894 72895static xtensa_opcode_encode_fn Opcode_rsr_ibreakenable_encode_fns[] = { 72896 Opcode_rsr_ibreakenable_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72897}; 72898 72899static xtensa_opcode_encode_fn Opcode_wsr_ibreakenable_encode_fns[] = { 72900 Opcode_wsr_ibreakenable_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72901}; 72902 72903static xtensa_opcode_encode_fn Opcode_xsr_ibreakenable_encode_fns[] = { 72904 Opcode_xsr_ibreakenable_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72905}; 72906 72907static xtensa_opcode_encode_fn Opcode_rsr_debugcause_encode_fns[] = { 72908 Opcode_rsr_debugcause_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72909}; 72910 72911static xtensa_opcode_encode_fn Opcode_wsr_debugcause_encode_fns[] = { 72912 Opcode_wsr_debugcause_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72913}; 72914 72915static xtensa_opcode_encode_fn Opcode_xsr_debugcause_encode_fns[] = { 72916 Opcode_xsr_debugcause_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72917}; 72918 72919static xtensa_opcode_encode_fn Opcode_rsr_icount_encode_fns[] = { 72920 Opcode_rsr_icount_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72921}; 72922 72923static xtensa_opcode_encode_fn Opcode_wsr_icount_encode_fns[] = { 72924 Opcode_wsr_icount_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72925}; 72926 72927static xtensa_opcode_encode_fn Opcode_xsr_icount_encode_fns[] = { 72928 Opcode_xsr_icount_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72929}; 72930 72931static xtensa_opcode_encode_fn Opcode_rsr_icountlevel_encode_fns[] = { 72932 Opcode_rsr_icountlevel_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72933}; 72934 72935static xtensa_opcode_encode_fn Opcode_wsr_icountlevel_encode_fns[] = { 72936 Opcode_wsr_icountlevel_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72937}; 72938 72939static xtensa_opcode_encode_fn Opcode_xsr_icountlevel_encode_fns[] = { 72940 Opcode_xsr_icountlevel_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72941}; 72942 72943static xtensa_opcode_encode_fn Opcode_rsr_ddr_encode_fns[] = { 72944 Opcode_rsr_ddr_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72945}; 72946 72947static xtensa_opcode_encode_fn Opcode_wsr_ddr_encode_fns[] = { 72948 Opcode_wsr_ddr_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72949}; 72950 72951static xtensa_opcode_encode_fn Opcode_xsr_ddr_encode_fns[] = { 72952 Opcode_xsr_ddr_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72953}; 72954 72955static xtensa_opcode_encode_fn Opcode_rfdo_encode_fns[] = { 72956 Opcode_rfdo_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72957}; 72958 72959static xtensa_opcode_encode_fn Opcode_rfdd_encode_fns[] = { 72960 Opcode_rfdd_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72961}; 72962 72963static xtensa_opcode_encode_fn Opcode_wsr_mmid_encode_fns[] = { 72964 Opcode_wsr_mmid_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72965}; 72966 72967static xtensa_opcode_encode_fn Opcode_andb_encode_fns[] = { 72968 Opcode_andb_Slot_inst_encode, 0, 0, 0, 0, Opcode_andb_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_andb_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_andb_Slot_smod_slot0_encode, 0, 0, 0, Opcode_andb_Slot_dual_slot2_encode, 0, Opcode_andb_Slot_dual_slot0_encode 72969}; 72970 72971static xtensa_opcode_encode_fn Opcode_andbc_encode_fns[] = { 72972 Opcode_andbc_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72973}; 72974 72975static xtensa_opcode_encode_fn Opcode_orb_encode_fns[] = { 72976 Opcode_orb_Slot_inst_encode, 0, 0, 0, 0, Opcode_orb_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_orb_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_orb_Slot_smod_slot0_encode, 0, 0, 0, Opcode_orb_Slot_dual_slot2_encode, 0, Opcode_orb_Slot_dual_slot0_encode 72977}; 72978 72979static xtensa_opcode_encode_fn Opcode_orbc_encode_fns[] = { 72980 Opcode_orbc_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72981}; 72982 72983static xtensa_opcode_encode_fn Opcode_xorb_encode_fns[] = { 72984 Opcode_xorb_Slot_inst_encode, 0, 0, 0, 0, Opcode_xorb_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_xorb_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_xorb_Slot_smod_slot0_encode, 0, 0, 0, Opcode_xorb_Slot_dual_slot2_encode, 0, Opcode_xorb_Slot_dual_slot0_encode 72985}; 72986 72987static xtensa_opcode_encode_fn Opcode_any4_encode_fns[] = { 72988 Opcode_any4_Slot_inst_encode, 0, 0, 0, 0, Opcode_any4_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_any4_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_any4_Slot_smod_slot0_encode, 0, 0, 0, Opcode_any4_Slot_dual_slot2_encode, 0, Opcode_any4_Slot_dual_slot0_encode 72989}; 72990 72991static xtensa_opcode_encode_fn Opcode_all4_encode_fns[] = { 72992 Opcode_all4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 72993}; 72994 72995static xtensa_opcode_encode_fn Opcode_any8_encode_fns[] = { 72996 Opcode_any8_Slot_inst_encode, 0, 0, 0, 0, Opcode_any8_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_any8_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_any8_Slot_smod_slot0_encode, 0, 0, 0, Opcode_any8_Slot_dual_slot2_encode, 0, Opcode_any8_Slot_dual_slot0_encode 72997}; 72998 72999static xtensa_opcode_encode_fn Opcode_all8_encode_fns[] = { 73000 Opcode_all8_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73001}; 73002 73003static xtensa_opcode_encode_fn Opcode_bf_encode_fns[] = { 73004 Opcode_bf_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73005}; 73006 73007static xtensa_opcode_encode_fn Opcode_bt_encode_fns[] = { 73008 Opcode_bt_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73009}; 73010 73011static xtensa_opcode_encode_fn Opcode_movf_encode_fns[] = { 73012 Opcode_movf_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73013}; 73014 73015static xtensa_opcode_encode_fn Opcode_movt_encode_fns[] = { 73016 Opcode_movt_Slot_inst_encode, 0, 0, 0, 0, Opcode_movt_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_movt_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_movt_Slot_smod_slot0_encode, 0, 0, 0, Opcode_movt_Slot_dual_slot2_encode, 0, Opcode_movt_Slot_dual_slot0_encode 73017}; 73018 73019static xtensa_opcode_encode_fn Opcode_rsr_br_encode_fns[] = { 73020 Opcode_rsr_br_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73021}; 73022 73023static xtensa_opcode_encode_fn Opcode_wsr_br_encode_fns[] = { 73024 Opcode_wsr_br_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73025}; 73026 73027static xtensa_opcode_encode_fn Opcode_xsr_br_encode_fns[] = { 73028 Opcode_xsr_br_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73029}; 73030 73031static xtensa_opcode_encode_fn Opcode_rsr_ccount_encode_fns[] = { 73032 Opcode_rsr_ccount_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73033}; 73034 73035static xtensa_opcode_encode_fn Opcode_wsr_ccount_encode_fns[] = { 73036 Opcode_wsr_ccount_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73037}; 73038 73039static xtensa_opcode_encode_fn Opcode_xsr_ccount_encode_fns[] = { 73040 Opcode_xsr_ccount_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73041}; 73042 73043static xtensa_opcode_encode_fn Opcode_rsr_ccompare0_encode_fns[] = { 73044 Opcode_rsr_ccompare0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73045}; 73046 73047static xtensa_opcode_encode_fn Opcode_wsr_ccompare0_encode_fns[] = { 73048 Opcode_wsr_ccompare0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73049}; 73050 73051static xtensa_opcode_encode_fn Opcode_xsr_ccompare0_encode_fns[] = { 73052 Opcode_xsr_ccompare0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73053}; 73054 73055static xtensa_opcode_encode_fn Opcode_rsr_ccompare1_encode_fns[] = { 73056 Opcode_rsr_ccompare1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73057}; 73058 73059static xtensa_opcode_encode_fn Opcode_wsr_ccompare1_encode_fns[] = { 73060 Opcode_wsr_ccompare1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73061}; 73062 73063static xtensa_opcode_encode_fn Opcode_xsr_ccompare1_encode_fns[] = { 73064 Opcode_xsr_ccompare1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73065}; 73066 73067static xtensa_opcode_encode_fn Opcode_ipf_encode_fns[] = { 73068 Opcode_ipf_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73069}; 73070 73071static xtensa_opcode_encode_fn Opcode_ihi_encode_fns[] = { 73072 Opcode_ihi_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73073}; 73074 73075static xtensa_opcode_encode_fn Opcode_ipfl_encode_fns[] = { 73076 Opcode_ipfl_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73077}; 73078 73079static xtensa_opcode_encode_fn Opcode_ihu_encode_fns[] = { 73080 Opcode_ihu_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73081}; 73082 73083static xtensa_opcode_encode_fn Opcode_iiu_encode_fns[] = { 73084 Opcode_iiu_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73085}; 73086 73087static xtensa_opcode_encode_fn Opcode_iii_encode_fns[] = { 73088 Opcode_iii_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73089}; 73090 73091static xtensa_opcode_encode_fn Opcode_lict_encode_fns[] = { 73092 Opcode_lict_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73093}; 73094 73095static xtensa_opcode_encode_fn Opcode_licw_encode_fns[] = { 73096 Opcode_licw_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73097}; 73098 73099static xtensa_opcode_encode_fn Opcode_sict_encode_fns[] = { 73100 Opcode_sict_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73101}; 73102 73103static xtensa_opcode_encode_fn Opcode_sicw_encode_fns[] = { 73104 Opcode_sicw_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73105}; 73106 73107static xtensa_opcode_encode_fn Opcode_dhwb_encode_fns[] = { 73108 Opcode_dhwb_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73109}; 73110 73111static xtensa_opcode_encode_fn Opcode_dhwbi_encode_fns[] = { 73112 Opcode_dhwbi_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73113}; 73114 73115static xtensa_opcode_encode_fn Opcode_diwb_encode_fns[] = { 73116 Opcode_diwb_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73117}; 73118 73119static xtensa_opcode_encode_fn Opcode_diwbi_encode_fns[] = { 73120 Opcode_diwbi_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73121}; 73122 73123static xtensa_opcode_encode_fn Opcode_dhi_encode_fns[] = { 73124 Opcode_dhi_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73125}; 73126 73127static xtensa_opcode_encode_fn Opcode_dii_encode_fns[] = { 73128 Opcode_dii_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73129}; 73130 73131static xtensa_opcode_encode_fn Opcode_dpfr_encode_fns[] = { 73132 Opcode_dpfr_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73133}; 73134 73135static xtensa_opcode_encode_fn Opcode_dpfw_encode_fns[] = { 73136 Opcode_dpfw_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73137}; 73138 73139static xtensa_opcode_encode_fn Opcode_dpfro_encode_fns[] = { 73140 Opcode_dpfro_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73141}; 73142 73143static xtensa_opcode_encode_fn Opcode_dpfwo_encode_fns[] = { 73144 Opcode_dpfwo_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73145}; 73146 73147static xtensa_opcode_encode_fn Opcode_dpfl_encode_fns[] = { 73148 Opcode_dpfl_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73149}; 73150 73151static xtensa_opcode_encode_fn Opcode_dhu_encode_fns[] = { 73152 Opcode_dhu_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73153}; 73154 73155static xtensa_opcode_encode_fn Opcode_diu_encode_fns[] = { 73156 Opcode_diu_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73157}; 73158 73159static xtensa_opcode_encode_fn Opcode_sdct_encode_fns[] = { 73160 Opcode_sdct_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73161}; 73162 73163static xtensa_opcode_encode_fn Opcode_ldct_encode_fns[] = { 73164 Opcode_ldct_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73165}; 73166 73167static xtensa_opcode_encode_fn Opcode_idtlb_encode_fns[] = { 73168 Opcode_idtlb_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73169}; 73170 73171static xtensa_opcode_encode_fn Opcode_pdtlb_encode_fns[] = { 73172 Opcode_pdtlb_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73173}; 73174 73175static xtensa_opcode_encode_fn Opcode_rdtlb0_encode_fns[] = { 73176 Opcode_rdtlb0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73177}; 73178 73179static xtensa_opcode_encode_fn Opcode_rdtlb1_encode_fns[] = { 73180 Opcode_rdtlb1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73181}; 73182 73183static xtensa_opcode_encode_fn Opcode_wdtlb_encode_fns[] = { 73184 Opcode_wdtlb_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73185}; 73186 73187static xtensa_opcode_encode_fn Opcode_iitlb_encode_fns[] = { 73188 Opcode_iitlb_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73189}; 73190 73191static xtensa_opcode_encode_fn Opcode_pitlb_encode_fns[] = { 73192 Opcode_pitlb_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73193}; 73194 73195static xtensa_opcode_encode_fn Opcode_ritlb0_encode_fns[] = { 73196 Opcode_ritlb0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73197}; 73198 73199static xtensa_opcode_encode_fn Opcode_ritlb1_encode_fns[] = { 73200 Opcode_ritlb1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73201}; 73202 73203static xtensa_opcode_encode_fn Opcode_witlb_encode_fns[] = { 73204 Opcode_witlb_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73205}; 73206 73207static xtensa_opcode_encode_fn Opcode_rsr_cpenable_encode_fns[] = { 73208 Opcode_rsr_cpenable_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73209}; 73210 73211static xtensa_opcode_encode_fn Opcode_wsr_cpenable_encode_fns[] = { 73212 Opcode_wsr_cpenable_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73213}; 73214 73215static xtensa_opcode_encode_fn Opcode_xsr_cpenable_encode_fns[] = { 73216 Opcode_xsr_cpenable_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73217}; 73218 73219static xtensa_opcode_encode_fn Opcode_clamps_encode_fns[] = { 73220 Opcode_clamps_Slot_inst_encode, 0, 0, 0, 0, Opcode_clamps_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_clamps_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_clamps_Slot_smod_slot0_encode, 0, 0, 0, Opcode_clamps_Slot_dual_slot2_encode, 0, Opcode_clamps_Slot_dual_slot0_encode 73221}; 73222 73223static xtensa_opcode_encode_fn Opcode_min_encode_fns[] = { 73224 Opcode_min_Slot_inst_encode, 0, 0, 0, 0, Opcode_min_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_min_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_min_Slot_smod_slot0_encode, 0, 0, 0, Opcode_min_Slot_dual_slot2_encode, 0, Opcode_min_Slot_dual_slot0_encode 73225}; 73226 73227static xtensa_opcode_encode_fn Opcode_max_encode_fns[] = { 73228 Opcode_max_Slot_inst_encode, 0, 0, 0, 0, Opcode_max_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_max_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_max_Slot_smod_slot0_encode, 0, 0, 0, Opcode_max_Slot_dual_slot2_encode, 0, Opcode_max_Slot_dual_slot0_encode 73229}; 73230 73231static xtensa_opcode_encode_fn Opcode_minu_encode_fns[] = { 73232 Opcode_minu_Slot_inst_encode, 0, 0, 0, 0, Opcode_minu_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_minu_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_minu_Slot_smod_slot0_encode, 0, 0, 0, Opcode_minu_Slot_dual_slot2_encode, 0, Opcode_minu_Slot_dual_slot0_encode 73233}; 73234 73235static xtensa_opcode_encode_fn Opcode_maxu_encode_fns[] = { 73236 Opcode_maxu_Slot_inst_encode, 0, 0, 0, 0, Opcode_maxu_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_maxu_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_maxu_Slot_smod_slot0_encode, 0, 0, 0, Opcode_maxu_Slot_dual_slot2_encode, 0, Opcode_maxu_Slot_dual_slot0_encode 73237}; 73238 73239static xtensa_opcode_encode_fn Opcode_nsa_encode_fns[] = { 73240 Opcode_nsa_Slot_inst_encode, 0, 0, 0, 0, Opcode_nsa_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_nsa_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_nsa_Slot_smod_slot0_encode, 0, 0, 0, Opcode_nsa_Slot_dual_slot2_encode, 0, Opcode_nsa_Slot_dual_slot0_encode 73241}; 73242 73243static xtensa_opcode_encode_fn Opcode_nsau_encode_fns[] = { 73244 Opcode_nsau_Slot_inst_encode, 0, 0, 0, 0, Opcode_nsau_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_nsau_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_nsau_Slot_smod_slot0_encode, 0, 0, 0, Opcode_nsau_Slot_dual_slot2_encode, 0, Opcode_nsau_Slot_dual_slot0_encode 73245}; 73246 73247static xtensa_opcode_encode_fn Opcode_sext_encode_fns[] = { 73248 Opcode_sext_Slot_inst_encode, 0, 0, 0, 0, Opcode_sext_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_sext_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_sext_Slot_smod_slot0_encode, 0, 0, 0, Opcode_sext_Slot_dual_slot2_encode, 0, Opcode_sext_Slot_dual_slot0_encode 73249}; 73250 73251static xtensa_opcode_encode_fn Opcode_l32ai_encode_fns[] = { 73252 Opcode_l32ai_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73253}; 73254 73255static xtensa_opcode_encode_fn Opcode_s32ri_encode_fns[] = { 73256 Opcode_s32ri_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73257}; 73258 73259static xtensa_opcode_encode_fn Opcode_s32c1i_encode_fns[] = { 73260 Opcode_s32c1i_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73261}; 73262 73263static xtensa_opcode_encode_fn Opcode_rsr_scompare1_encode_fns[] = { 73264 Opcode_rsr_scompare1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73265}; 73266 73267static xtensa_opcode_encode_fn Opcode_wsr_scompare1_encode_fns[] = { 73268 Opcode_wsr_scompare1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73269}; 73270 73271static xtensa_opcode_encode_fn Opcode_xsr_scompare1_encode_fns[] = { 73272 Opcode_xsr_scompare1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73273}; 73274 73275static xtensa_opcode_encode_fn Opcode_rsr_atomctl_encode_fns[] = { 73276 Opcode_rsr_atomctl_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73277}; 73278 73279static xtensa_opcode_encode_fn Opcode_wsr_atomctl_encode_fns[] = { 73280 Opcode_wsr_atomctl_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73281}; 73282 73283static xtensa_opcode_encode_fn Opcode_xsr_atomctl_encode_fns[] = { 73284 Opcode_xsr_atomctl_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73285}; 73286 73287static xtensa_opcode_encode_fn Opcode_rer_encode_fns[] = { 73288 Opcode_rer_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73289}; 73290 73291static xtensa_opcode_encode_fn Opcode_wer_encode_fns[] = { 73292 Opcode_wer_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73293}; 73294 73295static xtensa_opcode_encode_fn Opcode_rur_fcr_encode_fns[] = { 73296 Opcode_rur_fcr_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73297}; 73298 73299static xtensa_opcode_encode_fn Opcode_wur_fcr_encode_fns[] = { 73300 Opcode_wur_fcr_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73301}; 73302 73303static xtensa_opcode_encode_fn Opcode_rur_fsr_encode_fns[] = { 73304 Opcode_rur_fsr_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73305}; 73306 73307static xtensa_opcode_encode_fn Opcode_wur_fsr_encode_fns[] = { 73308 Opcode_wur_fsr_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73309}; 73310 73311static xtensa_opcode_encode_fn Opcode_add_s_encode_fns[] = { 73312 Opcode_add_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_add_s_Slot_dual_slot0_encode 73313}; 73314 73315static xtensa_opcode_encode_fn Opcode_sub_s_encode_fns[] = { 73316 Opcode_sub_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_sub_s_Slot_dual_slot0_encode 73317}; 73318 73319static xtensa_opcode_encode_fn Opcode_mul_s_encode_fns[] = { 73320 Opcode_mul_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_mul_s_Slot_dual_slot0_encode 73321}; 73322 73323static xtensa_opcode_encode_fn Opcode_madd_s_encode_fns[] = { 73324 Opcode_madd_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_madd_s_Slot_dual_slot0_encode 73325}; 73326 73327static xtensa_opcode_encode_fn Opcode_msub_s_encode_fns[] = { 73328 Opcode_msub_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_msub_s_Slot_dual_slot0_encode 73329}; 73330 73331static xtensa_opcode_encode_fn Opcode_movf_s_encode_fns[] = { 73332 Opcode_movf_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_movf_s_Slot_dual_slot0_encode 73333}; 73334 73335static xtensa_opcode_encode_fn Opcode_movt_s_encode_fns[] = { 73336 Opcode_movt_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_movt_s_Slot_dual_slot0_encode 73337}; 73338 73339static xtensa_opcode_encode_fn Opcode_moveqz_s_encode_fns[] = { 73340 Opcode_moveqz_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_moveqz_s_Slot_dual_slot0_encode 73341}; 73342 73343static xtensa_opcode_encode_fn Opcode_movnez_s_encode_fns[] = { 73344 Opcode_movnez_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_movnez_s_Slot_dual_slot0_encode 73345}; 73346 73347static xtensa_opcode_encode_fn Opcode_movltz_s_encode_fns[] = { 73348 Opcode_movltz_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_movltz_s_Slot_dual_slot0_encode 73349}; 73350 73351static xtensa_opcode_encode_fn Opcode_movgez_s_encode_fns[] = { 73352 Opcode_movgez_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_movgez_s_Slot_dual_slot0_encode 73353}; 73354 73355static xtensa_opcode_encode_fn Opcode_abs_s_encode_fns[] = { 73356 Opcode_abs_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_abs_s_Slot_dual_slot0_encode 73357}; 73358 73359static xtensa_opcode_encode_fn Opcode_mov_s_encode_fns[] = { 73360 Opcode_mov_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_mov_s_Slot_dual_slot0_encode 73361}; 73362 73363static xtensa_opcode_encode_fn Opcode_neg_s_encode_fns[] = { 73364 Opcode_neg_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_neg_s_Slot_dual_slot0_encode 73365}; 73366 73367static xtensa_opcode_encode_fn Opcode_un_s_encode_fns[] = { 73368 Opcode_un_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_un_s_Slot_dual_slot0_encode 73369}; 73370 73371static xtensa_opcode_encode_fn Opcode_oeq_s_encode_fns[] = { 73372 Opcode_oeq_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_oeq_s_Slot_dual_slot0_encode 73373}; 73374 73375static xtensa_opcode_encode_fn Opcode_ueq_s_encode_fns[] = { 73376 Opcode_ueq_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ueq_s_Slot_dual_slot0_encode 73377}; 73378 73379static xtensa_opcode_encode_fn Opcode_olt_s_encode_fns[] = { 73380 Opcode_olt_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_olt_s_Slot_dual_slot0_encode 73381}; 73382 73383static xtensa_opcode_encode_fn Opcode_ult_s_encode_fns[] = { 73384 Opcode_ult_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ult_s_Slot_dual_slot0_encode 73385}; 73386 73387static xtensa_opcode_encode_fn Opcode_ole_s_encode_fns[] = { 73388 Opcode_ole_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ole_s_Slot_dual_slot0_encode 73389}; 73390 73391static xtensa_opcode_encode_fn Opcode_ule_s_encode_fns[] = { 73392 Opcode_ule_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ule_s_Slot_dual_slot0_encode 73393}; 73394 73395static xtensa_opcode_encode_fn Opcode_float_s_encode_fns[] = { 73396 Opcode_float_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_float_s_Slot_dual_slot0_encode 73397}; 73398 73399static xtensa_opcode_encode_fn Opcode_ufloat_s_encode_fns[] = { 73400 Opcode_ufloat_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ufloat_s_Slot_dual_slot0_encode 73401}; 73402 73403static xtensa_opcode_encode_fn Opcode_round_s_encode_fns[] = { 73404 Opcode_round_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_round_s_Slot_dual_slot0_encode 73405}; 73406 73407static xtensa_opcode_encode_fn Opcode_ceil_s_encode_fns[] = { 73408 Opcode_ceil_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ceil_s_Slot_dual_slot0_encode 73409}; 73410 73411static xtensa_opcode_encode_fn Opcode_floor_s_encode_fns[] = { 73412 Opcode_floor_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_floor_s_Slot_dual_slot0_encode 73413}; 73414 73415static xtensa_opcode_encode_fn Opcode_trunc_s_encode_fns[] = { 73416 Opcode_trunc_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_trunc_s_Slot_dual_slot0_encode 73417}; 73418 73419static xtensa_opcode_encode_fn Opcode_utrunc_s_encode_fns[] = { 73420 Opcode_utrunc_s_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_utrunc_s_Slot_dual_slot0_encode 73421}; 73422 73423static xtensa_opcode_encode_fn Opcode_rfr_encode_fns[] = { 73424 Opcode_rfr_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_rfr_Slot_dual_slot0_encode 73425}; 73426 73427static xtensa_opcode_encode_fn Opcode_wfr_encode_fns[] = { 73428 Opcode_wfr_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73429}; 73430 73431static xtensa_opcode_encode_fn Opcode_lsi_encode_fns[] = { 73432 Opcode_lsi_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lsi_Slot_dual_slot0_encode 73433}; 73434 73435static xtensa_opcode_encode_fn Opcode_lsiu_encode_fns[] = { 73436 Opcode_lsiu_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lsiu_Slot_dual_slot0_encode 73437}; 73438 73439static xtensa_opcode_encode_fn Opcode_lsx_encode_fns[] = { 73440 Opcode_lsx_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73441}; 73442 73443static xtensa_opcode_encode_fn Opcode_lsxu_encode_fns[] = { 73444 Opcode_lsxu_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lsxu_Slot_dual_slot0_encode 73445}; 73446 73447static xtensa_opcode_encode_fn Opcode_ssi_encode_fns[] = { 73448 Opcode_ssi_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ssi_Slot_dual_slot0_encode 73449}; 73450 73451static xtensa_opcode_encode_fn Opcode_ssiu_encode_fns[] = { 73452 Opcode_ssiu_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ssiu_Slot_dual_slot0_encode 73453}; 73454 73455static xtensa_opcode_encode_fn Opcode_ssx_encode_fns[] = { 73456 Opcode_ssx_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ssx_Slot_dual_slot0_encode 73457}; 73458 73459static xtensa_opcode_encode_fn Opcode_ssxu_encode_fns[] = { 73460 Opcode_ssxu_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ssxu_Slot_dual_slot0_encode 73461}; 73462 73463static xtensa_opcode_encode_fn Opcode_get_argmax_encode_fns[] = { 73464 Opcode_get_argmax_Slot_inst_encode, 0, 0, Opcode_get_argmax_Slot_gp_slot2_encode, 0, 0, Opcode_get_argmax_Slot_dot_slot2_encode, 0, 0, Opcode_get_argmax_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_get_argmax_Slot_smod_slot2_encode, 0, 0, Opcode_get_argmax_Slot_llr_slot2_encode, 0, 0, Opcode_get_argmax_Slot_dual_slot2_encode, 0, 0 73465}; 73466 73467static xtensa_opcode_encode_fn Opcode_get_hsar_encode_fns[] = { 73468 Opcode_get_hsar_Slot_inst_encode, 0, 0, Opcode_get_hsar_Slot_gp_slot2_encode, 0, Opcode_get_hsar_Slot_gp_slot0_encode, Opcode_get_hsar_Slot_dot_slot2_encode, 0, Opcode_get_hsar_Slot_dot_slot0_encode, Opcode_get_hsar_Slot_pq_slot2_encode, 0, Opcode_get_hsar_Slot_pq_slot0_encode, 0, 0, 0, Opcode_get_hsar_Slot_smod_slot2_encode, 0, Opcode_get_hsar_Slot_smod_slot0_encode, Opcode_get_hsar_Slot_llr_slot2_encode, 0, Opcode_get_hsar_Slot_llr_slot0_encode, Opcode_get_hsar_Slot_dual_slot2_encode, 0, Opcode_get_hsar_Slot_dual_slot0_encode 73469}; 73470 73471static xtensa_opcode_encode_fn Opcode_get_hsar2sar_encode_fns[] = { 73472 Opcode_get_hsar2sar_Slot_inst_encode, 0, 0, Opcode_get_hsar2sar_Slot_gp_slot2_encode, 0, Opcode_get_hsar2sar_Slot_gp_slot0_encode, Opcode_get_hsar2sar_Slot_dot_slot2_encode, 0, Opcode_get_hsar2sar_Slot_dot_slot0_encode, Opcode_get_hsar2sar_Slot_pq_slot2_encode, 0, Opcode_get_hsar2sar_Slot_pq_slot0_encode, 0, 0, 0, Opcode_get_hsar2sar_Slot_smod_slot2_encode, 0, Opcode_get_hsar2sar_Slot_smod_slot0_encode, Opcode_get_hsar2sar_Slot_llr_slot2_encode, 0, Opcode_get_hsar2sar_Slot_llr_slot0_encode, Opcode_get_hsar2sar_Slot_dual_slot2_encode, 0, Opcode_get_hsar2sar_Slot_dual_slot0_encode 73473}; 73474 73475static xtensa_opcode_encode_fn Opcode_get_interp_ext_n_encode_fns[] = { 73476 Opcode_get_interp_ext_n_Slot_inst_encode, 0, 0, 0, 0, Opcode_get_interp_ext_n_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_interp_ext_n_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_interp_ext_n_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_interp_ext_n_Slot_dual_slot0_encode 73477}; 73478 73479static xtensa_opcode_encode_fn Opcode_get_interp_ext_l_encode_fns[] = { 73480 Opcode_get_interp_ext_l_Slot_inst_encode, 0, 0, 0, 0, Opcode_get_interp_ext_l_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_interp_ext_l_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_interp_ext_l_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_interp_ext_l_Slot_dual_slot0_encode 73481}; 73482 73483static xtensa_opcode_encode_fn Opcode_get_llr_buf_encode_fns[] = { 73484 Opcode_get_llr_buf_Slot_inst_encode, 0, 0, 0, 0, Opcode_get_llr_buf_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_llr_buf_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_llr_buf_Slot_smod_slot0_encode, 0, 0, Opcode_get_llr_buf_Slot_llr_slot0_encode, 0, 0, Opcode_get_llr_buf_Slot_dual_slot0_encode 73485}; 73486 73487static xtensa_opcode_encode_fn Opcode_get_llr_pos_encode_fns[] = { 73488 Opcode_get_llr_pos_Slot_inst_encode, 0, 0, 0, 0, Opcode_get_llr_pos_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_llr_pos_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_llr_pos_Slot_smod_slot0_encode, 0, 0, Opcode_get_llr_pos_Slot_llr_slot0_encode, 0, 0, Opcode_get_llr_pos_Slot_dual_slot0_encode 73489}; 73490 73491static xtensa_opcode_encode_fn Opcode_get_max_encode_fns[] = { 73492 Opcode_get_max_Slot_inst_encode, 0, 0, Opcode_get_max_Slot_gp_slot2_encode, 0, 0, Opcode_get_max_Slot_dot_slot2_encode, 0, 0, Opcode_get_max_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_get_max_Slot_smod_slot2_encode, 0, 0, Opcode_get_max_Slot_llr_slot2_encode, 0, 0, Opcode_get_max_Slot_dual_slot2_encode, 0, 0 73493}; 73494 73495static xtensa_opcode_encode_fn Opcode_get_nco_encode_fns[] = { 73496 Opcode_get_nco_Slot_inst_encode, 0, 0, Opcode_get_nco_Slot_gp_slot2_encode, 0, 0, Opcode_get_nco_Slot_dot_slot2_encode, 0, 0, Opcode_get_nco_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_get_nco_Slot_smod_slot2_encode, 0, 0, Opcode_get_nco_Slot_llr_slot2_encode, 0, 0, Opcode_get_nco_Slot_dual_slot2_encode, 0, 0 73497}; 73498 73499static xtensa_opcode_encode_fn Opcode_get_perm_reg_encode_fns[] = { 73500 0, 0, 0, 0, 0, Opcode_get_perm_reg_Slot_gp_slot0_encode, 0, 0, Opcode_get_perm_reg_Slot_dot_slot0_encode, 0, 0, Opcode_get_perm_reg_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_perm_reg_Slot_smod_slot0_encode, 0, 0, Opcode_get_perm_reg_Slot_llr_slot0_encode, 0, 0, Opcode_get_perm_reg_Slot_dual_slot0_encode 73501}; 73502 73503static xtensa_opcode_encode_fn Opcode_get_phasor_n_encode_fns[] = { 73504 Opcode_get_phasor_n_Slot_inst_encode, 0, 0, 0, 0, Opcode_get_phasor_n_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_phasor_n_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_phasor_n_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_phasor_n_Slot_dual_slot0_encode 73505}; 73506 73507static xtensa_opcode_encode_fn Opcode_get_phasor_offset_encode_fns[] = { 73508 Opcode_get_phasor_offset_Slot_inst_encode, 0, 0, 0, 0, Opcode_get_phasor_offset_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_phasor_offset_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_phasor_offset_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_phasor_offset_Slot_dual_slot0_encode 73509}; 73510 73511static xtensa_opcode_encode_fn Opcode_get_sar_encode_fns[] = { 73512 Opcode_get_sar_Slot_inst_encode, 0, 0, Opcode_get_sar_Slot_gp_slot2_encode, 0, Opcode_get_sar_Slot_gp_slot0_encode, Opcode_get_sar_Slot_dot_slot2_encode, 0, Opcode_get_sar_Slot_dot_slot0_encode, Opcode_get_sar_Slot_pq_slot2_encode, 0, Opcode_get_sar_Slot_pq_slot0_encode, 0, 0, 0, Opcode_get_sar_Slot_smod_slot2_encode, 0, Opcode_get_sar_Slot_smod_slot0_encode, Opcode_get_sar_Slot_llr_slot2_encode, 0, Opcode_get_sar_Slot_llr_slot0_encode, Opcode_get_sar_Slot_dual_slot2_encode, 0, Opcode_get_sar_Slot_dual_slot0_encode 73513}; 73514 73515static xtensa_opcode_encode_fn Opcode_get_scale_reg_encode_fns[] = { 73516 Opcode_get_scale_reg_Slot_inst_encode, 0, 0, 0, 0, Opcode_get_scale_reg_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_scale_reg_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_scale_reg_Slot_smod_slot0_encode, 0, 0, Opcode_get_scale_reg_Slot_llr_slot0_encode, 0, 0, Opcode_get_scale_reg_Slot_dual_slot0_encode 73517}; 73518 73519static xtensa_opcode_encode_fn Opcode_get_smod_buf_encode_fns[] = { 73520 Opcode_get_smod_buf_Slot_inst_encode, 0, 0, 0, 0, Opcode_get_smod_buf_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_smod_buf_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_smod_buf_Slot_smod_slot0_encode, 0, 0, Opcode_get_smod_buf_Slot_llr_slot0_encode, 0, 0, Opcode_get_smod_buf_Slot_dual_slot0_encode 73521}; 73522 73523static xtensa_opcode_encode_fn Opcode_get_smod_offset_table_encode_fns[] = { 73524 Opcode_get_smod_offset_table_Slot_inst_encode, 0, 0, 0, 0, Opcode_get_smod_offset_table_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_smod_offset_table_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_smod_offset_table_Slot_smod_slot0_encode, 0, 0, Opcode_get_smod_offset_table_Slot_llr_slot0_encode, 0, 0, Opcode_get_smod_offset_table_Slot_dual_slot0_encode 73525}; 73526 73527static xtensa_opcode_encode_fn Opcode_get_smod_pos_encode_fns[] = { 73528 Opcode_get_smod_pos_Slot_inst_encode, 0, 0, 0, 0, Opcode_get_smod_pos_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_smod_pos_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_smod_pos_Slot_smod_slot0_encode, 0, 0, Opcode_get_smod_pos_Slot_llr_slot0_encode, 0, 0, Opcode_get_smod_pos_Slot_dual_slot0_encode 73529}; 73530 73531static xtensa_opcode_encode_fn Opcode_get_sov_encode_fns[] = { 73532 Opcode_get_sov_Slot_inst_encode, 0, 0, 0, 0, Opcode_get_sov_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_sov_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_sov_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_sov_Slot_dual_slot0_encode 73533}; 73534 73535static xtensa_opcode_encode_fn Opcode_get_wght_encode_fns[] = { 73536 Opcode_get_wght_Slot_inst_encode, 0, 0, 0, 0, Opcode_get_wght_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_wght_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_get_wght_Slot_smod_slot0_encode, 0, 0, Opcode_get_wght_Slot_llr_slot0_encode, 0, 0, Opcode_get_wght_Slot_dual_slot0_encode 73537}; 73538 73539static xtensa_opcode_encode_fn Opcode_set_argmax_encode_fns[] = { 73540 Opcode_set_argmax_Slot_inst_encode, 0, 0, Opcode_set_argmax_Slot_gp_slot2_encode, 0, 0, Opcode_set_argmax_Slot_dot_slot2_encode, 0, 0, Opcode_set_argmax_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_set_argmax_Slot_smod_slot2_encode, 0, 0, Opcode_set_argmax_Slot_llr_slot2_encode, 0, 0, Opcode_set_argmax_Slot_dual_slot2_encode, 0, 0 73541}; 73542 73543static xtensa_opcode_encode_fn Opcode_set_ext_regs_encode_fns[] = { 73544 Opcode_set_ext_regs_Slot_inst_encode, 0, 0, Opcode_set_ext_regs_Slot_gp_slot2_encode, 0, 0, Opcode_set_ext_regs_Slot_dot_slot2_encode, 0, 0, Opcode_set_ext_regs_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_set_ext_regs_Slot_smod_slot2_encode, 0, 0, Opcode_set_ext_regs_Slot_llr_slot2_encode, 0, 0, Opcode_set_ext_regs_Slot_dual_slot2_encode, 0, 0 73545}; 73546 73547static xtensa_opcode_encode_fn Opcode_set_hsar_encode_fns[] = { 73548 0, 0, 0, Opcode_set_hsar_Slot_gp_slot2_encode, 0, 0, Opcode_set_hsar_Slot_dot_slot2_encode, 0, 0, Opcode_set_hsar_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_set_hsar_Slot_smod_slot2_encode, 0, 0, Opcode_set_hsar_Slot_llr_slot2_encode, 0, 0, Opcode_set_hsar_Slot_dual_slot2_encode, 0, 0 73549}; 73550 73551static xtensa_opcode_encode_fn Opcode_set_llr_buf_encode_fns[] = { 73552 Opcode_set_llr_buf_Slot_inst_encode, 0, 0, 0, 0, Opcode_set_llr_buf_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_llr_buf_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_llr_buf_Slot_smod_slot0_encode, 0, 0, Opcode_set_llr_buf_Slot_llr_slot0_encode, 0, 0, Opcode_set_llr_buf_Slot_dual_slot0_encode 73553}; 73554 73555static xtensa_opcode_encode_fn Opcode_set_llr_pos_encode_fns[] = { 73556 Opcode_set_llr_pos_Slot_inst_encode, 0, 0, 0, 0, Opcode_set_llr_pos_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_llr_pos_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_llr_pos_Slot_smod_slot0_encode, 0, 0, Opcode_set_llr_pos_Slot_llr_slot0_encode, 0, 0, Opcode_set_llr_pos_Slot_dual_slot0_encode 73557}; 73558 73559static xtensa_opcode_encode_fn Opcode_set_max_encode_fns[] = { 73560 Opcode_set_max_Slot_inst_encode, 0, 0, Opcode_set_max_Slot_gp_slot2_encode, 0, 0, Opcode_set_max_Slot_dot_slot2_encode, 0, 0, Opcode_set_max_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_set_max_Slot_smod_slot2_encode, 0, 0, Opcode_set_max_Slot_llr_slot2_encode, 0, 0, Opcode_set_max_Slot_dual_slot2_encode, 0, 0 73561}; 73562 73563static xtensa_opcode_encode_fn Opcode_set_nco_encode_fns[] = { 73564 Opcode_set_nco_Slot_inst_encode, 0, 0, Opcode_set_nco_Slot_gp_slot2_encode, 0, 0, Opcode_set_nco_Slot_dot_slot2_encode, 0, 0, Opcode_set_nco_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_set_nco_Slot_smod_slot2_encode, 0, 0, Opcode_set_nco_Slot_llr_slot2_encode, 0, 0, Opcode_set_nco_Slot_dual_slot2_encode, 0, 0 73565}; 73566 73567static xtensa_opcode_encode_fn Opcode_set_perm_reg_encode_fns[] = { 73568 0, 0, 0, 0, 0, Opcode_set_perm_reg_Slot_gp_slot0_encode, 0, 0, Opcode_set_perm_reg_Slot_dot_slot0_encode, 0, 0, Opcode_set_perm_reg_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_perm_reg_Slot_smod_slot0_encode, 0, 0, Opcode_set_perm_reg_Slot_llr_slot0_encode, 0, 0, Opcode_set_perm_reg_Slot_dual_slot0_encode 73569}; 73570 73571static xtensa_opcode_encode_fn Opcode_set_phasor_n_encode_fns[] = { 73572 Opcode_set_phasor_n_Slot_inst_encode, 0, 0, 0, 0, Opcode_set_phasor_n_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_phasor_n_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_phasor_n_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_phasor_n_Slot_dual_slot0_encode 73573}; 73574 73575static xtensa_opcode_encode_fn Opcode_set_phasor_offset_encode_fns[] = { 73576 Opcode_set_phasor_offset_Slot_inst_encode, 0, 0, 0, 0, Opcode_set_phasor_offset_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_phasor_offset_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_phasor_offset_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_phasor_offset_Slot_dual_slot0_encode 73577}; 73578 73579static xtensa_opcode_encode_fn Opcode_set_sar_encode_fns[] = { 73580 Opcode_set_sar_Slot_inst_encode, 0, 0, Opcode_set_sar_Slot_gp_slot2_encode, 0, Opcode_set_sar_Slot_gp_slot0_encode, Opcode_set_sar_Slot_dot_slot2_encode, 0, Opcode_set_sar_Slot_dot_slot0_encode, Opcode_set_sar_Slot_pq_slot2_encode, 0, Opcode_set_sar_Slot_pq_slot0_encode, 0, 0, 0, Opcode_set_sar_Slot_smod_slot2_encode, 0, Opcode_set_sar_Slot_smod_slot0_encode, Opcode_set_sar_Slot_llr_slot2_encode, 0, Opcode_set_sar_Slot_llr_slot0_encode, Opcode_set_sar_Slot_dual_slot2_encode, 0, Opcode_set_sar_Slot_dual_slot0_encode 73581}; 73582 73583static xtensa_opcode_encode_fn Opcode_set_scale_reg_encode_fns[] = { 73584 Opcode_set_scale_reg_Slot_inst_encode, 0, 0, 0, 0, Opcode_set_scale_reg_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_scale_reg_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_scale_reg_Slot_smod_slot0_encode, 0, 0, Opcode_set_scale_reg_Slot_llr_slot0_encode, 0, 0, Opcode_set_scale_reg_Slot_dual_slot0_encode 73585}; 73586 73587static xtensa_opcode_encode_fn Opcode_set_smod_buf_encode_fns[] = { 73588 Opcode_set_smod_buf_Slot_inst_encode, 0, 0, 0, 0, Opcode_set_smod_buf_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_smod_buf_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_smod_buf_Slot_smod_slot0_encode, 0, 0, Opcode_set_smod_buf_Slot_llr_slot0_encode, 0, 0, Opcode_set_smod_buf_Slot_dual_slot0_encode 73589}; 73590 73591static xtensa_opcode_encode_fn Opcode_set_smod_offset_table_encode_fns[] = { 73592 Opcode_set_smod_offset_table_Slot_inst_encode, 0, 0, 0, 0, Opcode_set_smod_offset_table_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_smod_offset_table_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_smod_offset_table_Slot_smod_slot0_encode, 0, 0, Opcode_set_smod_offset_table_Slot_llr_slot0_encode, 0, 0, Opcode_set_smod_offset_table_Slot_dual_slot0_encode 73593}; 73594 73595static xtensa_opcode_encode_fn Opcode_set_smod_pos_encode_fns[] = { 73596 Opcode_set_smod_pos_Slot_inst_encode, 0, 0, 0, 0, Opcode_set_smod_pos_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_smod_pos_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_smod_pos_Slot_smod_slot0_encode, 0, 0, Opcode_set_smod_pos_Slot_llr_slot0_encode, 0, 0, Opcode_set_smod_pos_Slot_dual_slot0_encode 73597}; 73598 73599static xtensa_opcode_encode_fn Opcode_set_sov_encode_fns[] = { 73600 Opcode_set_sov_Slot_inst_encode, 0, 0, 0, 0, Opcode_set_sov_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_sov_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_sov_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_sov_Slot_dual_slot0_encode 73601}; 73602 73603static xtensa_opcode_encode_fn Opcode_set_wght_encode_fns[] = { 73604 Opcode_set_wght_Slot_inst_encode, 0, 0, 0, 0, Opcode_set_wght_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_wght_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_set_wght_Slot_smod_slot0_encode, 0, 0, Opcode_set_wght_Slot_llr_slot0_encode, 0, 0, Opcode_set_wght_Slot_dual_slot0_encode 73605}; 73606 73607static xtensa_opcode_encode_fn Opcode_lac2x32_encode_fns[] = { 73608 Opcode_lac2x32_Slot_inst_encode, 0, 0, 0, 0, Opcode_lac2x32_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_lac2x32_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lac2x32_Slot_dual_slot0_encode 73609}; 73610 73611static xtensa_opcode_encode_fn Opcode_lac2x64_0_encode_fns[] = { 73612 Opcode_lac2x64_0_Slot_inst_encode, 0, 0, 0, 0, Opcode_lac2x64_0_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_lac2x64_0_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lac2x64_0_Slot_dual_slot0_encode 73613}; 73614 73615static xtensa_opcode_encode_fn Opcode_lac2x64_1_encode_fns[] = { 73616 Opcode_lac2x64_1_Slot_inst_encode, 0, 0, 0, 0, Opcode_lac2x64_1_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_lac2x64_1_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lac2x64_1_Slot_dual_slot0_encode 73617}; 73618 73619static xtensa_opcode_encode_fn Opcode_lac2x64_2_encode_fns[] = { 73620 Opcode_lac2x64_2_Slot_inst_encode, 0, 0, 0, 0, Opcode_lac2x64_2_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_lac2x64_2_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lac2x64_2_Slot_dual_slot0_encode 73621}; 73622 73623static xtensa_opcode_encode_fn Opcode_lac2x64_3_encode_fns[] = { 73624 Opcode_lac2x64_3_Slot_inst_encode, 0, 0, 0, 0, Opcode_lac2x64_3_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_lac2x64_3_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lac2x64_3_Slot_dual_slot0_encode 73625}; 73626 73627static xtensa_opcode_encode_fn Opcode_lac32_r_encode_fns[] = { 73628 Opcode_lac32_r_Slot_inst_encode, 0, 0, 0, 0, Opcode_lac32_r_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_lac32_r_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lac32_r_Slot_dual_slot0_encode 73629}; 73630 73631static xtensa_opcode_encode_fn Opcode_lac_ih_encode_fns[] = { 73632 Opcode_lac_ih_Slot_inst_encode, 0, 0, 0, 0, Opcode_lac_ih_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_lac_ih_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lac_ih_Slot_dual_slot0_encode 73633}; 73634 73635static xtensa_opcode_encode_fn Opcode_lac_il_encode_fns[] = { 73636 Opcode_lac_il_Slot_inst_encode, 0, 0, 0, 0, Opcode_lac_il_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_lac_il_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lac_il_Slot_dual_slot0_encode 73637}; 73638 73639static xtensa_opcode_encode_fn Opcode_lac_rh_encode_fns[] = { 73640 Opcode_lac_rh_Slot_inst_encode, 0, 0, 0, 0, Opcode_lac_rh_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_lac_rh_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lac_rh_Slot_dual_slot0_encode 73641}; 73642 73643static xtensa_opcode_encode_fn Opcode_lac_rl_encode_fns[] = { 73644 Opcode_lac_rl_Slot_inst_encode, 0, 0, 0, 0, Opcode_lac_rl_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_lac_rl_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lac_rl_Slot_dual_slot0_encode 73645}; 73646 73647static xtensa_opcode_encode_fn Opcode_lcm_encode_fns[] = { 73648 Opcode_lcm_Slot_inst_encode, 0, 0, 0, 0, Opcode_lcm_Slot_gp_slot0_encode, 0, 0, Opcode_lcm_Slot_dot_slot0_encode, 0, 0, Opcode_lcm_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_lcm_Slot_smod_slot0_encode, 0, 0, Opcode_lcm_Slot_llr_slot0_encode, 0, 0, Opcode_lcm_Slot_dual_slot0_encode 73649}; 73650 73651static xtensa_opcode_encode_fn Opcode_lcm_pinc_encode_fns[] = { 73652 Opcode_lcm_pinc_Slot_inst_encode, 0, 0, 0, 0, Opcode_lcm_pinc_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_lcm_pinc_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_lcm_pinc_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_lcm_pinc_Slot_dual_slot0_encode 73653}; 73654 73655static xtensa_opcode_encode_fn Opcode_lcm_pinc_x_encode_fns[] = { 73656 Opcode_lcm_pinc_x_Slot_inst_encode, 0, 0, 0, 0, Opcode_lcm_pinc_x_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_lcm_pinc_x_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_lcm_pinc_x_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_lcm_pinc_x_Slot_dual_slot0_encode 73657}; 73658 73659static xtensa_opcode_encode_fn Opcode_lcm_u_encode_fns[] = { 73660 Opcode_lcm_u_Slot_inst_encode, 0, 0, 0, 0, Opcode_lcm_u_Slot_gp_slot0_encode, 0, 0, Opcode_lcm_u_Slot_dot_slot0_encode, 0, 0, Opcode_lcm_u_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_lcm_u_Slot_smod_slot0_encode, 0, 0, Opcode_lcm_u_Slot_llr_slot0_encode, 0, 0, Opcode_lcm_u_Slot_dual_slot0_encode 73661}; 73662 73663static xtensa_opcode_encode_fn Opcode_lcm_x_encode_fns[] = { 73664 Opcode_lcm_x_Slot_inst_encode, 0, 0, 0, 0, Opcode_lcm_x_Slot_gp_slot0_encode, 0, 0, Opcode_lcm_x_Slot_dot_slot0_encode, 0, 0, Opcode_lcm_x_Slot_pq_slot0_encode, 0, 0, Opcode_lcm_x_Slot_acc2_slot0_encode, 0, 0, Opcode_lcm_x_Slot_smod_slot0_encode, 0, 0, Opcode_lcm_x_Slot_llr_slot0_encode, 0, 0, Opcode_lcm_x_Slot_dual_slot0_encode 73665}; 73666 73667static xtensa_opcode_encode_fn Opcode_lcm_xu_encode_fns[] = { 73668 Opcode_lcm_xu_Slot_inst_encode, 0, 0, 0, 0, Opcode_lcm_xu_Slot_gp_slot0_encode, 0, 0, Opcode_lcm_xu_Slot_dot_slot0_encode, 0, 0, Opcode_lcm_xu_Slot_pq_slot0_encode, 0, 0, Opcode_lcm_xu_Slot_acc2_slot0_encode, 0, 0, Opcode_lcm_xu_Slot_smod_slot0_encode, 0, 0, Opcode_lcm_xu_Slot_llr_slot0_encode, 0, 0, Opcode_lcm_xu_Slot_dual_slot0_encode 73669}; 73670 73671static xtensa_opcode_encode_fn Opcode_lp_encode_fns[] = { 73672 Opcode_lp_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lp_Slot_dual_slot0_encode 73673}; 73674 73675static xtensa_opcode_encode_fn Opcode_lp_x_encode_fns[] = { 73676 Opcode_lp_x_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lp_x_Slot_dual_slot0_encode 73677}; 73678 73679static xtensa_opcode_encode_fn Opcode_lq_encode_fns[] = { 73680 Opcode_lq_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lq_Slot_dual_slot0_encode 73681}; 73682 73683static xtensa_opcode_encode_fn Opcode_lq_x_encode_fns[] = { 73684 Opcode_lq_x_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lq_x_Slot_dual_slot0_encode 73685}; 73686 73687static xtensa_opcode_encode_fn Opcode_lut0_encode_fns[] = { 73688 Opcode_lut0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lut0_Slot_dual_slot0_encode 73689}; 73690 73691static xtensa_opcode_encode_fn Opcode_lut1_encode_fns[] = { 73692 Opcode_lut1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lut1_Slot_dual_slot0_encode 73693}; 73694 73695static xtensa_opcode_encode_fn Opcode_lut2_encode_fns[] = { 73696 Opcode_lut2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lut2_Slot_dual_slot0_encode 73697}; 73698 73699static xtensa_opcode_encode_fn Opcode_lut3_encode_fns[] = { 73700 Opcode_lut3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_lut3_Slot_dual_slot0_encode 73701}; 73702 73703static xtensa_opcode_encode_fn Opcode_sac2x32_encode_fns[] = { 73704 Opcode_sac2x32_Slot_inst_encode, 0, 0, 0, 0, Opcode_sac2x32_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_sac2x32_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_sac2x32_Slot_dual_slot0_encode 73705}; 73706 73707static xtensa_opcode_encode_fn Opcode_sac2x64_0_encode_fns[] = { 73708 Opcode_sac2x64_0_Slot_inst_encode, 0, 0, 0, 0, Opcode_sac2x64_0_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_sac2x64_0_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_sac2x64_0_Slot_dual_slot0_encode 73709}; 73710 73711static xtensa_opcode_encode_fn Opcode_sac2x64_1_encode_fns[] = { 73712 Opcode_sac2x64_1_Slot_inst_encode, 0, 0, 0, 0, Opcode_sac2x64_1_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_sac2x64_1_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_sac2x64_1_Slot_dual_slot0_encode 73713}; 73714 73715static xtensa_opcode_encode_fn Opcode_sac2x64_2_encode_fns[] = { 73716 Opcode_sac2x64_2_Slot_inst_encode, 0, 0, 0, 0, Opcode_sac2x64_2_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_sac2x64_2_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_sac2x64_2_Slot_dual_slot0_encode 73717}; 73718 73719static xtensa_opcode_encode_fn Opcode_sac2x64_3_encode_fns[] = { 73720 Opcode_sac2x64_3_Slot_inst_encode, 0, 0, 0, 0, Opcode_sac2x64_3_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_sac2x64_3_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_sac2x64_3_Slot_dual_slot0_encode 73721}; 73722 73723static xtensa_opcode_encode_fn Opcode_sac32_r_encode_fns[] = { 73724 Opcode_sac32_r_Slot_inst_encode, 0, 0, 0, 0, Opcode_sac32_r_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_sac32_r_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_sac32_r_Slot_dual_slot0_encode 73725}; 73726 73727static xtensa_opcode_encode_fn Opcode_sac_ih_encode_fns[] = { 73728 Opcode_sac_ih_Slot_inst_encode, 0, 0, 0, 0, Opcode_sac_ih_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_sac_ih_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_sac_ih_Slot_dual_slot0_encode 73729}; 73730 73731static xtensa_opcode_encode_fn Opcode_sac_il_encode_fns[] = { 73732 Opcode_sac_il_Slot_inst_encode, 0, 0, 0, 0, Opcode_sac_il_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_sac_il_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_sac_il_Slot_dual_slot0_encode 73733}; 73734 73735static xtensa_opcode_encode_fn Opcode_sac_rh_encode_fns[] = { 73736 Opcode_sac_rh_Slot_inst_encode, 0, 0, 0, 0, Opcode_sac_rh_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_sac_rh_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_sac_rh_Slot_dual_slot0_encode 73737}; 73738 73739static xtensa_opcode_encode_fn Opcode_sac_rl_encode_fns[] = { 73740 Opcode_sac_rl_Slot_inst_encode, 0, 0, 0, 0, Opcode_sac_rl_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_sac_rl_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_sac_rl_Slot_dual_slot0_encode 73741}; 73742 73743static xtensa_opcode_encode_fn Opcode_scm_encode_fns[] = { 73744 Opcode_scm_Slot_inst_encode, 0, 0, 0, 0, Opcode_scm_Slot_gp_slot0_encode, 0, 0, Opcode_scm_Slot_dot_slot0_encode, 0, 0, Opcode_scm_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_scm_Slot_smod_slot0_encode, 0, 0, Opcode_scm_Slot_llr_slot0_encode, 0, 0, Opcode_scm_Slot_dual_slot0_encode 73745}; 73746 73747static xtensa_opcode_encode_fn Opcode_scm_pinc_encode_fns[] = { 73748 Opcode_scm_pinc_Slot_inst_encode, 0, 0, 0, 0, Opcode_scm_pinc_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_scm_pinc_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_scm_pinc_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_scm_pinc_Slot_dual_slot0_encode 73749}; 73750 73751static xtensa_opcode_encode_fn Opcode_scm_pinc_x_encode_fns[] = { 73752 Opcode_scm_pinc_x_Slot_inst_encode, 0, 0, 0, 0, Opcode_scm_pinc_x_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_scm_pinc_x_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_scm_pinc_x_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_scm_pinc_x_Slot_dual_slot0_encode 73753}; 73754 73755static xtensa_opcode_encode_fn Opcode_scm_u_encode_fns[] = { 73756 Opcode_scm_u_Slot_inst_encode, 0, 0, 0, 0, Opcode_scm_u_Slot_gp_slot0_encode, 0, 0, Opcode_scm_u_Slot_dot_slot0_encode, 0, 0, Opcode_scm_u_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_scm_u_Slot_smod_slot0_encode, 0, 0, Opcode_scm_u_Slot_llr_slot0_encode, 0, 0, Opcode_scm_u_Slot_dual_slot0_encode 73757}; 73758 73759static xtensa_opcode_encode_fn Opcode_scm_x_encode_fns[] = { 73760 Opcode_scm_x_Slot_inst_encode, 0, 0, 0, 0, Opcode_scm_x_Slot_gp_slot0_encode, 0, 0, Opcode_scm_x_Slot_dot_slot0_encode, 0, 0, Opcode_scm_x_Slot_pq_slot0_encode, 0, 0, Opcode_scm_x_Slot_acc2_slot0_encode, 0, 0, Opcode_scm_x_Slot_smod_slot0_encode, 0, 0, Opcode_scm_x_Slot_llr_slot0_encode, 0, 0, Opcode_scm_x_Slot_dual_slot0_encode 73761}; 73762 73763static xtensa_opcode_encode_fn Opcode_scm_xu_encode_fns[] = { 73764 Opcode_scm_xu_Slot_inst_encode, 0, 0, 0, 0, Opcode_scm_xu_Slot_gp_slot0_encode, 0, 0, Opcode_scm_xu_Slot_dot_slot0_encode, 0, 0, Opcode_scm_xu_Slot_pq_slot0_encode, 0, 0, Opcode_scm_xu_Slot_acc2_slot0_encode, 0, 0, Opcode_scm_xu_Slot_smod_slot0_encode, 0, 0, Opcode_scm_xu_Slot_llr_slot0_encode, 0, 0, Opcode_scm_xu_Slot_dual_slot0_encode 73765}; 73766 73767static xtensa_opcode_encode_fn Opcode_store_p_encode_fns[] = { 73768 Opcode_store_p_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_store_p_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_store_p_Slot_dual_slot0_encode 73769}; 73770 73771static xtensa_opcode_encode_fn Opcode_store_q_encode_fns[] = { 73772 Opcode_store_q_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_store_q_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_store_q_Slot_dual_slot0_encode 73773}; 73774 73775static xtensa_opcode_encode_fn Opcode_ar2cm_dup_encode_fns[] = { 73776 Opcode_ar2cm_dup_Slot_inst_encode, 0, 0, Opcode_ar2cm_dup_Slot_gp_slot2_encode, 0, Opcode_ar2cm_dup_Slot_gp_slot0_encode, Opcode_ar2cm_dup_Slot_dot_slot2_encode, 0, Opcode_ar2cm_dup_Slot_dot_slot0_encode, Opcode_ar2cm_dup_Slot_pq_slot2_encode, 0, Opcode_ar2cm_dup_Slot_pq_slot0_encode, 0, 0, 0, Opcode_ar2cm_dup_Slot_smod_slot2_encode, 0, Opcode_ar2cm_dup_Slot_smod_slot0_encode, Opcode_ar2cm_dup_Slot_llr_slot2_encode, 0, Opcode_ar2cm_dup_Slot_llr_slot0_encode, Opcode_ar2cm_dup_Slot_dual_slot2_encode, 0, Opcode_ar2cm_dup_Slot_dual_slot0_encode 73777}; 73778 73779static xtensa_opcode_encode_fn Opcode_ar2cm_ln_encode_fns[] = { 73780 Opcode_ar2cm_ln_Slot_inst_encode, 0, 0, Opcode_ar2cm_ln_Slot_gp_slot2_encode, 0, Opcode_ar2cm_ln_Slot_gp_slot0_encode, Opcode_ar2cm_ln_Slot_dot_slot2_encode, 0, Opcode_ar2cm_ln_Slot_dot_slot0_encode, Opcode_ar2cm_ln_Slot_pq_slot2_encode, 0, Opcode_ar2cm_ln_Slot_pq_slot0_encode, 0, 0, 0, Opcode_ar2cm_ln_Slot_smod_slot2_encode, 0, Opcode_ar2cm_ln_Slot_smod_slot0_encode, Opcode_ar2cm_ln_Slot_llr_slot2_encode, 0, Opcode_ar2cm_ln_Slot_llr_slot0_encode, Opcode_ar2cm_ln_Slot_dual_slot2_encode, 0, Opcode_ar2cm_ln_Slot_dual_slot0_encode 73781}; 73782 73783static xtensa_opcode_encode_fn Opcode_ar2cm_ln_i_encode_fns[] = { 73784 Opcode_ar2cm_ln_i_Slot_inst_encode, 0, 0, 0, 0, Opcode_ar2cm_ln_i_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_ar2cm_ln_i_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_ar2cm_ln_i_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_ar2cm_ln_i_Slot_dual_slot0_encode 73785}; 73786 73787static xtensa_opcode_encode_fn Opcode_ar2cm_ln_r_encode_fns[] = { 73788 Opcode_ar2cm_ln_r_Slot_inst_encode, 0, 0, 0, 0, Opcode_ar2cm_ln_r_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_ar2cm_ln_r_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_ar2cm_ln_r_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_ar2cm_ln_r_Slot_dual_slot0_encode 73789}; 73790 73791static xtensa_opcode_encode_fn Opcode_ar2pq_ln_encode_fns[] = { 73792 0, 0, 0, Opcode_ar2pq_ln_Slot_gp_slot2_encode, 0, 0, Opcode_ar2pq_ln_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ar2pq_ln_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, 0 73793}; 73794 73795static xtensa_opcode_encode_fn Opcode_ar2sar_dup_encode_fns[] = { 73796 0, 0, 0, Opcode_ar2sar_dup_Slot_gp_slot2_encode, 0, 0, Opcode_ar2sar_dup_Slot_dot_slot2_encode, 0, 0, Opcode_ar2sar_dup_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_ar2sar_dup_Slot_smod_slot2_encode, 0, 0, Opcode_ar2sar_dup_Slot_llr_slot2_encode, 0, 0, Opcode_ar2sar_dup_Slot_dual_slot2_encode, 0, 0 73797}; 73798 73799static xtensa_opcode_encode_fn Opcode_clrac_encode_fns[] = { 73800 Opcode_clrac_Slot_inst_encode, 0, 0, 0, 0, Opcode_clrac_Slot_gp_slot0_encode, 0, 0, Opcode_clrac_Slot_dot_slot0_encode, 0, 0, Opcode_clrac_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_clrac_Slot_dual_slot0_encode 73801}; 73802 73803static xtensa_opcode_encode_fn Opcode_clrcm_encode_fns[] = { 73804 Opcode_clrcm_Slot_inst_encode, 0, 0, Opcode_clrcm_Slot_gp_slot2_encode, 0, Opcode_clrcm_Slot_gp_slot0_encode, Opcode_clrcm_Slot_dot_slot2_encode, 0, Opcode_clrcm_Slot_dot_slot0_encode, Opcode_clrcm_Slot_pq_slot2_encode, 0, Opcode_clrcm_Slot_pq_slot0_encode, Opcode_clrcm_Slot_acc2_slot2_encode, 0, Opcode_clrcm_Slot_acc2_slot0_encode, Opcode_clrcm_Slot_smod_slot2_encode, 0, Opcode_clrcm_Slot_smod_slot0_encode, Opcode_clrcm_Slot_llr_slot2_encode, 0, Opcode_clrcm_Slot_llr_slot0_encode, Opcode_clrcm_Slot_dual_slot2_encode, 0, Opcode_clrcm_Slot_dual_slot0_encode 73805}; 73806 73807static xtensa_opcode_encode_fn Opcode_cm2ar_ln_encode_fns[] = { 73808 Opcode_cm2ar_ln_Slot_inst_encode, 0, 0, Opcode_cm2ar_ln_Slot_gp_slot2_encode, 0, Opcode_cm2ar_ln_Slot_gp_slot0_encode, Opcode_cm2ar_ln_Slot_dot_slot2_encode, 0, Opcode_cm2ar_ln_Slot_dot_slot0_encode, Opcode_cm2ar_ln_Slot_pq_slot2_encode, 0, Opcode_cm2ar_ln_Slot_pq_slot0_encode, 0, 0, 0, Opcode_cm2ar_ln_Slot_smod_slot2_encode, 0, Opcode_cm2ar_ln_Slot_smod_slot0_encode, Opcode_cm2ar_ln_Slot_llr_slot2_encode, 0, Opcode_cm2ar_ln_Slot_llr_slot0_encode, Opcode_cm2ar_ln_Slot_dual_slot2_encode, 0, Opcode_cm2ar_ln_Slot_dual_slot0_encode 73809}; 73810 73811static xtensa_opcode_encode_fn Opcode_cm2ar_ln_i_encode_fns[] = { 73812 Opcode_cm2ar_ln_i_Slot_inst_encode, 0, 0, 0, 0, Opcode_cm2ar_ln_i_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_cm2ar_ln_i_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_cm2ar_ln_i_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_cm2ar_ln_i_Slot_dual_slot0_encode 73813}; 73814 73815static xtensa_opcode_encode_fn Opcode_cm2ar_ln_r_encode_fns[] = { 73816 Opcode_cm2ar_ln_r_Slot_inst_encode, 0, 0, 0, 0, Opcode_cm2ar_ln_r_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_cm2ar_ln_r_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_cm2ar_ln_r_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_cm2ar_ln_r_Slot_dual_slot0_encode 73817}; 73818 73819static xtensa_opcode_encode_fn Opcode_comb_ar_encode_fns[] = { 73820 Opcode_comb_ar_Slot_inst_encode, 0, 0, 0, 0, Opcode_comb_ar_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_comb_ar_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_comb_ar_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_comb_ar_Slot_dual_slot0_encode 73821}; 73822 73823static xtensa_opcode_encode_fn Opcode_conj_encode_fns[] = { 73824 Opcode_conj_Slot_inst_encode, 0, 0, Opcode_conj_Slot_gp_slot2_encode, 0, Opcode_conj_Slot_gp_slot0_encode, Opcode_conj_Slot_dot_slot2_encode, 0, Opcode_conj_Slot_dot_slot0_encode, Opcode_conj_Slot_pq_slot2_encode, 0, Opcode_conj_Slot_pq_slot0_encode, Opcode_conj_Slot_acc2_slot2_encode, 0, Opcode_conj_Slot_acc2_slot0_encode, Opcode_conj_Slot_smod_slot2_encode, 0, Opcode_conj_Slot_smod_slot0_encode, Opcode_conj_Slot_llr_slot2_encode, 0, Opcode_conj_Slot_llr_slot0_encode, Opcode_conj_Slot_dual_slot2_encode, 0, Opcode_conj_Slot_dual_slot0_encode 73825}; 73826 73827static xtensa_opcode_encode_fn Opcode_mov2ac32_i_encode_fns[] = { 73828 Opcode_mov2ac32_i_Slot_inst_encode, 0, 0, 0, 0, Opcode_mov2ac32_i_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_mov2ac32_i_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_mov2ac32_i_Slot_dual_slot0_encode 73829}; 73830 73831static xtensa_opcode_encode_fn Opcode_mov2ac32_r_encode_fns[] = { 73832 Opcode_mov2ac32_r_Slot_inst_encode, 0, 0, 0, 0, Opcode_mov2ac32_r_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_mov2ac32_r_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_mov2ac32_r_Slot_dual_slot0_encode 73833}; 73834 73835static xtensa_opcode_encode_fn Opcode_mov2cm2pq_encode_fns[] = { 73836 0, 0, 0, Opcode_mov2cm2pq_Slot_gp_slot2_encode, 0, 0, Opcode_mov2cm2pq_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_mov2cm2pq_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, 0 73837}; 73838 73839static xtensa_opcode_encode_fn Opcode_movac_encode_fns[] = { 73840 Opcode_movac_Slot_inst_encode, 0, 0, 0, 0, Opcode_movac_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_movac_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_movac_Slot_dual_slot0_encode 73841}; 73842 73843static xtensa_opcode_encode_fn Opcode_movac_i_encode_fns[] = { 73844 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_movac_i_Slot_llr_slot1_encode, 0, 0, 0, 0 73845}; 73846 73847static xtensa_opcode_encode_fn Opcode_movac_i2r_encode_fns[] = { 73848 Opcode_movac_i2r_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73849}; 73850 73851static xtensa_opcode_encode_fn Opcode_movac_r_encode_fns[] = { 73852 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_movac_r_Slot_llr_slot1_encode, 0, 0, 0, 0 73853}; 73854 73855static xtensa_opcode_encode_fn Opcode_movac_r2i_encode_fns[] = { 73856 Opcode_movac_r2i_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73857}; 73858 73859static xtensa_opcode_encode_fn Opcode_movar2_encode_fns[] = { 73860 0, 0, 0, Opcode_movar2_Slot_gp_slot2_encode, 0, 0, Opcode_movar2_Slot_dot_slot2_encode, 0, 0, Opcode_movar2_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movar2_Slot_smod_slot2_encode, 0, 0, Opcode_movar2_Slot_llr_slot2_encode, 0, 0, Opcode_movar2_Slot_dual_slot2_encode, 0, 0 73861}; 73862 73863static xtensa_opcode_encode_fn Opcode_movcm_encode_fns[] = { 73864 Opcode_movcm_Slot_inst_encode, 0, 0, Opcode_movcm_Slot_gp_slot2_encode, 0, Opcode_movcm_Slot_gp_slot0_encode, Opcode_movcm_Slot_dot_slot2_encode, 0, Opcode_movcm_Slot_dot_slot0_encode, Opcode_movcm_Slot_pq_slot2_encode, 0, Opcode_movcm_Slot_pq_slot0_encode, Opcode_movcm_Slot_acc2_slot2_encode, 0, Opcode_movcm_Slot_acc2_slot0_encode, Opcode_movcm_Slot_smod_slot2_encode, 0, Opcode_movcm_Slot_smod_slot0_encode, Opcode_movcm_Slot_llr_slot2_encode, 0, Opcode_movcm_Slot_llr_slot0_encode, Opcode_movcm_Slot_dual_slot2_encode, 0, Opcode_movcm_Slot_dual_slot0_encode 73865}; 73866 73867static xtensa_opcode_encode_fn Opcode_movcm2pq_encode_fns[] = { 73868 Opcode_movcm2pq_Slot_inst_encode, 0, 0, Opcode_movcm2pq_Slot_gp_slot2_encode, 0, 0, Opcode_movcm2pq_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_movcm2pq_Slot_acc2_slot0_encode, Opcode_movcm2pq_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_movcm2pq_Slot_dual_slot0_encode 73869}; 73870 73871static xtensa_opcode_encode_fn Opcode_movcnd_0_encode_fns[] = { 73872 0, 0, 0, Opcode_movcnd_0_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd_0_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd_0_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd_0_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd_0_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd_0_Slot_dual_slot2_encode, 0, 0 73873}; 73874 73875static xtensa_opcode_encode_fn Opcode_movcnd_1_encode_fns[] = { 73876 0, 0, 0, Opcode_movcnd_1_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd_1_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd_1_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd_1_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd_1_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd_1_Slot_dual_slot2_encode, 0, 0 73877}; 73878 73879static xtensa_opcode_encode_fn Opcode_movcnd_2_encode_fns[] = { 73880 0, 0, 0, Opcode_movcnd_2_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd_2_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd_2_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd_2_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd_2_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd_2_Slot_dual_slot2_encode, 0, 0 73881}; 73882 73883static xtensa_opcode_encode_fn Opcode_movcnd_3_encode_fns[] = { 73884 0, 0, 0, Opcode_movcnd_3_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd_3_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd_3_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd_3_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd_3_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd_3_Slot_dual_slot2_encode, 0, 0 73885}; 73886 73887static xtensa_opcode_encode_fn Opcode_movcnd_4_encode_fns[] = { 73888 0, 0, 0, Opcode_movcnd_4_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd_4_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd_4_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd_4_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd_4_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd_4_Slot_dual_slot2_encode, 0, 0 73889}; 73890 73891static xtensa_opcode_encode_fn Opcode_movcnd_5_encode_fns[] = { 73892 0, 0, 0, Opcode_movcnd_5_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd_5_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd_5_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd_5_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd_5_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd_5_Slot_dual_slot2_encode, 0, 0 73893}; 73894 73895static xtensa_opcode_encode_fn Opcode_movcnd_6_encode_fns[] = { 73896 0, 0, 0, Opcode_movcnd_6_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd_6_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd_6_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd_6_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd_6_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd_6_Slot_dual_slot2_encode, 0, 0 73897}; 73898 73899static xtensa_opcode_encode_fn Opcode_movcnd_7_encode_fns[] = { 73900 0, 0, 0, Opcode_movcnd_7_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd_7_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd_7_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd_7_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd_7_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd_7_Slot_dual_slot2_encode, 0, 0 73901}; 73902 73903static xtensa_opcode_encode_fn Opcode_movcnd8_0_encode_fns[] = { 73904 0, 0, 0, Opcode_movcnd8_0_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd8_0_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd8_0_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd8_0_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd8_0_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd8_0_Slot_dual_slot2_encode, 0, 0 73905}; 73906 73907static xtensa_opcode_encode_fn Opcode_movcnd8_1_encode_fns[] = { 73908 0, 0, 0, Opcode_movcnd8_1_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd8_1_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd8_1_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd8_1_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd8_1_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd8_1_Slot_dual_slot2_encode, 0, 0 73909}; 73910 73911static xtensa_opcode_encode_fn Opcode_movcnd8_2_encode_fns[] = { 73912 0, 0, 0, Opcode_movcnd8_2_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd8_2_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd8_2_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd8_2_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd8_2_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd8_2_Slot_dual_slot2_encode, 0, 0 73913}; 73914 73915static xtensa_opcode_encode_fn Opcode_movcnd8_3_encode_fns[] = { 73916 0, 0, 0, Opcode_movcnd8_3_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd8_3_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd8_3_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd8_3_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd8_3_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd8_3_Slot_dual_slot2_encode, 0, 0 73917}; 73918 73919static xtensa_opcode_encode_fn Opcode_movcnd8_4_encode_fns[] = { 73920 0, 0, 0, Opcode_movcnd8_4_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd8_4_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd8_4_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd8_4_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd8_4_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd8_4_Slot_dual_slot2_encode, 0, 0 73921}; 73922 73923static xtensa_opcode_encode_fn Opcode_movcnd8_5_encode_fns[] = { 73924 0, 0, 0, Opcode_movcnd8_5_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd8_5_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd8_5_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd8_5_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd8_5_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd8_5_Slot_dual_slot2_encode, 0, 0 73925}; 73926 73927static xtensa_opcode_encode_fn Opcode_movcnd8_6_encode_fns[] = { 73928 0, 0, 0, Opcode_movcnd8_6_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd8_6_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd8_6_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd8_6_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd8_6_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd8_6_Slot_dual_slot2_encode, 0, 0 73929}; 73930 73931static xtensa_opcode_encode_fn Opcode_movcnd8_7_encode_fns[] = { 73932 0, 0, 0, Opcode_movcnd8_7_Slot_gp_slot2_encode, 0, 0, Opcode_movcnd8_7_Slot_dot_slot2_encode, 0, 0, Opcode_movcnd8_7_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_movcnd8_7_Slot_smod_slot2_encode, 0, 0, Opcode_movcnd8_7_Slot_llr_slot2_encode, 0, 0, Opcode_movcnd8_7_Slot_dual_slot2_encode, 0, 0 73933}; 73934 73935static xtensa_opcode_encode_fn Opcode_mov_i_encode_fns[] = { 73936 Opcode_mov_i_Slot_inst_encode, 0, 0, 0, 0, Opcode_mov_i_Slot_gp_slot0_encode, 0, 0, Opcode_mov_i_Slot_dot_slot0_encode, 0, 0, Opcode_mov_i_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_mov_i_Slot_smod_slot0_encode, 0, 0, Opcode_mov_i_Slot_llr_slot0_encode, 0, 0, Opcode_mov_i_Slot_dual_slot0_encode 73937}; 73938 73939static xtensa_opcode_encode_fn Opcode_movpq2pq_encode_fns[] = { 73940 0, 0, 0, Opcode_movpq2pq_Slot_gp_slot2_encode, 0, 0, Opcode_movpq2pq_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_movpq2pq_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, 0 73941}; 73942 73943static xtensa_opcode_encode_fn Opcode_mov_r_encode_fns[] = { 73944 Opcode_mov_r_Slot_inst_encode, 0, 0, 0, 0, Opcode_mov_r_Slot_gp_slot0_encode, 0, 0, Opcode_mov_r_Slot_dot_slot0_encode, 0, 0, Opcode_mov_r_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_mov_r_Slot_smod_slot0_encode, 0, 0, Opcode_mov_r_Slot_llr_slot0_encode, 0, 0, Opcode_mov_r_Slot_dual_slot0_encode 73945}; 73946 73947static xtensa_opcode_encode_fn Opcode_negcm_encode_fns[] = { 73948 Opcode_negcm_Slot_inst_encode, 0, 0, Opcode_negcm_Slot_gp_slot2_encode, 0, Opcode_negcm_Slot_gp_slot0_encode, Opcode_negcm_Slot_dot_slot2_encode, 0, Opcode_negcm_Slot_dot_slot0_encode, Opcode_negcm_Slot_pq_slot2_encode, 0, Opcode_negcm_Slot_pq_slot0_encode, Opcode_negcm_Slot_acc2_slot2_encode, 0, Opcode_negcm_Slot_acc2_slot0_encode, Opcode_negcm_Slot_smod_slot2_encode, 0, Opcode_negcm_Slot_smod_slot0_encode, Opcode_negcm_Slot_llr_slot2_encode, 0, Opcode_negcm_Slot_llr_slot0_encode, Opcode_negcm_Slot_dual_slot2_encode, 0, Opcode_negcm_Slot_dual_slot0_encode 73949}; 73950 73951static xtensa_opcode_encode_fn Opcode_pop16llr_1_encode_fns[] = { 73952 Opcode_pop16llr_1_Slot_inst_encode, 0, 0, 0, 0, Opcode_pop16llr_1_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_pop16llr_1_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_pop16llr_1_Slot_llr_slot0_encode, 0, 0, Opcode_pop16llr_1_Slot_dual_slot0_encode 73953}; 73954 73955static xtensa_opcode_encode_fn Opcode_pq2cm_encode_fns[] = { 73956 Opcode_pq2cm_Slot_inst_encode, 0, 0, Opcode_pq2cm_Slot_gp_slot2_encode, 0, 0, Opcode_pq2cm_Slot_dot_slot2_encode, 0, 0, Opcode_pq2cm_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_pq2cm_Slot_smod_slot2_encode, 0, 0, Opcode_pq2cm_Slot_llr_slot2_encode, 0, 0, Opcode_pq2cm_Slot_dual_slot2_encode, 0, 0 73957}; 73958 73959static xtensa_opcode_encode_fn Opcode_swapac_r_encode_fns[] = { 73960 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_swapac_r_Slot_acc2_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73961}; 73962 73963static xtensa_opcode_encode_fn Opcode_swapac_ri_encode_fns[] = { 73964 Opcode_swapac_ri_Slot_inst_encode, 0, 0, 0, 0, Opcode_swapac_ri_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_swapac_ri_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_swapac_ri_Slot_dual_slot0_encode 73965}; 73966 73967static xtensa_opcode_encode_fn Opcode_swapb_encode_fns[] = { 73968 Opcode_swapb_Slot_inst_encode, 0, 0, Opcode_swapb_Slot_gp_slot2_encode, 0, 0, Opcode_swapb_Slot_dot_slot2_encode, 0, 0, Opcode_swapb_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_swapb_Slot_smod_slot2_encode, 0, 0, Opcode_swapb_Slot_llr_slot2_encode, 0, 0, Opcode_swapb_Slot_dual_slot2_encode, 0, 0 73969}; 73970 73971static xtensa_opcode_encode_fn Opcode_add2ac_encode_fns[] = { 73972 0, 0, 0, 0, Opcode_add2ac_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73973}; 73974 73975static xtensa_opcode_encode_fn Opcode_addac_encode_fns[] = { 73976 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_addac_Slot_llr_slot1_encode, 0, 0, 0, 0 73977}; 73978 73979static xtensa_opcode_encode_fn Opcode_cdot_encode_fns[] = { 73980 0, 0, 0, 0, 0, 0, 0, Opcode_cdot_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73981}; 73982 73983static xtensa_opcode_encode_fn Opcode_cdotac_encode_fns[] = { 73984 0, 0, 0, 0, 0, 0, 0, Opcode_cdotac_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73985}; 73986 73987static xtensa_opcode_encode_fn Opcode_cdotacs_encode_fns[] = { 73988 0, 0, 0, 0, 0, 0, 0, Opcode_cdotacs_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73989}; 73990 73991static xtensa_opcode_encode_fn Opcode_cmac_encode_fns[] = { 73992 0, 0, 0, 0, Opcode_cmac_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_cmac_Slot_smod_slot1_encode, 0, 0, 0, 0, 0, 0, 0 73993}; 73994 73995static xtensa_opcode_encode_fn Opcode_cmacs_encode_fns[] = { 73996 0, 0, 0, 0, Opcode_cmacs_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 73997}; 73998 73999static xtensa_opcode_encode_fn Opcode_cmpy_encode_fns[] = { 74000 0, 0, 0, 0, Opcode_cmpy_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_cmpy_Slot_smod_slot1_encode, 0, 0, 0, 0, 0, 0, 0 74001}; 74002 74003static xtensa_opcode_encode_fn Opcode_cmpy2cm_encode_fns[] = { 74004 0, 0, 0, 0, Opcode_cmpy2cm_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_cmpy2cm_Slot_smod_slot1_encode, 0, 0, 0, 0, 0, 0, 0 74005}; 74006 74007static xtensa_opcode_encode_fn Opcode_cmpy2pq_encode_fns[] = { 74008 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_cmpy2pq_Slot_pq_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74009}; 74010 74011static xtensa_opcode_encode_fn Opcode_cmpys_encode_fns[] = { 74012 0, 0, 0, 0, Opcode_cmpys_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74013}; 74014 74015static xtensa_opcode_encode_fn Opcode_cmpyxp2pq_encode_fns[] = { 74016 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_cmpyxp2pq_Slot_pq_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74017}; 74018 74019static xtensa_opcode_encode_fn Opcode_comb32_encode_fns[] = { 74020 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_comb32_Slot_llr_slot1_encode, 0, 0, 0, 0 74021}; 74022 74023static xtensa_opcode_encode_fn Opcode_dot_encode_fns[] = { 74024 0, 0, 0, 0, 0, 0, 0, Opcode_dot_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74025}; 74026 74027static xtensa_opcode_encode_fn Opcode_dotac_encode_fns[] = { 74028 0, 0, 0, 0, 0, 0, 0, Opcode_dotac_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74029}; 74030 74031static xtensa_opcode_encode_fn Opcode_dotacs_encode_fns[] = { 74032 0, 0, 0, 0, 0, 0, 0, Opcode_dotacs_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74033}; 74034 74035static xtensa_opcode_encode_fn Opcode_lin_int_encode_fns[] = { 74036 0, 0, 0, 0, Opcode_lin_int_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74037}; 74038 74039static xtensa_opcode_encode_fn Opcode_llrpre1_encode_fns[] = { 74040 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_llrpre1_Slot_acc2_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74041}; 74042 74043static xtensa_opcode_encode_fn Opcode_llrpre2_encode_fns[] = { 74044 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_llrpre2_Slot_llr_slot1_encode, 0, 0, 0, 0 74045}; 74046 74047static xtensa_opcode_encode_fn Opcode_mac_encode_fns[] = { 74048 0, 0, 0, 0, Opcode_mac_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_mac_Slot_smod_slot1_encode, 0, 0, 0, 0, 0, 0, 0 74049}; 74050 74051static xtensa_opcode_encode_fn Opcode_mac8_encode_fns[] = { 74052 0, 0, 0, 0, Opcode_mac8_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74053}; 74054 74055static xtensa_opcode_encode_fn Opcode_macd8_encode_fns[] = { 74056 0, 0, 0, 0, 0, 0, 0, Opcode_macd8_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74057}; 74058 74059static xtensa_opcode_encode_fn Opcode_macpqxp_0_encode_fns[] = { 74060 0, 0, 0, 0, 0, 0, 0, Opcode_macpqxp_0_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74061}; 74062 74063static xtensa_opcode_encode_fn Opcode_macpqxp_1_encode_fns[] = { 74064 0, 0, 0, 0, 0, 0, 0, Opcode_macpqxp_1_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74065}; 74066 74067static xtensa_opcode_encode_fn Opcode_macpqxp_2_encode_fns[] = { 74068 0, 0, 0, 0, 0, 0, 0, Opcode_macpqxp_2_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74069}; 74070 74071static xtensa_opcode_encode_fn Opcode_macpqxp_3_encode_fns[] = { 74072 0, 0, 0, 0, 0, 0, 0, Opcode_macpqxp_3_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74073}; 74074 74075static xtensa_opcode_encode_fn Opcode_macs_encode_fns[] = { 74076 0, 0, 0, 0, Opcode_macs_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74077}; 74078 74079static xtensa_opcode_encode_fn Opcode_macxp2_0_encode_fns[] = { 74080 0, 0, 0, 0, 0, 0, 0, Opcode_macxp2_0_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74081}; 74082 74083static xtensa_opcode_encode_fn Opcode_macxp2_1_encode_fns[] = { 74084 0, 0, 0, 0, 0, 0, 0, Opcode_macxp2_1_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74085}; 74086 74087static xtensa_opcode_encode_fn Opcode_macxp_0_encode_fns[] = { 74088 0, 0, 0, 0, Opcode_macxp_0_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74089}; 74090 74091static xtensa_opcode_encode_fn Opcode_macxp_1_encode_fns[] = { 74092 0, 0, 0, 0, Opcode_macxp_1_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74093}; 74094 74095static xtensa_opcode_encode_fn Opcode_macxp_2_encode_fns[] = { 74096 0, 0, 0, 0, Opcode_macxp_2_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74097}; 74098 74099static xtensa_opcode_encode_fn Opcode_macxp_3_encode_fns[] = { 74100 0, 0, 0, 0, Opcode_macxp_3_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74101}; 74102 74103static xtensa_opcode_encode_fn Opcode_mov2ac_encode_fns[] = { 74104 0, 0, 0, 0, Opcode_mov2ac_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74105}; 74106 74107static xtensa_opcode_encode_fn Opcode_mpy_encode_fns[] = { 74108 0, 0, 0, 0, Opcode_mpy_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_mpy_Slot_smod_slot1_encode, 0, 0, 0, 0, 0, 0, 0 74109}; 74110 74111static xtensa_opcode_encode_fn Opcode_mpy2cm_encode_fns[] = { 74112 0, 0, 0, 0, Opcode_mpy2cm_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_mpy2cm_Slot_smod_slot1_encode, 0, 0, 0, 0, 0, 0, 0 74113}; 74114 74115static xtensa_opcode_encode_fn Opcode_mpy2pq_encode_fns[] = { 74116 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_mpy2pq_Slot_pq_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74117}; 74118 74119static xtensa_opcode_encode_fn Opcode_mpy8_encode_fns[] = { 74120 0, 0, 0, 0, Opcode_mpy8_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74121}; 74122 74123static xtensa_opcode_encode_fn Opcode_mpyadd8_2cm_encode_fns[] = { 74124 0, 0, 0, 0, Opcode_mpyadd8_2cm_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_mpyadd8_2cm_Slot_smod_slot1_encode, 0, 0, 0, 0, 0, 0, 0 74125}; 74126 74127static xtensa_opcode_encode_fn Opcode_mpyd8_encode_fns[] = { 74128 0, 0, 0, 0, 0, 0, 0, Opcode_mpyd8_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74129}; 74130 74131static xtensa_opcode_encode_fn Opcode_mpypqxp_0_encode_fns[] = { 74132 0, 0, 0, 0, 0, 0, 0, Opcode_mpypqxp_0_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74133}; 74134 74135static xtensa_opcode_encode_fn Opcode_mpypqxp_1_encode_fns[] = { 74136 0, 0, 0, 0, 0, 0, 0, Opcode_mpypqxp_1_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74137}; 74138 74139static xtensa_opcode_encode_fn Opcode_mpypqxp_2_encode_fns[] = { 74140 0, 0, 0, 0, 0, 0, 0, Opcode_mpypqxp_2_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74141}; 74142 74143static xtensa_opcode_encode_fn Opcode_mpypqxp_3_encode_fns[] = { 74144 0, 0, 0, 0, 0, 0, 0, Opcode_mpypqxp_3_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74145}; 74146 74147static xtensa_opcode_encode_fn Opcode_mpys_encode_fns[] = { 74148 0, 0, 0, 0, Opcode_mpys_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74149}; 74150 74151static xtensa_opcode_encode_fn Opcode_mpyxp2pq_encode_fns[] = { 74152 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_mpyxp2pq_Slot_pq_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74153}; 74154 74155static xtensa_opcode_encode_fn Opcode_mpyxp2_0_encode_fns[] = { 74156 0, 0, 0, 0, 0, 0, 0, Opcode_mpyxp2_0_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74157}; 74158 74159static xtensa_opcode_encode_fn Opcode_mpyxp2_1_encode_fns[] = { 74160 0, 0, 0, 0, 0, 0, 0, Opcode_mpyxp2_1_Slot_dot_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74161}; 74162 74163static xtensa_opcode_encode_fn Opcode_mpyxp_0_encode_fns[] = { 74164 0, 0, 0, 0, Opcode_mpyxp_0_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74165}; 74166 74167static xtensa_opcode_encode_fn Opcode_mpyxp_1_encode_fns[] = { 74168 0, 0, 0, 0, Opcode_mpyxp_1_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74169}; 74170 74171static xtensa_opcode_encode_fn Opcode_mpyxp_2_encode_fns[] = { 74172 0, 0, 0, 0, Opcode_mpyxp_2_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74173}; 74174 74175static xtensa_opcode_encode_fn Opcode_mpyxp_3_encode_fns[] = { 74176 0, 0, 0, 0, Opcode_mpyxp_3_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74177}; 74178 74179static xtensa_opcode_encode_fn Opcode_normacd_encode_fns[] = { 74180 0, 0, 0, 0, Opcode_normacd_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_normacd_Slot_smod_slot1_encode, 0, 0, 0, 0, 0, 0, 0 74181}; 74182 74183static xtensa_opcode_encode_fn Opcode_normacpq_i_encode_fns[] = { 74184 0, 0, 0, 0, Opcode_normacpq_i_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74185}; 74186 74187static xtensa_opcode_encode_fn Opcode_normacpq_r_encode_fns[] = { 74188 0, 0, 0, 0, Opcode_normacpq_r_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74189}; 74190 74191static xtensa_opcode_encode_fn Opcode_normd_encode_fns[] = { 74192 0, 0, 0, 0, Opcode_normd_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_normd_Slot_smod_slot1_encode, 0, 0, 0, 0, 0, 0, 0 74193}; 74194 74195static xtensa_opcode_encode_fn Opcode_normpypq_i_encode_fns[] = { 74196 0, 0, 0, 0, Opcode_normpypq_i_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74197}; 74198 74199static xtensa_opcode_encode_fn Opcode_normpypq_r_encode_fns[] = { 74200 0, 0, 0, 0, Opcode_normpypq_r_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74201}; 74202 74203static xtensa_opcode_encode_fn Opcode_rcmac_encode_fns[] = { 74204 0, 0, 0, 0, Opcode_rcmac_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74205}; 74206 74207static xtensa_opcode_encode_fn Opcode_rcmpy_encode_fns[] = { 74208 0, 0, 0, 0, Opcode_rcmpy_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74209}; 74210 74211static xtensa_opcode_encode_fn Opcode_rcmpy2cm_encode_fns[] = { 74212 0, 0, 0, 0, Opcode_rcmpy2cm_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_rcmpy2cm_Slot_smod_slot1_encode, 0, 0, 0, 0, 0, 0, 0 74213}; 74214 74215static xtensa_opcode_encode_fn Opcode_rfir_encode_fns[] = { 74216 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_rfir_Slot_acc2_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74217}; 74218 74219static xtensa_opcode_encode_fn Opcode_rfira_encode_fns[] = { 74220 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_rfira_Slot_acc2_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74221}; 74222 74223static xtensa_opcode_encode_fn Opcode_rfird_encode_fns[] = { 74224 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_rfird_Slot_acc2_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74225}; 74226 74227static xtensa_opcode_encode_fn Opcode_rfirda_encode_fns[] = { 74228 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_rfirda_Slot_acc2_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74229}; 74230 74231static xtensa_opcode_encode_fn Opcode_rmac_encode_fns[] = { 74232 0, 0, 0, 0, Opcode_rmac_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74233}; 74234 74235static xtensa_opcode_encode_fn Opcode_rmpy_encode_fns[] = { 74236 0, 0, 0, 0, Opcode_rmpy_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74237}; 74238 74239static xtensa_opcode_encode_fn Opcode_rmpy2cm_encode_fns[] = { 74240 0, 0, 0, 0, Opcode_rmpy2cm_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_rmpy2cm_Slot_smod_slot1_encode, 0, 0, 0, 0, 0, 0, 0 74241}; 74242 74243static xtensa_opcode_encode_fn Opcode_smod_align_encode_fns[] = { 74244 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_smod_align_Slot_smod_slot1_encode, 0, 0, 0, 0, 0, 0, 0 74245}; 74246 74247static xtensa_opcode_encode_fn Opcode_smod_scr_encode_fns[] = { 74248 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_smod_scr_Slot_smod_slot1_encode, 0, 0, 0, 0, 0, 0, 0 74249}; 74250 74251static xtensa_opcode_encode_fn Opcode_sub2ac_encode_fns[] = { 74252 0, 0, 0, 0, Opcode_sub2ac_Slot_gp_slot1_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74253}; 74254 74255static xtensa_opcode_encode_fn Opcode_wght32_encode_fns[] = { 74256 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_wght32_Slot_llr_slot1_encode, 0, 0, 0, 0 74257}; 74258 74259static xtensa_opcode_encode_fn Opcode_clrtiep_encode_fns[] = { 74260 Opcode_clrtiep_Slot_inst_encode, 0, 0, Opcode_clrtiep_Slot_gp_slot2_encode, 0, 0, Opcode_clrtiep_Slot_dot_slot2_encode, 0, 0, Opcode_clrtiep_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_clrtiep_Slot_smod_slot2_encode, 0, 0, Opcode_clrtiep_Slot_llr_slot2_encode, 0, 0, Opcode_clrtiep_Slot_dual_slot2_encode, 0, 0 74261}; 74262 74263static xtensa_opcode_encode_fn Opcode_ext_2fifo_0_encode_fns[] = { 74264 Opcode_ext_2fifo_0_Slot_inst_encode, 0, 0, 0, 0, Opcode_ext_2fifo_0_Slot_gp_slot0_encode, 0, 0, Opcode_ext_2fifo_0_Slot_dot_slot0_encode, 0, 0, Opcode_ext_2fifo_0_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ext_2fifo_0_Slot_dual_slot0_encode 74265}; 74266 74267static xtensa_opcode_encode_fn Opcode_ext_2fifo_1_encode_fns[] = { 74268 Opcode_ext_2fifo_1_Slot_inst_encode, 0, 0, 0, 0, Opcode_ext_2fifo_1_Slot_gp_slot0_encode, 0, 0, Opcode_ext_2fifo_1_Slot_dot_slot0_encode, 0, 0, Opcode_ext_2fifo_1_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ext_2fifo_1_Slot_dual_slot0_encode 74269}; 74270 74271static xtensa_opcode_encode_fn Opcode_ext_2fifo_2_encode_fns[] = { 74272 Opcode_ext_2fifo_2_Slot_inst_encode, 0, 0, 0, 0, Opcode_ext_2fifo_2_Slot_gp_slot0_encode, 0, 0, Opcode_ext_2fifo_2_Slot_dot_slot0_encode, 0, 0, Opcode_ext_2fifo_2_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ext_2fifo_2_Slot_dual_slot0_encode 74273}; 74274 74275static xtensa_opcode_encode_fn Opcode_ext_2fifo_3_encode_fns[] = { 74276 Opcode_ext_2fifo_3_Slot_inst_encode, 0, 0, 0, 0, Opcode_ext_2fifo_3_Slot_gp_slot0_encode, 0, 0, Opcode_ext_2fifo_3_Slot_dot_slot0_encode, 0, 0, Opcode_ext_2fifo_3_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ext_2fifo_3_Slot_dual_slot0_encode 74277}; 74278 74279static xtensa_opcode_encode_fn Opcode_ext_r2fifo_0_encode_fns[] = { 74280 Opcode_ext_r2fifo_0_Slot_inst_encode, 0, 0, 0, 0, Opcode_ext_r2fifo_0_Slot_gp_slot0_encode, 0, 0, Opcode_ext_r2fifo_0_Slot_dot_slot0_encode, 0, 0, Opcode_ext_r2fifo_0_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ext_r2fifo_0_Slot_dual_slot0_encode 74281}; 74282 74283static xtensa_opcode_encode_fn Opcode_ext_r2fifo_1_encode_fns[] = { 74284 Opcode_ext_r2fifo_1_Slot_inst_encode, 0, 0, 0, 0, Opcode_ext_r2fifo_1_Slot_gp_slot0_encode, 0, 0, Opcode_ext_r2fifo_1_Slot_dot_slot0_encode, 0, 0, Opcode_ext_r2fifo_1_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ext_r2fifo_1_Slot_dual_slot0_encode 74285}; 74286 74287static xtensa_opcode_encode_fn Opcode_ext_r2fifo_2_encode_fns[] = { 74288 Opcode_ext_r2fifo_2_Slot_inst_encode, 0, 0, 0, 0, Opcode_ext_r2fifo_2_Slot_gp_slot0_encode, 0, 0, Opcode_ext_r2fifo_2_Slot_dot_slot0_encode, 0, 0, Opcode_ext_r2fifo_2_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ext_r2fifo_2_Slot_dual_slot0_encode 74289}; 74290 74291static xtensa_opcode_encode_fn Opcode_ext_r2fifo_3_encode_fns[] = { 74292 Opcode_ext_r2fifo_3_Slot_inst_encode, 0, 0, 0, 0, Opcode_ext_r2fifo_3_Slot_gp_slot0_encode, 0, 0, Opcode_ext_r2fifo_3_Slot_dot_slot0_encode, 0, 0, Opcode_ext_r2fifo_3_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ext_r2fifo_3_Slot_dual_slot0_encode 74293}; 74294 74295static xtensa_opcode_encode_fn Opcode_lut_encode_fns[] = { 74296 0, 0, 0, Opcode_lut_Slot_gp_slot2_encode, 0, 0, Opcode_lut_Slot_dot_slot2_encode, 0, 0, Opcode_lut_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_lut_Slot_smod_slot2_encode, 0, 0, Opcode_lut_Slot_llr_slot2_encode, 0, 0, Opcode_lut_Slot_dual_slot2_encode, 0, 0 74297}; 74298 74299static xtensa_opcode_encode_fn Opcode_lut_ar_encode_fns[] = { 74300 0, 0, 0, Opcode_lut_ar_Slot_gp_slot2_encode, 0, 0, Opcode_lut_ar_Slot_dot_slot2_encode, 0, 0, Opcode_lut_ar_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_lut_ar_Slot_smod_slot2_encode, 0, 0, Opcode_lut_ar_Slot_llr_slot2_encode, 0, 0, Opcode_lut_ar_Slot_dual_slot2_encode, 0, 0 74301}; 74302 74303static xtensa_opcode_encode_fn Opcode_lut_iext_encode_fns[] = { 74304 0, 0, 0, Opcode_lut_iext_Slot_gp_slot2_encode, 0, 0, Opcode_lut_iext_Slot_dot_slot2_encode, 0, 0, Opcode_lut_iext_Slot_pq_slot2_encode, 0, 0, Opcode_lut_iext_Slot_acc2_slot2_encode, 0, 0, Opcode_lut_iext_Slot_smod_slot2_encode, 0, 0, Opcode_lut_iext_Slot_llr_slot2_encode, 0, 0, Opcode_lut_iext_Slot_dual_slot2_encode, 0, 0 74305}; 74306 74307static xtensa_opcode_encode_fn Opcode_lut_phasor_encode_fns[] = { 74308 0, 0, 0, Opcode_lut_phasor_Slot_gp_slot2_encode, 0, 0, Opcode_lut_phasor_Slot_dot_slot2_encode, 0, 0, Opcode_lut_phasor_Slot_pq_slot2_encode, 0, 0, Opcode_lut_phasor_Slot_acc2_slot2_encode, 0, 0, Opcode_lut_phasor_Slot_smod_slot2_encode, 0, 0, Opcode_lut_phasor_Slot_llr_slot2_encode, 0, 0, Opcode_lut_phasor_Slot_dual_slot2_encode, 0, 0 74309}; 74310 74311static xtensa_opcode_encode_fn Opcode_lut_rext_encode_fns[] = { 74312 0, 0, 0, Opcode_lut_rext_Slot_gp_slot2_encode, 0, 0, Opcode_lut_rext_Slot_dot_slot2_encode, 0, 0, Opcode_lut_rext_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_lut_rext_Slot_smod_slot2_encode, 0, 0, Opcode_lut_rext_Slot_llr_slot2_encode, 0, 0, Opcode_lut_rext_Slot_dual_slot2_encode, 0, 0 74313}; 74314 74315static xtensa_opcode_encode_fn Opcode_lut_write_encode_fns[] = { 74316 0, 0, 0, Opcode_lut_write_Slot_gp_slot2_encode, 0, 0, Opcode_lut_write_Slot_dot_slot2_encode, 0, 0, Opcode_lut_write_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_lut_write_Slot_smod_slot2_encode, 0, 0, Opcode_lut_write_Slot_llr_slot2_encode, 0, 0, Opcode_lut_write_Slot_dual_slot2_encode, 0, 0 74317}; 74318 74319static xtensa_opcode_encode_fn Opcode_moveq128_0_encode_fns[] = { 74320 Opcode_moveq128_0_Slot_inst_encode, 0, 0, Opcode_moveq128_0_Slot_gp_slot2_encode, 0, 0, Opcode_moveq128_0_Slot_dot_slot2_encode, 0, 0, Opcode_moveq128_0_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_moveq128_0_Slot_smod_slot2_encode, 0, 0, Opcode_moveq128_0_Slot_llr_slot2_encode, 0, 0, Opcode_moveq128_0_Slot_dual_slot2_encode, 0, 0 74321}; 74322 74323static xtensa_opcode_encode_fn Opcode_moveq128_1_encode_fns[] = { 74324 Opcode_moveq128_1_Slot_inst_encode, 0, 0, Opcode_moveq128_1_Slot_gp_slot2_encode, 0, 0, Opcode_moveq128_1_Slot_dot_slot2_encode, 0, 0, Opcode_moveq128_1_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_moveq128_1_Slot_smod_slot2_encode, 0, 0, Opcode_moveq128_1_Slot_llr_slot2_encode, 0, 0, Opcode_moveq128_1_Slot_dual_slot2_encode, 0, 0 74325}; 74326 74327static xtensa_opcode_encode_fn Opcode_moveq128_2_encode_fns[] = { 74328 Opcode_moveq128_2_Slot_inst_encode, 0, 0, Opcode_moveq128_2_Slot_gp_slot2_encode, 0, 0, Opcode_moveq128_2_Slot_dot_slot2_encode, 0, 0, Opcode_moveq128_2_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_moveq128_2_Slot_smod_slot2_encode, 0, 0, Opcode_moveq128_2_Slot_llr_slot2_encode, 0, 0, Opcode_moveq128_2_Slot_dual_slot2_encode, 0, 0 74329}; 74330 74331static xtensa_opcode_encode_fn Opcode_moveq128_3_encode_fns[] = { 74332 Opcode_moveq128_3_Slot_inst_encode, 0, 0, Opcode_moveq128_3_Slot_gp_slot2_encode, 0, 0, Opcode_moveq128_3_Slot_dot_slot2_encode, 0, 0, Opcode_moveq128_3_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_moveq128_3_Slot_smod_slot2_encode, 0, 0, Opcode_moveq128_3_Slot_llr_slot2_encode, 0, 0, Opcode_moveq128_3_Slot_dual_slot2_encode, 0, 0 74333}; 74334 74335static xtensa_opcode_encode_fn Opcode_moveq128_4_encode_fns[] = { 74336 Opcode_moveq128_4_Slot_inst_encode, 0, 0, Opcode_moveq128_4_Slot_gp_slot2_encode, 0, 0, Opcode_moveq128_4_Slot_dot_slot2_encode, 0, 0, Opcode_moveq128_4_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_moveq128_4_Slot_smod_slot2_encode, 0, 0, Opcode_moveq128_4_Slot_llr_slot2_encode, 0, 0, Opcode_moveq128_4_Slot_dual_slot2_encode, 0, 0 74337}; 74338 74339static xtensa_opcode_encode_fn Opcode_moveq128_5_encode_fns[] = { 74340 Opcode_moveq128_5_Slot_inst_encode, 0, 0, Opcode_moveq128_5_Slot_gp_slot2_encode, 0, 0, Opcode_moveq128_5_Slot_dot_slot2_encode, 0, 0, Opcode_moveq128_5_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_moveq128_5_Slot_smod_slot2_encode, 0, 0, Opcode_moveq128_5_Slot_llr_slot2_encode, 0, 0, Opcode_moveq128_5_Slot_dual_slot2_encode, 0, 0 74341}; 74342 74343static xtensa_opcode_encode_fn Opcode_moveq32_0_encode_fns[] = { 74344 Opcode_moveq32_0_Slot_inst_encode, 0, 0, Opcode_moveq32_0_Slot_gp_slot2_encode, 0, 0, Opcode_moveq32_0_Slot_dot_slot2_encode, 0, 0, Opcode_moveq32_0_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_moveq32_0_Slot_smod_slot2_encode, 0, 0, Opcode_moveq32_0_Slot_llr_slot2_encode, 0, 0, Opcode_moveq32_0_Slot_dual_slot2_encode, 0, 0 74345}; 74346 74347static xtensa_opcode_encode_fn Opcode_moveq32_1_encode_fns[] = { 74348 Opcode_moveq32_1_Slot_inst_encode, 0, 0, Opcode_moveq32_1_Slot_gp_slot2_encode, 0, 0, Opcode_moveq32_1_Slot_dot_slot2_encode, 0, 0, Opcode_moveq32_1_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_moveq32_1_Slot_smod_slot2_encode, 0, 0, Opcode_moveq32_1_Slot_llr_slot2_encode, 0, 0, Opcode_moveq32_1_Slot_dual_slot2_encode, 0, 0 74349}; 74350 74351static xtensa_opcode_encode_fn Opcode_moveq32_2_encode_fns[] = { 74352 Opcode_moveq32_2_Slot_inst_encode, 0, 0, Opcode_moveq32_2_Slot_gp_slot2_encode, 0, 0, Opcode_moveq32_2_Slot_dot_slot2_encode, 0, 0, Opcode_moveq32_2_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_moveq32_2_Slot_smod_slot2_encode, 0, 0, Opcode_moveq32_2_Slot_llr_slot2_encode, 0, 0, Opcode_moveq32_2_Slot_dual_slot2_encode, 0, 0 74353}; 74354 74355static xtensa_opcode_encode_fn Opcode_moveq32_3_encode_fns[] = { 74356 Opcode_moveq32_3_Slot_inst_encode, 0, 0, Opcode_moveq32_3_Slot_gp_slot2_encode, 0, 0, Opcode_moveq32_3_Slot_dot_slot2_encode, 0, 0, Opcode_moveq32_3_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_moveq32_3_Slot_smod_slot2_encode, 0, 0, Opcode_moveq32_3_Slot_llr_slot2_encode, 0, 0, Opcode_moveq32_3_Slot_dual_slot2_encode, 0, 0 74357}; 74358 74359static xtensa_opcode_encode_fn Opcode_nco_update_encode_fns[] = { 74360 0, 0, 0, Opcode_nco_update_Slot_gp_slot2_encode, 0, 0, Opcode_nco_update_Slot_dot_slot2_encode, 0, 0, Opcode_nco_update_Slot_pq_slot2_encode, 0, 0, Opcode_nco_update_Slot_acc2_slot2_encode, 0, 0, Opcode_nco_update_Slot_smod_slot2_encode, 0, 0, Opcode_nco_update_Slot_llr_slot2_encode, 0, 0, Opcode_nco_update_Slot_dual_slot2_encode, 0, 0 74361}; 74362 74363static xtensa_opcode_encode_fn Opcode_pop128_0_encode_fns[] = { 74364 Opcode_pop128_0_Slot_inst_encode, 0, 0, Opcode_pop128_0_Slot_gp_slot2_encode, 0, Opcode_pop128_0_Slot_gp_slot0_encode, Opcode_pop128_0_Slot_dot_slot2_encode, 0, Opcode_pop128_0_Slot_dot_slot0_encode, Opcode_pop128_0_Slot_pq_slot2_encode, 0, Opcode_pop128_0_Slot_pq_slot0_encode, Opcode_pop128_0_Slot_acc2_slot2_encode, 0, Opcode_pop128_0_Slot_acc2_slot0_encode, Opcode_pop128_0_Slot_smod_slot2_encode, 0, Opcode_pop128_0_Slot_smod_slot0_encode, Opcode_pop128_0_Slot_llr_slot2_encode, 0, Opcode_pop128_0_Slot_llr_slot0_encode, Opcode_pop128_0_Slot_dual_slot2_encode, 0, Opcode_pop128_0_Slot_dual_slot0_encode 74365}; 74366 74367static xtensa_opcode_encode_fn Opcode_pop128_1_encode_fns[] = { 74368 Opcode_pop128_1_Slot_inst_encode, 0, 0, Opcode_pop128_1_Slot_gp_slot2_encode, 0, Opcode_pop128_1_Slot_gp_slot0_encode, Opcode_pop128_1_Slot_dot_slot2_encode, 0, Opcode_pop128_1_Slot_dot_slot0_encode, Opcode_pop128_1_Slot_pq_slot2_encode, 0, Opcode_pop128_1_Slot_pq_slot0_encode, Opcode_pop128_1_Slot_acc2_slot2_encode, 0, Opcode_pop128_1_Slot_acc2_slot0_encode, Opcode_pop128_1_Slot_smod_slot2_encode, 0, Opcode_pop128_1_Slot_smod_slot0_encode, Opcode_pop128_1_Slot_llr_slot2_encode, 0, Opcode_pop128_1_Slot_llr_slot0_encode, Opcode_pop128_1_Slot_dual_slot2_encode, 0, Opcode_pop128_1_Slot_dual_slot0_encode 74369}; 74370 74371static xtensa_opcode_encode_fn Opcode_pop128_2_encode_fns[] = { 74372 Opcode_pop128_2_Slot_inst_encode, 0, 0, Opcode_pop128_2_Slot_gp_slot2_encode, 0, Opcode_pop128_2_Slot_gp_slot0_encode, Opcode_pop128_2_Slot_dot_slot2_encode, 0, Opcode_pop128_2_Slot_dot_slot0_encode, Opcode_pop128_2_Slot_pq_slot2_encode, 0, Opcode_pop128_2_Slot_pq_slot0_encode, Opcode_pop128_2_Slot_acc2_slot2_encode, 0, Opcode_pop128_2_Slot_acc2_slot0_encode, Opcode_pop128_2_Slot_smod_slot2_encode, 0, Opcode_pop128_2_Slot_smod_slot0_encode, Opcode_pop128_2_Slot_llr_slot2_encode, 0, Opcode_pop128_2_Slot_llr_slot0_encode, Opcode_pop128_2_Slot_dual_slot2_encode, 0, Opcode_pop128_2_Slot_dual_slot0_encode 74373}; 74374 74375static xtensa_opcode_encode_fn Opcode_pop128_3_encode_fns[] = { 74376 Opcode_pop128_3_Slot_inst_encode, 0, 0, Opcode_pop128_3_Slot_gp_slot2_encode, 0, Opcode_pop128_3_Slot_gp_slot0_encode, Opcode_pop128_3_Slot_dot_slot2_encode, 0, Opcode_pop128_3_Slot_dot_slot0_encode, Opcode_pop128_3_Slot_pq_slot2_encode, 0, Opcode_pop128_3_Slot_pq_slot0_encode, Opcode_pop128_3_Slot_acc2_slot2_encode, 0, Opcode_pop128_3_Slot_acc2_slot0_encode, Opcode_pop128_3_Slot_smod_slot2_encode, 0, Opcode_pop128_3_Slot_smod_slot0_encode, Opcode_pop128_3_Slot_llr_slot2_encode, 0, Opcode_pop128_3_Slot_llr_slot0_encode, Opcode_pop128_3_Slot_dual_slot2_encode, 0, Opcode_pop128_3_Slot_dual_slot0_encode 74377}; 74378 74379static xtensa_opcode_encode_fn Opcode_pop128_4_encode_fns[] = { 74380 Opcode_pop128_4_Slot_inst_encode, 0, 0, Opcode_pop128_4_Slot_gp_slot2_encode, 0, Opcode_pop128_4_Slot_gp_slot0_encode, Opcode_pop128_4_Slot_dot_slot2_encode, 0, Opcode_pop128_4_Slot_dot_slot0_encode, Opcode_pop128_4_Slot_pq_slot2_encode, 0, Opcode_pop128_4_Slot_pq_slot0_encode, Opcode_pop128_4_Slot_acc2_slot2_encode, 0, Opcode_pop128_4_Slot_acc2_slot0_encode, Opcode_pop128_4_Slot_smod_slot2_encode, 0, Opcode_pop128_4_Slot_smod_slot0_encode, Opcode_pop128_4_Slot_llr_slot2_encode, 0, Opcode_pop128_4_Slot_llr_slot0_encode, Opcode_pop128_4_Slot_dual_slot2_encode, 0, Opcode_pop128_4_Slot_dual_slot0_encode 74381}; 74382 74383static xtensa_opcode_encode_fn Opcode_pop128_5_encode_fns[] = { 74384 Opcode_pop128_5_Slot_inst_encode, 0, 0, Opcode_pop128_5_Slot_gp_slot2_encode, 0, Opcode_pop128_5_Slot_gp_slot0_encode, Opcode_pop128_5_Slot_dot_slot2_encode, 0, Opcode_pop128_5_Slot_dot_slot0_encode, Opcode_pop128_5_Slot_pq_slot2_encode, 0, Opcode_pop128_5_Slot_pq_slot0_encode, Opcode_pop128_5_Slot_acc2_slot2_encode, 0, Opcode_pop128_5_Slot_acc2_slot0_encode, Opcode_pop128_5_Slot_smod_slot2_encode, 0, Opcode_pop128_5_Slot_smod_slot0_encode, Opcode_pop128_5_Slot_llr_slot2_encode, 0, Opcode_pop128_5_Slot_llr_slot0_encode, Opcode_pop128_5_Slot_dual_slot2_encode, 0, Opcode_pop128_5_Slot_dual_slot0_encode 74385}; 74386 74387static xtensa_opcode_encode_fn Opcode_pop128_2cmpq_0_encode_fns[] = { 74388 0, 0, 0, Opcode_pop128_2cmpq_0_Slot_gp_slot2_encode, 0, 0, Opcode_pop128_2cmpq_0_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2cmpq_0_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, 0 74389}; 74390 74391static xtensa_opcode_encode_fn Opcode_pop128_2cmpq_1_encode_fns[] = { 74392 0, 0, 0, Opcode_pop128_2cmpq_1_Slot_gp_slot2_encode, 0, 0, Opcode_pop128_2cmpq_1_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2cmpq_1_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, 0 74393}; 74394 74395static xtensa_opcode_encode_fn Opcode_pop128_2cmpq_2_encode_fns[] = { 74396 0, 0, 0, Opcode_pop128_2cmpq_2_Slot_gp_slot2_encode, 0, 0, Opcode_pop128_2cmpq_2_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2cmpq_2_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, 0 74397}; 74398 74399static xtensa_opcode_encode_fn Opcode_pop128_2cmpq_3_encode_fns[] = { 74400 0, 0, 0, Opcode_pop128_2cmpq_3_Slot_gp_slot2_encode, 0, 0, Opcode_pop128_2cmpq_3_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2cmpq_3_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, 0 74401}; 74402 74403static xtensa_opcode_encode_fn Opcode_pop128_2m_0_encode_fns[] = { 74404 Opcode_pop128_2m_0_Slot_inst_encode, 0, 0, 0, 0, Opcode_pop128_2m_0_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_pop128_2m_0_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_pop128_2m_0_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_pop128_2m_0_Slot_dual_slot0_encode 74405}; 74406 74407static xtensa_opcode_encode_fn Opcode_pop128_2m_1_encode_fns[] = { 74408 Opcode_pop128_2m_1_Slot_inst_encode, 0, 0, 0, 0, Opcode_pop128_2m_1_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_pop128_2m_1_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_pop128_2m_1_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_pop128_2m_1_Slot_dual_slot0_encode 74409}; 74410 74411static xtensa_opcode_encode_fn Opcode_pop128_2m_2_encode_fns[] = { 74412 Opcode_pop128_2m_2_Slot_inst_encode, 0, 0, 0, 0, Opcode_pop128_2m_2_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_pop128_2m_2_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_pop128_2m_2_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_pop128_2m_2_Slot_dual_slot0_encode 74413}; 74414 74415static xtensa_opcode_encode_fn Opcode_pop128_2m_3_encode_fns[] = { 74416 Opcode_pop128_2m_3_Slot_inst_encode, 0, 0, 0, 0, Opcode_pop128_2m_3_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_pop128_2m_3_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_pop128_2m_3_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_pop128_2m_3_Slot_dual_slot0_encode 74417}; 74418 74419static xtensa_opcode_encode_fn Opcode_pop128_2pq_0_encode_fns[] = { 74420 Opcode_pop128_2pq_0_Slot_inst_encode, 0, 0, Opcode_pop128_2pq_0_Slot_gp_slot2_encode, 0, 0, Opcode_pop128_2pq_0_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2pq_0_Slot_acc2_slot0_encode, Opcode_pop128_2pq_0_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2pq_0_Slot_dual_slot0_encode 74421}; 74422 74423static xtensa_opcode_encode_fn Opcode_pop128_2pq_1_encode_fns[] = { 74424 Opcode_pop128_2pq_1_Slot_inst_encode, 0, 0, Opcode_pop128_2pq_1_Slot_gp_slot2_encode, 0, 0, Opcode_pop128_2pq_1_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2pq_1_Slot_acc2_slot0_encode, Opcode_pop128_2pq_1_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2pq_1_Slot_dual_slot0_encode 74425}; 74426 74427static xtensa_opcode_encode_fn Opcode_pop128_2pq_2_encode_fns[] = { 74428 Opcode_pop128_2pq_2_Slot_inst_encode, 0, 0, Opcode_pop128_2pq_2_Slot_gp_slot2_encode, 0, 0, Opcode_pop128_2pq_2_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2pq_2_Slot_acc2_slot0_encode, Opcode_pop128_2pq_2_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2pq_2_Slot_dual_slot0_encode 74429}; 74430 74431static xtensa_opcode_encode_fn Opcode_pop128_2pq_3_encode_fns[] = { 74432 Opcode_pop128_2pq_3_Slot_inst_encode, 0, 0, Opcode_pop128_2pq_3_Slot_gp_slot2_encode, 0, 0, Opcode_pop128_2pq_3_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2pq_3_Slot_acc2_slot0_encode, Opcode_pop128_2pq_3_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2pq_3_Slot_dual_slot0_encode 74433}; 74434 74435static xtensa_opcode_encode_fn Opcode_pop128_2pq_4_encode_fns[] = { 74436 Opcode_pop128_2pq_4_Slot_inst_encode, 0, 0, Opcode_pop128_2pq_4_Slot_gp_slot2_encode, 0, 0, Opcode_pop128_2pq_4_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2pq_4_Slot_acc2_slot0_encode, Opcode_pop128_2pq_4_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2pq_4_Slot_dual_slot0_encode 74437}; 74438 74439static xtensa_opcode_encode_fn Opcode_pop128_2pq_5_encode_fns[] = { 74440 Opcode_pop128_2pq_5_Slot_inst_encode, 0, 0, Opcode_pop128_2pq_5_Slot_gp_slot2_encode, 0, 0, Opcode_pop128_2pq_5_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2pq_5_Slot_acc2_slot0_encode, Opcode_pop128_2pq_5_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop128_2pq_5_Slot_dual_slot0_encode 74441}; 74442 74443static xtensa_opcode_encode_fn Opcode_pop2x128_2pq_01_encode_fns[] = { 74444 Opcode_pop2x128_2pq_01_Slot_inst_encode, 0, 0, Opcode_pop2x128_2pq_01_Slot_gp_slot2_encode, 0, 0, Opcode_pop2x128_2pq_01_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop2x128_2pq_01_Slot_acc2_slot0_encode, Opcode_pop2x128_2pq_01_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop2x128_2pq_01_Slot_dual_slot0_encode 74445}; 74446 74447static xtensa_opcode_encode_fn Opcode_pop2x128_2pq_03_encode_fns[] = { 74448 Opcode_pop2x128_2pq_03_Slot_inst_encode, 0, 0, Opcode_pop2x128_2pq_03_Slot_gp_slot2_encode, 0, 0, Opcode_pop2x128_2pq_03_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop2x128_2pq_03_Slot_acc2_slot0_encode, Opcode_pop2x128_2pq_03_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop2x128_2pq_03_Slot_dual_slot0_encode 74449}; 74450 74451static xtensa_opcode_encode_fn Opcode_pop2x128_2pq_21_encode_fns[] = { 74452 Opcode_pop2x128_2pq_21_Slot_inst_encode, 0, 0, Opcode_pop2x128_2pq_21_Slot_gp_slot2_encode, 0, 0, Opcode_pop2x128_2pq_21_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop2x128_2pq_21_Slot_acc2_slot0_encode, Opcode_pop2x128_2pq_21_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop2x128_2pq_21_Slot_dual_slot0_encode 74453}; 74454 74455static xtensa_opcode_encode_fn Opcode_pop2x128_2pq_23_encode_fns[] = { 74456 Opcode_pop2x128_2pq_23_Slot_inst_encode, 0, 0, Opcode_pop2x128_2pq_23_Slot_gp_slot2_encode, 0, 0, Opcode_pop2x128_2pq_23_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop2x128_2pq_23_Slot_acc2_slot0_encode, Opcode_pop2x128_2pq_23_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_pop2x128_2pq_23_Slot_dual_slot0_encode 74457}; 74458 74459static xtensa_opcode_encode_fn Opcode_pop32_0_encode_fns[] = { 74460 Opcode_pop32_0_Slot_inst_encode, 0, 0, Opcode_pop32_0_Slot_gp_slot2_encode, 0, Opcode_pop32_0_Slot_gp_slot0_encode, Opcode_pop32_0_Slot_dot_slot2_encode, 0, Opcode_pop32_0_Slot_dot_slot0_encode, Opcode_pop32_0_Slot_pq_slot2_encode, 0, Opcode_pop32_0_Slot_pq_slot0_encode, Opcode_pop32_0_Slot_acc2_slot2_encode, 0, Opcode_pop32_0_Slot_acc2_slot0_encode, Opcode_pop32_0_Slot_smod_slot2_encode, 0, Opcode_pop32_0_Slot_smod_slot0_encode, Opcode_pop32_0_Slot_llr_slot2_encode, 0, Opcode_pop32_0_Slot_llr_slot0_encode, Opcode_pop32_0_Slot_dual_slot2_encode, 0, Opcode_pop32_0_Slot_dual_slot0_encode 74461}; 74462 74463static xtensa_opcode_encode_fn Opcode_pop32_1_encode_fns[] = { 74464 Opcode_pop32_1_Slot_inst_encode, 0, 0, Opcode_pop32_1_Slot_gp_slot2_encode, 0, Opcode_pop32_1_Slot_gp_slot0_encode, Opcode_pop32_1_Slot_dot_slot2_encode, 0, Opcode_pop32_1_Slot_dot_slot0_encode, Opcode_pop32_1_Slot_pq_slot2_encode, 0, Opcode_pop32_1_Slot_pq_slot0_encode, Opcode_pop32_1_Slot_acc2_slot2_encode, 0, Opcode_pop32_1_Slot_acc2_slot0_encode, Opcode_pop32_1_Slot_smod_slot2_encode, 0, Opcode_pop32_1_Slot_smod_slot0_encode, Opcode_pop32_1_Slot_llr_slot2_encode, 0, Opcode_pop32_1_Slot_llr_slot0_encode, Opcode_pop32_1_Slot_dual_slot2_encode, 0, Opcode_pop32_1_Slot_dual_slot0_encode 74465}; 74466 74467static xtensa_opcode_encode_fn Opcode_pop32_2_encode_fns[] = { 74468 Opcode_pop32_2_Slot_inst_encode, 0, 0, Opcode_pop32_2_Slot_gp_slot2_encode, 0, Opcode_pop32_2_Slot_gp_slot0_encode, Opcode_pop32_2_Slot_dot_slot2_encode, 0, Opcode_pop32_2_Slot_dot_slot0_encode, Opcode_pop32_2_Slot_pq_slot2_encode, 0, Opcode_pop32_2_Slot_pq_slot0_encode, Opcode_pop32_2_Slot_acc2_slot2_encode, 0, Opcode_pop32_2_Slot_acc2_slot0_encode, Opcode_pop32_2_Slot_smod_slot2_encode, 0, Opcode_pop32_2_Slot_smod_slot0_encode, Opcode_pop32_2_Slot_llr_slot2_encode, 0, Opcode_pop32_2_Slot_llr_slot0_encode, Opcode_pop32_2_Slot_dual_slot2_encode, 0, Opcode_pop32_2_Slot_dual_slot0_encode 74469}; 74470 74471static xtensa_opcode_encode_fn Opcode_pop32_3_encode_fns[] = { 74472 Opcode_pop32_3_Slot_inst_encode, 0, 0, Opcode_pop32_3_Slot_gp_slot2_encode, 0, Opcode_pop32_3_Slot_gp_slot0_encode, Opcode_pop32_3_Slot_dot_slot2_encode, 0, Opcode_pop32_3_Slot_dot_slot0_encode, Opcode_pop32_3_Slot_pq_slot2_encode, 0, Opcode_pop32_3_Slot_pq_slot0_encode, Opcode_pop32_3_Slot_acc2_slot2_encode, 0, Opcode_pop32_3_Slot_acc2_slot0_encode, Opcode_pop32_3_Slot_smod_slot2_encode, 0, Opcode_pop32_3_Slot_smod_slot0_encode, Opcode_pop32_3_Slot_llr_slot2_encode, 0, Opcode_pop32_3_Slot_llr_slot0_encode, Opcode_pop32_3_Slot_dual_slot2_encode, 0, Opcode_pop32_3_Slot_dual_slot0_encode 74473}; 74474 74475static xtensa_opcode_encode_fn Opcode_push128_encode_fns[] = { 74476 Opcode_push128_Slot_inst_encode, 0, 0, Opcode_push128_Slot_gp_slot2_encode, 0, Opcode_push128_Slot_gp_slot0_encode, Opcode_push128_Slot_dot_slot2_encode, 0, Opcode_push128_Slot_dot_slot0_encode, Opcode_push128_Slot_pq_slot2_encode, 0, Opcode_push128_Slot_pq_slot0_encode, Opcode_push128_Slot_acc2_slot2_encode, 0, Opcode_push128_Slot_acc2_slot0_encode, Opcode_push128_Slot_smod_slot2_encode, 0, Opcode_push128_Slot_smod_slot0_encode, Opcode_push128_Slot_llr_slot2_encode, 0, Opcode_push128_Slot_llr_slot0_encode, Opcode_push128_Slot_dual_slot2_encode, 0, Opcode_push128_Slot_dual_slot0_encode 74477}; 74478 74479static xtensa_opcode_encode_fn Opcode_push128_m_encode_fns[] = { 74480 Opcode_push128_m_Slot_inst_encode, 0, 0, 0, 0, Opcode_push128_m_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_push128_m_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, Opcode_push128_m_Slot_smod_slot0_encode, 0, 0, 0, 0, 0, Opcode_push128_m_Slot_dual_slot0_encode 74481}; 74482 74483static xtensa_opcode_encode_fn Opcode_push128_pq_encode_fns[] = { 74484 Opcode_push128_pq_Slot_inst_encode, 0, 0, Opcode_push128_pq_Slot_gp_slot2_encode, 0, 0, Opcode_push128_pq_Slot_dot_slot2_encode, 0, 0, Opcode_push128_pq_Slot_pq_slot2_encode, 0, 0, 0, 0, Opcode_push128_pq_Slot_acc2_slot0_encode, Opcode_push128_pq_Slot_smod_slot2_encode, 0, 0, Opcode_push128_pq_Slot_llr_slot2_encode, 0, Opcode_push128_pq_Slot_llr_slot0_encode, Opcode_push128_pq_Slot_dual_slot2_encode, 0, Opcode_push128_pq_Slot_dual_slot0_encode 74485}; 74486 74487static xtensa_opcode_encode_fn Opcode_push2x128_pq_encode_fns[] = { 74488 Opcode_push2x128_pq_Slot_inst_encode, 0, 0, Opcode_push2x128_pq_Slot_gp_slot2_encode, 0, 0, Opcode_push2x128_pq_Slot_dot_slot2_encode, 0, 0, 0, 0, 0, 0, 0, Opcode_push2x128_pq_Slot_acc2_slot0_encode, Opcode_push2x128_pq_Slot_smod_slot2_encode, 0, 0, 0, 0, Opcode_push2x128_pq_Slot_llr_slot0_encode, 0, 0, Opcode_push2x128_pq_Slot_dual_slot0_encode 74489}; 74490 74491static xtensa_opcode_encode_fn Opcode_push32_encode_fns[] = { 74492 Opcode_push32_Slot_inst_encode, 0, 0, Opcode_push32_Slot_gp_slot2_encode, 0, Opcode_push32_Slot_gp_slot0_encode, Opcode_push32_Slot_dot_slot2_encode, 0, Opcode_push32_Slot_dot_slot0_encode, Opcode_push32_Slot_pq_slot2_encode, 0, Opcode_push32_Slot_pq_slot0_encode, Opcode_push32_Slot_acc2_slot2_encode, 0, 0, Opcode_push32_Slot_smod_slot2_encode, 0, Opcode_push32_Slot_smod_slot0_encode, Opcode_push32_Slot_llr_slot2_encode, 0, Opcode_push32_Slot_llr_slot0_encode, Opcode_push32_Slot_dual_slot2_encode, 0, Opcode_push32_Slot_dual_slot0_encode 74493}; 74494 74495static xtensa_opcode_encode_fn Opcode_qready_encode_fns[] = { 74496 Opcode_qready_Slot_inst_encode, 0, 0, Opcode_qready_Slot_gp_slot2_encode, 0, 0, Opcode_qready_Slot_dot_slot2_encode, 0, 0, Opcode_qready_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_qready_Slot_smod_slot2_encode, 0, 0, Opcode_qready_Slot_llr_slot2_encode, 0, 0, Opcode_qready_Slot_dual_slot2_encode, 0, 0 74497}; 74498 74499static xtensa_opcode_encode_fn Opcode_rdtiep_encode_fns[] = { 74500 Opcode_rdtiep_Slot_inst_encode, 0, 0, Opcode_rdtiep_Slot_gp_slot2_encode, 0, 0, Opcode_rdtiep_Slot_dot_slot2_encode, 0, 0, Opcode_rdtiep_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_rdtiep_Slot_smod_slot2_encode, 0, 0, Opcode_rdtiep_Slot_llr_slot2_encode, 0, 0, Opcode_rdtiep_Slot_dual_slot2_encode, 0, 0 74501}; 74502 74503static xtensa_opcode_encode_fn Opcode_settiep_encode_fns[] = { 74504 Opcode_settiep_Slot_inst_encode, 0, 0, Opcode_settiep_Slot_gp_slot2_encode, 0, 0, Opcode_settiep_Slot_dot_slot2_encode, 0, 0, Opcode_settiep_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_settiep_Slot_smod_slot2_encode, 0, 0, Opcode_settiep_Slot_llr_slot2_encode, 0, 0, Opcode_settiep_Slot_dual_slot2_encode, 0, 0 74505}; 74506 74507static xtensa_opcode_encode_fn Opcode_smod_lut_encode_fns[] = { 74508 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_smod_lut_Slot_smod_slot2_encode, 0, 0, 0, 0, 0, 0, 0, 0 74509}; 74510 74511static xtensa_opcode_encode_fn Opcode_wrtbsigq_encode_fns[] = { 74512 Opcode_wrtbsigq_Slot_inst_encode, 0, 0, Opcode_wrtbsigq_Slot_gp_slot2_encode, 0, 0, Opcode_wrtbsigq_Slot_dot_slot2_encode, 0, 0, Opcode_wrtbsigq_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_wrtbsigq_Slot_smod_slot2_encode, 0, 0, Opcode_wrtbsigq_Slot_llr_slot2_encode, 0, 0, Opcode_wrtbsigq_Slot_dual_slot2_encode, 0, 0 74513}; 74514 74515static xtensa_opcode_encode_fn Opcode_wrtbsigqm_encode_fns[] = { 74516 Opcode_wrtbsigqm_Slot_inst_encode, 0, 0, Opcode_wrtbsigqm_Slot_gp_slot2_encode, 0, 0, Opcode_wrtbsigqm_Slot_dot_slot2_encode, 0, 0, Opcode_wrtbsigqm_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_wrtbsigqm_Slot_smod_slot2_encode, 0, 0, Opcode_wrtbsigqm_Slot_llr_slot2_encode, 0, 0, Opcode_wrtbsigqm_Slot_dual_slot2_encode, 0, 0 74517}; 74518 74519static xtensa_opcode_encode_fn Opcode_wrtiep_encode_fns[] = { 74520 Opcode_wrtiep_Slot_inst_encode, 0, 0, Opcode_wrtiep_Slot_gp_slot2_encode, 0, 0, Opcode_wrtiep_Slot_dot_slot2_encode, 0, 0, Opcode_wrtiep_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_wrtiep_Slot_smod_slot2_encode, 0, 0, Opcode_wrtiep_Slot_llr_slot2_encode, 0, 0, Opcode_wrtiep_Slot_dual_slot2_encode, 0, 0 74521}; 74522 74523static xtensa_opcode_encode_fn Opcode_wrtsigq_encode_fns[] = { 74524 Opcode_wrtsigq_Slot_inst_encode, 0, 0, Opcode_wrtsigq_Slot_gp_slot2_encode, 0, 0, Opcode_wrtsigq_Slot_dot_slot2_encode, 0, 0, Opcode_wrtsigq_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_wrtsigq_Slot_smod_slot2_encode, 0, 0, Opcode_wrtsigq_Slot_llr_slot2_encode, 0, 0, Opcode_wrtsigq_Slot_dual_slot2_encode, 0, 0 74525}; 74526 74527static xtensa_opcode_encode_fn Opcode_abs8_encode_fns[] = { 74528 0, 0, 0, Opcode_abs8_Slot_gp_slot2_encode, 0, 0, Opcode_abs8_Slot_dot_slot2_encode, 0, 0, Opcode_abs8_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_abs8_Slot_smod_slot2_encode, 0, 0, Opcode_abs8_Slot_llr_slot2_encode, 0, 0, Opcode_abs8_Slot_dual_slot2_encode, 0, 0 74529}; 74530 74531static xtensa_opcode_encode_fn Opcode_add16_encode_fns[] = { 74532 0, 0, 0, Opcode_add16_Slot_gp_slot2_encode, 0, 0, Opcode_add16_Slot_dot_slot2_encode, 0, 0, Opcode_add16_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_add16_Slot_smod_slot2_encode, 0, 0, Opcode_add16_Slot_llr_slot2_encode, 0, 0, Opcode_add16_Slot_dual_slot2_encode, 0, 0 74533}; 74534 74535static xtensa_opcode_encode_fn Opcode_add32_encode_fns[] = { 74536 0, 0, 0, Opcode_add32_Slot_gp_slot2_encode, 0, 0, Opcode_add32_Slot_dot_slot2_encode, 0, 0, Opcode_add32_Slot_pq_slot2_encode, 0, 0, Opcode_add32_Slot_acc2_slot2_encode, 0, 0, Opcode_add32_Slot_smod_slot2_encode, 0, 0, Opcode_add32_Slot_llr_slot2_encode, 0, 0, Opcode_add32_Slot_dual_slot2_encode, 0, 0 74537}; 74538 74539static xtensa_opcode_encode_fn Opcode_addac_i2r_encode_fns[] = { 74540 Opcode_addac_i2r_Slot_inst_encode, 0, 0, 0, 0, Opcode_addac_i2r_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_addac_i2r_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_addac_i2r_Slot_dual_slot0_encode 74541}; 74542 74543static xtensa_opcode_encode_fn Opcode_addac_r2i_encode_fns[] = { 74544 Opcode_addac_r2i_Slot_inst_encode, 0, 0, 0, 0, Opcode_addac_r2i_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_addac_r2i_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_addac_r2i_Slot_dual_slot0_encode 74545}; 74546 74547static xtensa_opcode_encode_fn Opcode_addar2_encode_fns[] = { 74548 0, 0, 0, Opcode_addar2_Slot_gp_slot2_encode, 0, 0, Opcode_addar2_Slot_dot_slot2_encode, 0, 0, Opcode_addar2_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_addar2_Slot_smod_slot2_encode, 0, 0, Opcode_addar2_Slot_llr_slot2_encode, 0, 0, Opcode_addar2_Slot_dual_slot2_encode, 0, 0 74549}; 74550 74551static xtensa_opcode_encode_fn Opcode_addcm_encode_fns[] = { 74552 0, 0, 0, Opcode_addcm_Slot_gp_slot2_encode, 0, 0, Opcode_addcm_Slot_dot_slot2_encode, 0, 0, Opcode_addcm_Slot_pq_slot2_encode, 0, 0, Opcode_addcm_Slot_acc2_slot2_encode, 0, 0, Opcode_addcm_Slot_smod_slot2_encode, 0, 0, Opcode_addcm_Slot_llr_slot2_encode, 0, 0, Opcode_addcm_Slot_dual_slot2_encode, 0, 0 74553}; 74554 74555static xtensa_opcode_encode_fn Opcode_addwrp_encode_fns[] = { 74556 0, 0, 0, Opcode_addwrp_Slot_gp_slot2_encode, 0, 0, Opcode_addwrp_Slot_dot_slot2_encode, 0, 0, Opcode_addwrp_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_addwrp_Slot_smod_slot2_encode, 0, 0, Opcode_addwrp_Slot_llr_slot2_encode, 0, 0, Opcode_addwrp_Slot_dual_slot2_encode, 0, 0 74557}; 74558 74559static xtensa_opcode_encode_fn Opcode_and128_encode_fns[] = { 74560 0, 0, 0, Opcode_and128_Slot_gp_slot2_encode, 0, 0, Opcode_and128_Slot_dot_slot2_encode, 0, 0, Opcode_and128_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_and128_Slot_smod_slot2_encode, 0, 0, Opcode_and128_Slot_llr_slot2_encode, 0, 0, Opcode_and128_Slot_dual_slot2_encode, 0, 0 74561}; 74562 74563static xtensa_opcode_encode_fn Opcode_argmax8_encode_fns[] = { 74564 0, 0, 0, Opcode_argmax8_Slot_gp_slot2_encode, 0, 0, Opcode_argmax8_Slot_dot_slot2_encode, 0, 0, Opcode_argmax8_Slot_pq_slot2_encode, 0, 0, Opcode_argmax8_Slot_acc2_slot2_encode, 0, 0, Opcode_argmax8_Slot_smod_slot2_encode, 0, 0, Opcode_argmax8_Slot_llr_slot2_encode, 0, 0, Opcode_argmax8_Slot_dual_slot2_encode, 0, 0 74565}; 74566 74567static xtensa_opcode_encode_fn Opcode_asl_encode_fns[] = { 74568 0, 0, 0, Opcode_asl_Slot_gp_slot2_encode, 0, 0, Opcode_asl_Slot_dot_slot2_encode, 0, 0, Opcode_asl_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_asl_Slot_smod_slot2_encode, 0, 0, Opcode_asl_Slot_llr_slot2_encode, 0, 0, Opcode_asl_Slot_dual_slot2_encode, 0, 0 74569}; 74570 74571static xtensa_opcode_encode_fn Opcode_asl32_encode_fns[] = { 74572 0, 0, 0, Opcode_asl32_Slot_gp_slot2_encode, 0, 0, Opcode_asl32_Slot_dot_slot2_encode, 0, 0, Opcode_asl32_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_asl32_Slot_smod_slot2_encode, 0, 0, Opcode_asl32_Slot_llr_slot2_encode, 0, 0, Opcode_asl32_Slot_dual_slot2_encode, 0, 0 74573}; 74574 74575static xtensa_opcode_encode_fn Opcode_aslacm_encode_fns[] = { 74576 Opcode_aslacm_Slot_inst_encode, 0, 0, 0, 0, Opcode_aslacm_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_aslacm_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_aslacm_Slot_dual_slot0_encode 74577}; 74578 74579static xtensa_opcode_encode_fn Opcode_aslm_encode_fns[] = { 74580 0, 0, 0, Opcode_aslm_Slot_gp_slot2_encode, 0, 0, Opcode_aslm_Slot_dot_slot2_encode, 0, 0, Opcode_aslm_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_aslm_Slot_smod_slot2_encode, 0, 0, Opcode_aslm_Slot_llr_slot2_encode, 0, 0, Opcode_aslm_Slot_dual_slot2_encode, 0, 0 74581}; 74582 74583static xtensa_opcode_encode_fn Opcode_aslm32_encode_fns[] = { 74584 0, 0, 0, Opcode_aslm32_Slot_gp_slot2_encode, 0, 0, Opcode_aslm32_Slot_dot_slot2_encode, 0, 0, Opcode_aslm32_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_aslm32_Slot_smod_slot2_encode, 0, 0, Opcode_aslm32_Slot_llr_slot2_encode, 0, 0, Opcode_aslm32_Slot_dual_slot2_encode, 0, 0 74585}; 74586 74587static xtensa_opcode_encode_fn Opcode_asr_encode_fns[] = { 74588 0, 0, 0, Opcode_asr_Slot_gp_slot2_encode, 0, 0, Opcode_asr_Slot_dot_slot2_encode, 0, 0, Opcode_asr_Slot_pq_slot2_encode, 0, 0, Opcode_asr_Slot_acc2_slot2_encode, 0, 0, Opcode_asr_Slot_smod_slot2_encode, 0, 0, Opcode_asr_Slot_llr_slot2_encode, 0, 0, Opcode_asr_Slot_dual_slot2_encode, 0, 0 74589}; 74590 74591static xtensa_opcode_encode_fn Opcode_asr32_encode_fns[] = { 74592 0, 0, 0, Opcode_asr32_Slot_gp_slot2_encode, 0, 0, Opcode_asr32_Slot_dot_slot2_encode, 0, 0, Opcode_asr32_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_asr32_Slot_smod_slot2_encode, 0, 0, Opcode_asr32_Slot_llr_slot2_encode, 0, 0, Opcode_asr32_Slot_dual_slot2_encode, 0, 0 74593}; 74594 74595static xtensa_opcode_encode_fn Opcode_asrac_encode_fns[] = { 74596 Opcode_asrac_Slot_inst_encode, 0, 0, 0, 0, Opcode_asrac_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_asrac_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_asrac_Slot_dual_slot0_encode 74597}; 74598 74599static xtensa_opcode_encode_fn Opcode_asrm_encode_fns[] = { 74600 0, 0, 0, Opcode_asrm_Slot_gp_slot2_encode, 0, 0, Opcode_asrm_Slot_dot_slot2_encode, 0, 0, Opcode_asrm_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_asrm_Slot_smod_slot2_encode, 0, 0, Opcode_asrm_Slot_llr_slot2_encode, 0, 0, Opcode_asrm_Slot_dual_slot2_encode, 0, 0 74601}; 74602 74603static xtensa_opcode_encode_fn Opcode_bitfext_encode_fns[] = { 74604 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bitfext_Slot_dual_slot2_encode, 0, 0 74605}; 74606 74607static xtensa_opcode_encode_fn Opcode_bitfins_encode_fns[] = { 74608 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_bitfins_Slot_dual_slot2_encode, 0, 0 74609}; 74610 74611static xtensa_opcode_encode_fn Opcode_clb_c_encode_fns[] = { 74612 Opcode_clb_c_Slot_inst_encode, 0, 0, 0, 0, Opcode_clb_c_Slot_gp_slot0_encode, 0, 0, Opcode_clb_c_Slot_dot_slot0_encode, 0, 0, Opcode_clb_c_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_clb_c_Slot_dual_slot0_encode 74613}; 74614 74615static xtensa_opcode_encode_fn Opcode_clb_r_encode_fns[] = { 74616 Opcode_clb_r_Slot_inst_encode, 0, 0, 0, 0, Opcode_clb_r_Slot_gp_slot0_encode, 0, 0, Opcode_clb_r_Slot_dot_slot0_encode, 0, 0, Opcode_clb_r_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_clb_r_Slot_dual_slot0_encode 74617}; 74618 74619static xtensa_opcode_encode_fn Opcode_cmp8_encode_fns[] = { 74620 0, 0, 0, Opcode_cmp8_Slot_gp_slot2_encode, 0, 0, Opcode_cmp8_Slot_dot_slot2_encode, 0, 0, Opcode_cmp8_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_cmp8_Slot_smod_slot2_encode, 0, 0, Opcode_cmp8_Slot_llr_slot2_encode, 0, 0, Opcode_cmp8_Slot_dual_slot2_encode, 0, 0 74621}; 74622 74623static xtensa_opcode_encode_fn Opcode_cmp_i_encode_fns[] = { 74624 0, 0, 0, Opcode_cmp_i_Slot_gp_slot2_encode, 0, 0, Opcode_cmp_i_Slot_dot_slot2_encode, 0, 0, Opcode_cmp_i_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_cmp_i_Slot_smod_slot2_encode, 0, 0, Opcode_cmp_i_Slot_llr_slot2_encode, 0, 0, Opcode_cmp_i_Slot_dual_slot2_encode, 0, 0 74625}; 74626 74627static xtensa_opcode_encode_fn Opcode_cmp_r_encode_fns[] = { 74628 0, 0, 0, Opcode_cmp_r_Slot_gp_slot2_encode, 0, 0, Opcode_cmp_r_Slot_dot_slot2_encode, 0, 0, Opcode_cmp_r_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_cmp_r_Slot_smod_slot2_encode, 0, 0, Opcode_cmp_r_Slot_llr_slot2_encode, 0, 0, Opcode_cmp_r_Slot_dual_slot2_encode, 0, 0 74629}; 74630 74631static xtensa_opcode_encode_fn Opcode_ext_encode_fns[] = { 74632 Opcode_ext_Slot_inst_encode, 0, 0, 0, 0, Opcode_ext_Slot_gp_slot0_encode, 0, 0, Opcode_ext_Slot_dot_slot0_encode, 0, 0, Opcode_ext_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ext_Slot_dual_slot0_encode 74633}; 74634 74635static xtensa_opcode_encode_fn Opcode_ext_r_encode_fns[] = { 74636 Opcode_ext_r_Slot_inst_encode, 0, 0, 0, 0, Opcode_ext_r_Slot_gp_slot0_encode, 0, 0, Opcode_ext_r_Slot_dot_slot0_encode, 0, 0, Opcode_ext_r_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ext_r_Slot_dual_slot0_encode 74637}; 74638 74639static xtensa_opcode_encode_fn Opcode_ext32_i_encode_fns[] = { 74640 Opcode_ext32_i_Slot_inst_encode, 0, 0, 0, 0, Opcode_ext32_i_Slot_gp_slot0_encode, 0, 0, Opcode_ext32_i_Slot_dot_slot0_encode, 0, 0, Opcode_ext32_i_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ext32_i_Slot_dual_slot0_encode 74641}; 74642 74643static xtensa_opcode_encode_fn Opcode_ext32_r_encode_fns[] = { 74644 Opcode_ext32_r_Slot_inst_encode, 0, 0, 0, 0, Opcode_ext32_r_Slot_gp_slot0_encode, 0, 0, Opcode_ext32_r_Slot_dot_slot0_encode, 0, 0, Opcode_ext32_r_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_ext32_r_Slot_dual_slot0_encode 74645}; 74646 74647static xtensa_opcode_encode_fn Opcode_extui4_encode_fns[] = { 74648 0, 0, 0, Opcode_extui4_Slot_gp_slot2_encode, 0, 0, Opcode_extui4_Slot_dot_slot2_encode, 0, 0, Opcode_extui4_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_extui4_Slot_smod_slot2_encode, 0, 0, Opcode_extui4_Slot_llr_slot2_encode, 0, 0, Opcode_extui4_Slot_dual_slot2_encode, 0, 0 74649}; 74650 74651static xtensa_opcode_encode_fn Opcode_lslm_encode_fns[] = { 74652 0, 0, 0, Opcode_lslm_Slot_gp_slot2_encode, 0, 0, Opcode_lslm_Slot_dot_slot2_encode, 0, 0, Opcode_lslm_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_lslm_Slot_smod_slot2_encode, 0, 0, Opcode_lslm_Slot_llr_slot2_encode, 0, 0, Opcode_lslm_Slot_dual_slot2_encode, 0, 0 74653}; 74654 74655static xtensa_opcode_encode_fn Opcode_lsrm_encode_fns[] = { 74656 0, 0, 0, Opcode_lsrm_Slot_gp_slot2_encode, 0, 0, Opcode_lsrm_Slot_dot_slot2_encode, 0, 0, Opcode_lsrm_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_lsrm_Slot_smod_slot2_encode, 0, 0, Opcode_lsrm_Slot_llr_slot2_encode, 0, 0, Opcode_lsrm_Slot_dual_slot2_encode, 0, 0 74657}; 74658 74659static xtensa_opcode_encode_fn Opcode_max8_encode_fns[] = { 74660 0, 0, 0, Opcode_max8_Slot_gp_slot2_encode, 0, 0, Opcode_max8_Slot_dot_slot2_encode, 0, 0, Opcode_max8_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_max8_Slot_smod_slot2_encode, 0, 0, Opcode_max8_Slot_llr_slot2_encode, 0, 0, Opcode_max8_Slot_dual_slot2_encode, 0, 0 74661}; 74662 74663static xtensa_opcode_encode_fn Opcode_mean_encode_fns[] = { 74664 0, 0, 0, Opcode_mean_Slot_gp_slot2_encode, 0, 0, Opcode_mean_Slot_dot_slot2_encode, 0, 0, Opcode_mean_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_mean_Slot_smod_slot2_encode, 0, 0, Opcode_mean_Slot_llr_slot2_encode, 0, 0, Opcode_mean_Slot_dual_slot2_encode, 0, 0 74665}; 74666 74667static xtensa_opcode_encode_fn Opcode_mean32_encode_fns[] = { 74668 0, 0, 0, Opcode_mean32_Slot_gp_slot2_encode, 0, 0, Opcode_mean32_Slot_dot_slot2_encode, 0, 0, Opcode_mean32_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_mean32_Slot_smod_slot2_encode, 0, 0, Opcode_mean32_Slot_llr_slot2_encode, 0, 0, Opcode_mean32_Slot_dual_slot2_encode, 0, 0 74669}; 74670 74671static xtensa_opcode_encode_fn Opcode_min8_encode_fns[] = { 74672 0, 0, 0, Opcode_min8_Slot_gp_slot2_encode, 0, 0, Opcode_min8_Slot_dot_slot2_encode, 0, 0, Opcode_min8_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_min8_Slot_smod_slot2_encode, 0, 0, Opcode_min8_Slot_llr_slot2_encode, 0, 0, Opcode_min8_Slot_dual_slot2_encode, 0, 0 74673}; 74674 74675static xtensa_opcode_encode_fn Opcode_minclb_c_encode_fns[] = { 74676 Opcode_minclb_c_Slot_inst_encode, 0, 0, 0, 0, Opcode_minclb_c_Slot_gp_slot0_encode, 0, 0, Opcode_minclb_c_Slot_dot_slot0_encode, 0, 0, Opcode_minclb_c_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_minclb_c_Slot_dual_slot0_encode 74677}; 74678 74679static xtensa_opcode_encode_fn Opcode_minclb_r_encode_fns[] = { 74680 Opcode_minclb_r_Slot_inst_encode, 0, 0, 0, 0, Opcode_minclb_r_Slot_gp_slot0_encode, 0, 0, Opcode_minclb_r_Slot_dot_slot0_encode, 0, 0, Opcode_minclb_r_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_minclb_r_Slot_dual_slot0_encode 74681}; 74682 74683static xtensa_opcode_encode_fn Opcode_not128_encode_fns[] = { 74684 0, 0, 0, Opcode_not128_Slot_gp_slot2_encode, 0, 0, Opcode_not128_Slot_dot_slot2_encode, 0, 0, Opcode_not128_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_not128_Slot_smod_slot2_encode, 0, 0, Opcode_not128_Slot_llr_slot2_encode, 0, 0, Opcode_not128_Slot_dual_slot2_encode, 0, 0 74685}; 74686 74687static xtensa_opcode_encode_fn Opcode_or128_encode_fns[] = { 74688 0, 0, 0, Opcode_or128_Slot_gp_slot2_encode, 0, 0, Opcode_or128_Slot_dot_slot2_encode, 0, 0, Opcode_or128_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_or128_Slot_smod_slot2_encode, 0, 0, Opcode_or128_Slot_llr_slot2_encode, 0, 0, Opcode_or128_Slot_dual_slot2_encode, 0, 0 74689}; 74690 74691static xtensa_opcode_encode_fn Opcode_perm_encode_fns[] = { 74692 0, 0, 0, Opcode_perm_Slot_gp_slot2_encode, 0, 0, Opcode_perm_Slot_dot_slot2_encode, 0, 0, Opcode_perm_Slot_pq_slot2_encode, 0, 0, Opcode_perm_Slot_acc2_slot2_encode, 0, 0, Opcode_perm_Slot_smod_slot2_encode, 0, 0, Opcode_perm_Slot_llr_slot2_encode, 0, 0, Opcode_perm_Slot_dual_slot2_encode, 0, 0 74693}; 74694 74695static xtensa_opcode_encode_fn Opcode_redac_encode_fns[] = { 74696 Opcode_redac_Slot_inst_encode, 0, 0, 0, 0, Opcode_redac_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_redac_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_redac_Slot_dual_slot0_encode 74697}; 74698 74699static xtensa_opcode_encode_fn Opcode_redac2_encode_fns[] = { 74700 Opcode_redac2_Slot_inst_encode, 0, 0, 0, 0, Opcode_redac2_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_redac2_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_redac2_Slot_dual_slot0_encode 74701}; 74702 74703static xtensa_opcode_encode_fn Opcode_redac4_encode_fns[] = { 74704 Opcode_redac4_Slot_inst_encode, 0, 0, 0, 0, Opcode_redac4_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_redac4_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_redac4_Slot_dual_slot0_encode 74705}; 74706 74707static xtensa_opcode_encode_fn Opcode_redacs_encode_fns[] = { 74708 Opcode_redacs_Slot_inst_encode, 0, 0, 0, 0, Opcode_redacs_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_redacs_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_redacs_Slot_dual_slot0_encode 74709}; 74710 74711static xtensa_opcode_encode_fn Opcode_sminclb_c_encode_fns[] = { 74712 Opcode_sminclb_c_Slot_inst_encode, 0, 0, 0, 0, Opcode_sminclb_c_Slot_gp_slot0_encode, 0, 0, Opcode_sminclb_c_Slot_dot_slot0_encode, 0, 0, Opcode_sminclb_c_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_sminclb_c_Slot_dual_slot0_encode 74713}; 74714 74715static xtensa_opcode_encode_fn Opcode_sminclb_r_encode_fns[] = { 74716 Opcode_sminclb_r_Slot_inst_encode, 0, 0, 0, 0, Opcode_sminclb_r_Slot_gp_slot0_encode, 0, 0, Opcode_sminclb_r_Slot_dot_slot0_encode, 0, 0, Opcode_sminclb_r_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_sminclb_r_Slot_dual_slot0_encode 74717}; 74718 74719static xtensa_opcode_encode_fn Opcode_stswapbm_encode_fns[] = { 74720 Opcode_stswapbm_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_stswapbm_Slot_dual_slot0_encode 74721}; 74722 74723static xtensa_opcode_encode_fn Opcode_stswapbmu_encode_fns[] = { 74724 Opcode_stswapbmu_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_stswapbmu_Slot_dual_slot0_encode 74725}; 74726 74727static xtensa_opcode_encode_fn Opcode_sub32_encode_fns[] = { 74728 0, 0, 0, Opcode_sub32_Slot_gp_slot2_encode, 0, 0, Opcode_sub32_Slot_dot_slot2_encode, 0, 0, Opcode_sub32_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_sub32_Slot_smod_slot2_encode, 0, 0, Opcode_sub32_Slot_llr_slot2_encode, 0, 0, Opcode_sub32_Slot_dual_slot2_encode, 0, 0 74729}; 74730 74731static xtensa_opcode_encode_fn Opcode_subac_i2r_encode_fns[] = { 74732 Opcode_subac_i2r_Slot_inst_encode, 0, 0, 0, 0, Opcode_subac_i2r_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_subac_i2r_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_subac_i2r_Slot_dual_slot0_encode 74733}; 74734 74735static xtensa_opcode_encode_fn Opcode_subac_r2i_encode_fns[] = { 74736 Opcode_subac_r2i_Slot_inst_encode, 0, 0, 0, 0, Opcode_subac_r2i_Slot_gp_slot0_encode, 0, 0, 0, 0, 0, Opcode_subac_r2i_Slot_pq_slot0_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, Opcode_subac_r2i_Slot_dual_slot0_encode 74737}; 74738 74739static xtensa_opcode_encode_fn Opcode_subarx_encode_fns[] = { 74740 0, 0, 0, Opcode_subarx_Slot_gp_slot2_encode, 0, 0, Opcode_subarx_Slot_dot_slot2_encode, 0, 0, Opcode_subarx_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_subarx_Slot_smod_slot2_encode, 0, 0, Opcode_subarx_Slot_llr_slot2_encode, 0, 0, Opcode_subarx_Slot_dual_slot2_encode, 0, 0 74741}; 74742 74743static xtensa_opcode_encode_fn Opcode_subcm_encode_fns[] = { 74744 0, 0, 0, Opcode_subcm_Slot_gp_slot2_encode, 0, 0, Opcode_subcm_Slot_dot_slot2_encode, 0, 0, Opcode_subcm_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_subcm_Slot_smod_slot2_encode, 0, 0, Opcode_subcm_Slot_llr_slot2_encode, 0, 0, Opcode_subcm_Slot_dual_slot2_encode, 0, 0 74745}; 74746 74747static xtensa_opcode_encode_fn Opcode_submean_encode_fns[] = { 74748 0, 0, 0, Opcode_submean_Slot_gp_slot2_encode, 0, 0, Opcode_submean_Slot_dot_slot2_encode, 0, 0, Opcode_submean_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_submean_Slot_smod_slot2_encode, 0, 0, Opcode_submean_Slot_llr_slot2_encode, 0, 0, Opcode_submean_Slot_dual_slot2_encode, 0, 0 74749}; 74750 74751static xtensa_opcode_encode_fn Opcode_subwrp_encode_fns[] = { 74752 0, 0, 0, Opcode_subwrp_Slot_gp_slot2_encode, 0, 0, Opcode_subwrp_Slot_dot_slot2_encode, 0, 0, Opcode_subwrp_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_subwrp_Slot_smod_slot2_encode, 0, 0, Opcode_subwrp_Slot_llr_slot2_encode, 0, 0, Opcode_subwrp_Slot_dual_slot2_encode, 0, 0 74753}; 74754 74755static xtensa_opcode_encode_fn Opcode_trans_encode_fns[] = { 74756 0, 0, 0, Opcode_trans_Slot_gp_slot2_encode, 0, 0, Opcode_trans_Slot_dot_slot2_encode, 0, 0, Opcode_trans_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_trans_Slot_smod_slot2_encode, 0, 0, Opcode_trans_Slot_llr_slot2_encode, 0, 0, Opcode_trans_Slot_dual_slot2_encode, 0, 0 74757}; 74758 74759static xtensa_opcode_encode_fn Opcode_xor128_encode_fns[] = { 74760 0, 0, 0, Opcode_xor128_Slot_gp_slot2_encode, 0, 0, Opcode_xor128_Slot_dot_slot2_encode, 0, 0, Opcode_xor128_Slot_pq_slot2_encode, 0, 0, 0, 0, 0, Opcode_xor128_Slot_smod_slot2_encode, 0, 0, Opcode_xor128_Slot_llr_slot2_encode, 0, 0, Opcode_xor128_Slot_dual_slot2_encode, 0, 0 74761}; 74762 74763static xtensa_opcode_encode_fn Opcode_rur_expstate_encode_fns[] = { 74764 Opcode_rur_expstate_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74765}; 74766 74767static xtensa_opcode_encode_fn Opcode_wur_expstate_encode_fns[] = { 74768 Opcode_wur_expstate_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74769}; 74770 74771static xtensa_opcode_encode_fn Opcode_rur_sov_encode_fns[] = { 74772 Opcode_rur_sov_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74773}; 74774 74775static xtensa_opcode_encode_fn Opcode_wur_sov_encode_fns[] = { 74776 Opcode_wur_sov_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74777}; 74778 74779static xtensa_opcode_encode_fn Opcode_rur_sat_mode_encode_fns[] = { 74780 Opcode_rur_sat_mode_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74781}; 74782 74783static xtensa_opcode_encode_fn Opcode_wur_sat_mode_encode_fns[] = { 74784 Opcode_wur_sat_mode_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74785}; 74786 74787static xtensa_opcode_encode_fn Opcode_rur_sar0_encode_fns[] = { 74788 Opcode_rur_sar0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74789}; 74790 74791static xtensa_opcode_encode_fn Opcode_wur_sar0_encode_fns[] = { 74792 Opcode_wur_sar0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74793}; 74794 74795static xtensa_opcode_encode_fn Opcode_rur_sar1_encode_fns[] = { 74796 Opcode_rur_sar1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74797}; 74798 74799static xtensa_opcode_encode_fn Opcode_wur_sar1_encode_fns[] = { 74800 Opcode_wur_sar1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74801}; 74802 74803static xtensa_opcode_encode_fn Opcode_rur_sar2_encode_fns[] = { 74804 Opcode_rur_sar2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74805}; 74806 74807static xtensa_opcode_encode_fn Opcode_wur_sar2_encode_fns[] = { 74808 Opcode_wur_sar2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74809}; 74810 74811static xtensa_opcode_encode_fn Opcode_rur_sar3_encode_fns[] = { 74812 Opcode_rur_sar3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74813}; 74814 74815static xtensa_opcode_encode_fn Opcode_wur_sar3_encode_fns[] = { 74816 Opcode_wur_sar3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74817}; 74818 74819static xtensa_opcode_encode_fn Opcode_rur_hsar0_encode_fns[] = { 74820 Opcode_rur_hsar0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74821}; 74822 74823static xtensa_opcode_encode_fn Opcode_wur_hsar0_encode_fns[] = { 74824 Opcode_wur_hsar0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74825}; 74826 74827static xtensa_opcode_encode_fn Opcode_rur_hsar1_encode_fns[] = { 74828 Opcode_rur_hsar1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74829}; 74830 74831static xtensa_opcode_encode_fn Opcode_wur_hsar1_encode_fns[] = { 74832 Opcode_wur_hsar1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74833}; 74834 74835static xtensa_opcode_encode_fn Opcode_rur_hsar2_encode_fns[] = { 74836 Opcode_rur_hsar2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74837}; 74838 74839static xtensa_opcode_encode_fn Opcode_wur_hsar2_encode_fns[] = { 74840 Opcode_wur_hsar2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74841}; 74842 74843static xtensa_opcode_encode_fn Opcode_rur_hsar3_encode_fns[] = { 74844 Opcode_rur_hsar3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74845}; 74846 74847static xtensa_opcode_encode_fn Opcode_wur_hsar3_encode_fns[] = { 74848 Opcode_wur_hsar3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74849}; 74850 74851static xtensa_opcode_encode_fn Opcode_rur_max_reg_0_encode_fns[] = { 74852 Opcode_rur_max_reg_0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74853}; 74854 74855static xtensa_opcode_encode_fn Opcode_wur_max_reg_0_encode_fns[] = { 74856 Opcode_wur_max_reg_0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74857}; 74858 74859static xtensa_opcode_encode_fn Opcode_rur_max_reg_1_encode_fns[] = { 74860 Opcode_rur_max_reg_1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74861}; 74862 74863static xtensa_opcode_encode_fn Opcode_wur_max_reg_1_encode_fns[] = { 74864 Opcode_wur_max_reg_1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74865}; 74866 74867static xtensa_opcode_encode_fn Opcode_rur_max_reg_2_encode_fns[] = { 74868 Opcode_rur_max_reg_2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74869}; 74870 74871static xtensa_opcode_encode_fn Opcode_wur_max_reg_2_encode_fns[] = { 74872 Opcode_wur_max_reg_2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74873}; 74874 74875static xtensa_opcode_encode_fn Opcode_rur_max_reg_3_encode_fns[] = { 74876 Opcode_rur_max_reg_3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74877}; 74878 74879static xtensa_opcode_encode_fn Opcode_wur_max_reg_3_encode_fns[] = { 74880 Opcode_wur_max_reg_3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74881}; 74882 74883static xtensa_opcode_encode_fn Opcode_rur_arg_max_reg_0_encode_fns[] = { 74884 Opcode_rur_arg_max_reg_0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74885}; 74886 74887static xtensa_opcode_encode_fn Opcode_wur_arg_max_reg_0_encode_fns[] = { 74888 Opcode_wur_arg_max_reg_0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74889}; 74890 74891static xtensa_opcode_encode_fn Opcode_rur_arg_max_reg_1_encode_fns[] = { 74892 Opcode_rur_arg_max_reg_1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74893}; 74894 74895static xtensa_opcode_encode_fn Opcode_wur_arg_max_reg_1_encode_fns[] = { 74896 Opcode_wur_arg_max_reg_1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74897}; 74898 74899static xtensa_opcode_encode_fn Opcode_rur_arg_max_reg_2_encode_fns[] = { 74900 Opcode_rur_arg_max_reg_2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74901}; 74902 74903static xtensa_opcode_encode_fn Opcode_wur_arg_max_reg_2_encode_fns[] = { 74904 Opcode_wur_arg_max_reg_2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74905}; 74906 74907static xtensa_opcode_encode_fn Opcode_rur_arg_max_reg_3_encode_fns[] = { 74908 Opcode_rur_arg_max_reg_3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74909}; 74910 74911static xtensa_opcode_encode_fn Opcode_wur_arg_max_reg_3_encode_fns[] = { 74912 Opcode_wur_arg_max_reg_3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74913}; 74914 74915static xtensa_opcode_encode_fn Opcode_rur_nco_counter_0_encode_fns[] = { 74916 Opcode_rur_nco_counter_0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74917}; 74918 74919static xtensa_opcode_encode_fn Opcode_wur_nco_counter_0_encode_fns[] = { 74920 Opcode_wur_nco_counter_0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74921}; 74922 74923static xtensa_opcode_encode_fn Opcode_rur_nco_counter_1_encode_fns[] = { 74924 Opcode_rur_nco_counter_1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74925}; 74926 74927static xtensa_opcode_encode_fn Opcode_wur_nco_counter_1_encode_fns[] = { 74928 Opcode_wur_nco_counter_1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74929}; 74930 74931static xtensa_opcode_encode_fn Opcode_rur_nco_counter_2_encode_fns[] = { 74932 Opcode_rur_nco_counter_2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74933}; 74934 74935static xtensa_opcode_encode_fn Opcode_wur_nco_counter_2_encode_fns[] = { 74936 Opcode_wur_nco_counter_2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74937}; 74938 74939static xtensa_opcode_encode_fn Opcode_rur_nco_counter_3_encode_fns[] = { 74940 Opcode_rur_nco_counter_3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74941}; 74942 74943static xtensa_opcode_encode_fn Opcode_wur_nco_counter_3_encode_fns[] = { 74944 Opcode_wur_nco_counter_3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74945}; 74946 74947static xtensa_opcode_encode_fn Opcode_rur_interp_ext_n_encode_fns[] = { 74948 Opcode_rur_interp_ext_n_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74949}; 74950 74951static xtensa_opcode_encode_fn Opcode_wur_interp_ext_n_encode_fns[] = { 74952 Opcode_wur_interp_ext_n_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74953}; 74954 74955static xtensa_opcode_encode_fn Opcode_rur_interp_ext_l_encode_fns[] = { 74956 Opcode_rur_interp_ext_l_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74957}; 74958 74959static xtensa_opcode_encode_fn Opcode_wur_interp_ext_l_encode_fns[] = { 74960 Opcode_wur_interp_ext_l_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74961}; 74962 74963static xtensa_opcode_encode_fn Opcode_rur_llr_buf_0_encode_fns[] = { 74964 Opcode_rur_llr_buf_0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74965}; 74966 74967static xtensa_opcode_encode_fn Opcode_wur_llr_buf_0_encode_fns[] = { 74968 Opcode_wur_llr_buf_0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74969}; 74970 74971static xtensa_opcode_encode_fn Opcode_rur_llr_buf_1_encode_fns[] = { 74972 Opcode_rur_llr_buf_1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74973}; 74974 74975static xtensa_opcode_encode_fn Opcode_wur_llr_buf_1_encode_fns[] = { 74976 Opcode_wur_llr_buf_1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74977}; 74978 74979static xtensa_opcode_encode_fn Opcode_rur_llr_buf_2_encode_fns[] = { 74980 Opcode_rur_llr_buf_2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74981}; 74982 74983static xtensa_opcode_encode_fn Opcode_wur_llr_buf_2_encode_fns[] = { 74984 Opcode_wur_llr_buf_2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74985}; 74986 74987static xtensa_opcode_encode_fn Opcode_rur_llr_buf_3_encode_fns[] = { 74988 Opcode_rur_llr_buf_3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74989}; 74990 74991static xtensa_opcode_encode_fn Opcode_wur_llr_buf_3_encode_fns[] = { 74992 Opcode_wur_llr_buf_3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74993}; 74994 74995static xtensa_opcode_encode_fn Opcode_rur_llr_buf_4_encode_fns[] = { 74996 Opcode_rur_llr_buf_4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 74997}; 74998 74999static xtensa_opcode_encode_fn Opcode_wur_llr_buf_4_encode_fns[] = { 75000 Opcode_wur_llr_buf_4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75001}; 75002 75003static xtensa_opcode_encode_fn Opcode_rur_llr_buf_5_encode_fns[] = { 75004 Opcode_rur_llr_buf_5_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75005}; 75006 75007static xtensa_opcode_encode_fn Opcode_wur_llr_buf_5_encode_fns[] = { 75008 Opcode_wur_llr_buf_5_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75009}; 75010 75011static xtensa_opcode_encode_fn Opcode_rur_llr_buf_6_encode_fns[] = { 75012 Opcode_rur_llr_buf_6_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75013}; 75014 75015static xtensa_opcode_encode_fn Opcode_wur_llr_buf_6_encode_fns[] = { 75016 Opcode_wur_llr_buf_6_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75017}; 75018 75019static xtensa_opcode_encode_fn Opcode_rur_llr_buf_7_encode_fns[] = { 75020 Opcode_rur_llr_buf_7_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75021}; 75022 75023static xtensa_opcode_encode_fn Opcode_wur_llr_buf_7_encode_fns[] = { 75024 Opcode_wur_llr_buf_7_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75025}; 75026 75027static xtensa_opcode_encode_fn Opcode_rur_llr_buf_8_encode_fns[] = { 75028 Opcode_rur_llr_buf_8_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75029}; 75030 75031static xtensa_opcode_encode_fn Opcode_wur_llr_buf_8_encode_fns[] = { 75032 Opcode_wur_llr_buf_8_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75033}; 75034 75035static xtensa_opcode_encode_fn Opcode_rur_llr_buf_9_encode_fns[] = { 75036 Opcode_rur_llr_buf_9_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75037}; 75038 75039static xtensa_opcode_encode_fn Opcode_wur_llr_buf_9_encode_fns[] = { 75040 Opcode_wur_llr_buf_9_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75041}; 75042 75043static xtensa_opcode_encode_fn Opcode_rur_llr_buf_10_encode_fns[] = { 75044 Opcode_rur_llr_buf_10_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75045}; 75046 75047static xtensa_opcode_encode_fn Opcode_wur_llr_buf_10_encode_fns[] = { 75048 Opcode_wur_llr_buf_10_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75049}; 75050 75051static xtensa_opcode_encode_fn Opcode_rur_llr_buf_11_encode_fns[] = { 75052 Opcode_rur_llr_buf_11_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75053}; 75054 75055static xtensa_opcode_encode_fn Opcode_wur_llr_buf_11_encode_fns[] = { 75056 Opcode_wur_llr_buf_11_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75057}; 75058 75059static xtensa_opcode_encode_fn Opcode_rur_llr_buf_12_encode_fns[] = { 75060 Opcode_rur_llr_buf_12_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75061}; 75062 75063static xtensa_opcode_encode_fn Opcode_wur_llr_buf_12_encode_fns[] = { 75064 Opcode_wur_llr_buf_12_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75065}; 75066 75067static xtensa_opcode_encode_fn Opcode_rur_llr_buf_13_encode_fns[] = { 75068 Opcode_rur_llr_buf_13_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75069}; 75070 75071static xtensa_opcode_encode_fn Opcode_wur_llr_buf_13_encode_fns[] = { 75072 Opcode_wur_llr_buf_13_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75073}; 75074 75075static xtensa_opcode_encode_fn Opcode_rur_llr_buf_14_encode_fns[] = { 75076 Opcode_rur_llr_buf_14_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75077}; 75078 75079static xtensa_opcode_encode_fn Opcode_wur_llr_buf_14_encode_fns[] = { 75080 Opcode_wur_llr_buf_14_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75081}; 75082 75083static xtensa_opcode_encode_fn Opcode_rur_llr_buf_15_encode_fns[] = { 75084 Opcode_rur_llr_buf_15_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75085}; 75086 75087static xtensa_opcode_encode_fn Opcode_wur_llr_buf_15_encode_fns[] = { 75088 Opcode_wur_llr_buf_15_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75089}; 75090 75091static xtensa_opcode_encode_fn Opcode_rur_llr_buf_16_encode_fns[] = { 75092 Opcode_rur_llr_buf_16_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75093}; 75094 75095static xtensa_opcode_encode_fn Opcode_wur_llr_buf_16_encode_fns[] = { 75096 Opcode_wur_llr_buf_16_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75097}; 75098 75099static xtensa_opcode_encode_fn Opcode_rur_llr_buf_17_encode_fns[] = { 75100 Opcode_rur_llr_buf_17_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75101}; 75102 75103static xtensa_opcode_encode_fn Opcode_wur_llr_buf_17_encode_fns[] = { 75104 Opcode_wur_llr_buf_17_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75105}; 75106 75107static xtensa_opcode_encode_fn Opcode_rur_llr_buf_18_encode_fns[] = { 75108 Opcode_rur_llr_buf_18_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75109}; 75110 75111static xtensa_opcode_encode_fn Opcode_wur_llr_buf_18_encode_fns[] = { 75112 Opcode_wur_llr_buf_18_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75113}; 75114 75115static xtensa_opcode_encode_fn Opcode_rur_llr_buf_19_encode_fns[] = { 75116 Opcode_rur_llr_buf_19_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75117}; 75118 75119static xtensa_opcode_encode_fn Opcode_wur_llr_buf_19_encode_fns[] = { 75120 Opcode_wur_llr_buf_19_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75121}; 75122 75123static xtensa_opcode_encode_fn Opcode_rur_llr_buf_20_encode_fns[] = { 75124 Opcode_rur_llr_buf_20_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75125}; 75126 75127static xtensa_opcode_encode_fn Opcode_wur_llr_buf_20_encode_fns[] = { 75128 Opcode_wur_llr_buf_20_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75129}; 75130 75131static xtensa_opcode_encode_fn Opcode_rur_llr_buf_21_encode_fns[] = { 75132 Opcode_rur_llr_buf_21_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75133}; 75134 75135static xtensa_opcode_encode_fn Opcode_wur_llr_buf_21_encode_fns[] = { 75136 Opcode_wur_llr_buf_21_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75137}; 75138 75139static xtensa_opcode_encode_fn Opcode_rur_llr_buf_22_encode_fns[] = { 75140 Opcode_rur_llr_buf_22_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75141}; 75142 75143static xtensa_opcode_encode_fn Opcode_wur_llr_buf_22_encode_fns[] = { 75144 Opcode_wur_llr_buf_22_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75145}; 75146 75147static xtensa_opcode_encode_fn Opcode_rur_llr_buf_23_encode_fns[] = { 75148 Opcode_rur_llr_buf_23_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75149}; 75150 75151static xtensa_opcode_encode_fn Opcode_wur_llr_buf_23_encode_fns[] = { 75152 Opcode_wur_llr_buf_23_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75153}; 75154 75155static xtensa_opcode_encode_fn Opcode_rur_smod_buf_0_encode_fns[] = { 75156 Opcode_rur_smod_buf_0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75157}; 75158 75159static xtensa_opcode_encode_fn Opcode_wur_smod_buf_0_encode_fns[] = { 75160 Opcode_wur_smod_buf_0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75161}; 75162 75163static xtensa_opcode_encode_fn Opcode_rur_smod_buf_1_encode_fns[] = { 75164 Opcode_rur_smod_buf_1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75165}; 75166 75167static xtensa_opcode_encode_fn Opcode_wur_smod_buf_1_encode_fns[] = { 75168 Opcode_wur_smod_buf_1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75169}; 75170 75171static xtensa_opcode_encode_fn Opcode_rur_smod_buf_2_encode_fns[] = { 75172 Opcode_rur_smod_buf_2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75173}; 75174 75175static xtensa_opcode_encode_fn Opcode_wur_smod_buf_2_encode_fns[] = { 75176 Opcode_wur_smod_buf_2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75177}; 75178 75179static xtensa_opcode_encode_fn Opcode_rur_smod_buf_3_encode_fns[] = { 75180 Opcode_rur_smod_buf_3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75181}; 75182 75183static xtensa_opcode_encode_fn Opcode_wur_smod_buf_3_encode_fns[] = { 75184 Opcode_wur_smod_buf_3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75185}; 75186 75187static xtensa_opcode_encode_fn Opcode_rur_smod_buf_4_encode_fns[] = { 75188 Opcode_rur_smod_buf_4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75189}; 75190 75191static xtensa_opcode_encode_fn Opcode_wur_smod_buf_4_encode_fns[] = { 75192 Opcode_wur_smod_buf_4_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75193}; 75194 75195static xtensa_opcode_encode_fn Opcode_rur_smod_buf_5_encode_fns[] = { 75196 Opcode_rur_smod_buf_5_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75197}; 75198 75199static xtensa_opcode_encode_fn Opcode_wur_smod_buf_5_encode_fns[] = { 75200 Opcode_wur_smod_buf_5_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75201}; 75202 75203static xtensa_opcode_encode_fn Opcode_rur_smod_buf_6_encode_fns[] = { 75204 Opcode_rur_smod_buf_6_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75205}; 75206 75207static xtensa_opcode_encode_fn Opcode_wur_smod_buf_6_encode_fns[] = { 75208 Opcode_wur_smod_buf_6_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75209}; 75210 75211static xtensa_opcode_encode_fn Opcode_rur_smod_buf_7_encode_fns[] = { 75212 Opcode_rur_smod_buf_7_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75213}; 75214 75215static xtensa_opcode_encode_fn Opcode_wur_smod_buf_7_encode_fns[] = { 75216 Opcode_wur_smod_buf_7_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75217}; 75218 75219static xtensa_opcode_encode_fn Opcode_rur_weight_reg_encode_fns[] = { 75220 Opcode_rur_weight_reg_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75221}; 75222 75223static xtensa_opcode_encode_fn Opcode_wur_weight_reg_encode_fns[] = { 75224 Opcode_wur_weight_reg_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75225}; 75226 75227static xtensa_opcode_encode_fn Opcode_rur_scale_reg_encode_fns[] = { 75228 Opcode_rur_scale_reg_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75229}; 75230 75231static xtensa_opcode_encode_fn Opcode_wur_scale_reg_encode_fns[] = { 75232 Opcode_wur_scale_reg_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75233}; 75234 75235static xtensa_opcode_encode_fn Opcode_rur_llr_pos_encode_fns[] = { 75236 Opcode_rur_llr_pos_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75237}; 75238 75239static xtensa_opcode_encode_fn Opcode_wur_llr_pos_encode_fns[] = { 75240 Opcode_wur_llr_pos_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75241}; 75242 75243static xtensa_opcode_encode_fn Opcode_rur_smod_pos_encode_fns[] = { 75244 Opcode_rur_smod_pos_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75245}; 75246 75247static xtensa_opcode_encode_fn Opcode_wur_smod_pos_encode_fns[] = { 75248 Opcode_wur_smod_pos_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75249}; 75250 75251static xtensa_opcode_encode_fn Opcode_rur_perm_reg_encode_fns[] = { 75252 Opcode_rur_perm_reg_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75253}; 75254 75255static xtensa_opcode_encode_fn Opcode_wur_perm_reg_encode_fns[] = { 75256 Opcode_wur_perm_reg_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75257}; 75258 75259static xtensa_opcode_encode_fn Opcode_rur_smod_offset_table_0_encode_fns[] = { 75260 Opcode_rur_smod_offset_table_0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75261}; 75262 75263static xtensa_opcode_encode_fn Opcode_wur_smod_offset_table_0_encode_fns[] = { 75264 Opcode_wur_smod_offset_table_0_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75265}; 75266 75267static xtensa_opcode_encode_fn Opcode_rur_smod_offset_table_1_encode_fns[] = { 75268 Opcode_rur_smod_offset_table_1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75269}; 75270 75271static xtensa_opcode_encode_fn Opcode_wur_smod_offset_table_1_encode_fns[] = { 75272 Opcode_wur_smod_offset_table_1_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75273}; 75274 75275static xtensa_opcode_encode_fn Opcode_rur_smod_offset_table_2_encode_fns[] = { 75276 Opcode_rur_smod_offset_table_2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75277}; 75278 75279static xtensa_opcode_encode_fn Opcode_wur_smod_offset_table_2_encode_fns[] = { 75280 Opcode_wur_smod_offset_table_2_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75281}; 75282 75283static xtensa_opcode_encode_fn Opcode_rur_smod_offset_table_3_encode_fns[] = { 75284 Opcode_rur_smod_offset_table_3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75285}; 75286 75287static xtensa_opcode_encode_fn Opcode_wur_smod_offset_table_3_encode_fns[] = { 75288 Opcode_wur_smod_offset_table_3_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75289}; 75290 75291static xtensa_opcode_encode_fn Opcode_rur_phasor_n_encode_fns[] = { 75292 Opcode_rur_phasor_n_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75293}; 75294 75295static xtensa_opcode_encode_fn Opcode_wur_phasor_n_encode_fns[] = { 75296 Opcode_wur_phasor_n_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75297}; 75298 75299static xtensa_opcode_encode_fn Opcode_rur_phasor_offset_encode_fns[] = { 75300 Opcode_rur_phasor_offset_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75301}; 75302 75303static xtensa_opcode_encode_fn Opcode_wur_phasor_offset_encode_fns[] = { 75304 Opcode_wur_phasor_offset_Slot_inst_encode, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 75305}; 75306 75307 75308/* Opcode table. */ 75309 75310static xtensa_opcode_internal opcodes[] = { 75311 { "excw", ICLASS_xt_iclass_excw, 75312 0, 75313 Opcode_excw_encode_fns, 0, 0 }, 75314 { "rfe", ICLASS_xt_iclass_rfe, 75315 XTENSA_OPCODE_IS_JUMP, 75316 Opcode_rfe_encode_fns, 0, 0 }, 75317 { "rfde", ICLASS_xt_iclass_rfde, 75318 XTENSA_OPCODE_IS_JUMP, 75319 Opcode_rfde_encode_fns, 0, 0 }, 75320 { "syscall", ICLASS_xt_iclass_syscall, 75321 0, 75322 Opcode_syscall_encode_fns, 0, 0 }, 75323 { "simcall", ICLASS_xt_iclass_simcall, 75324 0, 75325 Opcode_simcall_encode_fns, 0, 0 }, 75326 { "call12", ICLASS_xt_iclass_call12, 75327 XTENSA_OPCODE_IS_CALL, 75328 Opcode_call12_encode_fns, 0, 0 }, 75329 { "call8", ICLASS_xt_iclass_call8, 75330 XTENSA_OPCODE_IS_CALL, 75331 Opcode_call8_encode_fns, 0, 0 }, 75332 { "call4", ICLASS_xt_iclass_call4, 75333 XTENSA_OPCODE_IS_CALL, 75334 Opcode_call4_encode_fns, 0, 0 }, 75335 { "callx12", ICLASS_xt_iclass_callx12, 75336 XTENSA_OPCODE_IS_CALL, 75337 Opcode_callx12_encode_fns, 0, 0 }, 75338 { "callx8", ICLASS_xt_iclass_callx8, 75339 XTENSA_OPCODE_IS_CALL, 75340 Opcode_callx8_encode_fns, 0, 0 }, 75341 { "callx4", ICLASS_xt_iclass_callx4, 75342 XTENSA_OPCODE_IS_CALL, 75343 Opcode_callx4_encode_fns, 0, 0 }, 75344 { "entry", ICLASS_xt_iclass_entry, 75345 0, 75346 Opcode_entry_encode_fns, 0, 0 }, 75347 { "movsp", ICLASS_xt_iclass_movsp, 75348 0, 75349 Opcode_movsp_encode_fns, 0, 0 }, 75350 { "rotw", ICLASS_xt_iclass_rotw, 75351 0, 75352 Opcode_rotw_encode_fns, 0, 0 }, 75353 { "retw", ICLASS_xt_iclass_retw, 75354 XTENSA_OPCODE_IS_JUMP, 75355 Opcode_retw_encode_fns, 0, 0 }, 75356 { "retw.n", ICLASS_xt_iclass_retw, 75357 XTENSA_OPCODE_IS_JUMP, 75358 Opcode_retw_n_encode_fns, 0, 0 }, 75359 { "rfwo", ICLASS_xt_iclass_rfwou, 75360 XTENSA_OPCODE_IS_JUMP, 75361 Opcode_rfwo_encode_fns, 0, 0 }, 75362 { "rfwu", ICLASS_xt_iclass_rfwou, 75363 XTENSA_OPCODE_IS_JUMP, 75364 Opcode_rfwu_encode_fns, 0, 0 }, 75365 { "l32e", ICLASS_xt_iclass_l32e, 75366 0, 75367 Opcode_l32e_encode_fns, 0, 0 }, 75368 { "s32e", ICLASS_xt_iclass_s32e, 75369 0, 75370 Opcode_s32e_encode_fns, 0, 0 }, 75371 { "rsr.windowbase", ICLASS_xt_iclass_rsr_windowbase, 75372 0, 75373 Opcode_rsr_windowbase_encode_fns, 0, 0 }, 75374 { "wsr.windowbase", ICLASS_xt_iclass_wsr_windowbase, 75375 0, 75376 Opcode_wsr_windowbase_encode_fns, 0, 0 }, 75377 { "xsr.windowbase", ICLASS_xt_iclass_xsr_windowbase, 75378 0, 75379 Opcode_xsr_windowbase_encode_fns, 0, 0 }, 75380 { "rsr.windowstart", ICLASS_xt_iclass_rsr_windowstart, 75381 0, 75382 Opcode_rsr_windowstart_encode_fns, 0, 0 }, 75383 { "wsr.windowstart", ICLASS_xt_iclass_wsr_windowstart, 75384 0, 75385 Opcode_wsr_windowstart_encode_fns, 0, 0 }, 75386 { "xsr.windowstart", ICLASS_xt_iclass_xsr_windowstart, 75387 0, 75388 Opcode_xsr_windowstart_encode_fns, 0, 0 }, 75389 { "add.n", ICLASS_xt_iclass_add_n, 75390 0, 75391 Opcode_add_n_encode_fns, 0, 0 }, 75392 { "addi.n", ICLASS_xt_iclass_addi_n, 75393 0, 75394 Opcode_addi_n_encode_fns, 0, 0 }, 75395 { "beqz.n", ICLASS_xt_iclass_bz6, 75396 XTENSA_OPCODE_IS_BRANCH, 75397 Opcode_beqz_n_encode_fns, 0, 0 }, 75398 { "bnez.n", ICLASS_xt_iclass_bz6, 75399 XTENSA_OPCODE_IS_BRANCH, 75400 Opcode_bnez_n_encode_fns, 0, 0 }, 75401 { "ill.n", ICLASS_xt_iclass_ill_n, 75402 0, 75403 Opcode_ill_n_encode_fns, 0, 0 }, 75404 { "l32i.n", ICLASS_xt_iclass_loadi4, 75405 0, 75406 Opcode_l32i_n_encode_fns, 0, 0 }, 75407 { "mov.n", ICLASS_xt_iclass_mov_n, 75408 0, 75409 Opcode_mov_n_encode_fns, 0, 0 }, 75410 { "movi.n", ICLASS_xt_iclass_movi_n, 75411 0, 75412 Opcode_movi_n_encode_fns, 0, 0 }, 75413 { "nop.n", ICLASS_xt_iclass_nopn, 75414 0, 75415 Opcode_nop_n_encode_fns, 0, 0 }, 75416 { "ret.n", ICLASS_xt_iclass_retn, 75417 XTENSA_OPCODE_IS_JUMP, 75418 Opcode_ret_n_encode_fns, 0, 0 }, 75419 { "s32i.n", ICLASS_xt_iclass_storei4, 75420 0, 75421 Opcode_s32i_n_encode_fns, 0, 0 }, 75422 { "rur.threadptr", ICLASS_rur_threadptr, 75423 0, 75424 Opcode_rur_threadptr_encode_fns, 0, 0 }, 75425 { "wur.threadptr", ICLASS_wur_threadptr, 75426 0, 75427 Opcode_wur_threadptr_encode_fns, 0, 0 }, 75428 { "addi", ICLASS_xt_iclass_addi, 75429 0, 75430 Opcode_addi_encode_fns, 0, 0 }, 75431 { "addmi", ICLASS_xt_iclass_addmi, 75432 0, 75433 Opcode_addmi_encode_fns, 0, 0 }, 75434 { "add", ICLASS_xt_iclass_addsub, 75435 0, 75436 Opcode_add_encode_fns, 0, 0 }, 75437 { "sub", ICLASS_xt_iclass_addsub, 75438 0, 75439 Opcode_sub_encode_fns, 0, 0 }, 75440 { "addx2", ICLASS_xt_iclass_addsub, 75441 0, 75442 Opcode_addx2_encode_fns, 0, 0 }, 75443 { "addx4", ICLASS_xt_iclass_addsub, 75444 0, 75445 Opcode_addx4_encode_fns, 0, 0 }, 75446 { "addx8", ICLASS_xt_iclass_addsub, 75447 0, 75448 Opcode_addx8_encode_fns, 0, 0 }, 75449 { "subx2", ICLASS_xt_iclass_addsub, 75450 0, 75451 Opcode_subx2_encode_fns, 0, 0 }, 75452 { "subx4", ICLASS_xt_iclass_addsub, 75453 0, 75454 Opcode_subx4_encode_fns, 0, 0 }, 75455 { "subx8", ICLASS_xt_iclass_addsub, 75456 0, 75457 Opcode_subx8_encode_fns, 0, 0 }, 75458 { "and", ICLASS_xt_iclass_bit, 75459 0, 75460 Opcode_and_encode_fns, 0, 0 }, 75461 { "or", ICLASS_xt_iclass_bit, 75462 0, 75463 Opcode_or_encode_fns, 0, 0 }, 75464 { "xor", ICLASS_xt_iclass_bit, 75465 0, 75466 Opcode_xor_encode_fns, 0, 0 }, 75467 { "beqi", ICLASS_xt_iclass_bsi8, 75468 XTENSA_OPCODE_IS_BRANCH, 75469 Opcode_beqi_encode_fns, 0, 0 }, 75470 { "bnei", ICLASS_xt_iclass_bsi8, 75471 XTENSA_OPCODE_IS_BRANCH, 75472 Opcode_bnei_encode_fns, 0, 0 }, 75473 { "bgei", ICLASS_xt_iclass_bsi8, 75474 XTENSA_OPCODE_IS_BRANCH, 75475 Opcode_bgei_encode_fns, 0, 0 }, 75476 { "blti", ICLASS_xt_iclass_bsi8, 75477 XTENSA_OPCODE_IS_BRANCH, 75478 Opcode_blti_encode_fns, 0, 0 }, 75479 { "bbci", ICLASS_xt_iclass_bsi8b, 75480 XTENSA_OPCODE_IS_BRANCH, 75481 Opcode_bbci_encode_fns, 0, 0 }, 75482 { "bbsi", ICLASS_xt_iclass_bsi8b, 75483 XTENSA_OPCODE_IS_BRANCH, 75484 Opcode_bbsi_encode_fns, 0, 0 }, 75485 { "bgeui", ICLASS_xt_iclass_bsi8u, 75486 XTENSA_OPCODE_IS_BRANCH, 75487 Opcode_bgeui_encode_fns, 0, 0 }, 75488 { "bltui", ICLASS_xt_iclass_bsi8u, 75489 XTENSA_OPCODE_IS_BRANCH, 75490 Opcode_bltui_encode_fns, 0, 0 }, 75491 { "beq", ICLASS_xt_iclass_bst8, 75492 XTENSA_OPCODE_IS_BRANCH, 75493 Opcode_beq_encode_fns, 0, 0 }, 75494 { "bne", ICLASS_xt_iclass_bst8, 75495 XTENSA_OPCODE_IS_BRANCH, 75496 Opcode_bne_encode_fns, 0, 0 }, 75497 { "bge", ICLASS_xt_iclass_bst8, 75498 XTENSA_OPCODE_IS_BRANCH, 75499 Opcode_bge_encode_fns, 0, 0 }, 75500 { "blt", ICLASS_xt_iclass_bst8, 75501 XTENSA_OPCODE_IS_BRANCH, 75502 Opcode_blt_encode_fns, 0, 0 }, 75503 { "bgeu", ICLASS_xt_iclass_bst8, 75504 XTENSA_OPCODE_IS_BRANCH, 75505 Opcode_bgeu_encode_fns, 0, 0 }, 75506 { "bltu", ICLASS_xt_iclass_bst8, 75507 XTENSA_OPCODE_IS_BRANCH, 75508 Opcode_bltu_encode_fns, 0, 0 }, 75509 { "bany", ICLASS_xt_iclass_bst8, 75510 XTENSA_OPCODE_IS_BRANCH, 75511 Opcode_bany_encode_fns, 0, 0 }, 75512 { "bnone", ICLASS_xt_iclass_bst8, 75513 XTENSA_OPCODE_IS_BRANCH, 75514 Opcode_bnone_encode_fns, 0, 0 }, 75515 { "ball", ICLASS_xt_iclass_bst8, 75516 XTENSA_OPCODE_IS_BRANCH, 75517 Opcode_ball_encode_fns, 0, 0 }, 75518 { "bnall", ICLASS_xt_iclass_bst8, 75519 XTENSA_OPCODE_IS_BRANCH, 75520 Opcode_bnall_encode_fns, 0, 0 }, 75521 { "bbc", ICLASS_xt_iclass_bst8, 75522 XTENSA_OPCODE_IS_BRANCH, 75523 Opcode_bbc_encode_fns, 0, 0 }, 75524 { "bbs", ICLASS_xt_iclass_bst8, 75525 XTENSA_OPCODE_IS_BRANCH, 75526 Opcode_bbs_encode_fns, 0, 0 }, 75527 { "beqz", ICLASS_xt_iclass_bsz12, 75528 XTENSA_OPCODE_IS_BRANCH, 75529 Opcode_beqz_encode_fns, 0, 0 }, 75530 { "bnez", ICLASS_xt_iclass_bsz12, 75531 XTENSA_OPCODE_IS_BRANCH, 75532 Opcode_bnez_encode_fns, 0, 0 }, 75533 { "bgez", ICLASS_xt_iclass_bsz12, 75534 XTENSA_OPCODE_IS_BRANCH, 75535 Opcode_bgez_encode_fns, 0, 0 }, 75536 { "bltz", ICLASS_xt_iclass_bsz12, 75537 XTENSA_OPCODE_IS_BRANCH, 75538 Opcode_bltz_encode_fns, 0, 0 }, 75539 { "call0", ICLASS_xt_iclass_call0, 75540 XTENSA_OPCODE_IS_CALL, 75541 Opcode_call0_encode_fns, 0, 0 }, 75542 { "callx0", ICLASS_xt_iclass_callx0, 75543 XTENSA_OPCODE_IS_CALL, 75544 Opcode_callx0_encode_fns, 0, 0 }, 75545 { "extui", ICLASS_xt_iclass_exti, 75546 0, 75547 Opcode_extui_encode_fns, 0, 0 }, 75548 { "ill", ICLASS_xt_iclass_ill, 75549 0, 75550 Opcode_ill_encode_fns, 0, 0 }, 75551 { "j", ICLASS_xt_iclass_jump, 75552 XTENSA_OPCODE_IS_JUMP, 75553 Opcode_j_encode_fns, 0, 0 }, 75554 { "jx", ICLASS_xt_iclass_jumpx, 75555 XTENSA_OPCODE_IS_JUMP, 75556 Opcode_jx_encode_fns, 0, 0 }, 75557 { "l16ui", ICLASS_xt_iclass_l16ui, 75558 0, 75559 Opcode_l16ui_encode_fns, 0, 0 }, 75560 { "l16si", ICLASS_xt_iclass_l16si, 75561 0, 75562 Opcode_l16si_encode_fns, 0, 0 }, 75563 { "l32i", ICLASS_xt_iclass_l32i, 75564 0, 75565 Opcode_l32i_encode_fns, 0, 0 }, 75566 { "l32r", ICLASS_xt_iclass_l32r, 75567 0, 75568 Opcode_l32r_encode_fns, 0, 0 }, 75569 { "l8ui", ICLASS_xt_iclass_l8i, 75570 0, 75571 Opcode_l8ui_encode_fns, 0, 0 }, 75572 { "loop", ICLASS_xt_iclass_loop, 75573 XTENSA_OPCODE_IS_LOOP, 75574 Opcode_loop_encode_fns, 0, 0 }, 75575 { "loopnez", ICLASS_xt_iclass_loopz, 75576 XTENSA_OPCODE_IS_LOOP, 75577 Opcode_loopnez_encode_fns, 0, 0 }, 75578 { "loopgtz", ICLASS_xt_iclass_loopz, 75579 XTENSA_OPCODE_IS_LOOP, 75580 Opcode_loopgtz_encode_fns, 0, 0 }, 75581 { "movi", ICLASS_xt_iclass_movi, 75582 0, 75583 Opcode_movi_encode_fns, 0, 0 }, 75584 { "moveqz", ICLASS_xt_iclass_movz, 75585 0, 75586 Opcode_moveqz_encode_fns, 0, 0 }, 75587 { "movnez", ICLASS_xt_iclass_movz, 75588 0, 75589 Opcode_movnez_encode_fns, 0, 0 }, 75590 { "movltz", ICLASS_xt_iclass_movz, 75591 0, 75592 Opcode_movltz_encode_fns, 0, 0 }, 75593 { "movgez", ICLASS_xt_iclass_movz, 75594 0, 75595 Opcode_movgez_encode_fns, 0, 0 }, 75596 { "neg", ICLASS_xt_iclass_neg, 75597 0, 75598 Opcode_neg_encode_fns, 0, 0 }, 75599 { "abs", ICLASS_xt_iclass_neg, 75600 0, 75601 Opcode_abs_encode_fns, 0, 0 }, 75602 { "nop", ICLASS_xt_iclass_nop, 75603 0, 75604 Opcode_nop_encode_fns, 0, 0 }, 75605 { "ret", ICLASS_xt_iclass_return, 75606 XTENSA_OPCODE_IS_JUMP, 75607 Opcode_ret_encode_fns, 0, 0 }, 75608 { "s16i", ICLASS_xt_iclass_s16i, 75609 0, 75610 Opcode_s16i_encode_fns, 0, 0 }, 75611 { "s32i", ICLASS_xt_iclass_s32i, 75612 0, 75613 Opcode_s32i_encode_fns, 0, 0 }, 75614 { "s8i", ICLASS_xt_iclass_s8i, 75615 0, 75616 Opcode_s8i_encode_fns, 0, 0 }, 75617 { "ssr", ICLASS_xt_iclass_sar, 75618 0, 75619 Opcode_ssr_encode_fns, 0, 0 }, 75620 { "ssl", ICLASS_xt_iclass_sar, 75621 0, 75622 Opcode_ssl_encode_fns, 0, 0 }, 75623 { "ssa8l", ICLASS_xt_iclass_sar, 75624 0, 75625 Opcode_ssa8l_encode_fns, 0, 0 }, 75626 { "ssa8b", ICLASS_xt_iclass_sar, 75627 0, 75628 Opcode_ssa8b_encode_fns, 0, 0 }, 75629 { "ssai", ICLASS_xt_iclass_sari, 75630 0, 75631 Opcode_ssai_encode_fns, 0, 0 }, 75632 { "sll", ICLASS_xt_iclass_shifts, 75633 0, 75634 Opcode_sll_encode_fns, 0, 0 }, 75635 { "src", ICLASS_xt_iclass_shiftst, 75636 0, 75637 Opcode_src_encode_fns, 0, 0 }, 75638 { "srl", ICLASS_xt_iclass_shiftt, 75639 0, 75640 Opcode_srl_encode_fns, 0, 0 }, 75641 { "sra", ICLASS_xt_iclass_shiftt, 75642 0, 75643 Opcode_sra_encode_fns, 0, 0 }, 75644 { "slli", ICLASS_xt_iclass_slli, 75645 0, 75646 Opcode_slli_encode_fns, 0, 0 }, 75647 { "srai", ICLASS_xt_iclass_srai, 75648 0, 75649 Opcode_srai_encode_fns, 0, 0 }, 75650 { "srli", ICLASS_xt_iclass_srli, 75651 0, 75652 Opcode_srli_encode_fns, 0, 0 }, 75653 { "memw", ICLASS_xt_iclass_memw, 75654 0, 75655 Opcode_memw_encode_fns, 0, 0 }, 75656 { "extw", ICLASS_xt_iclass_extw, 75657 0, 75658 Opcode_extw_encode_fns, 0, 0 }, 75659 { "isync", ICLASS_xt_iclass_isync, 75660 0, 75661 Opcode_isync_encode_fns, 0, 0 }, 75662 { "rsync", ICLASS_xt_iclass_sync, 75663 0, 75664 Opcode_rsync_encode_fns, 0, 0 }, 75665 { "esync", ICLASS_xt_iclass_sync, 75666 0, 75667 Opcode_esync_encode_fns, 0, 0 }, 75668 { "dsync", ICLASS_xt_iclass_sync, 75669 0, 75670 Opcode_dsync_encode_fns, 0, 0 }, 75671 { "rsil", ICLASS_xt_iclass_rsil, 75672 0, 75673 Opcode_rsil_encode_fns, 0, 0 }, 75674 { "rsr.lend", ICLASS_xt_iclass_rsr_lend, 75675 0, 75676 Opcode_rsr_lend_encode_fns, 0, 0 }, 75677 { "wsr.lend", ICLASS_xt_iclass_wsr_lend, 75678 0, 75679 Opcode_wsr_lend_encode_fns, 0, 0 }, 75680 { "xsr.lend", ICLASS_xt_iclass_xsr_lend, 75681 0, 75682 Opcode_xsr_lend_encode_fns, 0, 0 }, 75683 { "rsr.lcount", ICLASS_xt_iclass_rsr_lcount, 75684 0, 75685 Opcode_rsr_lcount_encode_fns, 0, 0 }, 75686 { "wsr.lcount", ICLASS_xt_iclass_wsr_lcount, 75687 0, 75688 Opcode_wsr_lcount_encode_fns, 0, 0 }, 75689 { "xsr.lcount", ICLASS_xt_iclass_xsr_lcount, 75690 0, 75691 Opcode_xsr_lcount_encode_fns, 0, 0 }, 75692 { "rsr.lbeg", ICLASS_xt_iclass_rsr_lbeg, 75693 0, 75694 Opcode_rsr_lbeg_encode_fns, 0, 0 }, 75695 { "wsr.lbeg", ICLASS_xt_iclass_wsr_lbeg, 75696 0, 75697 Opcode_wsr_lbeg_encode_fns, 0, 0 }, 75698 { "xsr.lbeg", ICLASS_xt_iclass_xsr_lbeg, 75699 0, 75700 Opcode_xsr_lbeg_encode_fns, 0, 0 }, 75701 { "rsr.sar", ICLASS_xt_iclass_rsr_sar, 75702 0, 75703 Opcode_rsr_sar_encode_fns, 0, 0 }, 75704 { "wsr.sar", ICLASS_xt_iclass_wsr_sar, 75705 0, 75706 Opcode_wsr_sar_encode_fns, 0, 0 }, 75707 { "xsr.sar", ICLASS_xt_iclass_xsr_sar, 75708 0, 75709 Opcode_xsr_sar_encode_fns, 0, 0 }, 75710 { "rsr.litbase", ICLASS_xt_iclass_rsr_litbase, 75711 0, 75712 Opcode_rsr_litbase_encode_fns, 0, 0 }, 75713 { "wsr.litbase", ICLASS_xt_iclass_wsr_litbase, 75714 0, 75715 Opcode_wsr_litbase_encode_fns, 0, 0 }, 75716 { "xsr.litbase", ICLASS_xt_iclass_xsr_litbase, 75717 0, 75718 Opcode_xsr_litbase_encode_fns, 0, 0 }, 75719 { "rsr.176", ICLASS_xt_iclass_rsr_176, 75720 0, 75721 Opcode_rsr_176_encode_fns, 0, 0 }, 75722 { "wsr.176", ICLASS_xt_iclass_wsr_176, 75723 0, 75724 Opcode_wsr_176_encode_fns, 0, 0 }, 75725 { "rsr.208", ICLASS_xt_iclass_rsr_208, 75726 0, 75727 Opcode_rsr_208_encode_fns, 0, 0 }, 75728 { "rsr.ps", ICLASS_xt_iclass_rsr_ps, 75729 0, 75730 Opcode_rsr_ps_encode_fns, 0, 0 }, 75731 { "wsr.ps", ICLASS_xt_iclass_wsr_ps, 75732 0, 75733 Opcode_wsr_ps_encode_fns, 0, 0 }, 75734 { "xsr.ps", ICLASS_xt_iclass_xsr_ps, 75735 0, 75736 Opcode_xsr_ps_encode_fns, 0, 0 }, 75737 { "rsr.epc1", ICLASS_xt_iclass_rsr_epc1, 75738 0, 75739 Opcode_rsr_epc1_encode_fns, 0, 0 }, 75740 { "wsr.epc1", ICLASS_xt_iclass_wsr_epc1, 75741 0, 75742 Opcode_wsr_epc1_encode_fns, 0, 0 }, 75743 { "xsr.epc1", ICLASS_xt_iclass_xsr_epc1, 75744 0, 75745 Opcode_xsr_epc1_encode_fns, 0, 0 }, 75746 { "rsr.excsave1", ICLASS_xt_iclass_rsr_excsave1, 75747 0, 75748 Opcode_rsr_excsave1_encode_fns, 0, 0 }, 75749 { "wsr.excsave1", ICLASS_xt_iclass_wsr_excsave1, 75750 0, 75751 Opcode_wsr_excsave1_encode_fns, 0, 0 }, 75752 { "xsr.excsave1", ICLASS_xt_iclass_xsr_excsave1, 75753 0, 75754 Opcode_xsr_excsave1_encode_fns, 0, 0 }, 75755 { "rsr.epc2", ICLASS_xt_iclass_rsr_epc2, 75756 0, 75757 Opcode_rsr_epc2_encode_fns, 0, 0 }, 75758 { "wsr.epc2", ICLASS_xt_iclass_wsr_epc2, 75759 0, 75760 Opcode_wsr_epc2_encode_fns, 0, 0 }, 75761 { "xsr.epc2", ICLASS_xt_iclass_xsr_epc2, 75762 0, 75763 Opcode_xsr_epc2_encode_fns, 0, 0 }, 75764 { "rsr.excsave2", ICLASS_xt_iclass_rsr_excsave2, 75765 0, 75766 Opcode_rsr_excsave2_encode_fns, 0, 0 }, 75767 { "wsr.excsave2", ICLASS_xt_iclass_wsr_excsave2, 75768 0, 75769 Opcode_wsr_excsave2_encode_fns, 0, 0 }, 75770 { "xsr.excsave2", ICLASS_xt_iclass_xsr_excsave2, 75771 0, 75772 Opcode_xsr_excsave2_encode_fns, 0, 0 }, 75773 { "rsr.epc3", ICLASS_xt_iclass_rsr_epc3, 75774 0, 75775 Opcode_rsr_epc3_encode_fns, 0, 0 }, 75776 { "wsr.epc3", ICLASS_xt_iclass_wsr_epc3, 75777 0, 75778 Opcode_wsr_epc3_encode_fns, 0, 0 }, 75779 { "xsr.epc3", ICLASS_xt_iclass_xsr_epc3, 75780 0, 75781 Opcode_xsr_epc3_encode_fns, 0, 0 }, 75782 { "rsr.excsave3", ICLASS_xt_iclass_rsr_excsave3, 75783 0, 75784 Opcode_rsr_excsave3_encode_fns, 0, 0 }, 75785 { "wsr.excsave3", ICLASS_xt_iclass_wsr_excsave3, 75786 0, 75787 Opcode_wsr_excsave3_encode_fns, 0, 0 }, 75788 { "xsr.excsave3", ICLASS_xt_iclass_xsr_excsave3, 75789 0, 75790 Opcode_xsr_excsave3_encode_fns, 0, 0 }, 75791 { "rsr.epc4", ICLASS_xt_iclass_rsr_epc4, 75792 0, 75793 Opcode_rsr_epc4_encode_fns, 0, 0 }, 75794 { "wsr.epc4", ICLASS_xt_iclass_wsr_epc4, 75795 0, 75796 Opcode_wsr_epc4_encode_fns, 0, 0 }, 75797 { "xsr.epc4", ICLASS_xt_iclass_xsr_epc4, 75798 0, 75799 Opcode_xsr_epc4_encode_fns, 0, 0 }, 75800 { "rsr.excsave4", ICLASS_xt_iclass_rsr_excsave4, 75801 0, 75802 Opcode_rsr_excsave4_encode_fns, 0, 0 }, 75803 { "wsr.excsave4", ICLASS_xt_iclass_wsr_excsave4, 75804 0, 75805 Opcode_wsr_excsave4_encode_fns, 0, 0 }, 75806 { "xsr.excsave4", ICLASS_xt_iclass_xsr_excsave4, 75807 0, 75808 Opcode_xsr_excsave4_encode_fns, 0, 0 }, 75809 { "rsr.epc5", ICLASS_xt_iclass_rsr_epc5, 75810 0, 75811 Opcode_rsr_epc5_encode_fns, 0, 0 }, 75812 { "wsr.epc5", ICLASS_xt_iclass_wsr_epc5, 75813 0, 75814 Opcode_wsr_epc5_encode_fns, 0, 0 }, 75815 { "xsr.epc5", ICLASS_xt_iclass_xsr_epc5, 75816 0, 75817 Opcode_xsr_epc5_encode_fns, 0, 0 }, 75818 { "rsr.excsave5", ICLASS_xt_iclass_rsr_excsave5, 75819 0, 75820 Opcode_rsr_excsave5_encode_fns, 0, 0 }, 75821 { "wsr.excsave5", ICLASS_xt_iclass_wsr_excsave5, 75822 0, 75823 Opcode_wsr_excsave5_encode_fns, 0, 0 }, 75824 { "xsr.excsave5", ICLASS_xt_iclass_xsr_excsave5, 75825 0, 75826 Opcode_xsr_excsave5_encode_fns, 0, 0 }, 75827 { "rsr.epc6", ICLASS_xt_iclass_rsr_epc6, 75828 0, 75829 Opcode_rsr_epc6_encode_fns, 0, 0 }, 75830 { "wsr.epc6", ICLASS_xt_iclass_wsr_epc6, 75831 0, 75832 Opcode_wsr_epc6_encode_fns, 0, 0 }, 75833 { "xsr.epc6", ICLASS_xt_iclass_xsr_epc6, 75834 0, 75835 Opcode_xsr_epc6_encode_fns, 0, 0 }, 75836 { "rsr.excsave6", ICLASS_xt_iclass_rsr_excsave6, 75837 0, 75838 Opcode_rsr_excsave6_encode_fns, 0, 0 }, 75839 { "wsr.excsave6", ICLASS_xt_iclass_wsr_excsave6, 75840 0, 75841 Opcode_wsr_excsave6_encode_fns, 0, 0 }, 75842 { "xsr.excsave6", ICLASS_xt_iclass_xsr_excsave6, 75843 0, 75844 Opcode_xsr_excsave6_encode_fns, 0, 0 }, 75845 { "rsr.eps2", ICLASS_xt_iclass_rsr_eps2, 75846 0, 75847 Opcode_rsr_eps2_encode_fns, 0, 0 }, 75848 { "wsr.eps2", ICLASS_xt_iclass_wsr_eps2, 75849 0, 75850 Opcode_wsr_eps2_encode_fns, 0, 0 }, 75851 { "xsr.eps2", ICLASS_xt_iclass_xsr_eps2, 75852 0, 75853 Opcode_xsr_eps2_encode_fns, 0, 0 }, 75854 { "rsr.eps3", ICLASS_xt_iclass_rsr_eps3, 75855 0, 75856 Opcode_rsr_eps3_encode_fns, 0, 0 }, 75857 { "wsr.eps3", ICLASS_xt_iclass_wsr_eps3, 75858 0, 75859 Opcode_wsr_eps3_encode_fns, 0, 0 }, 75860 { "xsr.eps3", ICLASS_xt_iclass_xsr_eps3, 75861 0, 75862 Opcode_xsr_eps3_encode_fns, 0, 0 }, 75863 { "rsr.eps4", ICLASS_xt_iclass_rsr_eps4, 75864 0, 75865 Opcode_rsr_eps4_encode_fns, 0, 0 }, 75866 { "wsr.eps4", ICLASS_xt_iclass_wsr_eps4, 75867 0, 75868 Opcode_wsr_eps4_encode_fns, 0, 0 }, 75869 { "xsr.eps4", ICLASS_xt_iclass_xsr_eps4, 75870 0, 75871 Opcode_xsr_eps4_encode_fns, 0, 0 }, 75872 { "rsr.eps5", ICLASS_xt_iclass_rsr_eps5, 75873 0, 75874 Opcode_rsr_eps5_encode_fns, 0, 0 }, 75875 { "wsr.eps5", ICLASS_xt_iclass_wsr_eps5, 75876 0, 75877 Opcode_wsr_eps5_encode_fns, 0, 0 }, 75878 { "xsr.eps5", ICLASS_xt_iclass_xsr_eps5, 75879 0, 75880 Opcode_xsr_eps5_encode_fns, 0, 0 }, 75881 { "rsr.eps6", ICLASS_xt_iclass_rsr_eps6, 75882 0, 75883 Opcode_rsr_eps6_encode_fns, 0, 0 }, 75884 { "wsr.eps6", ICLASS_xt_iclass_wsr_eps6, 75885 0, 75886 Opcode_wsr_eps6_encode_fns, 0, 0 }, 75887 { "xsr.eps6", ICLASS_xt_iclass_xsr_eps6, 75888 0, 75889 Opcode_xsr_eps6_encode_fns, 0, 0 }, 75890 { "rsr.excvaddr", ICLASS_xt_iclass_rsr_excvaddr, 75891 0, 75892 Opcode_rsr_excvaddr_encode_fns, 0, 0 }, 75893 { "wsr.excvaddr", ICLASS_xt_iclass_wsr_excvaddr, 75894 0, 75895 Opcode_wsr_excvaddr_encode_fns, 0, 0 }, 75896 { "xsr.excvaddr", ICLASS_xt_iclass_xsr_excvaddr, 75897 0, 75898 Opcode_xsr_excvaddr_encode_fns, 0, 0 }, 75899 { "rsr.depc", ICLASS_xt_iclass_rsr_depc, 75900 0, 75901 Opcode_rsr_depc_encode_fns, 0, 0 }, 75902 { "wsr.depc", ICLASS_xt_iclass_wsr_depc, 75903 0, 75904 Opcode_wsr_depc_encode_fns, 0, 0 }, 75905 { "xsr.depc", ICLASS_xt_iclass_xsr_depc, 75906 0, 75907 Opcode_xsr_depc_encode_fns, 0, 0 }, 75908 { "rsr.exccause", ICLASS_xt_iclass_rsr_exccause, 75909 0, 75910 Opcode_rsr_exccause_encode_fns, 0, 0 }, 75911 { "wsr.exccause", ICLASS_xt_iclass_wsr_exccause, 75912 0, 75913 Opcode_wsr_exccause_encode_fns, 0, 0 }, 75914 { "xsr.exccause", ICLASS_xt_iclass_xsr_exccause, 75915 0, 75916 Opcode_xsr_exccause_encode_fns, 0, 0 }, 75917 { "rsr.prid", ICLASS_xt_iclass_rsr_prid, 75918 0, 75919 Opcode_rsr_prid_encode_fns, 0, 0 }, 75920 { "rsr.vecbase", ICLASS_xt_iclass_rsr_vecbase, 75921 0, 75922 Opcode_rsr_vecbase_encode_fns, 0, 0 }, 75923 { "wsr.vecbase", ICLASS_xt_iclass_wsr_vecbase, 75924 0, 75925 Opcode_wsr_vecbase_encode_fns, 0, 0 }, 75926 { "xsr.vecbase", ICLASS_xt_iclass_xsr_vecbase, 75927 0, 75928 Opcode_xsr_vecbase_encode_fns, 0, 0 }, 75929 { "mul16u", ICLASS_xt_mul16, 75930 0, 75931 Opcode_mul16u_encode_fns, 0, 0 }, 75932 { "mul16s", ICLASS_xt_mul16, 75933 0, 75934 Opcode_mul16s_encode_fns, 0, 0 }, 75935 { "rfi", ICLASS_xt_iclass_rfi, 75936 XTENSA_OPCODE_IS_JUMP, 75937 Opcode_rfi_encode_fns, 0, 0 }, 75938 { "waiti", ICLASS_xt_iclass_wait, 75939 0, 75940 Opcode_waiti_encode_fns, 0, 0 }, 75941 { "rsr.interrupt", ICLASS_xt_iclass_rsr_interrupt, 75942 0, 75943 Opcode_rsr_interrupt_encode_fns, 0, 0 }, 75944 { "wsr.intset", ICLASS_xt_iclass_wsr_intset, 75945 0, 75946 Opcode_wsr_intset_encode_fns, 0, 0 }, 75947 { "wsr.intclear", ICLASS_xt_iclass_wsr_intclear, 75948 0, 75949 Opcode_wsr_intclear_encode_fns, 0, 0 }, 75950 { "rsr.intenable", ICLASS_xt_iclass_rsr_intenable, 75951 0, 75952 Opcode_rsr_intenable_encode_fns, 0, 0 }, 75953 { "wsr.intenable", ICLASS_xt_iclass_wsr_intenable, 75954 0, 75955 Opcode_wsr_intenable_encode_fns, 0, 0 }, 75956 { "xsr.intenable", ICLASS_xt_iclass_xsr_intenable, 75957 0, 75958 Opcode_xsr_intenable_encode_fns, 0, 0 }, 75959 { "break", ICLASS_xt_iclass_break, 75960 0, 75961 Opcode_break_encode_fns, 0, 0 }, 75962 { "break.n", ICLASS_xt_iclass_break_n, 75963 0, 75964 Opcode_break_n_encode_fns, 0, 0 }, 75965 { "rsr.dbreaka0", ICLASS_xt_iclass_rsr_dbreaka0, 75966 0, 75967 Opcode_rsr_dbreaka0_encode_fns, 0, 0 }, 75968 { "wsr.dbreaka0", ICLASS_xt_iclass_wsr_dbreaka0, 75969 0, 75970 Opcode_wsr_dbreaka0_encode_fns, 0, 0 }, 75971 { "xsr.dbreaka0", ICLASS_xt_iclass_xsr_dbreaka0, 75972 0, 75973 Opcode_xsr_dbreaka0_encode_fns, 0, 0 }, 75974 { "rsr.dbreakc0", ICLASS_xt_iclass_rsr_dbreakc0, 75975 0, 75976 Opcode_rsr_dbreakc0_encode_fns, 0, 0 }, 75977 { "wsr.dbreakc0", ICLASS_xt_iclass_wsr_dbreakc0, 75978 0, 75979 Opcode_wsr_dbreakc0_encode_fns, 0, 0 }, 75980 { "xsr.dbreakc0", ICLASS_xt_iclass_xsr_dbreakc0, 75981 0, 75982 Opcode_xsr_dbreakc0_encode_fns, 0, 0 }, 75983 { "rsr.dbreaka1", ICLASS_xt_iclass_rsr_dbreaka1, 75984 0, 75985 Opcode_rsr_dbreaka1_encode_fns, 0, 0 }, 75986 { "wsr.dbreaka1", ICLASS_xt_iclass_wsr_dbreaka1, 75987 0, 75988 Opcode_wsr_dbreaka1_encode_fns, 0, 0 }, 75989 { "xsr.dbreaka1", ICLASS_xt_iclass_xsr_dbreaka1, 75990 0, 75991 Opcode_xsr_dbreaka1_encode_fns, 0, 0 }, 75992 { "rsr.dbreakc1", ICLASS_xt_iclass_rsr_dbreakc1, 75993 0, 75994 Opcode_rsr_dbreakc1_encode_fns, 0, 0 }, 75995 { "wsr.dbreakc1", ICLASS_xt_iclass_wsr_dbreakc1, 75996 0, 75997 Opcode_wsr_dbreakc1_encode_fns, 0, 0 }, 75998 { "xsr.dbreakc1", ICLASS_xt_iclass_xsr_dbreakc1, 75999 0, 76000 Opcode_xsr_dbreakc1_encode_fns, 0, 0 }, 76001 { "rsr.ibreaka0", ICLASS_xt_iclass_rsr_ibreaka0, 76002 0, 76003 Opcode_rsr_ibreaka0_encode_fns, 0, 0 }, 76004 { "wsr.ibreaka0", ICLASS_xt_iclass_wsr_ibreaka0, 76005 0, 76006 Opcode_wsr_ibreaka0_encode_fns, 0, 0 }, 76007 { "xsr.ibreaka0", ICLASS_xt_iclass_xsr_ibreaka0, 76008 0, 76009 Opcode_xsr_ibreaka0_encode_fns, 0, 0 }, 76010 { "rsr.ibreaka1", ICLASS_xt_iclass_rsr_ibreaka1, 76011 0, 76012 Opcode_rsr_ibreaka1_encode_fns, 0, 0 }, 76013 { "wsr.ibreaka1", ICLASS_xt_iclass_wsr_ibreaka1, 76014 0, 76015 Opcode_wsr_ibreaka1_encode_fns, 0, 0 }, 76016 { "xsr.ibreaka1", ICLASS_xt_iclass_xsr_ibreaka1, 76017 0, 76018 Opcode_xsr_ibreaka1_encode_fns, 0, 0 }, 76019 { "rsr.ibreakenable", ICLASS_xt_iclass_rsr_ibreakenable, 76020 0, 76021 Opcode_rsr_ibreakenable_encode_fns, 0, 0 }, 76022 { "wsr.ibreakenable", ICLASS_xt_iclass_wsr_ibreakenable, 76023 0, 76024 Opcode_wsr_ibreakenable_encode_fns, 0, 0 }, 76025 { "xsr.ibreakenable", ICLASS_xt_iclass_xsr_ibreakenable, 76026 0, 76027 Opcode_xsr_ibreakenable_encode_fns, 0, 0 }, 76028 { "rsr.debugcause", ICLASS_xt_iclass_rsr_debugcause, 76029 0, 76030 Opcode_rsr_debugcause_encode_fns, 0, 0 }, 76031 { "wsr.debugcause", ICLASS_xt_iclass_wsr_debugcause, 76032 0, 76033 Opcode_wsr_debugcause_encode_fns, 0, 0 }, 76034 { "xsr.debugcause", ICLASS_xt_iclass_xsr_debugcause, 76035 0, 76036 Opcode_xsr_debugcause_encode_fns, 0, 0 }, 76037 { "rsr.icount", ICLASS_xt_iclass_rsr_icount, 76038 0, 76039 Opcode_rsr_icount_encode_fns, 0, 0 }, 76040 { "wsr.icount", ICLASS_xt_iclass_wsr_icount, 76041 0, 76042 Opcode_wsr_icount_encode_fns, 0, 0 }, 76043 { "xsr.icount", ICLASS_xt_iclass_xsr_icount, 76044 0, 76045 Opcode_xsr_icount_encode_fns, 0, 0 }, 76046 { "rsr.icountlevel", ICLASS_xt_iclass_rsr_icountlevel, 76047 0, 76048 Opcode_rsr_icountlevel_encode_fns, 0, 0 }, 76049 { "wsr.icountlevel", ICLASS_xt_iclass_wsr_icountlevel, 76050 0, 76051 Opcode_wsr_icountlevel_encode_fns, 0, 0 }, 76052 { "xsr.icountlevel", ICLASS_xt_iclass_xsr_icountlevel, 76053 0, 76054 Opcode_xsr_icountlevel_encode_fns, 0, 0 }, 76055 { "rsr.ddr", ICLASS_xt_iclass_rsr_ddr, 76056 0, 76057 Opcode_rsr_ddr_encode_fns, 0, 0 }, 76058 { "wsr.ddr", ICLASS_xt_iclass_wsr_ddr, 76059 0, 76060 Opcode_wsr_ddr_encode_fns, 0, 0 }, 76061 { "xsr.ddr", ICLASS_xt_iclass_xsr_ddr, 76062 0, 76063 Opcode_xsr_ddr_encode_fns, 0, 0 }, 76064 { "rfdo", ICLASS_xt_iclass_rfdo, 76065 XTENSA_OPCODE_IS_JUMP, 76066 Opcode_rfdo_encode_fns, 0, 0 }, 76067 { "rfdd", ICLASS_xt_iclass_rfdd, 76068 XTENSA_OPCODE_IS_JUMP, 76069 Opcode_rfdd_encode_fns, 0, 0 }, 76070 { "wsr.mmid", ICLASS_xt_iclass_wsr_mmid, 76071 0, 76072 Opcode_wsr_mmid_encode_fns, 0, 0 }, 76073 { "andb", ICLASS_xt_iclass_bbool1, 76074 0, 76075 Opcode_andb_encode_fns, 0, 0 }, 76076 { "andbc", ICLASS_xt_iclass_bbool1, 76077 0, 76078 Opcode_andbc_encode_fns, 0, 0 }, 76079 { "orb", ICLASS_xt_iclass_bbool1, 76080 0, 76081 Opcode_orb_encode_fns, 0, 0 }, 76082 { "orbc", ICLASS_xt_iclass_bbool1, 76083 0, 76084 Opcode_orbc_encode_fns, 0, 0 }, 76085 { "xorb", ICLASS_xt_iclass_bbool1, 76086 0, 76087 Opcode_xorb_encode_fns, 0, 0 }, 76088 { "any4", ICLASS_xt_iclass_bbool4, 76089 0, 76090 Opcode_any4_encode_fns, 0, 0 }, 76091 { "all4", ICLASS_xt_iclass_bbool4, 76092 0, 76093 Opcode_all4_encode_fns, 0, 0 }, 76094 { "any8", ICLASS_xt_iclass_bbool8, 76095 0, 76096 Opcode_any8_encode_fns, 0, 0 }, 76097 { "all8", ICLASS_xt_iclass_bbool8, 76098 0, 76099 Opcode_all8_encode_fns, 0, 0 }, 76100 { "bf", ICLASS_xt_iclass_bbranch, 76101 XTENSA_OPCODE_IS_BRANCH, 76102 Opcode_bf_encode_fns, 0, 0 }, 76103 { "bt", ICLASS_xt_iclass_bbranch, 76104 XTENSA_OPCODE_IS_BRANCH, 76105 Opcode_bt_encode_fns, 0, 0 }, 76106 { "movf", ICLASS_xt_iclass_bmove, 76107 0, 76108 Opcode_movf_encode_fns, 0, 0 }, 76109 { "movt", ICLASS_xt_iclass_bmove, 76110 0, 76111 Opcode_movt_encode_fns, 0, 0 }, 76112 { "rsr.br", ICLASS_xt_iclass_RSR_BR, 76113 0, 76114 Opcode_rsr_br_encode_fns, 0, 0 }, 76115 { "wsr.br", ICLASS_xt_iclass_WSR_BR, 76116 0, 76117 Opcode_wsr_br_encode_fns, 0, 0 }, 76118 { "xsr.br", ICLASS_xt_iclass_XSR_BR, 76119 0, 76120 Opcode_xsr_br_encode_fns, 0, 0 }, 76121 { "rsr.ccount", ICLASS_xt_iclass_rsr_ccount, 76122 0, 76123 Opcode_rsr_ccount_encode_fns, 0, 0 }, 76124 { "wsr.ccount", ICLASS_xt_iclass_wsr_ccount, 76125 0, 76126 Opcode_wsr_ccount_encode_fns, 0, 0 }, 76127 { "xsr.ccount", ICLASS_xt_iclass_xsr_ccount, 76128 0, 76129 Opcode_xsr_ccount_encode_fns, 0, 0 }, 76130 { "rsr.ccompare0", ICLASS_xt_iclass_rsr_ccompare0, 76131 0, 76132 Opcode_rsr_ccompare0_encode_fns, 0, 0 }, 76133 { "wsr.ccompare0", ICLASS_xt_iclass_wsr_ccompare0, 76134 0, 76135 Opcode_wsr_ccompare0_encode_fns, 0, 0 }, 76136 { "xsr.ccompare0", ICLASS_xt_iclass_xsr_ccompare0, 76137 0, 76138 Opcode_xsr_ccompare0_encode_fns, 0, 0 }, 76139 { "rsr.ccompare1", ICLASS_xt_iclass_rsr_ccompare1, 76140 0, 76141 Opcode_rsr_ccompare1_encode_fns, 0, 0 }, 76142 { "wsr.ccompare1", ICLASS_xt_iclass_wsr_ccompare1, 76143 0, 76144 Opcode_wsr_ccompare1_encode_fns, 0, 0 }, 76145 { "xsr.ccompare1", ICLASS_xt_iclass_xsr_ccompare1, 76146 0, 76147 Opcode_xsr_ccompare1_encode_fns, 0, 0 }, 76148 { "ipf", ICLASS_xt_iclass_icache, 76149 0, 76150 Opcode_ipf_encode_fns, 0, 0 }, 76151 { "ihi", ICLASS_xt_iclass_icache, 76152 0, 76153 Opcode_ihi_encode_fns, 0, 0 }, 76154 { "ipfl", ICLASS_xt_iclass_icache_lock, 76155 0, 76156 Opcode_ipfl_encode_fns, 0, 0 }, 76157 { "ihu", ICLASS_xt_iclass_icache_lock, 76158 0, 76159 Opcode_ihu_encode_fns, 0, 0 }, 76160 { "iiu", ICLASS_xt_iclass_icache_lock, 76161 0, 76162 Opcode_iiu_encode_fns, 0, 0 }, 76163 { "iii", ICLASS_xt_iclass_icache_inv, 76164 0, 76165 Opcode_iii_encode_fns, 0, 0 }, 76166 { "lict", ICLASS_xt_iclass_licx, 76167 0, 76168 Opcode_lict_encode_fns, 0, 0 }, 76169 { "licw", ICLASS_xt_iclass_licx, 76170 0, 76171 Opcode_licw_encode_fns, 0, 0 }, 76172 { "sict", ICLASS_xt_iclass_sicx, 76173 0, 76174 Opcode_sict_encode_fns, 0, 0 }, 76175 { "sicw", ICLASS_xt_iclass_sicx, 76176 0, 76177 Opcode_sicw_encode_fns, 0, 0 }, 76178 { "dhwb", ICLASS_xt_iclass_dcache, 76179 0, 76180 Opcode_dhwb_encode_fns, 0, 0 }, 76181 { "dhwbi", ICLASS_xt_iclass_dcache, 76182 0, 76183 Opcode_dhwbi_encode_fns, 0, 0 }, 76184 { "diwb", ICLASS_xt_iclass_dcache_ind, 76185 0, 76186 Opcode_diwb_encode_fns, 0, 0 }, 76187 { "diwbi", ICLASS_xt_iclass_dcache_ind, 76188 0, 76189 Opcode_diwbi_encode_fns, 0, 0 }, 76190 { "dhi", ICLASS_xt_iclass_dcache_inv, 76191 0, 76192 Opcode_dhi_encode_fns, 0, 0 }, 76193 { "dii", ICLASS_xt_iclass_dcache_inv, 76194 0, 76195 Opcode_dii_encode_fns, 0, 0 }, 76196 { "dpfr", ICLASS_xt_iclass_dpf, 76197 0, 76198 Opcode_dpfr_encode_fns, 0, 0 }, 76199 { "dpfw", ICLASS_xt_iclass_dpf, 76200 0, 76201 Opcode_dpfw_encode_fns, 0, 0 }, 76202 { "dpfro", ICLASS_xt_iclass_dpf, 76203 0, 76204 Opcode_dpfro_encode_fns, 0, 0 }, 76205 { "dpfwo", ICLASS_xt_iclass_dpf, 76206 0, 76207 Opcode_dpfwo_encode_fns, 0, 0 }, 76208 { "dpfl", ICLASS_xt_iclass_dcache_lock, 76209 0, 76210 Opcode_dpfl_encode_fns, 0, 0 }, 76211 { "dhu", ICLASS_xt_iclass_dcache_lock, 76212 0, 76213 Opcode_dhu_encode_fns, 0, 0 }, 76214 { "diu", ICLASS_xt_iclass_dcache_lock, 76215 0, 76216 Opcode_diu_encode_fns, 0, 0 }, 76217 { "sdct", ICLASS_xt_iclass_sdct, 76218 0, 76219 Opcode_sdct_encode_fns, 0, 0 }, 76220 { "ldct", ICLASS_xt_iclass_ldct, 76221 0, 76222 Opcode_ldct_encode_fns, 0, 0 }, 76223 { "idtlb", ICLASS_xt_iclass_idtlb, 76224 0, 76225 Opcode_idtlb_encode_fns, 0, 0 }, 76226 { "pdtlb", ICLASS_xt_iclass_rdtlb, 76227 0, 76228 Opcode_pdtlb_encode_fns, 0, 0 }, 76229 { "rdtlb0", ICLASS_xt_iclass_rdtlb, 76230 0, 76231 Opcode_rdtlb0_encode_fns, 0, 0 }, 76232 { "rdtlb1", ICLASS_xt_iclass_rdtlb, 76233 0, 76234 Opcode_rdtlb1_encode_fns, 0, 0 }, 76235 { "wdtlb", ICLASS_xt_iclass_wdtlb, 76236 0, 76237 Opcode_wdtlb_encode_fns, 0, 0 }, 76238 { "iitlb", ICLASS_xt_iclass_iitlb, 76239 0, 76240 Opcode_iitlb_encode_fns, 0, 0 }, 76241 { "pitlb", ICLASS_xt_iclass_ritlb, 76242 0, 76243 Opcode_pitlb_encode_fns, 0, 0 }, 76244 { "ritlb0", ICLASS_xt_iclass_ritlb, 76245 0, 76246 Opcode_ritlb0_encode_fns, 0, 0 }, 76247 { "ritlb1", ICLASS_xt_iclass_ritlb, 76248 0, 76249 Opcode_ritlb1_encode_fns, 0, 0 }, 76250 { "witlb", ICLASS_xt_iclass_witlb, 76251 0, 76252 Opcode_witlb_encode_fns, 0, 0 }, 76253 { "rsr.cpenable", ICLASS_xt_iclass_rsr_cpenable, 76254 0, 76255 Opcode_rsr_cpenable_encode_fns, 0, 0 }, 76256 { "wsr.cpenable", ICLASS_xt_iclass_wsr_cpenable, 76257 0, 76258 Opcode_wsr_cpenable_encode_fns, 0, 0 }, 76259 { "xsr.cpenable", ICLASS_xt_iclass_xsr_cpenable, 76260 0, 76261 Opcode_xsr_cpenable_encode_fns, 0, 0 }, 76262 { "clamps", ICLASS_xt_iclass_clamp, 76263 0, 76264 Opcode_clamps_encode_fns, 0, 0 }, 76265 { "min", ICLASS_xt_iclass_minmax, 76266 0, 76267 Opcode_min_encode_fns, 0, 0 }, 76268 { "max", ICLASS_xt_iclass_minmax, 76269 0, 76270 Opcode_max_encode_fns, 0, 0 }, 76271 { "minu", ICLASS_xt_iclass_minmax, 76272 0, 76273 Opcode_minu_encode_fns, 0, 0 }, 76274 { "maxu", ICLASS_xt_iclass_minmax, 76275 0, 76276 Opcode_maxu_encode_fns, 0, 0 }, 76277 { "nsa", ICLASS_xt_iclass_nsa, 76278 0, 76279 Opcode_nsa_encode_fns, 0, 0 }, 76280 { "nsau", ICLASS_xt_iclass_nsa, 76281 0, 76282 Opcode_nsau_encode_fns, 0, 0 }, 76283 { "sext", ICLASS_xt_iclass_sx, 76284 0, 76285 Opcode_sext_encode_fns, 0, 0 }, 76286 { "l32ai", ICLASS_xt_iclass_l32ai, 76287 0, 76288 Opcode_l32ai_encode_fns, 0, 0 }, 76289 { "s32ri", ICLASS_xt_iclass_s32ri, 76290 0, 76291 Opcode_s32ri_encode_fns, 0, 0 }, 76292 { "s32c1i", ICLASS_xt_iclass_s32c1i, 76293 0, 76294 Opcode_s32c1i_encode_fns, 0, 0 }, 76295 { "rsr.scompare1", ICLASS_xt_iclass_rsr_scompare1, 76296 0, 76297 Opcode_rsr_scompare1_encode_fns, 0, 0 }, 76298 { "wsr.scompare1", ICLASS_xt_iclass_wsr_scompare1, 76299 0, 76300 Opcode_wsr_scompare1_encode_fns, 0, 0 }, 76301 { "xsr.scompare1", ICLASS_xt_iclass_xsr_scompare1, 76302 0, 76303 Opcode_xsr_scompare1_encode_fns, 0, 0 }, 76304 { "rsr.atomctl", ICLASS_xt_iclass_rsr_atomctl, 76305 0, 76306 Opcode_rsr_atomctl_encode_fns, 0, 0 }, 76307 { "wsr.atomctl", ICLASS_xt_iclass_wsr_atomctl, 76308 0, 76309 Opcode_wsr_atomctl_encode_fns, 0, 0 }, 76310 { "xsr.atomctl", ICLASS_xt_iclass_xsr_atomctl, 76311 0, 76312 Opcode_xsr_atomctl_encode_fns, 0, 0 }, 76313 { "rer", ICLASS_xt_iclass_rer, 76314 0, 76315 Opcode_rer_encode_fns, 0, 0 }, 76316 { "wer", ICLASS_xt_iclass_wer, 76317 0, 76318 Opcode_wer_encode_fns, 0, 0 }, 76319 { "rur.fcr", ICLASS_rur_fcr, 76320 0, 76321 Opcode_rur_fcr_encode_fns, 0, 0 }, 76322 { "wur.fcr", ICLASS_wur_fcr, 76323 0, 76324 Opcode_wur_fcr_encode_fns, 0, 0 }, 76325 { "rur.fsr", ICLASS_rur_fsr, 76326 0, 76327 Opcode_rur_fsr_encode_fns, 0, 0 }, 76328 { "wur.fsr", ICLASS_wur_fsr, 76329 0, 76330 Opcode_wur_fsr_encode_fns, 0, 0 }, 76331 { "add.s", ICLASS_fp, 76332 0, 76333 Opcode_add_s_encode_fns, 0, 0 }, 76334 { "sub.s", ICLASS_fp, 76335 0, 76336 Opcode_sub_s_encode_fns, 0, 0 }, 76337 { "mul.s", ICLASS_fp, 76338 0, 76339 Opcode_mul_s_encode_fns, 0, 0 }, 76340 { "madd.s", ICLASS_fp_mac, 76341 0, 76342 Opcode_madd_s_encode_fns, 0, 0 }, 76343 { "msub.s", ICLASS_fp_mac, 76344 0, 76345 Opcode_msub_s_encode_fns, 0, 0 }, 76346 { "movf.s", ICLASS_fp_cmov, 76347 0, 76348 Opcode_movf_s_encode_fns, 0, 0 }, 76349 { "movt.s", ICLASS_fp_cmov, 76350 0, 76351 Opcode_movt_s_encode_fns, 0, 0 }, 76352 { "moveqz.s", ICLASS_fp_mov, 76353 0, 76354 Opcode_moveqz_s_encode_fns, 0, 0 }, 76355 { "movnez.s", ICLASS_fp_mov, 76356 0, 76357 Opcode_movnez_s_encode_fns, 0, 0 }, 76358 { "movltz.s", ICLASS_fp_mov, 76359 0, 76360 Opcode_movltz_s_encode_fns, 0, 0 }, 76361 { "movgez.s", ICLASS_fp_mov, 76362 0, 76363 Opcode_movgez_s_encode_fns, 0, 0 }, 76364 { "abs.s", ICLASS_fp_mov2, 76365 0, 76366 Opcode_abs_s_encode_fns, 0, 0 }, 76367 { "mov.s", ICLASS_fp_mov2, 76368 0, 76369 Opcode_mov_s_encode_fns, 0, 0 }, 76370 { "neg.s", ICLASS_fp_mov2, 76371 0, 76372 Opcode_neg_s_encode_fns, 0, 0 }, 76373 { "un.s", ICLASS_fp_cmp, 76374 0, 76375 Opcode_un_s_encode_fns, 0, 0 }, 76376 { "oeq.s", ICLASS_fp_cmp, 76377 0, 76378 Opcode_oeq_s_encode_fns, 0, 0 }, 76379 { "ueq.s", ICLASS_fp_cmp, 76380 0, 76381 Opcode_ueq_s_encode_fns, 0, 0 }, 76382 { "olt.s", ICLASS_fp_cmp, 76383 0, 76384 Opcode_olt_s_encode_fns, 0, 0 }, 76385 { "ult.s", ICLASS_fp_cmp, 76386 0, 76387 Opcode_ult_s_encode_fns, 0, 0 }, 76388 { "ole.s", ICLASS_fp_cmp, 76389 0, 76390 Opcode_ole_s_encode_fns, 0, 0 }, 76391 { "ule.s", ICLASS_fp_cmp, 76392 0, 76393 Opcode_ule_s_encode_fns, 0, 0 }, 76394 { "float.s", ICLASS_fp_float, 76395 0, 76396 Opcode_float_s_encode_fns, 0, 0 }, 76397 { "ufloat.s", ICLASS_fp_float, 76398 0, 76399 Opcode_ufloat_s_encode_fns, 0, 0 }, 76400 { "round.s", ICLASS_fp_int, 76401 0, 76402 Opcode_round_s_encode_fns, 0, 0 }, 76403 { "ceil.s", ICLASS_fp_int, 76404 0, 76405 Opcode_ceil_s_encode_fns, 0, 0 }, 76406 { "floor.s", ICLASS_fp_int, 76407 0, 76408 Opcode_floor_s_encode_fns, 0, 0 }, 76409 { "trunc.s", ICLASS_fp_int, 76410 0, 76411 Opcode_trunc_s_encode_fns, 0, 0 }, 76412 { "utrunc.s", ICLASS_fp_int, 76413 0, 76414 Opcode_utrunc_s_encode_fns, 0, 0 }, 76415 { "rfr", ICLASS_fp_rfr, 76416 0, 76417 Opcode_rfr_encode_fns, 0, 0 }, 76418 { "wfr", ICLASS_fp_wfr, 76419 0, 76420 Opcode_wfr_encode_fns, 0, 0 }, 76421 { "lsi", ICLASS_fp_lsi, 76422 0, 76423 Opcode_lsi_encode_fns, 0, 0 }, 76424 { "lsiu", ICLASS_fp_lsiu, 76425 0, 76426 Opcode_lsiu_encode_fns, 0, 0 }, 76427 { "lsx", ICLASS_fp_lsx, 76428 0, 76429 Opcode_lsx_encode_fns, 0, 0 }, 76430 { "lsxu", ICLASS_fp_lsxu, 76431 0, 76432 Opcode_lsxu_encode_fns, 0, 0 }, 76433 { "ssi", ICLASS_fp_ssi, 76434 0, 76435 Opcode_ssi_encode_fns, 0, 0 }, 76436 { "ssiu", ICLASS_fp_ssiu, 76437 0, 76438 Opcode_ssiu_encode_fns, 0, 0 }, 76439 { "ssx", ICLASS_fp_ssx, 76440 0, 76441 Opcode_ssx_encode_fns, 0, 0 }, 76442 { "ssxu", ICLASS_fp_ssxu, 76443 0, 76444 Opcode_ssxu_encode_fns, 0, 0 }, 76445 { "get_argmax", ICLASS_iclass_GET_ARGMAX, 76446 0, 76447 Opcode_get_argmax_encode_fns, 0, 0 }, 76448 { "get_hsar", ICLASS_iclass_GET_HSAR, 76449 0, 76450 Opcode_get_hsar_encode_fns, 0, 0 }, 76451 { "get_hsar2sar", ICLASS_iclass_GET_HSAR2SAR, 76452 0, 76453 Opcode_get_hsar2sar_encode_fns, 0, 0 }, 76454 { "get_interp_ext_n", ICLASS_iclass_GET_INTERP_EXT_N, 76455 0, 76456 Opcode_get_interp_ext_n_encode_fns, 0, 0 }, 76457 { "get_interp_ext_l", ICLASS_iclass_GET_INTERP_EXT_L, 76458 0, 76459 Opcode_get_interp_ext_l_encode_fns, 0, 0 }, 76460 { "get_llr_buf", ICLASS_iclass_GET_LLR_BUF, 76461 0, 76462 Opcode_get_llr_buf_encode_fns, 0, 0 }, 76463 { "get_llr_pos", ICLASS_iclass_GET_LLR_POS, 76464 0, 76465 Opcode_get_llr_pos_encode_fns, 0, 0 }, 76466 { "get_max", ICLASS_iclass_GET_MAX, 76467 0, 76468 Opcode_get_max_encode_fns, 0, 0 }, 76469 { "get_nco", ICLASS_iclass_GET_NCO, 76470 0, 76471 Opcode_get_nco_encode_fns, 0, 0 }, 76472 { "get_perm_reg", ICLASS_iclass_GET_PERM_REG, 76473 0, 76474 Opcode_get_perm_reg_encode_fns, 0, 0 }, 76475 { "get_phasor_n", ICLASS_iclass_GET_PHASOR_N, 76476 0, 76477 Opcode_get_phasor_n_encode_fns, 0, 0 }, 76478 { "get_phasor_offset", ICLASS_iclass_GET_PHASOR_OFFSET, 76479 0, 76480 Opcode_get_phasor_offset_encode_fns, 0, 0 }, 76481 { "get_sar", ICLASS_iclass_GET_SAR, 76482 0, 76483 Opcode_get_sar_encode_fns, 0, 0 }, 76484 { "get_scale_reg", ICLASS_iclass_GET_SCALE_REG, 76485 0, 76486 Opcode_get_scale_reg_encode_fns, 0, 0 }, 76487 { "get_smod_buf", ICLASS_iclass_GET_SMOD_BUF, 76488 0, 76489 Opcode_get_smod_buf_encode_fns, 0, 0 }, 76490 { "get_smod_offset_table", ICLASS_iclass_GET_SMOD_OFFSET_TABLE, 76491 0, 76492 Opcode_get_smod_offset_table_encode_fns, 0, 0 }, 76493 { "get_smod_pos", ICLASS_iclass_GET_SMOD_POS, 76494 0, 76495 Opcode_get_smod_pos_encode_fns, 0, 0 }, 76496 { "get_sov", ICLASS_iclass_GET_SOV, 76497 0, 76498 Opcode_get_sov_encode_fns, 0, 0 }, 76499 { "get_wght", ICLASS_iclass_GET_WGHT, 76500 0, 76501 Opcode_get_wght_encode_fns, 0, 0 }, 76502 { "set_argmax", ICLASS_iclass_SET_ARGMAX, 76503 0, 76504 Opcode_set_argmax_encode_fns, 0, 0 }, 76505 { "set_ext_regs", ICLASS_iclass_SET_EXT_REGS, 76506 0, 76507 Opcode_set_ext_regs_encode_fns, 0, 0 }, 76508 { "set_hsar", ICLASS_iclass_SET_HSAR, 76509 0, 76510 Opcode_set_hsar_encode_fns, 0, 0 }, 76511 { "set_llr_buf", ICLASS_iclass_SET_LLR_BUF, 76512 0, 76513 Opcode_set_llr_buf_encode_fns, 0, 0 }, 76514 { "set_llr_pos", ICLASS_iclass_SET_LLR_POS, 76515 0, 76516 Opcode_set_llr_pos_encode_fns, 0, 0 }, 76517 { "set_max", ICLASS_iclass_SET_MAX, 76518 0, 76519 Opcode_set_max_encode_fns, 0, 0 }, 76520 { "set_nco", ICLASS_iclass_SET_NCO, 76521 0, 76522 Opcode_set_nco_encode_fns, 0, 0 }, 76523 { "set_perm_reg", ICLASS_iclass_SET_PERM_REG, 76524 0, 76525 Opcode_set_perm_reg_encode_fns, 0, 0 }, 76526 { "set_phasor_n", ICLASS_iclass_SET_PHASOR_N, 76527 0, 76528 Opcode_set_phasor_n_encode_fns, 0, 0 }, 76529 { "set_phasor_offset", ICLASS_iclass_SET_PHASOR_OFFSET, 76530 0, 76531 Opcode_set_phasor_offset_encode_fns, 0, 0 }, 76532 { "set_sar", ICLASS_iclass_SET_SAR, 76533 0, 76534 Opcode_set_sar_encode_fns, 0, 0 }, 76535 { "set_scale_reg", ICLASS_iclass_SET_SCALE_REG, 76536 0, 76537 Opcode_set_scale_reg_encode_fns, 0, 0 }, 76538 { "set_smod_buf", ICLASS_iclass_SET_SMOD_BUF, 76539 0, 76540 Opcode_set_smod_buf_encode_fns, 0, 0 }, 76541 { "set_smod_offset_table", ICLASS_iclass_SET_SMOD_OFFSET_TABLE, 76542 0, 76543 Opcode_set_smod_offset_table_encode_fns, 0, 0 }, 76544 { "set_smod_pos", ICLASS_iclass_SET_SMOD_POS, 76545 0, 76546 Opcode_set_smod_pos_encode_fns, 0, 0 }, 76547 { "set_sov", ICLASS_iclass_SET_SOV, 76548 0, 76549 Opcode_set_sov_encode_fns, 0, 0 }, 76550 { "set_wght", ICLASS_iclass_SET_WGHT, 76551 0, 76552 Opcode_set_wght_encode_fns, 0, 0 }, 76553 { "lac2x32", ICLASS_iclass_LAC2X32, 76554 0, 76555 Opcode_lac2x32_encode_fns, 0, 0 }, 76556 { "lac2x64_0", ICLASS_iclass_LAC2X64_0, 76557 0, 76558 Opcode_lac2x64_0_encode_fns, 0, 0 }, 76559 { "lac2x64_1", ICLASS_iclass_LAC2X64_1, 76560 0, 76561 Opcode_lac2x64_1_encode_fns, 0, 0 }, 76562 { "lac2x64_2", ICLASS_iclass_LAC2X64_2, 76563 0, 76564 Opcode_lac2x64_2_encode_fns, 0, 0 }, 76565 { "lac2x64_3", ICLASS_iclass_LAC2X64_3, 76566 0, 76567 Opcode_lac2x64_3_encode_fns, 0, 0 }, 76568 { "lac32_r", ICLASS_iclass_LAC32_R, 76569 0, 76570 Opcode_lac32_r_encode_fns, 0, 0 }, 76571 { "lac_ih", ICLASS_iclass_LAC_IH, 76572 0, 76573 Opcode_lac_ih_encode_fns, 0, 0 }, 76574 { "lac_il", ICLASS_iclass_LAC_IL, 76575 0, 76576 Opcode_lac_il_encode_fns, 0, 0 }, 76577 { "lac_rh", ICLASS_iclass_LAC_RH, 76578 0, 76579 Opcode_lac_rh_encode_fns, 0, 0 }, 76580 { "lac_rl", ICLASS_iclass_LAC_RL, 76581 0, 76582 Opcode_lac_rl_encode_fns, 0, 0 }, 76583 { "lcm", ICLASS_iclass_LCM, 76584 0, 76585 Opcode_lcm_encode_fns, 0, 0 }, 76586 { "lcm_pinc", ICLASS_iclass_LCM_PINC, 76587 0, 76588 Opcode_lcm_pinc_encode_fns, 0, 0 }, 76589 { "lcm_pinc_x", ICLASS_iclass_LCM_PINC_X, 76590 0, 76591 Opcode_lcm_pinc_x_encode_fns, 0, 0 }, 76592 { "lcm_u", ICLASS_iclass_LCM_U, 76593 0, 76594 Opcode_lcm_u_encode_fns, 0, 0 }, 76595 { "lcm_x", ICLASS_iclass_LCM_X, 76596 0, 76597 Opcode_lcm_x_encode_fns, 0, 0 }, 76598 { "lcm_xu", ICLASS_iclass_LCM_XU, 76599 0, 76600 Opcode_lcm_xu_encode_fns, 0, 0 }, 76601 { "lp", ICLASS_iclass_LP, 76602 0, 76603 Opcode_lp_encode_fns, 0, 0 }, 76604 { "lp_x", ICLASS_iclass_LP_X, 76605 0, 76606 Opcode_lp_x_encode_fns, 0, 0 }, 76607 { "lq", ICLASS_iclass_LQ, 76608 0, 76609 Opcode_lq_encode_fns, 0, 0 }, 76610 { "lq_x", ICLASS_iclass_LQ_X, 76611 0, 76612 Opcode_lq_x_encode_fns, 0, 0 }, 76613 { "lut0", ICLASS_iclass_LUT0, 76614 0, 76615 Opcode_lut0_encode_fns, 0, 0 }, 76616 { "lut1", ICLASS_iclass_LUT1, 76617 0, 76618 Opcode_lut1_encode_fns, 0, 0 }, 76619 { "lut2", ICLASS_iclass_LUT2, 76620 0, 76621 Opcode_lut2_encode_fns, 0, 0 }, 76622 { "lut3", ICLASS_iclass_LUT3, 76623 0, 76624 Opcode_lut3_encode_fns, 0, 0 }, 76625 { "sac2x32", ICLASS_iclass_SAC2X32, 76626 0, 76627 Opcode_sac2x32_encode_fns, 0, 0 }, 76628 { "sac2x64_0", ICLASS_iclass_SAC2X64_0, 76629 0, 76630 Opcode_sac2x64_0_encode_fns, 0, 0 }, 76631 { "sac2x64_1", ICLASS_iclass_SAC2X64_1, 76632 0, 76633 Opcode_sac2x64_1_encode_fns, 0, 0 }, 76634 { "sac2x64_2", ICLASS_iclass_SAC2X64_2, 76635 0, 76636 Opcode_sac2x64_2_encode_fns, 0, 0 }, 76637 { "sac2x64_3", ICLASS_iclass_SAC2X64_3, 76638 0, 76639 Opcode_sac2x64_3_encode_fns, 0, 0 }, 76640 { "sac32_r", ICLASS_iclass_SAC32_R, 76641 0, 76642 Opcode_sac32_r_encode_fns, 0, 0 }, 76643 { "sac_ih", ICLASS_iclass_SAC_IH, 76644 0, 76645 Opcode_sac_ih_encode_fns, 0, 0 }, 76646 { "sac_il", ICLASS_iclass_SAC_IL, 76647 0, 76648 Opcode_sac_il_encode_fns, 0, 0 }, 76649 { "sac_rh", ICLASS_iclass_SAC_RH, 76650 0, 76651 Opcode_sac_rh_encode_fns, 0, 0 }, 76652 { "sac_rl", ICLASS_iclass_SAC_RL, 76653 0, 76654 Opcode_sac_rl_encode_fns, 0, 0 }, 76655 { "scm", ICLASS_iclass_SCM, 76656 0, 76657 Opcode_scm_encode_fns, 0, 0 }, 76658 { "scm_pinc", ICLASS_iclass_SCM_PINC, 76659 0, 76660 Opcode_scm_pinc_encode_fns, 0, 0 }, 76661 { "scm_pinc_x", ICLASS_iclass_SCM_PINC_X, 76662 0, 76663 Opcode_scm_pinc_x_encode_fns, 0, 0 }, 76664 { "scm_u", ICLASS_iclass_SCM_U, 76665 0, 76666 Opcode_scm_u_encode_fns, 0, 0 }, 76667 { "scm_x", ICLASS_iclass_SCM_X, 76668 0, 76669 Opcode_scm_x_encode_fns, 0, 0 }, 76670 { "scm_xu", ICLASS_iclass_SCM_XU, 76671 0, 76672 Opcode_scm_xu_encode_fns, 0, 0 }, 76673 { "store_p", ICLASS_iclass_STORE_P, 76674 0, 76675 Opcode_store_p_encode_fns, 0, 0 }, 76676 { "store_q", ICLASS_iclass_STORE_Q, 76677 0, 76678 Opcode_store_q_encode_fns, 0, 0 }, 76679 { "ar2cm_dup", ICLASS_iclass_AR2CM_DUP, 76680 0, 76681 Opcode_ar2cm_dup_encode_fns, 0, 0 }, 76682 { "ar2cm_ln", ICLASS_iclass_AR2CM_LN, 76683 0, 76684 Opcode_ar2cm_ln_encode_fns, 0, 0 }, 76685 { "ar2cm_ln_i", ICLASS_iclass_AR2CM_LN_I, 76686 0, 76687 Opcode_ar2cm_ln_i_encode_fns, 0, 0 }, 76688 { "ar2cm_ln_r", ICLASS_iclass_AR2CM_LN_R, 76689 0, 76690 Opcode_ar2cm_ln_r_encode_fns, 0, 0 }, 76691 { "ar2pq_ln", ICLASS_iclass_AR2PQ_LN, 76692 0, 76693 Opcode_ar2pq_ln_encode_fns, 0, 0 }, 76694 { "ar2sar_dup", ICLASS_iclass_AR2SAR_DUP, 76695 0, 76696 Opcode_ar2sar_dup_encode_fns, 0, 0 }, 76697 { "clrac", ICLASS_iclass_CLRAC, 76698 0, 76699 Opcode_clrac_encode_fns, 0, 0 }, 76700 { "clrcm", ICLASS_iclass_CLRCM, 76701 0, 76702 Opcode_clrcm_encode_fns, 0, 0 }, 76703 { "cm2ar_ln", ICLASS_iclass_CM2AR_LN, 76704 0, 76705 Opcode_cm2ar_ln_encode_fns, 0, 0 }, 76706 { "cm2ar_ln_i", ICLASS_iclass_CM2AR_LN_I, 76707 0, 76708 Opcode_cm2ar_ln_i_encode_fns, 0, 0 }, 76709 { "cm2ar_ln_r", ICLASS_iclass_CM2AR_LN_R, 76710 0, 76711 Opcode_cm2ar_ln_r_encode_fns, 0, 0 }, 76712 { "comb_ar", ICLASS_iclass_COMB_AR, 76713 0, 76714 Opcode_comb_ar_encode_fns, 0, 0 }, 76715 { "conj", ICLASS_iclass_CONJ, 76716 0, 76717 Opcode_conj_encode_fns, 0, 0 }, 76718 { "mov2ac32_i", ICLASS_iclass_MOV2AC32_I, 76719 0, 76720 Opcode_mov2ac32_i_encode_fns, 0, 0 }, 76721 { "mov2ac32_r", ICLASS_iclass_MOV2AC32_R, 76722 0, 76723 Opcode_mov2ac32_r_encode_fns, 0, 0 }, 76724 { "mov2cm2pq", ICLASS_iclass_MOV2CM2PQ, 76725 0, 76726 Opcode_mov2cm2pq_encode_fns, 0, 0 }, 76727 { "movac", ICLASS_iclass_MOVAC, 76728 0, 76729 Opcode_movac_encode_fns, 0, 0 }, 76730 { "movac_i", ICLASS_iclass_MOVAC_I, 76731 0, 76732 Opcode_movac_i_encode_fns, 0, 0 }, 76733 { "movac_i2r", ICLASS_iclass_MOVAC_I2R, 76734 0, 76735 Opcode_movac_i2r_encode_fns, 0, 0 }, 76736 { "movac_r", ICLASS_iclass_MOVAC_R, 76737 0, 76738 Opcode_movac_r_encode_fns, 0, 0 }, 76739 { "movac_r2i", ICLASS_iclass_MOVAC_R2I, 76740 0, 76741 Opcode_movac_r2i_encode_fns, 0, 0 }, 76742 { "movar2", ICLASS_iclass_MOVAR2, 76743 0, 76744 Opcode_movar2_encode_fns, 0, 0 }, 76745 { "movcm", ICLASS_iclass_MOVCM, 76746 0, 76747 Opcode_movcm_encode_fns, 0, 0 }, 76748 { "movcm2pq", ICLASS_iclass_MOVCM2PQ, 76749 0, 76750 Opcode_movcm2pq_encode_fns, 0, 0 }, 76751 { "movcnd_0", ICLASS_iclass_MOVCND_0, 76752 0, 76753 Opcode_movcnd_0_encode_fns, 0, 0 }, 76754 { "movcnd_1", ICLASS_iclass_MOVCND_1, 76755 0, 76756 Opcode_movcnd_1_encode_fns, 0, 0 }, 76757 { "movcnd_2", ICLASS_iclass_MOVCND_2, 76758 0, 76759 Opcode_movcnd_2_encode_fns, 0, 0 }, 76760 { "movcnd_3", ICLASS_iclass_MOVCND_3, 76761 0, 76762 Opcode_movcnd_3_encode_fns, 0, 0 }, 76763 { "movcnd_4", ICLASS_iclass_MOVCND_4, 76764 0, 76765 Opcode_movcnd_4_encode_fns, 0, 0 }, 76766 { "movcnd_5", ICLASS_iclass_MOVCND_5, 76767 0, 76768 Opcode_movcnd_5_encode_fns, 0, 0 }, 76769 { "movcnd_6", ICLASS_iclass_MOVCND_6, 76770 0, 76771 Opcode_movcnd_6_encode_fns, 0, 0 }, 76772 { "movcnd_7", ICLASS_iclass_MOVCND_7, 76773 0, 76774 Opcode_movcnd_7_encode_fns, 0, 0 }, 76775 { "movcnd8_0", ICLASS_iclass_MOVCND8_0, 76776 0, 76777 Opcode_movcnd8_0_encode_fns, 0, 0 }, 76778 { "movcnd8_1", ICLASS_iclass_MOVCND8_1, 76779 0, 76780 Opcode_movcnd8_1_encode_fns, 0, 0 }, 76781 { "movcnd8_2", ICLASS_iclass_MOVCND8_2, 76782 0, 76783 Opcode_movcnd8_2_encode_fns, 0, 0 }, 76784 { "movcnd8_3", ICLASS_iclass_MOVCND8_3, 76785 0, 76786 Opcode_movcnd8_3_encode_fns, 0, 0 }, 76787 { "movcnd8_4", ICLASS_iclass_MOVCND8_4, 76788 0, 76789 Opcode_movcnd8_4_encode_fns, 0, 0 }, 76790 { "movcnd8_5", ICLASS_iclass_MOVCND8_5, 76791 0, 76792 Opcode_movcnd8_5_encode_fns, 0, 0 }, 76793 { "movcnd8_6", ICLASS_iclass_MOVCND8_6, 76794 0, 76795 Opcode_movcnd8_6_encode_fns, 0, 0 }, 76796 { "movcnd8_7", ICLASS_iclass_MOVCND8_7, 76797 0, 76798 Opcode_movcnd8_7_encode_fns, 0, 0 }, 76799 { "mov_i", ICLASS_iclass_MOV_I, 76800 0, 76801 Opcode_mov_i_encode_fns, 0, 0 }, 76802 { "movpq2pq", ICLASS_iclass_MOVPQ2PQ, 76803 0, 76804 Opcode_movpq2pq_encode_fns, 0, 0 }, 76805 { "mov_r", ICLASS_iclass_MOV_R, 76806 0, 76807 Opcode_mov_r_encode_fns, 0, 0 }, 76808 { "negcm", ICLASS_iclass_NEGCM, 76809 0, 76810 Opcode_negcm_encode_fns, 0, 0 }, 76811 { "pop16llr_1", ICLASS_iclass_POP16LLR_1, 76812 0, 76813 Opcode_pop16llr_1_encode_fns, 0, 0 }, 76814 { "pq2cm", ICLASS_iclass_PQ2CM, 76815 0, 76816 Opcode_pq2cm_encode_fns, 0, 0 }, 76817 { "swapac_r", ICLASS_iclass_SWAPAC_R, 76818 0, 76819 Opcode_swapac_r_encode_fns, 0, 0 }, 76820 { "swapac_ri", ICLASS_iclass_SWAPAC_RI, 76821 0, 76822 Opcode_swapac_ri_encode_fns, 0, 0 }, 76823 { "swapb", ICLASS_iclass_SWAPB, 76824 0, 76825 Opcode_swapb_encode_fns, 0, 0 }, 76826 { "add2ac", ICLASS_iclass_ADD2AC, 76827 0, 76828 Opcode_add2ac_encode_fns, 0, 0 }, 76829 { "addac", ICLASS_iclass_ADDAC, 76830 0, 76831 Opcode_addac_encode_fns, 0, 0 }, 76832 { "cdot", ICLASS_iclass_CDOT, 76833 0, 76834 Opcode_cdot_encode_fns, 0, 0 }, 76835 { "cdotac", ICLASS_iclass_CDOTAC, 76836 0, 76837 Opcode_cdotac_encode_fns, 0, 0 }, 76838 { "cdotacs", ICLASS_iclass_CDOTACS, 76839 0, 76840 Opcode_cdotacs_encode_fns, 0, 0 }, 76841 { "cmac", ICLASS_iclass_CMAC, 76842 0, 76843 Opcode_cmac_encode_fns, 0, 0 }, 76844 { "cmacs", ICLASS_iclass_CMACS, 76845 0, 76846 Opcode_cmacs_encode_fns, 0, 0 }, 76847 { "cmpy", ICLASS_iclass_CMPY, 76848 0, 76849 Opcode_cmpy_encode_fns, 0, 0 }, 76850 { "cmpy2cm", ICLASS_iclass_CMPY2CM, 76851 0, 76852 Opcode_cmpy2cm_encode_fns, 0, 0 }, 76853 { "cmpy2pq", ICLASS_iclass_CMPY2PQ, 76854 0, 76855 Opcode_cmpy2pq_encode_fns, 0, 0 }, 76856 { "cmpys", ICLASS_iclass_CMPYS, 76857 0, 76858 Opcode_cmpys_encode_fns, 0, 0 }, 76859 { "cmpyxp2pq", ICLASS_iclass_CMPYXP2PQ, 76860 0, 76861 Opcode_cmpyxp2pq_encode_fns, 0, 0 }, 76862 { "comb32", ICLASS_iclass_COMB32, 76863 0, 76864 Opcode_comb32_encode_fns, 0, 0 }, 76865 { "dot", ICLASS_iclass_DOT, 76866 0, 76867 Opcode_dot_encode_fns, 0, 0 }, 76868 { "dotac", ICLASS_iclass_DOTAC, 76869 0, 76870 Opcode_dotac_encode_fns, 0, 0 }, 76871 { "dotacs", ICLASS_iclass_DOTACS, 76872 0, 76873 Opcode_dotacs_encode_fns, 0, 0 }, 76874 { "lin_int", ICLASS_iclass_LIN_INT, 76875 0, 76876 Opcode_lin_int_encode_fns, 0, 0 }, 76877 { "llrpre1", ICLASS_iclass_LLRPRE1, 76878 0, 76879 Opcode_llrpre1_encode_fns, 0, 0 }, 76880 { "llrpre2", ICLASS_iclass_LLRPRE2, 76881 0, 76882 Opcode_llrpre2_encode_fns, 0, 0 }, 76883 { "mac", ICLASS_iclass_MAC, 76884 0, 76885 Opcode_mac_encode_fns, 0, 0 }, 76886 { "mac8", ICLASS_iclass_MAC8, 76887 0, 76888 Opcode_mac8_encode_fns, 0, 0 }, 76889 { "macd8", ICLASS_iclass_MACD8, 76890 0, 76891 Opcode_macd8_encode_fns, 0, 0 }, 76892 { "macpqxp_0", ICLASS_iclass_MACPQXP_0, 76893 0, 76894 Opcode_macpqxp_0_encode_fns, 0, 0 }, 76895 { "macpqxp_1", ICLASS_iclass_MACPQXP_1, 76896 0, 76897 Opcode_macpqxp_1_encode_fns, 0, 0 }, 76898 { "macpqxp_2", ICLASS_iclass_MACPQXP_2, 76899 0, 76900 Opcode_macpqxp_2_encode_fns, 0, 0 }, 76901 { "macpqxp_3", ICLASS_iclass_MACPQXP_3, 76902 0, 76903 Opcode_macpqxp_3_encode_fns, 0, 0 }, 76904 { "macs", ICLASS_iclass_MACS, 76905 0, 76906 Opcode_macs_encode_fns, 0, 0 }, 76907 { "macxp2_0", ICLASS_iclass_MACXP2_0, 76908 0, 76909 Opcode_macxp2_0_encode_fns, 0, 0 }, 76910 { "macxp2_1", ICLASS_iclass_MACXP2_1, 76911 0, 76912 Opcode_macxp2_1_encode_fns, 0, 0 }, 76913 { "macxp_0", ICLASS_iclass_MACXP_0, 76914 0, 76915 Opcode_macxp_0_encode_fns, 0, 0 }, 76916 { "macxp_1", ICLASS_iclass_MACXP_1, 76917 0, 76918 Opcode_macxp_1_encode_fns, 0, 0 }, 76919 { "macxp_2", ICLASS_iclass_MACXP_2, 76920 0, 76921 Opcode_macxp_2_encode_fns, 0, 0 }, 76922 { "macxp_3", ICLASS_iclass_MACXP_3, 76923 0, 76924 Opcode_macxp_3_encode_fns, 0, 0 }, 76925 { "mov2ac", ICLASS_iclass_MOV2AC, 76926 0, 76927 Opcode_mov2ac_encode_fns, 0, 0 }, 76928 { "mpy", ICLASS_iclass_MPY, 76929 0, 76930 Opcode_mpy_encode_fns, 0, 0 }, 76931 { "mpy2cm", ICLASS_iclass_MPY2CM, 76932 0, 76933 Opcode_mpy2cm_encode_fns, 0, 0 }, 76934 { "mpy2pq", ICLASS_iclass_MPY2PQ, 76935 0, 76936 Opcode_mpy2pq_encode_fns, 0, 0 }, 76937 { "mpy8", ICLASS_iclass_MPY8, 76938 0, 76939 Opcode_mpy8_encode_fns, 0, 0 }, 76940 { "mpyadd8_2cm", ICLASS_iclass_MPYADD8_2CM, 76941 0, 76942 Opcode_mpyadd8_2cm_encode_fns, 0, 0 }, 76943 { "mpyd8", ICLASS_iclass_MPYD8, 76944 0, 76945 Opcode_mpyd8_encode_fns, 0, 0 }, 76946 { "mpypqxp_0", ICLASS_iclass_MPYPQXP_0, 76947 0, 76948 Opcode_mpypqxp_0_encode_fns, 0, 0 }, 76949 { "mpypqxp_1", ICLASS_iclass_MPYPQXP_1, 76950 0, 76951 Opcode_mpypqxp_1_encode_fns, 0, 0 }, 76952 { "mpypqxp_2", ICLASS_iclass_MPYPQXP_2, 76953 0, 76954 Opcode_mpypqxp_2_encode_fns, 0, 0 }, 76955 { "mpypqxp_3", ICLASS_iclass_MPYPQXP_3, 76956 0, 76957 Opcode_mpypqxp_3_encode_fns, 0, 0 }, 76958 { "mpys", ICLASS_iclass_MPYS, 76959 0, 76960 Opcode_mpys_encode_fns, 0, 0 }, 76961 { "mpyxp2pq", ICLASS_iclass_MPYXP2PQ, 76962 0, 76963 Opcode_mpyxp2pq_encode_fns, 0, 0 }, 76964 { "mpyxp2_0", ICLASS_iclass_MPYXP2_0, 76965 0, 76966 Opcode_mpyxp2_0_encode_fns, 0, 0 }, 76967 { "mpyxp2_1", ICLASS_iclass_MPYXP2_1, 76968 0, 76969 Opcode_mpyxp2_1_encode_fns, 0, 0 }, 76970 { "mpyxp_0", ICLASS_iclass_MPYXP_0, 76971 0, 76972 Opcode_mpyxp_0_encode_fns, 0, 0 }, 76973 { "mpyxp_1", ICLASS_iclass_MPYXP_1, 76974 0, 76975 Opcode_mpyxp_1_encode_fns, 0, 0 }, 76976 { "mpyxp_2", ICLASS_iclass_MPYXP_2, 76977 0, 76978 Opcode_mpyxp_2_encode_fns, 0, 0 }, 76979 { "mpyxp_3", ICLASS_iclass_MPYXP_3, 76980 0, 76981 Opcode_mpyxp_3_encode_fns, 0, 0 }, 76982 { "normacd", ICLASS_iclass_NORMACD, 76983 0, 76984 Opcode_normacd_encode_fns, 0, 0 }, 76985 { "normacpq_i", ICLASS_iclass_NORMACPQ_I, 76986 0, 76987 Opcode_normacpq_i_encode_fns, 0, 0 }, 76988 { "normacpq_r", ICLASS_iclass_NORMACPQ_R, 76989 0, 76990 Opcode_normacpq_r_encode_fns, 0, 0 }, 76991 { "normd", ICLASS_iclass_NORMD, 76992 0, 76993 Opcode_normd_encode_fns, 0, 0 }, 76994 { "normpypq_i", ICLASS_iclass_NORMPYPQ_I, 76995 0, 76996 Opcode_normpypq_i_encode_fns, 0, 0 }, 76997 { "normpypq_r", ICLASS_iclass_NORMPYPQ_R, 76998 0, 76999 Opcode_normpypq_r_encode_fns, 0, 0 }, 77000 { "rcmac", ICLASS_iclass_RCMAC, 77001 0, 77002 Opcode_rcmac_encode_fns, 0, 0 }, 77003 { "rcmpy", ICLASS_iclass_RCMPY, 77004 0, 77005 Opcode_rcmpy_encode_fns, 0, 0 }, 77006 { "rcmpy2cm", ICLASS_iclass_RCMPY2CM, 77007 0, 77008 Opcode_rcmpy2cm_encode_fns, 0, 0 }, 77009 { "rfir", ICLASS_iclass_RFIR, 77010 0, 77011 Opcode_rfir_encode_fns, 0, 0 }, 77012 { "rfira", ICLASS_iclass_RFIRA, 77013 0, 77014 Opcode_rfira_encode_fns, 0, 0 }, 77015 { "rfird", ICLASS_iclass_RFIRD, 77016 0, 77017 Opcode_rfird_encode_fns, 0, 0 }, 77018 { "rfirda", ICLASS_iclass_RFIRDA, 77019 0, 77020 Opcode_rfirda_encode_fns, 0, 0 }, 77021 { "rmac", ICLASS_iclass_RMAC, 77022 0, 77023 Opcode_rmac_encode_fns, 0, 0 }, 77024 { "rmpy", ICLASS_iclass_RMPY, 77025 0, 77026 Opcode_rmpy_encode_fns, 0, 0 }, 77027 { "rmpy2cm", ICLASS_iclass_RMPY2CM, 77028 0, 77029 Opcode_rmpy2cm_encode_fns, 0, 0 }, 77030 { "smod_align", ICLASS_iclass_SMOD_ALIGN, 77031 0, 77032 Opcode_smod_align_encode_fns, 0, 0 }, 77033 { "smod_scr", ICLASS_iclass_SMOD_SCR, 77034 0, 77035 Opcode_smod_scr_encode_fns, 0, 0 }, 77036 { "sub2ac", ICLASS_iclass_SUB2AC, 77037 0, 77038 Opcode_sub2ac_encode_fns, 0, 0 }, 77039 { "wght32", ICLASS_iclass_WGHT32, 77040 0, 77041 Opcode_wght32_encode_fns, 0, 0 }, 77042 { "clrtiep", ICLASS_iclass_CLRTIEP, 77043 0, 77044 Opcode_clrtiep_encode_fns, 0, 0 }, 77045 { "ext_2fifo_0", ICLASS_iclass_EXT_2FIFO_0, 77046 0, 77047 Opcode_ext_2fifo_0_encode_fns, 0, 0 }, 77048 { "ext_2fifo_1", ICLASS_iclass_EXT_2FIFO_1, 77049 0, 77050 Opcode_ext_2fifo_1_encode_fns, 0, 0 }, 77051 { "ext_2fifo_2", ICLASS_iclass_EXT_2FIFO_2, 77052 0, 77053 Opcode_ext_2fifo_2_encode_fns, 0, 0 }, 77054 { "ext_2fifo_3", ICLASS_iclass_EXT_2FIFO_3, 77055 0, 77056 Opcode_ext_2fifo_3_encode_fns, 0, 0 }, 77057 { "ext_r2fifo_0", ICLASS_iclass_EXT_R2FIFO_0, 77058 0, 77059 Opcode_ext_r2fifo_0_encode_fns, 0, 0 }, 77060 { "ext_r2fifo_1", ICLASS_iclass_EXT_R2FIFO_1, 77061 0, 77062 Opcode_ext_r2fifo_1_encode_fns, 0, 0 }, 77063 { "ext_r2fifo_2", ICLASS_iclass_EXT_R2FIFO_2, 77064 0, 77065 Opcode_ext_r2fifo_2_encode_fns, 0, 0 }, 77066 { "ext_r2fifo_3", ICLASS_iclass_EXT_R2FIFO_3, 77067 0, 77068 Opcode_ext_r2fifo_3_encode_fns, 0, 0 }, 77069 { "lut", ICLASS_iclass_LUT, 77070 0, 77071 Opcode_lut_encode_fns, 0, 0 }, 77072 { "lut_ar", ICLASS_iclass_LUT_AR, 77073 0, 77074 Opcode_lut_ar_encode_fns, 0, 0 }, 77075 { "lut_iext", ICLASS_iclass_LUT_IEXT, 77076 0, 77077 Opcode_lut_iext_encode_fns, 0, 0 }, 77078 { "lut_phasor", ICLASS_iclass_LUT_PHASOR, 77079 0, 77080 Opcode_lut_phasor_encode_fns, 0, 0 }, 77081 { "lut_rext", ICLASS_iclass_LUT_REXT, 77082 0, 77083 Opcode_lut_rext_encode_fns, 0, 0 }, 77084 { "lut_write", ICLASS_iclass_LUT_WRITE, 77085 0, 77086 Opcode_lut_write_encode_fns, 0, 0 }, 77087 { "moveq128_0", ICLASS_iclass_MOVEQ128_0, 77088 0, 77089 Opcode_moveq128_0_encode_fns, 0, 0 }, 77090 { "moveq128_1", ICLASS_iclass_MOVEQ128_1, 77091 0, 77092 Opcode_moveq128_1_encode_fns, 0, 0 }, 77093 { "moveq128_2", ICLASS_iclass_MOVEQ128_2, 77094 0, 77095 Opcode_moveq128_2_encode_fns, 0, 0 }, 77096 { "moveq128_3", ICLASS_iclass_MOVEQ128_3, 77097 0, 77098 Opcode_moveq128_3_encode_fns, 0, 0 }, 77099 { "moveq128_4", ICLASS_iclass_MOVEQ128_4, 77100 0, 77101 Opcode_moveq128_4_encode_fns, 0, 0 }, 77102 { "moveq128_5", ICLASS_iclass_MOVEQ128_5, 77103 0, 77104 Opcode_moveq128_5_encode_fns, 0, 0 }, 77105 { "moveq32_0", ICLASS_iclass_MOVEQ32_0, 77106 0, 77107 Opcode_moveq32_0_encode_fns, 0, 0 }, 77108 { "moveq32_1", ICLASS_iclass_MOVEQ32_1, 77109 0, 77110 Opcode_moveq32_1_encode_fns, 0, 0 }, 77111 { "moveq32_2", ICLASS_iclass_MOVEQ32_2, 77112 0, 77113 Opcode_moveq32_2_encode_fns, 0, 0 }, 77114 { "moveq32_3", ICLASS_iclass_MOVEQ32_3, 77115 0, 77116 Opcode_moveq32_3_encode_fns, 0, 0 }, 77117 { "nco_update", ICLASS_iclass_NCO_UPDATE, 77118 0, 77119 Opcode_nco_update_encode_fns, 0, 0 }, 77120 { "pop128_0", ICLASS_iclass_POP128_0, 77121 0, 77122 Opcode_pop128_0_encode_fns, 0, 0 }, 77123 { "pop128_1", ICLASS_iclass_POP128_1, 77124 0, 77125 Opcode_pop128_1_encode_fns, 0, 0 }, 77126 { "pop128_2", ICLASS_iclass_POP128_2, 77127 0, 77128 Opcode_pop128_2_encode_fns, 0, 0 }, 77129 { "pop128_3", ICLASS_iclass_POP128_3, 77130 0, 77131 Opcode_pop128_3_encode_fns, 0, 0 }, 77132 { "pop128_4", ICLASS_iclass_POP128_4, 77133 0, 77134 Opcode_pop128_4_encode_fns, 0, 0 }, 77135 { "pop128_5", ICLASS_iclass_POP128_5, 77136 0, 77137 Opcode_pop128_5_encode_fns, 0, 0 }, 77138 { "pop128_2cmpq_0", ICLASS_iclass_POP128_2CMPQ_0, 77139 0, 77140 Opcode_pop128_2cmpq_0_encode_fns, 0, 0 }, 77141 { "pop128_2cmpq_1", ICLASS_iclass_POP128_2CMPQ_1, 77142 0, 77143 Opcode_pop128_2cmpq_1_encode_fns, 0, 0 }, 77144 { "pop128_2cmpq_2", ICLASS_iclass_POP128_2CMPQ_2, 77145 0, 77146 Opcode_pop128_2cmpq_2_encode_fns, 0, 0 }, 77147 { "pop128_2cmpq_3", ICLASS_iclass_POP128_2CMPQ_3, 77148 0, 77149 Opcode_pop128_2cmpq_3_encode_fns, 0, 0 }, 77150 { "pop128_2m_0", ICLASS_iclass_POP128_2M_0, 77151 0, 77152 Opcode_pop128_2m_0_encode_fns, 0, 0 }, 77153 { "pop128_2m_1", ICLASS_iclass_POP128_2M_1, 77154 0, 77155 Opcode_pop128_2m_1_encode_fns, 0, 0 }, 77156 { "pop128_2m_2", ICLASS_iclass_POP128_2M_2, 77157 0, 77158 Opcode_pop128_2m_2_encode_fns, 0, 0 }, 77159 { "pop128_2m_3", ICLASS_iclass_POP128_2M_3, 77160 0, 77161 Opcode_pop128_2m_3_encode_fns, 0, 0 }, 77162 { "pop128_2pq_0", ICLASS_iclass_POP128_2PQ_0, 77163 0, 77164 Opcode_pop128_2pq_0_encode_fns, 0, 0 }, 77165 { "pop128_2pq_1", ICLASS_iclass_POP128_2PQ_1, 77166 0, 77167 Opcode_pop128_2pq_1_encode_fns, 0, 0 }, 77168 { "pop128_2pq_2", ICLASS_iclass_POP128_2PQ_2, 77169 0, 77170 Opcode_pop128_2pq_2_encode_fns, 0, 0 }, 77171 { "pop128_2pq_3", ICLASS_iclass_POP128_2PQ_3, 77172 0, 77173 Opcode_pop128_2pq_3_encode_fns, 0, 0 }, 77174 { "pop128_2pq_4", ICLASS_iclass_POP128_2PQ_4, 77175 0, 77176 Opcode_pop128_2pq_4_encode_fns, 0, 0 }, 77177 { "pop128_2pq_5", ICLASS_iclass_POP128_2PQ_5, 77178 0, 77179 Opcode_pop128_2pq_5_encode_fns, 0, 0 }, 77180 { "pop2x128_2pq_01", ICLASS_iclass_POP2X128_2PQ_01, 77181 0, 77182 Opcode_pop2x128_2pq_01_encode_fns, 0, 0 }, 77183 { "pop2x128_2pq_03", ICLASS_iclass_POP2X128_2PQ_03, 77184 0, 77185 Opcode_pop2x128_2pq_03_encode_fns, 0, 0 }, 77186 { "pop2x128_2pq_21", ICLASS_iclass_POP2X128_2PQ_21, 77187 0, 77188 Opcode_pop2x128_2pq_21_encode_fns, 0, 0 }, 77189 { "pop2x128_2pq_23", ICLASS_iclass_POP2X128_2PQ_23, 77190 0, 77191 Opcode_pop2x128_2pq_23_encode_fns, 0, 0 }, 77192 { "pop32_0", ICLASS_iclass_POP32_0, 77193 0, 77194 Opcode_pop32_0_encode_fns, 0, 0 }, 77195 { "pop32_1", ICLASS_iclass_POP32_1, 77196 0, 77197 Opcode_pop32_1_encode_fns, 0, 0 }, 77198 { "pop32_2", ICLASS_iclass_POP32_2, 77199 0, 77200 Opcode_pop32_2_encode_fns, 0, 0 }, 77201 { "pop32_3", ICLASS_iclass_POP32_3, 77202 0, 77203 Opcode_pop32_3_encode_fns, 0, 0 }, 77204 { "push128", ICLASS_iclass_PUSH128, 77205 0, 77206 Opcode_push128_encode_fns, 0, 0 }, 77207 { "push128_m", ICLASS_iclass_PUSH128_M, 77208 0, 77209 Opcode_push128_m_encode_fns, 0, 0 }, 77210 { "push128_pq", ICLASS_iclass_PUSH128_PQ, 77211 0, 77212 Opcode_push128_pq_encode_fns, 0, 0 }, 77213 { "push2x128_pq", ICLASS_iclass_PUSH2X128_PQ, 77214 0, 77215 Opcode_push2x128_pq_encode_fns, 0, 0 }, 77216 { "push32", ICLASS_iclass_PUSH32, 77217 0, 77218 Opcode_push32_encode_fns, 0, 0 }, 77219 { "qready", ICLASS_iclass_QREADY, 77220 0, 77221 Opcode_qready_encode_fns, 0, 0 }, 77222 { "rdtiep", ICLASS_iclass_RDTIEP, 77223 0, 77224 Opcode_rdtiep_encode_fns, 0, 0 }, 77225 { "settiep", ICLASS_iclass_SETTIEP, 77226 0, 77227 Opcode_settiep_encode_fns, 0, 0 }, 77228 { "smod_lut", ICLASS_iclass_SMOD_LUT, 77229 0, 77230 Opcode_smod_lut_encode_fns, 0, 0 }, 77231 { "wrtbsigq", ICLASS_iclass_WRTBSIGQ, 77232 0, 77233 Opcode_wrtbsigq_encode_fns, 0, 0 }, 77234 { "wrtbsigqm", ICLASS_iclass_WRTBSIGQM, 77235 0, 77236 Opcode_wrtbsigqm_encode_fns, 0, 0 }, 77237 { "wrtiep", ICLASS_iclass_WRTIEP, 77238 0, 77239 Opcode_wrtiep_encode_fns, 0, 0 }, 77240 { "wrtsigq", ICLASS_iclass_WRTSIGQ, 77241 0, 77242 Opcode_wrtsigq_encode_fns, 0, 0 }, 77243 { "abs8", ICLASS_iclass_ABS8, 77244 0, 77245 Opcode_abs8_encode_fns, 0, 0 }, 77246 { "add16", ICLASS_iclass_ADD16, 77247 0, 77248 Opcode_add16_encode_fns, 0, 0 }, 77249 { "add32", ICLASS_iclass_ADD32, 77250 0, 77251 Opcode_add32_encode_fns, 0, 0 }, 77252 { "addac_i2r", ICLASS_iclass_ADDAC_I2R, 77253 0, 77254 Opcode_addac_i2r_encode_fns, 0, 0 }, 77255 { "addac_r2i", ICLASS_iclass_ADDAC_R2I, 77256 0, 77257 Opcode_addac_r2i_encode_fns, 0, 0 }, 77258 { "addar2", ICLASS_iclass_ADDAR2, 77259 0, 77260 Opcode_addar2_encode_fns, 0, 0 }, 77261 { "addcm", ICLASS_iclass_ADDCM, 77262 0, 77263 Opcode_addcm_encode_fns, 0, 0 }, 77264 { "addwrp", ICLASS_iclass_ADDWRP, 77265 0, 77266 Opcode_addwrp_encode_fns, 0, 0 }, 77267 { "and128", ICLASS_iclass_AND128, 77268 0, 77269 Opcode_and128_encode_fns, 0, 0 }, 77270 { "argmax8", ICLASS_iclass_ARGMAX8, 77271 0, 77272 Opcode_argmax8_encode_fns, 0, 0 }, 77273 { "asl", ICLASS_iclass_ASL, 77274 0, 77275 Opcode_asl_encode_fns, 0, 0 }, 77276 { "asl32", ICLASS_iclass_ASL32, 77277 0, 77278 Opcode_asl32_encode_fns, 0, 0 }, 77279 { "aslacm", ICLASS_iclass_ASLACM, 77280 0, 77281 Opcode_aslacm_encode_fns, 0, 0 }, 77282 { "aslm", ICLASS_iclass_ASLM, 77283 0, 77284 Opcode_aslm_encode_fns, 0, 0 }, 77285 { "aslm32", ICLASS_iclass_ASLM32, 77286 0, 77287 Opcode_aslm32_encode_fns, 0, 0 }, 77288 { "asr", ICLASS_iclass_ASR, 77289 0, 77290 Opcode_asr_encode_fns, 0, 0 }, 77291 { "asr32", ICLASS_iclass_ASR32, 77292 0, 77293 Opcode_asr32_encode_fns, 0, 0 }, 77294 { "asrac", ICLASS_iclass_ASRAC, 77295 0, 77296 Opcode_asrac_encode_fns, 0, 0 }, 77297 { "asrm", ICLASS_iclass_ASRM, 77298 0, 77299 Opcode_asrm_encode_fns, 0, 0 }, 77300 { "bitfext", ICLASS_iclass_BITFEXT, 77301 0, 77302 Opcode_bitfext_encode_fns, 0, 0 }, 77303 { "bitfins", ICLASS_iclass_BITFINS, 77304 0, 77305 Opcode_bitfins_encode_fns, 0, 0 }, 77306 { "clb_c", ICLASS_iclass_CLB_C, 77307 0, 77308 Opcode_clb_c_encode_fns, 0, 0 }, 77309 { "clb_r", ICLASS_iclass_CLB_R, 77310 0, 77311 Opcode_clb_r_encode_fns, 0, 0 }, 77312 { "cmp8", ICLASS_iclass_CMP8, 77313 0, 77314 Opcode_cmp8_encode_fns, 0, 0 }, 77315 { "cmp_i", ICLASS_iclass_CMP_I, 77316 0, 77317 Opcode_cmp_i_encode_fns, 0, 0 }, 77318 { "cmp_r", ICLASS_iclass_CMP_R, 77319 0, 77320 Opcode_cmp_r_encode_fns, 0, 0 }, 77321 { "ext", ICLASS_iclass_EXT, 77322 0, 77323 Opcode_ext_encode_fns, 0, 0 }, 77324 { "ext_r", ICLASS_iclass_EXT_R, 77325 0, 77326 Opcode_ext_r_encode_fns, 0, 0 }, 77327 { "ext32_i", ICLASS_iclass_EXT32_I, 77328 0, 77329 Opcode_ext32_i_encode_fns, 0, 0 }, 77330 { "ext32_r", ICLASS_iclass_EXT32_R, 77331 0, 77332 Opcode_ext32_r_encode_fns, 0, 0 }, 77333 { "extui4", ICLASS_iclass_EXTUI4, 77334 0, 77335 Opcode_extui4_encode_fns, 0, 0 }, 77336 { "lslm", ICLASS_iclass_LSLM, 77337 0, 77338 Opcode_lslm_encode_fns, 0, 0 }, 77339 { "lsrm", ICLASS_iclass_LSRM, 77340 0, 77341 Opcode_lsrm_encode_fns, 0, 0 }, 77342 { "max8", ICLASS_iclass_MAX8, 77343 0, 77344 Opcode_max8_encode_fns, 0, 0 }, 77345 { "mean", ICLASS_iclass_MEAN, 77346 0, 77347 Opcode_mean_encode_fns, 0, 0 }, 77348 { "mean32", ICLASS_iclass_MEAN32, 77349 0, 77350 Opcode_mean32_encode_fns, 0, 0 }, 77351 { "min8", ICLASS_iclass_MIN8, 77352 0, 77353 Opcode_min8_encode_fns, 0, 0 }, 77354 { "minclb_c", ICLASS_iclass_MINCLB_C, 77355 0, 77356 Opcode_minclb_c_encode_fns, 0, 0 }, 77357 { "minclb_r", ICLASS_iclass_MINCLB_R, 77358 0, 77359 Opcode_minclb_r_encode_fns, 0, 0 }, 77360 { "not128", ICLASS_iclass_NOT128, 77361 0, 77362 Opcode_not128_encode_fns, 0, 0 }, 77363 { "or128", ICLASS_iclass_OR128, 77364 0, 77365 Opcode_or128_encode_fns, 0, 0 }, 77366 { "perm", ICLASS_iclass_PERM, 77367 0, 77368 Opcode_perm_encode_fns, 0, 0 }, 77369 { "redac", ICLASS_iclass_REDAC, 77370 0, 77371 Opcode_redac_encode_fns, 0, 0 }, 77372 { "redac2", ICLASS_iclass_REDAC2, 77373 0, 77374 Opcode_redac2_encode_fns, 0, 0 }, 77375 { "redac4", ICLASS_iclass_REDAC4, 77376 0, 77377 Opcode_redac4_encode_fns, 0, 0 }, 77378 { "redacs", ICLASS_iclass_REDACS, 77379 0, 77380 Opcode_redacs_encode_fns, 0, 0 }, 77381 { "sminclb_c", ICLASS_iclass_SMINCLB_C, 77382 0, 77383 Opcode_sminclb_c_encode_fns, 0, 0 }, 77384 { "sminclb_r", ICLASS_iclass_SMINCLB_R, 77385 0, 77386 Opcode_sminclb_r_encode_fns, 0, 0 }, 77387 { "stswapbm", ICLASS_iclass_STSWAPBM, 77388 0, 77389 Opcode_stswapbm_encode_fns, 0, 0 }, 77390 { "stswapbmu", ICLASS_iclass_STSWAPBMU, 77391 0, 77392 Opcode_stswapbmu_encode_fns, 0, 0 }, 77393 { "sub32", ICLASS_iclass_SUB32, 77394 0, 77395 Opcode_sub32_encode_fns, 0, 0 }, 77396 { "subac_i2r", ICLASS_iclass_SUBAC_I2R, 77397 0, 77398 Opcode_subac_i2r_encode_fns, 0, 0 }, 77399 { "subac_r2i", ICLASS_iclass_SUBAC_R2I, 77400 0, 77401 Opcode_subac_r2i_encode_fns, 0, 0 }, 77402 { "subarx", ICLASS_iclass_SUBARX, 77403 0, 77404 Opcode_subarx_encode_fns, 0, 0 }, 77405 { "subcm", ICLASS_iclass_SUBCM, 77406 0, 77407 Opcode_subcm_encode_fns, 0, 0 }, 77408 { "submean", ICLASS_iclass_SUBMEAN, 77409 0, 77410 Opcode_submean_encode_fns, 0, 0 }, 77411 { "subwrp", ICLASS_iclass_SUBWRP, 77412 0, 77413 Opcode_subwrp_encode_fns, 0, 0 }, 77414 { "trans", ICLASS_iclass_TRANS, 77415 0, 77416 Opcode_trans_encode_fns, 0, 0 }, 77417 { "xor128", ICLASS_iclass_XOR128, 77418 0, 77419 Opcode_xor128_encode_fns, 0, 0 }, 77420 { "rur.expstate", ICLASS_rur_expstate, 77421 0, 77422 Opcode_rur_expstate_encode_fns, 0, 0 }, 77423 { "wur.expstate", ICLASS_wur_expstate, 77424 0, 77425 Opcode_wur_expstate_encode_fns, 0, 0 }, 77426 { "rur.sov", ICLASS_rur_sov, 77427 0, 77428 Opcode_rur_sov_encode_fns, 0, 0 }, 77429 { "wur.sov", ICLASS_wur_sov, 77430 0, 77431 Opcode_wur_sov_encode_fns, 0, 0 }, 77432 { "rur.sat_mode", ICLASS_rur_sat_mode, 77433 0, 77434 Opcode_rur_sat_mode_encode_fns, 0, 0 }, 77435 { "wur.sat_mode", ICLASS_wur_sat_mode, 77436 0, 77437 Opcode_wur_sat_mode_encode_fns, 0, 0 }, 77438 { "rur.sar0", ICLASS_rur_sar0, 77439 0, 77440 Opcode_rur_sar0_encode_fns, 0, 0 }, 77441 { "wur.sar0", ICLASS_wur_sar0, 77442 0, 77443 Opcode_wur_sar0_encode_fns, 0, 0 }, 77444 { "rur.sar1", ICLASS_rur_sar1, 77445 0, 77446 Opcode_rur_sar1_encode_fns, 0, 0 }, 77447 { "wur.sar1", ICLASS_wur_sar1, 77448 0, 77449 Opcode_wur_sar1_encode_fns, 0, 0 }, 77450 { "rur.sar2", ICLASS_rur_sar2, 77451 0, 77452 Opcode_rur_sar2_encode_fns, 0, 0 }, 77453 { "wur.sar2", ICLASS_wur_sar2, 77454 0, 77455 Opcode_wur_sar2_encode_fns, 0, 0 }, 77456 { "rur.sar3", ICLASS_rur_sar3, 77457 0, 77458 Opcode_rur_sar3_encode_fns, 0, 0 }, 77459 { "wur.sar3", ICLASS_wur_sar3, 77460 0, 77461 Opcode_wur_sar3_encode_fns, 0, 0 }, 77462 { "rur.hsar0", ICLASS_rur_hsar0, 77463 0, 77464 Opcode_rur_hsar0_encode_fns, 0, 0 }, 77465 { "wur.hsar0", ICLASS_wur_hsar0, 77466 0, 77467 Opcode_wur_hsar0_encode_fns, 0, 0 }, 77468 { "rur.hsar1", ICLASS_rur_hsar1, 77469 0, 77470 Opcode_rur_hsar1_encode_fns, 0, 0 }, 77471 { "wur.hsar1", ICLASS_wur_hsar1, 77472 0, 77473 Opcode_wur_hsar1_encode_fns, 0, 0 }, 77474 { "rur.hsar2", ICLASS_rur_hsar2, 77475 0, 77476 Opcode_rur_hsar2_encode_fns, 0, 0 }, 77477 { "wur.hsar2", ICLASS_wur_hsar2, 77478 0, 77479 Opcode_wur_hsar2_encode_fns, 0, 0 }, 77480 { "rur.hsar3", ICLASS_rur_hsar3, 77481 0, 77482 Opcode_rur_hsar3_encode_fns, 0, 0 }, 77483 { "wur.hsar3", ICLASS_wur_hsar3, 77484 0, 77485 Opcode_wur_hsar3_encode_fns, 0, 0 }, 77486 { "rur.max_reg_0", ICLASS_rur_max_reg_0, 77487 0, 77488 Opcode_rur_max_reg_0_encode_fns, 0, 0 }, 77489 { "wur.max_reg_0", ICLASS_wur_max_reg_0, 77490 0, 77491 Opcode_wur_max_reg_0_encode_fns, 0, 0 }, 77492 { "rur.max_reg_1", ICLASS_rur_max_reg_1, 77493 0, 77494 Opcode_rur_max_reg_1_encode_fns, 0, 0 }, 77495 { "wur.max_reg_1", ICLASS_wur_max_reg_1, 77496 0, 77497 Opcode_wur_max_reg_1_encode_fns, 0, 0 }, 77498 { "rur.max_reg_2", ICLASS_rur_max_reg_2, 77499 0, 77500 Opcode_rur_max_reg_2_encode_fns, 0, 0 }, 77501 { "wur.max_reg_2", ICLASS_wur_max_reg_2, 77502 0, 77503 Opcode_wur_max_reg_2_encode_fns, 0, 0 }, 77504 { "rur.max_reg_3", ICLASS_rur_max_reg_3, 77505 0, 77506 Opcode_rur_max_reg_3_encode_fns, 0, 0 }, 77507 { "wur.max_reg_3", ICLASS_wur_max_reg_3, 77508 0, 77509 Opcode_wur_max_reg_3_encode_fns, 0, 0 }, 77510 { "rur.arg_max_reg_0", ICLASS_rur_arg_max_reg_0, 77511 0, 77512 Opcode_rur_arg_max_reg_0_encode_fns, 0, 0 }, 77513 { "wur.arg_max_reg_0", ICLASS_wur_arg_max_reg_0, 77514 0, 77515 Opcode_wur_arg_max_reg_0_encode_fns, 0, 0 }, 77516 { "rur.arg_max_reg_1", ICLASS_rur_arg_max_reg_1, 77517 0, 77518 Opcode_rur_arg_max_reg_1_encode_fns, 0, 0 }, 77519 { "wur.arg_max_reg_1", ICLASS_wur_arg_max_reg_1, 77520 0, 77521 Opcode_wur_arg_max_reg_1_encode_fns, 0, 0 }, 77522 { "rur.arg_max_reg_2", ICLASS_rur_arg_max_reg_2, 77523 0, 77524 Opcode_rur_arg_max_reg_2_encode_fns, 0, 0 }, 77525 { "wur.arg_max_reg_2", ICLASS_wur_arg_max_reg_2, 77526 0, 77527 Opcode_wur_arg_max_reg_2_encode_fns, 0, 0 }, 77528 { "rur.arg_max_reg_3", ICLASS_rur_arg_max_reg_3, 77529 0, 77530 Opcode_rur_arg_max_reg_3_encode_fns, 0, 0 }, 77531 { "wur.arg_max_reg_3", ICLASS_wur_arg_max_reg_3, 77532 0, 77533 Opcode_wur_arg_max_reg_3_encode_fns, 0, 0 }, 77534 { "rur.nco_counter_0", ICLASS_rur_nco_counter_0, 77535 0, 77536 Opcode_rur_nco_counter_0_encode_fns, 0, 0 }, 77537 { "wur.nco_counter_0", ICLASS_wur_nco_counter_0, 77538 0, 77539 Opcode_wur_nco_counter_0_encode_fns, 0, 0 }, 77540 { "rur.nco_counter_1", ICLASS_rur_nco_counter_1, 77541 0, 77542 Opcode_rur_nco_counter_1_encode_fns, 0, 0 }, 77543 { "wur.nco_counter_1", ICLASS_wur_nco_counter_1, 77544 0, 77545 Opcode_wur_nco_counter_1_encode_fns, 0, 0 }, 77546 { "rur.nco_counter_2", ICLASS_rur_nco_counter_2, 77547 0, 77548 Opcode_rur_nco_counter_2_encode_fns, 0, 0 }, 77549 { "wur.nco_counter_2", ICLASS_wur_nco_counter_2, 77550 0, 77551 Opcode_wur_nco_counter_2_encode_fns, 0, 0 }, 77552 { "rur.nco_counter_3", ICLASS_rur_nco_counter_3, 77553 0, 77554 Opcode_rur_nco_counter_3_encode_fns, 0, 0 }, 77555 { "wur.nco_counter_3", ICLASS_wur_nco_counter_3, 77556 0, 77557 Opcode_wur_nco_counter_3_encode_fns, 0, 0 }, 77558 { "rur.interp_ext_n", ICLASS_rur_interp_ext_n, 77559 0, 77560 Opcode_rur_interp_ext_n_encode_fns, 0, 0 }, 77561 { "wur.interp_ext_n", ICLASS_wur_interp_ext_n, 77562 0, 77563 Opcode_wur_interp_ext_n_encode_fns, 0, 0 }, 77564 { "rur.interp_ext_l", ICLASS_rur_interp_ext_l, 77565 0, 77566 Opcode_rur_interp_ext_l_encode_fns, 0, 0 }, 77567 { "wur.interp_ext_l", ICLASS_wur_interp_ext_l, 77568 0, 77569 Opcode_wur_interp_ext_l_encode_fns, 0, 0 }, 77570 { "rur.llr_buf_0", ICLASS_rur_llr_buf_0, 77571 0, 77572 Opcode_rur_llr_buf_0_encode_fns, 0, 0 }, 77573 { "wur.llr_buf_0", ICLASS_wur_llr_buf_0, 77574 0, 77575 Opcode_wur_llr_buf_0_encode_fns, 0, 0 }, 77576 { "rur.llr_buf_1", ICLASS_rur_llr_buf_1, 77577 0, 77578 Opcode_rur_llr_buf_1_encode_fns, 0, 0 }, 77579 { "wur.llr_buf_1", ICLASS_wur_llr_buf_1, 77580 0, 77581 Opcode_wur_llr_buf_1_encode_fns, 0, 0 }, 77582 { "rur.llr_buf_2", ICLASS_rur_llr_buf_2, 77583 0, 77584 Opcode_rur_llr_buf_2_encode_fns, 0, 0 }, 77585 { "wur.llr_buf_2", ICLASS_wur_llr_buf_2, 77586 0, 77587 Opcode_wur_llr_buf_2_encode_fns, 0, 0 }, 77588 { "rur.llr_buf_3", ICLASS_rur_llr_buf_3, 77589 0, 77590 Opcode_rur_llr_buf_3_encode_fns, 0, 0 }, 77591 { "wur.llr_buf_3", ICLASS_wur_llr_buf_3, 77592 0, 77593 Opcode_wur_llr_buf_3_encode_fns, 0, 0 }, 77594 { "rur.llr_buf_4", ICLASS_rur_llr_buf_4, 77595 0, 77596 Opcode_rur_llr_buf_4_encode_fns, 0, 0 }, 77597 { "wur.llr_buf_4", ICLASS_wur_llr_buf_4, 77598 0, 77599 Opcode_wur_llr_buf_4_encode_fns, 0, 0 }, 77600 { "rur.llr_buf_5", ICLASS_rur_llr_buf_5, 77601 0, 77602 Opcode_rur_llr_buf_5_encode_fns, 0, 0 }, 77603 { "wur.llr_buf_5", ICLASS_wur_llr_buf_5, 77604 0, 77605 Opcode_wur_llr_buf_5_encode_fns, 0, 0 }, 77606 { "rur.llr_buf_6", ICLASS_rur_llr_buf_6, 77607 0, 77608 Opcode_rur_llr_buf_6_encode_fns, 0, 0 }, 77609 { "wur.llr_buf_6", ICLASS_wur_llr_buf_6, 77610 0, 77611 Opcode_wur_llr_buf_6_encode_fns, 0, 0 }, 77612 { "rur.llr_buf_7", ICLASS_rur_llr_buf_7, 77613 0, 77614 Opcode_rur_llr_buf_7_encode_fns, 0, 0 }, 77615 { "wur.llr_buf_7", ICLASS_wur_llr_buf_7, 77616 0, 77617 Opcode_wur_llr_buf_7_encode_fns, 0, 0 }, 77618 { "rur.llr_buf_8", ICLASS_rur_llr_buf_8, 77619 0, 77620 Opcode_rur_llr_buf_8_encode_fns, 0, 0 }, 77621 { "wur.llr_buf_8", ICLASS_wur_llr_buf_8, 77622 0, 77623 Opcode_wur_llr_buf_8_encode_fns, 0, 0 }, 77624 { "rur.llr_buf_9", ICLASS_rur_llr_buf_9, 77625 0, 77626 Opcode_rur_llr_buf_9_encode_fns, 0, 0 }, 77627 { "wur.llr_buf_9", ICLASS_wur_llr_buf_9, 77628 0, 77629 Opcode_wur_llr_buf_9_encode_fns, 0, 0 }, 77630 { "rur.llr_buf_10", ICLASS_rur_llr_buf_10, 77631 0, 77632 Opcode_rur_llr_buf_10_encode_fns, 0, 0 }, 77633 { "wur.llr_buf_10", ICLASS_wur_llr_buf_10, 77634 0, 77635 Opcode_wur_llr_buf_10_encode_fns, 0, 0 }, 77636 { "rur.llr_buf_11", ICLASS_rur_llr_buf_11, 77637 0, 77638 Opcode_rur_llr_buf_11_encode_fns, 0, 0 }, 77639 { "wur.llr_buf_11", ICLASS_wur_llr_buf_11, 77640 0, 77641 Opcode_wur_llr_buf_11_encode_fns, 0, 0 }, 77642 { "rur.llr_buf_12", ICLASS_rur_llr_buf_12, 77643 0, 77644 Opcode_rur_llr_buf_12_encode_fns, 0, 0 }, 77645 { "wur.llr_buf_12", ICLASS_wur_llr_buf_12, 77646 0, 77647 Opcode_wur_llr_buf_12_encode_fns, 0, 0 }, 77648 { "rur.llr_buf_13", ICLASS_rur_llr_buf_13, 77649 0, 77650 Opcode_rur_llr_buf_13_encode_fns, 0, 0 }, 77651 { "wur.llr_buf_13", ICLASS_wur_llr_buf_13, 77652 0, 77653 Opcode_wur_llr_buf_13_encode_fns, 0, 0 }, 77654 { "rur.llr_buf_14", ICLASS_rur_llr_buf_14, 77655 0, 77656 Opcode_rur_llr_buf_14_encode_fns, 0, 0 }, 77657 { "wur.llr_buf_14", ICLASS_wur_llr_buf_14, 77658 0, 77659 Opcode_wur_llr_buf_14_encode_fns, 0, 0 }, 77660 { "rur.llr_buf_15", ICLASS_rur_llr_buf_15, 77661 0, 77662 Opcode_rur_llr_buf_15_encode_fns, 0, 0 }, 77663 { "wur.llr_buf_15", ICLASS_wur_llr_buf_15, 77664 0, 77665 Opcode_wur_llr_buf_15_encode_fns, 0, 0 }, 77666 { "rur.llr_buf_16", ICLASS_rur_llr_buf_16, 77667 0, 77668 Opcode_rur_llr_buf_16_encode_fns, 0, 0 }, 77669 { "wur.llr_buf_16", ICLASS_wur_llr_buf_16, 77670 0, 77671 Opcode_wur_llr_buf_16_encode_fns, 0, 0 }, 77672 { "rur.llr_buf_17", ICLASS_rur_llr_buf_17, 77673 0, 77674 Opcode_rur_llr_buf_17_encode_fns, 0, 0 }, 77675 { "wur.llr_buf_17", ICLASS_wur_llr_buf_17, 77676 0, 77677 Opcode_wur_llr_buf_17_encode_fns, 0, 0 }, 77678 { "rur.llr_buf_18", ICLASS_rur_llr_buf_18, 77679 0, 77680 Opcode_rur_llr_buf_18_encode_fns, 0, 0 }, 77681 { "wur.llr_buf_18", ICLASS_wur_llr_buf_18, 77682 0, 77683 Opcode_wur_llr_buf_18_encode_fns, 0, 0 }, 77684 { "rur.llr_buf_19", ICLASS_rur_llr_buf_19, 77685 0, 77686 Opcode_rur_llr_buf_19_encode_fns, 0, 0 }, 77687 { "wur.llr_buf_19", ICLASS_wur_llr_buf_19, 77688 0, 77689 Opcode_wur_llr_buf_19_encode_fns, 0, 0 }, 77690 { "rur.llr_buf_20", ICLASS_rur_llr_buf_20, 77691 0, 77692 Opcode_rur_llr_buf_20_encode_fns, 0, 0 }, 77693 { "wur.llr_buf_20", ICLASS_wur_llr_buf_20, 77694 0, 77695 Opcode_wur_llr_buf_20_encode_fns, 0, 0 }, 77696 { "rur.llr_buf_21", ICLASS_rur_llr_buf_21, 77697 0, 77698 Opcode_rur_llr_buf_21_encode_fns, 0, 0 }, 77699 { "wur.llr_buf_21", ICLASS_wur_llr_buf_21, 77700 0, 77701 Opcode_wur_llr_buf_21_encode_fns, 0, 0 }, 77702 { "rur.llr_buf_22", ICLASS_rur_llr_buf_22, 77703 0, 77704 Opcode_rur_llr_buf_22_encode_fns, 0, 0 }, 77705 { "wur.llr_buf_22", ICLASS_wur_llr_buf_22, 77706 0, 77707 Opcode_wur_llr_buf_22_encode_fns, 0, 0 }, 77708 { "rur.llr_buf_23", ICLASS_rur_llr_buf_23, 77709 0, 77710 Opcode_rur_llr_buf_23_encode_fns, 0, 0 }, 77711 { "wur.llr_buf_23", ICLASS_wur_llr_buf_23, 77712 0, 77713 Opcode_wur_llr_buf_23_encode_fns, 0, 0 }, 77714 { "rur.smod_buf_0", ICLASS_rur_smod_buf_0, 77715 0, 77716 Opcode_rur_smod_buf_0_encode_fns, 0, 0 }, 77717 { "wur.smod_buf_0", ICLASS_wur_smod_buf_0, 77718 0, 77719 Opcode_wur_smod_buf_0_encode_fns, 0, 0 }, 77720 { "rur.smod_buf_1", ICLASS_rur_smod_buf_1, 77721 0, 77722 Opcode_rur_smod_buf_1_encode_fns, 0, 0 }, 77723 { "wur.smod_buf_1", ICLASS_wur_smod_buf_1, 77724 0, 77725 Opcode_wur_smod_buf_1_encode_fns, 0, 0 }, 77726 { "rur.smod_buf_2", ICLASS_rur_smod_buf_2, 77727 0, 77728 Opcode_rur_smod_buf_2_encode_fns, 0, 0 }, 77729 { "wur.smod_buf_2", ICLASS_wur_smod_buf_2, 77730 0, 77731 Opcode_wur_smod_buf_2_encode_fns, 0, 0 }, 77732 { "rur.smod_buf_3", ICLASS_rur_smod_buf_3, 77733 0, 77734 Opcode_rur_smod_buf_3_encode_fns, 0, 0 }, 77735 { "wur.smod_buf_3", ICLASS_wur_smod_buf_3, 77736 0, 77737 Opcode_wur_smod_buf_3_encode_fns, 0, 0 }, 77738 { "rur.smod_buf_4", ICLASS_rur_smod_buf_4, 77739 0, 77740 Opcode_rur_smod_buf_4_encode_fns, 0, 0 }, 77741 { "wur.smod_buf_4", ICLASS_wur_smod_buf_4, 77742 0, 77743 Opcode_wur_smod_buf_4_encode_fns, 0, 0 }, 77744 { "rur.smod_buf_5", ICLASS_rur_smod_buf_5, 77745 0, 77746 Opcode_rur_smod_buf_5_encode_fns, 0, 0 }, 77747 { "wur.smod_buf_5", ICLASS_wur_smod_buf_5, 77748 0, 77749 Opcode_wur_smod_buf_5_encode_fns, 0, 0 }, 77750 { "rur.smod_buf_6", ICLASS_rur_smod_buf_6, 77751 0, 77752 Opcode_rur_smod_buf_6_encode_fns, 0, 0 }, 77753 { "wur.smod_buf_6", ICLASS_wur_smod_buf_6, 77754 0, 77755 Opcode_wur_smod_buf_6_encode_fns, 0, 0 }, 77756 { "rur.smod_buf_7", ICLASS_rur_smod_buf_7, 77757 0, 77758 Opcode_rur_smod_buf_7_encode_fns, 0, 0 }, 77759 { "wur.smod_buf_7", ICLASS_wur_smod_buf_7, 77760 0, 77761 Opcode_wur_smod_buf_7_encode_fns, 0, 0 }, 77762 { "rur.weight_reg", ICLASS_rur_weight_reg, 77763 0, 77764 Opcode_rur_weight_reg_encode_fns, 0, 0 }, 77765 { "wur.weight_reg", ICLASS_wur_weight_reg, 77766 0, 77767 Opcode_wur_weight_reg_encode_fns, 0, 0 }, 77768 { "rur.scale_reg", ICLASS_rur_scale_reg, 77769 0, 77770 Opcode_rur_scale_reg_encode_fns, 0, 0 }, 77771 { "wur.scale_reg", ICLASS_wur_scale_reg, 77772 0, 77773 Opcode_wur_scale_reg_encode_fns, 0, 0 }, 77774 { "rur.llr_pos", ICLASS_rur_llr_pos, 77775 0, 77776 Opcode_rur_llr_pos_encode_fns, 0, 0 }, 77777 { "wur.llr_pos", ICLASS_wur_llr_pos, 77778 0, 77779 Opcode_wur_llr_pos_encode_fns, 0, 0 }, 77780 { "rur.smod_pos", ICLASS_rur_smod_pos, 77781 0, 77782 Opcode_rur_smod_pos_encode_fns, 0, 0 }, 77783 { "wur.smod_pos", ICLASS_wur_smod_pos, 77784 0, 77785 Opcode_wur_smod_pos_encode_fns, 0, 0 }, 77786 { "rur.perm_reg", ICLASS_rur_perm_reg, 77787 0, 77788 Opcode_rur_perm_reg_encode_fns, 0, 0 }, 77789 { "wur.perm_reg", ICLASS_wur_perm_reg, 77790 0, 77791 Opcode_wur_perm_reg_encode_fns, 0, 0 }, 77792 { "rur.smod_offset_table_0", ICLASS_rur_smod_offset_table_0, 77793 0, 77794 Opcode_rur_smod_offset_table_0_encode_fns, 0, 0 }, 77795 { "wur.smod_offset_table_0", ICLASS_wur_smod_offset_table_0, 77796 0, 77797 Opcode_wur_smod_offset_table_0_encode_fns, 0, 0 }, 77798 { "rur.smod_offset_table_1", ICLASS_rur_smod_offset_table_1, 77799 0, 77800 Opcode_rur_smod_offset_table_1_encode_fns, 0, 0 }, 77801 { "wur.smod_offset_table_1", ICLASS_wur_smod_offset_table_1, 77802 0, 77803 Opcode_wur_smod_offset_table_1_encode_fns, 0, 0 }, 77804 { "rur.smod_offset_table_2", ICLASS_rur_smod_offset_table_2, 77805 0, 77806 Opcode_rur_smod_offset_table_2_encode_fns, 0, 0 }, 77807 { "wur.smod_offset_table_2", ICLASS_wur_smod_offset_table_2, 77808 0, 77809 Opcode_wur_smod_offset_table_2_encode_fns, 0, 0 }, 77810 { "rur.smod_offset_table_3", ICLASS_rur_smod_offset_table_3, 77811 0, 77812 Opcode_rur_smod_offset_table_3_encode_fns, 0, 0 }, 77813 { "wur.smod_offset_table_3", ICLASS_wur_smod_offset_table_3, 77814 0, 77815 Opcode_wur_smod_offset_table_3_encode_fns, 0, 0 }, 77816 { "rur.phasor_n", ICLASS_rur_phasor_n, 77817 0, 77818 Opcode_rur_phasor_n_encode_fns, 0, 0 }, 77819 { "wur.phasor_n", ICLASS_wur_phasor_n, 77820 0, 77821 Opcode_wur_phasor_n_encode_fns, 0, 0 }, 77822 { "rur.phasor_offset", ICLASS_rur_phasor_offset, 77823 0, 77824 Opcode_rur_phasor_offset_encode_fns, 0, 0 }, 77825 { "wur.phasor_offset", ICLASS_wur_phasor_offset, 77826 0, 77827 Opcode_wur_phasor_offset_encode_fns, 0, 0 } 77828}; 77829 77830enum xtensa_opcode_id { 77831 OPCODE_EXCW, 77832 OPCODE_RFE, 77833 OPCODE_RFDE, 77834 OPCODE_SYSCALL, 77835 OPCODE_SIMCALL, 77836 OPCODE_CALL12, 77837 OPCODE_CALL8, 77838 OPCODE_CALL4, 77839 OPCODE_CALLX12, 77840 OPCODE_CALLX8, 77841 OPCODE_CALLX4, 77842 OPCODE_ENTRY, 77843 OPCODE_MOVSP, 77844 OPCODE_ROTW, 77845 OPCODE_RETW, 77846 OPCODE_RETW_N, 77847 OPCODE_RFWO, 77848 OPCODE_RFWU, 77849 OPCODE_L32E, 77850 OPCODE_S32E, 77851 OPCODE_RSR_WINDOWBASE, 77852 OPCODE_WSR_WINDOWBASE, 77853 OPCODE_XSR_WINDOWBASE, 77854 OPCODE_RSR_WINDOWSTART, 77855 OPCODE_WSR_WINDOWSTART, 77856 OPCODE_XSR_WINDOWSTART, 77857 OPCODE_ADD_N, 77858 OPCODE_ADDI_N, 77859 OPCODE_BEQZ_N, 77860 OPCODE_BNEZ_N, 77861 OPCODE_ILL_N, 77862 OPCODE_L32I_N, 77863 OPCODE_MOV_N, 77864 OPCODE_MOVI_N, 77865 OPCODE_NOP_N, 77866 OPCODE_RET_N, 77867 OPCODE_S32I_N, 77868 OPCODE_RUR_THREADPTR, 77869 OPCODE_WUR_THREADPTR, 77870 OPCODE_ADDI, 77871 OPCODE_ADDMI, 77872 OPCODE_ADD, 77873 OPCODE_SUB, 77874 OPCODE_ADDX2, 77875 OPCODE_ADDX4, 77876 OPCODE_ADDX8, 77877 OPCODE_SUBX2, 77878 OPCODE_SUBX4, 77879 OPCODE_SUBX8, 77880 OPCODE_AND, 77881 OPCODE_OR, 77882 OPCODE_XOR, 77883 OPCODE_BEQI, 77884 OPCODE_BNEI, 77885 OPCODE_BGEI, 77886 OPCODE_BLTI, 77887 OPCODE_BBCI, 77888 OPCODE_BBSI, 77889 OPCODE_BGEUI, 77890 OPCODE_BLTUI, 77891 OPCODE_BEQ, 77892 OPCODE_BNE, 77893 OPCODE_BGE, 77894 OPCODE_BLT, 77895 OPCODE_BGEU, 77896 OPCODE_BLTU, 77897 OPCODE_BANY, 77898 OPCODE_BNONE, 77899 OPCODE_BALL, 77900 OPCODE_BNALL, 77901 OPCODE_BBC, 77902 OPCODE_BBS, 77903 OPCODE_BEQZ, 77904 OPCODE_BNEZ, 77905 OPCODE_BGEZ, 77906 OPCODE_BLTZ, 77907 OPCODE_CALL0, 77908 OPCODE_CALLX0, 77909 OPCODE_EXTUI, 77910 OPCODE_ILL, 77911 OPCODE_J, 77912 OPCODE_JX, 77913 OPCODE_L16UI, 77914 OPCODE_L16SI, 77915 OPCODE_L32I, 77916 OPCODE_L32R, 77917 OPCODE_L8UI, 77918 OPCODE_LOOP, 77919 OPCODE_LOOPNEZ, 77920 OPCODE_LOOPGTZ, 77921 OPCODE_MOVI, 77922 OPCODE_MOVEQZ, 77923 OPCODE_MOVNEZ, 77924 OPCODE_MOVLTZ, 77925 OPCODE_MOVGEZ, 77926 OPCODE_NEG, 77927 OPCODE_ABS, 77928 OPCODE_NOP, 77929 OPCODE_RET, 77930 OPCODE_S16I, 77931 OPCODE_S32I, 77932 OPCODE_S8I, 77933 OPCODE_SSR, 77934 OPCODE_SSL, 77935 OPCODE_SSA8L, 77936 OPCODE_SSA8B, 77937 OPCODE_SSAI, 77938 OPCODE_SLL, 77939 OPCODE_SRC, 77940 OPCODE_SRL, 77941 OPCODE_SRA, 77942 OPCODE_SLLI, 77943 OPCODE_SRAI, 77944 OPCODE_SRLI, 77945 OPCODE_MEMW, 77946 OPCODE_EXTW, 77947 OPCODE_ISYNC, 77948 OPCODE_RSYNC, 77949 OPCODE_ESYNC, 77950 OPCODE_DSYNC, 77951 OPCODE_RSIL, 77952 OPCODE_RSR_LEND, 77953 OPCODE_WSR_LEND, 77954 OPCODE_XSR_LEND, 77955 OPCODE_RSR_LCOUNT, 77956 OPCODE_WSR_LCOUNT, 77957 OPCODE_XSR_LCOUNT, 77958 OPCODE_RSR_LBEG, 77959 OPCODE_WSR_LBEG, 77960 OPCODE_XSR_LBEG, 77961 OPCODE_RSR_SAR, 77962 OPCODE_WSR_SAR, 77963 OPCODE_XSR_SAR, 77964 OPCODE_RSR_LITBASE, 77965 OPCODE_WSR_LITBASE, 77966 OPCODE_XSR_LITBASE, 77967 OPCODE_RSR_176, 77968 OPCODE_WSR_176, 77969 OPCODE_RSR_208, 77970 OPCODE_RSR_PS, 77971 OPCODE_WSR_PS, 77972 OPCODE_XSR_PS, 77973 OPCODE_RSR_EPC1, 77974 OPCODE_WSR_EPC1, 77975 OPCODE_XSR_EPC1, 77976 OPCODE_RSR_EXCSAVE1, 77977 OPCODE_WSR_EXCSAVE1, 77978 OPCODE_XSR_EXCSAVE1, 77979 OPCODE_RSR_EPC2, 77980 OPCODE_WSR_EPC2, 77981 OPCODE_XSR_EPC2, 77982 OPCODE_RSR_EXCSAVE2, 77983 OPCODE_WSR_EXCSAVE2, 77984 OPCODE_XSR_EXCSAVE2, 77985 OPCODE_RSR_EPC3, 77986 OPCODE_WSR_EPC3, 77987 OPCODE_XSR_EPC3, 77988 OPCODE_RSR_EXCSAVE3, 77989 OPCODE_WSR_EXCSAVE3, 77990 OPCODE_XSR_EXCSAVE3, 77991 OPCODE_RSR_EPC4, 77992 OPCODE_WSR_EPC4, 77993 OPCODE_XSR_EPC4, 77994 OPCODE_RSR_EXCSAVE4, 77995 OPCODE_WSR_EXCSAVE4, 77996 OPCODE_XSR_EXCSAVE4, 77997 OPCODE_RSR_EPC5, 77998 OPCODE_WSR_EPC5, 77999 OPCODE_XSR_EPC5, 78000 OPCODE_RSR_EXCSAVE5, 78001 OPCODE_WSR_EXCSAVE5, 78002 OPCODE_XSR_EXCSAVE5, 78003 OPCODE_RSR_EPC6, 78004 OPCODE_WSR_EPC6, 78005 OPCODE_XSR_EPC6, 78006 OPCODE_RSR_EXCSAVE6, 78007 OPCODE_WSR_EXCSAVE6, 78008 OPCODE_XSR_EXCSAVE6, 78009 OPCODE_RSR_EPS2, 78010 OPCODE_WSR_EPS2, 78011 OPCODE_XSR_EPS2, 78012 OPCODE_RSR_EPS3, 78013 OPCODE_WSR_EPS3, 78014 OPCODE_XSR_EPS3, 78015 OPCODE_RSR_EPS4, 78016 OPCODE_WSR_EPS4, 78017 OPCODE_XSR_EPS4, 78018 OPCODE_RSR_EPS5, 78019 OPCODE_WSR_EPS5, 78020 OPCODE_XSR_EPS5, 78021 OPCODE_RSR_EPS6, 78022 OPCODE_WSR_EPS6, 78023 OPCODE_XSR_EPS6, 78024 OPCODE_RSR_EXCVADDR, 78025 OPCODE_WSR_EXCVADDR, 78026 OPCODE_XSR_EXCVADDR, 78027 OPCODE_RSR_DEPC, 78028 OPCODE_WSR_DEPC, 78029 OPCODE_XSR_DEPC, 78030 OPCODE_RSR_EXCCAUSE, 78031 OPCODE_WSR_EXCCAUSE, 78032 OPCODE_XSR_EXCCAUSE, 78033 OPCODE_RSR_PRID, 78034 OPCODE_RSR_VECBASE, 78035 OPCODE_WSR_VECBASE, 78036 OPCODE_XSR_VECBASE, 78037 OPCODE_MUL16U, 78038 OPCODE_MUL16S, 78039 OPCODE_RFI, 78040 OPCODE_WAITI, 78041 OPCODE_RSR_INTERRUPT, 78042 OPCODE_WSR_INTSET, 78043 OPCODE_WSR_INTCLEAR, 78044 OPCODE_RSR_INTENABLE, 78045 OPCODE_WSR_INTENABLE, 78046 OPCODE_XSR_INTENABLE, 78047 OPCODE_BREAK, 78048 OPCODE_BREAK_N, 78049 OPCODE_RSR_DBREAKA0, 78050 OPCODE_WSR_DBREAKA0, 78051 OPCODE_XSR_DBREAKA0, 78052 OPCODE_RSR_DBREAKC0, 78053 OPCODE_WSR_DBREAKC0, 78054 OPCODE_XSR_DBREAKC0, 78055 OPCODE_RSR_DBREAKA1, 78056 OPCODE_WSR_DBREAKA1, 78057 OPCODE_XSR_DBREAKA1, 78058 OPCODE_RSR_DBREAKC1, 78059 OPCODE_WSR_DBREAKC1, 78060 OPCODE_XSR_DBREAKC1, 78061 OPCODE_RSR_IBREAKA0, 78062 OPCODE_WSR_IBREAKA0, 78063 OPCODE_XSR_IBREAKA0, 78064 OPCODE_RSR_IBREAKA1, 78065 OPCODE_WSR_IBREAKA1, 78066 OPCODE_XSR_IBREAKA1, 78067 OPCODE_RSR_IBREAKENABLE, 78068 OPCODE_WSR_IBREAKENABLE, 78069 OPCODE_XSR_IBREAKENABLE, 78070 OPCODE_RSR_DEBUGCAUSE, 78071 OPCODE_WSR_DEBUGCAUSE, 78072 OPCODE_XSR_DEBUGCAUSE, 78073 OPCODE_RSR_ICOUNT, 78074 OPCODE_WSR_ICOUNT, 78075 OPCODE_XSR_ICOUNT, 78076 OPCODE_RSR_ICOUNTLEVEL, 78077 OPCODE_WSR_ICOUNTLEVEL, 78078 OPCODE_XSR_ICOUNTLEVEL, 78079 OPCODE_RSR_DDR, 78080 OPCODE_WSR_DDR, 78081 OPCODE_XSR_DDR, 78082 OPCODE_RFDO, 78083 OPCODE_RFDD, 78084 OPCODE_WSR_MMID, 78085 OPCODE_ANDB, 78086 OPCODE_ANDBC, 78087 OPCODE_ORB, 78088 OPCODE_ORBC, 78089 OPCODE_XORB, 78090 OPCODE_ANY4, 78091 OPCODE_ALL4, 78092 OPCODE_ANY8, 78093 OPCODE_ALL8, 78094 OPCODE_BF, 78095 OPCODE_BT, 78096 OPCODE_MOVF, 78097 OPCODE_MOVT, 78098 OPCODE_RSR_BR, 78099 OPCODE_WSR_BR, 78100 OPCODE_XSR_BR, 78101 OPCODE_RSR_CCOUNT, 78102 OPCODE_WSR_CCOUNT, 78103 OPCODE_XSR_CCOUNT, 78104 OPCODE_RSR_CCOMPARE0, 78105 OPCODE_WSR_CCOMPARE0, 78106 OPCODE_XSR_CCOMPARE0, 78107 OPCODE_RSR_CCOMPARE1, 78108 OPCODE_WSR_CCOMPARE1, 78109 OPCODE_XSR_CCOMPARE1, 78110 OPCODE_IPF, 78111 OPCODE_IHI, 78112 OPCODE_IPFL, 78113 OPCODE_IHU, 78114 OPCODE_IIU, 78115 OPCODE_III, 78116 OPCODE_LICT, 78117 OPCODE_LICW, 78118 OPCODE_SICT, 78119 OPCODE_SICW, 78120 OPCODE_DHWB, 78121 OPCODE_DHWBI, 78122 OPCODE_DIWB, 78123 OPCODE_DIWBI, 78124 OPCODE_DHI, 78125 OPCODE_DII, 78126 OPCODE_DPFR, 78127 OPCODE_DPFW, 78128 OPCODE_DPFRO, 78129 OPCODE_DPFWO, 78130 OPCODE_DPFL, 78131 OPCODE_DHU, 78132 OPCODE_DIU, 78133 OPCODE_SDCT, 78134 OPCODE_LDCT, 78135 OPCODE_IDTLB, 78136 OPCODE_PDTLB, 78137 OPCODE_RDTLB0, 78138 OPCODE_RDTLB1, 78139 OPCODE_WDTLB, 78140 OPCODE_IITLB, 78141 OPCODE_PITLB, 78142 OPCODE_RITLB0, 78143 OPCODE_RITLB1, 78144 OPCODE_WITLB, 78145 OPCODE_RSR_CPENABLE, 78146 OPCODE_WSR_CPENABLE, 78147 OPCODE_XSR_CPENABLE, 78148 OPCODE_CLAMPS, 78149 OPCODE_MIN, 78150 OPCODE_MAX, 78151 OPCODE_MINU, 78152 OPCODE_MAXU, 78153 OPCODE_NSA, 78154 OPCODE_NSAU, 78155 OPCODE_SEXT, 78156 OPCODE_L32AI, 78157 OPCODE_S32RI, 78158 OPCODE_S32C1I, 78159 OPCODE_RSR_SCOMPARE1, 78160 OPCODE_WSR_SCOMPARE1, 78161 OPCODE_XSR_SCOMPARE1, 78162 OPCODE_RSR_ATOMCTL, 78163 OPCODE_WSR_ATOMCTL, 78164 OPCODE_XSR_ATOMCTL, 78165 OPCODE_RER, 78166 OPCODE_WER, 78167 OPCODE_RUR_FCR, 78168 OPCODE_WUR_FCR, 78169 OPCODE_RUR_FSR, 78170 OPCODE_WUR_FSR, 78171 OPCODE_ADD_S, 78172 OPCODE_SUB_S, 78173 OPCODE_MUL_S, 78174 OPCODE_MADD_S, 78175 OPCODE_MSUB_S, 78176 OPCODE_MOVF_S, 78177 OPCODE_MOVT_S, 78178 OPCODE_MOVEQZ_S, 78179 OPCODE_MOVNEZ_S, 78180 OPCODE_MOVLTZ_S, 78181 OPCODE_MOVGEZ_S, 78182 OPCODE_ABS_S, 78183 OPCODE_MOV_S, 78184 OPCODE_NEG_S, 78185 OPCODE_UN_S, 78186 OPCODE_OEQ_S, 78187 OPCODE_UEQ_S, 78188 OPCODE_OLT_S, 78189 OPCODE_ULT_S, 78190 OPCODE_OLE_S, 78191 OPCODE_ULE_S, 78192 OPCODE_FLOAT_S, 78193 OPCODE_UFLOAT_S, 78194 OPCODE_ROUND_S, 78195 OPCODE_CEIL_S, 78196 OPCODE_FLOOR_S, 78197 OPCODE_TRUNC_S, 78198 OPCODE_UTRUNC_S, 78199 OPCODE_RFR, 78200 OPCODE_WFR, 78201 OPCODE_LSI, 78202 OPCODE_LSIU, 78203 OPCODE_LSX, 78204 OPCODE_LSXU, 78205 OPCODE_SSI, 78206 OPCODE_SSIU, 78207 OPCODE_SSX, 78208 OPCODE_SSXU, 78209 OPCODE_GET_ARGMAX, 78210 OPCODE_GET_HSAR, 78211 OPCODE_GET_HSAR2SAR, 78212 OPCODE_GET_INTERP_EXT_N, 78213 OPCODE_GET_INTERP_EXT_L, 78214 OPCODE_GET_LLR_BUF, 78215 OPCODE_GET_LLR_POS, 78216 OPCODE_GET_MAX, 78217 OPCODE_GET_NCO, 78218 OPCODE_GET_PERM_REG, 78219 OPCODE_GET_PHASOR_N, 78220 OPCODE_GET_PHASOR_OFFSET, 78221 OPCODE_GET_SAR, 78222 OPCODE_GET_SCALE_REG, 78223 OPCODE_GET_SMOD_BUF, 78224 OPCODE_GET_SMOD_OFFSET_TABLE, 78225 OPCODE_GET_SMOD_POS, 78226 OPCODE_GET_SOV, 78227 OPCODE_GET_WGHT, 78228 OPCODE_SET_ARGMAX, 78229 OPCODE_SET_EXT_REGS, 78230 OPCODE_SET_HSAR, 78231 OPCODE_SET_LLR_BUF, 78232 OPCODE_SET_LLR_POS, 78233 OPCODE_SET_MAX, 78234 OPCODE_SET_NCO, 78235 OPCODE_SET_PERM_REG, 78236 OPCODE_SET_PHASOR_N, 78237 OPCODE_SET_PHASOR_OFFSET, 78238 OPCODE_SET_SAR, 78239 OPCODE_SET_SCALE_REG, 78240 OPCODE_SET_SMOD_BUF, 78241 OPCODE_SET_SMOD_OFFSET_TABLE, 78242 OPCODE_SET_SMOD_POS, 78243 OPCODE_SET_SOV, 78244 OPCODE_SET_WGHT, 78245 OPCODE_LAC2X32, 78246 OPCODE_LAC2X64_0, 78247 OPCODE_LAC2X64_1, 78248 OPCODE_LAC2X64_2, 78249 OPCODE_LAC2X64_3, 78250 OPCODE_LAC32_R, 78251 OPCODE_LAC_IH, 78252 OPCODE_LAC_IL, 78253 OPCODE_LAC_RH, 78254 OPCODE_LAC_RL, 78255 OPCODE_LCM, 78256 OPCODE_LCM_PINC, 78257 OPCODE_LCM_PINC_X, 78258 OPCODE_LCM_U, 78259 OPCODE_LCM_X, 78260 OPCODE_LCM_XU, 78261 OPCODE_LP, 78262 OPCODE_LP_X, 78263 OPCODE_LQ, 78264 OPCODE_LQ_X, 78265 OPCODE_LUT0, 78266 OPCODE_LUT1, 78267 OPCODE_LUT2, 78268 OPCODE_LUT3, 78269 OPCODE_SAC2X32, 78270 OPCODE_SAC2X64_0, 78271 OPCODE_SAC2X64_1, 78272 OPCODE_SAC2X64_2, 78273 OPCODE_SAC2X64_3, 78274 OPCODE_SAC32_R, 78275 OPCODE_SAC_IH, 78276 OPCODE_SAC_IL, 78277 OPCODE_SAC_RH, 78278 OPCODE_SAC_RL, 78279 OPCODE_SCM, 78280 OPCODE_SCM_PINC, 78281 OPCODE_SCM_PINC_X, 78282 OPCODE_SCM_U, 78283 OPCODE_SCM_X, 78284 OPCODE_SCM_XU, 78285 OPCODE_STORE_P, 78286 OPCODE_STORE_Q, 78287 OPCODE_AR2CM_DUP, 78288 OPCODE_AR2CM_LN, 78289 OPCODE_AR2CM_LN_I, 78290 OPCODE_AR2CM_LN_R, 78291 OPCODE_AR2PQ_LN, 78292 OPCODE_AR2SAR_DUP, 78293 OPCODE_CLRAC, 78294 OPCODE_CLRCM, 78295 OPCODE_CM2AR_LN, 78296 OPCODE_CM2AR_LN_I, 78297 OPCODE_CM2AR_LN_R, 78298 OPCODE_COMB_AR, 78299 OPCODE_CONJ, 78300 OPCODE_MOV2AC32_I, 78301 OPCODE_MOV2AC32_R, 78302 OPCODE_MOV2CM2PQ, 78303 OPCODE_MOVAC, 78304 OPCODE_MOVAC_I, 78305 OPCODE_MOVAC_I2R, 78306 OPCODE_MOVAC_R, 78307 OPCODE_MOVAC_R2I, 78308 OPCODE_MOVAR2, 78309 OPCODE_MOVCM, 78310 OPCODE_MOVCM2PQ, 78311 OPCODE_MOVCND_0, 78312 OPCODE_MOVCND_1, 78313 OPCODE_MOVCND_2, 78314 OPCODE_MOVCND_3, 78315 OPCODE_MOVCND_4, 78316 OPCODE_MOVCND_5, 78317 OPCODE_MOVCND_6, 78318 OPCODE_MOVCND_7, 78319 OPCODE_MOVCND8_0, 78320 OPCODE_MOVCND8_1, 78321 OPCODE_MOVCND8_2, 78322 OPCODE_MOVCND8_3, 78323 OPCODE_MOVCND8_4, 78324 OPCODE_MOVCND8_5, 78325 OPCODE_MOVCND8_6, 78326 OPCODE_MOVCND8_7, 78327 OPCODE_MOV_I, 78328 OPCODE_MOVPQ2PQ, 78329 OPCODE_MOV_R, 78330 OPCODE_NEGCM, 78331 OPCODE_POP16LLR_1, 78332 OPCODE_PQ2CM, 78333 OPCODE_SWAPAC_R, 78334 OPCODE_SWAPAC_RI, 78335 OPCODE_SWAPB, 78336 OPCODE_ADD2AC, 78337 OPCODE_ADDAC, 78338 OPCODE_CDOT, 78339 OPCODE_CDOTAC, 78340 OPCODE_CDOTACS, 78341 OPCODE_CMAC, 78342 OPCODE_CMACS, 78343 OPCODE_CMPY, 78344 OPCODE_CMPY2CM, 78345 OPCODE_CMPY2PQ, 78346 OPCODE_CMPYS, 78347 OPCODE_CMPYXP2PQ, 78348 OPCODE_COMB32, 78349 OPCODE_DOT, 78350 OPCODE_DOTAC, 78351 OPCODE_DOTACS, 78352 OPCODE_LIN_INT, 78353 OPCODE_LLRPRE1, 78354 OPCODE_LLRPRE2, 78355 OPCODE_MAC, 78356 OPCODE_MAC8, 78357 OPCODE_MACD8, 78358 OPCODE_MACPQXP_0, 78359 OPCODE_MACPQXP_1, 78360 OPCODE_MACPQXP_2, 78361 OPCODE_MACPQXP_3, 78362 OPCODE_MACS, 78363 OPCODE_MACXP2_0, 78364 OPCODE_MACXP2_1, 78365 OPCODE_MACXP_0, 78366 OPCODE_MACXP_1, 78367 OPCODE_MACXP_2, 78368 OPCODE_MACXP_3, 78369 OPCODE_MOV2AC, 78370 OPCODE_MPY, 78371 OPCODE_MPY2CM, 78372 OPCODE_MPY2PQ, 78373 OPCODE_MPY8, 78374 OPCODE_MPYADD8_2CM, 78375 OPCODE_MPYD8, 78376 OPCODE_MPYPQXP_0, 78377 OPCODE_MPYPQXP_1, 78378 OPCODE_MPYPQXP_2, 78379 OPCODE_MPYPQXP_3, 78380 OPCODE_MPYS, 78381 OPCODE_MPYXP2PQ, 78382 OPCODE_MPYXP2_0, 78383 OPCODE_MPYXP2_1, 78384 OPCODE_MPYXP_0, 78385 OPCODE_MPYXP_1, 78386 OPCODE_MPYXP_2, 78387 OPCODE_MPYXP_3, 78388 OPCODE_NORMACD, 78389 OPCODE_NORMACPQ_I, 78390 OPCODE_NORMACPQ_R, 78391 OPCODE_NORMD, 78392 OPCODE_NORMPYPQ_I, 78393 OPCODE_NORMPYPQ_R, 78394 OPCODE_RCMAC, 78395 OPCODE_RCMPY, 78396 OPCODE_RCMPY2CM, 78397 OPCODE_RFIR, 78398 OPCODE_RFIRA, 78399 OPCODE_RFIRD, 78400 OPCODE_RFIRDA, 78401 OPCODE_RMAC, 78402 OPCODE_RMPY, 78403 OPCODE_RMPY2CM, 78404 OPCODE_SMOD_ALIGN, 78405 OPCODE_SMOD_SCR, 78406 OPCODE_SUB2AC, 78407 OPCODE_WGHT32, 78408 OPCODE_CLRTIEP, 78409 OPCODE_EXT_2FIFO_0, 78410 OPCODE_EXT_2FIFO_1, 78411 OPCODE_EXT_2FIFO_2, 78412 OPCODE_EXT_2FIFO_3, 78413 OPCODE_EXT_R2FIFO_0, 78414 OPCODE_EXT_R2FIFO_1, 78415 OPCODE_EXT_R2FIFO_2, 78416 OPCODE_EXT_R2FIFO_3, 78417 OPCODE_LUT, 78418 OPCODE_LUT_AR, 78419 OPCODE_LUT_IEXT, 78420 OPCODE_LUT_PHASOR, 78421 OPCODE_LUT_REXT, 78422 OPCODE_LUT_WRITE, 78423 OPCODE_MOVEQ128_0, 78424 OPCODE_MOVEQ128_1, 78425 OPCODE_MOVEQ128_2, 78426 OPCODE_MOVEQ128_3, 78427 OPCODE_MOVEQ128_4, 78428 OPCODE_MOVEQ128_5, 78429 OPCODE_MOVEQ32_0, 78430 OPCODE_MOVEQ32_1, 78431 OPCODE_MOVEQ32_2, 78432 OPCODE_MOVEQ32_3, 78433 OPCODE_NCO_UPDATE, 78434 OPCODE_POP128_0, 78435 OPCODE_POP128_1, 78436 OPCODE_POP128_2, 78437 OPCODE_POP128_3, 78438 OPCODE_POP128_4, 78439 OPCODE_POP128_5, 78440 OPCODE_POP128_2CMPQ_0, 78441 OPCODE_POP128_2CMPQ_1, 78442 OPCODE_POP128_2CMPQ_2, 78443 OPCODE_POP128_2CMPQ_3, 78444 OPCODE_POP128_2M_0, 78445 OPCODE_POP128_2M_1, 78446 OPCODE_POP128_2M_2, 78447 OPCODE_POP128_2M_3, 78448 OPCODE_POP128_2PQ_0, 78449 OPCODE_POP128_2PQ_1, 78450 OPCODE_POP128_2PQ_2, 78451 OPCODE_POP128_2PQ_3, 78452 OPCODE_POP128_2PQ_4, 78453 OPCODE_POP128_2PQ_5, 78454 OPCODE_POP2X128_2PQ_01, 78455 OPCODE_POP2X128_2PQ_03, 78456 OPCODE_POP2X128_2PQ_21, 78457 OPCODE_POP2X128_2PQ_23, 78458 OPCODE_POP32_0, 78459 OPCODE_POP32_1, 78460 OPCODE_POP32_2, 78461 OPCODE_POP32_3, 78462 OPCODE_PUSH128, 78463 OPCODE_PUSH128_M, 78464 OPCODE_PUSH128_PQ, 78465 OPCODE_PUSH2X128_PQ, 78466 OPCODE_PUSH32, 78467 OPCODE_QREADY, 78468 OPCODE_RDTIEP, 78469 OPCODE_SETTIEP, 78470 OPCODE_SMOD_LUT, 78471 OPCODE_WRTBSIGQ, 78472 OPCODE_WRTBSIGQM, 78473 OPCODE_WRTIEP, 78474 OPCODE_WRTSIGQ, 78475 OPCODE_ABS8, 78476 OPCODE_ADD16, 78477 OPCODE_ADD32, 78478 OPCODE_ADDAC_I2R, 78479 OPCODE_ADDAC_R2I, 78480 OPCODE_ADDAR2, 78481 OPCODE_ADDCM, 78482 OPCODE_ADDWRP, 78483 OPCODE_AND128, 78484 OPCODE_ARGMAX8, 78485 OPCODE_ASL, 78486 OPCODE_ASL32, 78487 OPCODE_ASLACM, 78488 OPCODE_ASLM, 78489 OPCODE_ASLM32, 78490 OPCODE_ASR, 78491 OPCODE_ASR32, 78492 OPCODE_ASRAC, 78493 OPCODE_ASRM, 78494 OPCODE_BITFEXT, 78495 OPCODE_BITFINS, 78496 OPCODE_CLB_C, 78497 OPCODE_CLB_R, 78498 OPCODE_CMP8, 78499 OPCODE_CMP_I, 78500 OPCODE_CMP_R, 78501 OPCODE_EXT, 78502 OPCODE_EXT_R, 78503 OPCODE_EXT32_I, 78504 OPCODE_EXT32_R, 78505 OPCODE_EXTUI4, 78506 OPCODE_LSLM, 78507 OPCODE_LSRM, 78508 OPCODE_MAX8, 78509 OPCODE_MEAN, 78510 OPCODE_MEAN32, 78511 OPCODE_MIN8, 78512 OPCODE_MINCLB_C, 78513 OPCODE_MINCLB_R, 78514 OPCODE_NOT128, 78515 OPCODE_OR128, 78516 OPCODE_PERM, 78517 OPCODE_REDAC, 78518 OPCODE_REDAC2, 78519 OPCODE_REDAC4, 78520 OPCODE_REDACS, 78521 OPCODE_SMINCLB_C, 78522 OPCODE_SMINCLB_R, 78523 OPCODE_STSWAPBM, 78524 OPCODE_STSWAPBMU, 78525 OPCODE_SUB32, 78526 OPCODE_SUBAC_I2R, 78527 OPCODE_SUBAC_R2I, 78528 OPCODE_SUBARX, 78529 OPCODE_SUBCM, 78530 OPCODE_SUBMEAN, 78531 OPCODE_SUBWRP, 78532 OPCODE_TRANS, 78533 OPCODE_XOR128, 78534 OPCODE_RUR_EXPSTATE, 78535 OPCODE_WUR_EXPSTATE, 78536 OPCODE_RUR_SOV, 78537 OPCODE_WUR_SOV, 78538 OPCODE_RUR_SAT_MODE, 78539 OPCODE_WUR_SAT_MODE, 78540 OPCODE_RUR_SAR0, 78541 OPCODE_WUR_SAR0, 78542 OPCODE_RUR_SAR1, 78543 OPCODE_WUR_SAR1, 78544 OPCODE_RUR_SAR2, 78545 OPCODE_WUR_SAR2, 78546 OPCODE_RUR_SAR3, 78547 OPCODE_WUR_SAR3, 78548 OPCODE_RUR_HSAR0, 78549 OPCODE_WUR_HSAR0, 78550 OPCODE_RUR_HSAR1, 78551 OPCODE_WUR_HSAR1, 78552 OPCODE_RUR_HSAR2, 78553 OPCODE_WUR_HSAR2, 78554 OPCODE_RUR_HSAR3, 78555 OPCODE_WUR_HSAR3, 78556 OPCODE_RUR_MAX_REG_0, 78557 OPCODE_WUR_MAX_REG_0, 78558 OPCODE_RUR_MAX_REG_1, 78559 OPCODE_WUR_MAX_REG_1, 78560 OPCODE_RUR_MAX_REG_2, 78561 OPCODE_WUR_MAX_REG_2, 78562 OPCODE_RUR_MAX_REG_3, 78563 OPCODE_WUR_MAX_REG_3, 78564 OPCODE_RUR_ARG_MAX_REG_0, 78565 OPCODE_WUR_ARG_MAX_REG_0, 78566 OPCODE_RUR_ARG_MAX_REG_1, 78567 OPCODE_WUR_ARG_MAX_REG_1, 78568 OPCODE_RUR_ARG_MAX_REG_2, 78569 OPCODE_WUR_ARG_MAX_REG_2, 78570 OPCODE_RUR_ARG_MAX_REG_3, 78571 OPCODE_WUR_ARG_MAX_REG_3, 78572 OPCODE_RUR_NCO_COUNTER_0, 78573 OPCODE_WUR_NCO_COUNTER_0, 78574 OPCODE_RUR_NCO_COUNTER_1, 78575 OPCODE_WUR_NCO_COUNTER_1, 78576 OPCODE_RUR_NCO_COUNTER_2, 78577 OPCODE_WUR_NCO_COUNTER_2, 78578 OPCODE_RUR_NCO_COUNTER_3, 78579 OPCODE_WUR_NCO_COUNTER_3, 78580 OPCODE_RUR_INTERP_EXT_N, 78581 OPCODE_WUR_INTERP_EXT_N, 78582 OPCODE_RUR_INTERP_EXT_L, 78583 OPCODE_WUR_INTERP_EXT_L, 78584 OPCODE_RUR_LLR_BUF_0, 78585 OPCODE_WUR_LLR_BUF_0, 78586 OPCODE_RUR_LLR_BUF_1, 78587 OPCODE_WUR_LLR_BUF_1, 78588 OPCODE_RUR_LLR_BUF_2, 78589 OPCODE_WUR_LLR_BUF_2, 78590 OPCODE_RUR_LLR_BUF_3, 78591 OPCODE_WUR_LLR_BUF_3, 78592 OPCODE_RUR_LLR_BUF_4, 78593 OPCODE_WUR_LLR_BUF_4, 78594 OPCODE_RUR_LLR_BUF_5, 78595 OPCODE_WUR_LLR_BUF_5, 78596 OPCODE_RUR_LLR_BUF_6, 78597 OPCODE_WUR_LLR_BUF_6, 78598 OPCODE_RUR_LLR_BUF_7, 78599 OPCODE_WUR_LLR_BUF_7, 78600 OPCODE_RUR_LLR_BUF_8, 78601 OPCODE_WUR_LLR_BUF_8, 78602 OPCODE_RUR_LLR_BUF_9, 78603 OPCODE_WUR_LLR_BUF_9, 78604 OPCODE_RUR_LLR_BUF_10, 78605 OPCODE_WUR_LLR_BUF_10, 78606 OPCODE_RUR_LLR_BUF_11, 78607 OPCODE_WUR_LLR_BUF_11, 78608 OPCODE_RUR_LLR_BUF_12, 78609 OPCODE_WUR_LLR_BUF_12, 78610 OPCODE_RUR_LLR_BUF_13, 78611 OPCODE_WUR_LLR_BUF_13, 78612 OPCODE_RUR_LLR_BUF_14, 78613 OPCODE_WUR_LLR_BUF_14, 78614 OPCODE_RUR_LLR_BUF_15, 78615 OPCODE_WUR_LLR_BUF_15, 78616 OPCODE_RUR_LLR_BUF_16, 78617 OPCODE_WUR_LLR_BUF_16, 78618 OPCODE_RUR_LLR_BUF_17, 78619 OPCODE_WUR_LLR_BUF_17, 78620 OPCODE_RUR_LLR_BUF_18, 78621 OPCODE_WUR_LLR_BUF_18, 78622 OPCODE_RUR_LLR_BUF_19, 78623 OPCODE_WUR_LLR_BUF_19, 78624 OPCODE_RUR_LLR_BUF_20, 78625 OPCODE_WUR_LLR_BUF_20, 78626 OPCODE_RUR_LLR_BUF_21, 78627 OPCODE_WUR_LLR_BUF_21, 78628 OPCODE_RUR_LLR_BUF_22, 78629 OPCODE_WUR_LLR_BUF_22, 78630 OPCODE_RUR_LLR_BUF_23, 78631 OPCODE_WUR_LLR_BUF_23, 78632 OPCODE_RUR_SMOD_BUF_0, 78633 OPCODE_WUR_SMOD_BUF_0, 78634 OPCODE_RUR_SMOD_BUF_1, 78635 OPCODE_WUR_SMOD_BUF_1, 78636 OPCODE_RUR_SMOD_BUF_2, 78637 OPCODE_WUR_SMOD_BUF_2, 78638 OPCODE_RUR_SMOD_BUF_3, 78639 OPCODE_WUR_SMOD_BUF_3, 78640 OPCODE_RUR_SMOD_BUF_4, 78641 OPCODE_WUR_SMOD_BUF_4, 78642 OPCODE_RUR_SMOD_BUF_5, 78643 OPCODE_WUR_SMOD_BUF_5, 78644 OPCODE_RUR_SMOD_BUF_6, 78645 OPCODE_WUR_SMOD_BUF_6, 78646 OPCODE_RUR_SMOD_BUF_7, 78647 OPCODE_WUR_SMOD_BUF_7, 78648 OPCODE_RUR_WEIGHT_REG, 78649 OPCODE_WUR_WEIGHT_REG, 78650 OPCODE_RUR_SCALE_REG, 78651 OPCODE_WUR_SCALE_REG, 78652 OPCODE_RUR_LLR_POS, 78653 OPCODE_WUR_LLR_POS, 78654 OPCODE_RUR_SMOD_POS, 78655 OPCODE_WUR_SMOD_POS, 78656 OPCODE_RUR_PERM_REG, 78657 OPCODE_WUR_PERM_REG, 78658 OPCODE_RUR_SMOD_OFFSET_TABLE_0, 78659 OPCODE_WUR_SMOD_OFFSET_TABLE_0, 78660 OPCODE_RUR_SMOD_OFFSET_TABLE_1, 78661 OPCODE_WUR_SMOD_OFFSET_TABLE_1, 78662 OPCODE_RUR_SMOD_OFFSET_TABLE_2, 78663 OPCODE_WUR_SMOD_OFFSET_TABLE_2, 78664 OPCODE_RUR_SMOD_OFFSET_TABLE_3, 78665 OPCODE_WUR_SMOD_OFFSET_TABLE_3, 78666 OPCODE_RUR_PHASOR_N, 78667 OPCODE_WUR_PHASOR_N, 78668 OPCODE_RUR_PHASOR_OFFSET, 78669 OPCODE_WUR_PHASOR_OFFSET 78670}; 78671 78672 78673/* Slot-specific opcode decode functions. */ 78674 78675static int 78676Slot_inst_decode (const xtensa_insnbuf insn) 78677{ 78678 switch (Field_dsp340050b49a6c_fld2021_Slot_inst_get (insn)) 78679 { 78680 case 3: 78681 if (Field_sa4_Slot_inst_get (insn) == 0 && 78682 Field_sae4_Slot_inst_get (insn) == 0 && 78683 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 4 && 78684 Field_op0_Slot_inst_get (insn) == 0) 78685 return OPCODE_LCM_PINC_X; 78686 if (Field_sa4_Slot_inst_get (insn) == 1 && 78687 Field_sae4_Slot_inst_get (insn) == 0 && 78688 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 4 && 78689 Field_op0_Slot_inst_get (insn) == 0) 78690 return OPCODE_SCM_PINC_X; 78691 break; 78692 case 4: 78693 if (Field_sa4_Slot_inst_get (insn) == 0 && 78694 Field_sae4_Slot_inst_get (insn) == 0 && 78695 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 4 && 78696 Field_op0_Slot_inst_get (insn) == 0) 78697 return OPCODE_LCM_X; 78698 if (Field_sa4_Slot_inst_get (insn) == 1 && 78699 Field_sae4_Slot_inst_get (insn) == 0 && 78700 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 4 && 78701 Field_op0_Slot_inst_get (insn) == 0) 78702 return OPCODE_SCM_X; 78703 break; 78704 case 5: 78705 if (Field_sa4_Slot_inst_get (insn) == 0 && 78706 Field_sae4_Slot_inst_get (insn) == 0 && 78707 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 4 && 78708 Field_op0_Slot_inst_get (insn) == 0) 78709 return OPCODE_LCM_XU; 78710 if (Field_sa4_Slot_inst_get (insn) == 1 && 78711 Field_sae4_Slot_inst_get (insn) == 0 && 78712 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 4 && 78713 Field_op0_Slot_inst_get (insn) == 0) 78714 return OPCODE_SCM_XU; 78715 break; 78716 case 6: 78717 if (Field_sa4_Slot_inst_get (insn) == 0 && 78718 Field_sae4_Slot_inst_get (insn) == 0 && 78719 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 4 && 78720 Field_op0_Slot_inst_get (insn) == 0) 78721 return OPCODE_LP_X; 78722 break; 78723 case 7: 78724 if (Field_sa4_Slot_inst_get (insn) == 0 && 78725 Field_sae4_Slot_inst_get (insn) == 0 && 78726 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 4 && 78727 Field_op0_Slot_inst_get (insn) == 0) 78728 return OPCODE_LQ_X; 78729 break; 78730 } 78731 if (Field_dsp340050b49a6c_fld2035_Slot_inst_get (insn) == 2 && 78732 Field_sae4_Slot_inst_get (insn) == 1 && 78733 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78734 Field_op0_Slot_inst_get (insn) == 0 && 78735 Field_dsp340050b49a6c_fld2047_Slot_inst_get (insn) == 0) 78736 return OPCODE_LQ; 78737 switch (Field_dsp340050b49a6c_fld2037_Slot_inst_get (insn)) 78738 { 78739 case 0: 78740 if (Field_sae4_Slot_inst_get (insn) == 1 && 78741 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78742 Field_op0_Slot_inst_get (insn) == 0) 78743 return OPCODE_LCM_PINC; 78744 break; 78745 case 1: 78746 if (Field_sae4_Slot_inst_get (insn) == 1 && 78747 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78748 Field_op0_Slot_inst_get (insn) == 0) 78749 return OPCODE_LCM_U; 78750 break; 78751 case 2: 78752 if (Field_sae4_Slot_inst_get (insn) == 1 && 78753 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78754 Field_op0_Slot_inst_get (insn) == 0) 78755 return OPCODE_LP; 78756 break; 78757 } 78758 switch (Field_dsp340050b49a6c_fld2048_Slot_inst_get (insn)) 78759 { 78760 case 0: 78761 if (Field_sae4_Slot_inst_get (insn) == 0 && 78762 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78763 Field_op0_Slot_inst_get (insn) == 0) 78764 return OPCODE_LAC2X32; 78765 break; 78766 case 1: 78767 if (Field_sae4_Slot_inst_get (insn) == 0 && 78768 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78769 Field_op0_Slot_inst_get (insn) == 0) 78770 return OPCODE_LAC32_R; 78771 break; 78772 } 78773 if (Field_dsp340050b49a6c_fld2082inst_Slot_inst_get (insn) == 0 && 78774 Field_r2_Slot_inst_get (insn) == 1 && 78775 Field_bbi4_Slot_inst_get (insn) == 0 && 78776 Field_op0_Slot_inst_get (insn) == 3) 78777 return OPCODE_LAC_IH; 78778 if (Field_dsp340050b49a6c_fld2083inst_Slot_inst_get (insn) == 1 && 78779 Field_r2_Slot_inst_get (insn) == 1 && 78780 Field_bbi4_Slot_inst_get (insn) == 0 && 78781 Field_op0_Slot_inst_get (insn) == 3) 78782 return OPCODE_LAC_IL; 78783 if (Field_dsp340050b49a6c_fld2084inst_Slot_inst_get (insn) == 2 && 78784 Field_r2_Slot_inst_get (insn) == 1 && 78785 Field_bbi4_Slot_inst_get (insn) == 0 && 78786 Field_op0_Slot_inst_get (insn) == 3) 78787 return OPCODE_LAC_RH; 78788 switch (Field_dsp340050b49a6c_fld2085inst_Slot_inst_get (insn)) 78789 { 78790 case 3: 78791 if (Field_r2_Slot_inst_get (insn) == 1 && 78792 Field_bbi4_Slot_inst_get (insn) == 0 && 78793 Field_op0_Slot_inst_get (insn) == 3) 78794 return OPCODE_LAC2X64_1; 78795 break; 78796 case 19: 78797 if (Field_r2_Slot_inst_get (insn) == 1 && 78798 Field_bbi4_Slot_inst_get (insn) == 0 && 78799 Field_op0_Slot_inst_get (insn) == 3) 78800 return OPCODE_LAC2X64_2; 78801 break; 78802 } 78803 if (Field_dsp340050b49a6c_fld2086inst_Slot_inst_get (insn) == 2 && 78804 Field_r2_Slot_inst_get (insn) == 1 && 78805 Field_bbi4_Slot_inst_get (insn) == 0 && 78806 Field_op0_Slot_inst_get (insn) == 3 && 78807 Field_dsp340050b49a6c_fld3634_Slot_inst_get (insn) == 0) 78808 return OPCODE_LAC_RL; 78809 if (Field_dsp340050b49a6c_fld2088inst_Slot_inst_get (insn) == 3 && 78810 Field_r2_Slot_inst_get (insn) == 1 && 78811 Field_bbi4_Slot_inst_get (insn) == 0 && 78812 Field_op0_Slot_inst_get (insn) == 3 && 78813 Field_dsp340050b49a6c_fld3633inst_Slot_inst_get (insn) == 0) 78814 return OPCODE_LAC2X64_3; 78815 if (Field_dsp340050b49a6c_fld2089inst_Slot_inst_get (insn) == 1 && 78816 Field_r2_Slot_inst_get (insn) == 1 && 78817 Field_bbi4_Slot_inst_get (insn) == 0 && 78818 Field_op0_Slot_inst_get (insn) == 3 && 78819 Field_dsp340050b49a6c_fld3631inst_Slot_inst_get (insn) == 0) 78820 return OPCODE_LAC2X64_0; 78821 if (Field_dsp340050b49a6c_fld2090inst_Slot_inst_get (insn) == 1 && 78822 Field_sae4_Slot_inst_get (insn) == 0 && 78823 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78824 Field_op0_Slot_inst_get (insn) == 0) 78825 return OPCODE_PQ2CM; 78826 if (Field_dsp340050b49a6c_fld2091inst_Slot_inst_get (insn) == 10 && 78827 Field_sae4_Slot_inst_get (insn) == 0 && 78828 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78829 Field_op0_Slot_inst_get (insn) == 0) 78830 return OPCODE_AR2CM_DUP; 78831 if (Field_dsp340050b49a6c_fld2092inst_Slot_inst_get (insn) == 88 && 78832 Field_sae4_Slot_inst_get (insn) == 0 && 78833 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78834 Field_op0_Slot_inst_get (insn) == 0) 78835 return OPCODE_CLRTIEP; 78836 if (Field_dsp340050b49a6c_fld2094inst_Slot_inst_get (insn) == 89 && 78837 Field_sae4_Slot_inst_get (insn) == 0 && 78838 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78839 Field_op0_Slot_inst_get (insn) == 0) 78840 return OPCODE_GET_SMOD_BUF; 78841 if (Field_dsp340050b49a6c_fld2095inst_Slot_inst_get (insn) == 90 && 78842 Field_sae4_Slot_inst_get (insn) == 0 && 78843 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78844 Field_op0_Slot_inst_get (insn) == 0) 78845 return OPCODE_SETTIEP; 78846 if (Field_dsp340050b49a6c_fld2096inst_Slot_inst_get (insn) == 182 && 78847 Field_sae4_Slot_inst_get (insn) == 0 && 78848 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78849 Field_op0_Slot_inst_get (insn) == 0) 78850 return OPCODE_CLRCM; 78851 if (Field_dsp340050b49a6c_fld2098inst_Slot_inst_get (insn) == 183 && 78852 Field_sae4_Slot_inst_get (insn) == 0 && 78853 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78854 Field_op0_Slot_inst_get (insn) == 0) 78855 return OPCODE_GET_ARGMAX; 78856 if (Field_dsp340050b49a6c_fld2099inst_Slot_inst_get (insn) == 92 && 78857 Field_sae4_Slot_inst_get (insn) == 0 && 78858 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78859 Field_op0_Slot_inst_get (insn) == 0) 78860 return OPCODE_WRTBSIGQM; 78861 if (Field_dsp340050b49a6c_fld2100inst_Slot_inst_get (insn) == 186 && 78862 Field_sae4_Slot_inst_get (insn) == 0 && 78863 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78864 Field_op0_Slot_inst_get (insn) == 0) 78865 return OPCODE_GET_HSAR; 78866 if (Field_dsp340050b49a6c_fld2101inst_Slot_inst_get (insn) == 187 && 78867 Field_sae4_Slot_inst_get (insn) == 0 && 78868 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78869 Field_op0_Slot_inst_get (insn) == 0) 78870 return OPCODE_GET_MAX; 78871 if (Field_dsp340050b49a6c_fld2102inst_Slot_inst_get (insn) == 188 && 78872 Field_sae4_Slot_inst_get (insn) == 0 && 78873 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78874 Field_op0_Slot_inst_get (insn) == 0) 78875 return OPCODE_GET_HSAR2SAR; 78876 if (Field_dsp340050b49a6c_fld2103inst_Slot_inst_get (insn) == 189 && 78877 Field_sae4_Slot_inst_get (insn) == 0 && 78878 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78879 Field_op0_Slot_inst_get (insn) == 0) 78880 return OPCODE_GET_NCO; 78881 if (Field_dsp340050b49a6c_fld2104inst_Slot_inst_get (insn) == 190 && 78882 Field_sae4_Slot_inst_get (insn) == 0 && 78883 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78884 Field_op0_Slot_inst_get (insn) == 0) 78885 return OPCODE_GET_SAR; 78886 if (Field_dsp340050b49a6c_fld2105inst_Slot_inst_get (insn) == 191 && 78887 Field_sae4_Slot_inst_get (insn) == 0 && 78888 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78889 Field_op0_Slot_inst_get (insn) == 0) 78890 return OPCODE_GET_SMOD_OFFSET_TABLE; 78891 if (Field_dsp340050b49a6c_fld2106inst_Slot_inst_get (insn) == 18 && 78892 Field_sae4_Slot_inst_get (insn) == 0 && 78893 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78894 Field_op0_Slot_inst_get (insn) == 0) 78895 return OPCODE_PUSH128_PQ; 78896 if (Field_dsp340050b49a6c_fld2107inst_Slot_inst_get (insn) == 152 && 78897 Field_sae4_Slot_inst_get (insn) == 0 && 78898 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78899 Field_op0_Slot_inst_get (insn) == 0) 78900 return OPCODE_POP128_2PQ_0; 78901 if (Field_dsp340050b49a6c_fld2108inst_Slot_inst_get (insn) == 153 && 78902 Field_sae4_Slot_inst_get (insn) == 0 && 78903 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78904 Field_op0_Slot_inst_get (insn) == 0) 78905 return OPCODE_POP128_2PQ_2; 78906 if (Field_dsp340050b49a6c_fld2109inst_Slot_inst_get (insn) == 154 && 78907 Field_sae4_Slot_inst_get (insn) == 0 && 78908 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78909 Field_op0_Slot_inst_get (insn) == 0) 78910 return OPCODE_POP128_2PQ_3; 78911 if (Field_dsp340050b49a6c_fld2110inst_Slot_inst_get (insn) == 155 && 78912 Field_sae4_Slot_inst_get (insn) == 0 && 78913 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78914 Field_op0_Slot_inst_get (insn) == 0) 78915 return OPCODE_POP128_2PQ_5; 78916 if (Field_dsp340050b49a6c_fld2111inst_Slot_inst_get (insn) == 156 && 78917 Field_sae4_Slot_inst_get (insn) == 0 && 78918 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78919 Field_op0_Slot_inst_get (insn) == 0) 78920 return OPCODE_POP128_2PQ_4; 78921 if (Field_dsp340050b49a6c_fld2112inst_Slot_inst_get (insn) == 301 && 78922 Field_sae4_Slot_inst_get (insn) == 0 && 78923 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78924 Field_op0_Slot_inst_get (insn) == 0) 78925 return OPCODE_SET_LLR_POS; 78926 if (Field_dsp340050b49a6c_fld2113inst_Slot_inst_get (insn) == 317 && 78927 Field_sae4_Slot_inst_get (insn) == 0 && 78928 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78929 Field_op0_Slot_inst_get (insn) == 0) 78930 return OPCODE_SET_PHASOR_OFFSET; 78931 if (Field_dsp340050b49a6c_fld2114inst_Slot_inst_get (insn) == 302 && 78932 Field_sae4_Slot_inst_get (insn) == 0 && 78933 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78934 Field_op0_Slot_inst_get (insn) == 0) 78935 return OPCODE_SET_PHASOR_N; 78936 if (Field_dsp340050b49a6c_fld2115inst_Slot_inst_get (insn) == 303 && 78937 Field_sae4_Slot_inst_get (insn) == 0 && 78938 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78939 Field_op0_Slot_inst_get (insn) == 0) 78940 return OPCODE_SET_SCALE_REG; 78941 if (Field_dsp340050b49a6c_fld2116inst_Slot_inst_get (insn) == 318 && 78942 Field_sae4_Slot_inst_get (insn) == 0 && 78943 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78944 Field_op0_Slot_inst_get (insn) == 0) 78945 return OPCODE_SET_SMOD_POS; 78946 if (Field_dsp340050b49a6c_fld2117inst_Slot_inst_get (insn) == 319 && 78947 Field_sae4_Slot_inst_get (insn) == 0 && 78948 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78949 Field_op0_Slot_inst_get (insn) == 0) 78950 return OPCODE_SET_SOV; 78951 if (Field_dsp340050b49a6c_fld2118inst_Slot_inst_get (insn) == 208 && 78952 Field_sae4_Slot_inst_get (insn) == 0 && 78953 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78954 Field_op0_Slot_inst_get (insn) == 0) 78955 return OPCODE_POP128_2PQ_1; 78956 if (Field_dsp340050b49a6c_fld2119inst_Slot_inst_get (insn) == 417 && 78957 Field_sae4_Slot_inst_get (insn) == 0 && 78958 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78959 Field_op0_Slot_inst_get (insn) == 0) 78960 return OPCODE_SET_WGHT; 78961 if (Field_dsp340050b49a6c_fld2120inst_Slot_inst_get (insn) == 6913 && 78962 Field_sae4_Slot_inst_get (insn) == 0 && 78963 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78964 Field_op0_Slot_inst_get (insn) == 0) 78965 return OPCODE_MOVEQ128_0; 78966 if (Field_dsp340050b49a6c_fld2122inst_Slot_inst_get (insn) == 6929 && 78967 Field_sae4_Slot_inst_get (insn) == 0 && 78968 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78969 Field_op0_Slot_inst_get (insn) == 0) 78970 return OPCODE_MOVEQ128_1; 78971 if (Field_dsp340050b49a6c_fld2123inst_Slot_inst_get (insn) == 6945 && 78972 Field_sae4_Slot_inst_get (insn) == 0 && 78973 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78974 Field_op0_Slot_inst_get (insn) == 0) 78975 return OPCODE_MOVEQ128_2; 78976 if (Field_dsp340050b49a6c_fld2124inst_Slot_inst_get (insn) == 6961 && 78977 Field_sae4_Slot_inst_get (insn) == 0 && 78978 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78979 Field_op0_Slot_inst_get (insn) == 0) 78980 return OPCODE_MOVEQ128_5; 78981 if (Field_dsp340050b49a6c_fld2125inst_Slot_inst_get (insn) == 6977 && 78982 Field_sae4_Slot_inst_get (insn) == 0 && 78983 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78984 Field_op0_Slot_inst_get (insn) == 0) 78985 return OPCODE_MOVEQ128_3; 78986 if (Field_dsp340050b49a6c_fld2126inst_Slot_inst_get (insn) == 6993 && 78987 Field_sae4_Slot_inst_get (insn) == 0 && 78988 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78989 Field_op0_Slot_inst_get (insn) == 0) 78990 return OPCODE_MOVEQ32_0; 78991 if (Field_dsp340050b49a6c_fld2127inst_Slot_inst_get (insn) == 7009 && 78992 Field_sae4_Slot_inst_get (insn) == 0 && 78993 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78994 Field_op0_Slot_inst_get (insn) == 0) 78995 return OPCODE_MOVEQ32_1; 78996 if (Field_dsp340050b49a6c_fld2128inst_Slot_inst_get (insn) == 7025 && 78997 Field_sae4_Slot_inst_get (insn) == 0 && 78998 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 78999 Field_op0_Slot_inst_get (insn) == 0) 79000 return OPCODE_MOVEQ32_2; 79001 if (Field_dsp340050b49a6c_fld2129inst_Slot_inst_get (insn) == 1761 && 79002 Field_sae4_Slot_inst_get (insn) == 0 && 79003 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79004 Field_op0_Slot_inst_get (insn) == 0 && 79005 Field_dsp340050b49a6c_fld2035_Slot_inst_get (insn) == 0) 79006 return OPCODE_MOVEQ128_4; 79007 if (Field_dsp340050b49a6c_fld2131inst_Slot_inst_get (insn) == 1777 && 79008 Field_sae4_Slot_inst_get (insn) == 0 && 79009 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79010 Field_op0_Slot_inst_get (insn) == 0 && 79011 Field_dsp340050b49a6c_fld2035_Slot_inst_get (insn) == 0) 79012 return OPCODE_MOVEQ32_3; 79013 if (Field_dsp340050b49a6c_fld2132inst_Slot_inst_get (insn) == 105 && 79014 Field_sae4_Slot_inst_get (insn) == 0 && 79015 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79016 Field_op0_Slot_inst_get (insn) == 0 && 79017 Field_dsp340050b49a6c_fld3659inst_Slot_inst_get (insn) == 0) 79018 return OPCODE_WRTBSIGQ; 79019 if (Field_dsp340050b49a6c_fld2133inst_Slot_inst_get (insn) == 53 && 79020 Field_sae4_Slot_inst_get (insn) == 0 && 79021 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79022 Field_op0_Slot_inst_get (insn) == 0 && 79023 Field_dsp340050b49a6c_fld3660inst_Slot_inst_get (insn) == 0) 79024 return OPCODE_WRTSIGQ; 79025 if (Field_dsp340050b49a6c_fld2134inst_Slot_inst_get (insn) == 53 && 79026 Field_sae4_Slot_inst_get (insn) == 0 && 79027 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79028 Field_op0_Slot_inst_get (insn) == 0 && 79029 Field_dsp340050b49a6c_fld2050_Slot_inst_get (insn) == 0) 79030 return OPCODE_CLRAC; 79031 if (Field_dsp340050b49a6c_fld2136inst_Slot_inst_get (insn) == 55 && 79032 Field_sae4_Slot_inst_get (insn) == 0 && 79033 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79034 Field_op0_Slot_inst_get (insn) == 0 && 79035 Field_dsp340050b49a6c_fld2050_Slot_inst_get (insn) == 0) 79036 return OPCODE_POP16LLR_1; 79037 if (Field_dsp340050b49a6c_fld2137inst_Slot_inst_get (insn) == 34 && 79038 Field_sae4_Slot_inst_get (insn) == 0 && 79039 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79040 Field_op0_Slot_inst_get (insn) == 0) 79041 return OPCODE_WRTIEP; 79042 if (Field_dsp340050b49a6c_fld2138inst_Slot_inst_get (insn) == 560 && 79043 Field_sae4_Slot_inst_get (insn) == 0 && 79044 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79045 Field_op0_Slot_inst_get (insn) == 0) 79046 return OPCODE_POP128_0; 79047 if (Field_dsp340050b49a6c_fld2139inst_Slot_inst_get (insn) == 561 && 79048 Field_sae4_Slot_inst_get (insn) == 0 && 79049 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79050 Field_op0_Slot_inst_get (insn) == 0) 79051 return OPCODE_POP128_3; 79052 if (Field_dsp340050b49a6c_fld2140inst_Slot_inst_get (insn) == 562 && 79053 Field_sae4_Slot_inst_get (insn) == 0 && 79054 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79055 Field_op0_Slot_inst_get (insn) == 0) 79056 return OPCODE_POP128_4; 79057 if (Field_dsp340050b49a6c_fld2141inst_Slot_inst_get (insn) == 563 && 79058 Field_sae4_Slot_inst_get (insn) == 0 && 79059 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79060 Field_op0_Slot_inst_get (insn) == 0) 79061 return OPCODE_POP2X128_2PQ_03; 79062 if (Field_dsp340050b49a6c_fld2142inst_Slot_inst_get (insn) == 564 && 79063 Field_sae4_Slot_inst_get (insn) == 0 && 79064 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79065 Field_op0_Slot_inst_get (insn) == 0) 79066 return OPCODE_POP128_5; 79067 if (Field_dsp340050b49a6c_fld2143inst_Slot_inst_get (insn) == 565 && 79068 Field_sae4_Slot_inst_get (insn) == 0 && 79069 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79070 Field_op0_Slot_inst_get (insn) == 0) 79071 return OPCODE_POP2X128_2PQ_21; 79072 if (Field_dsp340050b49a6c_fld2144inst_Slot_inst_get (insn) == 283 && 79073 Field_sae4_Slot_inst_get (insn) == 0 && 79074 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79075 Field_op0_Slot_inst_get (insn) == 0 && 79076 Field_dsp340050b49a6c_fld2047_Slot_inst_get (insn) == 0) 79077 return OPCODE_POP2X128_2PQ_23; 79078 if (Field_dsp340050b49a6c_fld2145inst_Slot_inst_get (insn) == 71 && 79079 Field_sae4_Slot_inst_get (insn) == 0 && 79080 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79081 Field_op0_Slot_inst_get (insn) == 0 && 79082 Field_dsp340050b49a6c_fld2037_Slot_inst_get (insn) == 0) 79083 return OPCODE_POP2X128_2PQ_01; 79084 if (Field_dsp340050b49a6c_fld2146inst_Slot_inst_get (insn) == 21 && 79085 Field_sae4_Slot_inst_get (insn) == 0 && 79086 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79087 Field_op0_Slot_inst_get (insn) == 0 && 79088 Field_dsp340050b49a6c_fld3649inst_Slot_inst_get (insn) == 0) 79089 return OPCODE_POP128_1; 79090 if (Field_dsp340050b49a6c_fld2147inst_Slot_inst_get (insn) == 13 && 79091 Field_sae4_Slot_inst_get (insn) == 0 && 79092 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79093 Field_op0_Slot_inst_get (insn) == 0 && 79094 Field_dsp340050b49a6c_fld3650inst_Slot_inst_get (insn) == 0) 79095 return OPCODE_POP128_2; 79096 if (Field_dsp340050b49a6c_fld2149inst_Slot_inst_get (insn) == 5 && 79097 Field_sae4_Slot_inst_get (insn) == 0 && 79098 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79099 Field_op0_Slot_inst_get (insn) == 0 && 79100 Field_dsp340050b49a6c_fld3627inst_Slot_inst_get (insn) == 0) 79101 return OPCODE_GET_LLR_BUF; 79102 if (Field_dsp340050b49a6c_fld2151inst_Slot_inst_get (insn) == 5 && 79103 Field_sae4_Slot_inst_get (insn) == 0 && 79104 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79105 Field_op0_Slot_inst_get (insn) == 0 && 79106 Field_dsp340050b49a6c_fld3657inst_Slot_inst_get (insn) == 0) 79107 return OPCODE_PUSH2X128_PQ; 79108 if (Field_dsp340050b49a6c_fld2153inst_Slot_inst_get (insn) == 1 && 79109 Field_sae4_Slot_inst_get (insn) == 0 && 79110 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79111 Field_op0_Slot_inst_get (insn) == 0 && 79112 Field_dsp340050b49a6c_fld3635inst_Slot_inst_get (insn) == 0) 79113 return OPCODE_AR2CM_LN; 79114 if (Field_dsp340050b49a6c_fld2154inst_Slot_inst_get (insn) == 3 && 79115 Field_sae4_Slot_inst_get (insn) == 0 && 79116 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79117 Field_op0_Slot_inst_get (insn) == 0 && 79118 Field_dsp340050b49a6c_fld3636inst_Slot_inst_get (insn) == 0) 79119 return OPCODE_AR2CM_LN_I; 79120 if (Field_dsp340050b49a6c_fld2155inst_Slot_inst_get (insn) == 3 && 79121 Field_sae4_Slot_inst_get (insn) == 0 && 79122 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79123 Field_op0_Slot_inst_get (insn) == 0 && 79124 Field_dsp340050b49a6c_fld3637inst_Slot_inst_get (insn) == 0) 79125 return OPCODE_AR2CM_LN_R; 79126 if (Field_dsp340050b49a6c_fld2156inst_Slot_inst_get (insn) == 3 && 79127 Field_sae4_Slot_inst_get (insn) == 1 && 79128 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79129 Field_op0_Slot_inst_get (insn) == 0) 79130 return OPCODE_LCM; 79131 if (Field_dsp340050b49a6c_fld2157inst_Slot_inst_get (insn) == 19 && 79132 Field_sae4_Slot_inst_get (insn) == 1 && 79133 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79134 Field_op0_Slot_inst_get (insn) == 0) 79135 return OPCODE_CONJ; 79136 if (Field_dsp340050b49a6c_fld2158inst_Slot_inst_get (insn) == 27 && 79137 Field_sae4_Slot_inst_get (insn) == 1 && 79138 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79139 Field_op0_Slot_inst_get (insn) == 0) 79140 return OPCODE_MOVCM; 79141 if (Field_dsp340050b49a6c_fld2159inst_Slot_inst_get (insn) == 51 && 79142 Field_sae4_Slot_inst_get (insn) == 1 && 79143 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79144 Field_op0_Slot_inst_get (insn) == 0) 79145 return OPCODE_MOV_I; 79146 if (Field_dsp340050b49a6c_fld2160inst_Slot_inst_get (insn) == 59 && 79147 Field_sae4_Slot_inst_get (insn) == 1 && 79148 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79149 Field_op0_Slot_inst_get (insn) == 0) 79150 return OPCODE_SET_EXT_REGS; 79151 if (Field_dsp340050b49a6c_fld2161inst_Slot_inst_get (insn) == 83 && 79152 Field_sae4_Slot_inst_get (insn) == 1 && 79153 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79154 Field_op0_Slot_inst_get (insn) == 0) 79155 return OPCODE_MOV_R; 79156 if (Field_dsp340050b49a6c_fld2162inst_Slot_inst_get (insn) == 171 && 79157 Field_sae4_Slot_inst_get (insn) == 1 && 79158 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79159 Field_op0_Slot_inst_get (insn) == 0) 79160 return OPCODE_ASRAC; 79161 if (Field_dsp340050b49a6c_fld2163inst_Slot_inst_get (insn) == 187 && 79162 Field_sae4_Slot_inst_get (insn) == 1 && 79163 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79164 Field_op0_Slot_inst_get (insn) == 0) 79165 return OPCODE_CLB_R; 79166 if (Field_dsp340050b49a6c_fld2164inst_Slot_inst_get (insn) == 227 && 79167 Field_sae4_Slot_inst_get (insn) == 1 && 79168 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79169 Field_op0_Slot_inst_get (insn) == 0) 79170 return OPCODE_CLB_C; 79171 if (Field_dsp340050b49a6c_fld2165inst_Slot_inst_get (insn) == 235 && 79172 Field_sae4_Slot_inst_get (insn) == 1 && 79173 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79174 Field_op0_Slot_inst_get (insn) == 0) 79175 return OPCODE_MINCLB_C; 79176 if (Field_dsp340050b49a6c_fld2166inst_Slot_inst_get (insn) == 243 && 79177 Field_sae4_Slot_inst_get (insn) == 1 && 79178 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79179 Field_op0_Slot_inst_get (insn) == 0) 79180 return OPCODE_MINCLB_R; 79181 if (Field_dsp340050b49a6c_fld2167inst_Slot_inst_get (insn) == 251 && 79182 Field_sae4_Slot_inst_get (insn) == 1 && 79183 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79184 Field_op0_Slot_inst_get (insn) == 0) 79185 return OPCODE_SMINCLB_C; 79186 if (Field_dsp340050b49a6c_fld2168inst_Slot_inst_get (insn) == 147 && 79187 Field_sae4_Slot_inst_get (insn) == 1 && 79188 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79189 Field_op0_Slot_inst_get (insn) == 0) 79190 return OPCODE_NEGCM; 79191 if (Field_dsp340050b49a6c_fld2169inst_Slot_inst_get (insn) == 310 && 79192 Field_sae4_Slot_inst_get (insn) == 1 && 79193 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79194 Field_op0_Slot_inst_get (insn) == 0) 79195 return OPCODE_PUSH128; 79196 if (Field_dsp340050b49a6c_fld2171inst_Slot_inst_get (insn) == 599 && 79197 Field_sae4_Slot_inst_get (insn) == 1 && 79198 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79199 Field_op0_Slot_inst_get (insn) == 0) 79200 return OPCODE_MOVAC; 79201 if (Field_dsp340050b49a6c_fld2172inst_Slot_inst_get (insn) == 631 && 79202 Field_sae4_Slot_inst_get (insn) == 1 && 79203 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79204 Field_op0_Slot_inst_get (insn) == 0) 79205 return OPCODE_MOVAC_I2R; 79206 if (Field_dsp340050b49a6c_fld2173inst_Slot_inst_get (insn) == 358 && 79207 Field_sae4_Slot_inst_get (insn) == 1 && 79208 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79209 Field_op0_Slot_inst_get (insn) == 0) 79210 return OPCODE_SET_LLR_BUF; 79211 if (Field_dsp340050b49a6c_fld2174inst_Slot_inst_get (insn) == 711 && 79212 Field_sae4_Slot_inst_get (insn) == 1 && 79213 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79214 Field_op0_Slot_inst_get (insn) == 0) 79215 return OPCODE_MOVAC_R2I; 79216 if (Field_dsp340050b49a6c_fld2175inst_Slot_inst_get (insn) == 5944 && 79217 Field_sae4_Slot_inst_get (insn) == 1 && 79218 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79219 Field_op0_Slot_inst_get (insn) == 0) 79220 return OPCODE_ADDAC_I2R; 79221 if (Field_dsp340050b49a6c_fld2177inst_Slot_inst_get (insn) == 5945 && 79222 Field_sae4_Slot_inst_get (insn) == 1 && 79223 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79224 Field_op0_Slot_inst_get (insn) == 0) 79225 return OPCODE_ADDAC_R2I; 79226 if (Field_dsp340050b49a6c_fld2178inst_Slot_inst_get (insn) == 5946 && 79227 Field_sae4_Slot_inst_get (insn) == 1 && 79228 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79229 Field_op0_Slot_inst_get (insn) == 0) 79230 return OPCODE_REDAC; 79231 if (Field_dsp340050b49a6c_fld2179inst_Slot_inst_get (insn) == 5947 && 79232 Field_sae4_Slot_inst_get (insn) == 1 && 79233 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79234 Field_op0_Slot_inst_get (insn) == 0) 79235 return OPCODE_REDAC4; 79236 if (Field_dsp340050b49a6c_fld2180inst_Slot_inst_get (insn) == 5948 && 79237 Field_sae4_Slot_inst_get (insn) == 1 && 79238 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79239 Field_op0_Slot_inst_get (insn) == 0) 79240 return OPCODE_REDAC2; 79241 if (Field_dsp340050b49a6c_fld2181inst_Slot_inst_get (insn) == 5949 && 79242 Field_sae4_Slot_inst_get (insn) == 1 && 79243 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79244 Field_op0_Slot_inst_get (insn) == 0) 79245 return OPCODE_REDACS; 79246 if (Field_dsp340050b49a6c_fld2182inst_Slot_inst_get (insn) == 5950 && 79247 Field_sae4_Slot_inst_get (insn) == 1 && 79248 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79249 Field_op0_Slot_inst_get (insn) == 0) 79250 return OPCODE_SUBAC_I2R; 79251 if (Field_dsp340050b49a6c_fld2183inst_Slot_inst_get (insn) == 5951 && 79252 Field_sae4_Slot_inst_get (insn) == 1 && 79253 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79254 Field_op0_Slot_inst_get (insn) == 0) 79255 return OPCODE_SUBAC_R2I; 79256 if (Field_dsp340050b49a6c_fld2184inst_Slot_inst_get (insn) == 374 && 79257 Field_sae4_Slot_inst_get (insn) == 1 && 79258 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79259 Field_op0_Slot_inst_get (insn) == 0 && 79260 Field_dsp340050b49a6c_fld3642inst_Slot_inst_get (insn) == 0) 79261 return OPCODE_SWAPAC_RI; 79262 if (Field_dsp340050b49a6c_fld2185inst_Slot_inst_get (insn) == 3000 && 79263 Field_sae4_Slot_inst_get (insn) == 1 && 79264 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79265 Field_op0_Slot_inst_get (insn) == 0) 79266 return OPCODE_GET_INTERP_EXT_L; 79267 if (Field_dsp340050b49a6c_fld2186inst_Slot_inst_get (insn) == 3001 && 79268 Field_sae4_Slot_inst_get (insn) == 1 && 79269 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79270 Field_op0_Slot_inst_get (insn) == 0) 79271 return OPCODE_GET_INTERP_EXT_N; 79272 if (Field_dsp340050b49a6c_fld2187inst_Slot_inst_get (insn) == 3002 && 79273 Field_sae4_Slot_inst_get (insn) == 1 && 79274 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79275 Field_op0_Slot_inst_get (insn) == 0) 79276 return OPCODE_GET_LLR_POS; 79277 if (Field_dsp340050b49a6c_fld2188inst_Slot_inst_get (insn) == 3003 && 79278 Field_sae4_Slot_inst_get (insn) == 1 && 79279 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79280 Field_op0_Slot_inst_get (insn) == 0) 79281 return OPCODE_GET_PHASOR_OFFSET; 79282 if (Field_dsp340050b49a6c_fld2189inst_Slot_inst_get (insn) == 3004 && 79283 Field_sae4_Slot_inst_get (insn) == 1 && 79284 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79285 Field_op0_Slot_inst_get (insn) == 0) 79286 return OPCODE_GET_PHASOR_N; 79287 if (Field_dsp340050b49a6c_fld2190inst_Slot_inst_get (insn) == 3005 && 79288 Field_sae4_Slot_inst_get (insn) == 1 && 79289 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79290 Field_op0_Slot_inst_get (insn) == 0) 79291 return OPCODE_GET_SCALE_REG; 79292 if (Field_dsp340050b49a6c_fld2191inst_Slot_inst_get (insn) == 3006 && 79293 Field_sae4_Slot_inst_get (insn) == 1 && 79294 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79295 Field_op0_Slot_inst_get (insn) == 0) 79296 return OPCODE_GET_SMOD_POS; 79297 if (Field_dsp340050b49a6c_fld2192inst_Slot_inst_get (insn) == 3007 && 79298 Field_sae4_Slot_inst_get (insn) == 1 && 79299 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79300 Field_op0_Slot_inst_get (insn) == 0) 79301 return OPCODE_GET_SOV; 79302 if (Field_dsp340050b49a6c_fld2193inst_Slot_inst_get (insn) == 211 && 79303 Field_sae4_Slot_inst_get (insn) == 1 && 79304 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79305 Field_op0_Slot_inst_get (insn) == 0 && 79306 Field_dsp340050b49a6c_fld3662inst_Slot_inst_get (insn) == 0) 79307 return OPCODE_SMINCLB_R; 79308 if (Field_dsp340050b49a6c_fld2194inst_Slot_inst_get (insn) == 3504 && 79309 Field_sae4_Slot_inst_get (insn) == 1 && 79310 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79311 Field_op0_Slot_inst_get (insn) == 0) 79312 return OPCODE_GET_WGHT; 79313 if (Field_dsp340050b49a6c_fld2195inst_Slot_inst_get (insn) == 3505 && 79314 Field_sae4_Slot_inst_get (insn) == 1 && 79315 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79316 Field_op0_Slot_inst_get (insn) == 0) 79317 return OPCODE_POP32_1; 79318 if (Field_dsp340050b49a6c_fld2196inst_Slot_inst_get (insn) == 3506 && 79319 Field_sae4_Slot_inst_get (insn) == 1 && 79320 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79321 Field_op0_Slot_inst_get (insn) == 0) 79322 return OPCODE_POP32_2; 79323 if (Field_dsp340050b49a6c_fld2197inst_Slot_inst_get (insn) == 3507 && 79324 Field_sae4_Slot_inst_get (insn) == 1 && 79325 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79326 Field_op0_Slot_inst_get (insn) == 0) 79327 return OPCODE_SET_ARGMAX; 79328 if (Field_dsp340050b49a6c_fld2198inst_Slot_inst_get (insn) == 3508 && 79329 Field_sae4_Slot_inst_get (insn) == 1 && 79330 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79331 Field_op0_Slot_inst_get (insn) == 0) 79332 return OPCODE_POP32_3; 79333 if (Field_dsp340050b49a6c_fld2199inst_Slot_inst_get (insn) == 3509 && 79334 Field_sae4_Slot_inst_get (insn) == 1 && 79335 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79336 Field_op0_Slot_inst_get (insn) == 0) 79337 return OPCODE_SET_MAX; 79338 if (Field_dsp340050b49a6c_fld2200inst_Slot_inst_get (insn) == 3510 && 79339 Field_sae4_Slot_inst_get (insn) == 1 && 79340 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79341 Field_op0_Slot_inst_get (insn) == 0) 79342 return OPCODE_SET_NCO; 79343 if (Field_dsp340050b49a6c_fld2201inst_Slot_inst_get (insn) == 3511 && 79344 Field_sae4_Slot_inst_get (insn) == 1 && 79345 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79346 Field_op0_Slot_inst_get (insn) == 0) 79347 return OPCODE_SET_SAR; 79348 if (Field_dsp340050b49a6c_fld2202inst_Slot_inst_get (insn) == 878 && 79349 Field_sae4_Slot_inst_get (insn) == 1 && 79350 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79351 Field_op0_Slot_inst_get (insn) == 0 && 79352 Field_dsp340050b49a6c_fld2254_Slot_inst_get (insn) == 0) 79353 return OPCODE_RDTIEP; 79354 if (Field_dsp340050b49a6c_fld2203inst_Slot_inst_get (insn) == 879 && 79355 Field_sae4_Slot_inst_get (insn) == 1 && 79356 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79357 Field_op0_Slot_inst_get (insn) == 0 && 79358 Field_dsp340050b49a6c_fld2254_Slot_inst_get (insn) == 0) 79359 return OPCODE_SET_SMOD_OFFSET_TABLE; 79360 if (Field_dsp340050b49a6c_fld2204inst_Slot_inst_get (insn) == 123 && 79361 Field_sae4_Slot_inst_get (insn) == 1 && 79362 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79363 Field_op0_Slot_inst_get (insn) == 0 && 79364 Field_dsp340050b49a6c_fld3656inst_Slot_inst_get (insn) == 0) 79365 return OPCODE_POP32_0; 79366 if (Field_dsp340050b49a6c_fld2205inst_Slot_inst_get (insn) == 3 && 79367 Field_sae4_Slot_inst_get (insn) == 1 && 79368 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79369 Field_op0_Slot_inst_get (insn) == 0) 79370 return OPCODE_MOVCM2PQ; 79371 if (Field_dsp340050b49a6c_fld2206inst_Slot_inst_get (insn) == 7 && 79372 Field_sae4_Slot_inst_get (insn) == 1 && 79373 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79374 Field_op0_Slot_inst_get (insn) == 0) 79375 return OPCODE_QREADY; 79376 if (Field_dsp340050b49a6c_fld2207inst_Slot_inst_get (insn) == 19 && 79377 Field_sae4_Slot_inst_get (insn) == 1 && 79378 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79379 Field_op0_Slot_inst_get (insn) == 0) 79380 return OPCODE_EXT32_I; 79381 if (Field_dsp340050b49a6c_fld2208inst_Slot_inst_get (insn) == 23 && 79382 Field_sae4_Slot_inst_get (insn) == 1 && 79383 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79384 Field_op0_Slot_inst_get (insn) == 0) 79385 return OPCODE_EXT_2FIFO_2; 79386 if (Field_dsp340050b49a6c_fld2209inst_Slot_inst_get (insn) == 27 && 79387 Field_sae4_Slot_inst_get (insn) == 1 && 79388 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79389 Field_op0_Slot_inst_get (insn) == 0) 79390 return OPCODE_EXT_2FIFO_3; 79391 if (Field_dsp340050b49a6c_fld2210inst_Slot_inst_get (insn) == 31 && 79392 Field_sae4_Slot_inst_get (insn) == 1 && 79393 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79394 Field_op0_Slot_inst_get (insn) == 0) 79395 return OPCODE_EXT_R2FIFO_0; 79396 if (Field_dsp340050b49a6c_fld2211inst_Slot_inst_get (insn) == 35 && 79397 Field_sae4_Slot_inst_get (insn) == 1 && 79398 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79399 Field_op0_Slot_inst_get (insn) == 0) 79400 return OPCODE_EXT32_R; 79401 if (Field_dsp340050b49a6c_fld2212inst_Slot_inst_get (insn) == 39 && 79402 Field_sae4_Slot_inst_get (insn) == 1 && 79403 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79404 Field_op0_Slot_inst_get (insn) == 0) 79405 return OPCODE_EXT_R2FIFO_1; 79406 if (Field_dsp340050b49a6c_fld2213inst_Slot_inst_get (insn) == 23 && 79407 Field_sae4_Slot_inst_get (insn) == 1 && 79408 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79409 Field_op0_Slot_inst_get (insn) == 0 && 79410 Field_dsp340050b49a6c_fld3647inst_Slot_inst_get (insn) == 0) 79411 return OPCODE_EXT_R2FIFO_2; 79412 if (Field_dsp340050b49a6c_fld2214inst_Slot_inst_get (insn) == 27 && 79413 Field_sae4_Slot_inst_get (insn) == 1 && 79414 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79415 Field_op0_Slot_inst_get (insn) == 0 && 79416 Field_dsp340050b49a6c_fld3648inst_Slot_inst_get (insn) == 0) 79417 return OPCODE_EXT_R2FIFO_3; 79418 if (Field_dsp340050b49a6c_fld2215inst_Slot_inst_get (insn) == 31 && 79419 Field_sae4_Slot_inst_get (insn) == 1 && 79420 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79421 Field_op0_Slot_inst_get (insn) == 0 && 79422 Field_dsp340050b49a6c_fld3630inst_Slot_inst_get (insn) == 0) 79423 return OPCODE_SET_SMOD_BUF; 79424 if (Field_dsp340050b49a6c_fld2216inst_Slot_inst_get (insn) == 7 && 79425 Field_sae4_Slot_inst_get (insn) == 1 && 79426 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79427 Field_op0_Slot_inst_get (insn) == 0 && 79428 Field_dsp340050b49a6c_fld3644inst_Slot_inst_get (insn) == 0) 79429 return OPCODE_EXT_2FIFO_0; 79430 if (Field_dsp340050b49a6c_fld2217inst_Slot_inst_get (insn) == 7 && 79431 Field_sae4_Slot_inst_get (insn) == 1 && 79432 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 3 && 79433 Field_op0_Slot_inst_get (insn) == 0 && 79434 Field_dsp340050b49a6c_fld3645inst_Slot_inst_get (insn) == 0) 79435 return OPCODE_EXT_2FIFO_1; 79436 if (Field_dsp340050b49a6c_fld2218inst_Slot_inst_get (insn) == 0 && 79437 Field_dsp340050b49a6c_fld2021_Slot_inst_get (insn) == 6 && 79438 Field_sa4_Slot_inst_get (insn) == 1 && 79439 Field_sae4_Slot_inst_get (insn) == 0 && 79440 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 4 && 79441 Field_op0_Slot_inst_get (insn) == 0) 79442 return OPCODE_EXT; 79443 if (Field_dsp340050b49a6c_fld2219inst_Slot_inst_get (insn) == 1 && 79444 Field_dsp340050b49a6c_fld2021_Slot_inst_get (insn) == 6 && 79445 Field_sa4_Slot_inst_get (insn) == 1 && 79446 Field_sae4_Slot_inst_get (insn) == 0 && 79447 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 4 && 79448 Field_op0_Slot_inst_get (insn) == 0) 79449 return OPCODE_EXT_R; 79450 if (Field_dsp340050b49a6c_fld2220inst_Slot_inst_get (insn) == 0 && 79451 Field_dsp340050b49a6c_fld2021_Slot_inst_get (insn) == 7 && 79452 Field_sa4_Slot_inst_get (insn) == 1 && 79453 Field_sae4_Slot_inst_get (insn) == 0 && 79454 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 4 && 79455 Field_op0_Slot_inst_get (insn) == 0) 79456 return OPCODE_PUSH128_M; 79457 if (Field_dsp340050b49a6c_fld2221inst_Slot_inst_get (insn) == 1 && 79458 Field_dsp340050b49a6c_fld2021_Slot_inst_get (insn) == 7 && 79459 Field_sa4_Slot_inst_get (insn) == 1 && 79460 Field_sae4_Slot_inst_get (insn) == 0 && 79461 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 4 && 79462 Field_op0_Slot_inst_get (insn) == 0) 79463 return OPCODE_SAC2X64_0; 79464 if (Field_dsp340050b49a6c_fld2222inst_Slot_inst_get (insn) == 0 && 79465 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79466 Field_op0_Slot_inst_get (insn) == 0) 79467 return OPCODE_SAC2X32; 79468 if (Field_dsp340050b49a6c_fld2223inst_Slot_inst_get (insn) == 1 && 79469 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79470 Field_op0_Slot_inst_get (insn) == 0) 79471 return OPCODE_SAC32_R; 79472 if (Field_dsp340050b49a6c_fld2224inst_Slot_inst_get (insn) == 2 && 79473 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79474 Field_op0_Slot_inst_get (insn) == 0) 79475 return OPCODE_SCM_PINC; 79476 if (Field_dsp340050b49a6c_fld2225inst_Slot_inst_get (insn) == 5 && 79477 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79478 Field_op0_Slot_inst_get (insn) == 0) 79479 return OPCODE_LUT0; 79480 if (Field_dsp340050b49a6c_fld2226inst_Slot_inst_get (insn) == 7 && 79481 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79482 Field_op0_Slot_inst_get (insn) == 0) 79483 return OPCODE_LUT1; 79484 if (Field_dsp340050b49a6c_fld2227inst_Slot_inst_get (insn) == 4 && 79485 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79486 Field_op0_Slot_inst_get (insn) == 0) 79487 return OPCODE_SCM_U; 79488 if (Field_dsp340050b49a6c_fld2228inst_Slot_inst_get (insn) == 9 && 79489 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79490 Field_op0_Slot_inst_get (insn) == 0) 79491 return OPCODE_LUT2; 79492 if (Field_dsp340050b49a6c_fld2229inst_Slot_inst_get (insn) == 11 && 79493 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79494 Field_op0_Slot_inst_get (insn) == 0) 79495 return OPCODE_SCM; 79496 if (Field_dsp340050b49a6c_fld2230inst_Slot_inst_get (insn) == 12 && 79497 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79498 Field_op0_Slot_inst_get (insn) == 0) 79499 return OPCODE_LUT3; 79500 if (Field_dsp340050b49a6c_fld2231inst_Slot_inst_get (insn) == 14 && 79501 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79502 Field_op0_Slot_inst_get (insn) == 0) 79503 return OPCODE_STORE_P; 79504 if (Field_dsp340050b49a6c_fld2232inst_Slot_inst_get (insn) == 14 && 79505 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79506 Field_op0_Slot_inst_get (insn) == 0) 79507 return OPCODE_SAC_IH; 79508 if (Field_dsp340050b49a6c_fld2234inst_Slot_inst_get (insn) == 15 && 79509 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79510 Field_op0_Slot_inst_get (insn) == 0) 79511 return OPCODE_SAC_IL; 79512 if (Field_dsp340050b49a6c_fld2235inst_Slot_inst_get (insn) == 16 && 79513 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79514 Field_op0_Slot_inst_get (insn) == 0) 79515 return OPCODE_COMB_AR; 79516 if (Field_dsp340050b49a6c_fld2236inst_Slot_inst_get (insn) == 18 && 79517 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79518 Field_op0_Slot_inst_get (insn) == 0) 79519 return OPCODE_STSWAPBM; 79520 if (Field_dsp340050b49a6c_fld2237inst_Slot_inst_get (insn) == 18 && 79521 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79522 Field_op0_Slot_inst_get (insn) == 0) 79523 return OPCODE_SAC_RH; 79524 if (Field_dsp340050b49a6c_fld2238inst_Slot_inst_get (insn) == 35 && 79525 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79526 Field_op0_Slot_inst_get (insn) == 0) 79527 return OPCODE_SAC2X64_1; 79528 if (Field_dsp340050b49a6c_fld2239inst_Slot_inst_get (insn) == 39 && 79529 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79530 Field_op0_Slot_inst_get (insn) == 0) 79531 return OPCODE_SAC2X64_2; 79532 if (Field_dsp340050b49a6c_fld2240inst_Slot_inst_get (insn) == 20 && 79533 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79534 Field_op0_Slot_inst_get (insn) == 0) 79535 return OPCODE_SAC_RL; 79536 if (Field_dsp340050b49a6c_fld2241inst_Slot_inst_get (insn) == 41 && 79537 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79538 Field_op0_Slot_inst_get (insn) == 0) 79539 return OPCODE_SAC2X64_3; 79540 if (Field_dsp340050b49a6c_fld2242inst_Slot_inst_get (insn) == 45 && 79541 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79542 Field_op0_Slot_inst_get (insn) == 0 && 79543 Field_dsp340050b49a6c_fld3661inst_Slot_inst_get (insn) == 0) 79544 return OPCODE_ASLACM; 79545 if (Field_dsp340050b49a6c_fld2243inst_Slot_inst_get (insn) == 21 && 79546 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79547 Field_op0_Slot_inst_get (insn) == 0) 79548 return OPCODE_STSWAPBMU; 79549 if (Field_dsp340050b49a6c_fld2244inst_Slot_inst_get (insn) == 92 && 79550 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79551 Field_op0_Slot_inst_get (insn) == 0) 79552 return OPCODE_CM2AR_LN; 79553 if (Field_dsp340050b49a6c_fld2245inst_Slot_inst_get (insn) == 93 && 79554 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79555 Field_op0_Slot_inst_get (insn) == 0) 79556 return OPCODE_CM2AR_LN_I; 79557 if (Field_dsp340050b49a6c_fld2246inst_Slot_inst_get (insn) == 47 && 79558 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79559 Field_op0_Slot_inst_get (insn) == 0 && 79560 Field_dsp340050b49a6c_fld3638inst_Slot_inst_get (insn) == 0) 79561 return OPCODE_CM2AR_LN_R; 79562 if (Field_dsp340050b49a6c_fld2247inst_Slot_inst_get (insn) == 24 && 79563 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79564 Field_op0_Slot_inst_get (insn) == 0) 79565 return OPCODE_STORE_Q; 79566 if (Field_dsp340050b49a6c_fld2248inst_Slot_inst_get (insn) == 50 && 79567 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79568 Field_op0_Slot_inst_get (insn) == 0 && 79569 Field_dsp340050b49a6c_fld3651inst_Slot_inst_get (insn) == 0) 79570 return OPCODE_POP128_2M_0; 79571 if (Field_dsp340050b49a6c_fld2249inst_Slot_inst_get (insn) == 51 && 79572 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79573 Field_op0_Slot_inst_get (insn) == 0 && 79574 Field_dsp340050b49a6c_fld3655inst_Slot_inst_get (insn) == 0) 79575 return OPCODE_POP128_2M_3; 79576 if (Field_dsp340050b49a6c_fld2250inst_Slot_inst_get (insn) == 26 && 79577 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79578 Field_op0_Slot_inst_get (insn) == 0 && 79579 Field_dsp340050b49a6c_fld3653inst_Slot_inst_get (insn) == 0) 79580 return OPCODE_POP128_2M_1; 79581 if (Field_dsp340050b49a6c_fld2251inst_Slot_inst_get (insn) == 216 && 79582 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79583 Field_op0_Slot_inst_get (insn) == 0 && 79584 Field_dsp340050b49a6c_fld3658inst_Slot_inst_get (insn) == 0) 79585 return OPCODE_PUSH32; 79586 if (Field_dsp340050b49a6c_fld2252inst_Slot_inst_get (insn) == 217 && 79587 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79588 Field_op0_Slot_inst_get (insn) == 0 && 79589 Field_dsp340050b49a6c_fld3643inst_Slot_inst_get (insn) == 0) 79590 return OPCODE_SWAPB; 79591 if (Field_dsp340050b49a6c_fld2253inst_Slot_inst_get (insn) == 109 && 79592 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79593 Field_op0_Slot_inst_get (insn) == 0 && 79594 Field_dsp340050b49a6c_fld3639inst_Slot_inst_get (insn) == 0) 79595 return OPCODE_MOV2AC32_I; 79596 if (Field_dsp340050b49a6c_fld2255inst_Slot_inst_get (insn) == 55 && 79597 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79598 Field_op0_Slot_inst_get (insn) == 0 && 79599 Field_dsp340050b49a6c_fld3640inst_Slot_inst_get (insn) == 0) 79600 return OPCODE_MOV2AC32_R; 79601 if (Field_dsp340050b49a6c_fld2257inst_Slot_inst_get (insn) == 7 && 79602 Field_dsp340050b49a6c_fld2019_Slot_inst_get (insn) == 6 && 79603 Field_op0_Slot_inst_get (insn) == 0 && 79604 Field_dsp340050b49a6c_fld3654inst_Slot_inst_get (insn) == 0) 79605 return OPCODE_POP128_2M_2; 79606 switch (Field_op0_Slot_inst_get (insn)) 79607 { 79608 case 0: 79609 switch (Field_op1_Slot_inst_get (insn)) 79610 { 79611 case 0: 79612 switch (Field_op2_Slot_inst_get (insn)) 79613 { 79614 case 0: 79615 switch (Field_r_Slot_inst_get (insn)) 79616 { 79617 case 0: 79618 switch (Field_m_Slot_inst_get (insn)) 79619 { 79620 case 0: 79621 if (Field_s_Slot_inst_get (insn) == 0 && 79622 Field_n_Slot_inst_get (insn) == 0) 79623 return OPCODE_ILL; 79624 break; 79625 case 2: 79626 switch (Field_n_Slot_inst_get (insn)) 79627 { 79628 case 0: 79629 return OPCODE_RET; 79630 case 1: 79631 return OPCODE_RETW; 79632 case 2: 79633 return OPCODE_JX; 79634 } 79635 break; 79636 case 3: 79637 switch (Field_n_Slot_inst_get (insn)) 79638 { 79639 case 0: 79640 return OPCODE_CALLX0; 79641 case 1: 79642 return OPCODE_CALLX4; 79643 case 2: 79644 return OPCODE_CALLX8; 79645 case 3: 79646 return OPCODE_CALLX12; 79647 } 79648 break; 79649 } 79650 break; 79651 case 1: 79652 return OPCODE_MOVSP; 79653 case 2: 79654 if (Field_s_Slot_inst_get (insn) == 0) 79655 { 79656 switch (Field_t_Slot_inst_get (insn)) 79657 { 79658 case 0: 79659 return OPCODE_ISYNC; 79660 case 1: 79661 return OPCODE_RSYNC; 79662 case 2: 79663 return OPCODE_ESYNC; 79664 case 3: 79665 return OPCODE_DSYNC; 79666 case 8: 79667 return OPCODE_EXCW; 79668 case 12: 79669 return OPCODE_MEMW; 79670 case 13: 79671 return OPCODE_EXTW; 79672 case 15: 79673 return OPCODE_NOP; 79674 } 79675 } 79676 break; 79677 case 3: 79678 switch (Field_t_Slot_inst_get (insn)) 79679 { 79680 case 0: 79681 switch (Field_s_Slot_inst_get (insn)) 79682 { 79683 case 0: 79684 return OPCODE_RFE; 79685 case 2: 79686 return OPCODE_RFDE; 79687 case 4: 79688 return OPCODE_RFWO; 79689 case 5: 79690 return OPCODE_RFWU; 79691 } 79692 break; 79693 case 1: 79694 return OPCODE_RFI; 79695 } 79696 break; 79697 case 4: 79698 return OPCODE_BREAK; 79699 case 5: 79700 switch (Field_s_Slot_inst_get (insn)) 79701 { 79702 case 0: 79703 if (Field_t_Slot_inst_get (insn) == 0) 79704 return OPCODE_SYSCALL; 79705 break; 79706 case 1: 79707 if (Field_t_Slot_inst_get (insn) == 0) 79708 return OPCODE_SIMCALL; 79709 break; 79710 } 79711 break; 79712 case 6: 79713 return OPCODE_RSIL; 79714 case 7: 79715 if (Field_t_Slot_inst_get (insn) == 0) 79716 return OPCODE_WAITI; 79717 break; 79718 case 8: 79719 return OPCODE_ANY4; 79720 case 9: 79721 return OPCODE_ALL4; 79722 case 10: 79723 return OPCODE_ANY8; 79724 case 11: 79725 return OPCODE_ALL8; 79726 } 79727 break; 79728 case 1: 79729 return OPCODE_AND; 79730 case 2: 79731 return OPCODE_OR; 79732 case 3: 79733 return OPCODE_XOR; 79734 case 4: 79735 switch (Field_r_Slot_inst_get (insn)) 79736 { 79737 case 0: 79738 if (Field_t_Slot_inst_get (insn) == 0) 79739 return OPCODE_SSR; 79740 break; 79741 case 1: 79742 if (Field_t_Slot_inst_get (insn) == 0) 79743 return OPCODE_SSL; 79744 break; 79745 case 2: 79746 if (Field_t_Slot_inst_get (insn) == 0) 79747 return OPCODE_SSA8L; 79748 break; 79749 case 3: 79750 if (Field_t_Slot_inst_get (insn) == 0) 79751 return OPCODE_SSA8B; 79752 break; 79753 case 4: 79754 if (Field_thi3_Slot_inst_get (insn) == 0) 79755 return OPCODE_SSAI; 79756 break; 79757 case 6: 79758 return OPCODE_RER; 79759 case 7: 79760 return OPCODE_WER; 79761 case 8: 79762 if (Field_s_Slot_inst_get (insn) == 0) 79763 return OPCODE_ROTW; 79764 break; 79765 case 14: 79766 return OPCODE_NSA; 79767 case 15: 79768 return OPCODE_NSAU; 79769 } 79770 break; 79771 case 5: 79772 switch (Field_r_Slot_inst_get (insn)) 79773 { 79774 case 3: 79775 return OPCODE_RITLB0; 79776 case 4: 79777 if (Field_t_Slot_inst_get (insn) == 0) 79778 return OPCODE_IITLB; 79779 break; 79780 case 5: 79781 return OPCODE_PITLB; 79782 case 6: 79783 return OPCODE_WITLB; 79784 case 7: 79785 return OPCODE_RITLB1; 79786 case 11: 79787 return OPCODE_RDTLB0; 79788 case 12: 79789 if (Field_t_Slot_inst_get (insn) == 0) 79790 return OPCODE_IDTLB; 79791 break; 79792 case 13: 79793 return OPCODE_PDTLB; 79794 case 14: 79795 return OPCODE_WDTLB; 79796 case 15: 79797 return OPCODE_RDTLB1; 79798 } 79799 break; 79800 case 6: 79801 switch (Field_s_Slot_inst_get (insn)) 79802 { 79803 case 0: 79804 return OPCODE_NEG; 79805 case 1: 79806 return OPCODE_ABS; 79807 } 79808 break; 79809 case 8: 79810 return OPCODE_ADD; 79811 case 9: 79812 return OPCODE_ADDX2; 79813 case 10: 79814 return OPCODE_ADDX4; 79815 case 11: 79816 return OPCODE_ADDX8; 79817 case 12: 79818 return OPCODE_SUB; 79819 case 13: 79820 return OPCODE_SUBX2; 79821 case 14: 79822 return OPCODE_SUBX4; 79823 case 15: 79824 return OPCODE_SUBX8; 79825 } 79826 break; 79827 case 1: 79828 switch (Field_op2_Slot_inst_get (insn)) 79829 { 79830 case 0: 79831 case 1: 79832 return OPCODE_SLLI; 79833 case 2: 79834 case 3: 79835 return OPCODE_SRAI; 79836 case 4: 79837 return OPCODE_SRLI; 79838 case 6: 79839 switch (Field_sr_Slot_inst_get (insn)) 79840 { 79841 case 0: 79842 return OPCODE_XSR_LBEG; 79843 case 1: 79844 return OPCODE_XSR_LEND; 79845 case 2: 79846 return OPCODE_XSR_LCOUNT; 79847 case 3: 79848 return OPCODE_XSR_SAR; 79849 case 4: 79850 return OPCODE_XSR_BR; 79851 case 5: 79852 return OPCODE_XSR_LITBASE; 79853 case 12: 79854 return OPCODE_XSR_SCOMPARE1; 79855 case 72: 79856 return OPCODE_XSR_WINDOWBASE; 79857 case 73: 79858 return OPCODE_XSR_WINDOWSTART; 79859 case 96: 79860 return OPCODE_XSR_IBREAKENABLE; 79861 case 99: 79862 return OPCODE_XSR_ATOMCTL; 79863 case 104: 79864 return OPCODE_XSR_DDR; 79865 case 128: 79866 return OPCODE_XSR_IBREAKA0; 79867 case 129: 79868 return OPCODE_XSR_IBREAKA1; 79869 case 144: 79870 return OPCODE_XSR_DBREAKA0; 79871 case 145: 79872 return OPCODE_XSR_DBREAKA1; 79873 case 160: 79874 return OPCODE_XSR_DBREAKC0; 79875 case 161: 79876 return OPCODE_XSR_DBREAKC1; 79877 case 177: 79878 return OPCODE_XSR_EPC1; 79879 case 178: 79880 return OPCODE_XSR_EPC2; 79881 case 179: 79882 return OPCODE_XSR_EPC3; 79883 case 180: 79884 return OPCODE_XSR_EPC4; 79885 case 181: 79886 return OPCODE_XSR_EPC5; 79887 case 182: 79888 return OPCODE_XSR_EPC6; 79889 case 192: 79890 return OPCODE_XSR_DEPC; 79891 case 194: 79892 return OPCODE_XSR_EPS2; 79893 case 195: 79894 return OPCODE_XSR_EPS3; 79895 case 196: 79896 return OPCODE_XSR_EPS4; 79897 case 197: 79898 return OPCODE_XSR_EPS5; 79899 case 198: 79900 return OPCODE_XSR_EPS6; 79901 case 209: 79902 return OPCODE_XSR_EXCSAVE1; 79903 case 210: 79904 return OPCODE_XSR_EXCSAVE2; 79905 case 211: 79906 return OPCODE_XSR_EXCSAVE3; 79907 case 212: 79908 return OPCODE_XSR_EXCSAVE4; 79909 case 213: 79910 return OPCODE_XSR_EXCSAVE5; 79911 case 214: 79912 return OPCODE_XSR_EXCSAVE6; 79913 case 224: 79914 return OPCODE_XSR_CPENABLE; 79915 case 228: 79916 return OPCODE_XSR_INTENABLE; 79917 case 230: 79918 return OPCODE_XSR_PS; 79919 case 231: 79920 return OPCODE_XSR_VECBASE; 79921 case 232: 79922 return OPCODE_XSR_EXCCAUSE; 79923 case 233: 79924 return OPCODE_XSR_DEBUGCAUSE; 79925 case 234: 79926 return OPCODE_XSR_CCOUNT; 79927 case 236: 79928 return OPCODE_XSR_ICOUNT; 79929 case 237: 79930 return OPCODE_XSR_ICOUNTLEVEL; 79931 case 238: 79932 return OPCODE_XSR_EXCVADDR; 79933 case 240: 79934 return OPCODE_XSR_CCOMPARE0; 79935 case 241: 79936 return OPCODE_XSR_CCOMPARE1; 79937 } 79938 break; 79939 case 8: 79940 return OPCODE_SRC; 79941 case 9: 79942 if (Field_s_Slot_inst_get (insn) == 0) 79943 return OPCODE_SRL; 79944 break; 79945 case 10: 79946 if (Field_t_Slot_inst_get (insn) == 0) 79947 return OPCODE_SLL; 79948 break; 79949 case 11: 79950 if (Field_s_Slot_inst_get (insn) == 0) 79951 return OPCODE_SRA; 79952 break; 79953 case 12: 79954 return OPCODE_MUL16U; 79955 case 13: 79956 return OPCODE_MUL16S; 79957 case 15: 79958 switch (Field_r_Slot_inst_get (insn)) 79959 { 79960 case 0: 79961 return OPCODE_LICT; 79962 case 1: 79963 return OPCODE_SICT; 79964 case 2: 79965 return OPCODE_LICW; 79966 case 3: 79967 return OPCODE_SICW; 79968 case 8: 79969 return OPCODE_LDCT; 79970 case 9: 79971 return OPCODE_SDCT; 79972 case 14: 79973 if (Field_t_Slot_inst_get (insn) == 0) 79974 return OPCODE_RFDO; 79975 if (Field_t_Slot_inst_get (insn) == 1) 79976 return OPCODE_RFDD; 79977 break; 79978 } 79979 break; 79980 } 79981 break; 79982 case 2: 79983 switch (Field_op2_Slot_inst_get (insn)) 79984 { 79985 case 0: 79986 return OPCODE_ANDB; 79987 case 1: 79988 return OPCODE_ANDBC; 79989 case 2: 79990 return OPCODE_ORB; 79991 case 3: 79992 return OPCODE_ORBC; 79993 case 4: 79994 return OPCODE_XORB; 79995 } 79996 break; 79997 case 3: 79998 switch (Field_op2_Slot_inst_get (insn)) 79999 { 80000 case 0: 80001 switch (Field_sr_Slot_inst_get (insn)) 80002 { 80003 case 0: 80004 return OPCODE_RSR_LBEG; 80005 case 1: 80006 return OPCODE_RSR_LEND; 80007 case 2: 80008 return OPCODE_RSR_LCOUNT; 80009 case 3: 80010 return OPCODE_RSR_SAR; 80011 case 4: 80012 return OPCODE_RSR_BR; 80013 case 5: 80014 return OPCODE_RSR_LITBASE; 80015 case 12: 80016 return OPCODE_RSR_SCOMPARE1; 80017 case 72: 80018 return OPCODE_RSR_WINDOWBASE; 80019 case 73: 80020 return OPCODE_RSR_WINDOWSTART; 80021 case 96: 80022 return OPCODE_RSR_IBREAKENABLE; 80023 case 99: 80024 return OPCODE_RSR_ATOMCTL; 80025 case 104: 80026 return OPCODE_RSR_DDR; 80027 case 128: 80028 return OPCODE_RSR_IBREAKA0; 80029 case 129: 80030 return OPCODE_RSR_IBREAKA1; 80031 case 144: 80032 return OPCODE_RSR_DBREAKA0; 80033 case 145: 80034 return OPCODE_RSR_DBREAKA1; 80035 case 160: 80036 return OPCODE_RSR_DBREAKC0; 80037 case 161: 80038 return OPCODE_RSR_DBREAKC1; 80039 case 176: 80040 return OPCODE_RSR_176; 80041 case 177: 80042 return OPCODE_RSR_EPC1; 80043 case 178: 80044 return OPCODE_RSR_EPC2; 80045 case 179: 80046 return OPCODE_RSR_EPC3; 80047 case 180: 80048 return OPCODE_RSR_EPC4; 80049 case 181: 80050 return OPCODE_RSR_EPC5; 80051 case 182: 80052 return OPCODE_RSR_EPC6; 80053 case 192: 80054 return OPCODE_RSR_DEPC; 80055 case 194: 80056 return OPCODE_RSR_EPS2; 80057 case 195: 80058 return OPCODE_RSR_EPS3; 80059 case 196: 80060 return OPCODE_RSR_EPS4; 80061 case 197: 80062 return OPCODE_RSR_EPS5; 80063 case 198: 80064 return OPCODE_RSR_EPS6; 80065 case 208: 80066 return OPCODE_RSR_208; 80067 case 209: 80068 return OPCODE_RSR_EXCSAVE1; 80069 case 210: 80070 return OPCODE_RSR_EXCSAVE2; 80071 case 211: 80072 return OPCODE_RSR_EXCSAVE3; 80073 case 212: 80074 return OPCODE_RSR_EXCSAVE4; 80075 case 213: 80076 return OPCODE_RSR_EXCSAVE5; 80077 case 214: 80078 return OPCODE_RSR_EXCSAVE6; 80079 case 224: 80080 return OPCODE_RSR_CPENABLE; 80081 case 226: 80082 return OPCODE_RSR_INTERRUPT; 80083 case 228: 80084 return OPCODE_RSR_INTENABLE; 80085 case 230: 80086 return OPCODE_RSR_PS; 80087 case 231: 80088 return OPCODE_RSR_VECBASE; 80089 case 232: 80090 return OPCODE_RSR_EXCCAUSE; 80091 case 233: 80092 return OPCODE_RSR_DEBUGCAUSE; 80093 case 234: 80094 return OPCODE_RSR_CCOUNT; 80095 case 235: 80096 return OPCODE_RSR_PRID; 80097 case 236: 80098 return OPCODE_RSR_ICOUNT; 80099 case 237: 80100 return OPCODE_RSR_ICOUNTLEVEL; 80101 case 238: 80102 return OPCODE_RSR_EXCVADDR; 80103 case 240: 80104 return OPCODE_RSR_CCOMPARE0; 80105 case 241: 80106 return OPCODE_RSR_CCOMPARE1; 80107 } 80108 break; 80109 case 1: 80110 switch (Field_sr_Slot_inst_get (insn)) 80111 { 80112 case 0: 80113 return OPCODE_WSR_LBEG; 80114 case 1: 80115 return OPCODE_WSR_LEND; 80116 case 2: 80117 return OPCODE_WSR_LCOUNT; 80118 case 3: 80119 return OPCODE_WSR_SAR; 80120 case 4: 80121 return OPCODE_WSR_BR; 80122 case 5: 80123 return OPCODE_WSR_LITBASE; 80124 case 12: 80125 return OPCODE_WSR_SCOMPARE1; 80126 case 72: 80127 return OPCODE_WSR_WINDOWBASE; 80128 case 73: 80129 return OPCODE_WSR_WINDOWSTART; 80130 case 89: 80131 return OPCODE_WSR_MMID; 80132 case 96: 80133 return OPCODE_WSR_IBREAKENABLE; 80134 case 99: 80135 return OPCODE_WSR_ATOMCTL; 80136 case 104: 80137 return OPCODE_WSR_DDR; 80138 case 128: 80139 return OPCODE_WSR_IBREAKA0; 80140 case 129: 80141 return OPCODE_WSR_IBREAKA1; 80142 case 144: 80143 return OPCODE_WSR_DBREAKA0; 80144 case 145: 80145 return OPCODE_WSR_DBREAKA1; 80146 case 160: 80147 return OPCODE_WSR_DBREAKC0; 80148 case 161: 80149 return OPCODE_WSR_DBREAKC1; 80150 case 176: 80151 return OPCODE_WSR_176; 80152 case 177: 80153 return OPCODE_WSR_EPC1; 80154 case 178: 80155 return OPCODE_WSR_EPC2; 80156 case 179: 80157 return OPCODE_WSR_EPC3; 80158 case 180: 80159 return OPCODE_WSR_EPC4; 80160 case 181: 80161 return OPCODE_WSR_EPC5; 80162 case 182: 80163 return OPCODE_WSR_EPC6; 80164 case 192: 80165 return OPCODE_WSR_DEPC; 80166 case 194: 80167 return OPCODE_WSR_EPS2; 80168 case 195: 80169 return OPCODE_WSR_EPS3; 80170 case 196: 80171 return OPCODE_WSR_EPS4; 80172 case 197: 80173 return OPCODE_WSR_EPS5; 80174 case 198: 80175 return OPCODE_WSR_EPS6; 80176 case 209: 80177 return OPCODE_WSR_EXCSAVE1; 80178 case 210: 80179 return OPCODE_WSR_EXCSAVE2; 80180 case 211: 80181 return OPCODE_WSR_EXCSAVE3; 80182 case 212: 80183 return OPCODE_WSR_EXCSAVE4; 80184 case 213: 80185 return OPCODE_WSR_EXCSAVE5; 80186 case 214: 80187 return OPCODE_WSR_EXCSAVE6; 80188 case 224: 80189 return OPCODE_WSR_CPENABLE; 80190 case 226: 80191 return OPCODE_WSR_INTSET; 80192 case 227: 80193 return OPCODE_WSR_INTCLEAR; 80194 case 228: 80195 return OPCODE_WSR_INTENABLE; 80196 case 230: 80197 return OPCODE_WSR_PS; 80198 case 231: 80199 return OPCODE_WSR_VECBASE; 80200 case 232: 80201 return OPCODE_WSR_EXCCAUSE; 80202 case 233: 80203 return OPCODE_WSR_DEBUGCAUSE; 80204 case 234: 80205 return OPCODE_WSR_CCOUNT; 80206 case 236: 80207 return OPCODE_WSR_ICOUNT; 80208 case 237: 80209 return OPCODE_WSR_ICOUNTLEVEL; 80210 case 238: 80211 return OPCODE_WSR_EXCVADDR; 80212 case 240: 80213 return OPCODE_WSR_CCOMPARE0; 80214 case 241: 80215 return OPCODE_WSR_CCOMPARE1; 80216 } 80217 break; 80218 case 2: 80219 return OPCODE_SEXT; 80220 case 3: 80221 return OPCODE_CLAMPS; 80222 case 4: 80223 return OPCODE_MIN; 80224 case 5: 80225 return OPCODE_MAX; 80226 case 6: 80227 return OPCODE_MINU; 80228 case 7: 80229 return OPCODE_MAXU; 80230 case 8: 80231 return OPCODE_MOVEQZ; 80232 case 9: 80233 return OPCODE_MOVNEZ; 80234 case 10: 80235 return OPCODE_MOVLTZ; 80236 case 11: 80237 return OPCODE_MOVGEZ; 80238 case 12: 80239 return OPCODE_MOVF; 80240 case 13: 80241 return OPCODE_MOVT; 80242 case 14: 80243 switch (Field_st_Slot_inst_get (insn)) 80244 { 80245 case 0: 80246 return OPCODE_RUR_EXPSTATE; 80247 case 1: 80248 return OPCODE_RUR_SOV; 80249 case 2: 80250 return OPCODE_RUR_SAT_MODE; 80251 case 3: 80252 return OPCODE_RUR_SAR0; 80253 case 4: 80254 return OPCODE_RUR_SAR1; 80255 case 5: 80256 return OPCODE_RUR_SAR2; 80257 case 6: 80258 return OPCODE_RUR_SAR3; 80259 case 7: 80260 return OPCODE_RUR_HSAR0; 80261 case 8: 80262 return OPCODE_RUR_HSAR1; 80263 case 9: 80264 return OPCODE_RUR_HSAR2; 80265 case 10: 80266 return OPCODE_RUR_HSAR3; 80267 case 11: 80268 return OPCODE_RUR_MAX_REG_0; 80269 case 12: 80270 return OPCODE_RUR_MAX_REG_1; 80271 case 13: 80272 return OPCODE_RUR_MAX_REG_2; 80273 case 14: 80274 return OPCODE_RUR_MAX_REG_3; 80275 case 15: 80276 return OPCODE_RUR_ARG_MAX_REG_0; 80277 case 16: 80278 return OPCODE_RUR_ARG_MAX_REG_1; 80279 case 17: 80280 return OPCODE_RUR_ARG_MAX_REG_2; 80281 case 18: 80282 return OPCODE_RUR_ARG_MAX_REG_3; 80283 case 19: 80284 return OPCODE_RUR_NCO_COUNTER_0; 80285 case 20: 80286 return OPCODE_RUR_NCO_COUNTER_1; 80287 case 21: 80288 return OPCODE_RUR_NCO_COUNTER_2; 80289 case 22: 80290 return OPCODE_RUR_NCO_COUNTER_3; 80291 case 23: 80292 return OPCODE_RUR_INTERP_EXT_N; 80293 case 24: 80294 return OPCODE_RUR_INTERP_EXT_L; 80295 case 25: 80296 return OPCODE_RUR_LLR_BUF_0; 80297 case 26: 80298 return OPCODE_RUR_LLR_BUF_1; 80299 case 27: 80300 return OPCODE_RUR_LLR_BUF_2; 80301 case 28: 80302 return OPCODE_RUR_LLR_BUF_3; 80303 case 29: 80304 return OPCODE_RUR_LLR_BUF_4; 80305 case 30: 80306 return OPCODE_RUR_LLR_BUF_5; 80307 case 31: 80308 return OPCODE_RUR_LLR_BUF_6; 80309 case 32: 80310 return OPCODE_RUR_LLR_BUF_7; 80311 case 33: 80312 return OPCODE_RUR_LLR_BUF_8; 80313 case 34: 80314 return OPCODE_RUR_LLR_BUF_9; 80315 case 35: 80316 return OPCODE_RUR_LLR_BUF_10; 80317 case 36: 80318 return OPCODE_RUR_LLR_BUF_11; 80319 case 37: 80320 return OPCODE_RUR_LLR_BUF_12; 80321 case 38: 80322 return OPCODE_RUR_LLR_BUF_13; 80323 case 39: 80324 return OPCODE_RUR_LLR_BUF_14; 80325 case 40: 80326 return OPCODE_RUR_LLR_BUF_15; 80327 case 41: 80328 return OPCODE_RUR_LLR_BUF_16; 80329 case 42: 80330 return OPCODE_RUR_LLR_BUF_17; 80331 case 43: 80332 return OPCODE_RUR_LLR_BUF_18; 80333 case 44: 80334 return OPCODE_RUR_LLR_BUF_19; 80335 case 45: 80336 return OPCODE_RUR_LLR_BUF_20; 80337 case 46: 80338 return OPCODE_RUR_LLR_BUF_21; 80339 case 47: 80340 return OPCODE_RUR_LLR_BUF_22; 80341 case 48: 80342 return OPCODE_RUR_LLR_BUF_23; 80343 case 49: 80344 return OPCODE_RUR_SMOD_BUF_0; 80345 case 50: 80346 return OPCODE_RUR_SMOD_BUF_1; 80347 case 51: 80348 return OPCODE_RUR_SMOD_BUF_2; 80349 case 52: 80350 return OPCODE_RUR_SMOD_BUF_3; 80351 case 53: 80352 return OPCODE_RUR_SMOD_BUF_4; 80353 case 54: 80354 return OPCODE_RUR_SMOD_BUF_5; 80355 case 55: 80356 return OPCODE_RUR_SMOD_BUF_6; 80357 case 56: 80358 return OPCODE_RUR_SMOD_BUF_7; 80359 case 57: 80360 return OPCODE_RUR_WEIGHT_REG; 80361 case 58: 80362 return OPCODE_RUR_SCALE_REG; 80363 case 59: 80364 return OPCODE_RUR_LLR_POS; 80365 case 60: 80366 return OPCODE_RUR_SMOD_POS; 80367 case 61: 80368 return OPCODE_RUR_PERM_REG; 80369 case 62: 80370 return OPCODE_RUR_SMOD_OFFSET_TABLE_0; 80371 case 63: 80372 return OPCODE_RUR_SMOD_OFFSET_TABLE_1; 80373 case 64: 80374 return OPCODE_RUR_SMOD_OFFSET_TABLE_2; 80375 case 65: 80376 return OPCODE_RUR_SMOD_OFFSET_TABLE_3; 80377 case 66: 80378 return OPCODE_RUR_PHASOR_N; 80379 case 67: 80380 return OPCODE_RUR_PHASOR_OFFSET; 80381 case 231: 80382 return OPCODE_RUR_THREADPTR; 80383 case 232: 80384 return OPCODE_RUR_FCR; 80385 case 233: 80386 return OPCODE_RUR_FSR; 80387 } 80388 break; 80389 case 15: 80390 switch (Field_sr_Slot_inst_get (insn)) 80391 { 80392 case 0: 80393 return OPCODE_WUR_EXPSTATE; 80394 case 1: 80395 return OPCODE_WUR_SOV; 80396 case 2: 80397 return OPCODE_WUR_SAT_MODE; 80398 case 3: 80399 return OPCODE_WUR_SAR0; 80400 case 4: 80401 return OPCODE_WUR_SAR1; 80402 case 5: 80403 return OPCODE_WUR_SAR2; 80404 case 6: 80405 return OPCODE_WUR_SAR3; 80406 case 7: 80407 return OPCODE_WUR_HSAR0; 80408 case 8: 80409 return OPCODE_WUR_HSAR1; 80410 case 9: 80411 return OPCODE_WUR_HSAR2; 80412 case 10: 80413 return OPCODE_WUR_HSAR3; 80414 case 11: 80415 return OPCODE_WUR_MAX_REG_0; 80416 case 12: 80417 return OPCODE_WUR_MAX_REG_1; 80418 case 13: 80419 return OPCODE_WUR_MAX_REG_2; 80420 case 14: 80421 return OPCODE_WUR_MAX_REG_3; 80422 case 15: 80423 return OPCODE_WUR_ARG_MAX_REG_0; 80424 case 16: 80425 return OPCODE_WUR_ARG_MAX_REG_1; 80426 case 17: 80427 return OPCODE_WUR_ARG_MAX_REG_2; 80428 case 18: 80429 return OPCODE_WUR_ARG_MAX_REG_3; 80430 case 19: 80431 return OPCODE_WUR_NCO_COUNTER_0; 80432 case 20: 80433 return OPCODE_WUR_NCO_COUNTER_1; 80434 case 21: 80435 return OPCODE_WUR_NCO_COUNTER_2; 80436 case 22: 80437 return OPCODE_WUR_NCO_COUNTER_3; 80438 case 23: 80439 return OPCODE_WUR_INTERP_EXT_N; 80440 case 24: 80441 return OPCODE_WUR_INTERP_EXT_L; 80442 case 25: 80443 return OPCODE_WUR_LLR_BUF_0; 80444 case 26: 80445 return OPCODE_WUR_LLR_BUF_1; 80446 case 27: 80447 return OPCODE_WUR_LLR_BUF_2; 80448 case 28: 80449 return OPCODE_WUR_LLR_BUF_3; 80450 case 29: 80451 return OPCODE_WUR_LLR_BUF_4; 80452 case 30: 80453 return OPCODE_WUR_LLR_BUF_5; 80454 case 31: 80455 return OPCODE_WUR_LLR_BUF_6; 80456 case 32: 80457 return OPCODE_WUR_LLR_BUF_7; 80458 case 33: 80459 return OPCODE_WUR_LLR_BUF_8; 80460 case 34: 80461 return OPCODE_WUR_LLR_BUF_9; 80462 case 35: 80463 return OPCODE_WUR_LLR_BUF_10; 80464 case 36: 80465 return OPCODE_WUR_LLR_BUF_11; 80466 case 37: 80467 return OPCODE_WUR_LLR_BUF_12; 80468 case 38: 80469 return OPCODE_WUR_LLR_BUF_13; 80470 case 39: 80471 return OPCODE_WUR_LLR_BUF_14; 80472 case 40: 80473 return OPCODE_WUR_LLR_BUF_15; 80474 case 41: 80475 return OPCODE_WUR_LLR_BUF_16; 80476 case 42: 80477 return OPCODE_WUR_LLR_BUF_17; 80478 case 43: 80479 return OPCODE_WUR_LLR_BUF_18; 80480 case 44: 80481 return OPCODE_WUR_LLR_BUF_19; 80482 case 45: 80483 return OPCODE_WUR_LLR_BUF_20; 80484 case 46: 80485 return OPCODE_WUR_LLR_BUF_21; 80486 case 47: 80487 return OPCODE_WUR_LLR_BUF_22; 80488 case 48: 80489 return OPCODE_WUR_LLR_BUF_23; 80490 case 49: 80491 return OPCODE_WUR_SMOD_BUF_0; 80492 case 50: 80493 return OPCODE_WUR_SMOD_BUF_1; 80494 case 51: 80495 return OPCODE_WUR_SMOD_BUF_2; 80496 case 52: 80497 return OPCODE_WUR_SMOD_BUF_3; 80498 case 53: 80499 return OPCODE_WUR_SMOD_BUF_4; 80500 case 54: 80501 return OPCODE_WUR_SMOD_BUF_5; 80502 case 55: 80503 return OPCODE_WUR_SMOD_BUF_6; 80504 case 56: 80505 return OPCODE_WUR_SMOD_BUF_7; 80506 case 57: 80507 return OPCODE_WUR_WEIGHT_REG; 80508 case 58: 80509 return OPCODE_WUR_SCALE_REG; 80510 case 59: 80511 return OPCODE_WUR_LLR_POS; 80512 case 60: 80513 return OPCODE_WUR_SMOD_POS; 80514 case 61: 80515 return OPCODE_WUR_PERM_REG; 80516 case 62: 80517 return OPCODE_WUR_SMOD_OFFSET_TABLE_0; 80518 case 63: 80519 return OPCODE_WUR_SMOD_OFFSET_TABLE_1; 80520 case 64: 80521 return OPCODE_WUR_SMOD_OFFSET_TABLE_2; 80522 case 65: 80523 return OPCODE_WUR_SMOD_OFFSET_TABLE_3; 80524 case 66: 80525 return OPCODE_WUR_PHASOR_N; 80526 case 67: 80527 return OPCODE_WUR_PHASOR_OFFSET; 80528 case 231: 80529 return OPCODE_WUR_THREADPTR; 80530 case 232: 80531 return OPCODE_WUR_FCR; 80532 case 233: 80533 return OPCODE_WUR_FSR; 80534 } 80535 break; 80536 } 80537 break; 80538 case 4: 80539 case 5: 80540 return OPCODE_EXTUI; 80541 case 8: 80542 switch (Field_op2_Slot_inst_get (insn)) 80543 { 80544 case 0: 80545 return OPCODE_LSX; 80546 case 1: 80547 return OPCODE_LSXU; 80548 case 4: 80549 return OPCODE_SSX; 80550 case 5: 80551 return OPCODE_SSXU; 80552 } 80553 break; 80554 case 9: 80555 switch (Field_op2_Slot_inst_get (insn)) 80556 { 80557 case 0: 80558 return OPCODE_L32E; 80559 case 4: 80560 return OPCODE_S32E; 80561 } 80562 break; 80563 case 10: 80564 switch (Field_op2_Slot_inst_get (insn)) 80565 { 80566 case 0: 80567 return OPCODE_ADD_S; 80568 case 1: 80569 return OPCODE_SUB_S; 80570 case 2: 80571 return OPCODE_MUL_S; 80572 case 4: 80573 return OPCODE_MADD_S; 80574 case 5: 80575 return OPCODE_MSUB_S; 80576 case 8: 80577 return OPCODE_ROUND_S; 80578 case 9: 80579 return OPCODE_TRUNC_S; 80580 case 10: 80581 return OPCODE_FLOOR_S; 80582 case 11: 80583 return OPCODE_CEIL_S; 80584 case 12: 80585 return OPCODE_FLOAT_S; 80586 case 13: 80587 return OPCODE_UFLOAT_S; 80588 case 14: 80589 return OPCODE_UTRUNC_S; 80590 case 15: 80591 switch (Field_t_Slot_inst_get (insn)) 80592 { 80593 case 0: 80594 return OPCODE_MOV_S; 80595 case 1: 80596 return OPCODE_ABS_S; 80597 case 4: 80598 return OPCODE_RFR; 80599 case 5: 80600 return OPCODE_WFR; 80601 case 6: 80602 return OPCODE_NEG_S; 80603 } 80604 break; 80605 } 80606 break; 80607 case 11: 80608 switch (Field_op2_Slot_inst_get (insn)) 80609 { 80610 case 1: 80611 return OPCODE_UN_S; 80612 case 2: 80613 return OPCODE_OEQ_S; 80614 case 3: 80615 return OPCODE_UEQ_S; 80616 case 4: 80617 return OPCODE_OLT_S; 80618 case 5: 80619 return OPCODE_ULT_S; 80620 case 6: 80621 return OPCODE_OLE_S; 80622 case 7: 80623 return OPCODE_ULE_S; 80624 case 8: 80625 return OPCODE_MOVEQZ_S; 80626 case 9: 80627 return OPCODE_MOVNEZ_S; 80628 case 10: 80629 return OPCODE_MOVLTZ_S; 80630 case 11: 80631 return OPCODE_MOVGEZ_S; 80632 case 12: 80633 return OPCODE_MOVF_S; 80634 case 13: 80635 return OPCODE_MOVT_S; 80636 } 80637 break; 80638 } 80639 break; 80640 case 1: 80641 return OPCODE_L32R; 80642 case 2: 80643 switch (Field_r_Slot_inst_get (insn)) 80644 { 80645 case 0: 80646 return OPCODE_L8UI; 80647 case 1: 80648 return OPCODE_L16UI; 80649 case 2: 80650 return OPCODE_L32I; 80651 case 4: 80652 return OPCODE_S8I; 80653 case 5: 80654 return OPCODE_S16I; 80655 case 6: 80656 return OPCODE_S32I; 80657 case 7: 80658 switch (Field_t_Slot_inst_get (insn)) 80659 { 80660 case 0: 80661 return OPCODE_DPFR; 80662 case 1: 80663 return OPCODE_DPFW; 80664 case 2: 80665 return OPCODE_DPFRO; 80666 case 3: 80667 return OPCODE_DPFWO; 80668 case 4: 80669 return OPCODE_DHWB; 80670 case 5: 80671 return OPCODE_DHWBI; 80672 case 6: 80673 return OPCODE_DHI; 80674 case 7: 80675 return OPCODE_DII; 80676 case 8: 80677 switch (Field_op1_Slot_inst_get (insn)) 80678 { 80679 case 0: 80680 return OPCODE_DPFL; 80681 case 2: 80682 return OPCODE_DHU; 80683 case 3: 80684 return OPCODE_DIU; 80685 case 4: 80686 return OPCODE_DIWB; 80687 case 5: 80688 return OPCODE_DIWBI; 80689 } 80690 break; 80691 case 12: 80692 return OPCODE_IPF; 80693 case 13: 80694 switch (Field_op1_Slot_inst_get (insn)) 80695 { 80696 case 0: 80697 return OPCODE_IPFL; 80698 case 2: 80699 return OPCODE_IHU; 80700 case 3: 80701 return OPCODE_IIU; 80702 } 80703 break; 80704 case 14: 80705 return OPCODE_IHI; 80706 case 15: 80707 return OPCODE_III; 80708 } 80709 break; 80710 case 9: 80711 return OPCODE_L16SI; 80712 case 10: 80713 return OPCODE_MOVI; 80714 case 11: 80715 return OPCODE_L32AI; 80716 case 12: 80717 return OPCODE_ADDI; 80718 case 13: 80719 return OPCODE_ADDMI; 80720 case 14: 80721 return OPCODE_S32C1I; 80722 case 15: 80723 return OPCODE_S32RI; 80724 } 80725 break; 80726 case 3: 80727 switch (Field_r_Slot_inst_get (insn)) 80728 { 80729 case 0: 80730 return OPCODE_LSI; 80731 case 4: 80732 return OPCODE_SSI; 80733 case 8: 80734 return OPCODE_LSIU; 80735 case 12: 80736 return OPCODE_SSIU; 80737 } 80738 break; 80739 case 5: 80740 switch (Field_n_Slot_inst_get (insn)) 80741 { 80742 case 0: 80743 return OPCODE_CALL0; 80744 case 1: 80745 return OPCODE_CALL4; 80746 case 2: 80747 return OPCODE_CALL8; 80748 case 3: 80749 return OPCODE_CALL12; 80750 } 80751 break; 80752 case 6: 80753 switch (Field_n_Slot_inst_get (insn)) 80754 { 80755 case 0: 80756 return OPCODE_J; 80757 case 1: 80758 switch (Field_m_Slot_inst_get (insn)) 80759 { 80760 case 0: 80761 return OPCODE_BEQZ; 80762 case 1: 80763 return OPCODE_BNEZ; 80764 case 2: 80765 return OPCODE_BLTZ; 80766 case 3: 80767 return OPCODE_BGEZ; 80768 } 80769 break; 80770 case 2: 80771 switch (Field_m_Slot_inst_get (insn)) 80772 { 80773 case 0: 80774 return OPCODE_BEQI; 80775 case 1: 80776 return OPCODE_BNEI; 80777 case 2: 80778 return OPCODE_BLTI; 80779 case 3: 80780 return OPCODE_BGEI; 80781 } 80782 break; 80783 case 3: 80784 switch (Field_m_Slot_inst_get (insn)) 80785 { 80786 case 0: 80787 return OPCODE_ENTRY; 80788 case 1: 80789 switch (Field_r_Slot_inst_get (insn)) 80790 { 80791 case 0: 80792 return OPCODE_BF; 80793 case 1: 80794 return OPCODE_BT; 80795 case 8: 80796 return OPCODE_LOOP; 80797 case 9: 80798 return OPCODE_LOOPNEZ; 80799 case 10: 80800 return OPCODE_LOOPGTZ; 80801 } 80802 break; 80803 case 2: 80804 return OPCODE_BLTUI; 80805 case 3: 80806 return OPCODE_BGEUI; 80807 } 80808 break; 80809 } 80810 break; 80811 case 7: 80812 switch (Field_r_Slot_inst_get (insn)) 80813 { 80814 case 0: 80815 return OPCODE_BNONE; 80816 case 1: 80817 return OPCODE_BEQ; 80818 case 2: 80819 return OPCODE_BLT; 80820 case 3: 80821 return OPCODE_BLTU; 80822 case 4: 80823 return OPCODE_BALL; 80824 case 5: 80825 return OPCODE_BBC; 80826 case 6: 80827 case 7: 80828 return OPCODE_BBCI; 80829 case 8: 80830 return OPCODE_BANY; 80831 case 9: 80832 return OPCODE_BNE; 80833 case 10: 80834 return OPCODE_BGE; 80835 case 11: 80836 return OPCODE_BGEU; 80837 case 12: 80838 return OPCODE_BNALL; 80839 case 13: 80840 return OPCODE_BBS; 80841 case 14: 80842 case 15: 80843 return OPCODE_BBSI; 80844 } 80845 break; 80846 } 80847 return XTENSA_UNDEFINED; 80848} 80849 80850static int 80851Slot_inst16b_decode (const xtensa_insnbuf insn) 80852{ 80853 switch (Field_op0_Slot_inst16b_get (insn)) 80854 { 80855 case 12: 80856 switch (Field_i_Slot_inst16b_get (insn)) 80857 { 80858 case 0: 80859 return OPCODE_MOVI_N; 80860 case 1: 80861 switch (Field_z_Slot_inst16b_get (insn)) 80862 { 80863 case 0: 80864 return OPCODE_BEQZ_N; 80865 case 1: 80866 return OPCODE_BNEZ_N; 80867 } 80868 break; 80869 } 80870 break; 80871 case 13: 80872 switch (Field_r_Slot_inst16b_get (insn)) 80873 { 80874 case 0: 80875 return OPCODE_MOV_N; 80876 case 15: 80877 switch (Field_t_Slot_inst16b_get (insn)) 80878 { 80879 case 0: 80880 return OPCODE_RET_N; 80881 case 1: 80882 return OPCODE_RETW_N; 80883 case 2: 80884 return OPCODE_BREAK_N; 80885 case 3: 80886 if (Field_s_Slot_inst16b_get (insn) == 0) 80887 return OPCODE_NOP_N; 80888 break; 80889 case 6: 80890 if (Field_s_Slot_inst16b_get (insn) == 0) 80891 return OPCODE_ILL_N; 80892 break; 80893 } 80894 break; 80895 } 80896 break; 80897 } 80898 return XTENSA_UNDEFINED; 80899} 80900 80901static int 80902Slot_inst16a_decode (const xtensa_insnbuf insn) 80903{ 80904 switch (Field_op0_Slot_inst16a_get (insn)) 80905 { 80906 case 8: 80907 return OPCODE_L32I_N; 80908 case 9: 80909 return OPCODE_S32I_N; 80910 case 10: 80911 return OPCODE_ADD_N; 80912 case 11: 80913 return OPCODE_ADDI_N; 80914 } 80915 return XTENSA_UNDEFINED; 80916} 80917 80918static int 80919Slot_gp_slot2_decode (const xtensa_insnbuf insn) 80920{ 80921 switch (Field_dsp340050b49a6c_fld2258gp_slot2_Slot_gp_slot2_get (insn)) 80922 { 80923 case 22: 80924 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80925 return OPCODE_MOVI_N; 80926 break; 80927 case 24: 80928 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80929 return OPCODE_AR2PQ_LN; 80930 break; 80931 } 80932 if (Field_dsp340050b49a6c_fld2259gp_slot2_Slot_gp_slot2_get (insn) == 46 && 80933 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80934 return OPCODE_AR2CM_LN; 80935 switch (Field_dsp340050b49a6c_fld2260gp_slot2_Slot_gp_slot2_get (insn)) 80936 { 80937 case 185: 80938 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80939 return OPCODE_ADDAR2; 80940 break; 80941 case 187: 80942 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80943 return OPCODE_MOV_N; 80944 break; 80945 case 189: 80946 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80947 return OPCODE_MOVPQ2PQ; 80948 break; 80949 case 191: 80950 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80951 return OPCODE_PUSH128_PQ; 80952 break; 80953 case 200: 80954 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80955 return OPCODE_PUSH32; 80956 break; 80957 case 201: 80958 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80959 return OPCODE_SET_EXT_REGS; 80960 break; 80961 case 202: 80962 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80963 return OPCODE_SUBARX; 80964 break; 80965 case 204: 80966 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80967 return OPCODE_WRTIEP; 80968 break; 80969 } 80970 switch (Field_dsp340050b49a6c_fld2261gp_slot2_Slot_gp_slot2_get (insn)) 80971 { 80972 case 1624: 80973 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80974 return OPCODE_CLRTIEP; 80975 break; 80976 case 1625: 80977 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80978 return OPCODE_SETTIEP; 80979 break; 80980 case 1626: 80981 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80982 return OPCODE_WRTBSIGQM; 80983 break; 80984 case 1631: 80985 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0 && 80986 Field_dsp340050b49a6c_fld2044_Slot_gp_slot2_get (insn) == 0) 80987 return OPCODE_MOVEQ128_1; 80988 break; 80989 } 80990 switch (Field_dsp340050b49a6c_fld2262gp_slot2_Slot_gp_slot2_get (insn)) 80991 { 80992 case 3254: 80993 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80994 return OPCODE_POP2X128_2PQ_01; 80995 break; 80996 case 3255: 80997 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 80998 return OPCODE_POP2X128_2PQ_03; 80999 break; 81000 case 3256: 81001 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81002 return OPCODE_AR2SAR_DUP; 81003 break; 81004 case 3257: 81005 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81006 return OPCODE_POP2X128_2PQ_21; 81007 break; 81008 case 3258: 81009 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81010 return OPCODE_POP2X128_2PQ_23; 81011 break; 81012 case 3259: 81013 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81014 return OPCODE_WRTSIGQ; 81015 break; 81016 case 3260: 81017 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81018 return OPCODE_WRTBSIGQ; 81019 break; 81020 } 81021 switch (Field_dsp340050b49a6c_fld2263gp_slot2_Slot_gp_slot2_get (insn)) 81022 { 81023 case 52176: 81024 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81025 return OPCODE_MOVEQ128_0; 81026 break; 81027 case 52177: 81028 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81029 return OPCODE_MOVEQ128_2; 81030 break; 81031 case 52178: 81032 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81033 return OPCODE_MOVEQ128_3; 81034 break; 81035 case 52179: 81036 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81037 return OPCODE_MOVEQ32_0; 81038 break; 81039 case 52180: 81040 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81041 return OPCODE_MOVEQ128_4; 81042 break; 81043 case 52181: 81044 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81045 return OPCODE_MOVEQ32_1; 81046 break; 81047 case 52182: 81048 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81049 return OPCODE_MOVEQ32_2; 81050 break; 81051 case 52183: 81052 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81053 return OPCODE_MOVEQ32_3; 81054 break; 81055 } 81056 if (Field_dsp340050b49a6c_fld2264gp_slot2_Slot_gp_slot2_get (insn) == 13046 && 81057 Field_op0_s3_Slot_gp_slot2_get (insn) == 0 && 81058 Field_dsp340050b49a6c_fld2302_Slot_gp_slot2_get (insn) == 0) 81059 return OPCODE_MOVEQ128_5; 81060 if (Field_dsp340050b49a6c_fld2266gp_slot2_Slot_gp_slot2_get (insn) == 13047 && 81061 Field_op0_s3_Slot_gp_slot2_get (insn) == 0 && 81062 Field_dsp340050b49a6c_fld2302_Slot_gp_slot2_get (insn) == 0) 81063 return OPCODE_NOP; 81064 if (Field_dsp340050b49a6c_fld2267gp_slot2_Slot_gp_slot2_get (insn) == 1640 && 81065 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81066 return OPCODE_POP128_2PQ_0; 81067 if (Field_dsp340050b49a6c_fld2268gp_slot2_Slot_gp_slot2_get (insn) == 1641 && 81068 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81069 return OPCODE_POP128_2PQ_1; 81070 if (Field_dsp340050b49a6c_fld2269gp_slot2_Slot_gp_slot2_get (insn) == 1642 && 81071 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81072 return OPCODE_POP128_2PQ_2; 81073 if (Field_dsp340050b49a6c_fld2270gp_slot2_Slot_gp_slot2_get (insn) == 1643 && 81074 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81075 return OPCODE_POP128_2PQ_4; 81076 if (Field_dsp340050b49a6c_fld2271gp_slot2_Slot_gp_slot2_get (insn) == 822 && 81077 Field_op0_s3_Slot_gp_slot2_get (insn) == 0 && 81078 Field_dsp340050b49a6c_fld2305_Slot_gp_slot2_get (insn) == 0) 81079 return OPCODE_POP128_2PQ_3; 81080 if (Field_dsp340050b49a6c_fld2273gp_slot2_Slot_gp_slot2_get (insn) == 823 && 81081 Field_op0_s3_Slot_gp_slot2_get (insn) == 0 && 81082 Field_dsp340050b49a6c_fld2305_Slot_gp_slot2_get (insn) == 0) 81083 return OPCODE_POP128_2PQ_5; 81084 if (Field_dsp340050b49a6c_fld2274gp_slot2_Slot_gp_slot2_get (insn) == 103 && 81085 Field_op0_s3_Slot_gp_slot2_get (insn) == 0 && 81086 Field_dsp340050b49a6c_fld2056_Slot_gp_slot2_get (insn) == 0) 81087 return OPCODE_PUSH2X128_PQ; 81088 if (Field_dsp340050b49a6c_fld2275gp_slot2_Slot_gp_slot2_get (insn) == 52 && 81089 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81090 return OPCODE_CM2AR_LN; 81091 if (Field_dsp340050b49a6c_fld2277gp_slot2_Slot_gp_slot2_get (insn) == 106 && 81092 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81093 return OPCODE_POP128_2CMPQ_1; 81094 if (Field_dsp340050b49a6c_fld2278gp_slot2_Slot_gp_slot2_get (insn) == 107 && 81095 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81096 return OPCODE_POP128_2CMPQ_3; 81097 if (Field_dsp340050b49a6c_fld2279gp_slot2_Slot_gp_slot2_get (insn) == 108 && 81098 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81099 return OPCODE_POP128_2CMPQ_2; 81100 if (Field_dsp340050b49a6c_fld2280gp_slot2_Slot_gp_slot2_get (insn) == 109 && 81101 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81102 return OPCODE_PQ2CM; 81103 if (Field_dsp340050b49a6c_fld2281gp_slot2_Slot_gp_slot2_get (insn) == 220 && 81104 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81105 return OPCODE_ABS; 81106 if (Field_dsp340050b49a6c_fld2282gp_slot2_Slot_gp_slot2_get (insn) == 221 && 81107 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81108 return OPCODE_NEG; 81109 if (Field_dsp340050b49a6c_fld2283gp_slot2_Slot_gp_slot2_get (insn) == 222 && 81110 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81111 return OPCODE_SRA; 81112 if (Field_dsp340050b49a6c_fld2284gp_slot2_Slot_gp_slot2_get (insn) == 3343 && 81113 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81114 return OPCODE_CLRCM; 81115 if (Field_dsp340050b49a6c_fld2286gp_slot2_Slot_gp_slot2_get (insn) == 3359 && 81116 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81117 return OPCODE_GET_ARGMAX; 81118 if (Field_dsp340050b49a6c_fld2287gp_slot2_Slot_gp_slot2_get (insn) == 3375 && 81119 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81120 return OPCODE_GET_HSAR; 81121 if (Field_dsp340050b49a6c_fld2288gp_slot2_Slot_gp_slot2_get (insn) == 3391 && 81122 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81123 return OPCODE_GET_NCO; 81124 if (Field_dsp340050b49a6c_fld2289gp_slot2_Slot_gp_slot2_get (insn) == 3407 && 81125 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81126 return OPCODE_GET_HSAR2SAR; 81127 if (Field_dsp340050b49a6c_fld2290gp_slot2_Slot_gp_slot2_get (insn) == 3423 && 81128 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81129 return OPCODE_GET_SAR; 81130 if (Field_dsp340050b49a6c_fld2291gp_slot2_Slot_gp_slot2_get (insn) == 3439 && 81131 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81132 return OPCODE_POP128_0; 81133 if (Field_dsp340050b49a6c_fld2292gp_slot2_Slot_gp_slot2_get (insn) == 3455 && 81134 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81135 return OPCODE_POP128_1; 81136 if (Field_dsp340050b49a6c_fld2293gp_slot2_Slot_gp_slot2_get (insn) == 3471 && 81137 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81138 return OPCODE_GET_MAX; 81139 if (Field_dsp340050b49a6c_fld2294gp_slot2_Slot_gp_slot2_get (insn) == 3487 && 81140 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81141 return OPCODE_POP128_2; 81142 if (Field_dsp340050b49a6c_fld2295gp_slot2_Slot_gp_slot2_get (insn) == 3503 && 81143 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81144 return OPCODE_POP128_3; 81145 if (Field_dsp340050b49a6c_fld2296gp_slot2_Slot_gp_slot2_get (insn) == 3519 && 81146 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81147 return OPCODE_POP128_5; 81148 if (Field_dsp340050b49a6c_fld2297gp_slot2_Slot_gp_slot2_get (insn) == 3535 && 81149 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81150 return OPCODE_POP128_4; 81151 if (Field_dsp340050b49a6c_fld2298gp_slot2_Slot_gp_slot2_get (insn) == 3551 && 81152 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81153 return OPCODE_POP32_0; 81154 if (Field_dsp340050b49a6c_fld2299gp_slot2_Slot_gp_slot2_get (insn) == 3567 && 81155 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81156 return OPCODE_POP32_1; 81157 if (Field_dsp340050b49a6c_fld2300gp_slot2_Slot_gp_slot2_get (insn) == 3583 && 81158 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81159 return OPCODE_POP32_2; 81160 if (Field_dsp340050b49a6c_fld2301gp_slot2_Slot_gp_slot2_get (insn) == 56 && 81161 Field_op0_s3_Slot_gp_slot2_get (insn) == 0 && 81162 Field_dsp340050b49a6c_fld2272_Slot_gp_slot2_get (insn) == 0) 81163 return OPCODE_POP128_2CMPQ_0; 81164 if (Field_dsp340050b49a6c_fld2303gp_slot2_Slot_gp_slot2_get (insn) == 57 && 81165 Field_op0_s3_Slot_gp_slot2_get (insn) == 0 && 81166 Field_dsp340050b49a6c_fld3671gp_slot2_Slot_gp_slot2_get (insn) == 0) 81167 return OPCODE_POP32_3; 81168 if (Field_dsp340050b49a6c_fld2304gp_slot2_Slot_gp_slot2_get (insn) == 29 && 81169 Field_op0_s3_Slot_gp_slot2_get (insn) == 0 && 81170 Field_dsp340050b49a6c_fld3674gp_slot2_Slot_gp_slot2_get (insn) == 0) 81171 return OPCODE_RDTIEP; 81172 if (Field_dsp340050b49a6c_fld2306gp_slot2_Slot_gp_slot2_get (insn) == 120 && 81173 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81174 return OPCODE_QREADY; 81175 if (Field_dsp340050b49a6c_fld2308gp_slot2_Slot_gp_slot2_get (insn) == 242 && 81176 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81177 return OPCODE_AR2CM_DUP; 81178 if (Field_dsp340050b49a6c_fld2309gp_slot2_Slot_gp_slot2_get (insn) == 243 && 81179 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81180 return OPCODE_SWAPB; 81181 if (Field_dsp340050b49a6c_fld2310gp_slot2_Slot_gp_slot2_get (insn) == 61 && 81182 Field_op0_s3_Slot_gp_slot2_get (insn) == 0 && 81183 Field_dsp340050b49a6c_fld3667gp_slot2_Slot_gp_slot2_get (insn) == 0) 81184 return OPCODE_MOVAR2; 81185 if (Field_dsp340050b49a6c_fld2312gp_slot2_Slot_gp_slot2_get (insn) == 31 && 81186 Field_op0_s3_Slot_gp_slot2_get (insn) == 0 && 81187 Field_dsp340050b49a6c_fld2386_Slot_gp_slot2_get (insn) == 0) 81188 return OPCODE_SLL; 81189 if (Field_dsp340050b49a6c_fld2314gp_slot2_Slot_gp_slot2_get (insn) == 16 && 81190 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81191 return OPCODE_ADD32; 81192 if (Field_dsp340050b49a6c_fld2316gp_slot2_Slot_gp_slot2_get (insn) == 17 && 81193 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81194 return OPCODE_ADDCM; 81195 if (Field_dsp340050b49a6c_fld2317gp_slot2_Slot_gp_slot2_get (insn) == 18 && 81196 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81197 return OPCODE_ADDWRP; 81198 if (Field_dsp340050b49a6c_fld2318gp_slot2_Slot_gp_slot2_get (insn) == 19 && 81199 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81200 return OPCODE_ASR; 81201 if (Field_dsp340050b49a6c_fld2319gp_slot2_Slot_gp_slot2_get (insn) == 20 && 81202 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81203 return OPCODE_AND128; 81204 if (Field_dsp340050b49a6c_fld2320gp_slot2_Slot_gp_slot2_get (insn) == 21 && 81205 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81206 return OPCODE_EXTUI4; 81207 if (Field_dsp340050b49a6c_fld2321gp_slot2_Slot_gp_slot2_get (insn) == 22 && 81208 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81209 return OPCODE_LUT; 81210 if (Field_dsp340050b49a6c_fld2322gp_slot2_Slot_gp_slot2_get (insn) == 23 && 81211 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81212 return OPCODE_LUT_IEXT; 81213 if (Field_dsp340050b49a6c_fld2323gp_slot2_Slot_gp_slot2_get (insn) == 24 && 81214 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81215 return OPCODE_ASL; 81216 if (Field_dsp340050b49a6c_fld2324gp_slot2_Slot_gp_slot2_get (insn) == 25 && 81217 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81218 return OPCODE_LUT_REXT; 81219 if (Field_dsp340050b49a6c_fld2325gp_slot2_Slot_gp_slot2_get (insn) == 26 && 81220 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81221 return OPCODE_MAX8; 81222 if (Field_dsp340050b49a6c_fld2326gp_slot2_Slot_gp_slot2_get (insn) == 27 && 81223 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81224 return OPCODE_MEAN32; 81225 if (Field_dsp340050b49a6c_fld2327gp_slot2_Slot_gp_slot2_get (insn) == 28 && 81226 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81227 return OPCODE_MEAN; 81228 if (Field_dsp340050b49a6c_fld2328gp_slot2_Slot_gp_slot2_get (insn) == 29 && 81229 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81230 return OPCODE_MIN8; 81231 if (Field_dsp340050b49a6c_fld2329gp_slot2_Slot_gp_slot2_get (insn) == 30 && 81232 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81233 return OPCODE_OR128; 81234 if (Field_dsp340050b49a6c_fld2330gp_slot2_Slot_gp_slot2_get (insn) == 31 && 81235 Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81236 return OPCODE_SUB32; 81237 if (Field_dsp340050b49a6c_fld2331gp_slot2_Slot_gp_slot2_get (insn) == 0 && 81238 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81239 return OPCODE_ASL32; 81240 if (Field_dsp340050b49a6c_fld2332gp_slot2_Slot_gp_slot2_get (insn) == 1 && 81241 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81242 return OPCODE_ASR32; 81243 if (Field_dsp340050b49a6c_fld2333gp_slot2_Slot_gp_slot2_get (insn) == 2 && 81244 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81245 return OPCODE_MOV2CM2PQ; 81246 if (Field_dsp340050b49a6c_fld2334gp_slot2_Slot_gp_slot2_get (insn) == 3 && 81247 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81248 return OPCODE_MOVCND8_2; 81249 if (Field_dsp340050b49a6c_fld2335gp_slot2_Slot_gp_slot2_get (insn) == 4 && 81250 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81251 return OPCODE_MOVCND8_0; 81252 if (Field_dsp340050b49a6c_fld2336gp_slot2_Slot_gp_slot2_get (insn) == 5 && 81253 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81254 return OPCODE_MOVCND8_3; 81255 if (Field_dsp340050b49a6c_fld2337gp_slot2_Slot_gp_slot2_get (insn) == 6 && 81256 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81257 return OPCODE_MOVCND8_4; 81258 if (Field_dsp340050b49a6c_fld2338gp_slot2_Slot_gp_slot2_get (insn) == 7 && 81259 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81260 return OPCODE_MOVCND8_5; 81261 if (Field_dsp340050b49a6c_fld2339gp_slot2_Slot_gp_slot2_get (insn) == 8 && 81262 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81263 return OPCODE_MOVCND8_1; 81264 if (Field_dsp340050b49a6c_fld2340gp_slot2_Slot_gp_slot2_get (insn) == 9 && 81265 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81266 return OPCODE_MOVCND8_6; 81267 if (Field_dsp340050b49a6c_fld2341gp_slot2_Slot_gp_slot2_get (insn) == 10 && 81268 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81269 return OPCODE_MOVCND8_7; 81270 if (Field_dsp340050b49a6c_fld2342gp_slot2_Slot_gp_slot2_get (insn) == 11 && 81271 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81272 return OPCODE_MOVCND_1; 81273 if (Field_dsp340050b49a6c_fld2343gp_slot2_Slot_gp_slot2_get (insn) == 12 && 81274 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81275 return OPCODE_MOVCND_0; 81276 if (Field_dsp340050b49a6c_fld2344gp_slot2_Slot_gp_slot2_get (insn) == 13 && 81277 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81278 return OPCODE_MOVCND_2; 81279 if (Field_dsp340050b49a6c_fld2345gp_slot2_Slot_gp_slot2_get (insn) == 14 && 81280 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81281 return OPCODE_MOVCND_3; 81282 if (Field_dsp340050b49a6c_fld2346gp_slot2_Slot_gp_slot2_get (insn) == 15 && 81283 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81284 return OPCODE_MOVCND_4; 81285 if (Field_dsp340050b49a6c_fld2347gp_slot2_Slot_gp_slot2_get (insn) == 16 && 81286 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81287 return OPCODE_ASLM; 81288 if (Field_dsp340050b49a6c_fld2348gp_slot2_Slot_gp_slot2_get (insn) == 17 && 81289 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81290 return OPCODE_ASRM; 81291 if (Field_dsp340050b49a6c_fld2349gp_slot2_Slot_gp_slot2_get (insn) == 18 && 81292 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81293 return OPCODE_CMP8; 81294 if (Field_dsp340050b49a6c_fld2350gp_slot2_Slot_gp_slot2_get (insn) == 19 && 81295 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81296 return OPCODE_LSLM; 81297 if (Field_dsp340050b49a6c_fld2351gp_slot2_Slot_gp_slot2_get (insn) == 20 && 81298 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81299 return OPCODE_CMP_I; 81300 if (Field_dsp340050b49a6c_fld2352gp_slot2_Slot_gp_slot2_get (insn) == 21 && 81301 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81302 return OPCODE_LSRM; 81303 if (Field_dsp340050b49a6c_fld2353gp_slot2_Slot_gp_slot2_get (insn) == 262 && 81304 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81305 return OPCODE_ABS8; 81306 if (Field_dsp340050b49a6c_fld2354gp_slot2_Slot_gp_slot2_get (insn) == 263 && 81307 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81308 return OPCODE_CONJ; 81309 if (Field_dsp340050b49a6c_fld2355gp_slot2_Slot_gp_slot2_get (insn) == 278 && 81310 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81311 return OPCODE_LUT_PHASOR; 81312 if (Field_dsp340050b49a6c_fld2356gp_slot2_Slot_gp_slot2_get (insn) == 279 && 81313 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81314 return OPCODE_NOT128; 81315 if (Field_dsp340050b49a6c_fld2357gp_slot2_Slot_gp_slot2_get (insn) == 294 && 81316 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81317 return OPCODE_MOVCM; 81318 if (Field_dsp340050b49a6c_fld2358gp_slot2_Slot_gp_slot2_get (insn) == 295 && 81319 Field_op0_s3_Slot_gp_slot2_get (insn) == 1) 81320 return OPCODE_TRANS; 81321 if (Field_dsp340050b49a6c_fld2359gp_slot2_Slot_gp_slot2_get (insn) == 2102 && 81322 Field_op0_s3_Slot_gp_slot2_get (insn) == 1 && 81323 Field_dsp340050b49a6c_fld2384_Slot_gp_slot2_get (insn) == 0) 81324 return OPCODE_SET_ARGMAX; 81325 if (Field_dsp340050b49a6c_fld2361gp_slot2_Slot_gp_slot2_get (insn) == 2103 && 81326 Field_op0_s3_Slot_gp_slot2_get (insn) == 1 && 81327 Field_dsp340050b49a6c_fld2384_Slot_gp_slot2_get (insn) == 0) 81328 return OPCODE_SET_HSAR; 81329 if (Field_dsp340050b49a6c_fld2362gp_slot2_Slot_gp_slot2_get (insn) == 1179 && 81330 Field_op0_s3_Slot_gp_slot2_get (insn) == 1 && 81331 Field_dsp340050b49a6c_fld3663gp_slot2_Slot_gp_slot2_get (insn) == 0) 81332 return OPCODE_SET_MAX; 81333 if (Field_dsp340050b49a6c_fld2364gp_slot2_Slot_gp_slot2_get (insn) == 667 && 81334 Field_op0_s3_Slot_gp_slot2_get (insn) == 1 && 81335 Field_dsp340050b49a6c_fld3664gp_slot2_Slot_gp_slot2_get (insn) == 0) 81336 return OPCODE_SET_NCO; 81337 if (Field_dsp340050b49a6c_fld2366gp_slot2_Slot_gp_slot2_get (insn) == 411 && 81338 Field_op0_s3_Slot_gp_slot2_get (insn) == 1 && 81339 Field_dsp340050b49a6c_fld3665gp_slot2_Slot_gp_slot2_get (insn) == 0) 81340 return OPCODE_SET_SAR; 81341 if (Field_dsp340050b49a6c_fld2368gp_slot2_Slot_gp_slot2_get (insn) == 43 && 81342 Field_op0_s3_Slot_gp_slot2_get (insn) == 1 && 81343 Field_dsp340050b49a6c_fld3670gp_slot2_Slot_gp_slot2_get (insn) == 0) 81344 return OPCODE_NCO_UPDATE; 81345 if (Field_dsp340050b49a6c_fld2369gp_slot2_Slot_gp_slot2_get (insn) == 27 && 81346 Field_op0_s3_Slot_gp_slot2_get (insn) == 1 && 81347 Field_dsp340050b49a6c_fld3668gp_slot2_Slot_gp_slot2_get (insn) == 0) 81348 return OPCODE_NEGCM; 81349 if (Field_dsp340050b49a6c_fld2370gp_slot2_Slot_gp_slot2_get (insn) == 6 && 81350 Field_op0_s3_Slot_gp_slot2_get (insn) == 1 && 81351 Field_dsp340050b49a6c_fld2032_Slot_gp_slot2_get (insn) == 0) 81352 return OPCODE_CMP_R; 81353 if (Field_dsp340050b49a6c_fld2371gp_slot2_Slot_gp_slot2_get (insn) == 11 && 81354 Field_op0_s3_Slot_gp_slot2_get (insn) == 1 && 81355 Field_dsp340050b49a6c_fld3675gp_slot2_Slot_gp_slot2_get (insn) == 0) 81356 return OPCODE_ADD16; 81357 if (Field_dsp340050b49a6c_fld2372gp_slot2_Slot_gp_slot2_get (insn) == 15 && 81358 Field_op0_s3_Slot_gp_slot2_get (insn) == 1 && 81359 Field_dsp340050b49a6c_fld3669gp_slot2_Slot_gp_slot2_get (insn) == 0) 81360 return OPCODE_LUT_WRITE; 81361 if (Field_dsp340050b49a6c_fld2373gp_slot2_Slot_gp_slot2_get (insn) == 0 && 81362 Field_op0_s3_Slot_gp_slot2_get (insn) == 2) 81363 return OPCODE_MOVCND_5; 81364 if (Field_dsp340050b49a6c_fld2374gp_slot2_Slot_gp_slot2_get (insn) == 1 && 81365 Field_op0_s3_Slot_gp_slot2_get (insn) == 2) 81366 return OPCODE_MOVCND_6; 81367 if (Field_dsp340050b49a6c_fld2375gp_slot2_Slot_gp_slot2_get (insn) == 2 && 81368 Field_op0_s3_Slot_gp_slot2_get (insn) == 2) 81369 return OPCODE_MOVCND_7; 81370 if (Field_dsp340050b49a6c_fld2376gp_slot2_Slot_gp_slot2_get (insn) == 12 && 81371 Field_op0_s3_Slot_gp_slot2_get (insn) == 2 && 81372 Field_dsp340050b49a6c_fld2313_Slot_gp_slot2_get (insn) == 0) 81373 return OPCODE_MOVCM2PQ; 81374 if (Field_dsp340050b49a6c_fld2378gp_slot2_Slot_gp_slot2_get (insn) == 13 && 81375 Field_op0_s3_Slot_gp_slot2_get (insn) == 2 && 81376 Field_dsp340050b49a6c_fld3676gp_slot2_Slot_gp_slot2_get (insn) == 0) 81377 return OPCODE_ARGMAX8; 81378 if (Field_dsp340050b49a6c_fld2379gp_slot2_Slot_gp_slot2_get (insn) == 7 && 81379 Field_op0_s3_Slot_gp_slot2_get (insn) == 2 && 81380 Field_dsp340050b49a6c_fld3673gp_slot2_Slot_gp_slot2_get (insn) == 0) 81381 return OPCODE_PUSH128; 81382 if (Field_dsp340050b49a6c_fld2381gp_slot2_Slot_gp_slot2_get (insn) == 1 && 81383 Field_op0_s3_Slot_gp_slot2_get (insn) == 2 && 81384 Field_dsp340050b49a6c_fld3666_Slot_gp_slot2_get (insn) == 0) 81385 return OPCODE_PERM; 81386 if (Field_dsp340050b49a6c_fld2383gp_slot2_Slot_gp_slot2_get (insn) == 1 && 81387 Field_op0_s3_Slot_gp_slot2_get (insn) == 2 && 81388 Field_dsp340050b49a6c_fld3678gp_slot2_Slot_gp_slot2_get (insn) == 0) 81389 return OPCODE_ASLM32; 81390 if (Field_dsp340050b49a6c_fld2385gp_slot2_Slot_gp_slot2_get (insn) == 8 && 81391 Field_op0_s3_Slot_gp_slot2_get (insn) == 2 && 81392 Field_dsp340050b49a6c_fld2313_Slot_gp_slot2_get (insn) == 0) 81393 return OPCODE_SUBCM; 81394 if (Field_dsp340050b49a6c_fld2387gp_slot2_Slot_gp_slot2_get (insn) == 9 && 81395 Field_op0_s3_Slot_gp_slot2_get (insn) == 2 && 81396 Field_dsp340050b49a6c_fld2313_Slot_gp_slot2_get (insn) == 0) 81397 return OPCODE_SUBMEAN; 81398 if (Field_dsp340050b49a6c_fld2388gp_slot2_Slot_gp_slot2_get (insn) == 5 && 81399 Field_op0_s3_Slot_gp_slot2_get (insn) == 2 && 81400 Field_dsp340050b49a6c_fld3679gp_slot2_Slot_gp_slot2_get (insn) == 0) 81401 return OPCODE_SUBWRP; 81402 if (Field_dsp340050b49a6c_fld2389gp_slot2_Slot_gp_slot2_get (insn) == 3 && 81403 Field_op0_s3_Slot_gp_slot2_get (insn) == 2 && 81404 Field_dsp340050b49a6c_fld3680gp_slot2_Slot_gp_slot2_get (insn) == 0) 81405 return OPCODE_XOR128; 81406 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 3) 81407 return OPCODE_EXTUI; 81408 switch (Field_sae_Slot_gp_slot2_get (insn)) 81409 { 81410 case 0: 81411 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81412 return OPCODE_ADD; 81413 break; 81414 case 1: 81415 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81416 return OPCODE_ADDI_N; 81417 break; 81418 case 2: 81419 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81420 return OPCODE_AND; 81421 break; 81422 case 3: 81423 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81424 return OPCODE_MOVGEZ; 81425 break; 81426 case 4: 81427 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81428 return OPCODE_LUT_AR; 81429 break; 81430 case 5: 81431 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81432 return OPCODE_MOVLTZ; 81433 break; 81434 case 6: 81435 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81436 return OPCODE_MOVNEZ; 81437 break; 81438 case 7: 81439 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81440 return OPCODE_OR; 81441 break; 81442 case 8: 81443 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81444 return OPCODE_MOVEQZ; 81445 break; 81446 case 9: 81447 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81448 return OPCODE_SUB; 81449 break; 81450 case 10: 81451 if (Field_op0_s3_Slot_gp_slot2_get (insn) == 0) 81452 return OPCODE_XOR; 81453 break; 81454 } 81455 return XTENSA_UNDEFINED; 81456} 81457 81458static int 81459Slot_gp_slot0_decode (const xtensa_insnbuf insn) 81460{ 81461 if (Field_dsp340050b49a6c_fld2407gp_slot0_Slot_gp_slot0_get (insn) == 0 && 81462 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81463 return OPCODE_LAC2X32; 81464 if (Field_dsp340050b49a6c_fld2409gp_slot0_Slot_gp_slot0_get (insn) == 1 && 81465 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81466 return OPCODE_LAC32_R; 81467 if (Field_dsp340050b49a6c_fld2410gp_slot0_Slot_gp_slot0_get (insn) == 2 && 81468 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81469 return OPCODE_LAC_IH; 81470 if (Field_dsp340050b49a6c_fld2411gp_slot0_Slot_gp_slot0_get (insn) == 3 && 81471 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81472 return OPCODE_LAC_RH; 81473 if (Field_dsp340050b49a6c_fld2412gp_slot0_Slot_gp_slot0_get (insn) == 10 && 81474 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81475 return OPCODE_LAC_RL; 81476 if (Field_dsp340050b49a6c_fld2413gp_slot0_Slot_gp_slot0_get (insn) == 11 && 81477 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81478 return OPCODE_LAC2X64_0; 81479 if (Field_dsp340050b49a6c_fld2415gp_slot0_Slot_gp_slot0_get (insn) == 27 && 81480 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81481 return OPCODE_LAC2X64_1; 81482 if (Field_dsp340050b49a6c_fld2416gp_slot0_Slot_gp_slot0_get (insn) == 4 && 81483 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81484 return OPCODE_LAC_IL; 81485 if (Field_dsp340050b49a6c_fld2417gp_slot0_Slot_gp_slot0_get (insn) == 5 && 81486 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81487 return OPCODE_LAC2X64_2; 81488 switch (Field_dsp340050b49a6c_fld2418gp_slot0_Slot_gp_slot0_get (insn)) 81489 { 81490 case 21: 81491 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81492 return OPCODE_AR2CM_DUP; 81493 break; 81494 case 53: 81495 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81496 return OPCODE_MOV_N; 81497 break; 81498 case 85: 81499 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81500 return OPCODE_NSA; 81501 break; 81502 case 117: 81503 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81504 return OPCODE_PUSH32; 81505 break; 81506 case 149: 81507 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81508 return OPCODE_NSAU; 81509 break; 81510 } 81511 if (Field_dsp340050b49a6c_fld2419gp_slot0_Slot_gp_slot0_get (insn) == 362 && 81512 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81513 return OPCODE_GET_LLR_BUF; 81514 if (Field_dsp340050b49a6c_fld2420gp_slot0_Slot_gp_slot0_get (insn) == 1452 && 81515 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81516 return OPCODE_ANY8; 81517 if (Field_dsp340050b49a6c_fld2422gp_slot0_Slot_gp_slot0_get (insn) == 1453 && 81518 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81519 return OPCODE_GET_SMOD_BUF; 81520 if (Field_dsp340050b49a6c_fld2423gp_slot0_Slot_gp_slot0_get (insn) == 2908 && 81521 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81522 return OPCODE_CLRCM; 81523 if (Field_dsp340050b49a6c_fld2424gp_slot0_Slot_gp_slot0_get (insn) == 2909 && 81524 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81525 return OPCODE_GET_HSAR; 81526 if (Field_dsp340050b49a6c_fld2425gp_slot0_Slot_gp_slot0_get (insn) == 2910 && 81527 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81528 return OPCODE_GET_HSAR2SAR; 81529 if (Field_dsp340050b49a6c_fld2426gp_slot0_Slot_gp_slot0_get (insn) == 2911 && 81530 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81531 return OPCODE_GET_SAR; 81532 if (Field_dsp340050b49a6c_fld2427gp_slot0_Slot_gp_slot0_get (insn) == 852 && 81533 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81534 return OPCODE_ANY4; 81535 if (Field_dsp340050b49a6c_fld2429gp_slot0_Slot_gp_slot0_get (insn) == 3412 && 81536 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81537 return OPCODE_GET_SMOD_OFFSET_TABLE; 81538 if (Field_dsp340050b49a6c_fld2430gp_slot0_Slot_gp_slot0_get (insn) == 3413 && 81539 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81540 return OPCODE_POP128_1; 81541 if (Field_dsp340050b49a6c_fld2431gp_slot0_Slot_gp_slot0_get (insn) == 3414 && 81542 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81543 return OPCODE_POP128_2; 81544 if (Field_dsp340050b49a6c_fld2432gp_slot0_Slot_gp_slot0_get (insn) == 3415 && 81545 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81546 return OPCODE_POP128_3; 81547 if (Field_dsp340050b49a6c_fld2433gp_slot0_Slot_gp_slot0_get (insn) == 3416 && 81548 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81549 return OPCODE_POP128_0; 81550 if (Field_dsp340050b49a6c_fld2434gp_slot0_Slot_gp_slot0_get (insn) == 3417 && 81551 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81552 return OPCODE_POP128_4; 81553 if (Field_dsp340050b49a6c_fld2435gp_slot0_Slot_gp_slot0_get (insn) == 1709 && 81554 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81555 Field_s8_Slot_gp_slot0_get (insn) == 0) 81556 return OPCODE_POP128_5; 81557 if (Field_dsp340050b49a6c_fld2436gp_slot0_Slot_gp_slot0_get (insn) == 855 && 81558 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81559 Field_dsp340050b49a6c_fld3690gp_slot0_Slot_gp_slot0_get (insn) == 0) 81560 return OPCODE_NOP; 81561 if (Field_dsp340050b49a6c_fld2437gp_slot0_Slot_gp_slot0_get (insn) == 1960 && 81562 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81563 return OPCODE_SSAI; 81564 switch (Field_dsp340050b49a6c_fld2438gp_slot0_Slot_gp_slot0_get (insn)) 81565 { 81566 case 3922: 81567 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81568 return OPCODE_SET_LLR_POS; 81569 break; 81570 case 3923: 81571 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81572 return OPCODE_SET_PHASOR_OFFSET; 81573 break; 81574 case 3924: 81575 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81576 return OPCODE_SET_PERM_REG; 81577 break; 81578 case 3925: 81579 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81580 return OPCODE_SET_SCALE_REG; 81581 break; 81582 case 3926: 81583 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81584 return OPCODE_SET_SMOD_POS; 81585 break; 81586 case 3927: 81587 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81588 return OPCODE_SET_SOV; 81589 break; 81590 case 3928: 81591 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81592 return OPCODE_SET_PHASOR_N; 81593 break; 81594 case 3929: 81595 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81596 return OPCODE_SET_WGHT; 81597 break; 81598 case 3930: 81599 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81600 return OPCODE_SSA8B; 81601 break; 81602 case 3931: 81603 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81604 return OPCODE_SSL; 81605 break; 81606 case 3932: 81607 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81608 return OPCODE_SSA8L; 81609 break; 81610 case 3933: 81611 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81612 return OPCODE_SSR; 81613 break; 81614 } 81615 if (Field_dsp340050b49a6c_fld2439gp_slot0_Slot_gp_slot0_get (insn) == 3934 && 81616 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81617 Field_dsp340050b49a6c_fld3695gp_slot0_Slot_gp_slot0_get (insn) == 0) 81618 return OPCODE_CLRAC; 81619 if (Field_dsp340050b49a6c_fld2440gp_slot0_Slot_gp_slot0_get (insn) == 3935 && 81620 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81621 Field_dsp340050b49a6c_fld3695gp_slot0_Slot_gp_slot0_get (insn) == 0) 81622 return OPCODE_POP16LLR_1; 81623 if (Field_dsp340050b49a6c_fld2441gp_slot0_Slot_gp_slot0_get (insn) == 3 && 81624 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81625 Field_dsp340050b49a6c_fld3693gp_slot0_Slot_gp_slot0_get (insn) == 0) 81626 return OPCODE_LAC2X64_3; 81627 switch (Field_dsp340050b49a6c_fld2443gp_slot0_Slot_gp_slot0_get (insn)) 81628 { 81629 case 3: 81630 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81631 return OPCODE_AR2CM_LN; 81632 break; 81633 case 7: 81634 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81635 return OPCODE_AR2CM_LN_I; 81636 break; 81637 } 81638 if (Field_dsp340050b49a6c_fld2444gp_slot0_Slot_gp_slot0_get (insn) == 7 && 81639 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81640 Field_dsp340050b49a6c_fld2067_Slot_gp_slot0_get (insn) == 0) 81641 return OPCODE_AR2CM_LN_R; 81642 switch (Field_dsp340050b49a6c_fld2445_Slot_gp_slot0_get (insn)) 81643 { 81644 case 0: 81645 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 81646 return OPCODE_SAC2X32; 81647 break; 81648 case 1: 81649 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 81650 return OPCODE_SAC32_R; 81651 break; 81652 case 2: 81653 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 81654 return OPCODE_SCM_PINC; 81655 break; 81656 case 3: 81657 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 81658 return OPCODE_SRAI; 81659 break; 81660 case 4: 81661 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 81662 return OPCODE_SCM_U; 81663 break; 81664 case 8: 81665 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 81666 return OPCODE_SLLI; 81667 break; 81668 } 81669 if (Field_dsp340050b49a6c_fld2447gp_slot0_Slot_gp_slot0_get (insn) == 7 && 81670 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81671 Field_dsp340050b49a6c_fld3688gp_slot0_Slot_gp_slot0_get (insn) == 0) 81672 return OPCODE_BEQZ_N; 81673 if (Field_dsp340050b49a6c_fld2448_Slot_gp_slot0_get (insn) == 7 && 81674 Field_op0_s5_Slot_gp_slot0_get (insn) == 2 && 81675 Field_dsp340050b49a6c_fld3703gp_slot0_Slot_gp_slot0_get (insn) == 0) 81676 return OPCODE_ASLACM; 81677 if (Field_dsp340050b49a6c_fld2449gp_slot0_Slot_gp_slot0_get (insn) == 7 && 81678 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81679 Field_dsp340050b49a6c_fld3689gp_slot0_Slot_gp_slot0_get (insn) == 0) 81680 return OPCODE_BNEZ_N; 81681 if (Field_dsp340050b49a6c_fld2451gp_slot0_Slot_gp_slot0_get (insn) == 8 && 81682 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81683 return OPCODE_LCM_PINC; 81684 if (Field_dsp340050b49a6c_fld2452gp_slot0_Slot_gp_slot0_get (insn) == 9 && 81685 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81686 return OPCODE_LCM_U; 81687 if (Field_dsp340050b49a6c_fld2453gp_slot0_Slot_gp_slot0_get (insn) == 18 && 81688 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81689 return OPCODE_LCM; 81690 if (Field_dsp340050b49a6c_fld2454gp_slot0_Slot_gp_slot0_get (insn) == 259 && 81691 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81692 return OPCODE_ABS; 81693 if (Field_dsp340050b49a6c_fld2455gp_slot0_Slot_gp_slot0_get (insn) == 267 && 81694 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81695 return OPCODE_MOVCM; 81696 if (Field_dsp340050b49a6c_fld2456gp_slot0_Slot_gp_slot0_get (insn) == 291 && 81697 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81698 return OPCODE_MOV_I; 81699 if (Field_dsp340050b49a6c_fld2457gp_slot0_Slot_gp_slot0_get (insn) == 299 && 81700 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81701 return OPCODE_NEGCM; 81702 if (Field_dsp340050b49a6c_fld2458gp_slot0_Slot_gp_slot0_get (insn) == 323 && 81703 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81704 return OPCODE_MOV_R; 81705 if (Field_dsp340050b49a6c_fld2459gp_slot0_Slot_gp_slot0_get (insn) == 331 && 81706 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81707 return OPCODE_SRA; 81708 if (Field_dsp340050b49a6c_fld2460gp_slot0_Slot_gp_slot0_get (insn) == 355 && 81709 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81710 return OPCODE_SRL; 81711 if (Field_dsp340050b49a6c_fld2461gp_slot0_Slot_gp_slot0_get (insn) == 715 && 81712 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81713 return OPCODE_CLB_C; 81714 switch (Field_dsp340050b49a6c_fld2462_Slot_gp_slot0_get (insn)) 81715 { 81716 case 21: 81717 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81718 return OPCODE_EXT; 81719 break; 81720 case 23: 81721 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81722 return OPCODE_EXT_R; 81723 break; 81724 case 33: 81725 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81726 return OPCODE_MOVI_N; 81727 break; 81728 case 35: 81729 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81730 return OPCODE_PUSH128_M; 81731 break; 81732 case 46: 81733 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81734 return OPCODE_SAC2X64_0; 81735 break; 81736 case 47: 81737 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81738 return OPCODE_SAC2X64_1; 81739 break; 81740 case 50: 81741 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81742 return OPCODE_SAC2X64_2; 81743 break; 81744 case 52: 81745 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81746 return OPCODE_SAC2X64_3; 81747 break; 81748 } 81749 if (Field_dsp340050b49a6c_fld2463gp_slot0_Slot_gp_slot0_get (insn) == 731 && 81750 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81751 return OPCODE_CLB_R; 81752 if (Field_dsp340050b49a6c_fld2464gp_slot0_Slot_gp_slot0_get (insn) == 387 && 81753 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81754 return OPCODE_NEG; 81755 if (Field_dsp340050b49a6c_fld2465gp_slot0_Slot_gp_slot0_get (insn) == 779 && 81756 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81757 return OPCODE_MINCLB_C; 81758 if (Field_dsp340050b49a6c_fld2466gp_slot0_Slot_gp_slot0_get (insn) == 795 && 81759 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81760 return OPCODE_SMINCLB_R; 81761 if (Field_dsp340050b49a6c_fld2467gp_slot0_Slot_gp_slot0_get (insn) == 835 && 81762 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81763 return OPCODE_MINCLB_R; 81764 if (Field_dsp340050b49a6c_fld2468gp_slot0_Slot_gp_slot0_get (insn) == 13571 && 81765 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81766 return OPCODE_ADDAC_I2R; 81767 if (Field_dsp340050b49a6c_fld2470gp_slot0_Slot_gp_slot0_get (insn) == 13587 && 81768 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81769 return OPCODE_ADDAC_R2I; 81770 if (Field_dsp340050b49a6c_fld2471gp_slot0_Slot_gp_slot0_get (insn) == 13603 && 81771 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81772 return OPCODE_REDAC; 81773 if (Field_dsp340050b49a6c_fld2472gp_slot0_Slot_gp_slot0_get (insn) == 13619 && 81774 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81775 return OPCODE_REDACS; 81776 if (Field_dsp340050b49a6c_fld2473gp_slot0_Slot_gp_slot0_get (insn) == 13635 && 81777 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81778 return OPCODE_REDAC2; 81779 if (Field_dsp340050b49a6c_fld2474gp_slot0_Slot_gp_slot0_get (insn) == 13651 && 81780 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81781 return OPCODE_SUBAC_I2R; 81782 if (Field_dsp340050b49a6c_fld2475gp_slot0_Slot_gp_slot0_get (insn) == 6835 && 81783 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81784 Field_dsp340050b49a6c_fld3695gp_slot0_Slot_gp_slot0_get (insn) == 0) 81785 return OPCODE_SUBAC_R2I; 81786 if (Field_dsp340050b49a6c_fld2477gp_slot0_Slot_gp_slot0_get (insn) == 1715 && 81787 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81788 Field_dsp340050b49a6c_fld3705gp_slot0_Slot_gp_slot0_get (insn) == 0) 81789 return OPCODE_REDAC4; 81790 if (Field_dsp340050b49a6c_fld2479gp_slot0_Slot_gp_slot0_get (insn) == 6667 && 81791 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81792 return OPCODE_GET_INTERP_EXT_L; 81793 if (Field_dsp340050b49a6c_fld2480gp_slot0_Slot_gp_slot0_get (insn) == 6683 && 81794 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81795 return OPCODE_GET_INTERP_EXT_N; 81796 if (Field_dsp340050b49a6c_fld2481gp_slot0_Slot_gp_slot0_get (insn) == 6699 && 81797 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81798 return OPCODE_GET_LLR_POS; 81799 if (Field_dsp340050b49a6c_fld2482gp_slot0_Slot_gp_slot0_get (insn) == 6715 && 81800 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81801 return OPCODE_GET_PHASOR_OFFSET; 81802 if (Field_dsp340050b49a6c_fld2483gp_slot0_Slot_gp_slot0_get (insn) == 6731 && 81803 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81804 return OPCODE_GET_PERM_REG; 81805 if (Field_dsp340050b49a6c_fld2484gp_slot0_Slot_gp_slot0_get (insn) == 6747 && 81806 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81807 return OPCODE_GET_SCALE_REG; 81808 if (Field_dsp340050b49a6c_fld2485gp_slot0_Slot_gp_slot0_get (insn) == 6763 && 81809 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81810 return OPCODE_GET_SMOD_POS; 81811 if (Field_dsp340050b49a6c_fld2486gp_slot0_Slot_gp_slot0_get (insn) == 6779 && 81812 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81813 return OPCODE_GET_SOV; 81814 if (Field_dsp340050b49a6c_fld2487gp_slot0_Slot_gp_slot0_get (insn) == 6795 && 81815 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81816 return OPCODE_GET_PHASOR_N; 81817 if (Field_dsp340050b49a6c_fld2488gp_slot0_Slot_gp_slot0_get (insn) == 6811 && 81818 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81819 return OPCODE_GET_WGHT; 81820 if (Field_dsp340050b49a6c_fld2489gp_slot0_Slot_gp_slot0_get (insn) == 6827 && 81821 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81822 return OPCODE_POP32_0; 81823 if (Field_dsp340050b49a6c_fld2490gp_slot0_Slot_gp_slot0_get (insn) == 6843 && 81824 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81825 return OPCODE_POP32_2; 81826 if (Field_dsp340050b49a6c_fld2491gp_slot0_Slot_gp_slot0_get (insn) == 6859 && 81827 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81828 return OPCODE_POP32_1; 81829 if (Field_dsp340050b49a6c_fld2492gp_slot0_Slot_gp_slot0_get (insn) == 6875 && 81830 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81831 return OPCODE_POP32_3; 81832 if (Field_dsp340050b49a6c_fld2493gp_slot0_Slot_gp_slot0_get (insn) == 6891 && 81833 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81834 return OPCODE_SET_SAR; 81835 if (Field_dsp340050b49a6c_fld2494gp_slot0_Slot_gp_slot0_get (insn) == 6907 && 81836 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81837 return OPCODE_SET_SMOD_OFFSET_TABLE; 81838 if (Field_dsp340050b49a6c_fld2495gp_slot0_Slot_gp_slot0_get (insn) == 115 && 81839 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81840 Field_dsp340050b49a6c_fld3706gp_slot0_Slot_gp_slot0_get (insn) == 0) 81841 return OPCODE_SMINCLB_C; 81842 if (Field_dsp340050b49a6c_fld2496gp_slot0_Slot_gp_slot0_get (insn) == 137 && 81843 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81844 Field_s8_Slot_gp_slot0_get (insn) == 0) 81845 return OPCODE_CONJ; 81846 if (Field_dsp340050b49a6c_fld2497gp_slot0_Slot_gp_slot0_get (insn) == 277 && 81847 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81848 return OPCODE_EXT32_I; 81849 if (Field_dsp340050b49a6c_fld2498gp_slot0_Slot_gp_slot0_get (insn) == 285 && 81850 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81851 return OPCODE_EXT_2FIFO_2; 81852 if (Field_dsp340050b49a6c_fld2499gp_slot0_Slot_gp_slot0_get (insn) == 305 && 81853 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81854 return OPCODE_EXT32_R; 81855 if (Field_dsp340050b49a6c_fld2500gp_slot0_Slot_gp_slot0_get (insn) == 309 && 81856 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81857 return OPCODE_EXT_2FIFO_3; 81858 if (Field_dsp340050b49a6c_fld2501gp_slot0_Slot_gp_slot0_get (insn) == 313 && 81859 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81860 return OPCODE_EXT_R2FIFO_0; 81861 if (Field_dsp340050b49a6c_fld2502gp_slot0_Slot_gp_slot0_get (insn) == 317 && 81862 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81863 return OPCODE_EXT_R2FIFO_1; 81864 if (Field_dsp340050b49a6c_fld2503gp_slot0_Slot_gp_slot0_get (insn) == 337 && 81865 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81866 return OPCODE_EXT_2FIFO_0; 81867 if (Field_dsp340050b49a6c_fld2504gp_slot0_Slot_gp_slot0_get (insn) == 341 && 81868 Field_op0_s5_Slot_gp_slot0_get (insn) == 0) 81869 return OPCODE_EXT_R2FIFO_2; 81870 if (Field_dsp340050b49a6c_fld2505gp_slot0_Slot_gp_slot0_get (insn) == 173 && 81871 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81872 Field_dsp340050b49a6c_fld2036_Slot_gp_slot0_get (insn) == 0) 81873 return OPCODE_EXT_R2FIFO_3; 81874 if (Field_dsp340050b49a6c_fld2506gp_slot0_Slot_gp_slot0_get (insn) == 93 && 81875 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81876 Field_dsp340050b49a6c_fld3692gp_slot0_Slot_gp_slot0_get (insn) == 0) 81877 return OPCODE_SET_SMOD_BUF; 81878 if (Field_dsp340050b49a6c_fld2507gp_slot0_Slot_gp_slot0_get (insn) == 29 && 81879 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81880 Field_dsp340050b49a6c_fld3700gp_slot0_Slot_gp_slot0_get (insn) == 0) 81881 return OPCODE_EXT_2FIFO_1; 81882 if (Field_dsp340050b49a6c_fld2508gp_slot0_Slot_gp_slot0_get (insn) == 9 && 81883 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81884 Field_dsp340050b49a6c_fld2058_Slot_gp_slot0_get (insn) == 0) 81885 return OPCODE_CM2AR_LN; 81886 if (Field_dsp340050b49a6c_fld2509gp_slot0_Slot_gp_slot0_get (insn) == 11 && 81887 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81888 Field_dsp340050b49a6c_fld2058_Slot_gp_slot0_get (insn) == 0) 81889 return OPCODE_CM2AR_LN_I; 81890 if (Field_dsp340050b49a6c_fld2510gp_slot0_Slot_gp_slot0_get (insn) == 7 && 81891 Field_op0_s5_Slot_gp_slot0_get (insn) == 0 && 81892 Field_dsp340050b49a6c_fld3696gp_slot0_Slot_gp_slot0_get (insn) == 0) 81893 return OPCODE_CM2AR_LN_R; 81894 if (Field_dsp340050b49a6c_fld2512gp_slot0_Slot_gp_slot0_get (insn) == 6 && 81895 Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81896 return OPCODE_SAC_IL; 81897 if (Field_dsp340050b49a6c_fld2514gp_slot0_Slot_gp_slot0_get (insn) == 7 && 81898 Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81899 return OPCODE_SAC_RH; 81900 if (Field_dsp340050b49a6c_fld2515gp_slot0_Slot_gp_slot0_get (insn) == 10 && 81901 Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81902 return OPCODE_SAC_RL; 81903 if (Field_dsp340050b49a6c_fld2516gp_slot0_Slot_gp_slot0_get (insn) == 16 && 81904 Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81905 return OPCODE_SAC_IH; 81906 if (Field_dsp340050b49a6c_fld2517gp_slot0_Slot_gp_slot0_get (insn) == 204 && 81907 Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81908 return OPCODE_POP128_2M_0; 81909 if (Field_dsp340050b49a6c_fld2518gp_slot0_Slot_gp_slot0_get (insn) == 205 && 81910 Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81911 return OPCODE_POP128_2M_1; 81912 if (Field_dsp340050b49a6c_fld2519gp_slot0_Slot_gp_slot0_get (insn) == 206 && 81913 Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81914 return OPCODE_POP128_2M_2; 81915 if (Field_dsp340050b49a6c_fld2520gp_slot0_Slot_gp_slot0_get (insn) == 207 && 81916 Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81917 return OPCODE_POP128_2M_3; 81918 if (Field_dsp340050b49a6c_fld2521gp_slot0_Slot_gp_slot0_get (insn) == 212 && 81919 Field_op0_s5_Slot_gp_slot0_get (insn) == 2 && 81920 Field_dsp340050b49a6c_fld2530_Slot_gp_slot0_get (insn) == 0) 81921 return OPCODE_ASRAC; 81922 if (Field_dsp340050b49a6c_fld2523gp_slot0_Slot_gp_slot0_get (insn) == 213 && 81923 Field_op0_s5_Slot_gp_slot0_get (insn) == 2 && 81924 Field_dsp340050b49a6c_fld3698gp_slot0_Slot_gp_slot0_get (insn) == 0) 81925 return OPCODE_MOVAC; 81926 if (Field_dsp340050b49a6c_fld2524gp_slot0_Slot_gp_slot0_get (insn) == 107 && 81927 Field_op0_s5_Slot_gp_slot0_get (insn) == 2 && 81928 Field_dsp340050b49a6c_fld3699gp_slot0_Slot_gp_slot0_get (insn) == 0) 81929 return OPCODE_SWAPAC_RI; 81930 if (Field_dsp340050b49a6c_fld2526gp_slot0_Slot_gp_slot0_get (insn) == 432 && 81931 Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81932 return OPCODE_SLL; 81933 if (Field_dsp340050b49a6c_fld2527gp_slot0_Slot_gp_slot0_get (insn) == 433 && 81934 Field_op0_s5_Slot_gp_slot0_get (insn) == 2 && 81935 Field_dsp340050b49a6c_fld2036_Slot_gp_slot0_get (insn) == 0) 81936 return OPCODE_MOV2AC32_I; 81937 if (Field_dsp340050b49a6c_fld2528gp_slot0_Slot_gp_slot0_get (insn) == 217 && 81938 Field_op0_s5_Slot_gp_slot0_get (insn) == 2 && 81939 Field_dsp340050b49a6c_fld3697gp_slot0_Slot_gp_slot0_get (insn) == 0) 81940 return OPCODE_MOV2AC32_R; 81941 if (Field_dsp340050b49a6c_fld2529gp_slot0_Slot_gp_slot0_get (insn) == 109 && 81942 Field_op0_s5_Slot_gp_slot0_get (insn) == 2 && 81943 Field_dsp340050b49a6c_fld3702gp_slot0_Slot_gp_slot0_get (insn) == 0) 81944 return OPCODE_PUSH128; 81945 if (Field_dsp340050b49a6c_fld2531gp_slot0_Slot_gp_slot0_get (insn) == 55 && 81946 Field_op0_s5_Slot_gp_slot0_get (insn) == 2 && 81947 Field_dsp340050b49a6c_fld3691gp_slot0_Slot_gp_slot0_get (insn) == 0) 81948 return OPCODE_SET_LLR_BUF; 81949 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 3) 81950 return OPCODE_EXTUI; 81951 switch (Field_sae_Slot_gp_slot0_get (insn)) 81952 { 81953 case 0: 81954 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81955 return OPCODE_MOVNEZ; 81956 break; 81957 case 1: 81958 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81959 return OPCODE_MOVT; 81960 break; 81961 case 2: 81962 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81963 return OPCODE_OR; 81964 break; 81965 case 3: 81966 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81967 return OPCODE_SCM; 81968 break; 81969 case 4: 81970 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81971 return OPCODE_ORB; 81972 break; 81973 case 5: 81974 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81975 return OPCODE_SCM_PINC_X; 81976 break; 81977 case 8: 81978 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81979 return OPCODE_S32I_N; 81980 break; 81981 case 9: 81982 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81983 return OPCODE_SCM_XU; 81984 break; 81985 case 10: 81986 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 81987 return OPCODE_ADD; 81988 break; 81989 case 11: 81990 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 81991 return OPCODE_ADDX2; 81992 break; 81993 case 12: 81994 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 81995 return OPCODE_ADDI_N; 81996 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 81997 return OPCODE_SCM_X; 81998 break; 81999 case 13: 82000 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82001 return OPCODE_ADDX4; 82002 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 82003 return OPCODE_SEXT; 82004 break; 82005 case 14: 82006 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82007 return OPCODE_ADDX8; 82008 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 82009 return OPCODE_SRC; 82010 break; 82011 case 15: 82012 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82013 return OPCODE_AND; 82014 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 82015 return OPCODE_SRLI; 82016 break; 82017 case 18: 82018 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 82019 return OPCODE_SUB; 82020 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82021 return OPCODE_ANDB; 82022 break; 82023 case 19: 82024 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82025 return OPCODE_L32I_N; 82026 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 82027 return OPCODE_SUBX8; 82028 break; 82029 case 20: 82030 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 82031 return OPCODE_SUBX2; 82032 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82033 return OPCODE_CLAMPS; 82034 break; 82035 case 21: 82036 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 82037 return OPCODE_XOR; 82038 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82039 return OPCODE_LCM_PINC_X; 82040 break; 82041 case 22: 82042 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 82043 return OPCODE_XORB; 82044 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82045 return OPCODE_LCM_X; 82046 break; 82047 case 23: 82048 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82049 return OPCODE_LCM_XU; 82050 break; 82051 case 24: 82052 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 2) 82053 return OPCODE_SUBX4; 82054 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82055 return OPCODE_COMB_AR; 82056 break; 82057 case 25: 82058 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82059 return OPCODE_MAX; 82060 break; 82061 case 26: 82062 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82063 return OPCODE_MAXU; 82064 break; 82065 case 27: 82066 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82067 return OPCODE_MINU; 82068 break; 82069 case 28: 82070 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82071 return OPCODE_MIN; 82072 break; 82073 case 29: 82074 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82075 return OPCODE_MOVEQZ; 82076 break; 82077 case 30: 82078 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82079 return OPCODE_MOVGEZ; 82080 break; 82081 case 31: 82082 if (Field_op0_s5_Slot_gp_slot0_get (insn) == 1) 82083 return OPCODE_MOVLTZ; 82084 break; 82085 } 82086 return XTENSA_UNDEFINED; 82087} 82088 82089static int 82090Slot_dot_slot0_decode (const xtensa_insnbuf insn) 82091{ 82092 switch (Field_dsp340050b49a6c_fld2068_Slot_dot_slot0_get (insn)) 82093 { 82094 case 0: 82095 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 0) 82096 return OPCODE_ADD; 82097 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 5) 82098 return OPCODE_SUB; 82099 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 1) 82100 return OPCODE_AND; 82101 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 3) 82102 return OPCODE_OR; 82103 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 2) 82104 return OPCODE_LCM_X; 82105 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 4) 82106 return OPCODE_SCM_X; 82107 break; 82108 case 1: 82109 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 0) 82110 return OPCODE_ADDI_N; 82111 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 5) 82112 return OPCODE_XOR; 82113 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 1) 82114 return OPCODE_LCM; 82115 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 2) 82116 return OPCODE_LCM_XU; 82117 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 3) 82118 return OPCODE_SCM; 82119 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 4) 82120 return OPCODE_SCM_XU; 82121 break; 82122 } 82123 switch (Field_dsp340050b49a6c_fld2666dot_slot0_Slot_dot_slot0_get (insn)) 82124 { 82125 case 0: 82126 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 6) 82127 return OPCODE_EXT; 82128 break; 82129 case 1: 82130 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 6) 82131 return OPCODE_EXT_R; 82132 break; 82133 case 2: 82134 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 6) 82135 return OPCODE_MOVI_N; 82136 break; 82137 } 82138 if (Field_dsp340050b49a6c_fld2667dot_slot0_Slot_dot_slot0_get (insn) == 6 && 82139 Field_op0_s8_Slot_dot_slot0_get (insn) == 6) 82140 return OPCODE_AR2CM_LN; 82141 switch (Field_dsp340050b49a6c_fld2668dot_slot0_Slot_dot_slot0_get (insn)) 82142 { 82143 case 16: 82144 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82145 return OPCODE_EXT_2FIFO_1; 82146 break; 82147 case 17: 82148 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82149 return OPCODE_EXT_2FIFO_2; 82150 break; 82151 case 18: 82152 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82153 return OPCODE_EXT_2FIFO_3; 82154 break; 82155 case 19: 82156 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82157 return OPCODE_EXT_R2FIFO_2; 82158 break; 82159 case 20: 82160 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82161 return OPCODE_EXT_R2FIFO_0; 82162 break; 82163 case 21: 82164 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82165 return OPCODE_EXT_R2FIFO_3; 82166 break; 82167 case 22: 82168 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82169 return OPCODE_MOV_N; 82170 break; 82171 case 23: 82172 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82173 return OPCODE_PUSH32; 82174 break; 82175 case 24: 82176 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82177 return OPCODE_EXT_R2FIFO_1; 82178 break; 82179 case 27: 82180 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 7 && 82181 Field_dsp340050b49a6c_fld2047_Slot_dot_slot0_get (insn) == 0) 82182 return OPCODE_SMINCLB_R; 82183 break; 82184 case 28: 82185 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 6) 82186 return OPCODE_AR2CM_DUP; 82187 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 7 && 82188 Field_dsp340050b49a6c_fld2047_Slot_dot_slot0_get (insn) == 0) 82189 return OPCODE_MINCLB_C; 82190 break; 82191 case 29: 82192 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 7 && 82193 Field_t_Slot_dot_slot0_get (insn) == 0) 82194 return OPCODE_SET_PERM_REG; 82195 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 6) 82196 return OPCODE_EXT32_I; 82197 break; 82198 case 30: 82199 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 6) 82200 return OPCODE_EXT32_R; 82201 break; 82202 case 31: 82203 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 6) 82204 return OPCODE_EXT_2FIFO_0; 82205 break; 82206 } 82207 if (Field_dsp340050b49a6c_fld2669dot_slot0_Slot_dot_slot0_get (insn) == 0 && 82208 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82209 return OPCODE_CM2AR_LN; 82210 if (Field_dsp340050b49a6c_fld2671dot_slot0_Slot_dot_slot0_get (insn) == 4 && 82211 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82212 return OPCODE_CONJ; 82213 if (Field_dsp340050b49a6c_fld2672dot_slot0_Slot_dot_slot0_get (insn) == 5 && 82214 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82215 return OPCODE_MOV_I; 82216 if (Field_dsp340050b49a6c_fld2673dot_slot0_Slot_dot_slot0_get (insn) == 6 && 82217 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82218 return OPCODE_MOV_R; 82219 if (Field_dsp340050b49a6c_fld2674dot_slot0_Slot_dot_slot0_get (insn) == 7 && 82220 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82221 return OPCODE_NEG; 82222 if (Field_dsp340050b49a6c_fld2675dot_slot0_Slot_dot_slot0_get (insn) == 8 && 82223 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82224 return OPCODE_MOVCM; 82225 if (Field_dsp340050b49a6c_fld2676dot_slot0_Slot_dot_slot0_get (insn) == 9 && 82226 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82227 return OPCODE_NEGCM; 82228 if (Field_dsp340050b49a6c_fld2677dot_slot0_Slot_dot_slot0_get (insn) == 10 && 82229 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82230 return OPCODE_SRA; 82231 if (Field_dsp340050b49a6c_fld2678dot_slot0_Slot_dot_slot0_get (insn) == 11 && 82232 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82233 return OPCODE_GET_HSAR; 82234 if (Field_dsp340050b49a6c_fld2679dot_slot0_Slot_dot_slot0_get (insn) == 27 && 82235 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82236 return OPCODE_GET_HSAR2SAR; 82237 if (Field_dsp340050b49a6c_fld2680dot_slot0_Slot_dot_slot0_get (insn) == 43 && 82238 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82239 return OPCODE_GET_SAR; 82240 if (Field_dsp340050b49a6c_fld2681dot_slot0_Slot_dot_slot0_get (insn) == 59 && 82241 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82242 return OPCODE_POP128_2; 82243 if (Field_dsp340050b49a6c_fld2682dot_slot0_Slot_dot_slot0_get (insn) == 75 && 82244 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82245 return OPCODE_POP128_0; 82246 if (Field_dsp340050b49a6c_fld2683dot_slot0_Slot_dot_slot0_get (insn) == 91 && 82247 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82248 return OPCODE_POP128_3; 82249 if (Field_dsp340050b49a6c_fld2684dot_slot0_Slot_dot_slot0_get (insn) == 107 && 82250 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82251 return OPCODE_POP128_4; 82252 if (Field_dsp340050b49a6c_fld2685dot_slot0_Slot_dot_slot0_get (insn) == 123 && 82253 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82254 return OPCODE_POP128_5; 82255 if (Field_dsp340050b49a6c_fld2686dot_slot0_Slot_dot_slot0_get (insn) == 43 && 82256 Field_op0_s8_Slot_dot_slot0_get (insn) == 7 && 82257 Field_dsp340050b49a6c_fld3736_Slot_dot_slot0_get (insn) == 0) 82258 return OPCODE_POP128_1; 82259 if (Field_dsp340050b49a6c_fld2688dot_slot0_Slot_dot_slot0_get (insn) == 59 && 82260 Field_op0_s8_Slot_dot_slot0_get (insn) == 7 && 82261 Field_dsp340050b49a6c_fld3735dot_slot0_Slot_dot_slot0_get (insn) == 0) 82262 return OPCODE_NOP; 82263 if (Field_dsp340050b49a6c_fld2689dot_slot0_Slot_dot_slot0_get (insn) == 12 && 82264 Field_op0_s8_Slot_dot_slot0_get (insn) == 7 && 82265 Field_r_Slot_dot_slot0_get (insn) == 0) 82266 return OPCODE_CLRCM; 82267 if (Field_dsp340050b49a6c_fld2690dot_slot0_Slot_dot_slot0_get (insn) == 13 && 82268 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82269 return OPCODE_GET_PERM_REG; 82270 if (Field_dsp340050b49a6c_fld2692dot_slot0_Slot_dot_slot0_get (insn) == 29 && 82271 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82272 return OPCODE_POP32_1; 82273 if (Field_dsp340050b49a6c_fld2693dot_slot0_Slot_dot_slot0_get (insn) == 29 && 82274 Field_op0_s8_Slot_dot_slot0_get (insn) == 7 && 82275 Field_dsp340050b49a6c_fld2705dot_slot0_Slot_dot_slot0_get (insn) == 0) 82276 return OPCODE_POP32_2; 82277 if (Field_dsp340050b49a6c_fld2695dot_slot0_Slot_dot_slot0_get (insn) == 29 && 82278 Field_op0_s8_Slot_dot_slot0_get (insn) == 7 && 82279 Field_dsp340050b49a6c_fld3741dot_slot0_Slot_dot_slot0_get (insn) == 0) 82280 return OPCODE_POP32_3; 82281 if (Field_dsp340050b49a6c_fld2697dot_slot0_Slot_dot_slot0_get (insn) == 29 && 82282 Field_op0_s8_Slot_dot_slot0_get (insn) == 7 && 82283 Field_dsp340050b49a6c_fld3738dot_slot0_Slot_dot_slot0_get (insn) == 0) 82284 return OPCODE_SET_SAR; 82285 if (Field_dsp340050b49a6c_fld2699dot_slot0_Slot_dot_slot0_get (insn) == 7 && 82286 Field_op0_s8_Slot_dot_slot0_get (insn) == 7 && 82287 Field_dsp340050b49a6c_fld3740dot_slot0_Slot_dot_slot0_get (insn) == 0) 82288 return OPCODE_POP32_0; 82289 if (Field_dsp340050b49a6c_fld2700dot_slot0_Slot_dot_slot0_get (insn) == 50 && 82290 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82291 return OPCODE_CLB_C; 82292 if (Field_dsp340050b49a6c_fld2701dot_slot0_Slot_dot_slot0_get (insn) == 51 && 82293 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82294 return OPCODE_MINCLB_R; 82295 if (Field_dsp340050b49a6c_fld2702dot_slot0_Slot_dot_slot0_get (insn) == 52 && 82296 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82297 return OPCODE_CLB_R; 82298 if (Field_dsp340050b49a6c_fld2703dot_slot0_Slot_dot_slot0_get (insn) == 53 && 82299 Field_op0_s8_Slot_dot_slot0_get (insn) == 7) 82300 return OPCODE_SMINCLB_C; 82301 if (Field_dsp340050b49a6c_fld2704dot_slot0_Slot_dot_slot0_get (insn) == 15 && 82302 Field_op0_s8_Slot_dot_slot0_get (insn) == 7 && 82303 Field_dsp340050b49a6c_fld3739dot_slot0_Slot_dot_slot0_get (insn) == 0) 82304 return OPCODE_CLRAC; 82305 switch (Field_dsp340050b49a6c_fld2705dot_slot0_Slot_dot_slot0_get (insn)) 82306 { 82307 case 0: 82308 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 8 && 82309 Field_dsp340050b49a6c_fld3737dot_slot0_Slot_dot_slot0_get (insn) == 0) 82310 return OPCODE_SLL; 82311 break; 82312 case 1: 82313 if (Field_op0_s8_Slot_dot_slot0_get (insn) == 8 && 82314 Field_dsp340050b49a6c_fld3742dot_slot0_Slot_dot_slot0_get (insn) == 0) 82315 return OPCODE_PUSH128; 82316 break; 82317 } 82318 switch (Field_op0_s8_Slot_dot_slot0_get (insn)) 82319 { 82320 case 9: 82321 return OPCODE_LCM_U; 82322 case 10: 82323 return OPCODE_SCM_U; 82324 case 11: 82325 return OPCODE_SLLI; 82326 case 12: 82327 return OPCODE_SRAI; 82328 } 82329 return XTENSA_UNDEFINED; 82330} 82331 82332static int 82333Slot_pq_slot2_decode (const xtensa_insnbuf insn) 82334{ 82335 switch (Field_dsp340050b49a6c_fld2706pq_slot2_Slot_pq_slot2_get (insn)) 82336 { 82337 case 44: 82338 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82339 return OPCODE_AR2CM_LN; 82340 break; 82341 case 47: 82342 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0 && 82343 Field_dsp340050b49a6c_fld3752pq_slot2_Slot_pq_slot2_get (insn) == 0) 82344 return OPCODE_CLRTIEP; 82345 break; 82346 } 82347 switch (Field_dsp340050b49a6c_fld2707pq_slot2_Slot_pq_slot2_get (insn)) 82348 { 82349 case 180: 82350 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82351 return OPCODE_ADDAR2; 82352 break; 82353 case 181: 82354 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82355 return OPCODE_PUSH128_PQ; 82356 break; 82357 case 182: 82358 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82359 return OPCODE_PUSH32; 82360 break; 82361 case 183: 82362 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82363 return OPCODE_SET_EXT_REGS; 82364 break; 82365 case 184: 82366 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82367 return OPCODE_MOV_N; 82368 break; 82369 case 185: 82370 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82371 return OPCODE_SUBARX; 82372 break; 82373 case 186: 82374 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82375 return OPCODE_WRTIEP; 82376 break; 82377 } 82378 switch (Field_dsp340050b49a6c_fld2708pq_slot2_Slot_pq_slot2_get (insn)) 82379 { 82380 case 1496: 82381 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82382 return OPCODE_SETTIEP; 82383 break; 82384 case 1497: 82385 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82386 return OPCODE_WRTBSIGQM; 82387 break; 82388 } 82389 switch (Field_dsp340050b49a6c_fld2709pq_slot2_Slot_pq_slot2_get (insn)) 82390 { 82391 case 2996: 82392 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82393 return OPCODE_AR2SAR_DUP; 82394 break; 82395 case 2997: 82396 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82397 return OPCODE_WRTSIGQ; 82398 break; 82399 case 2999: 82400 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0 && 82401 Field_s_Slot_pq_slot2_get (insn) == 0) 82402 return OPCODE_MOVEQ128_5; 82403 break; 82404 } 82405 switch (Field_dsp340050b49a6c_fld2710pq_slot2_Slot_pq_slot2_get (insn)) 82406 { 82407 case 47968: 82408 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82409 return OPCODE_MOVEQ128_0; 82410 break; 82411 case 47969: 82412 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82413 return OPCODE_MOVEQ128_1; 82414 break; 82415 case 47970: 82416 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82417 return OPCODE_MOVEQ128_2; 82418 break; 82419 case 47971: 82420 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82421 return OPCODE_MOVEQ32_0; 82422 break; 82423 case 47972: 82424 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82425 return OPCODE_MOVEQ128_3; 82426 break; 82427 case 47973: 82428 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82429 return OPCODE_MOVEQ32_1; 82430 break; 82431 case 47974: 82432 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82433 return OPCODE_MOVEQ32_2; 82434 break; 82435 case 47975: 82436 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82437 return OPCODE_MOVEQ32_3; 82438 break; 82439 } 82440 if (Field_dsp340050b49a6c_fld2711pq_slot2_Slot_pq_slot2_get (insn) == 11994 && 82441 Field_op0_s9_Slot_pq_slot2_get (insn) == 0 && 82442 Field_dsp340050b49a6c_fld3745pq_slot2_Slot_pq_slot2_get (insn) == 0) 82443 return OPCODE_MOVEQ128_4; 82444 if (Field_dsp340050b49a6c_fld2713pq_slot2_Slot_pq_slot2_get (insn) == 11995 && 82445 Field_op0_s9_Slot_pq_slot2_get (insn) == 0 && 82446 Field_dsp340050b49a6c_fld3745pq_slot2_Slot_pq_slot2_get (insn) == 0) 82447 return OPCODE_NOP; 82448 if (Field_dsp340050b49a6c_fld2714pq_slot2_Slot_pq_slot2_get (insn) == 375 && 82449 Field_op0_s9_Slot_pq_slot2_get (insn) == 0 && 82450 Field_dsp340050b49a6c_fld2819_Slot_pq_slot2_get (insn) == 0) 82451 return OPCODE_WRTBSIGQ; 82452 if (Field_dsp340050b49a6c_fld2715pq_slot2_Slot_pq_slot2_get (insn) == 52 && 82453 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82454 return OPCODE_CM2AR_LN; 82455 if (Field_dsp340050b49a6c_fld2717pq_slot2_Slot_pq_slot2_get (insn) == 212 && 82456 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82457 return OPCODE_ABS; 82458 if (Field_dsp340050b49a6c_fld2718pq_slot2_Slot_pq_slot2_get (insn) == 213 && 82459 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82460 return OPCODE_SRA; 82461 if (Field_dsp340050b49a6c_fld2719pq_slot2_Slot_pq_slot2_get (insn) == 3334 && 82462 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82463 return OPCODE_CLRCM; 82464 if (Field_dsp340050b49a6c_fld2721pq_slot2_Slot_pq_slot2_get (insn) == 3335 && 82465 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82466 return OPCODE_GET_ARGMAX; 82467 if (Field_dsp340050b49a6c_fld2722pq_slot2_Slot_pq_slot2_get (insn) == 3350 && 82468 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82469 return OPCODE_GET_HSAR; 82470 if (Field_dsp340050b49a6c_fld2723pq_slot2_Slot_pq_slot2_get (insn) == 3351 && 82471 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82472 return OPCODE_GET_SAR; 82473 if (Field_dsp340050b49a6c_fld2724pq_slot2_Slot_pq_slot2_get (insn) == 3366 && 82474 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82475 return OPCODE_GET_HSAR2SAR; 82476 if (Field_dsp340050b49a6c_fld2725pq_slot2_Slot_pq_slot2_get (insn) == 3367 && 82477 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82478 return OPCODE_POP128_0; 82479 if (Field_dsp340050b49a6c_fld2726pq_slot2_Slot_pq_slot2_get (insn) == 3382 && 82480 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82481 return OPCODE_POP128_1; 82482 if (Field_dsp340050b49a6c_fld2727pq_slot2_Slot_pq_slot2_get (insn) == 3383 && 82483 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82484 return OPCODE_POP128_2; 82485 if (Field_dsp340050b49a6c_fld2728pq_slot2_Slot_pq_slot2_get (insn) == 3398 && 82486 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82487 return OPCODE_GET_MAX; 82488 if (Field_dsp340050b49a6c_fld2729pq_slot2_Slot_pq_slot2_get (insn) == 3399 && 82489 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82490 return OPCODE_POP128_3; 82491 if (Field_dsp340050b49a6c_fld2730pq_slot2_Slot_pq_slot2_get (insn) == 3414 && 82492 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82493 return OPCODE_POP128_4; 82494 if (Field_dsp340050b49a6c_fld2731pq_slot2_Slot_pq_slot2_get (insn) == 3415 && 82495 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82496 return OPCODE_POP32_0; 82497 if (Field_dsp340050b49a6c_fld2732pq_slot2_Slot_pq_slot2_get (insn) == 3430 && 82498 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82499 return OPCODE_POP128_5; 82500 if (Field_dsp340050b49a6c_fld2733pq_slot2_Slot_pq_slot2_get (insn) == 3431 && 82501 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82502 return OPCODE_POP32_1; 82503 if (Field_dsp340050b49a6c_fld2734pq_slot2_Slot_pq_slot2_get (insn) == 3446 && 82504 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82505 return OPCODE_POP32_2; 82506 if (Field_dsp340050b49a6c_fld2735pq_slot2_Slot_pq_slot2_get (insn) == 3447 && 82507 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82508 return OPCODE_POP32_3; 82509 if (Field_dsp340050b49a6c_fld2736pq_slot2_Slot_pq_slot2_get (insn) == 438 && 82510 Field_op0_s9_Slot_pq_slot2_get (insn) == 0 && 82511 Field_dsp340050b49a6c_fld2819_Slot_pq_slot2_get (insn) == 0) 82512 return OPCODE_GET_NCO; 82513 if (Field_dsp340050b49a6c_fld2738pq_slot2_Slot_pq_slot2_get (insn) == 439 && 82514 Field_op0_s9_Slot_pq_slot2_get (insn) == 0 && 82515 Field_dsp340050b49a6c_fld2819_Slot_pq_slot2_get (insn) == 0) 82516 return OPCODE_RDTIEP; 82517 if (Field_dsp340050b49a6c_fld2739pq_slot2_Slot_pq_slot2_get (insn) == 27 && 82518 Field_op0_s9_Slot_pq_slot2_get (insn) == 0 && 82519 Field_dsp340050b49a6c_fld3744pq_slot2_Slot_pq_slot2_get (insn) == 0) 82520 return OPCODE_NEG; 82521 if (Field_dsp340050b49a6c_fld2741pq_slot2_Slot_pq_slot2_get (insn) == 112 && 82522 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82523 return OPCODE_PQ2CM; 82524 if (Field_dsp340050b49a6c_fld2742pq_slot2_Slot_pq_slot2_get (insn) == 113 && 82525 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82526 return OPCODE_QREADY; 82527 if (Field_dsp340050b49a6c_fld2743pq_slot2_Slot_pq_slot2_get (insn) == 114 && 82528 Field_op0_s9_Slot_pq_slot2_get (insn) == 0 && 82529 Field_dsp340050b49a6c_fld3750pq_slot2_Slot_pq_slot2_get (insn) == 0) 82530 return OPCODE_AR2CM_DUP; 82531 if (Field_dsp340050b49a6c_fld2746pq_slot2_Slot_pq_slot2_get (insn) == 115 && 82532 Field_op0_s9_Slot_pq_slot2_get (insn) == 0 && 82533 Field_dsp340050b49a6c_fld3750pq_slot2_Slot_pq_slot2_get (insn) == 0) 82534 return OPCODE_SWAPB; 82535 if (Field_dsp340050b49a6c_fld2747pq_slot2_Slot_pq_slot2_get (insn) == 29 && 82536 Field_op0_s9_Slot_pq_slot2_get (insn) == 0 && 82537 Field_dsp340050b49a6c_fld2819_Slot_pq_slot2_get (insn) == 0) 82538 return OPCODE_MOVAR2; 82539 if (Field_dsp340050b49a6c_fld2748pq_slot2_Slot_pq_slot2_get (insn) == 16 && 82540 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82541 return OPCODE_ADD32; 82542 if (Field_dsp340050b49a6c_fld2750pq_slot2_Slot_pq_slot2_get (insn) == 17 && 82543 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82544 return OPCODE_ADDCM; 82545 if (Field_dsp340050b49a6c_fld2751pq_slot2_Slot_pq_slot2_get (insn) == 18 && 82546 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82547 return OPCODE_ADDWRP; 82548 if (Field_dsp340050b49a6c_fld2752pq_slot2_Slot_pq_slot2_get (insn) == 19 && 82549 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82550 return OPCODE_ASR; 82551 if (Field_dsp340050b49a6c_fld2753pq_slot2_Slot_pq_slot2_get (insn) == 20 && 82552 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82553 return OPCODE_AND128; 82554 if (Field_dsp340050b49a6c_fld2754pq_slot2_Slot_pq_slot2_get (insn) == 21 && 82555 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82556 return OPCODE_EXTUI4; 82557 if (Field_dsp340050b49a6c_fld2755pq_slot2_Slot_pq_slot2_get (insn) == 22 && 82558 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82559 return OPCODE_LUT; 82560 if (Field_dsp340050b49a6c_fld2756pq_slot2_Slot_pq_slot2_get (insn) == 23 && 82561 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82562 return OPCODE_LUT_IEXT; 82563 if (Field_dsp340050b49a6c_fld2757pq_slot2_Slot_pq_slot2_get (insn) == 24 && 82564 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82565 return OPCODE_ASL; 82566 if (Field_dsp340050b49a6c_fld2758pq_slot2_Slot_pq_slot2_get (insn) == 25 && 82567 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82568 return OPCODE_LUT_REXT; 82569 if (Field_dsp340050b49a6c_fld2759pq_slot2_Slot_pq_slot2_get (insn) == 26 && 82570 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82571 return OPCODE_MAX8; 82572 if (Field_dsp340050b49a6c_fld2760pq_slot2_Slot_pq_slot2_get (insn) == 27 && 82573 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82574 return OPCODE_MEAN32; 82575 if (Field_dsp340050b49a6c_fld2761pq_slot2_Slot_pq_slot2_get (insn) == 28 && 82576 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82577 return OPCODE_MEAN; 82578 if (Field_dsp340050b49a6c_fld2762pq_slot2_Slot_pq_slot2_get (insn) == 29 && 82579 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82580 return OPCODE_MIN8; 82581 if (Field_dsp340050b49a6c_fld2763pq_slot2_Slot_pq_slot2_get (insn) == 30 && 82582 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82583 return OPCODE_OR128; 82584 if (Field_dsp340050b49a6c_fld2764pq_slot2_Slot_pq_slot2_get (insn) == 31 && 82585 Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82586 return OPCODE_SUB32; 82587 if (Field_dsp340050b49a6c_fld2765pq_slot2_Slot_pq_slot2_get (insn) == 0 && 82588 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82589 return OPCODE_ASL32; 82590 if (Field_dsp340050b49a6c_fld2766pq_slot2_Slot_pq_slot2_get (insn) == 1 && 82591 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82592 return OPCODE_ASR32; 82593 if (Field_dsp340050b49a6c_fld2767pq_slot2_Slot_pq_slot2_get (insn) == 2 && 82594 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82595 return OPCODE_MOVCND8_0; 82596 if (Field_dsp340050b49a6c_fld2768pq_slot2_Slot_pq_slot2_get (insn) == 3 && 82597 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82598 return OPCODE_MOVCND8_3; 82599 if (Field_dsp340050b49a6c_fld2769pq_slot2_Slot_pq_slot2_get (insn) == 4 && 82600 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82601 return OPCODE_MOVCND8_1; 82602 if (Field_dsp340050b49a6c_fld2770pq_slot2_Slot_pq_slot2_get (insn) == 5 && 82603 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82604 return OPCODE_MOVCND8_4; 82605 if (Field_dsp340050b49a6c_fld2771pq_slot2_Slot_pq_slot2_get (insn) == 6 && 82606 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82607 return OPCODE_MOVCND8_5; 82608 if (Field_dsp340050b49a6c_fld2772pq_slot2_Slot_pq_slot2_get (insn) == 7 && 82609 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82610 return OPCODE_MOVCND8_6; 82611 if (Field_dsp340050b49a6c_fld2773pq_slot2_Slot_pq_slot2_get (insn) == 8 && 82612 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82613 return OPCODE_MOVCND8_2; 82614 if (Field_dsp340050b49a6c_fld2774pq_slot2_Slot_pq_slot2_get (insn) == 9 && 82615 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82616 return OPCODE_MOVCND8_7; 82617 if (Field_dsp340050b49a6c_fld2775pq_slot2_Slot_pq_slot2_get (insn) == 10 && 82618 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82619 return OPCODE_MOVCND_0; 82620 if (Field_dsp340050b49a6c_fld2776pq_slot2_Slot_pq_slot2_get (insn) == 11 && 82621 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82622 return OPCODE_MOVCND_2; 82623 if (Field_dsp340050b49a6c_fld2777pq_slot2_Slot_pq_slot2_get (insn) == 12 && 82624 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82625 return OPCODE_MOVCND_1; 82626 if (Field_dsp340050b49a6c_fld2778pq_slot2_Slot_pq_slot2_get (insn) == 13 && 82627 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82628 return OPCODE_MOVCND_3; 82629 if (Field_dsp340050b49a6c_fld2779pq_slot2_Slot_pq_slot2_get (insn) == 14 && 82630 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82631 return OPCODE_MOVCND_4; 82632 if (Field_dsp340050b49a6c_fld2780pq_slot2_Slot_pq_slot2_get (insn) == 15 && 82633 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82634 return OPCODE_MOVCND_5; 82635 if (Field_dsp340050b49a6c_fld2781pq_slot2_Slot_pq_slot2_get (insn) == 16 && 82636 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82637 return OPCODE_ASLM; 82638 if (Field_dsp340050b49a6c_fld2782pq_slot2_Slot_pq_slot2_get (insn) == 17 && 82639 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82640 return OPCODE_ASRM; 82641 if (Field_dsp340050b49a6c_fld2783pq_slot2_Slot_pq_slot2_get (insn) == 18 && 82642 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82643 return OPCODE_CMP8; 82644 if (Field_dsp340050b49a6c_fld2784pq_slot2_Slot_pq_slot2_get (insn) == 19 && 82645 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82646 return OPCODE_LSLM; 82647 if (Field_dsp340050b49a6c_fld2785pq_slot2_Slot_pq_slot2_get (insn) == 20 && 82648 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82649 return OPCODE_CMP_I; 82650 if (Field_dsp340050b49a6c_fld2786pq_slot2_Slot_pq_slot2_get (insn) == 21 && 82651 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82652 return OPCODE_LSRM; 82653 if (Field_dsp340050b49a6c_fld2787pq_slot2_Slot_pq_slot2_get (insn) == 262 && 82654 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82655 return OPCODE_ABS8; 82656 if (Field_dsp340050b49a6c_fld2788pq_slot2_Slot_pq_slot2_get (insn) == 263 && 82657 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82658 return OPCODE_CONJ; 82659 if (Field_dsp340050b49a6c_fld2789pq_slot2_Slot_pq_slot2_get (insn) == 278 && 82660 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82661 return OPCODE_LUT_PHASOR; 82662 if (Field_dsp340050b49a6c_fld2790pq_slot2_Slot_pq_slot2_get (insn) == 279 && 82663 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82664 return OPCODE_NOT128; 82665 if (Field_dsp340050b49a6c_fld2791pq_slot2_Slot_pq_slot2_get (insn) == 294 && 82666 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82667 return OPCODE_MOVCM; 82668 if (Field_dsp340050b49a6c_fld2792pq_slot2_Slot_pq_slot2_get (insn) == 295 && 82669 Field_op0_s9_Slot_pq_slot2_get (insn) == 1) 82670 return OPCODE_TRANS; 82671 if (Field_dsp340050b49a6c_fld2793pq_slot2_Slot_pq_slot2_get (insn) == 2102 && 82672 Field_op0_s9_Slot_pq_slot2_get (insn) == 1 && 82673 Field_dsp340050b49a6c_fld2817_Slot_pq_slot2_get (insn) == 0) 82674 return OPCODE_SET_ARGMAX; 82675 if (Field_dsp340050b49a6c_fld2795pq_slot2_Slot_pq_slot2_get (insn) == 2103 && 82676 Field_op0_s9_Slot_pq_slot2_get (insn) == 1 && 82677 Field_dsp340050b49a6c_fld2817_Slot_pq_slot2_get (insn) == 0) 82678 return OPCODE_SET_HSAR; 82679 if (Field_dsp340050b49a6c_fld2796pq_slot2_Slot_pq_slot2_get (insn) == 1179 && 82680 Field_op0_s9_Slot_pq_slot2_get (insn) == 1 && 82681 Field_dsp340050b49a6c_fld3746pq_slot2_Slot_pq_slot2_get (insn) == 0) 82682 return OPCODE_SET_MAX; 82683 if (Field_dsp340050b49a6c_fld2798pq_slot2_Slot_pq_slot2_get (insn) == 667 && 82684 Field_op0_s9_Slot_pq_slot2_get (insn) == 1 && 82685 Field_dsp340050b49a6c_fld3747pq_slot2_Slot_pq_slot2_get (insn) == 0) 82686 return OPCODE_SET_NCO; 82687 if (Field_dsp340050b49a6c_fld2801pq_slot2_Slot_pq_slot2_get (insn) == 411 && 82688 Field_op0_s9_Slot_pq_slot2_get (insn) == 1 && 82689 Field_dsp340050b49a6c_fld3749pq_slot2_Slot_pq_slot2_get (insn) == 0) 82690 return OPCODE_SET_SAR; 82691 if (Field_dsp340050b49a6c_fld2803pq_slot2_Slot_pq_slot2_get (insn) == 43 && 82692 Field_op0_s9_Slot_pq_slot2_get (insn) == 1 && 82693 Field_dsp340050b49a6c_fld3754pq_slot2_Slot_pq_slot2_get (insn) == 0) 82694 return OPCODE_NCO_UPDATE; 82695 if (Field_dsp340050b49a6c_fld2805pq_slot2_Slot_pq_slot2_get (insn) == 27 && 82696 Field_op0_s9_Slot_pq_slot2_get (insn) == 1 && 82697 Field_dsp340050b49a6c_fld3751pq_slot2_Slot_pq_slot2_get (insn) == 0) 82698 return OPCODE_NEGCM; 82699 if (Field_dsp340050b49a6c_fld2806pq_slot2_Slot_pq_slot2_get (insn) == 12 && 82700 Field_op0_s9_Slot_pq_slot2_get (insn) == 1 && 82701 Field_dsp340050b49a6c_fld2025_Slot_pq_slot2_get (insn) == 0) 82702 return OPCODE_CMP_R; 82703 if (Field_dsp340050b49a6c_fld2807pq_slot2_Slot_pq_slot2_get (insn) == 13 && 82704 Field_op0_s9_Slot_pq_slot2_get (insn) == 1 && 82705 Field_dsp340050b49a6c_fld3756pq_slot2_Slot_pq_slot2_get (insn) == 0) 82706 return OPCODE_PUSH128; 82707 if (Field_dsp340050b49a6c_fld2808pq_slot2_Slot_pq_slot2_get (insn) == 11 && 82708 Field_op0_s9_Slot_pq_slot2_get (insn) == 1 && 82709 Field_dsp340050b49a6c_fld3757pq_slot2_Slot_pq_slot2_get (insn) == 0) 82710 return OPCODE_ADD16; 82711 if (Field_dsp340050b49a6c_fld2809pq_slot2_Slot_pq_slot2_get (insn) == 15 && 82712 Field_op0_s9_Slot_pq_slot2_get (insn) == 1 && 82713 Field_dsp340050b49a6c_fld3753pq_slot2_Slot_pq_slot2_get (insn) == 0) 82714 return OPCODE_LUT_WRITE; 82715 if (Field_dsp340050b49a6c_fld2810pq_slot2_Slot_pq_slot2_get (insn) == 0 && 82716 Field_op0_s9_Slot_pq_slot2_get (insn) == 2) 82717 return OPCODE_MOVCND_6; 82718 if (Field_dsp340050b49a6c_fld2811pq_slot2_Slot_pq_slot2_get (insn) == 1 && 82719 Field_op0_s9_Slot_pq_slot2_get (insn) == 2) 82720 return OPCODE_MOVCND_7; 82721 if (Field_dsp340050b49a6c_fld2812pq_slot2_Slot_pq_slot2_get (insn) == 1 && 82722 Field_op0_s9_Slot_pq_slot2_get (insn) == 2 && 82723 Field_dsp340050b49a6c_fld3748_Slot_pq_slot2_get (insn) == 0) 82724 return OPCODE_PERM; 82725 if (Field_dsp340050b49a6c_fld2814pq_slot2_Slot_pq_slot2_get (insn) == 1 && 82726 Field_op0_s9_Slot_pq_slot2_get (insn) == 2 && 82727 Field_dsp340050b49a6c_fld3758pq_slot2_Slot_pq_slot2_get (insn) == 0) 82728 return OPCODE_ASLM32; 82729 if (Field_dsp340050b49a6c_fld2816pq_slot2_Slot_pq_slot2_get (insn) == 1 && 82730 Field_op0_s9_Slot_pq_slot2_get (insn) == 2 && 82731 Field_imm7_Slot_pq_slot2_get (insn) == 0) 82732 return OPCODE_ARGMAX8; 82733 if (Field_dsp340050b49a6c_fld2818pq_slot2_Slot_pq_slot2_get (insn) == 8 && 82734 Field_op0_s9_Slot_pq_slot2_get (insn) == 2 && 82735 Field_dsp340050b49a6c_fld2737_Slot_pq_slot2_get (insn) == 0) 82736 return OPCODE_SUBCM; 82737 if (Field_dsp340050b49a6c_fld2820pq_slot2_Slot_pq_slot2_get (insn) == 9 && 82738 Field_op0_s9_Slot_pq_slot2_get (insn) == 2 && 82739 Field_dsp340050b49a6c_fld2737_Slot_pq_slot2_get (insn) == 0) 82740 return OPCODE_SUBMEAN; 82741 if (Field_dsp340050b49a6c_fld2821pq_slot2_Slot_pq_slot2_get (insn) == 5 && 82742 Field_op0_s9_Slot_pq_slot2_get (insn) == 2 && 82743 Field_dsp340050b49a6c_fld3759pq_slot2_Slot_pq_slot2_get (insn) == 0) 82744 return OPCODE_SUBWRP; 82745 if (Field_dsp340050b49a6c_fld2823pq_slot2_Slot_pq_slot2_get (insn) == 3 && 82746 Field_op0_s9_Slot_pq_slot2_get (insn) == 2 && 82747 Field_dsp340050b49a6c_fld3760pq_slot2_Slot_pq_slot2_get (insn) == 0) 82748 return OPCODE_XOR128; 82749 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 3) 82750 return OPCODE_EXTUI; 82751 switch (Field_sae_Slot_pq_slot2_get (insn)) 82752 { 82753 case 0: 82754 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82755 return OPCODE_ADD; 82756 break; 82757 case 1: 82758 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82759 return OPCODE_ADDI_N; 82760 break; 82761 case 2: 82762 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82763 return OPCODE_AND; 82764 break; 82765 case 3: 82766 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82767 return OPCODE_MOVGEZ; 82768 break; 82769 case 4: 82770 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82771 return OPCODE_LUT_AR; 82772 break; 82773 case 5: 82774 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82775 return OPCODE_MOVLTZ; 82776 break; 82777 case 6: 82778 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82779 return OPCODE_MOVNEZ; 82780 break; 82781 case 7: 82782 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82783 return OPCODE_OR; 82784 break; 82785 case 8: 82786 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82787 return OPCODE_MOVEQZ; 82788 break; 82789 case 9: 82790 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82791 return OPCODE_SUB; 82792 break; 82793 case 10: 82794 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0) 82795 return OPCODE_XOR; 82796 break; 82797 case 12: 82798 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0 && 82799 Field_dsp340050b49a6c_fld2817_Slot_pq_slot2_get (insn) == 0) 82800 return OPCODE_MOVI_N; 82801 break; 82802 case 15: 82803 if (Field_op0_s9_Slot_pq_slot2_get (insn) == 0 && 82804 Field_t_Slot_pq_slot2_get (insn) == 0) 82805 return OPCODE_SLL; 82806 break; 82807 } 82808 return XTENSA_UNDEFINED; 82809} 82810 82811static int 82812Slot_pq_slot0_decode (const xtensa_insnbuf insn) 82813{ 82814 if (Field_dsp340050b49a6c_fld2827pq_slot0_Slot_pq_slot0_get (insn) == 0 && 82815 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82816 return OPCODE_LAC2X32; 82817 if (Field_dsp340050b49a6c_fld2829pq_slot0_Slot_pq_slot0_get (insn) == 1 && 82818 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82819 return OPCODE_LAC32_R; 82820 if (Field_dsp340050b49a6c_fld2830pq_slot0_Slot_pq_slot0_get (insn) == 2 && 82821 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82822 return OPCODE_LAC_IH; 82823 if (Field_dsp340050b49a6c_fld2831pq_slot0_Slot_pq_slot0_get (insn) == 3 && 82824 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82825 return OPCODE_LAC_RH; 82826 if (Field_dsp340050b49a6c_fld2832pq_slot0_Slot_pq_slot0_get (insn) == 10 && 82827 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82828 return OPCODE_LAC_RL; 82829 if (Field_dsp340050b49a6c_fld2833pq_slot0_Slot_pq_slot0_get (insn) == 11 && 82830 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82831 return OPCODE_LAC2X64_0; 82832 if (Field_dsp340050b49a6c_fld2835pq_slot0_Slot_pq_slot0_get (insn) == 27 && 82833 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82834 return OPCODE_LAC2X64_1; 82835 if (Field_dsp340050b49a6c_fld2836pq_slot0_Slot_pq_slot0_get (insn) == 4 && 82836 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82837 return OPCODE_LAC_IL; 82838 if (Field_dsp340050b49a6c_fld2837pq_slot0_Slot_pq_slot0_get (insn) == 5 && 82839 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82840 return OPCODE_LAC2X64_2; 82841 switch (Field_dsp340050b49a6c_fld2838pq_slot0_Slot_pq_slot0_get (insn)) 82842 { 82843 case 21: 82844 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82845 return OPCODE_AR2CM_DUP; 82846 break; 82847 case 53: 82848 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82849 return OPCODE_MOV_N; 82850 break; 82851 case 85: 82852 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82853 return OPCODE_NSA; 82854 break; 82855 case 117: 82856 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82857 return OPCODE_PUSH32; 82858 break; 82859 case 149: 82860 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82861 return OPCODE_NSAU; 82862 break; 82863 } 82864 if (Field_dsp340050b49a6c_fld2839pq_slot0_Slot_pq_slot0_get (insn) == 362 && 82865 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82866 return OPCODE_GET_LLR_BUF; 82867 if (Field_dsp340050b49a6c_fld2840pq_slot0_Slot_pq_slot0_get (insn) == 1452 && 82868 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82869 return OPCODE_ANY8; 82870 if (Field_dsp340050b49a6c_fld2842pq_slot0_Slot_pq_slot0_get (insn) == 1453 && 82871 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82872 return OPCODE_GET_SMOD_BUF; 82873 if (Field_dsp340050b49a6c_fld2843pq_slot0_Slot_pq_slot0_get (insn) == 2908 && 82874 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82875 return OPCODE_CLRCM; 82876 if (Field_dsp340050b49a6c_fld2844pq_slot0_Slot_pq_slot0_get (insn) == 2909 && 82877 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82878 return OPCODE_GET_HSAR; 82879 if (Field_dsp340050b49a6c_fld2845pq_slot0_Slot_pq_slot0_get (insn) == 2910 && 82880 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82881 return OPCODE_GET_HSAR2SAR; 82882 if (Field_dsp340050b49a6c_fld2846pq_slot0_Slot_pq_slot0_get (insn) == 2911 && 82883 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82884 return OPCODE_GET_SAR; 82885 if (Field_dsp340050b49a6c_fld2847pq_slot0_Slot_pq_slot0_get (insn) == 852 && 82886 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82887 return OPCODE_ANY4; 82888 if (Field_dsp340050b49a6c_fld2849pq_slot0_Slot_pq_slot0_get (insn) == 3412 && 82889 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82890 return OPCODE_GET_SMOD_OFFSET_TABLE; 82891 if (Field_dsp340050b49a6c_fld2850pq_slot0_Slot_pq_slot0_get (insn) == 3413 && 82892 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82893 return OPCODE_POP128_1; 82894 if (Field_dsp340050b49a6c_fld2851pq_slot0_Slot_pq_slot0_get (insn) == 3414 && 82895 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82896 return OPCODE_POP128_2; 82897 if (Field_dsp340050b49a6c_fld2852pq_slot0_Slot_pq_slot0_get (insn) == 3415 && 82898 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82899 return OPCODE_POP128_3; 82900 if (Field_dsp340050b49a6c_fld2853pq_slot0_Slot_pq_slot0_get (insn) == 3416 && 82901 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82902 return OPCODE_POP128_0; 82903 if (Field_dsp340050b49a6c_fld2854pq_slot0_Slot_pq_slot0_get (insn) == 3417 && 82904 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82905 return OPCODE_POP128_4; 82906 if (Field_dsp340050b49a6c_fld2855pq_slot0_Slot_pq_slot0_get (insn) == 1709 && 82907 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 82908 Field_s8_Slot_pq_slot0_get (insn) == 0) 82909 return OPCODE_POP128_5; 82910 if (Field_dsp340050b49a6c_fld2856pq_slot0_Slot_pq_slot0_get (insn) == 855 && 82911 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 82912 Field_dsp340050b49a6c_fld3765pq_slot0_Slot_pq_slot0_get (insn) == 0) 82913 return OPCODE_NOP; 82914 if (Field_dsp340050b49a6c_fld2857pq_slot0_Slot_pq_slot0_get (insn) == 1960 && 82915 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82916 return OPCODE_SSAI; 82917 switch (Field_dsp340050b49a6c_fld2858pq_slot0_Slot_pq_slot0_get (insn)) 82918 { 82919 case 3922: 82920 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82921 return OPCODE_SET_LLR_POS; 82922 break; 82923 case 3923: 82924 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82925 return OPCODE_SET_PHASOR_OFFSET; 82926 break; 82927 case 3924: 82928 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82929 return OPCODE_SET_PERM_REG; 82930 break; 82931 case 3925: 82932 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82933 return OPCODE_SET_SCALE_REG; 82934 break; 82935 case 3926: 82936 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82937 return OPCODE_SET_SMOD_POS; 82938 break; 82939 case 3927: 82940 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82941 return OPCODE_SET_SOV; 82942 break; 82943 case 3928: 82944 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82945 return OPCODE_SET_PHASOR_N; 82946 break; 82947 case 3929: 82948 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82949 return OPCODE_SET_WGHT; 82950 break; 82951 case 3930: 82952 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82953 return OPCODE_SSA8B; 82954 break; 82955 case 3931: 82956 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82957 return OPCODE_SSL; 82958 break; 82959 case 3932: 82960 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82961 return OPCODE_SSA8L; 82962 break; 82963 case 3933: 82964 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82965 return OPCODE_SSR; 82966 break; 82967 } 82968 if (Field_dsp340050b49a6c_fld2859pq_slot0_Slot_pq_slot0_get (insn) == 3934 && 82969 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 82970 Field_dsp340050b49a6c_fld2940_Slot_pq_slot0_get (insn) == 0) 82971 return OPCODE_CLRAC; 82972 if (Field_dsp340050b49a6c_fld2860pq_slot0_Slot_pq_slot0_get (insn) == 3935 && 82973 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 82974 Field_dsp340050b49a6c_fld2940_Slot_pq_slot0_get (insn) == 0) 82975 return OPCODE_POP16LLR_1; 82976 if (Field_dsp340050b49a6c_fld2861pq_slot0_Slot_pq_slot0_get (insn) == 3 && 82977 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 82978 Field_dsp340050b49a6c_fld3768pq_slot0_Slot_pq_slot0_get (insn) == 0) 82979 return OPCODE_LAC2X64_3; 82980 switch (Field_dsp340050b49a6c_fld2863pq_slot0_Slot_pq_slot0_get (insn)) 82981 { 82982 case 3: 82983 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82984 return OPCODE_AR2CM_LN; 82985 break; 82986 case 7: 82987 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 82988 return OPCODE_AR2CM_LN_I; 82989 break; 82990 } 82991 if (Field_dsp340050b49a6c_fld2864pq_slot0_Slot_pq_slot0_get (insn) == 7 && 82992 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 82993 Field_dsp340050b49a6c_fld2069_Slot_pq_slot0_get (insn) == 0) 82994 return OPCODE_AR2CM_LN_R; 82995 switch (Field_dsp340050b49a6c_fld2865_Slot_pq_slot0_get (insn)) 82996 { 82997 case 0: 82998 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 82999 return OPCODE_SAC2X32; 83000 break; 83001 case 1: 83002 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83003 return OPCODE_SAC32_R; 83004 break; 83005 case 2: 83006 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83007 return OPCODE_SCM_PINC; 83008 break; 83009 case 3: 83010 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83011 return OPCODE_SRAI; 83012 break; 83013 case 4: 83014 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83015 return OPCODE_SCM_U; 83016 break; 83017 case 8: 83018 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83019 return OPCODE_SLLI; 83020 break; 83021 } 83022 if (Field_dsp340050b49a6c_fld2867pq_slot0_Slot_pq_slot0_get (insn) == 7 && 83023 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 83024 Field_dsp340050b49a6c_fld3763pq_slot0_Slot_pq_slot0_get (insn) == 0) 83025 return OPCODE_BEQZ_N; 83026 if (Field_dsp340050b49a6c_fld2869pq_slot0_Slot_pq_slot0_get (insn) == 7 && 83027 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 83028 Field_dsp340050b49a6c_fld3764pq_slot0_Slot_pq_slot0_get (insn) == 0) 83029 return OPCODE_BNEZ_N; 83030 if (Field_dsp340050b49a6c_fld2871pq_slot0_Slot_pq_slot0_get (insn) == 8 && 83031 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83032 return OPCODE_LCM_PINC; 83033 if (Field_dsp340050b49a6c_fld2872pq_slot0_Slot_pq_slot0_get (insn) == 9 && 83034 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83035 return OPCODE_LCM_U; 83036 if (Field_dsp340050b49a6c_fld2873pq_slot0_Slot_pq_slot0_get (insn) == 18 && 83037 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83038 return OPCODE_LCM; 83039 if (Field_dsp340050b49a6c_fld2874pq_slot0_Slot_pq_slot0_get (insn) == 259 && 83040 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83041 return OPCODE_ABS; 83042 if (Field_dsp340050b49a6c_fld2875pq_slot0_Slot_pq_slot0_get (insn) == 267 && 83043 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83044 return OPCODE_MOVCM; 83045 if (Field_dsp340050b49a6c_fld2876pq_slot0_Slot_pq_slot0_get (insn) == 291 && 83046 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83047 return OPCODE_MOV_I; 83048 if (Field_dsp340050b49a6c_fld2877pq_slot0_Slot_pq_slot0_get (insn) == 299 && 83049 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83050 return OPCODE_NEGCM; 83051 if (Field_dsp340050b49a6c_fld2878pq_slot0_Slot_pq_slot0_get (insn) == 323 && 83052 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83053 return OPCODE_MOV_R; 83054 if (Field_dsp340050b49a6c_fld2879pq_slot0_Slot_pq_slot0_get (insn) == 331 && 83055 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83056 return OPCODE_SRA; 83057 if (Field_dsp340050b49a6c_fld2880pq_slot0_Slot_pq_slot0_get (insn) == 355 && 83058 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83059 return OPCODE_SRL; 83060 if (Field_dsp340050b49a6c_fld2881pq_slot0_Slot_pq_slot0_get (insn) == 715 && 83061 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83062 return OPCODE_CLB_C; 83063 switch (Field_dsp340050b49a6c_fld2882_Slot_pq_slot0_get (insn)) 83064 { 83065 case 21: 83066 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83067 return OPCODE_EXT; 83068 break; 83069 case 23: 83070 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83071 return OPCODE_EXT_R; 83072 break; 83073 case 33: 83074 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83075 return OPCODE_MOVI_N; 83076 break; 83077 case 35: 83078 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83079 return OPCODE_PUSH128_M; 83080 break; 83081 case 52: 83082 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83083 return OPCODE_SAC2X64_0; 83084 break; 83085 case 53: 83086 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83087 return OPCODE_SAC2X64_2; 83088 break; 83089 case 54: 83090 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83091 return OPCODE_SAC2X64_3; 83092 break; 83093 case 56: 83094 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83095 return OPCODE_SAC2X64_1; 83096 break; 83097 } 83098 if (Field_dsp340050b49a6c_fld2883pq_slot0_Slot_pq_slot0_get (insn) == 731 && 83099 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83100 return OPCODE_CLB_R; 83101 if (Field_dsp340050b49a6c_fld2884pq_slot0_Slot_pq_slot0_get (insn) == 387 && 83102 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83103 return OPCODE_NEG; 83104 if (Field_dsp340050b49a6c_fld2885pq_slot0_Slot_pq_slot0_get (insn) == 779 && 83105 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83106 return OPCODE_MINCLB_C; 83107 if (Field_dsp340050b49a6c_fld2886pq_slot0_Slot_pq_slot0_get (insn) == 795 && 83108 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83109 return OPCODE_SMINCLB_R; 83110 if (Field_dsp340050b49a6c_fld2887pq_slot0_Slot_pq_slot0_get (insn) == 835 && 83111 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83112 return OPCODE_MINCLB_R; 83113 if (Field_dsp340050b49a6c_fld2888pq_slot0_Slot_pq_slot0_get (insn) == 13571 && 83114 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83115 return OPCODE_ADDAC_I2R; 83116 if (Field_dsp340050b49a6c_fld2890pq_slot0_Slot_pq_slot0_get (insn) == 13587 && 83117 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83118 return OPCODE_ADDAC_R2I; 83119 if (Field_dsp340050b49a6c_fld2891pq_slot0_Slot_pq_slot0_get (insn) == 13603 && 83120 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83121 return OPCODE_REDAC; 83122 if (Field_dsp340050b49a6c_fld2892pq_slot0_Slot_pq_slot0_get (insn) == 13619 && 83123 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83124 return OPCODE_REDACS; 83125 if (Field_dsp340050b49a6c_fld2893pq_slot0_Slot_pq_slot0_get (insn) == 13635 && 83126 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83127 return OPCODE_REDAC2; 83128 if (Field_dsp340050b49a6c_fld2894pq_slot0_Slot_pq_slot0_get (insn) == 13651 && 83129 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83130 return OPCODE_SUBAC_I2R; 83131 if (Field_dsp340050b49a6c_fld2895pq_slot0_Slot_pq_slot0_get (insn) == 6835 && 83132 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 83133 Field_dsp340050b49a6c_fld2940_Slot_pq_slot0_get (insn) == 0) 83134 return OPCODE_SUBAC_R2I; 83135 if (Field_dsp340050b49a6c_fld2897pq_slot0_Slot_pq_slot0_get (insn) == 1715 && 83136 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 83137 Field_dsp340050b49a6c_fld3779pq_slot0_Slot_pq_slot0_get (insn) == 0) 83138 return OPCODE_REDAC4; 83139 if (Field_dsp340050b49a6c_fld2899pq_slot0_Slot_pq_slot0_get (insn) == 6667 && 83140 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83141 return OPCODE_GET_INTERP_EXT_L; 83142 if (Field_dsp340050b49a6c_fld2900pq_slot0_Slot_pq_slot0_get (insn) == 6683 && 83143 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83144 return OPCODE_GET_INTERP_EXT_N; 83145 if (Field_dsp340050b49a6c_fld2901pq_slot0_Slot_pq_slot0_get (insn) == 6699 && 83146 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83147 return OPCODE_GET_LLR_POS; 83148 if (Field_dsp340050b49a6c_fld2902pq_slot0_Slot_pq_slot0_get (insn) == 6715 && 83149 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83150 return OPCODE_GET_PHASOR_OFFSET; 83151 if (Field_dsp340050b49a6c_fld2903pq_slot0_Slot_pq_slot0_get (insn) == 6731 && 83152 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83153 return OPCODE_GET_PERM_REG; 83154 if (Field_dsp340050b49a6c_fld2904pq_slot0_Slot_pq_slot0_get (insn) == 6747 && 83155 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83156 return OPCODE_GET_SCALE_REG; 83157 if (Field_dsp340050b49a6c_fld2905pq_slot0_Slot_pq_slot0_get (insn) == 6763 && 83158 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83159 return OPCODE_GET_SMOD_POS; 83160 if (Field_dsp340050b49a6c_fld2906pq_slot0_Slot_pq_slot0_get (insn) == 6779 && 83161 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83162 return OPCODE_GET_SOV; 83163 if (Field_dsp340050b49a6c_fld2907pq_slot0_Slot_pq_slot0_get (insn) == 6795 && 83164 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83165 return OPCODE_GET_PHASOR_N; 83166 if (Field_dsp340050b49a6c_fld2908pq_slot0_Slot_pq_slot0_get (insn) == 6811 && 83167 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83168 return OPCODE_GET_WGHT; 83169 if (Field_dsp340050b49a6c_fld2909pq_slot0_Slot_pq_slot0_get (insn) == 6827 && 83170 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83171 return OPCODE_POP32_0; 83172 if (Field_dsp340050b49a6c_fld2910pq_slot0_Slot_pq_slot0_get (insn) == 6843 && 83173 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83174 return OPCODE_POP32_2; 83175 if (Field_dsp340050b49a6c_fld2911pq_slot0_Slot_pq_slot0_get (insn) == 6859 && 83176 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83177 return OPCODE_POP32_1; 83178 if (Field_dsp340050b49a6c_fld2912pq_slot0_Slot_pq_slot0_get (insn) == 6875 && 83179 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83180 return OPCODE_POP32_3; 83181 if (Field_dsp340050b49a6c_fld2913pq_slot0_Slot_pq_slot0_get (insn) == 6891 && 83182 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83183 return OPCODE_SET_SAR; 83184 if (Field_dsp340050b49a6c_fld2914pq_slot0_Slot_pq_slot0_get (insn) == 6907 && 83185 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83186 return OPCODE_SET_SMOD_OFFSET_TABLE; 83187 if (Field_dsp340050b49a6c_fld2915pq_slot0_Slot_pq_slot0_get (insn) == 115 && 83188 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 83189 Field_dsp340050b49a6c_fld3780pq_slot0_Slot_pq_slot0_get (insn) == 0) 83190 return OPCODE_SMINCLB_C; 83191 if (Field_dsp340050b49a6c_fld2916pq_slot0_Slot_pq_slot0_get (insn) == 137 && 83192 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 83193 Field_s8_Slot_pq_slot0_get (insn) == 0) 83194 return OPCODE_CONJ; 83195 if (Field_dsp340050b49a6c_fld2917pq_slot0_Slot_pq_slot0_get (insn) == 277 && 83196 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83197 return OPCODE_EXT32_I; 83198 if (Field_dsp340050b49a6c_fld2918pq_slot0_Slot_pq_slot0_get (insn) == 285 && 83199 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83200 return OPCODE_EXT_2FIFO_2; 83201 if (Field_dsp340050b49a6c_fld2919pq_slot0_Slot_pq_slot0_get (insn) == 305 && 83202 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83203 return OPCODE_EXT32_R; 83204 if (Field_dsp340050b49a6c_fld2920pq_slot0_Slot_pq_slot0_get (insn) == 309 && 83205 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83206 return OPCODE_EXT_2FIFO_3; 83207 if (Field_dsp340050b49a6c_fld2921pq_slot0_Slot_pq_slot0_get (insn) == 313 && 83208 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83209 return OPCODE_EXT_R2FIFO_0; 83210 if (Field_dsp340050b49a6c_fld2922pq_slot0_Slot_pq_slot0_get (insn) == 317 && 83211 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83212 return OPCODE_EXT_R2FIFO_1; 83213 if (Field_dsp340050b49a6c_fld2923pq_slot0_Slot_pq_slot0_get (insn) == 337 && 83214 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83215 return OPCODE_EXT_2FIFO_0; 83216 if (Field_dsp340050b49a6c_fld2924pq_slot0_Slot_pq_slot0_get (insn) == 341 && 83217 Field_op0_s11_Slot_pq_slot0_get (insn) == 0) 83218 return OPCODE_EXT_R2FIFO_2; 83219 if (Field_dsp340050b49a6c_fld2925pq_slot0_Slot_pq_slot0_get (insn) == 173 && 83220 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 83221 Field_dsp340050b49a6c_fld2036_Slot_pq_slot0_get (insn) == 0) 83222 return OPCODE_EXT_R2FIFO_3; 83223 if (Field_dsp340050b49a6c_fld2926pq_slot0_Slot_pq_slot0_get (insn) == 93 && 83224 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 83225 Field_dsp340050b49a6c_fld3767pq_slot0_Slot_pq_slot0_get (insn) == 0) 83226 return OPCODE_SET_SMOD_BUF; 83227 if (Field_dsp340050b49a6c_fld2927pq_slot0_Slot_pq_slot0_get (insn) == 29 && 83228 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 83229 Field_dsp340050b49a6c_fld3773pq_slot0_Slot_pq_slot0_get (insn) == 0) 83230 return OPCODE_EXT_2FIFO_1; 83231 if (Field_dsp340050b49a6c_fld2928pq_slot0_Slot_pq_slot0_get (insn) == 9 && 83232 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 83233 Field_dsp340050b49a6c_fld2059_Slot_pq_slot0_get (insn) == 0) 83234 return OPCODE_CM2AR_LN; 83235 if (Field_dsp340050b49a6c_fld2929pq_slot0_Slot_pq_slot0_get (insn) == 11 && 83236 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 83237 Field_dsp340050b49a6c_fld2059_Slot_pq_slot0_get (insn) == 0) 83238 return OPCODE_CM2AR_LN_I; 83239 if (Field_dsp340050b49a6c_fld2930pq_slot0_Slot_pq_slot0_get (insn) == 7 && 83240 Field_op0_s11_Slot_pq_slot0_get (insn) == 0 && 83241 Field_dsp340050b49a6c_fld3769pq_slot0_Slot_pq_slot0_get (insn) == 0) 83242 return OPCODE_CM2AR_LN_R; 83243 if (Field_dsp340050b49a6c_fld2932pq_slot0_Slot_pq_slot0_get (insn) == 6 && 83244 Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83245 return OPCODE_SAC_IL; 83246 if (Field_dsp340050b49a6c_fld2934pq_slot0_Slot_pq_slot0_get (insn) == 7 && 83247 Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83248 return OPCODE_SAC_RH; 83249 if (Field_dsp340050b49a6c_fld2935pq_slot0_Slot_pq_slot0_get (insn) == 10 && 83250 Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83251 return OPCODE_SAC_RL; 83252 if (Field_dsp340050b49a6c_fld2936pq_slot0_Slot_pq_slot0_get (insn) == 16 && 83253 Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83254 return OPCODE_SAC_IH; 83255 if (Field_dsp340050b49a6c_fld2937pq_slot0_Slot_pq_slot0_get (insn) == 220 && 83256 Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83257 return OPCODE_ASLACM; 83258 if (Field_dsp340050b49a6c_fld2939pq_slot0_Slot_pq_slot0_get (insn) == 442 && 83259 Field_op0_s11_Slot_pq_slot0_get (insn) == 2 && 83260 Field_dsp340050b49a6c_fld3772_Slot_pq_slot0_get (insn) == 0) 83261 return OPCODE_ASRAC; 83262 if (Field_dsp340050b49a6c_fld2941pq_slot0_Slot_pq_slot0_get (insn) == 443 && 83263 Field_op0_s11_Slot_pq_slot0_get (insn) == 2 && 83264 Field_dsp340050b49a6c_fld3771pq_slot0_Slot_pq_slot0_get (insn) == 0) 83265 return OPCODE_SWAPAC_RI; 83266 if (Field_dsp340050b49a6c_fld2942pq_slot0_Slot_pq_slot0_get (insn) == 111 && 83267 Field_op0_s11_Slot_pq_slot0_get (insn) == 2 && 83268 Field_dsp340050b49a6c_fld3766pq_slot0_Slot_pq_slot0_get (insn) == 0) 83269 return OPCODE_MOVAC; 83270 if (Field_dsp340050b49a6c_fld2943pq_slot0_Slot_pq_slot0_get (insn) == 114 && 83271 Field_op0_s11_Slot_pq_slot0_get (insn) == 2 && 83272 Field_dsp340050b49a6c_fld3775pq_slot0_Slot_pq_slot0_get (insn) == 0) 83273 return OPCODE_POP128_2M_0; 83274 if (Field_dsp340050b49a6c_fld2945pq_slot0_Slot_pq_slot0_get (insn) == 115 && 83275 Field_op0_s11_Slot_pq_slot0_get (insn) == 2 && 83276 Field_dsp340050b49a6c_fld3775pq_slot0_Slot_pq_slot0_get (insn) == 0) 83277 return OPCODE_POP128_2M_3; 83278 if (Field_dsp340050b49a6c_fld2946pq_slot0_Slot_pq_slot0_get (insn) == 496 && 83279 Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83280 return OPCODE_SLL; 83281 if (Field_dsp340050b49a6c_fld2947pq_slot0_Slot_pq_slot0_get (insn) == 497 && 83282 Field_op0_s11_Slot_pq_slot0_get (insn) == 2 && 83283 Field_dsp340050b49a6c_fld2036_Slot_pq_slot0_get (insn) == 0) 83284 return OPCODE_MOV2AC32_I; 83285 if (Field_dsp340050b49a6c_fld2948pq_slot0_Slot_pq_slot0_get (insn) == 249 && 83286 Field_op0_s11_Slot_pq_slot0_get (insn) == 2 && 83287 Field_dsp340050b49a6c_fld3770pq_slot0_Slot_pq_slot0_get (insn) == 0) 83288 return OPCODE_MOV2AC32_R; 83289 if (Field_dsp340050b49a6c_fld2949pq_slot0_Slot_pq_slot0_get (insn) == 125 && 83290 Field_op0_s11_Slot_pq_slot0_get (insn) == 2 && 83291 Field_dsp340050b49a6c_fld3778pq_slot0_Slot_pq_slot0_get (insn) == 0) 83292 return OPCODE_PUSH128; 83293 if (Field_dsp340050b49a6c_fld2950pq_slot0_Slot_pq_slot0_get (insn) == 63 && 83294 Field_op0_s11_Slot_pq_slot0_get (insn) == 2 && 83295 Field_dsp340050b49a6c_fld3766pq_slot0_Slot_pq_slot0_get (insn) == 0) 83296 return OPCODE_SET_LLR_BUF; 83297 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 3) 83298 return OPCODE_EXTUI; 83299 switch (Field_sae_Slot_pq_slot0_get (insn)) 83300 { 83301 case 0: 83302 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83303 return OPCODE_MOVNEZ; 83304 break; 83305 case 1: 83306 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83307 return OPCODE_MOVT; 83308 break; 83309 case 2: 83310 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83311 return OPCODE_OR; 83312 break; 83313 case 3: 83314 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83315 return OPCODE_SCM; 83316 break; 83317 case 4: 83318 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83319 return OPCODE_ORB; 83320 break; 83321 case 5: 83322 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83323 return OPCODE_SCM_PINC_X; 83324 break; 83325 case 8: 83326 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83327 return OPCODE_S32I_N; 83328 break; 83329 case 9: 83330 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83331 return OPCODE_SCM_XU; 83332 break; 83333 case 10: 83334 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83335 return OPCODE_ADD; 83336 break; 83337 case 11: 83338 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83339 return OPCODE_ADDX2; 83340 break; 83341 case 12: 83342 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83343 return OPCODE_ADDI_N; 83344 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83345 return OPCODE_SCM_X; 83346 break; 83347 case 13: 83348 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83349 return OPCODE_ADDX4; 83350 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83351 return OPCODE_SEXT; 83352 break; 83353 case 14: 83354 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83355 return OPCODE_ADDX8; 83356 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83357 return OPCODE_SRC; 83358 break; 83359 case 15: 83360 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83361 return OPCODE_AND; 83362 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83363 return OPCODE_SRLI; 83364 break; 83365 case 18: 83366 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83367 return OPCODE_ANDB; 83368 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83369 return OPCODE_STORE_P; 83370 break; 83371 case 19: 83372 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83373 return OPCODE_L32I_N; 83374 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83375 return OPCODE_SUBX2; 83376 break; 83377 case 20: 83378 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83379 return OPCODE_CLAMPS; 83380 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83381 return OPCODE_STORE_Q; 83382 break; 83383 case 21: 83384 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83385 return OPCODE_SUBX4; 83386 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83387 return OPCODE_LCM_PINC_X; 83388 break; 83389 case 22: 83390 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83391 return OPCODE_SUBX8; 83392 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83393 return OPCODE_LCM_X; 83394 break; 83395 case 23: 83396 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83397 return OPCODE_XOR; 83398 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83399 return OPCODE_LCM_XU; 83400 break; 83401 case 24: 83402 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83403 return OPCODE_SUB; 83404 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83405 return OPCODE_COMB_AR; 83406 break; 83407 case 25: 83408 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2) 83409 return OPCODE_XORB; 83410 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83411 return OPCODE_MAX; 83412 break; 83413 case 26: 83414 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83415 return OPCODE_MAXU; 83416 break; 83417 case 27: 83418 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83419 return OPCODE_MINU; 83420 break; 83421 case 28: 83422 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83423 return OPCODE_MIN; 83424 break; 83425 case 29: 83426 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83427 return OPCODE_MOVEQZ; 83428 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2 && 83429 Field_dsp340050b49a6c_fld3776pq_slot0_Slot_pq_slot0_get (insn) == 0) 83430 return OPCODE_POP128_2M_1; 83431 break; 83432 case 30: 83433 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83434 return OPCODE_MOVGEZ; 83435 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 2 && 83436 Field_dsp340050b49a6c_fld3777pq_slot0_Slot_pq_slot0_get (insn) == 0) 83437 return OPCODE_POP128_2M_2; 83438 break; 83439 case 31: 83440 if (Field_op0_s11_Slot_pq_slot0_get (insn) == 1) 83441 return OPCODE_MOVLTZ; 83442 break; 83443 } 83444 return XTENSA_UNDEFINED; 83445} 83446 83447static int 83448Slot_acc2_slot0_decode (const xtensa_insnbuf insn) 83449{ 83450 switch (Field_dsp340050b49a6c_fld2047_Slot_acc2_slot0_get (insn)) 83451 { 83452 case 0: 83453 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 2 && 83454 Field_dsp340050b49a6c_fld3795acc2_slot0_Slot_acc2_slot0_get (insn) == 0) 83455 return OPCODE_NEG; 83456 break; 83457 case 1: 83458 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 2 && 83459 Field_dsp340050b49a6c_fld2039_Slot_acc2_slot0_get (insn) == 0) 83460 return OPCODE_PUSH128; 83461 break; 83462 } 83463 if (Field_dsp340050b49a6c_fld2056_Slot_acc2_slot0_get (insn) == 0 && 83464 Field_op0_s14_Slot_acc2_slot0_get (insn) == 1) 83465 return OPCODE_MOVCM2PQ; 83466 if (Field_dsp340050b49a6c_fld2973acc2_slot0_Slot_acc2_slot0_get (insn) == 0 && 83467 Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83468 return OPCODE_MOVI_N; 83469 if (Field_dsp340050b49a6c_fld2974acc2_slot0_Slot_acc2_slot0_get (insn) == 40 && 83470 Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83471 return OPCODE_PUSH2X128_PQ; 83472 switch (Field_dsp340050b49a6c_fld2975acc2_slot0_Slot_acc2_slot0_get (insn)) 83473 { 83474 case 82: 83475 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83476 return OPCODE_POP128_2PQ_1; 83477 break; 83478 case 83: 83479 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83480 return OPCODE_POP128_2PQ_4; 83481 break; 83482 case 84: 83483 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83484 return OPCODE_POP128_2PQ_2; 83485 break; 83486 case 85: 83487 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83488 return OPCODE_POP128_2PQ_5; 83489 break; 83490 case 88: 83491 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83492 return OPCODE_POP128_2PQ_3; 83493 break; 83494 } 83495 switch (Field_dsp340050b49a6c_fld2976acc2_slot0_Slot_acc2_slot0_get (insn)) 83496 { 83497 case 172: 83498 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83499 return OPCODE_CLRCM; 83500 break; 83501 case 173: 83502 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83503 return OPCODE_POP128_0; 83504 break; 83505 case 174: 83506 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83507 return OPCODE_POP128_1; 83508 break; 83509 case 175: 83510 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83511 return OPCODE_POP128_2; 83512 break; 83513 case 178: 83514 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83515 return OPCODE_POP128_3; 83516 break; 83517 case 179: 83518 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83519 return OPCODE_POP2X128_2PQ_01; 83520 break; 83521 case 180: 83522 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83523 return OPCODE_POP128_4; 83524 break; 83525 case 181: 83526 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83527 return OPCODE_POP2X128_2PQ_03; 83528 break; 83529 case 182: 83530 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83531 return OPCODE_POP2X128_2PQ_21; 83532 break; 83533 case 183: 83534 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83535 return OPCODE_POP2X128_2PQ_23; 83536 break; 83537 } 83538 if (Field_dsp340050b49a6c_fld2977acc2_slot0_Slot_acc2_slot0_get (insn) == 46 && 83539 Field_op0_s14_Slot_acc2_slot0_get (insn) == 0 && 83540 Field_dsp340050b49a6c_fld3797_Slot_acc2_slot0_get (insn) == 0) 83541 return OPCODE_POP128_5; 83542 if (Field_dsp340050b49a6c_fld2980acc2_slot0_Slot_acc2_slot0_get (insn) == 47 && 83543 Field_op0_s14_Slot_acc2_slot0_get (insn) == 0 && 83544 Field_dsp340050b49a6c_fld3796acc2_slot0_Slot_acc2_slot0_get (insn) == 0) 83545 return OPCODE_NOP; 83546 if (Field_dsp340050b49a6c_fld2981acc2_slot0_Slot_acc2_slot0_get (insn) == 3 && 83547 Field_op0_s14_Slot_acc2_slot0_get (insn) == 0 && 83548 Field_dsp340050b49a6c_fld3800acc2_slot0_Slot_acc2_slot0_get (insn) == 0) 83549 return OPCODE_POP128_2PQ_0; 83550 if (Field_dsp340050b49a6c_fld2982acc2_slot0_Slot_acc2_slot0_get (insn) == 24 && 83551 Field_op0_s14_Slot_acc2_slot0_get (insn) == 1 && 83552 Field_dsp340050b49a6c_fld3801acc2_slot0_Slot_acc2_slot0_get (insn) == 0) 83553 return OPCODE_POP32_0; 83554 if (Field_dsp340050b49a6c_fld2984acc2_slot0_Slot_acc2_slot0_get (insn) == 25 && 83555 Field_op0_s14_Slot_acc2_slot0_get (insn) == 1 && 83556 Field_dsp340050b49a6c_fld3801acc2_slot0_Slot_acc2_slot0_get (insn) == 0) 83557 return OPCODE_POP32_1; 83558 if (Field_dsp340050b49a6c_fld2985acc2_slot0_Slot_acc2_slot0_get (insn) == 13 && 83559 Field_op0_s14_Slot_acc2_slot0_get (insn) == 1 && 83560 Field_dsp340050b49a6c_fld3802acc2_slot0_Slot_acc2_slot0_get (insn) == 0) 83561 return OPCODE_POP32_2; 83562 if (Field_dsp340050b49a6c_fld2987acc2_slot0_Slot_acc2_slot0_get (insn) == 7 && 83563 Field_op0_s14_Slot_acc2_slot0_get (insn) == 1 && 83564 Field_dsp340050b49a6c_fld3803acc2_slot0_Slot_acc2_slot0_get (insn) == 0) 83565 return OPCODE_POP32_3; 83566 if (Field_dsp340050b49a6c_fld2989acc2_slot0_Slot_acc2_slot0_get (insn) == 1 && 83567 Field_op0_s14_Slot_acc2_slot0_get (insn) == 1 && 83568 Field_dsp340050b49a6c_fld3798acc2_slot0_Slot_acc2_slot0_get (insn) == 0) 83569 return OPCODE_MOVCM; 83570 if (Field_dsp340050b49a6c_fld2990acc2_slot0_Slot_acc2_slot0_get (insn) == 1 && 83571 Field_op0_s14_Slot_acc2_slot0_get (insn) == 1 && 83572 Field_dsp340050b49a6c_fld3799acc2_slot0_Slot_acc2_slot0_get (insn) == 0) 83573 return OPCODE_NEGCM; 83574 switch (Field_op0_s14_Slot_acc2_slot0_get (insn)) 83575 { 83576 case 3: 83577 return OPCODE_ADD; 83578 case 4: 83579 return OPCODE_ADDI_N; 83580 case 5: 83581 return OPCODE_LCM_X; 83582 case 6: 83583 return OPCODE_LCM_XU; 83584 case 7: 83585 return OPCODE_SCM_X; 83586 case 8: 83587 return OPCODE_SCM_XU; 83588 case 9: 83589 return OPCODE_SUB; 83590 } 83591 switch (Field_r_Slot_acc2_slot0_get (insn)) 83592 { 83593 case 8: 83594 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83595 return OPCODE_MOV_N; 83596 break; 83597 case 9: 83598 if (Field_op0_s14_Slot_acc2_slot0_get (insn) == 0) 83599 return OPCODE_PUSH128_PQ; 83600 break; 83601 } 83602 if (Field_t_Slot_acc2_slot0_get (insn) == 2 && 83603 Field_op0_s14_Slot_acc2_slot0_get (insn) == 1) 83604 return OPCODE_CONJ; 83605 return XTENSA_UNDEFINED; 83606} 83607 83608static int 83609Slot_smod_slot0_decode (const xtensa_insnbuf insn) 83610{ 83611 switch (Field_dsp340050b49a6c_fld3119smod_slot0_Slot_smod_slot0_get (insn)) 83612 { 83613 case 0: 83614 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 83615 return OPCODE_LCM_PINC; 83616 break; 83617 case 1: 83618 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 83619 return OPCODE_LCM_U; 83620 break; 83621 case 2: 83622 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 83623 return OPCODE_SCM_PINC; 83624 break; 83625 case 3: 83626 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 83627 return OPCODE_SRAI; 83628 break; 83629 case 4: 83630 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 83631 return OPCODE_SCM_U; 83632 break; 83633 case 8: 83634 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 83635 return OPCODE_SLLI; 83636 break; 83637 case 13: 83638 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 83639 Field_dsp340050b49a6c_fld3841smod_slot0_Slot_smod_slot0_get (insn) == 0) 83640 return OPCODE_PUSH128; 83641 break; 83642 } 83643 switch (Field_dsp340050b49a6c_fld3120smod_slot0_Slot_smod_slot0_get (insn)) 83644 { 83645 case 76: 83646 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83647 return OPCODE_AR2CM_LN; 83648 break; 83649 case 77: 83650 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83651 return OPCODE_AR2CM_LN_I; 83652 break; 83653 case 78: 83654 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83655 return OPCODE_AR2CM_LN_R; 83656 break; 83657 case 79: 83658 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83659 return OPCODE_BEQZ_N; 83660 break; 83661 case 82: 83662 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83663 return OPCODE_BNEZ_N; 83664 break; 83665 } 83666 switch (Field_dsp340050b49a6c_fld3121smod_slot0_Slot_smod_slot0_get (insn)) 83667 { 83668 case 40: 83669 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83670 return OPCODE_MOVI_N; 83671 break; 83672 case 47: 83673 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 83674 Field_dsp340050b49a6c_fld2049_Slot_smod_slot0_get (insn) == 0) 83675 return OPCODE_POP128_2M_3; 83676 break; 83677 } 83678 switch (Field_dsp340050b49a6c_fld3122smod_slot0_Slot_smod_slot0_get (insn)) 83679 { 83680 case 332: 83681 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83682 return OPCODE_AR2CM_DUP; 83683 break; 83684 case 333: 83685 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83686 return OPCODE_MOV_N; 83687 break; 83688 case 334: 83689 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83690 return OPCODE_NSA; 83691 break; 83692 case 335: 83693 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83694 return OPCODE_NSAU; 83695 break; 83696 case 371: 83697 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83698 return OPCODE_PUSH32; 83699 break; 83700 } 83701 if (Field_dsp340050b49a6c_fld3123smod_slot0_Slot_smod_slot0_get (insn) == 84 && 83702 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83703 return OPCODE_CM2AR_LN; 83704 if (Field_dsp340050b49a6c_fld3125smod_slot0_Slot_smod_slot0_get (insn) == 85 && 83705 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83706 return OPCODE_CM2AR_LN_R; 83707 if (Field_dsp340050b49a6c_fld3126smod_slot0_Slot_smod_slot0_get (insn) == 344 && 83708 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83709 return OPCODE_ABS; 83710 if (Field_dsp340050b49a6c_fld3127smod_slot0_Slot_smod_slot0_get (insn) == 345 && 83711 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83712 return OPCODE_CONJ; 83713 if (Field_dsp340050b49a6c_fld3128smod_slot0_Slot_smod_slot0_get (insn) == 346 && 83714 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83715 return OPCODE_MOVCM; 83716 if (Field_dsp340050b49a6c_fld3129smod_slot0_Slot_smod_slot0_get (insn) == 347 && 83717 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83718 return OPCODE_MOV_R; 83719 if (Field_dsp340050b49a6c_fld3130smod_slot0_Slot_smod_slot0_get (insn) == 348 && 83720 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83721 return OPCODE_MOV_I; 83722 if (Field_dsp340050b49a6c_fld3131smod_slot0_Slot_smod_slot0_get (insn) == 349 && 83723 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83724 return OPCODE_NEG; 83725 if (Field_dsp340050b49a6c_fld3132smod_slot0_Slot_smod_slot0_get (insn) == 350 && 83726 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83727 return OPCODE_NEGCM; 83728 if (Field_dsp340050b49a6c_fld3133smod_slot0_Slot_smod_slot0_get (insn) == 351 && 83729 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83730 return OPCODE_SRA; 83731 if (Field_dsp340050b49a6c_fld3134smod_slot0_Slot_smod_slot0_get (insn) == 88 && 83732 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83733 return OPCODE_CM2AR_LN_I; 83734 if (Field_dsp340050b49a6c_fld3135smod_slot0_Slot_smod_slot0_get (insn) == 356 && 83735 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83736 return OPCODE_SRL; 83737 if (Field_dsp340050b49a6c_fld3136smod_slot0_Slot_smod_slot0_get (insn) == 5637 && 83738 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83739 return OPCODE_CLRCM; 83740 if (Field_dsp340050b49a6c_fld3137smod_slot0_Slot_smod_slot0_get (insn) == 5653 && 83741 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83742 return OPCODE_GET_HSAR; 83743 if (Field_dsp340050b49a6c_fld3138smod_slot0_Slot_smod_slot0_get (insn) == 5669 && 83744 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83745 return OPCODE_GET_HSAR2SAR; 83746 if (Field_dsp340050b49a6c_fld3139smod_slot0_Slot_smod_slot0_get (insn) == 5685 && 83747 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83748 return OPCODE_POP128_0; 83749 if (Field_dsp340050b49a6c_fld3140smod_slot0_Slot_smod_slot0_get (insn) == 5701 && 83750 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83751 return OPCODE_GET_SAR; 83752 if (Field_dsp340050b49a6c_fld3141smod_slot0_Slot_smod_slot0_get (insn) == 5717 && 83753 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83754 return OPCODE_POP128_1; 83755 if (Field_dsp340050b49a6c_fld3142smod_slot0_Slot_smod_slot0_get (insn) == 5733 && 83756 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83757 return OPCODE_POP128_2; 83758 if (Field_dsp340050b49a6c_fld3143smod_slot0_Slot_smod_slot0_get (insn) == 5749 && 83759 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83760 return OPCODE_POP128_3; 83761 if (Field_dsp340050b49a6c_fld3144smod_slot0_Slot_smod_slot0_get (insn) == 5765 && 83762 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83763 return OPCODE_GET_SMOD_OFFSET_TABLE; 83764 if (Field_dsp340050b49a6c_fld3145smod_slot0_Slot_smod_slot0_get (insn) == 5781 && 83765 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83766 return OPCODE_POP128_4; 83767 if (Field_dsp340050b49a6c_fld3146smod_slot0_Slot_smod_slot0_get (insn) == 2901 && 83768 Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 83769 Field_dsp340050b49a6c_fld3150_Slot_smod_slot0_get (insn) == 0) 83770 return OPCODE_POP128_5; 83771 if (Field_dsp340050b49a6c_fld3148smod_slot0_Slot_smod_slot0_get (insn) == 1461 && 83772 Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 83773 Field_imm6_Slot_smod_slot0_get (insn) == 0) 83774 return OPCODE_NOP; 83775 if (Field_dsp340050b49a6c_fld3149smod_slot0_Slot_smod_slot0_get (insn) == 355 && 83776 Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 83777 Field_dsp340050b49a6c_fld3834_Slot_smod_slot0_get (insn) == 0) 83778 return OPCODE_ANY8; 83779 if (Field_dsp340050b49a6c_fld3152smod_slot0_Slot_smod_slot0_get (insn) == 363 && 83780 Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 83781 Field_dsp340050b49a6c_fld3834_Slot_smod_slot0_get (insn) == 0) 83782 return OPCODE_GET_SMOD_BUF; 83783 if (Field_dsp340050b49a6c_fld3153smod_slot0_Slot_smod_slot0_get (insn) == 89 && 83784 Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 83785 Field_dsp340050b49a6c_fld3834_Slot_smod_slot0_get (insn) == 0) 83786 return OPCODE_GET_LLR_BUF; 83787 if (Field_dsp340050b49a6c_fld3155smod_slot0_Slot_smod_slot0_get (insn) == 91 && 83788 Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 83789 Field_dsp340050b49a6c_fld3833smod_slot0_Slot_smod_slot0_get (insn) == 0) 83790 return OPCODE_ANY4; 83791 if (Field_dsp340050b49a6c_fld3156smod_slot0_Slot_smod_slot0_get (insn) == 184 && 83792 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83793 return OPCODE_POP128_2M_0; 83794 if (Field_dsp340050b49a6c_fld3157smod_slot0_Slot_smod_slot0_get (insn) == 185 && 83795 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83796 return OPCODE_POP128_2M_1; 83797 if (Field_dsp340050b49a6c_fld3158smod_slot0_Slot_smod_slot0_get (insn) == 186 && 83798 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83799 return OPCODE_POP128_2M_2; 83800 if (Field_dsp340050b49a6c_fld3159smod_slot0_Slot_smod_slot0_get (insn) == 3000 && 83801 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83802 return OPCODE_SSAI; 83803 switch (Field_dsp340050b49a6c_fld3160smod_slot0_Slot_smod_slot0_get (insn)) 83804 { 83805 case 6002: 83806 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83807 return OPCODE_SET_LLR_POS; 83808 break; 83809 case 6003: 83810 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83811 return OPCODE_SET_PHASOR_OFFSET; 83812 break; 83813 case 6004: 83814 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83815 return OPCODE_SET_PERM_REG; 83816 break; 83817 case 6005: 83818 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83819 return OPCODE_SET_SCALE_REG; 83820 break; 83821 case 6006: 83822 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83823 return OPCODE_SET_SMOD_POS; 83824 break; 83825 case 6007: 83826 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83827 return OPCODE_SET_SOV; 83828 break; 83829 case 6008: 83830 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83831 return OPCODE_SET_PHASOR_N; 83832 break; 83833 case 6009: 83834 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83835 return OPCODE_SET_WGHT; 83836 break; 83837 case 6010: 83838 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83839 return OPCODE_SSA8B; 83840 break; 83841 case 6011: 83842 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83843 return OPCODE_SSL; 83844 break; 83845 } 83846 if (Field_dsp340050b49a6c_fld3161smod_slot0_Slot_smod_slot0_get (insn) == 3006 && 83847 Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 83848 Field_dsp340050b49a6c_fld3832smod_slot0_Slot_smod_slot0_get (insn) == 0) 83849 return OPCODE_SSA8L; 83850 if (Field_dsp340050b49a6c_fld3164smod_slot0_Slot_smod_slot0_get (insn) == 3007 && 83851 Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 83852 Field_dsp340050b49a6c_fld3832smod_slot0_Slot_smod_slot0_get (insn) == 0) 83853 return OPCODE_SSR; 83854 if (Field_dsp340050b49a6c_fld3165smod_slot0_Slot_smod_slot0_get (insn) == 400 && 83855 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83856 return OPCODE_SLL; 83857 if (Field_dsp340050b49a6c_fld3166smod_slot0_Slot_smod_slot0_get (insn) == 3208 && 83858 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83859 return OPCODE_SET_SMOD_BUF; 83860 if (Field_dsp340050b49a6c_fld3168smod_slot0_Slot_smod_slot0_get (insn) == 6418 && 83861 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83862 return OPCODE_GET_PERM_REG; 83863 if (Field_dsp340050b49a6c_fld3170smod_slot0_Slot_smod_slot0_get (insn) == 6419 && 83864 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83865 return OPCODE_GET_SCALE_REG; 83866 if (Field_dsp340050b49a6c_fld3171smod_slot0_Slot_smod_slot0_get (insn) == 6420 && 83867 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83868 return OPCODE_GET_PHASOR_N; 83869 if (Field_dsp340050b49a6c_fld3172smod_slot0_Slot_smod_slot0_get (insn) == 6421 && 83870 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83871 return OPCODE_GET_SMOD_POS; 83872 if (Field_dsp340050b49a6c_fld3173smod_slot0_Slot_smod_slot0_get (insn) == 6422 && 83873 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83874 return OPCODE_GET_SOV; 83875 if (Field_dsp340050b49a6c_fld3174smod_slot0_Slot_smod_slot0_get (insn) == 6423 && 83876 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83877 return OPCODE_GET_WGHT; 83878 if (Field_dsp340050b49a6c_fld3175smod_slot0_Slot_smod_slot0_get (insn) == 6424 && 83879 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83880 return OPCODE_GET_PHASOR_OFFSET; 83881 if (Field_dsp340050b49a6c_fld3176smod_slot0_Slot_smod_slot0_get (insn) == 6425 && 83882 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83883 return OPCODE_POP32_0; 83884 if (Field_dsp340050b49a6c_fld3177smod_slot0_Slot_smod_slot0_get (insn) == 6426 && 83885 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83886 return OPCODE_POP32_1; 83887 if (Field_dsp340050b49a6c_fld3178smod_slot0_Slot_smod_slot0_get (insn) == 6427 && 83888 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83889 return OPCODE_POP32_3; 83890 if (Field_dsp340050b49a6c_fld3179smod_slot0_Slot_smod_slot0_get (insn) == 6428 && 83891 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83892 return OPCODE_POP32_2; 83893 if (Field_dsp340050b49a6c_fld3180smod_slot0_Slot_smod_slot0_get (insn) == 6429 && 83894 Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83895 return OPCODE_SET_SAR; 83896 if (Field_dsp340050b49a6c_fld3181smod_slot0_Slot_smod_slot0_get (insn) == 3215 && 83897 Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 83898 Field_s8_Slot_smod_slot0_get (insn) == 0) 83899 return OPCODE_SET_SMOD_OFFSET_TABLE; 83900 if (Field_dsp340050b49a6c_fld3182smod_slot0_Slot_smod_slot0_get (insn) == 201 && 83901 Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 83902 Field_sas_Slot_smod_slot0_get (insn) == 0) 83903 return OPCODE_GET_INTERP_EXT_L; 83904 if (Field_dsp340050b49a6c_fld3184smod_slot0_Slot_smod_slot0_get (insn) == 101 && 83905 Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 83906 Field_dsp340050b49a6c_fld3836smod_slot0_Slot_smod_slot0_get (insn) == 0) 83907 return OPCODE_GET_INTERP_EXT_N; 83908 if (Field_dsp340050b49a6c_fld3186smod_slot0_Slot_smod_slot0_get (insn) == 51 && 83909 Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 83910 Field_dsp340050b49a6c_fld3837smod_slot0_Slot_smod_slot0_get (insn) == 0) 83911 return OPCODE_GET_LLR_POS; 83912 if (Field_dsp340050b49a6c_fld3188smod_slot0_Slot_smod_slot0_get (insn) == 7 && 83913 Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 83914 Field_dsp340050b49a6c_fld3838smod_slot0_Slot_smod_slot0_get (insn) == 0) 83915 return OPCODE_SET_LLR_BUF; 83916 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 2) 83917 return OPCODE_EXTUI; 83918 switch (Field_sae_Slot_smod_slot0_get (insn)) 83919 { 83920 case 0: 83921 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83922 return OPCODE_MOVLTZ; 83923 break; 83924 case 1: 83925 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83926 return OPCODE_MOVNEZ; 83927 break; 83928 case 2: 83929 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83930 return OPCODE_MOVT; 83931 break; 83932 case 3: 83933 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83934 return OPCODE_SCM; 83935 break; 83936 case 4: 83937 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83938 return OPCODE_OR; 83939 break; 83940 case 5: 83941 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83942 return OPCODE_SCM_PINC_X; 83943 break; 83944 case 6: 83945 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83946 return OPCODE_SCM_X; 83947 break; 83948 case 7: 83949 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83950 return OPCODE_SCM_XU; 83951 break; 83952 case 8: 83953 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83954 return OPCODE_ORB; 83955 break; 83956 case 9: 83957 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83958 return OPCODE_SEXT; 83959 break; 83960 case 10: 83961 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 83962 return OPCODE_ADD; 83963 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83964 return OPCODE_SRC; 83965 break; 83966 case 11: 83967 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83968 return OPCODE_SUB; 83969 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 83970 return OPCODE_ADDX2; 83971 break; 83972 case 12: 83973 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 83974 return OPCODE_ADDI_N; 83975 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83976 return OPCODE_SRLI; 83977 break; 83978 case 13: 83979 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 83980 return OPCODE_ADDX4; 83981 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83982 return OPCODE_SUBX2; 83983 break; 83984 case 14: 83985 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 83986 return OPCODE_ADDX8; 83987 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83988 return OPCODE_SUBX4; 83989 break; 83990 case 15: 83991 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83992 return OPCODE_SUBX8; 83993 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 83994 return OPCODE_AND; 83995 break; 83996 case 16: 83997 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 83998 return OPCODE_S32I_N; 83999 break; 84000 case 17: 84001 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 84002 return OPCODE_XOR; 84003 break; 84004 case 18: 84005 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 84006 return OPCODE_ANDB; 84007 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1) 84008 return OPCODE_XORB; 84009 break; 84010 case 19: 84011 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 84012 return OPCODE_L32I_N; 84013 break; 84014 case 20: 84015 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 84016 return OPCODE_CLAMPS; 84017 break; 84018 case 21: 84019 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 84020 return OPCODE_LCM; 84021 break; 84022 case 22: 84023 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 84024 return OPCODE_LCM_PINC_X; 84025 break; 84026 case 23: 84027 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 84028 return OPCODE_LCM_X; 84029 break; 84030 case 24: 84031 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 84032 return OPCODE_COMB_AR; 84033 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 1 && 84034 Field_dsp340050b49a6c_fld3842smod_slot0_Slot_smod_slot0_get (insn) == 0) 84035 return OPCODE_PUSH128_M; 84036 break; 84037 case 25: 84038 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 84039 return OPCODE_LCM_XU; 84040 break; 84041 case 26: 84042 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 84043 return OPCODE_MAX; 84044 break; 84045 case 27: 84046 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 84047 return OPCODE_MIN; 84048 break; 84049 case 28: 84050 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 84051 return OPCODE_MAXU; 84052 break; 84053 case 29: 84054 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 84055 return OPCODE_MINU; 84056 break; 84057 case 30: 84058 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 84059 return OPCODE_MOVEQZ; 84060 break; 84061 case 31: 84062 if (Field_op0_s17_Slot_smod_slot0_get (insn) == 0) 84063 return OPCODE_MOVGEZ; 84064 break; 84065 } 84066 return XTENSA_UNDEFINED; 84067} 84068 84069static int 84070Slot_llr_slot0_decode (const xtensa_insnbuf insn) 84071{ 84072 switch (Field_dsp340050b49a6c_fld2071_Slot_llr_slot0_get (insn)) 84073 { 84074 case 0: 84075 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 4) 84076 return OPCODE_S32I_N; 84077 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 0) 84078 return OPCODE_ADD; 84079 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 6) 84080 return OPCODE_SUB; 84081 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 1) 84082 return OPCODE_AND; 84083 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 2) 84084 return OPCODE_LCM; 84085 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 3) 84086 return OPCODE_LCM_XU; 84087 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 5) 84088 return OPCODE_SCM_X; 84089 break; 84090 case 1: 84091 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 0) 84092 return OPCODE_ADDI_N; 84093 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 1) 84094 return OPCODE_L32I_N; 84095 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 3) 84096 return OPCODE_OR; 84097 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 6) 84098 return OPCODE_XOR; 84099 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 8 && 84100 Field_dsp340050b49a6c_fld3881llr_slot0_Slot_llr_slot0_get (insn) == 0) 84101 return OPCODE_GET_LLR_BUF; 84102 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 2) 84103 return OPCODE_LCM_X; 84104 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 4) 84105 return OPCODE_SCM; 84106 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 5) 84107 return OPCODE_SCM_XU; 84108 break; 84109 } 84110 if (Field_dsp340050b49a6c_fld3258llr_slot0_Slot_llr_slot0_get (insn) == 0 && 84111 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84112 return OPCODE_MOVI_N; 84113 if (Field_dsp340050b49a6c_fld3259llr_slot0_Slot_llr_slot0_get (insn) == 2 && 84114 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84115 return OPCODE_AR2CM_LN; 84116 switch (Field_dsp340050b49a6c_fld3260llr_slot0_Slot_llr_slot0_get (insn)) 84117 { 84118 case 12: 84119 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84120 return OPCODE_AR2CM_DUP; 84121 break; 84122 case 13: 84123 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84124 return OPCODE_MOV_N; 84125 break; 84126 case 14: 84127 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84128 return OPCODE_PUSH128_PQ; 84129 break; 84130 case 15: 84131 if (Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84132 return OPCODE_PUSH32; 84133 break; 84134 } 84135 if (Field_dsp340050b49a6c_fld3261llr_slot0_Slot_llr_slot0_get (insn) == 4 && 84136 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84137 return OPCODE_CM2AR_LN; 84138 if (Field_dsp340050b49a6c_fld3263llr_slot0_Slot_llr_slot0_get (insn) == 20 && 84139 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84140 return OPCODE_CONJ; 84141 if (Field_dsp340050b49a6c_fld3264llr_slot0_Slot_llr_slot0_get (insn) == 21 && 84142 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84143 return OPCODE_MOV_I; 84144 if (Field_dsp340050b49a6c_fld3265llr_slot0_Slot_llr_slot0_get (insn) == 22 && 84145 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84146 return OPCODE_MOV_R; 84147 if (Field_dsp340050b49a6c_fld3266llr_slot0_Slot_llr_slot0_get (insn) == 23 && 84148 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84149 return OPCODE_NEG; 84150 if (Field_dsp340050b49a6c_fld3267llr_slot0_Slot_llr_slot0_get (insn) == 24 && 84151 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84152 return OPCODE_MOVCM; 84153 if (Field_dsp340050b49a6c_fld3268llr_slot0_Slot_llr_slot0_get (insn) == 25 && 84154 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84155 return OPCODE_NEGCM; 84156 if (Field_dsp340050b49a6c_fld3269llr_slot0_Slot_llr_slot0_get (insn) == 26 && 84157 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84158 return OPCODE_SRA; 84159 if (Field_dsp340050b49a6c_fld3270llr_slot0_Slot_llr_slot0_get (insn) == 43 && 84160 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84161 return OPCODE_SET_LLR_BUF; 84162 if (Field_dsp340050b49a6c_fld3272llr_slot0_Slot_llr_slot0_get (insn) == 283 && 84163 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84164 return OPCODE_GET_LLR_POS; 84165 if (Field_dsp340050b49a6c_fld3274llr_slot0_Slot_llr_slot0_get (insn) == 315 && 84166 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84167 return OPCODE_GET_PERM_REG; 84168 if (Field_dsp340050b49a6c_fld3275llr_slot0_Slot_llr_slot0_get (insn) == 347 && 84169 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84170 return OPCODE_GET_SCALE_REG; 84171 if (Field_dsp340050b49a6c_fld3276llr_slot0_Slot_llr_slot0_get (insn) == 379 && 84172 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84173 return OPCODE_GET_WGHT; 84174 if (Field_dsp340050b49a6c_fld3277llr_slot0_Slot_llr_slot0_get (insn) == 411 && 84175 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84176 return OPCODE_GET_SMOD_POS; 84177 if (Field_dsp340050b49a6c_fld3278llr_slot0_Slot_llr_slot0_get (insn) == 443 && 84178 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84179 return OPCODE_POP32_0; 84180 if (Field_dsp340050b49a6c_fld3279llr_slot0_Slot_llr_slot0_get (insn) == 475 && 84181 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84182 return OPCODE_POP32_1; 84183 if (Field_dsp340050b49a6c_fld3280llr_slot0_Slot_llr_slot0_get (insn) == 507 && 84184 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84185 return OPCODE_POP32_2; 84186 if (Field_dsp340050b49a6c_fld3281llr_slot0_Slot_llr_slot0_get (insn) == 44 && 84187 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84188 return OPCODE_PUSH128; 84189 if (Field_dsp340050b49a6c_fld3282llr_slot0_Slot_llr_slot0_get (insn) == 269 && 84190 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84191 return OPCODE_POP32_3; 84192 if (Field_dsp340050b49a6c_fld3283llr_slot0_Slot_llr_slot0_get (insn) == 301 && 84193 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84194 return OPCODE_SET_SAR; 84195 if (Field_dsp340050b49a6c_fld3284llr_slot0_Slot_llr_slot0_get (insn) == 173 && 84196 Field_op0_s20_Slot_llr_slot0_get (insn) == 7 && 84197 Field_dsp340050b49a6c_fld2041_Slot_llr_slot0_get (insn) == 0) 84198 return OPCODE_SET_SMOD_OFFSET_TABLE; 84199 if (Field_dsp340050b49a6c_fld3286llr_slot0_Slot_llr_slot0_get (insn) == 109 && 84200 Field_op0_s20_Slot_llr_slot0_get (insn) == 7 && 84201 Field_dsp340050b49a6c_fld3879llr_slot0_Slot_llr_slot0_get (insn) == 0) 84202 return OPCODE_NOP; 84203 if (Field_dsp340050b49a6c_fld3288llr_slot0_Slot_llr_slot0_get (insn) == 30 && 84204 Field_op0_s20_Slot_llr_slot0_get (insn) == 7 && 84205 Field_dsp340050b49a6c_fld2056_Slot_llr_slot0_get (insn) == 0) 84206 return OPCODE_SET_SMOD_BUF; 84207 if (Field_dsp340050b49a6c_fld3289llr_slot0_Slot_llr_slot0_get (insn) == 135 && 84208 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84209 return OPCODE_GET_SMOD_BUF; 84210 if (Field_dsp340050b49a6c_fld3291llr_slot0_Slot_llr_slot0_get (insn) == 286 && 84211 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84212 return OPCODE_CLRCM; 84213 if (Field_dsp340050b49a6c_fld3292llr_slot0_Slot_llr_slot0_get (insn) == 287 && 84214 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84215 return OPCODE_GET_SMOD_OFFSET_TABLE; 84216 if (Field_dsp340050b49a6c_fld3293llr_slot0_Slot_llr_slot0_get (insn) == 302 && 84217 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84218 return OPCODE_GET_HSAR; 84219 if (Field_dsp340050b49a6c_fld3294llr_slot0_Slot_llr_slot0_get (insn) == 303 && 84220 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84221 return OPCODE_POP128_0; 84222 if (Field_dsp340050b49a6c_fld3295llr_slot0_Slot_llr_slot0_get (insn) == 318 && 84223 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84224 return OPCODE_POP128_1; 84225 if (Field_dsp340050b49a6c_fld3296llr_slot0_Slot_llr_slot0_get (insn) == 319 && 84226 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84227 return OPCODE_POP128_2; 84228 if (Field_dsp340050b49a6c_fld3297llr_slot0_Slot_llr_slot0_get (insn) == 334 && 84229 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84230 return OPCODE_GET_HSAR2SAR; 84231 if (Field_dsp340050b49a6c_fld3298llr_slot0_Slot_llr_slot0_get (insn) == 335 && 84232 Field_op0_s20_Slot_llr_slot0_get (insn) == 7) 84233 return OPCODE_POP128_3; 84234 if (Field_dsp340050b49a6c_fld3299llr_slot0_Slot_llr_slot0_get (insn) == 175 && 84235 Field_op0_s20_Slot_llr_slot0_get (insn) == 7 && 84236 Field_dsp340050b49a6c_fld2047_Slot_llr_slot0_get (insn) == 0) 84237 return OPCODE_POP128_4; 84238 if (Field_dsp340050b49a6c_fld3300llr_slot0_Slot_llr_slot0_get (insn) == 95 && 84239 Field_op0_s20_Slot_llr_slot0_get (insn) == 7 && 84240 Field_dsp340050b49a6c_fld3893llr_slot0_Slot_llr_slot0_get (insn) == 0) 84241 return OPCODE_POP128_5; 84242 if (Field_dsp340050b49a6c_fld3302llr_slot0_Slot_llr_slot0_get (insn) == 31 && 84243 Field_op0_s20_Slot_llr_slot0_get (insn) == 7 && 84244 Field_dsp340050b49a6c_fld3883llr_slot0_Slot_llr_slot0_get (insn) == 0) 84245 return OPCODE_GET_SAR; 84246 if (Field_dsp340050b49a6c_fld3303llr_slot0_Slot_llr_slot0_get (insn) == 0 && 84247 Field_op0_s20_Slot_llr_slot0_get (insn) == 8) 84248 return OPCODE_SLL; 84249 if (Field_dsp340050b49a6c_fld3304llr_slot0_Slot_llr_slot0_get (insn) == 1 && 84250 Field_op0_s20_Slot_llr_slot0_get (insn) == 8 && 84251 Field_dsp340050b49a6c_fld3887llr_slot0_Slot_llr_slot0_get (insn) == 0) 84252 return OPCODE_SET_PERM_REG; 84253 if (Field_dsp340050b49a6c_fld3305llr_slot0_Slot_llr_slot0_get (insn) == 17 && 84254 Field_op0_s20_Slot_llr_slot0_get (insn) == 8 && 84255 Field_dsp340050b49a6c_fld3887llr_slot0_Slot_llr_slot0_get (insn) == 0) 84256 return OPCODE_SET_SMOD_POS; 84257 if (Field_dsp340050b49a6c_fld3306llr_slot0_Slot_llr_slot0_get (insn) == 17 && 84258 Field_op0_s20_Slot_llr_slot0_get (insn) == 8 && 84259 Field_dsp340050b49a6c_fld3890llr_slot0_Slot_llr_slot0_get (insn) == 0) 84260 return OPCODE_SET_WGHT; 84261 if (Field_dsp340050b49a6c_fld3308llr_slot0_Slot_llr_slot0_get (insn) == 17 && 84262 Field_op0_s20_Slot_llr_slot0_get (insn) == 8 && 84263 Field_dsp340050b49a6c_fld3892llr_slot0_Slot_llr_slot0_get (insn) == 0) 84264 return OPCODE_POP16LLR_1; 84265 if (Field_dsp340050b49a6c_fld3310llr_slot0_Slot_llr_slot0_get (insn) == 1 && 84266 Field_op0_s20_Slot_llr_slot0_get (insn) == 8 && 84267 Field_dsp340050b49a6c_fld3888llr_slot0_Slot_llr_slot0_get (insn) == 0) 84268 return OPCODE_SET_SCALE_REG; 84269 if (Field_dsp340050b49a6c_fld3311llr_slot0_Slot_llr_slot0_get (insn) == 1 && 84270 Field_op0_s20_Slot_llr_slot0_get (insn) == 8 && 84271 Field_r_Slot_llr_slot0_get (insn) == 0) 84272 return OPCODE_PUSH2X128_PQ; 84273 if (Field_dsp340050b49a6c_fld3312llr_slot0_Slot_llr_slot0_get (insn) == 1 && 84274 Field_op0_s20_Slot_llr_slot0_get (insn) == 8 && 84275 Field_dsp340050b49a6c_fld3885llr_slot0_Slot_llr_slot0_get (insn) == 0) 84276 return OPCODE_SET_LLR_POS; 84277 switch (Field_op0_s20_Slot_llr_slot0_get (insn)) 84278 { 84279 case 9: 84280 return OPCODE_LCM_U; 84281 case 10: 84282 return OPCODE_SCM_U; 84283 case 11: 84284 return OPCODE_SLLI; 84285 case 12: 84286 return OPCODE_SRAI; 84287 } 84288 return XTENSA_UNDEFINED; 84289} 84290 84291static int 84292Slot_dual_slot2_decode (const xtensa_insnbuf insn) 84293{ 84294 if (Field_dsp340050b49a6c_fld2044_Slot_dual_slot2_get (insn) == 0 && 84295 Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84296 return OPCODE_EXTUI; 84297 if (Field_dsp340050b49a6c_fld2056_Slot_dual_slot2_get (insn) == 5 && 84298 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84299 Field_dsp340050b49a6c_fld3923dual_slot2_Slot_dual_slot2_get (insn) == 0) 84300 return OPCODE_CLRTIEP; 84301 if (Field_dsp340050b49a6c_fld3313dual_slot2_Slot_dual_slot2_get (insn) == 1 && 84302 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84303 return OPCODE_BEQI; 84304 if (Field_dsp340050b49a6c_fld3314_Slot_dual_slot2_get (insn) == 1 && 84305 Field_op0_s21_Slot_dual_slot2_get (insn) == 2 && 84306 Field_dsp340050b49a6c_fld3904dual_slot2_Slot_dual_slot2_get (insn) == 0) 84307 return OPCODE_BNEZ; 84308 if (Field_dsp340050b49a6c_fld3315dual_slot2_Slot_dual_slot2_get (insn) == 17 && 84309 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84310 return OPCODE_BLTUI; 84311 if (Field_dsp340050b49a6c_fld3316dual_slot2_Slot_dual_slot2_get (insn) == 33 && 84312 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84313 return OPCODE_BNEI; 84314 if (Field_dsp340050b49a6c_fld3317dual_slot2_Slot_dual_slot2_get (insn) == 769 && 84315 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84316 return OPCODE_ADD32; 84317 switch (Field_dsp340050b49a6c_fld3318_Slot_dual_slot2_get (insn)) 84318 { 84319 case 2: 84320 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84321 return OPCODE_BEQZ; 84322 break; 84323 case 4: 84324 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84325 return OPCODE_BGEZ; 84326 break; 84327 case 6: 84328 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2 && 84329 Field_s_Slot_dual_slot2_get (insn) == 0) 84330 return OPCODE_ASRM; 84331 break; 84332 } 84333 if (Field_dsp340050b49a6c_fld3319dual_slot2_Slot_dual_slot2_get (insn) == 785 && 84334 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84335 return OPCODE_ADDCM; 84336 if (Field_dsp340050b49a6c_fld3320dual_slot2_Slot_dual_slot2_get (insn) == 801 && 84337 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84338 return OPCODE_ADDWRP; 84339 if (Field_dsp340050b49a6c_fld3321dual_slot2_Slot_dual_slot2_get (insn) == 817 && 84340 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84341 return OPCODE_ASR; 84342 if (Field_dsp340050b49a6c_fld3322dual_slot2_Slot_dual_slot2_get (insn) == 833 && 84343 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84344 return OPCODE_AND128; 84345 if (Field_dsp340050b49a6c_fld3323dual_slot2_Slot_dual_slot2_get (insn) == 849 && 84346 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84347 return OPCODE_EXTUI4; 84348 if (Field_dsp340050b49a6c_fld3324dual_slot2_Slot_dual_slot2_get (insn) == 865 && 84349 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84350 return OPCODE_LUT; 84351 if (Field_dsp340050b49a6c_fld3325dual_slot2_Slot_dual_slot2_get (insn) == 881 && 84352 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84353 return OPCODE_LUT_IEXT; 84354 if (Field_dsp340050b49a6c_fld3326dual_slot2_Slot_dual_slot2_get (insn) == 897 && 84355 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84356 return OPCODE_ASL; 84357 if (Field_dsp340050b49a6c_fld3327dual_slot2_Slot_dual_slot2_get (insn) == 913 && 84358 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84359 return OPCODE_LUT_REXT; 84360 if (Field_dsp340050b49a6c_fld3328dual_slot2_Slot_dual_slot2_get (insn) == 929 && 84361 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84362 return OPCODE_MAX8; 84363 if (Field_dsp340050b49a6c_fld3329dual_slot2_Slot_dual_slot2_get (insn) == 945 && 84364 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84365 return OPCODE_MEAN32; 84366 if (Field_dsp340050b49a6c_fld3330dual_slot2_Slot_dual_slot2_get (insn) == 961 && 84367 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84368 return OPCODE_MEAN; 84369 if (Field_dsp340050b49a6c_fld3331dual_slot2_Slot_dual_slot2_get (insn) == 977 && 84370 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84371 return OPCODE_MIN8; 84372 if (Field_dsp340050b49a6c_fld3332dual_slot2_Slot_dual_slot2_get (insn) == 993 && 84373 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84374 return OPCODE_OR128; 84375 if (Field_dsp340050b49a6c_fld3333dual_slot2_Slot_dual_slot2_get (insn) == 1009 && 84376 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84377 return OPCODE_SUB32; 84378 if (Field_dsp340050b49a6c_fld3334dual_slot2_Slot_dual_slot2_get (insn) == 2 && 84379 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84380 return OPCODE_BGEI; 84381 if (Field_dsp340050b49a6c_fld3335dual_slot2_Slot_dual_slot2_get (insn) == 3 && 84382 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84383 return OPCODE_SUBCM; 84384 if (Field_dsp340050b49a6c_fld3336dual_slot2_Slot_dual_slot2_get (insn) == 19 && 84385 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84386 return OPCODE_XOR128; 84387 if (Field_dsp340050b49a6c_fld3337dual_slot2_Slot_dual_slot2_get (insn) == 560 && 84388 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84389 return OPCODE_ABS8; 84390 if (Field_dsp340050b49a6c_fld3339dual_slot2_Slot_dual_slot2_get (insn) == 561 && 84391 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84392 return OPCODE_CONJ; 84393 if (Field_dsp340050b49a6c_fld3340dual_slot2_Slot_dual_slot2_get (insn) == 562 && 84394 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84395 return OPCODE_LUT_PHASOR; 84396 if (Field_dsp340050b49a6c_fld3341dual_slot2_Slot_dual_slot2_get (insn) == 563 && 84397 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84398 return OPCODE_NCO_UPDATE; 84399 if (Field_dsp340050b49a6c_fld3342dual_slot2_Slot_dual_slot2_get (insn) == 525 && 84400 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84401 return OPCODE_LUT_WRITE; 84402 if (Field_dsp340050b49a6c_fld3345dual_slot2_Slot_dual_slot2_get (insn) == 9268 && 84403 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84404 return OPCODE_SET_ARGMAX; 84405 if (Field_dsp340050b49a6c_fld3347dual_slot2_Slot_dual_slot2_get (insn) == 9269 && 84406 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84407 return OPCODE_SET_MAX; 84408 if (Field_dsp340050b49a6c_fld3348dual_slot2_Slot_dual_slot2_get (insn) == 9270 && 84409 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84410 return OPCODE_SET_NCO; 84411 switch (Field_dsp340050b49a6c_fld3349dual_slot2_Slot_dual_slot2_get (insn)) 84412 { 84413 case 132151: 84414 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84415 return OPCODE_MOVEQ128_1; 84416 break; 84417 case 136247: 84418 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84419 return OPCODE_MOVEQ128_2; 84420 break; 84421 case 140343: 84422 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84423 return OPCODE_MOVEQ128_3; 84424 break; 84425 case 144439: 84426 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84427 return OPCODE_MOVEQ32_0; 84428 break; 84429 case 148535: 84430 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84431 return OPCODE_MOVEQ128_4; 84432 break; 84433 case 152631: 84434 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84435 return OPCODE_MOVEQ32_1; 84436 break; 84437 case 156727: 84438 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84439 return OPCODE_MOVEQ32_2; 84440 break; 84441 case 160823: 84442 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84443 return OPCODE_MOVEQ32_3; 84444 break; 84445 } 84446 if (Field_dsp340050b49a6c_fld3350dual_slot2_Slot_dual_slot2_get (insn) == 42039 && 84447 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84448 Field_dsp340050b49a6c_fld3907dual_slot2_Slot_dual_slot2_get (insn) == 0) 84449 return OPCODE_MOVEQ128_5; 84450 if (Field_dsp340050b49a6c_fld3353dual_slot2_Slot_dual_slot2_get (insn) == 46135 && 84451 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84452 Field_dsp340050b49a6c_fld3907dual_slot2_Slot_dual_slot2_get (insn) == 0) 84453 return OPCODE_NOP; 84454 if (Field_dsp340050b49a6c_fld3354dual_slot2_Slot_dual_slot2_get (insn) == 2381 && 84455 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84456 Field_s4_Slot_dual_slot2_get (insn) == 0) 84457 return OPCODE_SET_SAR; 84458 if (Field_dsp340050b49a6c_fld3356dual_slot2_Slot_dual_slot2_get (insn) == 1229 && 84459 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84460 Field_dsp340050b49a6c_fld3924dual_slot2_Slot_dual_slot2_get (insn) == 0) 84461 return OPCODE_MOVEQ128_0; 84462 if (Field_dsp340050b49a6c_fld3358dual_slot2_Slot_dual_slot2_get (insn) == 333 && 84463 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84464 Field_dsp340050b49a6c_fld3918dual_slot2_Slot_dual_slot2_get (insn) == 0) 84465 return OPCODE_SET_HSAR; 84466 if (Field_dsp340050b49a6c_fld3360dual_slot2_Slot_dual_slot2_get (insn) == 568 && 84467 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84468 return OPCODE_MOVCM; 84469 if (Field_dsp340050b49a6c_fld3361dual_slot2_Slot_dual_slot2_get (insn) == 569 && 84470 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84471 return OPCODE_NEGCM; 84472 if (Field_dsp340050b49a6c_fld3362dual_slot2_Slot_dual_slot2_get (insn) == 570 && 84473 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84474 return OPCODE_NOT128; 84475 if (Field_dsp340050b49a6c_fld3363dual_slot2_Slot_dual_slot2_get (insn) == 8251 && 84476 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84477 return OPCODE_CLRCM; 84478 switch (Field_dsp340050b49a6c_fld3364_Slot_dual_slot2_get (insn)) 84479 { 84480 case 52: 84481 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84482 return OPCODE_ADD; 84483 break; 84484 case 53: 84485 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84486 return OPCODE_ADDX2; 84487 break; 84488 case 54: 84489 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84490 return OPCODE_ADDX4; 84491 break; 84492 case 55: 84493 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84494 return OPCODE_ADDX8; 84495 break; 84496 case 56: 84497 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84498 return OPCODE_ADDI_N; 84499 break; 84500 case 57: 84501 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84502 return OPCODE_AND; 84503 break; 84504 case 58: 84505 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84506 return OPCODE_ANDB; 84507 break; 84508 case 59: 84509 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84510 return OPCODE_LUT_AR; 84511 break; 84512 case 60: 84513 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84514 return OPCODE_CLAMPS; 84515 break; 84516 case 61: 84517 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84518 return OPCODE_MAX; 84519 break; 84520 case 62: 84521 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84522 return OPCODE_MAXU; 84523 break; 84524 case 63: 84525 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84526 return OPCODE_MIN; 84527 break; 84528 case 112: 84529 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84530 return OPCODE_MINU; 84531 break; 84532 case 113: 84533 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84534 return OPCODE_MOVEQZ; 84535 break; 84536 case 114: 84537 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84538 return OPCODE_MOVGEZ; 84539 break; 84540 case 115: 84541 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84542 return OPCODE_MOVT; 84543 break; 84544 case 116: 84545 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84546 return OPCODE_MOVLTZ; 84547 break; 84548 case 117: 84549 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84550 return OPCODE_OR; 84551 break; 84552 case 118: 84553 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84554 return OPCODE_ORB; 84555 break; 84556 case 119: 84557 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84558 return OPCODE_SEXT; 84559 break; 84560 case 120: 84561 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84562 return OPCODE_MOVNEZ; 84563 break; 84564 case 121: 84565 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84566 return OPCODE_SRC; 84567 break; 84568 case 122: 84569 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84570 return OPCODE_SRLI; 84571 break; 84572 case 123: 84573 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84574 return OPCODE_SUBX2; 84575 break; 84576 case 124: 84577 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84578 return OPCODE_SUB; 84579 break; 84580 case 125: 84581 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84582 return OPCODE_SUBX4; 84583 break; 84584 case 126: 84585 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84586 return OPCODE_SUBX8; 84587 break; 84588 case 127: 84589 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84590 return OPCODE_XOR; 84591 break; 84592 } 84593 if (Field_dsp340050b49a6c_fld3365dual_slot2_Slot_dual_slot2_get (insn) == 8507 && 84594 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84595 return OPCODE_GET_ARGMAX; 84596 if (Field_dsp340050b49a6c_fld3366dual_slot2_Slot_dual_slot2_get (insn) == 8763 && 84597 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84598 return OPCODE_GET_HSAR; 84599 if (Field_dsp340050b49a6c_fld3367dual_slot2_Slot_dual_slot2_get (insn) == 9019 && 84600 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84601 return OPCODE_GET_NCO; 84602 if (Field_dsp340050b49a6c_fld3368dual_slot2_Slot_dual_slot2_get (insn) == 9275 && 84603 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84604 return OPCODE_GET_HSAR2SAR; 84605 if (Field_dsp340050b49a6c_fld3369dual_slot2_Slot_dual_slot2_get (insn) == 9531 && 84606 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84607 return OPCODE_GET_SAR; 84608 if (Field_dsp340050b49a6c_fld3370dual_slot2_Slot_dual_slot2_get (insn) == 9787 && 84609 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84610 return OPCODE_POP128_0; 84611 if (Field_dsp340050b49a6c_fld3371dual_slot2_Slot_dual_slot2_get (insn) == 10043 && 84612 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84613 return OPCODE_POP128_1; 84614 if (Field_dsp340050b49a6c_fld3372dual_slot2_Slot_dual_slot2_get (insn) == 10299 && 84615 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84616 return OPCODE_GET_MAX; 84617 if (Field_dsp340050b49a6c_fld3373dual_slot2_Slot_dual_slot2_get (insn) == 10555 && 84618 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84619 return OPCODE_POP128_2; 84620 if (Field_dsp340050b49a6c_fld3374dual_slot2_Slot_dual_slot2_get (insn) == 10811 && 84621 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84622 return OPCODE_POP128_3; 84623 if (Field_dsp340050b49a6c_fld3375dual_slot2_Slot_dual_slot2_get (insn) == 11067 && 84624 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84625 return OPCODE_POP128_5; 84626 if (Field_dsp340050b49a6c_fld3376dual_slot2_Slot_dual_slot2_get (insn) == 11323 && 84627 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84628 return OPCODE_POP128_4; 84629 if (Field_dsp340050b49a6c_fld3377dual_slot2_Slot_dual_slot2_get (insn) == 11579 && 84630 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84631 return OPCODE_POP32_0; 84632 if (Field_dsp340050b49a6c_fld3378dual_slot2_Slot_dual_slot2_get (insn) == 11835 && 84633 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84634 return OPCODE_POP32_1; 84635 if (Field_dsp340050b49a6c_fld3379dual_slot2_Slot_dual_slot2_get (insn) == 12091 && 84636 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84637 return OPCODE_POP32_2; 84638 if (Field_dsp340050b49a6c_fld3380dual_slot2_Slot_dual_slot2_get (insn) == 572 && 84639 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84640 return OPCODE_TRANS; 84641 if (Field_dsp340050b49a6c_fld3381dual_slot2_Slot_dual_slot2_get (insn) == 573 && 84642 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84643 Field_dsp340050b49a6c_fld2046_Slot_dual_slot2_get (insn) == 0) 84644 return OPCODE_POP32_3; 84645 if (Field_dsp340050b49a6c_fld3382dual_slot2_Slot_dual_slot2_get (insn) == 287 && 84646 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84647 Field_dsp340050b49a6c_fld3928dual_slot2_Slot_dual_slot2_get (insn) == 0) 84648 return OPCODE_RDTIEP; 84649 if (Field_dsp340050b49a6c_fld3384dual_slot2_Slot_dual_slot2_get (insn) == 771 && 84650 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84651 return OPCODE_MOVAR2; 84652 if (Field_dsp340050b49a6c_fld3385dual_slot2_Slot_dual_slot2_get (insn) == 787 && 84653 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84654 return OPCODE_SLL; 84655 if (Field_dsp340050b49a6c_fld3386dual_slot2_Slot_dual_slot2_get (insn) == 803 && 84656 Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84657 return OPCODE_SWAPB; 84658 switch (Field_dsp340050b49a6c_fld3387dual_slot2_Slot_dual_slot2_get (insn)) 84659 { 84660 case 13059: 84661 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84662 return OPCODE_SSA8L; 84663 break; 84664 case 13075: 84665 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84666 return OPCODE_SSL; 84667 break; 84668 } 84669 if (Field_dsp340050b49a6c_fld3388dual_slot2_Slot_dual_slot2_get (insn) == 6547 && 84670 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84671 Field_dsp340050b49a6c_fld3913dual_slot2_Slot_dual_slot2_get (insn) == 0) 84672 return OPCODE_SSR; 84673 if (Field_dsp340050b49a6c_fld3390dual_slot2_Slot_dual_slot2_get (insn) == 3283 && 84674 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84675 Field_dsp340050b49a6c_fld2049_Slot_dual_slot2_get (insn) == 0) 84676 return OPCODE_WRTBSIGQ; 84677 if (Field_dsp340050b49a6c_fld3392dual_slot2_Slot_dual_slot2_get (insn) == 1651 && 84678 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84679 Field_dsp340050b49a6c_fld3900_Slot_dual_slot2_get (insn) == 0) 84680 return OPCODE_WRTSIGQ; 84681 if (Field_dsp340050b49a6c_fld3394dual_slot2_Slot_dual_slot2_get (insn) == 211 && 84682 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84683 Field_dsp340050b49a6c_fld3920dual_slot2_Slot_dual_slot2_get (insn) == 0) 84684 return OPCODE_AR2SAR_DUP; 84685 if (Field_dsp340050b49a6c_fld3396dual_slot2_Slot_dual_slot2_get (insn) == 115 && 84686 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84687 Field_dsp340050b49a6c_fld3909dual_slot2_Slot_dual_slot2_get (insn) == 0) 84688 return OPCODE_SSA8B; 84689 if (Field_dsp340050b49a6c_fld3397dual_slot2_Slot_dual_slot2_get (insn) == 19 && 84690 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84691 Field_dsp340050b49a6c_fld3919dual_slot2_Slot_dual_slot2_get (insn) == 0) 84692 return OPCODE_AR2CM_DUP; 84693 if (Field_dsp340050b49a6c_fld3399dual_slot2_Slot_dual_slot2_get (insn) == 19 && 84694 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84695 Field_dsp340050b49a6c_fld3931dual_slot2_Slot_dual_slot2_get (insn) == 0) 84696 return OPCODE_ARGMAX8; 84697 if (Field_dsp340050b49a6c_fld3401dual_slot2_Slot_dual_slot2_get (insn) == 33 && 84698 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84699 Field_dsp340050b49a6c_fld3934dual_slot2_Slot_dual_slot2_get (insn) == 0) 84700 return OPCODE_SUBMEAN; 84701 if (Field_dsp340050b49a6c_fld3403dual_slot2_Slot_dual_slot2_get (insn) == 41 && 84702 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84703 Field_dsp340050b49a6c_fld3922dual_slot2_Slot_dual_slot2_get (insn) == 0) 84704 return OPCODE_PQ2CM; 84705 if (Field_dsp340050b49a6c_fld3404dual_slot2_Slot_dual_slot2_get (insn) == 25 && 84706 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84707 Field_dsp340050b49a6c_fld3910dual_slot2_Slot_dual_slot2_get (insn) == 0) 84708 return OPCODE_SSAI; 84709 if (Field_dsp340050b49a6c_fld3406dual_slot2_Slot_dual_slot2_get (insn) == 9 && 84710 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84711 Field_dsp340050b49a6c_fld3935dual_slot2_Slot_dual_slot2_get (insn) == 0) 84712 return OPCODE_SUBWRP; 84713 if (Field_dsp340050b49a6c_fld3407_Slot_dual_slot2_get (insn) == 1 && 84714 Field_op0_s21_Slot_dual_slot2_get (insn) == 2 && 84715 Field_dsp340050b49a6c_fld3905dual_slot2_Slot_dual_slot2_get (insn) == 0) 84716 return OPCODE_MOVI; 84717 if (Field_dsp340050b49a6c_fld3408dual_slot2_Slot_dual_slot2_get (insn) == 1 && 84718 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84719 Field_dsp340050b49a6c_fld3901dual_slot2_Slot_dual_slot2_get (insn) == 0) 84720 return OPCODE_BGEUI; 84721 if (Field_dsp340050b49a6c_fld3410_Slot_dual_slot2_get (insn) == 3 && 84722 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84723 Field_dsp340050b49a6c_fld3929dual_slot2_Slot_dual_slot2_get (insn) == 0) 84724 return OPCODE_SETTIEP; 84725 if (Field_dsp340050b49a6c_fld3411dual_slot2_Slot_dual_slot2_get (insn) == 5 && 84726 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84727 Field_dsp340050b49a6c_fld3933dual_slot2_Slot_dual_slot2_get (insn) == 0) 84728 return OPCODE_ASLM32; 84729 if (Field_dsp340050b49a6c_fld3412dual_slot2_Slot_dual_slot2_get (insn) == 18 && 84730 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84731 Field_dsp340050b49a6c_fld3927dual_slot2_Slot_dual_slot2_get (insn) == 0) 84732 return OPCODE_QREADY; 84733 if (Field_dsp340050b49a6c_fld3413dual_slot2_Slot_dual_slot2_get (insn) == 19 && 84734 Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84735 Field_dsp340050b49a6c_fld3930dual_slot2_Slot_dual_slot2_get (insn) == 0) 84736 return OPCODE_WRTBSIGQM; 84737 if (Field_dsp340050b49a6c_fld3414dual_slot2_Slot_dual_slot2_get (insn) == 1 && 84738 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84739 return OPCODE_ADDMI; 84740 if (Field_dsp340050b49a6c_fld3415dual_slot2_Slot_dual_slot2_get (insn) == 17 && 84741 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84742 return OPCODE_BALL; 84743 if (Field_dsp340050b49a6c_fld3416dual_slot2_Slot_dual_slot2_get (insn) == 33 && 84744 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84745 return OPCODE_BANY; 84746 if (Field_dsp340050b49a6c_fld3417dual_slot2_Slot_dual_slot2_get (insn) == 49 && 84747 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84748 return OPCODE_BBC; 84749 if (Field_dsp340050b49a6c_fld3418dual_slot2_Slot_dual_slot2_get (insn) == 1 && 84750 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84751 return OPCODE_BBCI; 84752 if (Field_dsp340050b49a6c_fld3419dual_slot2_Slot_dual_slot2_get (insn) == 18 && 84753 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84754 return OPCODE_BBS; 84755 if (Field_dsp340050b49a6c_fld3420dual_slot2_Slot_dual_slot2_get (insn) == 19 && 84756 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84757 return OPCODE_BGE; 84758 if (Field_dsp340050b49a6c_fld3421dual_slot2_Slot_dual_slot2_get (insn) == 34 && 84759 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84760 return OPCODE_BEQ; 84761 if (Field_dsp340050b49a6c_fld3422dual_slot2_Slot_dual_slot2_get (insn) == 35 && 84762 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84763 return OPCODE_BGEU; 84764 if (Field_dsp340050b49a6c_fld3423dual_slot2_Slot_dual_slot2_get (insn) == 50 && 84765 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84766 return OPCODE_BLT; 84767 if (Field_dsp340050b49a6c_fld3424dual_slot2_Slot_dual_slot2_get (insn) == 51 && 84768 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84769 return OPCODE_BLTU; 84770 if (Field_dsp340050b49a6c_fld3425dual_slot2_Slot_dual_slot2_get (insn) == 2 && 84771 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84772 return OPCODE_BBSI; 84773 if (Field_dsp340050b49a6c_fld3426dual_slot2_Slot_dual_slot2_get (insn) == 6 && 84774 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84775 return OPCODE_BNALL; 84776 if (Field_dsp340050b49a6c_fld3427dual_slot2_Slot_dual_slot2_get (insn) == 7 && 84777 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84778 return OPCODE_ASL32; 84779 if (Field_dsp340050b49a6c_fld3428dual_slot2_Slot_dual_slot2_get (insn) == 23 && 84780 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84781 return OPCODE_ASR32; 84782 if (Field_dsp340050b49a6c_fld3429dual_slot2_Slot_dual_slot2_get (insn) == 39 && 84783 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84784 return OPCODE_MOVCND8_0; 84785 if (Field_dsp340050b49a6c_fld3430dual_slot2_Slot_dual_slot2_get (insn) == 55 && 84786 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84787 return OPCODE_MOVCND8_3; 84788 if (Field_dsp340050b49a6c_fld3431dual_slot2_Slot_dual_slot2_get (insn) == 71 && 84789 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84790 return OPCODE_MOVCND8_1; 84791 if (Field_dsp340050b49a6c_fld3432dual_slot2_Slot_dual_slot2_get (insn) == 87 && 84792 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84793 return OPCODE_MOVCND8_4; 84794 if (Field_dsp340050b49a6c_fld3433dual_slot2_Slot_dual_slot2_get (insn) == 103 && 84795 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84796 return OPCODE_MOVCND8_5; 84797 if (Field_dsp340050b49a6c_fld3434dual_slot2_Slot_dual_slot2_get (insn) == 119 && 84798 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84799 return OPCODE_MOVCND8_6; 84800 if (Field_dsp340050b49a6c_fld3435dual_slot2_Slot_dual_slot2_get (insn) == 135 && 84801 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84802 return OPCODE_MOVCND8_2; 84803 if (Field_dsp340050b49a6c_fld3436dual_slot2_Slot_dual_slot2_get (insn) == 151 && 84804 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84805 return OPCODE_MOVCND8_7; 84806 if (Field_dsp340050b49a6c_fld3437dual_slot2_Slot_dual_slot2_get (insn) == 167 && 84807 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84808 return OPCODE_MOVCND_0; 84809 if (Field_dsp340050b49a6c_fld3438dual_slot2_Slot_dual_slot2_get (insn) == 183 && 84810 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84811 return OPCODE_MOVCND_2; 84812 if (Field_dsp340050b49a6c_fld3439dual_slot2_Slot_dual_slot2_get (insn) == 199 && 84813 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84814 return OPCODE_MOVCND_1; 84815 if (Field_dsp340050b49a6c_fld3440dual_slot2_Slot_dual_slot2_get (insn) == 215 && 84816 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84817 return OPCODE_MOVCND_3; 84818 if (Field_dsp340050b49a6c_fld3441dual_slot2_Slot_dual_slot2_get (insn) == 231 && 84819 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84820 return OPCODE_MOVCND_4; 84821 if (Field_dsp340050b49a6c_fld3442dual_slot2_Slot_dual_slot2_get (insn) == 247 && 84822 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84823 return OPCODE_MOVCND_5; 84824 if (Field_dsp340050b49a6c_fld3443dual_slot2_Slot_dual_slot2_get (insn) == 20 && 84825 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84826 return OPCODE_BNE; 84827 if (Field_dsp340050b49a6c_fld3444dual_slot2_Slot_dual_slot2_get (insn) == 261 && 84828 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84829 return OPCODE_MOVCND_6; 84830 if (Field_dsp340050b49a6c_fld3445dual_slot2_Slot_dual_slot2_get (insn) == 277 && 84831 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84832 return OPCODE_PERM; 84833 if (Field_dsp340050b49a6c_fld3446dual_slot2_Slot_dual_slot2_get (insn) == 1172 && 84834 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84835 return OPCODE_ADD16; 84836 if (Field_dsp340050b49a6c_fld3448dual_slot2_Slot_dual_slot2_get (insn) == 2346 && 84837 Field_op0_s21_Slot_dual_slot2_get (insn) == 1 && 84838 Field_dsp340050b49a6c_fld3925dual_slot2_Slot_dual_slot2_get (insn) == 0) 84839 return OPCODE_PUSH128; 84840 if (Field_dsp340050b49a6c_fld3450dual_slot2_Slot_dual_slot2_get (insn) == 2347 && 84841 Field_op0_s21_Slot_dual_slot2_get (insn) == 1 && 84842 Field_dsp340050b49a6c_fld2046_Slot_dual_slot2_get (insn) == 0) 84843 return OPCODE_ANY8; 84844 if (Field_dsp340050b49a6c_fld3451dual_slot2_Slot_dual_slot2_get (insn) == 587 && 84845 Field_op0_s21_Slot_dual_slot2_get (insn) == 1 && 84846 Field_dsp340050b49a6c_fld3914dual_slot2_Slot_dual_slot2_get (insn) == 0) 84847 return OPCODE_ANY4; 84848 switch (Field_dsp340050b49a6c_fld3453dual_slot2_Slot_dual_slot2_get (insn)) 84849 { 84850 case 4869: 84851 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84852 return OPCODE_NSA; 84853 break; 84854 case 4885: 84855 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84856 return OPCODE_NSAU; 84857 break; 84858 case 4901: 84859 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84860 return OPCODE_PUSH128_PQ; 84861 break; 84862 case 4917: 84863 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84864 return OPCODE_SUBARX; 84865 break; 84866 } 84867 if (Field_dsp340050b49a6c_fld3454dual_slot2_Slot_dual_slot2_get (insn) == 2469 && 84868 Field_op0_s21_Slot_dual_slot2_get (insn) == 1 && 84869 Field_dsp340050b49a6c_fld3466_Slot_dual_slot2_get (insn) == 0) 84870 return OPCODE_PUSH32; 84871 if (Field_dsp340050b49a6c_fld3456dual_slot2_Slot_dual_slot2_get (insn) == 2485 && 84872 Field_op0_s21_Slot_dual_slot2_get (insn) == 1 && 84873 Field_dsp340050b49a6c_fld3466_Slot_dual_slot2_get (insn) == 0) 84874 return OPCODE_WRTIEP; 84875 if (Field_dsp340050b49a6c_fld3457dual_slot2_Slot_dual_slot2_get (insn) == 629 && 84876 Field_op0_s21_Slot_dual_slot2_get (insn) == 1 && 84877 Field_dsp340050b49a6c_fld3917dual_slot2_Slot_dual_slot2_get (insn) == 0) 84878 return OPCODE_SET_EXT_REGS; 84879 if (Field_dsp340050b49a6c_fld3458dual_slot2_Slot_dual_slot2_get (insn) == 85 && 84880 Field_op0_s21_Slot_dual_slot2_get (insn) == 1 && 84881 Field_dsp340050b49a6c_fld3919dual_slot2_Slot_dual_slot2_get (insn) == 0) 84882 return OPCODE_ADDAR2; 84883 if (Field_dsp340050b49a6c_fld3459dual_slot2_Slot_dual_slot2_get (insn) == 53 && 84884 Field_op0_s21_Slot_dual_slot2_get (insn) == 1 && 84885 Field_dsp340050b49a6c_fld3896dual_slot2_Slot_dual_slot2_get (insn) == 0) 84886 return OPCODE_MOV_N; 84887 if (Field_dsp340050b49a6c_fld3460dual_slot2_Slot_dual_slot2_get (insn) == 11 && 84888 Field_op0_s21_Slot_dual_slot2_get (insn) == 1 && 84889 Field_dsp340050b49a6c_fld3921dual_slot2_Slot_dual_slot2_get (insn) == 0) 84890 return OPCODE_MOVCND_7; 84891 if (Field_dsp340050b49a6c_fld3461dual_slot2_Slot_dual_slot2_get (insn) == 9 && 84892 Field_op0_s21_Slot_dual_slot2_get (insn) == 1 && 84893 Field_dsp340050b49a6c_fld2049_Slot_dual_slot2_get (insn) == 0) 84894 return OPCODE_BNONE; 84895 if (Field_dsp340050b49a6c_fld3462dual_slot2_Slot_dual_slot2_get (insn) == 49 && 84896 Field_op0_s21_Slot_dual_slot2_get (insn) == 1 && 84897 Field_dsp340050b49a6c_fld3894dual_slot2_Slot_dual_slot2_get (insn) == 0) 84898 return OPCODE_AR2CM_LN; 84899 if (Field_dsp340050b49a6c_fld3464dual_slot2_Slot_dual_slot2_get (insn) == 53 && 84900 Field_op0_s21_Slot_dual_slot2_get (insn) == 1 && 84901 Field_dsp340050b49a6c_fld3894dual_slot2_Slot_dual_slot2_get (insn) == 0) 84902 return OPCODE_BEQZ_N; 84903 if (Field_dsp340050b49a6c_fld3465dual_slot2_Slot_dual_slot2_get (insn) == 29 && 84904 Field_op0_s21_Slot_dual_slot2_get (insn) == 1 && 84905 Field_dsp340050b49a6c_fld3895dual_slot2_Slot_dual_slot2_get (insn) == 0) 84906 return OPCODE_BNEZ_N; 84907 if (Field_dsp340050b49a6c_fld3467dual_slot2_Slot_dual_slot2_get (insn) == 1 && 84908 Field_op0_s21_Slot_dual_slot2_get (insn) == 1 && 84909 Field_dsp340050b49a6c_fld3899dual_slot2_Slot_dual_slot2_get (insn) == 0) 84910 return OPCODE_ADDI; 84911 if (Field_dsp340050b49a6c_fld3468dual_slot2_Slot_dual_slot2_get (insn) == 3 && 84912 Field_op0_s21_Slot_dual_slot2_get (insn) == 1 && 84913 Field_dsp340050b49a6c_fld3897dual_slot2_Slot_dual_slot2_get (insn) == 0) 84914 return OPCODE_MOVI_N; 84915 switch (Field_dsp340050b49a6c_fld3469dual_slot2_Slot_dual_slot2_get (insn)) 84916 { 84917 case 24: 84918 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84919 return OPCODE_SLLI; 84920 break; 84921 case 25: 84922 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84923 return OPCODE_SRAI; 84924 break; 84925 } 84926 if (Field_dsp340050b49a6c_fld3470dual_slot2_Slot_dual_slot2_get (insn) == 80 && 84927 Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84928 return OPCODE_ASLM; 84929 if (Field_dsp340050b49a6c_fld3471dual_slot2_Slot_dual_slot2_get (insn) == 81 && 84930 Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84931 return OPCODE_CMP8; 84932 if (Field_dsp340050b49a6c_fld3472dual_slot2_Slot_dual_slot2_get (insn) == 82 && 84933 Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84934 return OPCODE_CMP_I; 84935 if (Field_dsp340050b49a6c_fld3473dual_slot2_Slot_dual_slot2_get (insn) == 83 && 84936 Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84937 return OPCODE_LSRM; 84938 if (Field_dsp340050b49a6c_fld3474dual_slot2_Slot_dual_slot2_get (insn) == 84 && 84939 Field_op0_s21_Slot_dual_slot2_get (insn) == 2) 84940 return OPCODE_CMP_R; 84941 if (Field_dsp340050b49a6c_fld3475dual_slot2_Slot_dual_slot2_get (insn) == 325 && 84942 Field_op0_s21_Slot_dual_slot2_get (insn) == 2 && 84943 Field_dsp340050b49a6c_fld3898dual_slot2_Slot_dual_slot2_get (insn) == 0) 84944 return OPCODE_ABS; 84945 if (Field_dsp340050b49a6c_fld3477dual_slot2_Slot_dual_slot2_get (insn) == 341 && 84946 Field_op0_s21_Slot_dual_slot2_get (insn) == 2 && 84947 Field_dsp340050b49a6c_fld3898dual_slot2_Slot_dual_slot2_get (insn) == 0) 84948 return OPCODE_SRA; 84949 if (Field_dsp340050b49a6c_fld3478dual_slot2_Slot_dual_slot2_get (insn) == 181 && 84950 Field_op0_s21_Slot_dual_slot2_get (insn) == 2 && 84951 Field_dsp340050b49a6c_fld3908dual_slot2_Slot_dual_slot2_get (insn) == 0) 84952 return OPCODE_SRL; 84953 if (Field_dsp340050b49a6c_fld3479dual_slot2_Slot_dual_slot2_get (insn) == 43 && 84954 Field_op0_s21_Slot_dual_slot2_get (insn) == 2 && 84955 Field_dsp340050b49a6c_fld3906dual_slot2_Slot_dual_slot2_get (insn) == 0) 84956 return OPCODE_NEG; 84957 if (Field_dsp340050b49a6c_fld3480dual_slot2_Slot_dual_slot2_get (insn) == 22 && 84958 Field_op0_s21_Slot_dual_slot2_get (insn) == 2 && 84959 Field_s4_Slot_dual_slot2_get (insn) == 0) 84960 return OPCODE_LSLM; 84961 if (Field_dsp340050b49a6c_fld3481dual_slot2_Slot_dual_slot2_get (insn) == 23 && 84962 Field_op0_s21_Slot_dual_slot2_get (insn) == 2 && 84963 Field_dsp340050b49a6c_fld2046_Slot_dual_slot2_get (insn) == 0) 84964 return OPCODE_CM2AR_LN; 84965 if (Field_dsp340050b49a6c_fld3482dual_slot2_Slot_dual_slot2_get (insn) == 2 && 84966 Field_op0_s21_Slot_dual_slot2_get (insn) == 2 && 84967 Field_dsp340050b49a6c_fld3903dual_slot2_Slot_dual_slot2_get (insn) == 0) 84968 return OPCODE_BLTZ; 84969 if (Field_dsp340050b49a6c_fld3484dual_slot2_Slot_dual_slot2_get (insn) == 3 && 84970 Field_op0_s21_Slot_dual_slot2_get (insn) == 2 && 84971 Field_dsp340050b49a6c_fld3916dual_slot2_Slot_dual_slot2_get (insn) == 0) 84972 return OPCODE_XORB; 84973 if (Field_r_Slot_dual_slot2_get (insn) == 0 && 84974 Field_op0_s21_Slot_dual_slot2_get (insn) == 1) 84975 return OPCODE_BITFINS; 84976 switch (Field_t_Slot_dual_slot2_get (insn)) 84977 { 84978 case 0: 84979 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 0) 84980 return OPCODE_BITFEXT; 84981 break; 84982 case 8: 84983 if (Field_op0_s21_Slot_dual_slot2_get (insn) == 0 && 84984 Field_dsp340050b49a6c_fld3314_Slot_dual_slot2_get (insn) == 0) 84985 return OPCODE_BLTI; 84986 break; 84987 } 84988 return XTENSA_UNDEFINED; 84989} 84990 84991static int 84992Slot_dual_slot0_decode (const xtensa_insnbuf insn) 84993{ 84994 if (Field_dsp340050b49a6c_fld2056_Slot_dual_slot0_get (insn) == 3 && 84995 Field_op0_s23_Slot_dual_slot0_get (insn) == 2 && 84996 Field_imm8_Slot_dual_slot0_get (insn) == 0) 84997 return OPCODE_MOVCM2PQ; 84998 switch (Field_dsp340050b49a6c_fld2057_Slot_dual_slot0_get (insn)) 84999 { 85000 case 2842: 85001 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85002 return OPCODE_AR2CM_DUP; 85003 break; 85004 case 2843: 85005 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85006 return OPCODE_MOV_N; 85007 break; 85008 case 2874: 85009 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85010 return OPCODE_NSA; 85011 break; 85012 case 2906: 85013 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85014 return OPCODE_NSAU; 85015 break; 85016 case 2970: 85017 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85018 return OPCODE_PUSH128_PQ; 85019 break; 85020 } 85021 switch (Field_dsp340050b49a6c_fld3487dual_slot0_Slot_dual_slot0_get (insn)) 85022 { 85023 case 0: 85024 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 0) 85025 return OPCODE_BBCI; 85026 break; 85027 case 1: 85028 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 0) 85029 return OPCODE_BBSI; 85030 break; 85031 } 85032 switch (Field_dsp340050b49a6c_fld3488dual_slot0_Slot_dual_slot0_get (insn)) 85033 { 85034 case 0: 85035 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85036 return OPCODE_EXTUI; 85037 break; 85038 case 3: 85039 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4 && 85040 Field_sae_Slot_dual_slot0_get (insn) == 0) 85041 return OPCODE_ULT_S; 85042 break; 85043 } 85044 switch (Field_dsp340050b49a6c_fld3489dual_slot0_Slot_dual_slot0_get (insn)) 85045 { 85046 case 2: 85047 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85048 return OPCODE_BEQZ; 85049 break; 85050 case 3: 85051 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85052 return OPCODE_BNEZ; 85053 break; 85054 case 4: 85055 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85056 return OPCODE_BGEZ; 85057 break; 85058 case 5: 85059 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4 && 85060 Field_dsp340050b49a6c_fld2079_Slot_dual_slot0_get (insn) == 0) 85061 return OPCODE_ULE_S; 85062 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85063 return OPCODE_LSI; 85064 break; 85065 case 6: 85066 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85067 return OPCODE_LSIU; 85068 break; 85069 case 7: 85070 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85071 return OPCODE_MOVI; 85072 break; 85073 case 8: 85074 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85075 return OPCODE_BLTZ; 85076 break; 85077 case 9: 85078 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85079 return OPCODE_SSI; 85080 break; 85081 case 10: 85082 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85083 return OPCODE_SSIU; 85084 break; 85085 case 14: 85086 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85087 Field_dsp340050b49a6c_fld2037_Slot_dual_slot0_get (insn) == 0) 85088 return OPCODE_LCM_U; 85089 break; 85090 } 85091 if (Field_dsp340050b49a6c_fld3490dual_slot0_Slot_dual_slot0_get (insn) == 88 && 85092 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85093 return OPCODE_LAC32_R; 85094 if (Field_dsp340050b49a6c_fld3491dual_slot0_Slot_dual_slot0_get (insn) == 177 && 85095 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85096 return OPCODE_LAC_IH; 85097 if (Field_dsp340050b49a6c_fld3492dual_slot0_Slot_dual_slot0_get (insn) == 185 && 85098 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85099 return OPCODE_LAC_RL; 85100 if (Field_dsp340050b49a6c_fld3493dual_slot0_Slot_dual_slot0_get (insn) == 178 && 85101 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85102 return OPCODE_LAC_IL; 85103 if (Field_dsp340050b49a6c_fld3494dual_slot0_Slot_dual_slot0_get (insn) == 355 && 85104 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85105 return OPCODE_LAC2X64_0; 85106 if (Field_dsp340050b49a6c_fld3496dual_slot0_Slot_dual_slot0_get (insn) == 371 && 85107 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85108 return OPCODE_LAC2X64_2; 85109 if (Field_dsp340050b49a6c_fld3497dual_slot0_Slot_dual_slot0_get (insn) == 362 && 85110 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85111 return OPCODE_LAC2X64_1; 85112 if (Field_dsp340050b49a6c_fld3498dual_slot0_Slot_dual_slot0_get (insn) == 363 && 85113 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85114 return OPCODE_LAC2X64_3; 85115 if (Field_dsp340050b49a6c_fld3499dual_slot0_Slot_dual_slot0_get (insn) == 5750 && 85116 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85117 return OPCODE_GET_LLR_BUF; 85118 if (Field_dsp340050b49a6c_fld3500dual_slot0_Slot_dual_slot0_get (insn) == 11502 && 85119 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85120 return OPCODE_ANY4; 85121 if (Field_dsp340050b49a6c_fld3502dual_slot0_Slot_dual_slot0_get (insn) == 23006 && 85122 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85123 return OPCODE_ANY8; 85124 if (Field_dsp340050b49a6c_fld3504dual_slot0_Slot_dual_slot0_get (insn) == 23007 && 85125 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85126 return OPCODE_GET_SMOD_BUF; 85127 if (Field_dsp340050b49a6c_fld3505dual_slot0_Slot_dual_slot0_get (insn) == 11628 && 85128 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85129 return OPCODE_PUSH2X128_PQ; 85130 switch (Field_dsp340050b49a6c_fld3506dual_slot0_Slot_dual_slot0_get (insn)) 85131 { 85132 case 23258: 85133 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85134 return OPCODE_POP128_2PQ_1; 85135 break; 85136 case 23259: 85137 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85138 return OPCODE_POP128_2PQ_3; 85139 break; 85140 case 23260: 85141 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85142 return OPCODE_POP128_2PQ_2; 85143 break; 85144 case 23261: 85145 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85146 return OPCODE_POP128_2PQ_4; 85147 break; 85148 case 23262: 85149 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85150 return OPCODE_POP128_2PQ_5; 85151 break; 85152 case 23263: 85153 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85154 return OPCODE_SSAI; 85155 break; 85156 case 23504: 85157 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85158 return OPCODE_POP128_2PQ_0; 85159 break; 85160 } 85161 switch (Field_dsp340050b49a6c_fld3507dual_slot0_Slot_dual_slot0_get (insn)) 85162 { 85163 case 47010: 85164 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85165 return OPCODE_POP2X128_2PQ_01; 85166 break; 85167 case 47011: 85168 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85169 return OPCODE_POP2X128_2PQ_23; 85170 break; 85171 case 47012: 85172 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85173 return OPCODE_POP2X128_2PQ_03; 85174 break; 85175 case 47013: 85176 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85177 return OPCODE_SET_LLR_POS; 85178 break; 85179 case 47014: 85180 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85181 return OPCODE_SET_PERM_REG; 85182 break; 85183 case 47015: 85184 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85185 return OPCODE_SET_PHASOR_N; 85186 break; 85187 case 47016: 85188 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85189 return OPCODE_POP2X128_2PQ_21; 85190 break; 85191 case 47017: 85192 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85193 return OPCODE_SET_PHASOR_OFFSET; 85194 break; 85195 case 47018: 85196 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85197 return OPCODE_SET_SCALE_REG; 85198 break; 85199 case 47019: 85200 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85201 return OPCODE_SET_SOV; 85202 break; 85203 case 47020: 85204 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85205 return OPCODE_SET_SMOD_POS; 85206 break; 85207 case 47021: 85208 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85209 return OPCODE_SET_WGHT; 85210 break; 85211 case 47022: 85212 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85213 return OPCODE_SSA8B; 85214 break; 85215 case 47023: 85216 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85217 return OPCODE_SSA8L; 85218 break; 85219 } 85220 if (Field_dsp340050b49a6c_fld3508dual_slot0_Slot_dual_slot0_get (insn) == 47024 && 85221 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85222 return OPCODE_CLRCM; 85223 if (Field_dsp340050b49a6c_fld3509dual_slot0_Slot_dual_slot0_get (insn) == 47025 && 85224 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85225 return OPCODE_GET_HSAR; 85226 if (Field_dsp340050b49a6c_fld3510dual_slot0_Slot_dual_slot0_get (insn) == 47026 && 85227 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85228 return OPCODE_GET_HSAR2SAR; 85229 if (Field_dsp340050b49a6c_fld3511dual_slot0_Slot_dual_slot0_get (insn) == 47027 && 85230 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85231 return OPCODE_POP128_0; 85232 if (Field_dsp340050b49a6c_fld3512dual_slot0_Slot_dual_slot0_get (insn) == 47028 && 85233 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85234 return OPCODE_GET_SAR; 85235 if (Field_dsp340050b49a6c_fld3513dual_slot0_Slot_dual_slot0_get (insn) == 47029 && 85236 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85237 return OPCODE_POP128_1; 85238 if (Field_dsp340050b49a6c_fld3514dual_slot0_Slot_dual_slot0_get (insn) == 47030 && 85239 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85240 return OPCODE_POP128_2; 85241 if (Field_dsp340050b49a6c_fld3515dual_slot0_Slot_dual_slot0_get (insn) == 47031 && 85242 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85243 return OPCODE_POP128_3; 85244 if (Field_dsp340050b49a6c_fld3516dual_slot0_Slot_dual_slot0_get (insn) == 47032 && 85245 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85246 return OPCODE_GET_SMOD_OFFSET_TABLE; 85247 if (Field_dsp340050b49a6c_fld3517dual_slot0_Slot_dual_slot0_get (insn) == 47033 && 85248 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85249 return OPCODE_POP128_4; 85250 if (Field_dsp340050b49a6c_fld3518dual_slot0_Slot_dual_slot0_get (insn) == 23517 && 85251 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85252 Field_s8_Slot_dual_slot0_get (insn) == 0) 85253 return OPCODE_POP128_5; 85254 if (Field_dsp340050b49a6c_fld3519dual_slot0_Slot_dual_slot0_get (insn) == 11759 && 85255 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85256 Field_dsp340050b49a6c_fld3939dual_slot0_Slot_dual_slot0_get (insn) == 0) 85257 return OPCODE_NOP; 85258 if (Field_dsp340050b49a6c_fld3520dual_slot0_Slot_dual_slot0_get (insn) == 5942 && 85259 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85260 Field_dsp340050b49a6c_fld2056_Slot_dual_slot0_get (insn) == 0) 85261 return OPCODE_SSL; 85262 if (Field_dsp340050b49a6c_fld3522dual_slot0_Slot_dual_slot0_get (insn) == 5943 && 85263 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85264 Field_dsp340050b49a6c_fld3950dual_slot0_Slot_dual_slot0_get (insn) == 0) 85265 return OPCODE_POP16LLR_1; 85266 if (Field_dsp340050b49a6c_fld3523dual_slot0_Slot_dual_slot0_get (insn) == 1501 && 85267 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85268 Field_bbi_Slot_dual_slot0_get (insn) == 0) 85269 return OPCODE_SSR; 85270 if (Field_dsp340050b49a6c_fld3524dual_slot0_Slot_dual_slot0_get (insn) == 765 && 85271 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85272 Field_dsp340050b49a6c_fld3943dual_slot0_Slot_dual_slot0_get (insn) == 0) 85273 return OPCODE_CLRAC; 85274 if (Field_dsp340050b49a6c_fld3527dual_slot0_Slot_dual_slot0_get (insn) == 45 && 85275 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85276 Field_dsp340050b49a6c_fld2049_Slot_dual_slot0_get (insn) == 0) 85277 return OPCODE_LAC_RH; 85278 switch (Field_dsp340050b49a6c_fld3529dual_slot0_Slot_dual_slot0_get (insn)) 85279 { 85280 case 707: 85281 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85282 return OPCODE_AR2CM_LN; 85283 break; 85284 case 711: 85285 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85286 return OPCODE_AR2CM_LN_I; 85287 break; 85288 } 85289 if (Field_dsp340050b49a6c_fld3530dual_slot0_Slot_dual_slot0_get (insn) == 359 && 85290 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85291 Field_dsp340050b49a6c_fld2072_Slot_dual_slot0_get (insn) == 0) 85292 return OPCODE_AR2CM_LN_R; 85293 switch (Field_dsp340050b49a6c_fld3531_Slot_dual_slot0_get (insn)) 85294 { 85295 case 120: 85296 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85297 return OPCODE_SAC2X32; 85298 break; 85299 case 121: 85300 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85301 return OPCODE_SAC32_R; 85302 break; 85303 case 122: 85304 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85305 return OPCODE_SCM_PINC; 85306 break; 85307 case 123: 85308 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85309 return OPCODE_SLLI; 85310 break; 85311 case 124: 85312 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85313 return OPCODE_SCM_U; 85314 break; 85315 case 125: 85316 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85317 return OPCODE_SRAI; 85318 break; 85319 } 85320 if (Field_dsp340050b49a6c_fld3532dual_slot0_Slot_dual_slot0_get (insn) == 183 && 85321 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85322 Field_dsp340050b49a6c_fld3602_Slot_dual_slot0_get (insn) == 0) 85323 return OPCODE_BEQZ_N; 85324 if (Field_dsp340050b49a6c_fld3533dual_slot0_Slot_dual_slot0_get (insn) == 95 && 85325 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85326 Field_dsp340050b49a6c_fld3936dual_slot0_Slot_dual_slot0_get (insn) == 0) 85327 return OPCODE_BNEZ_N; 85328 if (Field_dsp340050b49a6c_fld3535dual_slot0_Slot_dual_slot0_get (insn) == 48 && 85329 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85330 Field_dsp340050b49a6c_fld2066_Slot_dual_slot0_get (insn) == 0) 85331 return OPCODE_LAC2X32; 85332 if (Field_dsp340050b49a6c_fld3536dual_slot0_Slot_dual_slot0_get (insn) == 193 && 85333 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85334 Field_dsp340050b49a6c_fld2060_Slot_dual_slot0_get (insn) == 0) 85335 return OPCODE_POP128_2M_0; 85336 if (Field_dsp340050b49a6c_fld3537dual_slot0_Slot_dual_slot0_get (insn) == 197 && 85337 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85338 Field_dsp340050b49a6c_fld2060_Slot_dual_slot0_get (insn) == 0) 85339 return OPCODE_POP128_2M_2; 85340 if (Field_dsp340050b49a6c_fld3538dual_slot0_Slot_dual_slot0_get (insn) == 101 && 85341 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85342 Field_dsp340050b49a6c_fld3957dual_slot0_Slot_dual_slot0_get (insn) == 0) 85343 return OPCODE_POP128_2M_3; 85344 if (Field_dsp340050b49a6c_fld3539dual_slot0_Slot_dual_slot0_get (insn) == 25 && 85345 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85346 Field_dsp340050b49a6c_fld3954dual_slot0_Slot_dual_slot0_get (insn) == 0) 85347 return OPCODE_POP128_2M_1; 85348 if (Field_dsp340050b49a6c_fld3541dual_slot0_Slot_dual_slot0_get (insn) == 104 && 85349 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85350 return OPCODE_LCM_PINC; 85351 if (Field_dsp340050b49a6c_fld3542dual_slot0_Slot_dual_slot0_get (insn) == 105 && 85352 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85353 return OPCODE_LP; 85354 if (Field_dsp340050b49a6c_fld3543dual_slot0_Slot_dual_slot0_get (insn) == 106 && 85355 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85356 return OPCODE_LQ; 85357 if (Field_dsp340050b49a6c_fld3544dual_slot0_Slot_dual_slot0_get (insn) == 3331 && 85358 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85359 return OPCODE_ABS; 85360 if (Field_dsp340050b49a6c_fld3545dual_slot0_Slot_dual_slot0_get (insn) == 3339 && 85361 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85362 return OPCODE_CONJ; 85363 if (Field_dsp340050b49a6c_fld3546dual_slot0_Slot_dual_slot0_get (insn) == 3347 && 85364 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85365 return OPCODE_MOVCM; 85366 if (Field_dsp340050b49a6c_fld3547dual_slot0_Slot_dual_slot0_get (insn) == 3355 && 85367 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85368 return OPCODE_NEGCM; 85369 if (Field_dsp340050b49a6c_fld3548dual_slot0_Slot_dual_slot0_get (insn) == 3363 && 85370 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85371 return OPCODE_MOV_I; 85372 if (Field_dsp340050b49a6c_fld3549dual_slot0_Slot_dual_slot0_get (insn) == 3371 && 85373 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85374 return OPCODE_SRA; 85375 if (Field_dsp340050b49a6c_fld3550dual_slot0_Slot_dual_slot0_get (insn) == 3379 && 85376 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85377 return OPCODE_SRL; 85378 if (Field_dsp340050b49a6c_fld3551dual_slot0_Slot_dual_slot0_get (insn) == 6763 && 85379 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85380 return OPCODE_CLB_C; 85381 switch (Field_dsp340050b49a6c_fld3552_Slot_dual_slot0_get (insn)) 85382 { 85383 case 146: 85384 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85385 return OPCODE_EXT; 85386 break; 85387 case 147: 85388 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85389 return OPCODE_PUSH128_M; 85390 break; 85391 case 148: 85392 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85393 return OPCODE_EXT_R; 85394 break; 85395 case 149: 85396 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85397 return OPCODE_SAC2X64_0; 85398 break; 85399 case 150: 85400 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85401 return OPCODE_SAC2X64_1; 85402 break; 85403 case 151: 85404 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85405 return OPCODE_SAC2X64_2; 85406 break; 85407 } 85408 if (Field_dsp340050b49a6c_fld3553dual_slot0_Slot_dual_slot0_get (insn) == 6779 && 85409 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85410 return OPCODE_CLB_R; 85411 if (Field_dsp340050b49a6c_fld3554dual_slot0_Slot_dual_slot0_get (insn) == 3395 && 85412 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85413 return OPCODE_MOV_R; 85414 if (Field_dsp340050b49a6c_fld3555dual_slot0_Slot_dual_slot0_get (insn) == 6795 && 85415 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85416 return OPCODE_MINCLB_C; 85417 if (Field_dsp340050b49a6c_fld3556dual_slot0_Slot_dual_slot0_get (insn) == 6811 && 85418 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85419 return OPCODE_SMINCLB_C; 85420 if (Field_dsp340050b49a6c_fld3557dual_slot0_Slot_dual_slot0_get (insn) == 6819 && 85421 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85422 return OPCODE_MINCLB_R; 85423 if (Field_dsp340050b49a6c_fld3558dual_slot0_Slot_dual_slot0_get (insn) == 6835 && 85424 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85425 return OPCODE_SMINCLB_R; 85426 if (Field_dsp340050b49a6c_fld3559dual_slot0_Slot_dual_slot0_get (insn) == 6827 && 85427 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85428 return OPCODE_SET_LLR_BUF; 85429 if (Field_dsp340050b49a6c_fld3560dual_slot0_Slot_dual_slot0_get (insn) == 54555 && 85430 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85431 return OPCODE_GET_INTERP_EXT_L; 85432 if (Field_dsp340050b49a6c_fld3562dual_slot0_Slot_dual_slot0_get (insn) == 54587 && 85433 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85434 return OPCODE_GET_INTERP_EXT_N; 85435 if (Field_dsp340050b49a6c_fld3563dual_slot0_Slot_dual_slot0_get (insn) == 54619 && 85436 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85437 return OPCODE_GET_LLR_POS; 85438 if (Field_dsp340050b49a6c_fld3564dual_slot0_Slot_dual_slot0_get (insn) == 54651 && 85439 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85440 return OPCODE_GET_PHASOR_N; 85441 if (Field_dsp340050b49a6c_fld3565dual_slot0_Slot_dual_slot0_get (insn) == 54683 && 85442 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85443 return OPCODE_GET_PERM_REG; 85444 if (Field_dsp340050b49a6c_fld3566dual_slot0_Slot_dual_slot0_get (insn) == 54715 && 85445 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85446 return OPCODE_GET_PHASOR_OFFSET; 85447 if (Field_dsp340050b49a6c_fld3567dual_slot0_Slot_dual_slot0_get (insn) == 54747 && 85448 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85449 return OPCODE_GET_SCALE_REG; 85450 if (Field_dsp340050b49a6c_fld3568dual_slot0_Slot_dual_slot0_get (insn) == 54779 && 85451 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85452 return OPCODE_GET_SMOD_POS; 85453 if (Field_dsp340050b49a6c_fld3569dual_slot0_Slot_dual_slot0_get (insn) == 6851 && 85454 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85455 return OPCODE_PUSH128; 85456 if (Field_dsp340050b49a6c_fld3570dual_slot0_Slot_dual_slot0_get (insn) == 54795 && 85457 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85458 return OPCODE_GET_SOV; 85459 if (Field_dsp340050b49a6c_fld3571dual_slot0_Slot_dual_slot0_get (insn) == 54827 && 85460 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85461 return OPCODE_POP32_1; 85462 if (Field_dsp340050b49a6c_fld3572dual_slot0_Slot_dual_slot0_get (insn) == 54859 && 85463 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85464 return OPCODE_POP32_2; 85465 if (Field_dsp340050b49a6c_fld3573dual_slot0_Slot_dual_slot0_get (insn) == 54891 && 85466 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85467 return OPCODE_SET_SAR; 85468 if (Field_dsp340050b49a6c_fld3574dual_slot0_Slot_dual_slot0_get (insn) == 54923 && 85469 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85470 return OPCODE_POP32_3; 85471 if (Field_dsp340050b49a6c_fld3575dual_slot0_Slot_dual_slot0_get (insn) == 54955 && 85472 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85473 return OPCODE_SET_SMOD_OFFSET_TABLE; 85474 if (Field_dsp340050b49a6c_fld3576dual_slot0_Slot_dual_slot0_get (insn) == 109771 && 85475 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85476 return OPCODE_ADDAC_I2R; 85477 if (Field_dsp340050b49a6c_fld3577dual_slot0_Slot_dual_slot0_get (insn) == 109803 && 85478 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85479 return OPCODE_ADDAC_R2I; 85480 if (Field_dsp340050b49a6c_fld3578dual_slot0_Slot_dual_slot0_get (insn) == 110027 && 85481 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85482 return OPCODE_REDAC; 85483 if (Field_dsp340050b49a6c_fld3579dual_slot0_Slot_dual_slot0_get (insn) == 110059 && 85484 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85485 return OPCODE_REDAC2; 85486 if (Field_dsp340050b49a6c_fld3580dual_slot0_Slot_dual_slot0_get (insn) == 54803 && 85487 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85488 return OPCODE_GET_WGHT; 85489 if (Field_dsp340050b49a6c_fld3581dual_slot0_Slot_dual_slot0_get (insn) == 54811 && 85490 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85491 Field_dsp340050b49a6c_fld3620dual_slot0_Slot_dual_slot0_get (insn) == 0) 85492 return OPCODE_REDAC4; 85493 if (Field_dsp340050b49a6c_fld3582dual_slot0_Slot_dual_slot0_get (insn) == 27419 && 85494 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85495 Field_dsp340050b49a6c_fld3959dual_slot0_Slot_dual_slot0_get (insn) == 0) 85496 return OPCODE_REDACS; 85497 if (Field_dsp340050b49a6c_fld3583dual_slot0_Slot_dual_slot0_get (insn) == 13723 && 85498 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85499 Field_dsp340050b49a6c_fld3960dual_slot0_Slot_dual_slot0_get (insn) == 0) 85500 return OPCODE_SUBAC_I2R; 85501 switch (Field_dsp340050b49a6c_fld3584_Slot_dual_slot0_get (insn)) 85502 { 85503 case 2: 85504 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 2 && 85505 Field_dsp340050b49a6c_fld3937dual_slot0_Slot_dual_slot0_get (insn) == 0) 85506 return OPCODE_BLTUI; 85507 break; 85508 case 3: 85509 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 2 && 85510 Field_dsp340050b49a6c_fld3552_Slot_dual_slot0_get (insn) == 0) 85511 return OPCODE_ASLACM; 85512 break; 85513 } 85514 if (Field_dsp340050b49a6c_fld3585dual_slot0_Slot_dual_slot0_get (insn) == 6875 && 85515 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85516 Field_dsp340050b49a6c_fld3961dual_slot0_Slot_dual_slot0_get (insn) == 0) 85517 return OPCODE_SUBAC_R2I; 85518 if (Field_dsp340050b49a6c_fld3587dual_slot0_Slot_dual_slot0_get (insn) == 1723 && 85519 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85520 Field_dsp340050b49a6c_fld3610_Slot_dual_slot0_get (insn) == 0) 85521 return OPCODE_POP32_0; 85522 if (Field_dsp340050b49a6c_fld3588dual_slot0_Slot_dual_slot0_get (insn) == 219 && 85523 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85524 Field_dsp340050b49a6c_fld3938dual_slot0_Slot_dual_slot0_get (insn) == 0) 85525 return OPCODE_NEG; 85526 if (Field_dsp340050b49a6c_fld3589dual_slot0_Slot_dual_slot0_get (insn) == 106 && 85527 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85528 Field_s8_Slot_dual_slot0_get (insn) == 0) 85529 return OPCODE_LCM; 85530 if (Field_dsp340050b49a6c_fld3590dual_slot0_Slot_dual_slot0_get (insn) == 3331 && 85531 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85532 return OPCODE_EXT32_I; 85533 if (Field_dsp340050b49a6c_fld3591dual_slot0_Slot_dual_slot0_get (insn) == 3335 && 85534 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85535 return OPCODE_EXT32_R; 85536 if (Field_dsp340050b49a6c_fld3592dual_slot0_Slot_dual_slot0_get (insn) == 3339 && 85537 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85538 return OPCODE_EXT_2FIFO_0; 85539 if (Field_dsp340050b49a6c_fld3593dual_slot0_Slot_dual_slot0_get (insn) == 3343 && 85540 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85541 return OPCODE_EXT_R2FIFO_0; 85542 if (Field_dsp340050b49a6c_fld3594dual_slot0_Slot_dual_slot0_get (insn) == 3363 && 85543 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85544 return OPCODE_EXT_2FIFO_1; 85545 if (Field_dsp340050b49a6c_fld3595dual_slot0_Slot_dual_slot0_get (insn) == 3367 && 85546 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85547 return OPCODE_EXT_R2FIFO_1; 85548 if (Field_dsp340050b49a6c_fld3596dual_slot0_Slot_dual_slot0_get (insn) == 3371 && 85549 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85550 return OPCODE_EXT_R2FIFO_2; 85551 if (Field_dsp340050b49a6c_fld3597dual_slot0_Slot_dual_slot0_get (insn) == 3375 && 85552 Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85553 return OPCODE_EXT_R2FIFO_3; 85554 if (Field_dsp340050b49a6c_fld3598dual_slot0_Slot_dual_slot0_get (insn) == 851 && 85555 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85556 Field_dsp340050b49a6c_fld3951dual_slot0_Slot_dual_slot0_get (insn) == 0) 85557 return OPCODE_EXT_2FIFO_2; 85558 if (Field_dsp340050b49a6c_fld3599dual_slot0_Slot_dual_slot0_get (insn) == 855 && 85559 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85560 Field_dsp340050b49a6c_fld3941dual_slot0_Slot_dual_slot0_get (insn) == 0) 85561 return OPCODE_SET_SMOD_BUF; 85562 if (Field_dsp340050b49a6c_fld3600dual_slot0_Slot_dual_slot0_get (insn) == 219 && 85563 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85564 Field_dsp340050b49a6c_fld3952dual_slot0_Slot_dual_slot0_get (insn) == 0) 85565 return OPCODE_EXT_2FIFO_3; 85566 if (Field_dsp340050b49a6c_fld3601dual_slot0_Slot_dual_slot0_get (insn) == 213 && 85567 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85568 Field_dsp340050b49a6c_fld3945dual_slot0_Slot_dual_slot0_get (insn) == 0) 85569 return OPCODE_CM2AR_LN; 85570 if (Field_dsp340050b49a6c_fld3603dual_slot0_Slot_dual_slot0_get (insn) == 215 && 85571 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85572 Field_dsp340050b49a6c_fld3945dual_slot0_Slot_dual_slot0_get (insn) == 0) 85573 return OPCODE_CM2AR_LN_I; 85574 if (Field_dsp340050b49a6c_fld3604dual_slot0_Slot_dual_slot0_get (insn) == 111 && 85575 Field_op0_s23_Slot_dual_slot0_get (insn) == 1 && 85576 Field_dsp340050b49a6c_fld3946dual_slot0_Slot_dual_slot0_get (insn) == 0) 85577 return OPCODE_CM2AR_LN_R; 85578 if (Field_dsp340050b49a6c_fld3606dual_slot0_Slot_dual_slot0_get (insn) == 5 && 85579 Field_op0_s23_Slot_dual_slot0_get (insn) == 2) 85580 return OPCODE_ABS_S; 85581 if (Field_dsp340050b49a6c_fld3607dual_slot0_Slot_dual_slot0_get (insn) == 21 && 85582 Field_op0_s23_Slot_dual_slot0_get (insn) == 2) 85583 return OPCODE_MOV_S; 85584 if (Field_dsp340050b49a6c_fld3608dual_slot0_Slot_dual_slot0_get (insn) == 37 && 85585 Field_op0_s23_Slot_dual_slot0_get (insn) == 2) 85586 return OPCODE_NEG_S; 85587 if (Field_dsp340050b49a6c_fld3609dual_slot0_Slot_dual_slot0_get (insn) == 106 && 85588 Field_op0_s23_Slot_dual_slot0_get (insn) == 2 && 85589 Field_dsp340050b49a6c_fld3620dual_slot0_Slot_dual_slot0_get (insn) == 0) 85590 return OPCODE_MOVAC; 85591 if (Field_dsp340050b49a6c_fld3611dual_slot0_Slot_dual_slot0_get (insn) == 107 && 85592 Field_op0_s23_Slot_dual_slot0_get (insn) == 2 && 85593 Field_dsp340050b49a6c_fld3620dual_slot0_Slot_dual_slot0_get (insn) == 0) 85594 return OPCODE_SWAPAC_RI; 85595 if (Field_dsp340050b49a6c_fld3612dual_slot0_Slot_dual_slot0_get (insn) == 21 && 85596 Field_op0_s23_Slot_dual_slot0_get (insn) == 2 && 85597 Field_dsp340050b49a6c_fld3602_Slot_dual_slot0_get (insn) == 0) 85598 return OPCODE_PUSH32; 85599 if (Field_dsp340050b49a6c_fld3613dual_slot0_Slot_dual_slot0_get (insn) == 21 && 85600 Field_op0_s23_Slot_dual_slot0_get (insn) == 2 && 85601 Field_dsp340050b49a6c_fld3936dual_slot0_Slot_dual_slot0_get (insn) == 0) 85602 return OPCODE_RFR; 85603 if (Field_dsp340050b49a6c_fld3614dual_slot0_Slot_dual_slot0_get (insn) == 21 && 85604 Field_op0_s23_Slot_dual_slot0_get (insn) == 2 && 85605 Field_dsp340050b49a6c_fld2079_Slot_dual_slot0_get (insn) == 0) 85606 return OPCODE_SLL; 85607 if (Field_dsp340050b49a6c_fld3615dual_slot0_Slot_dual_slot0_get (insn) == 21 && 85608 Field_op0_s23_Slot_dual_slot0_get (insn) == 2 && 85609 Field_dsp340050b49a6c_fld3958dual_slot0_Slot_dual_slot0_get (insn) == 0) 85610 return OPCODE_ASRAC; 85611 if (Field_dsp340050b49a6c_fld3616dual_slot0_Slot_dual_slot0_get (insn) == 21 && 85612 Field_op0_s23_Slot_dual_slot0_get (insn) == 2 && 85613 Field_dsp340050b49a6c_fld3947dual_slot0_Slot_dual_slot0_get (insn) == 0) 85614 return OPCODE_MOV2AC32_I; 85615 if (Field_dsp340050b49a6c_fld3618dual_slot0_Slot_dual_slot0_get (insn) == 21 && 85616 Field_op0_s23_Slot_dual_slot0_get (insn) == 2 && 85617 Field_dsp340050b49a6c_fld3949dual_slot0_Slot_dual_slot0_get (insn) == 0) 85618 return OPCODE_MOV2AC32_R; 85619 if (Field_dsp340050b49a6c_fld3619_Slot_dual_slot0_get (insn) == 1 && 85620 Field_op0_s23_Slot_dual_slot0_get (insn) == 4 && 85621 Field_dsp340050b49a6c_fld3940dual_slot0_Slot_dual_slot0_get (insn) == 0) 85622 return OPCODE_FLOOR_S; 85623 if (Field_dsp340050b49a6c_fld3620dual_slot0_Slot_dual_slot0_get (insn) == 1 && 85624 Field_op0_s23_Slot_dual_slot0_get (insn) == 3 && 85625 Field_dsp340050b49a6c_fld2048_Slot_dual_slot0_get (insn) == 0) 85626 return OPCODE_L32I; 85627 if (Field_dsp340050b49a6c_fld3621dual_slot0_Slot_dual_slot0_get (insn) == 42 && 85628 Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85629 return OPCODE_SAC_IH; 85630 if (Field_dsp340050b49a6c_fld3622dual_slot0_Slot_dual_slot0_get (insn) == 43 && 85631 Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85632 return OPCODE_SAC_RH; 85633 if (Field_dsp340050b49a6c_fld3623dual_slot0_Slot_dual_slot0_get (insn) == 44 && 85634 Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85635 return OPCODE_SAC_IL; 85636 if (Field_dsp340050b49a6c_fld3624dual_slot0_Slot_dual_slot0_get (insn) == 45 && 85637 Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85638 return OPCODE_SAC_RL; 85639 if (Field_dsp340050b49a6c_fld3625dual_slot0_Slot_dual_slot0_get (insn) == 38 && 85640 Field_op0_s23_Slot_dual_slot0_get (insn) == 4 && 85641 Field_dsp340050b49a6c_fld3602_Slot_dual_slot0_get (insn) == 0) 85642 return OPCODE_MOVI_N; 85643 if (Field_dsp340050b49a6c_fld3626dual_slot0_Slot_dual_slot0_get (insn) == 39 && 85644 Field_op0_s23_Slot_dual_slot0_get (insn) == 4 && 85645 Field_dsp340050b49a6c_fld3602_Slot_dual_slot0_get (insn) == 0) 85646 return OPCODE_SAC2X64_3; 85647 switch (Field_imm8_Slot_dual_slot0_get (insn)) 85648 { 85649 case 0: 85650 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85651 return OPCODE_ADDX4; 85652 break; 85653 case 1: 85654 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85655 return OPCODE_ADDX8; 85656 break; 85657 case 2: 85658 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85659 return OPCODE_AND; 85660 break; 85661 case 3: 85662 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85663 return OPCODE_L32I_N; 85664 break; 85665 case 4: 85666 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85667 return OPCODE_ANDB; 85668 break; 85669 case 5: 85670 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85671 return OPCODE_LCM_PINC_X; 85672 break; 85673 case 6: 85674 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85675 return OPCODE_LCM_X; 85676 break; 85677 case 7: 85678 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85679 return OPCODE_LCM_XU; 85680 break; 85681 case 8: 85682 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85683 return OPCODE_CEIL_S; 85684 break; 85685 case 9: 85686 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85687 return OPCODE_LP_X; 85688 break; 85689 case 10: 85690 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85691 return OPCODE_LQ_X; 85692 break; 85693 case 11: 85694 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85695 return OPCODE_LUT0; 85696 break; 85697 case 12: 85698 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85699 return OPCODE_LSXU; 85700 break; 85701 case 13: 85702 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85703 return OPCODE_LUT1; 85704 break; 85705 case 14: 85706 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85707 return OPCODE_LUT2; 85708 break; 85709 case 15: 85710 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85711 return OPCODE_LUT3; 85712 break; 85713 case 16: 85714 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85715 return OPCODE_CLAMPS; 85716 break; 85717 case 17: 85718 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85719 return OPCODE_MADD_S; 85720 break; 85721 case 18: 85722 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85723 return OPCODE_MAX; 85724 break; 85725 case 19: 85726 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85727 return OPCODE_MINU; 85728 break; 85729 case 20: 85730 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85731 return OPCODE_MAXU; 85732 break; 85733 case 21: 85734 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85735 return OPCODE_MOVEQZ; 85736 break; 85737 case 22: 85738 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85739 return OPCODE_MOVEQZ_S; 85740 break; 85741 case 23: 85742 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85743 return OPCODE_MOVF_S; 85744 break; 85745 case 24: 85746 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85747 return OPCODE_MIN; 85748 break; 85749 case 25: 85750 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85751 return OPCODE_MOVGEZ; 85752 break; 85753 case 26: 85754 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85755 return OPCODE_MOVGEZ_S; 85756 break; 85757 case 27: 85758 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85759 return OPCODE_MOVLTZ_S; 85760 break; 85761 case 28: 85762 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85763 return OPCODE_MOVLTZ; 85764 break; 85765 case 29: 85766 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85767 return OPCODE_MOVNEZ; 85768 break; 85769 case 30: 85770 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85771 return OPCODE_MOVNEZ_S; 85772 break; 85773 case 31: 85774 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85775 return OPCODE_MOVT; 85776 break; 85777 case 32: 85778 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85779 return OPCODE_COMB_AR; 85780 break; 85781 case 33: 85782 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85783 return OPCODE_MOVT_S; 85784 break; 85785 case 34: 85786 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85787 return OPCODE_MSUB_S; 85788 break; 85789 case 35: 85790 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85791 return OPCODE_OLT_S; 85792 break; 85793 case 36: 85794 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85795 return OPCODE_MUL_S; 85796 break; 85797 case 37: 85798 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85799 return OPCODE_OR; 85800 break; 85801 case 38: 85802 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85803 return OPCODE_ORB; 85804 break; 85805 case 39: 85806 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85807 return OPCODE_ROUND_S; 85808 break; 85809 case 40: 85810 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85811 return OPCODE_OEQ_S; 85812 break; 85813 case 41: 85814 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85815 return OPCODE_S32I_N; 85816 break; 85817 case 46: 85818 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85819 return OPCODE_SCM; 85820 break; 85821 case 47: 85822 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85823 return OPCODE_SCM_PINC_X; 85824 break; 85825 case 48: 85826 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85827 return OPCODE_OLE_S; 85828 break; 85829 case 49: 85830 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85831 return OPCODE_SCM_X; 85832 break; 85833 case 50: 85834 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85835 return OPCODE_SCM_XU; 85836 break; 85837 case 51: 85838 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85839 return OPCODE_SRLI; 85840 break; 85841 case 52: 85842 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85843 return OPCODE_SEXT; 85844 break; 85845 case 53: 85846 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85847 return OPCODE_SSX; 85848 break; 85849 case 54: 85850 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85851 return OPCODE_SSXU; 85852 break; 85853 case 55: 85854 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85855 return OPCODE_STORE_P; 85856 break; 85857 case 56: 85858 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85859 return OPCODE_SRC; 85860 break; 85861 case 57: 85862 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85863 return OPCODE_STORE_Q; 85864 break; 85865 case 58: 85866 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85867 return OPCODE_STSWAPBM; 85868 break; 85869 case 59: 85870 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85871 return OPCODE_SUB; 85872 break; 85873 case 60: 85874 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85875 return OPCODE_STSWAPBMU; 85876 break; 85877 case 61: 85878 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85879 return OPCODE_SUB_S; 85880 break; 85881 case 62: 85882 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85883 return OPCODE_SUBX2; 85884 break; 85885 case 63: 85886 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85887 return OPCODE_SUBX4; 85888 break; 85889 case 64: 85890 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85891 return OPCODE_FLOAT_S; 85892 break; 85893 case 65: 85894 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85895 return OPCODE_SUBX8; 85896 break; 85897 case 66: 85898 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85899 return OPCODE_TRUNC_S; 85900 break; 85901 case 67: 85902 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85903 return OPCODE_UN_S; 85904 break; 85905 case 68: 85906 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85907 return OPCODE_UEQ_S; 85908 break; 85909 case 69: 85910 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85911 return OPCODE_UTRUNC_S; 85912 break; 85913 case 70: 85914 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85915 return OPCODE_XOR; 85916 break; 85917 case 71: 85918 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85919 return OPCODE_XORB; 85920 break; 85921 case 72: 85922 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 4) 85923 return OPCODE_UFLOAT_S; 85924 break; 85925 case 252: 85926 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85927 return OPCODE_ADD; 85928 break; 85929 case 253: 85930 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85931 return OPCODE_ADD_S; 85932 break; 85933 case 254: 85934 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85935 return OPCODE_ADDI_N; 85936 break; 85937 case 255: 85938 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 1) 85939 return OPCODE_ADDX2; 85940 break; 85941 } 85942 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 5) 85943 return OPCODE_L32R; 85944 switch (Field_r_Slot_dual_slot0_get (insn)) 85945 { 85946 case 0: 85947 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 3) 85948 return OPCODE_BNE; 85949 break; 85950 case 1: 85951 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 3) 85952 return OPCODE_BNONE; 85953 break; 85954 case 2: 85955 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 3) 85956 return OPCODE_L16SI; 85957 break; 85958 case 3: 85959 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 3) 85960 return OPCODE_L8UI; 85961 break; 85962 case 4: 85963 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 0) 85964 return OPCODE_ADDI; 85965 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 3) 85966 return OPCODE_L16UI; 85967 break; 85968 case 5: 85969 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 0) 85970 return OPCODE_BALL; 85971 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 3) 85972 return OPCODE_S16I; 85973 break; 85974 case 6: 85975 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 0) 85976 return OPCODE_BANY; 85977 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 3) 85978 return OPCODE_S32I; 85979 break; 85980 case 7: 85981 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 0) 85982 return OPCODE_BBC; 85983 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 3) 85984 return OPCODE_S8I; 85985 break; 85986 case 8: 85987 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 0) 85988 return OPCODE_ADDMI; 85989 break; 85990 case 9: 85991 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 0) 85992 return OPCODE_BBS; 85993 break; 85994 case 10: 85995 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 0) 85996 return OPCODE_BEQ; 85997 break; 85998 case 11: 85999 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 0) 86000 return OPCODE_BGEU; 86001 break; 86002 case 12: 86003 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 0) 86004 return OPCODE_BGE; 86005 break; 86006 case 13: 86007 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 0) 86008 return OPCODE_BLT; 86009 break; 86010 case 14: 86011 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 0) 86012 return OPCODE_BLTU; 86013 break; 86014 case 15: 86015 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 0) 86016 return OPCODE_BNALL; 86017 break; 86018 } 86019 switch (Field_t_Slot_dual_slot0_get (insn)) 86020 { 86021 case 0: 86022 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 2) 86023 return OPCODE_BEQI; 86024 break; 86025 case 1: 86026 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 2) 86027 return OPCODE_BGEI; 86028 break; 86029 case 2: 86030 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 2) 86031 return OPCODE_BGEUI; 86032 break; 86033 case 3: 86034 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 2) 86035 return OPCODE_BNEI; 86036 break; 86037 case 4: 86038 if (Field_op0_s23_Slot_dual_slot0_get (insn) == 2) 86039 return OPCODE_BLTI; 86040 break; 86041 } 86042 return XTENSA_UNDEFINED; 86043} 86044 86045static int 86046Slot_gp_slot1_decode (const xtensa_insnbuf insn) 86047{ 86048 switch (Field_dsp340050b49a6c_fld2394gp_slot1_Slot_gp_slot1_get (insn)) 86049 { 86050 case 0: 86051 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 0) 86052 return OPCODE_CMAC; 86053 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 1) 86054 return OPCODE_CMPY; 86055 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 2) 86056 return OPCODE_MAC; 86057 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 3) 86058 return OPCODE_MACS; 86059 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 4) 86060 return OPCODE_MACXP_1; 86061 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 5) 86062 return OPCODE_MACXP_3; 86063 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 6) 86064 return OPCODE_MPY8; 86065 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 7) 86066 return OPCODE_MPYXP_0; 86067 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 8) 86068 return OPCODE_MPYXP_2; 86069 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 9) 86070 return OPCODE_NORMACD; 86071 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 10) 86072 return OPCODE_RCMAC; 86073 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 11) 86074 return OPCODE_RMAC; 86075 break; 86076 case 1: 86077 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 0) 86078 return OPCODE_CMACS; 86079 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 1) 86080 return OPCODE_CMPYS; 86081 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 2) 86082 return OPCODE_MAC8; 86083 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 3) 86084 return OPCODE_MACXP_0; 86085 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 4) 86086 return OPCODE_MACXP_2; 86087 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 5) 86088 return OPCODE_MPY; 86089 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 6) 86090 return OPCODE_MPYS; 86091 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 7) 86092 return OPCODE_MPYXP_1; 86093 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 8) 86094 return OPCODE_MPYXP_3; 86095 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 9) 86096 return OPCODE_NORMD; 86097 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 10) 86098 return OPCODE_RCMPY; 86099 if (Field_op0_s4_Slot_gp_slot1_get (insn) == 11) 86100 return OPCODE_RMPY; 86101 break; 86102 } 86103 if (Field_dsp340050b49a6c_fld2395gp_slot1_Slot_gp_slot1_get (insn) == 0 && 86104 Field_op0_s4_Slot_gp_slot1_get (insn) == 12) 86105 return OPCODE_ADD2AC; 86106 if (Field_dsp340050b49a6c_fld2397gp_slot1_Slot_gp_slot1_get (insn) == 1 && 86107 Field_op0_s4_Slot_gp_slot1_get (insn) == 12) 86108 return OPCODE_MOV2AC; 86109 if (Field_dsp340050b49a6c_fld2398gp_slot1_Slot_gp_slot1_get (insn) == 2 && 86110 Field_op0_s4_Slot_gp_slot1_get (insn) == 12) 86111 return OPCODE_SUB2AC; 86112 if (Field_dsp340050b49a6c_fld2399gp_slot1_Slot_gp_slot1_get (insn) == 3 && 86113 Field_op0_s4_Slot_gp_slot1_get (insn) == 12 && 86114 Field_dsp340050b49a6c_fld3681gp_slot1_Slot_gp_slot1_get (insn) == 0) 86115 return OPCODE_NOP; 86116 if (Field_dsp340050b49a6c_fld2400gp_slot1_Slot_gp_slot1_get (insn) == 8 && 86117 Field_op0_s4_Slot_gp_slot1_get (insn) == 12 && 86118 Field_dsp340050b49a6c_fld3683gp_slot1_Slot_gp_slot1_get (insn) == 0) 86119 return OPCODE_NORMACPQ_I; 86120 if (Field_dsp340050b49a6c_fld2402gp_slot1_Slot_gp_slot1_get (insn) == 9 && 86121 Field_op0_s4_Slot_gp_slot1_get (insn) == 12 && 86122 Field_dsp340050b49a6c_fld3683gp_slot1_Slot_gp_slot1_get (insn) == 0) 86123 return OPCODE_NORMACPQ_R; 86124 if (Field_dsp340050b49a6c_fld2403gp_slot1_Slot_gp_slot1_get (insn) == 5 && 86125 Field_op0_s4_Slot_gp_slot1_get (insn) == 12 && 86126 Field_dsp340050b49a6c_fld3684gp_slot1_Slot_gp_slot1_get (insn) == 0) 86127 return OPCODE_NORMPYPQ_I; 86128 if (Field_dsp340050b49a6c_fld2405gp_slot1_Slot_gp_slot1_get (insn) == 3 && 86129 Field_op0_s4_Slot_gp_slot1_get (insn) == 12 && 86130 Field_dsp340050b49a6c_fld3686gp_slot1_Slot_gp_slot1_get (insn) == 0) 86131 return OPCODE_NORMPYPQ_R; 86132 switch (Field_op0_s4_Slot_gp_slot1_get (insn)) 86133 { 86134 case 13: 86135 return OPCODE_CMPY2CM; 86136 case 14: 86137 return OPCODE_LIN_INT; 86138 case 15: 86139 return OPCODE_MPY2CM; 86140 case 16: 86141 return OPCODE_MPYADD8_2CM; 86142 case 17: 86143 return OPCODE_RCMPY2CM; 86144 case 18: 86145 return OPCODE_RMPY2CM; 86146 } 86147 return XTENSA_UNDEFINED; 86148} 86149 86150static int 86151Slot_dot_slot2_decode (const xtensa_insnbuf insn) 86152{ 86153 switch (Field_dsp340050b49a6c_fld2049_Slot_dot_slot2_get (insn)) 86154 { 86155 case 2: 86156 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86157 Field_t_Slot_dot_slot2_get (insn) == 0) 86158 return OPCODE_OR128; 86159 break; 86160 case 3: 86161 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86162 Field_dsp340050b49a6c_fld2029_Slot_dot_slot2_get (insn) == 0) 86163 return OPCODE_PERM; 86164 break; 86165 } 86166 if (Field_dsp340050b49a6c_fld2532dot_slot2_Slot_dot_slot2_get (insn) == 0 && 86167 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86168 return OPCODE_ADD32; 86169 if (Field_dsp340050b49a6c_fld2533dot_slot2_Slot_dot_slot2_get (insn) == 1 && 86170 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86171 return OPCODE_ADDCM; 86172 if (Field_dsp340050b49a6c_fld2534dot_slot2_Slot_dot_slot2_get (insn) == 2 && 86173 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86174 return OPCODE_ADDWRP; 86175 if (Field_dsp340050b49a6c_fld2535dot_slot2_Slot_dot_slot2_get (insn) == 3 && 86176 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86177 return OPCODE_ASR; 86178 if (Field_dsp340050b49a6c_fld2536dot_slot2_Slot_dot_slot2_get (insn) == 4 && 86179 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86180 return OPCODE_AND128; 86181 if (Field_dsp340050b49a6c_fld2537dot_slot2_Slot_dot_slot2_get (insn) == 5 && 86182 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86183 return OPCODE_ASR32; 86184 if (Field_dsp340050b49a6c_fld2538dot_slot2_Slot_dot_slot2_get (insn) == 6 && 86185 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86186 return OPCODE_EXTUI4; 86187 if (Field_dsp340050b49a6c_fld2539dot_slot2_Slot_dot_slot2_get (insn) == 7 && 86188 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86189 return OPCODE_LUT; 86190 if (Field_dsp340050b49a6c_fld2540dot_slot2_Slot_dot_slot2_get (insn) == 8 && 86191 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86192 return OPCODE_ASL; 86193 if (Field_dsp340050b49a6c_fld2541dot_slot2_Slot_dot_slot2_get (insn) == 9 && 86194 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86195 return OPCODE_LUT_IEXT; 86196 if (Field_dsp340050b49a6c_fld2542dot_slot2_Slot_dot_slot2_get (insn) == 10 && 86197 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86198 return OPCODE_LUT_REXT; 86199 if (Field_dsp340050b49a6c_fld2543dot_slot2_Slot_dot_slot2_get (insn) == 11 && 86200 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86201 return OPCODE_MEAN; 86202 if (Field_dsp340050b49a6c_fld2544dot_slot2_Slot_dot_slot2_get (insn) == 12 && 86203 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86204 return OPCODE_MAX8; 86205 if (Field_dsp340050b49a6c_fld2545dot_slot2_Slot_dot_slot2_get (insn) == 13 && 86206 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86207 return OPCODE_MEAN32; 86208 if (Field_dsp340050b49a6c_fld2546dot_slot2_Slot_dot_slot2_get (insn) == 14 && 86209 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86210 return OPCODE_MIN8; 86211 if (Field_dsp340050b49a6c_fld2547dot_slot2_Slot_dot_slot2_get (insn) == 15 && 86212 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86213 return OPCODE_MOV2CM2PQ; 86214 if (Field_dsp340050b49a6c_fld2548dot_slot2_Slot_dot_slot2_get (insn) == 16 && 86215 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86216 return OPCODE_ASL32; 86217 if (Field_dsp340050b49a6c_fld2549dot_slot2_Slot_dot_slot2_get (insn) == 17 && 86218 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86219 return OPCODE_MOVCND8_0; 86220 if (Field_dsp340050b49a6c_fld2550dot_slot2_Slot_dot_slot2_get (insn) == 18 && 86221 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86222 return OPCODE_MOVCND8_1; 86223 if (Field_dsp340050b49a6c_fld2551dot_slot2_Slot_dot_slot2_get (insn) == 19 && 86224 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86225 return OPCODE_MOVCND8_4; 86226 if (Field_dsp340050b49a6c_fld2552dot_slot2_Slot_dot_slot2_get (insn) == 20 && 86227 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86228 return OPCODE_MOVCND8_2; 86229 if (Field_dsp340050b49a6c_fld2553dot_slot2_Slot_dot_slot2_get (insn) == 21 && 86230 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86231 return OPCODE_MOVCND8_5; 86232 if (Field_dsp340050b49a6c_fld2554dot_slot2_Slot_dot_slot2_get (insn) == 22 && 86233 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86234 return OPCODE_MOVCND8_6; 86235 if (Field_dsp340050b49a6c_fld2555dot_slot2_Slot_dot_slot2_get (insn) == 23 && 86236 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86237 return OPCODE_MOVCND8_7; 86238 if (Field_dsp340050b49a6c_fld2556dot_slot2_Slot_dot_slot2_get (insn) == 24 && 86239 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86240 return OPCODE_MOVCND8_3; 86241 if (Field_dsp340050b49a6c_fld2557dot_slot2_Slot_dot_slot2_get (insn) == 25 && 86242 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86243 return OPCODE_MOVCND_0; 86244 if (Field_dsp340050b49a6c_fld2558dot_slot2_Slot_dot_slot2_get (insn) == 26 && 86245 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86246 return OPCODE_MOVCND_1; 86247 if (Field_dsp340050b49a6c_fld2559dot_slot2_Slot_dot_slot2_get (insn) == 27 && 86248 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86249 return OPCODE_MOVCND_3; 86250 if (Field_dsp340050b49a6c_fld2560dot_slot2_Slot_dot_slot2_get (insn) == 28 && 86251 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86252 return OPCODE_MOVCND_2; 86253 if (Field_dsp340050b49a6c_fld2561dot_slot2_Slot_dot_slot2_get (insn) == 29 && 86254 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86255 return OPCODE_MOVCND_4; 86256 if (Field_dsp340050b49a6c_fld2562dot_slot2_Slot_dot_slot2_get (insn) == 30 && 86257 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86258 return OPCODE_MOVCND_5; 86259 if (Field_dsp340050b49a6c_fld2563dot_slot2_Slot_dot_slot2_get (insn) == 31 && 86260 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86261 return OPCODE_MOVCND_6; 86262 if (Field_dsp340050b49a6c_fld2564dot_slot2_Slot_dot_slot2_get (insn) == 32 && 86263 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86264 return OPCODE_ASLM; 86265 if (Field_dsp340050b49a6c_fld2565dot_slot2_Slot_dot_slot2_get (insn) == 33 && 86266 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86267 return OPCODE_ASRM; 86268 if (Field_dsp340050b49a6c_fld2566dot_slot2_Slot_dot_slot2_get (insn) == 34 && 86269 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86270 return OPCODE_CMP8; 86271 if (Field_dsp340050b49a6c_fld2567dot_slot2_Slot_dot_slot2_get (insn) == 35 && 86272 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86273 return OPCODE_LSRM; 86274 if (Field_dsp340050b49a6c_fld2568dot_slot2_Slot_dot_slot2_get (insn) == 36 && 86275 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86276 return OPCODE_CMP_I; 86277 if (Field_dsp340050b49a6c_fld2569dot_slot2_Slot_dot_slot2_get (insn) == 517 && 86278 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86279 return OPCODE_ABS8; 86280 if (Field_dsp340050b49a6c_fld2571dot_slot2_Slot_dot_slot2_get (insn) == 533 && 86281 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86282 return OPCODE_CONJ; 86283 if (Field_dsp340050b49a6c_fld2572dot_slot2_Slot_dot_slot2_get (insn) == 549 && 86284 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86285 return OPCODE_LUT_PHASOR; 86286 if (Field_dsp340050b49a6c_fld2573dot_slot2_Slot_dot_slot2_get (insn) == 565 && 86287 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86288 return OPCODE_NEGCM; 86289 if (Field_dsp340050b49a6c_fld2574dot_slot2_Slot_dot_slot2_get (insn) == 581 && 86290 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86291 return OPCODE_MOVCM; 86292 if (Field_dsp340050b49a6c_fld2575dot_slot2_Slot_dot_slot2_get (insn) == 597 && 86293 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86294 return OPCODE_NOT128; 86295 if (Field_dsp340050b49a6c_fld2576dot_slot2_Slot_dot_slot2_get (insn) == 613 && 86296 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86297 return OPCODE_TRANS; 86298 if (Field_dsp340050b49a6c_fld2577dot_slot2_Slot_dot_slot2_get (insn) == 629 && 86299 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86300 return OPCODE_CLRCM; 86301 if (Field_dsp340050b49a6c_fld2578_Slot_dot_slot2_get (insn) == 0 && 86302 Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86303 return OPCODE_LUT_AR; 86304 if (Field_dsp340050b49a6c_fld2579dot_slot2_Slot_dot_slot2_get (insn) == 1653 && 86305 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86306 return OPCODE_GET_ARGMAX; 86307 if (Field_dsp340050b49a6c_fld2580dot_slot2_Slot_dot_slot2_get (insn) == 2677 && 86308 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86309 return OPCODE_GET_HSAR; 86310 if (Field_dsp340050b49a6c_fld2581dot_slot2_Slot_dot_slot2_get (insn) == 3701 && 86311 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86312 return OPCODE_GET_NCO; 86313 if (Field_dsp340050b49a6c_fld2582dot_slot2_Slot_dot_slot2_get (insn) == 4725 && 86314 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86315 return OPCODE_GET_HSAR2SAR; 86316 if (Field_dsp340050b49a6c_fld2583dot_slot2_Slot_dot_slot2_get (insn) == 5749 && 86317 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86318 return OPCODE_GET_SAR; 86319 if (Field_dsp340050b49a6c_fld2584dot_slot2_Slot_dot_slot2_get (insn) == 6773 && 86320 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86321 return OPCODE_POP128_0; 86322 if (Field_dsp340050b49a6c_fld2585dot_slot2_Slot_dot_slot2_get (insn) == 7797 && 86323 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86324 return OPCODE_POP128_1; 86325 if (Field_dsp340050b49a6c_fld2586dot_slot2_Slot_dot_slot2_get (insn) == 8821 && 86326 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86327 return OPCODE_GET_MAX; 86328 if (Field_dsp340050b49a6c_fld2587dot_slot2_Slot_dot_slot2_get (insn) == 9845 && 86329 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86330 return OPCODE_POP128_2; 86331 if (Field_dsp340050b49a6c_fld2588dot_slot2_Slot_dot_slot2_get (insn) == 10869 && 86332 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86333 return OPCODE_POP128_3; 86334 if (Field_dsp340050b49a6c_fld2589dot_slot2_Slot_dot_slot2_get (insn) == 11893 && 86335 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86336 return OPCODE_POP128_5; 86337 if (Field_dsp340050b49a6c_fld2590dot_slot2_Slot_dot_slot2_get (insn) == 12917 && 86338 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86339 return OPCODE_POP128_4; 86340 switch (Field_dsp340050b49a6c_fld2591dot_slot2_Slot_dot_slot2_get (insn)) 86341 { 86342 case 221301: 86343 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86344 return OPCODE_MOVEQ128_0; 86345 break; 86346 case 221557: 86347 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86348 return OPCODE_MOVEQ128_2; 86349 break; 86350 case 221813: 86351 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86352 return OPCODE_MOVEQ128_3; 86353 break; 86354 case 222069: 86355 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86356 return OPCODE_MOVEQ32_0; 86357 break; 86358 case 222325: 86359 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86360 return OPCODE_MOVEQ128_4; 86361 break; 86362 case 222581: 86363 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86364 return OPCODE_MOVEQ32_1; 86365 break; 86366 case 222837: 86367 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86368 return OPCODE_MOVEQ32_2; 86369 break; 86370 case 223093: 86371 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86372 return OPCODE_MOVEQ32_3; 86373 break; 86374 } 86375 if (Field_dsp340050b49a6c_fld2592dot_slot2_Slot_dot_slot2_get (insn) == 55925 && 86376 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86377 Field_dsp340050b49a6c_fld3708dot_slot2_Slot_dot_slot2_get (insn) == 0) 86378 return OPCODE_MOVEQ128_5; 86379 if (Field_dsp340050b49a6c_fld2595dot_slot2_Slot_dot_slot2_get (insn) == 56181 && 86380 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86381 Field_dsp340050b49a6c_fld3708dot_slot2_Slot_dot_slot2_get (insn) == 0) 86382 return OPCODE_NOP; 86383 if (Field_dsp340050b49a6c_fld2596dot_slot2_Slot_dot_slot2_get (insn) == 7797 && 86384 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86385 Field_dsp340050b49a6c_fld3724dot_slot2_Slot_dot_slot2_get (insn) == 0) 86386 return OPCODE_MOVEQ128_1; 86387 if (Field_dsp340050b49a6c_fld2598dot_slot2_Slot_dot_slot2_get (insn) == 645 && 86388 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86389 return OPCODE_NCO_UPDATE; 86390 if (Field_dsp340050b49a6c_fld2599dot_slot2_Slot_dot_slot2_get (insn) == 2197 && 86391 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86392 Field_dsp340050b49a6c_fld3709dot_slot2_Slot_dot_slot2_get (insn) == 0) 86393 return OPCODE_SET_ARGMAX; 86394 if (Field_dsp340050b49a6c_fld2601dot_slot2_Slot_dot_slot2_get (insn) == 2453 && 86395 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86396 Field_dsp340050b49a6c_fld3709dot_slot2_Slot_dot_slot2_get (insn) == 0) 86397 return OPCODE_SET_NCO; 86398 if (Field_dsp340050b49a6c_fld2602dot_slot2_Slot_dot_slot2_get (insn) == 1429 && 86399 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86400 Field_dsp340050b49a6c_fld3713dot_slot2_Slot_dot_slot2_get (insn) == 0) 86401 return OPCODE_SET_SAR; 86402 if (Field_dsp340050b49a6c_fld2604dot_slot2_Slot_dot_slot2_get (insn) == 341 && 86403 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86404 Field_dsp340050b49a6c_fld3710dot_slot2_Slot_dot_slot2_get (insn) == 0) 86405 return OPCODE_SET_HSAR; 86406 if (Field_dsp340050b49a6c_fld2606dot_slot2_Slot_dot_slot2_get (insn) == 181 && 86407 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86408 Field_dsp340050b49a6c_fld3711dot_slot2_Slot_dot_slot2_get (insn) == 0) 86409 return OPCODE_SET_MAX; 86410 if (Field_dsp340050b49a6c_fld2608dot_slot2_Slot_dot_slot2_get (insn) == 19 && 86411 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86412 return OPCODE_POP128_2CMPQ_0; 86413 if (Field_dsp340050b49a6c_fld2609dot_slot2_Slot_dot_slot2_get (insn) == 51 && 86414 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86415 return OPCODE_POP128_2CMPQ_1; 86416 if (Field_dsp340050b49a6c_fld2610dot_slot2_Slot_dot_slot2_get (insn) == 83 && 86417 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86418 return OPCODE_POP128_2CMPQ_2; 86419 if (Field_dsp340050b49a6c_fld2611dot_slot2_Slot_dot_slot2_get (insn) == 899 && 86420 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86421 return OPCODE_PUSH2X128_PQ; 86422 if (Field_dsp340050b49a6c_fld2612_Slot_dot_slot2_get (insn) == 32 && 86423 Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86424 return OPCODE_QREADY; 86425 if (Field_dsp340050b49a6c_fld2613dot_slot2_Slot_dot_slot2_get (insn) == 1811 && 86426 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86427 return OPCODE_POP128_2PQ_0; 86428 switch (Field_dsp340050b49a6c_fld2614_Slot_dot_slot2_get (insn)) 86429 { 86430 case 66: 86431 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86432 return OPCODE_MOVPQ2PQ; 86433 break; 86434 case 67: 86435 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86436 return OPCODE_SET_EXT_REGS; 86437 break; 86438 case 68: 86439 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86440 return OPCODE_PUSH128_PQ; 86441 break; 86442 case 69: 86443 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86444 return OPCODE_SUBARX; 86445 break; 86446 case 70: 86447 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86448 return OPCODE_SWAPB; 86449 break; 86450 case 71: 86451 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86452 return OPCODE_WRTIEP; 86453 break; 86454 case 72: 86455 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86456 return OPCODE_PUSH32; 86457 break; 86458 } 86459 if (Field_dsp340050b49a6c_fld2615dot_slot2_Slot_dot_slot2_get (insn) == 1819 && 86460 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86461 return OPCODE_POP128_2PQ_3; 86462 if (Field_dsp340050b49a6c_fld2616dot_slot2_Slot_dot_slot2_get (insn) == 1827 && 86463 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86464 return OPCODE_POP128_2PQ_1; 86465 if (Field_dsp340050b49a6c_fld2617dot_slot2_Slot_dot_slot2_get (insn) == 1835 && 86466 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86467 return OPCODE_POP128_2PQ_4; 86468 if (Field_dsp340050b49a6c_fld2618dot_slot2_Slot_dot_slot2_get (insn) == 1843 && 86469 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86470 return OPCODE_POP128_2PQ_5; 86471 if (Field_dsp340050b49a6c_fld2619dot_slot2_Slot_dot_slot2_get (insn) == 3702 && 86472 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86473 return OPCODE_POP32_0; 86474 if (Field_dsp340050b49a6c_fld2620dot_slot2_Slot_dot_slot2_get (insn) == 3703 && 86475 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86476 return OPCODE_POP32_1; 86477 if (Field_dsp340050b49a6c_fld2621dot_slot2_Slot_dot_slot2_get (insn) == 1859 && 86478 Field_op0_s6_Slot_dot_slot2_get (insn) == 0) 86479 return OPCODE_POP128_2PQ_2; 86480 if (Field_dsp340050b49a6c_fld2622dot_slot2_Slot_dot_slot2_get (insn) == 1867 && 86481 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86482 Field_dsp340050b49a6c_fld2047_Slot_dot_slot2_get (insn) == 0) 86483 return OPCODE_POP32_2; 86484 if (Field_dsp340050b49a6c_fld2623dot_slot2_Slot_dot_slot2_get (insn) == 939 && 86485 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86486 Field_dsp340050b49a6c_fld3727dot_slot2_Slot_dot_slot2_get (insn) == 0) 86487 return OPCODE_POP32_3; 86488 if (Field_dsp340050b49a6c_fld2624dot_slot2_Slot_dot_slot2_get (insn) == 475 && 86489 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86490 Field_dsp340050b49a6c_fld3729dot_slot2_Slot_dot_slot2_get (insn) == 0) 86491 return OPCODE_RDTIEP; 86492 if (Field_dsp340050b49a6c_fld2625_Slot_dot_slot2_get (insn) == 19 && 86493 Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86494 Field_dsp340050b49a6c_fld3731dot_slot2_Slot_dot_slot2_get (insn) == 0) 86495 return OPCODE_SETTIEP; 86496 if (Field_dsp340050b49a6c_fld2626dot_slot2_Slot_dot_slot2_get (insn) == 51 && 86497 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86498 Field_dsp340050b49a6c_fld3715_Slot_dot_slot2_get (insn) == 0) 86499 return OPCODE_POP128_2CMPQ_3; 86500 if (Field_dsp340050b49a6c_fld2628dot_slot2_Slot_dot_slot2_get (insn) == 51 && 86501 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86502 Field_dsp340050b49a6c_fld3722_Slot_dot_slot2_get (insn) == 0) 86503 return OPCODE_PQ2CM; 86504 if (Field_dsp340050b49a6c_fld2630dot_slot2_Slot_dot_slot2_get (insn) == 10 && 86505 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86506 Field_dsp340050b49a6c_fld2032_Slot_dot_slot2_get (insn) == 0) 86507 return OPCODE_CMP_R; 86508 if (Field_dsp340050b49a6c_fld2632dot_slot2_Slot_dot_slot2_get (insn) == 11 && 86509 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86510 Field_t_Slot_dot_slot2_get (insn) == 0) 86511 return OPCODE_ADD16; 86512 if (Field_dsp340050b49a6c_fld2633dot_slot2_Slot_dot_slot2_get (insn) == 6 && 86513 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86514 Field_dsp340050b49a6c_fld3733dot_slot2_Slot_dot_slot2_get (insn) == 0) 86515 return OPCODE_LSLM; 86516 if (Field_dsp340050b49a6c_fld2635dot_slot2_Slot_dot_slot2_get (insn) == 7 && 86517 Field_op0_s6_Slot_dot_slot2_get (insn) == 0 && 86518 Field_dsp340050b49a6c_fld3719dot_slot2_Slot_dot_slot2_get (insn) == 0) 86519 return OPCODE_CM2AR_LN; 86520 switch (Field_dsp340050b49a6c_fld2636dot_slot2_Slot_dot_slot2_get (insn)) 86521 { 86522 case 1168: 86523 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86524 return OPCODE_AR2SAR_DUP; 86525 break; 86526 case 1169: 86527 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86528 return OPCODE_POP2X128_2PQ_01; 86529 break; 86530 case 1170: 86531 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86532 return OPCODE_POP2X128_2PQ_03; 86533 break; 86534 case 1171: 86535 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86536 return OPCODE_WRTBSIGQ; 86537 break; 86538 } 86539 if (Field_dsp340050b49a6c_fld2637dot_slot2_Slot_dot_slot2_get (insn) == 586 && 86540 Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86541 Field_dsp340050b49a6c_fld3725dot_slot2_Slot_dot_slot2_get (insn) == 0) 86542 return OPCODE_POP2X128_2PQ_21; 86543 if (Field_dsp340050b49a6c_fld2640dot_slot2_Slot_dot_slot2_get (insn) == 587 && 86544 Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86545 Field_dsp340050b49a6c_fld3725dot_slot2_Slot_dot_slot2_get (insn) == 0) 86546 return OPCODE_WRTSIGQ; 86547 if (Field_dsp340050b49a6c_fld2641dot_slot2_Slot_dot_slot2_get (insn) == 147 && 86548 Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86549 Field_dsp340050b49a6c_fld3726dot_slot2_Slot_dot_slot2_get (insn) == 0) 86550 return OPCODE_POP2X128_2PQ_23; 86551 if (Field_dsp340050b49a6c_fld2642dot_slot2_Slot_dot_slot2_get (insn) == 74 && 86552 Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86553 Field_dsp340050b49a6c_fld2605_Slot_dot_slot2_get (insn) == 0) 86554 return OPCODE_CLRTIEP; 86555 if (Field_dsp340050b49a6c_fld2643dot_slot2_Slot_dot_slot2_get (insn) == 75 && 86556 Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86557 Field_dsp340050b49a6c_fld2605_Slot_dot_slot2_get (insn) == 0) 86558 return OPCODE_WRTBSIGQM; 86559 if (Field_dsp340050b49a6c_fld2644dot_slot2_Slot_dot_slot2_get (insn) == 4 && 86560 Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86561 Field_dsp340050b49a6c_fld3732dot_slot2_Slot_dot_slot2_get (insn) == 0) 86562 return OPCODE_ADDAR2; 86563 if (Field_dsp340050b49a6c_fld2645dot_slot2_Slot_dot_slot2_get (insn) == 4 && 86564 Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86565 Field_dsp340050b49a6c_fld3714dot_slot2_Slot_dot_slot2_get (insn) == 0) 86566 return OPCODE_AR2CM_DUP; 86567 if (Field_dsp340050b49a6c_fld2646dot_slot2_Slot_dot_slot2_get (insn) == 4 && 86568 Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86569 Field_dsp340050b49a6c_fld3721dot_slot2_Slot_dot_slot2_get (insn) == 0) 86570 return OPCODE_MOVAR2; 86571 if (Field_dsp340050b49a6c_fld2647dot_slot2_Slot_dot_slot2_get (insn) == 16 && 86572 Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86573 return OPCODE_MOVCND_7; 86574 if (Field_dsp340050b49a6c_fld2648dot_slot2_Slot_dot_slot2_get (insn) == 17 && 86575 Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86576 return OPCODE_SUB32; 86577 if (Field_dsp340050b49a6c_fld2649dot_slot2_Slot_dot_slot2_get (insn) == 18 && 86578 Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86579 return OPCODE_SUBCM; 86580 if (Field_dsp340050b49a6c_fld2650dot_slot2_Slot_dot_slot2_get (insn) == 19 && 86581 Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86582 return OPCODE_XOR128; 86583 if (Field_dsp340050b49a6c_fld2651dot_slot2_Slot_dot_slot2_get (insn) == 20 && 86584 Field_op0_s6_Slot_dot_slot2_get (insn) == 1) 86585 return OPCODE_SUBMEAN; 86586 if (Field_dsp340050b49a6c_fld2652dot_slot2_Slot_dot_slot2_get (insn) == 37 && 86587 Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86588 Field_dsp340050b49a6c_fld3718_Slot_dot_slot2_get (insn) == 0) 86589 return OPCODE_ARGMAX8; 86590 if (Field_dsp340050b49a6c_fld2654dot_slot2_Slot_dot_slot2_get (insn) == 53 && 86591 Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86592 Field_dsp340050b49a6c_fld3728dot_slot2_Slot_dot_slot2_get (insn) == 0) 86593 return OPCODE_PUSH128; 86594 if (Field_dsp340050b49a6c_fld2655dot_slot2_Slot_dot_slot2_get (insn) == 11 && 86595 Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86596 Field_dsp340050b49a6c_fld2029_Slot_dot_slot2_get (insn) == 0) 86597 return OPCODE_MOVCM2PQ; 86598 if (Field_dsp340050b49a6c_fld2656dot_slot2_Slot_dot_slot2_get (insn) == 6 && 86599 Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86600 Field_dsp340050b49a6c_fld3712_Slot_dot_slot2_get (insn) == 0) 86601 return OPCODE_SUBWRP; 86602 if (Field_dsp340050b49a6c_fld2657dot_slot2_Slot_dot_slot2_get (insn) == 7 && 86603 Field_op0_s6_Slot_dot_slot2_get (insn) == 1 && 86604 Field_dsp340050b49a6c_fld2029_Slot_dot_slot2_get (insn) == 0) 86605 return OPCODE_ASLM32; 86606 switch (Field_dsp340050b49a6c_fld2658dot_slot2_Slot_dot_slot2_get (insn)) 86607 { 86608 case 0: 86609 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 2 && 86610 Field_dsp340050b49a6c_fld3717dot_slot2_Slot_dot_slot2_get (insn) == 0) 86611 return OPCODE_AR2PQ_LN; 86612 break; 86613 case 1: 86614 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 2 && 86615 Field_dsp340050b49a6c_fld3716dot_slot2_Slot_dot_slot2_get (insn) == 0) 86616 return OPCODE_AR2CM_LN; 86617 break; 86618 } 86619 if (Field_op0_s6_Slot_dot_slot2_get (insn) == 3 && 86620 Field_dsp340050b49a6c_fld3723dot_slot2_Slot_dot_slot2_get (insn) == 0) 86621 return OPCODE_LUT_WRITE; 86622 return XTENSA_UNDEFINED; 86623} 86624 86625static int 86626Slot_dot_slot1_decode (const xtensa_insnbuf insn) 86627{ 86628 switch (Field_op0_s7_Slot_dot_slot1_get (insn)) 86629 { 86630 case 0: 86631 return OPCODE_CDOT; 86632 case 1: 86633 return OPCODE_CDOTAC; 86634 case 2: 86635 return OPCODE_CDOTACS; 86636 case 3: 86637 return OPCODE_DOT; 86638 case 4: 86639 return OPCODE_DOTAC; 86640 case 5: 86641 return OPCODE_DOTACS; 86642 case 6: 86643 return OPCODE_MACD8; 86644 case 7: 86645 return OPCODE_MACPQXP_0; 86646 case 8: 86647 return OPCODE_MACPQXP_1; 86648 case 9: 86649 return OPCODE_MACPQXP_2; 86650 case 10: 86651 return OPCODE_MACPQXP_3; 86652 case 11: 86653 return OPCODE_MACXP2_0; 86654 case 12: 86655 return OPCODE_MACXP2_1; 86656 case 13: 86657 return OPCODE_MPYD8; 86658 case 14: 86659 return OPCODE_MPYPQXP_0; 86660 case 15: 86661 return OPCODE_MPYPQXP_1; 86662 case 16: 86663 return OPCODE_MPYPQXP_2; 86664 case 17: 86665 return OPCODE_MPYPQXP_3; 86666 case 18: 86667 return OPCODE_MPYXP2_0; 86668 case 19: 86669 return OPCODE_MPYXP2_1; 86670 case 20: 86671 if (Field_dsp340050b49a6c_fld3734dot_slot1_Slot_dot_slot1_get (insn) == 0) 86672 return OPCODE_NOP; 86673 break; 86674 } 86675 return XTENSA_UNDEFINED; 86676} 86677 86678static int 86679Slot_pq_slot1_decode (const xtensa_insnbuf insn) 86680{ 86681 switch (Field_dsp340050b49a6c_fld2825pq_slot1_Slot_pq_slot1_get (insn)) 86682 { 86683 case 0: 86684 if (Field_op0_s10_Slot_pq_slot1_get (insn) == 0) 86685 return OPCODE_CMPYXP2PQ; 86686 break; 86687 case 1: 86688 if (Field_op0_s10_Slot_pq_slot1_get (insn) == 0) 86689 return OPCODE_MPYXP2PQ; 86690 break; 86691 } 86692 if (Field_dsp340050b49a6c_fld2826pq_slot1_Slot_pq_slot1_get (insn) == 1 && 86693 Field_op0_s10_Slot_pq_slot1_get (insn) == 0 && 86694 Field_dsp340050b49a6c_fld3761pq_slot1_Slot_pq_slot1_get (insn) == 0) 86695 return OPCODE_NOP; 86696 switch (Field_op0_s10_Slot_pq_slot1_get (insn)) 86697 { 86698 case 1: 86699 return OPCODE_CMPY2PQ; 86700 case 2: 86701 return OPCODE_MPY2PQ; 86702 } 86703 return XTENSA_UNDEFINED; 86704} 86705 86706static int 86707Slot_acc2_slot2_decode (const xtensa_insnbuf insn) 86708{ 86709 switch (Field_dsp340050b49a6c_fld2045_Slot_acc2_slot2_get (insn)) 86710 { 86711 case 0: 86712 if (Field_op0_s12_Slot_acc2_slot2_get (insn) == 0) 86713 return OPCODE_ARGMAX8; 86714 break; 86715 case 2: 86716 if (Field_op0_s12_Slot_acc2_slot2_get (insn) == 0 && 86717 Field_dsp340050b49a6c_fld2046_Slot_acc2_slot2_get (insn) == 0) 86718 return OPCODE_POP32_0; 86719 break; 86720 case 3: 86721 if (Field_op0_s12_Slot_acc2_slot2_get (insn) == 0 && 86722 Field_dsp340050b49a6c_fld2046_Slot_acc2_slot2_get (insn) == 0) 86723 return OPCODE_POP32_3; 86724 break; 86725 } 86726 switch (Field_dsp340050b49a6c_fld2953acc2_slot2_Slot_acc2_slot2_get (insn)) 86727 { 86728 case 2: 86729 if (Field_op0_s12_Slot_acc2_slot2_get (insn) == 0) 86730 return OPCODE_PUSH128; 86731 break; 86732 case 3: 86733 if (Field_op0_s12_Slot_acc2_slot2_get (insn) == 0 && 86734 Field_dsp340050b49a6c_fld3782acc2_slot2_Slot_acc2_slot2_get (insn) == 0) 86735 return OPCODE_NOP; 86736 break; 86737 } 86738 if (Field_dsp340050b49a6c_fld2954acc2_slot2_Slot_acc2_slot2_get (insn) == 1 && 86739 Field_op0_s12_Slot_acc2_slot2_get (insn) == 0 && 86740 Field_dsp340050b49a6c_fld3786acc2_slot2_Slot_acc2_slot2_get (insn) == 0) 86741 return OPCODE_POP32_1; 86742 if (Field_dsp340050b49a6c_fld2955acc2_slot2_Slot_acc2_slot2_get (insn) == 1 && 86743 Field_op0_s12_Slot_acc2_slot2_get (insn) == 0 && 86744 Field_dsp340050b49a6c_fld3788acc2_slot2_Slot_acc2_slot2_get (insn) == 0) 86745 return OPCODE_POP32_2; 86746 if (Field_dsp340050b49a6c_fld2956acc2_slot2_Slot_acc2_slot2_get (insn) == 3 && 86747 Field_op0_s12_Slot_acc2_slot2_get (insn) == 1) 86748 return OPCODE_CLRCM; 86749 if (Field_dsp340050b49a6c_fld2957acc2_slot2_Slot_acc2_slot2_get (insn) == 19 && 86750 Field_op0_s12_Slot_acc2_slot2_get (insn) == 1) 86751 return OPCODE_POP128_0; 86752 if (Field_dsp340050b49a6c_fld2958acc2_slot2_Slot_acc2_slot2_get (insn) == 35 && 86753 Field_op0_s12_Slot_acc2_slot2_get (insn) == 1) 86754 return OPCODE_POP128_1; 86755 if (Field_dsp340050b49a6c_fld2959acc2_slot2_Slot_acc2_slot2_get (insn) == 51 && 86756 Field_op0_s12_Slot_acc2_slot2_get (insn) == 1) 86757 return OPCODE_POP128_4; 86758 if (Field_dsp340050b49a6c_fld2960acc2_slot2_Slot_acc2_slot2_get (insn) == 35 && 86759 Field_op0_s12_Slot_acc2_slot2_get (insn) == 1 && 86760 Field_dsp340050b49a6c_fld3784acc2_slot2_Slot_acc2_slot2_get (insn) == 0) 86761 return OPCODE_POP128_2; 86762 if (Field_dsp340050b49a6c_fld2963acc2_slot2_Slot_acc2_slot2_get (insn) == 51 && 86763 Field_op0_s12_Slot_acc2_slot2_get (insn) == 1 && 86764 Field_dsp340050b49a6c_fld3784acc2_slot2_Slot_acc2_slot2_get (insn) == 0) 86765 return OPCODE_POP128_5; 86766 if (Field_dsp340050b49a6c_fld2964acc2_slot2_Slot_acc2_slot2_get (insn) == 19 && 86767 Field_op0_s12_Slot_acc2_slot2_get (insn) == 1 && 86768 Field_dsp340050b49a6c_fld3785acc2_slot2_Slot_acc2_slot2_get (insn) == 0) 86769 return OPCODE_POP128_3; 86770 if (Field_dsp340050b49a6c_fld2966acc2_slot2_Slot_acc2_slot2_get (insn) == 1 && 86771 Field_op0_s12_Slot_acc2_slot2_get (insn) == 1 && 86772 Field_dsp340050b49a6c_fld3783acc2_slot2_Slot_acc2_slot2_get (insn) == 0) 86773 return OPCODE_NCO_UPDATE; 86774 if (Field_dsp340050b49a6c_fld2967acc2_slot2_Slot_acc2_slot2_get (insn) == 1 && 86775 Field_op0_s12_Slot_acc2_slot2_get (insn) == 1 && 86776 Field_dsp340050b49a6c_fld2056_Slot_acc2_slot2_get (insn) == 0) 86777 return OPCODE_NEGCM; 86778 switch (Field_op0_s12_Slot_acc2_slot2_get (insn)) 86779 { 86780 case 2: 86781 if (Field_dsp340050b49a6c_fld2046_Slot_acc2_slot2_get (insn) == 0) 86782 return OPCODE_PUSH32; 86783 break; 86784 case 3: 86785 return OPCODE_ADD32; 86786 case 4: 86787 return OPCODE_ADDCM; 86788 case 5: 86789 return OPCODE_ASR; 86790 case 6: 86791 return OPCODE_LUT_IEXT; 86792 case 7: 86793 return OPCODE_PERM; 86794 } 86795 switch (Field_s_Slot_acc2_slot2_get (insn)) 86796 { 86797 case 0: 86798 if (Field_op0_s12_Slot_acc2_slot2_get (insn) == 1) 86799 return OPCODE_CONJ; 86800 break; 86801 case 1: 86802 if (Field_op0_s12_Slot_acc2_slot2_get (insn) == 1) 86803 return OPCODE_LUT_PHASOR; 86804 break; 86805 case 2: 86806 if (Field_op0_s12_Slot_acc2_slot2_get (insn) == 1) 86807 return OPCODE_MOVCM; 86808 break; 86809 } 86810 return XTENSA_UNDEFINED; 86811} 86812 86813static int 86814Slot_acc2_slot1_decode (const xtensa_insnbuf insn) 86815{ 86816 switch (Field_dsp340050b49a6c_fld2075_Slot_acc2_slot1_get (insn)) 86817 { 86818 case 0: 86819 if (Field_op0_s13_Slot_acc2_slot1_get (insn) == 0 && 86820 Field_dsp340050b49a6c_fld2031_Slot_acc2_slot1_get (insn) == 0) 86821 return OPCODE_RFIRD; 86822 break; 86823 case 1: 86824 if (Field_op0_s13_Slot_acc2_slot1_get (insn) == 0 && 86825 Field_dsp340050b49a6c_fld2031_Slot_acc2_slot1_get (insn) == 0) 86826 return OPCODE_RFIRDA; 86827 break; 86828 } 86829 if (Field_dsp340050b49a6c_fld2968acc2_slot1_Slot_acc2_slot1_get (insn) == 1 && 86830 Field_op0_s13_Slot_acc2_slot1_get (insn) == 0 && 86831 Field_dsp340050b49a6c_fld3793acc2_slot1_Slot_acc2_slot1_get (insn) == 0) 86832 return OPCODE_SWAPAC_R; 86833 if (Field_dsp340050b49a6c_fld2969acc2_slot1_Slot_acc2_slot1_get (insn) == 1 && 86834 Field_op0_s13_Slot_acc2_slot1_get (insn) == 0 && 86835 Field_dsp340050b49a6c_fld3790acc2_slot1_Slot_acc2_slot1_get (insn) == 0) 86836 return OPCODE_NOP; 86837 switch (Field_op0_s13_Slot_acc2_slot1_get (insn)) 86838 { 86839 case 1: 86840 return OPCODE_LLRPRE1; 86841 case 2: 86842 return OPCODE_RFIR; 86843 case 3: 86844 return OPCODE_RFIRA; 86845 } 86846 return XTENSA_UNDEFINED; 86847} 86848 86849static int 86850Slot_smod_slot2_decode (const xtensa_insnbuf insn) 86851{ 86852 switch (Field_dsp340050b49a6c_fld2049_Slot_smod_slot2_get (insn)) 86853 { 86854 case 2: 86855 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 86856 Field_t_Slot_smod_slot2_get (insn) == 0) 86857 return OPCODE_OR128; 86858 break; 86859 case 3: 86860 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 86861 Field_dsp340050b49a6c_fld2029_Slot_smod_slot2_get (insn) == 0) 86862 return OPCODE_PERM; 86863 break; 86864 } 86865 if (Field_dsp340050b49a6c_fld2991smod_slot2_Slot_smod_slot2_get (insn) == 0 && 86866 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86867 return OPCODE_ADD32; 86868 if (Field_dsp340050b49a6c_fld2992smod_slot2_Slot_smod_slot2_get (insn) == 1 && 86869 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86870 return OPCODE_ADDCM; 86871 if (Field_dsp340050b49a6c_fld2993smod_slot2_Slot_smod_slot2_get (insn) == 2 && 86872 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86873 return OPCODE_ADDWRP; 86874 if (Field_dsp340050b49a6c_fld2994smod_slot2_Slot_smod_slot2_get (insn) == 3 && 86875 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86876 return OPCODE_ASR; 86877 if (Field_dsp340050b49a6c_fld2995smod_slot2_Slot_smod_slot2_get (insn) == 4 && 86878 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86879 return OPCODE_AND128; 86880 if (Field_dsp340050b49a6c_fld2996smod_slot2_Slot_smod_slot2_get (insn) == 5 && 86881 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86882 return OPCODE_ASR32; 86883 if (Field_dsp340050b49a6c_fld2997smod_slot2_Slot_smod_slot2_get (insn) == 6 && 86884 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86885 return OPCODE_EXTUI4; 86886 if (Field_dsp340050b49a6c_fld2998smod_slot2_Slot_smod_slot2_get (insn) == 7 && 86887 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86888 return OPCODE_LUT; 86889 if (Field_dsp340050b49a6c_fld2999smod_slot2_Slot_smod_slot2_get (insn) == 8 && 86890 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86891 return OPCODE_ASL; 86892 if (Field_dsp340050b49a6c_fld3000smod_slot2_Slot_smod_slot2_get (insn) == 9 && 86893 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86894 return OPCODE_LUT_IEXT; 86895 if (Field_dsp340050b49a6c_fld3001smod_slot2_Slot_smod_slot2_get (insn) == 10 && 86896 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86897 return OPCODE_LUT_REXT; 86898 if (Field_dsp340050b49a6c_fld3002smod_slot2_Slot_smod_slot2_get (insn) == 11 && 86899 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86900 return OPCODE_MEAN; 86901 if (Field_dsp340050b49a6c_fld3003smod_slot2_Slot_smod_slot2_get (insn) == 12 && 86902 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86903 return OPCODE_MAX8; 86904 if (Field_dsp340050b49a6c_fld3004smod_slot2_Slot_smod_slot2_get (insn) == 13 && 86905 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86906 return OPCODE_MEAN32; 86907 if (Field_dsp340050b49a6c_fld3005smod_slot2_Slot_smod_slot2_get (insn) == 14 && 86908 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86909 return OPCODE_MIN8; 86910 if (Field_dsp340050b49a6c_fld3006smod_slot2_Slot_smod_slot2_get (insn) == 15 && 86911 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86912 return OPCODE_MOV2CM2PQ; 86913 if (Field_dsp340050b49a6c_fld3007smod_slot2_Slot_smod_slot2_get (insn) == 16 && 86914 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86915 return OPCODE_ASL32; 86916 if (Field_dsp340050b49a6c_fld3008smod_slot2_Slot_smod_slot2_get (insn) == 17 && 86917 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86918 return OPCODE_MOVCND8_0; 86919 if (Field_dsp340050b49a6c_fld3009smod_slot2_Slot_smod_slot2_get (insn) == 18 && 86920 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86921 return OPCODE_MOVCND8_1; 86922 if (Field_dsp340050b49a6c_fld3010smod_slot2_Slot_smod_slot2_get (insn) == 19 && 86923 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86924 return OPCODE_MOVCND8_4; 86925 if (Field_dsp340050b49a6c_fld3011smod_slot2_Slot_smod_slot2_get (insn) == 20 && 86926 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86927 return OPCODE_MOVCND8_2; 86928 if (Field_dsp340050b49a6c_fld3012smod_slot2_Slot_smod_slot2_get (insn) == 21 && 86929 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86930 return OPCODE_MOVCND8_5; 86931 if (Field_dsp340050b49a6c_fld3013smod_slot2_Slot_smod_slot2_get (insn) == 22 && 86932 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86933 return OPCODE_MOVCND8_6; 86934 if (Field_dsp340050b49a6c_fld3014smod_slot2_Slot_smod_slot2_get (insn) == 23 && 86935 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86936 return OPCODE_MOVCND8_7; 86937 if (Field_dsp340050b49a6c_fld3015smod_slot2_Slot_smod_slot2_get (insn) == 24 && 86938 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86939 return OPCODE_MOVCND8_3; 86940 if (Field_dsp340050b49a6c_fld3016smod_slot2_Slot_smod_slot2_get (insn) == 25 && 86941 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86942 return OPCODE_MOVCND_0; 86943 if (Field_dsp340050b49a6c_fld3017smod_slot2_Slot_smod_slot2_get (insn) == 26 && 86944 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86945 return OPCODE_MOVCND_1; 86946 if (Field_dsp340050b49a6c_fld3018smod_slot2_Slot_smod_slot2_get (insn) == 27 && 86947 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86948 return OPCODE_MOVCND_3; 86949 if (Field_dsp340050b49a6c_fld3019smod_slot2_Slot_smod_slot2_get (insn) == 28 && 86950 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86951 return OPCODE_MOVCND_2; 86952 if (Field_dsp340050b49a6c_fld3020smod_slot2_Slot_smod_slot2_get (insn) == 29 && 86953 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86954 return OPCODE_MOVCND_4; 86955 if (Field_dsp340050b49a6c_fld3021smod_slot2_Slot_smod_slot2_get (insn) == 30 && 86956 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86957 return OPCODE_MOVCND_5; 86958 if (Field_dsp340050b49a6c_fld3022smod_slot2_Slot_smod_slot2_get (insn) == 31 && 86959 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86960 return OPCODE_MOVCND_6; 86961 if (Field_dsp340050b49a6c_fld3023smod_slot2_Slot_smod_slot2_get (insn) == 32 && 86962 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86963 return OPCODE_ASLM; 86964 if (Field_dsp340050b49a6c_fld3024smod_slot2_Slot_smod_slot2_get (insn) == 33 && 86965 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86966 return OPCODE_ASRM; 86967 if (Field_dsp340050b49a6c_fld3025smod_slot2_Slot_smod_slot2_get (insn) == 34 && 86968 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86969 return OPCODE_CMP8; 86970 if (Field_dsp340050b49a6c_fld3026smod_slot2_Slot_smod_slot2_get (insn) == 35 && 86971 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86972 return OPCODE_LSRM; 86973 if (Field_dsp340050b49a6c_fld3027smod_slot2_Slot_smod_slot2_get (insn) == 36 && 86974 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86975 return OPCODE_CMP_I; 86976 if (Field_dsp340050b49a6c_fld3028smod_slot2_Slot_smod_slot2_get (insn) == 517 && 86977 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86978 return OPCODE_ABS8; 86979 if (Field_dsp340050b49a6c_fld3030smod_slot2_Slot_smod_slot2_get (insn) == 533 && 86980 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86981 return OPCODE_CONJ; 86982 if (Field_dsp340050b49a6c_fld3031smod_slot2_Slot_smod_slot2_get (insn) == 549 && 86983 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86984 return OPCODE_LUT_PHASOR; 86985 if (Field_dsp340050b49a6c_fld3032smod_slot2_Slot_smod_slot2_get (insn) == 565 && 86986 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86987 return OPCODE_NEGCM; 86988 if (Field_dsp340050b49a6c_fld3033smod_slot2_Slot_smod_slot2_get (insn) == 581 && 86989 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86990 return OPCODE_MOVCM; 86991 if (Field_dsp340050b49a6c_fld3034smod_slot2_Slot_smod_slot2_get (insn) == 597 && 86992 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86993 return OPCODE_NOT128; 86994 if (Field_dsp340050b49a6c_fld3035smod_slot2_Slot_smod_slot2_get (insn) == 613 && 86995 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86996 return OPCODE_TRANS; 86997 if (Field_dsp340050b49a6c_fld3036smod_slot2_Slot_smod_slot2_get (insn) == 1141 && 86998 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 86999 return OPCODE_PUSH128; 87000 switch (Field_dsp340050b49a6c_fld3038smod_slot2_Slot_smod_slot2_get (insn)) 87001 { 87002 case 8565: 87003 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87004 return OPCODE_SET_ARGMAX; 87005 break; 87006 case 9077: 87007 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87008 return OPCODE_SET_HSAR; 87009 break; 87010 case 9589: 87011 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87012 return OPCODE_SET_MAX; 87013 break; 87014 case 10101: 87015 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87016 return OPCODE_SET_SAR; 87017 break; 87018 case 10613: 87019 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87020 return OPCODE_SET_NCO; 87021 break; 87022 } 87023 switch (Field_dsp340050b49a6c_fld3039smod_slot2_Slot_smod_slot2_get (insn)) 87024 { 87025 case 11125: 87026 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87027 return OPCODE_MOVEQ128_0; 87028 break; 87029 case 27509: 87030 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87031 return OPCODE_MOVEQ128_2; 87032 break; 87033 case 43893: 87034 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87035 return OPCODE_MOVEQ128_3; 87036 break; 87037 case 60277: 87038 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87039 return OPCODE_MOVEQ32_0; 87040 break; 87041 case 76661: 87042 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87043 return OPCODE_MOVEQ128_4; 87044 break; 87045 case 93045: 87046 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87047 return OPCODE_MOVEQ32_1; 87048 break; 87049 case 109429: 87050 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87051 return OPCODE_MOVEQ32_2; 87052 break; 87053 case 125813: 87054 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87055 return OPCODE_MOVEQ32_3; 87056 break; 87057 } 87058 if (Field_dsp340050b49a6c_fld3040smod_slot2_Slot_smod_slot2_get (insn) == 43893 && 87059 Field_op0_s15_Slot_smod_slot2_get (insn) == 0 && 87060 Field_dsp340050b49a6c_fld3805smod_slot2_Slot_smod_slot2_get (insn) == 0) 87061 return OPCODE_MOVEQ128_5; 87062 if (Field_dsp340050b49a6c_fld3043smod_slot2_Slot_smod_slot2_get (insn) == 60277 && 87063 Field_op0_s15_Slot_smod_slot2_get (insn) == 0 && 87064 Field_dsp340050b49a6c_fld3805smod_slot2_Slot_smod_slot2_get (insn) == 0) 87065 return OPCODE_NOP; 87066 if (Field_dsp340050b49a6c_fld3044smod_slot2_Slot_smod_slot2_get (insn) == 6005 && 87067 Field_op0_s15_Slot_smod_slot2_get (insn) == 0 && 87068 Field_dsp340050b49a6c_fld3819smod_slot2_Slot_smod_slot2_get (insn) == 0) 87069 return OPCODE_MOVEQ128_1; 87070 if (Field_dsp340050b49a6c_fld3046smod_slot2_Slot_smod_slot2_get (insn) == 645 && 87071 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87072 return OPCODE_NCO_UPDATE; 87073 if (Field_dsp340050b49a6c_fld3047smod_slot2_Slot_smod_slot2_get (insn) == 661 && 87074 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87075 return OPCODE_CLRCM; 87076 if (Field_dsp340050b49a6c_fld3048_Slot_smod_slot2_get (insn) == 0 && 87077 Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87078 return OPCODE_LUT_AR; 87079 if (Field_dsp340050b49a6c_fld3049smod_slot2_Slot_smod_slot2_get (insn) == 1685 && 87080 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87081 return OPCODE_GET_HSAR2SAR; 87082 if (Field_dsp340050b49a6c_fld3050smod_slot2_Slot_smod_slot2_get (insn) == 2709 && 87083 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87084 return OPCODE_GET_MAX; 87085 if (Field_dsp340050b49a6c_fld3051smod_slot2_Slot_smod_slot2_get (insn) == 3733 && 87086 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87087 return OPCODE_POP128_0; 87088 if (Field_dsp340050b49a6c_fld3052smod_slot2_Slot_smod_slot2_get (insn) == 4757 && 87089 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87090 return OPCODE_GET_NCO; 87091 if (Field_dsp340050b49a6c_fld3053smod_slot2_Slot_smod_slot2_get (insn) == 5781 && 87092 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87093 return OPCODE_POP128_1; 87094 if (Field_dsp340050b49a6c_fld3054smod_slot2_Slot_smod_slot2_get (insn) == 6805 && 87095 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87096 return OPCODE_POP128_2; 87097 if (Field_dsp340050b49a6c_fld3055smod_slot2_Slot_smod_slot2_get (insn) == 7829 && 87098 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87099 return OPCODE_POP128_3; 87100 if (Field_dsp340050b49a6c_fld3056smod_slot2_Slot_smod_slot2_get (insn) == 4757 && 87101 Field_op0_s15_Slot_smod_slot2_get (insn) == 0 && 87102 Field_dsp340050b49a6c_fld3809smod_slot2_Slot_smod_slot2_get (insn) == 0) 87103 return OPCODE_GET_SAR; 87104 if (Field_dsp340050b49a6c_fld3058smod_slot2_Slot_smod_slot2_get (insn) == 5781 && 87105 Field_op0_s15_Slot_smod_slot2_get (insn) == 0 && 87106 Field_dsp340050b49a6c_fld3809smod_slot2_Slot_smod_slot2_get (insn) == 0) 87107 return OPCODE_POP128_4; 87108 if (Field_dsp340050b49a6c_fld3059smod_slot2_Slot_smod_slot2_get (insn) == 3733 && 87109 Field_op0_s15_Slot_smod_slot2_get (insn) == 0 && 87110 Field_dsp340050b49a6c_fld3821smod_slot2_Slot_smod_slot2_get (insn) == 0) 87111 return OPCODE_POP128_5; 87112 if (Field_dsp340050b49a6c_fld3061smod_slot2_Slot_smod_slot2_get (insn) == 341 && 87113 Field_op0_s15_Slot_smod_slot2_get (insn) == 0 && 87114 Field_dsp340050b49a6c_fld3806smod_slot2_Slot_smod_slot2_get (insn) == 0) 87115 return OPCODE_GET_ARGMAX; 87116 if (Field_dsp340050b49a6c_fld3063smod_slot2_Slot_smod_slot2_get (insn) == 181 && 87117 Field_op0_s15_Slot_smod_slot2_get (insn) == 0 && 87118 Field_dsp340050b49a6c_fld3807smod_slot2_Slot_smod_slot2_get (insn) == 0) 87119 return OPCODE_GET_HSAR; 87120 if (Field_dsp340050b49a6c_fld3065smod_slot2_Slot_smod_slot2_get (insn) == 19 && 87121 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87122 return OPCODE_POP128_2CMPQ_0; 87123 if (Field_dsp340050b49a6c_fld3066smod_slot2_Slot_smod_slot2_get (insn) == 51 && 87124 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87125 return OPCODE_POP128_2CMPQ_1; 87126 if (Field_dsp340050b49a6c_fld3067smod_slot2_Slot_smod_slot2_get (insn) == 83 && 87127 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87128 return OPCODE_POP128_2CMPQ_2; 87129 if (Field_dsp340050b49a6c_fld3068smod_slot2_Slot_smod_slot2_get (insn) == 227 && 87130 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87131 return OPCODE_PUSH128_PQ; 87132 if (Field_dsp340050b49a6c_fld3069smod_slot2_Slot_smod_slot2_get (insn) == 1803 && 87133 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87134 return OPCODE_POP128_2PQ_0; 87135 switch (Field_dsp340050b49a6c_fld3070_Slot_smod_slot2_get (insn)) 87136 { 87137 case 66: 87138 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87139 return OPCODE_MOVPQ2PQ; 87140 break; 87141 case 67: 87142 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87143 return OPCODE_SUBARX; 87144 break; 87145 case 68: 87146 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87147 return OPCODE_PUSH32; 87148 break; 87149 case 69: 87150 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87151 return OPCODE_SWAPB; 87152 break; 87153 case 70: 87154 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87155 return OPCODE_WRTIEP; 87156 break; 87157 } 87158 if (Field_dsp340050b49a6c_fld3071smod_slot2_Slot_smod_slot2_get (insn) == 1819 && 87159 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87160 return OPCODE_POP128_2PQ_1; 87161 if (Field_dsp340050b49a6c_fld3072smod_slot2_Slot_smod_slot2_get (insn) == 1835 && 87162 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87163 return OPCODE_POP128_2PQ_2; 87164 if (Field_dsp340050b49a6c_fld3073smod_slot2_Slot_smod_slot2_get (insn) == 1851 && 87165 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87166 return OPCODE_POP128_2PQ_4; 87167 if (Field_dsp340050b49a6c_fld3074smod_slot2_Slot_smod_slot2_get (insn) == 1867 && 87168 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87169 return OPCODE_POP128_2PQ_3; 87170 if (Field_dsp340050b49a6c_fld3075smod_slot2_Slot_smod_slot2_get (insn) == 1883 && 87171 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87172 return OPCODE_POP128_2PQ_5; 87173 if (Field_dsp340050b49a6c_fld3076smod_slot2_Slot_smod_slot2_get (insn) == 3798 && 87174 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87175 return OPCODE_POP32_0; 87176 if (Field_dsp340050b49a6c_fld3077smod_slot2_Slot_smod_slot2_get (insn) == 3799 && 87177 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87178 return OPCODE_POP32_1; 87179 if (Field_dsp340050b49a6c_fld3078smod_slot2_Slot_smod_slot2_get (insn) == 3830 && 87180 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87181 return OPCODE_POP32_2; 87182 if (Field_dsp340050b49a6c_fld3079smod_slot2_Slot_smod_slot2_get (insn) == 3831 && 87183 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87184 return OPCODE_POP32_3; 87185 if (Field_dsp340050b49a6c_fld3080smod_slot2_Slot_smod_slot2_get (insn) == 147 && 87186 Field_op0_s15_Slot_smod_slot2_get (insn) == 0) 87187 return OPCODE_POP128_2CMPQ_3; 87188 if (Field_dsp340050b49a6c_fld3081smod_slot2_Slot_smod_slot2_get (insn) == 179 && 87189 Field_op0_s15_Slot_smod_slot2_get (insn) == 0 && 87190 Field_dsp340050b49a6c_fld2056_Slot_smod_slot2_get (insn) == 0) 87191 return OPCODE_PUSH2X128_PQ; 87192 if (Field_dsp340050b49a6c_fld3082smod_slot2_Slot_smod_slot2_get (insn) == 115 && 87193 Field_op0_s15_Slot_smod_slot2_get (insn) == 0 && 87194 Field_dsp340050b49a6c_fld3824smod_slot2_Slot_smod_slot2_get (insn) == 0) 87195 return OPCODE_RDTIEP; 87196 if (Field_dsp340050b49a6c_fld3084smod_slot2_Slot_smod_slot2_get (insn) == 51 && 87197 Field_op0_s15_Slot_smod_slot2_get (insn) == 0 && 87198 Field_dsp340050b49a6c_fld3817_Slot_smod_slot2_get (insn) == 0) 87199 return OPCODE_PQ2CM; 87200 if (Field_dsp340050b49a6c_fld3085smod_slot2_Slot_smod_slot2_get (insn) == 10 && 87201 Field_op0_s15_Slot_smod_slot2_get (insn) == 0 && 87202 Field_dsp340050b49a6c_fld2032_Slot_smod_slot2_get (insn) == 0) 87203 return OPCODE_CMP_R; 87204 if (Field_dsp340050b49a6c_fld3087smod_slot2_Slot_smod_slot2_get (insn) == 11 && 87205 Field_op0_s15_Slot_smod_slot2_get (insn) == 0 && 87206 Field_t_Slot_smod_slot2_get (insn) == 0) 87207 return OPCODE_ADD16; 87208 if (Field_dsp340050b49a6c_fld3088smod_slot2_Slot_smod_slot2_get (insn) == 6 && 87209 Field_op0_s15_Slot_smod_slot2_get (insn) == 0 && 87210 Field_dsp340050b49a6c_fld3828smod_slot2_Slot_smod_slot2_get (insn) == 0) 87211 return OPCODE_LSLM; 87212 if (Field_dsp340050b49a6c_fld3090smod_slot2_Slot_smod_slot2_get (insn) == 7 && 87213 Field_op0_s15_Slot_smod_slot2_get (insn) == 0 && 87214 Field_dsp340050b49a6c_fld3814smod_slot2_Slot_smod_slot2_get (insn) == 0) 87215 return OPCODE_CM2AR_LN; 87216 switch (Field_dsp340050b49a6c_fld3091smod_slot2_Slot_smod_slot2_get (insn)) 87217 { 87218 case 32: 87219 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87220 return OPCODE_QREADY; 87221 break; 87222 case 36: 87223 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 87224 Field_dsp340050b49a6c_fld2041_Slot_smod_slot2_get (insn) == 0) 87225 return OPCODE_SET_EXT_REGS; 87226 break; 87227 } 87228 switch (Field_dsp340050b49a6c_fld3092smod_slot2_Slot_smod_slot2_get (insn)) 87229 { 87230 case 1136: 87231 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87232 return OPCODE_AR2SAR_DUP; 87233 break; 87234 case 1137: 87235 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87236 return OPCODE_POP2X128_2PQ_01; 87237 break; 87238 case 1138: 87239 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87240 return OPCODE_POP2X128_2PQ_03; 87241 break; 87242 case 1139: 87243 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87244 return OPCODE_WRTBSIGQ; 87245 break; 87246 } 87247 if (Field_dsp340050b49a6c_fld3093smod_slot2_Slot_smod_slot2_get (insn) == 570 && 87248 Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 87249 Field_dsp340050b49a6c_fld3822smod_slot2_Slot_smod_slot2_get (insn) == 0) 87250 return OPCODE_POP2X128_2PQ_21; 87251 if (Field_dsp340050b49a6c_fld3096smod_slot2_Slot_smod_slot2_get (insn) == 571 && 87252 Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 87253 Field_dsp340050b49a6c_fld3822smod_slot2_Slot_smod_slot2_get (insn) == 0) 87254 return OPCODE_WRTSIGQ; 87255 if (Field_dsp340050b49a6c_fld3097smod_slot2_Slot_smod_slot2_get (insn) == 143 && 87256 Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 87257 Field_dsp340050b49a6c_fld3823smod_slot2_Slot_smod_slot2_get (insn) == 0) 87258 return OPCODE_POP2X128_2PQ_23; 87259 if (Field_dsp340050b49a6c_fld3098smod_slot2_Slot_smod_slot2_get (insn) == 74 && 87260 Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 87261 Field_dsp340050b49a6c_fld3062_Slot_smod_slot2_get (insn) == 0) 87262 return OPCODE_CLRTIEP; 87263 if (Field_dsp340050b49a6c_fld3099smod_slot2_Slot_smod_slot2_get (insn) == 75 && 87264 Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 87265 Field_dsp340050b49a6c_fld3062_Slot_smod_slot2_get (insn) == 0) 87266 return OPCODE_WRTBSIGQM; 87267 if (Field_dsp340050b49a6c_fld3100smod_slot2_Slot_smod_slot2_get (insn) == 19 && 87268 Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 87269 Field_dsp340050b49a6c_fld3825smod_slot2_Slot_smod_slot2_get (insn) == 0) 87270 return OPCODE_SETTIEP; 87271 if (Field_dsp340050b49a6c_fld3101smod_slot2_Slot_smod_slot2_get (insn) == 4 && 87272 Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 87273 Field_dsp340050b49a6c_fld3826smod_slot2_Slot_smod_slot2_get (insn) == 0) 87274 return OPCODE_ADDAR2; 87275 if (Field_dsp340050b49a6c_fld3102smod_slot2_Slot_smod_slot2_get (insn) == 4 && 87276 Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 87277 Field_dsp340050b49a6c_fld3810smod_slot2_Slot_smod_slot2_get (insn) == 0) 87278 return OPCODE_AR2CM_DUP; 87279 if (Field_dsp340050b49a6c_fld3104smod_slot2_Slot_smod_slot2_get (insn) == 4 && 87280 Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 87281 Field_dsp340050b49a6c_fld3816smod_slot2_Slot_smod_slot2_get (insn) == 0) 87282 return OPCODE_MOVAR2; 87283 if (Field_dsp340050b49a6c_fld3105smod_slot2_Slot_smod_slot2_get (insn) == 16 && 87284 Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87285 return OPCODE_MOVCND_7; 87286 if (Field_dsp340050b49a6c_fld3106smod_slot2_Slot_smod_slot2_get (insn) == 17 && 87287 Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87288 return OPCODE_SMOD_LUT; 87289 if (Field_dsp340050b49a6c_fld3107smod_slot2_Slot_smod_slot2_get (insn) == 18 && 87290 Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87291 return OPCODE_SUB32; 87292 if (Field_dsp340050b49a6c_fld3108smod_slot2_Slot_smod_slot2_get (insn) == 19 && 87293 Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87294 return OPCODE_SUBWRP; 87295 if (Field_dsp340050b49a6c_fld3109smod_slot2_Slot_smod_slot2_get (insn) == 20 && 87296 Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87297 return OPCODE_SUBCM; 87298 if (Field_dsp340050b49a6c_fld3110smod_slot2_Slot_smod_slot2_get (insn) == 21 && 87299 Field_op0_s15_Slot_smod_slot2_get (insn) == 1) 87300 return OPCODE_XOR128; 87301 if (Field_dsp340050b49a6c_fld3111smod_slot2_Slot_smod_slot2_get (insn) == 19 && 87302 Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 87303 Field_dsp340050b49a6c_fld2056_Slot_smod_slot2_get (insn) == 0) 87304 return OPCODE_MOVCM2PQ; 87305 if (Field_dsp340050b49a6c_fld3113smod_slot2_Slot_smod_slot2_get (insn) == 27 && 87306 Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 87307 Field_dsp340050b49a6c_fld3827smod_slot2_Slot_smod_slot2_get (insn) == 0) 87308 return OPCODE_ARGMAX8; 87309 if (Field_dsp340050b49a6c_fld3114smod_slot2_Slot_smod_slot2_get (insn) == 6 && 87310 Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 87311 Field_dsp340050b49a6c_fld3808_Slot_smod_slot2_get (insn) == 0) 87312 return OPCODE_SUBMEAN; 87313 if (Field_dsp340050b49a6c_fld3115smod_slot2_Slot_smod_slot2_get (insn) == 7 && 87314 Field_op0_s15_Slot_smod_slot2_get (insn) == 1 && 87315 Field_dsp340050b49a6c_fld2029_Slot_smod_slot2_get (insn) == 0) 87316 return OPCODE_ASLM32; 87317 switch (Field_dsp340050b49a6c_fld3116smod_slot2_Slot_smod_slot2_get (insn)) 87318 { 87319 case 0: 87320 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 2 && 87321 Field_dsp340050b49a6c_fld3813smod_slot2_Slot_smod_slot2_get (insn) == 0) 87322 return OPCODE_AR2PQ_LN; 87323 break; 87324 case 1: 87325 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 2 && 87326 Field_dsp340050b49a6c_fld3812smod_slot2_Slot_smod_slot2_get (insn) == 0) 87327 return OPCODE_AR2CM_LN; 87328 break; 87329 } 87330 if (Field_op0_s15_Slot_smod_slot2_get (insn) == 3 && 87331 Field_dsp340050b49a6c_fld3818smod_slot2_Slot_smod_slot2_get (insn) == 0) 87332 return OPCODE_LUT_WRITE; 87333 return XTENSA_UNDEFINED; 87334} 87335 87336static int 87337Slot_smod_slot1_decode (const xtensa_insnbuf insn) 87338{ 87339 switch (Field_dsp340050b49a6c_fld2080_Slot_smod_slot1_get (insn)) 87340 { 87341 case 0: 87342 if (Field_op0_s16_Slot_smod_slot1_get (insn) == 0) 87343 return OPCODE_CMPY2CM; 87344 if (Field_op0_s16_Slot_smod_slot1_get (insn) == 1) 87345 return OPCODE_RMPY2CM; 87346 break; 87347 case 1: 87348 if (Field_op0_s16_Slot_smod_slot1_get (insn) == 0) 87349 return OPCODE_MPY2CM; 87350 break; 87351 case 2: 87352 if (Field_op0_s16_Slot_smod_slot1_get (insn) == 0) 87353 return OPCODE_MPYADD8_2CM; 87354 break; 87355 case 3: 87356 if (Field_op0_s16_Slot_smod_slot1_get (insn) == 0) 87357 return OPCODE_RCMPY2CM; 87358 break; 87359 } 87360 switch (Field_dsp340050b49a6c_fld3117smod_slot1_Slot_smod_slot1_get (insn)) 87361 { 87362 case 2: 87363 if (Field_op0_s16_Slot_smod_slot1_get (insn) == 1) 87364 return OPCODE_CMAC; 87365 break; 87366 case 3: 87367 if (Field_op0_s16_Slot_smod_slot1_get (insn) == 1) 87368 return OPCODE_MAC; 87369 break; 87370 case 4: 87371 if (Field_op0_s16_Slot_smod_slot1_get (insn) == 1) 87372 return OPCODE_CMPY; 87373 break; 87374 case 5: 87375 if (Field_op0_s16_Slot_smod_slot1_get (insn) == 1) 87376 return OPCODE_MPY; 87377 break; 87378 case 6: 87379 if (Field_op0_s16_Slot_smod_slot1_get (insn) == 1) 87380 return OPCODE_NORMACD; 87381 break; 87382 case 7: 87383 if (Field_op0_s16_Slot_smod_slot1_get (insn) == 1) 87384 return OPCODE_NORMD; 87385 break; 87386 } 87387 switch (Field_dsp340050b49a6c_fld3118smod_slot1_Slot_smod_slot1_get (insn)) 87388 { 87389 case 0: 87390 if (Field_op0_s16_Slot_smod_slot1_get (insn) == 2 && 87391 Field_dsp340050b49a6c_fld3117smod_slot1_Slot_smod_slot1_get (insn) == 0) 87392 return OPCODE_SMOD_SCR; 87393 break; 87394 case 1: 87395 if (Field_op0_s16_Slot_smod_slot1_get (insn) == 2 && 87396 Field_dsp340050b49a6c_fld3829smod_slot1_Slot_smod_slot1_get (insn) == 0) 87397 return OPCODE_NOP; 87398 break; 87399 } 87400 if (Field_op0_s16_Slot_smod_slot1_get (insn) == 3) 87401 return OPCODE_SMOD_ALIGN; 87402 return XTENSA_UNDEFINED; 87403} 87404 87405static int 87406Slot_llr_slot2_decode (const xtensa_insnbuf insn) 87407{ 87408 switch (Field_dsp340050b49a6c_fld2046_Slot_llr_slot2_get (insn)) 87409 { 87410 case 0: 87411 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 2) 87412 return OPCODE_LUT_AR; 87413 break; 87414 case 2: 87415 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 2 && 87416 Field_dsp340050b49a6c_fld3230_Slot_llr_slot2_get (insn) == 0) 87417 return OPCODE_CM2AR_LN; 87418 break; 87419 } 87420 switch (Field_dsp340050b49a6c_fld3191llr_slot2_Slot_llr_slot2_get (insn)) 87421 { 87422 case 6: 87423 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87424 return OPCODE_ABS8; 87425 break; 87426 case 7: 87427 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87428 return OPCODE_CONJ; 87429 break; 87430 case 22: 87431 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87432 return OPCODE_LUT_PHASOR; 87433 break; 87434 case 23: 87435 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87436 return OPCODE_NOT128; 87437 break; 87438 case 38: 87439 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87440 return OPCODE_MOVCM; 87441 break; 87442 case 39: 87443 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87444 return OPCODE_TRANS; 87445 break; 87446 case 70: 87447 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87448 return OPCODE_NCO_UPDATE; 87449 break; 87450 } 87451 if (Field_dsp340050b49a6c_fld3192llr_slot2_Slot_llr_slot2_get (insn) == 54 && 87452 Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87453 return OPCODE_CLRCM; 87454 if (Field_dsp340050b49a6c_fld3193llr_slot2_Slot_llr_slot2_get (insn) == 55 && 87455 Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87456 return OPCODE_GET_ARGMAX; 87457 if (Field_dsp340050b49a6c_fld3194llr_slot2_Slot_llr_slot2_get (insn) == 310 && 87458 Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87459 return OPCODE_GET_HSAR; 87460 if (Field_dsp340050b49a6c_fld3195llr_slot2_Slot_llr_slot2_get (insn) == 311 && 87461 Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87462 return OPCODE_GET_SAR; 87463 if (Field_dsp340050b49a6c_fld3196llr_slot2_Slot_llr_slot2_get (insn) == 566 && 87464 Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87465 return OPCODE_GET_HSAR2SAR; 87466 if (Field_dsp340050b49a6c_fld3197llr_slot2_Slot_llr_slot2_get (insn) == 567 && 87467 Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87468 return OPCODE_POP128_0; 87469 if (Field_dsp340050b49a6c_fld3198llr_slot2_Slot_llr_slot2_get (insn) == 822 && 87470 Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87471 return OPCODE_POP128_1; 87472 if (Field_dsp340050b49a6c_fld3199llr_slot2_Slot_llr_slot2_get (insn) == 823 && 87473 Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87474 return OPCODE_POP128_2; 87475 if (Field_dsp340050b49a6c_fld3200llr_slot2_Slot_llr_slot2_get (insn) == 1078 && 87476 Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87477 return OPCODE_GET_MAX; 87478 if (Field_dsp340050b49a6c_fld3201llr_slot2_Slot_llr_slot2_get (insn) == 1079 && 87479 Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87480 return OPCODE_POP128_3; 87481 if (Field_dsp340050b49a6c_fld3202llr_slot2_Slot_llr_slot2_get (insn) == 1334 && 87482 Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87483 return OPCODE_POP128_4; 87484 switch (Field_dsp340050b49a6c_fld3203llr_slot2_Slot_llr_slot2_get (insn)) 87485 { 87486 case 20535: 87487 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87488 return OPCODE_MOVEQ128_0; 87489 break; 87490 case 20791: 87491 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87492 return OPCODE_MOVEQ128_1; 87493 break; 87494 case 21047: 87495 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87496 return OPCODE_MOVEQ128_2; 87497 break; 87498 case 21303: 87499 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87500 return OPCODE_MOVEQ128_5; 87501 break; 87502 case 21559: 87503 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87504 return OPCODE_MOVEQ128_3; 87505 break; 87506 case 21815: 87507 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87508 return OPCODE_MOVEQ32_0; 87509 break; 87510 case 22071: 87511 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87512 return OPCODE_MOVEQ32_1; 87513 break; 87514 case 22327: 87515 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87516 return OPCODE_MOVEQ32_2; 87517 break; 87518 } 87519 if (Field_dsp340050b49a6c_fld3204llr_slot2_Slot_llr_slot2_get (insn) == 11319 && 87520 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87521 Field_dsp340050b49a6c_fld3844_Slot_llr_slot2_get (insn) == 0) 87522 return OPCODE_MOVEQ128_4; 87523 if (Field_dsp340050b49a6c_fld3205_Slot_llr_slot2_get (insn) == 7 && 87524 Field_op0_s18_Slot_llr_slot2_get (insn) == 2 && 87525 Field_dsp340050b49a6c_fld3847llr_slot2_Slot_llr_slot2_get (insn) == 0) 87526 return OPCODE_SET_EXT_REGS; 87527 switch (Field_dsp340050b49a6c_fld3206_Slot_llr_slot2_get (insn)) 87528 { 87529 case 71: 87530 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87531 Field_dsp340050b49a6c_fld3225_Slot_llr_slot2_get (insn) == 0) 87532 return OPCODE_SET_ARGMAX; 87533 break; 87534 case 327: 87535 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87536 Field_dsp340050b49a6c_fld3225_Slot_llr_slot2_get (insn) == 0) 87537 return OPCODE_SET_NCO; 87538 break; 87539 } 87540 if (Field_dsp340050b49a6c_fld3207llr_slot2_Slot_llr_slot2_get (insn) == 11575 && 87541 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87542 Field_dsp340050b49a6c_fld3844_Slot_llr_slot2_get (insn) == 0) 87543 return OPCODE_MOVEQ32_3; 87544 if (Field_dsp340050b49a6c_fld3208llr_slot2_Slot_llr_slot2_get (insn) == 5943 && 87545 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87546 Field_dsp340050b49a6c_fld3843llr_slot2_Slot_llr_slot2_get (insn) == 0) 87547 return OPCODE_NOP; 87548 if (Field_dsp340050b49a6c_fld3210llr_slot2_Slot_llr_slot2_get (insn) == 411 && 87549 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87550 Field_dsp340050b49a6c_fld3857llr_slot2_Slot_llr_slot2_get (insn) == 0) 87551 return OPCODE_POP128_5; 87552 if (Field_dsp340050b49a6c_fld3212_Slot_llr_slot2_get (insn) == 43 && 87553 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87554 Field_dsp340050b49a6c_fld3848llr_slot2_Slot_llr_slot2_get (insn) == 0) 87555 return OPCODE_SET_HSAR; 87556 if (Field_dsp340050b49a6c_fld3213llr_slot2_Slot_llr_slot2_get (insn) == 155 && 87557 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87558 Field_dsp340050b49a6c_fld3845llr_slot2_Slot_llr_slot2_get (insn) == 0) 87559 return OPCODE_GET_NCO; 87560 if (Field_dsp340050b49a6c_fld3214_Slot_llr_slot2_get (insn) == 1 && 87561 Field_op0_s18_Slot_llr_slot2_get (insn) == 2 && 87562 Field_dsp340050b49a6c_fld3863llr_slot2_Slot_llr_slot2_get (insn) == 0) 87563 return OPCODE_QREADY; 87564 if (Field_dsp340050b49a6c_fld3215llr_slot2_Slot_llr_slot2_get (insn) == 327 && 87565 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87566 Field_dsp340050b49a6c_fld3850llr_slot2_Slot_llr_slot2_get (insn) == 0) 87567 return OPCODE_SET_SAR; 87568 if (Field_dsp340050b49a6c_fld3216llr_slot2_Slot_llr_slot2_get (insn) == 27 && 87569 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87570 Field_dsp340050b49a6c_fld3849llr_slot2_Slot_llr_slot2_get (insn) == 0) 87571 return OPCODE_SET_MAX; 87572 if (Field_dsp340050b49a6c_fld3217_Slot_llr_slot2_get (insn) == 5 && 87573 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87574 Field_dsp340050b49a6c_fld3859llr_slot2_Slot_llr_slot2_get (insn) == 0) 87575 return OPCODE_POP32_0; 87576 if (Field_dsp340050b49a6c_fld3218llr_slot2_Slot_llr_slot2_get (insn) == 11 && 87577 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87578 Field_dsp340050b49a6c_fld3851llr_slot2_Slot_llr_slot2_get (insn) == 0) 87579 return OPCODE_NEGCM; 87580 if (Field_dsp340050b49a6c_fld3220llr_slot2_Slot_llr_slot2_get (insn) == 9 && 87581 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87582 Field_dsp340050b49a6c_fld3246_Slot_llr_slot2_get (insn) == 0) 87583 return OPCODE_PUSH128; 87584 if (Field_dsp340050b49a6c_fld3221llr_slot2_Slot_llr_slot2_get (insn) == 25 && 87585 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87586 Field_dsp340050b49a6c_fld2046_Slot_llr_slot2_get (insn) == 0) 87587 return OPCODE_POP32_1; 87588 if (Field_dsp340050b49a6c_fld3222llr_slot2_Slot_llr_slot2_get (insn) == 25 && 87589 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87590 Field_dsp340050b49a6c_fld3860llr_slot2_Slot_llr_slot2_get (insn) == 0) 87591 return OPCODE_POP32_2; 87592 if (Field_dsp340050b49a6c_fld3224llr_slot2_Slot_llr_slot2_get (insn) == 25 && 87593 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87594 Field_dsp340050b49a6c_fld3861llr_slot2_Slot_llr_slot2_get (insn) == 0) 87595 return OPCODE_POP32_3; 87596 if (Field_dsp340050b49a6c_fld3226llr_slot2_Slot_llr_slot2_get (insn) == 25 && 87597 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87598 Field_dsp340050b49a6c_fld3864llr_slot2_Slot_llr_slot2_get (insn) == 0) 87599 return OPCODE_RDTIEP; 87600 if (Field_dsp340050b49a6c_fld3228llr_slot2_Slot_llr_slot2_get (insn) == 3 && 87601 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87602 Field_dsp340050b49a6c_fld3866llr_slot2_Slot_llr_slot2_get (insn) == 0) 87603 return OPCODE_ADD16; 87604 if (Field_dsp340050b49a6c_fld3231llr_slot2_Slot_llr_slot2_get (insn) == 7 && 87605 Field_op0_s18_Slot_llr_slot2_get (insn) == 1 && 87606 Field_dsp340050b49a6c_fld3856llr_slot2_Slot_llr_slot2_get (insn) == 0) 87607 return OPCODE_LUT_WRITE; 87608 if (Field_dsp340050b49a6c_fld3232llr_slot2_Slot_llr_slot2_get (insn) == 4 && 87609 Field_op0_s18_Slot_llr_slot2_get (insn) == 2) 87610 return OPCODE_AR2CM_LN; 87611 switch (Field_dsp340050b49a6c_fld3233_Slot_llr_slot2_get (insn)) 87612 { 87613 case 2: 87614 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 4 && 87615 Field_dsp340050b49a6c_fld2049_Slot_llr_slot2_get (insn) == 0) 87616 return OPCODE_SUBWRP; 87617 break; 87618 case 3: 87619 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 4 && 87620 Field_dsp340050b49a6c_fld2029_Slot_llr_slot2_get (insn) == 0) 87621 return OPCODE_ASLM32; 87622 break; 87623 } 87624 if (Field_dsp340050b49a6c_fld3234llr_slot2_Slot_llr_slot2_get (insn) == 20 && 87625 Field_op0_s18_Slot_llr_slot2_get (insn) == 2) 87626 return OPCODE_AR2CM_DUP; 87627 if (Field_dsp340050b49a6c_fld3235llr_slot2_Slot_llr_slot2_get (insn) == 133 && 87628 Field_op0_s18_Slot_llr_slot2_get (insn) == 2) 87629 return OPCODE_SETTIEP; 87630 if (Field_dsp340050b49a6c_fld3236_Slot_llr_slot2_get (insn) == 27 && 87631 Field_op0_s18_Slot_llr_slot2_get (insn) == 2 && 87632 Field_dsp340050b49a6c_fld2074_Slot_llr_slot2_get (insn) == 0) 87633 return OPCODE_WRTIEP; 87634 if (Field_dsp340050b49a6c_fld3237llr_slot2_Slot_llr_slot2_get (insn) == 149 && 87635 Field_op0_s18_Slot_llr_slot2_get (insn) == 2 && 87636 Field_dsp340050b49a6c_fld2074_Slot_llr_slot2_get (insn) == 0) 87637 return OPCODE_AR2SAR_DUP; 87638 if (Field_dsp340050b49a6c_fld3238llr_slot2_Slot_llr_slot2_get (insn) == 85 && 87639 Field_op0_s18_Slot_llr_slot2_get (insn) == 2 && 87640 Field_dsp340050b49a6c_fld3862_Slot_llr_slot2_get (insn) == 0) 87641 return OPCODE_WRTBSIGQ; 87642 if (Field_dsp340050b49a6c_fld3240llr_slot2_Slot_llr_slot2_get (insn) == 53 && 87643 Field_op0_s18_Slot_llr_slot2_get (insn) == 2 && 87644 Field_dsp340050b49a6c_fld3847llr_slot2_Slot_llr_slot2_get (insn) == 0) 87645 return OPCODE_WRTSIGQ; 87646 if (Field_dsp340050b49a6c_fld3241llr_slot2_Slot_llr_slot2_get (insn) == 11 && 87647 Field_op0_s18_Slot_llr_slot2_get (insn) == 2 && 87648 Field_dsp340050b49a6c_fld3865llr_slot2_Slot_llr_slot2_get (insn) == 0) 87649 return OPCODE_WRTBSIGQM; 87650 if (Field_dsp340050b49a6c_fld3242llr_slot2_Slot_llr_slot2_get (insn) == 3 && 87651 Field_op0_s18_Slot_llr_slot2_get (insn) == 2 && 87652 Field_dsp340050b49a6c_fld3855llr_slot2_Slot_llr_slot2_get (insn) == 0) 87653 return OPCODE_CLRTIEP; 87654 switch (Field_dsp340050b49a6c_fld3243llr_slot2_Slot_llr_slot2_get (insn)) 87655 { 87656 case 48: 87657 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 2) 87658 return OPCODE_ADDAR2; 87659 break; 87660 case 49: 87661 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 2) 87662 return OPCODE_MOVAR2; 87663 break; 87664 case 50: 87665 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 2) 87666 return OPCODE_PUSH128_PQ; 87667 break; 87668 case 51: 87669 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 2) 87670 return OPCODE_SUBARX; 87671 break; 87672 case 52: 87673 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 2) 87674 return OPCODE_PUSH32; 87675 break; 87676 case 53: 87677 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 2) 87678 return OPCODE_SWAPB; 87679 break; 87680 } 87681 if (Field_dsp340050b49a6c_fld3244llr_slot2_Slot_llr_slot2_get (insn) == 1 && 87682 Field_op0_s18_Slot_llr_slot2_get (insn) == 2 && 87683 Field_dsp340050b49a6c_fld3853llr_slot2_Slot_llr_slot2_get (insn) == 0) 87684 return OPCODE_PQ2CM; 87685 if (Field_dsp340050b49a6c_fld3245llr_slot2_Slot_llr_slot2_get (insn) == 2 && 87686 Field_op0_s18_Slot_llr_slot2_get (insn) == 4 && 87687 Field_dsp340050b49a6c_fld3868_Slot_llr_slot2_get (insn) == 0) 87688 return OPCODE_SUBMEAN; 87689 if (Field_dsp340050b49a6c_fld3247llr_slot2_Slot_llr_slot2_get (insn) == 3 && 87690 Field_op0_s18_Slot_llr_slot2_get (insn) == 4 && 87691 Field_dsp340050b49a6c_fld3867llr_slot2_Slot_llr_slot2_get (insn) == 0) 87692 return OPCODE_ARGMAX8; 87693 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 5 && 87694 Field_dsp340050b49a6c_fld2029_Slot_llr_slot2_get (insn) == 0) 87695 return OPCODE_PERM; 87696 switch (Field_s_Slot_llr_slot2_get (insn)) 87697 { 87698 case 0: 87699 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87700 return OPCODE_ASLM; 87701 break; 87702 case 1: 87703 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87704 return OPCODE_ASRM; 87705 break; 87706 case 2: 87707 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87708 return OPCODE_CMP8; 87709 break; 87710 case 3: 87711 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87712 return OPCODE_LSLM; 87713 break; 87714 case 4: 87715 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87716 return OPCODE_CMP_I; 87717 break; 87718 case 5: 87719 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87720 return OPCODE_LSRM; 87721 break; 87722 case 8: 87723 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 1) 87724 return OPCODE_CMP_R; 87725 break; 87726 } 87727 switch (Field_t_Slot_llr_slot2_get (insn)) 87728 { 87729 case 0: 87730 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87731 return OPCODE_MOVCND8_0; 87732 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87733 return OPCODE_ADD32; 87734 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 4) 87735 return OPCODE_OR128; 87736 break; 87737 case 1: 87738 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87739 return OPCODE_MOVCND8_1; 87740 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87741 return OPCODE_ADDCM; 87742 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 4) 87743 return OPCODE_SUB32; 87744 break; 87745 case 2: 87746 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87747 return OPCODE_MOVCND8_2; 87748 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87749 return OPCODE_ADDWRP; 87750 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 4) 87751 return OPCODE_SUBCM; 87752 break; 87753 case 3: 87754 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87755 return OPCODE_MOVCND8_5; 87756 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87757 return OPCODE_ASL32; 87758 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 4) 87759 return OPCODE_XOR128; 87760 break; 87761 case 4: 87762 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87763 return OPCODE_MOVCND8_3; 87764 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87765 return OPCODE_AND128; 87766 break; 87767 case 5: 87768 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87769 return OPCODE_MOVCND8_6; 87770 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87771 return OPCODE_ASR; 87772 break; 87773 case 6: 87774 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87775 return OPCODE_MOVCND8_7; 87776 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87777 return OPCODE_ASR32; 87778 break; 87779 case 7: 87780 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87781 return OPCODE_MOVCND_0; 87782 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87783 return OPCODE_EXTUI4; 87784 break; 87785 case 8: 87786 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87787 return OPCODE_MOVCND8_4; 87788 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87789 return OPCODE_ASL; 87790 break; 87791 case 9: 87792 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87793 return OPCODE_MOVCND_1; 87794 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87795 return OPCODE_LUT; 87796 break; 87797 case 10: 87798 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87799 return OPCODE_MOVCND_2; 87800 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87801 return OPCODE_LUT_IEXT; 87802 break; 87803 case 11: 87804 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87805 return OPCODE_MOVCND_4; 87806 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87807 return OPCODE_MAX8; 87808 break; 87809 case 12: 87810 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87811 return OPCODE_MOVCND_3; 87812 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87813 return OPCODE_LUT_REXT; 87814 break; 87815 case 13: 87816 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87817 return OPCODE_MOVCND_5; 87818 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87819 return OPCODE_MEAN; 87820 break; 87821 case 14: 87822 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87823 return OPCODE_MOVCND_6; 87824 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87825 return OPCODE_MEAN32; 87826 break; 87827 case 15: 87828 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 3) 87829 return OPCODE_MOVCND_7; 87830 if (Field_op0_s18_Slot_llr_slot2_get (insn) == 0) 87831 return OPCODE_MIN8; 87832 break; 87833 } 87834 return XTENSA_UNDEFINED; 87835} 87836 87837static int 87838Slot_llr_slot1_decode (const xtensa_insnbuf insn) 87839{ 87840 if (Field_dsp340050b49a6c_fld3248llr_slot1_Slot_llr_slot1_get (insn) == 0 && 87841 Field_op0_s19_Slot_llr_slot1_get (insn) == 0 && 87842 Field_dsp340050b49a6c_fld3870_Slot_llr_slot1_get (insn) == 0) 87843 return OPCODE_WGHT32; 87844 if (Field_dsp340050b49a6c_fld3250llr_slot1_Slot_llr_slot1_get (insn) == 1 && 87845 Field_op0_s19_Slot_llr_slot1_get (insn) == 0 && 87846 Field_dsp340050b49a6c_fld3869llr_slot1_Slot_llr_slot1_get (insn) == 0) 87847 return OPCODE_NOP; 87848 if (Field_dsp340050b49a6c_fld3251llr_slot1_Slot_llr_slot1_get (insn) == 2 && 87849 Field_op0_s19_Slot_llr_slot1_get (insn) == 0 && 87850 Field_dsp340050b49a6c_fld3878llr_slot1_Slot_llr_slot1_get (insn) == 0) 87851 return OPCODE_LLRPRE2; 87852 if (Field_dsp340050b49a6c_fld3252llr_slot1_Slot_llr_slot1_get (insn) == 3 && 87853 Field_op0_s19_Slot_llr_slot1_get (insn) == 0 && 87854 Field_dsp340050b49a6c_fld3875llr_slot1_Slot_llr_slot1_get (insn) == 0) 87855 return OPCODE_MOVAC_R; 87856 if (Field_dsp340050b49a6c_fld3253llr_slot1_Slot_llr_slot1_get (insn) == 1 && 87857 Field_op0_s19_Slot_llr_slot1_get (insn) == 0 && 87858 Field_dsp340050b49a6c_fld3876llr_slot1_Slot_llr_slot1_get (insn) == 0) 87859 return OPCODE_ADDAC; 87860 if (Field_dsp340050b49a6c_fld3254llr_slot1_Slot_llr_slot1_get (insn) == 1 && 87861 Field_op0_s19_Slot_llr_slot1_get (insn) == 0 && 87862 Field_dsp340050b49a6c_fld3872llr_slot1_Slot_llr_slot1_get (insn) == 0) 87863 return OPCODE_MOVAC_I; 87864 if (Field_op0_s19_Slot_llr_slot1_get (insn) == 1) 87865 return OPCODE_COMB32; 87866 return XTENSA_UNDEFINED; 87867} 87868 87869static int 87870Slot_dual_slot1_decode (const xtensa_insnbuf insn) 87871{ 87872 if (Field_op0_s22_Slot_dual_slot1_get (insn) == 0) 87873 return OPCODE_NOP; 87874 return XTENSA_UNDEFINED; 87875} 87876 87877 87878/* Instruction slots. */ 87879 87880static void 87881Slot_x24_Format_inst_0_get (const xtensa_insnbuf insn, 87882 xtensa_insnbuf slotbuf) 87883{ 87884 slotbuf[1] = 0; 87885 slotbuf[0] = (insn[0] & 0xffffff); 87886} 87887 87888static void 87889Slot_x24_Format_inst_0_set (xtensa_insnbuf insn, 87890 const xtensa_insnbuf slotbuf) 87891{ 87892 insn[0] = (insn[0] & ~0xffffff) | (slotbuf[0] & 0xffffff); 87893} 87894 87895static void 87896Slot_x16a_Format_inst16a_0_get (const xtensa_insnbuf insn, 87897 xtensa_insnbuf slotbuf) 87898{ 87899 slotbuf[1] = 0; 87900 slotbuf[0] = (insn[0] & 0xffff); 87901} 87902 87903static void 87904Slot_x16a_Format_inst16a_0_set (xtensa_insnbuf insn, 87905 const xtensa_insnbuf slotbuf) 87906{ 87907 insn[0] = (insn[0] & ~0xffff) | (slotbuf[0] & 0xffff); 87908} 87909 87910static void 87911Slot_x16b_Format_inst16b_0_get (const xtensa_insnbuf insn, 87912 xtensa_insnbuf slotbuf) 87913{ 87914 slotbuf[1] = 0; 87915 slotbuf[0] = (insn[0] & 0xffff); 87916} 87917 87918static void 87919Slot_x16b_Format_inst16b_0_set (xtensa_insnbuf insn, 87920 const xtensa_insnbuf slotbuf) 87921{ 87922 insn[0] = (insn[0] & ~0xffff) | (slotbuf[0] & 0xffff); 87923} 87924 87925static void 87926Slot_gp_Format_gp_slot2_43_get (const xtensa_insnbuf insn, 87927 xtensa_insnbuf slotbuf) 87928{ 87929 slotbuf[1] = 0; 87930 slotbuf[0] = ((insn[1] & 0x3ffff800) >> 11); 87931} 87932 87933static void 87934Slot_gp_Format_gp_slot2_43_set (xtensa_insnbuf insn, 87935 const xtensa_insnbuf slotbuf) 87936{ 87937 insn[1] = (insn[1] & ~0x3ffff800) | ((slotbuf[0] & 0x7ffff) << 11); 87938} 87939 87940static void 87941Slot_gp_Format_gp_slot1_26_get (const xtensa_insnbuf insn, 87942 xtensa_insnbuf slotbuf) 87943{ 87944 slotbuf[1] = 0; 87945 slotbuf[0] = ((insn[0] & 0xfc000000) >> 26); 87946 slotbuf[0] = (slotbuf[0] & ~0x1ffc0) | ((insn[1] & 0x7ff) << 6); 87947} 87948 87949static void 87950Slot_gp_Format_gp_slot1_26_set (xtensa_insnbuf insn, 87951 const xtensa_insnbuf slotbuf) 87952{ 87953 insn[0] = (insn[0] & ~0xfc000000) | ((slotbuf[0] & 0x3f) << 26); 87954 insn[1] = (insn[1] & ~0x7ff) | ((slotbuf[0] & 0x1ffc0) >> 6); 87955} 87956 87957static void 87958Slot_gp_Format_gp_slot0_7_get (const xtensa_insnbuf insn, 87959 xtensa_insnbuf slotbuf) 87960{ 87961 slotbuf[1] = 0; 87962 slotbuf[0] = ((insn[0] & 0x3ffff80) >> 7); 87963} 87964 87965static void 87966Slot_gp_Format_gp_slot0_7_set (xtensa_insnbuf insn, 87967 const xtensa_insnbuf slotbuf) 87968{ 87969 insn[0] = (insn[0] & ~0x3ffff80) | ((slotbuf[0] & 0x7ffff) << 7); 87970} 87971 87972static void 87973Slot_dot_Format_dot_slot2_44_get (const xtensa_insnbuf insn, 87974 xtensa_insnbuf slotbuf) 87975{ 87976 slotbuf[1] = 0; 87977 slotbuf[0] = ((insn[1] & 0xfffff000) >> 12); 87978} 87979 87980static void 87981Slot_dot_Format_dot_slot2_44_set (xtensa_insnbuf insn, 87982 const xtensa_insnbuf slotbuf) 87983{ 87984 insn[1] = (insn[1] & ~0xfffff000) | ((slotbuf[0] & 0xfffff) << 12); 87985} 87986 87987static void 87988Slot_dot_Format_dot_slot1_24_get (const xtensa_insnbuf insn, 87989 xtensa_insnbuf slotbuf) 87990{ 87991 slotbuf[1] = 0; 87992 slotbuf[0] = ((insn[0] & 0xff000000) >> 24); 87993 slotbuf[0] = (slotbuf[0] & ~0xfff00) | ((insn[1] & 0xfff) << 8); 87994} 87995 87996static void 87997Slot_dot_Format_dot_slot1_24_set (xtensa_insnbuf insn, 87998 const xtensa_insnbuf slotbuf) 87999{ 88000 insn[0] = (insn[0] & ~0xff000000) | ((slotbuf[0] & 0xff) << 24); 88001 insn[1] = (insn[1] & ~0xfff) | ((slotbuf[0] & 0xfff00) >> 8); 88002} 88003 88004static void 88005Slot_dot_Format_dot_slot0_7_get (const xtensa_insnbuf insn, 88006 xtensa_insnbuf slotbuf) 88007{ 88008 slotbuf[1] = 0; 88009 slotbuf[0] = ((insn[0] & 0xffff80) >> 7); 88010} 88011 88012static void 88013Slot_dot_Format_dot_slot0_7_set (xtensa_insnbuf insn, 88014 const xtensa_insnbuf slotbuf) 88015{ 88016 insn[0] = (insn[0] & ~0xffff80) | ((slotbuf[0] & 0x1ffff) << 7); 88017} 88018 88019static void 88020Slot_pq_Format_pq_slot2_40_get (const xtensa_insnbuf insn, 88021 xtensa_insnbuf slotbuf) 88022{ 88023 slotbuf[1] = 0; 88024 slotbuf[0] = ((insn[1] & 0x7ffff00) >> 8); 88025} 88026 88027static void 88028Slot_pq_Format_pq_slot2_40_set (xtensa_insnbuf insn, 88029 const xtensa_insnbuf slotbuf) 88030{ 88031 insn[1] = (insn[1] & ~0x7ffff00) | ((slotbuf[0] & 0x7ffff) << 8); 88032} 88033 88034static void 88035Slot_pq_Format_pq_slot1_26_get (const xtensa_insnbuf insn, 88036 xtensa_insnbuf slotbuf) 88037{ 88038 slotbuf[1] = 0; 88039 slotbuf[0] = ((insn[0] & 0xfc000000) >> 26); 88040 slotbuf[0] = (slotbuf[0] & ~0x3fc0) | ((insn[1] & 0xff) << 6); 88041} 88042 88043static void 88044Slot_pq_Format_pq_slot1_26_set (xtensa_insnbuf insn, 88045 const xtensa_insnbuf slotbuf) 88046{ 88047 insn[0] = (insn[0] & ~0xfc000000) | ((slotbuf[0] & 0x3f) << 26); 88048 insn[1] = (insn[1] & ~0xff) | ((slotbuf[0] & 0x3fc0) >> 6); 88049} 88050 88051static void 88052Slot_pq_Format_pq_slot0_7_get (const xtensa_insnbuf insn, 88053 xtensa_insnbuf slotbuf) 88054{ 88055 slotbuf[1] = 0; 88056 slotbuf[0] = ((insn[0] & 0x3ffff80) >> 7); 88057} 88058 88059static void 88060Slot_pq_Format_pq_slot0_7_set (xtensa_insnbuf insn, 88061 const xtensa_insnbuf slotbuf) 88062{ 88063 insn[0] = (insn[0] & ~0x3ffff80) | ((slotbuf[0] & 0x7ffff) << 7); 88064} 88065 88066static void 88067Slot_acc2_Format_acc2_slot2_47_get (const xtensa_insnbuf insn, 88068 xtensa_insnbuf slotbuf) 88069{ 88070 slotbuf[1] = 0; 88071 slotbuf[0] = ((insn[1] & 0x3fff8000) >> 15); 88072} 88073 88074static void 88075Slot_acc2_Format_acc2_slot2_47_set (xtensa_insnbuf insn, 88076 const xtensa_insnbuf slotbuf) 88077{ 88078 insn[1] = (insn[1] & ~0x3fff8000) | ((slotbuf[0] & 0x7fff) << 15); 88079} 88080 88081static void 88082Slot_acc2_Format_acc2_slot1_23_get (const xtensa_insnbuf insn, 88083 xtensa_insnbuf slotbuf) 88084{ 88085 slotbuf[1] = 0; 88086 slotbuf[0] = ((insn[0] & 0xff800000) >> 23); 88087 slotbuf[0] = (slotbuf[0] & ~0xfffe00) | ((insn[1] & 0x7fff) << 9); 88088} 88089 88090static void 88091Slot_acc2_Format_acc2_slot1_23_set (xtensa_insnbuf insn, 88092 const xtensa_insnbuf slotbuf) 88093{ 88094 insn[0] = (insn[0] & ~0xff800000) | ((slotbuf[0] & 0x1ff) << 23); 88095 insn[1] = (insn[1] & ~0x7fff) | ((slotbuf[0] & 0xfffe00) >> 9); 88096} 88097 88098static void 88099Slot_acc2_Format_acc2_slot0_7_get (const xtensa_insnbuf insn, 88100 xtensa_insnbuf slotbuf) 88101{ 88102 slotbuf[1] = 0; 88103 slotbuf[0] = ((insn[0] & 0x7fff80) >> 7); 88104} 88105 88106static void 88107Slot_acc2_Format_acc2_slot0_7_set (xtensa_insnbuf insn, 88108 const xtensa_insnbuf slotbuf) 88109{ 88110 insn[0] = (insn[0] & ~0x7fff80) | ((slotbuf[0] & 0xffff) << 7); 88111} 88112 88113static void 88114Slot_smod_Format_smod_slot2_42_get (const xtensa_insnbuf insn, 88115 xtensa_insnbuf slotbuf) 88116{ 88117 slotbuf[1] = 0; 88118 slotbuf[0] = ((insn[1] & 0x3ffffc00) >> 10); 88119} 88120 88121static void 88122Slot_smod_Format_smod_slot2_42_set (xtensa_insnbuf insn, 88123 const xtensa_insnbuf slotbuf) 88124{ 88125 insn[1] = (insn[1] & ~0x3ffffc00) | ((slotbuf[0] & 0xfffff) << 10); 88126} 88127 88128static void 88129Slot_smod_Format_smod_slot1_26_get (const xtensa_insnbuf insn, 88130 xtensa_insnbuf slotbuf) 88131{ 88132 slotbuf[1] = 0; 88133 slotbuf[0] = ((insn[0] & 0xfc000000) >> 26); 88134 slotbuf[0] = (slotbuf[0] & ~0xffc0) | ((insn[1] & 0x3ff) << 6); 88135} 88136 88137static void 88138Slot_smod_Format_smod_slot1_26_set (xtensa_insnbuf insn, 88139 const xtensa_insnbuf slotbuf) 88140{ 88141 insn[0] = (insn[0] & ~0xfc000000) | ((slotbuf[0] & 0x3f) << 26); 88142 insn[1] = (insn[1] & ~0x3ff) | ((slotbuf[0] & 0xffc0) >> 6); 88143} 88144 88145static void 88146Slot_smod_Format_smod_slot0_7_get (const xtensa_insnbuf insn, 88147 xtensa_insnbuf slotbuf) 88148{ 88149 slotbuf[1] = 0; 88150 slotbuf[0] = ((insn[0] & 0x3ffff80) >> 7); 88151} 88152 88153static void 88154Slot_smod_Format_smod_slot0_7_set (xtensa_insnbuf insn, 88155 const xtensa_insnbuf slotbuf) 88156{ 88157 insn[0] = (insn[0] & ~0x3ffff80) | ((slotbuf[0] & 0x7ffff) << 7); 88158} 88159 88160static void 88161Slot_llr_Format_llr_slot2_44_get (const xtensa_insnbuf insn, 88162 xtensa_insnbuf slotbuf) 88163{ 88164 slotbuf[1] = 0; 88165 slotbuf[0] = ((insn[1] & 0x7ffff000) >> 12); 88166} 88167 88168static void 88169Slot_llr_Format_llr_slot2_44_set (xtensa_insnbuf insn, 88170 const xtensa_insnbuf slotbuf) 88171{ 88172 insn[1] = (insn[1] & ~0x7ffff000) | ((slotbuf[0] & 0x7ffff) << 12); 88173} 88174 88175static void 88176Slot_llr_Format_llr_slot1_24_get (const xtensa_insnbuf insn, 88177 xtensa_insnbuf slotbuf) 88178{ 88179 slotbuf[1] = 0; 88180 slotbuf[0] = ((insn[0] & 0xff000000) >> 24); 88181 slotbuf[0] = (slotbuf[0] & ~0xfff00) | ((insn[1] & 0xfff) << 8); 88182} 88183 88184static void 88185Slot_llr_Format_llr_slot1_24_set (xtensa_insnbuf insn, 88186 const xtensa_insnbuf slotbuf) 88187{ 88188 insn[0] = (insn[0] & ~0xff000000) | ((slotbuf[0] & 0xff) << 24); 88189 insn[1] = (insn[1] & ~0xfff) | ((slotbuf[0] & 0xfff00) >> 8); 88190} 88191 88192static void 88193Slot_llr_Format_llr_slot0_7_get (const xtensa_insnbuf insn, 88194 xtensa_insnbuf slotbuf) 88195{ 88196 slotbuf[1] = 0; 88197 slotbuf[0] = ((insn[0] & 0xffff80) >> 7); 88198} 88199 88200static void 88201Slot_llr_Format_llr_slot0_7_set (xtensa_insnbuf insn, 88202 const xtensa_insnbuf slotbuf) 88203{ 88204 insn[0] = (insn[0] & ~0xffff80) | ((slotbuf[0] & 0x1ffff) << 7); 88205} 88206 88207static void 88208Slot_dual_Format_dual_slot2_31_get (const xtensa_insnbuf insn, 88209 xtensa_insnbuf slotbuf) 88210{ 88211 slotbuf[1] = 0; 88212 slotbuf[0] = ((insn[0] & 0x80000000) >> 31); 88213 slotbuf[0] = (slotbuf[0] & ~0xfffffe) | ((insn[1] & 0x7fffff) << 1); 88214} 88215 88216static void 88217Slot_dual_Format_dual_slot2_31_set (xtensa_insnbuf insn, 88218 const xtensa_insnbuf slotbuf) 88219{ 88220 insn[0] = (insn[0] & ~0x80000000) | ((slotbuf[0] & 0x1) << 31); 88221 insn[1] = (insn[1] & ~0x7fffff) | ((slotbuf[0] & 0xfffffe) >> 1); 88222} 88223 88224static void 88225Slot_dual_Format_dual_slot1_30_get (const xtensa_insnbuf insn, 88226 xtensa_insnbuf slotbuf) 88227{ 88228 slotbuf[1] = 0; 88229 slotbuf[0] = ((insn[0] & 0x40000000) >> 30); 88230} 88231 88232static void 88233Slot_dual_Format_dual_slot1_30_set (xtensa_insnbuf insn, 88234 const xtensa_insnbuf slotbuf) 88235{ 88236 insn[0] = (insn[0] & ~0x40000000) | ((slotbuf[0] & 0x1) << 30); 88237} 88238 88239static void 88240Slot_dual_Format_dual_slot0_7_get (const xtensa_insnbuf insn, 88241 xtensa_insnbuf slotbuf) 88242{ 88243 slotbuf[1] = 0; 88244 slotbuf[0] = ((insn[0] & 0x3fffff80) >> 7); 88245} 88246 88247static void 88248Slot_dual_Format_dual_slot0_7_set (xtensa_insnbuf insn, 88249 const xtensa_insnbuf slotbuf) 88250{ 88251 insn[0] = (insn[0] & ~0x3fffff80) | ((slotbuf[0] & 0x7fffff) << 7); 88252} 88253 88254static xtensa_get_field_fn 88255Slot_inst_get_field_fns[] = { 88256 Field_t_Slot_inst_get, 88257 Field_bbi4_Slot_inst_get, 88258 Field_bbi_Slot_inst_get, 88259 Field_imm12_Slot_inst_get, 88260 Field_imm8_Slot_inst_get, 88261 Field_s_Slot_inst_get, 88262 Field_imm12b_Slot_inst_get, 88263 Field_imm16_Slot_inst_get, 88264 Field_m_Slot_inst_get, 88265 Field_n_Slot_inst_get, 88266 Field_offset_Slot_inst_get, 88267 Field_op0_Slot_inst_get, 88268 Field_op1_Slot_inst_get, 88269 Field_op2_Slot_inst_get, 88270 Field_r_Slot_inst_get, 88271 Field_sa4_Slot_inst_get, 88272 Field_sae4_Slot_inst_get, 88273 Field_sae_Slot_inst_get, 88274 Field_sal_Slot_inst_get, 88275 Field_sargt_Slot_inst_get, 88276 Field_sas4_Slot_inst_get, 88277 Field_sas_Slot_inst_get, 88278 Field_sr_Slot_inst_get, 88279 Field_st_Slot_inst_get, 88280 Field_thi3_Slot_inst_get, 88281 Field_imm4_Slot_inst_get, 88282 Field_mn_Slot_inst_get, 88283 0, 88284 0, 88285 0, 88286 0, 88287 0, 88288 0, 88289 0, 88290 0, 88291 Field_t2_Slot_inst_get, 88292 Field_s2_Slot_inst_get, 88293 Field_r2_Slot_inst_get, 88294 Field_t4_Slot_inst_get, 88295 Field_s4_Slot_inst_get, 88296 Field_r4_Slot_inst_get, 88297 Field_t8_Slot_inst_get, 88298 Field_s8_Slot_inst_get, 88299 Field_r8_Slot_inst_get, 88300 Field_xt_wbr15_imm_Slot_inst_get, 88301 Field_xt_wbr18_imm_Slot_inst_get, 88302 Field_fimm8_Slot_inst_get, 88303 Field_dsp340050b49a6c_fld2019_Slot_inst_get, 88304 Field_dsp340050b49a6c_fld2021_Slot_inst_get, 88305 Field_dsp340050b49a6c_fld2029_Slot_inst_get, 88306 Field_dsp340050b49a6c_fld2030_Slot_inst_get, 88307 Field_dsp340050b49a6c_fld2032_Slot_inst_get, 88308 Field_dsp340050b49a6c_fld2035_Slot_inst_get, 88309 Field_dsp340050b49a6c_fld2036_Slot_inst_get, 88310 Field_dsp340050b49a6c_fld2037_Slot_inst_get, 88311 Field_dsp340050b49a6c_fld2038_Slot_inst_get, 88312 Field_dsp340050b49a6c_fld2039_Slot_inst_get, 88313 Field_dsp340050b49a6c_fld2040_Slot_inst_get, 88314 Field_dsp340050b49a6c_fld2041_Slot_inst_get, 88315 Field_dsp340050b49a6c_fld2042_Slot_inst_get, 88316 Field_dsp340050b49a6c_fld2043_Slot_inst_get, 88317 Field_dsp340050b49a6c_fld2044_Slot_inst_get, 88318 Field_dsp340050b49a6c_fld2045_Slot_inst_get, 88319 Field_dsp340050b49a6c_fld2046_Slot_inst_get, 88320 Field_dsp340050b49a6c_fld2047_Slot_inst_get, 88321 Field_dsp340050b49a6c_fld2048_Slot_inst_get, 88322 Field_dsp340050b49a6c_fld2049_Slot_inst_get, 88323 Field_dsp340050b49a6c_fld2050_Slot_inst_get, 88324 Field_dsp340050b49a6c_fld2051_Slot_inst_get, 88325 Field_dsp340050b49a6c_fld2052_Slot_inst_get, 88326 Field_dsp340050b49a6c_fld2053_Slot_inst_get, 88327 Field_dsp340050b49a6c_fld2054_Slot_inst_get, 88328 Field_dsp340050b49a6c_fld2055_Slot_inst_get, 88329 Field_dsp340050b49a6c_fld2056_Slot_inst_get, 88330 Field_dsp340050b49a6c_fld2082inst_Slot_inst_get, 88331 Field_dsp340050b49a6c_fld2083inst_Slot_inst_get, 88332 Field_dsp340050b49a6c_fld2084inst_Slot_inst_get, 88333 Field_dsp340050b49a6c_fld2085inst_Slot_inst_get, 88334 Field_dsp340050b49a6c_fld2086inst_Slot_inst_get, 88335 Field_dsp340050b49a6c_fld2088inst_Slot_inst_get, 88336 Field_dsp340050b49a6c_fld2089inst_Slot_inst_get, 88337 Field_dsp340050b49a6c_fld2090inst_Slot_inst_get, 88338 Field_dsp340050b49a6c_fld2091inst_Slot_inst_get, 88339 Field_dsp340050b49a6c_fld2092inst_Slot_inst_get, 88340 Field_dsp340050b49a6c_fld2094inst_Slot_inst_get, 88341 Field_dsp340050b49a6c_fld2095inst_Slot_inst_get, 88342 Field_dsp340050b49a6c_fld2096inst_Slot_inst_get, 88343 Field_dsp340050b49a6c_fld2098inst_Slot_inst_get, 88344 Field_dsp340050b49a6c_fld2099inst_Slot_inst_get, 88345 Field_dsp340050b49a6c_fld2100inst_Slot_inst_get, 88346 Field_dsp340050b49a6c_fld2101inst_Slot_inst_get, 88347 Field_dsp340050b49a6c_fld2102inst_Slot_inst_get, 88348 Field_dsp340050b49a6c_fld2103inst_Slot_inst_get, 88349 Field_dsp340050b49a6c_fld2104inst_Slot_inst_get, 88350 Field_dsp340050b49a6c_fld2105inst_Slot_inst_get, 88351 Field_dsp340050b49a6c_fld2106inst_Slot_inst_get, 88352 Field_dsp340050b49a6c_fld2107inst_Slot_inst_get, 88353 Field_dsp340050b49a6c_fld2108inst_Slot_inst_get, 88354 Field_dsp340050b49a6c_fld2109inst_Slot_inst_get, 88355 Field_dsp340050b49a6c_fld2110inst_Slot_inst_get, 88356 Field_dsp340050b49a6c_fld2111inst_Slot_inst_get, 88357 Field_dsp340050b49a6c_fld2112inst_Slot_inst_get, 88358 Field_dsp340050b49a6c_fld2113inst_Slot_inst_get, 88359 Field_dsp340050b49a6c_fld2114inst_Slot_inst_get, 88360 Field_dsp340050b49a6c_fld2115inst_Slot_inst_get, 88361 Field_dsp340050b49a6c_fld2116inst_Slot_inst_get, 88362 Field_dsp340050b49a6c_fld2117inst_Slot_inst_get, 88363 Field_dsp340050b49a6c_fld2118inst_Slot_inst_get, 88364 Field_dsp340050b49a6c_fld2119inst_Slot_inst_get, 88365 Field_dsp340050b49a6c_fld2120inst_Slot_inst_get, 88366 Field_dsp340050b49a6c_fld2122inst_Slot_inst_get, 88367 Field_dsp340050b49a6c_fld2123inst_Slot_inst_get, 88368 Field_dsp340050b49a6c_fld2124inst_Slot_inst_get, 88369 Field_dsp340050b49a6c_fld2125inst_Slot_inst_get, 88370 Field_dsp340050b49a6c_fld2126inst_Slot_inst_get, 88371 Field_dsp340050b49a6c_fld2127inst_Slot_inst_get, 88372 Field_dsp340050b49a6c_fld2128inst_Slot_inst_get, 88373 Field_dsp340050b49a6c_fld2129inst_Slot_inst_get, 88374 Field_dsp340050b49a6c_fld2131inst_Slot_inst_get, 88375 Field_dsp340050b49a6c_fld2132inst_Slot_inst_get, 88376 Field_dsp340050b49a6c_fld2133inst_Slot_inst_get, 88377 Field_dsp340050b49a6c_fld2134inst_Slot_inst_get, 88378 Field_dsp340050b49a6c_fld2136inst_Slot_inst_get, 88379 Field_dsp340050b49a6c_fld2137inst_Slot_inst_get, 88380 Field_dsp340050b49a6c_fld2138inst_Slot_inst_get, 88381 Field_dsp340050b49a6c_fld2139inst_Slot_inst_get, 88382 Field_dsp340050b49a6c_fld2140inst_Slot_inst_get, 88383 Field_dsp340050b49a6c_fld2141inst_Slot_inst_get, 88384 Field_dsp340050b49a6c_fld2142inst_Slot_inst_get, 88385 Field_dsp340050b49a6c_fld2143inst_Slot_inst_get, 88386 Field_dsp340050b49a6c_fld2144inst_Slot_inst_get, 88387 Field_dsp340050b49a6c_fld2145inst_Slot_inst_get, 88388 Field_dsp340050b49a6c_fld2146inst_Slot_inst_get, 88389 Field_dsp340050b49a6c_fld2147inst_Slot_inst_get, 88390 Field_dsp340050b49a6c_fld2149inst_Slot_inst_get, 88391 Field_dsp340050b49a6c_fld2151inst_Slot_inst_get, 88392 Field_dsp340050b49a6c_fld2153inst_Slot_inst_get, 88393 Field_dsp340050b49a6c_fld2154inst_Slot_inst_get, 88394 Field_dsp340050b49a6c_fld2155inst_Slot_inst_get, 88395 Field_dsp340050b49a6c_fld2156inst_Slot_inst_get, 88396 Field_dsp340050b49a6c_fld2157inst_Slot_inst_get, 88397 Field_dsp340050b49a6c_fld2158inst_Slot_inst_get, 88398 Field_dsp340050b49a6c_fld2159inst_Slot_inst_get, 88399 Field_dsp340050b49a6c_fld2160inst_Slot_inst_get, 88400 Field_dsp340050b49a6c_fld2161inst_Slot_inst_get, 88401 Field_dsp340050b49a6c_fld2162inst_Slot_inst_get, 88402 Field_dsp340050b49a6c_fld2163inst_Slot_inst_get, 88403 Field_dsp340050b49a6c_fld2164inst_Slot_inst_get, 88404 Field_dsp340050b49a6c_fld2165inst_Slot_inst_get, 88405 Field_dsp340050b49a6c_fld2166inst_Slot_inst_get, 88406 Field_dsp340050b49a6c_fld2167inst_Slot_inst_get, 88407 Field_dsp340050b49a6c_fld2168inst_Slot_inst_get, 88408 Field_dsp340050b49a6c_fld2169inst_Slot_inst_get, 88409 Field_dsp340050b49a6c_fld2171inst_Slot_inst_get, 88410 Field_dsp340050b49a6c_fld2172inst_Slot_inst_get, 88411 Field_dsp340050b49a6c_fld2173inst_Slot_inst_get, 88412 Field_dsp340050b49a6c_fld2174inst_Slot_inst_get, 88413 Field_dsp340050b49a6c_fld2175inst_Slot_inst_get, 88414 Field_dsp340050b49a6c_fld2177inst_Slot_inst_get, 88415 Field_dsp340050b49a6c_fld2178inst_Slot_inst_get, 88416 Field_dsp340050b49a6c_fld2179inst_Slot_inst_get, 88417 Field_dsp340050b49a6c_fld2180inst_Slot_inst_get, 88418 Field_dsp340050b49a6c_fld2181inst_Slot_inst_get, 88419 Field_dsp340050b49a6c_fld2182inst_Slot_inst_get, 88420 Field_dsp340050b49a6c_fld2183inst_Slot_inst_get, 88421 Field_dsp340050b49a6c_fld2184inst_Slot_inst_get, 88422 Field_dsp340050b49a6c_fld2185inst_Slot_inst_get, 88423 Field_dsp340050b49a6c_fld2186inst_Slot_inst_get, 88424 Field_dsp340050b49a6c_fld2187inst_Slot_inst_get, 88425 Field_dsp340050b49a6c_fld2188inst_Slot_inst_get, 88426 Field_dsp340050b49a6c_fld2189inst_Slot_inst_get, 88427 Field_dsp340050b49a6c_fld2190inst_Slot_inst_get, 88428 Field_dsp340050b49a6c_fld2191inst_Slot_inst_get, 88429 Field_dsp340050b49a6c_fld2192inst_Slot_inst_get, 88430 Field_dsp340050b49a6c_fld2193inst_Slot_inst_get, 88431 Field_dsp340050b49a6c_fld2194inst_Slot_inst_get, 88432 Field_dsp340050b49a6c_fld2195inst_Slot_inst_get, 88433 Field_dsp340050b49a6c_fld2196inst_Slot_inst_get, 88434 Field_dsp340050b49a6c_fld2197inst_Slot_inst_get, 88435 Field_dsp340050b49a6c_fld2198inst_Slot_inst_get, 88436 Field_dsp340050b49a6c_fld2199inst_Slot_inst_get, 88437 Field_dsp340050b49a6c_fld2200inst_Slot_inst_get, 88438 Field_dsp340050b49a6c_fld2201inst_Slot_inst_get, 88439 Field_dsp340050b49a6c_fld2202inst_Slot_inst_get, 88440 Field_dsp340050b49a6c_fld2203inst_Slot_inst_get, 88441 Field_dsp340050b49a6c_fld2204inst_Slot_inst_get, 88442 Field_dsp340050b49a6c_fld2205inst_Slot_inst_get, 88443 Field_dsp340050b49a6c_fld2206inst_Slot_inst_get, 88444 Field_dsp340050b49a6c_fld2207inst_Slot_inst_get, 88445 Field_dsp340050b49a6c_fld2208inst_Slot_inst_get, 88446 Field_dsp340050b49a6c_fld2209inst_Slot_inst_get, 88447 Field_dsp340050b49a6c_fld2210inst_Slot_inst_get, 88448 Field_dsp340050b49a6c_fld2211inst_Slot_inst_get, 88449 Field_dsp340050b49a6c_fld2212inst_Slot_inst_get, 88450 Field_dsp340050b49a6c_fld2213inst_Slot_inst_get, 88451 Field_dsp340050b49a6c_fld2214inst_Slot_inst_get, 88452 Field_dsp340050b49a6c_fld2215inst_Slot_inst_get, 88453 Field_dsp340050b49a6c_fld2216inst_Slot_inst_get, 88454 Field_dsp340050b49a6c_fld2217inst_Slot_inst_get, 88455 Field_dsp340050b49a6c_fld2218inst_Slot_inst_get, 88456 Field_dsp340050b49a6c_fld2219inst_Slot_inst_get, 88457 Field_dsp340050b49a6c_fld2220inst_Slot_inst_get, 88458 Field_dsp340050b49a6c_fld2221inst_Slot_inst_get, 88459 Field_dsp340050b49a6c_fld2222inst_Slot_inst_get, 88460 Field_dsp340050b49a6c_fld2223inst_Slot_inst_get, 88461 Field_dsp340050b49a6c_fld2224inst_Slot_inst_get, 88462 Field_dsp340050b49a6c_fld2225inst_Slot_inst_get, 88463 Field_dsp340050b49a6c_fld2226inst_Slot_inst_get, 88464 Field_dsp340050b49a6c_fld2227inst_Slot_inst_get, 88465 Field_dsp340050b49a6c_fld2228inst_Slot_inst_get, 88466 Field_dsp340050b49a6c_fld2229inst_Slot_inst_get, 88467 Field_dsp340050b49a6c_fld2230inst_Slot_inst_get, 88468 Field_dsp340050b49a6c_fld2231inst_Slot_inst_get, 88469 Field_dsp340050b49a6c_fld2232inst_Slot_inst_get, 88470 Field_dsp340050b49a6c_fld2234inst_Slot_inst_get, 88471 Field_dsp340050b49a6c_fld2235inst_Slot_inst_get, 88472 Field_dsp340050b49a6c_fld2236inst_Slot_inst_get, 88473 Field_dsp340050b49a6c_fld2237inst_Slot_inst_get, 88474 Field_dsp340050b49a6c_fld2238inst_Slot_inst_get, 88475 Field_dsp340050b49a6c_fld2239inst_Slot_inst_get, 88476 Field_dsp340050b49a6c_fld2240inst_Slot_inst_get, 88477 Field_dsp340050b49a6c_fld2241inst_Slot_inst_get, 88478 Field_dsp340050b49a6c_fld2242inst_Slot_inst_get, 88479 Field_dsp340050b49a6c_fld2243inst_Slot_inst_get, 88480 Field_dsp340050b49a6c_fld2244inst_Slot_inst_get, 88481 Field_dsp340050b49a6c_fld2245inst_Slot_inst_get, 88482 Field_dsp340050b49a6c_fld2246inst_Slot_inst_get, 88483 Field_dsp340050b49a6c_fld2247inst_Slot_inst_get, 88484 Field_dsp340050b49a6c_fld2248inst_Slot_inst_get, 88485 Field_dsp340050b49a6c_fld2249inst_Slot_inst_get, 88486 Field_dsp340050b49a6c_fld2250inst_Slot_inst_get, 88487 Field_dsp340050b49a6c_fld2251inst_Slot_inst_get, 88488 Field_dsp340050b49a6c_fld2252inst_Slot_inst_get, 88489 Field_dsp340050b49a6c_fld2253inst_Slot_inst_get, 88490 Field_dsp340050b49a6c_fld2254_Slot_inst_get, 88491 Field_dsp340050b49a6c_fld2255inst_Slot_inst_get, 88492 Field_dsp340050b49a6c_fld2257inst_Slot_inst_get, 88493 Field_dsp340050b49a6c_fld3627inst_Slot_inst_get, 88494 Field_dsp340050b49a6c_fld3630inst_Slot_inst_get, 88495 Field_dsp340050b49a6c_fld3631inst_Slot_inst_get, 88496 Field_dsp340050b49a6c_fld3633inst_Slot_inst_get, 88497 Field_dsp340050b49a6c_fld3634_Slot_inst_get, 88498 Field_dsp340050b49a6c_fld3635inst_Slot_inst_get, 88499 Field_dsp340050b49a6c_fld3636inst_Slot_inst_get, 88500 Field_dsp340050b49a6c_fld3637inst_Slot_inst_get, 88501 Field_dsp340050b49a6c_fld3638inst_Slot_inst_get, 88502 Field_dsp340050b49a6c_fld3639inst_Slot_inst_get, 88503 Field_dsp340050b49a6c_fld3640inst_Slot_inst_get, 88504 Field_dsp340050b49a6c_fld3642inst_Slot_inst_get, 88505 Field_dsp340050b49a6c_fld3643inst_Slot_inst_get, 88506 Field_dsp340050b49a6c_fld3644inst_Slot_inst_get, 88507 Field_dsp340050b49a6c_fld3645inst_Slot_inst_get, 88508 Field_dsp340050b49a6c_fld3647inst_Slot_inst_get, 88509 Field_dsp340050b49a6c_fld3648inst_Slot_inst_get, 88510 Field_dsp340050b49a6c_fld3649inst_Slot_inst_get, 88511 Field_dsp340050b49a6c_fld3650inst_Slot_inst_get, 88512 Field_dsp340050b49a6c_fld3651inst_Slot_inst_get, 88513 Field_dsp340050b49a6c_fld3653inst_Slot_inst_get, 88514 Field_dsp340050b49a6c_fld3654inst_Slot_inst_get, 88515 Field_dsp340050b49a6c_fld3655inst_Slot_inst_get, 88516 Field_dsp340050b49a6c_fld3656inst_Slot_inst_get, 88517 Field_dsp340050b49a6c_fld3657inst_Slot_inst_get, 88518 Field_dsp340050b49a6c_fld3658inst_Slot_inst_get, 88519 Field_dsp340050b49a6c_fld3659inst_Slot_inst_get, 88520 Field_dsp340050b49a6c_fld3660inst_Slot_inst_get, 88521 Field_dsp340050b49a6c_fld3661inst_Slot_inst_get, 88522 Field_dsp340050b49a6c_fld3662inst_Slot_inst_get, 88523 0, 88524 0, 88525 0, 88526 0, 88527 0, 88528 0, 88529 0, 88530 0, 88531 0, 88532 0, 88533 0, 88534 0, 88535 0, 88536 0, 88537 0, 88538 0, 88539 0, 88540 0, 88541 0, 88542 0, 88543 0, 88544 0, 88545 0, 88546 0, 88547 0, 88548 0, 88549 0, 88550 0, 88551 0, 88552 0, 88553 0, 88554 0, 88555 0, 88556 0, 88557 0, 88558 0, 88559 0, 88560 0, 88561 0, 88562 0, 88563 0, 88564 0, 88565 0, 88566 0, 88567 0, 88568 0, 88569 0, 88570 0, 88571 0, 88572 0, 88573 0, 88574 0, 88575 0, 88576 0, 88577 0, 88578 0, 88579 0, 88580 0, 88581 0, 88582 0, 88583 0, 88584 0, 88585 0, 88586 0, 88587 0, 88588 0, 88589 0, 88590 0, 88591 0, 88592 0, 88593 0, 88594 0, 88595 0, 88596 0, 88597 0, 88598 0, 88599 0, 88600 0, 88601 0, 88602 0, 88603 0, 88604 0, 88605 0, 88606 0, 88607 0, 88608 0, 88609 0, 88610 0, 88611 0, 88612 0, 88613 0, 88614 0, 88615 0, 88616 0, 88617 0, 88618 0, 88619 0, 88620 0, 88621 0, 88622 0, 88623 0, 88624 0, 88625 0, 88626 0, 88627 0, 88628 0, 88629 0, 88630 0, 88631 0, 88632 0, 88633 0, 88634 0, 88635 0, 88636 0, 88637 0, 88638 0, 88639 0, 88640 0, 88641 0, 88642 0, 88643 0, 88644 0, 88645 0, 88646 0, 88647 0, 88648 0, 88649 0, 88650 0, 88651 0, 88652 0, 88653 0, 88654 0, 88655 0, 88656 0, 88657 0, 88658 0, 88659 0, 88660 0, 88661 0, 88662 0, 88663 0, 88664 0, 88665 0, 88666 0, 88667 0, 88668 0, 88669 0, 88670 0, 88671 0, 88672 0, 88673 0, 88674 0, 88675 0, 88676 0, 88677 0, 88678 0, 88679 0, 88680 0, 88681 0, 88682 0, 88683 0, 88684 0, 88685 0, 88686 0, 88687 0, 88688 0, 88689 0, 88690 0, 88691 0, 88692 0, 88693 0, 88694 0, 88695 0, 88696 0, 88697 0, 88698 0, 88699 0, 88700 0, 88701 0, 88702 0, 88703 0, 88704 0, 88705 0, 88706 0, 88707 0, 88708 0, 88709 0, 88710 0, 88711 0, 88712 0, 88713 0, 88714 0, 88715 0, 88716 0, 88717 0, 88718 0, 88719 0, 88720 0, 88721 0, 88722 0, 88723 0, 88724 0, 88725 0, 88726 0, 88727 0, 88728 0, 88729 0, 88730 0, 88731 0, 88732 0, 88733 0, 88734 0, 88735 0, 88736 0, 88737 0, 88738 0, 88739 0, 88740 0, 88741 0, 88742 0, 88743 0, 88744 0, 88745 0, 88746 0, 88747 0, 88748 0, 88749 0, 88750 0, 88751 0, 88752 0, 88753 0, 88754 0, 88755 0, 88756 0, 88757 0, 88758 0, 88759 0, 88760 0, 88761 0, 88762 0, 88763 0, 88764 0, 88765 0, 88766 0, 88767 0, 88768 0, 88769 0, 88770 0, 88771 0, 88772 0, 88773 0, 88774 0, 88775 0, 88776 0, 88777 0, 88778 0, 88779 0, 88780 0, 88781 0, 88782 0, 88783 0, 88784 0, 88785 0, 88786 0, 88787 0, 88788 0, 88789 0, 88790 0, 88791 0, 88792 0, 88793 0, 88794 0, 88795 0, 88796 0, 88797 0, 88798 0, 88799 0, 88800 0, 88801 0, 88802 0, 88803 0, 88804 0, 88805 0, 88806 0, 88807 0, 88808 0, 88809 0, 88810 0, 88811 0, 88812 0, 88813 0, 88814 0, 88815 0, 88816 0, 88817 0, 88818 0, 88819 0, 88820 0, 88821 0, 88822 0, 88823 0, 88824 0, 88825 0, 88826 0, 88827 0, 88828 0, 88829 0, 88830 0, 88831 0, 88832 0, 88833 0, 88834 0, 88835 0, 88836 0, 88837 0, 88838 0, 88839 0, 88840 0, 88841 0, 88842 0, 88843 0, 88844 0, 88845 0, 88846 0, 88847 0, 88848 0, 88849 0, 88850 0, 88851 0, 88852 0, 88853 0, 88854 0, 88855 0, 88856 0, 88857 0, 88858 0, 88859 0, 88860 0, 88861 0, 88862 0, 88863 0, 88864 0, 88865 0, 88866 0, 88867 0, 88868 0, 88869 0, 88870 0, 88871 0, 88872 0, 88873 0, 88874 0, 88875 0, 88876 0, 88877 0, 88878 0, 88879 0, 88880 0, 88881 0, 88882 0, 88883 0, 88884 0, 88885 0, 88886 0, 88887 0, 88888 0, 88889 0, 88890 0, 88891 0, 88892 0, 88893 0, 88894 0, 88895 0, 88896 0, 88897 0, 88898 0, 88899 0, 88900 0, 88901 0, 88902 0, 88903 0, 88904 0, 88905 0, 88906 0, 88907 0, 88908 0, 88909 0, 88910 0, 88911 0, 88912 0, 88913 0, 88914 0, 88915 0, 88916 0, 88917 0, 88918 0, 88919 0, 88920 0, 88921 0, 88922 0, 88923 0, 88924 0, 88925 0, 88926 0, 88927 0, 88928 0, 88929 0, 88930 0, 88931 0, 88932 0, 88933 0, 88934 0, 88935 0, 88936 0, 88937 0, 88938 0, 88939 0, 88940 0, 88941 0, 88942 0, 88943 0, 88944 0, 88945 0, 88946 0, 88947 0, 88948 0, 88949 0, 88950 0, 88951 0, 88952 0, 88953 0, 88954 0, 88955 0, 88956 0, 88957 0, 88958 0, 88959 0, 88960 0, 88961 0, 88962 0, 88963 0, 88964 0, 88965 0, 88966 0, 88967 0, 88968 0, 88969 0, 88970 0, 88971 0, 88972 0, 88973 0, 88974 0, 88975 0, 88976 0, 88977 0, 88978 0, 88979 0, 88980 0, 88981 0, 88982 0, 88983 0, 88984 0, 88985 0, 88986 0, 88987 0, 88988 0, 88989 0, 88990 0, 88991 0, 88992 0, 88993 0, 88994 0, 88995 0, 88996 0, 88997 0, 88998 0, 88999 0, 89000 0, 89001 0, 89002 0, 89003 0, 89004 0, 89005 0, 89006 0, 89007 0, 89008 0, 89009 0, 89010 0, 89011 0, 89012 0, 89013 0, 89014 0, 89015 0, 89016 0, 89017 0, 89018 0, 89019 0, 89020 0, 89021 0, 89022 0, 89023 0, 89024 0, 89025 0, 89026 0, 89027 0, 89028 0, 89029 0, 89030 0, 89031 0, 89032 0, 89033 0, 89034 0, 89035 0, 89036 0, 89037 0, 89038 0, 89039 0, 89040 0, 89041 0, 89042 0, 89043 0, 89044 0, 89045 0, 89046 0, 89047 0, 89048 0, 89049 0, 89050 0, 89051 0, 89052 0, 89053 0, 89054 0, 89055 0, 89056 0, 89057 0, 89058 0, 89059 0, 89060 0, 89061 0, 89062 0, 89063 0, 89064 0, 89065 0, 89066 0, 89067 0, 89068 0, 89069 0, 89070 0, 89071 0, 89072 0, 89073 0, 89074 0, 89075 0, 89076 0, 89077 0, 89078 0, 89079 0, 89080 0, 89081 0, 89082 0, 89083 0, 89084 0, 89085 0, 89086 0, 89087 0, 89088 0, 89089 0, 89090 0, 89091 0, 89092 0, 89093 0, 89094 0, 89095 0, 89096 0, 89097 0, 89098 0, 89099 0, 89100 0, 89101 0, 89102 0, 89103 0, 89104 0, 89105 0, 89106 0, 89107 0, 89108 0, 89109 0, 89110 0, 89111 0, 89112 0, 89113 0, 89114 0, 89115 0, 89116 0, 89117 0, 89118 0, 89119 0, 89120 0, 89121 0, 89122 0, 89123 0, 89124 0, 89125 0, 89126 0, 89127 0, 89128 0, 89129 0, 89130 0, 89131 0, 89132 0, 89133 0, 89134 0, 89135 0, 89136 0, 89137 0, 89138 0, 89139 0, 89140 0, 89141 0, 89142 0, 89143 0, 89144 0, 89145 0, 89146 0, 89147 0, 89148 0, 89149 0, 89150 0, 89151 0, 89152 0, 89153 0, 89154 0, 89155 0, 89156 0, 89157 0, 89158 0, 89159 0, 89160 0, 89161 0, 89162 0, 89163 0, 89164 0, 89165 0, 89166 0, 89167 0, 89168 0, 89169 0, 89170 0, 89171 0, 89172 0, 89173 0, 89174 0, 89175 0, 89176 0, 89177 0, 89178 0, 89179 0, 89180 0, 89181 0, 89182 0, 89183 0, 89184 0, 89185 0, 89186 0, 89187 0, 89188 0, 89189 0, 89190 0, 89191 0, 89192 0, 89193 0, 89194 0, 89195 0, 89196 0, 89197 0, 89198 0, 89199 0, 89200 0, 89201 0, 89202 0, 89203 0, 89204 0, 89205 0, 89206 0, 89207 0, 89208 0, 89209 0, 89210 0, 89211 0, 89212 0, 89213 0, 89214 0, 89215 0, 89216 0, 89217 0, 89218 0, 89219 0, 89220 0, 89221 0, 89222 0, 89223 0, 89224 0, 89225 0, 89226 0, 89227 0, 89228 0, 89229 0, 89230 0, 89231 0, 89232 0, 89233 0, 89234 0, 89235 0, 89236 0, 89237 0, 89238 0, 89239 0, 89240 0, 89241 0, 89242 0, 89243 0, 89244 0, 89245 0, 89246 0, 89247 0, 89248 0, 89249 0, 89250 0, 89251 0, 89252 0, 89253 0, 89254 0, 89255 0, 89256 0, 89257 0, 89258 0, 89259 0, 89260 0, 89261 0, 89262 0, 89263 0, 89264 0, 89265 0, 89266 0, 89267 0, 89268 0, 89269 0, 89270 0, 89271 0, 89272 0, 89273 0, 89274 0, 89275 0, 89276 0, 89277 0, 89278 0, 89279 0, 89280 0, 89281 0, 89282 0, 89283 0, 89284 0, 89285 0, 89286 0, 89287 0, 89288 0, 89289 0, 89290 0, 89291 0, 89292 0, 89293 0, 89294 0, 89295 0, 89296 0, 89297 0, 89298 0, 89299 0, 89300 0, 89301 0, 89302 0, 89303 0, 89304 0, 89305 0, 89306 0, 89307 0, 89308 0, 89309 0, 89310 0, 89311 0, 89312 0, 89313 0, 89314 0, 89315 0, 89316 0, 89317 0, 89318 0, 89319 0, 89320 0, 89321 0, 89322 0, 89323 0, 89324 0, 89325 0, 89326 0, 89327 0, 89328 0, 89329 0, 89330 0, 89331 0, 89332 0, 89333 0, 89334 0, 89335 0, 89336 0, 89337 0, 89338 0, 89339 0, 89340 0, 89341 0, 89342 0, 89343 0, 89344 0, 89345 0, 89346 0, 89347 0, 89348 0, 89349 0, 89350 0, 89351 0, 89352 0, 89353 0, 89354 0, 89355 0, 89356 0, 89357 0, 89358 0, 89359 0, 89360 0, 89361 0, 89362 0, 89363 0, 89364 0, 89365 0, 89366 0, 89367 0, 89368 0, 89369 0, 89370 0, 89371 0, 89372 0, 89373 0, 89374 0, 89375 0, 89376 0, 89377 0, 89378 0, 89379 0, 89380 0, 89381 0, 89382 0, 89383 0, 89384 0, 89385 0, 89386 0, 89387 0, 89388 0, 89389 0, 89390 0, 89391 0, 89392 0, 89393 0, 89394 0, 89395 0, 89396 0, 89397 0, 89398 0, 89399 0, 89400 0, 89401 0, 89402 0, 89403 0, 89404 0, 89405 0, 89406 0, 89407 0, 89408 0, 89409 0, 89410 0, 89411 0, 89412 0, 89413 0, 89414 0, 89415 0, 89416 0, 89417 0, 89418 0, 89419 0, 89420 0, 89421 0, 89422 0, 89423 0, 89424 0, 89425 0, 89426 0, 89427 0, 89428 0, 89429 0, 89430 0, 89431 0, 89432 0, 89433 0, 89434 0, 89435 0, 89436 0, 89437 0, 89438 0, 89439 0, 89440 0, 89441 0, 89442 0, 89443 0, 89444 0, 89445 0, 89446 0, 89447 0, 89448 0, 89449 0, 89450 0, 89451 0, 89452 0, 89453 0, 89454 0, 89455 0, 89456 0, 89457 0, 89458 0, 89459 0, 89460 0, 89461 0, 89462 0, 89463 0, 89464 0, 89465 0, 89466 0, 89467 0, 89468 0, 89469 0, 89470 0, 89471 0, 89472 0, 89473 0, 89474 0, 89475 0, 89476 0, 89477 0, 89478 0, 89479 0, 89480 0, 89481 0, 89482 0, 89483 0, 89484 0, 89485 0, 89486 0, 89487 0, 89488 0, 89489 0, 89490 0, 89491 0, 89492 0, 89493 0, 89494 0, 89495 0, 89496 0, 89497 0, 89498 0, 89499 0, 89500 0, 89501 0, 89502 0, 89503 0, 89504 0, 89505 0, 89506 0, 89507 0, 89508 0, 89509 0, 89510 0, 89511 0, 89512 0, 89513 0, 89514 0, 89515 0, 89516 0, 89517 0, 89518 0, 89519 0, 89520 0, 89521 0, 89522 0, 89523 0, 89524 0, 89525 0, 89526 0, 89527 0, 89528 0, 89529 0, 89530 0, 89531 0, 89532 0, 89533 0, 89534 0, 89535 0, 89536 0, 89537 0, 89538 0, 89539 0, 89540 0, 89541 0, 89542 0, 89543 0, 89544 0, 89545 0, 89546 0, 89547 0, 89548 0, 89549 0, 89550 0, 89551 0, 89552 0, 89553 0, 89554 0, 89555 0, 89556 0, 89557 0, 89558 0, 89559 0, 89560 0, 89561 0, 89562 0, 89563 0, 89564 0, 89565 0, 89566 0, 89567 0, 89568 0, 89569 0, 89570 0, 89571 0, 89572 0, 89573 0, 89574 0, 89575 0, 89576 0, 89577 0, 89578 0, 89579 0, 89580 0, 89581 0, 89582 0, 89583 0, 89584 0, 89585 0, 89586 0, 89587 0, 89588 0, 89589 0, 89590 0, 89591 0, 89592 0, 89593 0, 89594 0, 89595 0, 89596 0, 89597 0, 89598 0, 89599 0, 89600 0, 89601 0, 89602 0, 89603 0, 89604 0, 89605 0, 89606 0, 89607 0, 89608 0, 89609 0, 89610 0, 89611 0, 89612 0, 89613 0, 89614 0, 89615 0, 89616 0, 89617 0, 89618 0, 89619 0, 89620 0, 89621 0, 89622 0, 89623 0, 89624 0, 89625 0, 89626 0, 89627 0, 89628 0, 89629 0, 89630 0, 89631 0, 89632 0, 89633 0, 89634 0, 89635 0, 89636 0, 89637 0, 89638 0, 89639 0, 89640 0, 89641 0, 89642 0, 89643 0, 89644 0, 89645 0, 89646 0, 89647 0, 89648 0, 89649 0, 89650 0, 89651 0, 89652 0, 89653 0, 89654 0, 89655 0, 89656 0, 89657 0, 89658 0, 89659 0, 89660 0, 89661 0, 89662 0, 89663 0, 89664 0, 89665 0, 89666 0, 89667 0, 89668 0, 89669 0, 89670 0, 89671 0, 89672 0, 89673 0, 89674 0, 89675 0, 89676 0, 89677 0, 89678 0, 89679 0, 89680 0, 89681 0, 89682 0, 89683 0, 89684 0, 89685 0, 89686 0, 89687 0, 89688 0, 89689 0, 89690 0, 89691 0, 89692 0, 89693 0, 89694 0, 89695 0, 89696 0, 89697 0, 89698 0, 89699 0, 89700 0, 89701 0, 89702 0, 89703 0, 89704 0, 89705 0, 89706 0, 89707 0, 89708 0, 89709 0, 89710 0, 89711 0, 89712 0, 89713 0, 89714 0, 89715 0, 89716 0, 89717 0, 89718 0, 89719 0, 89720 0, 89721 0, 89722 0, 89723 0, 89724 0, 89725 0, 89726 0, 89727 0, 89728 0, 89729 0, 89730 0, 89731 0, 89732 0, 89733 0, 89734 0, 89735 0, 89736 0, 89737 0, 89738 0, 89739 0, 89740 0, 89741 0, 89742 0, 89743 0, 89744 0, 89745 0, 89746 0, 89747 0, 89748 0, 89749 0, 89750 0, 89751 0, 89752 0, 89753 0, 89754 0, 89755 0, 89756 0, 89757 0, 89758 0, 89759 0, 89760 0, 89761 0, 89762 0, 89763 0, 89764 0, 89765 0, 89766 0, 89767 0, 89768 0, 89769 0, 89770 0, 89771 0, 89772 0, 89773 0, 89774 0, 89775 0, 89776 0, 89777 0, 89778 0, 89779 0, 89780 0, 89781 0, 89782 0, 89783 0, 89784 0, 89785 0, 89786 0, 89787 0, 89788 0, 89789 0, 89790 0, 89791 0, 89792 0, 89793 0, 89794 0, 89795 0, 89796 0, 89797 0, 89798 0, 89799 0, 89800 0, 89801 0, 89802 0, 89803 0, 89804 0, 89805 0, 89806 0, 89807 0, 89808 0, 89809 0, 89810 0, 89811 0, 89812 0, 89813 0, 89814 0, 89815 0, 89816 0, 89817 0, 89818 0, 89819 0, 89820 0, 89821 0, 89822 0, 89823 0, 89824 0, 89825 0, 89826 0, 89827 0, 89828 0, 89829 0, 89830 0, 89831 0, 89832 0, 89833 0, 89834 0, 89835 0, 89836 0, 89837 0, 89838 0, 89839 0, 89840 0, 89841 0, 89842 0, 89843 0, 89844 0, 89845 0, 89846 0, 89847 0, 89848 0, 89849 0, 89850 0, 89851 0, 89852 0, 89853 0, 89854 0, 89855 0, 89856 0, 89857 0, 89858 0, 89859 0, 89860 0, 89861 0, 89862 0, 89863 0, 89864 0, 89865 0, 89866 0, 89867 0, 89868 0, 89869 0, 89870 0, 89871 0, 89872 0, 89873 0, 89874 0, 89875 0, 89876 0, 89877 0, 89878 0, 89879 0, 89880 0, 89881 0, 89882 0, 89883 0, 89884 0, 89885 0, 89886 0, 89887 0, 89888 0, 89889 0, 89890 0, 89891 0, 89892 0, 89893 0, 89894 0, 89895 0, 89896 0, 89897 0, 89898 0, 89899 0, 89900 0, 89901 0, 89902 0, 89903 0, 89904 0, 89905 0, 89906 0, 89907 0, 89908 0, 89909 0, 89910 0, 89911 0, 89912 0, 89913 0, 89914 0, 89915 0, 89916 0, 89917 0, 89918 0, 89919 0, 89920 0, 89921 0, 89922 0, 89923 0, 89924 0, 89925 0, 89926 0, 89927 0, 89928 0, 89929 0, 89930 0, 89931 0, 89932 0, 89933 0, 89934 0, 89935 0, 89936 0, 89937 0, 89938 0, 89939 0, 89940 0, 89941 0, 89942 0, 89943 0, 89944 0, 89945 0, 89946 0, 89947 0, 89948 0, 89949 0, 89950 0, 89951 0, 89952 0, 89953 0, 89954 0, 89955 0, 89956 0, 89957 0, 89958 0, 89959 0, 89960 0, 89961 0, 89962 0, 89963 0, 89964 0, 89965 0, 89966 0, 89967 0, 89968 0, 89969 0, 89970 0, 89971 0, 89972 0, 89973 0, 89974 0, 89975 0, 89976 0, 89977 0, 89978 0, 89979 0, 89980 0, 89981 Implicit_Field_ar0_get, 89982 Implicit_Field_ar4_get, 89983 Implicit_Field_ar8_get, 89984 Implicit_Field_ar12_get, 89985 Implicit_Field_bt16_get, 89986 Implicit_Field_bs16_get, 89987 Implicit_Field_br16_get, 89988 Implicit_Field_brall_get 89989}; 89990 89991static xtensa_set_field_fn 89992Slot_inst_set_field_fns[] = { 89993 Field_t_Slot_inst_set, 89994 Field_bbi4_Slot_inst_set, 89995 Field_bbi_Slot_inst_set, 89996 Field_imm12_Slot_inst_set, 89997 Field_imm8_Slot_inst_set, 89998 Field_s_Slot_inst_set, 89999 Field_imm12b_Slot_inst_set, 90000 Field_imm16_Slot_inst_set, 90001 Field_m_Slot_inst_set, 90002 Field_n_Slot_inst_set, 90003 Field_offset_Slot_inst_set, 90004 Field_op0_Slot_inst_set, 90005 Field_op1_Slot_inst_set, 90006 Field_op2_Slot_inst_set, 90007 Field_r_Slot_inst_set, 90008 Field_sa4_Slot_inst_set, 90009 Field_sae4_Slot_inst_set, 90010 Field_sae_Slot_inst_set, 90011 Field_sal_Slot_inst_set, 90012 Field_sargt_Slot_inst_set, 90013 Field_sas4_Slot_inst_set, 90014 Field_sas_Slot_inst_set, 90015 Field_sr_Slot_inst_set, 90016 Field_st_Slot_inst_set, 90017 Field_thi3_Slot_inst_set, 90018 Field_imm4_Slot_inst_set, 90019 Field_mn_Slot_inst_set, 90020 0, 90021 0, 90022 0, 90023 0, 90024 0, 90025 0, 90026 0, 90027 0, 90028 Field_t2_Slot_inst_set, 90029 Field_s2_Slot_inst_set, 90030 Field_r2_Slot_inst_set, 90031 Field_t4_Slot_inst_set, 90032 Field_s4_Slot_inst_set, 90033 Field_r4_Slot_inst_set, 90034 Field_t8_Slot_inst_set, 90035 Field_s8_Slot_inst_set, 90036 Field_r8_Slot_inst_set, 90037 Field_xt_wbr15_imm_Slot_inst_set, 90038 Field_xt_wbr18_imm_Slot_inst_set, 90039 Field_fimm8_Slot_inst_set, 90040 Field_dsp340050b49a6c_fld2019_Slot_inst_set, 90041 Field_dsp340050b49a6c_fld2021_Slot_inst_set, 90042 Field_dsp340050b49a6c_fld2029_Slot_inst_set, 90043 Field_dsp340050b49a6c_fld2030_Slot_inst_set, 90044 Field_dsp340050b49a6c_fld2032_Slot_inst_set, 90045 Field_dsp340050b49a6c_fld2035_Slot_inst_set, 90046 Field_dsp340050b49a6c_fld2036_Slot_inst_set, 90047 Field_dsp340050b49a6c_fld2037_Slot_inst_set, 90048 Field_dsp340050b49a6c_fld2038_Slot_inst_set, 90049 Field_dsp340050b49a6c_fld2039_Slot_inst_set, 90050 Field_dsp340050b49a6c_fld2040_Slot_inst_set, 90051 Field_dsp340050b49a6c_fld2041_Slot_inst_set, 90052 Field_dsp340050b49a6c_fld2042_Slot_inst_set, 90053 Field_dsp340050b49a6c_fld2043_Slot_inst_set, 90054 Field_dsp340050b49a6c_fld2044_Slot_inst_set, 90055 Field_dsp340050b49a6c_fld2045_Slot_inst_set, 90056 Field_dsp340050b49a6c_fld2046_Slot_inst_set, 90057 Field_dsp340050b49a6c_fld2047_Slot_inst_set, 90058 Field_dsp340050b49a6c_fld2048_Slot_inst_set, 90059 Field_dsp340050b49a6c_fld2049_Slot_inst_set, 90060 Field_dsp340050b49a6c_fld2050_Slot_inst_set, 90061 Field_dsp340050b49a6c_fld2051_Slot_inst_set, 90062 Field_dsp340050b49a6c_fld2052_Slot_inst_set, 90063 Field_dsp340050b49a6c_fld2053_Slot_inst_set, 90064 Field_dsp340050b49a6c_fld2054_Slot_inst_set, 90065 Field_dsp340050b49a6c_fld2055_Slot_inst_set, 90066 Field_dsp340050b49a6c_fld2056_Slot_inst_set, 90067 Field_dsp340050b49a6c_fld2082inst_Slot_inst_set, 90068 Field_dsp340050b49a6c_fld2083inst_Slot_inst_set, 90069 Field_dsp340050b49a6c_fld2084inst_Slot_inst_set, 90070 Field_dsp340050b49a6c_fld2085inst_Slot_inst_set, 90071 Field_dsp340050b49a6c_fld2086inst_Slot_inst_set, 90072 Field_dsp340050b49a6c_fld2088inst_Slot_inst_set, 90073 Field_dsp340050b49a6c_fld2089inst_Slot_inst_set, 90074 Field_dsp340050b49a6c_fld2090inst_Slot_inst_set, 90075 Field_dsp340050b49a6c_fld2091inst_Slot_inst_set, 90076 Field_dsp340050b49a6c_fld2092inst_Slot_inst_set, 90077 Field_dsp340050b49a6c_fld2094inst_Slot_inst_set, 90078 Field_dsp340050b49a6c_fld2095inst_Slot_inst_set, 90079 Field_dsp340050b49a6c_fld2096inst_Slot_inst_set, 90080 Field_dsp340050b49a6c_fld2098inst_Slot_inst_set, 90081 Field_dsp340050b49a6c_fld2099inst_Slot_inst_set, 90082 Field_dsp340050b49a6c_fld2100inst_Slot_inst_set, 90083 Field_dsp340050b49a6c_fld2101inst_Slot_inst_set, 90084 Field_dsp340050b49a6c_fld2102inst_Slot_inst_set, 90085 Field_dsp340050b49a6c_fld2103inst_Slot_inst_set, 90086 Field_dsp340050b49a6c_fld2104inst_Slot_inst_set, 90087 Field_dsp340050b49a6c_fld2105inst_Slot_inst_set, 90088 Field_dsp340050b49a6c_fld2106inst_Slot_inst_set, 90089 Field_dsp340050b49a6c_fld2107inst_Slot_inst_set, 90090 Field_dsp340050b49a6c_fld2108inst_Slot_inst_set, 90091 Field_dsp340050b49a6c_fld2109inst_Slot_inst_set, 90092 Field_dsp340050b49a6c_fld2110inst_Slot_inst_set, 90093 Field_dsp340050b49a6c_fld2111inst_Slot_inst_set, 90094 Field_dsp340050b49a6c_fld2112inst_Slot_inst_set, 90095 Field_dsp340050b49a6c_fld2113inst_Slot_inst_set, 90096 Field_dsp340050b49a6c_fld2114inst_Slot_inst_set, 90097 Field_dsp340050b49a6c_fld2115inst_Slot_inst_set, 90098 Field_dsp340050b49a6c_fld2116inst_Slot_inst_set, 90099 Field_dsp340050b49a6c_fld2117inst_Slot_inst_set, 90100 Field_dsp340050b49a6c_fld2118inst_Slot_inst_set, 90101 Field_dsp340050b49a6c_fld2119inst_Slot_inst_set, 90102 Field_dsp340050b49a6c_fld2120inst_Slot_inst_set, 90103 Field_dsp340050b49a6c_fld2122inst_Slot_inst_set, 90104 Field_dsp340050b49a6c_fld2123inst_Slot_inst_set, 90105 Field_dsp340050b49a6c_fld2124inst_Slot_inst_set, 90106 Field_dsp340050b49a6c_fld2125inst_Slot_inst_set, 90107 Field_dsp340050b49a6c_fld2126inst_Slot_inst_set, 90108 Field_dsp340050b49a6c_fld2127inst_Slot_inst_set, 90109 Field_dsp340050b49a6c_fld2128inst_Slot_inst_set, 90110 Field_dsp340050b49a6c_fld2129inst_Slot_inst_set, 90111 Field_dsp340050b49a6c_fld2131inst_Slot_inst_set, 90112 Field_dsp340050b49a6c_fld2132inst_Slot_inst_set, 90113 Field_dsp340050b49a6c_fld2133inst_Slot_inst_set, 90114 Field_dsp340050b49a6c_fld2134inst_Slot_inst_set, 90115 Field_dsp340050b49a6c_fld2136inst_Slot_inst_set, 90116 Field_dsp340050b49a6c_fld2137inst_Slot_inst_set, 90117 Field_dsp340050b49a6c_fld2138inst_Slot_inst_set, 90118 Field_dsp340050b49a6c_fld2139inst_Slot_inst_set, 90119 Field_dsp340050b49a6c_fld2140inst_Slot_inst_set, 90120 Field_dsp340050b49a6c_fld2141inst_Slot_inst_set, 90121 Field_dsp340050b49a6c_fld2142inst_Slot_inst_set, 90122 Field_dsp340050b49a6c_fld2143inst_Slot_inst_set, 90123 Field_dsp340050b49a6c_fld2144inst_Slot_inst_set, 90124 Field_dsp340050b49a6c_fld2145inst_Slot_inst_set, 90125 Field_dsp340050b49a6c_fld2146inst_Slot_inst_set, 90126 Field_dsp340050b49a6c_fld2147inst_Slot_inst_set, 90127 Field_dsp340050b49a6c_fld2149inst_Slot_inst_set, 90128 Field_dsp340050b49a6c_fld2151inst_Slot_inst_set, 90129 Field_dsp340050b49a6c_fld2153inst_Slot_inst_set, 90130 Field_dsp340050b49a6c_fld2154inst_Slot_inst_set, 90131 Field_dsp340050b49a6c_fld2155inst_Slot_inst_set, 90132 Field_dsp340050b49a6c_fld2156inst_Slot_inst_set, 90133 Field_dsp340050b49a6c_fld2157inst_Slot_inst_set, 90134 Field_dsp340050b49a6c_fld2158inst_Slot_inst_set, 90135 Field_dsp340050b49a6c_fld2159inst_Slot_inst_set, 90136 Field_dsp340050b49a6c_fld2160inst_Slot_inst_set, 90137 Field_dsp340050b49a6c_fld2161inst_Slot_inst_set, 90138 Field_dsp340050b49a6c_fld2162inst_Slot_inst_set, 90139 Field_dsp340050b49a6c_fld2163inst_Slot_inst_set, 90140 Field_dsp340050b49a6c_fld2164inst_Slot_inst_set, 90141 Field_dsp340050b49a6c_fld2165inst_Slot_inst_set, 90142 Field_dsp340050b49a6c_fld2166inst_Slot_inst_set, 90143 Field_dsp340050b49a6c_fld2167inst_Slot_inst_set, 90144 Field_dsp340050b49a6c_fld2168inst_Slot_inst_set, 90145 Field_dsp340050b49a6c_fld2169inst_Slot_inst_set, 90146 Field_dsp340050b49a6c_fld2171inst_Slot_inst_set, 90147 Field_dsp340050b49a6c_fld2172inst_Slot_inst_set, 90148 Field_dsp340050b49a6c_fld2173inst_Slot_inst_set, 90149 Field_dsp340050b49a6c_fld2174inst_Slot_inst_set, 90150 Field_dsp340050b49a6c_fld2175inst_Slot_inst_set, 90151 Field_dsp340050b49a6c_fld2177inst_Slot_inst_set, 90152 Field_dsp340050b49a6c_fld2178inst_Slot_inst_set, 90153 Field_dsp340050b49a6c_fld2179inst_Slot_inst_set, 90154 Field_dsp340050b49a6c_fld2180inst_Slot_inst_set, 90155 Field_dsp340050b49a6c_fld2181inst_Slot_inst_set, 90156 Field_dsp340050b49a6c_fld2182inst_Slot_inst_set, 90157 Field_dsp340050b49a6c_fld2183inst_Slot_inst_set, 90158 Field_dsp340050b49a6c_fld2184inst_Slot_inst_set, 90159 Field_dsp340050b49a6c_fld2185inst_Slot_inst_set, 90160 Field_dsp340050b49a6c_fld2186inst_Slot_inst_set, 90161 Field_dsp340050b49a6c_fld2187inst_Slot_inst_set, 90162 Field_dsp340050b49a6c_fld2188inst_Slot_inst_set, 90163 Field_dsp340050b49a6c_fld2189inst_Slot_inst_set, 90164 Field_dsp340050b49a6c_fld2190inst_Slot_inst_set, 90165 Field_dsp340050b49a6c_fld2191inst_Slot_inst_set, 90166 Field_dsp340050b49a6c_fld2192inst_Slot_inst_set, 90167 Field_dsp340050b49a6c_fld2193inst_Slot_inst_set, 90168 Field_dsp340050b49a6c_fld2194inst_Slot_inst_set, 90169 Field_dsp340050b49a6c_fld2195inst_Slot_inst_set, 90170 Field_dsp340050b49a6c_fld2196inst_Slot_inst_set, 90171 Field_dsp340050b49a6c_fld2197inst_Slot_inst_set, 90172 Field_dsp340050b49a6c_fld2198inst_Slot_inst_set, 90173 Field_dsp340050b49a6c_fld2199inst_Slot_inst_set, 90174 Field_dsp340050b49a6c_fld2200inst_Slot_inst_set, 90175 Field_dsp340050b49a6c_fld2201inst_Slot_inst_set, 90176 Field_dsp340050b49a6c_fld2202inst_Slot_inst_set, 90177 Field_dsp340050b49a6c_fld2203inst_Slot_inst_set, 90178 Field_dsp340050b49a6c_fld2204inst_Slot_inst_set, 90179 Field_dsp340050b49a6c_fld2205inst_Slot_inst_set, 90180 Field_dsp340050b49a6c_fld2206inst_Slot_inst_set, 90181 Field_dsp340050b49a6c_fld2207inst_Slot_inst_set, 90182 Field_dsp340050b49a6c_fld2208inst_Slot_inst_set, 90183 Field_dsp340050b49a6c_fld2209inst_Slot_inst_set, 90184 Field_dsp340050b49a6c_fld2210inst_Slot_inst_set, 90185 Field_dsp340050b49a6c_fld2211inst_Slot_inst_set, 90186 Field_dsp340050b49a6c_fld2212inst_Slot_inst_set, 90187 Field_dsp340050b49a6c_fld2213inst_Slot_inst_set, 90188 Field_dsp340050b49a6c_fld2214inst_Slot_inst_set, 90189 Field_dsp340050b49a6c_fld2215inst_Slot_inst_set, 90190 Field_dsp340050b49a6c_fld2216inst_Slot_inst_set, 90191 Field_dsp340050b49a6c_fld2217inst_Slot_inst_set, 90192 Field_dsp340050b49a6c_fld2218inst_Slot_inst_set, 90193 Field_dsp340050b49a6c_fld2219inst_Slot_inst_set, 90194 Field_dsp340050b49a6c_fld2220inst_Slot_inst_set, 90195 Field_dsp340050b49a6c_fld2221inst_Slot_inst_set, 90196 Field_dsp340050b49a6c_fld2222inst_Slot_inst_set, 90197 Field_dsp340050b49a6c_fld2223inst_Slot_inst_set, 90198 Field_dsp340050b49a6c_fld2224inst_Slot_inst_set, 90199 Field_dsp340050b49a6c_fld2225inst_Slot_inst_set, 90200 Field_dsp340050b49a6c_fld2226inst_Slot_inst_set, 90201 Field_dsp340050b49a6c_fld2227inst_Slot_inst_set, 90202 Field_dsp340050b49a6c_fld2228inst_Slot_inst_set, 90203 Field_dsp340050b49a6c_fld2229inst_Slot_inst_set, 90204 Field_dsp340050b49a6c_fld2230inst_Slot_inst_set, 90205 Field_dsp340050b49a6c_fld2231inst_Slot_inst_set, 90206 Field_dsp340050b49a6c_fld2232inst_Slot_inst_set, 90207 Field_dsp340050b49a6c_fld2234inst_Slot_inst_set, 90208 Field_dsp340050b49a6c_fld2235inst_Slot_inst_set, 90209 Field_dsp340050b49a6c_fld2236inst_Slot_inst_set, 90210 Field_dsp340050b49a6c_fld2237inst_Slot_inst_set, 90211 Field_dsp340050b49a6c_fld2238inst_Slot_inst_set, 90212 Field_dsp340050b49a6c_fld2239inst_Slot_inst_set, 90213 Field_dsp340050b49a6c_fld2240inst_Slot_inst_set, 90214 Field_dsp340050b49a6c_fld2241inst_Slot_inst_set, 90215 Field_dsp340050b49a6c_fld2242inst_Slot_inst_set, 90216 Field_dsp340050b49a6c_fld2243inst_Slot_inst_set, 90217 Field_dsp340050b49a6c_fld2244inst_Slot_inst_set, 90218 Field_dsp340050b49a6c_fld2245inst_Slot_inst_set, 90219 Field_dsp340050b49a6c_fld2246inst_Slot_inst_set, 90220 Field_dsp340050b49a6c_fld2247inst_Slot_inst_set, 90221 Field_dsp340050b49a6c_fld2248inst_Slot_inst_set, 90222 Field_dsp340050b49a6c_fld2249inst_Slot_inst_set, 90223 Field_dsp340050b49a6c_fld2250inst_Slot_inst_set, 90224 Field_dsp340050b49a6c_fld2251inst_Slot_inst_set, 90225 Field_dsp340050b49a6c_fld2252inst_Slot_inst_set, 90226 Field_dsp340050b49a6c_fld2253inst_Slot_inst_set, 90227 Field_dsp340050b49a6c_fld2254_Slot_inst_set, 90228 Field_dsp340050b49a6c_fld2255inst_Slot_inst_set, 90229 Field_dsp340050b49a6c_fld2257inst_Slot_inst_set, 90230 Field_dsp340050b49a6c_fld3627inst_Slot_inst_set, 90231 Field_dsp340050b49a6c_fld3630inst_Slot_inst_set, 90232 Field_dsp340050b49a6c_fld3631inst_Slot_inst_set, 90233 Field_dsp340050b49a6c_fld3633inst_Slot_inst_set, 90234 Field_dsp340050b49a6c_fld3634_Slot_inst_set, 90235 Field_dsp340050b49a6c_fld3635inst_Slot_inst_set, 90236 Field_dsp340050b49a6c_fld3636inst_Slot_inst_set, 90237 Field_dsp340050b49a6c_fld3637inst_Slot_inst_set, 90238 Field_dsp340050b49a6c_fld3638inst_Slot_inst_set, 90239 Field_dsp340050b49a6c_fld3639inst_Slot_inst_set, 90240 Field_dsp340050b49a6c_fld3640inst_Slot_inst_set, 90241 Field_dsp340050b49a6c_fld3642inst_Slot_inst_set, 90242 Field_dsp340050b49a6c_fld3643inst_Slot_inst_set, 90243 Field_dsp340050b49a6c_fld3644inst_Slot_inst_set, 90244 Field_dsp340050b49a6c_fld3645inst_Slot_inst_set, 90245 Field_dsp340050b49a6c_fld3647inst_Slot_inst_set, 90246 Field_dsp340050b49a6c_fld3648inst_Slot_inst_set, 90247 Field_dsp340050b49a6c_fld3649inst_Slot_inst_set, 90248 Field_dsp340050b49a6c_fld3650inst_Slot_inst_set, 90249 Field_dsp340050b49a6c_fld3651inst_Slot_inst_set, 90250 Field_dsp340050b49a6c_fld3653inst_Slot_inst_set, 90251 Field_dsp340050b49a6c_fld3654inst_Slot_inst_set, 90252 Field_dsp340050b49a6c_fld3655inst_Slot_inst_set, 90253 Field_dsp340050b49a6c_fld3656inst_Slot_inst_set, 90254 Field_dsp340050b49a6c_fld3657inst_Slot_inst_set, 90255 Field_dsp340050b49a6c_fld3658inst_Slot_inst_set, 90256 Field_dsp340050b49a6c_fld3659inst_Slot_inst_set, 90257 Field_dsp340050b49a6c_fld3660inst_Slot_inst_set, 90258 Field_dsp340050b49a6c_fld3661inst_Slot_inst_set, 90259 Field_dsp340050b49a6c_fld3662inst_Slot_inst_set, 90260 0, 90261 0, 90262 0, 90263 0, 90264 0, 90265 0, 90266 0, 90267 0, 90268 0, 90269 0, 90270 0, 90271 0, 90272 0, 90273 0, 90274 0, 90275 0, 90276 0, 90277 0, 90278 0, 90279 0, 90280 0, 90281 0, 90282 0, 90283 0, 90284 0, 90285 0, 90286 0, 90287 0, 90288 0, 90289 0, 90290 0, 90291 0, 90292 0, 90293 0, 90294 0, 90295 0, 90296 0, 90297 0, 90298 0, 90299 0, 90300 0, 90301 0, 90302 0, 90303 0, 90304 0, 90305 0, 90306 0, 90307 0, 90308 0, 90309 0, 90310 0, 90311 0, 90312 0, 90313 0, 90314 0, 90315 0, 90316 0, 90317 0, 90318 0, 90319 0, 90320 0, 90321 0, 90322 0, 90323 0, 90324 0, 90325 0, 90326 0, 90327 0, 90328 0, 90329 0, 90330 0, 90331 0, 90332 0, 90333 0, 90334 0, 90335 0, 90336 0, 90337 0, 90338 0, 90339 0, 90340 0, 90341 0, 90342 0, 90343 0, 90344 0, 90345 0, 90346 0, 90347 0, 90348 0, 90349 0, 90350 0, 90351 0, 90352 0, 90353 0, 90354 0, 90355 0, 90356 0, 90357 0, 90358 0, 90359 0, 90360 0, 90361 0, 90362 0, 90363 0, 90364 0, 90365 0, 90366 0, 90367 0, 90368 0, 90369 0, 90370 0, 90371 0, 90372 0, 90373 0, 90374 0, 90375 0, 90376 0, 90377 0, 90378 0, 90379 0, 90380 0, 90381 0, 90382 0, 90383 0, 90384 0, 90385 0, 90386 0, 90387 0, 90388 0, 90389 0, 90390 0, 90391 0, 90392 0, 90393 0, 90394 0, 90395 0, 90396 0, 90397 0, 90398 0, 90399 0, 90400 0, 90401 0, 90402 0, 90403 0, 90404 0, 90405 0, 90406 0, 90407 0, 90408 0, 90409 0, 90410 0, 90411 0, 90412 0, 90413 0, 90414 0, 90415 0, 90416 0, 90417 0, 90418 0, 90419 0, 90420 0, 90421 0, 90422 0, 90423 0, 90424 0, 90425 0, 90426 0, 90427 0, 90428 0, 90429 0, 90430 0, 90431 0, 90432 0, 90433 0, 90434 0, 90435 0, 90436 0, 90437 0, 90438 0, 90439 0, 90440 0, 90441 0, 90442 0, 90443 0, 90444 0, 90445 0, 90446 0, 90447 0, 90448 0, 90449 0, 90450 0, 90451 0, 90452 0, 90453 0, 90454 0, 90455 0, 90456 0, 90457 0, 90458 0, 90459 0, 90460 0, 90461 0, 90462 0, 90463 0, 90464 0, 90465 0, 90466 0, 90467 0, 90468 0, 90469 0, 90470 0, 90471 0, 90472 0, 90473 0, 90474 0, 90475 0, 90476 0, 90477 0, 90478 0, 90479 0, 90480 0, 90481 0, 90482 0, 90483 0, 90484 0, 90485 0, 90486 0, 90487 0, 90488 0, 90489 0, 90490 0, 90491 0, 90492 0, 90493 0, 90494 0, 90495 0, 90496 0, 90497 0, 90498 0, 90499 0, 90500 0, 90501 0, 90502 0, 90503 0, 90504 0, 90505 0, 90506 0, 90507 0, 90508 0, 90509 0, 90510 0, 90511 0, 90512 0, 90513 0, 90514 0, 90515 0, 90516 0, 90517 0, 90518 0, 90519 0, 90520 0, 90521 0, 90522 0, 90523 0, 90524 0, 90525 0, 90526 0, 90527 0, 90528 0, 90529 0, 90530 0, 90531 0, 90532 0, 90533 0, 90534 0, 90535 0, 90536 0, 90537 0, 90538 0, 90539 0, 90540 0, 90541 0, 90542 0, 90543 0, 90544 0, 90545 0, 90546 0, 90547 0, 90548 0, 90549 0, 90550 0, 90551 0, 90552 0, 90553 0, 90554 0, 90555 0, 90556 0, 90557 0, 90558 0, 90559 0, 90560 0, 90561 0, 90562 0, 90563 0, 90564 0, 90565 0, 90566 0, 90567 0, 90568 0, 90569 0, 90570 0, 90571 0, 90572 0, 90573 0, 90574 0, 90575 0, 90576 0, 90577 0, 90578 0, 90579 0, 90580 0, 90581 0, 90582 0, 90583 0, 90584 0, 90585 0, 90586 0, 90587 0, 90588 0, 90589 0, 90590 0, 90591 0, 90592 0, 90593 0, 90594 0, 90595 0, 90596 0, 90597 0, 90598 0, 90599 0, 90600 0, 90601 0, 90602 0, 90603 0, 90604 0, 90605 0, 90606 0, 90607 0, 90608 0, 90609 0, 90610 0, 90611 0, 90612 0, 90613 0, 90614 0, 90615 0, 90616 0, 90617 0, 90618 0, 90619 0, 90620 0, 90621 0, 90622 0, 90623 0, 90624 0, 90625 0, 90626 0, 90627 0, 90628 0, 90629 0, 90630 0, 90631 0, 90632 0, 90633 0, 90634 0, 90635 0, 90636 0, 90637 0, 90638 0, 90639 0, 90640 0, 90641 0, 90642 0, 90643 0, 90644 0, 90645 0, 90646 0, 90647 0, 90648 0, 90649 0, 90650 0, 90651 0, 90652 0, 90653 0, 90654 0, 90655 0, 90656 0, 90657 0, 90658 0, 90659 0, 90660 0, 90661 0, 90662 0, 90663 0, 90664 0, 90665 0, 90666 0, 90667 0, 90668 0, 90669 0, 90670 0, 90671 0, 90672 0, 90673 0, 90674 0, 90675 0, 90676 0, 90677 0, 90678 0, 90679 0, 90680 0, 90681 0, 90682 0, 90683 0, 90684 0, 90685 0, 90686 0, 90687 0, 90688 0, 90689 0, 90690 0, 90691 0, 90692 0, 90693 0, 90694 0, 90695 0, 90696 0, 90697 0, 90698 0, 90699 0, 90700 0, 90701 0, 90702 0, 90703 0, 90704 0, 90705 0, 90706 0, 90707 0, 90708 0, 90709 0, 90710 0, 90711 0, 90712 0, 90713 0, 90714 0, 90715 0, 90716 0, 90717 0, 90718 0, 90719 0, 90720 0, 90721 0, 90722 0, 90723 0, 90724 0, 90725 0, 90726 0, 90727 0, 90728 0, 90729 0, 90730 0, 90731 0, 90732 0, 90733 0, 90734 0, 90735 0, 90736 0, 90737 0, 90738 0, 90739 0, 90740 0, 90741 0, 90742 0, 90743 0, 90744 0, 90745 0, 90746 0, 90747 0, 90748 0, 90749 0, 90750 0, 90751 0, 90752 0, 90753 0, 90754 0, 90755 0, 90756 0, 90757 0, 90758 0, 90759 0, 90760 0, 90761 0, 90762 0, 90763 0, 90764 0, 90765 0, 90766 0, 90767 0, 90768 0, 90769 0, 90770 0, 90771 0, 90772 0, 90773 0, 90774 0, 90775 0, 90776 0, 90777 0, 90778 0, 90779 0, 90780 0, 90781 0, 90782 0, 90783 0, 90784 0, 90785 0, 90786 0, 90787 0, 90788 0, 90789 0, 90790 0, 90791 0, 90792 0, 90793 0, 90794 0, 90795 0, 90796 0, 90797 0, 90798 0, 90799 0, 90800 0, 90801 0, 90802 0, 90803 0, 90804 0, 90805 0, 90806 0, 90807 0, 90808 0, 90809 0, 90810 0, 90811 0, 90812 0, 90813 0, 90814 0, 90815 0, 90816 0, 90817 0, 90818 0, 90819 0, 90820 0, 90821 0, 90822 0, 90823 0, 90824 0, 90825 0, 90826 0, 90827 0, 90828 0, 90829 0, 90830 0, 90831 0, 90832 0, 90833 0, 90834 0, 90835 0, 90836 0, 90837 0, 90838 0, 90839 0, 90840 0, 90841 0, 90842 0, 90843 0, 90844 0, 90845 0, 90846 0, 90847 0, 90848 0, 90849 0, 90850 0, 90851 0, 90852 0, 90853 0, 90854 0, 90855 0, 90856 0, 90857 0, 90858 0, 90859 0, 90860 0, 90861 0, 90862 0, 90863 0, 90864 0, 90865 0, 90866 0, 90867 0, 90868 0, 90869 0, 90870 0, 90871 0, 90872 0, 90873 0, 90874 0, 90875 0, 90876 0, 90877 0, 90878 0, 90879 0, 90880 0, 90881 0, 90882 0, 90883 0, 90884 0, 90885 0, 90886 0, 90887 0, 90888 0, 90889 0, 90890 0, 90891 0, 90892 0, 90893 0, 90894 0, 90895 0, 90896 0, 90897 0, 90898 0, 90899 0, 90900 0, 90901 0, 90902 0, 90903 0, 90904 0, 90905 0, 90906 0, 90907 0, 90908 0, 90909 0, 90910 0, 90911 0, 90912 0, 90913 0, 90914 0, 90915 0, 90916 0, 90917 0, 90918 0, 90919 0, 90920 0, 90921 0, 90922 0, 90923 0, 90924 0, 90925 0, 90926 0, 90927 0, 90928 0, 90929 0, 90930 0, 90931 0, 90932 0, 90933 0, 90934 0, 90935 0, 90936 0, 90937 0, 90938 0, 90939 0, 90940 0, 90941 0, 90942 0, 90943 0, 90944 0, 90945 0, 90946 0, 90947 0, 90948 0, 90949 0, 90950 0, 90951 0, 90952 0, 90953 0, 90954 0, 90955 0, 90956 0, 90957 0, 90958 0, 90959 0, 90960 0, 90961 0, 90962 0, 90963 0, 90964 0, 90965 0, 90966 0, 90967 0, 90968 0, 90969 0, 90970 0, 90971 0, 90972 0, 90973 0, 90974 0, 90975 0, 90976 0, 90977 0, 90978 0, 90979 0, 90980 0, 90981 0, 90982 0, 90983 0, 90984 0, 90985 0, 90986 0, 90987 0, 90988 0, 90989 0, 90990 0, 90991 0, 90992 0, 90993 0, 90994 0, 90995 0, 90996 0, 90997 0, 90998 0, 90999 0, 91000 0, 91001 0, 91002 0, 91003 0, 91004 0, 91005 0, 91006 0, 91007 0, 91008 0, 91009 0, 91010 0, 91011 0, 91012 0, 91013 0, 91014 0, 91015 0, 91016 0, 91017 0, 91018 0, 91019 0, 91020 0, 91021 0, 91022 0, 91023 0, 91024 0, 91025 0, 91026 0, 91027 0, 91028 0, 91029 0, 91030 0, 91031 0, 91032 0, 91033 0, 91034 0, 91035 0, 91036 0, 91037 0, 91038 0, 91039 0, 91040 0, 91041 0, 91042 0, 91043 0, 91044 0, 91045 0, 91046 0, 91047 0, 91048 0, 91049 0, 91050 0, 91051 0, 91052 0, 91053 0, 91054 0, 91055 0, 91056 0, 91057 0, 91058 0, 91059 0, 91060 0, 91061 0, 91062 0, 91063 0, 91064 0, 91065 0, 91066 0, 91067 0, 91068 0, 91069 0, 91070 0, 91071 0, 91072 0, 91073 0, 91074 0, 91075 0, 91076 0, 91077 0, 91078 0, 91079 0, 91080 0, 91081 0, 91082 0, 91083 0, 91084 0, 91085 0, 91086 0, 91087 0, 91088 0, 91089 0, 91090 0, 91091 0, 91092 0, 91093 0, 91094 0, 91095 0, 91096 0, 91097 0, 91098 0, 91099 0, 91100 0, 91101 0, 91102 0, 91103 0, 91104 0, 91105 0, 91106 0, 91107 0, 91108 0, 91109 0, 91110 0, 91111 0, 91112 0, 91113 0, 91114 0, 91115 0, 91116 0, 91117 0, 91118 0, 91119 0, 91120 0, 91121 0, 91122 0, 91123 0, 91124 0, 91125 0, 91126 0, 91127 0, 91128 0, 91129 0, 91130 0, 91131 0, 91132 0, 91133 0, 91134 0, 91135 0, 91136 0, 91137 0, 91138 0, 91139 0, 91140 0, 91141 0, 91142 0, 91143 0, 91144 0, 91145 0, 91146 0, 91147 0, 91148 0, 91149 0, 91150 0, 91151 0, 91152 0, 91153 0, 91154 0, 91155 0, 91156 0, 91157 0, 91158 0, 91159 0, 91160 0, 91161 0, 91162 0, 91163 0, 91164 0, 91165 0, 91166 0, 91167 0, 91168 0, 91169 0, 91170 0, 91171 0, 91172 0, 91173 0, 91174 0, 91175 0, 91176 0, 91177 0, 91178 0, 91179 0, 91180 0, 91181 0, 91182 0, 91183 0, 91184 0, 91185 0, 91186 0, 91187 0, 91188 0, 91189 0, 91190 0, 91191 0, 91192 0, 91193 0, 91194 0, 91195 0, 91196 0, 91197 0, 91198 0, 91199 0, 91200 0, 91201 0, 91202 0, 91203 0, 91204 0, 91205 0, 91206 0, 91207 0, 91208 0, 91209 0, 91210 0, 91211 0, 91212 0, 91213 0, 91214 0, 91215 0, 91216 0, 91217 0, 91218 0, 91219 0, 91220 0, 91221 0, 91222 0, 91223 0, 91224 0, 91225 0, 91226 0, 91227 0, 91228 0, 91229 0, 91230 0, 91231 0, 91232 0, 91233 0, 91234 0, 91235 0, 91236 0, 91237 0, 91238 0, 91239 0, 91240 0, 91241 0, 91242 0, 91243 0, 91244 0, 91245 0, 91246 0, 91247 0, 91248 0, 91249 0, 91250 0, 91251 0, 91252 0, 91253 0, 91254 0, 91255 0, 91256 0, 91257 0, 91258 0, 91259 0, 91260 0, 91261 0, 91262 0, 91263 0, 91264 0, 91265 0, 91266 0, 91267 0, 91268 0, 91269 0, 91270 0, 91271 0, 91272 0, 91273 0, 91274 0, 91275 0, 91276 0, 91277 0, 91278 0, 91279 0, 91280 0, 91281 0, 91282 0, 91283 0, 91284 0, 91285 0, 91286 0, 91287 0, 91288 0, 91289 0, 91290 0, 91291 0, 91292 0, 91293 0, 91294 0, 91295 0, 91296 0, 91297 0, 91298 0, 91299 0, 91300 0, 91301 0, 91302 0, 91303 0, 91304 0, 91305 0, 91306 0, 91307 0, 91308 0, 91309 0, 91310 0, 91311 0, 91312 0, 91313 0, 91314 0, 91315 0, 91316 0, 91317 0, 91318 0, 91319 0, 91320 0, 91321 0, 91322 0, 91323 0, 91324 0, 91325 0, 91326 0, 91327 0, 91328 0, 91329 0, 91330 0, 91331 0, 91332 0, 91333 0, 91334 0, 91335 0, 91336 0, 91337 0, 91338 0, 91339 0, 91340 0, 91341 0, 91342 0, 91343 0, 91344 0, 91345 0, 91346 0, 91347 0, 91348 0, 91349 0, 91350 0, 91351 0, 91352 0, 91353 0, 91354 0, 91355 0, 91356 0, 91357 0, 91358 0, 91359 0, 91360 0, 91361 0, 91362 0, 91363 0, 91364 0, 91365 0, 91366 0, 91367 0, 91368 0, 91369 0, 91370 0, 91371 0, 91372 0, 91373 0, 91374 0, 91375 0, 91376 0, 91377 0, 91378 0, 91379 0, 91380 0, 91381 0, 91382 0, 91383 0, 91384 0, 91385 0, 91386 0, 91387 0, 91388 0, 91389 0, 91390 0, 91391 0, 91392 0, 91393 0, 91394 0, 91395 0, 91396 0, 91397 0, 91398 0, 91399 0, 91400 0, 91401 0, 91402 0, 91403 0, 91404 0, 91405 0, 91406 0, 91407 0, 91408 0, 91409 0, 91410 0, 91411 0, 91412 0, 91413 0, 91414 0, 91415 0, 91416 0, 91417 0, 91418 0, 91419 0, 91420 0, 91421 0, 91422 0, 91423 0, 91424 0, 91425 0, 91426 0, 91427 0, 91428 0, 91429 0, 91430 0, 91431 0, 91432 0, 91433 0, 91434 0, 91435 0, 91436 0, 91437 0, 91438 0, 91439 0, 91440 0, 91441 0, 91442 0, 91443 0, 91444 0, 91445 0, 91446 0, 91447 0, 91448 0, 91449 0, 91450 0, 91451 0, 91452 0, 91453 0, 91454 0, 91455 0, 91456 0, 91457 0, 91458 0, 91459 0, 91460 0, 91461 0, 91462 0, 91463 0, 91464 0, 91465 0, 91466 0, 91467 0, 91468 0, 91469 0, 91470 0, 91471 0, 91472 0, 91473 0, 91474 0, 91475 0, 91476 0, 91477 0, 91478 0, 91479 0, 91480 0, 91481 0, 91482 0, 91483 0, 91484 0, 91485 0, 91486 0, 91487 0, 91488 0, 91489 0, 91490 0, 91491 0, 91492 0, 91493 0, 91494 0, 91495 0, 91496 0, 91497 0, 91498 0, 91499 0, 91500 0, 91501 0, 91502 0, 91503 0, 91504 0, 91505 0, 91506 0, 91507 0, 91508 0, 91509 0, 91510 0, 91511 0, 91512 0, 91513 0, 91514 0, 91515 0, 91516 0, 91517 0, 91518 0, 91519 0, 91520 0, 91521 0, 91522 0, 91523 0, 91524 0, 91525 0, 91526 0, 91527 0, 91528 0, 91529 0, 91530 0, 91531 0, 91532 0, 91533 0, 91534 0, 91535 0, 91536 0, 91537 0, 91538 0, 91539 0, 91540 0, 91541 0, 91542 0, 91543 0, 91544 0, 91545 0, 91546 0, 91547 0, 91548 0, 91549 0, 91550 0, 91551 0, 91552 0, 91553 0, 91554 0, 91555 0, 91556 0, 91557 0, 91558 0, 91559 0, 91560 0, 91561 0, 91562 0, 91563 0, 91564 0, 91565 0, 91566 0, 91567 0, 91568 0, 91569 0, 91570 0, 91571 0, 91572 0, 91573 0, 91574 0, 91575 0, 91576 0, 91577 0, 91578 0, 91579 0, 91580 0, 91581 0, 91582 0, 91583 0, 91584 0, 91585 0, 91586 0, 91587 0, 91588 0, 91589 0, 91590 0, 91591 0, 91592 0, 91593 0, 91594 0, 91595 0, 91596 0, 91597 0, 91598 0, 91599 0, 91600 0, 91601 0, 91602 0, 91603 0, 91604 0, 91605 0, 91606 0, 91607 0, 91608 0, 91609 0, 91610 0, 91611 0, 91612 0, 91613 0, 91614 0, 91615 0, 91616 0, 91617 0, 91618 0, 91619 0, 91620 0, 91621 0, 91622 0, 91623 0, 91624 0, 91625 0, 91626 0, 91627 0, 91628 0, 91629 0, 91630 0, 91631 0, 91632 0, 91633 0, 91634 0, 91635 0, 91636 0, 91637 0, 91638 0, 91639 0, 91640 0, 91641 0, 91642 0, 91643 0, 91644 0, 91645 0, 91646 0, 91647 0, 91648 0, 91649 0, 91650 0, 91651 0, 91652 0, 91653 0, 91654 0, 91655 0, 91656 0, 91657 0, 91658 0, 91659 0, 91660 0, 91661 0, 91662 0, 91663 0, 91664 0, 91665 0, 91666 0, 91667 0, 91668 0, 91669 0, 91670 0, 91671 0, 91672 0, 91673 0, 91674 0, 91675 0, 91676 0, 91677 0, 91678 0, 91679 0, 91680 0, 91681 0, 91682 0, 91683 0, 91684 0, 91685 0, 91686 0, 91687 0, 91688 0, 91689 0, 91690 0, 91691 0, 91692 0, 91693 0, 91694 0, 91695 0, 91696 0, 91697 0, 91698 0, 91699 0, 91700 0, 91701 0, 91702 0, 91703 0, 91704 0, 91705 0, 91706 0, 91707 0, 91708 0, 91709 0, 91710 0, 91711 0, 91712 0, 91713 0, 91714 0, 91715 0, 91716 0, 91717 0, 91718 Implicit_Field_set, 91719 Implicit_Field_set, 91720 Implicit_Field_set, 91721 Implicit_Field_set, 91722 Implicit_Field_set, 91723 Implicit_Field_set, 91724 Implicit_Field_set, 91725 Implicit_Field_set 91726}; 91727 91728static xtensa_get_field_fn 91729Slot_inst16a_get_field_fns[] = { 91730 Field_t_Slot_inst16a_get, 91731 0, 91732 0, 91733 0, 91734 0, 91735 Field_s_Slot_inst16a_get, 91736 0, 91737 0, 91738 0, 91739 0, 91740 0, 91741 Field_op0_Slot_inst16a_get, 91742 0, 91743 0, 91744 Field_r_Slot_inst16a_get, 91745 0, 91746 0, 91747 0, 91748 0, 91749 0, 91750 0, 91751 0, 91752 Field_sr_Slot_inst16a_get, 91753 Field_st_Slot_inst16a_get, 91754 0, 91755 Field_imm4_Slot_inst16a_get, 91756 0, 91757 Field_i_Slot_inst16a_get, 91758 Field_imm6lo_Slot_inst16a_get, 91759 Field_imm6hi_Slot_inst16a_get, 91760 Field_imm7lo_Slot_inst16a_get, 91761 Field_imm7hi_Slot_inst16a_get, 91762 Field_z_Slot_inst16a_get, 91763 Field_imm6_Slot_inst16a_get, 91764 Field_imm7_Slot_inst16a_get, 91765 Field_t2_Slot_inst16a_get, 91766 Field_s2_Slot_inst16a_get, 91767 Field_r2_Slot_inst16a_get, 91768 Field_t4_Slot_inst16a_get, 91769 Field_s4_Slot_inst16a_get, 91770 Field_r4_Slot_inst16a_get, 91771 Field_t8_Slot_inst16a_get, 91772 Field_s8_Slot_inst16a_get, 91773 Field_r8_Slot_inst16a_get, 91774 0, 91775 0, 91776 0, 91777 0, 91778 0, 91779 0, 91780 0, 91781 0, 91782 0, 91783 0, 91784 0, 91785 0, 91786 0, 91787 0, 91788 0, 91789 0, 91790 0, 91791 0, 91792 0, 91793 0, 91794 0, 91795 0, 91796 0, 91797 0, 91798 0, 91799 0, 91800 0, 91801 0, 91802 0, 91803 0, 91804 0, 91805 0, 91806 0, 91807 0, 91808 0, 91809 0, 91810 0, 91811 0, 91812 0, 91813 0, 91814 0, 91815 0, 91816 0, 91817 0, 91818 0, 91819 0, 91820 0, 91821 0, 91822 0, 91823 0, 91824 0, 91825 0, 91826 0, 91827 0, 91828 0, 91829 0, 91830 0, 91831 0, 91832 0, 91833 0, 91834 0, 91835 0, 91836 0, 91837 0, 91838 0, 91839 0, 91840 0, 91841 0, 91842 0, 91843 0, 91844 0, 91845 0, 91846 0, 91847 0, 91848 0, 91849 0, 91850 0, 91851 0, 91852 0, 91853 0, 91854 0, 91855 0, 91856 0, 91857 0, 91858 0, 91859 0, 91860 0, 91861 0, 91862 0, 91863 0, 91864 0, 91865 0, 91866 0, 91867 0, 91868 0, 91869 0, 91870 0, 91871 0, 91872 0, 91873 0, 91874 0, 91875 0, 91876 0, 91877 0, 91878 0, 91879 0, 91880 0, 91881 0, 91882 0, 91883 0, 91884 0, 91885 0, 91886 0, 91887 0, 91888 0, 91889 0, 91890 0, 91891 0, 91892 0, 91893 0, 91894 0, 91895 0, 91896 0, 91897 0, 91898 0, 91899 0, 91900 0, 91901 0, 91902 0, 91903 0, 91904 0, 91905 0, 91906 0, 91907 0, 91908 0, 91909 0, 91910 0, 91911 0, 91912 0, 91913 0, 91914 0, 91915 0, 91916 0, 91917 0, 91918 0, 91919 0, 91920 0, 91921 0, 91922 0, 91923 0, 91924 0, 91925 0, 91926 0, 91927 0, 91928 0, 91929 0, 91930 0, 91931 0, 91932 0, 91933 0, 91934 0, 91935 0, 91936 0, 91937 0, 91938 0, 91939 0, 91940 0, 91941 0, 91942 0, 91943 0, 91944 0, 91945 0, 91946 0, 91947 0, 91948 0, 91949 0, 91950 0, 91951 0, 91952 0, 91953 0, 91954 0, 91955 0, 91956 0, 91957 0, 91958 0, 91959 0, 91960 0, 91961 0, 91962 0, 91963 0, 91964 0, 91965 0, 91966 0, 91967 0, 91968 0, 91969 0, 91970 0, 91971 0, 91972 0, 91973 0, 91974 0, 91975 0, 91976 0, 91977 0, 91978 0, 91979 0, 91980 0, 91981 0, 91982 0, 91983 0, 91984 0, 91985 0, 91986 0, 91987 0, 91988 0, 91989 0, 91990 0, 91991 0, 91992 0, 91993 0, 91994 0, 91995 0, 91996 0, 91997 0, 91998 0, 91999 0, 92000 0, 92001 0, 92002 0, 92003 0, 92004 0, 92005 0, 92006 0, 92007 0, 92008 0, 92009 0, 92010 0, 92011 0, 92012 0, 92013 0, 92014 0, 92015 0, 92016 0, 92017 0, 92018 0, 92019 0, 92020 0, 92021 0, 92022 0, 92023 0, 92024 0, 92025 0, 92026 0, 92027 0, 92028 0, 92029 0, 92030 0, 92031 0, 92032 0, 92033 0, 92034 0, 92035 0, 92036 0, 92037 0, 92038 0, 92039 0, 92040 0, 92041 0, 92042 0, 92043 0, 92044 0, 92045 0, 92046 0, 92047 0, 92048 0, 92049 0, 92050 0, 92051 0, 92052 0, 92053 0, 92054 0, 92055 0, 92056 0, 92057 0, 92058 0, 92059 0, 92060 0, 92061 0, 92062 0, 92063 0, 92064 0, 92065 0, 92066 0, 92067 0, 92068 0, 92069 0, 92070 0, 92071 0, 92072 0, 92073 0, 92074 0, 92075 0, 92076 0, 92077 0, 92078 0, 92079 0, 92080 0, 92081 0, 92082 0, 92083 0, 92084 0, 92085 0, 92086 0, 92087 0, 92088 0, 92089 0, 92090 0, 92091 0, 92092 0, 92093 0, 92094 0, 92095 0, 92096 0, 92097 0, 92098 0, 92099 0, 92100 0, 92101 0, 92102 0, 92103 0, 92104 0, 92105 0, 92106 0, 92107 0, 92108 0, 92109 0, 92110 0, 92111 0, 92112 0, 92113 0, 92114 0, 92115 0, 92116 0, 92117 0, 92118 0, 92119 0, 92120 0, 92121 0, 92122 0, 92123 0, 92124 0, 92125 0, 92126 0, 92127 0, 92128 0, 92129 0, 92130 0, 92131 0, 92132 0, 92133 0, 92134 0, 92135 0, 92136 0, 92137 0, 92138 0, 92139 0, 92140 0, 92141 0, 92142 0, 92143 0, 92144 0, 92145 0, 92146 0, 92147 0, 92148 0, 92149 0, 92150 0, 92151 0, 92152 0, 92153 0, 92154 0, 92155 0, 92156 0, 92157 0, 92158 0, 92159 0, 92160 0, 92161 0, 92162 0, 92163 0, 92164 0, 92165 0, 92166 0, 92167 0, 92168 0, 92169 0, 92170 0, 92171 0, 92172 0, 92173 0, 92174 0, 92175 0, 92176 0, 92177 0, 92178 0, 92179 0, 92180 0, 92181 0, 92182 0, 92183 0, 92184 0, 92185 0, 92186 0, 92187 0, 92188 0, 92189 0, 92190 0, 92191 0, 92192 0, 92193 0, 92194 0, 92195 0, 92196 0, 92197 0, 92198 0, 92199 0, 92200 0, 92201 0, 92202 0, 92203 0, 92204 0, 92205 0, 92206 0, 92207 0, 92208 0, 92209 0, 92210 0, 92211 0, 92212 0, 92213 0, 92214 0, 92215 0, 92216 0, 92217 0, 92218 0, 92219 0, 92220 0, 92221 0, 92222 0, 92223 0, 92224 0, 92225 0, 92226 0, 92227 0, 92228 0, 92229 0, 92230 0, 92231 0, 92232 0, 92233 0, 92234 0, 92235 0, 92236 0, 92237 0, 92238 0, 92239 0, 92240 0, 92241 0, 92242 0, 92243 0, 92244 0, 92245 0, 92246 0, 92247 0, 92248 0, 92249 0, 92250 0, 92251 0, 92252 0, 92253 0, 92254 0, 92255 0, 92256 0, 92257 0, 92258 0, 92259 0, 92260 0, 92261 0, 92262 0, 92263 0, 92264 0, 92265 0, 92266 0, 92267 0, 92268 0, 92269 0, 92270 0, 92271 0, 92272 0, 92273 0, 92274 0, 92275 0, 92276 0, 92277 0, 92278 0, 92279 0, 92280 0, 92281 0, 92282 0, 92283 0, 92284 0, 92285 0, 92286 0, 92287 0, 92288 0, 92289 0, 92290 0, 92291 0, 92292 0, 92293 0, 92294 0, 92295 0, 92296 0, 92297 0, 92298 0, 92299 0, 92300 0, 92301 0, 92302 0, 92303 0, 92304 0, 92305 0, 92306 0, 92307 0, 92308 0, 92309 0, 92310 0, 92311 0, 92312 0, 92313 0, 92314 0, 92315 0, 92316 0, 92317 0, 92318 0, 92319 0, 92320 0, 92321 0, 92322 0, 92323 0, 92324 0, 92325 0, 92326 0, 92327 0, 92328 0, 92329 0, 92330 0, 92331 0, 92332 0, 92333 0, 92334 0, 92335 0, 92336 0, 92337 0, 92338 0, 92339 0, 92340 0, 92341 0, 92342 0, 92343 0, 92344 0, 92345 0, 92346 0, 92347 0, 92348 0, 92349 0, 92350 0, 92351 0, 92352 0, 92353 0, 92354 0, 92355 0, 92356 0, 92357 0, 92358 0, 92359 0, 92360 0, 92361 0, 92362 0, 92363 0, 92364 0, 92365 0, 92366 0, 92367 0, 92368 0, 92369 0, 92370 0, 92371 0, 92372 0, 92373 0, 92374 0, 92375 0, 92376 0, 92377 0, 92378 0, 92379 0, 92380 0, 92381 0, 92382 0, 92383 0, 92384 0, 92385 0, 92386 0, 92387 0, 92388 0, 92389 0, 92390 0, 92391 0, 92392 0, 92393 0, 92394 0, 92395 0, 92396 0, 92397 0, 92398 0, 92399 0, 92400 0, 92401 0, 92402 0, 92403 0, 92404 0, 92405 0, 92406 0, 92407 0, 92408 0, 92409 0, 92410 0, 92411 0, 92412 0, 92413 0, 92414 0, 92415 0, 92416 0, 92417 0, 92418 0, 92419 0, 92420 0, 92421 0, 92422 0, 92423 0, 92424 0, 92425 0, 92426 0, 92427 0, 92428 0, 92429 0, 92430 0, 92431 0, 92432 0, 92433 0, 92434 0, 92435 0, 92436 0, 92437 0, 92438 0, 92439 0, 92440 0, 92441 0, 92442 0, 92443 0, 92444 0, 92445 0, 92446 0, 92447 0, 92448 0, 92449 0, 92450 0, 92451 0, 92452 0, 92453 0, 92454 0, 92455 0, 92456 0, 92457 0, 92458 0, 92459 0, 92460 0, 92461 0, 92462 0, 92463 0, 92464 0, 92465 0, 92466 0, 92467 0, 92468 0, 92469 0, 92470 0, 92471 0, 92472 0, 92473 0, 92474 0, 92475 0, 92476 0, 92477 0, 92478 0, 92479 0, 92480 0, 92481 0, 92482 0, 92483 0, 92484 0, 92485 0, 92486 0, 92487 0, 92488 0, 92489 0, 92490 0, 92491 0, 92492 0, 92493 0, 92494 0, 92495 0, 92496 0, 92497 0, 92498 0, 92499 0, 92500 0, 92501 0, 92502 0, 92503 0, 92504 0, 92505 0, 92506 0, 92507 0, 92508 0, 92509 0, 92510 0, 92511 0, 92512 0, 92513 0, 92514 0, 92515 0, 92516 0, 92517 0, 92518 0, 92519 0, 92520 0, 92521 0, 92522 0, 92523 0, 92524 0, 92525 0, 92526 0, 92527 0, 92528 0, 92529 0, 92530 0, 92531 0, 92532 0, 92533 0, 92534 0, 92535 0, 92536 0, 92537 0, 92538 0, 92539 0, 92540 0, 92541 0, 92542 0, 92543 0, 92544 0, 92545 0, 92546 0, 92547 0, 92548 0, 92549 0, 92550 0, 92551 0, 92552 0, 92553 0, 92554 0, 92555 0, 92556 0, 92557 0, 92558 0, 92559 0, 92560 0, 92561 0, 92562 0, 92563 0, 92564 0, 92565 0, 92566 0, 92567 0, 92568 0, 92569 0, 92570 0, 92571 0, 92572 0, 92573 0, 92574 0, 92575 0, 92576 0, 92577 0, 92578 0, 92579 0, 92580 0, 92581 0, 92582 0, 92583 0, 92584 0, 92585 0, 92586 0, 92587 0, 92588 0, 92589 0, 92590 0, 92591 0, 92592 0, 92593 0, 92594 0, 92595 0, 92596 0, 92597 0, 92598 0, 92599 0, 92600 0, 92601 0, 92602 0, 92603 0, 92604 0, 92605 0, 92606 0, 92607 0, 92608 0, 92609 0, 92610 0, 92611 0, 92612 0, 92613 0, 92614 0, 92615 0, 92616 0, 92617 0, 92618 0, 92619 0, 92620 0, 92621 0, 92622 0, 92623 0, 92624 0, 92625 0, 92626 0, 92627 0, 92628 0, 92629 0, 92630 0, 92631 0, 92632 0, 92633 0, 92634 0, 92635 0, 92636 0, 92637 0, 92638 0, 92639 0, 92640 0, 92641 0, 92642 0, 92643 0, 92644 0, 92645 0, 92646 0, 92647 0, 92648 0, 92649 0, 92650 0, 92651 0, 92652 0, 92653 0, 92654 0, 92655 0, 92656 0, 92657 0, 92658 0, 92659 0, 92660 0, 92661 0, 92662 0, 92663 0, 92664 0, 92665 0, 92666 0, 92667 0, 92668 0, 92669 0, 92670 0, 92671 0, 92672 0, 92673 0, 92674 0, 92675 0, 92676 0, 92677 0, 92678 0, 92679 0, 92680 0, 92681 0, 92682 0, 92683 0, 92684 0, 92685 0, 92686 0, 92687 0, 92688 0, 92689 0, 92690 0, 92691 0, 92692 0, 92693 0, 92694 0, 92695 0, 92696 0, 92697 0, 92698 0, 92699 0, 92700 0, 92701 0, 92702 0, 92703 0, 92704 0, 92705 0, 92706 0, 92707 0, 92708 0, 92709 0, 92710 0, 92711 0, 92712 0, 92713 0, 92714 0, 92715 0, 92716 0, 92717 0, 92718 0, 92719 0, 92720 0, 92721 0, 92722 0, 92723 0, 92724 0, 92725 0, 92726 0, 92727 0, 92728 0, 92729 0, 92730 0, 92731 0, 92732 0, 92733 0, 92734 0, 92735 0, 92736 0, 92737 0, 92738 0, 92739 0, 92740 0, 92741 0, 92742 0, 92743 0, 92744 0, 92745 0, 92746 0, 92747 0, 92748 0, 92749 0, 92750 0, 92751 0, 92752 0, 92753 0, 92754 0, 92755 0, 92756 0, 92757 0, 92758 0, 92759 0, 92760 0, 92761 0, 92762 0, 92763 0, 92764 0, 92765 0, 92766 0, 92767 0, 92768 0, 92769 0, 92770 0, 92771 0, 92772 0, 92773 0, 92774 0, 92775 0, 92776 0, 92777 0, 92778 0, 92779 0, 92780 0, 92781 0, 92782 0, 92783 0, 92784 0, 92785 0, 92786 0, 92787 0, 92788 0, 92789 0, 92790 0, 92791 0, 92792 0, 92793 0, 92794 0, 92795 0, 92796 0, 92797 0, 92798 0, 92799 0, 92800 0, 92801 0, 92802 0, 92803 0, 92804 0, 92805 0, 92806 0, 92807 0, 92808 0, 92809 0, 92810 0, 92811 0, 92812 0, 92813 0, 92814 0, 92815 0, 92816 0, 92817 0, 92818 0, 92819 0, 92820 0, 92821 0, 92822 0, 92823 0, 92824 0, 92825 0, 92826 0, 92827 0, 92828 0, 92829 0, 92830 0, 92831 0, 92832 0, 92833 0, 92834 0, 92835 0, 92836 0, 92837 0, 92838 0, 92839 0, 92840 0, 92841 0, 92842 0, 92843 0, 92844 0, 92845 0, 92846 0, 92847 0, 92848 0, 92849 0, 92850 0, 92851 0, 92852 0, 92853 0, 92854 0, 92855 0, 92856 0, 92857 0, 92858 0, 92859 0, 92860 0, 92861 0, 92862 0, 92863 0, 92864 0, 92865 0, 92866 0, 92867 0, 92868 0, 92869 0, 92870 0, 92871 0, 92872 0, 92873 0, 92874 0, 92875 0, 92876 0, 92877 0, 92878 0, 92879 0, 92880 0, 92881 0, 92882 0, 92883 0, 92884 0, 92885 0, 92886 0, 92887 0, 92888 0, 92889 0, 92890 0, 92891 0, 92892 0, 92893 0, 92894 0, 92895 0, 92896 0, 92897 0, 92898 0, 92899 0, 92900 0, 92901 0, 92902 0, 92903 0, 92904 0, 92905 0, 92906 0, 92907 0, 92908 0, 92909 0, 92910 0, 92911 0, 92912 0, 92913 0, 92914 0, 92915 0, 92916 0, 92917 0, 92918 0, 92919 0, 92920 0, 92921 0, 92922 0, 92923 0, 92924 0, 92925 0, 92926 0, 92927 0, 92928 0, 92929 0, 92930 0, 92931 0, 92932 0, 92933 0, 92934 0, 92935 0, 92936 0, 92937 0, 92938 0, 92939 0, 92940 0, 92941 0, 92942 0, 92943 0, 92944 0, 92945 0, 92946 0, 92947 0, 92948 0, 92949 0, 92950 0, 92951 0, 92952 0, 92953 0, 92954 0, 92955 0, 92956 0, 92957 0, 92958 0, 92959 0, 92960 0, 92961 0, 92962 0, 92963 0, 92964 0, 92965 0, 92966 0, 92967 0, 92968 0, 92969 0, 92970 0, 92971 0, 92972 0, 92973 0, 92974 0, 92975 0, 92976 0, 92977 0, 92978 0, 92979 0, 92980 0, 92981 0, 92982 0, 92983 0, 92984 0, 92985 0, 92986 0, 92987 0, 92988 0, 92989 0, 92990 0, 92991 0, 92992 0, 92993 0, 92994 0, 92995 0, 92996 0, 92997 0, 92998 0, 92999 0, 93000 0, 93001 0, 93002 0, 93003 0, 93004 0, 93005 0, 93006 0, 93007 0, 93008 0, 93009 0, 93010 0, 93011 0, 93012 0, 93013 0, 93014 0, 93015 0, 93016 0, 93017 0, 93018 0, 93019 0, 93020 0, 93021 0, 93022 0, 93023 0, 93024 0, 93025 0, 93026 0, 93027 0, 93028 0, 93029 0, 93030 0, 93031 0, 93032 0, 93033 0, 93034 0, 93035 0, 93036 0, 93037 0, 93038 0, 93039 0, 93040 0, 93041 0, 93042 0, 93043 0, 93044 0, 93045 0, 93046 0, 93047 0, 93048 0, 93049 0, 93050 0, 93051 0, 93052 0, 93053 0, 93054 0, 93055 0, 93056 0, 93057 0, 93058 0, 93059 0, 93060 0, 93061 0, 93062 0, 93063 0, 93064 0, 93065 0, 93066 0, 93067 0, 93068 0, 93069 0, 93070 0, 93071 0, 93072 0, 93073 0, 93074 0, 93075 0, 93076 0, 93077 0, 93078 0, 93079 0, 93080 0, 93081 0, 93082 0, 93083 0, 93084 0, 93085 0, 93086 0, 93087 0, 93088 0, 93089 0, 93090 0, 93091 0, 93092 0, 93093 0, 93094 0, 93095 0, 93096 0, 93097 0, 93098 0, 93099 0, 93100 0, 93101 0, 93102 0, 93103 0, 93104 0, 93105 0, 93106 0, 93107 0, 93108 0, 93109 0, 93110 0, 93111 0, 93112 0, 93113 0, 93114 0, 93115 0, 93116 0, 93117 0, 93118 0, 93119 0, 93120 0, 93121 0, 93122 0, 93123 0, 93124 0, 93125 0, 93126 0, 93127 0, 93128 0, 93129 0, 93130 0, 93131 0, 93132 0, 93133 0, 93134 0, 93135 0, 93136 0, 93137 0, 93138 0, 93139 0, 93140 0, 93141 0, 93142 0, 93143 0, 93144 0, 93145 0, 93146 0, 93147 0, 93148 0, 93149 0, 93150 0, 93151 0, 93152 0, 93153 0, 93154 0, 93155 0, 93156 0, 93157 0, 93158 0, 93159 0, 93160 0, 93161 0, 93162 0, 93163 0, 93164 0, 93165 0, 93166 0, 93167 0, 93168 0, 93169 0, 93170 0, 93171 0, 93172 0, 93173 0, 93174 0, 93175 0, 93176 0, 93177 0, 93178 0, 93179 0, 93180 0, 93181 0, 93182 0, 93183 0, 93184 0, 93185 0, 93186 0, 93187 0, 93188 0, 93189 0, 93190 0, 93191 0, 93192 0, 93193 0, 93194 0, 93195 0, 93196 0, 93197 0, 93198 0, 93199 0, 93200 0, 93201 0, 93202 0, 93203 0, 93204 0, 93205 0, 93206 0, 93207 0, 93208 0, 93209 0, 93210 0, 93211 0, 93212 0, 93213 0, 93214 0, 93215 0, 93216 0, 93217 0, 93218 0, 93219 0, 93220 0, 93221 0, 93222 0, 93223 0, 93224 0, 93225 0, 93226 0, 93227 0, 93228 0, 93229 0, 93230 0, 93231 0, 93232 0, 93233 0, 93234 0, 93235 0, 93236 0, 93237 0, 93238 0, 93239 0, 93240 0, 93241 0, 93242 0, 93243 0, 93244 0, 93245 0, 93246 0, 93247 0, 93248 0, 93249 0, 93250 0, 93251 0, 93252 0, 93253 0, 93254 0, 93255 0, 93256 0, 93257 0, 93258 0, 93259 0, 93260 0, 93261 0, 93262 0, 93263 0, 93264 0, 93265 0, 93266 0, 93267 0, 93268 0, 93269 0, 93270 0, 93271 0, 93272 0, 93273 0, 93274 0, 93275 0, 93276 0, 93277 0, 93278 0, 93279 0, 93280 0, 93281 0, 93282 0, 93283 0, 93284 0, 93285 0, 93286 0, 93287 0, 93288 0, 93289 0, 93290 0, 93291 0, 93292 0, 93293 0, 93294 0, 93295 0, 93296 0, 93297 0, 93298 0, 93299 0, 93300 0, 93301 0, 93302 0, 93303 0, 93304 0, 93305 0, 93306 0, 93307 0, 93308 0, 93309 0, 93310 0, 93311 0, 93312 0, 93313 0, 93314 0, 93315 0, 93316 0, 93317 0, 93318 0, 93319 0, 93320 0, 93321 0, 93322 0, 93323 0, 93324 0, 93325 0, 93326 0, 93327 0, 93328 0, 93329 0, 93330 0, 93331 0, 93332 0, 93333 0, 93334 0, 93335 0, 93336 0, 93337 0, 93338 0, 93339 0, 93340 0, 93341 0, 93342 0, 93343 0, 93344 0, 93345 0, 93346 0, 93347 0, 93348 0, 93349 0, 93350 0, 93351 0, 93352 0, 93353 0, 93354 0, 93355 0, 93356 0, 93357 0, 93358 0, 93359 0, 93360 0, 93361 0, 93362 0, 93363 0, 93364 0, 93365 0, 93366 0, 93367 0, 93368 0, 93369 0, 93370 0, 93371 0, 93372 0, 93373 0, 93374 0, 93375 0, 93376 0, 93377 0, 93378 0, 93379 0, 93380 0, 93381 0, 93382 0, 93383 0, 93384 0, 93385 0, 93386 0, 93387 0, 93388 0, 93389 0, 93390 0, 93391 0, 93392 0, 93393 0, 93394 0, 93395 0, 93396 0, 93397 0, 93398 0, 93399 0, 93400 0, 93401 0, 93402 0, 93403 0, 93404 0, 93405 0, 93406 0, 93407 0, 93408 0, 93409 0, 93410 0, 93411 0, 93412 0, 93413 0, 93414 0, 93415 0, 93416 0, 93417 0, 93418 0, 93419 0, 93420 0, 93421 0, 93422 0, 93423 0, 93424 0, 93425 0, 93426 0, 93427 0, 93428 0, 93429 0, 93430 0, 93431 0, 93432 0, 93433 0, 93434 0, 93435 0, 93436 0, 93437 0, 93438 0, 93439 0, 93440 0, 93441 0, 93442 0, 93443 0, 93444 0, 93445 0, 93446 0, 93447 0, 93448 0, 93449 0, 93450 0, 93451 0, 93452 0, 93453 0, 93454 0, 93455 Implicit_Field_ar0_get, 93456 Implicit_Field_ar4_get, 93457 Implicit_Field_ar8_get, 93458 Implicit_Field_ar12_get, 93459 Implicit_Field_bt16_get, 93460 Implicit_Field_bs16_get, 93461 Implicit_Field_br16_get, 93462 Implicit_Field_brall_get 93463}; 93464 93465static xtensa_set_field_fn 93466Slot_inst16a_set_field_fns[] = { 93467 Field_t_Slot_inst16a_set, 93468 0, 93469 0, 93470 0, 93471 0, 93472 Field_s_Slot_inst16a_set, 93473 0, 93474 0, 93475 0, 93476 0, 93477 0, 93478 Field_op0_Slot_inst16a_set, 93479 0, 93480 0, 93481 Field_r_Slot_inst16a_set, 93482 0, 93483 0, 93484 0, 93485 0, 93486 0, 93487 0, 93488 0, 93489 Field_sr_Slot_inst16a_set, 93490 Field_st_Slot_inst16a_set, 93491 0, 93492 Field_imm4_Slot_inst16a_set, 93493 0, 93494 Field_i_Slot_inst16a_set, 93495 Field_imm6lo_Slot_inst16a_set, 93496 Field_imm6hi_Slot_inst16a_set, 93497 Field_imm7lo_Slot_inst16a_set, 93498 Field_imm7hi_Slot_inst16a_set, 93499 Field_z_Slot_inst16a_set, 93500 Field_imm6_Slot_inst16a_set, 93501 Field_imm7_Slot_inst16a_set, 93502 Field_t2_Slot_inst16a_set, 93503 Field_s2_Slot_inst16a_set, 93504 Field_r2_Slot_inst16a_set, 93505 Field_t4_Slot_inst16a_set, 93506 Field_s4_Slot_inst16a_set, 93507 Field_r4_Slot_inst16a_set, 93508 Field_t8_Slot_inst16a_set, 93509 Field_s8_Slot_inst16a_set, 93510 Field_r8_Slot_inst16a_set, 93511 0, 93512 0, 93513 0, 93514 0, 93515 0, 93516 0, 93517 0, 93518 0, 93519 0, 93520 0, 93521 0, 93522 0, 93523 0, 93524 0, 93525 0, 93526 0, 93527 0, 93528 0, 93529 0, 93530 0, 93531 0, 93532 0, 93533 0, 93534 0, 93535 0, 93536 0, 93537 0, 93538 0, 93539 0, 93540 0, 93541 0, 93542 0, 93543 0, 93544 0, 93545 0, 93546 0, 93547 0, 93548 0, 93549 0, 93550 0, 93551 0, 93552 0, 93553 0, 93554 0, 93555 0, 93556 0, 93557 0, 93558 0, 93559 0, 93560 0, 93561 0, 93562 0, 93563 0, 93564 0, 93565 0, 93566 0, 93567 0, 93568 0, 93569 0, 93570 0, 93571 0, 93572 0, 93573 0, 93574 0, 93575 0, 93576 0, 93577 0, 93578 0, 93579 0, 93580 0, 93581 0, 93582 0, 93583 0, 93584 0, 93585 0, 93586 0, 93587 0, 93588 0, 93589 0, 93590 0, 93591 0, 93592 0, 93593 0, 93594 0, 93595 0, 93596 0, 93597 0, 93598 0, 93599 0, 93600 0, 93601 0, 93602 0, 93603 0, 93604 0, 93605 0, 93606 0, 93607 0, 93608 0, 93609 0, 93610 0, 93611 0, 93612 0, 93613 0, 93614 0, 93615 0, 93616 0, 93617 0, 93618 0, 93619 0, 93620 0, 93621 0, 93622 0, 93623 0, 93624 0, 93625 0, 93626 0, 93627 0, 93628 0, 93629 0, 93630 0, 93631 0, 93632 0, 93633 0, 93634 0, 93635 0, 93636 0, 93637 0, 93638 0, 93639 0, 93640 0, 93641 0, 93642 0, 93643 0, 93644 0, 93645 0, 93646 0, 93647 0, 93648 0, 93649 0, 93650 0, 93651 0, 93652 0, 93653 0, 93654 0, 93655 0, 93656 0, 93657 0, 93658 0, 93659 0, 93660 0, 93661 0, 93662 0, 93663 0, 93664 0, 93665 0, 93666 0, 93667 0, 93668 0, 93669 0, 93670 0, 93671 0, 93672 0, 93673 0, 93674 0, 93675 0, 93676 0, 93677 0, 93678 0, 93679 0, 93680 0, 93681 0, 93682 0, 93683 0, 93684 0, 93685 0, 93686 0, 93687 0, 93688 0, 93689 0, 93690 0, 93691 0, 93692 0, 93693 0, 93694 0, 93695 0, 93696 0, 93697 0, 93698 0, 93699 0, 93700 0, 93701 0, 93702 0, 93703 0, 93704 0, 93705 0, 93706 0, 93707 0, 93708 0, 93709 0, 93710 0, 93711 0, 93712 0, 93713 0, 93714 0, 93715 0, 93716 0, 93717 0, 93718 0, 93719 0, 93720 0, 93721 0, 93722 0, 93723 0, 93724 0, 93725 0, 93726 0, 93727 0, 93728 0, 93729 0, 93730 0, 93731 0, 93732 0, 93733 0, 93734 0, 93735 0, 93736 0, 93737 0, 93738 0, 93739 0, 93740 0, 93741 0, 93742 0, 93743 0, 93744 0, 93745 0, 93746 0, 93747 0, 93748 0, 93749 0, 93750 0, 93751 0, 93752 0, 93753 0, 93754 0, 93755 0, 93756 0, 93757 0, 93758 0, 93759 0, 93760 0, 93761 0, 93762 0, 93763 0, 93764 0, 93765 0, 93766 0, 93767 0, 93768 0, 93769 0, 93770 0, 93771 0, 93772 0, 93773 0, 93774 0, 93775 0, 93776 0, 93777 0, 93778 0, 93779 0, 93780 0, 93781 0, 93782 0, 93783 0, 93784 0, 93785 0, 93786 0, 93787 0, 93788 0, 93789 0, 93790 0, 93791 0, 93792 0, 93793 0, 93794 0, 93795 0, 93796 0, 93797 0, 93798 0, 93799 0, 93800 0, 93801 0, 93802 0, 93803 0, 93804 0, 93805 0, 93806 0, 93807 0, 93808 0, 93809 0, 93810 0, 93811 0, 93812 0, 93813 0, 93814 0, 93815 0, 93816 0, 93817 0, 93818 0, 93819 0, 93820 0, 93821 0, 93822 0, 93823 0, 93824 0, 93825 0, 93826 0, 93827 0, 93828 0, 93829 0, 93830 0, 93831 0, 93832 0, 93833 0, 93834 0, 93835 0, 93836 0, 93837 0, 93838 0, 93839 0, 93840 0, 93841 0, 93842 0, 93843 0, 93844 0, 93845 0, 93846 0, 93847 0, 93848 0, 93849 0, 93850 0, 93851 0, 93852 0, 93853 0, 93854 0, 93855 0, 93856 0, 93857 0, 93858 0, 93859 0, 93860 0, 93861 0, 93862 0, 93863 0, 93864 0, 93865 0, 93866 0, 93867 0, 93868 0, 93869 0, 93870 0, 93871 0, 93872 0, 93873 0, 93874 0, 93875 0, 93876 0, 93877 0, 93878 0, 93879 0, 93880 0, 93881 0, 93882 0, 93883 0, 93884 0, 93885 0, 93886 0, 93887 0, 93888 0, 93889 0, 93890 0, 93891 0, 93892 0, 93893 0, 93894 0, 93895 0, 93896 0, 93897 0, 93898 0, 93899 0, 93900 0, 93901 0, 93902 0, 93903 0, 93904 0, 93905 0, 93906 0, 93907 0, 93908 0, 93909 0, 93910 0, 93911 0, 93912 0, 93913 0, 93914 0, 93915 0, 93916 0, 93917 0, 93918 0, 93919 0, 93920 0, 93921 0, 93922 0, 93923 0, 93924 0, 93925 0, 93926 0, 93927 0, 93928 0, 93929 0, 93930 0, 93931 0, 93932 0, 93933 0, 93934 0, 93935 0, 93936 0, 93937 0, 93938 0, 93939 0, 93940 0, 93941 0, 93942 0, 93943 0, 93944 0, 93945 0, 93946 0, 93947 0, 93948 0, 93949 0, 93950 0, 93951 0, 93952 0, 93953 0, 93954 0, 93955 0, 93956 0, 93957 0, 93958 0, 93959 0, 93960 0, 93961 0, 93962 0, 93963 0, 93964 0, 93965 0, 93966 0, 93967 0, 93968 0, 93969 0, 93970 0, 93971 0, 93972 0, 93973 0, 93974 0, 93975 0, 93976 0, 93977 0, 93978 0, 93979 0, 93980 0, 93981 0, 93982 0, 93983 0, 93984 0, 93985 0, 93986 0, 93987 0, 93988 0, 93989 0, 93990 0, 93991 0, 93992 0, 93993 0, 93994 0, 93995 0, 93996 0, 93997 0, 93998 0, 93999 0, 94000 0, 94001 0, 94002 0, 94003 0, 94004 0, 94005 0, 94006 0, 94007 0, 94008 0, 94009 0, 94010 0, 94011 0, 94012 0, 94013 0, 94014 0, 94015 0, 94016 0, 94017 0, 94018 0, 94019 0, 94020 0, 94021 0, 94022 0, 94023 0, 94024 0, 94025 0, 94026 0, 94027 0, 94028 0, 94029 0, 94030 0, 94031 0, 94032 0, 94033 0, 94034 0, 94035 0, 94036 0, 94037 0, 94038 0, 94039 0, 94040 0, 94041 0, 94042 0, 94043 0, 94044 0, 94045 0, 94046 0, 94047 0, 94048 0, 94049 0, 94050 0, 94051 0, 94052 0, 94053 0, 94054 0, 94055 0, 94056 0, 94057 0, 94058 0, 94059 0, 94060 0, 94061 0, 94062 0, 94063 0, 94064 0, 94065 0, 94066 0, 94067 0, 94068 0, 94069 0, 94070 0, 94071 0, 94072 0, 94073 0, 94074 0, 94075 0, 94076 0, 94077 0, 94078 0, 94079 0, 94080 0, 94081 0, 94082 0, 94083 0, 94084 0, 94085 0, 94086 0, 94087 0, 94088 0, 94089 0, 94090 0, 94091 0, 94092 0, 94093 0, 94094 0, 94095 0, 94096 0, 94097 0, 94098 0, 94099 0, 94100 0, 94101 0, 94102 0, 94103 0, 94104 0, 94105 0, 94106 0, 94107 0, 94108 0, 94109 0, 94110 0, 94111 0, 94112 0, 94113 0, 94114 0, 94115 0, 94116 0, 94117 0, 94118 0, 94119 0, 94120 0, 94121 0, 94122 0, 94123 0, 94124 0, 94125 0, 94126 0, 94127 0, 94128 0, 94129 0, 94130 0, 94131 0, 94132 0, 94133 0, 94134 0, 94135 0, 94136 0, 94137 0, 94138 0, 94139 0, 94140 0, 94141 0, 94142 0, 94143 0, 94144 0, 94145 0, 94146 0, 94147 0, 94148 0, 94149 0, 94150 0, 94151 0, 94152 0, 94153 0, 94154 0, 94155 0, 94156 0, 94157 0, 94158 0, 94159 0, 94160 0, 94161 0, 94162 0, 94163 0, 94164 0, 94165 0, 94166 0, 94167 0, 94168 0, 94169 0, 94170 0, 94171 0, 94172 0, 94173 0, 94174 0, 94175 0, 94176 0, 94177 0, 94178 0, 94179 0, 94180 0, 94181 0, 94182 0, 94183 0, 94184 0, 94185 0, 94186 0, 94187 0, 94188 0, 94189 0, 94190 0, 94191 0, 94192 0, 94193 0, 94194 0, 94195 0, 94196 0, 94197 0, 94198 0, 94199 0, 94200 0, 94201 0, 94202 0, 94203 0, 94204 0, 94205 0, 94206 0, 94207 0, 94208 0, 94209 0, 94210 0, 94211 0, 94212 0, 94213 0, 94214 0, 94215 0, 94216 0, 94217 0, 94218 0, 94219 0, 94220 0, 94221 0, 94222 0, 94223 0, 94224 0, 94225 0, 94226 0, 94227 0, 94228 0, 94229 0, 94230 0, 94231 0, 94232 0, 94233 0, 94234 0, 94235 0, 94236 0, 94237 0, 94238 0, 94239 0, 94240 0, 94241 0, 94242 0, 94243 0, 94244 0, 94245 0, 94246 0, 94247 0, 94248 0, 94249 0, 94250 0, 94251 0, 94252 0, 94253 0, 94254 0, 94255 0, 94256 0, 94257 0, 94258 0, 94259 0, 94260 0, 94261 0, 94262 0, 94263 0, 94264 0, 94265 0, 94266 0, 94267 0, 94268 0, 94269 0, 94270 0, 94271 0, 94272 0, 94273 0, 94274 0, 94275 0, 94276 0, 94277 0, 94278 0, 94279 0, 94280 0, 94281 0, 94282 0, 94283 0, 94284 0, 94285 0, 94286 0, 94287 0, 94288 0, 94289 0, 94290 0, 94291 0, 94292 0, 94293 0, 94294 0, 94295 0, 94296 0, 94297 0, 94298 0, 94299 0, 94300 0, 94301 0, 94302 0, 94303 0, 94304 0, 94305 0, 94306 0, 94307 0, 94308 0, 94309 0, 94310 0, 94311 0, 94312 0, 94313 0, 94314 0, 94315 0, 94316 0, 94317 0, 94318 0, 94319 0, 94320 0, 94321 0, 94322 0, 94323 0, 94324 0, 94325 0, 94326 0, 94327 0, 94328 0, 94329 0, 94330 0, 94331 0, 94332 0, 94333 0, 94334 0, 94335 0, 94336 0, 94337 0, 94338 0, 94339 0, 94340 0, 94341 0, 94342 0, 94343 0, 94344 0, 94345 0, 94346 0, 94347 0, 94348 0, 94349 0, 94350 0, 94351 0, 94352 0, 94353 0, 94354 0, 94355 0, 94356 0, 94357 0, 94358 0, 94359 0, 94360 0, 94361 0, 94362 0, 94363 0, 94364 0, 94365 0, 94366 0, 94367 0, 94368 0, 94369 0, 94370 0, 94371 0, 94372 0, 94373 0, 94374 0, 94375 0, 94376 0, 94377 0, 94378 0, 94379 0, 94380 0, 94381 0, 94382 0, 94383 0, 94384 0, 94385 0, 94386 0, 94387 0, 94388 0, 94389 0, 94390 0, 94391 0, 94392 0, 94393 0, 94394 0, 94395 0, 94396 0, 94397 0, 94398 0, 94399 0, 94400 0, 94401 0, 94402 0, 94403 0, 94404 0, 94405 0, 94406 0, 94407 0, 94408 0, 94409 0, 94410 0, 94411 0, 94412 0, 94413 0, 94414 0, 94415 0, 94416 0, 94417 0, 94418 0, 94419 0, 94420 0, 94421 0, 94422 0, 94423 0, 94424 0, 94425 0, 94426 0, 94427 0, 94428 0, 94429 0, 94430 0, 94431 0, 94432 0, 94433 0, 94434 0, 94435 0, 94436 0, 94437 0, 94438 0, 94439 0, 94440 0, 94441 0, 94442 0, 94443 0, 94444 0, 94445 0, 94446 0, 94447 0, 94448 0, 94449 0, 94450 0, 94451 0, 94452 0, 94453 0, 94454 0, 94455 0, 94456 0, 94457 0, 94458 0, 94459 0, 94460 0, 94461 0, 94462 0, 94463 0, 94464 0, 94465 0, 94466 0, 94467 0, 94468 0, 94469 0, 94470 0, 94471 0, 94472 0, 94473 0, 94474 0, 94475 0, 94476 0, 94477 0, 94478 0, 94479 0, 94480 0, 94481 0, 94482 0, 94483 0, 94484 0, 94485 0, 94486 0, 94487 0, 94488 0, 94489 0, 94490 0, 94491 0, 94492 0, 94493 0, 94494 0, 94495 0, 94496 0, 94497 0, 94498 0, 94499 0, 94500 0, 94501 0, 94502 0, 94503 0, 94504 0, 94505 0, 94506 0, 94507 0, 94508 0, 94509 0, 94510 0, 94511 0, 94512 0, 94513 0, 94514 0, 94515 0, 94516 0, 94517 0, 94518 0, 94519 0, 94520 0, 94521 0, 94522 0, 94523 0, 94524 0, 94525 0, 94526 0, 94527 0, 94528 0, 94529 0, 94530 0, 94531 0, 94532 0, 94533 0, 94534 0, 94535 0, 94536 0, 94537 0, 94538 0, 94539 0, 94540 0, 94541 0, 94542 0, 94543 0, 94544 0, 94545 0, 94546 0, 94547 0, 94548 0, 94549 0, 94550 0, 94551 0, 94552 0, 94553 0, 94554 0, 94555 0, 94556 0, 94557 0, 94558 0, 94559 0, 94560 0, 94561 0, 94562 0, 94563 0, 94564 0, 94565 0, 94566 0, 94567 0, 94568 0, 94569 0, 94570 0, 94571 0, 94572 0, 94573 0, 94574 0, 94575 0, 94576 0, 94577 0, 94578 0, 94579 0, 94580 0, 94581 0, 94582 0, 94583 0, 94584 0, 94585 0, 94586 0, 94587 0, 94588 0, 94589 0, 94590 0, 94591 0, 94592 0, 94593 0, 94594 0, 94595 0, 94596 0, 94597 0, 94598 0, 94599 0, 94600 0, 94601 0, 94602 0, 94603 0, 94604 0, 94605 0, 94606 0, 94607 0, 94608 0, 94609 0, 94610 0, 94611 0, 94612 0, 94613 0, 94614 0, 94615 0, 94616 0, 94617 0, 94618 0, 94619 0, 94620 0, 94621 0, 94622 0, 94623 0, 94624 0, 94625 0, 94626 0, 94627 0, 94628 0, 94629 0, 94630 0, 94631 0, 94632 0, 94633 0, 94634 0, 94635 0, 94636 0, 94637 0, 94638 0, 94639 0, 94640 0, 94641 0, 94642 0, 94643 0, 94644 0, 94645 0, 94646 0, 94647 0, 94648 0, 94649 0, 94650 0, 94651 0, 94652 0, 94653 0, 94654 0, 94655 0, 94656 0, 94657 0, 94658 0, 94659 0, 94660 0, 94661 0, 94662 0, 94663 0, 94664 0, 94665 0, 94666 0, 94667 0, 94668 0, 94669 0, 94670 0, 94671 0, 94672 0, 94673 0, 94674 0, 94675 0, 94676 0, 94677 0, 94678 0, 94679 0, 94680 0, 94681 0, 94682 0, 94683 0, 94684 0, 94685 0, 94686 0, 94687 0, 94688 0, 94689 0, 94690 0, 94691 0, 94692 0, 94693 0, 94694 0, 94695 0, 94696 0, 94697 0, 94698 0, 94699 0, 94700 0, 94701 0, 94702 0, 94703 0, 94704 0, 94705 0, 94706 0, 94707 0, 94708 0, 94709 0, 94710 0, 94711 0, 94712 0, 94713 0, 94714 0, 94715 0, 94716 0, 94717 0, 94718 0, 94719 0, 94720 0, 94721 0, 94722 0, 94723 0, 94724 0, 94725 0, 94726 0, 94727 0, 94728 0, 94729 0, 94730 0, 94731 0, 94732 0, 94733 0, 94734 0, 94735 0, 94736 0, 94737 0, 94738 0, 94739 0, 94740 0, 94741 0, 94742 0, 94743 0, 94744 0, 94745 0, 94746 0, 94747 0, 94748 0, 94749 0, 94750 0, 94751 0, 94752 0, 94753 0, 94754 0, 94755 0, 94756 0, 94757 0, 94758 0, 94759 0, 94760 0, 94761 0, 94762 0, 94763 0, 94764 0, 94765 0, 94766 0, 94767 0, 94768 0, 94769 0, 94770 0, 94771 0, 94772 0, 94773 0, 94774 0, 94775 0, 94776 0, 94777 0, 94778 0, 94779 0, 94780 0, 94781 0, 94782 0, 94783 0, 94784 0, 94785 0, 94786 0, 94787 0, 94788 0, 94789 0, 94790 0, 94791 0, 94792 0, 94793 0, 94794 0, 94795 0, 94796 0, 94797 0, 94798 0, 94799 0, 94800 0, 94801 0, 94802 0, 94803 0, 94804 0, 94805 0, 94806 0, 94807 0, 94808 0, 94809 0, 94810 0, 94811 0, 94812 0, 94813 0, 94814 0, 94815 0, 94816 0, 94817 0, 94818 0, 94819 0, 94820 0, 94821 0, 94822 0, 94823 0, 94824 0, 94825 0, 94826 0, 94827 0, 94828 0, 94829 0, 94830 0, 94831 0, 94832 0, 94833 0, 94834 0, 94835 0, 94836 0, 94837 0, 94838 0, 94839 0, 94840 0, 94841 0, 94842 0, 94843 0, 94844 0, 94845 0, 94846 0, 94847 0, 94848 0, 94849 0, 94850 0, 94851 0, 94852 0, 94853 0, 94854 0, 94855 0, 94856 0, 94857 0, 94858 0, 94859 0, 94860 0, 94861 0, 94862 0, 94863 0, 94864 0, 94865 0, 94866 0, 94867 0, 94868 0, 94869 0, 94870 0, 94871 0, 94872 0, 94873 0, 94874 0, 94875 0, 94876 0, 94877 0, 94878 0, 94879 0, 94880 0, 94881 0, 94882 0, 94883 0, 94884 0, 94885 0, 94886 0, 94887 0, 94888 0, 94889 0, 94890 0, 94891 0, 94892 0, 94893 0, 94894 0, 94895 0, 94896 0, 94897 0, 94898 0, 94899 0, 94900 0, 94901 0, 94902 0, 94903 0, 94904 0, 94905 0, 94906 0, 94907 0, 94908 0, 94909 0, 94910 0, 94911 0, 94912 0, 94913 0, 94914 0, 94915 0, 94916 0, 94917 0, 94918 0, 94919 0, 94920 0, 94921 0, 94922 0, 94923 0, 94924 0, 94925 0, 94926 0, 94927 0, 94928 0, 94929 0, 94930 0, 94931 0, 94932 0, 94933 0, 94934 0, 94935 0, 94936 0, 94937 0, 94938 0, 94939 0, 94940 0, 94941 0, 94942 0, 94943 0, 94944 0, 94945 0, 94946 0, 94947 0, 94948 0, 94949 0, 94950 0, 94951 0, 94952 0, 94953 0, 94954 0, 94955 0, 94956 0, 94957 0, 94958 0, 94959 0, 94960 0, 94961 0, 94962 0, 94963 0, 94964 0, 94965 0, 94966 0, 94967 0, 94968 0, 94969 0, 94970 0, 94971 0, 94972 0, 94973 0, 94974 0, 94975 0, 94976 0, 94977 0, 94978 0, 94979 0, 94980 0, 94981 0, 94982 0, 94983 0, 94984 0, 94985 0, 94986 0, 94987 0, 94988 0, 94989 0, 94990 0, 94991 0, 94992 0, 94993 0, 94994 0, 94995 0, 94996 0, 94997 0, 94998 0, 94999 0, 95000 0, 95001 0, 95002 0, 95003 0, 95004 0, 95005 0, 95006 0, 95007 0, 95008 0, 95009 0, 95010 0, 95011 0, 95012 0, 95013 0, 95014 0, 95015 0, 95016 0, 95017 0, 95018 0, 95019 0, 95020 0, 95021 0, 95022 0, 95023 0, 95024 0, 95025 0, 95026 0, 95027 0, 95028 0, 95029 0, 95030 0, 95031 0, 95032 0, 95033 0, 95034 0, 95035 0, 95036 0, 95037 0, 95038 0, 95039 0, 95040 0, 95041 0, 95042 0, 95043 0, 95044 0, 95045 0, 95046 0, 95047 0, 95048 0, 95049 0, 95050 0, 95051 0, 95052 0, 95053 0, 95054 0, 95055 0, 95056 0, 95057 0, 95058 0, 95059 0, 95060 0, 95061 0, 95062 0, 95063 0, 95064 0, 95065 0, 95066 0, 95067 0, 95068 0, 95069 0, 95070 0, 95071 0, 95072 0, 95073 0, 95074 0, 95075 0, 95076 0, 95077 0, 95078 0, 95079 0, 95080 0, 95081 0, 95082 0, 95083 0, 95084 0, 95085 0, 95086 0, 95087 0, 95088 0, 95089 0, 95090 0, 95091 0, 95092 0, 95093 0, 95094 0, 95095 0, 95096 0, 95097 0, 95098 0, 95099 0, 95100 0, 95101 0, 95102 0, 95103 0, 95104 0, 95105 0, 95106 0, 95107 0, 95108 0, 95109 0, 95110 0, 95111 0, 95112 0, 95113 0, 95114 0, 95115 0, 95116 0, 95117 0, 95118 0, 95119 0, 95120 0, 95121 0, 95122 0, 95123 0, 95124 0, 95125 0, 95126 0, 95127 0, 95128 0, 95129 0, 95130 0, 95131 0, 95132 0, 95133 0, 95134 0, 95135 0, 95136 0, 95137 0, 95138 0, 95139 0, 95140 0, 95141 0, 95142 0, 95143 0, 95144 0, 95145 0, 95146 0, 95147 0, 95148 0, 95149 0, 95150 0, 95151 0, 95152 0, 95153 0, 95154 0, 95155 0, 95156 0, 95157 0, 95158 0, 95159 0, 95160 0, 95161 0, 95162 0, 95163 0, 95164 0, 95165 0, 95166 0, 95167 0, 95168 0, 95169 0, 95170 0, 95171 0, 95172 0, 95173 0, 95174 0, 95175 0, 95176 0, 95177 0, 95178 0, 95179 0, 95180 0, 95181 0, 95182 0, 95183 0, 95184 0, 95185 0, 95186 0, 95187 0, 95188 0, 95189 0, 95190 0, 95191 0, 95192 Implicit_Field_set, 95193 Implicit_Field_set, 95194 Implicit_Field_set, 95195 Implicit_Field_set, 95196 Implicit_Field_set, 95197 Implicit_Field_set, 95198 Implicit_Field_set, 95199 Implicit_Field_set 95200}; 95201 95202static xtensa_get_field_fn 95203Slot_inst16b_get_field_fns[] = { 95204 Field_t_Slot_inst16b_get, 95205 0, 95206 0, 95207 0, 95208 0, 95209 Field_s_Slot_inst16b_get, 95210 0, 95211 0, 95212 0, 95213 0, 95214 0, 95215 Field_op0_Slot_inst16b_get, 95216 0, 95217 0, 95218 Field_r_Slot_inst16b_get, 95219 0, 95220 0, 95221 0, 95222 0, 95223 0, 95224 0, 95225 0, 95226 Field_sr_Slot_inst16b_get, 95227 Field_st_Slot_inst16b_get, 95228 0, 95229 Field_imm4_Slot_inst16b_get, 95230 0, 95231 Field_i_Slot_inst16b_get, 95232 Field_imm6lo_Slot_inst16b_get, 95233 Field_imm6hi_Slot_inst16b_get, 95234 Field_imm7lo_Slot_inst16b_get, 95235 Field_imm7hi_Slot_inst16b_get, 95236 Field_z_Slot_inst16b_get, 95237 Field_imm6_Slot_inst16b_get, 95238 Field_imm7_Slot_inst16b_get, 95239 Field_t2_Slot_inst16b_get, 95240 Field_s2_Slot_inst16b_get, 95241 Field_r2_Slot_inst16b_get, 95242 Field_t4_Slot_inst16b_get, 95243 Field_s4_Slot_inst16b_get, 95244 Field_r4_Slot_inst16b_get, 95245 Field_t8_Slot_inst16b_get, 95246 Field_s8_Slot_inst16b_get, 95247 Field_r8_Slot_inst16b_get, 95248 0, 95249 0, 95250 0, 95251 0, 95252 0, 95253 0, 95254 0, 95255 0, 95256 0, 95257 0, 95258 0, 95259 0, 95260 0, 95261 0, 95262 0, 95263 0, 95264 0, 95265 0, 95266 0, 95267 0, 95268 0, 95269 0, 95270 0, 95271 0, 95272 0, 95273 0, 95274 0, 95275 0, 95276 0, 95277 0, 95278 0, 95279 0, 95280 0, 95281 0, 95282 0, 95283 0, 95284 0, 95285 0, 95286 0, 95287 0, 95288 0, 95289 0, 95290 0, 95291 0, 95292 0, 95293 0, 95294 0, 95295 0, 95296 0, 95297 0, 95298 0, 95299 0, 95300 0, 95301 0, 95302 0, 95303 0, 95304 0, 95305 0, 95306 0, 95307 0, 95308 0, 95309 0, 95310 0, 95311 0, 95312 0, 95313 0, 95314 0, 95315 0, 95316 0, 95317 0, 95318 0, 95319 0, 95320 0, 95321 0, 95322 0, 95323 0, 95324 0, 95325 0, 95326 0, 95327 0, 95328 0, 95329 0, 95330 0, 95331 0, 95332 0, 95333 0, 95334 0, 95335 0, 95336 0, 95337 0, 95338 0, 95339 0, 95340 0, 95341 0, 95342 0, 95343 0, 95344 0, 95345 0, 95346 0, 95347 0, 95348 0, 95349 0, 95350 0, 95351 0, 95352 0, 95353 0, 95354 0, 95355 0, 95356 0, 95357 0, 95358 0, 95359 0, 95360 0, 95361 0, 95362 0, 95363 0, 95364 0, 95365 0, 95366 0, 95367 0, 95368 0, 95369 0, 95370 0, 95371 0, 95372 0, 95373 0, 95374 0, 95375 0, 95376 0, 95377 0, 95378 0, 95379 0, 95380 0, 95381 0, 95382 0, 95383 0, 95384 0, 95385 0, 95386 0, 95387 0, 95388 0, 95389 0, 95390 0, 95391 0, 95392 0, 95393 0, 95394 0, 95395 0, 95396 0, 95397 0, 95398 0, 95399 0, 95400 0, 95401 0, 95402 0, 95403 0, 95404 0, 95405 0, 95406 0, 95407 0, 95408 0, 95409 0, 95410 0, 95411 0, 95412 0, 95413 0, 95414 0, 95415 0, 95416 0, 95417 0, 95418 0, 95419 0, 95420 0, 95421 0, 95422 0, 95423 0, 95424 0, 95425 0, 95426 0, 95427 0, 95428 0, 95429 0, 95430 0, 95431 0, 95432 0, 95433 0, 95434 0, 95435 0, 95436 0, 95437 0, 95438 0, 95439 0, 95440 0, 95441 0, 95442 0, 95443 0, 95444 0, 95445 0, 95446 0, 95447 0, 95448 0, 95449 0, 95450 0, 95451 0, 95452 0, 95453 0, 95454 0, 95455 0, 95456 0, 95457 0, 95458 0, 95459 0, 95460 0, 95461 0, 95462 0, 95463 0, 95464 0, 95465 0, 95466 0, 95467 0, 95468 0, 95469 0, 95470 0, 95471 0, 95472 0, 95473 0, 95474 0, 95475 0, 95476 0, 95477 0, 95478 0, 95479 0, 95480 0, 95481 0, 95482 0, 95483 0, 95484 0, 95485 0, 95486 0, 95487 0, 95488 0, 95489 0, 95490 0, 95491 0, 95492 0, 95493 0, 95494 0, 95495 0, 95496 0, 95497 0, 95498 0, 95499 0, 95500 0, 95501 0, 95502 0, 95503 0, 95504 0, 95505 0, 95506 0, 95507 0, 95508 0, 95509 0, 95510 0, 95511 0, 95512 0, 95513 0, 95514 0, 95515 0, 95516 0, 95517 0, 95518 0, 95519 0, 95520 0, 95521 0, 95522 0, 95523 0, 95524 0, 95525 0, 95526 0, 95527 0, 95528 0, 95529 0, 95530 0, 95531 0, 95532 0, 95533 0, 95534 0, 95535 0, 95536 0, 95537 0, 95538 0, 95539 0, 95540 0, 95541 0, 95542 0, 95543 0, 95544 0, 95545 0, 95546 0, 95547 0, 95548 0, 95549 0, 95550 0, 95551 0, 95552 0, 95553 0, 95554 0, 95555 0, 95556 0, 95557 0, 95558 0, 95559 0, 95560 0, 95561 0, 95562 0, 95563 0, 95564 0, 95565 0, 95566 0, 95567 0, 95568 0, 95569 0, 95570 0, 95571 0, 95572 0, 95573 0, 95574 0, 95575 0, 95576 0, 95577 0, 95578 0, 95579 0, 95580 0, 95581 0, 95582 0, 95583 0, 95584 0, 95585 0, 95586 0, 95587 0, 95588 0, 95589 0, 95590 0, 95591 0, 95592 0, 95593 0, 95594 0, 95595 0, 95596 0, 95597 0, 95598 0, 95599 0, 95600 0, 95601 0, 95602 0, 95603 0, 95604 0, 95605 0, 95606 0, 95607 0, 95608 0, 95609 0, 95610 0, 95611 0, 95612 0, 95613 0, 95614 0, 95615 0, 95616 0, 95617 0, 95618 0, 95619 0, 95620 0, 95621 0, 95622 0, 95623 0, 95624 0, 95625 0, 95626 0, 95627 0, 95628 0, 95629 0, 95630 0, 95631 0, 95632 0, 95633 0, 95634 0, 95635 0, 95636 0, 95637 0, 95638 0, 95639 0, 95640 0, 95641 0, 95642 0, 95643 0, 95644 0, 95645 0, 95646 0, 95647 0, 95648 0, 95649 0, 95650 0, 95651 0, 95652 0, 95653 0, 95654 0, 95655 0, 95656 0, 95657 0, 95658 0, 95659 0, 95660 0, 95661 0, 95662 0, 95663 0, 95664 0, 95665 0, 95666 0, 95667 0, 95668 0, 95669 0, 95670 0, 95671 0, 95672 0, 95673 0, 95674 0, 95675 0, 95676 0, 95677 0, 95678 0, 95679 0, 95680 0, 95681 0, 95682 0, 95683 0, 95684 0, 95685 0, 95686 0, 95687 0, 95688 0, 95689 0, 95690 0, 95691 0, 95692 0, 95693 0, 95694 0, 95695 0, 95696 0, 95697 0, 95698 0, 95699 0, 95700 0, 95701 0, 95702 0, 95703 0, 95704 0, 95705 0, 95706 0, 95707 0, 95708 0, 95709 0, 95710 0, 95711 0, 95712 0, 95713 0, 95714 0, 95715 0, 95716 0, 95717 0, 95718 0, 95719 0, 95720 0, 95721 0, 95722 0, 95723 0, 95724 0, 95725 0, 95726 0, 95727 0, 95728 0, 95729 0, 95730 0, 95731 0, 95732 0, 95733 0, 95734 0, 95735 0, 95736 0, 95737 0, 95738 0, 95739 0, 95740 0, 95741 0, 95742 0, 95743 0, 95744 0, 95745 0, 95746 0, 95747 0, 95748 0, 95749 0, 95750 0, 95751 0, 95752 0, 95753 0, 95754 0, 95755 0, 95756 0, 95757 0, 95758 0, 95759 0, 95760 0, 95761 0, 95762 0, 95763 0, 95764 0, 95765 0, 95766 0, 95767 0, 95768 0, 95769 0, 95770 0, 95771 0, 95772 0, 95773 0, 95774 0, 95775 0, 95776 0, 95777 0, 95778 0, 95779 0, 95780 0, 95781 0, 95782 0, 95783 0, 95784 0, 95785 0, 95786 0, 95787 0, 95788 0, 95789 0, 95790 0, 95791 0, 95792 0, 95793 0, 95794 0, 95795 0, 95796 0, 95797 0, 95798 0, 95799 0, 95800 0, 95801 0, 95802 0, 95803 0, 95804 0, 95805 0, 95806 0, 95807 0, 95808 0, 95809 0, 95810 0, 95811 0, 95812 0, 95813 0, 95814 0, 95815 0, 95816 0, 95817 0, 95818 0, 95819 0, 95820 0, 95821 0, 95822 0, 95823 0, 95824 0, 95825 0, 95826 0, 95827 0, 95828 0, 95829 0, 95830 0, 95831 0, 95832 0, 95833 0, 95834 0, 95835 0, 95836 0, 95837 0, 95838 0, 95839 0, 95840 0, 95841 0, 95842 0, 95843 0, 95844 0, 95845 0, 95846 0, 95847 0, 95848 0, 95849 0, 95850 0, 95851 0, 95852 0, 95853 0, 95854 0, 95855 0, 95856 0, 95857 0, 95858 0, 95859 0, 95860 0, 95861 0, 95862 0, 95863 0, 95864 0, 95865 0, 95866 0, 95867 0, 95868 0, 95869 0, 95870 0, 95871 0, 95872 0, 95873 0, 95874 0, 95875 0, 95876 0, 95877 0, 95878 0, 95879 0, 95880 0, 95881 0, 95882 0, 95883 0, 95884 0, 95885 0, 95886 0, 95887 0, 95888 0, 95889 0, 95890 0, 95891 0, 95892 0, 95893 0, 95894 0, 95895 0, 95896 0, 95897 0, 95898 0, 95899 0, 95900 0, 95901 0, 95902 0, 95903 0, 95904 0, 95905 0, 95906 0, 95907 0, 95908 0, 95909 0, 95910 0, 95911 0, 95912 0, 95913 0, 95914 0, 95915 0, 95916 0, 95917 0, 95918 0, 95919 0, 95920 0, 95921 0, 95922 0, 95923 0, 95924 0, 95925 0, 95926 0, 95927 0, 95928 0, 95929 0, 95930 0, 95931 0, 95932 0, 95933 0, 95934 0, 95935 0, 95936 0, 95937 0, 95938 0, 95939 0, 95940 0, 95941 0, 95942 0, 95943 0, 95944 0, 95945 0, 95946 0, 95947 0, 95948 0, 95949 0, 95950 0, 95951 0, 95952 0, 95953 0, 95954 0, 95955 0, 95956 0, 95957 0, 95958 0, 95959 0, 95960 0, 95961 0, 95962 0, 95963 0, 95964 0, 95965 0, 95966 0, 95967 0, 95968 0, 95969 0, 95970 0, 95971 0, 95972 0, 95973 0, 95974 0, 95975 0, 95976 0, 95977 0, 95978 0, 95979 0, 95980 0, 95981 0, 95982 0, 95983 0, 95984 0, 95985 0, 95986 0, 95987 0, 95988 0, 95989 0, 95990 0, 95991 0, 95992 0, 95993 0, 95994 0, 95995 0, 95996 0, 95997 0, 95998 0, 95999 0, 96000 0, 96001 0, 96002 0, 96003 0, 96004 0, 96005 0, 96006 0, 96007 0, 96008 0, 96009 0, 96010 0, 96011 0, 96012 0, 96013 0, 96014 0, 96015 0, 96016 0, 96017 0, 96018 0, 96019 0, 96020 0, 96021 0, 96022 0, 96023 0, 96024 0, 96025 0, 96026 0, 96027 0, 96028 0, 96029 0, 96030 0, 96031 0, 96032 0, 96033 0, 96034 0, 96035 0, 96036 0, 96037 0, 96038 0, 96039 0, 96040 0, 96041 0, 96042 0, 96043 0, 96044 0, 96045 0, 96046 0, 96047 0, 96048 0, 96049 0, 96050 0, 96051 0, 96052 0, 96053 0, 96054 0, 96055 0, 96056 0, 96057 0, 96058 0, 96059 0, 96060 0, 96061 0, 96062 0, 96063 0, 96064 0, 96065 0, 96066 0, 96067 0, 96068 0, 96069 0, 96070 0, 96071 0, 96072 0, 96073 0, 96074 0, 96075 0, 96076 0, 96077 0, 96078 0, 96079 0, 96080 0, 96081 0, 96082 0, 96083 0, 96084 0, 96085 0, 96086 0, 96087 0, 96088 0, 96089 0, 96090 0, 96091 0, 96092 0, 96093 0, 96094 0, 96095 0, 96096 0, 96097 0, 96098 0, 96099 0, 96100 0, 96101 0, 96102 0, 96103 0, 96104 0, 96105 0, 96106 0, 96107 0, 96108 0, 96109 0, 96110 0, 96111 0, 96112 0, 96113 0, 96114 0, 96115 0, 96116 0, 96117 0, 96118 0, 96119 0, 96120 0, 96121 0, 96122 0, 96123 0, 96124 0, 96125 0, 96126 0, 96127 0, 96128 0, 96129 0, 96130 0, 96131 0, 96132 0, 96133 0, 96134 0, 96135 0, 96136 0, 96137 0, 96138 0, 96139 0, 96140 0, 96141 0, 96142 0, 96143 0, 96144 0, 96145 0, 96146 0, 96147 0, 96148 0, 96149 0, 96150 0, 96151 0, 96152 0, 96153 0, 96154 0, 96155 0, 96156 0, 96157 0, 96158 0, 96159 0, 96160 0, 96161 0, 96162 0, 96163 0, 96164 0, 96165 0, 96166 0, 96167 0, 96168 0, 96169 0, 96170 0, 96171 0, 96172 0, 96173 0, 96174 0, 96175 0, 96176 0, 96177 0, 96178 0, 96179 0, 96180 0, 96181 0, 96182 0, 96183 0, 96184 0, 96185 0, 96186 0, 96187 0, 96188 0, 96189 0, 96190 0, 96191 0, 96192 0, 96193 0, 96194 0, 96195 0, 96196 0, 96197 0, 96198 0, 96199 0, 96200 0, 96201 0, 96202 0, 96203 0, 96204 0, 96205 0, 96206 0, 96207 0, 96208 0, 96209 0, 96210 0, 96211 0, 96212 0, 96213 0, 96214 0, 96215 0, 96216 0, 96217 0, 96218 0, 96219 0, 96220 0, 96221 0, 96222 0, 96223 0, 96224 0, 96225 0, 96226 0, 96227 0, 96228 0, 96229 0, 96230 0, 96231 0, 96232 0, 96233 0, 96234 0, 96235 0, 96236 0, 96237 0, 96238 0, 96239 0, 96240 0, 96241 0, 96242 0, 96243 0, 96244 0, 96245 0, 96246 0, 96247 0, 96248 0, 96249 0, 96250 0, 96251 0, 96252 0, 96253 0, 96254 0, 96255 0, 96256 0, 96257 0, 96258 0, 96259 0, 96260 0, 96261 0, 96262 0, 96263 0, 96264 0, 96265 0, 96266 0, 96267 0, 96268 0, 96269 0, 96270 0, 96271 0, 96272 0, 96273 0, 96274 0, 96275 0, 96276 0, 96277 0, 96278 0, 96279 0, 96280 0, 96281 0, 96282 0, 96283 0, 96284 0, 96285 0, 96286 0, 96287 0, 96288 0, 96289 0, 96290 0, 96291 0, 96292 0, 96293 0, 96294 0, 96295 0, 96296 0, 96297 0, 96298 0, 96299 0, 96300 0, 96301 0, 96302 0, 96303 0, 96304 0, 96305 0, 96306 0, 96307 0, 96308 0, 96309 0, 96310 0, 96311 0, 96312 0, 96313 0, 96314 0, 96315 0, 96316 0, 96317 0, 96318 0, 96319 0, 96320 0, 96321 0, 96322 0, 96323 0, 96324 0, 96325 0, 96326 0, 96327 0, 96328 0, 96329 0, 96330 0, 96331 0, 96332 0, 96333 0, 96334 0, 96335 0, 96336 0, 96337 0, 96338 0, 96339 0, 96340 0, 96341 0, 96342 0, 96343 0, 96344 0, 96345 0, 96346 0, 96347 0, 96348 0, 96349 0, 96350 0, 96351 0, 96352 0, 96353 0, 96354 0, 96355 0, 96356 0, 96357 0, 96358 0, 96359 0, 96360 0, 96361 0, 96362 0, 96363 0, 96364 0, 96365 0, 96366 0, 96367 0, 96368 0, 96369 0, 96370 0, 96371 0, 96372 0, 96373 0, 96374 0, 96375 0, 96376 0, 96377 0, 96378 0, 96379 0, 96380 0, 96381 0, 96382 0, 96383 0, 96384 0, 96385 0, 96386 0, 96387 0, 96388 0, 96389 0, 96390 0, 96391 0, 96392 0, 96393 0, 96394 0, 96395 0, 96396 0, 96397 0, 96398 0, 96399 0, 96400 0, 96401 0, 96402 0, 96403 0, 96404 0, 96405 0, 96406 0, 96407 0, 96408 0, 96409 0, 96410 0, 96411 0, 96412 0, 96413 0, 96414 0, 96415 0, 96416 0, 96417 0, 96418 0, 96419 0, 96420 0, 96421 0, 96422 0, 96423 0, 96424 0, 96425 0, 96426 0, 96427 0, 96428 0, 96429 0, 96430 0, 96431 0, 96432 0, 96433 0, 96434 0, 96435 0, 96436 0, 96437 0, 96438 0, 96439 0, 96440 0, 96441 0, 96442 0, 96443 0, 96444 0, 96445 0, 96446 0, 96447 0, 96448 0, 96449 0, 96450 0, 96451 0, 96452 0, 96453 0, 96454 0, 96455 0, 96456 0, 96457 0, 96458 0, 96459 0, 96460 0, 96461 0, 96462 0, 96463 0, 96464 0, 96465 0, 96466 0, 96467 0, 96468 0, 96469 0, 96470 0, 96471 0, 96472 0, 96473 0, 96474 0, 96475 0, 96476 0, 96477 0, 96478 0, 96479 0, 96480 0, 96481 0, 96482 0, 96483 0, 96484 0, 96485 0, 96486 0, 96487 0, 96488 0, 96489 0, 96490 0, 96491 0, 96492 0, 96493 0, 96494 0, 96495 0, 96496 0, 96497 0, 96498 0, 96499 0, 96500 0, 96501 0, 96502 0, 96503 0, 96504 0, 96505 0, 96506 0, 96507 0, 96508 0, 96509 0, 96510 0, 96511 0, 96512 0, 96513 0, 96514 0, 96515 0, 96516 0, 96517 0, 96518 0, 96519 0, 96520 0, 96521 0, 96522 0, 96523 0, 96524 0, 96525 0, 96526 0, 96527 0, 96528 0, 96529 0, 96530 0, 96531 0, 96532 0, 96533 0, 96534 0, 96535 0, 96536 0, 96537 0, 96538 0, 96539 0, 96540 0, 96541 0, 96542 0, 96543 0, 96544 0, 96545 0, 96546 0, 96547 0, 96548 0, 96549 0, 96550 0, 96551 0, 96552 0, 96553 0, 96554 0, 96555 0, 96556 0, 96557 0, 96558 0, 96559 0, 96560 0, 96561 0, 96562 0, 96563 0, 96564 0, 96565 0, 96566 0, 96567 0, 96568 0, 96569 0, 96570 0, 96571 0, 96572 0, 96573 0, 96574 0, 96575 0, 96576 0, 96577 0, 96578 0, 96579 0, 96580 0, 96581 0, 96582 0, 96583 0, 96584 0, 96585 0, 96586 0, 96587 0, 96588 0, 96589 0, 96590 0, 96591 0, 96592 0, 96593 0, 96594 0, 96595 0, 96596 0, 96597 0, 96598 0, 96599 0, 96600 0, 96601 0, 96602 0, 96603 0, 96604 0, 96605 0, 96606 0, 96607 0, 96608 0, 96609 0, 96610 0, 96611 0, 96612 0, 96613 0, 96614 0, 96615 0, 96616 0, 96617 0, 96618 0, 96619 0, 96620 0, 96621 0, 96622 0, 96623 0, 96624 0, 96625 0, 96626 0, 96627 0, 96628 0, 96629 0, 96630 0, 96631 0, 96632 0, 96633 0, 96634 0, 96635 0, 96636 0, 96637 0, 96638 0, 96639 0, 96640 0, 96641 0, 96642 0, 96643 0, 96644 0, 96645 0, 96646 0, 96647 0, 96648 0, 96649 0, 96650 0, 96651 0, 96652 0, 96653 0, 96654 0, 96655 0, 96656 0, 96657 0, 96658 0, 96659 0, 96660 0, 96661 0, 96662 0, 96663 0, 96664 0, 96665 0, 96666 0, 96667 0, 96668 0, 96669 0, 96670 0, 96671 0, 96672 0, 96673 0, 96674 0, 96675 0, 96676 0, 96677 0, 96678 0, 96679 0, 96680 0, 96681 0, 96682 0, 96683 0, 96684 0, 96685 0, 96686 0, 96687 0, 96688 0, 96689 0, 96690 0, 96691 0, 96692 0, 96693 0, 96694 0, 96695 0, 96696 0, 96697 0, 96698 0, 96699 0, 96700 0, 96701 0, 96702 0, 96703 0, 96704 0, 96705 0, 96706 0, 96707 0, 96708 0, 96709 0, 96710 0, 96711 0, 96712 0, 96713 0, 96714 0, 96715 0, 96716 0, 96717 0, 96718 0, 96719 0, 96720 0, 96721 0, 96722 0, 96723 0, 96724 0, 96725 0, 96726 0, 96727 0, 96728 0, 96729 0, 96730 0, 96731 0, 96732 0, 96733 0, 96734 0, 96735 0, 96736 0, 96737 0, 96738 0, 96739 0, 96740 0, 96741 0, 96742 0, 96743 0, 96744 0, 96745 0, 96746 0, 96747 0, 96748 0, 96749 0, 96750 0, 96751 0, 96752 0, 96753 0, 96754 0, 96755 0, 96756 0, 96757 0, 96758 0, 96759 0, 96760 0, 96761 0, 96762 0, 96763 0, 96764 0, 96765 0, 96766 0, 96767 0, 96768 0, 96769 0, 96770 0, 96771 0, 96772 0, 96773 0, 96774 0, 96775 0, 96776 0, 96777 0, 96778 0, 96779 0, 96780 0, 96781 0, 96782 0, 96783 0, 96784 0, 96785 0, 96786 0, 96787 0, 96788 0, 96789 0, 96790 0, 96791 0, 96792 0, 96793 0, 96794 0, 96795 0, 96796 0, 96797 0, 96798 0, 96799 0, 96800 0, 96801 0, 96802 0, 96803 0, 96804 0, 96805 0, 96806 0, 96807 0, 96808 0, 96809 0, 96810 0, 96811 0, 96812 0, 96813 0, 96814 0, 96815 0, 96816 0, 96817 0, 96818 0, 96819 0, 96820 0, 96821 0, 96822 0, 96823 0, 96824 0, 96825 0, 96826 0, 96827 0, 96828 0, 96829 0, 96830 0, 96831 0, 96832 0, 96833 0, 96834 0, 96835 0, 96836 0, 96837 0, 96838 0, 96839 0, 96840 0, 96841 0, 96842 0, 96843 0, 96844 0, 96845 0, 96846 0, 96847 0, 96848 0, 96849 0, 96850 0, 96851 0, 96852 0, 96853 0, 96854 0, 96855 0, 96856 0, 96857 0, 96858 0, 96859 0, 96860 0, 96861 0, 96862 0, 96863 0, 96864 0, 96865 0, 96866 0, 96867 0, 96868 0, 96869 0, 96870 0, 96871 0, 96872 0, 96873 0, 96874 0, 96875 0, 96876 0, 96877 0, 96878 0, 96879 0, 96880 0, 96881 0, 96882 0, 96883 0, 96884 0, 96885 0, 96886 0, 96887 0, 96888 0, 96889 0, 96890 0, 96891 0, 96892 0, 96893 0, 96894 0, 96895 0, 96896 0, 96897 0, 96898 0, 96899 0, 96900 0, 96901 0, 96902 0, 96903 0, 96904 0, 96905 0, 96906 0, 96907 0, 96908 0, 96909 0, 96910 0, 96911 0, 96912 0, 96913 0, 96914 0, 96915 0, 96916 0, 96917 0, 96918 0, 96919 0, 96920 0, 96921 0, 96922 0, 96923 0, 96924 0, 96925 0, 96926 0, 96927 0, 96928 0, 96929 Implicit_Field_ar0_get, 96930 Implicit_Field_ar4_get, 96931 Implicit_Field_ar8_get, 96932 Implicit_Field_ar12_get, 96933 Implicit_Field_bt16_get, 96934 Implicit_Field_bs16_get, 96935 Implicit_Field_br16_get, 96936 Implicit_Field_brall_get 96937}; 96938 96939static xtensa_set_field_fn 96940Slot_inst16b_set_field_fns[] = { 96941 Field_t_Slot_inst16b_set, 96942 0, 96943 0, 96944 0, 96945 0, 96946 Field_s_Slot_inst16b_set, 96947 0, 96948 0, 96949 0, 96950 0, 96951 0, 96952 Field_op0_Slot_inst16b_set, 96953 0, 96954 0, 96955 Field_r_Slot_inst16b_set, 96956 0, 96957 0, 96958 0, 96959 0, 96960 0, 96961 0, 96962 0, 96963 Field_sr_Slot_inst16b_set, 96964 Field_st_Slot_inst16b_set, 96965 0, 96966 Field_imm4_Slot_inst16b_set, 96967 0, 96968 Field_i_Slot_inst16b_set, 96969 Field_imm6lo_Slot_inst16b_set, 96970 Field_imm6hi_Slot_inst16b_set, 96971 Field_imm7lo_Slot_inst16b_set, 96972 Field_imm7hi_Slot_inst16b_set, 96973 Field_z_Slot_inst16b_set, 96974 Field_imm6_Slot_inst16b_set, 96975 Field_imm7_Slot_inst16b_set, 96976 Field_t2_Slot_inst16b_set, 96977 Field_s2_Slot_inst16b_set, 96978 Field_r2_Slot_inst16b_set, 96979 Field_t4_Slot_inst16b_set, 96980 Field_s4_Slot_inst16b_set, 96981 Field_r4_Slot_inst16b_set, 96982 Field_t8_Slot_inst16b_set, 96983 Field_s8_Slot_inst16b_set, 96984 Field_r8_Slot_inst16b_set, 96985 0, 96986 0, 96987 0, 96988 0, 96989 0, 96990 0, 96991 0, 96992 0, 96993 0, 96994 0, 96995 0, 96996 0, 96997 0, 96998 0, 96999 0, 97000 0, 97001 0, 97002 0, 97003 0, 97004 0, 97005 0, 97006 0, 97007 0, 97008 0, 97009 0, 97010 0, 97011 0, 97012 0, 97013 0, 97014 0, 97015 0, 97016 0, 97017 0, 97018 0, 97019 0, 97020 0, 97021 0, 97022 0, 97023 0, 97024 0, 97025 0, 97026 0, 97027 0, 97028 0, 97029 0, 97030 0, 97031 0, 97032 0, 97033 0, 97034 0, 97035 0, 97036 0, 97037 0, 97038 0, 97039 0, 97040 0, 97041 0, 97042 0, 97043 0, 97044 0, 97045 0, 97046 0, 97047 0, 97048 0, 97049 0, 97050 0, 97051 0, 97052 0, 97053 0, 97054 0, 97055 0, 97056 0, 97057 0, 97058 0, 97059 0, 97060 0, 97061 0, 97062 0, 97063 0, 97064 0, 97065 0, 97066 0, 97067 0, 97068 0, 97069 0, 97070 0, 97071 0, 97072 0, 97073 0, 97074 0, 97075 0, 97076 0, 97077 0, 97078 0, 97079 0, 97080 0, 97081 0, 97082 0, 97083 0, 97084 0, 97085 0, 97086 0, 97087 0, 97088 0, 97089 0, 97090 0, 97091 0, 97092 0, 97093 0, 97094 0, 97095 0, 97096 0, 97097 0, 97098 0, 97099 0, 97100 0, 97101 0, 97102 0, 97103 0, 97104 0, 97105 0, 97106 0, 97107 0, 97108 0, 97109 0, 97110 0, 97111 0, 97112 0, 97113 0, 97114 0, 97115 0, 97116 0, 97117 0, 97118 0, 97119 0, 97120 0, 97121 0, 97122 0, 97123 0, 97124 0, 97125 0, 97126 0, 97127 0, 97128 0, 97129 0, 97130 0, 97131 0, 97132 0, 97133 0, 97134 0, 97135 0, 97136 0, 97137 0, 97138 0, 97139 0, 97140 0, 97141 0, 97142 0, 97143 0, 97144 0, 97145 0, 97146 0, 97147 0, 97148 0, 97149 0, 97150 0, 97151 0, 97152 0, 97153 0, 97154 0, 97155 0, 97156 0, 97157 0, 97158 0, 97159 0, 97160 0, 97161 0, 97162 0, 97163 0, 97164 0, 97165 0, 97166 0, 97167 0, 97168 0, 97169 0, 97170 0, 97171 0, 97172 0, 97173 0, 97174 0, 97175 0, 97176 0, 97177 0, 97178 0, 97179 0, 97180 0, 97181 0, 97182 0, 97183 0, 97184 0, 97185 0, 97186 0, 97187 0, 97188 0, 97189 0, 97190 0, 97191 0, 97192 0, 97193 0, 97194 0, 97195 0, 97196 0, 97197 0, 97198 0, 97199 0, 97200 0, 97201 0, 97202 0, 97203 0, 97204 0, 97205 0, 97206 0, 97207 0, 97208 0, 97209 0, 97210 0, 97211 0, 97212 0, 97213 0, 97214 0, 97215 0, 97216 0, 97217 0, 97218 0, 97219 0, 97220 0, 97221 0, 97222 0, 97223 0, 97224 0, 97225 0, 97226 0, 97227 0, 97228 0, 97229 0, 97230 0, 97231 0, 97232 0, 97233 0, 97234 0, 97235 0, 97236 0, 97237 0, 97238 0, 97239 0, 97240 0, 97241 0, 97242 0, 97243 0, 97244 0, 97245 0, 97246 0, 97247 0, 97248 0, 97249 0, 97250 0, 97251 0, 97252 0, 97253 0, 97254 0, 97255 0, 97256 0, 97257 0, 97258 0, 97259 0, 97260 0, 97261 0, 97262 0, 97263 0, 97264 0, 97265 0, 97266 0, 97267 0, 97268 0, 97269 0, 97270 0, 97271 0, 97272 0, 97273 0, 97274 0, 97275 0, 97276 0, 97277 0, 97278 0, 97279 0, 97280 0, 97281 0, 97282 0, 97283 0, 97284 0, 97285 0, 97286 0, 97287 0, 97288 0, 97289 0, 97290 0, 97291 0, 97292 0, 97293 0, 97294 0, 97295 0, 97296 0, 97297 0, 97298 0, 97299 0, 97300 0, 97301 0, 97302 0, 97303 0, 97304 0, 97305 0, 97306 0, 97307 0, 97308 0, 97309 0, 97310 0, 97311 0, 97312 0, 97313 0, 97314 0, 97315 0, 97316 0, 97317 0, 97318 0, 97319 0, 97320 0, 97321 0, 97322 0, 97323 0, 97324 0, 97325 0, 97326 0, 97327 0, 97328 0, 97329 0, 97330 0, 97331 0, 97332 0, 97333 0, 97334 0, 97335 0, 97336 0, 97337 0, 97338 0, 97339 0, 97340 0, 97341 0, 97342 0, 97343 0, 97344 0, 97345 0, 97346 0, 97347 0, 97348 0, 97349 0, 97350 0, 97351 0, 97352 0, 97353 0, 97354 0, 97355 0, 97356 0, 97357 0, 97358 0, 97359 0, 97360 0, 97361 0, 97362 0, 97363 0, 97364 0, 97365 0, 97366 0, 97367 0, 97368 0, 97369 0, 97370 0, 97371 0, 97372 0, 97373 0, 97374 0, 97375 0, 97376 0, 97377 0, 97378 0, 97379 0, 97380 0, 97381 0, 97382 0, 97383 0, 97384 0, 97385 0, 97386 0, 97387 0, 97388 0, 97389 0, 97390 0, 97391 0, 97392 0, 97393 0, 97394 0, 97395 0, 97396 0, 97397 0, 97398 0, 97399 0, 97400 0, 97401 0, 97402 0, 97403 0, 97404 0, 97405 0, 97406 0, 97407 0, 97408 0, 97409 0, 97410 0, 97411 0, 97412 0, 97413 0, 97414 0, 97415 0, 97416 0, 97417 0, 97418 0, 97419 0, 97420 0, 97421 0, 97422 0, 97423 0, 97424 0, 97425 0, 97426 0, 97427 0, 97428 0, 97429 0, 97430 0, 97431 0, 97432 0, 97433 0, 97434 0, 97435 0, 97436 0, 97437 0, 97438 0, 97439 0, 97440 0, 97441 0, 97442 0, 97443 0, 97444 0, 97445 0, 97446 0, 97447 0, 97448 0, 97449 0, 97450 0, 97451 0, 97452 0, 97453 0, 97454 0, 97455 0, 97456 0, 97457 0, 97458 0, 97459 0, 97460 0, 97461 0, 97462 0, 97463 0, 97464 0, 97465 0, 97466 0, 97467 0, 97468 0, 97469 0, 97470 0, 97471 0, 97472 0, 97473 0, 97474 0, 97475 0, 97476 0, 97477 0, 97478 0, 97479 0, 97480 0, 97481 0, 97482 0, 97483 0, 97484 0, 97485 0, 97486 0, 97487 0, 97488 0, 97489 0, 97490 0, 97491 0, 97492 0, 97493 0, 97494 0, 97495 0, 97496 0, 97497 0, 97498 0, 97499 0, 97500 0, 97501 0, 97502 0, 97503 0, 97504 0, 97505 0, 97506 0, 97507 0, 97508 0, 97509 0, 97510 0, 97511 0, 97512 0, 97513 0, 97514 0, 97515 0, 97516 0, 97517 0, 97518 0, 97519 0, 97520 0, 97521 0, 97522 0, 97523 0, 97524 0, 97525 0, 97526 0, 97527 0, 97528 0, 97529 0, 97530 0, 97531 0, 97532 0, 97533 0, 97534 0, 97535 0, 97536 0, 97537 0, 97538 0, 97539 0, 97540 0, 97541 0, 97542 0, 97543 0, 97544 0, 97545 0, 97546 0, 97547 0, 97548 0, 97549 0, 97550 0, 97551 0, 97552 0, 97553 0, 97554 0, 97555 0, 97556 0, 97557 0, 97558 0, 97559 0, 97560 0, 97561 0, 97562 0, 97563 0, 97564 0, 97565 0, 97566 0, 97567 0, 97568 0, 97569 0, 97570 0, 97571 0, 97572 0, 97573 0, 97574 0, 97575 0, 97576 0, 97577 0, 97578 0, 97579 0, 97580 0, 97581 0, 97582 0, 97583 0, 97584 0, 97585 0, 97586 0, 97587 0, 97588 0, 97589 0, 97590 0, 97591 0, 97592 0, 97593 0, 97594 0, 97595 0, 97596 0, 97597 0, 97598 0, 97599 0, 97600 0, 97601 0, 97602 0, 97603 0, 97604 0, 97605 0, 97606 0, 97607 0, 97608 0, 97609 0, 97610 0, 97611 0, 97612 0, 97613 0, 97614 0, 97615 0, 97616 0, 97617 0, 97618 0, 97619 0, 97620 0, 97621 0, 97622 0, 97623 0, 97624 0, 97625 0, 97626 0, 97627 0, 97628 0, 97629 0, 97630 0, 97631 0, 97632 0, 97633 0, 97634 0, 97635 0, 97636 0, 97637 0, 97638 0, 97639 0, 97640 0, 97641 0, 97642 0, 97643 0, 97644 0, 97645 0, 97646 0, 97647 0, 97648 0, 97649 0, 97650 0, 97651 0, 97652 0, 97653 0, 97654 0, 97655 0, 97656 0, 97657 0, 97658 0, 97659 0, 97660 0, 97661 0, 97662 0, 97663 0, 97664 0, 97665 0, 97666 0, 97667 0, 97668 0, 97669 0, 97670 0, 97671 0, 97672 0, 97673 0, 97674 0, 97675 0, 97676 0, 97677 0, 97678 0, 97679 0, 97680 0, 97681 0, 97682 0, 97683 0, 97684 0, 97685 0, 97686 0, 97687 0, 97688 0, 97689 0, 97690 0, 97691 0, 97692 0, 97693 0, 97694 0, 97695 0, 97696 0, 97697 0, 97698 0, 97699 0, 97700 0, 97701 0, 97702 0, 97703 0, 97704 0, 97705 0, 97706 0, 97707 0, 97708 0, 97709 0, 97710 0, 97711 0, 97712 0, 97713 0, 97714 0, 97715 0, 97716 0, 97717 0, 97718 0, 97719 0, 97720 0, 97721 0, 97722 0, 97723 0, 97724 0, 97725 0, 97726 0, 97727 0, 97728 0, 97729 0, 97730 0, 97731 0, 97732 0, 97733 0, 97734 0, 97735 0, 97736 0, 97737 0, 97738 0, 97739 0, 97740 0, 97741 0, 97742 0, 97743 0, 97744 0, 97745 0, 97746 0, 97747 0, 97748 0, 97749 0, 97750 0, 97751 0, 97752 0, 97753 0, 97754 0, 97755 0, 97756 0, 97757 0, 97758 0, 97759 0, 97760 0, 97761 0, 97762 0, 97763 0, 97764 0, 97765 0, 97766 0, 97767 0, 97768 0, 97769 0, 97770 0, 97771 0, 97772 0, 97773 0, 97774 0, 97775 0, 97776 0, 97777 0, 97778 0, 97779 0, 97780 0, 97781 0, 97782 0, 97783 0, 97784 0, 97785 0, 97786 0, 97787 0, 97788 0, 97789 0, 97790 0, 97791 0, 97792 0, 97793 0, 97794 0, 97795 0, 97796 0, 97797 0, 97798 0, 97799 0, 97800 0, 97801 0, 97802 0, 97803 0, 97804 0, 97805 0, 97806 0, 97807 0, 97808 0, 97809 0, 97810 0, 97811 0, 97812 0, 97813 0, 97814 0, 97815 0, 97816 0, 97817 0, 97818 0, 97819 0, 97820 0, 97821 0, 97822 0, 97823 0, 97824 0, 97825 0, 97826 0, 97827 0, 97828 0, 97829 0, 97830 0, 97831 0, 97832 0, 97833 0, 97834 0, 97835 0, 97836 0, 97837 0, 97838 0, 97839 0, 97840 0, 97841 0, 97842 0, 97843 0, 97844 0, 97845 0, 97846 0, 97847 0, 97848 0, 97849 0, 97850 0, 97851 0, 97852 0, 97853 0, 97854 0, 97855 0, 97856 0, 97857 0, 97858 0, 97859 0, 97860 0, 97861 0, 97862 0, 97863 0, 97864 0, 97865 0, 97866 0, 97867 0, 97868 0, 97869 0, 97870 0, 97871 0, 97872 0, 97873 0, 97874 0, 97875 0, 97876 0, 97877 0, 97878 0, 97879 0, 97880 0, 97881 0, 97882 0, 97883 0, 97884 0, 97885 0, 97886 0, 97887 0, 97888 0, 97889 0, 97890 0, 97891 0, 97892 0, 97893 0, 97894 0, 97895 0, 97896 0, 97897 0, 97898 0, 97899 0, 97900 0, 97901 0, 97902 0, 97903 0, 97904 0, 97905 0, 97906 0, 97907 0, 97908 0, 97909 0, 97910 0, 97911 0, 97912 0, 97913 0, 97914 0, 97915 0, 97916 0, 97917 0, 97918 0, 97919 0, 97920 0, 97921 0, 97922 0, 97923 0, 97924 0, 97925 0, 97926 0, 97927 0, 97928 0, 97929 0, 97930 0, 97931 0, 97932 0, 97933 0, 97934 0, 97935 0, 97936 0, 97937 0, 97938 0, 97939 0, 97940 0, 97941 0, 97942 0, 97943 0, 97944 0, 97945 0, 97946 0, 97947 0, 97948 0, 97949 0, 97950 0, 97951 0, 97952 0, 97953 0, 97954 0, 97955 0, 97956 0, 97957 0, 97958 0, 97959 0, 97960 0, 97961 0, 97962 0, 97963 0, 97964 0, 97965 0, 97966 0, 97967 0, 97968 0, 97969 0, 97970 0, 97971 0, 97972 0, 97973 0, 97974 0, 97975 0, 97976 0, 97977 0, 97978 0, 97979 0, 97980 0, 97981 0, 97982 0, 97983 0, 97984 0, 97985 0, 97986 0, 97987 0, 97988 0, 97989 0, 97990 0, 97991 0, 97992 0, 97993 0, 97994 0, 97995 0, 97996 0, 97997 0, 97998 0, 97999 0, 98000 0, 98001 0, 98002 0, 98003 0, 98004 0, 98005 0, 98006 0, 98007 0, 98008 0, 98009 0, 98010 0, 98011 0, 98012 0, 98013 0, 98014 0, 98015 0, 98016 0, 98017 0, 98018 0, 98019 0, 98020 0, 98021 0, 98022 0, 98023 0, 98024 0, 98025 0, 98026 0, 98027 0, 98028 0, 98029 0, 98030 0, 98031 0, 98032 0, 98033 0, 98034 0, 98035 0, 98036 0, 98037 0, 98038 0, 98039 0, 98040 0, 98041 0, 98042 0, 98043 0, 98044 0, 98045 0, 98046 0, 98047 0, 98048 0, 98049 0, 98050 0, 98051 0, 98052 0, 98053 0, 98054 0, 98055 0, 98056 0, 98057 0, 98058 0, 98059 0, 98060 0, 98061 0, 98062 0, 98063 0, 98064 0, 98065 0, 98066 0, 98067 0, 98068 0, 98069 0, 98070 0, 98071 0, 98072 0, 98073 0, 98074 0, 98075 0, 98076 0, 98077 0, 98078 0, 98079 0, 98080 0, 98081 0, 98082 0, 98083 0, 98084 0, 98085 0, 98086 0, 98087 0, 98088 0, 98089 0, 98090 0, 98091 0, 98092 0, 98093 0, 98094 0, 98095 0, 98096 0, 98097 0, 98098 0, 98099 0, 98100 0, 98101 0, 98102 0, 98103 0, 98104 0, 98105 0, 98106 0, 98107 0, 98108 0, 98109 0, 98110 0, 98111 0, 98112 0, 98113 0, 98114 0, 98115 0, 98116 0, 98117 0, 98118 0, 98119 0, 98120 0, 98121 0, 98122 0, 98123 0, 98124 0, 98125 0, 98126 0, 98127 0, 98128 0, 98129 0, 98130 0, 98131 0, 98132 0, 98133 0, 98134 0, 98135 0, 98136 0, 98137 0, 98138 0, 98139 0, 98140 0, 98141 0, 98142 0, 98143 0, 98144 0, 98145 0, 98146 0, 98147 0, 98148 0, 98149 0, 98150 0, 98151 0, 98152 0, 98153 0, 98154 0, 98155 0, 98156 0, 98157 0, 98158 0, 98159 0, 98160 0, 98161 0, 98162 0, 98163 0, 98164 0, 98165 0, 98166 0, 98167 0, 98168 0, 98169 0, 98170 0, 98171 0, 98172 0, 98173 0, 98174 0, 98175 0, 98176 0, 98177 0, 98178 0, 98179 0, 98180 0, 98181 0, 98182 0, 98183 0, 98184 0, 98185 0, 98186 0, 98187 0, 98188 0, 98189 0, 98190 0, 98191 0, 98192 0, 98193 0, 98194 0, 98195 0, 98196 0, 98197 0, 98198 0, 98199 0, 98200 0, 98201 0, 98202 0, 98203 0, 98204 0, 98205 0, 98206 0, 98207 0, 98208 0, 98209 0, 98210 0, 98211 0, 98212 0, 98213 0, 98214 0, 98215 0, 98216 0, 98217 0, 98218 0, 98219 0, 98220 0, 98221 0, 98222 0, 98223 0, 98224 0, 98225 0, 98226 0, 98227 0, 98228 0, 98229 0, 98230 0, 98231 0, 98232 0, 98233 0, 98234 0, 98235 0, 98236 0, 98237 0, 98238 0, 98239 0, 98240 0, 98241 0, 98242 0, 98243 0, 98244 0, 98245 0, 98246 0, 98247 0, 98248 0, 98249 0, 98250 0, 98251 0, 98252 0, 98253 0, 98254 0, 98255 0, 98256 0, 98257 0, 98258 0, 98259 0, 98260 0, 98261 0, 98262 0, 98263 0, 98264 0, 98265 0, 98266 0, 98267 0, 98268 0, 98269 0, 98270 0, 98271 0, 98272 0, 98273 0, 98274 0, 98275 0, 98276 0, 98277 0, 98278 0, 98279 0, 98280 0, 98281 0, 98282 0, 98283 0, 98284 0, 98285 0, 98286 0, 98287 0, 98288 0, 98289 0, 98290 0, 98291 0, 98292 0, 98293 0, 98294 0, 98295 0, 98296 0, 98297 0, 98298 0, 98299 0, 98300 0, 98301 0, 98302 0, 98303 0, 98304 0, 98305 0, 98306 0, 98307 0, 98308 0, 98309 0, 98310 0, 98311 0, 98312 0, 98313 0, 98314 0, 98315 0, 98316 0, 98317 0, 98318 0, 98319 0, 98320 0, 98321 0, 98322 0, 98323 0, 98324 0, 98325 0, 98326 0, 98327 0, 98328 0, 98329 0, 98330 0, 98331 0, 98332 0, 98333 0, 98334 0, 98335 0, 98336 0, 98337 0, 98338 0, 98339 0, 98340 0, 98341 0, 98342 0, 98343 0, 98344 0, 98345 0, 98346 0, 98347 0, 98348 0, 98349 0, 98350 0, 98351 0, 98352 0, 98353 0, 98354 0, 98355 0, 98356 0, 98357 0, 98358 0, 98359 0, 98360 0, 98361 0, 98362 0, 98363 0, 98364 0, 98365 0, 98366 0, 98367 0, 98368 0, 98369 0, 98370 0, 98371 0, 98372 0, 98373 0, 98374 0, 98375 0, 98376 0, 98377 0, 98378 0, 98379 0, 98380 0, 98381 0, 98382 0, 98383 0, 98384 0, 98385 0, 98386 0, 98387 0, 98388 0, 98389 0, 98390 0, 98391 0, 98392 0, 98393 0, 98394 0, 98395 0, 98396 0, 98397 0, 98398 0, 98399 0, 98400 0, 98401 0, 98402 0, 98403 0, 98404 0, 98405 0, 98406 0, 98407 0, 98408 0, 98409 0, 98410 0, 98411 0, 98412 0, 98413 0, 98414 0, 98415 0, 98416 0, 98417 0, 98418 0, 98419 0, 98420 0, 98421 0, 98422 0, 98423 0, 98424 0, 98425 0, 98426 0, 98427 0, 98428 0, 98429 0, 98430 0, 98431 0, 98432 0, 98433 0, 98434 0, 98435 0, 98436 0, 98437 0, 98438 0, 98439 0, 98440 0, 98441 0, 98442 0, 98443 0, 98444 0, 98445 0, 98446 0, 98447 0, 98448 0, 98449 0, 98450 0, 98451 0, 98452 0, 98453 0, 98454 0, 98455 0, 98456 0, 98457 0, 98458 0, 98459 0, 98460 0, 98461 0, 98462 0, 98463 0, 98464 0, 98465 0, 98466 0, 98467 0, 98468 0, 98469 0, 98470 0, 98471 0, 98472 0, 98473 0, 98474 0, 98475 0, 98476 0, 98477 0, 98478 0, 98479 0, 98480 0, 98481 0, 98482 0, 98483 0, 98484 0, 98485 0, 98486 0, 98487 0, 98488 0, 98489 0, 98490 0, 98491 0, 98492 0, 98493 0, 98494 0, 98495 0, 98496 0, 98497 0, 98498 0, 98499 0, 98500 0, 98501 0, 98502 0, 98503 0, 98504 0, 98505 0, 98506 0, 98507 0, 98508 0, 98509 0, 98510 0, 98511 0, 98512 0, 98513 0, 98514 0, 98515 0, 98516 0, 98517 0, 98518 0, 98519 0, 98520 0, 98521 0, 98522 0, 98523 0, 98524 0, 98525 0, 98526 0, 98527 0, 98528 0, 98529 0, 98530 0, 98531 0, 98532 0, 98533 0, 98534 0, 98535 0, 98536 0, 98537 0, 98538 0, 98539 0, 98540 0, 98541 0, 98542 0, 98543 0, 98544 0, 98545 0, 98546 0, 98547 0, 98548 0, 98549 0, 98550 0, 98551 0, 98552 0, 98553 0, 98554 0, 98555 0, 98556 0, 98557 0, 98558 0, 98559 0, 98560 0, 98561 0, 98562 0, 98563 0, 98564 0, 98565 0, 98566 0, 98567 0, 98568 0, 98569 0, 98570 0, 98571 0, 98572 0, 98573 0, 98574 0, 98575 0, 98576 0, 98577 0, 98578 0, 98579 0, 98580 0, 98581 0, 98582 0, 98583 0, 98584 0, 98585 0, 98586 0, 98587 0, 98588 0, 98589 0, 98590 0, 98591 0, 98592 0, 98593 0, 98594 0, 98595 0, 98596 0, 98597 0, 98598 0, 98599 0, 98600 0, 98601 0, 98602 0, 98603 0, 98604 0, 98605 0, 98606 0, 98607 0, 98608 0, 98609 0, 98610 0, 98611 0, 98612 0, 98613 0, 98614 0, 98615 0, 98616 0, 98617 0, 98618 0, 98619 0, 98620 0, 98621 0, 98622 0, 98623 0, 98624 0, 98625 0, 98626 0, 98627 0, 98628 0, 98629 0, 98630 0, 98631 0, 98632 0, 98633 0, 98634 0, 98635 0, 98636 0, 98637 0, 98638 0, 98639 0, 98640 0, 98641 0, 98642 0, 98643 0, 98644 0, 98645 0, 98646 0, 98647 0, 98648 0, 98649 0, 98650 0, 98651 0, 98652 0, 98653 0, 98654 0, 98655 0, 98656 0, 98657 0, 98658 0, 98659 0, 98660 0, 98661 0, 98662 0, 98663 0, 98664 0, 98665 0, 98666 Implicit_Field_set, 98667 Implicit_Field_set, 98668 Implicit_Field_set, 98669 Implicit_Field_set, 98670 Implicit_Field_set, 98671 Implicit_Field_set, 98672 Implicit_Field_set, 98673 Implicit_Field_set 98674}; 98675 98676static xtensa_get_field_fn 98677Slot_gp_slot2_get_field_fns[] = { 98678 Field_t_Slot_gp_slot2_get, 98679 0, 98680 0, 98681 0, 98682 0, 98683 Field_s_Slot_gp_slot2_get, 98684 0, 98685 0, 98686 0, 98687 0, 98688 0, 98689 0, 98690 0, 98691 Field_op2_Slot_gp_slot2_get, 98692 Field_r_Slot_gp_slot2_get, 98693 0, 98694 0, 98695 Field_sae_Slot_gp_slot2_get, 98696 0, 98697 0, 98698 0, 98699 0, 98700 0, 98701 0, 98702 0, 98703 0, 98704 0, 98705 0, 98706 0, 98707 0, 98708 0, 98709 0, 98710 0, 98711 0, 98712 Field_imm7_Slot_gp_slot2_get, 98713 0, 98714 0, 98715 0, 98716 0, 98717 0, 98718 0, 98719 0, 98720 0, 98721 0, 98722 0, 98723 0, 98724 0, 98725 0, 98726 0, 98727 Field_dsp340050b49a6c_fld2029_Slot_gp_slot2_get, 98728 Field_dsp340050b49a6c_fld2030_Slot_gp_slot2_get, 98729 Field_dsp340050b49a6c_fld2032_Slot_gp_slot2_get, 98730 0, 98731 0, 98732 0, 98733 0, 98734 Field_dsp340050b49a6c_fld2039_Slot_gp_slot2_get, 98735 0, 98736 Field_dsp340050b49a6c_fld2041_Slot_gp_slot2_get, 98737 0, 98738 0, 98739 Field_dsp340050b49a6c_fld2044_Slot_gp_slot2_get, 98740 Field_dsp340050b49a6c_fld2045_Slot_gp_slot2_get, 98741 Field_dsp340050b49a6c_fld2046_Slot_gp_slot2_get, 98742 Field_dsp340050b49a6c_fld2047_Slot_gp_slot2_get, 98743 0, 98744 Field_dsp340050b49a6c_fld2049_Slot_gp_slot2_get, 98745 Field_dsp340050b49a6c_fld2050_Slot_gp_slot2_get, 98746 Field_dsp340050b49a6c_fld2051_Slot_gp_slot2_get, 98747 Field_dsp340050b49a6c_fld2052_Slot_gp_slot2_get, 98748 0, 98749 0, 98750 Field_dsp340050b49a6c_fld2055_Slot_gp_slot2_get, 98751 Field_dsp340050b49a6c_fld2056_Slot_gp_slot2_get, 98752 0, 98753 0, 98754 0, 98755 0, 98756 0, 98757 0, 98758 0, 98759 0, 98760 0, 98761 0, 98762 0, 98763 0, 98764 0, 98765 0, 98766 0, 98767 0, 98768 0, 98769 0, 98770 0, 98771 0, 98772 0, 98773 0, 98774 0, 98775 0, 98776 0, 98777 0, 98778 0, 98779 0, 98780 0, 98781 0, 98782 0, 98783 0, 98784 0, 98785 0, 98786 0, 98787 0, 98788 0, 98789 0, 98790 0, 98791 0, 98792 0, 98793 0, 98794 0, 98795 0, 98796 0, 98797 0, 98798 0, 98799 0, 98800 0, 98801 0, 98802 0, 98803 0, 98804 0, 98805 0, 98806 0, 98807 0, 98808 0, 98809 0, 98810 0, 98811 0, 98812 0, 98813 0, 98814 0, 98815 0, 98816 0, 98817 0, 98818 0, 98819 0, 98820 0, 98821 0, 98822 0, 98823 0, 98824 0, 98825 0, 98826 0, 98827 0, 98828 0, 98829 0, 98830 0, 98831 0, 98832 0, 98833 0, 98834 0, 98835 0, 98836 0, 98837 0, 98838 0, 98839 0, 98840 0, 98841 0, 98842 0, 98843 0, 98844 0, 98845 0, 98846 0, 98847 0, 98848 0, 98849 0, 98850 0, 98851 0, 98852 0, 98853 0, 98854 0, 98855 0, 98856 0, 98857 0, 98858 0, 98859 0, 98860 0, 98861 0, 98862 0, 98863 0, 98864 0, 98865 0, 98866 0, 98867 0, 98868 0, 98869 0, 98870 0, 98871 0, 98872 0, 98873 0, 98874 0, 98875 0, 98876 0, 98877 0, 98878 0, 98879 0, 98880 0, 98881 0, 98882 0, 98883 0, 98884 0, 98885 0, 98886 0, 98887 0, 98888 0, 98889 0, 98890 0, 98891 0, 98892 0, 98893 0, 98894 0, 98895 0, 98896 0, 98897 0, 98898 0, 98899 0, 98900 0, 98901 0, 98902 0, 98903 0, 98904 0, 98905 0, 98906 0, 98907 0, 98908 0, 98909 0, 98910 0, 98911 0, 98912 0, 98913 0, 98914 0, 98915 0, 98916 0, 98917 0, 98918 0, 98919 0, 98920 0, 98921 0, 98922 0, 98923 0, 98924 0, 98925 0, 98926 0, 98927 0, 98928 0, 98929 0, 98930 0, 98931 0, 98932 0, 98933 0, 98934 0, 98935 0, 98936 0, 98937 0, 98938 0, 98939 0, 98940 0, 98941 0, 98942 0, 98943 0, 98944 0, 98945 Field_op0_s3_Slot_gp_slot2_get, 98946 Field_dsp340050b49a6c_fld2025_Slot_gp_slot2_get, 98947 Field_dsp340050b49a6c_fld2027_Slot_gp_slot2_get, 98948 Field_dsp340050b49a6c_fld2258gp_slot2_Slot_gp_slot2_get, 98949 Field_dsp340050b49a6c_fld2259gp_slot2_Slot_gp_slot2_get, 98950 Field_dsp340050b49a6c_fld2260gp_slot2_Slot_gp_slot2_get, 98951 Field_dsp340050b49a6c_fld2261gp_slot2_Slot_gp_slot2_get, 98952 Field_dsp340050b49a6c_fld2262gp_slot2_Slot_gp_slot2_get, 98953 Field_dsp340050b49a6c_fld2263gp_slot2_Slot_gp_slot2_get, 98954 Field_dsp340050b49a6c_fld2264gp_slot2_Slot_gp_slot2_get, 98955 Field_dsp340050b49a6c_fld2266gp_slot2_Slot_gp_slot2_get, 98956 Field_dsp340050b49a6c_fld2267gp_slot2_Slot_gp_slot2_get, 98957 Field_dsp340050b49a6c_fld2268gp_slot2_Slot_gp_slot2_get, 98958 Field_dsp340050b49a6c_fld2269gp_slot2_Slot_gp_slot2_get, 98959 Field_dsp340050b49a6c_fld2270gp_slot2_Slot_gp_slot2_get, 98960 Field_dsp340050b49a6c_fld2271gp_slot2_Slot_gp_slot2_get, 98961 Field_dsp340050b49a6c_fld2272_Slot_gp_slot2_get, 98962 Field_dsp340050b49a6c_fld2273gp_slot2_Slot_gp_slot2_get, 98963 Field_dsp340050b49a6c_fld2274gp_slot2_Slot_gp_slot2_get, 98964 Field_dsp340050b49a6c_fld2275gp_slot2_Slot_gp_slot2_get, 98965 Field_dsp340050b49a6c_fld2277gp_slot2_Slot_gp_slot2_get, 98966 Field_dsp340050b49a6c_fld2278gp_slot2_Slot_gp_slot2_get, 98967 Field_dsp340050b49a6c_fld2279gp_slot2_Slot_gp_slot2_get, 98968 Field_dsp340050b49a6c_fld2280gp_slot2_Slot_gp_slot2_get, 98969 Field_dsp340050b49a6c_fld2281gp_slot2_Slot_gp_slot2_get, 98970 Field_dsp340050b49a6c_fld2282gp_slot2_Slot_gp_slot2_get, 98971 Field_dsp340050b49a6c_fld2283gp_slot2_Slot_gp_slot2_get, 98972 Field_dsp340050b49a6c_fld2284gp_slot2_Slot_gp_slot2_get, 98973 Field_dsp340050b49a6c_fld2286gp_slot2_Slot_gp_slot2_get, 98974 Field_dsp340050b49a6c_fld2287gp_slot2_Slot_gp_slot2_get, 98975 Field_dsp340050b49a6c_fld2288gp_slot2_Slot_gp_slot2_get, 98976 Field_dsp340050b49a6c_fld2289gp_slot2_Slot_gp_slot2_get, 98977 Field_dsp340050b49a6c_fld2290gp_slot2_Slot_gp_slot2_get, 98978 Field_dsp340050b49a6c_fld2291gp_slot2_Slot_gp_slot2_get, 98979 Field_dsp340050b49a6c_fld2292gp_slot2_Slot_gp_slot2_get, 98980 Field_dsp340050b49a6c_fld2293gp_slot2_Slot_gp_slot2_get, 98981 Field_dsp340050b49a6c_fld2294gp_slot2_Slot_gp_slot2_get, 98982 Field_dsp340050b49a6c_fld2295gp_slot2_Slot_gp_slot2_get, 98983 Field_dsp340050b49a6c_fld2296gp_slot2_Slot_gp_slot2_get, 98984 Field_dsp340050b49a6c_fld2297gp_slot2_Slot_gp_slot2_get, 98985 Field_dsp340050b49a6c_fld2298gp_slot2_Slot_gp_slot2_get, 98986 Field_dsp340050b49a6c_fld2299gp_slot2_Slot_gp_slot2_get, 98987 Field_dsp340050b49a6c_fld2300gp_slot2_Slot_gp_slot2_get, 98988 Field_dsp340050b49a6c_fld2301gp_slot2_Slot_gp_slot2_get, 98989 Field_dsp340050b49a6c_fld2302_Slot_gp_slot2_get, 98990 Field_dsp340050b49a6c_fld2303gp_slot2_Slot_gp_slot2_get, 98991 Field_dsp340050b49a6c_fld2304gp_slot2_Slot_gp_slot2_get, 98992 Field_dsp340050b49a6c_fld2305_Slot_gp_slot2_get, 98993 Field_dsp340050b49a6c_fld2306gp_slot2_Slot_gp_slot2_get, 98994 Field_dsp340050b49a6c_fld2308gp_slot2_Slot_gp_slot2_get, 98995 Field_dsp340050b49a6c_fld2309gp_slot2_Slot_gp_slot2_get, 98996 Field_dsp340050b49a6c_fld2310gp_slot2_Slot_gp_slot2_get, 98997 Field_dsp340050b49a6c_fld2312gp_slot2_Slot_gp_slot2_get, 98998 Field_dsp340050b49a6c_fld2313_Slot_gp_slot2_get, 98999 Field_dsp340050b49a6c_fld2314gp_slot2_Slot_gp_slot2_get, 99000 Field_dsp340050b49a6c_fld2316gp_slot2_Slot_gp_slot2_get, 99001 Field_dsp340050b49a6c_fld2317gp_slot2_Slot_gp_slot2_get, 99002 Field_dsp340050b49a6c_fld2318gp_slot2_Slot_gp_slot2_get, 99003 Field_dsp340050b49a6c_fld2319gp_slot2_Slot_gp_slot2_get, 99004 Field_dsp340050b49a6c_fld2320gp_slot2_Slot_gp_slot2_get, 99005 Field_dsp340050b49a6c_fld2321gp_slot2_Slot_gp_slot2_get, 99006 Field_dsp340050b49a6c_fld2322gp_slot2_Slot_gp_slot2_get, 99007 Field_dsp340050b49a6c_fld2323gp_slot2_Slot_gp_slot2_get, 99008 Field_dsp340050b49a6c_fld2324gp_slot2_Slot_gp_slot2_get, 99009 Field_dsp340050b49a6c_fld2325gp_slot2_Slot_gp_slot2_get, 99010 Field_dsp340050b49a6c_fld2326gp_slot2_Slot_gp_slot2_get, 99011 Field_dsp340050b49a6c_fld2327gp_slot2_Slot_gp_slot2_get, 99012 Field_dsp340050b49a6c_fld2328gp_slot2_Slot_gp_slot2_get, 99013 Field_dsp340050b49a6c_fld2329gp_slot2_Slot_gp_slot2_get, 99014 Field_dsp340050b49a6c_fld2330gp_slot2_Slot_gp_slot2_get, 99015 Field_dsp340050b49a6c_fld2331gp_slot2_Slot_gp_slot2_get, 99016 Field_dsp340050b49a6c_fld2332gp_slot2_Slot_gp_slot2_get, 99017 Field_dsp340050b49a6c_fld2333gp_slot2_Slot_gp_slot2_get, 99018 Field_dsp340050b49a6c_fld2334gp_slot2_Slot_gp_slot2_get, 99019 Field_dsp340050b49a6c_fld2335gp_slot2_Slot_gp_slot2_get, 99020 Field_dsp340050b49a6c_fld2336gp_slot2_Slot_gp_slot2_get, 99021 Field_dsp340050b49a6c_fld2337gp_slot2_Slot_gp_slot2_get, 99022 Field_dsp340050b49a6c_fld2338gp_slot2_Slot_gp_slot2_get, 99023 Field_dsp340050b49a6c_fld2339gp_slot2_Slot_gp_slot2_get, 99024 Field_dsp340050b49a6c_fld2340gp_slot2_Slot_gp_slot2_get, 99025 Field_dsp340050b49a6c_fld2341gp_slot2_Slot_gp_slot2_get, 99026 Field_dsp340050b49a6c_fld2342gp_slot2_Slot_gp_slot2_get, 99027 Field_dsp340050b49a6c_fld2343gp_slot2_Slot_gp_slot2_get, 99028 Field_dsp340050b49a6c_fld2344gp_slot2_Slot_gp_slot2_get, 99029 Field_dsp340050b49a6c_fld2345gp_slot2_Slot_gp_slot2_get, 99030 Field_dsp340050b49a6c_fld2346gp_slot2_Slot_gp_slot2_get, 99031 Field_dsp340050b49a6c_fld2347gp_slot2_Slot_gp_slot2_get, 99032 Field_dsp340050b49a6c_fld2348gp_slot2_Slot_gp_slot2_get, 99033 Field_dsp340050b49a6c_fld2349gp_slot2_Slot_gp_slot2_get, 99034 Field_dsp340050b49a6c_fld2350gp_slot2_Slot_gp_slot2_get, 99035 Field_dsp340050b49a6c_fld2351gp_slot2_Slot_gp_slot2_get, 99036 Field_dsp340050b49a6c_fld2352gp_slot2_Slot_gp_slot2_get, 99037 Field_dsp340050b49a6c_fld2353gp_slot2_Slot_gp_slot2_get, 99038 Field_dsp340050b49a6c_fld2354gp_slot2_Slot_gp_slot2_get, 99039 Field_dsp340050b49a6c_fld2355gp_slot2_Slot_gp_slot2_get, 99040 Field_dsp340050b49a6c_fld2356gp_slot2_Slot_gp_slot2_get, 99041 Field_dsp340050b49a6c_fld2357gp_slot2_Slot_gp_slot2_get, 99042 Field_dsp340050b49a6c_fld2358gp_slot2_Slot_gp_slot2_get, 99043 Field_dsp340050b49a6c_fld2359gp_slot2_Slot_gp_slot2_get, 99044 Field_dsp340050b49a6c_fld2361gp_slot2_Slot_gp_slot2_get, 99045 Field_dsp340050b49a6c_fld2362gp_slot2_Slot_gp_slot2_get, 99046 Field_dsp340050b49a6c_fld2364gp_slot2_Slot_gp_slot2_get, 99047 Field_dsp340050b49a6c_fld2366gp_slot2_Slot_gp_slot2_get, 99048 Field_dsp340050b49a6c_fld2368gp_slot2_Slot_gp_slot2_get, 99049 Field_dsp340050b49a6c_fld2369gp_slot2_Slot_gp_slot2_get, 99050 Field_dsp340050b49a6c_fld2370gp_slot2_Slot_gp_slot2_get, 99051 Field_dsp340050b49a6c_fld2371gp_slot2_Slot_gp_slot2_get, 99052 Field_dsp340050b49a6c_fld2372gp_slot2_Slot_gp_slot2_get, 99053 Field_dsp340050b49a6c_fld2373gp_slot2_Slot_gp_slot2_get, 99054 Field_dsp340050b49a6c_fld2374gp_slot2_Slot_gp_slot2_get, 99055 Field_dsp340050b49a6c_fld2375gp_slot2_Slot_gp_slot2_get, 99056 Field_dsp340050b49a6c_fld2376gp_slot2_Slot_gp_slot2_get, 99057 Field_dsp340050b49a6c_fld2378gp_slot2_Slot_gp_slot2_get, 99058 Field_dsp340050b49a6c_fld2379gp_slot2_Slot_gp_slot2_get, 99059 Field_dsp340050b49a6c_fld2381gp_slot2_Slot_gp_slot2_get, 99060 Field_dsp340050b49a6c_fld2383gp_slot2_Slot_gp_slot2_get, 99061 Field_dsp340050b49a6c_fld2384_Slot_gp_slot2_get, 99062 Field_dsp340050b49a6c_fld2385gp_slot2_Slot_gp_slot2_get, 99063 Field_dsp340050b49a6c_fld2386_Slot_gp_slot2_get, 99064 Field_dsp340050b49a6c_fld2387gp_slot2_Slot_gp_slot2_get, 99065 Field_dsp340050b49a6c_fld2388gp_slot2_Slot_gp_slot2_get, 99066 Field_dsp340050b49a6c_fld2389gp_slot2_Slot_gp_slot2_get, 99067 Field_dsp340050b49a6c_fld3663gp_slot2_Slot_gp_slot2_get, 99068 Field_dsp340050b49a6c_fld3664gp_slot2_Slot_gp_slot2_get, 99069 Field_dsp340050b49a6c_fld3665gp_slot2_Slot_gp_slot2_get, 99070 Field_dsp340050b49a6c_fld3666_Slot_gp_slot2_get, 99071 Field_dsp340050b49a6c_fld3667gp_slot2_Slot_gp_slot2_get, 99072 Field_dsp340050b49a6c_fld3668gp_slot2_Slot_gp_slot2_get, 99073 Field_dsp340050b49a6c_fld3669gp_slot2_Slot_gp_slot2_get, 99074 Field_dsp340050b49a6c_fld3670gp_slot2_Slot_gp_slot2_get, 99075 Field_dsp340050b49a6c_fld3671gp_slot2_Slot_gp_slot2_get, 99076 Field_dsp340050b49a6c_fld3673gp_slot2_Slot_gp_slot2_get, 99077 Field_dsp340050b49a6c_fld3674gp_slot2_Slot_gp_slot2_get, 99078 Field_dsp340050b49a6c_fld3675gp_slot2_Slot_gp_slot2_get, 99079 Field_dsp340050b49a6c_fld3676gp_slot2_Slot_gp_slot2_get, 99080 Field_dsp340050b49a6c_fld3678gp_slot2_Slot_gp_slot2_get, 99081 Field_dsp340050b49a6c_fld3679gp_slot2_Slot_gp_slot2_get, 99082 Field_dsp340050b49a6c_fld3680gp_slot2_Slot_gp_slot2_get, 99083 0, 99084 0, 99085 0, 99086 0, 99087 0, 99088 0, 99089 0, 99090 0, 99091 0, 99092 0, 99093 0, 99094 0, 99095 0, 99096 0, 99097 0, 99098 0, 99099 0, 99100 0, 99101 0, 99102 0, 99103 0, 99104 0, 99105 0, 99106 0, 99107 0, 99108 0, 99109 0, 99110 0, 99111 0, 99112 0, 99113 0, 99114 0, 99115 0, 99116 0, 99117 0, 99118 0, 99119 0, 99120 0, 99121 0, 99122 0, 99123 0, 99124 0, 99125 0, 99126 0, 99127 0, 99128 0, 99129 0, 99130 0, 99131 0, 99132 0, 99133 0, 99134 0, 99135 0, 99136 0, 99137 0, 99138 0, 99139 0, 99140 0, 99141 0, 99142 0, 99143 0, 99144 0, 99145 0, 99146 0, 99147 0, 99148 0, 99149 0, 99150 0, 99151 0, 99152 0, 99153 0, 99154 0, 99155 0, 99156 0, 99157 0, 99158 0, 99159 0, 99160 0, 99161 0, 99162 0, 99163 0, 99164 0, 99165 0, 99166 0, 99167 0, 99168 0, 99169 0, 99170 0, 99171 0, 99172 0, 99173 0, 99174 0, 99175 0, 99176 0, 99177 0, 99178 0, 99179 0, 99180 0, 99181 0, 99182 0, 99183 0, 99184 0, 99185 0, 99186 0, 99187 0, 99188 0, 99189 0, 99190 0, 99191 0, 99192 0, 99193 0, 99194 0, 99195 0, 99196 0, 99197 0, 99198 0, 99199 0, 99200 0, 99201 0, 99202 0, 99203 0, 99204 0, 99205 0, 99206 0, 99207 0, 99208 0, 99209 0, 99210 0, 99211 0, 99212 0, 99213 0, 99214 0, 99215 0, 99216 0, 99217 0, 99218 0, 99219 0, 99220 0, 99221 0, 99222 0, 99223 0, 99224 0, 99225 0, 99226 0, 99227 0, 99228 0, 99229 0, 99230 0, 99231 0, 99232 0, 99233 0, 99234 0, 99235 0, 99236 0, 99237 0, 99238 0, 99239 0, 99240 0, 99241 0, 99242 0, 99243 0, 99244 0, 99245 0, 99246 0, 99247 0, 99248 0, 99249 0, 99250 0, 99251 0, 99252 0, 99253 0, 99254 0, 99255 0, 99256 0, 99257 0, 99258 0, 99259 0, 99260 0, 99261 0, 99262 0, 99263 0, 99264 0, 99265 0, 99266 0, 99267 0, 99268 0, 99269 0, 99270 0, 99271 0, 99272 0, 99273 0, 99274 0, 99275 0, 99276 0, 99277 0, 99278 0, 99279 0, 99280 0, 99281 0, 99282 0, 99283 0, 99284 0, 99285 0, 99286 0, 99287 0, 99288 0, 99289 0, 99290 0, 99291 0, 99292 0, 99293 0, 99294 0, 99295 0, 99296 0, 99297 0, 99298 0, 99299 0, 99300 0, 99301 0, 99302 0, 99303 0, 99304 0, 99305 0, 99306 0, 99307 0, 99308 0, 99309 0, 99310 0, 99311 0, 99312 0, 99313 0, 99314 0, 99315 0, 99316 0, 99317 0, 99318 0, 99319 0, 99320 0, 99321 0, 99322 0, 99323 0, 99324 0, 99325 0, 99326 0, 99327 0, 99328 0, 99329 0, 99330 0, 99331 0, 99332 0, 99333 0, 99334 0, 99335 0, 99336 0, 99337 0, 99338 0, 99339 0, 99340 0, 99341 0, 99342 0, 99343 0, 99344 0, 99345 0, 99346 0, 99347 0, 99348 0, 99349 0, 99350 0, 99351 0, 99352 0, 99353 0, 99354 0, 99355 0, 99356 0, 99357 0, 99358 0, 99359 0, 99360 0, 99361 0, 99362 0, 99363 0, 99364 0, 99365 0, 99366 0, 99367 0, 99368 0, 99369 0, 99370 0, 99371 0, 99372 0, 99373 0, 99374 0, 99375 0, 99376 0, 99377 0, 99378 0, 99379 0, 99380 0, 99381 0, 99382 0, 99383 0, 99384 0, 99385 0, 99386 0, 99387 0, 99388 0, 99389 0, 99390 0, 99391 0, 99392 0, 99393 0, 99394 0, 99395 0, 99396 0, 99397 0, 99398 0, 99399 0, 99400 0, 99401 0, 99402 0, 99403 0, 99404 0, 99405 0, 99406 0, 99407 0, 99408 0, 99409 0, 99410 0, 99411 0, 99412 0, 99413 0, 99414 0, 99415 0, 99416 0, 99417 0, 99418 0, 99419 0, 99420 0, 99421 0, 99422 0, 99423 0, 99424 0, 99425 0, 99426 0, 99427 0, 99428 0, 99429 0, 99430 0, 99431 0, 99432 0, 99433 0, 99434 0, 99435 0, 99436 0, 99437 0, 99438 0, 99439 0, 99440 0, 99441 0, 99442 0, 99443 0, 99444 0, 99445 0, 99446 0, 99447 0, 99448 0, 99449 0, 99450 0, 99451 0, 99452 0, 99453 0, 99454 0, 99455 0, 99456 0, 99457 0, 99458 0, 99459 0, 99460 0, 99461 0, 99462 0, 99463 0, 99464 0, 99465 0, 99466 0, 99467 0, 99468 0, 99469 0, 99470 0, 99471 0, 99472 0, 99473 0, 99474 0, 99475 0, 99476 0, 99477 0, 99478 0, 99479 0, 99480 0, 99481 0, 99482 0, 99483 0, 99484 0, 99485 0, 99486 0, 99487 0, 99488 0, 99489 0, 99490 0, 99491 0, 99492 0, 99493 0, 99494 0, 99495 0, 99496 0, 99497 0, 99498 0, 99499 0, 99500 0, 99501 0, 99502 0, 99503 0, 99504 0, 99505 0, 99506 0, 99507 0, 99508 0, 99509 0, 99510 0, 99511 0, 99512 0, 99513 0, 99514 0, 99515 0, 99516 0, 99517 0, 99518 0, 99519 0, 99520 0, 99521 0, 99522 0, 99523 0, 99524 0, 99525 0, 99526 0, 99527 0, 99528 0, 99529 0, 99530 0, 99531 0, 99532 0, 99533 0, 99534 0, 99535 0, 99536 0, 99537 0, 99538 0, 99539 0, 99540 0, 99541 0, 99542 0, 99543 0, 99544 0, 99545 0, 99546 0, 99547 0, 99548 0, 99549 0, 99550 0, 99551 0, 99552 0, 99553 0, 99554 0, 99555 0, 99556 0, 99557 0, 99558 0, 99559 0, 99560 0, 99561 0, 99562 0, 99563 0, 99564 0, 99565 0, 99566 0, 99567 0, 99568 0, 99569 0, 99570 0, 99571 0, 99572 0, 99573 0, 99574 0, 99575 0, 99576 0, 99577 0, 99578 0, 99579 0, 99580 0, 99581 0, 99582 0, 99583 0, 99584 0, 99585 0, 99586 0, 99587 0, 99588 0, 99589 0, 99590 0, 99591 0, 99592 0, 99593 0, 99594 0, 99595 0, 99596 0, 99597 0, 99598 0, 99599 0, 99600 0, 99601 0, 99602 0, 99603 0, 99604 0, 99605 0, 99606 0, 99607 0, 99608 0, 99609 0, 99610 0, 99611 0, 99612 0, 99613 0, 99614 0, 99615 0, 99616 0, 99617 0, 99618 0, 99619 0, 99620 0, 99621 0, 99622 0, 99623 0, 99624 0, 99625 0, 99626 0, 99627 0, 99628 0, 99629 0, 99630 0, 99631 0, 99632 0, 99633 0, 99634 0, 99635 0, 99636 0, 99637 0, 99638 0, 99639 0, 99640 0, 99641 0, 99642 0, 99643 0, 99644 0, 99645 0, 99646 0, 99647 0, 99648 0, 99649 0, 99650 0, 99651 0, 99652 0, 99653 0, 99654 0, 99655 0, 99656 0, 99657 0, 99658 0, 99659 0, 99660 0, 99661 0, 99662 0, 99663 0, 99664 0, 99665 0, 99666 0, 99667 0, 99668 0, 99669 0, 99670 0, 99671 0, 99672 0, 99673 0, 99674 0, 99675 0, 99676 0, 99677 0, 99678 0, 99679 0, 99680 0, 99681 0, 99682 0, 99683 0, 99684 0, 99685 0, 99686 0, 99687 0, 99688 0, 99689 0, 99690 0, 99691 0, 99692 0, 99693 0, 99694 0, 99695 0, 99696 0, 99697 0, 99698 0, 99699 0, 99700 0, 99701 0, 99702 0, 99703 0, 99704 0, 99705 0, 99706 0, 99707 0, 99708 0, 99709 0, 99710 0, 99711 0, 99712 0, 99713 0, 99714 0, 99715 0, 99716 0, 99717 0, 99718 0, 99719 0, 99720 0, 99721 0, 99722 0, 99723 0, 99724 0, 99725 0, 99726 0, 99727 0, 99728 0, 99729 0, 99730 0, 99731 0, 99732 0, 99733 0, 99734 0, 99735 0, 99736 0, 99737 0, 99738 0, 99739 0, 99740 0, 99741 0, 99742 0, 99743 0, 99744 0, 99745 0, 99746 0, 99747 0, 99748 0, 99749 0, 99750 0, 99751 0, 99752 0, 99753 0, 99754 0, 99755 0, 99756 0, 99757 0, 99758 0, 99759 0, 99760 0, 99761 0, 99762 0, 99763 0, 99764 0, 99765 0, 99766 0, 99767 0, 99768 0, 99769 0, 99770 0, 99771 0, 99772 0, 99773 0, 99774 0, 99775 0, 99776 0, 99777 0, 99778 0, 99779 0, 99780 0, 99781 0, 99782 0, 99783 0, 99784 0, 99785 0, 99786 0, 99787 0, 99788 0, 99789 0, 99790 0, 99791 0, 99792 0, 99793 0, 99794 0, 99795 0, 99796 0, 99797 0, 99798 0, 99799 0, 99800 0, 99801 0, 99802 0, 99803 0, 99804 0, 99805 0, 99806 0, 99807 0, 99808 0, 99809 0, 99810 0, 99811 0, 99812 0, 99813 0, 99814 0, 99815 0, 99816 0, 99817 0, 99818 0, 99819 0, 99820 0, 99821 0, 99822 0, 99823 0, 99824 0, 99825 0, 99826 0, 99827 0, 99828 0, 99829 0, 99830 0, 99831 0, 99832 0, 99833 0, 99834 0, 99835 0, 99836 0, 99837 0, 99838 0, 99839 0, 99840 0, 99841 0, 99842 0, 99843 0, 99844 0, 99845 0, 99846 0, 99847 0, 99848 0, 99849 0, 99850 0, 99851 0, 99852 0, 99853 0, 99854 0, 99855 0, 99856 0, 99857 0, 99858 0, 99859 0, 99860 0, 99861 0, 99862 0, 99863 0, 99864 0, 99865 0, 99866 0, 99867 0, 99868 0, 99869 0, 99870 0, 99871 0, 99872 0, 99873 0, 99874 0, 99875 0, 99876 0, 99877 0, 99878 0, 99879 0, 99880 0, 99881 0, 99882 0, 99883 0, 99884 0, 99885 0, 99886 0, 99887 0, 99888 0, 99889 0, 99890 0, 99891 0, 99892 0, 99893 0, 99894 0, 99895 0, 99896 0, 99897 0, 99898 0, 99899 0, 99900 0, 99901 0, 99902 0, 99903 0, 99904 0, 99905 0, 99906 0, 99907 0, 99908 0, 99909 0, 99910 0, 99911 0, 99912 0, 99913 0, 99914 0, 99915 0, 99916 0, 99917 0, 99918 0, 99919 0, 99920 0, 99921 0, 99922 0, 99923 0, 99924 0, 99925 0, 99926 0, 99927 0, 99928 0, 99929 0, 99930 0, 99931 0, 99932 0, 99933 0, 99934 0, 99935 0, 99936 0, 99937 0, 99938 0, 99939 0, 99940 0, 99941 0, 99942 0, 99943 0, 99944 0, 99945 0, 99946 0, 99947 0, 99948 0, 99949 0, 99950 0, 99951 0, 99952 0, 99953 0, 99954 0, 99955 0, 99956 0, 99957 0, 99958 0, 99959 0, 99960 0, 99961 0, 99962 0, 99963 0, 99964 0, 99965 0, 99966 0, 99967 0, 99968 0, 99969 0, 99970 0, 99971 0, 99972 0, 99973 0, 99974 0, 99975 0, 99976 0, 99977 0, 99978 0, 99979 0, 99980 0, 99981 0, 99982 0, 99983 0, 99984 0, 99985 0, 99986 0, 99987 0, 99988 0, 99989 0, 99990 0, 99991 0, 99992 0, 99993 0, 99994 0, 99995 0, 99996 0, 99997 0, 99998 0, 99999 0, 100000 0, 100001 0, 100002 0, 100003 0, 100004 0, 100005 0, 100006 0, 100007 0, 100008 0, 100009 0, 100010 0, 100011 0, 100012 0, 100013 0, 100014 0, 100015 0, 100016 0, 100017 0, 100018 0, 100019 0, 100020 0, 100021 0, 100022 0, 100023 0, 100024 0, 100025 0, 100026 0, 100027 0, 100028 0, 100029 0, 100030 0, 100031 0, 100032 0, 100033 0, 100034 0, 100035 0, 100036 0, 100037 0, 100038 0, 100039 0, 100040 0, 100041 0, 100042 0, 100043 0, 100044 0, 100045 0, 100046 0, 100047 0, 100048 0, 100049 0, 100050 0, 100051 0, 100052 0, 100053 0, 100054 0, 100055 0, 100056 0, 100057 0, 100058 0, 100059 0, 100060 0, 100061 0, 100062 0, 100063 0, 100064 0, 100065 0, 100066 0, 100067 0, 100068 0, 100069 0, 100070 0, 100071 0, 100072 0, 100073 0, 100074 0, 100075 0, 100076 0, 100077 0, 100078 0, 100079 0, 100080 0, 100081 0, 100082 0, 100083 0, 100084 0, 100085 0, 100086 0, 100087 0, 100088 0, 100089 0, 100090 0, 100091 0, 100092 0, 100093 0, 100094 0, 100095 0, 100096 0, 100097 0, 100098 0, 100099 0, 100100 0, 100101 0, 100102 0, 100103 0, 100104 0, 100105 0, 100106 0, 100107 0, 100108 0, 100109 0, 100110 0, 100111 0, 100112 0, 100113 0, 100114 0, 100115 0, 100116 0, 100117 0, 100118 0, 100119 0, 100120 0, 100121 0, 100122 0, 100123 0, 100124 0, 100125 0, 100126 0, 100127 0, 100128 0, 100129 0, 100130 0, 100131 0, 100132 0, 100133 0, 100134 0, 100135 0, 100136 0, 100137 0, 100138 0, 100139 0, 100140 0, 100141 0, 100142 0, 100143 0, 100144 0, 100145 0, 100146 0, 100147 0, 100148 0, 100149 0, 100150 0, 100151 0, 100152 0, 100153 0, 100154 0, 100155 0, 100156 0, 100157 0, 100158 0, 100159 0, 100160 0, 100161 0, 100162 0, 100163 0, 100164 0, 100165 0, 100166 0, 100167 0, 100168 0, 100169 0, 100170 0, 100171 0, 100172 0, 100173 0, 100174 0, 100175 0, 100176 0, 100177 0, 100178 0, 100179 0, 100180 0, 100181 0, 100182 0, 100183 0, 100184 0, 100185 0, 100186 0, 100187 0, 100188 0, 100189 0, 100190 0, 100191 0, 100192 0, 100193 0, 100194 0, 100195 0, 100196 0, 100197 0, 100198 0, 100199 0, 100200 0, 100201 0, 100202 0, 100203 0, 100204 0, 100205 0, 100206 0, 100207 0, 100208 0, 100209 0, 100210 0, 100211 0, 100212 0, 100213 0, 100214 0, 100215 0, 100216 0, 100217 0, 100218 0, 100219 0, 100220 0, 100221 0, 100222 0, 100223 0, 100224 0, 100225 0, 100226 0, 100227 0, 100228 0, 100229 0, 100230 0, 100231 0, 100232 0, 100233 0, 100234 0, 100235 0, 100236 0, 100237 0, 100238 0, 100239 0, 100240 0, 100241 0, 100242 0, 100243 0, 100244 0, 100245 0, 100246 0, 100247 0, 100248 0, 100249 0, 100250 0, 100251 0, 100252 0, 100253 0, 100254 0, 100255 0, 100256 0, 100257 0, 100258 0, 100259 0, 100260 0, 100261 0, 100262 0, 100263 0, 100264 0, 100265 0, 100266 0, 100267 0, 100268 0, 100269 0, 100270 0, 100271 0, 100272 0, 100273 0, 100274 0, 100275 0, 100276 0, 100277 0, 100278 0, 100279 0, 100280 0, 100281 0, 100282 0, 100283 0, 100284 0, 100285 0, 100286 0, 100287 0, 100288 0, 100289 0, 100290 0, 100291 0, 100292 0, 100293 0, 100294 0, 100295 0, 100296 0, 100297 0, 100298 0, 100299 0, 100300 0, 100301 0, 100302 0, 100303 0, 100304 0, 100305 0, 100306 0, 100307 0, 100308 0, 100309 0, 100310 0, 100311 0, 100312 0, 100313 0, 100314 0, 100315 0, 100316 0, 100317 0, 100318 0, 100319 0, 100320 0, 100321 0, 100322 0, 100323 0, 100324 0, 100325 0, 100326 0, 100327 0, 100328 0, 100329 0, 100330 0, 100331 0, 100332 0, 100333 0, 100334 0, 100335 0, 100336 0, 100337 0, 100338 0, 100339 0, 100340 0, 100341 0, 100342 0, 100343 0, 100344 0, 100345 0, 100346 0, 100347 0, 100348 0, 100349 0, 100350 0, 100351 0, 100352 0, 100353 0, 100354 0, 100355 0, 100356 0, 100357 0, 100358 0, 100359 0, 100360 0, 100361 0, 100362 0, 100363 0, 100364 0, 100365 0, 100366 0, 100367 0, 100368 0, 100369 0, 100370 0, 100371 0, 100372 0, 100373 0, 100374 0, 100375 0, 100376 0, 100377 0, 100378 0, 100379 0, 100380 0, 100381 0, 100382 0, 100383 0, 100384 0, 100385 0, 100386 0, 100387 0, 100388 0, 100389 0, 100390 0, 100391 0, 100392 0, 100393 0, 100394 0, 100395 0, 100396 0, 100397 0, 100398 0, 100399 0, 100400 0, 100401 0, 100402 0, 100403 Implicit_Field_ar0_get, 100404 Implicit_Field_ar4_get, 100405 Implicit_Field_ar8_get, 100406 Implicit_Field_ar12_get, 100407 Implicit_Field_bt16_get, 100408 Implicit_Field_bs16_get, 100409 Implicit_Field_br16_get, 100410 Implicit_Field_brall_get 100411}; 100412 100413static xtensa_set_field_fn 100414Slot_gp_slot2_set_field_fns[] = { 100415 Field_t_Slot_gp_slot2_set, 100416 0, 100417 0, 100418 0, 100419 0, 100420 Field_s_Slot_gp_slot2_set, 100421 0, 100422 0, 100423 0, 100424 0, 100425 0, 100426 0, 100427 0, 100428 Field_op2_Slot_gp_slot2_set, 100429 Field_r_Slot_gp_slot2_set, 100430 0, 100431 0, 100432 Field_sae_Slot_gp_slot2_set, 100433 0, 100434 0, 100435 0, 100436 0, 100437 0, 100438 0, 100439 0, 100440 0, 100441 0, 100442 0, 100443 0, 100444 0, 100445 0, 100446 0, 100447 0, 100448 0, 100449 Field_imm7_Slot_gp_slot2_set, 100450 0, 100451 0, 100452 0, 100453 0, 100454 0, 100455 0, 100456 0, 100457 0, 100458 0, 100459 0, 100460 0, 100461 0, 100462 0, 100463 0, 100464 Field_dsp340050b49a6c_fld2029_Slot_gp_slot2_set, 100465 Field_dsp340050b49a6c_fld2030_Slot_gp_slot2_set, 100466 Field_dsp340050b49a6c_fld2032_Slot_gp_slot2_set, 100467 0, 100468 0, 100469 0, 100470 0, 100471 Field_dsp340050b49a6c_fld2039_Slot_gp_slot2_set, 100472 0, 100473 Field_dsp340050b49a6c_fld2041_Slot_gp_slot2_set, 100474 0, 100475 0, 100476 Field_dsp340050b49a6c_fld2044_Slot_gp_slot2_set, 100477 Field_dsp340050b49a6c_fld2045_Slot_gp_slot2_set, 100478 Field_dsp340050b49a6c_fld2046_Slot_gp_slot2_set, 100479 Field_dsp340050b49a6c_fld2047_Slot_gp_slot2_set, 100480 0, 100481 Field_dsp340050b49a6c_fld2049_Slot_gp_slot2_set, 100482 Field_dsp340050b49a6c_fld2050_Slot_gp_slot2_set, 100483 Field_dsp340050b49a6c_fld2051_Slot_gp_slot2_set, 100484 Field_dsp340050b49a6c_fld2052_Slot_gp_slot2_set, 100485 0, 100486 0, 100487 Field_dsp340050b49a6c_fld2055_Slot_gp_slot2_set, 100488 Field_dsp340050b49a6c_fld2056_Slot_gp_slot2_set, 100489 0, 100490 0, 100491 0, 100492 0, 100493 0, 100494 0, 100495 0, 100496 0, 100497 0, 100498 0, 100499 0, 100500 0, 100501 0, 100502 0, 100503 0, 100504 0, 100505 0, 100506 0, 100507 0, 100508 0, 100509 0, 100510 0, 100511 0, 100512 0, 100513 0, 100514 0, 100515 0, 100516 0, 100517 0, 100518 0, 100519 0, 100520 0, 100521 0, 100522 0, 100523 0, 100524 0, 100525 0, 100526 0, 100527 0, 100528 0, 100529 0, 100530 0, 100531 0, 100532 0, 100533 0, 100534 0, 100535 0, 100536 0, 100537 0, 100538 0, 100539 0, 100540 0, 100541 0, 100542 0, 100543 0, 100544 0, 100545 0, 100546 0, 100547 0, 100548 0, 100549 0, 100550 0, 100551 0, 100552 0, 100553 0, 100554 0, 100555 0, 100556 0, 100557 0, 100558 0, 100559 0, 100560 0, 100561 0, 100562 0, 100563 0, 100564 0, 100565 0, 100566 0, 100567 0, 100568 0, 100569 0, 100570 0, 100571 0, 100572 0, 100573 0, 100574 0, 100575 0, 100576 0, 100577 0, 100578 0, 100579 0, 100580 0, 100581 0, 100582 0, 100583 0, 100584 0, 100585 0, 100586 0, 100587 0, 100588 0, 100589 0, 100590 0, 100591 0, 100592 0, 100593 0, 100594 0, 100595 0, 100596 0, 100597 0, 100598 0, 100599 0, 100600 0, 100601 0, 100602 0, 100603 0, 100604 0, 100605 0, 100606 0, 100607 0, 100608 0, 100609 0, 100610 0, 100611 0, 100612 0, 100613 0, 100614 0, 100615 0, 100616 0, 100617 0, 100618 0, 100619 0, 100620 0, 100621 0, 100622 0, 100623 0, 100624 0, 100625 0, 100626 0, 100627 0, 100628 0, 100629 0, 100630 0, 100631 0, 100632 0, 100633 0, 100634 0, 100635 0, 100636 0, 100637 0, 100638 0, 100639 0, 100640 0, 100641 0, 100642 0, 100643 0, 100644 0, 100645 0, 100646 0, 100647 0, 100648 0, 100649 0, 100650 0, 100651 0, 100652 0, 100653 0, 100654 0, 100655 0, 100656 0, 100657 0, 100658 0, 100659 0, 100660 0, 100661 0, 100662 0, 100663 0, 100664 0, 100665 0, 100666 0, 100667 0, 100668 0, 100669 0, 100670 0, 100671 0, 100672 0, 100673 0, 100674 0, 100675 0, 100676 0, 100677 0, 100678 0, 100679 0, 100680 0, 100681 0, 100682 Field_op0_s3_Slot_gp_slot2_set, 100683 Field_dsp340050b49a6c_fld2025_Slot_gp_slot2_set, 100684 Field_dsp340050b49a6c_fld2027_Slot_gp_slot2_set, 100685 Field_dsp340050b49a6c_fld2258gp_slot2_Slot_gp_slot2_set, 100686 Field_dsp340050b49a6c_fld2259gp_slot2_Slot_gp_slot2_set, 100687 Field_dsp340050b49a6c_fld2260gp_slot2_Slot_gp_slot2_set, 100688 Field_dsp340050b49a6c_fld2261gp_slot2_Slot_gp_slot2_set, 100689 Field_dsp340050b49a6c_fld2262gp_slot2_Slot_gp_slot2_set, 100690 Field_dsp340050b49a6c_fld2263gp_slot2_Slot_gp_slot2_set, 100691 Field_dsp340050b49a6c_fld2264gp_slot2_Slot_gp_slot2_set, 100692 Field_dsp340050b49a6c_fld2266gp_slot2_Slot_gp_slot2_set, 100693 Field_dsp340050b49a6c_fld2267gp_slot2_Slot_gp_slot2_set, 100694 Field_dsp340050b49a6c_fld2268gp_slot2_Slot_gp_slot2_set, 100695 Field_dsp340050b49a6c_fld2269gp_slot2_Slot_gp_slot2_set, 100696 Field_dsp340050b49a6c_fld2270gp_slot2_Slot_gp_slot2_set, 100697 Field_dsp340050b49a6c_fld2271gp_slot2_Slot_gp_slot2_set, 100698 Field_dsp340050b49a6c_fld2272_Slot_gp_slot2_set, 100699 Field_dsp340050b49a6c_fld2273gp_slot2_Slot_gp_slot2_set, 100700 Field_dsp340050b49a6c_fld2274gp_slot2_Slot_gp_slot2_set, 100701 Field_dsp340050b49a6c_fld2275gp_slot2_Slot_gp_slot2_set, 100702 Field_dsp340050b49a6c_fld2277gp_slot2_Slot_gp_slot2_set, 100703 Field_dsp340050b49a6c_fld2278gp_slot2_Slot_gp_slot2_set, 100704 Field_dsp340050b49a6c_fld2279gp_slot2_Slot_gp_slot2_set, 100705 Field_dsp340050b49a6c_fld2280gp_slot2_Slot_gp_slot2_set, 100706 Field_dsp340050b49a6c_fld2281gp_slot2_Slot_gp_slot2_set, 100707 Field_dsp340050b49a6c_fld2282gp_slot2_Slot_gp_slot2_set, 100708 Field_dsp340050b49a6c_fld2283gp_slot2_Slot_gp_slot2_set, 100709 Field_dsp340050b49a6c_fld2284gp_slot2_Slot_gp_slot2_set, 100710 Field_dsp340050b49a6c_fld2286gp_slot2_Slot_gp_slot2_set, 100711 Field_dsp340050b49a6c_fld2287gp_slot2_Slot_gp_slot2_set, 100712 Field_dsp340050b49a6c_fld2288gp_slot2_Slot_gp_slot2_set, 100713 Field_dsp340050b49a6c_fld2289gp_slot2_Slot_gp_slot2_set, 100714 Field_dsp340050b49a6c_fld2290gp_slot2_Slot_gp_slot2_set, 100715 Field_dsp340050b49a6c_fld2291gp_slot2_Slot_gp_slot2_set, 100716 Field_dsp340050b49a6c_fld2292gp_slot2_Slot_gp_slot2_set, 100717 Field_dsp340050b49a6c_fld2293gp_slot2_Slot_gp_slot2_set, 100718 Field_dsp340050b49a6c_fld2294gp_slot2_Slot_gp_slot2_set, 100719 Field_dsp340050b49a6c_fld2295gp_slot2_Slot_gp_slot2_set, 100720 Field_dsp340050b49a6c_fld2296gp_slot2_Slot_gp_slot2_set, 100721 Field_dsp340050b49a6c_fld2297gp_slot2_Slot_gp_slot2_set, 100722 Field_dsp340050b49a6c_fld2298gp_slot2_Slot_gp_slot2_set, 100723 Field_dsp340050b49a6c_fld2299gp_slot2_Slot_gp_slot2_set, 100724 Field_dsp340050b49a6c_fld2300gp_slot2_Slot_gp_slot2_set, 100725 Field_dsp340050b49a6c_fld2301gp_slot2_Slot_gp_slot2_set, 100726 Field_dsp340050b49a6c_fld2302_Slot_gp_slot2_set, 100727 Field_dsp340050b49a6c_fld2303gp_slot2_Slot_gp_slot2_set, 100728 Field_dsp340050b49a6c_fld2304gp_slot2_Slot_gp_slot2_set, 100729 Field_dsp340050b49a6c_fld2305_Slot_gp_slot2_set, 100730 Field_dsp340050b49a6c_fld2306gp_slot2_Slot_gp_slot2_set, 100731 Field_dsp340050b49a6c_fld2308gp_slot2_Slot_gp_slot2_set, 100732 Field_dsp340050b49a6c_fld2309gp_slot2_Slot_gp_slot2_set, 100733 Field_dsp340050b49a6c_fld2310gp_slot2_Slot_gp_slot2_set, 100734 Field_dsp340050b49a6c_fld2312gp_slot2_Slot_gp_slot2_set, 100735 Field_dsp340050b49a6c_fld2313_Slot_gp_slot2_set, 100736 Field_dsp340050b49a6c_fld2314gp_slot2_Slot_gp_slot2_set, 100737 Field_dsp340050b49a6c_fld2316gp_slot2_Slot_gp_slot2_set, 100738 Field_dsp340050b49a6c_fld2317gp_slot2_Slot_gp_slot2_set, 100739 Field_dsp340050b49a6c_fld2318gp_slot2_Slot_gp_slot2_set, 100740 Field_dsp340050b49a6c_fld2319gp_slot2_Slot_gp_slot2_set, 100741 Field_dsp340050b49a6c_fld2320gp_slot2_Slot_gp_slot2_set, 100742 Field_dsp340050b49a6c_fld2321gp_slot2_Slot_gp_slot2_set, 100743 Field_dsp340050b49a6c_fld2322gp_slot2_Slot_gp_slot2_set, 100744 Field_dsp340050b49a6c_fld2323gp_slot2_Slot_gp_slot2_set, 100745 Field_dsp340050b49a6c_fld2324gp_slot2_Slot_gp_slot2_set, 100746 Field_dsp340050b49a6c_fld2325gp_slot2_Slot_gp_slot2_set, 100747 Field_dsp340050b49a6c_fld2326gp_slot2_Slot_gp_slot2_set, 100748 Field_dsp340050b49a6c_fld2327gp_slot2_Slot_gp_slot2_set, 100749 Field_dsp340050b49a6c_fld2328gp_slot2_Slot_gp_slot2_set, 100750 Field_dsp340050b49a6c_fld2329gp_slot2_Slot_gp_slot2_set, 100751 Field_dsp340050b49a6c_fld2330gp_slot2_Slot_gp_slot2_set, 100752 Field_dsp340050b49a6c_fld2331gp_slot2_Slot_gp_slot2_set, 100753 Field_dsp340050b49a6c_fld2332gp_slot2_Slot_gp_slot2_set, 100754 Field_dsp340050b49a6c_fld2333gp_slot2_Slot_gp_slot2_set, 100755 Field_dsp340050b49a6c_fld2334gp_slot2_Slot_gp_slot2_set, 100756 Field_dsp340050b49a6c_fld2335gp_slot2_Slot_gp_slot2_set, 100757 Field_dsp340050b49a6c_fld2336gp_slot2_Slot_gp_slot2_set, 100758 Field_dsp340050b49a6c_fld2337gp_slot2_Slot_gp_slot2_set, 100759 Field_dsp340050b49a6c_fld2338gp_slot2_Slot_gp_slot2_set, 100760 Field_dsp340050b49a6c_fld2339gp_slot2_Slot_gp_slot2_set, 100761 Field_dsp340050b49a6c_fld2340gp_slot2_Slot_gp_slot2_set, 100762 Field_dsp340050b49a6c_fld2341gp_slot2_Slot_gp_slot2_set, 100763 Field_dsp340050b49a6c_fld2342gp_slot2_Slot_gp_slot2_set, 100764 Field_dsp340050b49a6c_fld2343gp_slot2_Slot_gp_slot2_set, 100765 Field_dsp340050b49a6c_fld2344gp_slot2_Slot_gp_slot2_set, 100766 Field_dsp340050b49a6c_fld2345gp_slot2_Slot_gp_slot2_set, 100767 Field_dsp340050b49a6c_fld2346gp_slot2_Slot_gp_slot2_set, 100768 Field_dsp340050b49a6c_fld2347gp_slot2_Slot_gp_slot2_set, 100769 Field_dsp340050b49a6c_fld2348gp_slot2_Slot_gp_slot2_set, 100770 Field_dsp340050b49a6c_fld2349gp_slot2_Slot_gp_slot2_set, 100771 Field_dsp340050b49a6c_fld2350gp_slot2_Slot_gp_slot2_set, 100772 Field_dsp340050b49a6c_fld2351gp_slot2_Slot_gp_slot2_set, 100773 Field_dsp340050b49a6c_fld2352gp_slot2_Slot_gp_slot2_set, 100774 Field_dsp340050b49a6c_fld2353gp_slot2_Slot_gp_slot2_set, 100775 Field_dsp340050b49a6c_fld2354gp_slot2_Slot_gp_slot2_set, 100776 Field_dsp340050b49a6c_fld2355gp_slot2_Slot_gp_slot2_set, 100777 Field_dsp340050b49a6c_fld2356gp_slot2_Slot_gp_slot2_set, 100778 Field_dsp340050b49a6c_fld2357gp_slot2_Slot_gp_slot2_set, 100779 Field_dsp340050b49a6c_fld2358gp_slot2_Slot_gp_slot2_set, 100780 Field_dsp340050b49a6c_fld2359gp_slot2_Slot_gp_slot2_set, 100781 Field_dsp340050b49a6c_fld2361gp_slot2_Slot_gp_slot2_set, 100782 Field_dsp340050b49a6c_fld2362gp_slot2_Slot_gp_slot2_set, 100783 Field_dsp340050b49a6c_fld2364gp_slot2_Slot_gp_slot2_set, 100784 Field_dsp340050b49a6c_fld2366gp_slot2_Slot_gp_slot2_set, 100785 Field_dsp340050b49a6c_fld2368gp_slot2_Slot_gp_slot2_set, 100786 Field_dsp340050b49a6c_fld2369gp_slot2_Slot_gp_slot2_set, 100787 Field_dsp340050b49a6c_fld2370gp_slot2_Slot_gp_slot2_set, 100788 Field_dsp340050b49a6c_fld2371gp_slot2_Slot_gp_slot2_set, 100789 Field_dsp340050b49a6c_fld2372gp_slot2_Slot_gp_slot2_set, 100790 Field_dsp340050b49a6c_fld2373gp_slot2_Slot_gp_slot2_set, 100791 Field_dsp340050b49a6c_fld2374gp_slot2_Slot_gp_slot2_set, 100792 Field_dsp340050b49a6c_fld2375gp_slot2_Slot_gp_slot2_set, 100793 Field_dsp340050b49a6c_fld2376gp_slot2_Slot_gp_slot2_set, 100794 Field_dsp340050b49a6c_fld2378gp_slot2_Slot_gp_slot2_set, 100795 Field_dsp340050b49a6c_fld2379gp_slot2_Slot_gp_slot2_set, 100796 Field_dsp340050b49a6c_fld2381gp_slot2_Slot_gp_slot2_set, 100797 Field_dsp340050b49a6c_fld2383gp_slot2_Slot_gp_slot2_set, 100798 Field_dsp340050b49a6c_fld2384_Slot_gp_slot2_set, 100799 Field_dsp340050b49a6c_fld2385gp_slot2_Slot_gp_slot2_set, 100800 Field_dsp340050b49a6c_fld2386_Slot_gp_slot2_set, 100801 Field_dsp340050b49a6c_fld2387gp_slot2_Slot_gp_slot2_set, 100802 Field_dsp340050b49a6c_fld2388gp_slot2_Slot_gp_slot2_set, 100803 Field_dsp340050b49a6c_fld2389gp_slot2_Slot_gp_slot2_set, 100804 Field_dsp340050b49a6c_fld3663gp_slot2_Slot_gp_slot2_set, 100805 Field_dsp340050b49a6c_fld3664gp_slot2_Slot_gp_slot2_set, 100806 Field_dsp340050b49a6c_fld3665gp_slot2_Slot_gp_slot2_set, 100807 Field_dsp340050b49a6c_fld3666_Slot_gp_slot2_set, 100808 Field_dsp340050b49a6c_fld3667gp_slot2_Slot_gp_slot2_set, 100809 Field_dsp340050b49a6c_fld3668gp_slot2_Slot_gp_slot2_set, 100810 Field_dsp340050b49a6c_fld3669gp_slot2_Slot_gp_slot2_set, 100811 Field_dsp340050b49a6c_fld3670gp_slot2_Slot_gp_slot2_set, 100812 Field_dsp340050b49a6c_fld3671gp_slot2_Slot_gp_slot2_set, 100813 Field_dsp340050b49a6c_fld3673gp_slot2_Slot_gp_slot2_set, 100814 Field_dsp340050b49a6c_fld3674gp_slot2_Slot_gp_slot2_set, 100815 Field_dsp340050b49a6c_fld3675gp_slot2_Slot_gp_slot2_set, 100816 Field_dsp340050b49a6c_fld3676gp_slot2_Slot_gp_slot2_set, 100817 Field_dsp340050b49a6c_fld3678gp_slot2_Slot_gp_slot2_set, 100818 Field_dsp340050b49a6c_fld3679gp_slot2_Slot_gp_slot2_set, 100819 Field_dsp340050b49a6c_fld3680gp_slot2_Slot_gp_slot2_set, 100820 0, 100821 0, 100822 0, 100823 0, 100824 0, 100825 0, 100826 0, 100827 0, 100828 0, 100829 0, 100830 0, 100831 0, 100832 0, 100833 0, 100834 0, 100835 0, 100836 0, 100837 0, 100838 0, 100839 0, 100840 0, 100841 0, 100842 0, 100843 0, 100844 0, 100845 0, 100846 0, 100847 0, 100848 0, 100849 0, 100850 0, 100851 0, 100852 0, 100853 0, 100854 0, 100855 0, 100856 0, 100857 0, 100858 0, 100859 0, 100860 0, 100861 0, 100862 0, 100863 0, 100864 0, 100865 0, 100866 0, 100867 0, 100868 0, 100869 0, 100870 0, 100871 0, 100872 0, 100873 0, 100874 0, 100875 0, 100876 0, 100877 0, 100878 0, 100879 0, 100880 0, 100881 0, 100882 0, 100883 0, 100884 0, 100885 0, 100886 0, 100887 0, 100888 0, 100889 0, 100890 0, 100891 0, 100892 0, 100893 0, 100894 0, 100895 0, 100896 0, 100897 0, 100898 0, 100899 0, 100900 0, 100901 0, 100902 0, 100903 0, 100904 0, 100905 0, 100906 0, 100907 0, 100908 0, 100909 0, 100910 0, 100911 0, 100912 0, 100913 0, 100914 0, 100915 0, 100916 0, 100917 0, 100918 0, 100919 0, 100920 0, 100921 0, 100922 0, 100923 0, 100924 0, 100925 0, 100926 0, 100927 0, 100928 0, 100929 0, 100930 0, 100931 0, 100932 0, 100933 0, 100934 0, 100935 0, 100936 0, 100937 0, 100938 0, 100939 0, 100940 0, 100941 0, 100942 0, 100943 0, 100944 0, 100945 0, 100946 0, 100947 0, 100948 0, 100949 0, 100950 0, 100951 0, 100952 0, 100953 0, 100954 0, 100955 0, 100956 0, 100957 0, 100958 0, 100959 0, 100960 0, 100961 0, 100962 0, 100963 0, 100964 0, 100965 0, 100966 0, 100967 0, 100968 0, 100969 0, 100970 0, 100971 0, 100972 0, 100973 0, 100974 0, 100975 0, 100976 0, 100977 0, 100978 0, 100979 0, 100980 0, 100981 0, 100982 0, 100983 0, 100984 0, 100985 0, 100986 0, 100987 0, 100988 0, 100989 0, 100990 0, 100991 0, 100992 0, 100993 0, 100994 0, 100995 0, 100996 0, 100997 0, 100998 0, 100999 0, 101000 0, 101001 0, 101002 0, 101003 0, 101004 0, 101005 0, 101006 0, 101007 0, 101008 0, 101009 0, 101010 0, 101011 0, 101012 0, 101013 0, 101014 0, 101015 0, 101016 0, 101017 0, 101018 0, 101019 0, 101020 0, 101021 0, 101022 0, 101023 0, 101024 0, 101025 0, 101026 0, 101027 0, 101028 0, 101029 0, 101030 0, 101031 0, 101032 0, 101033 0, 101034 0, 101035 0, 101036 0, 101037 0, 101038 0, 101039 0, 101040 0, 101041 0, 101042 0, 101043 0, 101044 0, 101045 0, 101046 0, 101047 0, 101048 0, 101049 0, 101050 0, 101051 0, 101052 0, 101053 0, 101054 0, 101055 0, 101056 0, 101057 0, 101058 0, 101059 0, 101060 0, 101061 0, 101062 0, 101063 0, 101064 0, 101065 0, 101066 0, 101067 0, 101068 0, 101069 0, 101070 0, 101071 0, 101072 0, 101073 0, 101074 0, 101075 0, 101076 0, 101077 0, 101078 0, 101079 0, 101080 0, 101081 0, 101082 0, 101083 0, 101084 0, 101085 0, 101086 0, 101087 0, 101088 0, 101089 0, 101090 0, 101091 0, 101092 0, 101093 0, 101094 0, 101095 0, 101096 0, 101097 0, 101098 0, 101099 0, 101100 0, 101101 0, 101102 0, 101103 0, 101104 0, 101105 0, 101106 0, 101107 0, 101108 0, 101109 0, 101110 0, 101111 0, 101112 0, 101113 0, 101114 0, 101115 0, 101116 0, 101117 0, 101118 0, 101119 0, 101120 0, 101121 0, 101122 0, 101123 0, 101124 0, 101125 0, 101126 0, 101127 0, 101128 0, 101129 0, 101130 0, 101131 0, 101132 0, 101133 0, 101134 0, 101135 0, 101136 0, 101137 0, 101138 0, 101139 0, 101140 0, 101141 0, 101142 0, 101143 0, 101144 0, 101145 0, 101146 0, 101147 0, 101148 0, 101149 0, 101150 0, 101151 0, 101152 0, 101153 0, 101154 0, 101155 0, 101156 0, 101157 0, 101158 0, 101159 0, 101160 0, 101161 0, 101162 0, 101163 0, 101164 0, 101165 0, 101166 0, 101167 0, 101168 0, 101169 0, 101170 0, 101171 0, 101172 0, 101173 0, 101174 0, 101175 0, 101176 0, 101177 0, 101178 0, 101179 0, 101180 0, 101181 0, 101182 0, 101183 0, 101184 0, 101185 0, 101186 0, 101187 0, 101188 0, 101189 0, 101190 0, 101191 0, 101192 0, 101193 0, 101194 0, 101195 0, 101196 0, 101197 0, 101198 0, 101199 0, 101200 0, 101201 0, 101202 0, 101203 0, 101204 0, 101205 0, 101206 0, 101207 0, 101208 0, 101209 0, 101210 0, 101211 0, 101212 0, 101213 0, 101214 0, 101215 0, 101216 0, 101217 0, 101218 0, 101219 0, 101220 0, 101221 0, 101222 0, 101223 0, 101224 0, 101225 0, 101226 0, 101227 0, 101228 0, 101229 0, 101230 0, 101231 0, 101232 0, 101233 0, 101234 0, 101235 0, 101236 0, 101237 0, 101238 0, 101239 0, 101240 0, 101241 0, 101242 0, 101243 0, 101244 0, 101245 0, 101246 0, 101247 0, 101248 0, 101249 0, 101250 0, 101251 0, 101252 0, 101253 0, 101254 0, 101255 0, 101256 0, 101257 0, 101258 0, 101259 0, 101260 0, 101261 0, 101262 0, 101263 0, 101264 0, 101265 0, 101266 0, 101267 0, 101268 0, 101269 0, 101270 0, 101271 0, 101272 0, 101273 0, 101274 0, 101275 0, 101276 0, 101277 0, 101278 0, 101279 0, 101280 0, 101281 0, 101282 0, 101283 0, 101284 0, 101285 0, 101286 0, 101287 0, 101288 0, 101289 0, 101290 0, 101291 0, 101292 0, 101293 0, 101294 0, 101295 0, 101296 0, 101297 0, 101298 0, 101299 0, 101300 0, 101301 0, 101302 0, 101303 0, 101304 0, 101305 0, 101306 0, 101307 0, 101308 0, 101309 0, 101310 0, 101311 0, 101312 0, 101313 0, 101314 0, 101315 0, 101316 0, 101317 0, 101318 0, 101319 0, 101320 0, 101321 0, 101322 0, 101323 0, 101324 0, 101325 0, 101326 0, 101327 0, 101328 0, 101329 0, 101330 0, 101331 0, 101332 0, 101333 0, 101334 0, 101335 0, 101336 0, 101337 0, 101338 0, 101339 0, 101340 0, 101341 0, 101342 0, 101343 0, 101344 0, 101345 0, 101346 0, 101347 0, 101348 0, 101349 0, 101350 0, 101351 0, 101352 0, 101353 0, 101354 0, 101355 0, 101356 0, 101357 0, 101358 0, 101359 0, 101360 0, 101361 0, 101362 0, 101363 0, 101364 0, 101365 0, 101366 0, 101367 0, 101368 0, 101369 0, 101370 0, 101371 0, 101372 0, 101373 0, 101374 0, 101375 0, 101376 0, 101377 0, 101378 0, 101379 0, 101380 0, 101381 0, 101382 0, 101383 0, 101384 0, 101385 0, 101386 0, 101387 0, 101388 0, 101389 0, 101390 0, 101391 0, 101392 0, 101393 0, 101394 0, 101395 0, 101396 0, 101397 0, 101398 0, 101399 0, 101400 0, 101401 0, 101402 0, 101403 0, 101404 0, 101405 0, 101406 0, 101407 0, 101408 0, 101409 0, 101410 0, 101411 0, 101412 0, 101413 0, 101414 0, 101415 0, 101416 0, 101417 0, 101418 0, 101419 0, 101420 0, 101421 0, 101422 0, 101423 0, 101424 0, 101425 0, 101426 0, 101427 0, 101428 0, 101429 0, 101430 0, 101431 0, 101432 0, 101433 0, 101434 0, 101435 0, 101436 0, 101437 0, 101438 0, 101439 0, 101440 0, 101441 0, 101442 0, 101443 0, 101444 0, 101445 0, 101446 0, 101447 0, 101448 0, 101449 0, 101450 0, 101451 0, 101452 0, 101453 0, 101454 0, 101455 0, 101456 0, 101457 0, 101458 0, 101459 0, 101460 0, 101461 0, 101462 0, 101463 0, 101464 0, 101465 0, 101466 0, 101467 0, 101468 0, 101469 0, 101470 0, 101471 0, 101472 0, 101473 0, 101474 0, 101475 0, 101476 0, 101477 0, 101478 0, 101479 0, 101480 0, 101481 0, 101482 0, 101483 0, 101484 0, 101485 0, 101486 0, 101487 0, 101488 0, 101489 0, 101490 0, 101491 0, 101492 0, 101493 0, 101494 0, 101495 0, 101496 0, 101497 0, 101498 0, 101499 0, 101500 0, 101501 0, 101502 0, 101503 0, 101504 0, 101505 0, 101506 0, 101507 0, 101508 0, 101509 0, 101510 0, 101511 0, 101512 0, 101513 0, 101514 0, 101515 0, 101516 0, 101517 0, 101518 0, 101519 0, 101520 0, 101521 0, 101522 0, 101523 0, 101524 0, 101525 0, 101526 0, 101527 0, 101528 0, 101529 0, 101530 0, 101531 0, 101532 0, 101533 0, 101534 0, 101535 0, 101536 0, 101537 0, 101538 0, 101539 0, 101540 0, 101541 0, 101542 0, 101543 0, 101544 0, 101545 0, 101546 0, 101547 0, 101548 0, 101549 0, 101550 0, 101551 0, 101552 0, 101553 0, 101554 0, 101555 0, 101556 0, 101557 0, 101558 0, 101559 0, 101560 0, 101561 0, 101562 0, 101563 0, 101564 0, 101565 0, 101566 0, 101567 0, 101568 0, 101569 0, 101570 0, 101571 0, 101572 0, 101573 0, 101574 0, 101575 0, 101576 0, 101577 0, 101578 0, 101579 0, 101580 0, 101581 0, 101582 0, 101583 0, 101584 0, 101585 0, 101586 0, 101587 0, 101588 0, 101589 0, 101590 0, 101591 0, 101592 0, 101593 0, 101594 0, 101595 0, 101596 0, 101597 0, 101598 0, 101599 0, 101600 0, 101601 0, 101602 0, 101603 0, 101604 0, 101605 0, 101606 0, 101607 0, 101608 0, 101609 0, 101610 0, 101611 0, 101612 0, 101613 0, 101614 0, 101615 0, 101616 0, 101617 0, 101618 0, 101619 0, 101620 0, 101621 0, 101622 0, 101623 0, 101624 0, 101625 0, 101626 0, 101627 0, 101628 0, 101629 0, 101630 0, 101631 0, 101632 0, 101633 0, 101634 0, 101635 0, 101636 0, 101637 0, 101638 0, 101639 0, 101640 0, 101641 0, 101642 0, 101643 0, 101644 0, 101645 0, 101646 0, 101647 0, 101648 0, 101649 0, 101650 0, 101651 0, 101652 0, 101653 0, 101654 0, 101655 0, 101656 0, 101657 0, 101658 0, 101659 0, 101660 0, 101661 0, 101662 0, 101663 0, 101664 0, 101665 0, 101666 0, 101667 0, 101668 0, 101669 0, 101670 0, 101671 0, 101672 0, 101673 0, 101674 0, 101675 0, 101676 0, 101677 0, 101678 0, 101679 0, 101680 0, 101681 0, 101682 0, 101683 0, 101684 0, 101685 0, 101686 0, 101687 0, 101688 0, 101689 0, 101690 0, 101691 0, 101692 0, 101693 0, 101694 0, 101695 0, 101696 0, 101697 0, 101698 0, 101699 0, 101700 0, 101701 0, 101702 0, 101703 0, 101704 0, 101705 0, 101706 0, 101707 0, 101708 0, 101709 0, 101710 0, 101711 0, 101712 0, 101713 0, 101714 0, 101715 0, 101716 0, 101717 0, 101718 0, 101719 0, 101720 0, 101721 0, 101722 0, 101723 0, 101724 0, 101725 0, 101726 0, 101727 0, 101728 0, 101729 0, 101730 0, 101731 0, 101732 0, 101733 0, 101734 0, 101735 0, 101736 0, 101737 0, 101738 0, 101739 0, 101740 0, 101741 0, 101742 0, 101743 0, 101744 0, 101745 0, 101746 0, 101747 0, 101748 0, 101749 0, 101750 0, 101751 0, 101752 0, 101753 0, 101754 0, 101755 0, 101756 0, 101757 0, 101758 0, 101759 0, 101760 0, 101761 0, 101762 0, 101763 0, 101764 0, 101765 0, 101766 0, 101767 0, 101768 0, 101769 0, 101770 0, 101771 0, 101772 0, 101773 0, 101774 0, 101775 0, 101776 0, 101777 0, 101778 0, 101779 0, 101780 0, 101781 0, 101782 0, 101783 0, 101784 0, 101785 0, 101786 0, 101787 0, 101788 0, 101789 0, 101790 0, 101791 0, 101792 0, 101793 0, 101794 0, 101795 0, 101796 0, 101797 0, 101798 0, 101799 0, 101800 0, 101801 0, 101802 0, 101803 0, 101804 0, 101805 0, 101806 0, 101807 0, 101808 0, 101809 0, 101810 0, 101811 0, 101812 0, 101813 0, 101814 0, 101815 0, 101816 0, 101817 0, 101818 0, 101819 0, 101820 0, 101821 0, 101822 0, 101823 0, 101824 0, 101825 0, 101826 0, 101827 0, 101828 0, 101829 0, 101830 0, 101831 0, 101832 0, 101833 0, 101834 0, 101835 0, 101836 0, 101837 0, 101838 0, 101839 0, 101840 0, 101841 0, 101842 0, 101843 0, 101844 0, 101845 0, 101846 0, 101847 0, 101848 0, 101849 0, 101850 0, 101851 0, 101852 0, 101853 0, 101854 0, 101855 0, 101856 0, 101857 0, 101858 0, 101859 0, 101860 0, 101861 0, 101862 0, 101863 0, 101864 0, 101865 0, 101866 0, 101867 0, 101868 0, 101869 0, 101870 0, 101871 0, 101872 0, 101873 0, 101874 0, 101875 0, 101876 0, 101877 0, 101878 0, 101879 0, 101880 0, 101881 0, 101882 0, 101883 0, 101884 0, 101885 0, 101886 0, 101887 0, 101888 0, 101889 0, 101890 0, 101891 0, 101892 0, 101893 0, 101894 0, 101895 0, 101896 0, 101897 0, 101898 0, 101899 0, 101900 0, 101901 0, 101902 0, 101903 0, 101904 0, 101905 0, 101906 0, 101907 0, 101908 0, 101909 0, 101910 0, 101911 0, 101912 0, 101913 0, 101914 0, 101915 0, 101916 0, 101917 0, 101918 0, 101919 0, 101920 0, 101921 0, 101922 0, 101923 0, 101924 0, 101925 0, 101926 0, 101927 0, 101928 0, 101929 0, 101930 0, 101931 0, 101932 0, 101933 0, 101934 0, 101935 0, 101936 0, 101937 0, 101938 0, 101939 0, 101940 0, 101941 0, 101942 0, 101943 0, 101944 0, 101945 0, 101946 0, 101947 0, 101948 0, 101949 0, 101950 0, 101951 0, 101952 0, 101953 0, 101954 0, 101955 0, 101956 0, 101957 0, 101958 0, 101959 0, 101960 0, 101961 0, 101962 0, 101963 0, 101964 0, 101965 0, 101966 0, 101967 0, 101968 0, 101969 0, 101970 0, 101971 0, 101972 0, 101973 0, 101974 0, 101975 0, 101976 0, 101977 0, 101978 0, 101979 0, 101980 0, 101981 0, 101982 0, 101983 0, 101984 0, 101985 0, 101986 0, 101987 0, 101988 0, 101989 0, 101990 0, 101991 0, 101992 0, 101993 0, 101994 0, 101995 0, 101996 0, 101997 0, 101998 0, 101999 0, 102000 0, 102001 0, 102002 0, 102003 0, 102004 0, 102005 0, 102006 0, 102007 0, 102008 0, 102009 0, 102010 0, 102011 0, 102012 0, 102013 0, 102014 0, 102015 0, 102016 0, 102017 0, 102018 0, 102019 0, 102020 0, 102021 0, 102022 0, 102023 0, 102024 0, 102025 0, 102026 0, 102027 0, 102028 0, 102029 0, 102030 0, 102031 0, 102032 0, 102033 0, 102034 0, 102035 0, 102036 0, 102037 0, 102038 0, 102039 0, 102040 0, 102041 0, 102042 0, 102043 0, 102044 0, 102045 0, 102046 0, 102047 0, 102048 0, 102049 0, 102050 0, 102051 0, 102052 0, 102053 0, 102054 0, 102055 0, 102056 0, 102057 0, 102058 0, 102059 0, 102060 0, 102061 0, 102062 0, 102063 0, 102064 0, 102065 0, 102066 0, 102067 0, 102068 0, 102069 0, 102070 0, 102071 0, 102072 0, 102073 0, 102074 0, 102075 0, 102076 0, 102077 0, 102078 0, 102079 0, 102080 0, 102081 0, 102082 0, 102083 0, 102084 0, 102085 0, 102086 0, 102087 0, 102088 0, 102089 0, 102090 0, 102091 0, 102092 0, 102093 0, 102094 0, 102095 0, 102096 0, 102097 0, 102098 0, 102099 0, 102100 0, 102101 0, 102102 0, 102103 0, 102104 0, 102105 0, 102106 0, 102107 0, 102108 0, 102109 0, 102110 0, 102111 0, 102112 0, 102113 0, 102114 0, 102115 0, 102116 0, 102117 0, 102118 0, 102119 0, 102120 0, 102121 0, 102122 0, 102123 0, 102124 0, 102125 0, 102126 0, 102127 0, 102128 0, 102129 0, 102130 0, 102131 0, 102132 0, 102133 0, 102134 0, 102135 0, 102136 0, 102137 0, 102138 0, 102139 0, 102140 Implicit_Field_set, 102141 Implicit_Field_set, 102142 Implicit_Field_set, 102143 Implicit_Field_set, 102144 Implicit_Field_set, 102145 Implicit_Field_set, 102146 Implicit_Field_set, 102147 Implicit_Field_set 102148}; 102149 102150static xtensa_get_field_fn 102151Slot_gp_slot1_get_field_fns[] = { 102152 0, 102153 0, 102154 0, 102155 0, 102156 0, 102157 Field_s_Slot_gp_slot1_get, 102158 0, 102159 0, 102160 0, 102161 0, 102162 0, 102163 0, 102164 0, 102165 0, 102166 0, 102167 0, 102168 0, 102169 0, 102170 0, 102171 0, 102172 0, 102173 0, 102174 0, 102175 0, 102176 0, 102177 0, 102178 0, 102179 0, 102180 0, 102181 0, 102182 0, 102183 0, 102184 0, 102185 0, 102186 0, 102187 0, 102188 0, 102189 0, 102190 0, 102191 0, 102192 0, 102193 0, 102194 0, 102195 0, 102196 0, 102197 0, 102198 0, 102199 0, 102200 0, 102201 0, 102202 0, 102203 0, 102204 0, 102205 0, 102206 0, 102207 0, 102208 0, 102209 0, 102210 0, 102211 0, 102212 0, 102213 0, 102214 0, 102215 Field_dsp340050b49a6c_fld2046_Slot_gp_slot1_get, 102216 0, 102217 Field_dsp340050b49a6c_fld2048_Slot_gp_slot1_get, 102218 Field_dsp340050b49a6c_fld2049_Slot_gp_slot1_get, 102219 Field_dsp340050b49a6c_fld2050_Slot_gp_slot1_get, 102220 0, 102221 0, 102222 0, 102223 0, 102224 0, 102225 0, 102226 0, 102227 0, 102228 0, 102229 0, 102230 0, 102231 0, 102232 0, 102233 0, 102234 0, 102235 0, 102236 0, 102237 0, 102238 0, 102239 0, 102240 0, 102241 0, 102242 0, 102243 0, 102244 0, 102245 0, 102246 0, 102247 0, 102248 0, 102249 0, 102250 0, 102251 0, 102252 0, 102253 0, 102254 0, 102255 0, 102256 0, 102257 0, 102258 0, 102259 0, 102260 0, 102261 0, 102262 0, 102263 0, 102264 0, 102265 0, 102266 0, 102267 0, 102268 0, 102269 0, 102270 0, 102271 0, 102272 0, 102273 0, 102274 0, 102275 0, 102276 0, 102277 0, 102278 0, 102279 0, 102280 0, 102281 0, 102282 0, 102283 0, 102284 0, 102285 0, 102286 0, 102287 0, 102288 0, 102289 0, 102290 0, 102291 0, 102292 0, 102293 0, 102294 0, 102295 0, 102296 0, 102297 0, 102298 0, 102299 0, 102300 0, 102301 0, 102302 0, 102303 0, 102304 0, 102305 0, 102306 0, 102307 0, 102308 0, 102309 0, 102310 0, 102311 0, 102312 0, 102313 0, 102314 0, 102315 0, 102316 0, 102317 0, 102318 0, 102319 0, 102320 0, 102321 0, 102322 0, 102323 0, 102324 0, 102325 0, 102326 0, 102327 0, 102328 0, 102329 0, 102330 0, 102331 0, 102332 0, 102333 0, 102334 0, 102335 0, 102336 0, 102337 0, 102338 0, 102339 0, 102340 0, 102341 0, 102342 0, 102343 0, 102344 0, 102345 0, 102346 0, 102347 0, 102348 0, 102349 0, 102350 0, 102351 0, 102352 0, 102353 0, 102354 0, 102355 0, 102356 0, 102357 0, 102358 0, 102359 0, 102360 0, 102361 0, 102362 0, 102363 0, 102364 0, 102365 0, 102366 0, 102367 0, 102368 0, 102369 0, 102370 0, 102371 0, 102372 0, 102373 0, 102374 0, 102375 0, 102376 0, 102377 0, 102378 0, 102379 0, 102380 0, 102381 0, 102382 0, 102383 0, 102384 0, 102385 0, 102386 0, 102387 0, 102388 0, 102389 0, 102390 0, 102391 0, 102392 0, 102393 0, 102394 0, 102395 0, 102396 0, 102397 0, 102398 0, 102399 0, 102400 0, 102401 0, 102402 0, 102403 0, 102404 0, 102405 0, 102406 0, 102407 0, 102408 0, 102409 0, 102410 0, 102411 0, 102412 0, 102413 0, 102414 0, 102415 0, 102416 0, 102417 0, 102418 0, 102419 0, 102420 0, 102421 0, 102422 0, 102423 0, 102424 0, 102425 0, 102426 0, 102427 0, 102428 0, 102429 0, 102430 0, 102431 0, 102432 0, 102433 0, 102434 0, 102435 0, 102436 0, 102437 0, 102438 0, 102439 0, 102440 0, 102441 0, 102442 0, 102443 0, 102444 0, 102445 0, 102446 0, 102447 0, 102448 0, 102449 0, 102450 0, 102451 0, 102452 0, 102453 0, 102454 0, 102455 0, 102456 0, 102457 0, 102458 0, 102459 0, 102460 0, 102461 0, 102462 0, 102463 0, 102464 0, 102465 0, 102466 0, 102467 0, 102468 0, 102469 0, 102470 0, 102471 0, 102472 0, 102473 0, 102474 0, 102475 0, 102476 0, 102477 0, 102478 0, 102479 0, 102480 0, 102481 0, 102482 0, 102483 0, 102484 0, 102485 0, 102486 0, 102487 0, 102488 0, 102489 0, 102490 0, 102491 0, 102492 0, 102493 0, 102494 0, 102495 0, 102496 0, 102497 0, 102498 0, 102499 0, 102500 0, 102501 0, 102502 0, 102503 0, 102504 0, 102505 0, 102506 0, 102507 0, 102508 0, 102509 0, 102510 0, 102511 0, 102512 0, 102513 0, 102514 0, 102515 0, 102516 0, 102517 0, 102518 0, 102519 0, 102520 0, 102521 0, 102522 0, 102523 0, 102524 0, 102525 0, 102526 0, 102527 0, 102528 0, 102529 0, 102530 0, 102531 0, 102532 0, 102533 0, 102534 0, 102535 0, 102536 0, 102537 0, 102538 0, 102539 0, 102540 0, 102541 0, 102542 0, 102543 0, 102544 0, 102545 0, 102546 0, 102547 0, 102548 0, 102549 0, 102550 0, 102551 0, 102552 0, 102553 0, 102554 0, 102555 0, 102556 0, 102557 Field_op0_s4_Slot_gp_slot1_get, 102558 Field_dsp340050b49a6c_fld2026_Slot_gp_slot1_get, 102559 Field_dsp340050b49a6c_fld2031_Slot_gp_slot1_get, 102560 Field_dsp340050b49a6c_fld2394gp_slot1_Slot_gp_slot1_get, 102561 Field_dsp340050b49a6c_fld2395gp_slot1_Slot_gp_slot1_get, 102562 Field_dsp340050b49a6c_fld2397gp_slot1_Slot_gp_slot1_get, 102563 Field_dsp340050b49a6c_fld2398gp_slot1_Slot_gp_slot1_get, 102564 Field_dsp340050b49a6c_fld2399gp_slot1_Slot_gp_slot1_get, 102565 Field_dsp340050b49a6c_fld2400gp_slot1_Slot_gp_slot1_get, 102566 Field_dsp340050b49a6c_fld2402gp_slot1_Slot_gp_slot1_get, 102567 Field_dsp340050b49a6c_fld2403gp_slot1_Slot_gp_slot1_get, 102568 Field_dsp340050b49a6c_fld2405gp_slot1_Slot_gp_slot1_get, 102569 Field_dsp340050b49a6c_fld3681gp_slot1_Slot_gp_slot1_get, 102570 Field_dsp340050b49a6c_fld3683gp_slot1_Slot_gp_slot1_get, 102571 Field_dsp340050b49a6c_fld3684gp_slot1_Slot_gp_slot1_get, 102572 Field_dsp340050b49a6c_fld3686gp_slot1_Slot_gp_slot1_get, 102573 0, 102574 0, 102575 0, 102576 0, 102577 0, 102578 0, 102579 0, 102580 0, 102581 0, 102582 0, 102583 0, 102584 0, 102585 0, 102586 0, 102587 0, 102588 0, 102589 0, 102590 0, 102591 0, 102592 0, 102593 0, 102594 0, 102595 0, 102596 0, 102597 0, 102598 0, 102599 0, 102600 0, 102601 0, 102602 0, 102603 0, 102604 0, 102605 0, 102606 0, 102607 0, 102608 0, 102609 0, 102610 0, 102611 0, 102612 0, 102613 0, 102614 0, 102615 0, 102616 0, 102617 0, 102618 0, 102619 0, 102620 0, 102621 0, 102622 0, 102623 0, 102624 0, 102625 0, 102626 0, 102627 0, 102628 0, 102629 0, 102630 0, 102631 0, 102632 0, 102633 0, 102634 0, 102635 0, 102636 0, 102637 0, 102638 0, 102639 0, 102640 0, 102641 0, 102642 0, 102643 0, 102644 0, 102645 0, 102646 0, 102647 0, 102648 0, 102649 0, 102650 0, 102651 0, 102652 0, 102653 0, 102654 0, 102655 0, 102656 0, 102657 0, 102658 0, 102659 0, 102660 0, 102661 0, 102662 0, 102663 0, 102664 0, 102665 0, 102666 0, 102667 0, 102668 0, 102669 0, 102670 0, 102671 0, 102672 0, 102673 0, 102674 0, 102675 0, 102676 0, 102677 0, 102678 0, 102679 0, 102680 0, 102681 0, 102682 0, 102683 0, 102684 0, 102685 0, 102686 0, 102687 0, 102688 0, 102689 0, 102690 0, 102691 0, 102692 0, 102693 0, 102694 0, 102695 0, 102696 0, 102697 0, 102698 0, 102699 0, 102700 0, 102701 0, 102702 0, 102703 0, 102704 0, 102705 0, 102706 0, 102707 0, 102708 0, 102709 0, 102710 0, 102711 0, 102712 0, 102713 0, 102714 0, 102715 0, 102716 0, 102717 0, 102718 0, 102719 0, 102720 0, 102721 0, 102722 0, 102723 0, 102724 0, 102725 0, 102726 0, 102727 0, 102728 0, 102729 0, 102730 0, 102731 0, 102732 0, 102733 0, 102734 0, 102735 0, 102736 0, 102737 0, 102738 0, 102739 0, 102740 0, 102741 0, 102742 0, 102743 0, 102744 0, 102745 0, 102746 0, 102747 0, 102748 0, 102749 0, 102750 0, 102751 0, 102752 0, 102753 0, 102754 0, 102755 0, 102756 0, 102757 0, 102758 0, 102759 0, 102760 0, 102761 0, 102762 0, 102763 0, 102764 0, 102765 0, 102766 0, 102767 0, 102768 0, 102769 0, 102770 0, 102771 0, 102772 0, 102773 0, 102774 0, 102775 0, 102776 0, 102777 0, 102778 0, 102779 0, 102780 0, 102781 0, 102782 0, 102783 0, 102784 0, 102785 0, 102786 0, 102787 0, 102788 0, 102789 0, 102790 0, 102791 0, 102792 0, 102793 0, 102794 0, 102795 0, 102796 0, 102797 0, 102798 0, 102799 0, 102800 0, 102801 0, 102802 0, 102803 0, 102804 0, 102805 0, 102806 0, 102807 0, 102808 0, 102809 0, 102810 0, 102811 0, 102812 0, 102813 0, 102814 0, 102815 0, 102816 0, 102817 0, 102818 0, 102819 0, 102820 0, 102821 0, 102822 0, 102823 0, 102824 0, 102825 0, 102826 0, 102827 0, 102828 0, 102829 0, 102830 0, 102831 0, 102832 0, 102833 0, 102834 0, 102835 0, 102836 0, 102837 0, 102838 0, 102839 0, 102840 0, 102841 0, 102842 0, 102843 0, 102844 0, 102845 0, 102846 0, 102847 0, 102848 0, 102849 0, 102850 0, 102851 0, 102852 0, 102853 0, 102854 0, 102855 0, 102856 0, 102857 0, 102858 0, 102859 0, 102860 0, 102861 0, 102862 0, 102863 0, 102864 0, 102865 0, 102866 0, 102867 0, 102868 0, 102869 0, 102870 0, 102871 0, 102872 0, 102873 0, 102874 0, 102875 0, 102876 0, 102877 0, 102878 0, 102879 0, 102880 0, 102881 0, 102882 0, 102883 0, 102884 0, 102885 0, 102886 0, 102887 0, 102888 0, 102889 0, 102890 0, 102891 0, 102892 0, 102893 0, 102894 0, 102895 0, 102896 0, 102897 0, 102898 0, 102899 0, 102900 0, 102901 0, 102902 0, 102903 0, 102904 0, 102905 0, 102906 0, 102907 0, 102908 0, 102909 0, 102910 0, 102911 0, 102912 0, 102913 0, 102914 0, 102915 0, 102916 0, 102917 0, 102918 0, 102919 0, 102920 0, 102921 0, 102922 0, 102923 0, 102924 0, 102925 0, 102926 0, 102927 0, 102928 0, 102929 0, 102930 0, 102931 0, 102932 0, 102933 0, 102934 0, 102935 0, 102936 0, 102937 0, 102938 0, 102939 0, 102940 0, 102941 0, 102942 0, 102943 0, 102944 0, 102945 0, 102946 0, 102947 0, 102948 0, 102949 0, 102950 0, 102951 0, 102952 0, 102953 0, 102954 0, 102955 0, 102956 0, 102957 0, 102958 0, 102959 0, 102960 0, 102961 0, 102962 0, 102963 0, 102964 0, 102965 0, 102966 0, 102967 0, 102968 0, 102969 0, 102970 0, 102971 0, 102972 0, 102973 0, 102974 0, 102975 0, 102976 0, 102977 0, 102978 0, 102979 0, 102980 0, 102981 0, 102982 0, 102983 0, 102984 0, 102985 0, 102986 0, 102987 0, 102988 0, 102989 0, 102990 0, 102991 0, 102992 0, 102993 0, 102994 0, 102995 0, 102996 0, 102997 0, 102998 0, 102999 0, 103000 0, 103001 0, 103002 0, 103003 0, 103004 0, 103005 0, 103006 0, 103007 0, 103008 0, 103009 0, 103010 0, 103011 0, 103012 0, 103013 0, 103014 0, 103015 0, 103016 0, 103017 0, 103018 0, 103019 0, 103020 0, 103021 0, 103022 0, 103023 0, 103024 0, 103025 0, 103026 0, 103027 0, 103028 0, 103029 0, 103030 0, 103031 0, 103032 0, 103033 0, 103034 0, 103035 0, 103036 0, 103037 0, 103038 0, 103039 0, 103040 0, 103041 0, 103042 0, 103043 0, 103044 0, 103045 0, 103046 0, 103047 0, 103048 0, 103049 0, 103050 0, 103051 0, 103052 0, 103053 0, 103054 0, 103055 0, 103056 0, 103057 0, 103058 0, 103059 0, 103060 0, 103061 0, 103062 0, 103063 0, 103064 0, 103065 0, 103066 0, 103067 0, 103068 0, 103069 0, 103070 0, 103071 0, 103072 0, 103073 0, 103074 0, 103075 0, 103076 0, 103077 0, 103078 0, 103079 0, 103080 0, 103081 0, 103082 0, 103083 0, 103084 0, 103085 0, 103086 0, 103087 0, 103088 0, 103089 0, 103090 0, 103091 0, 103092 0, 103093 0, 103094 0, 103095 0, 103096 0, 103097 0, 103098 0, 103099 0, 103100 0, 103101 0, 103102 0, 103103 0, 103104 0, 103105 0, 103106 0, 103107 0, 103108 0, 103109 0, 103110 0, 103111 0, 103112 0, 103113 0, 103114 0, 103115 0, 103116 0, 103117 0, 103118 0, 103119 0, 103120 0, 103121 0, 103122 0, 103123 0, 103124 0, 103125 0, 103126 0, 103127 0, 103128 0, 103129 0, 103130 0, 103131 0, 103132 0, 103133 0, 103134 0, 103135 0, 103136 0, 103137 0, 103138 0, 103139 0, 103140 0, 103141 0, 103142 0, 103143 0, 103144 0, 103145 0, 103146 0, 103147 0, 103148 0, 103149 0, 103150 0, 103151 0, 103152 0, 103153 0, 103154 0, 103155 0, 103156 0, 103157 0, 103158 0, 103159 0, 103160 0, 103161 0, 103162 0, 103163 0, 103164 0, 103165 0, 103166 0, 103167 0, 103168 0, 103169 0, 103170 0, 103171 0, 103172 0, 103173 0, 103174 0, 103175 0, 103176 0, 103177 0, 103178 0, 103179 0, 103180 0, 103181 0, 103182 0, 103183 0, 103184 0, 103185 0, 103186 0, 103187 0, 103188 0, 103189 0, 103190 0, 103191 0, 103192 0, 103193 0, 103194 0, 103195 0, 103196 0, 103197 0, 103198 0, 103199 0, 103200 0, 103201 0, 103202 0, 103203 0, 103204 0, 103205 0, 103206 0, 103207 0, 103208 0, 103209 0, 103210 0, 103211 0, 103212 0, 103213 0, 103214 0, 103215 0, 103216 0, 103217 0, 103218 0, 103219 0, 103220 0, 103221 0, 103222 0, 103223 0, 103224 0, 103225 0, 103226 0, 103227 0, 103228 0, 103229 0, 103230 0, 103231 0, 103232 0, 103233 0, 103234 0, 103235 0, 103236 0, 103237 0, 103238 0, 103239 0, 103240 0, 103241 0, 103242 0, 103243 0, 103244 0, 103245 0, 103246 0, 103247 0, 103248 0, 103249 0, 103250 0, 103251 0, 103252 0, 103253 0, 103254 0, 103255 0, 103256 0, 103257 0, 103258 0, 103259 0, 103260 0, 103261 0, 103262 0, 103263 0, 103264 0, 103265 0, 103266 0, 103267 0, 103268 0, 103269 0, 103270 0, 103271 0, 103272 0, 103273 0, 103274 0, 103275 0, 103276 0, 103277 0, 103278 0, 103279 0, 103280 0, 103281 0, 103282 0, 103283 0, 103284 0, 103285 0, 103286 0, 103287 0, 103288 0, 103289 0, 103290 0, 103291 0, 103292 0, 103293 0, 103294 0, 103295 0, 103296 0, 103297 0, 103298 0, 103299 0, 103300 0, 103301 0, 103302 0, 103303 0, 103304 0, 103305 0, 103306 0, 103307 0, 103308 0, 103309 0, 103310 0, 103311 0, 103312 0, 103313 0, 103314 0, 103315 0, 103316 0, 103317 0, 103318 0, 103319 0, 103320 0, 103321 0, 103322 0, 103323 0, 103324 0, 103325 0, 103326 0, 103327 0, 103328 0, 103329 0, 103330 0, 103331 0, 103332 0, 103333 0, 103334 0, 103335 0, 103336 0, 103337 0, 103338 0, 103339 0, 103340 0, 103341 0, 103342 0, 103343 0, 103344 0, 103345 0, 103346 0, 103347 0, 103348 0, 103349 0, 103350 0, 103351 0, 103352 0, 103353 0, 103354 0, 103355 0, 103356 0, 103357 0, 103358 0, 103359 0, 103360 0, 103361 0, 103362 0, 103363 0, 103364 0, 103365 0, 103366 0, 103367 0, 103368 0, 103369 0, 103370 0, 103371 0, 103372 0, 103373 0, 103374 0, 103375 0, 103376 0, 103377 0, 103378 0, 103379 0, 103380 0, 103381 0, 103382 0, 103383 0, 103384 0, 103385 0, 103386 0, 103387 0, 103388 0, 103389 0, 103390 0, 103391 0, 103392 0, 103393 0, 103394 0, 103395 0, 103396 0, 103397 0, 103398 0, 103399 0, 103400 0, 103401 0, 103402 0, 103403 0, 103404 0, 103405 0, 103406 0, 103407 0, 103408 0, 103409 0, 103410 0, 103411 0, 103412 0, 103413 0, 103414 0, 103415 0, 103416 0, 103417 0, 103418 0, 103419 0, 103420 0, 103421 0, 103422 0, 103423 0, 103424 0, 103425 0, 103426 0, 103427 0, 103428 0, 103429 0, 103430 0, 103431 0, 103432 0, 103433 0, 103434 0, 103435 0, 103436 0, 103437 0, 103438 0, 103439 0, 103440 0, 103441 0, 103442 0, 103443 0, 103444 0, 103445 0, 103446 0, 103447 0, 103448 0, 103449 0, 103450 0, 103451 0, 103452 0, 103453 0, 103454 0, 103455 0, 103456 0, 103457 0, 103458 0, 103459 0, 103460 0, 103461 0, 103462 0, 103463 0, 103464 0, 103465 0, 103466 0, 103467 0, 103468 0, 103469 0, 103470 0, 103471 0, 103472 0, 103473 0, 103474 0, 103475 0, 103476 0, 103477 0, 103478 0, 103479 0, 103480 0, 103481 0, 103482 0, 103483 0, 103484 0, 103485 0, 103486 0, 103487 0, 103488 0, 103489 0, 103490 0, 103491 0, 103492 0, 103493 0, 103494 0, 103495 0, 103496 0, 103497 0, 103498 0, 103499 0, 103500 0, 103501 0, 103502 0, 103503 0, 103504 0, 103505 0, 103506 0, 103507 0, 103508 0, 103509 0, 103510 0, 103511 0, 103512 0, 103513 0, 103514 0, 103515 0, 103516 0, 103517 0, 103518 0, 103519 0, 103520 0, 103521 0, 103522 0, 103523 0, 103524 0, 103525 0, 103526 0, 103527 0, 103528 0, 103529 0, 103530 0, 103531 0, 103532 0, 103533 0, 103534 0, 103535 0, 103536 0, 103537 0, 103538 0, 103539 0, 103540 0, 103541 0, 103542 0, 103543 0, 103544 0, 103545 0, 103546 0, 103547 0, 103548 0, 103549 0, 103550 0, 103551 0, 103552 0, 103553 0, 103554 0, 103555 0, 103556 0, 103557 0, 103558 0, 103559 0, 103560 0, 103561 0, 103562 0, 103563 0, 103564 0, 103565 0, 103566 0, 103567 0, 103568 0, 103569 0, 103570 0, 103571 0, 103572 0, 103573 0, 103574 0, 103575 0, 103576 0, 103577 0, 103578 0, 103579 0, 103580 0, 103581 0, 103582 0, 103583 0, 103584 0, 103585 0, 103586 0, 103587 0, 103588 0, 103589 0, 103590 0, 103591 0, 103592 0, 103593 0, 103594 0, 103595 0, 103596 0, 103597 0, 103598 0, 103599 0, 103600 0, 103601 0, 103602 0, 103603 0, 103604 0, 103605 0, 103606 0, 103607 0, 103608 0, 103609 0, 103610 0, 103611 0, 103612 0, 103613 0, 103614 0, 103615 0, 103616 0, 103617 0, 103618 0, 103619 0, 103620 0, 103621 0, 103622 0, 103623 0, 103624 0, 103625 0, 103626 0, 103627 0, 103628 0, 103629 0, 103630 0, 103631 0, 103632 0, 103633 0, 103634 0, 103635 0, 103636 0, 103637 0, 103638 0, 103639 0, 103640 0, 103641 0, 103642 0, 103643 0, 103644 0, 103645 0, 103646 0, 103647 0, 103648 0, 103649 0, 103650 0, 103651 0, 103652 0, 103653 0, 103654 0, 103655 0, 103656 0, 103657 0, 103658 0, 103659 0, 103660 0, 103661 0, 103662 0, 103663 0, 103664 0, 103665 0, 103666 0, 103667 0, 103668 0, 103669 0, 103670 0, 103671 0, 103672 0, 103673 0, 103674 0, 103675 0, 103676 0, 103677 0, 103678 0, 103679 0, 103680 0, 103681 0, 103682 0, 103683 0, 103684 0, 103685 0, 103686 0, 103687 0, 103688 0, 103689 0, 103690 0, 103691 0, 103692 0, 103693 0, 103694 0, 103695 0, 103696 0, 103697 0, 103698 0, 103699 0, 103700 0, 103701 0, 103702 0, 103703 0, 103704 0, 103705 0, 103706 0, 103707 0, 103708 0, 103709 0, 103710 0, 103711 0, 103712 0, 103713 0, 103714 0, 103715 0, 103716 0, 103717 0, 103718 0, 103719 0, 103720 0, 103721 0, 103722 0, 103723 0, 103724 0, 103725 0, 103726 0, 103727 0, 103728 0, 103729 0, 103730 0, 103731 0, 103732 0, 103733 0, 103734 0, 103735 0, 103736 0, 103737 0, 103738 0, 103739 0, 103740 0, 103741 0, 103742 0, 103743 0, 103744 0, 103745 0, 103746 0, 103747 0, 103748 0, 103749 0, 103750 0, 103751 0, 103752 0, 103753 0, 103754 0, 103755 0, 103756 0, 103757 0, 103758 0, 103759 0, 103760 0, 103761 0, 103762 0, 103763 0, 103764 0, 103765 0, 103766 0, 103767 0, 103768 0, 103769 0, 103770 0, 103771 0, 103772 0, 103773 0, 103774 0, 103775 0, 103776 0, 103777 0, 103778 0, 103779 0, 103780 0, 103781 0, 103782 0, 103783 0, 103784 0, 103785 0, 103786 0, 103787 0, 103788 0, 103789 0, 103790 0, 103791 0, 103792 0, 103793 0, 103794 0, 103795 0, 103796 0, 103797 0, 103798 0, 103799 0, 103800 0, 103801 0, 103802 0, 103803 0, 103804 0, 103805 0, 103806 0, 103807 0, 103808 0, 103809 0, 103810 0, 103811 0, 103812 0, 103813 0, 103814 0, 103815 0, 103816 0, 103817 0, 103818 0, 103819 0, 103820 0, 103821 0, 103822 0, 103823 0, 103824 0, 103825 0, 103826 0, 103827 0, 103828 0, 103829 0, 103830 0, 103831 0, 103832 0, 103833 0, 103834 0, 103835 0, 103836 0, 103837 0, 103838 0, 103839 0, 103840 0, 103841 0, 103842 0, 103843 0, 103844 0, 103845 0, 103846 0, 103847 0, 103848 0, 103849 0, 103850 0, 103851 0, 103852 0, 103853 0, 103854 0, 103855 0, 103856 0, 103857 0, 103858 0, 103859 0, 103860 0, 103861 0, 103862 0, 103863 0, 103864 0, 103865 0, 103866 0, 103867 0, 103868 0, 103869 0, 103870 0, 103871 0, 103872 0, 103873 0, 103874 0, 103875 0, 103876 0, 103877 Implicit_Field_ar0_get, 103878 Implicit_Field_ar4_get, 103879 Implicit_Field_ar8_get, 103880 Implicit_Field_ar12_get, 103881 Implicit_Field_bt16_get, 103882 Implicit_Field_bs16_get, 103883 Implicit_Field_br16_get, 103884 Implicit_Field_brall_get 103885}; 103886 103887static xtensa_set_field_fn 103888Slot_gp_slot1_set_field_fns[] = { 103889 0, 103890 0, 103891 0, 103892 0, 103893 0, 103894 Field_s_Slot_gp_slot1_set, 103895 0, 103896 0, 103897 0, 103898 0, 103899 0, 103900 0, 103901 0, 103902 0, 103903 0, 103904 0, 103905 0, 103906 0, 103907 0, 103908 0, 103909 0, 103910 0, 103911 0, 103912 0, 103913 0, 103914 0, 103915 0, 103916 0, 103917 0, 103918 0, 103919 0, 103920 0, 103921 0, 103922 0, 103923 0, 103924 0, 103925 0, 103926 0, 103927 0, 103928 0, 103929 0, 103930 0, 103931 0, 103932 0, 103933 0, 103934 0, 103935 0, 103936 0, 103937 0, 103938 0, 103939 0, 103940 0, 103941 0, 103942 0, 103943 0, 103944 0, 103945 0, 103946 0, 103947 0, 103948 0, 103949 0, 103950 0, 103951 0, 103952 Field_dsp340050b49a6c_fld2046_Slot_gp_slot1_set, 103953 0, 103954 Field_dsp340050b49a6c_fld2048_Slot_gp_slot1_set, 103955 Field_dsp340050b49a6c_fld2049_Slot_gp_slot1_set, 103956 Field_dsp340050b49a6c_fld2050_Slot_gp_slot1_set, 103957 0, 103958 0, 103959 0, 103960 0, 103961 0, 103962 0, 103963 0, 103964 0, 103965 0, 103966 0, 103967 0, 103968 0, 103969 0, 103970 0, 103971 0, 103972 0, 103973 0, 103974 0, 103975 0, 103976 0, 103977 0, 103978 0, 103979 0, 103980 0, 103981 0, 103982 0, 103983 0, 103984 0, 103985 0, 103986 0, 103987 0, 103988 0, 103989 0, 103990 0, 103991 0, 103992 0, 103993 0, 103994 0, 103995 0, 103996 0, 103997 0, 103998 0, 103999 0, 104000 0, 104001 0, 104002 0, 104003 0, 104004 0, 104005 0, 104006 0, 104007 0, 104008 0, 104009 0, 104010 0, 104011 0, 104012 0, 104013 0, 104014 0, 104015 0, 104016 0, 104017 0, 104018 0, 104019 0, 104020 0, 104021 0, 104022 0, 104023 0, 104024 0, 104025 0, 104026 0, 104027 0, 104028 0, 104029 0, 104030 0, 104031 0, 104032 0, 104033 0, 104034 0, 104035 0, 104036 0, 104037 0, 104038 0, 104039 0, 104040 0, 104041 0, 104042 0, 104043 0, 104044 0, 104045 0, 104046 0, 104047 0, 104048 0, 104049 0, 104050 0, 104051 0, 104052 0, 104053 0, 104054 0, 104055 0, 104056 0, 104057 0, 104058 0, 104059 0, 104060 0, 104061 0, 104062 0, 104063 0, 104064 0, 104065 0, 104066 0, 104067 0, 104068 0, 104069 0, 104070 0, 104071 0, 104072 0, 104073 0, 104074 0, 104075 0, 104076 0, 104077 0, 104078 0, 104079 0, 104080 0, 104081 0, 104082 0, 104083 0, 104084 0, 104085 0, 104086 0, 104087 0, 104088 0, 104089 0, 104090 0, 104091 0, 104092 0, 104093 0, 104094 0, 104095 0, 104096 0, 104097 0, 104098 0, 104099 0, 104100 0, 104101 0, 104102 0, 104103 0, 104104 0, 104105 0, 104106 0, 104107 0, 104108 0, 104109 0, 104110 0, 104111 0, 104112 0, 104113 0, 104114 0, 104115 0, 104116 0, 104117 0, 104118 0, 104119 0, 104120 0, 104121 0, 104122 0, 104123 0, 104124 0, 104125 0, 104126 0, 104127 0, 104128 0, 104129 0, 104130 0, 104131 0, 104132 0, 104133 0, 104134 0, 104135 0, 104136 0, 104137 0, 104138 0, 104139 0, 104140 0, 104141 0, 104142 0, 104143 0, 104144 0, 104145 0, 104146 0, 104147 0, 104148 0, 104149 0, 104150 0, 104151 0, 104152 0, 104153 0, 104154 0, 104155 0, 104156 0, 104157 0, 104158 0, 104159 0, 104160 0, 104161 0, 104162 0, 104163 0, 104164 0, 104165 0, 104166 0, 104167 0, 104168 0, 104169 0, 104170 0, 104171 0, 104172 0, 104173 0, 104174 0, 104175 0, 104176 0, 104177 0, 104178 0, 104179 0, 104180 0, 104181 0, 104182 0, 104183 0, 104184 0, 104185 0, 104186 0, 104187 0, 104188 0, 104189 0, 104190 0, 104191 0, 104192 0, 104193 0, 104194 0, 104195 0, 104196 0, 104197 0, 104198 0, 104199 0, 104200 0, 104201 0, 104202 0, 104203 0, 104204 0, 104205 0, 104206 0, 104207 0, 104208 0, 104209 0, 104210 0, 104211 0, 104212 0, 104213 0, 104214 0, 104215 0, 104216 0, 104217 0, 104218 0, 104219 0, 104220 0, 104221 0, 104222 0, 104223 0, 104224 0, 104225 0, 104226 0, 104227 0, 104228 0, 104229 0, 104230 0, 104231 0, 104232 0, 104233 0, 104234 0, 104235 0, 104236 0, 104237 0, 104238 0, 104239 0, 104240 0, 104241 0, 104242 0, 104243 0, 104244 0, 104245 0, 104246 0, 104247 0, 104248 0, 104249 0, 104250 0, 104251 0, 104252 0, 104253 0, 104254 0, 104255 0, 104256 0, 104257 0, 104258 0, 104259 0, 104260 0, 104261 0, 104262 0, 104263 0, 104264 0, 104265 0, 104266 0, 104267 0, 104268 0, 104269 0, 104270 0, 104271 0, 104272 0, 104273 0, 104274 0, 104275 0, 104276 0, 104277 0, 104278 0, 104279 0, 104280 0, 104281 0, 104282 0, 104283 0, 104284 0, 104285 0, 104286 0, 104287 0, 104288 0, 104289 0, 104290 0, 104291 0, 104292 0, 104293 0, 104294 Field_op0_s4_Slot_gp_slot1_set, 104295 Field_dsp340050b49a6c_fld2026_Slot_gp_slot1_set, 104296 Field_dsp340050b49a6c_fld2031_Slot_gp_slot1_set, 104297 Field_dsp340050b49a6c_fld2394gp_slot1_Slot_gp_slot1_set, 104298 Field_dsp340050b49a6c_fld2395gp_slot1_Slot_gp_slot1_set, 104299 Field_dsp340050b49a6c_fld2397gp_slot1_Slot_gp_slot1_set, 104300 Field_dsp340050b49a6c_fld2398gp_slot1_Slot_gp_slot1_set, 104301 Field_dsp340050b49a6c_fld2399gp_slot1_Slot_gp_slot1_set, 104302 Field_dsp340050b49a6c_fld2400gp_slot1_Slot_gp_slot1_set, 104303 Field_dsp340050b49a6c_fld2402gp_slot1_Slot_gp_slot1_set, 104304 Field_dsp340050b49a6c_fld2403gp_slot1_Slot_gp_slot1_set, 104305 Field_dsp340050b49a6c_fld2405gp_slot1_Slot_gp_slot1_set, 104306 Field_dsp340050b49a6c_fld3681gp_slot1_Slot_gp_slot1_set, 104307 Field_dsp340050b49a6c_fld3683gp_slot1_Slot_gp_slot1_set, 104308 Field_dsp340050b49a6c_fld3684gp_slot1_Slot_gp_slot1_set, 104309 Field_dsp340050b49a6c_fld3686gp_slot1_Slot_gp_slot1_set, 104310 0, 104311 0, 104312 0, 104313 0, 104314 0, 104315 0, 104316 0, 104317 0, 104318 0, 104319 0, 104320 0, 104321 0, 104322 0, 104323 0, 104324 0, 104325 0, 104326 0, 104327 0, 104328 0, 104329 0, 104330 0, 104331 0, 104332 0, 104333 0, 104334 0, 104335 0, 104336 0, 104337 0, 104338 0, 104339 0, 104340 0, 104341 0, 104342 0, 104343 0, 104344 0, 104345 0, 104346 0, 104347 0, 104348 0, 104349 0, 104350 0, 104351 0, 104352 0, 104353 0, 104354 0, 104355 0, 104356 0, 104357 0, 104358 0, 104359 0, 104360 0, 104361 0, 104362 0, 104363 0, 104364 0, 104365 0, 104366 0, 104367 0, 104368 0, 104369 0, 104370 0, 104371 0, 104372 0, 104373 0, 104374 0, 104375 0, 104376 0, 104377 0, 104378 0, 104379 0, 104380 0, 104381 0, 104382 0, 104383 0, 104384 0, 104385 0, 104386 0, 104387 0, 104388 0, 104389 0, 104390 0, 104391 0, 104392 0, 104393 0, 104394 0, 104395 0, 104396 0, 104397 0, 104398 0, 104399 0, 104400 0, 104401 0, 104402 0, 104403 0, 104404 0, 104405 0, 104406 0, 104407 0, 104408 0, 104409 0, 104410 0, 104411 0, 104412 0, 104413 0, 104414 0, 104415 0, 104416 0, 104417 0, 104418 0, 104419 0, 104420 0, 104421 0, 104422 0, 104423 0, 104424 0, 104425 0, 104426 0, 104427 0, 104428 0, 104429 0, 104430 0, 104431 0, 104432 0, 104433 0, 104434 0, 104435 0, 104436 0, 104437 0, 104438 0, 104439 0, 104440 0, 104441 0, 104442 0, 104443 0, 104444 0, 104445 0, 104446 0, 104447 0, 104448 0, 104449 0, 104450 0, 104451 0, 104452 0, 104453 0, 104454 0, 104455 0, 104456 0, 104457 0, 104458 0, 104459 0, 104460 0, 104461 0, 104462 0, 104463 0, 104464 0, 104465 0, 104466 0, 104467 0, 104468 0, 104469 0, 104470 0, 104471 0, 104472 0, 104473 0, 104474 0, 104475 0, 104476 0, 104477 0, 104478 0, 104479 0, 104480 0, 104481 0, 104482 0, 104483 0, 104484 0, 104485 0, 104486 0, 104487 0, 104488 0, 104489 0, 104490 0, 104491 0, 104492 0, 104493 0, 104494 0, 104495 0, 104496 0, 104497 0, 104498 0, 104499 0, 104500 0, 104501 0, 104502 0, 104503 0, 104504 0, 104505 0, 104506 0, 104507 0, 104508 0, 104509 0, 104510 0, 104511 0, 104512 0, 104513 0, 104514 0, 104515 0, 104516 0, 104517 0, 104518 0, 104519 0, 104520 0, 104521 0, 104522 0, 104523 0, 104524 0, 104525 0, 104526 0, 104527 0, 104528 0, 104529 0, 104530 0, 104531 0, 104532 0, 104533 0, 104534 0, 104535 0, 104536 0, 104537 0, 104538 0, 104539 0, 104540 0, 104541 0, 104542 0, 104543 0, 104544 0, 104545 0, 104546 0, 104547 0, 104548 0, 104549 0, 104550 0, 104551 0, 104552 0, 104553 0, 104554 0, 104555 0, 104556 0, 104557 0, 104558 0, 104559 0, 104560 0, 104561 0, 104562 0, 104563 0, 104564 0, 104565 0, 104566 0, 104567 0, 104568 0, 104569 0, 104570 0, 104571 0, 104572 0, 104573 0, 104574 0, 104575 0, 104576 0, 104577 0, 104578 0, 104579 0, 104580 0, 104581 0, 104582 0, 104583 0, 104584 0, 104585 0, 104586 0, 104587 0, 104588 0, 104589 0, 104590 0, 104591 0, 104592 0, 104593 0, 104594 0, 104595 0, 104596 0, 104597 0, 104598 0, 104599 0, 104600 0, 104601 0, 104602 0, 104603 0, 104604 0, 104605 0, 104606 0, 104607 0, 104608 0, 104609 0, 104610 0, 104611 0, 104612 0, 104613 0, 104614 0, 104615 0, 104616 0, 104617 0, 104618 0, 104619 0, 104620 0, 104621 0, 104622 0, 104623 0, 104624 0, 104625 0, 104626 0, 104627 0, 104628 0, 104629 0, 104630 0, 104631 0, 104632 0, 104633 0, 104634 0, 104635 0, 104636 0, 104637 0, 104638 0, 104639 0, 104640 0, 104641 0, 104642 0, 104643 0, 104644 0, 104645 0, 104646 0, 104647 0, 104648 0, 104649 0, 104650 0, 104651 0, 104652 0, 104653 0, 104654 0, 104655 0, 104656 0, 104657 0, 104658 0, 104659 0, 104660 0, 104661 0, 104662 0, 104663 0, 104664 0, 104665 0, 104666 0, 104667 0, 104668 0, 104669 0, 104670 0, 104671 0, 104672 0, 104673 0, 104674 0, 104675 0, 104676 0, 104677 0, 104678 0, 104679 0, 104680 0, 104681 0, 104682 0, 104683 0, 104684 0, 104685 0, 104686 0, 104687 0, 104688 0, 104689 0, 104690 0, 104691 0, 104692 0, 104693 0, 104694 0, 104695 0, 104696 0, 104697 0, 104698 0, 104699 0, 104700 0, 104701 0, 104702 0, 104703 0, 104704 0, 104705 0, 104706 0, 104707 0, 104708 0, 104709 0, 104710 0, 104711 0, 104712 0, 104713 0, 104714 0, 104715 0, 104716 0, 104717 0, 104718 0, 104719 0, 104720 0, 104721 0, 104722 0, 104723 0, 104724 0, 104725 0, 104726 0, 104727 0, 104728 0, 104729 0, 104730 0, 104731 0, 104732 0, 104733 0, 104734 0, 104735 0, 104736 0, 104737 0, 104738 0, 104739 0, 104740 0, 104741 0, 104742 0, 104743 0, 104744 0, 104745 0, 104746 0, 104747 0, 104748 0, 104749 0, 104750 0, 104751 0, 104752 0, 104753 0, 104754 0, 104755 0, 104756 0, 104757 0, 104758 0, 104759 0, 104760 0, 104761 0, 104762 0, 104763 0, 104764 0, 104765 0, 104766 0, 104767 0, 104768 0, 104769 0, 104770 0, 104771 0, 104772 0, 104773 0, 104774 0, 104775 0, 104776 0, 104777 0, 104778 0, 104779 0, 104780 0, 104781 0, 104782 0, 104783 0, 104784 0, 104785 0, 104786 0, 104787 0, 104788 0, 104789 0, 104790 0, 104791 0, 104792 0, 104793 0, 104794 0, 104795 0, 104796 0, 104797 0, 104798 0, 104799 0, 104800 0, 104801 0, 104802 0, 104803 0, 104804 0, 104805 0, 104806 0, 104807 0, 104808 0, 104809 0, 104810 0, 104811 0, 104812 0, 104813 0, 104814 0, 104815 0, 104816 0, 104817 0, 104818 0, 104819 0, 104820 0, 104821 0, 104822 0, 104823 0, 104824 0, 104825 0, 104826 0, 104827 0, 104828 0, 104829 0, 104830 0, 104831 0, 104832 0, 104833 0, 104834 0, 104835 0, 104836 0, 104837 0, 104838 0, 104839 0, 104840 0, 104841 0, 104842 0, 104843 0, 104844 0, 104845 0, 104846 0, 104847 0, 104848 0, 104849 0, 104850 0, 104851 0, 104852 0, 104853 0, 104854 0, 104855 0, 104856 0, 104857 0, 104858 0, 104859 0, 104860 0, 104861 0, 104862 0, 104863 0, 104864 0, 104865 0, 104866 0, 104867 0, 104868 0, 104869 0, 104870 0, 104871 0, 104872 0, 104873 0, 104874 0, 104875 0, 104876 0, 104877 0, 104878 0, 104879 0, 104880 0, 104881 0, 104882 0, 104883 0, 104884 0, 104885 0, 104886 0, 104887 0, 104888 0, 104889 0, 104890 0, 104891 0, 104892 0, 104893 0, 104894 0, 104895 0, 104896 0, 104897 0, 104898 0, 104899 0, 104900 0, 104901 0, 104902 0, 104903 0, 104904 0, 104905 0, 104906 0, 104907 0, 104908 0, 104909 0, 104910 0, 104911 0, 104912 0, 104913 0, 104914 0, 104915 0, 104916 0, 104917 0, 104918 0, 104919 0, 104920 0, 104921 0, 104922 0, 104923 0, 104924 0, 104925 0, 104926 0, 104927 0, 104928 0, 104929 0, 104930 0, 104931 0, 104932 0, 104933 0, 104934 0, 104935 0, 104936 0, 104937 0, 104938 0, 104939 0, 104940 0, 104941 0, 104942 0, 104943 0, 104944 0, 104945 0, 104946 0, 104947 0, 104948 0, 104949 0, 104950 0, 104951 0, 104952 0, 104953 0, 104954 0, 104955 0, 104956 0, 104957 0, 104958 0, 104959 0, 104960 0, 104961 0, 104962 0, 104963 0, 104964 0, 104965 0, 104966 0, 104967 0, 104968 0, 104969 0, 104970 0, 104971 0, 104972 0, 104973 0, 104974 0, 104975 0, 104976 0, 104977 0, 104978 0, 104979 0, 104980 0, 104981 0, 104982 0, 104983 0, 104984 0, 104985 0, 104986 0, 104987 0, 104988 0, 104989 0, 104990 0, 104991 0, 104992 0, 104993 0, 104994 0, 104995 0, 104996 0, 104997 0, 104998 0, 104999 0, 105000 0, 105001 0, 105002 0, 105003 0, 105004 0, 105005 0, 105006 0, 105007 0, 105008 0, 105009 0, 105010 0, 105011 0, 105012 0, 105013 0, 105014 0, 105015 0, 105016 0, 105017 0, 105018 0, 105019 0, 105020 0, 105021 0, 105022 0, 105023 0, 105024 0, 105025 0, 105026 0, 105027 0, 105028 0, 105029 0, 105030 0, 105031 0, 105032 0, 105033 0, 105034 0, 105035 0, 105036 0, 105037 0, 105038 0, 105039 0, 105040 0, 105041 0, 105042 0, 105043 0, 105044 0, 105045 0, 105046 0, 105047 0, 105048 0, 105049 0, 105050 0, 105051 0, 105052 0, 105053 0, 105054 0, 105055 0, 105056 0, 105057 0, 105058 0, 105059 0, 105060 0, 105061 0, 105062 0, 105063 0, 105064 0, 105065 0, 105066 0, 105067 0, 105068 0, 105069 0, 105070 0, 105071 0, 105072 0, 105073 0, 105074 0, 105075 0, 105076 0, 105077 0, 105078 0, 105079 0, 105080 0, 105081 0, 105082 0, 105083 0, 105084 0, 105085 0, 105086 0, 105087 0, 105088 0, 105089 0, 105090 0, 105091 0, 105092 0, 105093 0, 105094 0, 105095 0, 105096 0, 105097 0, 105098 0, 105099 0, 105100 0, 105101 0, 105102 0, 105103 0, 105104 0, 105105 0, 105106 0, 105107 0, 105108 0, 105109 0, 105110 0, 105111 0, 105112 0, 105113 0, 105114 0, 105115 0, 105116 0, 105117 0, 105118 0, 105119 0, 105120 0, 105121 0, 105122 0, 105123 0, 105124 0, 105125 0, 105126 0, 105127 0, 105128 0, 105129 0, 105130 0, 105131 0, 105132 0, 105133 0, 105134 0, 105135 0, 105136 0, 105137 0, 105138 0, 105139 0, 105140 0, 105141 0, 105142 0, 105143 0, 105144 0, 105145 0, 105146 0, 105147 0, 105148 0, 105149 0, 105150 0, 105151 0, 105152 0, 105153 0, 105154 0, 105155 0, 105156 0, 105157 0, 105158 0, 105159 0, 105160 0, 105161 0, 105162 0, 105163 0, 105164 0, 105165 0, 105166 0, 105167 0, 105168 0, 105169 0, 105170 0, 105171 0, 105172 0, 105173 0, 105174 0, 105175 0, 105176 0, 105177 0, 105178 0, 105179 0, 105180 0, 105181 0, 105182 0, 105183 0, 105184 0, 105185 0, 105186 0, 105187 0, 105188 0, 105189 0, 105190 0, 105191 0, 105192 0, 105193 0, 105194 0, 105195 0, 105196 0, 105197 0, 105198 0, 105199 0, 105200 0, 105201 0, 105202 0, 105203 0, 105204 0, 105205 0, 105206 0, 105207 0, 105208 0, 105209 0, 105210 0, 105211 0, 105212 0, 105213 0, 105214 0, 105215 0, 105216 0, 105217 0, 105218 0, 105219 0, 105220 0, 105221 0, 105222 0, 105223 0, 105224 0, 105225 0, 105226 0, 105227 0, 105228 0, 105229 0, 105230 0, 105231 0, 105232 0, 105233 0, 105234 0, 105235 0, 105236 0, 105237 0, 105238 0, 105239 0, 105240 0, 105241 0, 105242 0, 105243 0, 105244 0, 105245 0, 105246 0, 105247 0, 105248 0, 105249 0, 105250 0, 105251 0, 105252 0, 105253 0, 105254 0, 105255 0, 105256 0, 105257 0, 105258 0, 105259 0, 105260 0, 105261 0, 105262 0, 105263 0, 105264 0, 105265 0, 105266 0, 105267 0, 105268 0, 105269 0, 105270 0, 105271 0, 105272 0, 105273 0, 105274 0, 105275 0, 105276 0, 105277 0, 105278 0, 105279 0, 105280 0, 105281 0, 105282 0, 105283 0, 105284 0, 105285 0, 105286 0, 105287 0, 105288 0, 105289 0, 105290 0, 105291 0, 105292 0, 105293 0, 105294 0, 105295 0, 105296 0, 105297 0, 105298 0, 105299 0, 105300 0, 105301 0, 105302 0, 105303 0, 105304 0, 105305 0, 105306 0, 105307 0, 105308 0, 105309 0, 105310 0, 105311 0, 105312 0, 105313 0, 105314 0, 105315 0, 105316 0, 105317 0, 105318 0, 105319 0, 105320 0, 105321 0, 105322 0, 105323 0, 105324 0, 105325 0, 105326 0, 105327 0, 105328 0, 105329 0, 105330 0, 105331 0, 105332 0, 105333 0, 105334 0, 105335 0, 105336 0, 105337 0, 105338 0, 105339 0, 105340 0, 105341 0, 105342 0, 105343 0, 105344 0, 105345 0, 105346 0, 105347 0, 105348 0, 105349 0, 105350 0, 105351 0, 105352 0, 105353 0, 105354 0, 105355 0, 105356 0, 105357 0, 105358 0, 105359 0, 105360 0, 105361 0, 105362 0, 105363 0, 105364 0, 105365 0, 105366 0, 105367 0, 105368 0, 105369 0, 105370 0, 105371 0, 105372 0, 105373 0, 105374 0, 105375 0, 105376 0, 105377 0, 105378 0, 105379 0, 105380 0, 105381 0, 105382 0, 105383 0, 105384 0, 105385 0, 105386 0, 105387 0, 105388 0, 105389 0, 105390 0, 105391 0, 105392 0, 105393 0, 105394 0, 105395 0, 105396 0, 105397 0, 105398 0, 105399 0, 105400 0, 105401 0, 105402 0, 105403 0, 105404 0, 105405 0, 105406 0, 105407 0, 105408 0, 105409 0, 105410 0, 105411 0, 105412 0, 105413 0, 105414 0, 105415 0, 105416 0, 105417 0, 105418 0, 105419 0, 105420 0, 105421 0, 105422 0, 105423 0, 105424 0, 105425 0, 105426 0, 105427 0, 105428 0, 105429 0, 105430 0, 105431 0, 105432 0, 105433 0, 105434 0, 105435 0, 105436 0, 105437 0, 105438 0, 105439 0, 105440 0, 105441 0, 105442 0, 105443 0, 105444 0, 105445 0, 105446 0, 105447 0, 105448 0, 105449 0, 105450 0, 105451 0, 105452 0, 105453 0, 105454 0, 105455 0, 105456 0, 105457 0, 105458 0, 105459 0, 105460 0, 105461 0, 105462 0, 105463 0, 105464 0, 105465 0, 105466 0, 105467 0, 105468 0, 105469 0, 105470 0, 105471 0, 105472 0, 105473 0, 105474 0, 105475 0, 105476 0, 105477 0, 105478 0, 105479 0, 105480 0, 105481 0, 105482 0, 105483 0, 105484 0, 105485 0, 105486 0, 105487 0, 105488 0, 105489 0, 105490 0, 105491 0, 105492 0, 105493 0, 105494 0, 105495 0, 105496 0, 105497 0, 105498 0, 105499 0, 105500 0, 105501 0, 105502 0, 105503 0, 105504 0, 105505 0, 105506 0, 105507 0, 105508 0, 105509 0, 105510 0, 105511 0, 105512 0, 105513 0, 105514 0, 105515 0, 105516 0, 105517 0, 105518 0, 105519 0, 105520 0, 105521 0, 105522 0, 105523 0, 105524 0, 105525 0, 105526 0, 105527 0, 105528 0, 105529 0, 105530 0, 105531 0, 105532 0, 105533 0, 105534 0, 105535 0, 105536 0, 105537 0, 105538 0, 105539 0, 105540 0, 105541 0, 105542 0, 105543 0, 105544 0, 105545 0, 105546 0, 105547 0, 105548 0, 105549 0, 105550 0, 105551 0, 105552 0, 105553 0, 105554 0, 105555 0, 105556 0, 105557 0, 105558 0, 105559 0, 105560 0, 105561 0, 105562 0, 105563 0, 105564 0, 105565 0, 105566 0, 105567 0, 105568 0, 105569 0, 105570 0, 105571 0, 105572 0, 105573 0, 105574 0, 105575 0, 105576 0, 105577 0, 105578 0, 105579 0, 105580 0, 105581 0, 105582 0, 105583 0, 105584 0, 105585 0, 105586 0, 105587 0, 105588 0, 105589 0, 105590 0, 105591 0, 105592 0, 105593 0, 105594 0, 105595 0, 105596 0, 105597 0, 105598 0, 105599 0, 105600 0, 105601 0, 105602 0, 105603 0, 105604 0, 105605 0, 105606 0, 105607 0, 105608 0, 105609 0, 105610 0, 105611 0, 105612 0, 105613 0, 105614 Implicit_Field_set, 105615 Implicit_Field_set, 105616 Implicit_Field_set, 105617 Implicit_Field_set, 105618 Implicit_Field_set, 105619 Implicit_Field_set, 105620 Implicit_Field_set, 105621 Implicit_Field_set 105622}; 105623 105624static xtensa_get_field_fn 105625Slot_gp_slot0_get_field_fns[] = { 105626 Field_t_Slot_gp_slot0_get, 105627 0, 105628 0, 105629 0, 105630 0, 105631 Field_s_Slot_gp_slot0_get, 105632 0, 105633 0, 105634 0, 105635 0, 105636 0, 105637 0, 105638 0, 105639 Field_op2_Slot_gp_slot0_get, 105640 Field_r_Slot_gp_slot0_get, 105641 0, 105642 0, 105643 Field_sae_Slot_gp_slot0_get, 105644 Field_sal_Slot_gp_slot0_get, 105645 Field_sargt_Slot_gp_slot0_get, 105646 0, 105647 Field_sas_Slot_gp_slot0_get, 105648 0, 105649 0, 105650 0, 105651 0, 105652 0, 105653 0, 105654 0, 105655 0, 105656 0, 105657 0, 105658 0, 105659 Field_imm6_Slot_gp_slot0_get, 105660 Field_imm7_Slot_gp_slot0_get, 105661 0, 105662 0, 105663 0, 105664 0, 105665 Field_s4_Slot_gp_slot0_get, 105666 0, 105667 0, 105668 Field_s8_Slot_gp_slot0_get, 105669 0, 105670 0, 105671 0, 105672 0, 105673 0, 105674 0, 105675 Field_dsp340050b49a6c_fld2029_Slot_gp_slot0_get, 105676 Field_dsp340050b49a6c_fld2030_Slot_gp_slot0_get, 105677 Field_dsp340050b49a6c_fld2032_Slot_gp_slot0_get, 105678 Field_dsp340050b49a6c_fld2035_Slot_gp_slot0_get, 105679 Field_dsp340050b49a6c_fld2036_Slot_gp_slot0_get, 105680 Field_dsp340050b49a6c_fld2037_Slot_gp_slot0_get, 105681 Field_dsp340050b49a6c_fld2038_Slot_gp_slot0_get, 105682 0, 105683 Field_dsp340050b49a6c_fld2040_Slot_gp_slot0_get, 105684 0, 105685 Field_dsp340050b49a6c_fld2042_Slot_gp_slot0_get, 105686 Field_dsp340050b49a6c_fld2043_Slot_gp_slot0_get, 105687 0, 105688 Field_dsp340050b49a6c_fld2045_Slot_gp_slot0_get, 105689 Field_dsp340050b49a6c_fld2046_Slot_gp_slot0_get, 105690 Field_dsp340050b49a6c_fld2047_Slot_gp_slot0_get, 105691 Field_dsp340050b49a6c_fld2048_Slot_gp_slot0_get, 105692 Field_dsp340050b49a6c_fld2049_Slot_gp_slot0_get, 105693 0, 105694 Field_dsp340050b49a6c_fld2051_Slot_gp_slot0_get, 105695 Field_dsp340050b49a6c_fld2052_Slot_gp_slot0_get, 105696 Field_dsp340050b49a6c_fld2053_Slot_gp_slot0_get, 105697 Field_dsp340050b49a6c_fld2054_Slot_gp_slot0_get, 105698 0, 105699 Field_dsp340050b49a6c_fld2056_Slot_gp_slot0_get, 105700 0, 105701 0, 105702 0, 105703 0, 105704 0, 105705 0, 105706 0, 105707 0, 105708 0, 105709 0, 105710 0, 105711 0, 105712 0, 105713 0, 105714 0, 105715 0, 105716 0, 105717 0, 105718 0, 105719 0, 105720 0, 105721 0, 105722 0, 105723 0, 105724 0, 105725 0, 105726 0, 105727 0, 105728 0, 105729 0, 105730 0, 105731 0, 105732 0, 105733 0, 105734 0, 105735 0, 105736 0, 105737 0, 105738 0, 105739 0, 105740 0, 105741 0, 105742 0, 105743 0, 105744 0, 105745 0, 105746 0, 105747 0, 105748 0, 105749 0, 105750 0, 105751 0, 105752 0, 105753 0, 105754 0, 105755 0, 105756 0, 105757 0, 105758 0, 105759 0, 105760 0, 105761 0, 105762 0, 105763 0, 105764 0, 105765 0, 105766 0, 105767 0, 105768 0, 105769 0, 105770 0, 105771 0, 105772 0, 105773 0, 105774 0, 105775 0, 105776 0, 105777 0, 105778 0, 105779 0, 105780 0, 105781 0, 105782 0, 105783 0, 105784 0, 105785 0, 105786 0, 105787 0, 105788 0, 105789 0, 105790 0, 105791 0, 105792 0, 105793 0, 105794 0, 105795 0, 105796 0, 105797 0, 105798 0, 105799 0, 105800 0, 105801 0, 105802 0, 105803 0, 105804 0, 105805 0, 105806 0, 105807 0, 105808 0, 105809 0, 105810 0, 105811 0, 105812 0, 105813 0, 105814 0, 105815 0, 105816 0, 105817 0, 105818 0, 105819 0, 105820 0, 105821 0, 105822 0, 105823 0, 105824 0, 105825 0, 105826 0, 105827 0, 105828 0, 105829 0, 105830 0, 105831 0, 105832 0, 105833 0, 105834 0, 105835 0, 105836 0, 105837 0, 105838 0, 105839 0, 105840 0, 105841 0, 105842 0, 105843 0, 105844 0, 105845 0, 105846 0, 105847 0, 105848 0, 105849 0, 105850 0, 105851 0, 105852 0, 105853 0, 105854 0, 105855 0, 105856 0, 105857 0, 105858 0, 105859 0, 105860 0, 105861 0, 105862 0, 105863 0, 105864 0, 105865 0, 105866 0, 105867 0, 105868 0, 105869 0, 105870 0, 105871 0, 105872 0, 105873 0, 105874 0, 105875 0, 105876 0, 105877 0, 105878 0, 105879 0, 105880 0, 105881 0, 105882 0, 105883 0, 105884 0, 105885 0, 105886 0, 105887 0, 105888 0, 105889 0, 105890 0, 105891 0, 105892 0, 105893 0, 105894 0, 105895 0, 105896 0, 105897 0, 105898 0, 105899 0, 105900 0, 105901 0, 105902 0, 105903 0, 105904 0, 105905 0, 105906 0, 105907 0, 105908 0, 105909 0, 105910 0, 105911 0, 105912 0, 105913 0, 105914 0, 105915 0, 105916 0, 105917 0, 105918 0, 105919 0, 105920 0, 105921 0, 105922 0, 105923 0, 105924 0, 105925 0, 105926 0, 105927 0, 105928 0, 105929 0, 105930 0, 105931 0, 105932 0, 105933 0, 105934 0, 105935 0, 105936 0, 105937 0, 105938 0, 105939 0, 105940 0, 105941 0, 105942 0, 105943 0, 105944 0, 105945 0, 105946 0, 105947 0, 105948 0, 105949 0, 105950 0, 105951 0, 105952 0, 105953 0, 105954 0, 105955 0, 105956 0, 105957 0, 105958 0, 105959 0, 105960 0, 105961 0, 105962 0, 105963 0, 105964 0, 105965 0, 105966 0, 105967 0, 105968 0, 105969 0, 105970 0, 105971 0, 105972 0, 105973 0, 105974 0, 105975 0, 105976 0, 105977 0, 105978 0, 105979 0, 105980 0, 105981 0, 105982 0, 105983 0, 105984 0, 105985 0, 105986 0, 105987 0, 105988 0, 105989 0, 105990 0, 105991 0, 105992 0, 105993 0, 105994 0, 105995 0, 105996 0, 105997 0, 105998 0, 105999 0, 106000 0, 106001 0, 106002 0, 106003 0, 106004 0, 106005 0, 106006 0, 106007 0, 106008 0, 106009 0, 106010 0, 106011 0, 106012 0, 106013 0, 106014 0, 106015 0, 106016 0, 106017 0, 106018 0, 106019 0, 106020 0, 106021 0, 106022 0, 106023 0, 106024 0, 106025 0, 106026 0, 106027 0, 106028 0, 106029 0, 106030 0, 106031 0, 106032 0, 106033 0, 106034 0, 106035 0, 106036 0, 106037 0, 106038 0, 106039 0, 106040 0, 106041 0, 106042 0, 106043 0, 106044 0, 106045 0, 106046 0, 106047 Field_op0_s5_Slot_gp_slot0_get, 106048 Field_dsp340050b49a6c_fld2058_Slot_gp_slot0_get, 106049 Field_dsp340050b49a6c_fld2067_Slot_gp_slot0_get, 106050 Field_dsp340050b49a6c_fld2407gp_slot0_Slot_gp_slot0_get, 106051 Field_dsp340050b49a6c_fld2409gp_slot0_Slot_gp_slot0_get, 106052 Field_dsp340050b49a6c_fld2410gp_slot0_Slot_gp_slot0_get, 106053 Field_dsp340050b49a6c_fld2411gp_slot0_Slot_gp_slot0_get, 106054 Field_dsp340050b49a6c_fld2412gp_slot0_Slot_gp_slot0_get, 106055 Field_dsp340050b49a6c_fld2413gp_slot0_Slot_gp_slot0_get, 106056 Field_dsp340050b49a6c_fld2415gp_slot0_Slot_gp_slot0_get, 106057 Field_dsp340050b49a6c_fld2416gp_slot0_Slot_gp_slot0_get, 106058 Field_dsp340050b49a6c_fld2417gp_slot0_Slot_gp_slot0_get, 106059 Field_dsp340050b49a6c_fld2418gp_slot0_Slot_gp_slot0_get, 106060 Field_dsp340050b49a6c_fld2419gp_slot0_Slot_gp_slot0_get, 106061 Field_dsp340050b49a6c_fld2420gp_slot0_Slot_gp_slot0_get, 106062 Field_dsp340050b49a6c_fld2422gp_slot0_Slot_gp_slot0_get, 106063 Field_dsp340050b49a6c_fld2423gp_slot0_Slot_gp_slot0_get, 106064 Field_dsp340050b49a6c_fld2424gp_slot0_Slot_gp_slot0_get, 106065 Field_dsp340050b49a6c_fld2425gp_slot0_Slot_gp_slot0_get, 106066 Field_dsp340050b49a6c_fld2426gp_slot0_Slot_gp_slot0_get, 106067 Field_dsp340050b49a6c_fld2427gp_slot0_Slot_gp_slot0_get, 106068 Field_dsp340050b49a6c_fld2429gp_slot0_Slot_gp_slot0_get, 106069 Field_dsp340050b49a6c_fld2430gp_slot0_Slot_gp_slot0_get, 106070 Field_dsp340050b49a6c_fld2431gp_slot0_Slot_gp_slot0_get, 106071 Field_dsp340050b49a6c_fld2432gp_slot0_Slot_gp_slot0_get, 106072 Field_dsp340050b49a6c_fld2433gp_slot0_Slot_gp_slot0_get, 106073 Field_dsp340050b49a6c_fld2434gp_slot0_Slot_gp_slot0_get, 106074 Field_dsp340050b49a6c_fld2435gp_slot0_Slot_gp_slot0_get, 106075 Field_dsp340050b49a6c_fld2436gp_slot0_Slot_gp_slot0_get, 106076 Field_dsp340050b49a6c_fld2437gp_slot0_Slot_gp_slot0_get, 106077 Field_dsp340050b49a6c_fld2438gp_slot0_Slot_gp_slot0_get, 106078 Field_dsp340050b49a6c_fld2439gp_slot0_Slot_gp_slot0_get, 106079 Field_dsp340050b49a6c_fld2440gp_slot0_Slot_gp_slot0_get, 106080 Field_dsp340050b49a6c_fld2441gp_slot0_Slot_gp_slot0_get, 106081 Field_dsp340050b49a6c_fld2443gp_slot0_Slot_gp_slot0_get, 106082 Field_dsp340050b49a6c_fld2444gp_slot0_Slot_gp_slot0_get, 106083 Field_dsp340050b49a6c_fld2445_Slot_gp_slot0_get, 106084 Field_dsp340050b49a6c_fld2447gp_slot0_Slot_gp_slot0_get, 106085 Field_dsp340050b49a6c_fld2448_Slot_gp_slot0_get, 106086 Field_dsp340050b49a6c_fld2449gp_slot0_Slot_gp_slot0_get, 106087 Field_dsp340050b49a6c_fld2451gp_slot0_Slot_gp_slot0_get, 106088 Field_dsp340050b49a6c_fld2452gp_slot0_Slot_gp_slot0_get, 106089 Field_dsp340050b49a6c_fld2453gp_slot0_Slot_gp_slot0_get, 106090 Field_dsp340050b49a6c_fld2454gp_slot0_Slot_gp_slot0_get, 106091 Field_dsp340050b49a6c_fld2455gp_slot0_Slot_gp_slot0_get, 106092 Field_dsp340050b49a6c_fld2456gp_slot0_Slot_gp_slot0_get, 106093 Field_dsp340050b49a6c_fld2457gp_slot0_Slot_gp_slot0_get, 106094 Field_dsp340050b49a6c_fld2458gp_slot0_Slot_gp_slot0_get, 106095 Field_dsp340050b49a6c_fld2459gp_slot0_Slot_gp_slot0_get, 106096 Field_dsp340050b49a6c_fld2460gp_slot0_Slot_gp_slot0_get, 106097 Field_dsp340050b49a6c_fld2461gp_slot0_Slot_gp_slot0_get, 106098 Field_dsp340050b49a6c_fld2462_Slot_gp_slot0_get, 106099 Field_dsp340050b49a6c_fld2463gp_slot0_Slot_gp_slot0_get, 106100 Field_dsp340050b49a6c_fld2464gp_slot0_Slot_gp_slot0_get, 106101 Field_dsp340050b49a6c_fld2465gp_slot0_Slot_gp_slot0_get, 106102 Field_dsp340050b49a6c_fld2466gp_slot0_Slot_gp_slot0_get, 106103 Field_dsp340050b49a6c_fld2467gp_slot0_Slot_gp_slot0_get, 106104 Field_dsp340050b49a6c_fld2468gp_slot0_Slot_gp_slot0_get, 106105 Field_dsp340050b49a6c_fld2470gp_slot0_Slot_gp_slot0_get, 106106 Field_dsp340050b49a6c_fld2471gp_slot0_Slot_gp_slot0_get, 106107 Field_dsp340050b49a6c_fld2472gp_slot0_Slot_gp_slot0_get, 106108 Field_dsp340050b49a6c_fld2473gp_slot0_Slot_gp_slot0_get, 106109 Field_dsp340050b49a6c_fld2474gp_slot0_Slot_gp_slot0_get, 106110 Field_dsp340050b49a6c_fld2475gp_slot0_Slot_gp_slot0_get, 106111 Field_dsp340050b49a6c_fld2477gp_slot0_Slot_gp_slot0_get, 106112 Field_dsp340050b49a6c_fld2479gp_slot0_Slot_gp_slot0_get, 106113 Field_dsp340050b49a6c_fld2480gp_slot0_Slot_gp_slot0_get, 106114 Field_dsp340050b49a6c_fld2481gp_slot0_Slot_gp_slot0_get, 106115 Field_dsp340050b49a6c_fld2482gp_slot0_Slot_gp_slot0_get, 106116 Field_dsp340050b49a6c_fld2483gp_slot0_Slot_gp_slot0_get, 106117 Field_dsp340050b49a6c_fld2484gp_slot0_Slot_gp_slot0_get, 106118 Field_dsp340050b49a6c_fld2485gp_slot0_Slot_gp_slot0_get, 106119 Field_dsp340050b49a6c_fld2486gp_slot0_Slot_gp_slot0_get, 106120 Field_dsp340050b49a6c_fld2487gp_slot0_Slot_gp_slot0_get, 106121 Field_dsp340050b49a6c_fld2488gp_slot0_Slot_gp_slot0_get, 106122 Field_dsp340050b49a6c_fld2489gp_slot0_Slot_gp_slot0_get, 106123 Field_dsp340050b49a6c_fld2490gp_slot0_Slot_gp_slot0_get, 106124 Field_dsp340050b49a6c_fld2491gp_slot0_Slot_gp_slot0_get, 106125 Field_dsp340050b49a6c_fld2492gp_slot0_Slot_gp_slot0_get, 106126 Field_dsp340050b49a6c_fld2493gp_slot0_Slot_gp_slot0_get, 106127 Field_dsp340050b49a6c_fld2494gp_slot0_Slot_gp_slot0_get, 106128 Field_dsp340050b49a6c_fld2495gp_slot0_Slot_gp_slot0_get, 106129 Field_dsp340050b49a6c_fld2496gp_slot0_Slot_gp_slot0_get, 106130 Field_dsp340050b49a6c_fld2497gp_slot0_Slot_gp_slot0_get, 106131 Field_dsp340050b49a6c_fld2498gp_slot0_Slot_gp_slot0_get, 106132 Field_dsp340050b49a6c_fld2499gp_slot0_Slot_gp_slot0_get, 106133 Field_dsp340050b49a6c_fld2500gp_slot0_Slot_gp_slot0_get, 106134 Field_dsp340050b49a6c_fld2501gp_slot0_Slot_gp_slot0_get, 106135 Field_dsp340050b49a6c_fld2502gp_slot0_Slot_gp_slot0_get, 106136 Field_dsp340050b49a6c_fld2503gp_slot0_Slot_gp_slot0_get, 106137 Field_dsp340050b49a6c_fld2504gp_slot0_Slot_gp_slot0_get, 106138 Field_dsp340050b49a6c_fld2505gp_slot0_Slot_gp_slot0_get, 106139 Field_dsp340050b49a6c_fld2506gp_slot0_Slot_gp_slot0_get, 106140 Field_dsp340050b49a6c_fld2507gp_slot0_Slot_gp_slot0_get, 106141 Field_dsp340050b49a6c_fld2508gp_slot0_Slot_gp_slot0_get, 106142 Field_dsp340050b49a6c_fld2509gp_slot0_Slot_gp_slot0_get, 106143 Field_dsp340050b49a6c_fld2510gp_slot0_Slot_gp_slot0_get, 106144 Field_dsp340050b49a6c_fld2512gp_slot0_Slot_gp_slot0_get, 106145 Field_dsp340050b49a6c_fld2514gp_slot0_Slot_gp_slot0_get, 106146 Field_dsp340050b49a6c_fld2515gp_slot0_Slot_gp_slot0_get, 106147 Field_dsp340050b49a6c_fld2516gp_slot0_Slot_gp_slot0_get, 106148 Field_dsp340050b49a6c_fld2517gp_slot0_Slot_gp_slot0_get, 106149 Field_dsp340050b49a6c_fld2518gp_slot0_Slot_gp_slot0_get, 106150 Field_dsp340050b49a6c_fld2519gp_slot0_Slot_gp_slot0_get, 106151 Field_dsp340050b49a6c_fld2520gp_slot0_Slot_gp_slot0_get, 106152 Field_dsp340050b49a6c_fld2521gp_slot0_Slot_gp_slot0_get, 106153 Field_dsp340050b49a6c_fld2523gp_slot0_Slot_gp_slot0_get, 106154 Field_dsp340050b49a6c_fld2524gp_slot0_Slot_gp_slot0_get, 106155 Field_dsp340050b49a6c_fld2526gp_slot0_Slot_gp_slot0_get, 106156 Field_dsp340050b49a6c_fld2527gp_slot0_Slot_gp_slot0_get, 106157 Field_dsp340050b49a6c_fld2528gp_slot0_Slot_gp_slot0_get, 106158 Field_dsp340050b49a6c_fld2529gp_slot0_Slot_gp_slot0_get, 106159 Field_dsp340050b49a6c_fld2530_Slot_gp_slot0_get, 106160 Field_dsp340050b49a6c_fld2531gp_slot0_Slot_gp_slot0_get, 106161 Field_dsp340050b49a6c_fld3688gp_slot0_Slot_gp_slot0_get, 106162 Field_dsp340050b49a6c_fld3689gp_slot0_Slot_gp_slot0_get, 106163 Field_dsp340050b49a6c_fld3690gp_slot0_Slot_gp_slot0_get, 106164 Field_dsp340050b49a6c_fld3691gp_slot0_Slot_gp_slot0_get, 106165 Field_dsp340050b49a6c_fld3692gp_slot0_Slot_gp_slot0_get, 106166 Field_dsp340050b49a6c_fld3693gp_slot0_Slot_gp_slot0_get, 106167 Field_dsp340050b49a6c_fld3695gp_slot0_Slot_gp_slot0_get, 106168 Field_dsp340050b49a6c_fld3696gp_slot0_Slot_gp_slot0_get, 106169 Field_dsp340050b49a6c_fld3697gp_slot0_Slot_gp_slot0_get, 106170 Field_dsp340050b49a6c_fld3698gp_slot0_Slot_gp_slot0_get, 106171 Field_dsp340050b49a6c_fld3699gp_slot0_Slot_gp_slot0_get, 106172 Field_dsp340050b49a6c_fld3700gp_slot0_Slot_gp_slot0_get, 106173 Field_dsp340050b49a6c_fld3702gp_slot0_Slot_gp_slot0_get, 106174 Field_dsp340050b49a6c_fld3703gp_slot0_Slot_gp_slot0_get, 106175 Field_dsp340050b49a6c_fld3705gp_slot0_Slot_gp_slot0_get, 106176 Field_dsp340050b49a6c_fld3706gp_slot0_Slot_gp_slot0_get, 106177 0, 106178 0, 106179 0, 106180 0, 106181 0, 106182 0, 106183 0, 106184 0, 106185 0, 106186 0, 106187 0, 106188 0, 106189 0, 106190 0, 106191 0, 106192 0, 106193 0, 106194 0, 106195 0, 106196 0, 106197 0, 106198 0, 106199 0, 106200 0, 106201 0, 106202 0, 106203 0, 106204 0, 106205 0, 106206 0, 106207 0, 106208 0, 106209 0, 106210 0, 106211 0, 106212 0, 106213 0, 106214 0, 106215 0, 106216 0, 106217 0, 106218 0, 106219 0, 106220 0, 106221 0, 106222 0, 106223 0, 106224 0, 106225 0, 106226 0, 106227 0, 106228 0, 106229 0, 106230 0, 106231 0, 106232 0, 106233 0, 106234 0, 106235 0, 106236 0, 106237 0, 106238 0, 106239 0, 106240 0, 106241 0, 106242 0, 106243 0, 106244 0, 106245 0, 106246 0, 106247 0, 106248 0, 106249 0, 106250 0, 106251 0, 106252 0, 106253 0, 106254 0, 106255 0, 106256 0, 106257 0, 106258 0, 106259 0, 106260 0, 106261 0, 106262 0, 106263 0, 106264 0, 106265 0, 106266 0, 106267 0, 106268 0, 106269 0, 106270 0, 106271 0, 106272 0, 106273 0, 106274 0, 106275 0, 106276 0, 106277 0, 106278 0, 106279 0, 106280 0, 106281 0, 106282 0, 106283 0, 106284 0, 106285 0, 106286 0, 106287 0, 106288 0, 106289 0, 106290 0, 106291 0, 106292 0, 106293 0, 106294 0, 106295 0, 106296 0, 106297 0, 106298 0, 106299 0, 106300 0, 106301 0, 106302 0, 106303 0, 106304 0, 106305 0, 106306 0, 106307 0, 106308 0, 106309 0, 106310 0, 106311 0, 106312 0, 106313 0, 106314 0, 106315 0, 106316 0, 106317 0, 106318 0, 106319 0, 106320 0, 106321 0, 106322 0, 106323 0, 106324 0, 106325 0, 106326 0, 106327 0, 106328 0, 106329 0, 106330 0, 106331 0, 106332 0, 106333 0, 106334 0, 106335 0, 106336 0, 106337 0, 106338 0, 106339 0, 106340 0, 106341 0, 106342 0, 106343 0, 106344 0, 106345 0, 106346 0, 106347 0, 106348 0, 106349 0, 106350 0, 106351 0, 106352 0, 106353 0, 106354 0, 106355 0, 106356 0, 106357 0, 106358 0, 106359 0, 106360 0, 106361 0, 106362 0, 106363 0, 106364 0, 106365 0, 106366 0, 106367 0, 106368 0, 106369 0, 106370 0, 106371 0, 106372 0, 106373 0, 106374 0, 106375 0, 106376 0, 106377 0, 106378 0, 106379 0, 106380 0, 106381 0, 106382 0, 106383 0, 106384 0, 106385 0, 106386 0, 106387 0, 106388 0, 106389 0, 106390 0, 106391 0, 106392 0, 106393 0, 106394 0, 106395 0, 106396 0, 106397 0, 106398 0, 106399 0, 106400 0, 106401 0, 106402 0, 106403 0, 106404 0, 106405 0, 106406 0, 106407 0, 106408 0, 106409 0, 106410 0, 106411 0, 106412 0, 106413 0, 106414 0, 106415 0, 106416 0, 106417 0, 106418 0, 106419 0, 106420 0, 106421 0, 106422 0, 106423 0, 106424 0, 106425 0, 106426 0, 106427 0, 106428 0, 106429 0, 106430 0, 106431 0, 106432 0, 106433 0, 106434 0, 106435 0, 106436 0, 106437 0, 106438 0, 106439 0, 106440 0, 106441 0, 106442 0, 106443 0, 106444 0, 106445 0, 106446 0, 106447 0, 106448 0, 106449 0, 106450 0, 106451 0, 106452 0, 106453 0, 106454 0, 106455 0, 106456 0, 106457 0, 106458 0, 106459 0, 106460 0, 106461 0, 106462 0, 106463 0, 106464 0, 106465 0, 106466 0, 106467 0, 106468 0, 106469 0, 106470 0, 106471 0, 106472 0, 106473 0, 106474 0, 106475 0, 106476 0, 106477 0, 106478 0, 106479 0, 106480 0, 106481 0, 106482 0, 106483 0, 106484 0, 106485 0, 106486 0, 106487 0, 106488 0, 106489 0, 106490 0, 106491 0, 106492 0, 106493 0, 106494 0, 106495 0, 106496 0, 106497 0, 106498 0, 106499 0, 106500 0, 106501 0, 106502 0, 106503 0, 106504 0, 106505 0, 106506 0, 106507 0, 106508 0, 106509 0, 106510 0, 106511 0, 106512 0, 106513 0, 106514 0, 106515 0, 106516 0, 106517 0, 106518 0, 106519 0, 106520 0, 106521 0, 106522 0, 106523 0, 106524 0, 106525 0, 106526 0, 106527 0, 106528 0, 106529 0, 106530 0, 106531 0, 106532 0, 106533 0, 106534 0, 106535 0, 106536 0, 106537 0, 106538 0, 106539 0, 106540 0, 106541 0, 106542 0, 106543 0, 106544 0, 106545 0, 106546 0, 106547 0, 106548 0, 106549 0, 106550 0, 106551 0, 106552 0, 106553 0, 106554 0, 106555 0, 106556 0, 106557 0, 106558 0, 106559 0, 106560 0, 106561 0, 106562 0, 106563 0, 106564 0, 106565 0, 106566 0, 106567 0, 106568 0, 106569 0, 106570 0, 106571 0, 106572 0, 106573 0, 106574 0, 106575 0, 106576 0, 106577 0, 106578 0, 106579 0, 106580 0, 106581 0, 106582 0, 106583 0, 106584 0, 106585 0, 106586 0, 106587 0, 106588 0, 106589 0, 106590 0, 106591 0, 106592 0, 106593 0, 106594 0, 106595 0, 106596 0, 106597 0, 106598 0, 106599 0, 106600 0, 106601 0, 106602 0, 106603 0, 106604 0, 106605 0, 106606 0, 106607 0, 106608 0, 106609 0, 106610 0, 106611 0, 106612 0, 106613 0, 106614 0, 106615 0, 106616 0, 106617 0, 106618 0, 106619 0, 106620 0, 106621 0, 106622 0, 106623 0, 106624 0, 106625 0, 106626 0, 106627 0, 106628 0, 106629 0, 106630 0, 106631 0, 106632 0, 106633 0, 106634 0, 106635 0, 106636 0, 106637 0, 106638 0, 106639 0, 106640 0, 106641 0, 106642 0, 106643 0, 106644 0, 106645 0, 106646 0, 106647 0, 106648 0, 106649 0, 106650 0, 106651 0, 106652 0, 106653 0, 106654 0, 106655 0, 106656 0, 106657 0, 106658 0, 106659 0, 106660 0, 106661 0, 106662 0, 106663 0, 106664 0, 106665 0, 106666 0, 106667 0, 106668 0, 106669 0, 106670 0, 106671 0, 106672 0, 106673 0, 106674 0, 106675 0, 106676 0, 106677 0, 106678 0, 106679 0, 106680 0, 106681 0, 106682 0, 106683 0, 106684 0, 106685 0, 106686 0, 106687 0, 106688 0, 106689 0, 106690 0, 106691 0, 106692 0, 106693 0, 106694 0, 106695 0, 106696 0, 106697 0, 106698 0, 106699 0, 106700 0, 106701 0, 106702 0, 106703 0, 106704 0, 106705 0, 106706 0, 106707 0, 106708 0, 106709 0, 106710 0, 106711 0, 106712 0, 106713 0, 106714 0, 106715 0, 106716 0, 106717 0, 106718 0, 106719 0, 106720 0, 106721 0, 106722 0, 106723 0, 106724 0, 106725 0, 106726 0, 106727 0, 106728 0, 106729 0, 106730 0, 106731 0, 106732 0, 106733 0, 106734 0, 106735 0, 106736 0, 106737 0, 106738 0, 106739 0, 106740 0, 106741 0, 106742 0, 106743 0, 106744 0, 106745 0, 106746 0, 106747 0, 106748 0, 106749 0, 106750 0, 106751 0, 106752 0, 106753 0, 106754 0, 106755 0, 106756 0, 106757 0, 106758 0, 106759 0, 106760 0, 106761 0, 106762 0, 106763 0, 106764 0, 106765 0, 106766 0, 106767 0, 106768 0, 106769 0, 106770 0, 106771 0, 106772 0, 106773 0, 106774 0, 106775 0, 106776 0, 106777 0, 106778 0, 106779 0, 106780 0, 106781 0, 106782 0, 106783 0, 106784 0, 106785 0, 106786 0, 106787 0, 106788 0, 106789 0, 106790 0, 106791 0, 106792 0, 106793 0, 106794 0, 106795 0, 106796 0, 106797 0, 106798 0, 106799 0, 106800 0, 106801 0, 106802 0, 106803 0, 106804 0, 106805 0, 106806 0, 106807 0, 106808 0, 106809 0, 106810 0, 106811 0, 106812 0, 106813 0, 106814 0, 106815 0, 106816 0, 106817 0, 106818 0, 106819 0, 106820 0, 106821 0, 106822 0, 106823 0, 106824 0, 106825 0, 106826 0, 106827 0, 106828 0, 106829 0, 106830 0, 106831 0, 106832 0, 106833 0, 106834 0, 106835 0, 106836 0, 106837 0, 106838 0, 106839 0, 106840 0, 106841 0, 106842 0, 106843 0, 106844 0, 106845 0, 106846 0, 106847 0, 106848 0, 106849 0, 106850 0, 106851 0, 106852 0, 106853 0, 106854 0, 106855 0, 106856 0, 106857 0, 106858 0, 106859 0, 106860 0, 106861 0, 106862 0, 106863 0, 106864 0, 106865 0, 106866 0, 106867 0, 106868 0, 106869 0, 106870 0, 106871 0, 106872 0, 106873 0, 106874 0, 106875 0, 106876 0, 106877 0, 106878 0, 106879 0, 106880 0, 106881 0, 106882 0, 106883 0, 106884 0, 106885 0, 106886 0, 106887 0, 106888 0, 106889 0, 106890 0, 106891 0, 106892 0, 106893 0, 106894 0, 106895 0, 106896 0, 106897 0, 106898 0, 106899 0, 106900 0, 106901 0, 106902 0, 106903 0, 106904 0, 106905 0, 106906 0, 106907 0, 106908 0, 106909 0, 106910 0, 106911 0, 106912 0, 106913 0, 106914 0, 106915 0, 106916 0, 106917 0, 106918 0, 106919 0, 106920 0, 106921 0, 106922 0, 106923 0, 106924 0, 106925 0, 106926 0, 106927 0, 106928 0, 106929 0, 106930 0, 106931 0, 106932 0, 106933 0, 106934 0, 106935 0, 106936 0, 106937 0, 106938 0, 106939 0, 106940 0, 106941 0, 106942 0, 106943 0, 106944 0, 106945 0, 106946 0, 106947 0, 106948 0, 106949 0, 106950 0, 106951 0, 106952 0, 106953 0, 106954 0, 106955 0, 106956 0, 106957 0, 106958 0, 106959 0, 106960 0, 106961 0, 106962 0, 106963 0, 106964 0, 106965 0, 106966 0, 106967 0, 106968 0, 106969 0, 106970 0, 106971 0, 106972 0, 106973 0, 106974 0, 106975 0, 106976 0, 106977 0, 106978 0, 106979 0, 106980 0, 106981 0, 106982 0, 106983 0, 106984 0, 106985 0, 106986 0, 106987 0, 106988 0, 106989 0, 106990 0, 106991 0, 106992 0, 106993 0, 106994 0, 106995 0, 106996 0, 106997 0, 106998 0, 106999 0, 107000 0, 107001 0, 107002 0, 107003 0, 107004 0, 107005 0, 107006 0, 107007 0, 107008 0, 107009 0, 107010 0, 107011 0, 107012 0, 107013 0, 107014 0, 107015 0, 107016 0, 107017 0, 107018 0, 107019 0, 107020 0, 107021 0, 107022 0, 107023 0, 107024 0, 107025 0, 107026 0, 107027 0, 107028 0, 107029 0, 107030 0, 107031 0, 107032 0, 107033 0, 107034 0, 107035 0, 107036 0, 107037 0, 107038 0, 107039 0, 107040 0, 107041 0, 107042 0, 107043 0, 107044 0, 107045 0, 107046 0, 107047 0, 107048 0, 107049 0, 107050 0, 107051 0, 107052 0, 107053 0, 107054 0, 107055 0, 107056 0, 107057 0, 107058 0, 107059 0, 107060 0, 107061 0, 107062 0, 107063 0, 107064 0, 107065 0, 107066 0, 107067 0, 107068 0, 107069 0, 107070 0, 107071 0, 107072 0, 107073 0, 107074 0, 107075 0, 107076 0, 107077 0, 107078 0, 107079 0, 107080 0, 107081 0, 107082 0, 107083 0, 107084 0, 107085 0, 107086 0, 107087 0, 107088 0, 107089 0, 107090 0, 107091 0, 107092 0, 107093 0, 107094 0, 107095 0, 107096 0, 107097 0, 107098 0, 107099 0, 107100 0, 107101 0, 107102 0, 107103 0, 107104 0, 107105 0, 107106 0, 107107 0, 107108 0, 107109 0, 107110 0, 107111 0, 107112 0, 107113 0, 107114 0, 107115 0, 107116 0, 107117 0, 107118 0, 107119 0, 107120 0, 107121 0, 107122 0, 107123 0, 107124 0, 107125 0, 107126 0, 107127 0, 107128 0, 107129 0, 107130 0, 107131 0, 107132 0, 107133 0, 107134 0, 107135 0, 107136 0, 107137 0, 107138 0, 107139 0, 107140 0, 107141 0, 107142 0, 107143 0, 107144 0, 107145 0, 107146 0, 107147 0, 107148 0, 107149 0, 107150 0, 107151 0, 107152 0, 107153 0, 107154 0, 107155 0, 107156 0, 107157 0, 107158 0, 107159 0, 107160 0, 107161 0, 107162 0, 107163 0, 107164 0, 107165 0, 107166 0, 107167 0, 107168 0, 107169 0, 107170 0, 107171 0, 107172 0, 107173 0, 107174 0, 107175 0, 107176 0, 107177 0, 107178 0, 107179 0, 107180 0, 107181 0, 107182 0, 107183 0, 107184 0, 107185 0, 107186 0, 107187 0, 107188 0, 107189 0, 107190 0, 107191 0, 107192 0, 107193 0, 107194 0, 107195 0, 107196 0, 107197 0, 107198 0, 107199 0, 107200 0, 107201 0, 107202 0, 107203 0, 107204 0, 107205 0, 107206 0, 107207 0, 107208 0, 107209 0, 107210 0, 107211 0, 107212 0, 107213 0, 107214 0, 107215 0, 107216 0, 107217 0, 107218 0, 107219 0, 107220 0, 107221 0, 107222 0, 107223 0, 107224 0, 107225 0, 107226 0, 107227 0, 107228 0, 107229 0, 107230 0, 107231 0, 107232 0, 107233 0, 107234 0, 107235 0, 107236 0, 107237 0, 107238 0, 107239 0, 107240 0, 107241 0, 107242 0, 107243 0, 107244 0, 107245 0, 107246 0, 107247 0, 107248 0, 107249 0, 107250 0, 107251 0, 107252 0, 107253 0, 107254 0, 107255 0, 107256 0, 107257 0, 107258 0, 107259 0, 107260 0, 107261 0, 107262 0, 107263 0, 107264 0, 107265 0, 107266 0, 107267 0, 107268 0, 107269 0, 107270 0, 107271 0, 107272 0, 107273 0, 107274 0, 107275 0, 107276 0, 107277 0, 107278 0, 107279 0, 107280 0, 107281 0, 107282 0, 107283 0, 107284 0, 107285 0, 107286 0, 107287 0, 107288 0, 107289 0, 107290 0, 107291 0, 107292 0, 107293 0, 107294 0, 107295 0, 107296 0, 107297 0, 107298 0, 107299 0, 107300 0, 107301 0, 107302 0, 107303 0, 107304 0, 107305 0, 107306 0, 107307 0, 107308 0, 107309 0, 107310 0, 107311 0, 107312 0, 107313 0, 107314 0, 107315 0, 107316 0, 107317 0, 107318 0, 107319 0, 107320 0, 107321 0, 107322 0, 107323 0, 107324 0, 107325 0, 107326 0, 107327 0, 107328 0, 107329 0, 107330 0, 107331 0, 107332 0, 107333 0, 107334 0, 107335 0, 107336 0, 107337 0, 107338 0, 107339 0, 107340 0, 107341 0, 107342 0, 107343 0, 107344 0, 107345 0, 107346 0, 107347 0, 107348 0, 107349 0, 107350 0, 107351 Implicit_Field_ar0_get, 107352 Implicit_Field_ar4_get, 107353 Implicit_Field_ar8_get, 107354 Implicit_Field_ar12_get, 107355 Implicit_Field_bt16_get, 107356 Implicit_Field_bs16_get, 107357 Implicit_Field_br16_get, 107358 Implicit_Field_brall_get 107359}; 107360 107361static xtensa_set_field_fn 107362Slot_gp_slot0_set_field_fns[] = { 107363 Field_t_Slot_gp_slot0_set, 107364 0, 107365 0, 107366 0, 107367 0, 107368 Field_s_Slot_gp_slot0_set, 107369 0, 107370 0, 107371 0, 107372 0, 107373 0, 107374 0, 107375 0, 107376 Field_op2_Slot_gp_slot0_set, 107377 Field_r_Slot_gp_slot0_set, 107378 0, 107379 0, 107380 Field_sae_Slot_gp_slot0_set, 107381 Field_sal_Slot_gp_slot0_set, 107382 Field_sargt_Slot_gp_slot0_set, 107383 0, 107384 Field_sas_Slot_gp_slot0_set, 107385 0, 107386 0, 107387 0, 107388 0, 107389 0, 107390 0, 107391 0, 107392 0, 107393 0, 107394 0, 107395 0, 107396 Field_imm6_Slot_gp_slot0_set, 107397 Field_imm7_Slot_gp_slot0_set, 107398 0, 107399 0, 107400 0, 107401 0, 107402 Field_s4_Slot_gp_slot0_set, 107403 0, 107404 0, 107405 Field_s8_Slot_gp_slot0_set, 107406 0, 107407 0, 107408 0, 107409 0, 107410 0, 107411 0, 107412 Field_dsp340050b49a6c_fld2029_Slot_gp_slot0_set, 107413 Field_dsp340050b49a6c_fld2030_Slot_gp_slot0_set, 107414 Field_dsp340050b49a6c_fld2032_Slot_gp_slot0_set, 107415 Field_dsp340050b49a6c_fld2035_Slot_gp_slot0_set, 107416 Field_dsp340050b49a6c_fld2036_Slot_gp_slot0_set, 107417 Field_dsp340050b49a6c_fld2037_Slot_gp_slot0_set, 107418 Field_dsp340050b49a6c_fld2038_Slot_gp_slot0_set, 107419 0, 107420 Field_dsp340050b49a6c_fld2040_Slot_gp_slot0_set, 107421 0, 107422 Field_dsp340050b49a6c_fld2042_Slot_gp_slot0_set, 107423 Field_dsp340050b49a6c_fld2043_Slot_gp_slot0_set, 107424 0, 107425 Field_dsp340050b49a6c_fld2045_Slot_gp_slot0_set, 107426 Field_dsp340050b49a6c_fld2046_Slot_gp_slot0_set, 107427 Field_dsp340050b49a6c_fld2047_Slot_gp_slot0_set, 107428 Field_dsp340050b49a6c_fld2048_Slot_gp_slot0_set, 107429 Field_dsp340050b49a6c_fld2049_Slot_gp_slot0_set, 107430 0, 107431 Field_dsp340050b49a6c_fld2051_Slot_gp_slot0_set, 107432 Field_dsp340050b49a6c_fld2052_Slot_gp_slot0_set, 107433 Field_dsp340050b49a6c_fld2053_Slot_gp_slot0_set, 107434 Field_dsp340050b49a6c_fld2054_Slot_gp_slot0_set, 107435 0, 107436 Field_dsp340050b49a6c_fld2056_Slot_gp_slot0_set, 107437 0, 107438 0, 107439 0, 107440 0, 107441 0, 107442 0, 107443 0, 107444 0, 107445 0, 107446 0, 107447 0, 107448 0, 107449 0, 107450 0, 107451 0, 107452 0, 107453 0, 107454 0, 107455 0, 107456 0, 107457 0, 107458 0, 107459 0, 107460 0, 107461 0, 107462 0, 107463 0, 107464 0, 107465 0, 107466 0, 107467 0, 107468 0, 107469 0, 107470 0, 107471 0, 107472 0, 107473 0, 107474 0, 107475 0, 107476 0, 107477 0, 107478 0, 107479 0, 107480 0, 107481 0, 107482 0, 107483 0, 107484 0, 107485 0, 107486 0, 107487 0, 107488 0, 107489 0, 107490 0, 107491 0, 107492 0, 107493 0, 107494 0, 107495 0, 107496 0, 107497 0, 107498 0, 107499 0, 107500 0, 107501 0, 107502 0, 107503 0, 107504 0, 107505 0, 107506 0, 107507 0, 107508 0, 107509 0, 107510 0, 107511 0, 107512 0, 107513 0, 107514 0, 107515 0, 107516 0, 107517 0, 107518 0, 107519 0, 107520 0, 107521 0, 107522 0, 107523 0, 107524 0, 107525 0, 107526 0, 107527 0, 107528 0, 107529 0, 107530 0, 107531 0, 107532 0, 107533 0, 107534 0, 107535 0, 107536 0, 107537 0, 107538 0, 107539 0, 107540 0, 107541 0, 107542 0, 107543 0, 107544 0, 107545 0, 107546 0, 107547 0, 107548 0, 107549 0, 107550 0, 107551 0, 107552 0, 107553 0, 107554 0, 107555 0, 107556 0, 107557 0, 107558 0, 107559 0, 107560 0, 107561 0, 107562 0, 107563 0, 107564 0, 107565 0, 107566 0, 107567 0, 107568 0, 107569 0, 107570 0, 107571 0, 107572 0, 107573 0, 107574 0, 107575 0, 107576 0, 107577 0, 107578 0, 107579 0, 107580 0, 107581 0, 107582 0, 107583 0, 107584 0, 107585 0, 107586 0, 107587 0, 107588 0, 107589 0, 107590 0, 107591 0, 107592 0, 107593 0, 107594 0, 107595 0, 107596 0, 107597 0, 107598 0, 107599 0, 107600 0, 107601 0, 107602 0, 107603 0, 107604 0, 107605 0, 107606 0, 107607 0, 107608 0, 107609 0, 107610 0, 107611 0, 107612 0, 107613 0, 107614 0, 107615 0, 107616 0, 107617 0, 107618 0, 107619 0, 107620 0, 107621 0, 107622 0, 107623 0, 107624 0, 107625 0, 107626 0, 107627 0, 107628 0, 107629 0, 107630 0, 107631 0, 107632 0, 107633 0, 107634 0, 107635 0, 107636 0, 107637 0, 107638 0, 107639 0, 107640 0, 107641 0, 107642 0, 107643 0, 107644 0, 107645 0, 107646 0, 107647 0, 107648 0, 107649 0, 107650 0, 107651 0, 107652 0, 107653 0, 107654 0, 107655 0, 107656 0, 107657 0, 107658 0, 107659 0, 107660 0, 107661 0, 107662 0, 107663 0, 107664 0, 107665 0, 107666 0, 107667 0, 107668 0, 107669 0, 107670 0, 107671 0, 107672 0, 107673 0, 107674 0, 107675 0, 107676 0, 107677 0, 107678 0, 107679 0, 107680 0, 107681 0, 107682 0, 107683 0, 107684 0, 107685 0, 107686 0, 107687 0, 107688 0, 107689 0, 107690 0, 107691 0, 107692 0, 107693 0, 107694 0, 107695 0, 107696 0, 107697 0, 107698 0, 107699 0, 107700 0, 107701 0, 107702 0, 107703 0, 107704 0, 107705 0, 107706 0, 107707 0, 107708 0, 107709 0, 107710 0, 107711 0, 107712 0, 107713 0, 107714 0, 107715 0, 107716 0, 107717 0, 107718 0, 107719 0, 107720 0, 107721 0, 107722 0, 107723 0, 107724 0, 107725 0, 107726 0, 107727 0, 107728 0, 107729 0, 107730 0, 107731 0, 107732 0, 107733 0, 107734 0, 107735 0, 107736 0, 107737 0, 107738 0, 107739 0, 107740 0, 107741 0, 107742 0, 107743 0, 107744 0, 107745 0, 107746 0, 107747 0, 107748 0, 107749 0, 107750 0, 107751 0, 107752 0, 107753 0, 107754 0, 107755 0, 107756 0, 107757 0, 107758 0, 107759 0, 107760 0, 107761 0, 107762 0, 107763 0, 107764 0, 107765 0, 107766 0, 107767 0, 107768 0, 107769 0, 107770 0, 107771 0, 107772 0, 107773 0, 107774 0, 107775 0, 107776 0, 107777 0, 107778 0, 107779 0, 107780 0, 107781 0, 107782 0, 107783 0, 107784 Field_op0_s5_Slot_gp_slot0_set, 107785 Field_dsp340050b49a6c_fld2058_Slot_gp_slot0_set, 107786 Field_dsp340050b49a6c_fld2067_Slot_gp_slot0_set, 107787 Field_dsp340050b49a6c_fld2407gp_slot0_Slot_gp_slot0_set, 107788 Field_dsp340050b49a6c_fld2409gp_slot0_Slot_gp_slot0_set, 107789 Field_dsp340050b49a6c_fld2410gp_slot0_Slot_gp_slot0_set, 107790 Field_dsp340050b49a6c_fld2411gp_slot0_Slot_gp_slot0_set, 107791 Field_dsp340050b49a6c_fld2412gp_slot0_Slot_gp_slot0_set, 107792 Field_dsp340050b49a6c_fld2413gp_slot0_Slot_gp_slot0_set, 107793 Field_dsp340050b49a6c_fld2415gp_slot0_Slot_gp_slot0_set, 107794 Field_dsp340050b49a6c_fld2416gp_slot0_Slot_gp_slot0_set, 107795 Field_dsp340050b49a6c_fld2417gp_slot0_Slot_gp_slot0_set, 107796 Field_dsp340050b49a6c_fld2418gp_slot0_Slot_gp_slot0_set, 107797 Field_dsp340050b49a6c_fld2419gp_slot0_Slot_gp_slot0_set, 107798 Field_dsp340050b49a6c_fld2420gp_slot0_Slot_gp_slot0_set, 107799 Field_dsp340050b49a6c_fld2422gp_slot0_Slot_gp_slot0_set, 107800 Field_dsp340050b49a6c_fld2423gp_slot0_Slot_gp_slot0_set, 107801 Field_dsp340050b49a6c_fld2424gp_slot0_Slot_gp_slot0_set, 107802 Field_dsp340050b49a6c_fld2425gp_slot0_Slot_gp_slot0_set, 107803 Field_dsp340050b49a6c_fld2426gp_slot0_Slot_gp_slot0_set, 107804 Field_dsp340050b49a6c_fld2427gp_slot0_Slot_gp_slot0_set, 107805 Field_dsp340050b49a6c_fld2429gp_slot0_Slot_gp_slot0_set, 107806 Field_dsp340050b49a6c_fld2430gp_slot0_Slot_gp_slot0_set, 107807 Field_dsp340050b49a6c_fld2431gp_slot0_Slot_gp_slot0_set, 107808 Field_dsp340050b49a6c_fld2432gp_slot0_Slot_gp_slot0_set, 107809 Field_dsp340050b49a6c_fld2433gp_slot0_Slot_gp_slot0_set, 107810 Field_dsp340050b49a6c_fld2434gp_slot0_Slot_gp_slot0_set, 107811 Field_dsp340050b49a6c_fld2435gp_slot0_Slot_gp_slot0_set, 107812 Field_dsp340050b49a6c_fld2436gp_slot0_Slot_gp_slot0_set, 107813 Field_dsp340050b49a6c_fld2437gp_slot0_Slot_gp_slot0_set, 107814 Field_dsp340050b49a6c_fld2438gp_slot0_Slot_gp_slot0_set, 107815 Field_dsp340050b49a6c_fld2439gp_slot0_Slot_gp_slot0_set, 107816 Field_dsp340050b49a6c_fld2440gp_slot0_Slot_gp_slot0_set, 107817 Field_dsp340050b49a6c_fld2441gp_slot0_Slot_gp_slot0_set, 107818 Field_dsp340050b49a6c_fld2443gp_slot0_Slot_gp_slot0_set, 107819 Field_dsp340050b49a6c_fld2444gp_slot0_Slot_gp_slot0_set, 107820 Field_dsp340050b49a6c_fld2445_Slot_gp_slot0_set, 107821 Field_dsp340050b49a6c_fld2447gp_slot0_Slot_gp_slot0_set, 107822 Field_dsp340050b49a6c_fld2448_Slot_gp_slot0_set, 107823 Field_dsp340050b49a6c_fld2449gp_slot0_Slot_gp_slot0_set, 107824 Field_dsp340050b49a6c_fld2451gp_slot0_Slot_gp_slot0_set, 107825 Field_dsp340050b49a6c_fld2452gp_slot0_Slot_gp_slot0_set, 107826 Field_dsp340050b49a6c_fld2453gp_slot0_Slot_gp_slot0_set, 107827 Field_dsp340050b49a6c_fld2454gp_slot0_Slot_gp_slot0_set, 107828 Field_dsp340050b49a6c_fld2455gp_slot0_Slot_gp_slot0_set, 107829 Field_dsp340050b49a6c_fld2456gp_slot0_Slot_gp_slot0_set, 107830 Field_dsp340050b49a6c_fld2457gp_slot0_Slot_gp_slot0_set, 107831 Field_dsp340050b49a6c_fld2458gp_slot0_Slot_gp_slot0_set, 107832 Field_dsp340050b49a6c_fld2459gp_slot0_Slot_gp_slot0_set, 107833 Field_dsp340050b49a6c_fld2460gp_slot0_Slot_gp_slot0_set, 107834 Field_dsp340050b49a6c_fld2461gp_slot0_Slot_gp_slot0_set, 107835 Field_dsp340050b49a6c_fld2462_Slot_gp_slot0_set, 107836 Field_dsp340050b49a6c_fld2463gp_slot0_Slot_gp_slot0_set, 107837 Field_dsp340050b49a6c_fld2464gp_slot0_Slot_gp_slot0_set, 107838 Field_dsp340050b49a6c_fld2465gp_slot0_Slot_gp_slot0_set, 107839 Field_dsp340050b49a6c_fld2466gp_slot0_Slot_gp_slot0_set, 107840 Field_dsp340050b49a6c_fld2467gp_slot0_Slot_gp_slot0_set, 107841 Field_dsp340050b49a6c_fld2468gp_slot0_Slot_gp_slot0_set, 107842 Field_dsp340050b49a6c_fld2470gp_slot0_Slot_gp_slot0_set, 107843 Field_dsp340050b49a6c_fld2471gp_slot0_Slot_gp_slot0_set, 107844 Field_dsp340050b49a6c_fld2472gp_slot0_Slot_gp_slot0_set, 107845 Field_dsp340050b49a6c_fld2473gp_slot0_Slot_gp_slot0_set, 107846 Field_dsp340050b49a6c_fld2474gp_slot0_Slot_gp_slot0_set, 107847 Field_dsp340050b49a6c_fld2475gp_slot0_Slot_gp_slot0_set, 107848 Field_dsp340050b49a6c_fld2477gp_slot0_Slot_gp_slot0_set, 107849 Field_dsp340050b49a6c_fld2479gp_slot0_Slot_gp_slot0_set, 107850 Field_dsp340050b49a6c_fld2480gp_slot0_Slot_gp_slot0_set, 107851 Field_dsp340050b49a6c_fld2481gp_slot0_Slot_gp_slot0_set, 107852 Field_dsp340050b49a6c_fld2482gp_slot0_Slot_gp_slot0_set, 107853 Field_dsp340050b49a6c_fld2483gp_slot0_Slot_gp_slot0_set, 107854 Field_dsp340050b49a6c_fld2484gp_slot0_Slot_gp_slot0_set, 107855 Field_dsp340050b49a6c_fld2485gp_slot0_Slot_gp_slot0_set, 107856 Field_dsp340050b49a6c_fld2486gp_slot0_Slot_gp_slot0_set, 107857 Field_dsp340050b49a6c_fld2487gp_slot0_Slot_gp_slot0_set, 107858 Field_dsp340050b49a6c_fld2488gp_slot0_Slot_gp_slot0_set, 107859 Field_dsp340050b49a6c_fld2489gp_slot0_Slot_gp_slot0_set, 107860 Field_dsp340050b49a6c_fld2490gp_slot0_Slot_gp_slot0_set, 107861 Field_dsp340050b49a6c_fld2491gp_slot0_Slot_gp_slot0_set, 107862 Field_dsp340050b49a6c_fld2492gp_slot0_Slot_gp_slot0_set, 107863 Field_dsp340050b49a6c_fld2493gp_slot0_Slot_gp_slot0_set, 107864 Field_dsp340050b49a6c_fld2494gp_slot0_Slot_gp_slot0_set, 107865 Field_dsp340050b49a6c_fld2495gp_slot0_Slot_gp_slot0_set, 107866 Field_dsp340050b49a6c_fld2496gp_slot0_Slot_gp_slot0_set, 107867 Field_dsp340050b49a6c_fld2497gp_slot0_Slot_gp_slot0_set, 107868 Field_dsp340050b49a6c_fld2498gp_slot0_Slot_gp_slot0_set, 107869 Field_dsp340050b49a6c_fld2499gp_slot0_Slot_gp_slot0_set, 107870 Field_dsp340050b49a6c_fld2500gp_slot0_Slot_gp_slot0_set, 107871 Field_dsp340050b49a6c_fld2501gp_slot0_Slot_gp_slot0_set, 107872 Field_dsp340050b49a6c_fld2502gp_slot0_Slot_gp_slot0_set, 107873 Field_dsp340050b49a6c_fld2503gp_slot0_Slot_gp_slot0_set, 107874 Field_dsp340050b49a6c_fld2504gp_slot0_Slot_gp_slot0_set, 107875 Field_dsp340050b49a6c_fld2505gp_slot0_Slot_gp_slot0_set, 107876 Field_dsp340050b49a6c_fld2506gp_slot0_Slot_gp_slot0_set, 107877 Field_dsp340050b49a6c_fld2507gp_slot0_Slot_gp_slot0_set, 107878 Field_dsp340050b49a6c_fld2508gp_slot0_Slot_gp_slot0_set, 107879 Field_dsp340050b49a6c_fld2509gp_slot0_Slot_gp_slot0_set, 107880 Field_dsp340050b49a6c_fld2510gp_slot0_Slot_gp_slot0_set, 107881 Field_dsp340050b49a6c_fld2512gp_slot0_Slot_gp_slot0_set, 107882 Field_dsp340050b49a6c_fld2514gp_slot0_Slot_gp_slot0_set, 107883 Field_dsp340050b49a6c_fld2515gp_slot0_Slot_gp_slot0_set, 107884 Field_dsp340050b49a6c_fld2516gp_slot0_Slot_gp_slot0_set, 107885 Field_dsp340050b49a6c_fld2517gp_slot0_Slot_gp_slot0_set, 107886 Field_dsp340050b49a6c_fld2518gp_slot0_Slot_gp_slot0_set, 107887 Field_dsp340050b49a6c_fld2519gp_slot0_Slot_gp_slot0_set, 107888 Field_dsp340050b49a6c_fld2520gp_slot0_Slot_gp_slot0_set, 107889 Field_dsp340050b49a6c_fld2521gp_slot0_Slot_gp_slot0_set, 107890 Field_dsp340050b49a6c_fld2523gp_slot0_Slot_gp_slot0_set, 107891 Field_dsp340050b49a6c_fld2524gp_slot0_Slot_gp_slot0_set, 107892 Field_dsp340050b49a6c_fld2526gp_slot0_Slot_gp_slot0_set, 107893 Field_dsp340050b49a6c_fld2527gp_slot0_Slot_gp_slot0_set, 107894 Field_dsp340050b49a6c_fld2528gp_slot0_Slot_gp_slot0_set, 107895 Field_dsp340050b49a6c_fld2529gp_slot0_Slot_gp_slot0_set, 107896 Field_dsp340050b49a6c_fld2530_Slot_gp_slot0_set, 107897 Field_dsp340050b49a6c_fld2531gp_slot0_Slot_gp_slot0_set, 107898 Field_dsp340050b49a6c_fld3688gp_slot0_Slot_gp_slot0_set, 107899 Field_dsp340050b49a6c_fld3689gp_slot0_Slot_gp_slot0_set, 107900 Field_dsp340050b49a6c_fld3690gp_slot0_Slot_gp_slot0_set, 107901 Field_dsp340050b49a6c_fld3691gp_slot0_Slot_gp_slot0_set, 107902 Field_dsp340050b49a6c_fld3692gp_slot0_Slot_gp_slot0_set, 107903 Field_dsp340050b49a6c_fld3693gp_slot0_Slot_gp_slot0_set, 107904 Field_dsp340050b49a6c_fld3695gp_slot0_Slot_gp_slot0_set, 107905 Field_dsp340050b49a6c_fld3696gp_slot0_Slot_gp_slot0_set, 107906 Field_dsp340050b49a6c_fld3697gp_slot0_Slot_gp_slot0_set, 107907 Field_dsp340050b49a6c_fld3698gp_slot0_Slot_gp_slot0_set, 107908 Field_dsp340050b49a6c_fld3699gp_slot0_Slot_gp_slot0_set, 107909 Field_dsp340050b49a6c_fld3700gp_slot0_Slot_gp_slot0_set, 107910 Field_dsp340050b49a6c_fld3702gp_slot0_Slot_gp_slot0_set, 107911 Field_dsp340050b49a6c_fld3703gp_slot0_Slot_gp_slot0_set, 107912 Field_dsp340050b49a6c_fld3705gp_slot0_Slot_gp_slot0_set, 107913 Field_dsp340050b49a6c_fld3706gp_slot0_Slot_gp_slot0_set, 107914 0, 107915 0, 107916 0, 107917 0, 107918 0, 107919 0, 107920 0, 107921 0, 107922 0, 107923 0, 107924 0, 107925 0, 107926 0, 107927 0, 107928 0, 107929 0, 107930 0, 107931 0, 107932 0, 107933 0, 107934 0, 107935 0, 107936 0, 107937 0, 107938 0, 107939 0, 107940 0, 107941 0, 107942 0, 107943 0, 107944 0, 107945 0, 107946 0, 107947 0, 107948 0, 107949 0, 107950 0, 107951 0, 107952 0, 107953 0, 107954 0, 107955 0, 107956 0, 107957 0, 107958 0, 107959 0, 107960 0, 107961 0, 107962 0, 107963 0, 107964 0, 107965 0, 107966 0, 107967 0, 107968 0, 107969 0, 107970 0, 107971 0, 107972 0, 107973 0, 107974 0, 107975 0, 107976 0, 107977 0, 107978 0, 107979 0, 107980 0, 107981 0, 107982 0, 107983 0, 107984 0, 107985 0, 107986 0, 107987 0, 107988 0, 107989 0, 107990 0, 107991 0, 107992 0, 107993 0, 107994 0, 107995 0, 107996 0, 107997 0, 107998 0, 107999 0, 108000 0, 108001 0, 108002 0, 108003 0, 108004 0, 108005 0, 108006 0, 108007 0, 108008 0, 108009 0, 108010 0, 108011 0, 108012 0, 108013 0, 108014 0, 108015 0, 108016 0, 108017 0, 108018 0, 108019 0, 108020 0, 108021 0, 108022 0, 108023 0, 108024 0, 108025 0, 108026 0, 108027 0, 108028 0, 108029 0, 108030 0, 108031 0, 108032 0, 108033 0, 108034 0, 108035 0, 108036 0, 108037 0, 108038 0, 108039 0, 108040 0, 108041 0, 108042 0, 108043 0, 108044 0, 108045 0, 108046 0, 108047 0, 108048 0, 108049 0, 108050 0, 108051 0, 108052 0, 108053 0, 108054 0, 108055 0, 108056 0, 108057 0, 108058 0, 108059 0, 108060 0, 108061 0, 108062 0, 108063 0, 108064 0, 108065 0, 108066 0, 108067 0, 108068 0, 108069 0, 108070 0, 108071 0, 108072 0, 108073 0, 108074 0, 108075 0, 108076 0, 108077 0, 108078 0, 108079 0, 108080 0, 108081 0, 108082 0, 108083 0, 108084 0, 108085 0, 108086 0, 108087 0, 108088 0, 108089 0, 108090 0, 108091 0, 108092 0, 108093 0, 108094 0, 108095 0, 108096 0, 108097 0, 108098 0, 108099 0, 108100 0, 108101 0, 108102 0, 108103 0, 108104 0, 108105 0, 108106 0, 108107 0, 108108 0, 108109 0, 108110 0, 108111 0, 108112 0, 108113 0, 108114 0, 108115 0, 108116 0, 108117 0, 108118 0, 108119 0, 108120 0, 108121 0, 108122 0, 108123 0, 108124 0, 108125 0, 108126 0, 108127 0, 108128 0, 108129 0, 108130 0, 108131 0, 108132 0, 108133 0, 108134 0, 108135 0, 108136 0, 108137 0, 108138 0, 108139 0, 108140 0, 108141 0, 108142 0, 108143 0, 108144 0, 108145 0, 108146 0, 108147 0, 108148 0, 108149 0, 108150 0, 108151 0, 108152 0, 108153 0, 108154 0, 108155 0, 108156 0, 108157 0, 108158 0, 108159 0, 108160 0, 108161 0, 108162 0, 108163 0, 108164 0, 108165 0, 108166 0, 108167 0, 108168 0, 108169 0, 108170 0, 108171 0, 108172 0, 108173 0, 108174 0, 108175 0, 108176 0, 108177 0, 108178 0, 108179 0, 108180 0, 108181 0, 108182 0, 108183 0, 108184 0, 108185 0, 108186 0, 108187 0, 108188 0, 108189 0, 108190 0, 108191 0, 108192 0, 108193 0, 108194 0, 108195 0, 108196 0, 108197 0, 108198 0, 108199 0, 108200 0, 108201 0, 108202 0, 108203 0, 108204 0, 108205 0, 108206 0, 108207 0, 108208 0, 108209 0, 108210 0, 108211 0, 108212 0, 108213 0, 108214 0, 108215 0, 108216 0, 108217 0, 108218 0, 108219 0, 108220 0, 108221 0, 108222 0, 108223 0, 108224 0, 108225 0, 108226 0, 108227 0, 108228 0, 108229 0, 108230 0, 108231 0, 108232 0, 108233 0, 108234 0, 108235 0, 108236 0, 108237 0, 108238 0, 108239 0, 108240 0, 108241 0, 108242 0, 108243 0, 108244 0, 108245 0, 108246 0, 108247 0, 108248 0, 108249 0, 108250 0, 108251 0, 108252 0, 108253 0, 108254 0, 108255 0, 108256 0, 108257 0, 108258 0, 108259 0, 108260 0, 108261 0, 108262 0, 108263 0, 108264 0, 108265 0, 108266 0, 108267 0, 108268 0, 108269 0, 108270 0, 108271 0, 108272 0, 108273 0, 108274 0, 108275 0, 108276 0, 108277 0, 108278 0, 108279 0, 108280 0, 108281 0, 108282 0, 108283 0, 108284 0, 108285 0, 108286 0, 108287 0, 108288 0, 108289 0, 108290 0, 108291 0, 108292 0, 108293 0, 108294 0, 108295 0, 108296 0, 108297 0, 108298 0, 108299 0, 108300 0, 108301 0, 108302 0, 108303 0, 108304 0, 108305 0, 108306 0, 108307 0, 108308 0, 108309 0, 108310 0, 108311 0, 108312 0, 108313 0, 108314 0, 108315 0, 108316 0, 108317 0, 108318 0, 108319 0, 108320 0, 108321 0, 108322 0, 108323 0, 108324 0, 108325 0, 108326 0, 108327 0, 108328 0, 108329 0, 108330 0, 108331 0, 108332 0, 108333 0, 108334 0, 108335 0, 108336 0, 108337 0, 108338 0, 108339 0, 108340 0, 108341 0, 108342 0, 108343 0, 108344 0, 108345 0, 108346 0, 108347 0, 108348 0, 108349 0, 108350 0, 108351 0, 108352 0, 108353 0, 108354 0, 108355 0, 108356 0, 108357 0, 108358 0, 108359 0, 108360 0, 108361 0, 108362 0, 108363 0, 108364 0, 108365 0, 108366 0, 108367 0, 108368 0, 108369 0, 108370 0, 108371 0, 108372 0, 108373 0, 108374 0, 108375 0, 108376 0, 108377 0, 108378 0, 108379 0, 108380 0, 108381 0, 108382 0, 108383 0, 108384 0, 108385 0, 108386 0, 108387 0, 108388 0, 108389 0, 108390 0, 108391 0, 108392 0, 108393 0, 108394 0, 108395 0, 108396 0, 108397 0, 108398 0, 108399 0, 108400 0, 108401 0, 108402 0, 108403 0, 108404 0, 108405 0, 108406 0, 108407 0, 108408 0, 108409 0, 108410 0, 108411 0, 108412 0, 108413 0, 108414 0, 108415 0, 108416 0, 108417 0, 108418 0, 108419 0, 108420 0, 108421 0, 108422 0, 108423 0, 108424 0, 108425 0, 108426 0, 108427 0, 108428 0, 108429 0, 108430 0, 108431 0, 108432 0, 108433 0, 108434 0, 108435 0, 108436 0, 108437 0, 108438 0, 108439 0, 108440 0, 108441 0, 108442 0, 108443 0, 108444 0, 108445 0, 108446 0, 108447 0, 108448 0, 108449 0, 108450 0, 108451 0, 108452 0, 108453 0, 108454 0, 108455 0, 108456 0, 108457 0, 108458 0, 108459 0, 108460 0, 108461 0, 108462 0, 108463 0, 108464 0, 108465 0, 108466 0, 108467 0, 108468 0, 108469 0, 108470 0, 108471 0, 108472 0, 108473 0, 108474 0, 108475 0, 108476 0, 108477 0, 108478 0, 108479 0, 108480 0, 108481 0, 108482 0, 108483 0, 108484 0, 108485 0, 108486 0, 108487 0, 108488 0, 108489 0, 108490 0, 108491 0, 108492 0, 108493 0, 108494 0, 108495 0, 108496 0, 108497 0, 108498 0, 108499 0, 108500 0, 108501 0, 108502 0, 108503 0, 108504 0, 108505 0, 108506 0, 108507 0, 108508 0, 108509 0, 108510 0, 108511 0, 108512 0, 108513 0, 108514 0, 108515 0, 108516 0, 108517 0, 108518 0, 108519 0, 108520 0, 108521 0, 108522 0, 108523 0, 108524 0, 108525 0, 108526 0, 108527 0, 108528 0, 108529 0, 108530 0, 108531 0, 108532 0, 108533 0, 108534 0, 108535 0, 108536 0, 108537 0, 108538 0, 108539 0, 108540 0, 108541 0, 108542 0, 108543 0, 108544 0, 108545 0, 108546 0, 108547 0, 108548 0, 108549 0, 108550 0, 108551 0, 108552 0, 108553 0, 108554 0, 108555 0, 108556 0, 108557 0, 108558 0, 108559 0, 108560 0, 108561 0, 108562 0, 108563 0, 108564 0, 108565 0, 108566 0, 108567 0, 108568 0, 108569 0, 108570 0, 108571 0, 108572 0, 108573 0, 108574 0, 108575 0, 108576 0, 108577 0, 108578 0, 108579 0, 108580 0, 108581 0, 108582 0, 108583 0, 108584 0, 108585 0, 108586 0, 108587 0, 108588 0, 108589 0, 108590 0, 108591 0, 108592 0, 108593 0, 108594 0, 108595 0, 108596 0, 108597 0, 108598 0, 108599 0, 108600 0, 108601 0, 108602 0, 108603 0, 108604 0, 108605 0, 108606 0, 108607 0, 108608 0, 108609 0, 108610 0, 108611 0, 108612 0, 108613 0, 108614 0, 108615 0, 108616 0, 108617 0, 108618 0, 108619 0, 108620 0, 108621 0, 108622 0, 108623 0, 108624 0, 108625 0, 108626 0, 108627 0, 108628 0, 108629 0, 108630 0, 108631 0, 108632 0, 108633 0, 108634 0, 108635 0, 108636 0, 108637 0, 108638 0, 108639 0, 108640 0, 108641 0, 108642 0, 108643 0, 108644 0, 108645 0, 108646 0, 108647 0, 108648 0, 108649 0, 108650 0, 108651 0, 108652 0, 108653 0, 108654 0, 108655 0, 108656 0, 108657 0, 108658 0, 108659 0, 108660 0, 108661 0, 108662 0, 108663 0, 108664 0, 108665 0, 108666 0, 108667 0, 108668 0, 108669 0, 108670 0, 108671 0, 108672 0, 108673 0, 108674 0, 108675 0, 108676 0, 108677 0, 108678 0, 108679 0, 108680 0, 108681 0, 108682 0, 108683 0, 108684 0, 108685 0, 108686 0, 108687 0, 108688 0, 108689 0, 108690 0, 108691 0, 108692 0, 108693 0, 108694 0, 108695 0, 108696 0, 108697 0, 108698 0, 108699 0, 108700 0, 108701 0, 108702 0, 108703 0, 108704 0, 108705 0, 108706 0, 108707 0, 108708 0, 108709 0, 108710 0, 108711 0, 108712 0, 108713 0, 108714 0, 108715 0, 108716 0, 108717 0, 108718 0, 108719 0, 108720 0, 108721 0, 108722 0, 108723 0, 108724 0, 108725 0, 108726 0, 108727 0, 108728 0, 108729 0, 108730 0, 108731 0, 108732 0, 108733 0, 108734 0, 108735 0, 108736 0, 108737 0, 108738 0, 108739 0, 108740 0, 108741 0, 108742 0, 108743 0, 108744 0, 108745 0, 108746 0, 108747 0, 108748 0, 108749 0, 108750 0, 108751 0, 108752 0, 108753 0, 108754 0, 108755 0, 108756 0, 108757 0, 108758 0, 108759 0, 108760 0, 108761 0, 108762 0, 108763 0, 108764 0, 108765 0, 108766 0, 108767 0, 108768 0, 108769 0, 108770 0, 108771 0, 108772 0, 108773 0, 108774 0, 108775 0, 108776 0, 108777 0, 108778 0, 108779 0, 108780 0, 108781 0, 108782 0, 108783 0, 108784 0, 108785 0, 108786 0, 108787 0, 108788 0, 108789 0, 108790 0, 108791 0, 108792 0, 108793 0, 108794 0, 108795 0, 108796 0, 108797 0, 108798 0, 108799 0, 108800 0, 108801 0, 108802 0, 108803 0, 108804 0, 108805 0, 108806 0, 108807 0, 108808 0, 108809 0, 108810 0, 108811 0, 108812 0, 108813 0, 108814 0, 108815 0, 108816 0, 108817 0, 108818 0, 108819 0, 108820 0, 108821 0, 108822 0, 108823 0, 108824 0, 108825 0, 108826 0, 108827 0, 108828 0, 108829 0, 108830 0, 108831 0, 108832 0, 108833 0, 108834 0, 108835 0, 108836 0, 108837 0, 108838 0, 108839 0, 108840 0, 108841 0, 108842 0, 108843 0, 108844 0, 108845 0, 108846 0, 108847 0, 108848 0, 108849 0, 108850 0, 108851 0, 108852 0, 108853 0, 108854 0, 108855 0, 108856 0, 108857 0, 108858 0, 108859 0, 108860 0, 108861 0, 108862 0, 108863 0, 108864 0, 108865 0, 108866 0, 108867 0, 108868 0, 108869 0, 108870 0, 108871 0, 108872 0, 108873 0, 108874 0, 108875 0, 108876 0, 108877 0, 108878 0, 108879 0, 108880 0, 108881 0, 108882 0, 108883 0, 108884 0, 108885 0, 108886 0, 108887 0, 108888 0, 108889 0, 108890 0, 108891 0, 108892 0, 108893 0, 108894 0, 108895 0, 108896 0, 108897 0, 108898 0, 108899 0, 108900 0, 108901 0, 108902 0, 108903 0, 108904 0, 108905 0, 108906 0, 108907 0, 108908 0, 108909 0, 108910 0, 108911 0, 108912 0, 108913 0, 108914 0, 108915 0, 108916 0, 108917 0, 108918 0, 108919 0, 108920 0, 108921 0, 108922 0, 108923 0, 108924 0, 108925 0, 108926 0, 108927 0, 108928 0, 108929 0, 108930 0, 108931 0, 108932 0, 108933 0, 108934 0, 108935 0, 108936 0, 108937 0, 108938 0, 108939 0, 108940 0, 108941 0, 108942 0, 108943 0, 108944 0, 108945 0, 108946 0, 108947 0, 108948 0, 108949 0, 108950 0, 108951 0, 108952 0, 108953 0, 108954 0, 108955 0, 108956 0, 108957 0, 108958 0, 108959 0, 108960 0, 108961 0, 108962 0, 108963 0, 108964 0, 108965 0, 108966 0, 108967 0, 108968 0, 108969 0, 108970 0, 108971 0, 108972 0, 108973 0, 108974 0, 108975 0, 108976 0, 108977 0, 108978 0, 108979 0, 108980 0, 108981 0, 108982 0, 108983 0, 108984 0, 108985 0, 108986 0, 108987 0, 108988 0, 108989 0, 108990 0, 108991 0, 108992 0, 108993 0, 108994 0, 108995 0, 108996 0, 108997 0, 108998 0, 108999 0, 109000 0, 109001 0, 109002 0, 109003 0, 109004 0, 109005 0, 109006 0, 109007 0, 109008 0, 109009 0, 109010 0, 109011 0, 109012 0, 109013 0, 109014 0, 109015 0, 109016 0, 109017 0, 109018 0, 109019 0, 109020 0, 109021 0, 109022 0, 109023 0, 109024 0, 109025 0, 109026 0, 109027 0, 109028 0, 109029 0, 109030 0, 109031 0, 109032 0, 109033 0, 109034 0, 109035 0, 109036 0, 109037 0, 109038 0, 109039 0, 109040 0, 109041 0, 109042 0, 109043 0, 109044 0, 109045 0, 109046 0, 109047 0, 109048 0, 109049 0, 109050 0, 109051 0, 109052 0, 109053 0, 109054 0, 109055 0, 109056 0, 109057 0, 109058 0, 109059 0, 109060 0, 109061 0, 109062 0, 109063 0, 109064 0, 109065 0, 109066 0, 109067 0, 109068 0, 109069 0, 109070 0, 109071 0, 109072 0, 109073 0, 109074 0, 109075 0, 109076 0, 109077 0, 109078 0, 109079 0, 109080 0, 109081 0, 109082 0, 109083 0, 109084 0, 109085 0, 109086 0, 109087 0, 109088 Implicit_Field_set, 109089 Implicit_Field_set, 109090 Implicit_Field_set, 109091 Implicit_Field_set, 109092 Implicit_Field_set, 109093 Implicit_Field_set, 109094 Implicit_Field_set, 109095 Implicit_Field_set 109096}; 109097 109098static xtensa_get_field_fn 109099Slot_dot_slot2_get_field_fns[] = { 109100 Field_t_Slot_dot_slot2_get, 109101 0, 109102 0, 109103 0, 109104 0, 109105 Field_s_Slot_dot_slot2_get, 109106 0, 109107 0, 109108 0, 109109 0, 109110 0, 109111 0, 109112 0, 109113 0, 109114 Field_r_Slot_dot_slot2_get, 109115 0, 109116 0, 109117 0, 109118 0, 109119 0, 109120 0, 109121 0, 109122 0, 109123 0, 109124 0, 109125 0, 109126 0, 109127 0, 109128 0, 109129 0, 109130 0, 109131 0, 109132 0, 109133 0, 109134 0, 109135 0, 109136 0, 109137 0, 109138 0, 109139 0, 109140 0, 109141 0, 109142 0, 109143 0, 109144 0, 109145 0, 109146 0, 109147 0, 109148 0, 109149 Field_dsp340050b49a6c_fld2029_Slot_dot_slot2_get, 109150 Field_dsp340050b49a6c_fld2030_Slot_dot_slot2_get, 109151 Field_dsp340050b49a6c_fld2032_Slot_dot_slot2_get, 109152 0, 109153 0, 109154 0, 109155 0, 109156 Field_dsp340050b49a6c_fld2039_Slot_dot_slot2_get, 109157 0, 109158 Field_dsp340050b49a6c_fld2041_Slot_dot_slot2_get, 109159 0, 109160 0, 109161 Field_dsp340050b49a6c_fld2044_Slot_dot_slot2_get, 109162 Field_dsp340050b49a6c_fld2045_Slot_dot_slot2_get, 109163 Field_dsp340050b49a6c_fld2046_Slot_dot_slot2_get, 109164 Field_dsp340050b49a6c_fld2047_Slot_dot_slot2_get, 109165 0, 109166 Field_dsp340050b49a6c_fld2049_Slot_dot_slot2_get, 109167 Field_dsp340050b49a6c_fld2050_Slot_dot_slot2_get, 109168 Field_dsp340050b49a6c_fld2051_Slot_dot_slot2_get, 109169 Field_dsp340050b49a6c_fld2052_Slot_dot_slot2_get, 109170 0, 109171 0, 109172 Field_dsp340050b49a6c_fld2055_Slot_dot_slot2_get, 109173 Field_dsp340050b49a6c_fld2056_Slot_dot_slot2_get, 109174 0, 109175 0, 109176 0, 109177 0, 109178 0, 109179 0, 109180 0, 109181 0, 109182 0, 109183 0, 109184 0, 109185 0, 109186 0, 109187 0, 109188 0, 109189 0, 109190 0, 109191 0, 109192 0, 109193 0, 109194 0, 109195 0, 109196 0, 109197 0, 109198 0, 109199 0, 109200 0, 109201 0, 109202 0, 109203 0, 109204 0, 109205 0, 109206 0, 109207 0, 109208 0, 109209 0, 109210 0, 109211 0, 109212 0, 109213 0, 109214 0, 109215 0, 109216 0, 109217 0, 109218 0, 109219 0, 109220 0, 109221 0, 109222 0, 109223 0, 109224 0, 109225 0, 109226 0, 109227 0, 109228 0, 109229 0, 109230 0, 109231 0, 109232 0, 109233 0, 109234 0, 109235 0, 109236 0, 109237 0, 109238 0, 109239 0, 109240 0, 109241 0, 109242 0, 109243 0, 109244 0, 109245 0, 109246 0, 109247 0, 109248 0, 109249 0, 109250 0, 109251 0, 109252 0, 109253 0, 109254 0, 109255 0, 109256 0, 109257 0, 109258 0, 109259 0, 109260 0, 109261 0, 109262 0, 109263 0, 109264 0, 109265 0, 109266 0, 109267 0, 109268 0, 109269 0, 109270 0, 109271 0, 109272 0, 109273 0, 109274 0, 109275 0, 109276 0, 109277 0, 109278 0, 109279 0, 109280 0, 109281 0, 109282 0, 109283 0, 109284 0, 109285 0, 109286 0, 109287 0, 109288 0, 109289 0, 109290 0, 109291 0, 109292 0, 109293 0, 109294 0, 109295 0, 109296 0, 109297 0, 109298 0, 109299 0, 109300 0, 109301 0, 109302 0, 109303 0, 109304 0, 109305 0, 109306 0, 109307 0, 109308 0, 109309 0, 109310 0, 109311 0, 109312 0, 109313 0, 109314 0, 109315 0, 109316 0, 109317 0, 109318 0, 109319 0, 109320 0, 109321 0, 109322 0, 109323 0, 109324 0, 109325 0, 109326 0, 109327 0, 109328 0, 109329 0, 109330 0, 109331 0, 109332 0, 109333 0, 109334 0, 109335 0, 109336 0, 109337 0, 109338 0, 109339 0, 109340 0, 109341 0, 109342 0, 109343 0, 109344 0, 109345 0, 109346 0, 109347 0, 109348 0, 109349 0, 109350 0, 109351 0, 109352 0, 109353 0, 109354 0, 109355 0, 109356 0, 109357 0, 109358 0, 109359 0, 109360 0, 109361 0, 109362 0, 109363 0, 109364 0, 109365 0, 109366 0, 109367 0, 109368 Field_dsp340050b49a6c_fld2025_Slot_dot_slot2_get, 109369 Field_dsp340050b49a6c_fld2027_Slot_dot_slot2_get, 109370 0, 109371 0, 109372 0, 109373 0, 109374 0, 109375 0, 109376 0, 109377 0, 109378 0, 109379 0, 109380 0, 109381 0, 109382 0, 109383 0, 109384 0, 109385 0, 109386 0, 109387 0, 109388 0, 109389 0, 109390 0, 109391 0, 109392 0, 109393 0, 109394 0, 109395 0, 109396 0, 109397 0, 109398 0, 109399 0, 109400 0, 109401 0, 109402 0, 109403 0, 109404 0, 109405 0, 109406 0, 109407 0, 109408 0, 109409 0, 109410 0, 109411 0, 109412 0, 109413 0, 109414 0, 109415 0, 109416 0, 109417 0, 109418 0, 109419 0, 109420 0, 109421 0, 109422 0, 109423 0, 109424 0, 109425 0, 109426 0, 109427 0, 109428 0, 109429 0, 109430 0, 109431 0, 109432 0, 109433 0, 109434 0, 109435 0, 109436 0, 109437 0, 109438 0, 109439 0, 109440 0, 109441 0, 109442 0, 109443 0, 109444 0, 109445 0, 109446 0, 109447 0, 109448 0, 109449 0, 109450 0, 109451 0, 109452 0, 109453 0, 109454 0, 109455 0, 109456 0, 109457 0, 109458 0, 109459 0, 109460 0, 109461 0, 109462 0, 109463 0, 109464 0, 109465 0, 109466 0, 109467 0, 109468 0, 109469 0, 109470 0, 109471 0, 109472 0, 109473 0, 109474 0, 109475 0, 109476 0, 109477 0, 109478 0, 109479 0, 109480 0, 109481 0, 109482 0, 109483 0, 109484 0, 109485 0, 109486 0, 109487 0, 109488 0, 109489 0, 109490 0, 109491 0, 109492 0, 109493 0, 109494 0, 109495 0, 109496 0, 109497 0, 109498 0, 109499 0, 109500 0, 109501 0, 109502 0, 109503 0, 109504 0, 109505 0, 109506 0, 109507 0, 109508 0, 109509 0, 109510 0, 109511 0, 109512 0, 109513 0, 109514 0, 109515 0, 109516 0, 109517 0, 109518 0, 109519 0, 109520 0, 109521 0, 109522 0, 109523 0, 109524 0, 109525 0, 109526 0, 109527 0, 109528 0, 109529 0, 109530 0, 109531 0, 109532 0, 109533 0, 109534 0, 109535 0, 109536 0, 109537 0, 109538 0, 109539 0, 109540 0, 109541 0, 109542 0, 109543 0, 109544 0, 109545 0, 109546 0, 109547 0, 109548 0, 109549 0, 109550 0, 109551 0, 109552 0, 109553 0, 109554 0, 109555 0, 109556 0, 109557 0, 109558 0, 109559 0, 109560 0, 109561 0, 109562 0, 109563 0, 109564 0, 109565 0, 109566 0, 109567 0, 109568 0, 109569 0, 109570 0, 109571 0, 109572 0, 109573 0, 109574 0, 109575 0, 109576 0, 109577 0, 109578 0, 109579 0, 109580 0, 109581 0, 109582 0, 109583 0, 109584 0, 109585 0, 109586 0, 109587 0, 109588 0, 109589 0, 109590 0, 109591 0, 109592 0, 109593 0, 109594 0, 109595 0, 109596 0, 109597 0, 109598 0, 109599 0, 109600 0, 109601 0, 109602 0, 109603 0, 109604 0, 109605 0, 109606 0, 109607 0, 109608 0, 109609 0, 109610 0, 109611 0, 109612 0, 109613 0, 109614 0, 109615 0, 109616 0, 109617 0, 109618 0, 109619 0, 109620 0, 109621 0, 109622 0, 109623 0, 109624 0, 109625 0, 109626 0, 109627 0, 109628 0, 109629 0, 109630 0, 109631 0, 109632 0, 109633 0, 109634 0, 109635 0, 109636 0, 109637 0, 109638 0, 109639 0, 109640 0, 109641 0, 109642 0, 109643 0, 109644 0, 109645 0, 109646 0, 109647 0, 109648 0, 109649 0, 109650 0, 109651 Field_op0_s6_Slot_dot_slot2_get, 109652 Field_dsp340050b49a6c_fld2532dot_slot2_Slot_dot_slot2_get, 109653 Field_dsp340050b49a6c_fld2533dot_slot2_Slot_dot_slot2_get, 109654 Field_dsp340050b49a6c_fld2534dot_slot2_Slot_dot_slot2_get, 109655 Field_dsp340050b49a6c_fld2535dot_slot2_Slot_dot_slot2_get, 109656 Field_dsp340050b49a6c_fld2536dot_slot2_Slot_dot_slot2_get, 109657 Field_dsp340050b49a6c_fld2537dot_slot2_Slot_dot_slot2_get, 109658 Field_dsp340050b49a6c_fld2538dot_slot2_Slot_dot_slot2_get, 109659 Field_dsp340050b49a6c_fld2539dot_slot2_Slot_dot_slot2_get, 109660 Field_dsp340050b49a6c_fld2540dot_slot2_Slot_dot_slot2_get, 109661 Field_dsp340050b49a6c_fld2541dot_slot2_Slot_dot_slot2_get, 109662 Field_dsp340050b49a6c_fld2542dot_slot2_Slot_dot_slot2_get, 109663 Field_dsp340050b49a6c_fld2543dot_slot2_Slot_dot_slot2_get, 109664 Field_dsp340050b49a6c_fld2544dot_slot2_Slot_dot_slot2_get, 109665 Field_dsp340050b49a6c_fld2545dot_slot2_Slot_dot_slot2_get, 109666 Field_dsp340050b49a6c_fld2546dot_slot2_Slot_dot_slot2_get, 109667 Field_dsp340050b49a6c_fld2547dot_slot2_Slot_dot_slot2_get, 109668 Field_dsp340050b49a6c_fld2548dot_slot2_Slot_dot_slot2_get, 109669 Field_dsp340050b49a6c_fld2549dot_slot2_Slot_dot_slot2_get, 109670 Field_dsp340050b49a6c_fld2550dot_slot2_Slot_dot_slot2_get, 109671 Field_dsp340050b49a6c_fld2551dot_slot2_Slot_dot_slot2_get, 109672 Field_dsp340050b49a6c_fld2552dot_slot2_Slot_dot_slot2_get, 109673 Field_dsp340050b49a6c_fld2553dot_slot2_Slot_dot_slot2_get, 109674 Field_dsp340050b49a6c_fld2554dot_slot2_Slot_dot_slot2_get, 109675 Field_dsp340050b49a6c_fld2555dot_slot2_Slot_dot_slot2_get, 109676 Field_dsp340050b49a6c_fld2556dot_slot2_Slot_dot_slot2_get, 109677 Field_dsp340050b49a6c_fld2557dot_slot2_Slot_dot_slot2_get, 109678 Field_dsp340050b49a6c_fld2558dot_slot2_Slot_dot_slot2_get, 109679 Field_dsp340050b49a6c_fld2559dot_slot2_Slot_dot_slot2_get, 109680 Field_dsp340050b49a6c_fld2560dot_slot2_Slot_dot_slot2_get, 109681 Field_dsp340050b49a6c_fld2561dot_slot2_Slot_dot_slot2_get, 109682 Field_dsp340050b49a6c_fld2562dot_slot2_Slot_dot_slot2_get, 109683 Field_dsp340050b49a6c_fld2563dot_slot2_Slot_dot_slot2_get, 109684 Field_dsp340050b49a6c_fld2564dot_slot2_Slot_dot_slot2_get, 109685 Field_dsp340050b49a6c_fld2565dot_slot2_Slot_dot_slot2_get, 109686 Field_dsp340050b49a6c_fld2566dot_slot2_Slot_dot_slot2_get, 109687 Field_dsp340050b49a6c_fld2567dot_slot2_Slot_dot_slot2_get, 109688 Field_dsp340050b49a6c_fld2568dot_slot2_Slot_dot_slot2_get, 109689 Field_dsp340050b49a6c_fld2569dot_slot2_Slot_dot_slot2_get, 109690 Field_dsp340050b49a6c_fld2571dot_slot2_Slot_dot_slot2_get, 109691 Field_dsp340050b49a6c_fld2572dot_slot2_Slot_dot_slot2_get, 109692 Field_dsp340050b49a6c_fld2573dot_slot2_Slot_dot_slot2_get, 109693 Field_dsp340050b49a6c_fld2574dot_slot2_Slot_dot_slot2_get, 109694 Field_dsp340050b49a6c_fld2575dot_slot2_Slot_dot_slot2_get, 109695 Field_dsp340050b49a6c_fld2576dot_slot2_Slot_dot_slot2_get, 109696 Field_dsp340050b49a6c_fld2577dot_slot2_Slot_dot_slot2_get, 109697 Field_dsp340050b49a6c_fld2578_Slot_dot_slot2_get, 109698 Field_dsp340050b49a6c_fld2579dot_slot2_Slot_dot_slot2_get, 109699 Field_dsp340050b49a6c_fld2580dot_slot2_Slot_dot_slot2_get, 109700 Field_dsp340050b49a6c_fld2581dot_slot2_Slot_dot_slot2_get, 109701 Field_dsp340050b49a6c_fld2582dot_slot2_Slot_dot_slot2_get, 109702 Field_dsp340050b49a6c_fld2583dot_slot2_Slot_dot_slot2_get, 109703 Field_dsp340050b49a6c_fld2584dot_slot2_Slot_dot_slot2_get, 109704 Field_dsp340050b49a6c_fld2585dot_slot2_Slot_dot_slot2_get, 109705 Field_dsp340050b49a6c_fld2586dot_slot2_Slot_dot_slot2_get, 109706 Field_dsp340050b49a6c_fld2587dot_slot2_Slot_dot_slot2_get, 109707 Field_dsp340050b49a6c_fld2588dot_slot2_Slot_dot_slot2_get, 109708 Field_dsp340050b49a6c_fld2589dot_slot2_Slot_dot_slot2_get, 109709 Field_dsp340050b49a6c_fld2590dot_slot2_Slot_dot_slot2_get, 109710 Field_dsp340050b49a6c_fld2591dot_slot2_Slot_dot_slot2_get, 109711 Field_dsp340050b49a6c_fld2592dot_slot2_Slot_dot_slot2_get, 109712 Field_dsp340050b49a6c_fld2595dot_slot2_Slot_dot_slot2_get, 109713 Field_dsp340050b49a6c_fld2596dot_slot2_Slot_dot_slot2_get, 109714 Field_dsp340050b49a6c_fld2598dot_slot2_Slot_dot_slot2_get, 109715 Field_dsp340050b49a6c_fld2599dot_slot2_Slot_dot_slot2_get, 109716 Field_dsp340050b49a6c_fld2601dot_slot2_Slot_dot_slot2_get, 109717 Field_dsp340050b49a6c_fld2602dot_slot2_Slot_dot_slot2_get, 109718 Field_dsp340050b49a6c_fld2604dot_slot2_Slot_dot_slot2_get, 109719 Field_dsp340050b49a6c_fld2605_Slot_dot_slot2_get, 109720 Field_dsp340050b49a6c_fld2606dot_slot2_Slot_dot_slot2_get, 109721 Field_dsp340050b49a6c_fld2608dot_slot2_Slot_dot_slot2_get, 109722 Field_dsp340050b49a6c_fld2609dot_slot2_Slot_dot_slot2_get, 109723 Field_dsp340050b49a6c_fld2610dot_slot2_Slot_dot_slot2_get, 109724 Field_dsp340050b49a6c_fld2611dot_slot2_Slot_dot_slot2_get, 109725 Field_dsp340050b49a6c_fld2612_Slot_dot_slot2_get, 109726 Field_dsp340050b49a6c_fld2613dot_slot2_Slot_dot_slot2_get, 109727 Field_dsp340050b49a6c_fld2614_Slot_dot_slot2_get, 109728 Field_dsp340050b49a6c_fld2615dot_slot2_Slot_dot_slot2_get, 109729 Field_dsp340050b49a6c_fld2616dot_slot2_Slot_dot_slot2_get, 109730 Field_dsp340050b49a6c_fld2617dot_slot2_Slot_dot_slot2_get, 109731 Field_dsp340050b49a6c_fld2618dot_slot2_Slot_dot_slot2_get, 109732 Field_dsp340050b49a6c_fld2619dot_slot2_Slot_dot_slot2_get, 109733 Field_dsp340050b49a6c_fld2620dot_slot2_Slot_dot_slot2_get, 109734 Field_dsp340050b49a6c_fld2621dot_slot2_Slot_dot_slot2_get, 109735 Field_dsp340050b49a6c_fld2622dot_slot2_Slot_dot_slot2_get, 109736 Field_dsp340050b49a6c_fld2623dot_slot2_Slot_dot_slot2_get, 109737 Field_dsp340050b49a6c_fld2624dot_slot2_Slot_dot_slot2_get, 109738 Field_dsp340050b49a6c_fld2625_Slot_dot_slot2_get, 109739 Field_dsp340050b49a6c_fld2626dot_slot2_Slot_dot_slot2_get, 109740 Field_dsp340050b49a6c_fld2628dot_slot2_Slot_dot_slot2_get, 109741 Field_dsp340050b49a6c_fld2630dot_slot2_Slot_dot_slot2_get, 109742 Field_dsp340050b49a6c_fld2632dot_slot2_Slot_dot_slot2_get, 109743 Field_dsp340050b49a6c_fld2633dot_slot2_Slot_dot_slot2_get, 109744 Field_dsp340050b49a6c_fld2635dot_slot2_Slot_dot_slot2_get, 109745 Field_dsp340050b49a6c_fld2636dot_slot2_Slot_dot_slot2_get, 109746 Field_dsp340050b49a6c_fld2637dot_slot2_Slot_dot_slot2_get, 109747 Field_dsp340050b49a6c_fld2640dot_slot2_Slot_dot_slot2_get, 109748 Field_dsp340050b49a6c_fld2641dot_slot2_Slot_dot_slot2_get, 109749 Field_dsp340050b49a6c_fld2642dot_slot2_Slot_dot_slot2_get, 109750 Field_dsp340050b49a6c_fld2643dot_slot2_Slot_dot_slot2_get, 109751 Field_dsp340050b49a6c_fld2644dot_slot2_Slot_dot_slot2_get, 109752 Field_dsp340050b49a6c_fld2645dot_slot2_Slot_dot_slot2_get, 109753 Field_dsp340050b49a6c_fld2646dot_slot2_Slot_dot_slot2_get, 109754 Field_dsp340050b49a6c_fld2647dot_slot2_Slot_dot_slot2_get, 109755 Field_dsp340050b49a6c_fld2648dot_slot2_Slot_dot_slot2_get, 109756 Field_dsp340050b49a6c_fld2649dot_slot2_Slot_dot_slot2_get, 109757 Field_dsp340050b49a6c_fld2650dot_slot2_Slot_dot_slot2_get, 109758 Field_dsp340050b49a6c_fld2651dot_slot2_Slot_dot_slot2_get, 109759 Field_dsp340050b49a6c_fld2652dot_slot2_Slot_dot_slot2_get, 109760 Field_dsp340050b49a6c_fld2654dot_slot2_Slot_dot_slot2_get, 109761 Field_dsp340050b49a6c_fld2655dot_slot2_Slot_dot_slot2_get, 109762 Field_dsp340050b49a6c_fld2656dot_slot2_Slot_dot_slot2_get, 109763 Field_dsp340050b49a6c_fld2657dot_slot2_Slot_dot_slot2_get, 109764 Field_dsp340050b49a6c_fld2658dot_slot2_Slot_dot_slot2_get, 109765 Field_dsp340050b49a6c_fld3708dot_slot2_Slot_dot_slot2_get, 109766 Field_dsp340050b49a6c_fld3709dot_slot2_Slot_dot_slot2_get, 109767 Field_dsp340050b49a6c_fld3710dot_slot2_Slot_dot_slot2_get, 109768 Field_dsp340050b49a6c_fld3711dot_slot2_Slot_dot_slot2_get, 109769 Field_dsp340050b49a6c_fld3712_Slot_dot_slot2_get, 109770 Field_dsp340050b49a6c_fld3713dot_slot2_Slot_dot_slot2_get, 109771 Field_dsp340050b49a6c_fld3714dot_slot2_Slot_dot_slot2_get, 109772 Field_dsp340050b49a6c_fld3715_Slot_dot_slot2_get, 109773 Field_dsp340050b49a6c_fld3716dot_slot2_Slot_dot_slot2_get, 109774 Field_dsp340050b49a6c_fld3717dot_slot2_Slot_dot_slot2_get, 109775 Field_dsp340050b49a6c_fld3718_Slot_dot_slot2_get, 109776 Field_dsp340050b49a6c_fld3719dot_slot2_Slot_dot_slot2_get, 109777 Field_dsp340050b49a6c_fld3721dot_slot2_Slot_dot_slot2_get, 109778 Field_dsp340050b49a6c_fld3722_Slot_dot_slot2_get, 109779 Field_dsp340050b49a6c_fld3723dot_slot2_Slot_dot_slot2_get, 109780 Field_dsp340050b49a6c_fld3724dot_slot2_Slot_dot_slot2_get, 109781 Field_dsp340050b49a6c_fld3725dot_slot2_Slot_dot_slot2_get, 109782 Field_dsp340050b49a6c_fld3726dot_slot2_Slot_dot_slot2_get, 109783 Field_dsp340050b49a6c_fld3727dot_slot2_Slot_dot_slot2_get, 109784 Field_dsp340050b49a6c_fld3728dot_slot2_Slot_dot_slot2_get, 109785 Field_dsp340050b49a6c_fld3729dot_slot2_Slot_dot_slot2_get, 109786 Field_dsp340050b49a6c_fld3731dot_slot2_Slot_dot_slot2_get, 109787 Field_dsp340050b49a6c_fld3732dot_slot2_Slot_dot_slot2_get, 109788 Field_dsp340050b49a6c_fld3733dot_slot2_Slot_dot_slot2_get, 109789 0, 109790 0, 109791 0, 109792 0, 109793 0, 109794 0, 109795 0, 109796 0, 109797 0, 109798 0, 109799 0, 109800 0, 109801 0, 109802 0, 109803 0, 109804 0, 109805 0, 109806 0, 109807 0, 109808 0, 109809 0, 109810 0, 109811 0, 109812 0, 109813 0, 109814 0, 109815 0, 109816 0, 109817 0, 109818 0, 109819 0, 109820 0, 109821 0, 109822 0, 109823 0, 109824 0, 109825 0, 109826 0, 109827 0, 109828 0, 109829 0, 109830 0, 109831 0, 109832 0, 109833 0, 109834 0, 109835 0, 109836 0, 109837 0, 109838 0, 109839 0, 109840 0, 109841 0, 109842 0, 109843 0, 109844 0, 109845 0, 109846 0, 109847 0, 109848 0, 109849 0, 109850 0, 109851 0, 109852 0, 109853 0, 109854 0, 109855 0, 109856 0, 109857 0, 109858 0, 109859 0, 109860 0, 109861 0, 109862 0, 109863 0, 109864 0, 109865 0, 109866 0, 109867 0, 109868 0, 109869 0, 109870 0, 109871 0, 109872 0, 109873 0, 109874 0, 109875 0, 109876 0, 109877 0, 109878 0, 109879 0, 109880 0, 109881 0, 109882 0, 109883 0, 109884 0, 109885 0, 109886 0, 109887 0, 109888 0, 109889 0, 109890 0, 109891 0, 109892 0, 109893 0, 109894 0, 109895 0, 109896 0, 109897 0, 109898 0, 109899 0, 109900 0, 109901 0, 109902 0, 109903 0, 109904 0, 109905 0, 109906 0, 109907 0, 109908 0, 109909 0, 109910 0, 109911 0, 109912 0, 109913 0, 109914 0, 109915 0, 109916 0, 109917 0, 109918 0, 109919 0, 109920 0, 109921 0, 109922 0, 109923 0, 109924 0, 109925 0, 109926 0, 109927 0, 109928 0, 109929 0, 109930 0, 109931 0, 109932 0, 109933 0, 109934 0, 109935 0, 109936 0, 109937 0, 109938 0, 109939 0, 109940 0, 109941 0, 109942 0, 109943 0, 109944 0, 109945 0, 109946 0, 109947 0, 109948 0, 109949 0, 109950 0, 109951 0, 109952 0, 109953 0, 109954 0, 109955 0, 109956 0, 109957 0, 109958 0, 109959 0, 109960 0, 109961 0, 109962 0, 109963 0, 109964 0, 109965 0, 109966 0, 109967 0, 109968 0, 109969 0, 109970 0, 109971 0, 109972 0, 109973 0, 109974 0, 109975 0, 109976 0, 109977 0, 109978 0, 109979 0, 109980 0, 109981 0, 109982 0, 109983 0, 109984 0, 109985 0, 109986 0, 109987 0, 109988 0, 109989 0, 109990 0, 109991 0, 109992 0, 109993 0, 109994 0, 109995 0, 109996 0, 109997 0, 109998 0, 109999 0, 110000 0, 110001 0, 110002 0, 110003 0, 110004 0, 110005 0, 110006 0, 110007 0, 110008 0, 110009 0, 110010 0, 110011 0, 110012 0, 110013 0, 110014 0, 110015 0, 110016 0, 110017 0, 110018 0, 110019 0, 110020 0, 110021 0, 110022 0, 110023 0, 110024 0, 110025 0, 110026 0, 110027 0, 110028 0, 110029 0, 110030 0, 110031 0, 110032 0, 110033 0, 110034 0, 110035 0, 110036 0, 110037 0, 110038 0, 110039 0, 110040 0, 110041 0, 110042 0, 110043 0, 110044 0, 110045 0, 110046 0, 110047 0, 110048 0, 110049 0, 110050 0, 110051 0, 110052 0, 110053 0, 110054 0, 110055 0, 110056 0, 110057 0, 110058 0, 110059 0, 110060 0, 110061 0, 110062 0, 110063 0, 110064 0, 110065 0, 110066 0, 110067 0, 110068 0, 110069 0, 110070 0, 110071 0, 110072 0, 110073 0, 110074 0, 110075 0, 110076 0, 110077 0, 110078 0, 110079 0, 110080 0, 110081 0, 110082 0, 110083 0, 110084 0, 110085 0, 110086 0, 110087 0, 110088 0, 110089 0, 110090 0, 110091 0, 110092 0, 110093 0, 110094 0, 110095 0, 110096 0, 110097 0, 110098 0, 110099 0, 110100 0, 110101 0, 110102 0, 110103 0, 110104 0, 110105 0, 110106 0, 110107 0, 110108 0, 110109 0, 110110 0, 110111 0, 110112 0, 110113 0, 110114 0, 110115 0, 110116 0, 110117 0, 110118 0, 110119 0, 110120 0, 110121 0, 110122 0, 110123 0, 110124 0, 110125 0, 110126 0, 110127 0, 110128 0, 110129 0, 110130 0, 110131 0, 110132 0, 110133 0, 110134 0, 110135 0, 110136 0, 110137 0, 110138 0, 110139 0, 110140 0, 110141 0, 110142 0, 110143 0, 110144 0, 110145 0, 110146 0, 110147 0, 110148 0, 110149 0, 110150 0, 110151 0, 110152 0, 110153 0, 110154 0, 110155 0, 110156 0, 110157 0, 110158 0, 110159 0, 110160 0, 110161 0, 110162 0, 110163 0, 110164 0, 110165 0, 110166 0, 110167 0, 110168 0, 110169 0, 110170 0, 110171 0, 110172 0, 110173 0, 110174 0, 110175 0, 110176 0, 110177 0, 110178 0, 110179 0, 110180 0, 110181 0, 110182 0, 110183 0, 110184 0, 110185 0, 110186 0, 110187 0, 110188 0, 110189 0, 110190 0, 110191 0, 110192 0, 110193 0, 110194 0, 110195 0, 110196 0, 110197 0, 110198 0, 110199 0, 110200 0, 110201 0, 110202 0, 110203 0, 110204 0, 110205 0, 110206 0, 110207 0, 110208 0, 110209 0, 110210 0, 110211 0, 110212 0, 110213 0, 110214 0, 110215 0, 110216 0, 110217 0, 110218 0, 110219 0, 110220 0, 110221 0, 110222 0, 110223 0, 110224 0, 110225 0, 110226 0, 110227 0, 110228 0, 110229 0, 110230 0, 110231 0, 110232 0, 110233 0, 110234 0, 110235 0, 110236 0, 110237 0, 110238 0, 110239 0, 110240 0, 110241 0, 110242 0, 110243 0, 110244 0, 110245 0, 110246 0, 110247 0, 110248 0, 110249 0, 110250 0, 110251 0, 110252 0, 110253 0, 110254 0, 110255 0, 110256 0, 110257 0, 110258 0, 110259 0, 110260 0, 110261 0, 110262 0, 110263 0, 110264 0, 110265 0, 110266 0, 110267 0, 110268 0, 110269 0, 110270 0, 110271 0, 110272 0, 110273 0, 110274 0, 110275 0, 110276 0, 110277 0, 110278 0, 110279 0, 110280 0, 110281 0, 110282 0, 110283 0, 110284 0, 110285 0, 110286 0, 110287 0, 110288 0, 110289 0, 110290 0, 110291 0, 110292 0, 110293 0, 110294 0, 110295 0, 110296 0, 110297 0, 110298 0, 110299 0, 110300 0, 110301 0, 110302 0, 110303 0, 110304 0, 110305 0, 110306 0, 110307 0, 110308 0, 110309 0, 110310 0, 110311 0, 110312 0, 110313 0, 110314 0, 110315 0, 110316 0, 110317 0, 110318 0, 110319 0, 110320 0, 110321 0, 110322 0, 110323 0, 110324 0, 110325 0, 110326 0, 110327 0, 110328 0, 110329 0, 110330 0, 110331 0, 110332 0, 110333 0, 110334 0, 110335 0, 110336 0, 110337 0, 110338 0, 110339 0, 110340 0, 110341 0, 110342 0, 110343 0, 110344 0, 110345 0, 110346 0, 110347 0, 110348 0, 110349 0, 110350 0, 110351 0, 110352 0, 110353 0, 110354 0, 110355 0, 110356 0, 110357 0, 110358 0, 110359 0, 110360 0, 110361 0, 110362 0, 110363 0, 110364 0, 110365 0, 110366 0, 110367 0, 110368 0, 110369 0, 110370 0, 110371 0, 110372 0, 110373 0, 110374 0, 110375 0, 110376 0, 110377 0, 110378 0, 110379 0, 110380 0, 110381 0, 110382 0, 110383 0, 110384 0, 110385 0, 110386 0, 110387 0, 110388 0, 110389 0, 110390 0, 110391 0, 110392 0, 110393 0, 110394 0, 110395 0, 110396 0, 110397 0, 110398 0, 110399 0, 110400 0, 110401 0, 110402 0, 110403 0, 110404 0, 110405 0, 110406 0, 110407 0, 110408 0, 110409 0, 110410 0, 110411 0, 110412 0, 110413 0, 110414 0, 110415 0, 110416 0, 110417 0, 110418 0, 110419 0, 110420 0, 110421 0, 110422 0, 110423 0, 110424 0, 110425 0, 110426 0, 110427 0, 110428 0, 110429 0, 110430 0, 110431 0, 110432 0, 110433 0, 110434 0, 110435 0, 110436 0, 110437 0, 110438 0, 110439 0, 110440 0, 110441 0, 110442 0, 110443 0, 110444 0, 110445 0, 110446 0, 110447 0, 110448 0, 110449 0, 110450 0, 110451 0, 110452 0, 110453 0, 110454 0, 110455 0, 110456 0, 110457 0, 110458 0, 110459 0, 110460 0, 110461 0, 110462 0, 110463 0, 110464 0, 110465 0, 110466 0, 110467 0, 110468 0, 110469 0, 110470 0, 110471 0, 110472 0, 110473 0, 110474 0, 110475 0, 110476 0, 110477 0, 110478 0, 110479 0, 110480 0, 110481 0, 110482 0, 110483 0, 110484 0, 110485 0, 110486 0, 110487 0, 110488 0, 110489 0, 110490 0, 110491 0, 110492 0, 110493 0, 110494 0, 110495 0, 110496 0, 110497 0, 110498 0, 110499 0, 110500 0, 110501 0, 110502 0, 110503 0, 110504 0, 110505 0, 110506 0, 110507 0, 110508 0, 110509 0, 110510 0, 110511 0, 110512 0, 110513 0, 110514 0, 110515 0, 110516 0, 110517 0, 110518 0, 110519 0, 110520 0, 110521 0, 110522 0, 110523 0, 110524 0, 110525 0, 110526 0, 110527 0, 110528 0, 110529 0, 110530 0, 110531 0, 110532 0, 110533 0, 110534 0, 110535 0, 110536 0, 110537 0, 110538 0, 110539 0, 110540 0, 110541 0, 110542 0, 110543 0, 110544 0, 110545 0, 110546 0, 110547 0, 110548 0, 110549 0, 110550 0, 110551 0, 110552 0, 110553 0, 110554 0, 110555 0, 110556 0, 110557 0, 110558 0, 110559 0, 110560 0, 110561 0, 110562 0, 110563 0, 110564 0, 110565 0, 110566 0, 110567 0, 110568 0, 110569 0, 110570 0, 110571 0, 110572 0, 110573 0, 110574 0, 110575 0, 110576 0, 110577 0, 110578 0, 110579 0, 110580 0, 110581 0, 110582 0, 110583 0, 110584 0, 110585 0, 110586 0, 110587 0, 110588 0, 110589 0, 110590 0, 110591 0, 110592 0, 110593 0, 110594 0, 110595 0, 110596 0, 110597 0, 110598 0, 110599 0, 110600 0, 110601 0, 110602 0, 110603 0, 110604 0, 110605 0, 110606 0, 110607 0, 110608 0, 110609 0, 110610 0, 110611 0, 110612 0, 110613 0, 110614 0, 110615 0, 110616 0, 110617 0, 110618 0, 110619 0, 110620 0, 110621 0, 110622 0, 110623 0, 110624 0, 110625 0, 110626 0, 110627 0, 110628 0, 110629 0, 110630 0, 110631 0, 110632 0, 110633 0, 110634 0, 110635 0, 110636 0, 110637 0, 110638 0, 110639 0, 110640 0, 110641 0, 110642 0, 110643 0, 110644 0, 110645 0, 110646 0, 110647 0, 110648 0, 110649 0, 110650 0, 110651 0, 110652 0, 110653 0, 110654 0, 110655 0, 110656 0, 110657 0, 110658 0, 110659 0, 110660 0, 110661 0, 110662 0, 110663 0, 110664 0, 110665 0, 110666 0, 110667 0, 110668 0, 110669 0, 110670 0, 110671 0, 110672 0, 110673 0, 110674 0, 110675 0, 110676 0, 110677 0, 110678 0, 110679 0, 110680 0, 110681 0, 110682 0, 110683 0, 110684 0, 110685 0, 110686 0, 110687 0, 110688 0, 110689 0, 110690 0, 110691 0, 110692 0, 110693 0, 110694 0, 110695 0, 110696 0, 110697 0, 110698 0, 110699 0, 110700 0, 110701 0, 110702 0, 110703 0, 110704 0, 110705 0, 110706 0, 110707 0, 110708 0, 110709 0, 110710 0, 110711 0, 110712 0, 110713 0, 110714 0, 110715 0, 110716 0, 110717 0, 110718 0, 110719 0, 110720 0, 110721 0, 110722 0, 110723 0, 110724 0, 110725 0, 110726 0, 110727 0, 110728 0, 110729 0, 110730 0, 110731 0, 110732 0, 110733 0, 110734 0, 110735 0, 110736 0, 110737 0, 110738 0, 110739 0, 110740 0, 110741 0, 110742 0, 110743 0, 110744 0, 110745 0, 110746 0, 110747 0, 110748 0, 110749 0, 110750 0, 110751 0, 110752 0, 110753 0, 110754 0, 110755 0, 110756 0, 110757 0, 110758 0, 110759 0, 110760 0, 110761 0, 110762 0, 110763 0, 110764 0, 110765 0, 110766 0, 110767 0, 110768 0, 110769 0, 110770 0, 110771 0, 110772 0, 110773 0, 110774 0, 110775 0, 110776 0, 110777 0, 110778 0, 110779 0, 110780 0, 110781 0, 110782 0, 110783 0, 110784 0, 110785 0, 110786 0, 110787 0, 110788 0, 110789 0, 110790 0, 110791 0, 110792 0, 110793 0, 110794 0, 110795 0, 110796 0, 110797 0, 110798 0, 110799 0, 110800 0, 110801 0, 110802 0, 110803 0, 110804 0, 110805 0, 110806 0, 110807 0, 110808 0, 110809 0, 110810 0, 110811 0, 110812 0, 110813 0, 110814 0, 110815 0, 110816 0, 110817 0, 110818 0, 110819 0, 110820 0, 110821 0, 110822 0, 110823 0, 110824 0, 110825 Implicit_Field_ar0_get, 110826 Implicit_Field_ar4_get, 110827 Implicit_Field_ar8_get, 110828 Implicit_Field_ar12_get, 110829 Implicit_Field_bt16_get, 110830 Implicit_Field_bs16_get, 110831 Implicit_Field_br16_get, 110832 Implicit_Field_brall_get 110833}; 110834 110835static xtensa_set_field_fn 110836Slot_dot_slot2_set_field_fns[] = { 110837 Field_t_Slot_dot_slot2_set, 110838 0, 110839 0, 110840 0, 110841 0, 110842 Field_s_Slot_dot_slot2_set, 110843 0, 110844 0, 110845 0, 110846 0, 110847 0, 110848 0, 110849 0, 110850 0, 110851 Field_r_Slot_dot_slot2_set, 110852 0, 110853 0, 110854 0, 110855 0, 110856 0, 110857 0, 110858 0, 110859 0, 110860 0, 110861 0, 110862 0, 110863 0, 110864 0, 110865 0, 110866 0, 110867 0, 110868 0, 110869 0, 110870 0, 110871 0, 110872 0, 110873 0, 110874 0, 110875 0, 110876 0, 110877 0, 110878 0, 110879 0, 110880 0, 110881 0, 110882 0, 110883 0, 110884 0, 110885 0, 110886 Field_dsp340050b49a6c_fld2029_Slot_dot_slot2_set, 110887 Field_dsp340050b49a6c_fld2030_Slot_dot_slot2_set, 110888 Field_dsp340050b49a6c_fld2032_Slot_dot_slot2_set, 110889 0, 110890 0, 110891 0, 110892 0, 110893 Field_dsp340050b49a6c_fld2039_Slot_dot_slot2_set, 110894 0, 110895 Field_dsp340050b49a6c_fld2041_Slot_dot_slot2_set, 110896 0, 110897 0, 110898 Field_dsp340050b49a6c_fld2044_Slot_dot_slot2_set, 110899 Field_dsp340050b49a6c_fld2045_Slot_dot_slot2_set, 110900 Field_dsp340050b49a6c_fld2046_Slot_dot_slot2_set, 110901 Field_dsp340050b49a6c_fld2047_Slot_dot_slot2_set, 110902 0, 110903 Field_dsp340050b49a6c_fld2049_Slot_dot_slot2_set, 110904 Field_dsp340050b49a6c_fld2050_Slot_dot_slot2_set, 110905 Field_dsp340050b49a6c_fld2051_Slot_dot_slot2_set, 110906 Field_dsp340050b49a6c_fld2052_Slot_dot_slot2_set, 110907 0, 110908 0, 110909 Field_dsp340050b49a6c_fld2055_Slot_dot_slot2_set, 110910 Field_dsp340050b49a6c_fld2056_Slot_dot_slot2_set, 110911 0, 110912 0, 110913 0, 110914 0, 110915 0, 110916 0, 110917 0, 110918 0, 110919 0, 110920 0, 110921 0, 110922 0, 110923 0, 110924 0, 110925 0, 110926 0, 110927 0, 110928 0, 110929 0, 110930 0, 110931 0, 110932 0, 110933 0, 110934 0, 110935 0, 110936 0, 110937 0, 110938 0, 110939 0, 110940 0, 110941 0, 110942 0, 110943 0, 110944 0, 110945 0, 110946 0, 110947 0, 110948 0, 110949 0, 110950 0, 110951 0, 110952 0, 110953 0, 110954 0, 110955 0, 110956 0, 110957 0, 110958 0, 110959 0, 110960 0, 110961 0, 110962 0, 110963 0, 110964 0, 110965 0, 110966 0, 110967 0, 110968 0, 110969 0, 110970 0, 110971 0, 110972 0, 110973 0, 110974 0, 110975 0, 110976 0, 110977 0, 110978 0, 110979 0, 110980 0, 110981 0, 110982 0, 110983 0, 110984 0, 110985 0, 110986 0, 110987 0, 110988 0, 110989 0, 110990 0, 110991 0, 110992 0, 110993 0, 110994 0, 110995 0, 110996 0, 110997 0, 110998 0, 110999 0, 111000 0, 111001 0, 111002 0, 111003 0, 111004 0, 111005 0, 111006 0, 111007 0, 111008 0, 111009 0, 111010 0, 111011 0, 111012 0, 111013 0, 111014 0, 111015 0, 111016 0, 111017 0, 111018 0, 111019 0, 111020 0, 111021 0, 111022 0, 111023 0, 111024 0, 111025 0, 111026 0, 111027 0, 111028 0, 111029 0, 111030 0, 111031 0, 111032 0, 111033 0, 111034 0, 111035 0, 111036 0, 111037 0, 111038 0, 111039 0, 111040 0, 111041 0, 111042 0, 111043 0, 111044 0, 111045 0, 111046 0, 111047 0, 111048 0, 111049 0, 111050 0, 111051 0, 111052 0, 111053 0, 111054 0, 111055 0, 111056 0, 111057 0, 111058 0, 111059 0, 111060 0, 111061 0, 111062 0, 111063 0, 111064 0, 111065 0, 111066 0, 111067 0, 111068 0, 111069 0, 111070 0, 111071 0, 111072 0, 111073 0, 111074 0, 111075 0, 111076 0, 111077 0, 111078 0, 111079 0, 111080 0, 111081 0, 111082 0, 111083 0, 111084 0, 111085 0, 111086 0, 111087 0, 111088 0, 111089 0, 111090 0, 111091 0, 111092 0, 111093 0, 111094 0, 111095 0, 111096 0, 111097 0, 111098 0, 111099 0, 111100 0, 111101 0, 111102 0, 111103 0, 111104 0, 111105 Field_dsp340050b49a6c_fld2025_Slot_dot_slot2_set, 111106 Field_dsp340050b49a6c_fld2027_Slot_dot_slot2_set, 111107 0, 111108 0, 111109 0, 111110 0, 111111 0, 111112 0, 111113 0, 111114 0, 111115 0, 111116 0, 111117 0, 111118 0, 111119 0, 111120 0, 111121 0, 111122 0, 111123 0, 111124 0, 111125 0, 111126 0, 111127 0, 111128 0, 111129 0, 111130 0, 111131 0, 111132 0, 111133 0, 111134 0, 111135 0, 111136 0, 111137 0, 111138 0, 111139 0, 111140 0, 111141 0, 111142 0, 111143 0, 111144 0, 111145 0, 111146 0, 111147 0, 111148 0, 111149 0, 111150 0, 111151 0, 111152 0, 111153 0, 111154 0, 111155 0, 111156 0, 111157 0, 111158 0, 111159 0, 111160 0, 111161 0, 111162 0, 111163 0, 111164 0, 111165 0, 111166 0, 111167 0, 111168 0, 111169 0, 111170 0, 111171 0, 111172 0, 111173 0, 111174 0, 111175 0, 111176 0, 111177 0, 111178 0, 111179 0, 111180 0, 111181 0, 111182 0, 111183 0, 111184 0, 111185 0, 111186 0, 111187 0, 111188 0, 111189 0, 111190 0, 111191 0, 111192 0, 111193 0, 111194 0, 111195 0, 111196 0, 111197 0, 111198 0, 111199 0, 111200 0, 111201 0, 111202 0, 111203 0, 111204 0, 111205 0, 111206 0, 111207 0, 111208 0, 111209 0, 111210 0, 111211 0, 111212 0, 111213 0, 111214 0, 111215 0, 111216 0, 111217 0, 111218 0, 111219 0, 111220 0, 111221 0, 111222 0, 111223 0, 111224 0, 111225 0, 111226 0, 111227 0, 111228 0, 111229 0, 111230 0, 111231 0, 111232 0, 111233 0, 111234 0, 111235 0, 111236 0, 111237 0, 111238 0, 111239 0, 111240 0, 111241 0, 111242 0, 111243 0, 111244 0, 111245 0, 111246 0, 111247 0, 111248 0, 111249 0, 111250 0, 111251 0, 111252 0, 111253 0, 111254 0, 111255 0, 111256 0, 111257 0, 111258 0, 111259 0, 111260 0, 111261 0, 111262 0, 111263 0, 111264 0, 111265 0, 111266 0, 111267 0, 111268 0, 111269 0, 111270 0, 111271 0, 111272 0, 111273 0, 111274 0, 111275 0, 111276 0, 111277 0, 111278 0, 111279 0, 111280 0, 111281 0, 111282 0, 111283 0, 111284 0, 111285 0, 111286 0, 111287 0, 111288 0, 111289 0, 111290 0, 111291 0, 111292 0, 111293 0, 111294 0, 111295 0, 111296 0, 111297 0, 111298 0, 111299 0, 111300 0, 111301 0, 111302 0, 111303 0, 111304 0, 111305 0, 111306 0, 111307 0, 111308 0, 111309 0, 111310 0, 111311 0, 111312 0, 111313 0, 111314 0, 111315 0, 111316 0, 111317 0, 111318 0, 111319 0, 111320 0, 111321 0, 111322 0, 111323 0, 111324 0, 111325 0, 111326 0, 111327 0, 111328 0, 111329 0, 111330 0, 111331 0, 111332 0, 111333 0, 111334 0, 111335 0, 111336 0, 111337 0, 111338 0, 111339 0, 111340 0, 111341 0, 111342 0, 111343 0, 111344 0, 111345 0, 111346 0, 111347 0, 111348 0, 111349 0, 111350 0, 111351 0, 111352 0, 111353 0, 111354 0, 111355 0, 111356 0, 111357 0, 111358 0, 111359 0, 111360 0, 111361 0, 111362 0, 111363 0, 111364 0, 111365 0, 111366 0, 111367 0, 111368 0, 111369 0, 111370 0, 111371 0, 111372 0, 111373 0, 111374 0, 111375 0, 111376 0, 111377 0, 111378 0, 111379 0, 111380 0, 111381 0, 111382 0, 111383 0, 111384 0, 111385 0, 111386 0, 111387 0, 111388 Field_op0_s6_Slot_dot_slot2_set, 111389 Field_dsp340050b49a6c_fld2532dot_slot2_Slot_dot_slot2_set, 111390 Field_dsp340050b49a6c_fld2533dot_slot2_Slot_dot_slot2_set, 111391 Field_dsp340050b49a6c_fld2534dot_slot2_Slot_dot_slot2_set, 111392 Field_dsp340050b49a6c_fld2535dot_slot2_Slot_dot_slot2_set, 111393 Field_dsp340050b49a6c_fld2536dot_slot2_Slot_dot_slot2_set, 111394 Field_dsp340050b49a6c_fld2537dot_slot2_Slot_dot_slot2_set, 111395 Field_dsp340050b49a6c_fld2538dot_slot2_Slot_dot_slot2_set, 111396 Field_dsp340050b49a6c_fld2539dot_slot2_Slot_dot_slot2_set, 111397 Field_dsp340050b49a6c_fld2540dot_slot2_Slot_dot_slot2_set, 111398 Field_dsp340050b49a6c_fld2541dot_slot2_Slot_dot_slot2_set, 111399 Field_dsp340050b49a6c_fld2542dot_slot2_Slot_dot_slot2_set, 111400 Field_dsp340050b49a6c_fld2543dot_slot2_Slot_dot_slot2_set, 111401 Field_dsp340050b49a6c_fld2544dot_slot2_Slot_dot_slot2_set, 111402 Field_dsp340050b49a6c_fld2545dot_slot2_Slot_dot_slot2_set, 111403 Field_dsp340050b49a6c_fld2546dot_slot2_Slot_dot_slot2_set, 111404 Field_dsp340050b49a6c_fld2547dot_slot2_Slot_dot_slot2_set, 111405 Field_dsp340050b49a6c_fld2548dot_slot2_Slot_dot_slot2_set, 111406 Field_dsp340050b49a6c_fld2549dot_slot2_Slot_dot_slot2_set, 111407 Field_dsp340050b49a6c_fld2550dot_slot2_Slot_dot_slot2_set, 111408 Field_dsp340050b49a6c_fld2551dot_slot2_Slot_dot_slot2_set, 111409 Field_dsp340050b49a6c_fld2552dot_slot2_Slot_dot_slot2_set, 111410 Field_dsp340050b49a6c_fld2553dot_slot2_Slot_dot_slot2_set, 111411 Field_dsp340050b49a6c_fld2554dot_slot2_Slot_dot_slot2_set, 111412 Field_dsp340050b49a6c_fld2555dot_slot2_Slot_dot_slot2_set, 111413 Field_dsp340050b49a6c_fld2556dot_slot2_Slot_dot_slot2_set, 111414 Field_dsp340050b49a6c_fld2557dot_slot2_Slot_dot_slot2_set, 111415 Field_dsp340050b49a6c_fld2558dot_slot2_Slot_dot_slot2_set, 111416 Field_dsp340050b49a6c_fld2559dot_slot2_Slot_dot_slot2_set, 111417 Field_dsp340050b49a6c_fld2560dot_slot2_Slot_dot_slot2_set, 111418 Field_dsp340050b49a6c_fld2561dot_slot2_Slot_dot_slot2_set, 111419 Field_dsp340050b49a6c_fld2562dot_slot2_Slot_dot_slot2_set, 111420 Field_dsp340050b49a6c_fld2563dot_slot2_Slot_dot_slot2_set, 111421 Field_dsp340050b49a6c_fld2564dot_slot2_Slot_dot_slot2_set, 111422 Field_dsp340050b49a6c_fld2565dot_slot2_Slot_dot_slot2_set, 111423 Field_dsp340050b49a6c_fld2566dot_slot2_Slot_dot_slot2_set, 111424 Field_dsp340050b49a6c_fld2567dot_slot2_Slot_dot_slot2_set, 111425 Field_dsp340050b49a6c_fld2568dot_slot2_Slot_dot_slot2_set, 111426 Field_dsp340050b49a6c_fld2569dot_slot2_Slot_dot_slot2_set, 111427 Field_dsp340050b49a6c_fld2571dot_slot2_Slot_dot_slot2_set, 111428 Field_dsp340050b49a6c_fld2572dot_slot2_Slot_dot_slot2_set, 111429 Field_dsp340050b49a6c_fld2573dot_slot2_Slot_dot_slot2_set, 111430 Field_dsp340050b49a6c_fld2574dot_slot2_Slot_dot_slot2_set, 111431 Field_dsp340050b49a6c_fld2575dot_slot2_Slot_dot_slot2_set, 111432 Field_dsp340050b49a6c_fld2576dot_slot2_Slot_dot_slot2_set, 111433 Field_dsp340050b49a6c_fld2577dot_slot2_Slot_dot_slot2_set, 111434 Field_dsp340050b49a6c_fld2578_Slot_dot_slot2_set, 111435 Field_dsp340050b49a6c_fld2579dot_slot2_Slot_dot_slot2_set, 111436 Field_dsp340050b49a6c_fld2580dot_slot2_Slot_dot_slot2_set, 111437 Field_dsp340050b49a6c_fld2581dot_slot2_Slot_dot_slot2_set, 111438 Field_dsp340050b49a6c_fld2582dot_slot2_Slot_dot_slot2_set, 111439 Field_dsp340050b49a6c_fld2583dot_slot2_Slot_dot_slot2_set, 111440 Field_dsp340050b49a6c_fld2584dot_slot2_Slot_dot_slot2_set, 111441 Field_dsp340050b49a6c_fld2585dot_slot2_Slot_dot_slot2_set, 111442 Field_dsp340050b49a6c_fld2586dot_slot2_Slot_dot_slot2_set, 111443 Field_dsp340050b49a6c_fld2587dot_slot2_Slot_dot_slot2_set, 111444 Field_dsp340050b49a6c_fld2588dot_slot2_Slot_dot_slot2_set, 111445 Field_dsp340050b49a6c_fld2589dot_slot2_Slot_dot_slot2_set, 111446 Field_dsp340050b49a6c_fld2590dot_slot2_Slot_dot_slot2_set, 111447 Field_dsp340050b49a6c_fld2591dot_slot2_Slot_dot_slot2_set, 111448 Field_dsp340050b49a6c_fld2592dot_slot2_Slot_dot_slot2_set, 111449 Field_dsp340050b49a6c_fld2595dot_slot2_Slot_dot_slot2_set, 111450 Field_dsp340050b49a6c_fld2596dot_slot2_Slot_dot_slot2_set, 111451 Field_dsp340050b49a6c_fld2598dot_slot2_Slot_dot_slot2_set, 111452 Field_dsp340050b49a6c_fld2599dot_slot2_Slot_dot_slot2_set, 111453 Field_dsp340050b49a6c_fld2601dot_slot2_Slot_dot_slot2_set, 111454 Field_dsp340050b49a6c_fld2602dot_slot2_Slot_dot_slot2_set, 111455 Field_dsp340050b49a6c_fld2604dot_slot2_Slot_dot_slot2_set, 111456 Field_dsp340050b49a6c_fld2605_Slot_dot_slot2_set, 111457 Field_dsp340050b49a6c_fld2606dot_slot2_Slot_dot_slot2_set, 111458 Field_dsp340050b49a6c_fld2608dot_slot2_Slot_dot_slot2_set, 111459 Field_dsp340050b49a6c_fld2609dot_slot2_Slot_dot_slot2_set, 111460 Field_dsp340050b49a6c_fld2610dot_slot2_Slot_dot_slot2_set, 111461 Field_dsp340050b49a6c_fld2611dot_slot2_Slot_dot_slot2_set, 111462 Field_dsp340050b49a6c_fld2612_Slot_dot_slot2_set, 111463 Field_dsp340050b49a6c_fld2613dot_slot2_Slot_dot_slot2_set, 111464 Field_dsp340050b49a6c_fld2614_Slot_dot_slot2_set, 111465 Field_dsp340050b49a6c_fld2615dot_slot2_Slot_dot_slot2_set, 111466 Field_dsp340050b49a6c_fld2616dot_slot2_Slot_dot_slot2_set, 111467 Field_dsp340050b49a6c_fld2617dot_slot2_Slot_dot_slot2_set, 111468 Field_dsp340050b49a6c_fld2618dot_slot2_Slot_dot_slot2_set, 111469 Field_dsp340050b49a6c_fld2619dot_slot2_Slot_dot_slot2_set, 111470 Field_dsp340050b49a6c_fld2620dot_slot2_Slot_dot_slot2_set, 111471 Field_dsp340050b49a6c_fld2621dot_slot2_Slot_dot_slot2_set, 111472 Field_dsp340050b49a6c_fld2622dot_slot2_Slot_dot_slot2_set, 111473 Field_dsp340050b49a6c_fld2623dot_slot2_Slot_dot_slot2_set, 111474 Field_dsp340050b49a6c_fld2624dot_slot2_Slot_dot_slot2_set, 111475 Field_dsp340050b49a6c_fld2625_Slot_dot_slot2_set, 111476 Field_dsp340050b49a6c_fld2626dot_slot2_Slot_dot_slot2_set, 111477 Field_dsp340050b49a6c_fld2628dot_slot2_Slot_dot_slot2_set, 111478 Field_dsp340050b49a6c_fld2630dot_slot2_Slot_dot_slot2_set, 111479 Field_dsp340050b49a6c_fld2632dot_slot2_Slot_dot_slot2_set, 111480 Field_dsp340050b49a6c_fld2633dot_slot2_Slot_dot_slot2_set, 111481 Field_dsp340050b49a6c_fld2635dot_slot2_Slot_dot_slot2_set, 111482 Field_dsp340050b49a6c_fld2636dot_slot2_Slot_dot_slot2_set, 111483 Field_dsp340050b49a6c_fld2637dot_slot2_Slot_dot_slot2_set, 111484 Field_dsp340050b49a6c_fld2640dot_slot2_Slot_dot_slot2_set, 111485 Field_dsp340050b49a6c_fld2641dot_slot2_Slot_dot_slot2_set, 111486 Field_dsp340050b49a6c_fld2642dot_slot2_Slot_dot_slot2_set, 111487 Field_dsp340050b49a6c_fld2643dot_slot2_Slot_dot_slot2_set, 111488 Field_dsp340050b49a6c_fld2644dot_slot2_Slot_dot_slot2_set, 111489 Field_dsp340050b49a6c_fld2645dot_slot2_Slot_dot_slot2_set, 111490 Field_dsp340050b49a6c_fld2646dot_slot2_Slot_dot_slot2_set, 111491 Field_dsp340050b49a6c_fld2647dot_slot2_Slot_dot_slot2_set, 111492 Field_dsp340050b49a6c_fld2648dot_slot2_Slot_dot_slot2_set, 111493 Field_dsp340050b49a6c_fld2649dot_slot2_Slot_dot_slot2_set, 111494 Field_dsp340050b49a6c_fld2650dot_slot2_Slot_dot_slot2_set, 111495 Field_dsp340050b49a6c_fld2651dot_slot2_Slot_dot_slot2_set, 111496 Field_dsp340050b49a6c_fld2652dot_slot2_Slot_dot_slot2_set, 111497 Field_dsp340050b49a6c_fld2654dot_slot2_Slot_dot_slot2_set, 111498 Field_dsp340050b49a6c_fld2655dot_slot2_Slot_dot_slot2_set, 111499 Field_dsp340050b49a6c_fld2656dot_slot2_Slot_dot_slot2_set, 111500 Field_dsp340050b49a6c_fld2657dot_slot2_Slot_dot_slot2_set, 111501 Field_dsp340050b49a6c_fld2658dot_slot2_Slot_dot_slot2_set, 111502 Field_dsp340050b49a6c_fld3708dot_slot2_Slot_dot_slot2_set, 111503 Field_dsp340050b49a6c_fld3709dot_slot2_Slot_dot_slot2_set, 111504 Field_dsp340050b49a6c_fld3710dot_slot2_Slot_dot_slot2_set, 111505 Field_dsp340050b49a6c_fld3711dot_slot2_Slot_dot_slot2_set, 111506 Field_dsp340050b49a6c_fld3712_Slot_dot_slot2_set, 111507 Field_dsp340050b49a6c_fld3713dot_slot2_Slot_dot_slot2_set, 111508 Field_dsp340050b49a6c_fld3714dot_slot2_Slot_dot_slot2_set, 111509 Field_dsp340050b49a6c_fld3715_Slot_dot_slot2_set, 111510 Field_dsp340050b49a6c_fld3716dot_slot2_Slot_dot_slot2_set, 111511 Field_dsp340050b49a6c_fld3717dot_slot2_Slot_dot_slot2_set, 111512 Field_dsp340050b49a6c_fld3718_Slot_dot_slot2_set, 111513 Field_dsp340050b49a6c_fld3719dot_slot2_Slot_dot_slot2_set, 111514 Field_dsp340050b49a6c_fld3721dot_slot2_Slot_dot_slot2_set, 111515 Field_dsp340050b49a6c_fld3722_Slot_dot_slot2_set, 111516 Field_dsp340050b49a6c_fld3723dot_slot2_Slot_dot_slot2_set, 111517 Field_dsp340050b49a6c_fld3724dot_slot2_Slot_dot_slot2_set, 111518 Field_dsp340050b49a6c_fld3725dot_slot2_Slot_dot_slot2_set, 111519 Field_dsp340050b49a6c_fld3726dot_slot2_Slot_dot_slot2_set, 111520 Field_dsp340050b49a6c_fld3727dot_slot2_Slot_dot_slot2_set, 111521 Field_dsp340050b49a6c_fld3728dot_slot2_Slot_dot_slot2_set, 111522 Field_dsp340050b49a6c_fld3729dot_slot2_Slot_dot_slot2_set, 111523 Field_dsp340050b49a6c_fld3731dot_slot2_Slot_dot_slot2_set, 111524 Field_dsp340050b49a6c_fld3732dot_slot2_Slot_dot_slot2_set, 111525 Field_dsp340050b49a6c_fld3733dot_slot2_Slot_dot_slot2_set, 111526 0, 111527 0, 111528 0, 111529 0, 111530 0, 111531 0, 111532 0, 111533 0, 111534 0, 111535 0, 111536 0, 111537 0, 111538 0, 111539 0, 111540 0, 111541 0, 111542 0, 111543 0, 111544 0, 111545 0, 111546 0, 111547 0, 111548 0, 111549 0, 111550 0, 111551 0, 111552 0, 111553 0, 111554 0, 111555 0, 111556 0, 111557 0, 111558 0, 111559 0, 111560 0, 111561 0, 111562 0, 111563 0, 111564 0, 111565 0, 111566 0, 111567 0, 111568 0, 111569 0, 111570 0, 111571 0, 111572 0, 111573 0, 111574 0, 111575 0, 111576 0, 111577 0, 111578 0, 111579 0, 111580 0, 111581 0, 111582 0, 111583 0, 111584 0, 111585 0, 111586 0, 111587 0, 111588 0, 111589 0, 111590 0, 111591 0, 111592 0, 111593 0, 111594 0, 111595 0, 111596 0, 111597 0, 111598 0, 111599 0, 111600 0, 111601 0, 111602 0, 111603 0, 111604 0, 111605 0, 111606 0, 111607 0, 111608 0, 111609 0, 111610 0, 111611 0, 111612 0, 111613 0, 111614 0, 111615 0, 111616 0, 111617 0, 111618 0, 111619 0, 111620 0, 111621 0, 111622 0, 111623 0, 111624 0, 111625 0, 111626 0, 111627 0, 111628 0, 111629 0, 111630 0, 111631 0, 111632 0, 111633 0, 111634 0, 111635 0, 111636 0, 111637 0, 111638 0, 111639 0, 111640 0, 111641 0, 111642 0, 111643 0, 111644 0, 111645 0, 111646 0, 111647 0, 111648 0, 111649 0, 111650 0, 111651 0, 111652 0, 111653 0, 111654 0, 111655 0, 111656 0, 111657 0, 111658 0, 111659 0, 111660 0, 111661 0, 111662 0, 111663 0, 111664 0, 111665 0, 111666 0, 111667 0, 111668 0, 111669 0, 111670 0, 111671 0, 111672 0, 111673 0, 111674 0, 111675 0, 111676 0, 111677 0, 111678 0, 111679 0, 111680 0, 111681 0, 111682 0, 111683 0, 111684 0, 111685 0, 111686 0, 111687 0, 111688 0, 111689 0, 111690 0, 111691 0, 111692 0, 111693 0, 111694 0, 111695 0, 111696 0, 111697 0, 111698 0, 111699 0, 111700 0, 111701 0, 111702 0, 111703 0, 111704 0, 111705 0, 111706 0, 111707 0, 111708 0, 111709 0, 111710 0, 111711 0, 111712 0, 111713 0, 111714 0, 111715 0, 111716 0, 111717 0, 111718 0, 111719 0, 111720 0, 111721 0, 111722 0, 111723 0, 111724 0, 111725 0, 111726 0, 111727 0, 111728 0, 111729 0, 111730 0, 111731 0, 111732 0, 111733 0, 111734 0, 111735 0, 111736 0, 111737 0, 111738 0, 111739 0, 111740 0, 111741 0, 111742 0, 111743 0, 111744 0, 111745 0, 111746 0, 111747 0, 111748 0, 111749 0, 111750 0, 111751 0, 111752 0, 111753 0, 111754 0, 111755 0, 111756 0, 111757 0, 111758 0, 111759 0, 111760 0, 111761 0, 111762 0, 111763 0, 111764 0, 111765 0, 111766 0, 111767 0, 111768 0, 111769 0, 111770 0, 111771 0, 111772 0, 111773 0, 111774 0, 111775 0, 111776 0, 111777 0, 111778 0, 111779 0, 111780 0, 111781 0, 111782 0, 111783 0, 111784 0, 111785 0, 111786 0, 111787 0, 111788 0, 111789 0, 111790 0, 111791 0, 111792 0, 111793 0, 111794 0, 111795 0, 111796 0, 111797 0, 111798 0, 111799 0, 111800 0, 111801 0, 111802 0, 111803 0, 111804 0, 111805 0, 111806 0, 111807 0, 111808 0, 111809 0, 111810 0, 111811 0, 111812 0, 111813 0, 111814 0, 111815 0, 111816 0, 111817 0, 111818 0, 111819 0, 111820 0, 111821 0, 111822 0, 111823 0, 111824 0, 111825 0, 111826 0, 111827 0, 111828 0, 111829 0, 111830 0, 111831 0, 111832 0, 111833 0, 111834 0, 111835 0, 111836 0, 111837 0, 111838 0, 111839 0, 111840 0, 111841 0, 111842 0, 111843 0, 111844 0, 111845 0, 111846 0, 111847 0, 111848 0, 111849 0, 111850 0, 111851 0, 111852 0, 111853 0, 111854 0, 111855 0, 111856 0, 111857 0, 111858 0, 111859 0, 111860 0, 111861 0, 111862 0, 111863 0, 111864 0, 111865 0, 111866 0, 111867 0, 111868 0, 111869 0, 111870 0, 111871 0, 111872 0, 111873 0, 111874 0, 111875 0, 111876 0, 111877 0, 111878 0, 111879 0, 111880 0, 111881 0, 111882 0, 111883 0, 111884 0, 111885 0, 111886 0, 111887 0, 111888 0, 111889 0, 111890 0, 111891 0, 111892 0, 111893 0, 111894 0, 111895 0, 111896 0, 111897 0, 111898 0, 111899 0, 111900 0, 111901 0, 111902 0, 111903 0, 111904 0, 111905 0, 111906 0, 111907 0, 111908 0, 111909 0, 111910 0, 111911 0, 111912 0, 111913 0, 111914 0, 111915 0, 111916 0, 111917 0, 111918 0, 111919 0, 111920 0, 111921 0, 111922 0, 111923 0, 111924 0, 111925 0, 111926 0, 111927 0, 111928 0, 111929 0, 111930 0, 111931 0, 111932 0, 111933 0, 111934 0, 111935 0, 111936 0, 111937 0, 111938 0, 111939 0, 111940 0, 111941 0, 111942 0, 111943 0, 111944 0, 111945 0, 111946 0, 111947 0, 111948 0, 111949 0, 111950 0, 111951 0, 111952 0, 111953 0, 111954 0, 111955 0, 111956 0, 111957 0, 111958 0, 111959 0, 111960 0, 111961 0, 111962 0, 111963 0, 111964 0, 111965 0, 111966 0, 111967 0, 111968 0, 111969 0, 111970 0, 111971 0, 111972 0, 111973 0, 111974 0, 111975 0, 111976 0, 111977 0, 111978 0, 111979 0, 111980 0, 111981 0, 111982 0, 111983 0, 111984 0, 111985 0, 111986 0, 111987 0, 111988 0, 111989 0, 111990 0, 111991 0, 111992 0, 111993 0, 111994 0, 111995 0, 111996 0, 111997 0, 111998 0, 111999 0, 112000 0, 112001 0, 112002 0, 112003 0, 112004 0, 112005 0, 112006 0, 112007 0, 112008 0, 112009 0, 112010 0, 112011 0, 112012 0, 112013 0, 112014 0, 112015 0, 112016 0, 112017 0, 112018 0, 112019 0, 112020 0, 112021 0, 112022 0, 112023 0, 112024 0, 112025 0, 112026 0, 112027 0, 112028 0, 112029 0, 112030 0, 112031 0, 112032 0, 112033 0, 112034 0, 112035 0, 112036 0, 112037 0, 112038 0, 112039 0, 112040 0, 112041 0, 112042 0, 112043 0, 112044 0, 112045 0, 112046 0, 112047 0, 112048 0, 112049 0, 112050 0, 112051 0, 112052 0, 112053 0, 112054 0, 112055 0, 112056 0, 112057 0, 112058 0, 112059 0, 112060 0, 112061 0, 112062 0, 112063 0, 112064 0, 112065 0, 112066 0, 112067 0, 112068 0, 112069 0, 112070 0, 112071 0, 112072 0, 112073 0, 112074 0, 112075 0, 112076 0, 112077 0, 112078 0, 112079 0, 112080 0, 112081 0, 112082 0, 112083 0, 112084 0, 112085 0, 112086 0, 112087 0, 112088 0, 112089 0, 112090 0, 112091 0, 112092 0, 112093 0, 112094 0, 112095 0, 112096 0, 112097 0, 112098 0, 112099 0, 112100 0, 112101 0, 112102 0, 112103 0, 112104 0, 112105 0, 112106 0, 112107 0, 112108 0, 112109 0, 112110 0, 112111 0, 112112 0, 112113 0, 112114 0, 112115 0, 112116 0, 112117 0, 112118 0, 112119 0, 112120 0, 112121 0, 112122 0, 112123 0, 112124 0, 112125 0, 112126 0, 112127 0, 112128 0, 112129 0, 112130 0, 112131 0, 112132 0, 112133 0, 112134 0, 112135 0, 112136 0, 112137 0, 112138 0, 112139 0, 112140 0, 112141 0, 112142 0, 112143 0, 112144 0, 112145 0, 112146 0, 112147 0, 112148 0, 112149 0, 112150 0, 112151 0, 112152 0, 112153 0, 112154 0, 112155 0, 112156 0, 112157 0, 112158 0, 112159 0, 112160 0, 112161 0, 112162 0, 112163 0, 112164 0, 112165 0, 112166 0, 112167 0, 112168 0, 112169 0, 112170 0, 112171 0, 112172 0, 112173 0, 112174 0, 112175 0, 112176 0, 112177 0, 112178 0, 112179 0, 112180 0, 112181 0, 112182 0, 112183 0, 112184 0, 112185 0, 112186 0, 112187 0, 112188 0, 112189 0, 112190 0, 112191 0, 112192 0, 112193 0, 112194 0, 112195 0, 112196 0, 112197 0, 112198 0, 112199 0, 112200 0, 112201 0, 112202 0, 112203 0, 112204 0, 112205 0, 112206 0, 112207 0, 112208 0, 112209 0, 112210 0, 112211 0, 112212 0, 112213 0, 112214 0, 112215 0, 112216 0, 112217 0, 112218 0, 112219 0, 112220 0, 112221 0, 112222 0, 112223 0, 112224 0, 112225 0, 112226 0, 112227 0, 112228 0, 112229 0, 112230 0, 112231 0, 112232 0, 112233 0, 112234 0, 112235 0, 112236 0, 112237 0, 112238 0, 112239 0, 112240 0, 112241 0, 112242 0, 112243 0, 112244 0, 112245 0, 112246 0, 112247 0, 112248 0, 112249 0, 112250 0, 112251 0, 112252 0, 112253 0, 112254 0, 112255 0, 112256 0, 112257 0, 112258 0, 112259 0, 112260 0, 112261 0, 112262 0, 112263 0, 112264 0, 112265 0, 112266 0, 112267 0, 112268 0, 112269 0, 112270 0, 112271 0, 112272 0, 112273 0, 112274 0, 112275 0, 112276 0, 112277 0, 112278 0, 112279 0, 112280 0, 112281 0, 112282 0, 112283 0, 112284 0, 112285 0, 112286 0, 112287 0, 112288 0, 112289 0, 112290 0, 112291 0, 112292 0, 112293 0, 112294 0, 112295 0, 112296 0, 112297 0, 112298 0, 112299 0, 112300 0, 112301 0, 112302 0, 112303 0, 112304 0, 112305 0, 112306 0, 112307 0, 112308 0, 112309 0, 112310 0, 112311 0, 112312 0, 112313 0, 112314 0, 112315 0, 112316 0, 112317 0, 112318 0, 112319 0, 112320 0, 112321 0, 112322 0, 112323 0, 112324 0, 112325 0, 112326 0, 112327 0, 112328 0, 112329 0, 112330 0, 112331 0, 112332 0, 112333 0, 112334 0, 112335 0, 112336 0, 112337 0, 112338 0, 112339 0, 112340 0, 112341 0, 112342 0, 112343 0, 112344 0, 112345 0, 112346 0, 112347 0, 112348 0, 112349 0, 112350 0, 112351 0, 112352 0, 112353 0, 112354 0, 112355 0, 112356 0, 112357 0, 112358 0, 112359 0, 112360 0, 112361 0, 112362 0, 112363 0, 112364 0, 112365 0, 112366 0, 112367 0, 112368 0, 112369 0, 112370 0, 112371 0, 112372 0, 112373 0, 112374 0, 112375 0, 112376 0, 112377 0, 112378 0, 112379 0, 112380 0, 112381 0, 112382 0, 112383 0, 112384 0, 112385 0, 112386 0, 112387 0, 112388 0, 112389 0, 112390 0, 112391 0, 112392 0, 112393 0, 112394 0, 112395 0, 112396 0, 112397 0, 112398 0, 112399 0, 112400 0, 112401 0, 112402 0, 112403 0, 112404 0, 112405 0, 112406 0, 112407 0, 112408 0, 112409 0, 112410 0, 112411 0, 112412 0, 112413 0, 112414 0, 112415 0, 112416 0, 112417 0, 112418 0, 112419 0, 112420 0, 112421 0, 112422 0, 112423 0, 112424 0, 112425 0, 112426 0, 112427 0, 112428 0, 112429 0, 112430 0, 112431 0, 112432 0, 112433 0, 112434 0, 112435 0, 112436 0, 112437 0, 112438 0, 112439 0, 112440 0, 112441 0, 112442 0, 112443 0, 112444 0, 112445 0, 112446 0, 112447 0, 112448 0, 112449 0, 112450 0, 112451 0, 112452 0, 112453 0, 112454 0, 112455 0, 112456 0, 112457 0, 112458 0, 112459 0, 112460 0, 112461 0, 112462 0, 112463 0, 112464 0, 112465 0, 112466 0, 112467 0, 112468 0, 112469 0, 112470 0, 112471 0, 112472 0, 112473 0, 112474 0, 112475 0, 112476 0, 112477 0, 112478 0, 112479 0, 112480 0, 112481 0, 112482 0, 112483 0, 112484 0, 112485 0, 112486 0, 112487 0, 112488 0, 112489 0, 112490 0, 112491 0, 112492 0, 112493 0, 112494 0, 112495 0, 112496 0, 112497 0, 112498 0, 112499 0, 112500 0, 112501 0, 112502 0, 112503 0, 112504 0, 112505 0, 112506 0, 112507 0, 112508 0, 112509 0, 112510 0, 112511 0, 112512 0, 112513 0, 112514 0, 112515 0, 112516 0, 112517 0, 112518 0, 112519 0, 112520 0, 112521 0, 112522 0, 112523 0, 112524 0, 112525 0, 112526 0, 112527 0, 112528 0, 112529 0, 112530 0, 112531 0, 112532 0, 112533 0, 112534 0, 112535 0, 112536 0, 112537 0, 112538 0, 112539 0, 112540 0, 112541 0, 112542 0, 112543 0, 112544 0, 112545 0, 112546 0, 112547 0, 112548 0, 112549 0, 112550 0, 112551 0, 112552 0, 112553 0, 112554 0, 112555 0, 112556 0, 112557 0, 112558 0, 112559 0, 112560 0, 112561 0, 112562 Implicit_Field_set, 112563 Implicit_Field_set, 112564 Implicit_Field_set, 112565 Implicit_Field_set, 112566 Implicit_Field_set, 112567 Implicit_Field_set, 112568 Implicit_Field_set, 112569 Implicit_Field_set 112570}; 112571 112572static xtensa_get_field_fn 112573Slot_dot_slot1_get_field_fns[] = { 112574 0, 112575 0, 112576 0, 112577 0, 112578 0, 112579 0, 112580 0, 112581 0, 112582 0, 112583 0, 112584 0, 112585 0, 112586 0, 112587 0, 112588 0, 112589 0, 112590 0, 112591 0, 112592 0, 112593 0, 112594 0, 112595 0, 112596 0, 112597 0, 112598 0, 112599 0, 112600 0, 112601 0, 112602 0, 112603 0, 112604 0, 112605 0, 112606 0, 112607 0, 112608 0, 112609 0, 112610 0, 112611 0, 112612 0, 112613 0, 112614 0, 112615 0, 112616 0, 112617 0, 112618 0, 112619 0, 112620 0, 112621 0, 112622 0, 112623 0, 112624 0, 112625 0, 112626 0, 112627 0, 112628 0, 112629 0, 112630 0, 112631 0, 112632 0, 112633 0, 112634 0, 112635 0, 112636 0, 112637 0, 112638 0, 112639 Field_dsp340050b49a6c_fld2048_Slot_dot_slot1_get, 112640 0, 112641 Field_dsp340050b49a6c_fld2050_Slot_dot_slot1_get, 112642 0, 112643 0, 112644 0, 112645 0, 112646 0, 112647 0, 112648 0, 112649 0, 112650 0, 112651 0, 112652 0, 112653 0, 112654 0, 112655 0, 112656 0, 112657 0, 112658 0, 112659 0, 112660 0, 112661 0, 112662 0, 112663 0, 112664 0, 112665 0, 112666 0, 112667 0, 112668 0, 112669 0, 112670 0, 112671 0, 112672 0, 112673 0, 112674 0, 112675 0, 112676 0, 112677 0, 112678 0, 112679 0, 112680 0, 112681 0, 112682 0, 112683 0, 112684 0, 112685 0, 112686 0, 112687 0, 112688 0, 112689 0, 112690 0, 112691 0, 112692 0, 112693 0, 112694 0, 112695 0, 112696 0, 112697 0, 112698 0, 112699 0, 112700 0, 112701 0, 112702 0, 112703 0, 112704 0, 112705 0, 112706 0, 112707 0, 112708 0, 112709 0, 112710 0, 112711 0, 112712 0, 112713 0, 112714 0, 112715 0, 112716 0, 112717 0, 112718 0, 112719 0, 112720 0, 112721 0, 112722 0, 112723 0, 112724 0, 112725 0, 112726 0, 112727 0, 112728 0, 112729 0, 112730 0, 112731 0, 112732 0, 112733 0, 112734 0, 112735 0, 112736 0, 112737 0, 112738 0, 112739 0, 112740 0, 112741 0, 112742 0, 112743 0, 112744 0, 112745 0, 112746 0, 112747 0, 112748 0, 112749 0, 112750 0, 112751 0, 112752 0, 112753 0, 112754 0, 112755 0, 112756 0, 112757 0, 112758 0, 112759 0, 112760 0, 112761 0, 112762 0, 112763 0, 112764 0, 112765 0, 112766 0, 112767 0, 112768 0, 112769 0, 112770 0, 112771 0, 112772 0, 112773 0, 112774 0, 112775 0, 112776 0, 112777 0, 112778 0, 112779 0, 112780 0, 112781 0, 112782 0, 112783 0, 112784 0, 112785 0, 112786 0, 112787 0, 112788 0, 112789 0, 112790 0, 112791 0, 112792 0, 112793 0, 112794 0, 112795 0, 112796 0, 112797 0, 112798 0, 112799 0, 112800 0, 112801 0, 112802 0, 112803 0, 112804 0, 112805 0, 112806 0, 112807 0, 112808 0, 112809 0, 112810 0, 112811 0, 112812 0, 112813 0, 112814 0, 112815 0, 112816 0, 112817 0, 112818 0, 112819 0, 112820 0, 112821 0, 112822 0, 112823 0, 112824 0, 112825 0, 112826 0, 112827 0, 112828 0, 112829 0, 112830 0, 112831 0, 112832 0, 112833 0, 112834 0, 112835 0, 112836 0, 112837 0, 112838 0, 112839 0, 112840 0, 112841 0, 112842 0, 112843 0, 112844 0, 112845 0, 112846 0, 112847 0, 112848 0, 112849 0, 112850 0, 112851 0, 112852 0, 112853 0, 112854 0, 112855 0, 112856 0, 112857 0, 112858 0, 112859 0, 112860 0, 112861 0, 112862 0, 112863 0, 112864 0, 112865 0, 112866 0, 112867 0, 112868 0, 112869 0, 112870 0, 112871 0, 112872 0, 112873 0, 112874 0, 112875 0, 112876 0, 112877 0, 112878 0, 112879 0, 112880 0, 112881 0, 112882 0, 112883 0, 112884 0, 112885 0, 112886 0, 112887 0, 112888 0, 112889 0, 112890 0, 112891 0, 112892 0, 112893 0, 112894 0, 112895 0, 112896 0, 112897 0, 112898 0, 112899 0, 112900 0, 112901 0, 112902 0, 112903 0, 112904 0, 112905 0, 112906 0, 112907 0, 112908 0, 112909 0, 112910 0, 112911 0, 112912 0, 112913 0, 112914 0, 112915 0, 112916 0, 112917 0, 112918 0, 112919 0, 112920 0, 112921 0, 112922 0, 112923 0, 112924 0, 112925 0, 112926 0, 112927 0, 112928 0, 112929 0, 112930 0, 112931 0, 112932 0, 112933 0, 112934 0, 112935 0, 112936 0, 112937 0, 112938 0, 112939 0, 112940 0, 112941 0, 112942 0, 112943 0, 112944 0, 112945 0, 112946 0, 112947 0, 112948 0, 112949 0, 112950 0, 112951 0, 112952 0, 112953 0, 112954 0, 112955 0, 112956 0, 112957 0, 112958 0, 112959 0, 112960 0, 112961 0, 112962 0, 112963 0, 112964 0, 112965 0, 112966 0, 112967 0, 112968 0, 112969 0, 112970 0, 112971 0, 112972 0, 112973 0, 112974 0, 112975 0, 112976 0, 112977 0, 112978 0, 112979 0, 112980 Field_dsp340050b49a6c_fld2026_Slot_dot_slot1_get, 112981 Field_dsp340050b49a6c_fld2031_Slot_dot_slot1_get, 112982 0, 112983 0, 112984 0, 112985 0, 112986 0, 112987 0, 112988 0, 112989 0, 112990 0, 112991 0, 112992 0, 112993 0, 112994 0, 112995 0, 112996 0, 112997 0, 112998 0, 112999 0, 113000 0, 113001 0, 113002 0, 113003 0, 113004 0, 113005 0, 113006 0, 113007 0, 113008 0, 113009 0, 113010 0, 113011 0, 113012 0, 113013 0, 113014 0, 113015 0, 113016 0, 113017 0, 113018 0, 113019 0, 113020 0, 113021 0, 113022 0, 113023 0, 113024 0, 113025 0, 113026 0, 113027 0, 113028 0, 113029 0, 113030 0, 113031 0, 113032 0, 113033 0, 113034 0, 113035 0, 113036 0, 113037 0, 113038 0, 113039 0, 113040 0, 113041 0, 113042 0, 113043 0, 113044 0, 113045 0, 113046 0, 113047 0, 113048 0, 113049 0, 113050 0, 113051 0, 113052 0, 113053 0, 113054 0, 113055 0, 113056 0, 113057 0, 113058 0, 113059 0, 113060 0, 113061 0, 113062 0, 113063 0, 113064 0, 113065 0, 113066 0, 113067 0, 113068 0, 113069 0, 113070 0, 113071 0, 113072 0, 113073 0, 113074 0, 113075 0, 113076 0, 113077 0, 113078 0, 113079 0, 113080 0, 113081 0, 113082 0, 113083 0, 113084 0, 113085 0, 113086 0, 113087 0, 113088 0, 113089 0, 113090 0, 113091 0, 113092 0, 113093 0, 113094 0, 113095 0, 113096 0, 113097 0, 113098 0, 113099 0, 113100 0, 113101 0, 113102 0, 113103 0, 113104 0, 113105 0, 113106 0, 113107 0, 113108 0, 113109 0, 113110 0, 113111 0, 113112 0, 113113 0, 113114 0, 113115 0, 113116 0, 113117 0, 113118 0, 113119 0, 113120 0, 113121 0, 113122 0, 113123 0, 113124 0, 113125 0, 113126 0, 113127 0, 113128 0, 113129 0, 113130 0, 113131 0, 113132 0, 113133 0, 113134 0, 113135 0, 113136 0, 113137 0, 113138 0, 113139 0, 113140 0, 113141 0, 113142 0, 113143 0, 113144 0, 113145 0, 113146 0, 113147 0, 113148 0, 113149 0, 113150 0, 113151 0, 113152 0, 113153 0, 113154 0, 113155 0, 113156 0, 113157 0, 113158 0, 113159 0, 113160 0, 113161 0, 113162 0, 113163 0, 113164 0, 113165 0, 113166 0, 113167 0, 113168 0, 113169 0, 113170 0, 113171 0, 113172 0, 113173 0, 113174 0, 113175 0, 113176 0, 113177 0, 113178 0, 113179 0, 113180 0, 113181 0, 113182 0, 113183 0, 113184 0, 113185 0, 113186 0, 113187 0, 113188 0, 113189 0, 113190 0, 113191 0, 113192 0, 113193 0, 113194 0, 113195 0, 113196 0, 113197 0, 113198 0, 113199 0, 113200 0, 113201 0, 113202 0, 113203 0, 113204 0, 113205 0, 113206 0, 113207 0, 113208 0, 113209 0, 113210 0, 113211 0, 113212 0, 113213 0, 113214 0, 113215 0, 113216 0, 113217 0, 113218 0, 113219 0, 113220 0, 113221 0, 113222 0, 113223 0, 113224 0, 113225 0, 113226 0, 113227 0, 113228 0, 113229 0, 113230 0, 113231 0, 113232 0, 113233 0, 113234 0, 113235 0, 113236 0, 113237 0, 113238 0, 113239 0, 113240 0, 113241 0, 113242 0, 113243 0, 113244 0, 113245 0, 113246 0, 113247 0, 113248 0, 113249 0, 113250 0, 113251 0, 113252 0, 113253 0, 113254 0, 113255 0, 113256 0, 113257 0, 113258 0, 113259 0, 113260 0, 113261 0, 113262 0, 113263 Field_op0_s7_Slot_dot_slot1_get, 113264 Field_dsp340050b49a6c_fld3734dot_slot1_Slot_dot_slot1_get, 113265 0, 113266 0, 113267 0, 113268 0, 113269 0, 113270 0, 113271 0, 113272 0, 113273 0, 113274 0, 113275 0, 113276 0, 113277 0, 113278 0, 113279 0, 113280 0, 113281 0, 113282 0, 113283 0, 113284 0, 113285 0, 113286 0, 113287 0, 113288 0, 113289 0, 113290 0, 113291 0, 113292 0, 113293 0, 113294 0, 113295 0, 113296 0, 113297 0, 113298 0, 113299 0, 113300 0, 113301 0, 113302 0, 113303 0, 113304 0, 113305 0, 113306 0, 113307 0, 113308 0, 113309 0, 113310 0, 113311 0, 113312 0, 113313 0, 113314 0, 113315 0, 113316 0, 113317 0, 113318 0, 113319 0, 113320 0, 113321 0, 113322 0, 113323 0, 113324 0, 113325 0, 113326 0, 113327 0, 113328 0, 113329 0, 113330 0, 113331 0, 113332 0, 113333 0, 113334 0, 113335 0, 113336 0, 113337 0, 113338 0, 113339 0, 113340 0, 113341 0, 113342 0, 113343 0, 113344 0, 113345 0, 113346 0, 113347 0, 113348 0, 113349 0, 113350 0, 113351 0, 113352 0, 113353 0, 113354 0, 113355 0, 113356 0, 113357 0, 113358 0, 113359 0, 113360 0, 113361 0, 113362 0, 113363 0, 113364 0, 113365 0, 113366 0, 113367 0, 113368 0, 113369 0, 113370 0, 113371 0, 113372 0, 113373 0, 113374 0, 113375 0, 113376 0, 113377 0, 113378 0, 113379 0, 113380 0, 113381 0, 113382 0, 113383 0, 113384 0, 113385 0, 113386 0, 113387 0, 113388 0, 113389 0, 113390 0, 113391 0, 113392 0, 113393 0, 113394 0, 113395 0, 113396 0, 113397 0, 113398 0, 113399 0, 113400 0, 113401 0, 113402 0, 113403 0, 113404 0, 113405 0, 113406 0, 113407 0, 113408 0, 113409 0, 113410 0, 113411 0, 113412 0, 113413 0, 113414 0, 113415 0, 113416 0, 113417 0, 113418 0, 113419 0, 113420 0, 113421 0, 113422 0, 113423 0, 113424 0, 113425 0, 113426 0, 113427 0, 113428 0, 113429 0, 113430 0, 113431 0, 113432 0, 113433 0, 113434 0, 113435 0, 113436 0, 113437 0, 113438 0, 113439 0, 113440 0, 113441 0, 113442 0, 113443 0, 113444 0, 113445 0, 113446 0, 113447 0, 113448 0, 113449 0, 113450 0, 113451 0, 113452 0, 113453 0, 113454 0, 113455 0, 113456 0, 113457 0, 113458 0, 113459 0, 113460 0, 113461 0, 113462 0, 113463 0, 113464 0, 113465 0, 113466 0, 113467 0, 113468 0, 113469 0, 113470 0, 113471 0, 113472 0, 113473 0, 113474 0, 113475 0, 113476 0, 113477 0, 113478 0, 113479 0, 113480 0, 113481 0, 113482 0, 113483 0, 113484 0, 113485 0, 113486 0, 113487 0, 113488 0, 113489 0, 113490 0, 113491 0, 113492 0, 113493 0, 113494 0, 113495 0, 113496 0, 113497 0, 113498 0, 113499 0, 113500 0, 113501 0, 113502 0, 113503 0, 113504 0, 113505 0, 113506 0, 113507 0, 113508 0, 113509 0, 113510 0, 113511 0, 113512 0, 113513 0, 113514 0, 113515 0, 113516 0, 113517 0, 113518 0, 113519 0, 113520 0, 113521 0, 113522 0, 113523 0, 113524 0, 113525 0, 113526 0, 113527 0, 113528 0, 113529 0, 113530 0, 113531 0, 113532 0, 113533 0, 113534 0, 113535 0, 113536 0, 113537 0, 113538 0, 113539 0, 113540 0, 113541 0, 113542 0, 113543 0, 113544 0, 113545 0, 113546 0, 113547 0, 113548 0, 113549 0, 113550 0, 113551 0, 113552 0, 113553 0, 113554 0, 113555 0, 113556 0, 113557 0, 113558 0, 113559 0, 113560 0, 113561 0, 113562 0, 113563 0, 113564 0, 113565 0, 113566 0, 113567 0, 113568 0, 113569 0, 113570 0, 113571 0, 113572 0, 113573 0, 113574 0, 113575 0, 113576 0, 113577 0, 113578 0, 113579 0, 113580 0, 113581 0, 113582 0, 113583 0, 113584 0, 113585 0, 113586 0, 113587 0, 113588 0, 113589 0, 113590 0, 113591 0, 113592 0, 113593 0, 113594 0, 113595 0, 113596 0, 113597 0, 113598 0, 113599 0, 113600 0, 113601 0, 113602 0, 113603 0, 113604 0, 113605 0, 113606 0, 113607 0, 113608 0, 113609 0, 113610 0, 113611 0, 113612 0, 113613 0, 113614 0, 113615 0, 113616 0, 113617 0, 113618 0, 113619 0, 113620 0, 113621 0, 113622 0, 113623 0, 113624 0, 113625 0, 113626 0, 113627 0, 113628 0, 113629 0, 113630 0, 113631 0, 113632 0, 113633 0, 113634 0, 113635 0, 113636 0, 113637 0, 113638 0, 113639 0, 113640 0, 113641 0, 113642 0, 113643 0, 113644 0, 113645 0, 113646 0, 113647 0, 113648 0, 113649 0, 113650 0, 113651 0, 113652 0, 113653 0, 113654 0, 113655 0, 113656 0, 113657 0, 113658 0, 113659 0, 113660 0, 113661 0, 113662 0, 113663 0, 113664 0, 113665 0, 113666 0, 113667 0, 113668 0, 113669 0, 113670 0, 113671 0, 113672 0, 113673 0, 113674 0, 113675 0, 113676 0, 113677 0, 113678 0, 113679 0, 113680 0, 113681 0, 113682 0, 113683 0, 113684 0, 113685 0, 113686 0, 113687 0, 113688 0, 113689 0, 113690 0, 113691 0, 113692 0, 113693 0, 113694 0, 113695 0, 113696 0, 113697 0, 113698 0, 113699 0, 113700 0, 113701 0, 113702 0, 113703 0, 113704 0, 113705 0, 113706 0, 113707 0, 113708 0, 113709 0, 113710 0, 113711 0, 113712 0, 113713 0, 113714 0, 113715 0, 113716 0, 113717 0, 113718 0, 113719 0, 113720 0, 113721 0, 113722 0, 113723 0, 113724 0, 113725 0, 113726 0, 113727 0, 113728 0, 113729 0, 113730 0, 113731 0, 113732 0, 113733 0, 113734 0, 113735 0, 113736 0, 113737 0, 113738 0, 113739 0, 113740 0, 113741 0, 113742 0, 113743 0, 113744 0, 113745 0, 113746 0, 113747 0, 113748 0, 113749 0, 113750 0, 113751 0, 113752 0, 113753 0, 113754 0, 113755 0, 113756 0, 113757 0, 113758 0, 113759 0, 113760 0, 113761 0, 113762 0, 113763 0, 113764 0, 113765 0, 113766 0, 113767 0, 113768 0, 113769 0, 113770 0, 113771 0, 113772 0, 113773 0, 113774 0, 113775 0, 113776 0, 113777 0, 113778 0, 113779 0, 113780 0, 113781 0, 113782 0, 113783 0, 113784 0, 113785 0, 113786 0, 113787 0, 113788 0, 113789 0, 113790 0, 113791 0, 113792 0, 113793 0, 113794 0, 113795 0, 113796 0, 113797 0, 113798 0, 113799 0, 113800 0, 113801 0, 113802 0, 113803 0, 113804 0, 113805 0, 113806 0, 113807 0, 113808 0, 113809 0, 113810 0, 113811 0, 113812 0, 113813 0, 113814 0, 113815 0, 113816 0, 113817 0, 113818 0, 113819 0, 113820 0, 113821 0, 113822 0, 113823 0, 113824 0, 113825 0, 113826 0, 113827 0, 113828 0, 113829 0, 113830 0, 113831 0, 113832 0, 113833 0, 113834 0, 113835 0, 113836 0, 113837 0, 113838 0, 113839 0, 113840 0, 113841 0, 113842 0, 113843 0, 113844 0, 113845 0, 113846 0, 113847 0, 113848 0, 113849 0, 113850 0, 113851 0, 113852 0, 113853 0, 113854 0, 113855 0, 113856 0, 113857 0, 113858 0, 113859 0, 113860 0, 113861 0, 113862 0, 113863 0, 113864 0, 113865 0, 113866 0, 113867 0, 113868 0, 113869 0, 113870 0, 113871 0, 113872 0, 113873 0, 113874 0, 113875 0, 113876 0, 113877 0, 113878 0, 113879 0, 113880 0, 113881 0, 113882 0, 113883 0, 113884 0, 113885 0, 113886 0, 113887 0, 113888 0, 113889 0, 113890 0, 113891 0, 113892 0, 113893 0, 113894 0, 113895 0, 113896 0, 113897 0, 113898 0, 113899 0, 113900 0, 113901 0, 113902 0, 113903 0, 113904 0, 113905 0, 113906 0, 113907 0, 113908 0, 113909 0, 113910 0, 113911 0, 113912 0, 113913 0, 113914 0, 113915 0, 113916 0, 113917 0, 113918 0, 113919 0, 113920 0, 113921 0, 113922 0, 113923 0, 113924 0, 113925 0, 113926 0, 113927 0, 113928 0, 113929 0, 113930 0, 113931 0, 113932 0, 113933 0, 113934 0, 113935 0, 113936 0, 113937 0, 113938 0, 113939 0, 113940 0, 113941 0, 113942 0, 113943 0, 113944 0, 113945 0, 113946 0, 113947 0, 113948 0, 113949 0, 113950 0, 113951 0, 113952 0, 113953 0, 113954 0, 113955 0, 113956 0, 113957 0, 113958 0, 113959 0, 113960 0, 113961 0, 113962 0, 113963 0, 113964 0, 113965 0, 113966 0, 113967 0, 113968 0, 113969 0, 113970 0, 113971 0, 113972 0, 113973 0, 113974 0, 113975 0, 113976 0, 113977 0, 113978 0, 113979 0, 113980 0, 113981 0, 113982 0, 113983 0, 113984 0, 113985 0, 113986 0, 113987 0, 113988 0, 113989 0, 113990 0, 113991 0, 113992 0, 113993 0, 113994 0, 113995 0, 113996 0, 113997 0, 113998 0, 113999 0, 114000 0, 114001 0, 114002 0, 114003 0, 114004 0, 114005 0, 114006 0, 114007 0, 114008 0, 114009 0, 114010 0, 114011 0, 114012 0, 114013 0, 114014 0, 114015 0, 114016 0, 114017 0, 114018 0, 114019 0, 114020 0, 114021 0, 114022 0, 114023 0, 114024 0, 114025 0, 114026 0, 114027 0, 114028 0, 114029 0, 114030 0, 114031 0, 114032 0, 114033 0, 114034 0, 114035 0, 114036 0, 114037 0, 114038 0, 114039 0, 114040 0, 114041 0, 114042 0, 114043 0, 114044 0, 114045 0, 114046 0, 114047 0, 114048 0, 114049 0, 114050 0, 114051 0, 114052 0, 114053 0, 114054 0, 114055 0, 114056 0, 114057 0, 114058 0, 114059 0, 114060 0, 114061 0, 114062 0, 114063 0, 114064 0, 114065 0, 114066 0, 114067 0, 114068 0, 114069 0, 114070 0, 114071 0, 114072 0, 114073 0, 114074 0, 114075 0, 114076 0, 114077 0, 114078 0, 114079 0, 114080 0, 114081 0, 114082 0, 114083 0, 114084 0, 114085 0, 114086 0, 114087 0, 114088 0, 114089 0, 114090 0, 114091 0, 114092 0, 114093 0, 114094 0, 114095 0, 114096 0, 114097 0, 114098 0, 114099 0, 114100 0, 114101 0, 114102 0, 114103 0, 114104 0, 114105 0, 114106 0, 114107 0, 114108 0, 114109 0, 114110 0, 114111 0, 114112 0, 114113 0, 114114 0, 114115 0, 114116 0, 114117 0, 114118 0, 114119 0, 114120 0, 114121 0, 114122 0, 114123 0, 114124 0, 114125 0, 114126 0, 114127 0, 114128 0, 114129 0, 114130 0, 114131 0, 114132 0, 114133 0, 114134 0, 114135 0, 114136 0, 114137 0, 114138 0, 114139 0, 114140 0, 114141 0, 114142 0, 114143 0, 114144 0, 114145 0, 114146 0, 114147 0, 114148 0, 114149 0, 114150 0, 114151 0, 114152 0, 114153 0, 114154 0, 114155 0, 114156 0, 114157 0, 114158 0, 114159 0, 114160 0, 114161 0, 114162 0, 114163 0, 114164 0, 114165 0, 114166 0, 114167 0, 114168 0, 114169 0, 114170 0, 114171 0, 114172 0, 114173 0, 114174 0, 114175 0, 114176 0, 114177 0, 114178 0, 114179 0, 114180 0, 114181 0, 114182 0, 114183 0, 114184 0, 114185 0, 114186 0, 114187 0, 114188 0, 114189 0, 114190 0, 114191 0, 114192 0, 114193 0, 114194 0, 114195 0, 114196 0, 114197 0, 114198 0, 114199 0, 114200 0, 114201 0, 114202 0, 114203 0, 114204 0, 114205 0, 114206 0, 114207 0, 114208 0, 114209 0, 114210 0, 114211 0, 114212 0, 114213 0, 114214 0, 114215 0, 114216 0, 114217 0, 114218 0, 114219 0, 114220 0, 114221 0, 114222 0, 114223 0, 114224 0, 114225 0, 114226 0, 114227 0, 114228 0, 114229 0, 114230 0, 114231 0, 114232 0, 114233 0, 114234 0, 114235 0, 114236 0, 114237 0, 114238 0, 114239 0, 114240 0, 114241 0, 114242 0, 114243 0, 114244 0, 114245 0, 114246 0, 114247 0, 114248 0, 114249 0, 114250 0, 114251 0, 114252 0, 114253 0, 114254 0, 114255 0, 114256 0, 114257 0, 114258 0, 114259 0, 114260 0, 114261 0, 114262 0, 114263 0, 114264 0, 114265 0, 114266 0, 114267 0, 114268 0, 114269 0, 114270 0, 114271 0, 114272 0, 114273 0, 114274 0, 114275 0, 114276 0, 114277 0, 114278 0, 114279 0, 114280 0, 114281 0, 114282 0, 114283 0, 114284 0, 114285 0, 114286 0, 114287 0, 114288 0, 114289 0, 114290 0, 114291 0, 114292 0, 114293 0, 114294 0, 114295 0, 114296 0, 114297 0, 114298 0, 114299 Implicit_Field_ar0_get, 114300 Implicit_Field_ar4_get, 114301 Implicit_Field_ar8_get, 114302 Implicit_Field_ar12_get, 114303 Implicit_Field_bt16_get, 114304 Implicit_Field_bs16_get, 114305 Implicit_Field_br16_get, 114306 Implicit_Field_brall_get 114307}; 114308 114309static xtensa_set_field_fn 114310Slot_dot_slot1_set_field_fns[] = { 114311 0, 114312 0, 114313 0, 114314 0, 114315 0, 114316 0, 114317 0, 114318 0, 114319 0, 114320 0, 114321 0, 114322 0, 114323 0, 114324 0, 114325 0, 114326 0, 114327 0, 114328 0, 114329 0, 114330 0, 114331 0, 114332 0, 114333 0, 114334 0, 114335 0, 114336 0, 114337 0, 114338 0, 114339 0, 114340 0, 114341 0, 114342 0, 114343 0, 114344 0, 114345 0, 114346 0, 114347 0, 114348 0, 114349 0, 114350 0, 114351 0, 114352 0, 114353 0, 114354 0, 114355 0, 114356 0, 114357 0, 114358 0, 114359 0, 114360 0, 114361 0, 114362 0, 114363 0, 114364 0, 114365 0, 114366 0, 114367 0, 114368 0, 114369 0, 114370 0, 114371 0, 114372 0, 114373 0, 114374 0, 114375 0, 114376 Field_dsp340050b49a6c_fld2048_Slot_dot_slot1_set, 114377 0, 114378 Field_dsp340050b49a6c_fld2050_Slot_dot_slot1_set, 114379 0, 114380 0, 114381 0, 114382 0, 114383 0, 114384 0, 114385 0, 114386 0, 114387 0, 114388 0, 114389 0, 114390 0, 114391 0, 114392 0, 114393 0, 114394 0, 114395 0, 114396 0, 114397 0, 114398 0, 114399 0, 114400 0, 114401 0, 114402 0, 114403 0, 114404 0, 114405 0, 114406 0, 114407 0, 114408 0, 114409 0, 114410 0, 114411 0, 114412 0, 114413 0, 114414 0, 114415 0, 114416 0, 114417 0, 114418 0, 114419 0, 114420 0, 114421 0, 114422 0, 114423 0, 114424 0, 114425 0, 114426 0, 114427 0, 114428 0, 114429 0, 114430 0, 114431 0, 114432 0, 114433 0, 114434 0, 114435 0, 114436 0, 114437 0, 114438 0, 114439 0, 114440 0, 114441 0, 114442 0, 114443 0, 114444 0, 114445 0, 114446 0, 114447 0, 114448 0, 114449 0, 114450 0, 114451 0, 114452 0, 114453 0, 114454 0, 114455 0, 114456 0, 114457 0, 114458 0, 114459 0, 114460 0, 114461 0, 114462 0, 114463 0, 114464 0, 114465 0, 114466 0, 114467 0, 114468 0, 114469 0, 114470 0, 114471 0, 114472 0, 114473 0, 114474 0, 114475 0, 114476 0, 114477 0, 114478 0, 114479 0, 114480 0, 114481 0, 114482 0, 114483 0, 114484 0, 114485 0, 114486 0, 114487 0, 114488 0, 114489 0, 114490 0, 114491 0, 114492 0, 114493 0, 114494 0, 114495 0, 114496 0, 114497 0, 114498 0, 114499 0, 114500 0, 114501 0, 114502 0, 114503 0, 114504 0, 114505 0, 114506 0, 114507 0, 114508 0, 114509 0, 114510 0, 114511 0, 114512 0, 114513 0, 114514 0, 114515 0, 114516 0, 114517 0, 114518 0, 114519 0, 114520 0, 114521 0, 114522 0, 114523 0, 114524 0, 114525 0, 114526 0, 114527 0, 114528 0, 114529 0, 114530 0, 114531 0, 114532 0, 114533 0, 114534 0, 114535 0, 114536 0, 114537 0, 114538 0, 114539 0, 114540 0, 114541 0, 114542 0, 114543 0, 114544 0, 114545 0, 114546 0, 114547 0, 114548 0, 114549 0, 114550 0, 114551 0, 114552 0, 114553 0, 114554 0, 114555 0, 114556 0, 114557 0, 114558 0, 114559 0, 114560 0, 114561 0, 114562 0, 114563 0, 114564 0, 114565 0, 114566 0, 114567 0, 114568 0, 114569 0, 114570 0, 114571 0, 114572 0, 114573 0, 114574 0, 114575 0, 114576 0, 114577 0, 114578 0, 114579 0, 114580 0, 114581 0, 114582 0, 114583 0, 114584 0, 114585 0, 114586 0, 114587 0, 114588 0, 114589 0, 114590 0, 114591 0, 114592 0, 114593 0, 114594 0, 114595 0, 114596 0, 114597 0, 114598 0, 114599 0, 114600 0, 114601 0, 114602 0, 114603 0, 114604 0, 114605 0, 114606 0, 114607 0, 114608 0, 114609 0, 114610 0, 114611 0, 114612 0, 114613 0, 114614 0, 114615 0, 114616 0, 114617 0, 114618 0, 114619 0, 114620 0, 114621 0, 114622 0, 114623 0, 114624 0, 114625 0, 114626 0, 114627 0, 114628 0, 114629 0, 114630 0, 114631 0, 114632 0, 114633 0, 114634 0, 114635 0, 114636 0, 114637 0, 114638 0, 114639 0, 114640 0, 114641 0, 114642 0, 114643 0, 114644 0, 114645 0, 114646 0, 114647 0, 114648 0, 114649 0, 114650 0, 114651 0, 114652 0, 114653 0, 114654 0, 114655 0, 114656 0, 114657 0, 114658 0, 114659 0, 114660 0, 114661 0, 114662 0, 114663 0, 114664 0, 114665 0, 114666 0, 114667 0, 114668 0, 114669 0, 114670 0, 114671 0, 114672 0, 114673 0, 114674 0, 114675 0, 114676 0, 114677 0, 114678 0, 114679 0, 114680 0, 114681 0, 114682 0, 114683 0, 114684 0, 114685 0, 114686 0, 114687 0, 114688 0, 114689 0, 114690 0, 114691 0, 114692 0, 114693 0, 114694 0, 114695 0, 114696 0, 114697 0, 114698 0, 114699 0, 114700 0, 114701 0, 114702 0, 114703 0, 114704 0, 114705 0, 114706 0, 114707 0, 114708 0, 114709 0, 114710 0, 114711 0, 114712 0, 114713 0, 114714 0, 114715 0, 114716 0, 114717 Field_dsp340050b49a6c_fld2026_Slot_dot_slot1_set, 114718 Field_dsp340050b49a6c_fld2031_Slot_dot_slot1_set, 114719 0, 114720 0, 114721 0, 114722 0, 114723 0, 114724 0, 114725 0, 114726 0, 114727 0, 114728 0, 114729 0, 114730 0, 114731 0, 114732 0, 114733 0, 114734 0, 114735 0, 114736 0, 114737 0, 114738 0, 114739 0, 114740 0, 114741 0, 114742 0, 114743 0, 114744 0, 114745 0, 114746 0, 114747 0, 114748 0, 114749 0, 114750 0, 114751 0, 114752 0, 114753 0, 114754 0, 114755 0, 114756 0, 114757 0, 114758 0, 114759 0, 114760 0, 114761 0, 114762 0, 114763 0, 114764 0, 114765 0, 114766 0, 114767 0, 114768 0, 114769 0, 114770 0, 114771 0, 114772 0, 114773 0, 114774 0, 114775 0, 114776 0, 114777 0, 114778 0, 114779 0, 114780 0, 114781 0, 114782 0, 114783 0, 114784 0, 114785 0, 114786 0, 114787 0, 114788 0, 114789 0, 114790 0, 114791 0, 114792 0, 114793 0, 114794 0, 114795 0, 114796 0, 114797 0, 114798 0, 114799 0, 114800 0, 114801 0, 114802 0, 114803 0, 114804 0, 114805 0, 114806 0, 114807 0, 114808 0, 114809 0, 114810 0, 114811 0, 114812 0, 114813 0, 114814 0, 114815 0, 114816 0, 114817 0, 114818 0, 114819 0, 114820 0, 114821 0, 114822 0, 114823 0, 114824 0, 114825 0, 114826 0, 114827 0, 114828 0, 114829 0, 114830 0, 114831 0, 114832 0, 114833 0, 114834 0, 114835 0, 114836 0, 114837 0, 114838 0, 114839 0, 114840 0, 114841 0, 114842 0, 114843 0, 114844 0, 114845 0, 114846 0, 114847 0, 114848 0, 114849 0, 114850 0, 114851 0, 114852 0, 114853 0, 114854 0, 114855 0, 114856 0, 114857 0, 114858 0, 114859 0, 114860 0, 114861 0, 114862 0, 114863 0, 114864 0, 114865 0, 114866 0, 114867 0, 114868 0, 114869 0, 114870 0, 114871 0, 114872 0, 114873 0, 114874 0, 114875 0, 114876 0, 114877 0, 114878 0, 114879 0, 114880 0, 114881 0, 114882 0, 114883 0, 114884 0, 114885 0, 114886 0, 114887 0, 114888 0, 114889 0, 114890 0, 114891 0, 114892 0, 114893 0, 114894 0, 114895 0, 114896 0, 114897 0, 114898 0, 114899 0, 114900 0, 114901 0, 114902 0, 114903 0, 114904 0, 114905 0, 114906 0, 114907 0, 114908 0, 114909 0, 114910 0, 114911 0, 114912 0, 114913 0, 114914 0, 114915 0, 114916 0, 114917 0, 114918 0, 114919 0, 114920 0, 114921 0, 114922 0, 114923 0, 114924 0, 114925 0, 114926 0, 114927 0, 114928 0, 114929 0, 114930 0, 114931 0, 114932 0, 114933 0, 114934 0, 114935 0, 114936 0, 114937 0, 114938 0, 114939 0, 114940 0, 114941 0, 114942 0, 114943 0, 114944 0, 114945 0, 114946 0, 114947 0, 114948 0, 114949 0, 114950 0, 114951 0, 114952 0, 114953 0, 114954 0, 114955 0, 114956 0, 114957 0, 114958 0, 114959 0, 114960 0, 114961 0, 114962 0, 114963 0, 114964 0, 114965 0, 114966 0, 114967 0, 114968 0, 114969 0, 114970 0, 114971 0, 114972 0, 114973 0, 114974 0, 114975 0, 114976 0, 114977 0, 114978 0, 114979 0, 114980 0, 114981 0, 114982 0, 114983 0, 114984 0, 114985 0, 114986 0, 114987 0, 114988 0, 114989 0, 114990 0, 114991 0, 114992 0, 114993 0, 114994 0, 114995 0, 114996 0, 114997 0, 114998 0, 114999 0, 115000 Field_op0_s7_Slot_dot_slot1_set, 115001 Field_dsp340050b49a6c_fld3734dot_slot1_Slot_dot_slot1_set, 115002 0, 115003 0, 115004 0, 115005 0, 115006 0, 115007 0, 115008 0, 115009 0, 115010 0, 115011 0, 115012 0, 115013 0, 115014 0, 115015 0, 115016 0, 115017 0, 115018 0, 115019 0, 115020 0, 115021 0, 115022 0, 115023 0, 115024 0, 115025 0, 115026 0, 115027 0, 115028 0, 115029 0, 115030 0, 115031 0, 115032 0, 115033 0, 115034 0, 115035 0, 115036 0, 115037 0, 115038 0, 115039 0, 115040 0, 115041 0, 115042 0, 115043 0, 115044 0, 115045 0, 115046 0, 115047 0, 115048 0, 115049 0, 115050 0, 115051 0, 115052 0, 115053 0, 115054 0, 115055 0, 115056 0, 115057 0, 115058 0, 115059 0, 115060 0, 115061 0, 115062 0, 115063 0, 115064 0, 115065 0, 115066 0, 115067 0, 115068 0, 115069 0, 115070 0, 115071 0, 115072 0, 115073 0, 115074 0, 115075 0, 115076 0, 115077 0, 115078 0, 115079 0, 115080 0, 115081 0, 115082 0, 115083 0, 115084 0, 115085 0, 115086 0, 115087 0, 115088 0, 115089 0, 115090 0, 115091 0, 115092 0, 115093 0, 115094 0, 115095 0, 115096 0, 115097 0, 115098 0, 115099 0, 115100 0, 115101 0, 115102 0, 115103 0, 115104 0, 115105 0, 115106 0, 115107 0, 115108 0, 115109 0, 115110 0, 115111 0, 115112 0, 115113 0, 115114 0, 115115 0, 115116 0, 115117 0, 115118 0, 115119 0, 115120 0, 115121 0, 115122 0, 115123 0, 115124 0, 115125 0, 115126 0, 115127 0, 115128 0, 115129 0, 115130 0, 115131 0, 115132 0, 115133 0, 115134 0, 115135 0, 115136 0, 115137 0, 115138 0, 115139 0, 115140 0, 115141 0, 115142 0, 115143 0, 115144 0, 115145 0, 115146 0, 115147 0, 115148 0, 115149 0, 115150 0, 115151 0, 115152 0, 115153 0, 115154 0, 115155 0, 115156 0, 115157 0, 115158 0, 115159 0, 115160 0, 115161 0, 115162 0, 115163 0, 115164 0, 115165 0, 115166 0, 115167 0, 115168 0, 115169 0, 115170 0, 115171 0, 115172 0, 115173 0, 115174 0, 115175 0, 115176 0, 115177 0, 115178 0, 115179 0, 115180 0, 115181 0, 115182 0, 115183 0, 115184 0, 115185 0, 115186 0, 115187 0, 115188 0, 115189 0, 115190 0, 115191 0, 115192 0, 115193 0, 115194 0, 115195 0, 115196 0, 115197 0, 115198 0, 115199 0, 115200 0, 115201 0, 115202 0, 115203 0, 115204 0, 115205 0, 115206 0, 115207 0, 115208 0, 115209 0, 115210 0, 115211 0, 115212 0, 115213 0, 115214 0, 115215 0, 115216 0, 115217 0, 115218 0, 115219 0, 115220 0, 115221 0, 115222 0, 115223 0, 115224 0, 115225 0, 115226 0, 115227 0, 115228 0, 115229 0, 115230 0, 115231 0, 115232 0, 115233 0, 115234 0, 115235 0, 115236 0, 115237 0, 115238 0, 115239 0, 115240 0, 115241 0, 115242 0, 115243 0, 115244 0, 115245 0, 115246 0, 115247 0, 115248 0, 115249 0, 115250 0, 115251 0, 115252 0, 115253 0, 115254 0, 115255 0, 115256 0, 115257 0, 115258 0, 115259 0, 115260 0, 115261 0, 115262 0, 115263 0, 115264 0, 115265 0, 115266 0, 115267 0, 115268 0, 115269 0, 115270 0, 115271 0, 115272 0, 115273 0, 115274 0, 115275 0, 115276 0, 115277 0, 115278 0, 115279 0, 115280 0, 115281 0, 115282 0, 115283 0, 115284 0, 115285 0, 115286 0, 115287 0, 115288 0, 115289 0, 115290 0, 115291 0, 115292 0, 115293 0, 115294 0, 115295 0, 115296 0, 115297 0, 115298 0, 115299 0, 115300 0, 115301 0, 115302 0, 115303 0, 115304 0, 115305 0, 115306 0, 115307 0, 115308 0, 115309 0, 115310 0, 115311 0, 115312 0, 115313 0, 115314 0, 115315 0, 115316 0, 115317 0, 115318 0, 115319 0, 115320 0, 115321 0, 115322 0, 115323 0, 115324 0, 115325 0, 115326 0, 115327 0, 115328 0, 115329 0, 115330 0, 115331 0, 115332 0, 115333 0, 115334 0, 115335 0, 115336 0, 115337 0, 115338 0, 115339 0, 115340 0, 115341 0, 115342 0, 115343 0, 115344 0, 115345 0, 115346 0, 115347 0, 115348 0, 115349 0, 115350 0, 115351 0, 115352 0, 115353 0, 115354 0, 115355 0, 115356 0, 115357 0, 115358 0, 115359 0, 115360 0, 115361 0, 115362 0, 115363 0, 115364 0, 115365 0, 115366 0, 115367 0, 115368 0, 115369 0, 115370 0, 115371 0, 115372 0, 115373 0, 115374 0, 115375 0, 115376 0, 115377 0, 115378 0, 115379 0, 115380 0, 115381 0, 115382 0, 115383 0, 115384 0, 115385 0, 115386 0, 115387 0, 115388 0, 115389 0, 115390 0, 115391 0, 115392 0, 115393 0, 115394 0, 115395 0, 115396 0, 115397 0, 115398 0, 115399 0, 115400 0, 115401 0, 115402 0, 115403 0, 115404 0, 115405 0, 115406 0, 115407 0, 115408 0, 115409 0, 115410 0, 115411 0, 115412 0, 115413 0, 115414 0, 115415 0, 115416 0, 115417 0, 115418 0, 115419 0, 115420 0, 115421 0, 115422 0, 115423 0, 115424 0, 115425 0, 115426 0, 115427 0, 115428 0, 115429 0, 115430 0, 115431 0, 115432 0, 115433 0, 115434 0, 115435 0, 115436 0, 115437 0, 115438 0, 115439 0, 115440 0, 115441 0, 115442 0, 115443 0, 115444 0, 115445 0, 115446 0, 115447 0, 115448 0, 115449 0, 115450 0, 115451 0, 115452 0, 115453 0, 115454 0, 115455 0, 115456 0, 115457 0, 115458 0, 115459 0, 115460 0, 115461 0, 115462 0, 115463 0, 115464 0, 115465 0, 115466 0, 115467 0, 115468 0, 115469 0, 115470 0, 115471 0, 115472 0, 115473 0, 115474 0, 115475 0, 115476 0, 115477 0, 115478 0, 115479 0, 115480 0, 115481 0, 115482 0, 115483 0, 115484 0, 115485 0, 115486 0, 115487 0, 115488 0, 115489 0, 115490 0, 115491 0, 115492 0, 115493 0, 115494 0, 115495 0, 115496 0, 115497 0, 115498 0, 115499 0, 115500 0, 115501 0, 115502 0, 115503 0, 115504 0, 115505 0, 115506 0, 115507 0, 115508 0, 115509 0, 115510 0, 115511 0, 115512 0, 115513 0, 115514 0, 115515 0, 115516 0, 115517 0, 115518 0, 115519 0, 115520 0, 115521 0, 115522 0, 115523 0, 115524 0, 115525 0, 115526 0, 115527 0, 115528 0, 115529 0, 115530 0, 115531 0, 115532 0, 115533 0, 115534 0, 115535 0, 115536 0, 115537 0, 115538 0, 115539 0, 115540 0, 115541 0, 115542 0, 115543 0, 115544 0, 115545 0, 115546 0, 115547 0, 115548 0, 115549 0, 115550 0, 115551 0, 115552 0, 115553 0, 115554 0, 115555 0, 115556 0, 115557 0, 115558 0, 115559 0, 115560 0, 115561 0, 115562 0, 115563 0, 115564 0, 115565 0, 115566 0, 115567 0, 115568 0, 115569 0, 115570 0, 115571 0, 115572 0, 115573 0, 115574 0, 115575 0, 115576 0, 115577 0, 115578 0, 115579 0, 115580 0, 115581 0, 115582 0, 115583 0, 115584 0, 115585 0, 115586 0, 115587 0, 115588 0, 115589 0, 115590 0, 115591 0, 115592 0, 115593 0, 115594 0, 115595 0, 115596 0, 115597 0, 115598 0, 115599 0, 115600 0, 115601 0, 115602 0, 115603 0, 115604 0, 115605 0, 115606 0, 115607 0, 115608 0, 115609 0, 115610 0, 115611 0, 115612 0, 115613 0, 115614 0, 115615 0, 115616 0, 115617 0, 115618 0, 115619 0, 115620 0, 115621 0, 115622 0, 115623 0, 115624 0, 115625 0, 115626 0, 115627 0, 115628 0, 115629 0, 115630 0, 115631 0, 115632 0, 115633 0, 115634 0, 115635 0, 115636 0, 115637 0, 115638 0, 115639 0, 115640 0, 115641 0, 115642 0, 115643 0, 115644 0, 115645 0, 115646 0, 115647 0, 115648 0, 115649 0, 115650 0, 115651 0, 115652 0, 115653 0, 115654 0, 115655 0, 115656 0, 115657 0, 115658 0, 115659 0, 115660 0, 115661 0, 115662 0, 115663 0, 115664 0, 115665 0, 115666 0, 115667 0, 115668 0, 115669 0, 115670 0, 115671 0, 115672 0, 115673 0, 115674 0, 115675 0, 115676 0, 115677 0, 115678 0, 115679 0, 115680 0, 115681 0, 115682 0, 115683 0, 115684 0, 115685 0, 115686 0, 115687 0, 115688 0, 115689 0, 115690 0, 115691 0, 115692 0, 115693 0, 115694 0, 115695 0, 115696 0, 115697 0, 115698 0, 115699 0, 115700 0, 115701 0, 115702 0, 115703 0, 115704 0, 115705 0, 115706 0, 115707 0, 115708 0, 115709 0, 115710 0, 115711 0, 115712 0, 115713 0, 115714 0, 115715 0, 115716 0, 115717 0, 115718 0, 115719 0, 115720 0, 115721 0, 115722 0, 115723 0, 115724 0, 115725 0, 115726 0, 115727 0, 115728 0, 115729 0, 115730 0, 115731 0, 115732 0, 115733 0, 115734 0, 115735 0, 115736 0, 115737 0, 115738 0, 115739 0, 115740 0, 115741 0, 115742 0, 115743 0, 115744 0, 115745 0, 115746 0, 115747 0, 115748 0, 115749 0, 115750 0, 115751 0, 115752 0, 115753 0, 115754 0, 115755 0, 115756 0, 115757 0, 115758 0, 115759 0, 115760 0, 115761 0, 115762 0, 115763 0, 115764 0, 115765 0, 115766 0, 115767 0, 115768 0, 115769 0, 115770 0, 115771 0, 115772 0, 115773 0, 115774 0, 115775 0, 115776 0, 115777 0, 115778 0, 115779 0, 115780 0, 115781 0, 115782 0, 115783 0, 115784 0, 115785 0, 115786 0, 115787 0, 115788 0, 115789 0, 115790 0, 115791 0, 115792 0, 115793 0, 115794 0, 115795 0, 115796 0, 115797 0, 115798 0, 115799 0, 115800 0, 115801 0, 115802 0, 115803 0, 115804 0, 115805 0, 115806 0, 115807 0, 115808 0, 115809 0, 115810 0, 115811 0, 115812 0, 115813 0, 115814 0, 115815 0, 115816 0, 115817 0, 115818 0, 115819 0, 115820 0, 115821 0, 115822 0, 115823 0, 115824 0, 115825 0, 115826 0, 115827 0, 115828 0, 115829 0, 115830 0, 115831 0, 115832 0, 115833 0, 115834 0, 115835 0, 115836 0, 115837 0, 115838 0, 115839 0, 115840 0, 115841 0, 115842 0, 115843 0, 115844 0, 115845 0, 115846 0, 115847 0, 115848 0, 115849 0, 115850 0, 115851 0, 115852 0, 115853 0, 115854 0, 115855 0, 115856 0, 115857 0, 115858 0, 115859 0, 115860 0, 115861 0, 115862 0, 115863 0, 115864 0, 115865 0, 115866 0, 115867 0, 115868 0, 115869 0, 115870 0, 115871 0, 115872 0, 115873 0, 115874 0, 115875 0, 115876 0, 115877 0, 115878 0, 115879 0, 115880 0, 115881 0, 115882 0, 115883 0, 115884 0, 115885 0, 115886 0, 115887 0, 115888 0, 115889 0, 115890 0, 115891 0, 115892 0, 115893 0, 115894 0, 115895 0, 115896 0, 115897 0, 115898 0, 115899 0, 115900 0, 115901 0, 115902 0, 115903 0, 115904 0, 115905 0, 115906 0, 115907 0, 115908 0, 115909 0, 115910 0, 115911 0, 115912 0, 115913 0, 115914 0, 115915 0, 115916 0, 115917 0, 115918 0, 115919 0, 115920 0, 115921 0, 115922 0, 115923 0, 115924 0, 115925 0, 115926 0, 115927 0, 115928 0, 115929 0, 115930 0, 115931 0, 115932 0, 115933 0, 115934 0, 115935 0, 115936 0, 115937 0, 115938 0, 115939 0, 115940 0, 115941 0, 115942 0, 115943 0, 115944 0, 115945 0, 115946 0, 115947 0, 115948 0, 115949 0, 115950 0, 115951 0, 115952 0, 115953 0, 115954 0, 115955 0, 115956 0, 115957 0, 115958 0, 115959 0, 115960 0, 115961 0, 115962 0, 115963 0, 115964 0, 115965 0, 115966 0, 115967 0, 115968 0, 115969 0, 115970 0, 115971 0, 115972 0, 115973 0, 115974 0, 115975 0, 115976 0, 115977 0, 115978 0, 115979 0, 115980 0, 115981 0, 115982 0, 115983 0, 115984 0, 115985 0, 115986 0, 115987 0, 115988 0, 115989 0, 115990 0, 115991 0, 115992 0, 115993 0, 115994 0, 115995 0, 115996 0, 115997 0, 115998 0, 115999 0, 116000 0, 116001 0, 116002 0, 116003 0, 116004 0, 116005 0, 116006 0, 116007 0, 116008 0, 116009 0, 116010 0, 116011 0, 116012 0, 116013 0, 116014 0, 116015 0, 116016 0, 116017 0, 116018 0, 116019 0, 116020 0, 116021 0, 116022 0, 116023 0, 116024 0, 116025 0, 116026 0, 116027 0, 116028 0, 116029 0, 116030 0, 116031 0, 116032 0, 116033 0, 116034 0, 116035 0, 116036 Implicit_Field_set, 116037 Implicit_Field_set, 116038 Implicit_Field_set, 116039 Implicit_Field_set, 116040 Implicit_Field_set, 116041 Implicit_Field_set, 116042 Implicit_Field_set, 116043 Implicit_Field_set 116044}; 116045 116046static xtensa_get_field_fn 116047Slot_dot_slot0_get_field_fns[] = { 116048 Field_t_Slot_dot_slot0_get, 116049 0, 116050 0, 116051 0, 116052 0, 116053 Field_s_Slot_dot_slot0_get, 116054 0, 116055 0, 116056 0, 116057 0, 116058 0, 116059 0, 116060 0, 116061 0, 116062 Field_r_Slot_dot_slot0_get, 116063 0, 116064 0, 116065 0, 116066 Field_sal_Slot_dot_slot0_get, 116067 Field_sargt_Slot_dot_slot0_get, 116068 0, 116069 0, 116070 0, 116071 0, 116072 0, 116073 0, 116074 0, 116075 0, 116076 0, 116077 0, 116078 0, 116079 0, 116080 0, 116081 0, 116082 Field_imm7_Slot_dot_slot0_get, 116083 0, 116084 0, 116085 0, 116086 0, 116087 0, 116088 0, 116089 0, 116090 0, 116091 0, 116092 0, 116093 0, 116094 0, 116095 0, 116096 0, 116097 Field_dsp340050b49a6c_fld2029_Slot_dot_slot0_get, 116098 0, 116099 Field_dsp340050b49a6c_fld2032_Slot_dot_slot0_get, 116100 Field_dsp340050b49a6c_fld2035_Slot_dot_slot0_get, 116101 Field_dsp340050b49a6c_fld2036_Slot_dot_slot0_get, 116102 0, 116103 Field_dsp340050b49a6c_fld2038_Slot_dot_slot0_get, 116104 0, 116105 0, 116106 0, 116107 0, 116108 Field_dsp340050b49a6c_fld2043_Slot_dot_slot0_get, 116109 0, 116110 Field_dsp340050b49a6c_fld2045_Slot_dot_slot0_get, 116111 Field_dsp340050b49a6c_fld2046_Slot_dot_slot0_get, 116112 Field_dsp340050b49a6c_fld2047_Slot_dot_slot0_get, 116113 Field_dsp340050b49a6c_fld2048_Slot_dot_slot0_get, 116114 Field_dsp340050b49a6c_fld2049_Slot_dot_slot0_get, 116115 0, 116116 0, 116117 Field_dsp340050b49a6c_fld2052_Slot_dot_slot0_get, 116118 Field_dsp340050b49a6c_fld2053_Slot_dot_slot0_get, 116119 Field_dsp340050b49a6c_fld2054_Slot_dot_slot0_get, 116120 0, 116121 Field_dsp340050b49a6c_fld2056_Slot_dot_slot0_get, 116122 0, 116123 0, 116124 0, 116125 0, 116126 0, 116127 0, 116128 0, 116129 0, 116130 0, 116131 0, 116132 0, 116133 0, 116134 0, 116135 0, 116136 0, 116137 0, 116138 0, 116139 0, 116140 0, 116141 0, 116142 0, 116143 0, 116144 0, 116145 0, 116146 0, 116147 0, 116148 0, 116149 0, 116150 0, 116151 0, 116152 0, 116153 0, 116154 0, 116155 0, 116156 0, 116157 0, 116158 0, 116159 0, 116160 0, 116161 0, 116162 0, 116163 0, 116164 0, 116165 0, 116166 0, 116167 0, 116168 0, 116169 0, 116170 0, 116171 0, 116172 0, 116173 0, 116174 0, 116175 0, 116176 0, 116177 0, 116178 0, 116179 0, 116180 0, 116181 0, 116182 0, 116183 0, 116184 0, 116185 0, 116186 0, 116187 0, 116188 0, 116189 0, 116190 0, 116191 0, 116192 0, 116193 0, 116194 0, 116195 0, 116196 0, 116197 0, 116198 0, 116199 0, 116200 0, 116201 0, 116202 0, 116203 0, 116204 0, 116205 0, 116206 0, 116207 0, 116208 0, 116209 0, 116210 0, 116211 0, 116212 0, 116213 0, 116214 0, 116215 0, 116216 0, 116217 0, 116218 0, 116219 0, 116220 0, 116221 0, 116222 0, 116223 0, 116224 0, 116225 0, 116226 0, 116227 0, 116228 0, 116229 0, 116230 0, 116231 0, 116232 0, 116233 0, 116234 0, 116235 0, 116236 0, 116237 0, 116238 0, 116239 0, 116240 0, 116241 0, 116242 0, 116243 0, 116244 0, 116245 0, 116246 0, 116247 0, 116248 0, 116249 0, 116250 0, 116251 0, 116252 0, 116253 0, 116254 0, 116255 0, 116256 0, 116257 0, 116258 0, 116259 0, 116260 0, 116261 0, 116262 0, 116263 0, 116264 0, 116265 0, 116266 0, 116267 0, 116268 0, 116269 0, 116270 0, 116271 0, 116272 0, 116273 0, 116274 0, 116275 0, 116276 0, 116277 0, 116278 0, 116279 0, 116280 0, 116281 0, 116282 0, 116283 0, 116284 0, 116285 0, 116286 0, 116287 0, 116288 0, 116289 0, 116290 0, 116291 0, 116292 0, 116293 0, 116294 0, 116295 0, 116296 0, 116297 0, 116298 0, 116299 0, 116300 0, 116301 0, 116302 0, 116303 0, 116304 0, 116305 0, 116306 0, 116307 0, 116308 0, 116309 0, 116310 0, 116311 0, 116312 0, 116313 0, 116314 0, 116315 0, 116316 0, 116317 0, 116318 0, 116319 0, 116320 0, 116321 0, 116322 0, 116323 0, 116324 0, 116325 0, 116326 0, 116327 0, 116328 0, 116329 0, 116330 0, 116331 0, 116332 0, 116333 0, 116334 0, 116335 0, 116336 0, 116337 0, 116338 0, 116339 0, 116340 0, 116341 0, 116342 0, 116343 0, 116344 0, 116345 0, 116346 0, 116347 0, 116348 0, 116349 0, 116350 0, 116351 0, 116352 0, 116353 0, 116354 0, 116355 0, 116356 0, 116357 0, 116358 0, 116359 0, 116360 0, 116361 0, 116362 0, 116363 0, 116364 0, 116365 0, 116366 0, 116367 0, 116368 0, 116369 0, 116370 0, 116371 0, 116372 0, 116373 0, 116374 0, 116375 0, 116376 0, 116377 0, 116378 0, 116379 0, 116380 0, 116381 0, 116382 0, 116383 0, 116384 0, 116385 0, 116386 0, 116387 0, 116388 0, 116389 0, 116390 0, 116391 0, 116392 0, 116393 0, 116394 0, 116395 0, 116396 0, 116397 0, 116398 0, 116399 0, 116400 0, 116401 0, 116402 0, 116403 0, 116404 0, 116405 0, 116406 0, 116407 0, 116408 0, 116409 0, 116410 0, 116411 0, 116412 0, 116413 0, 116414 0, 116415 0, 116416 0, 116417 0, 116418 0, 116419 0, 116420 0, 116421 0, 116422 0, 116423 0, 116424 0, 116425 0, 116426 0, 116427 0, 116428 0, 116429 0, 116430 0, 116431 0, 116432 0, 116433 0, 116434 0, 116435 0, 116436 0, 116437 0, 116438 0, 116439 0, 116440 0, 116441 0, 116442 0, 116443 0, 116444 0, 116445 0, 116446 0, 116447 0, 116448 0, 116449 0, 116450 0, 116451 0, 116452 0, 116453 0, 116454 0, 116455 0, 116456 0, 116457 0, 116458 0, 116459 0, 116460 0, 116461 0, 116462 0, 116463 0, 116464 0, 116465 0, 116466 0, 116467 0, 116468 0, 116469 0, 116470 0, 116471 0, 116472 0, 116473 0, 116474 0, 116475 0, 116476 0, 116477 0, 116478 0, 116479 0, 116480 0, 116481 0, 116482 0, 116483 0, 116484 0, 116485 0, 116486 0, 116487 0, 116488 0, 116489 0, 116490 0, 116491 0, 116492 0, 116493 0, 116494 0, 116495 0, 116496 0, 116497 0, 116498 0, 116499 0, 116500 0, 116501 0, 116502 0, 116503 0, 116504 0, 116505 0, 116506 0, 116507 0, 116508 0, 116509 0, 116510 0, 116511 0, 116512 0, 116513 0, 116514 0, 116515 0, 116516 0, 116517 0, 116518 0, 116519 0, 116520 0, 116521 0, 116522 0, 116523 0, 116524 0, 116525 0, 116526 0, 116527 0, 116528 0, 116529 0, 116530 0, 116531 0, 116532 0, 116533 0, 116534 0, 116535 0, 116536 0, 116537 0, 116538 0, 116539 0, 116540 0, 116541 0, 116542 0, 116543 0, 116544 0, 116545 0, 116546 0, 116547 0, 116548 0, 116549 0, 116550 0, 116551 0, 116552 0, 116553 0, 116554 0, 116555 0, 116556 0, 116557 0, 116558 0, 116559 0, 116560 0, 116561 0, 116562 0, 116563 0, 116564 0, 116565 0, 116566 0, 116567 0, 116568 0, 116569 0, 116570 0, 116571 0, 116572 0, 116573 0, 116574 0, 116575 0, 116576 0, 116577 0, 116578 0, 116579 0, 116580 0, 116581 0, 116582 0, 116583 0, 116584 0, 116585 0, 116586 0, 116587 0, 116588 0, 116589 0, 116590 0, 116591 0, 116592 0, 116593 0, 116594 0, 116595 0, 116596 0, 116597 0, 116598 0, 116599 0, 116600 0, 116601 0, 116602 0, 116603 0, 116604 0, 116605 0, 116606 0, 116607 0, 116608 0, 116609 0, 116610 0, 116611 0, 116612 0, 116613 0, 116614 0, 116615 0, 116616 0, 116617 0, 116618 0, 116619 0, 116620 0, 116621 0, 116622 0, 116623 0, 116624 0, 116625 0, 116626 0, 116627 0, 116628 0, 116629 0, 116630 0, 116631 0, 116632 0, 116633 0, 116634 0, 116635 0, 116636 0, 116637 0, 116638 0, 116639 0, 116640 0, 116641 0, 116642 0, 116643 0, 116644 0, 116645 0, 116646 0, 116647 0, 116648 0, 116649 0, 116650 0, 116651 0, 116652 0, 116653 0, 116654 0, 116655 0, 116656 0, 116657 0, 116658 0, 116659 0, 116660 0, 116661 0, 116662 0, 116663 0, 116664 0, 116665 0, 116666 0, 116667 0, 116668 0, 116669 0, 116670 0, 116671 0, 116672 0, 116673 0, 116674 0, 116675 0, 116676 0, 116677 0, 116678 0, 116679 0, 116680 0, 116681 0, 116682 0, 116683 0, 116684 0, 116685 0, 116686 0, 116687 0, 116688 0, 116689 0, 116690 0, 116691 0, 116692 0, 116693 0, 116694 0, 116695 0, 116696 0, 116697 0, 116698 0, 116699 0, 116700 0, 116701 0, 116702 0, 116703 0, 116704 0, 116705 0, 116706 0, 116707 0, 116708 0, 116709 0, 116710 0, 116711 0, 116712 0, 116713 0, 116714 0, 116715 0, 116716 0, 116717 0, 116718 0, 116719 0, 116720 0, 116721 0, 116722 0, 116723 0, 116724 0, 116725 0, 116726 0, 116727 0, 116728 0, 116729 0, 116730 0, 116731 0, 116732 0, 116733 0, 116734 0, 116735 0, 116736 0, 116737 0, 116738 0, 116739 Field_op0_s8_Slot_dot_slot0_get, 116740 Field_dsp340050b49a6c_fld2068_Slot_dot_slot0_get, 116741 Field_dsp340050b49a6c_fld2666dot_slot0_Slot_dot_slot0_get, 116742 Field_dsp340050b49a6c_fld2667dot_slot0_Slot_dot_slot0_get, 116743 Field_dsp340050b49a6c_fld2668dot_slot0_Slot_dot_slot0_get, 116744 Field_dsp340050b49a6c_fld2669dot_slot0_Slot_dot_slot0_get, 116745 Field_dsp340050b49a6c_fld2671dot_slot0_Slot_dot_slot0_get, 116746 Field_dsp340050b49a6c_fld2672dot_slot0_Slot_dot_slot0_get, 116747 Field_dsp340050b49a6c_fld2673dot_slot0_Slot_dot_slot0_get, 116748 Field_dsp340050b49a6c_fld2674dot_slot0_Slot_dot_slot0_get, 116749 Field_dsp340050b49a6c_fld2675dot_slot0_Slot_dot_slot0_get, 116750 Field_dsp340050b49a6c_fld2676dot_slot0_Slot_dot_slot0_get, 116751 Field_dsp340050b49a6c_fld2677dot_slot0_Slot_dot_slot0_get, 116752 Field_dsp340050b49a6c_fld2678dot_slot0_Slot_dot_slot0_get, 116753 Field_dsp340050b49a6c_fld2679dot_slot0_Slot_dot_slot0_get, 116754 Field_dsp340050b49a6c_fld2680dot_slot0_Slot_dot_slot0_get, 116755 Field_dsp340050b49a6c_fld2681dot_slot0_Slot_dot_slot0_get, 116756 Field_dsp340050b49a6c_fld2682dot_slot0_Slot_dot_slot0_get, 116757 Field_dsp340050b49a6c_fld2683dot_slot0_Slot_dot_slot0_get, 116758 Field_dsp340050b49a6c_fld2684dot_slot0_Slot_dot_slot0_get, 116759 Field_dsp340050b49a6c_fld2685dot_slot0_Slot_dot_slot0_get, 116760 Field_dsp340050b49a6c_fld2686dot_slot0_Slot_dot_slot0_get, 116761 Field_dsp340050b49a6c_fld2688dot_slot0_Slot_dot_slot0_get, 116762 Field_dsp340050b49a6c_fld2689dot_slot0_Slot_dot_slot0_get, 116763 Field_dsp340050b49a6c_fld2690dot_slot0_Slot_dot_slot0_get, 116764 Field_dsp340050b49a6c_fld2692dot_slot0_Slot_dot_slot0_get, 116765 Field_dsp340050b49a6c_fld2693dot_slot0_Slot_dot_slot0_get, 116766 Field_dsp340050b49a6c_fld2695dot_slot0_Slot_dot_slot0_get, 116767 Field_dsp340050b49a6c_fld2697dot_slot0_Slot_dot_slot0_get, 116768 Field_dsp340050b49a6c_fld2699dot_slot0_Slot_dot_slot0_get, 116769 Field_dsp340050b49a6c_fld2700dot_slot0_Slot_dot_slot0_get, 116770 Field_dsp340050b49a6c_fld2701dot_slot0_Slot_dot_slot0_get, 116771 Field_dsp340050b49a6c_fld2702dot_slot0_Slot_dot_slot0_get, 116772 Field_dsp340050b49a6c_fld2703dot_slot0_Slot_dot_slot0_get, 116773 Field_dsp340050b49a6c_fld2704dot_slot0_Slot_dot_slot0_get, 116774 Field_dsp340050b49a6c_fld2705dot_slot0_Slot_dot_slot0_get, 116775 Field_dsp340050b49a6c_fld3735dot_slot0_Slot_dot_slot0_get, 116776 Field_dsp340050b49a6c_fld3736_Slot_dot_slot0_get, 116777 Field_dsp340050b49a6c_fld3737dot_slot0_Slot_dot_slot0_get, 116778 Field_dsp340050b49a6c_fld3738dot_slot0_Slot_dot_slot0_get, 116779 Field_dsp340050b49a6c_fld3739dot_slot0_Slot_dot_slot0_get, 116780 Field_dsp340050b49a6c_fld3740dot_slot0_Slot_dot_slot0_get, 116781 Field_dsp340050b49a6c_fld3741dot_slot0_Slot_dot_slot0_get, 116782 Field_dsp340050b49a6c_fld3742dot_slot0_Slot_dot_slot0_get, 116783 0, 116784 0, 116785 0, 116786 0, 116787 0, 116788 0, 116789 0, 116790 0, 116791 0, 116792 0, 116793 0, 116794 0, 116795 0, 116796 0, 116797 0, 116798 0, 116799 0, 116800 0, 116801 0, 116802 0, 116803 0, 116804 0, 116805 0, 116806 0, 116807 0, 116808 0, 116809 0, 116810 0, 116811 0, 116812 0, 116813 0, 116814 0, 116815 0, 116816 0, 116817 0, 116818 0, 116819 0, 116820 0, 116821 0, 116822 0, 116823 0, 116824 0, 116825 0, 116826 0, 116827 0, 116828 0, 116829 0, 116830 0, 116831 0, 116832 0, 116833 0, 116834 0, 116835 0, 116836 0, 116837 0, 116838 0, 116839 0, 116840 0, 116841 0, 116842 0, 116843 0, 116844 0, 116845 0, 116846 0, 116847 0, 116848 0, 116849 0, 116850 0, 116851 0, 116852 0, 116853 0, 116854 0, 116855 0, 116856 0, 116857 0, 116858 0, 116859 0, 116860 0, 116861 0, 116862 0, 116863 0, 116864 0, 116865 0, 116866 0, 116867 0, 116868 0, 116869 0, 116870 0, 116871 0, 116872 0, 116873 0, 116874 0, 116875 0, 116876 0, 116877 0, 116878 0, 116879 0, 116880 0, 116881 0, 116882 0, 116883 0, 116884 0, 116885 0, 116886 0, 116887 0, 116888 0, 116889 0, 116890 0, 116891 0, 116892 0, 116893 0, 116894 0, 116895 0, 116896 0, 116897 0, 116898 0, 116899 0, 116900 0, 116901 0, 116902 0, 116903 0, 116904 0, 116905 0, 116906 0, 116907 0, 116908 0, 116909 0, 116910 0, 116911 0, 116912 0, 116913 0, 116914 0, 116915 0, 116916 0, 116917 0, 116918 0, 116919 0, 116920 0, 116921 0, 116922 0, 116923 0, 116924 0, 116925 0, 116926 0, 116927 0, 116928 0, 116929 0, 116930 0, 116931 0, 116932 0, 116933 0, 116934 0, 116935 0, 116936 0, 116937 0, 116938 0, 116939 0, 116940 0, 116941 0, 116942 0, 116943 0, 116944 0, 116945 0, 116946 0, 116947 0, 116948 0, 116949 0, 116950 0, 116951 0, 116952 0, 116953 0, 116954 0, 116955 0, 116956 0, 116957 0, 116958 0, 116959 0, 116960 0, 116961 0, 116962 0, 116963 0, 116964 0, 116965 0, 116966 0, 116967 0, 116968 0, 116969 0, 116970 0, 116971 0, 116972 0, 116973 0, 116974 0, 116975 0, 116976 0, 116977 0, 116978 0, 116979 0, 116980 0, 116981 0, 116982 0, 116983 0, 116984 0, 116985 0, 116986 0, 116987 0, 116988 0, 116989 0, 116990 0, 116991 0, 116992 0, 116993 0, 116994 0, 116995 0, 116996 0, 116997 0, 116998 0, 116999 0, 117000 0, 117001 0, 117002 0, 117003 0, 117004 0, 117005 0, 117006 0, 117007 0, 117008 0, 117009 0, 117010 0, 117011 0, 117012 0, 117013 0, 117014 0, 117015 0, 117016 0, 117017 0, 117018 0, 117019 0, 117020 0, 117021 0, 117022 0, 117023 0, 117024 0, 117025 0, 117026 0, 117027 0, 117028 0, 117029 0, 117030 0, 117031 0, 117032 0, 117033 0, 117034 0, 117035 0, 117036 0, 117037 0, 117038 0, 117039 0, 117040 0, 117041 0, 117042 0, 117043 0, 117044 0, 117045 0, 117046 0, 117047 0, 117048 0, 117049 0, 117050 0, 117051 0, 117052 0, 117053 0, 117054 0, 117055 0, 117056 0, 117057 0, 117058 0, 117059 0, 117060 0, 117061 0, 117062 0, 117063 0, 117064 0, 117065 0, 117066 0, 117067 0, 117068 0, 117069 0, 117070 0, 117071 0, 117072 0, 117073 0, 117074 0, 117075 0, 117076 0, 117077 0, 117078 0, 117079 0, 117080 0, 117081 0, 117082 0, 117083 0, 117084 0, 117085 0, 117086 0, 117087 0, 117088 0, 117089 0, 117090 0, 117091 0, 117092 0, 117093 0, 117094 0, 117095 0, 117096 0, 117097 0, 117098 0, 117099 0, 117100 0, 117101 0, 117102 0, 117103 0, 117104 0, 117105 0, 117106 0, 117107 0, 117108 0, 117109 0, 117110 0, 117111 0, 117112 0, 117113 0, 117114 0, 117115 0, 117116 0, 117117 0, 117118 0, 117119 0, 117120 0, 117121 0, 117122 0, 117123 0, 117124 0, 117125 0, 117126 0, 117127 0, 117128 0, 117129 0, 117130 0, 117131 0, 117132 0, 117133 0, 117134 0, 117135 0, 117136 0, 117137 0, 117138 0, 117139 0, 117140 0, 117141 0, 117142 0, 117143 0, 117144 0, 117145 0, 117146 0, 117147 0, 117148 0, 117149 0, 117150 0, 117151 0, 117152 0, 117153 0, 117154 0, 117155 0, 117156 0, 117157 0, 117158 0, 117159 0, 117160 0, 117161 0, 117162 0, 117163 0, 117164 0, 117165 0, 117166 0, 117167 0, 117168 0, 117169 0, 117170 0, 117171 0, 117172 0, 117173 0, 117174 0, 117175 0, 117176 0, 117177 0, 117178 0, 117179 0, 117180 0, 117181 0, 117182 0, 117183 0, 117184 0, 117185 0, 117186 0, 117187 0, 117188 0, 117189 0, 117190 0, 117191 0, 117192 0, 117193 0, 117194 0, 117195 0, 117196 0, 117197 0, 117198 0, 117199 0, 117200 0, 117201 0, 117202 0, 117203 0, 117204 0, 117205 0, 117206 0, 117207 0, 117208 0, 117209 0, 117210 0, 117211 0, 117212 0, 117213 0, 117214 0, 117215 0, 117216 0, 117217 0, 117218 0, 117219 0, 117220 0, 117221 0, 117222 0, 117223 0, 117224 0, 117225 0, 117226 0, 117227 0, 117228 0, 117229 0, 117230 0, 117231 0, 117232 0, 117233 0, 117234 0, 117235 0, 117236 0, 117237 0, 117238 0, 117239 0, 117240 0, 117241 0, 117242 0, 117243 0, 117244 0, 117245 0, 117246 0, 117247 0, 117248 0, 117249 0, 117250 0, 117251 0, 117252 0, 117253 0, 117254 0, 117255 0, 117256 0, 117257 0, 117258 0, 117259 0, 117260 0, 117261 0, 117262 0, 117263 0, 117264 0, 117265 0, 117266 0, 117267 0, 117268 0, 117269 0, 117270 0, 117271 0, 117272 0, 117273 0, 117274 0, 117275 0, 117276 0, 117277 0, 117278 0, 117279 0, 117280 0, 117281 0, 117282 0, 117283 0, 117284 0, 117285 0, 117286 0, 117287 0, 117288 0, 117289 0, 117290 0, 117291 0, 117292 0, 117293 0, 117294 0, 117295 0, 117296 0, 117297 0, 117298 0, 117299 0, 117300 0, 117301 0, 117302 0, 117303 0, 117304 0, 117305 0, 117306 0, 117307 0, 117308 0, 117309 0, 117310 0, 117311 0, 117312 0, 117313 0, 117314 0, 117315 0, 117316 0, 117317 0, 117318 0, 117319 0, 117320 0, 117321 0, 117322 0, 117323 0, 117324 0, 117325 0, 117326 0, 117327 0, 117328 0, 117329 0, 117330 0, 117331 0, 117332 0, 117333 0, 117334 0, 117335 0, 117336 0, 117337 0, 117338 0, 117339 0, 117340 0, 117341 0, 117342 0, 117343 0, 117344 0, 117345 0, 117346 0, 117347 0, 117348 0, 117349 0, 117350 0, 117351 0, 117352 0, 117353 0, 117354 0, 117355 0, 117356 0, 117357 0, 117358 0, 117359 0, 117360 0, 117361 0, 117362 0, 117363 0, 117364 0, 117365 0, 117366 0, 117367 0, 117368 0, 117369 0, 117370 0, 117371 0, 117372 0, 117373 0, 117374 0, 117375 0, 117376 0, 117377 0, 117378 0, 117379 0, 117380 0, 117381 0, 117382 0, 117383 0, 117384 0, 117385 0, 117386 0, 117387 0, 117388 0, 117389 0, 117390 0, 117391 0, 117392 0, 117393 0, 117394 0, 117395 0, 117396 0, 117397 0, 117398 0, 117399 0, 117400 0, 117401 0, 117402 0, 117403 0, 117404 0, 117405 0, 117406 0, 117407 0, 117408 0, 117409 0, 117410 0, 117411 0, 117412 0, 117413 0, 117414 0, 117415 0, 117416 0, 117417 0, 117418 0, 117419 0, 117420 0, 117421 0, 117422 0, 117423 0, 117424 0, 117425 0, 117426 0, 117427 0, 117428 0, 117429 0, 117430 0, 117431 0, 117432 0, 117433 0, 117434 0, 117435 0, 117436 0, 117437 0, 117438 0, 117439 0, 117440 0, 117441 0, 117442 0, 117443 0, 117444 0, 117445 0, 117446 0, 117447 0, 117448 0, 117449 0, 117450 0, 117451 0, 117452 0, 117453 0, 117454 0, 117455 0, 117456 0, 117457 0, 117458 0, 117459 0, 117460 0, 117461 0, 117462 0, 117463 0, 117464 0, 117465 0, 117466 0, 117467 0, 117468 0, 117469 0, 117470 0, 117471 0, 117472 0, 117473 0, 117474 0, 117475 0, 117476 0, 117477 0, 117478 0, 117479 0, 117480 0, 117481 0, 117482 0, 117483 0, 117484 0, 117485 0, 117486 0, 117487 0, 117488 0, 117489 0, 117490 0, 117491 0, 117492 0, 117493 0, 117494 0, 117495 0, 117496 0, 117497 0, 117498 0, 117499 0, 117500 0, 117501 0, 117502 0, 117503 0, 117504 0, 117505 0, 117506 0, 117507 0, 117508 0, 117509 0, 117510 0, 117511 0, 117512 0, 117513 0, 117514 0, 117515 0, 117516 0, 117517 0, 117518 0, 117519 0, 117520 0, 117521 0, 117522 0, 117523 0, 117524 0, 117525 0, 117526 0, 117527 0, 117528 0, 117529 0, 117530 0, 117531 0, 117532 0, 117533 0, 117534 0, 117535 0, 117536 0, 117537 0, 117538 0, 117539 0, 117540 0, 117541 0, 117542 0, 117543 0, 117544 0, 117545 0, 117546 0, 117547 0, 117548 0, 117549 0, 117550 0, 117551 0, 117552 0, 117553 0, 117554 0, 117555 0, 117556 0, 117557 0, 117558 0, 117559 0, 117560 0, 117561 0, 117562 0, 117563 0, 117564 0, 117565 0, 117566 0, 117567 0, 117568 0, 117569 0, 117570 0, 117571 0, 117572 0, 117573 0, 117574 0, 117575 0, 117576 0, 117577 0, 117578 0, 117579 0, 117580 0, 117581 0, 117582 0, 117583 0, 117584 0, 117585 0, 117586 0, 117587 0, 117588 0, 117589 0, 117590 0, 117591 0, 117592 0, 117593 0, 117594 0, 117595 0, 117596 0, 117597 0, 117598 0, 117599 0, 117600 0, 117601 0, 117602 0, 117603 0, 117604 0, 117605 0, 117606 0, 117607 0, 117608 0, 117609 0, 117610 0, 117611 0, 117612 0, 117613 0, 117614 0, 117615 0, 117616 0, 117617 0, 117618 0, 117619 0, 117620 0, 117621 0, 117622 0, 117623 0, 117624 0, 117625 0, 117626 0, 117627 0, 117628 0, 117629 0, 117630 0, 117631 0, 117632 0, 117633 0, 117634 0, 117635 0, 117636 0, 117637 0, 117638 0, 117639 0, 117640 0, 117641 0, 117642 0, 117643 0, 117644 0, 117645 0, 117646 0, 117647 0, 117648 0, 117649 0, 117650 0, 117651 0, 117652 0, 117653 0, 117654 0, 117655 0, 117656 0, 117657 0, 117658 0, 117659 0, 117660 0, 117661 0, 117662 0, 117663 0, 117664 0, 117665 0, 117666 0, 117667 0, 117668 0, 117669 0, 117670 0, 117671 0, 117672 0, 117673 0, 117674 0, 117675 0, 117676 0, 117677 0, 117678 0, 117679 0, 117680 0, 117681 0, 117682 0, 117683 0, 117684 0, 117685 0, 117686 0, 117687 0, 117688 0, 117689 0, 117690 0, 117691 0, 117692 0, 117693 0, 117694 0, 117695 0, 117696 0, 117697 0, 117698 0, 117699 0, 117700 0, 117701 0, 117702 0, 117703 0, 117704 0, 117705 0, 117706 0, 117707 0, 117708 0, 117709 0, 117710 0, 117711 0, 117712 0, 117713 0, 117714 0, 117715 0, 117716 0, 117717 0, 117718 0, 117719 0, 117720 0, 117721 0, 117722 0, 117723 0, 117724 0, 117725 0, 117726 0, 117727 0, 117728 0, 117729 0, 117730 0, 117731 0, 117732 0, 117733 0, 117734 0, 117735 0, 117736 0, 117737 0, 117738 0, 117739 0, 117740 0, 117741 0, 117742 0, 117743 0, 117744 0, 117745 0, 117746 0, 117747 0, 117748 0, 117749 0, 117750 0, 117751 0, 117752 0, 117753 0, 117754 0, 117755 0, 117756 0, 117757 0, 117758 0, 117759 0, 117760 0, 117761 0, 117762 0, 117763 0, 117764 0, 117765 0, 117766 0, 117767 0, 117768 0, 117769 0, 117770 0, 117771 0, 117772 0, 117773 Implicit_Field_ar0_get, 117774 Implicit_Field_ar4_get, 117775 Implicit_Field_ar8_get, 117776 Implicit_Field_ar12_get, 117777 Implicit_Field_bt16_get, 117778 Implicit_Field_bs16_get, 117779 Implicit_Field_br16_get, 117780 Implicit_Field_brall_get 117781}; 117782 117783static xtensa_set_field_fn 117784Slot_dot_slot0_set_field_fns[] = { 117785 Field_t_Slot_dot_slot0_set, 117786 0, 117787 0, 117788 0, 117789 0, 117790 Field_s_Slot_dot_slot0_set, 117791 0, 117792 0, 117793 0, 117794 0, 117795 0, 117796 0, 117797 0, 117798 0, 117799 Field_r_Slot_dot_slot0_set, 117800 0, 117801 0, 117802 0, 117803 Field_sal_Slot_dot_slot0_set, 117804 Field_sargt_Slot_dot_slot0_set, 117805 0, 117806 0, 117807 0, 117808 0, 117809 0, 117810 0, 117811 0, 117812 0, 117813 0, 117814 0, 117815 0, 117816 0, 117817 0, 117818 0, 117819 Field_imm7_Slot_dot_slot0_set, 117820 0, 117821 0, 117822 0, 117823 0, 117824 0, 117825 0, 117826 0, 117827 0, 117828 0, 117829 0, 117830 0, 117831 0, 117832 0, 117833 0, 117834 Field_dsp340050b49a6c_fld2029_Slot_dot_slot0_set, 117835 0, 117836 Field_dsp340050b49a6c_fld2032_Slot_dot_slot0_set, 117837 Field_dsp340050b49a6c_fld2035_Slot_dot_slot0_set, 117838 Field_dsp340050b49a6c_fld2036_Slot_dot_slot0_set, 117839 0, 117840 Field_dsp340050b49a6c_fld2038_Slot_dot_slot0_set, 117841 0, 117842 0, 117843 0, 117844 0, 117845 Field_dsp340050b49a6c_fld2043_Slot_dot_slot0_set, 117846 0, 117847 Field_dsp340050b49a6c_fld2045_Slot_dot_slot0_set, 117848 Field_dsp340050b49a6c_fld2046_Slot_dot_slot0_set, 117849 Field_dsp340050b49a6c_fld2047_Slot_dot_slot0_set, 117850 Field_dsp340050b49a6c_fld2048_Slot_dot_slot0_set, 117851 Field_dsp340050b49a6c_fld2049_Slot_dot_slot0_set, 117852 0, 117853 0, 117854 Field_dsp340050b49a6c_fld2052_Slot_dot_slot0_set, 117855 Field_dsp340050b49a6c_fld2053_Slot_dot_slot0_set, 117856 Field_dsp340050b49a6c_fld2054_Slot_dot_slot0_set, 117857 0, 117858 Field_dsp340050b49a6c_fld2056_Slot_dot_slot0_set, 117859 0, 117860 0, 117861 0, 117862 0, 117863 0, 117864 0, 117865 0, 117866 0, 117867 0, 117868 0, 117869 0, 117870 0, 117871 0, 117872 0, 117873 0, 117874 0, 117875 0, 117876 0, 117877 0, 117878 0, 117879 0, 117880 0, 117881 0, 117882 0, 117883 0, 117884 0, 117885 0, 117886 0, 117887 0, 117888 0, 117889 0, 117890 0, 117891 0, 117892 0, 117893 0, 117894 0, 117895 0, 117896 0, 117897 0, 117898 0, 117899 0, 117900 0, 117901 0, 117902 0, 117903 0, 117904 0, 117905 0, 117906 0, 117907 0, 117908 0, 117909 0, 117910 0, 117911 0, 117912 0, 117913 0, 117914 0, 117915 0, 117916 0, 117917 0, 117918 0, 117919 0, 117920 0, 117921 0, 117922 0, 117923 0, 117924 0, 117925 0, 117926 0, 117927 0, 117928 0, 117929 0, 117930 0, 117931 0, 117932 0, 117933 0, 117934 0, 117935 0, 117936 0, 117937 0, 117938 0, 117939 0, 117940 0, 117941 0, 117942 0, 117943 0, 117944 0, 117945 0, 117946 0, 117947 0, 117948 0, 117949 0, 117950 0, 117951 0, 117952 0, 117953 0, 117954 0, 117955 0, 117956 0, 117957 0, 117958 0, 117959 0, 117960 0, 117961 0, 117962 0, 117963 0, 117964 0, 117965 0, 117966 0, 117967 0, 117968 0, 117969 0, 117970 0, 117971 0, 117972 0, 117973 0, 117974 0, 117975 0, 117976 0, 117977 0, 117978 0, 117979 0, 117980 0, 117981 0, 117982 0, 117983 0, 117984 0, 117985 0, 117986 0, 117987 0, 117988 0, 117989 0, 117990 0, 117991 0, 117992 0, 117993 0, 117994 0, 117995 0, 117996 0, 117997 0, 117998 0, 117999 0, 118000 0, 118001 0, 118002 0, 118003 0, 118004 0, 118005 0, 118006 0, 118007 0, 118008 0, 118009 0, 118010 0, 118011 0, 118012 0, 118013 0, 118014 0, 118015 0, 118016 0, 118017 0, 118018 0, 118019 0, 118020 0, 118021 0, 118022 0, 118023 0, 118024 0, 118025 0, 118026 0, 118027 0, 118028 0, 118029 0, 118030 0, 118031 0, 118032 0, 118033 0, 118034 0, 118035 0, 118036 0, 118037 0, 118038 0, 118039 0, 118040 0, 118041 0, 118042 0, 118043 0, 118044 0, 118045 0, 118046 0, 118047 0, 118048 0, 118049 0, 118050 0, 118051 0, 118052 0, 118053 0, 118054 0, 118055 0, 118056 0, 118057 0, 118058 0, 118059 0, 118060 0, 118061 0, 118062 0, 118063 0, 118064 0, 118065 0, 118066 0, 118067 0, 118068 0, 118069 0, 118070 0, 118071 0, 118072 0, 118073 0, 118074 0, 118075 0, 118076 0, 118077 0, 118078 0, 118079 0, 118080 0, 118081 0, 118082 0, 118083 0, 118084 0, 118085 0, 118086 0, 118087 0, 118088 0, 118089 0, 118090 0, 118091 0, 118092 0, 118093 0, 118094 0, 118095 0, 118096 0, 118097 0, 118098 0, 118099 0, 118100 0, 118101 0, 118102 0, 118103 0, 118104 0, 118105 0, 118106 0, 118107 0, 118108 0, 118109 0, 118110 0, 118111 0, 118112 0, 118113 0, 118114 0, 118115 0, 118116 0, 118117 0, 118118 0, 118119 0, 118120 0, 118121 0, 118122 0, 118123 0, 118124 0, 118125 0, 118126 0, 118127 0, 118128 0, 118129 0, 118130 0, 118131 0, 118132 0, 118133 0, 118134 0, 118135 0, 118136 0, 118137 0, 118138 0, 118139 0, 118140 0, 118141 0, 118142 0, 118143 0, 118144 0, 118145 0, 118146 0, 118147 0, 118148 0, 118149 0, 118150 0, 118151 0, 118152 0, 118153 0, 118154 0, 118155 0, 118156 0, 118157 0, 118158 0, 118159 0, 118160 0, 118161 0, 118162 0, 118163 0, 118164 0, 118165 0, 118166 0, 118167 0, 118168 0, 118169 0, 118170 0, 118171 0, 118172 0, 118173 0, 118174 0, 118175 0, 118176 0, 118177 0, 118178 0, 118179 0, 118180 0, 118181 0, 118182 0, 118183 0, 118184 0, 118185 0, 118186 0, 118187 0, 118188 0, 118189 0, 118190 0, 118191 0, 118192 0, 118193 0, 118194 0, 118195 0, 118196 0, 118197 0, 118198 0, 118199 0, 118200 0, 118201 0, 118202 0, 118203 0, 118204 0, 118205 0, 118206 0, 118207 0, 118208 0, 118209 0, 118210 0, 118211 0, 118212 0, 118213 0, 118214 0, 118215 0, 118216 0, 118217 0, 118218 0, 118219 0, 118220 0, 118221 0, 118222 0, 118223 0, 118224 0, 118225 0, 118226 0, 118227 0, 118228 0, 118229 0, 118230 0, 118231 0, 118232 0, 118233 0, 118234 0, 118235 0, 118236 0, 118237 0, 118238 0, 118239 0, 118240 0, 118241 0, 118242 0, 118243 0, 118244 0, 118245 0, 118246 0, 118247 0, 118248 0, 118249 0, 118250 0, 118251 0, 118252 0, 118253 0, 118254 0, 118255 0, 118256 0, 118257 0, 118258 0, 118259 0, 118260 0, 118261 0, 118262 0, 118263 0, 118264 0, 118265 0, 118266 0, 118267 0, 118268 0, 118269 0, 118270 0, 118271 0, 118272 0, 118273 0, 118274 0, 118275 0, 118276 0, 118277 0, 118278 0, 118279 0, 118280 0, 118281 0, 118282 0, 118283 0, 118284 0, 118285 0, 118286 0, 118287 0, 118288 0, 118289 0, 118290 0, 118291 0, 118292 0, 118293 0, 118294 0, 118295 0, 118296 0, 118297 0, 118298 0, 118299 0, 118300 0, 118301 0, 118302 0, 118303 0, 118304 0, 118305 0, 118306 0, 118307 0, 118308 0, 118309 0, 118310 0, 118311 0, 118312 0, 118313 0, 118314 0, 118315 0, 118316 0, 118317 0, 118318 0, 118319 0, 118320 0, 118321 0, 118322 0, 118323 0, 118324 0, 118325 0, 118326 0, 118327 0, 118328 0, 118329 0, 118330 0, 118331 0, 118332 0, 118333 0, 118334 0, 118335 0, 118336 0, 118337 0, 118338 0, 118339 0, 118340 0, 118341 0, 118342 0, 118343 0, 118344 0, 118345 0, 118346 0, 118347 0, 118348 0, 118349 0, 118350 0, 118351 0, 118352 0, 118353 0, 118354 0, 118355 0, 118356 0, 118357 0, 118358 0, 118359 0, 118360 0, 118361 0, 118362 0, 118363 0, 118364 0, 118365 0, 118366 0, 118367 0, 118368 0, 118369 0, 118370 0, 118371 0, 118372 0, 118373 0, 118374 0, 118375 0, 118376 0, 118377 0, 118378 0, 118379 0, 118380 0, 118381 0, 118382 0, 118383 0, 118384 0, 118385 0, 118386 0, 118387 0, 118388 0, 118389 0, 118390 0, 118391 0, 118392 0, 118393 0, 118394 0, 118395 0, 118396 0, 118397 0, 118398 0, 118399 0, 118400 0, 118401 0, 118402 0, 118403 0, 118404 0, 118405 0, 118406 0, 118407 0, 118408 0, 118409 0, 118410 0, 118411 0, 118412 0, 118413 0, 118414 0, 118415 0, 118416 0, 118417 0, 118418 0, 118419 0, 118420 0, 118421 0, 118422 0, 118423 0, 118424 0, 118425 0, 118426 0, 118427 0, 118428 0, 118429 0, 118430 0, 118431 0, 118432 0, 118433 0, 118434 0, 118435 0, 118436 0, 118437 0, 118438 0, 118439 0, 118440 0, 118441 0, 118442 0, 118443 0, 118444 0, 118445 0, 118446 0, 118447 0, 118448 0, 118449 0, 118450 0, 118451 0, 118452 0, 118453 0, 118454 0, 118455 0, 118456 0, 118457 0, 118458 0, 118459 0, 118460 0, 118461 0, 118462 0, 118463 0, 118464 0, 118465 0, 118466 0, 118467 0, 118468 0, 118469 0, 118470 0, 118471 0, 118472 0, 118473 0, 118474 0, 118475 0, 118476 Field_op0_s8_Slot_dot_slot0_set, 118477 Field_dsp340050b49a6c_fld2068_Slot_dot_slot0_set, 118478 Field_dsp340050b49a6c_fld2666dot_slot0_Slot_dot_slot0_set, 118479 Field_dsp340050b49a6c_fld2667dot_slot0_Slot_dot_slot0_set, 118480 Field_dsp340050b49a6c_fld2668dot_slot0_Slot_dot_slot0_set, 118481 Field_dsp340050b49a6c_fld2669dot_slot0_Slot_dot_slot0_set, 118482 Field_dsp340050b49a6c_fld2671dot_slot0_Slot_dot_slot0_set, 118483 Field_dsp340050b49a6c_fld2672dot_slot0_Slot_dot_slot0_set, 118484 Field_dsp340050b49a6c_fld2673dot_slot0_Slot_dot_slot0_set, 118485 Field_dsp340050b49a6c_fld2674dot_slot0_Slot_dot_slot0_set, 118486 Field_dsp340050b49a6c_fld2675dot_slot0_Slot_dot_slot0_set, 118487 Field_dsp340050b49a6c_fld2676dot_slot0_Slot_dot_slot0_set, 118488 Field_dsp340050b49a6c_fld2677dot_slot0_Slot_dot_slot0_set, 118489 Field_dsp340050b49a6c_fld2678dot_slot0_Slot_dot_slot0_set, 118490 Field_dsp340050b49a6c_fld2679dot_slot0_Slot_dot_slot0_set, 118491 Field_dsp340050b49a6c_fld2680dot_slot0_Slot_dot_slot0_set, 118492 Field_dsp340050b49a6c_fld2681dot_slot0_Slot_dot_slot0_set, 118493 Field_dsp340050b49a6c_fld2682dot_slot0_Slot_dot_slot0_set, 118494 Field_dsp340050b49a6c_fld2683dot_slot0_Slot_dot_slot0_set, 118495 Field_dsp340050b49a6c_fld2684dot_slot0_Slot_dot_slot0_set, 118496 Field_dsp340050b49a6c_fld2685dot_slot0_Slot_dot_slot0_set, 118497 Field_dsp340050b49a6c_fld2686dot_slot0_Slot_dot_slot0_set, 118498 Field_dsp340050b49a6c_fld2688dot_slot0_Slot_dot_slot0_set, 118499 Field_dsp340050b49a6c_fld2689dot_slot0_Slot_dot_slot0_set, 118500 Field_dsp340050b49a6c_fld2690dot_slot0_Slot_dot_slot0_set, 118501 Field_dsp340050b49a6c_fld2692dot_slot0_Slot_dot_slot0_set, 118502 Field_dsp340050b49a6c_fld2693dot_slot0_Slot_dot_slot0_set, 118503 Field_dsp340050b49a6c_fld2695dot_slot0_Slot_dot_slot0_set, 118504 Field_dsp340050b49a6c_fld2697dot_slot0_Slot_dot_slot0_set, 118505 Field_dsp340050b49a6c_fld2699dot_slot0_Slot_dot_slot0_set, 118506 Field_dsp340050b49a6c_fld2700dot_slot0_Slot_dot_slot0_set, 118507 Field_dsp340050b49a6c_fld2701dot_slot0_Slot_dot_slot0_set, 118508 Field_dsp340050b49a6c_fld2702dot_slot0_Slot_dot_slot0_set, 118509 Field_dsp340050b49a6c_fld2703dot_slot0_Slot_dot_slot0_set, 118510 Field_dsp340050b49a6c_fld2704dot_slot0_Slot_dot_slot0_set, 118511 Field_dsp340050b49a6c_fld2705dot_slot0_Slot_dot_slot0_set, 118512 Field_dsp340050b49a6c_fld3735dot_slot0_Slot_dot_slot0_set, 118513 Field_dsp340050b49a6c_fld3736_Slot_dot_slot0_set, 118514 Field_dsp340050b49a6c_fld3737dot_slot0_Slot_dot_slot0_set, 118515 Field_dsp340050b49a6c_fld3738dot_slot0_Slot_dot_slot0_set, 118516 Field_dsp340050b49a6c_fld3739dot_slot0_Slot_dot_slot0_set, 118517 Field_dsp340050b49a6c_fld3740dot_slot0_Slot_dot_slot0_set, 118518 Field_dsp340050b49a6c_fld3741dot_slot0_Slot_dot_slot0_set, 118519 Field_dsp340050b49a6c_fld3742dot_slot0_Slot_dot_slot0_set, 118520 0, 118521 0, 118522 0, 118523 0, 118524 0, 118525 0, 118526 0, 118527 0, 118528 0, 118529 0, 118530 0, 118531 0, 118532 0, 118533 0, 118534 0, 118535 0, 118536 0, 118537 0, 118538 0, 118539 0, 118540 0, 118541 0, 118542 0, 118543 0, 118544 0, 118545 0, 118546 0, 118547 0, 118548 0, 118549 0, 118550 0, 118551 0, 118552 0, 118553 0, 118554 0, 118555 0, 118556 0, 118557 0, 118558 0, 118559 0, 118560 0, 118561 0, 118562 0, 118563 0, 118564 0, 118565 0, 118566 0, 118567 0, 118568 0, 118569 0, 118570 0, 118571 0, 118572 0, 118573 0, 118574 0, 118575 0, 118576 0, 118577 0, 118578 0, 118579 0, 118580 0, 118581 0, 118582 0, 118583 0, 118584 0, 118585 0, 118586 0, 118587 0, 118588 0, 118589 0, 118590 0, 118591 0, 118592 0, 118593 0, 118594 0, 118595 0, 118596 0, 118597 0, 118598 0, 118599 0, 118600 0, 118601 0, 118602 0, 118603 0, 118604 0, 118605 0, 118606 0, 118607 0, 118608 0, 118609 0, 118610 0, 118611 0, 118612 0, 118613 0, 118614 0, 118615 0, 118616 0, 118617 0, 118618 0, 118619 0, 118620 0, 118621 0, 118622 0, 118623 0, 118624 0, 118625 0, 118626 0, 118627 0, 118628 0, 118629 0, 118630 0, 118631 0, 118632 0, 118633 0, 118634 0, 118635 0, 118636 0, 118637 0, 118638 0, 118639 0, 118640 0, 118641 0, 118642 0, 118643 0, 118644 0, 118645 0, 118646 0, 118647 0, 118648 0, 118649 0, 118650 0, 118651 0, 118652 0, 118653 0, 118654 0, 118655 0, 118656 0, 118657 0, 118658 0, 118659 0, 118660 0, 118661 0, 118662 0, 118663 0, 118664 0, 118665 0, 118666 0, 118667 0, 118668 0, 118669 0, 118670 0, 118671 0, 118672 0, 118673 0, 118674 0, 118675 0, 118676 0, 118677 0, 118678 0, 118679 0, 118680 0, 118681 0, 118682 0, 118683 0, 118684 0, 118685 0, 118686 0, 118687 0, 118688 0, 118689 0, 118690 0, 118691 0, 118692 0, 118693 0, 118694 0, 118695 0, 118696 0, 118697 0, 118698 0, 118699 0, 118700 0, 118701 0, 118702 0, 118703 0, 118704 0, 118705 0, 118706 0, 118707 0, 118708 0, 118709 0, 118710 0, 118711 0, 118712 0, 118713 0, 118714 0, 118715 0, 118716 0, 118717 0, 118718 0, 118719 0, 118720 0, 118721 0, 118722 0, 118723 0, 118724 0, 118725 0, 118726 0, 118727 0, 118728 0, 118729 0, 118730 0, 118731 0, 118732 0, 118733 0, 118734 0, 118735 0, 118736 0, 118737 0, 118738 0, 118739 0, 118740 0, 118741 0, 118742 0, 118743 0, 118744 0, 118745 0, 118746 0, 118747 0, 118748 0, 118749 0, 118750 0, 118751 0, 118752 0, 118753 0, 118754 0, 118755 0, 118756 0, 118757 0, 118758 0, 118759 0, 118760 0, 118761 0, 118762 0, 118763 0, 118764 0, 118765 0, 118766 0, 118767 0, 118768 0, 118769 0, 118770 0, 118771 0, 118772 0, 118773 0, 118774 0, 118775 0, 118776 0, 118777 0, 118778 0, 118779 0, 118780 0, 118781 0, 118782 0, 118783 0, 118784 0, 118785 0, 118786 0, 118787 0, 118788 0, 118789 0, 118790 0, 118791 0, 118792 0, 118793 0, 118794 0, 118795 0, 118796 0, 118797 0, 118798 0, 118799 0, 118800 0, 118801 0, 118802 0, 118803 0, 118804 0, 118805 0, 118806 0, 118807 0, 118808 0, 118809 0, 118810 0, 118811 0, 118812 0, 118813 0, 118814 0, 118815 0, 118816 0, 118817 0, 118818 0, 118819 0, 118820 0, 118821 0, 118822 0, 118823 0, 118824 0, 118825 0, 118826 0, 118827 0, 118828 0, 118829 0, 118830 0, 118831 0, 118832 0, 118833 0, 118834 0, 118835 0, 118836 0, 118837 0, 118838 0, 118839 0, 118840 0, 118841 0, 118842 0, 118843 0, 118844 0, 118845 0, 118846 0, 118847 0, 118848 0, 118849 0, 118850 0, 118851 0, 118852 0, 118853 0, 118854 0, 118855 0, 118856 0, 118857 0, 118858 0, 118859 0, 118860 0, 118861 0, 118862 0, 118863 0, 118864 0, 118865 0, 118866 0, 118867 0, 118868 0, 118869 0, 118870 0, 118871 0, 118872 0, 118873 0, 118874 0, 118875 0, 118876 0, 118877 0, 118878 0, 118879 0, 118880 0, 118881 0, 118882 0, 118883 0, 118884 0, 118885 0, 118886 0, 118887 0, 118888 0, 118889 0, 118890 0, 118891 0, 118892 0, 118893 0, 118894 0, 118895 0, 118896 0, 118897 0, 118898 0, 118899 0, 118900 0, 118901 0, 118902 0, 118903 0, 118904 0, 118905 0, 118906 0, 118907 0, 118908 0, 118909 0, 118910 0, 118911 0, 118912 0, 118913 0, 118914 0, 118915 0, 118916 0, 118917 0, 118918 0, 118919 0, 118920 0, 118921 0, 118922 0, 118923 0, 118924 0, 118925 0, 118926 0, 118927 0, 118928 0, 118929 0, 118930 0, 118931 0, 118932 0, 118933 0, 118934 0, 118935 0, 118936 0, 118937 0, 118938 0, 118939 0, 118940 0, 118941 0, 118942 0, 118943 0, 118944 0, 118945 0, 118946 0, 118947 0, 118948 0, 118949 0, 118950 0, 118951 0, 118952 0, 118953 0, 118954 0, 118955 0, 118956 0, 118957 0, 118958 0, 118959 0, 118960 0, 118961 0, 118962 0, 118963 0, 118964 0, 118965 0, 118966 0, 118967 0, 118968 0, 118969 0, 118970 0, 118971 0, 118972 0, 118973 0, 118974 0, 118975 0, 118976 0, 118977 0, 118978 0, 118979 0, 118980 0, 118981 0, 118982 0, 118983 0, 118984 0, 118985 0, 118986 0, 118987 0, 118988 0, 118989 0, 118990 0, 118991 0, 118992 0, 118993 0, 118994 0, 118995 0, 118996 0, 118997 0, 118998 0, 118999 0, 119000 0, 119001 0, 119002 0, 119003 0, 119004 0, 119005 0, 119006 0, 119007 0, 119008 0, 119009 0, 119010 0, 119011 0, 119012 0, 119013 0, 119014 0, 119015 0, 119016 0, 119017 0, 119018 0, 119019 0, 119020 0, 119021 0, 119022 0, 119023 0, 119024 0, 119025 0, 119026 0, 119027 0, 119028 0, 119029 0, 119030 0, 119031 0, 119032 0, 119033 0, 119034 0, 119035 0, 119036 0, 119037 0, 119038 0, 119039 0, 119040 0, 119041 0, 119042 0, 119043 0, 119044 0, 119045 0, 119046 0, 119047 0, 119048 0, 119049 0, 119050 0, 119051 0, 119052 0, 119053 0, 119054 0, 119055 0, 119056 0, 119057 0, 119058 0, 119059 0, 119060 0, 119061 0, 119062 0, 119063 0, 119064 0, 119065 0, 119066 0, 119067 0, 119068 0, 119069 0, 119070 0, 119071 0, 119072 0, 119073 0, 119074 0, 119075 0, 119076 0, 119077 0, 119078 0, 119079 0, 119080 0, 119081 0, 119082 0, 119083 0, 119084 0, 119085 0, 119086 0, 119087 0, 119088 0, 119089 0, 119090 0, 119091 0, 119092 0, 119093 0, 119094 0, 119095 0, 119096 0, 119097 0, 119098 0, 119099 0, 119100 0, 119101 0, 119102 0, 119103 0, 119104 0, 119105 0, 119106 0, 119107 0, 119108 0, 119109 0, 119110 0, 119111 0, 119112 0, 119113 0, 119114 0, 119115 0, 119116 0, 119117 0, 119118 0, 119119 0, 119120 0, 119121 0, 119122 0, 119123 0, 119124 0, 119125 0, 119126 0, 119127 0, 119128 0, 119129 0, 119130 0, 119131 0, 119132 0, 119133 0, 119134 0, 119135 0, 119136 0, 119137 0, 119138 0, 119139 0, 119140 0, 119141 0, 119142 0, 119143 0, 119144 0, 119145 0, 119146 0, 119147 0, 119148 0, 119149 0, 119150 0, 119151 0, 119152 0, 119153 0, 119154 0, 119155 0, 119156 0, 119157 0, 119158 0, 119159 0, 119160 0, 119161 0, 119162 0, 119163 0, 119164 0, 119165 0, 119166 0, 119167 0, 119168 0, 119169 0, 119170 0, 119171 0, 119172 0, 119173 0, 119174 0, 119175 0, 119176 0, 119177 0, 119178 0, 119179 0, 119180 0, 119181 0, 119182 0, 119183 0, 119184 0, 119185 0, 119186 0, 119187 0, 119188 0, 119189 0, 119190 0, 119191 0, 119192 0, 119193 0, 119194 0, 119195 0, 119196 0, 119197 0, 119198 0, 119199 0, 119200 0, 119201 0, 119202 0, 119203 0, 119204 0, 119205 0, 119206 0, 119207 0, 119208 0, 119209 0, 119210 0, 119211 0, 119212 0, 119213 0, 119214 0, 119215 0, 119216 0, 119217 0, 119218 0, 119219 0, 119220 0, 119221 0, 119222 0, 119223 0, 119224 0, 119225 0, 119226 0, 119227 0, 119228 0, 119229 0, 119230 0, 119231 0, 119232 0, 119233 0, 119234 0, 119235 0, 119236 0, 119237 0, 119238 0, 119239 0, 119240 0, 119241 0, 119242 0, 119243 0, 119244 0, 119245 0, 119246 0, 119247 0, 119248 0, 119249 0, 119250 0, 119251 0, 119252 0, 119253 0, 119254 0, 119255 0, 119256 0, 119257 0, 119258 0, 119259 0, 119260 0, 119261 0, 119262 0, 119263 0, 119264 0, 119265 0, 119266 0, 119267 0, 119268 0, 119269 0, 119270 0, 119271 0, 119272 0, 119273 0, 119274 0, 119275 0, 119276 0, 119277 0, 119278 0, 119279 0, 119280 0, 119281 0, 119282 0, 119283 0, 119284 0, 119285 0, 119286 0, 119287 0, 119288 0, 119289 0, 119290 0, 119291 0, 119292 0, 119293 0, 119294 0, 119295 0, 119296 0, 119297 0, 119298 0, 119299 0, 119300 0, 119301 0, 119302 0, 119303 0, 119304 0, 119305 0, 119306 0, 119307 0, 119308 0, 119309 0, 119310 0, 119311 0, 119312 0, 119313 0, 119314 0, 119315 0, 119316 0, 119317 0, 119318 0, 119319 0, 119320 0, 119321 0, 119322 0, 119323 0, 119324 0, 119325 0, 119326 0, 119327 0, 119328 0, 119329 0, 119330 0, 119331 0, 119332 0, 119333 0, 119334 0, 119335 0, 119336 0, 119337 0, 119338 0, 119339 0, 119340 0, 119341 0, 119342 0, 119343 0, 119344 0, 119345 0, 119346 0, 119347 0, 119348 0, 119349 0, 119350 0, 119351 0, 119352 0, 119353 0, 119354 0, 119355 0, 119356 0, 119357 0, 119358 0, 119359 0, 119360 0, 119361 0, 119362 0, 119363 0, 119364 0, 119365 0, 119366 0, 119367 0, 119368 0, 119369 0, 119370 0, 119371 0, 119372 0, 119373 0, 119374 0, 119375 0, 119376 0, 119377 0, 119378 0, 119379 0, 119380 0, 119381 0, 119382 0, 119383 0, 119384 0, 119385 0, 119386 0, 119387 0, 119388 0, 119389 0, 119390 0, 119391 0, 119392 0, 119393 0, 119394 0, 119395 0, 119396 0, 119397 0, 119398 0, 119399 0, 119400 0, 119401 0, 119402 0, 119403 0, 119404 0, 119405 0, 119406 0, 119407 0, 119408 0, 119409 0, 119410 0, 119411 0, 119412 0, 119413 0, 119414 0, 119415 0, 119416 0, 119417 0, 119418 0, 119419 0, 119420 0, 119421 0, 119422 0, 119423 0, 119424 0, 119425 0, 119426 0, 119427 0, 119428 0, 119429 0, 119430 0, 119431 0, 119432 0, 119433 0, 119434 0, 119435 0, 119436 0, 119437 0, 119438 0, 119439 0, 119440 0, 119441 0, 119442 0, 119443 0, 119444 0, 119445 0, 119446 0, 119447 0, 119448 0, 119449 0, 119450 0, 119451 0, 119452 0, 119453 0, 119454 0, 119455 0, 119456 0, 119457 0, 119458 0, 119459 0, 119460 0, 119461 0, 119462 0, 119463 0, 119464 0, 119465 0, 119466 0, 119467 0, 119468 0, 119469 0, 119470 0, 119471 0, 119472 0, 119473 0, 119474 0, 119475 0, 119476 0, 119477 0, 119478 0, 119479 0, 119480 0, 119481 0, 119482 0, 119483 0, 119484 0, 119485 0, 119486 0, 119487 0, 119488 0, 119489 0, 119490 0, 119491 0, 119492 0, 119493 0, 119494 0, 119495 0, 119496 0, 119497 0, 119498 0, 119499 0, 119500 0, 119501 0, 119502 0, 119503 0, 119504 0, 119505 0, 119506 0, 119507 0, 119508 0, 119509 0, 119510 Implicit_Field_set, 119511 Implicit_Field_set, 119512 Implicit_Field_set, 119513 Implicit_Field_set, 119514 Implicit_Field_set, 119515 Implicit_Field_set, 119516 Implicit_Field_set, 119517 Implicit_Field_set 119518}; 119519 119520static xtensa_get_field_fn 119521Slot_pq_slot2_get_field_fns[] = { 119522 Field_t_Slot_pq_slot2_get, 119523 0, 119524 0, 119525 0, 119526 0, 119527 Field_s_Slot_pq_slot2_get, 119528 0, 119529 0, 119530 0, 119531 0, 119532 0, 119533 0, 119534 0, 119535 Field_op2_Slot_pq_slot2_get, 119536 Field_r_Slot_pq_slot2_get, 119537 0, 119538 0, 119539 Field_sae_Slot_pq_slot2_get, 119540 0, 119541 0, 119542 0, 119543 0, 119544 0, 119545 0, 119546 0, 119547 0, 119548 0, 119549 0, 119550 0, 119551 0, 119552 0, 119553 0, 119554 0, 119555 0, 119556 Field_imm7_Slot_pq_slot2_get, 119557 0, 119558 0, 119559 0, 119560 0, 119561 0, 119562 0, 119563 0, 119564 0, 119565 0, 119566 0, 119567 0, 119568 0, 119569 0, 119570 0, 119571 Field_dsp340050b49a6c_fld2029_Slot_pq_slot2_get, 119572 Field_dsp340050b49a6c_fld2030_Slot_pq_slot2_get, 119573 Field_dsp340050b49a6c_fld2032_Slot_pq_slot2_get, 119574 0, 119575 0, 119576 0, 119577 0, 119578 0, 119579 0, 119580 0, 119581 0, 119582 0, 119583 Field_dsp340050b49a6c_fld2044_Slot_pq_slot2_get, 119584 Field_dsp340050b49a6c_fld2045_Slot_pq_slot2_get, 119585 Field_dsp340050b49a6c_fld2046_Slot_pq_slot2_get, 119586 Field_dsp340050b49a6c_fld2047_Slot_pq_slot2_get, 119587 0, 119588 Field_dsp340050b49a6c_fld2049_Slot_pq_slot2_get, 119589 Field_dsp340050b49a6c_fld2050_Slot_pq_slot2_get, 119590 Field_dsp340050b49a6c_fld2051_Slot_pq_slot2_get, 119591 Field_dsp340050b49a6c_fld2052_Slot_pq_slot2_get, 119592 0, 119593 0, 119594 0, 119595 Field_dsp340050b49a6c_fld2056_Slot_pq_slot2_get, 119596 0, 119597 0, 119598 0, 119599 0, 119600 0, 119601 0, 119602 0, 119603 0, 119604 0, 119605 0, 119606 0, 119607 0, 119608 0, 119609 0, 119610 0, 119611 0, 119612 0, 119613 0, 119614 0, 119615 0, 119616 0, 119617 0, 119618 0, 119619 0, 119620 0, 119621 0, 119622 0, 119623 0, 119624 0, 119625 0, 119626 0, 119627 0, 119628 0, 119629 0, 119630 0, 119631 0, 119632 0, 119633 0, 119634 0, 119635 0, 119636 0, 119637 0, 119638 0, 119639 0, 119640 0, 119641 0, 119642 0, 119643 0, 119644 0, 119645 0, 119646 0, 119647 0, 119648 0, 119649 0, 119650 0, 119651 0, 119652 0, 119653 0, 119654 0, 119655 0, 119656 0, 119657 0, 119658 0, 119659 0, 119660 0, 119661 0, 119662 0, 119663 0, 119664 0, 119665 0, 119666 0, 119667 0, 119668 0, 119669 0, 119670 0, 119671 0, 119672 0, 119673 0, 119674 0, 119675 0, 119676 0, 119677 0, 119678 0, 119679 0, 119680 0, 119681 0, 119682 0, 119683 0, 119684 0, 119685 0, 119686 0, 119687 0, 119688 0, 119689 0, 119690 0, 119691 0, 119692 0, 119693 0, 119694 0, 119695 0, 119696 0, 119697 0, 119698 0, 119699 0, 119700 0, 119701 0, 119702 0, 119703 0, 119704 0, 119705 0, 119706 0, 119707 0, 119708 0, 119709 0, 119710 0, 119711 0, 119712 0, 119713 0, 119714 0, 119715 0, 119716 0, 119717 0, 119718 0, 119719 0, 119720 0, 119721 0, 119722 0, 119723 0, 119724 0, 119725 0, 119726 0, 119727 0, 119728 0, 119729 0, 119730 0, 119731 0, 119732 0, 119733 0, 119734 0, 119735 0, 119736 0, 119737 0, 119738 0, 119739 0, 119740 0, 119741 0, 119742 0, 119743 0, 119744 0, 119745 0, 119746 0, 119747 0, 119748 0, 119749 0, 119750 0, 119751 0, 119752 0, 119753 0, 119754 0, 119755 0, 119756 0, 119757 0, 119758 0, 119759 0, 119760 0, 119761 0, 119762 0, 119763 0, 119764 0, 119765 0, 119766 0, 119767 0, 119768 0, 119769 0, 119770 0, 119771 0, 119772 0, 119773 0, 119774 0, 119775 0, 119776 0, 119777 0, 119778 0, 119779 0, 119780 0, 119781 0, 119782 0, 119783 0, 119784 0, 119785 0, 119786 0, 119787 0, 119788 0, 119789 0, 119790 Field_dsp340050b49a6c_fld2025_Slot_pq_slot2_get, 119791 Field_dsp340050b49a6c_fld2027_Slot_pq_slot2_get, 119792 0, 119793 0, 119794 0, 119795 0, 119796 0, 119797 0, 119798 0, 119799 0, 119800 0, 119801 0, 119802 0, 119803 0, 119804 0, 119805 0, 119806 0, 119807 0, 119808 0, 119809 0, 119810 0, 119811 0, 119812 0, 119813 0, 119814 0, 119815 0, 119816 0, 119817 0, 119818 0, 119819 0, 119820 0, 119821 0, 119822 0, 119823 0, 119824 0, 119825 0, 119826 0, 119827 0, 119828 0, 119829 0, 119830 0, 119831 0, 119832 0, 119833 0, 119834 0, 119835 0, 119836 0, 119837 0, 119838 0, 119839 0, 119840 0, 119841 0, 119842 0, 119843 0, 119844 0, 119845 0, 119846 0, 119847 0, 119848 0, 119849 0, 119850 0, 119851 0, 119852 0, 119853 0, 119854 0, 119855 0, 119856 0, 119857 0, 119858 0, 119859 0, 119860 0, 119861 0, 119862 0, 119863 0, 119864 0, 119865 0, 119866 0, 119867 0, 119868 0, 119869 0, 119870 0, 119871 0, 119872 0, 119873 0, 119874 0, 119875 0, 119876 0, 119877 0, 119878 0, 119879 0, 119880 0, 119881 0, 119882 0, 119883 0, 119884 0, 119885 0, 119886 0, 119887 0, 119888 0, 119889 0, 119890 0, 119891 0, 119892 0, 119893 0, 119894 0, 119895 0, 119896 0, 119897 0, 119898 0, 119899 0, 119900 0, 119901 0, 119902 0, 119903 0, 119904 0, 119905 0, 119906 0, 119907 0, 119908 0, 119909 0, 119910 0, 119911 0, 119912 0, 119913 0, 119914 0, 119915 0, 119916 0, 119917 0, 119918 0, 119919 0, 119920 0, 119921 0, 119922 0, 119923 0, 119924 0, 119925 0, 119926 0, 119927 0, 119928 0, 119929 0, 119930 0, 119931 0, 119932 0, 119933 0, 119934 0, 119935 0, 119936 0, 119937 0, 119938 0, 119939 0, 119940 0, 119941 0, 119942 0, 119943 0, 119944 0, 119945 0, 119946 0, 119947 0, 119948 0, 119949 0, 119950 0, 119951 0, 119952 0, 119953 0, 119954 0, 119955 0, 119956 0, 119957 0, 119958 0, 119959 0, 119960 0, 119961 0, 119962 0, 119963 0, 119964 0, 119965 0, 119966 0, 119967 0, 119968 0, 119969 0, 119970 0, 119971 0, 119972 0, 119973 0, 119974 0, 119975 0, 119976 0, 119977 0, 119978 0, 119979 0, 119980 0, 119981 0, 119982 0, 119983 0, 119984 0, 119985 0, 119986 0, 119987 0, 119988 0, 119989 0, 119990 0, 119991 0, 119992 0, 119993 0, 119994 0, 119995 0, 119996 0, 119997 0, 119998 0, 119999 0, 120000 0, 120001 0, 120002 0, 120003 0, 120004 0, 120005 0, 120006 0, 120007 0, 120008 0, 120009 0, 120010 0, 120011 0, 120012 0, 120013 0, 120014 0, 120015 0, 120016 0, 120017 0, 120018 0, 120019 0, 120020 0, 120021 0, 120022 0, 120023 0, 120024 0, 120025 0, 120026 0, 120027 0, 120028 0, 120029 0, 120030 0, 120031 0, 120032 0, 120033 0, 120034 0, 120035 0, 120036 0, 120037 0, 120038 0, 120039 0, 120040 0, 120041 0, 120042 0, 120043 0, 120044 0, 120045 0, 120046 0, 120047 0, 120048 0, 120049 0, 120050 0, 120051 0, 120052 0, 120053 0, 120054 0, 120055 0, 120056 0, 120057 0, 120058 0, 120059 0, 120060 0, 120061 0, 120062 0, 120063 0, 120064 0, 120065 0, 120066 0, 120067 0, 120068 0, 120069 0, 120070 0, 120071 0, 120072 0, 120073 0, 120074 0, 120075 0, 120076 0, 120077 0, 120078 0, 120079 0, 120080 0, 120081 0, 120082 0, 120083 0, 120084 0, 120085 0, 120086 0, 120087 0, 120088 0, 120089 0, 120090 0, 120091 0, 120092 0, 120093 0, 120094 0, 120095 0, 120096 0, 120097 0, 120098 0, 120099 0, 120100 0, 120101 0, 120102 0, 120103 0, 120104 0, 120105 0, 120106 0, 120107 0, 120108 0, 120109 0, 120110 0, 120111 0, 120112 0, 120113 0, 120114 0, 120115 0, 120116 0, 120117 0, 120118 0, 120119 0, 120120 0, 120121 0, 120122 0, 120123 0, 120124 0, 120125 0, 120126 0, 120127 0, 120128 0, 120129 0, 120130 0, 120131 0, 120132 0, 120133 0, 120134 0, 120135 0, 120136 0, 120137 0, 120138 0, 120139 0, 120140 0, 120141 0, 120142 0, 120143 0, 120144 0, 120145 0, 120146 0, 120147 0, 120148 0, 120149 0, 120150 0, 120151 0, 120152 0, 120153 0, 120154 0, 120155 0, 120156 0, 120157 0, 120158 0, 120159 0, 120160 0, 120161 0, 120162 0, 120163 0, 120164 0, 120165 0, 120166 0, 120167 0, 120168 0, 120169 0, 120170 0, 120171 0, 120172 0, 120173 0, 120174 0, 120175 0, 120176 0, 120177 0, 120178 0, 120179 0, 120180 0, 120181 0, 120182 0, 120183 0, 120184 0, 120185 0, 120186 0, 120187 0, 120188 0, 120189 0, 120190 0, 120191 0, 120192 0, 120193 0, 120194 0, 120195 0, 120196 0, 120197 0, 120198 0, 120199 0, 120200 0, 120201 0, 120202 0, 120203 0, 120204 0, 120205 0, 120206 0, 120207 0, 120208 0, 120209 0, 120210 0, 120211 0, 120212 0, 120213 0, 120214 0, 120215 0, 120216 0, 120217 0, 120218 0, 120219 0, 120220 0, 120221 0, 120222 0, 120223 0, 120224 0, 120225 0, 120226 0, 120227 0, 120228 0, 120229 0, 120230 0, 120231 0, 120232 0, 120233 0, 120234 0, 120235 0, 120236 0, 120237 0, 120238 0, 120239 0, 120240 0, 120241 0, 120242 0, 120243 0, 120244 0, 120245 0, 120246 0, 120247 0, 120248 0, 120249 0, 120250 0, 120251 0, 120252 0, 120253 0, 120254 0, 120255 0, 120256 0, 120257 Field_op0_s9_Slot_pq_slot2_get, 120258 Field_dsp340050b49a6c_fld2706pq_slot2_Slot_pq_slot2_get, 120259 Field_dsp340050b49a6c_fld2707pq_slot2_Slot_pq_slot2_get, 120260 Field_dsp340050b49a6c_fld2708pq_slot2_Slot_pq_slot2_get, 120261 Field_dsp340050b49a6c_fld2709pq_slot2_Slot_pq_slot2_get, 120262 Field_dsp340050b49a6c_fld2710pq_slot2_Slot_pq_slot2_get, 120263 Field_dsp340050b49a6c_fld2711pq_slot2_Slot_pq_slot2_get, 120264 Field_dsp340050b49a6c_fld2713pq_slot2_Slot_pq_slot2_get, 120265 Field_dsp340050b49a6c_fld2714pq_slot2_Slot_pq_slot2_get, 120266 Field_dsp340050b49a6c_fld2715pq_slot2_Slot_pq_slot2_get, 120267 Field_dsp340050b49a6c_fld2717pq_slot2_Slot_pq_slot2_get, 120268 Field_dsp340050b49a6c_fld2718pq_slot2_Slot_pq_slot2_get, 120269 Field_dsp340050b49a6c_fld2719pq_slot2_Slot_pq_slot2_get, 120270 Field_dsp340050b49a6c_fld2721pq_slot2_Slot_pq_slot2_get, 120271 Field_dsp340050b49a6c_fld2722pq_slot2_Slot_pq_slot2_get, 120272 Field_dsp340050b49a6c_fld2723pq_slot2_Slot_pq_slot2_get, 120273 Field_dsp340050b49a6c_fld2724pq_slot2_Slot_pq_slot2_get, 120274 Field_dsp340050b49a6c_fld2725pq_slot2_Slot_pq_slot2_get, 120275 Field_dsp340050b49a6c_fld2726pq_slot2_Slot_pq_slot2_get, 120276 Field_dsp340050b49a6c_fld2727pq_slot2_Slot_pq_slot2_get, 120277 Field_dsp340050b49a6c_fld2728pq_slot2_Slot_pq_slot2_get, 120278 Field_dsp340050b49a6c_fld2729pq_slot2_Slot_pq_slot2_get, 120279 Field_dsp340050b49a6c_fld2730pq_slot2_Slot_pq_slot2_get, 120280 Field_dsp340050b49a6c_fld2731pq_slot2_Slot_pq_slot2_get, 120281 Field_dsp340050b49a6c_fld2732pq_slot2_Slot_pq_slot2_get, 120282 Field_dsp340050b49a6c_fld2733pq_slot2_Slot_pq_slot2_get, 120283 Field_dsp340050b49a6c_fld2734pq_slot2_Slot_pq_slot2_get, 120284 Field_dsp340050b49a6c_fld2735pq_slot2_Slot_pq_slot2_get, 120285 Field_dsp340050b49a6c_fld2736pq_slot2_Slot_pq_slot2_get, 120286 Field_dsp340050b49a6c_fld2737_Slot_pq_slot2_get, 120287 Field_dsp340050b49a6c_fld2738pq_slot2_Slot_pq_slot2_get, 120288 Field_dsp340050b49a6c_fld2739pq_slot2_Slot_pq_slot2_get, 120289 Field_dsp340050b49a6c_fld2741pq_slot2_Slot_pq_slot2_get, 120290 Field_dsp340050b49a6c_fld2742pq_slot2_Slot_pq_slot2_get, 120291 Field_dsp340050b49a6c_fld2743pq_slot2_Slot_pq_slot2_get, 120292 Field_dsp340050b49a6c_fld2746pq_slot2_Slot_pq_slot2_get, 120293 Field_dsp340050b49a6c_fld2747pq_slot2_Slot_pq_slot2_get, 120294 Field_dsp340050b49a6c_fld2748pq_slot2_Slot_pq_slot2_get, 120295 Field_dsp340050b49a6c_fld2750pq_slot2_Slot_pq_slot2_get, 120296 Field_dsp340050b49a6c_fld2751pq_slot2_Slot_pq_slot2_get, 120297 Field_dsp340050b49a6c_fld2752pq_slot2_Slot_pq_slot2_get, 120298 Field_dsp340050b49a6c_fld2753pq_slot2_Slot_pq_slot2_get, 120299 Field_dsp340050b49a6c_fld2754pq_slot2_Slot_pq_slot2_get, 120300 Field_dsp340050b49a6c_fld2755pq_slot2_Slot_pq_slot2_get, 120301 Field_dsp340050b49a6c_fld2756pq_slot2_Slot_pq_slot2_get, 120302 Field_dsp340050b49a6c_fld2757pq_slot2_Slot_pq_slot2_get, 120303 Field_dsp340050b49a6c_fld2758pq_slot2_Slot_pq_slot2_get, 120304 Field_dsp340050b49a6c_fld2759pq_slot2_Slot_pq_slot2_get, 120305 Field_dsp340050b49a6c_fld2760pq_slot2_Slot_pq_slot2_get, 120306 Field_dsp340050b49a6c_fld2761pq_slot2_Slot_pq_slot2_get, 120307 Field_dsp340050b49a6c_fld2762pq_slot2_Slot_pq_slot2_get, 120308 Field_dsp340050b49a6c_fld2763pq_slot2_Slot_pq_slot2_get, 120309 Field_dsp340050b49a6c_fld2764pq_slot2_Slot_pq_slot2_get, 120310 Field_dsp340050b49a6c_fld2765pq_slot2_Slot_pq_slot2_get, 120311 Field_dsp340050b49a6c_fld2766pq_slot2_Slot_pq_slot2_get, 120312 Field_dsp340050b49a6c_fld2767pq_slot2_Slot_pq_slot2_get, 120313 Field_dsp340050b49a6c_fld2768pq_slot2_Slot_pq_slot2_get, 120314 Field_dsp340050b49a6c_fld2769pq_slot2_Slot_pq_slot2_get, 120315 Field_dsp340050b49a6c_fld2770pq_slot2_Slot_pq_slot2_get, 120316 Field_dsp340050b49a6c_fld2771pq_slot2_Slot_pq_slot2_get, 120317 Field_dsp340050b49a6c_fld2772pq_slot2_Slot_pq_slot2_get, 120318 Field_dsp340050b49a6c_fld2773pq_slot2_Slot_pq_slot2_get, 120319 Field_dsp340050b49a6c_fld2774pq_slot2_Slot_pq_slot2_get, 120320 Field_dsp340050b49a6c_fld2775pq_slot2_Slot_pq_slot2_get, 120321 Field_dsp340050b49a6c_fld2776pq_slot2_Slot_pq_slot2_get, 120322 Field_dsp340050b49a6c_fld2777pq_slot2_Slot_pq_slot2_get, 120323 Field_dsp340050b49a6c_fld2778pq_slot2_Slot_pq_slot2_get, 120324 Field_dsp340050b49a6c_fld2779pq_slot2_Slot_pq_slot2_get, 120325 Field_dsp340050b49a6c_fld2780pq_slot2_Slot_pq_slot2_get, 120326 Field_dsp340050b49a6c_fld2781pq_slot2_Slot_pq_slot2_get, 120327 Field_dsp340050b49a6c_fld2782pq_slot2_Slot_pq_slot2_get, 120328 Field_dsp340050b49a6c_fld2783pq_slot2_Slot_pq_slot2_get, 120329 Field_dsp340050b49a6c_fld2784pq_slot2_Slot_pq_slot2_get, 120330 Field_dsp340050b49a6c_fld2785pq_slot2_Slot_pq_slot2_get, 120331 Field_dsp340050b49a6c_fld2786pq_slot2_Slot_pq_slot2_get, 120332 Field_dsp340050b49a6c_fld2787pq_slot2_Slot_pq_slot2_get, 120333 Field_dsp340050b49a6c_fld2788pq_slot2_Slot_pq_slot2_get, 120334 Field_dsp340050b49a6c_fld2789pq_slot2_Slot_pq_slot2_get, 120335 Field_dsp340050b49a6c_fld2790pq_slot2_Slot_pq_slot2_get, 120336 Field_dsp340050b49a6c_fld2791pq_slot2_Slot_pq_slot2_get, 120337 Field_dsp340050b49a6c_fld2792pq_slot2_Slot_pq_slot2_get, 120338 Field_dsp340050b49a6c_fld2793pq_slot2_Slot_pq_slot2_get, 120339 Field_dsp340050b49a6c_fld2795pq_slot2_Slot_pq_slot2_get, 120340 Field_dsp340050b49a6c_fld2796pq_slot2_Slot_pq_slot2_get, 120341 Field_dsp340050b49a6c_fld2798pq_slot2_Slot_pq_slot2_get, 120342 Field_dsp340050b49a6c_fld2801pq_slot2_Slot_pq_slot2_get, 120343 Field_dsp340050b49a6c_fld2803pq_slot2_Slot_pq_slot2_get, 120344 Field_dsp340050b49a6c_fld2805pq_slot2_Slot_pq_slot2_get, 120345 Field_dsp340050b49a6c_fld2806pq_slot2_Slot_pq_slot2_get, 120346 Field_dsp340050b49a6c_fld2807pq_slot2_Slot_pq_slot2_get, 120347 Field_dsp340050b49a6c_fld2808pq_slot2_Slot_pq_slot2_get, 120348 Field_dsp340050b49a6c_fld2809pq_slot2_Slot_pq_slot2_get, 120349 Field_dsp340050b49a6c_fld2810pq_slot2_Slot_pq_slot2_get, 120350 Field_dsp340050b49a6c_fld2811pq_slot2_Slot_pq_slot2_get, 120351 Field_dsp340050b49a6c_fld2812pq_slot2_Slot_pq_slot2_get, 120352 Field_dsp340050b49a6c_fld2814pq_slot2_Slot_pq_slot2_get, 120353 Field_dsp340050b49a6c_fld2816pq_slot2_Slot_pq_slot2_get, 120354 Field_dsp340050b49a6c_fld2817_Slot_pq_slot2_get, 120355 Field_dsp340050b49a6c_fld2818pq_slot2_Slot_pq_slot2_get, 120356 Field_dsp340050b49a6c_fld2819_Slot_pq_slot2_get, 120357 Field_dsp340050b49a6c_fld2820pq_slot2_Slot_pq_slot2_get, 120358 Field_dsp340050b49a6c_fld2821pq_slot2_Slot_pq_slot2_get, 120359 Field_dsp340050b49a6c_fld2823pq_slot2_Slot_pq_slot2_get, 120360 Field_dsp340050b49a6c_fld3744pq_slot2_Slot_pq_slot2_get, 120361 Field_dsp340050b49a6c_fld3745pq_slot2_Slot_pq_slot2_get, 120362 Field_dsp340050b49a6c_fld3746pq_slot2_Slot_pq_slot2_get, 120363 Field_dsp340050b49a6c_fld3747pq_slot2_Slot_pq_slot2_get, 120364 Field_dsp340050b49a6c_fld3748_Slot_pq_slot2_get, 120365 Field_dsp340050b49a6c_fld3749pq_slot2_Slot_pq_slot2_get, 120366 Field_dsp340050b49a6c_fld3750pq_slot2_Slot_pq_slot2_get, 120367 Field_dsp340050b49a6c_fld3751pq_slot2_Slot_pq_slot2_get, 120368 Field_dsp340050b49a6c_fld3752pq_slot2_Slot_pq_slot2_get, 120369 Field_dsp340050b49a6c_fld3753pq_slot2_Slot_pq_slot2_get, 120370 Field_dsp340050b49a6c_fld3754pq_slot2_Slot_pq_slot2_get, 120371 Field_dsp340050b49a6c_fld3756pq_slot2_Slot_pq_slot2_get, 120372 Field_dsp340050b49a6c_fld3757pq_slot2_Slot_pq_slot2_get, 120373 Field_dsp340050b49a6c_fld3758pq_slot2_Slot_pq_slot2_get, 120374 Field_dsp340050b49a6c_fld3759pq_slot2_Slot_pq_slot2_get, 120375 Field_dsp340050b49a6c_fld3760pq_slot2_Slot_pq_slot2_get, 120376 0, 120377 0, 120378 0, 120379 0, 120380 0, 120381 0, 120382 0, 120383 0, 120384 0, 120385 0, 120386 0, 120387 0, 120388 0, 120389 0, 120390 0, 120391 0, 120392 0, 120393 0, 120394 0, 120395 0, 120396 0, 120397 0, 120398 0, 120399 0, 120400 0, 120401 0, 120402 0, 120403 0, 120404 0, 120405 0, 120406 0, 120407 0, 120408 0, 120409 0, 120410 0, 120411 0, 120412 0, 120413 0, 120414 0, 120415 0, 120416 0, 120417 0, 120418 0, 120419 0, 120420 0, 120421 0, 120422 0, 120423 0, 120424 0, 120425 0, 120426 0, 120427 0, 120428 0, 120429 0, 120430 0, 120431 0, 120432 0, 120433 0, 120434 0, 120435 0, 120436 0, 120437 0, 120438 0, 120439 0, 120440 0, 120441 0, 120442 0, 120443 0, 120444 0, 120445 0, 120446 0, 120447 0, 120448 0, 120449 0, 120450 0, 120451 0, 120452 0, 120453 0, 120454 0, 120455 0, 120456 0, 120457 0, 120458 0, 120459 0, 120460 0, 120461 0, 120462 0, 120463 0, 120464 0, 120465 0, 120466 0, 120467 0, 120468 0, 120469 0, 120470 0, 120471 0, 120472 0, 120473 0, 120474 0, 120475 0, 120476 0, 120477 0, 120478 0, 120479 0, 120480 0, 120481 0, 120482 0, 120483 0, 120484 0, 120485 0, 120486 0, 120487 0, 120488 0, 120489 0, 120490 0, 120491 0, 120492 0, 120493 0, 120494 0, 120495 0, 120496 0, 120497 0, 120498 0, 120499 0, 120500 0, 120501 0, 120502 0, 120503 0, 120504 0, 120505 0, 120506 0, 120507 0, 120508 0, 120509 0, 120510 0, 120511 0, 120512 0, 120513 0, 120514 0, 120515 0, 120516 0, 120517 0, 120518 0, 120519 0, 120520 0, 120521 0, 120522 0, 120523 0, 120524 0, 120525 0, 120526 0, 120527 0, 120528 0, 120529 0, 120530 0, 120531 0, 120532 0, 120533 0, 120534 0, 120535 0, 120536 0, 120537 0, 120538 0, 120539 0, 120540 0, 120541 0, 120542 0, 120543 0, 120544 0, 120545 0, 120546 0, 120547 0, 120548 0, 120549 0, 120550 0, 120551 0, 120552 0, 120553 0, 120554 0, 120555 0, 120556 0, 120557 0, 120558 0, 120559 0, 120560 0, 120561 0, 120562 0, 120563 0, 120564 0, 120565 0, 120566 0, 120567 0, 120568 0, 120569 0, 120570 0, 120571 0, 120572 0, 120573 0, 120574 0, 120575 0, 120576 0, 120577 0, 120578 0, 120579 0, 120580 0, 120581 0, 120582 0, 120583 0, 120584 0, 120585 0, 120586 0, 120587 0, 120588 0, 120589 0, 120590 0, 120591 0, 120592 0, 120593 0, 120594 0, 120595 0, 120596 0, 120597 0, 120598 0, 120599 0, 120600 0, 120601 0, 120602 0, 120603 0, 120604 0, 120605 0, 120606 0, 120607 0, 120608 0, 120609 0, 120610 0, 120611 0, 120612 0, 120613 0, 120614 0, 120615 0, 120616 0, 120617 0, 120618 0, 120619 0, 120620 0, 120621 0, 120622 0, 120623 0, 120624 0, 120625 0, 120626 0, 120627 0, 120628 0, 120629 0, 120630 0, 120631 0, 120632 0, 120633 0, 120634 0, 120635 0, 120636 0, 120637 0, 120638 0, 120639 0, 120640 0, 120641 0, 120642 0, 120643 0, 120644 0, 120645 0, 120646 0, 120647 0, 120648 0, 120649 0, 120650 0, 120651 0, 120652 0, 120653 0, 120654 0, 120655 0, 120656 0, 120657 0, 120658 0, 120659 0, 120660 0, 120661 0, 120662 0, 120663 0, 120664 0, 120665 0, 120666 0, 120667 0, 120668 0, 120669 0, 120670 0, 120671 0, 120672 0, 120673 0, 120674 0, 120675 0, 120676 0, 120677 0, 120678 0, 120679 0, 120680 0, 120681 0, 120682 0, 120683 0, 120684 0, 120685 0, 120686 0, 120687 0, 120688 0, 120689 0, 120690 0, 120691 0, 120692 0, 120693 0, 120694 0, 120695 0, 120696 0, 120697 0, 120698 0, 120699 0, 120700 0, 120701 0, 120702 0, 120703 0, 120704 0, 120705 0, 120706 0, 120707 0, 120708 0, 120709 0, 120710 0, 120711 0, 120712 0, 120713 0, 120714 0, 120715 0, 120716 0, 120717 0, 120718 0, 120719 0, 120720 0, 120721 0, 120722 0, 120723 0, 120724 0, 120725 0, 120726 0, 120727 0, 120728 0, 120729 0, 120730 0, 120731 0, 120732 0, 120733 0, 120734 0, 120735 0, 120736 0, 120737 0, 120738 0, 120739 0, 120740 0, 120741 0, 120742 0, 120743 0, 120744 0, 120745 0, 120746 0, 120747 0, 120748 0, 120749 0, 120750 0, 120751 0, 120752 0, 120753 0, 120754 0, 120755 0, 120756 0, 120757 0, 120758 0, 120759 0, 120760 0, 120761 0, 120762 0, 120763 0, 120764 0, 120765 0, 120766 0, 120767 0, 120768 0, 120769 0, 120770 0, 120771 0, 120772 0, 120773 0, 120774 0, 120775 0, 120776 0, 120777 0, 120778 0, 120779 0, 120780 0, 120781 0, 120782 0, 120783 0, 120784 0, 120785 0, 120786 0, 120787 0, 120788 0, 120789 0, 120790 0, 120791 0, 120792 0, 120793 0, 120794 0, 120795 0, 120796 0, 120797 0, 120798 0, 120799 0, 120800 0, 120801 0, 120802 0, 120803 0, 120804 0, 120805 0, 120806 0, 120807 0, 120808 0, 120809 0, 120810 0, 120811 0, 120812 0, 120813 0, 120814 0, 120815 0, 120816 0, 120817 0, 120818 0, 120819 0, 120820 0, 120821 0, 120822 0, 120823 0, 120824 0, 120825 0, 120826 0, 120827 0, 120828 0, 120829 0, 120830 0, 120831 0, 120832 0, 120833 0, 120834 0, 120835 0, 120836 0, 120837 0, 120838 0, 120839 0, 120840 0, 120841 0, 120842 0, 120843 0, 120844 0, 120845 0, 120846 0, 120847 0, 120848 0, 120849 0, 120850 0, 120851 0, 120852 0, 120853 0, 120854 0, 120855 0, 120856 0, 120857 0, 120858 0, 120859 0, 120860 0, 120861 0, 120862 0, 120863 0, 120864 0, 120865 0, 120866 0, 120867 0, 120868 0, 120869 0, 120870 0, 120871 0, 120872 0, 120873 0, 120874 0, 120875 0, 120876 0, 120877 0, 120878 0, 120879 0, 120880 0, 120881 0, 120882 0, 120883 0, 120884 0, 120885 0, 120886 0, 120887 0, 120888 0, 120889 0, 120890 0, 120891 0, 120892 0, 120893 0, 120894 0, 120895 0, 120896 0, 120897 0, 120898 0, 120899 0, 120900 0, 120901 0, 120902 0, 120903 0, 120904 0, 120905 0, 120906 0, 120907 0, 120908 0, 120909 0, 120910 0, 120911 0, 120912 0, 120913 0, 120914 0, 120915 0, 120916 0, 120917 0, 120918 0, 120919 0, 120920 0, 120921 0, 120922 0, 120923 0, 120924 0, 120925 0, 120926 0, 120927 0, 120928 0, 120929 0, 120930 0, 120931 0, 120932 0, 120933 0, 120934 0, 120935 0, 120936 0, 120937 0, 120938 0, 120939 0, 120940 0, 120941 0, 120942 0, 120943 0, 120944 0, 120945 0, 120946 0, 120947 0, 120948 0, 120949 0, 120950 0, 120951 0, 120952 0, 120953 0, 120954 0, 120955 0, 120956 0, 120957 0, 120958 0, 120959 0, 120960 0, 120961 0, 120962 0, 120963 0, 120964 0, 120965 0, 120966 0, 120967 0, 120968 0, 120969 0, 120970 0, 120971 0, 120972 0, 120973 0, 120974 0, 120975 0, 120976 0, 120977 0, 120978 0, 120979 0, 120980 0, 120981 0, 120982 0, 120983 0, 120984 0, 120985 0, 120986 0, 120987 0, 120988 0, 120989 0, 120990 0, 120991 0, 120992 0, 120993 0, 120994 0, 120995 0, 120996 0, 120997 0, 120998 0, 120999 0, 121000 0, 121001 0, 121002 0, 121003 0, 121004 0, 121005 0, 121006 0, 121007 0, 121008 0, 121009 0, 121010 0, 121011 0, 121012 0, 121013 0, 121014 0, 121015 0, 121016 0, 121017 0, 121018 0, 121019 0, 121020 0, 121021 0, 121022 0, 121023 0, 121024 0, 121025 0, 121026 0, 121027 0, 121028 0, 121029 0, 121030 0, 121031 0, 121032 0, 121033 0, 121034 0, 121035 0, 121036 0, 121037 0, 121038 0, 121039 0, 121040 0, 121041 0, 121042 0, 121043 0, 121044 0, 121045 0, 121046 0, 121047 0, 121048 0, 121049 0, 121050 0, 121051 0, 121052 0, 121053 0, 121054 0, 121055 0, 121056 0, 121057 0, 121058 0, 121059 0, 121060 0, 121061 0, 121062 0, 121063 0, 121064 0, 121065 0, 121066 0, 121067 0, 121068 0, 121069 0, 121070 0, 121071 0, 121072 0, 121073 0, 121074 0, 121075 0, 121076 0, 121077 0, 121078 0, 121079 0, 121080 0, 121081 0, 121082 0, 121083 0, 121084 0, 121085 0, 121086 0, 121087 0, 121088 0, 121089 0, 121090 0, 121091 0, 121092 0, 121093 0, 121094 0, 121095 0, 121096 0, 121097 0, 121098 0, 121099 0, 121100 0, 121101 0, 121102 0, 121103 0, 121104 0, 121105 0, 121106 0, 121107 0, 121108 0, 121109 0, 121110 0, 121111 0, 121112 0, 121113 0, 121114 0, 121115 0, 121116 0, 121117 0, 121118 0, 121119 0, 121120 0, 121121 0, 121122 0, 121123 0, 121124 0, 121125 0, 121126 0, 121127 0, 121128 0, 121129 0, 121130 0, 121131 0, 121132 0, 121133 0, 121134 0, 121135 0, 121136 0, 121137 0, 121138 0, 121139 0, 121140 0, 121141 0, 121142 0, 121143 0, 121144 0, 121145 0, 121146 0, 121147 0, 121148 0, 121149 0, 121150 0, 121151 0, 121152 0, 121153 0, 121154 0, 121155 0, 121156 0, 121157 0, 121158 0, 121159 0, 121160 0, 121161 0, 121162 0, 121163 0, 121164 0, 121165 0, 121166 0, 121167 0, 121168 0, 121169 0, 121170 0, 121171 0, 121172 0, 121173 0, 121174 0, 121175 0, 121176 0, 121177 0, 121178 0, 121179 0, 121180 0, 121181 0, 121182 0, 121183 0, 121184 0, 121185 0, 121186 0, 121187 0, 121188 0, 121189 0, 121190 0, 121191 0, 121192 0, 121193 0, 121194 0, 121195 0, 121196 0, 121197 0, 121198 0, 121199 0, 121200 0, 121201 0, 121202 0, 121203 0, 121204 0, 121205 0, 121206 0, 121207 0, 121208 0, 121209 0, 121210 0, 121211 0, 121212 0, 121213 0, 121214 0, 121215 0, 121216 0, 121217 0, 121218 0, 121219 0, 121220 0, 121221 0, 121222 0, 121223 0, 121224 0, 121225 0, 121226 0, 121227 0, 121228 0, 121229 0, 121230 0, 121231 0, 121232 0, 121233 0, 121234 0, 121235 0, 121236 0, 121237 0, 121238 0, 121239 0, 121240 0, 121241 0, 121242 0, 121243 0, 121244 0, 121245 0, 121246 0, 121247 Implicit_Field_ar0_get, 121248 Implicit_Field_ar4_get, 121249 Implicit_Field_ar8_get, 121250 Implicit_Field_ar12_get, 121251 Implicit_Field_bt16_get, 121252 Implicit_Field_bs16_get, 121253 Implicit_Field_br16_get, 121254 Implicit_Field_brall_get 121255}; 121256 121257static xtensa_set_field_fn 121258Slot_pq_slot2_set_field_fns[] = { 121259 Field_t_Slot_pq_slot2_set, 121260 0, 121261 0, 121262 0, 121263 0, 121264 Field_s_Slot_pq_slot2_set, 121265 0, 121266 0, 121267 0, 121268 0, 121269 0, 121270 0, 121271 0, 121272 Field_op2_Slot_pq_slot2_set, 121273 Field_r_Slot_pq_slot2_set, 121274 0, 121275 0, 121276 Field_sae_Slot_pq_slot2_set, 121277 0, 121278 0, 121279 0, 121280 0, 121281 0, 121282 0, 121283 0, 121284 0, 121285 0, 121286 0, 121287 0, 121288 0, 121289 0, 121290 0, 121291 0, 121292 0, 121293 Field_imm7_Slot_pq_slot2_set, 121294 0, 121295 0, 121296 0, 121297 0, 121298 0, 121299 0, 121300 0, 121301 0, 121302 0, 121303 0, 121304 0, 121305 0, 121306 0, 121307 0, 121308 Field_dsp340050b49a6c_fld2029_Slot_pq_slot2_set, 121309 Field_dsp340050b49a6c_fld2030_Slot_pq_slot2_set, 121310 Field_dsp340050b49a6c_fld2032_Slot_pq_slot2_set, 121311 0, 121312 0, 121313 0, 121314 0, 121315 0, 121316 0, 121317 0, 121318 0, 121319 0, 121320 Field_dsp340050b49a6c_fld2044_Slot_pq_slot2_set, 121321 Field_dsp340050b49a6c_fld2045_Slot_pq_slot2_set, 121322 Field_dsp340050b49a6c_fld2046_Slot_pq_slot2_set, 121323 Field_dsp340050b49a6c_fld2047_Slot_pq_slot2_set, 121324 0, 121325 Field_dsp340050b49a6c_fld2049_Slot_pq_slot2_set, 121326 Field_dsp340050b49a6c_fld2050_Slot_pq_slot2_set, 121327 Field_dsp340050b49a6c_fld2051_Slot_pq_slot2_set, 121328 Field_dsp340050b49a6c_fld2052_Slot_pq_slot2_set, 121329 0, 121330 0, 121331 0, 121332 Field_dsp340050b49a6c_fld2056_Slot_pq_slot2_set, 121333 0, 121334 0, 121335 0, 121336 0, 121337 0, 121338 0, 121339 0, 121340 0, 121341 0, 121342 0, 121343 0, 121344 0, 121345 0, 121346 0, 121347 0, 121348 0, 121349 0, 121350 0, 121351 0, 121352 0, 121353 0, 121354 0, 121355 0, 121356 0, 121357 0, 121358 0, 121359 0, 121360 0, 121361 0, 121362 0, 121363 0, 121364 0, 121365 0, 121366 0, 121367 0, 121368 0, 121369 0, 121370 0, 121371 0, 121372 0, 121373 0, 121374 0, 121375 0, 121376 0, 121377 0, 121378 0, 121379 0, 121380 0, 121381 0, 121382 0, 121383 0, 121384 0, 121385 0, 121386 0, 121387 0, 121388 0, 121389 0, 121390 0, 121391 0, 121392 0, 121393 0, 121394 0, 121395 0, 121396 0, 121397 0, 121398 0, 121399 0, 121400 0, 121401 0, 121402 0, 121403 0, 121404 0, 121405 0, 121406 0, 121407 0, 121408 0, 121409 0, 121410 0, 121411 0, 121412 0, 121413 0, 121414 0, 121415 0, 121416 0, 121417 0, 121418 0, 121419 0, 121420 0, 121421 0, 121422 0, 121423 0, 121424 0, 121425 0, 121426 0, 121427 0, 121428 0, 121429 0, 121430 0, 121431 0, 121432 0, 121433 0, 121434 0, 121435 0, 121436 0, 121437 0, 121438 0, 121439 0, 121440 0, 121441 0, 121442 0, 121443 0, 121444 0, 121445 0, 121446 0, 121447 0, 121448 0, 121449 0, 121450 0, 121451 0, 121452 0, 121453 0, 121454 0, 121455 0, 121456 0, 121457 0, 121458 0, 121459 0, 121460 0, 121461 0, 121462 0, 121463 0, 121464 0, 121465 0, 121466 0, 121467 0, 121468 0, 121469 0, 121470 0, 121471 0, 121472 0, 121473 0, 121474 0, 121475 0, 121476 0, 121477 0, 121478 0, 121479 0, 121480 0, 121481 0, 121482 0, 121483 0, 121484 0, 121485 0, 121486 0, 121487 0, 121488 0, 121489 0, 121490 0, 121491 0, 121492 0, 121493 0, 121494 0, 121495 0, 121496 0, 121497 0, 121498 0, 121499 0, 121500 0, 121501 0, 121502 0, 121503 0, 121504 0, 121505 0, 121506 0, 121507 0, 121508 0, 121509 0, 121510 0, 121511 0, 121512 0, 121513 0, 121514 0, 121515 0, 121516 0, 121517 0, 121518 0, 121519 0, 121520 0, 121521 0, 121522 0, 121523 0, 121524 0, 121525 0, 121526 0, 121527 Field_dsp340050b49a6c_fld2025_Slot_pq_slot2_set, 121528 Field_dsp340050b49a6c_fld2027_Slot_pq_slot2_set, 121529 0, 121530 0, 121531 0, 121532 0, 121533 0, 121534 0, 121535 0, 121536 0, 121537 0, 121538 0, 121539 0, 121540 0, 121541 0, 121542 0, 121543 0, 121544 0, 121545 0, 121546 0, 121547 0, 121548 0, 121549 0, 121550 0, 121551 0, 121552 0, 121553 0, 121554 0, 121555 0, 121556 0, 121557 0, 121558 0, 121559 0, 121560 0, 121561 0, 121562 0, 121563 0, 121564 0, 121565 0, 121566 0, 121567 0, 121568 0, 121569 0, 121570 0, 121571 0, 121572 0, 121573 0, 121574 0, 121575 0, 121576 0, 121577 0, 121578 0, 121579 0, 121580 0, 121581 0, 121582 0, 121583 0, 121584 0, 121585 0, 121586 0, 121587 0, 121588 0, 121589 0, 121590 0, 121591 0, 121592 0, 121593 0, 121594 0, 121595 0, 121596 0, 121597 0, 121598 0, 121599 0, 121600 0, 121601 0, 121602 0, 121603 0, 121604 0, 121605 0, 121606 0, 121607 0, 121608 0, 121609 0, 121610 0, 121611 0, 121612 0, 121613 0, 121614 0, 121615 0, 121616 0, 121617 0, 121618 0, 121619 0, 121620 0, 121621 0, 121622 0, 121623 0, 121624 0, 121625 0, 121626 0, 121627 0, 121628 0, 121629 0, 121630 0, 121631 0, 121632 0, 121633 0, 121634 0, 121635 0, 121636 0, 121637 0, 121638 0, 121639 0, 121640 0, 121641 0, 121642 0, 121643 0, 121644 0, 121645 0, 121646 0, 121647 0, 121648 0, 121649 0, 121650 0, 121651 0, 121652 0, 121653 0, 121654 0, 121655 0, 121656 0, 121657 0, 121658 0, 121659 0, 121660 0, 121661 0, 121662 0, 121663 0, 121664 0, 121665 0, 121666 0, 121667 0, 121668 0, 121669 0, 121670 0, 121671 0, 121672 0, 121673 0, 121674 0, 121675 0, 121676 0, 121677 0, 121678 0, 121679 0, 121680 0, 121681 0, 121682 0, 121683 0, 121684 0, 121685 0, 121686 0, 121687 0, 121688 0, 121689 0, 121690 0, 121691 0, 121692 0, 121693 0, 121694 0, 121695 0, 121696 0, 121697 0, 121698 0, 121699 0, 121700 0, 121701 0, 121702 0, 121703 0, 121704 0, 121705 0, 121706 0, 121707 0, 121708 0, 121709 0, 121710 0, 121711 0, 121712 0, 121713 0, 121714 0, 121715 0, 121716 0, 121717 0, 121718 0, 121719 0, 121720 0, 121721 0, 121722 0, 121723 0, 121724 0, 121725 0, 121726 0, 121727 0, 121728 0, 121729 0, 121730 0, 121731 0, 121732 0, 121733 0, 121734 0, 121735 0, 121736 0, 121737 0, 121738 0, 121739 0, 121740 0, 121741 0, 121742 0, 121743 0, 121744 0, 121745 0, 121746 0, 121747 0, 121748 0, 121749 0, 121750 0, 121751 0, 121752 0, 121753 0, 121754 0, 121755 0, 121756 0, 121757 0, 121758 0, 121759 0, 121760 0, 121761 0, 121762 0, 121763 0, 121764 0, 121765 0, 121766 0, 121767 0, 121768 0, 121769 0, 121770 0, 121771 0, 121772 0, 121773 0, 121774 0, 121775 0, 121776 0, 121777 0, 121778 0, 121779 0, 121780 0, 121781 0, 121782 0, 121783 0, 121784 0, 121785 0, 121786 0, 121787 0, 121788 0, 121789 0, 121790 0, 121791 0, 121792 0, 121793 0, 121794 0, 121795 0, 121796 0, 121797 0, 121798 0, 121799 0, 121800 0, 121801 0, 121802 0, 121803 0, 121804 0, 121805 0, 121806 0, 121807 0, 121808 0, 121809 0, 121810 0, 121811 0, 121812 0, 121813 0, 121814 0, 121815 0, 121816 0, 121817 0, 121818 0, 121819 0, 121820 0, 121821 0, 121822 0, 121823 0, 121824 0, 121825 0, 121826 0, 121827 0, 121828 0, 121829 0, 121830 0, 121831 0, 121832 0, 121833 0, 121834 0, 121835 0, 121836 0, 121837 0, 121838 0, 121839 0, 121840 0, 121841 0, 121842 0, 121843 0, 121844 0, 121845 0, 121846 0, 121847 0, 121848 0, 121849 0, 121850 0, 121851 0, 121852 0, 121853 0, 121854 0, 121855 0, 121856 0, 121857 0, 121858 0, 121859 0, 121860 0, 121861 0, 121862 0, 121863 0, 121864 0, 121865 0, 121866 0, 121867 0, 121868 0, 121869 0, 121870 0, 121871 0, 121872 0, 121873 0, 121874 0, 121875 0, 121876 0, 121877 0, 121878 0, 121879 0, 121880 0, 121881 0, 121882 0, 121883 0, 121884 0, 121885 0, 121886 0, 121887 0, 121888 0, 121889 0, 121890 0, 121891 0, 121892 0, 121893 0, 121894 0, 121895 0, 121896 0, 121897 0, 121898 0, 121899 0, 121900 0, 121901 0, 121902 0, 121903 0, 121904 0, 121905 0, 121906 0, 121907 0, 121908 0, 121909 0, 121910 0, 121911 0, 121912 0, 121913 0, 121914 0, 121915 0, 121916 0, 121917 0, 121918 0, 121919 0, 121920 0, 121921 0, 121922 0, 121923 0, 121924 0, 121925 0, 121926 0, 121927 0, 121928 0, 121929 0, 121930 0, 121931 0, 121932 0, 121933 0, 121934 0, 121935 0, 121936 0, 121937 0, 121938 0, 121939 0, 121940 0, 121941 0, 121942 0, 121943 0, 121944 0, 121945 0, 121946 0, 121947 0, 121948 0, 121949 0, 121950 0, 121951 0, 121952 0, 121953 0, 121954 0, 121955 0, 121956 0, 121957 0, 121958 0, 121959 0, 121960 0, 121961 0, 121962 0, 121963 0, 121964 0, 121965 0, 121966 0, 121967 0, 121968 0, 121969 0, 121970 0, 121971 0, 121972 0, 121973 0, 121974 0, 121975 0, 121976 0, 121977 0, 121978 0, 121979 0, 121980 0, 121981 0, 121982 0, 121983 0, 121984 0, 121985 0, 121986 0, 121987 0, 121988 0, 121989 0, 121990 0, 121991 0, 121992 0, 121993 0, 121994 Field_op0_s9_Slot_pq_slot2_set, 121995 Field_dsp340050b49a6c_fld2706pq_slot2_Slot_pq_slot2_set, 121996 Field_dsp340050b49a6c_fld2707pq_slot2_Slot_pq_slot2_set, 121997 Field_dsp340050b49a6c_fld2708pq_slot2_Slot_pq_slot2_set, 121998 Field_dsp340050b49a6c_fld2709pq_slot2_Slot_pq_slot2_set, 121999 Field_dsp340050b49a6c_fld2710pq_slot2_Slot_pq_slot2_set, 122000 Field_dsp340050b49a6c_fld2711pq_slot2_Slot_pq_slot2_set, 122001 Field_dsp340050b49a6c_fld2713pq_slot2_Slot_pq_slot2_set, 122002 Field_dsp340050b49a6c_fld2714pq_slot2_Slot_pq_slot2_set, 122003 Field_dsp340050b49a6c_fld2715pq_slot2_Slot_pq_slot2_set, 122004 Field_dsp340050b49a6c_fld2717pq_slot2_Slot_pq_slot2_set, 122005 Field_dsp340050b49a6c_fld2718pq_slot2_Slot_pq_slot2_set, 122006 Field_dsp340050b49a6c_fld2719pq_slot2_Slot_pq_slot2_set, 122007 Field_dsp340050b49a6c_fld2721pq_slot2_Slot_pq_slot2_set, 122008 Field_dsp340050b49a6c_fld2722pq_slot2_Slot_pq_slot2_set, 122009 Field_dsp340050b49a6c_fld2723pq_slot2_Slot_pq_slot2_set, 122010 Field_dsp340050b49a6c_fld2724pq_slot2_Slot_pq_slot2_set, 122011 Field_dsp340050b49a6c_fld2725pq_slot2_Slot_pq_slot2_set, 122012 Field_dsp340050b49a6c_fld2726pq_slot2_Slot_pq_slot2_set, 122013 Field_dsp340050b49a6c_fld2727pq_slot2_Slot_pq_slot2_set, 122014 Field_dsp340050b49a6c_fld2728pq_slot2_Slot_pq_slot2_set, 122015 Field_dsp340050b49a6c_fld2729pq_slot2_Slot_pq_slot2_set, 122016 Field_dsp340050b49a6c_fld2730pq_slot2_Slot_pq_slot2_set, 122017 Field_dsp340050b49a6c_fld2731pq_slot2_Slot_pq_slot2_set, 122018 Field_dsp340050b49a6c_fld2732pq_slot2_Slot_pq_slot2_set, 122019 Field_dsp340050b49a6c_fld2733pq_slot2_Slot_pq_slot2_set, 122020 Field_dsp340050b49a6c_fld2734pq_slot2_Slot_pq_slot2_set, 122021 Field_dsp340050b49a6c_fld2735pq_slot2_Slot_pq_slot2_set, 122022 Field_dsp340050b49a6c_fld2736pq_slot2_Slot_pq_slot2_set, 122023 Field_dsp340050b49a6c_fld2737_Slot_pq_slot2_set, 122024 Field_dsp340050b49a6c_fld2738pq_slot2_Slot_pq_slot2_set, 122025 Field_dsp340050b49a6c_fld2739pq_slot2_Slot_pq_slot2_set, 122026 Field_dsp340050b49a6c_fld2741pq_slot2_Slot_pq_slot2_set, 122027 Field_dsp340050b49a6c_fld2742pq_slot2_Slot_pq_slot2_set, 122028 Field_dsp340050b49a6c_fld2743pq_slot2_Slot_pq_slot2_set, 122029 Field_dsp340050b49a6c_fld2746pq_slot2_Slot_pq_slot2_set, 122030 Field_dsp340050b49a6c_fld2747pq_slot2_Slot_pq_slot2_set, 122031 Field_dsp340050b49a6c_fld2748pq_slot2_Slot_pq_slot2_set, 122032 Field_dsp340050b49a6c_fld2750pq_slot2_Slot_pq_slot2_set, 122033 Field_dsp340050b49a6c_fld2751pq_slot2_Slot_pq_slot2_set, 122034 Field_dsp340050b49a6c_fld2752pq_slot2_Slot_pq_slot2_set, 122035 Field_dsp340050b49a6c_fld2753pq_slot2_Slot_pq_slot2_set, 122036 Field_dsp340050b49a6c_fld2754pq_slot2_Slot_pq_slot2_set, 122037 Field_dsp340050b49a6c_fld2755pq_slot2_Slot_pq_slot2_set, 122038 Field_dsp340050b49a6c_fld2756pq_slot2_Slot_pq_slot2_set, 122039 Field_dsp340050b49a6c_fld2757pq_slot2_Slot_pq_slot2_set, 122040 Field_dsp340050b49a6c_fld2758pq_slot2_Slot_pq_slot2_set, 122041 Field_dsp340050b49a6c_fld2759pq_slot2_Slot_pq_slot2_set, 122042 Field_dsp340050b49a6c_fld2760pq_slot2_Slot_pq_slot2_set, 122043 Field_dsp340050b49a6c_fld2761pq_slot2_Slot_pq_slot2_set, 122044 Field_dsp340050b49a6c_fld2762pq_slot2_Slot_pq_slot2_set, 122045 Field_dsp340050b49a6c_fld2763pq_slot2_Slot_pq_slot2_set, 122046 Field_dsp340050b49a6c_fld2764pq_slot2_Slot_pq_slot2_set, 122047 Field_dsp340050b49a6c_fld2765pq_slot2_Slot_pq_slot2_set, 122048 Field_dsp340050b49a6c_fld2766pq_slot2_Slot_pq_slot2_set, 122049 Field_dsp340050b49a6c_fld2767pq_slot2_Slot_pq_slot2_set, 122050 Field_dsp340050b49a6c_fld2768pq_slot2_Slot_pq_slot2_set, 122051 Field_dsp340050b49a6c_fld2769pq_slot2_Slot_pq_slot2_set, 122052 Field_dsp340050b49a6c_fld2770pq_slot2_Slot_pq_slot2_set, 122053 Field_dsp340050b49a6c_fld2771pq_slot2_Slot_pq_slot2_set, 122054 Field_dsp340050b49a6c_fld2772pq_slot2_Slot_pq_slot2_set, 122055 Field_dsp340050b49a6c_fld2773pq_slot2_Slot_pq_slot2_set, 122056 Field_dsp340050b49a6c_fld2774pq_slot2_Slot_pq_slot2_set, 122057 Field_dsp340050b49a6c_fld2775pq_slot2_Slot_pq_slot2_set, 122058 Field_dsp340050b49a6c_fld2776pq_slot2_Slot_pq_slot2_set, 122059 Field_dsp340050b49a6c_fld2777pq_slot2_Slot_pq_slot2_set, 122060 Field_dsp340050b49a6c_fld2778pq_slot2_Slot_pq_slot2_set, 122061 Field_dsp340050b49a6c_fld2779pq_slot2_Slot_pq_slot2_set, 122062 Field_dsp340050b49a6c_fld2780pq_slot2_Slot_pq_slot2_set, 122063 Field_dsp340050b49a6c_fld2781pq_slot2_Slot_pq_slot2_set, 122064 Field_dsp340050b49a6c_fld2782pq_slot2_Slot_pq_slot2_set, 122065 Field_dsp340050b49a6c_fld2783pq_slot2_Slot_pq_slot2_set, 122066 Field_dsp340050b49a6c_fld2784pq_slot2_Slot_pq_slot2_set, 122067 Field_dsp340050b49a6c_fld2785pq_slot2_Slot_pq_slot2_set, 122068 Field_dsp340050b49a6c_fld2786pq_slot2_Slot_pq_slot2_set, 122069 Field_dsp340050b49a6c_fld2787pq_slot2_Slot_pq_slot2_set, 122070 Field_dsp340050b49a6c_fld2788pq_slot2_Slot_pq_slot2_set, 122071 Field_dsp340050b49a6c_fld2789pq_slot2_Slot_pq_slot2_set, 122072 Field_dsp340050b49a6c_fld2790pq_slot2_Slot_pq_slot2_set, 122073 Field_dsp340050b49a6c_fld2791pq_slot2_Slot_pq_slot2_set, 122074 Field_dsp340050b49a6c_fld2792pq_slot2_Slot_pq_slot2_set, 122075 Field_dsp340050b49a6c_fld2793pq_slot2_Slot_pq_slot2_set, 122076 Field_dsp340050b49a6c_fld2795pq_slot2_Slot_pq_slot2_set, 122077 Field_dsp340050b49a6c_fld2796pq_slot2_Slot_pq_slot2_set, 122078 Field_dsp340050b49a6c_fld2798pq_slot2_Slot_pq_slot2_set, 122079 Field_dsp340050b49a6c_fld2801pq_slot2_Slot_pq_slot2_set, 122080 Field_dsp340050b49a6c_fld2803pq_slot2_Slot_pq_slot2_set, 122081 Field_dsp340050b49a6c_fld2805pq_slot2_Slot_pq_slot2_set, 122082 Field_dsp340050b49a6c_fld2806pq_slot2_Slot_pq_slot2_set, 122083 Field_dsp340050b49a6c_fld2807pq_slot2_Slot_pq_slot2_set, 122084 Field_dsp340050b49a6c_fld2808pq_slot2_Slot_pq_slot2_set, 122085 Field_dsp340050b49a6c_fld2809pq_slot2_Slot_pq_slot2_set, 122086 Field_dsp340050b49a6c_fld2810pq_slot2_Slot_pq_slot2_set, 122087 Field_dsp340050b49a6c_fld2811pq_slot2_Slot_pq_slot2_set, 122088 Field_dsp340050b49a6c_fld2812pq_slot2_Slot_pq_slot2_set, 122089 Field_dsp340050b49a6c_fld2814pq_slot2_Slot_pq_slot2_set, 122090 Field_dsp340050b49a6c_fld2816pq_slot2_Slot_pq_slot2_set, 122091 Field_dsp340050b49a6c_fld2817_Slot_pq_slot2_set, 122092 Field_dsp340050b49a6c_fld2818pq_slot2_Slot_pq_slot2_set, 122093 Field_dsp340050b49a6c_fld2819_Slot_pq_slot2_set, 122094 Field_dsp340050b49a6c_fld2820pq_slot2_Slot_pq_slot2_set, 122095 Field_dsp340050b49a6c_fld2821pq_slot2_Slot_pq_slot2_set, 122096 Field_dsp340050b49a6c_fld2823pq_slot2_Slot_pq_slot2_set, 122097 Field_dsp340050b49a6c_fld3744pq_slot2_Slot_pq_slot2_set, 122098 Field_dsp340050b49a6c_fld3745pq_slot2_Slot_pq_slot2_set, 122099 Field_dsp340050b49a6c_fld3746pq_slot2_Slot_pq_slot2_set, 122100 Field_dsp340050b49a6c_fld3747pq_slot2_Slot_pq_slot2_set, 122101 Field_dsp340050b49a6c_fld3748_Slot_pq_slot2_set, 122102 Field_dsp340050b49a6c_fld3749pq_slot2_Slot_pq_slot2_set, 122103 Field_dsp340050b49a6c_fld3750pq_slot2_Slot_pq_slot2_set, 122104 Field_dsp340050b49a6c_fld3751pq_slot2_Slot_pq_slot2_set, 122105 Field_dsp340050b49a6c_fld3752pq_slot2_Slot_pq_slot2_set, 122106 Field_dsp340050b49a6c_fld3753pq_slot2_Slot_pq_slot2_set, 122107 Field_dsp340050b49a6c_fld3754pq_slot2_Slot_pq_slot2_set, 122108 Field_dsp340050b49a6c_fld3756pq_slot2_Slot_pq_slot2_set, 122109 Field_dsp340050b49a6c_fld3757pq_slot2_Slot_pq_slot2_set, 122110 Field_dsp340050b49a6c_fld3758pq_slot2_Slot_pq_slot2_set, 122111 Field_dsp340050b49a6c_fld3759pq_slot2_Slot_pq_slot2_set, 122112 Field_dsp340050b49a6c_fld3760pq_slot2_Slot_pq_slot2_set, 122113 0, 122114 0, 122115 0, 122116 0, 122117 0, 122118 0, 122119 0, 122120 0, 122121 0, 122122 0, 122123 0, 122124 0, 122125 0, 122126 0, 122127 0, 122128 0, 122129 0, 122130 0, 122131 0, 122132 0, 122133 0, 122134 0, 122135 0, 122136 0, 122137 0, 122138 0, 122139 0, 122140 0, 122141 0, 122142 0, 122143 0, 122144 0, 122145 0, 122146 0, 122147 0, 122148 0, 122149 0, 122150 0, 122151 0, 122152 0, 122153 0, 122154 0, 122155 0, 122156 0, 122157 0, 122158 0, 122159 0, 122160 0, 122161 0, 122162 0, 122163 0, 122164 0, 122165 0, 122166 0, 122167 0, 122168 0, 122169 0, 122170 0, 122171 0, 122172 0, 122173 0, 122174 0, 122175 0, 122176 0, 122177 0, 122178 0, 122179 0, 122180 0, 122181 0, 122182 0, 122183 0, 122184 0, 122185 0, 122186 0, 122187 0, 122188 0, 122189 0, 122190 0, 122191 0, 122192 0, 122193 0, 122194 0, 122195 0, 122196 0, 122197 0, 122198 0, 122199 0, 122200 0, 122201 0, 122202 0, 122203 0, 122204 0, 122205 0, 122206 0, 122207 0, 122208 0, 122209 0, 122210 0, 122211 0, 122212 0, 122213 0, 122214 0, 122215 0, 122216 0, 122217 0, 122218 0, 122219 0, 122220 0, 122221 0, 122222 0, 122223 0, 122224 0, 122225 0, 122226 0, 122227 0, 122228 0, 122229 0, 122230 0, 122231 0, 122232 0, 122233 0, 122234 0, 122235 0, 122236 0, 122237 0, 122238 0, 122239 0, 122240 0, 122241 0, 122242 0, 122243 0, 122244 0, 122245 0, 122246 0, 122247 0, 122248 0, 122249 0, 122250 0, 122251 0, 122252 0, 122253 0, 122254 0, 122255 0, 122256 0, 122257 0, 122258 0, 122259 0, 122260 0, 122261 0, 122262 0, 122263 0, 122264 0, 122265 0, 122266 0, 122267 0, 122268 0, 122269 0, 122270 0, 122271 0, 122272 0, 122273 0, 122274 0, 122275 0, 122276 0, 122277 0, 122278 0, 122279 0, 122280 0, 122281 0, 122282 0, 122283 0, 122284 0, 122285 0, 122286 0, 122287 0, 122288 0, 122289 0, 122290 0, 122291 0, 122292 0, 122293 0, 122294 0, 122295 0, 122296 0, 122297 0, 122298 0, 122299 0, 122300 0, 122301 0, 122302 0, 122303 0, 122304 0, 122305 0, 122306 0, 122307 0, 122308 0, 122309 0, 122310 0, 122311 0, 122312 0, 122313 0, 122314 0, 122315 0, 122316 0, 122317 0, 122318 0, 122319 0, 122320 0, 122321 0, 122322 0, 122323 0, 122324 0, 122325 0, 122326 0, 122327 0, 122328 0, 122329 0, 122330 0, 122331 0, 122332 0, 122333 0, 122334 0, 122335 0, 122336 0, 122337 0, 122338 0, 122339 0, 122340 0, 122341 0, 122342 0, 122343 0, 122344 0, 122345 0, 122346 0, 122347 0, 122348 0, 122349 0, 122350 0, 122351 0, 122352 0, 122353 0, 122354 0, 122355 0, 122356 0, 122357 0, 122358 0, 122359 0, 122360 0, 122361 0, 122362 0, 122363 0, 122364 0, 122365 0, 122366 0, 122367 0, 122368 0, 122369 0, 122370 0, 122371 0, 122372 0, 122373 0, 122374 0, 122375 0, 122376 0, 122377 0, 122378 0, 122379 0, 122380 0, 122381 0, 122382 0, 122383 0, 122384 0, 122385 0, 122386 0, 122387 0, 122388 0, 122389 0, 122390 0, 122391 0, 122392 0, 122393 0, 122394 0, 122395 0, 122396 0, 122397 0, 122398 0, 122399 0, 122400 0, 122401 0, 122402 0, 122403 0, 122404 0, 122405 0, 122406 0, 122407 0, 122408 0, 122409 0, 122410 0, 122411 0, 122412 0, 122413 0, 122414 0, 122415 0, 122416 0, 122417 0, 122418 0, 122419 0, 122420 0, 122421 0, 122422 0, 122423 0, 122424 0, 122425 0, 122426 0, 122427 0, 122428 0, 122429 0, 122430 0, 122431 0, 122432 0, 122433 0, 122434 0, 122435 0, 122436 0, 122437 0, 122438 0, 122439 0, 122440 0, 122441 0, 122442 0, 122443 0, 122444 0, 122445 0, 122446 0, 122447 0, 122448 0, 122449 0, 122450 0, 122451 0, 122452 0, 122453 0, 122454 0, 122455 0, 122456 0, 122457 0, 122458 0, 122459 0, 122460 0, 122461 0, 122462 0, 122463 0, 122464 0, 122465 0, 122466 0, 122467 0, 122468 0, 122469 0, 122470 0, 122471 0, 122472 0, 122473 0, 122474 0, 122475 0, 122476 0, 122477 0, 122478 0, 122479 0, 122480 0, 122481 0, 122482 0, 122483 0, 122484 0, 122485 0, 122486 0, 122487 0, 122488 0, 122489 0, 122490 0, 122491 0, 122492 0, 122493 0, 122494 0, 122495 0, 122496 0, 122497 0, 122498 0, 122499 0, 122500 0, 122501 0, 122502 0, 122503 0, 122504 0, 122505 0, 122506 0, 122507 0, 122508 0, 122509 0, 122510 0, 122511 0, 122512 0, 122513 0, 122514 0, 122515 0, 122516 0, 122517 0, 122518 0, 122519 0, 122520 0, 122521 0, 122522 0, 122523 0, 122524 0, 122525 0, 122526 0, 122527 0, 122528 0, 122529 0, 122530 0, 122531 0, 122532 0, 122533 0, 122534 0, 122535 0, 122536 0, 122537 0, 122538 0, 122539 0, 122540 0, 122541 0, 122542 0, 122543 0, 122544 0, 122545 0, 122546 0, 122547 0, 122548 0, 122549 0, 122550 0, 122551 0, 122552 0, 122553 0, 122554 0, 122555 0, 122556 0, 122557 0, 122558 0, 122559 0, 122560 0, 122561 0, 122562 0, 122563 0, 122564 0, 122565 0, 122566 0, 122567 0, 122568 0, 122569 0, 122570 0, 122571 0, 122572 0, 122573 0, 122574 0, 122575 0, 122576 0, 122577 0, 122578 0, 122579 0, 122580 0, 122581 0, 122582 0, 122583 0, 122584 0, 122585 0, 122586 0, 122587 0, 122588 0, 122589 0, 122590 0, 122591 0, 122592 0, 122593 0, 122594 0, 122595 0, 122596 0, 122597 0, 122598 0, 122599 0, 122600 0, 122601 0, 122602 0, 122603 0, 122604 0, 122605 0, 122606 0, 122607 0, 122608 0, 122609 0, 122610 0, 122611 0, 122612 0, 122613 0, 122614 0, 122615 0, 122616 0, 122617 0, 122618 0, 122619 0, 122620 0, 122621 0, 122622 0, 122623 0, 122624 0, 122625 0, 122626 0, 122627 0, 122628 0, 122629 0, 122630 0, 122631 0, 122632 0, 122633 0, 122634 0, 122635 0, 122636 0, 122637 0, 122638 0, 122639 0, 122640 0, 122641 0, 122642 0, 122643 0, 122644 0, 122645 0, 122646 0, 122647 0, 122648 0, 122649 0, 122650 0, 122651 0, 122652 0, 122653 0, 122654 0, 122655 0, 122656 0, 122657 0, 122658 0, 122659 0, 122660 0, 122661 0, 122662 0, 122663 0, 122664 0, 122665 0, 122666 0, 122667 0, 122668 0, 122669 0, 122670 0, 122671 0, 122672 0, 122673 0, 122674 0, 122675 0, 122676 0, 122677 0, 122678 0, 122679 0, 122680 0, 122681 0, 122682 0, 122683 0, 122684 0, 122685 0, 122686 0, 122687 0, 122688 0, 122689 0, 122690 0, 122691 0, 122692 0, 122693 0, 122694 0, 122695 0, 122696 0, 122697 0, 122698 0, 122699 0, 122700 0, 122701 0, 122702 0, 122703 0, 122704 0, 122705 0, 122706 0, 122707 0, 122708 0, 122709 0, 122710 0, 122711 0, 122712 0, 122713 0, 122714 0, 122715 0, 122716 0, 122717 0, 122718 0, 122719 0, 122720 0, 122721 0, 122722 0, 122723 0, 122724 0, 122725 0, 122726 0, 122727 0, 122728 0, 122729 0, 122730 0, 122731 0, 122732 0, 122733 0, 122734 0, 122735 0, 122736 0, 122737 0, 122738 0, 122739 0, 122740 0, 122741 0, 122742 0, 122743 0, 122744 0, 122745 0, 122746 0, 122747 0, 122748 0, 122749 0, 122750 0, 122751 0, 122752 0, 122753 0, 122754 0, 122755 0, 122756 0, 122757 0, 122758 0, 122759 0, 122760 0, 122761 0, 122762 0, 122763 0, 122764 0, 122765 0, 122766 0, 122767 0, 122768 0, 122769 0, 122770 0, 122771 0, 122772 0, 122773 0, 122774 0, 122775 0, 122776 0, 122777 0, 122778 0, 122779 0, 122780 0, 122781 0, 122782 0, 122783 0, 122784 0, 122785 0, 122786 0, 122787 0, 122788 0, 122789 0, 122790 0, 122791 0, 122792 0, 122793 0, 122794 0, 122795 0, 122796 0, 122797 0, 122798 0, 122799 0, 122800 0, 122801 0, 122802 0, 122803 0, 122804 0, 122805 0, 122806 0, 122807 0, 122808 0, 122809 0, 122810 0, 122811 0, 122812 0, 122813 0, 122814 0, 122815 0, 122816 0, 122817 0, 122818 0, 122819 0, 122820 0, 122821 0, 122822 0, 122823 0, 122824 0, 122825 0, 122826 0, 122827 0, 122828 0, 122829 0, 122830 0, 122831 0, 122832 0, 122833 0, 122834 0, 122835 0, 122836 0, 122837 0, 122838 0, 122839 0, 122840 0, 122841 0, 122842 0, 122843 0, 122844 0, 122845 0, 122846 0, 122847 0, 122848 0, 122849 0, 122850 0, 122851 0, 122852 0, 122853 0, 122854 0, 122855 0, 122856 0, 122857 0, 122858 0, 122859 0, 122860 0, 122861 0, 122862 0, 122863 0, 122864 0, 122865 0, 122866 0, 122867 0, 122868 0, 122869 0, 122870 0, 122871 0, 122872 0, 122873 0, 122874 0, 122875 0, 122876 0, 122877 0, 122878 0, 122879 0, 122880 0, 122881 0, 122882 0, 122883 0, 122884 0, 122885 0, 122886 0, 122887 0, 122888 0, 122889 0, 122890 0, 122891 0, 122892 0, 122893 0, 122894 0, 122895 0, 122896 0, 122897 0, 122898 0, 122899 0, 122900 0, 122901 0, 122902 0, 122903 0, 122904 0, 122905 0, 122906 0, 122907 0, 122908 0, 122909 0, 122910 0, 122911 0, 122912 0, 122913 0, 122914 0, 122915 0, 122916 0, 122917 0, 122918 0, 122919 0, 122920 0, 122921 0, 122922 0, 122923 0, 122924 0, 122925 0, 122926 0, 122927 0, 122928 0, 122929 0, 122930 0, 122931 0, 122932 0, 122933 0, 122934 0, 122935 0, 122936 0, 122937 0, 122938 0, 122939 0, 122940 0, 122941 0, 122942 0, 122943 0, 122944 0, 122945 0, 122946 0, 122947 0, 122948 0, 122949 0, 122950 0, 122951 0, 122952 0, 122953 0, 122954 0, 122955 0, 122956 0, 122957 0, 122958 0, 122959 0, 122960 0, 122961 0, 122962 0, 122963 0, 122964 0, 122965 0, 122966 0, 122967 0, 122968 0, 122969 0, 122970 0, 122971 0, 122972 0, 122973 0, 122974 0, 122975 0, 122976 0, 122977 0, 122978 0, 122979 0, 122980 0, 122981 0, 122982 0, 122983 0, 122984 Implicit_Field_set, 122985 Implicit_Field_set, 122986 Implicit_Field_set, 122987 Implicit_Field_set, 122988 Implicit_Field_set, 122989 Implicit_Field_set, 122990 Implicit_Field_set, 122991 Implicit_Field_set 122992}; 122993 122994static xtensa_get_field_fn 122995Slot_pq_slot1_get_field_fns[] = { 122996 0, 122997 0, 122998 0, 122999 0, 123000 0, 123001 0, 123002 0, 123003 0, 123004 0, 123005 0, 123006 0, 123007 0, 123008 0, 123009 0, 123010 0, 123011 0, 123012 0, 123013 0, 123014 0, 123015 0, 123016 0, 123017 0, 123018 0, 123019 0, 123020 0, 123021 0, 123022 0, 123023 0, 123024 0, 123025 0, 123026 0, 123027 0, 123028 0, 123029 0, 123030 0, 123031 0, 123032 0, 123033 0, 123034 0, 123035 0, 123036 0, 123037 0, 123038 0, 123039 0, 123040 0, 123041 0, 123042 0, 123043 0, 123044 0, 123045 0, 123046 0, 123047 0, 123048 0, 123049 0, 123050 0, 123051 0, 123052 0, 123053 0, 123054 0, 123055 0, 123056 0, 123057 0, 123058 0, 123059 0, 123060 0, 123061 0, 123062 Field_dsp340050b49a6c_fld2049_Slot_pq_slot1_get, 123063 Field_dsp340050b49a6c_fld2050_Slot_pq_slot1_get, 123064 0, 123065 0, 123066 0, 123067 0, 123068 0, 123069 0, 123070 0, 123071 0, 123072 0, 123073 0, 123074 0, 123075 0, 123076 0, 123077 0, 123078 0, 123079 0, 123080 0, 123081 0, 123082 0, 123083 0, 123084 0, 123085 0, 123086 0, 123087 0, 123088 0, 123089 0, 123090 0, 123091 0, 123092 0, 123093 0, 123094 0, 123095 0, 123096 0, 123097 0, 123098 0, 123099 0, 123100 0, 123101 0, 123102 0, 123103 0, 123104 0, 123105 0, 123106 0, 123107 0, 123108 0, 123109 0, 123110 0, 123111 0, 123112 0, 123113 0, 123114 0, 123115 0, 123116 0, 123117 0, 123118 0, 123119 0, 123120 0, 123121 0, 123122 0, 123123 0, 123124 0, 123125 0, 123126 0, 123127 0, 123128 0, 123129 0, 123130 0, 123131 0, 123132 0, 123133 0, 123134 0, 123135 0, 123136 0, 123137 0, 123138 0, 123139 0, 123140 0, 123141 0, 123142 0, 123143 0, 123144 0, 123145 0, 123146 0, 123147 0, 123148 0, 123149 0, 123150 0, 123151 0, 123152 0, 123153 0, 123154 0, 123155 0, 123156 0, 123157 0, 123158 0, 123159 0, 123160 0, 123161 0, 123162 0, 123163 0, 123164 0, 123165 0, 123166 0, 123167 0, 123168 0, 123169 0, 123170 0, 123171 0, 123172 0, 123173 0, 123174 0, 123175 0, 123176 0, 123177 0, 123178 0, 123179 0, 123180 0, 123181 0, 123182 0, 123183 0, 123184 0, 123185 0, 123186 0, 123187 0, 123188 0, 123189 0, 123190 0, 123191 0, 123192 0, 123193 0, 123194 0, 123195 0, 123196 0, 123197 0, 123198 0, 123199 0, 123200 0, 123201 0, 123202 0, 123203 0, 123204 0, 123205 0, 123206 0, 123207 0, 123208 0, 123209 0, 123210 0, 123211 0, 123212 0, 123213 0, 123214 0, 123215 0, 123216 0, 123217 0, 123218 0, 123219 0, 123220 0, 123221 0, 123222 0, 123223 0, 123224 0, 123225 0, 123226 0, 123227 0, 123228 0, 123229 0, 123230 0, 123231 0, 123232 0, 123233 0, 123234 0, 123235 0, 123236 0, 123237 0, 123238 0, 123239 0, 123240 0, 123241 0, 123242 0, 123243 0, 123244 0, 123245 0, 123246 0, 123247 0, 123248 0, 123249 0, 123250 0, 123251 0, 123252 0, 123253 0, 123254 0, 123255 0, 123256 0, 123257 0, 123258 0, 123259 0, 123260 0, 123261 0, 123262 0, 123263 0, 123264 0, 123265 0, 123266 0, 123267 0, 123268 0, 123269 0, 123270 0, 123271 0, 123272 0, 123273 0, 123274 0, 123275 0, 123276 0, 123277 0, 123278 0, 123279 0, 123280 0, 123281 0, 123282 0, 123283 0, 123284 0, 123285 0, 123286 0, 123287 0, 123288 0, 123289 0, 123290 0, 123291 0, 123292 0, 123293 0, 123294 0, 123295 0, 123296 0, 123297 0, 123298 0, 123299 0, 123300 0, 123301 0, 123302 0, 123303 0, 123304 0, 123305 0, 123306 0, 123307 0, 123308 0, 123309 0, 123310 0, 123311 0, 123312 0, 123313 0, 123314 0, 123315 0, 123316 0, 123317 0, 123318 0, 123319 0, 123320 0, 123321 0, 123322 0, 123323 0, 123324 0, 123325 0, 123326 0, 123327 0, 123328 0, 123329 0, 123330 0, 123331 0, 123332 0, 123333 0, 123334 0, 123335 0, 123336 0, 123337 0, 123338 0, 123339 0, 123340 0, 123341 0, 123342 0, 123343 0, 123344 0, 123345 0, 123346 0, 123347 0, 123348 0, 123349 0, 123350 0, 123351 0, 123352 0, 123353 0, 123354 0, 123355 0, 123356 0, 123357 0, 123358 0, 123359 0, 123360 0, 123361 0, 123362 0, 123363 0, 123364 0, 123365 0, 123366 0, 123367 0, 123368 0, 123369 0, 123370 0, 123371 0, 123372 0, 123373 0, 123374 0, 123375 0, 123376 0, 123377 0, 123378 0, 123379 0, 123380 0, 123381 0, 123382 0, 123383 0, 123384 0, 123385 0, 123386 0, 123387 0, 123388 0, 123389 0, 123390 0, 123391 0, 123392 0, 123393 0, 123394 0, 123395 0, 123396 0, 123397 0, 123398 0, 123399 0, 123400 0, 123401 0, 123402 Field_dsp340050b49a6c_fld2026_Slot_pq_slot1_get, 123403 Field_dsp340050b49a6c_fld2031_Slot_pq_slot1_get, 123404 0, 123405 0, 123406 0, 123407 0, 123408 0, 123409 0, 123410 0, 123411 0, 123412 0, 123413 0, 123414 0, 123415 0, 123416 0, 123417 0, 123418 0, 123419 0, 123420 0, 123421 0, 123422 0, 123423 0, 123424 0, 123425 0, 123426 0, 123427 0, 123428 0, 123429 0, 123430 0, 123431 0, 123432 0, 123433 0, 123434 0, 123435 0, 123436 0, 123437 0, 123438 0, 123439 0, 123440 0, 123441 0, 123442 0, 123443 0, 123444 0, 123445 0, 123446 0, 123447 0, 123448 0, 123449 0, 123450 0, 123451 0, 123452 0, 123453 0, 123454 0, 123455 0, 123456 0, 123457 0, 123458 0, 123459 0, 123460 0, 123461 0, 123462 0, 123463 0, 123464 0, 123465 0, 123466 0, 123467 0, 123468 0, 123469 0, 123470 0, 123471 0, 123472 0, 123473 0, 123474 0, 123475 0, 123476 0, 123477 0, 123478 0, 123479 0, 123480 0, 123481 0, 123482 0, 123483 0, 123484 0, 123485 0, 123486 0, 123487 0, 123488 0, 123489 0, 123490 0, 123491 0, 123492 0, 123493 0, 123494 0, 123495 0, 123496 0, 123497 0, 123498 0, 123499 0, 123500 0, 123501 0, 123502 0, 123503 0, 123504 0, 123505 0, 123506 0, 123507 0, 123508 0, 123509 0, 123510 0, 123511 0, 123512 0, 123513 0, 123514 0, 123515 0, 123516 0, 123517 0, 123518 0, 123519 0, 123520 0, 123521 0, 123522 0, 123523 0, 123524 0, 123525 0, 123526 0, 123527 0, 123528 0, 123529 0, 123530 0, 123531 0, 123532 0, 123533 0, 123534 0, 123535 0, 123536 0, 123537 0, 123538 0, 123539 0, 123540 0, 123541 0, 123542 0, 123543 0, 123544 0, 123545 0, 123546 0, 123547 0, 123548 0, 123549 0, 123550 0, 123551 0, 123552 0, 123553 0, 123554 0, 123555 0, 123556 0, 123557 0, 123558 0, 123559 0, 123560 0, 123561 0, 123562 0, 123563 0, 123564 0, 123565 0, 123566 0, 123567 0, 123568 0, 123569 0, 123570 0, 123571 0, 123572 0, 123573 0, 123574 0, 123575 0, 123576 0, 123577 0, 123578 0, 123579 0, 123580 0, 123581 0, 123582 0, 123583 0, 123584 0, 123585 0, 123586 0, 123587 0, 123588 0, 123589 0, 123590 0, 123591 0, 123592 0, 123593 0, 123594 0, 123595 0, 123596 0, 123597 0, 123598 0, 123599 0, 123600 0, 123601 0, 123602 0, 123603 0, 123604 0, 123605 0, 123606 0, 123607 0, 123608 0, 123609 0, 123610 0, 123611 0, 123612 0, 123613 0, 123614 0, 123615 0, 123616 0, 123617 0, 123618 0, 123619 0, 123620 0, 123621 0, 123622 0, 123623 0, 123624 0, 123625 0, 123626 0, 123627 0, 123628 0, 123629 0, 123630 0, 123631 0, 123632 0, 123633 0, 123634 0, 123635 0, 123636 0, 123637 0, 123638 0, 123639 0, 123640 0, 123641 0, 123642 0, 123643 0, 123644 0, 123645 0, 123646 0, 123647 0, 123648 0, 123649 0, 123650 0, 123651 0, 123652 0, 123653 0, 123654 0, 123655 0, 123656 0, 123657 0, 123658 0, 123659 0, 123660 0, 123661 0, 123662 0, 123663 0, 123664 0, 123665 0, 123666 0, 123667 0, 123668 0, 123669 0, 123670 0, 123671 0, 123672 0, 123673 0, 123674 0, 123675 0, 123676 0, 123677 0, 123678 0, 123679 0, 123680 0, 123681 0, 123682 0, 123683 0, 123684 0, 123685 0, 123686 0, 123687 0, 123688 0, 123689 0, 123690 0, 123691 0, 123692 0, 123693 0, 123694 0, 123695 0, 123696 0, 123697 0, 123698 0, 123699 0, 123700 0, 123701 0, 123702 0, 123703 0, 123704 0, 123705 0, 123706 0, 123707 0, 123708 0, 123709 0, 123710 0, 123711 0, 123712 0, 123713 0, 123714 0, 123715 0, 123716 0, 123717 0, 123718 0, 123719 0, 123720 0, 123721 0, 123722 0, 123723 0, 123724 0, 123725 0, 123726 0, 123727 0, 123728 0, 123729 0, 123730 0, 123731 0, 123732 0, 123733 0, 123734 0, 123735 0, 123736 0, 123737 0, 123738 0, 123739 0, 123740 0, 123741 0, 123742 0, 123743 0, 123744 0, 123745 0, 123746 0, 123747 0, 123748 0, 123749 0, 123750 0, 123751 0, 123752 0, 123753 0, 123754 0, 123755 0, 123756 0, 123757 0, 123758 0, 123759 0, 123760 0, 123761 0, 123762 0, 123763 0, 123764 0, 123765 0, 123766 0, 123767 0, 123768 0, 123769 0, 123770 0, 123771 0, 123772 0, 123773 0, 123774 0, 123775 0, 123776 0, 123777 0, 123778 0, 123779 0, 123780 0, 123781 0, 123782 0, 123783 0, 123784 0, 123785 0, 123786 0, 123787 0, 123788 0, 123789 0, 123790 0, 123791 0, 123792 0, 123793 0, 123794 0, 123795 0, 123796 0, 123797 0, 123798 0, 123799 0, 123800 0, 123801 0, 123802 0, 123803 0, 123804 0, 123805 0, 123806 0, 123807 0, 123808 0, 123809 0, 123810 0, 123811 0, 123812 0, 123813 0, 123814 0, 123815 0, 123816 0, 123817 0, 123818 0, 123819 0, 123820 0, 123821 0, 123822 0, 123823 0, 123824 0, 123825 0, 123826 0, 123827 0, 123828 0, 123829 0, 123830 0, 123831 0, 123832 0, 123833 0, 123834 0, 123835 0, 123836 0, 123837 0, 123838 0, 123839 0, 123840 0, 123841 0, 123842 0, 123843 0, 123844 0, 123845 0, 123846 0, 123847 0, 123848 0, 123849 0, 123850 Field_op0_s10_Slot_pq_slot1_get, 123851 Field_dsp340050b49a6c_fld2825pq_slot1_Slot_pq_slot1_get, 123852 Field_dsp340050b49a6c_fld2826pq_slot1_Slot_pq_slot1_get, 123853 Field_dsp340050b49a6c_fld3761pq_slot1_Slot_pq_slot1_get, 123854 0, 123855 0, 123856 0, 123857 0, 123858 0, 123859 0, 123860 0, 123861 0, 123862 0, 123863 0, 123864 0, 123865 0, 123866 0, 123867 0, 123868 0, 123869 0, 123870 0, 123871 0, 123872 0, 123873 0, 123874 0, 123875 0, 123876 0, 123877 0, 123878 0, 123879 0, 123880 0, 123881 0, 123882 0, 123883 0, 123884 0, 123885 0, 123886 0, 123887 0, 123888 0, 123889 0, 123890 0, 123891 0, 123892 0, 123893 0, 123894 0, 123895 0, 123896 0, 123897 0, 123898 0, 123899 0, 123900 0, 123901 0, 123902 0, 123903 0, 123904 0, 123905 0, 123906 0, 123907 0, 123908 0, 123909 0, 123910 0, 123911 0, 123912 0, 123913 0, 123914 0, 123915 0, 123916 0, 123917 0, 123918 0, 123919 0, 123920 0, 123921 0, 123922 0, 123923 0, 123924 0, 123925 0, 123926 0, 123927 0, 123928 0, 123929 0, 123930 0, 123931 0, 123932 0, 123933 0, 123934 0, 123935 0, 123936 0, 123937 0, 123938 0, 123939 0, 123940 0, 123941 0, 123942 0, 123943 0, 123944 0, 123945 0, 123946 0, 123947 0, 123948 0, 123949 0, 123950 0, 123951 0, 123952 0, 123953 0, 123954 0, 123955 0, 123956 0, 123957 0, 123958 0, 123959 0, 123960 0, 123961 0, 123962 0, 123963 0, 123964 0, 123965 0, 123966 0, 123967 0, 123968 0, 123969 0, 123970 0, 123971 0, 123972 0, 123973 0, 123974 0, 123975 0, 123976 0, 123977 0, 123978 0, 123979 0, 123980 0, 123981 0, 123982 0, 123983 0, 123984 0, 123985 0, 123986 0, 123987 0, 123988 0, 123989 0, 123990 0, 123991 0, 123992 0, 123993 0, 123994 0, 123995 0, 123996 0, 123997 0, 123998 0, 123999 0, 124000 0, 124001 0, 124002 0, 124003 0, 124004 0, 124005 0, 124006 0, 124007 0, 124008 0, 124009 0, 124010 0, 124011 0, 124012 0, 124013 0, 124014 0, 124015 0, 124016 0, 124017 0, 124018 0, 124019 0, 124020 0, 124021 0, 124022 0, 124023 0, 124024 0, 124025 0, 124026 0, 124027 0, 124028 0, 124029 0, 124030 0, 124031 0, 124032 0, 124033 0, 124034 0, 124035 0, 124036 0, 124037 0, 124038 0, 124039 0, 124040 0, 124041 0, 124042 0, 124043 0, 124044 0, 124045 0, 124046 0, 124047 0, 124048 0, 124049 0, 124050 0, 124051 0, 124052 0, 124053 0, 124054 0, 124055 0, 124056 0, 124057 0, 124058 0, 124059 0, 124060 0, 124061 0, 124062 0, 124063 0, 124064 0, 124065 0, 124066 0, 124067 0, 124068 0, 124069 0, 124070 0, 124071 0, 124072 0, 124073 0, 124074 0, 124075 0, 124076 0, 124077 0, 124078 0, 124079 0, 124080 0, 124081 0, 124082 0, 124083 0, 124084 0, 124085 0, 124086 0, 124087 0, 124088 0, 124089 0, 124090 0, 124091 0, 124092 0, 124093 0, 124094 0, 124095 0, 124096 0, 124097 0, 124098 0, 124099 0, 124100 0, 124101 0, 124102 0, 124103 0, 124104 0, 124105 0, 124106 0, 124107 0, 124108 0, 124109 0, 124110 0, 124111 0, 124112 0, 124113 0, 124114 0, 124115 0, 124116 0, 124117 0, 124118 0, 124119 0, 124120 0, 124121 0, 124122 0, 124123 0, 124124 0, 124125 0, 124126 0, 124127 0, 124128 0, 124129 0, 124130 0, 124131 0, 124132 0, 124133 0, 124134 0, 124135 0, 124136 0, 124137 0, 124138 0, 124139 0, 124140 0, 124141 0, 124142 0, 124143 0, 124144 0, 124145 0, 124146 0, 124147 0, 124148 0, 124149 0, 124150 0, 124151 0, 124152 0, 124153 0, 124154 0, 124155 0, 124156 0, 124157 0, 124158 0, 124159 0, 124160 0, 124161 0, 124162 0, 124163 0, 124164 0, 124165 0, 124166 0, 124167 0, 124168 0, 124169 0, 124170 0, 124171 0, 124172 0, 124173 0, 124174 0, 124175 0, 124176 0, 124177 0, 124178 0, 124179 0, 124180 0, 124181 0, 124182 0, 124183 0, 124184 0, 124185 0, 124186 0, 124187 0, 124188 0, 124189 0, 124190 0, 124191 0, 124192 0, 124193 0, 124194 0, 124195 0, 124196 0, 124197 0, 124198 0, 124199 0, 124200 0, 124201 0, 124202 0, 124203 0, 124204 0, 124205 0, 124206 0, 124207 0, 124208 0, 124209 0, 124210 0, 124211 0, 124212 0, 124213 0, 124214 0, 124215 0, 124216 0, 124217 0, 124218 0, 124219 0, 124220 0, 124221 0, 124222 0, 124223 0, 124224 0, 124225 0, 124226 0, 124227 0, 124228 0, 124229 0, 124230 0, 124231 0, 124232 0, 124233 0, 124234 0, 124235 0, 124236 0, 124237 0, 124238 0, 124239 0, 124240 0, 124241 0, 124242 0, 124243 0, 124244 0, 124245 0, 124246 0, 124247 0, 124248 0, 124249 0, 124250 0, 124251 0, 124252 0, 124253 0, 124254 0, 124255 0, 124256 0, 124257 0, 124258 0, 124259 0, 124260 0, 124261 0, 124262 0, 124263 0, 124264 0, 124265 0, 124266 0, 124267 0, 124268 0, 124269 0, 124270 0, 124271 0, 124272 0, 124273 0, 124274 0, 124275 0, 124276 0, 124277 0, 124278 0, 124279 0, 124280 0, 124281 0, 124282 0, 124283 0, 124284 0, 124285 0, 124286 0, 124287 0, 124288 0, 124289 0, 124290 0, 124291 0, 124292 0, 124293 0, 124294 0, 124295 0, 124296 0, 124297 0, 124298 0, 124299 0, 124300 0, 124301 0, 124302 0, 124303 0, 124304 0, 124305 0, 124306 0, 124307 0, 124308 0, 124309 0, 124310 0, 124311 0, 124312 0, 124313 0, 124314 0, 124315 0, 124316 0, 124317 0, 124318 0, 124319 0, 124320 0, 124321 0, 124322 0, 124323 0, 124324 0, 124325 0, 124326 0, 124327 0, 124328 0, 124329 0, 124330 0, 124331 0, 124332 0, 124333 0, 124334 0, 124335 0, 124336 0, 124337 0, 124338 0, 124339 0, 124340 0, 124341 0, 124342 0, 124343 0, 124344 0, 124345 0, 124346 0, 124347 0, 124348 0, 124349 0, 124350 0, 124351 0, 124352 0, 124353 0, 124354 0, 124355 0, 124356 0, 124357 0, 124358 0, 124359 0, 124360 0, 124361 0, 124362 0, 124363 0, 124364 0, 124365 0, 124366 0, 124367 0, 124368 0, 124369 0, 124370 0, 124371 0, 124372 0, 124373 0, 124374 0, 124375 0, 124376 0, 124377 0, 124378 0, 124379 0, 124380 0, 124381 0, 124382 0, 124383 0, 124384 0, 124385 0, 124386 0, 124387 0, 124388 0, 124389 0, 124390 0, 124391 0, 124392 0, 124393 0, 124394 0, 124395 0, 124396 0, 124397 0, 124398 0, 124399 0, 124400 0, 124401 0, 124402 0, 124403 0, 124404 0, 124405 0, 124406 0, 124407 0, 124408 0, 124409 0, 124410 0, 124411 0, 124412 0, 124413 0, 124414 0, 124415 0, 124416 0, 124417 0, 124418 0, 124419 0, 124420 0, 124421 0, 124422 0, 124423 0, 124424 0, 124425 0, 124426 0, 124427 0, 124428 0, 124429 0, 124430 0, 124431 0, 124432 0, 124433 0, 124434 0, 124435 0, 124436 0, 124437 0, 124438 0, 124439 0, 124440 0, 124441 0, 124442 0, 124443 0, 124444 0, 124445 0, 124446 0, 124447 0, 124448 0, 124449 0, 124450 0, 124451 0, 124452 0, 124453 0, 124454 0, 124455 0, 124456 0, 124457 0, 124458 0, 124459 0, 124460 0, 124461 0, 124462 0, 124463 0, 124464 0, 124465 0, 124466 0, 124467 0, 124468 0, 124469 0, 124470 0, 124471 0, 124472 0, 124473 0, 124474 0, 124475 0, 124476 0, 124477 0, 124478 0, 124479 0, 124480 0, 124481 0, 124482 0, 124483 0, 124484 0, 124485 0, 124486 0, 124487 0, 124488 0, 124489 0, 124490 0, 124491 0, 124492 0, 124493 0, 124494 0, 124495 0, 124496 0, 124497 0, 124498 0, 124499 0, 124500 0, 124501 0, 124502 0, 124503 0, 124504 0, 124505 0, 124506 0, 124507 0, 124508 0, 124509 0, 124510 0, 124511 0, 124512 0, 124513 0, 124514 0, 124515 0, 124516 0, 124517 0, 124518 0, 124519 0, 124520 0, 124521 0, 124522 0, 124523 0, 124524 0, 124525 0, 124526 0, 124527 0, 124528 0, 124529 0, 124530 0, 124531 0, 124532 0, 124533 0, 124534 0, 124535 0, 124536 0, 124537 0, 124538 0, 124539 0, 124540 0, 124541 0, 124542 0, 124543 0, 124544 0, 124545 0, 124546 0, 124547 0, 124548 0, 124549 0, 124550 0, 124551 0, 124552 0, 124553 0, 124554 0, 124555 0, 124556 0, 124557 0, 124558 0, 124559 0, 124560 0, 124561 0, 124562 0, 124563 0, 124564 0, 124565 0, 124566 0, 124567 0, 124568 0, 124569 0, 124570 0, 124571 0, 124572 0, 124573 0, 124574 0, 124575 0, 124576 0, 124577 0, 124578 0, 124579 0, 124580 0, 124581 0, 124582 0, 124583 0, 124584 0, 124585 0, 124586 0, 124587 0, 124588 0, 124589 0, 124590 0, 124591 0, 124592 0, 124593 0, 124594 0, 124595 0, 124596 0, 124597 0, 124598 0, 124599 0, 124600 0, 124601 0, 124602 0, 124603 0, 124604 0, 124605 0, 124606 0, 124607 0, 124608 0, 124609 0, 124610 0, 124611 0, 124612 0, 124613 0, 124614 0, 124615 0, 124616 0, 124617 0, 124618 0, 124619 0, 124620 0, 124621 0, 124622 0, 124623 0, 124624 0, 124625 0, 124626 0, 124627 0, 124628 0, 124629 0, 124630 0, 124631 0, 124632 0, 124633 0, 124634 0, 124635 0, 124636 0, 124637 0, 124638 0, 124639 0, 124640 0, 124641 0, 124642 0, 124643 0, 124644 0, 124645 0, 124646 0, 124647 0, 124648 0, 124649 0, 124650 0, 124651 0, 124652 0, 124653 0, 124654 0, 124655 0, 124656 0, 124657 0, 124658 0, 124659 0, 124660 0, 124661 0, 124662 0, 124663 0, 124664 0, 124665 0, 124666 0, 124667 0, 124668 0, 124669 0, 124670 0, 124671 0, 124672 0, 124673 0, 124674 0, 124675 0, 124676 0, 124677 0, 124678 0, 124679 0, 124680 0, 124681 0, 124682 0, 124683 0, 124684 0, 124685 0, 124686 0, 124687 0, 124688 0, 124689 0, 124690 0, 124691 0, 124692 0, 124693 0, 124694 0, 124695 0, 124696 0, 124697 0, 124698 0, 124699 0, 124700 0, 124701 0, 124702 0, 124703 0, 124704 0, 124705 0, 124706 0, 124707 0, 124708 0, 124709 0, 124710 0, 124711 0, 124712 0, 124713 0, 124714 0, 124715 0, 124716 0, 124717 0, 124718 0, 124719 0, 124720 0, 124721 Implicit_Field_ar0_get, 124722 Implicit_Field_ar4_get, 124723 Implicit_Field_ar8_get, 124724 Implicit_Field_ar12_get, 124725 Implicit_Field_bt16_get, 124726 Implicit_Field_bs16_get, 124727 Implicit_Field_br16_get, 124728 Implicit_Field_brall_get 124729}; 124730 124731static xtensa_set_field_fn 124732Slot_pq_slot1_set_field_fns[] = { 124733 0, 124734 0, 124735 0, 124736 0, 124737 0, 124738 0, 124739 0, 124740 0, 124741 0, 124742 0, 124743 0, 124744 0, 124745 0, 124746 0, 124747 0, 124748 0, 124749 0, 124750 0, 124751 0, 124752 0, 124753 0, 124754 0, 124755 0, 124756 0, 124757 0, 124758 0, 124759 0, 124760 0, 124761 0, 124762 0, 124763 0, 124764 0, 124765 0, 124766 0, 124767 0, 124768 0, 124769 0, 124770 0, 124771 0, 124772 0, 124773 0, 124774 0, 124775 0, 124776 0, 124777 0, 124778 0, 124779 0, 124780 0, 124781 0, 124782 0, 124783 0, 124784 0, 124785 0, 124786 0, 124787 0, 124788 0, 124789 0, 124790 0, 124791 0, 124792 0, 124793 0, 124794 0, 124795 0, 124796 0, 124797 0, 124798 0, 124799 Field_dsp340050b49a6c_fld2049_Slot_pq_slot1_set, 124800 Field_dsp340050b49a6c_fld2050_Slot_pq_slot1_set, 124801 0, 124802 0, 124803 0, 124804 0, 124805 0, 124806 0, 124807 0, 124808 0, 124809 0, 124810 0, 124811 0, 124812 0, 124813 0, 124814 0, 124815 0, 124816 0, 124817 0, 124818 0, 124819 0, 124820 0, 124821 0, 124822 0, 124823 0, 124824 0, 124825 0, 124826 0, 124827 0, 124828 0, 124829 0, 124830 0, 124831 0, 124832 0, 124833 0, 124834 0, 124835 0, 124836 0, 124837 0, 124838 0, 124839 0, 124840 0, 124841 0, 124842 0, 124843 0, 124844 0, 124845 0, 124846 0, 124847 0, 124848 0, 124849 0, 124850 0, 124851 0, 124852 0, 124853 0, 124854 0, 124855 0, 124856 0, 124857 0, 124858 0, 124859 0, 124860 0, 124861 0, 124862 0, 124863 0, 124864 0, 124865 0, 124866 0, 124867 0, 124868 0, 124869 0, 124870 0, 124871 0, 124872 0, 124873 0, 124874 0, 124875 0, 124876 0, 124877 0, 124878 0, 124879 0, 124880 0, 124881 0, 124882 0, 124883 0, 124884 0, 124885 0, 124886 0, 124887 0, 124888 0, 124889 0, 124890 0, 124891 0, 124892 0, 124893 0, 124894 0, 124895 0, 124896 0, 124897 0, 124898 0, 124899 0, 124900 0, 124901 0, 124902 0, 124903 0, 124904 0, 124905 0, 124906 0, 124907 0, 124908 0, 124909 0, 124910 0, 124911 0, 124912 0, 124913 0, 124914 0, 124915 0, 124916 0, 124917 0, 124918 0, 124919 0, 124920 0, 124921 0, 124922 0, 124923 0, 124924 0, 124925 0, 124926 0, 124927 0, 124928 0, 124929 0, 124930 0, 124931 0, 124932 0, 124933 0, 124934 0, 124935 0, 124936 0, 124937 0, 124938 0, 124939 0, 124940 0, 124941 0, 124942 0, 124943 0, 124944 0, 124945 0, 124946 0, 124947 0, 124948 0, 124949 0, 124950 0, 124951 0, 124952 0, 124953 0, 124954 0, 124955 0, 124956 0, 124957 0, 124958 0, 124959 0, 124960 0, 124961 0, 124962 0, 124963 0, 124964 0, 124965 0, 124966 0, 124967 0, 124968 0, 124969 0, 124970 0, 124971 0, 124972 0, 124973 0, 124974 0, 124975 0, 124976 0, 124977 0, 124978 0, 124979 0, 124980 0, 124981 0, 124982 0, 124983 0, 124984 0, 124985 0, 124986 0, 124987 0, 124988 0, 124989 0, 124990 0, 124991 0, 124992 0, 124993 0, 124994 0, 124995 0, 124996 0, 124997 0, 124998 0, 124999 0, 125000 0, 125001 0, 125002 0, 125003 0, 125004 0, 125005 0, 125006 0, 125007 0, 125008 0, 125009 0, 125010 0, 125011 0, 125012 0, 125013 0, 125014 0, 125015 0, 125016 0, 125017 0, 125018 0, 125019 0, 125020 0, 125021 0, 125022 0, 125023 0, 125024 0, 125025 0, 125026 0, 125027 0, 125028 0, 125029 0, 125030 0, 125031 0, 125032 0, 125033 0, 125034 0, 125035 0, 125036 0, 125037 0, 125038 0, 125039 0, 125040 0, 125041 0, 125042 0, 125043 0, 125044 0, 125045 0, 125046 0, 125047 0, 125048 0, 125049 0, 125050 0, 125051 0, 125052 0, 125053 0, 125054 0, 125055 0, 125056 0, 125057 0, 125058 0, 125059 0, 125060 0, 125061 0, 125062 0, 125063 0, 125064 0, 125065 0, 125066 0, 125067 0, 125068 0, 125069 0, 125070 0, 125071 0, 125072 0, 125073 0, 125074 0, 125075 0, 125076 0, 125077 0, 125078 0, 125079 0, 125080 0, 125081 0, 125082 0, 125083 0, 125084 0, 125085 0, 125086 0, 125087 0, 125088 0, 125089 0, 125090 0, 125091 0, 125092 0, 125093 0, 125094 0, 125095 0, 125096 0, 125097 0, 125098 0, 125099 0, 125100 0, 125101 0, 125102 0, 125103 0, 125104 0, 125105 0, 125106 0, 125107 0, 125108 0, 125109 0, 125110 0, 125111 0, 125112 0, 125113 0, 125114 0, 125115 0, 125116 0, 125117 0, 125118 0, 125119 0, 125120 0, 125121 0, 125122 0, 125123 0, 125124 0, 125125 0, 125126 0, 125127 0, 125128 0, 125129 0, 125130 0, 125131 0, 125132 0, 125133 0, 125134 0, 125135 0, 125136 0, 125137 0, 125138 0, 125139 Field_dsp340050b49a6c_fld2026_Slot_pq_slot1_set, 125140 Field_dsp340050b49a6c_fld2031_Slot_pq_slot1_set, 125141 0, 125142 0, 125143 0, 125144 0, 125145 0, 125146 0, 125147 0, 125148 0, 125149 0, 125150 0, 125151 0, 125152 0, 125153 0, 125154 0, 125155 0, 125156 0, 125157 0, 125158 0, 125159 0, 125160 0, 125161 0, 125162 0, 125163 0, 125164 0, 125165 0, 125166 0, 125167 0, 125168 0, 125169 0, 125170 0, 125171 0, 125172 0, 125173 0, 125174 0, 125175 0, 125176 0, 125177 0, 125178 0, 125179 0, 125180 0, 125181 0, 125182 0, 125183 0, 125184 0, 125185 0, 125186 0, 125187 0, 125188 0, 125189 0, 125190 0, 125191 0, 125192 0, 125193 0, 125194 0, 125195 0, 125196 0, 125197 0, 125198 0, 125199 0, 125200 0, 125201 0, 125202 0, 125203 0, 125204 0, 125205 0, 125206 0, 125207 0, 125208 0, 125209 0, 125210 0, 125211 0, 125212 0, 125213 0, 125214 0, 125215 0, 125216 0, 125217 0, 125218 0, 125219 0, 125220 0, 125221 0, 125222 0, 125223 0, 125224 0, 125225 0, 125226 0, 125227 0, 125228 0, 125229 0, 125230 0, 125231 0, 125232 0, 125233 0, 125234 0, 125235 0, 125236 0, 125237 0, 125238 0, 125239 0, 125240 0, 125241 0, 125242 0, 125243 0, 125244 0, 125245 0, 125246 0, 125247 0, 125248 0, 125249 0, 125250 0, 125251 0, 125252 0, 125253 0, 125254 0, 125255 0, 125256 0, 125257 0, 125258 0, 125259 0, 125260 0, 125261 0, 125262 0, 125263 0, 125264 0, 125265 0, 125266 0, 125267 0, 125268 0, 125269 0, 125270 0, 125271 0, 125272 0, 125273 0, 125274 0, 125275 0, 125276 0, 125277 0, 125278 0, 125279 0, 125280 0, 125281 0, 125282 0, 125283 0, 125284 0, 125285 0, 125286 0, 125287 0, 125288 0, 125289 0, 125290 0, 125291 0, 125292 0, 125293 0, 125294 0, 125295 0, 125296 0, 125297 0, 125298 0, 125299 0, 125300 0, 125301 0, 125302 0, 125303 0, 125304 0, 125305 0, 125306 0, 125307 0, 125308 0, 125309 0, 125310 0, 125311 0, 125312 0, 125313 0, 125314 0, 125315 0, 125316 0, 125317 0, 125318 0, 125319 0, 125320 0, 125321 0, 125322 0, 125323 0, 125324 0, 125325 0, 125326 0, 125327 0, 125328 0, 125329 0, 125330 0, 125331 0, 125332 0, 125333 0, 125334 0, 125335 0, 125336 0, 125337 0, 125338 0, 125339 0, 125340 0, 125341 0, 125342 0, 125343 0, 125344 0, 125345 0, 125346 0, 125347 0, 125348 0, 125349 0, 125350 0, 125351 0, 125352 0, 125353 0, 125354 0, 125355 0, 125356 0, 125357 0, 125358 0, 125359 0, 125360 0, 125361 0, 125362 0, 125363 0, 125364 0, 125365 0, 125366 0, 125367 0, 125368 0, 125369 0, 125370 0, 125371 0, 125372 0, 125373 0, 125374 0, 125375 0, 125376 0, 125377 0, 125378 0, 125379 0, 125380 0, 125381 0, 125382 0, 125383 0, 125384 0, 125385 0, 125386 0, 125387 0, 125388 0, 125389 0, 125390 0, 125391 0, 125392 0, 125393 0, 125394 0, 125395 0, 125396 0, 125397 0, 125398 0, 125399 0, 125400 0, 125401 0, 125402 0, 125403 0, 125404 0, 125405 0, 125406 0, 125407 0, 125408 0, 125409 0, 125410 0, 125411 0, 125412 0, 125413 0, 125414 0, 125415 0, 125416 0, 125417 0, 125418 0, 125419 0, 125420 0, 125421 0, 125422 0, 125423 0, 125424 0, 125425 0, 125426 0, 125427 0, 125428 0, 125429 0, 125430 0, 125431 0, 125432 0, 125433 0, 125434 0, 125435 0, 125436 0, 125437 0, 125438 0, 125439 0, 125440 0, 125441 0, 125442 0, 125443 0, 125444 0, 125445 0, 125446 0, 125447 0, 125448 0, 125449 0, 125450 0, 125451 0, 125452 0, 125453 0, 125454 0, 125455 0, 125456 0, 125457 0, 125458 0, 125459 0, 125460 0, 125461 0, 125462 0, 125463 0, 125464 0, 125465 0, 125466 0, 125467 0, 125468 0, 125469 0, 125470 0, 125471 0, 125472 0, 125473 0, 125474 0, 125475 0, 125476 0, 125477 0, 125478 0, 125479 0, 125480 0, 125481 0, 125482 0, 125483 0, 125484 0, 125485 0, 125486 0, 125487 0, 125488 0, 125489 0, 125490 0, 125491 0, 125492 0, 125493 0, 125494 0, 125495 0, 125496 0, 125497 0, 125498 0, 125499 0, 125500 0, 125501 0, 125502 0, 125503 0, 125504 0, 125505 0, 125506 0, 125507 0, 125508 0, 125509 0, 125510 0, 125511 0, 125512 0, 125513 0, 125514 0, 125515 0, 125516 0, 125517 0, 125518 0, 125519 0, 125520 0, 125521 0, 125522 0, 125523 0, 125524 0, 125525 0, 125526 0, 125527 0, 125528 0, 125529 0, 125530 0, 125531 0, 125532 0, 125533 0, 125534 0, 125535 0, 125536 0, 125537 0, 125538 0, 125539 0, 125540 0, 125541 0, 125542 0, 125543 0, 125544 0, 125545 0, 125546 0, 125547 0, 125548 0, 125549 0, 125550 0, 125551 0, 125552 0, 125553 0, 125554 0, 125555 0, 125556 0, 125557 0, 125558 0, 125559 0, 125560 0, 125561 0, 125562 0, 125563 0, 125564 0, 125565 0, 125566 0, 125567 0, 125568 0, 125569 0, 125570 0, 125571 0, 125572 0, 125573 0, 125574 0, 125575 0, 125576 0, 125577 0, 125578 0, 125579 0, 125580 0, 125581 0, 125582 0, 125583 0, 125584 0, 125585 0, 125586 0, 125587 Field_op0_s10_Slot_pq_slot1_set, 125588 Field_dsp340050b49a6c_fld2825pq_slot1_Slot_pq_slot1_set, 125589 Field_dsp340050b49a6c_fld2826pq_slot1_Slot_pq_slot1_set, 125590 Field_dsp340050b49a6c_fld3761pq_slot1_Slot_pq_slot1_set, 125591 0, 125592 0, 125593 0, 125594 0, 125595 0, 125596 0, 125597 0, 125598 0, 125599 0, 125600 0, 125601 0, 125602 0, 125603 0, 125604 0, 125605 0, 125606 0, 125607 0, 125608 0, 125609 0, 125610 0, 125611 0, 125612 0, 125613 0, 125614 0, 125615 0, 125616 0, 125617 0, 125618 0, 125619 0, 125620 0, 125621 0, 125622 0, 125623 0, 125624 0, 125625 0, 125626 0, 125627 0, 125628 0, 125629 0, 125630 0, 125631 0, 125632 0, 125633 0, 125634 0, 125635 0, 125636 0, 125637 0, 125638 0, 125639 0, 125640 0, 125641 0, 125642 0, 125643 0, 125644 0, 125645 0, 125646 0, 125647 0, 125648 0, 125649 0, 125650 0, 125651 0, 125652 0, 125653 0, 125654 0, 125655 0, 125656 0, 125657 0, 125658 0, 125659 0, 125660 0, 125661 0, 125662 0, 125663 0, 125664 0, 125665 0, 125666 0, 125667 0, 125668 0, 125669 0, 125670 0, 125671 0, 125672 0, 125673 0, 125674 0, 125675 0, 125676 0, 125677 0, 125678 0, 125679 0, 125680 0, 125681 0, 125682 0, 125683 0, 125684 0, 125685 0, 125686 0, 125687 0, 125688 0, 125689 0, 125690 0, 125691 0, 125692 0, 125693 0, 125694 0, 125695 0, 125696 0, 125697 0, 125698 0, 125699 0, 125700 0, 125701 0, 125702 0, 125703 0, 125704 0, 125705 0, 125706 0, 125707 0, 125708 0, 125709 0, 125710 0, 125711 0, 125712 0, 125713 0, 125714 0, 125715 0, 125716 0, 125717 0, 125718 0, 125719 0, 125720 0, 125721 0, 125722 0, 125723 0, 125724 0, 125725 0, 125726 0, 125727 0, 125728 0, 125729 0, 125730 0, 125731 0, 125732 0, 125733 0, 125734 0, 125735 0, 125736 0, 125737 0, 125738 0, 125739 0, 125740 0, 125741 0, 125742 0, 125743 0, 125744 0, 125745 0, 125746 0, 125747 0, 125748 0, 125749 0, 125750 0, 125751 0, 125752 0, 125753 0, 125754 0, 125755 0, 125756 0, 125757 0, 125758 0, 125759 0, 125760 0, 125761 0, 125762 0, 125763 0, 125764 0, 125765 0, 125766 0, 125767 0, 125768 0, 125769 0, 125770 0, 125771 0, 125772 0, 125773 0, 125774 0, 125775 0, 125776 0, 125777 0, 125778 0, 125779 0, 125780 0, 125781 0, 125782 0, 125783 0, 125784 0, 125785 0, 125786 0, 125787 0, 125788 0, 125789 0, 125790 0, 125791 0, 125792 0, 125793 0, 125794 0, 125795 0, 125796 0, 125797 0, 125798 0, 125799 0, 125800 0, 125801 0, 125802 0, 125803 0, 125804 0, 125805 0, 125806 0, 125807 0, 125808 0, 125809 0, 125810 0, 125811 0, 125812 0, 125813 0, 125814 0, 125815 0, 125816 0, 125817 0, 125818 0, 125819 0, 125820 0, 125821 0, 125822 0, 125823 0, 125824 0, 125825 0, 125826 0, 125827 0, 125828 0, 125829 0, 125830 0, 125831 0, 125832 0, 125833 0, 125834 0, 125835 0, 125836 0, 125837 0, 125838 0, 125839 0, 125840 0, 125841 0, 125842 0, 125843 0, 125844 0, 125845 0, 125846 0, 125847 0, 125848 0, 125849 0, 125850 0, 125851 0, 125852 0, 125853 0, 125854 0, 125855 0, 125856 0, 125857 0, 125858 0, 125859 0, 125860 0, 125861 0, 125862 0, 125863 0, 125864 0, 125865 0, 125866 0, 125867 0, 125868 0, 125869 0, 125870 0, 125871 0, 125872 0, 125873 0, 125874 0, 125875 0, 125876 0, 125877 0, 125878 0, 125879 0, 125880 0, 125881 0, 125882 0, 125883 0, 125884 0, 125885 0, 125886 0, 125887 0, 125888 0, 125889 0, 125890 0, 125891 0, 125892 0, 125893 0, 125894 0, 125895 0, 125896 0, 125897 0, 125898 0, 125899 0, 125900 0, 125901 0, 125902 0, 125903 0, 125904 0, 125905 0, 125906 0, 125907 0, 125908 0, 125909 0, 125910 0, 125911 0, 125912 0, 125913 0, 125914 0, 125915 0, 125916 0, 125917 0, 125918 0, 125919 0, 125920 0, 125921 0, 125922 0, 125923 0, 125924 0, 125925 0, 125926 0, 125927 0, 125928 0, 125929 0, 125930 0, 125931 0, 125932 0, 125933 0, 125934 0, 125935 0, 125936 0, 125937 0, 125938 0, 125939 0, 125940 0, 125941 0, 125942 0, 125943 0, 125944 0, 125945 0, 125946 0, 125947 0, 125948 0, 125949 0, 125950 0, 125951 0, 125952 0, 125953 0, 125954 0, 125955 0, 125956 0, 125957 0, 125958 0, 125959 0, 125960 0, 125961 0, 125962 0, 125963 0, 125964 0, 125965 0, 125966 0, 125967 0, 125968 0, 125969 0, 125970 0, 125971 0, 125972 0, 125973 0, 125974 0, 125975 0, 125976 0, 125977 0, 125978 0, 125979 0, 125980 0, 125981 0, 125982 0, 125983 0, 125984 0, 125985 0, 125986 0, 125987 0, 125988 0, 125989 0, 125990 0, 125991 0, 125992 0, 125993 0, 125994 0, 125995 0, 125996 0, 125997 0, 125998 0, 125999 0, 126000 0, 126001 0, 126002 0, 126003 0, 126004 0, 126005 0, 126006 0, 126007 0, 126008 0, 126009 0, 126010 0, 126011 0, 126012 0, 126013 0, 126014 0, 126015 0, 126016 0, 126017 0, 126018 0, 126019 0, 126020 0, 126021 0, 126022 0, 126023 0, 126024 0, 126025 0, 126026 0, 126027 0, 126028 0, 126029 0, 126030 0, 126031 0, 126032 0, 126033 0, 126034 0, 126035 0, 126036 0, 126037 0, 126038 0, 126039 0, 126040 0, 126041 0, 126042 0, 126043 0, 126044 0, 126045 0, 126046 0, 126047 0, 126048 0, 126049 0, 126050 0, 126051 0, 126052 0, 126053 0, 126054 0, 126055 0, 126056 0, 126057 0, 126058 0, 126059 0, 126060 0, 126061 0, 126062 0, 126063 0, 126064 0, 126065 0, 126066 0, 126067 0, 126068 0, 126069 0, 126070 0, 126071 0, 126072 0, 126073 0, 126074 0, 126075 0, 126076 0, 126077 0, 126078 0, 126079 0, 126080 0, 126081 0, 126082 0, 126083 0, 126084 0, 126085 0, 126086 0, 126087 0, 126088 0, 126089 0, 126090 0, 126091 0, 126092 0, 126093 0, 126094 0, 126095 0, 126096 0, 126097 0, 126098 0, 126099 0, 126100 0, 126101 0, 126102 0, 126103 0, 126104 0, 126105 0, 126106 0, 126107 0, 126108 0, 126109 0, 126110 0, 126111 0, 126112 0, 126113 0, 126114 0, 126115 0, 126116 0, 126117 0, 126118 0, 126119 0, 126120 0, 126121 0, 126122 0, 126123 0, 126124 0, 126125 0, 126126 0, 126127 0, 126128 0, 126129 0, 126130 0, 126131 0, 126132 0, 126133 0, 126134 0, 126135 0, 126136 0, 126137 0, 126138 0, 126139 0, 126140 0, 126141 0, 126142 0, 126143 0, 126144 0, 126145 0, 126146 0, 126147 0, 126148 0, 126149 0, 126150 0, 126151 0, 126152 0, 126153 0, 126154 0, 126155 0, 126156 0, 126157 0, 126158 0, 126159 0, 126160 0, 126161 0, 126162 0, 126163 0, 126164 0, 126165 0, 126166 0, 126167 0, 126168 0, 126169 0, 126170 0, 126171 0, 126172 0, 126173 0, 126174 0, 126175 0, 126176 0, 126177 0, 126178 0, 126179 0, 126180 0, 126181 0, 126182 0, 126183 0, 126184 0, 126185 0, 126186 0, 126187 0, 126188 0, 126189 0, 126190 0, 126191 0, 126192 0, 126193 0, 126194 0, 126195 0, 126196 0, 126197 0, 126198 0, 126199 0, 126200 0, 126201 0, 126202 0, 126203 0, 126204 0, 126205 0, 126206 0, 126207 0, 126208 0, 126209 0, 126210 0, 126211 0, 126212 0, 126213 0, 126214 0, 126215 0, 126216 0, 126217 0, 126218 0, 126219 0, 126220 0, 126221 0, 126222 0, 126223 0, 126224 0, 126225 0, 126226 0, 126227 0, 126228 0, 126229 0, 126230 0, 126231 0, 126232 0, 126233 0, 126234 0, 126235 0, 126236 0, 126237 0, 126238 0, 126239 0, 126240 0, 126241 0, 126242 0, 126243 0, 126244 0, 126245 0, 126246 0, 126247 0, 126248 0, 126249 0, 126250 0, 126251 0, 126252 0, 126253 0, 126254 0, 126255 0, 126256 0, 126257 0, 126258 0, 126259 0, 126260 0, 126261 0, 126262 0, 126263 0, 126264 0, 126265 0, 126266 0, 126267 0, 126268 0, 126269 0, 126270 0, 126271 0, 126272 0, 126273 0, 126274 0, 126275 0, 126276 0, 126277 0, 126278 0, 126279 0, 126280 0, 126281 0, 126282 0, 126283 0, 126284 0, 126285 0, 126286 0, 126287 0, 126288 0, 126289 0, 126290 0, 126291 0, 126292 0, 126293 0, 126294 0, 126295 0, 126296 0, 126297 0, 126298 0, 126299 0, 126300 0, 126301 0, 126302 0, 126303 0, 126304 0, 126305 0, 126306 0, 126307 0, 126308 0, 126309 0, 126310 0, 126311 0, 126312 0, 126313 0, 126314 0, 126315 0, 126316 0, 126317 0, 126318 0, 126319 0, 126320 0, 126321 0, 126322 0, 126323 0, 126324 0, 126325 0, 126326 0, 126327 0, 126328 0, 126329 0, 126330 0, 126331 0, 126332 0, 126333 0, 126334 0, 126335 0, 126336 0, 126337 0, 126338 0, 126339 0, 126340 0, 126341 0, 126342 0, 126343 0, 126344 0, 126345 0, 126346 0, 126347 0, 126348 0, 126349 0, 126350 0, 126351 0, 126352 0, 126353 0, 126354 0, 126355 0, 126356 0, 126357 0, 126358 0, 126359 0, 126360 0, 126361 0, 126362 0, 126363 0, 126364 0, 126365 0, 126366 0, 126367 0, 126368 0, 126369 0, 126370 0, 126371 0, 126372 0, 126373 0, 126374 0, 126375 0, 126376 0, 126377 0, 126378 0, 126379 0, 126380 0, 126381 0, 126382 0, 126383 0, 126384 0, 126385 0, 126386 0, 126387 0, 126388 0, 126389 0, 126390 0, 126391 0, 126392 0, 126393 0, 126394 0, 126395 0, 126396 0, 126397 0, 126398 0, 126399 0, 126400 0, 126401 0, 126402 0, 126403 0, 126404 0, 126405 0, 126406 0, 126407 0, 126408 0, 126409 0, 126410 0, 126411 0, 126412 0, 126413 0, 126414 0, 126415 0, 126416 0, 126417 0, 126418 0, 126419 0, 126420 0, 126421 0, 126422 0, 126423 0, 126424 0, 126425 0, 126426 0, 126427 0, 126428 0, 126429 0, 126430 0, 126431 0, 126432 0, 126433 0, 126434 0, 126435 0, 126436 0, 126437 0, 126438 0, 126439 0, 126440 0, 126441 0, 126442 0, 126443 0, 126444 0, 126445 0, 126446 0, 126447 0, 126448 0, 126449 0, 126450 0, 126451 0, 126452 0, 126453 0, 126454 0, 126455 0, 126456 0, 126457 0, 126458 Implicit_Field_set, 126459 Implicit_Field_set, 126460 Implicit_Field_set, 126461 Implicit_Field_set, 126462 Implicit_Field_set, 126463 Implicit_Field_set, 126464 Implicit_Field_set, 126465 Implicit_Field_set 126466}; 126467 126468static xtensa_get_field_fn 126469Slot_pq_slot0_get_field_fns[] = { 126470 Field_t_Slot_pq_slot0_get, 126471 0, 126472 0, 126473 0, 126474 0, 126475 Field_s_Slot_pq_slot0_get, 126476 0, 126477 0, 126478 0, 126479 0, 126480 0, 126481 0, 126482 0, 126483 Field_op2_Slot_pq_slot0_get, 126484 Field_r_Slot_pq_slot0_get, 126485 0, 126486 0, 126487 Field_sae_Slot_pq_slot0_get, 126488 Field_sal_Slot_pq_slot0_get, 126489 Field_sargt_Slot_pq_slot0_get, 126490 0, 126491 Field_sas_Slot_pq_slot0_get, 126492 0, 126493 0, 126494 0, 126495 0, 126496 0, 126497 0, 126498 0, 126499 0, 126500 0, 126501 0, 126502 0, 126503 Field_imm6_Slot_pq_slot0_get, 126504 Field_imm7_Slot_pq_slot0_get, 126505 0, 126506 0, 126507 0, 126508 0, 126509 Field_s4_Slot_pq_slot0_get, 126510 0, 126511 0, 126512 Field_s8_Slot_pq_slot0_get, 126513 0, 126514 0, 126515 0, 126516 0, 126517 0, 126518 0, 126519 Field_dsp340050b49a6c_fld2029_Slot_pq_slot0_get, 126520 Field_dsp340050b49a6c_fld2030_Slot_pq_slot0_get, 126521 Field_dsp340050b49a6c_fld2032_Slot_pq_slot0_get, 126522 Field_dsp340050b49a6c_fld2035_Slot_pq_slot0_get, 126523 Field_dsp340050b49a6c_fld2036_Slot_pq_slot0_get, 126524 Field_dsp340050b49a6c_fld2037_Slot_pq_slot0_get, 126525 Field_dsp340050b49a6c_fld2038_Slot_pq_slot0_get, 126526 0, 126527 Field_dsp340050b49a6c_fld2040_Slot_pq_slot0_get, 126528 0, 126529 Field_dsp340050b49a6c_fld2042_Slot_pq_slot0_get, 126530 Field_dsp340050b49a6c_fld2043_Slot_pq_slot0_get, 126531 0, 126532 Field_dsp340050b49a6c_fld2045_Slot_pq_slot0_get, 126533 Field_dsp340050b49a6c_fld2046_Slot_pq_slot0_get, 126534 Field_dsp340050b49a6c_fld2047_Slot_pq_slot0_get, 126535 Field_dsp340050b49a6c_fld2048_Slot_pq_slot0_get, 126536 Field_dsp340050b49a6c_fld2049_Slot_pq_slot0_get, 126537 0, 126538 Field_dsp340050b49a6c_fld2051_Slot_pq_slot0_get, 126539 Field_dsp340050b49a6c_fld2052_Slot_pq_slot0_get, 126540 Field_dsp340050b49a6c_fld2053_Slot_pq_slot0_get, 126541 Field_dsp340050b49a6c_fld2054_Slot_pq_slot0_get, 126542 0, 126543 Field_dsp340050b49a6c_fld2056_Slot_pq_slot0_get, 126544 0, 126545 0, 126546 0, 126547 0, 126548 0, 126549 0, 126550 0, 126551 0, 126552 0, 126553 0, 126554 0, 126555 0, 126556 0, 126557 0, 126558 0, 126559 0, 126560 0, 126561 0, 126562 0, 126563 0, 126564 0, 126565 0, 126566 0, 126567 0, 126568 0, 126569 0, 126570 0, 126571 0, 126572 0, 126573 0, 126574 0, 126575 0, 126576 0, 126577 0, 126578 0, 126579 0, 126580 0, 126581 0, 126582 0, 126583 0, 126584 0, 126585 0, 126586 0, 126587 0, 126588 0, 126589 0, 126590 0, 126591 0, 126592 0, 126593 0, 126594 0, 126595 0, 126596 0, 126597 0, 126598 0, 126599 0, 126600 0, 126601 0, 126602 0, 126603 0, 126604 0, 126605 0, 126606 0, 126607 0, 126608 0, 126609 0, 126610 0, 126611 0, 126612 0, 126613 0, 126614 0, 126615 0, 126616 0, 126617 0, 126618 0, 126619 0, 126620 0, 126621 0, 126622 0, 126623 0, 126624 0, 126625 0, 126626 0, 126627 0, 126628 0, 126629 0, 126630 0, 126631 0, 126632 0, 126633 0, 126634 0, 126635 0, 126636 0, 126637 0, 126638 0, 126639 0, 126640 0, 126641 0, 126642 0, 126643 0, 126644 0, 126645 0, 126646 0, 126647 0, 126648 0, 126649 0, 126650 0, 126651 0, 126652 0, 126653 0, 126654 0, 126655 0, 126656 0, 126657 0, 126658 0, 126659 0, 126660 0, 126661 0, 126662 0, 126663 0, 126664 0, 126665 0, 126666 0, 126667 0, 126668 0, 126669 0, 126670 0, 126671 0, 126672 0, 126673 0, 126674 0, 126675 0, 126676 0, 126677 0, 126678 0, 126679 0, 126680 0, 126681 0, 126682 0, 126683 0, 126684 0, 126685 0, 126686 0, 126687 0, 126688 0, 126689 0, 126690 0, 126691 0, 126692 0, 126693 0, 126694 0, 126695 0, 126696 0, 126697 0, 126698 0, 126699 0, 126700 0, 126701 0, 126702 0, 126703 0, 126704 0, 126705 0, 126706 0, 126707 0, 126708 0, 126709 0, 126710 0, 126711 0, 126712 0, 126713 0, 126714 0, 126715 0, 126716 0, 126717 0, 126718 0, 126719 0, 126720 0, 126721 0, 126722 0, 126723 0, 126724 0, 126725 0, 126726 0, 126727 0, 126728 0, 126729 0, 126730 0, 126731 0, 126732 0, 126733 0, 126734 0, 126735 0, 126736 0, 126737 0, 126738 0, 126739 0, 126740 0, 126741 0, 126742 0, 126743 0, 126744 0, 126745 0, 126746 0, 126747 0, 126748 0, 126749 0, 126750 0, 126751 0, 126752 0, 126753 0, 126754 0, 126755 0, 126756 0, 126757 0, 126758 0, 126759 0, 126760 0, 126761 0, 126762 0, 126763 0, 126764 0, 126765 0, 126766 0, 126767 0, 126768 0, 126769 0, 126770 0, 126771 0, 126772 0, 126773 0, 126774 0, 126775 0, 126776 0, 126777 0, 126778 0, 126779 0, 126780 0, 126781 0, 126782 0, 126783 0, 126784 0, 126785 0, 126786 0, 126787 0, 126788 0, 126789 0, 126790 0, 126791 0, 126792 0, 126793 0, 126794 0, 126795 0, 126796 0, 126797 0, 126798 0, 126799 0, 126800 0, 126801 0, 126802 0, 126803 0, 126804 0, 126805 0, 126806 0, 126807 0, 126808 0, 126809 0, 126810 0, 126811 0, 126812 0, 126813 0, 126814 0, 126815 0, 126816 0, 126817 0, 126818 0, 126819 0, 126820 0, 126821 0, 126822 0, 126823 0, 126824 0, 126825 0, 126826 0, 126827 0, 126828 0, 126829 0, 126830 0, 126831 0, 126832 0, 126833 0, 126834 0, 126835 0, 126836 0, 126837 0, 126838 0, 126839 0, 126840 0, 126841 0, 126842 0, 126843 0, 126844 0, 126845 0, 126846 0, 126847 0, 126848 0, 126849 0, 126850 0, 126851 0, 126852 0, 126853 0, 126854 0, 126855 0, 126856 0, 126857 0, 126858 0, 126859 0, 126860 0, 126861 0, 126862 0, 126863 0, 126864 0, 126865 0, 126866 0, 126867 0, 126868 0, 126869 0, 126870 0, 126871 0, 126872 0, 126873 0, 126874 0, 126875 0, 126876 0, 126877 0, 126878 0, 126879 0, 126880 0, 126881 0, 126882 0, 126883 0, 126884 0, 126885 0, 126886 0, 126887 0, 126888 0, 126889 0, 126890 0, 126891 0, 126892 0, 126893 0, 126894 0, 126895 0, 126896 0, 126897 0, 126898 0, 126899 0, 126900 0, 126901 0, 126902 0, 126903 0, 126904 0, 126905 0, 126906 0, 126907 0, 126908 0, 126909 0, 126910 0, 126911 0, 126912 0, 126913 0, 126914 0, 126915 0, 126916 0, 126917 0, 126918 0, 126919 0, 126920 0, 126921 0, 126922 0, 126923 0, 126924 0, 126925 0, 126926 0, 126927 0, 126928 0, 126929 0, 126930 0, 126931 0, 126932 0, 126933 0, 126934 0, 126935 0, 126936 0, 126937 0, 126938 0, 126939 0, 126940 0, 126941 0, 126942 0, 126943 0, 126944 0, 126945 0, 126946 0, 126947 0, 126948 0, 126949 0, 126950 0, 126951 0, 126952 0, 126953 0, 126954 0, 126955 0, 126956 0, 126957 0, 126958 0, 126959 0, 126960 0, 126961 0, 126962 0, 126963 0, 126964 0, 126965 0, 126966 0, 126967 0, 126968 0, 126969 0, 126970 0, 126971 0, 126972 0, 126973 0, 126974 0, 126975 0, 126976 0, 126977 0, 126978 0, 126979 0, 126980 0, 126981 0, 126982 0, 126983 0, 126984 0, 126985 0, 126986 0, 126987 0, 126988 0, 126989 0, 126990 0, 126991 0, 126992 0, 126993 0, 126994 0, 126995 0, 126996 0, 126997 0, 126998 0, 126999 0, 127000 0, 127001 0, 127002 0, 127003 0, 127004 0, 127005 0, 127006 0, 127007 0, 127008 0, 127009 0, 127010 0, 127011 0, 127012 0, 127013 0, 127014 0, 127015 0, 127016 0, 127017 0, 127018 0, 127019 0, 127020 0, 127021 0, 127022 0, 127023 0, 127024 0, 127025 0, 127026 0, 127027 0, 127028 0, 127029 0, 127030 0, 127031 0, 127032 0, 127033 0, 127034 0, 127035 0, 127036 0, 127037 0, 127038 0, 127039 0, 127040 0, 127041 0, 127042 0, 127043 0, 127044 0, 127045 0, 127046 0, 127047 0, 127048 0, 127049 0, 127050 0, 127051 0, 127052 0, 127053 0, 127054 0, 127055 0, 127056 0, 127057 0, 127058 0, 127059 0, 127060 0, 127061 0, 127062 0, 127063 0, 127064 0, 127065 0, 127066 0, 127067 0, 127068 0, 127069 0, 127070 0, 127071 0, 127072 0, 127073 0, 127074 0, 127075 0, 127076 0, 127077 0, 127078 0, 127079 0, 127080 0, 127081 0, 127082 0, 127083 0, 127084 0, 127085 0, 127086 0, 127087 0, 127088 0, 127089 0, 127090 0, 127091 0, 127092 0, 127093 0, 127094 0, 127095 0, 127096 0, 127097 0, 127098 0, 127099 0, 127100 0, 127101 0, 127102 0, 127103 0, 127104 0, 127105 0, 127106 0, 127107 0, 127108 0, 127109 0, 127110 0, 127111 0, 127112 0, 127113 0, 127114 0, 127115 0, 127116 0, 127117 0, 127118 0, 127119 0, 127120 0, 127121 0, 127122 0, 127123 0, 127124 0, 127125 0, 127126 0, 127127 0, 127128 0, 127129 0, 127130 0, 127131 0, 127132 0, 127133 0, 127134 0, 127135 0, 127136 0, 127137 0, 127138 0, 127139 0, 127140 0, 127141 0, 127142 0, 127143 0, 127144 0, 127145 0, 127146 0, 127147 0, 127148 0, 127149 0, 127150 0, 127151 0, 127152 0, 127153 0, 127154 0, 127155 0, 127156 0, 127157 0, 127158 0, 127159 0, 127160 0, 127161 0, 127162 0, 127163 0, 127164 0, 127165 0, 127166 0, 127167 0, 127168 0, 127169 0, 127170 0, 127171 0, 127172 0, 127173 0, 127174 0, 127175 0, 127176 0, 127177 0, 127178 0, 127179 0, 127180 0, 127181 0, 127182 0, 127183 0, 127184 0, 127185 0, 127186 0, 127187 0, 127188 0, 127189 0, 127190 0, 127191 0, 127192 0, 127193 0, 127194 0, 127195 0, 127196 0, 127197 0, 127198 0, 127199 0, 127200 0, 127201 0, 127202 0, 127203 0, 127204 0, 127205 0, 127206 0, 127207 0, 127208 0, 127209 0, 127210 0, 127211 0, 127212 0, 127213 0, 127214 0, 127215 0, 127216 0, 127217 0, 127218 0, 127219 0, 127220 0, 127221 0, 127222 0, 127223 0, 127224 0, 127225 0, 127226 0, 127227 0, 127228 0, 127229 0, 127230 0, 127231 0, 127232 0, 127233 0, 127234 0, 127235 0, 127236 0, 127237 0, 127238 0, 127239 0, 127240 0, 127241 0, 127242 0, 127243 0, 127244 0, 127245 0, 127246 0, 127247 0, 127248 0, 127249 0, 127250 0, 127251 0, 127252 0, 127253 0, 127254 0, 127255 0, 127256 0, 127257 0, 127258 0, 127259 0, 127260 0, 127261 0, 127262 0, 127263 0, 127264 0, 127265 0, 127266 0, 127267 0, 127268 0, 127269 0, 127270 0, 127271 0, 127272 0, 127273 0, 127274 0, 127275 0, 127276 0, 127277 0, 127278 0, 127279 0, 127280 0, 127281 0, 127282 0, 127283 0, 127284 0, 127285 0, 127286 0, 127287 0, 127288 0, 127289 0, 127290 0, 127291 0, 127292 0, 127293 0, 127294 0, 127295 0, 127296 0, 127297 0, 127298 0, 127299 0, 127300 0, 127301 0, 127302 0, 127303 0, 127304 0, 127305 0, 127306 0, 127307 0, 127308 0, 127309 0, 127310 0, 127311 0, 127312 0, 127313 0, 127314 0, 127315 0, 127316 0, 127317 0, 127318 0, 127319 0, 127320 0, 127321 0, 127322 0, 127323 0, 127324 0, 127325 0, 127326 0, 127327 0, 127328 Field_op0_s11_Slot_pq_slot0_get, 127329 Field_dsp340050b49a6c_fld2059_Slot_pq_slot0_get, 127330 Field_dsp340050b49a6c_fld2069_Slot_pq_slot0_get, 127331 Field_dsp340050b49a6c_fld2827pq_slot0_Slot_pq_slot0_get, 127332 Field_dsp340050b49a6c_fld2829pq_slot0_Slot_pq_slot0_get, 127333 Field_dsp340050b49a6c_fld2830pq_slot0_Slot_pq_slot0_get, 127334 Field_dsp340050b49a6c_fld2831pq_slot0_Slot_pq_slot0_get, 127335 Field_dsp340050b49a6c_fld2832pq_slot0_Slot_pq_slot0_get, 127336 Field_dsp340050b49a6c_fld2833pq_slot0_Slot_pq_slot0_get, 127337 Field_dsp340050b49a6c_fld2835pq_slot0_Slot_pq_slot0_get, 127338 Field_dsp340050b49a6c_fld2836pq_slot0_Slot_pq_slot0_get, 127339 Field_dsp340050b49a6c_fld2837pq_slot0_Slot_pq_slot0_get, 127340 Field_dsp340050b49a6c_fld2838pq_slot0_Slot_pq_slot0_get, 127341 Field_dsp340050b49a6c_fld2839pq_slot0_Slot_pq_slot0_get, 127342 Field_dsp340050b49a6c_fld2840pq_slot0_Slot_pq_slot0_get, 127343 Field_dsp340050b49a6c_fld2842pq_slot0_Slot_pq_slot0_get, 127344 Field_dsp340050b49a6c_fld2843pq_slot0_Slot_pq_slot0_get, 127345 Field_dsp340050b49a6c_fld2844pq_slot0_Slot_pq_slot0_get, 127346 Field_dsp340050b49a6c_fld2845pq_slot0_Slot_pq_slot0_get, 127347 Field_dsp340050b49a6c_fld2846pq_slot0_Slot_pq_slot0_get, 127348 Field_dsp340050b49a6c_fld2847pq_slot0_Slot_pq_slot0_get, 127349 Field_dsp340050b49a6c_fld2849pq_slot0_Slot_pq_slot0_get, 127350 Field_dsp340050b49a6c_fld2850pq_slot0_Slot_pq_slot0_get, 127351 Field_dsp340050b49a6c_fld2851pq_slot0_Slot_pq_slot0_get, 127352 Field_dsp340050b49a6c_fld2852pq_slot0_Slot_pq_slot0_get, 127353 Field_dsp340050b49a6c_fld2853pq_slot0_Slot_pq_slot0_get, 127354 Field_dsp340050b49a6c_fld2854pq_slot0_Slot_pq_slot0_get, 127355 Field_dsp340050b49a6c_fld2855pq_slot0_Slot_pq_slot0_get, 127356 Field_dsp340050b49a6c_fld2856pq_slot0_Slot_pq_slot0_get, 127357 Field_dsp340050b49a6c_fld2857pq_slot0_Slot_pq_slot0_get, 127358 Field_dsp340050b49a6c_fld2858pq_slot0_Slot_pq_slot0_get, 127359 Field_dsp340050b49a6c_fld2859pq_slot0_Slot_pq_slot0_get, 127360 Field_dsp340050b49a6c_fld2860pq_slot0_Slot_pq_slot0_get, 127361 Field_dsp340050b49a6c_fld2861pq_slot0_Slot_pq_slot0_get, 127362 Field_dsp340050b49a6c_fld2863pq_slot0_Slot_pq_slot0_get, 127363 Field_dsp340050b49a6c_fld2864pq_slot0_Slot_pq_slot0_get, 127364 Field_dsp340050b49a6c_fld2865_Slot_pq_slot0_get, 127365 Field_dsp340050b49a6c_fld2867pq_slot0_Slot_pq_slot0_get, 127366 Field_dsp340050b49a6c_fld2869pq_slot0_Slot_pq_slot0_get, 127367 Field_dsp340050b49a6c_fld2871pq_slot0_Slot_pq_slot0_get, 127368 Field_dsp340050b49a6c_fld2872pq_slot0_Slot_pq_slot0_get, 127369 Field_dsp340050b49a6c_fld2873pq_slot0_Slot_pq_slot0_get, 127370 Field_dsp340050b49a6c_fld2874pq_slot0_Slot_pq_slot0_get, 127371 Field_dsp340050b49a6c_fld2875pq_slot0_Slot_pq_slot0_get, 127372 Field_dsp340050b49a6c_fld2876pq_slot0_Slot_pq_slot0_get, 127373 Field_dsp340050b49a6c_fld2877pq_slot0_Slot_pq_slot0_get, 127374 Field_dsp340050b49a6c_fld2878pq_slot0_Slot_pq_slot0_get, 127375 Field_dsp340050b49a6c_fld2879pq_slot0_Slot_pq_slot0_get, 127376 Field_dsp340050b49a6c_fld2880pq_slot0_Slot_pq_slot0_get, 127377 Field_dsp340050b49a6c_fld2881pq_slot0_Slot_pq_slot0_get, 127378 Field_dsp340050b49a6c_fld2882_Slot_pq_slot0_get, 127379 Field_dsp340050b49a6c_fld2883pq_slot0_Slot_pq_slot0_get, 127380 Field_dsp340050b49a6c_fld2884pq_slot0_Slot_pq_slot0_get, 127381 Field_dsp340050b49a6c_fld2885pq_slot0_Slot_pq_slot0_get, 127382 Field_dsp340050b49a6c_fld2886pq_slot0_Slot_pq_slot0_get, 127383 Field_dsp340050b49a6c_fld2887pq_slot0_Slot_pq_slot0_get, 127384 Field_dsp340050b49a6c_fld2888pq_slot0_Slot_pq_slot0_get, 127385 Field_dsp340050b49a6c_fld2890pq_slot0_Slot_pq_slot0_get, 127386 Field_dsp340050b49a6c_fld2891pq_slot0_Slot_pq_slot0_get, 127387 Field_dsp340050b49a6c_fld2892pq_slot0_Slot_pq_slot0_get, 127388 Field_dsp340050b49a6c_fld2893pq_slot0_Slot_pq_slot0_get, 127389 Field_dsp340050b49a6c_fld2894pq_slot0_Slot_pq_slot0_get, 127390 Field_dsp340050b49a6c_fld2895pq_slot0_Slot_pq_slot0_get, 127391 Field_dsp340050b49a6c_fld2897pq_slot0_Slot_pq_slot0_get, 127392 Field_dsp340050b49a6c_fld2899pq_slot0_Slot_pq_slot0_get, 127393 Field_dsp340050b49a6c_fld2900pq_slot0_Slot_pq_slot0_get, 127394 Field_dsp340050b49a6c_fld2901pq_slot0_Slot_pq_slot0_get, 127395 Field_dsp340050b49a6c_fld2902pq_slot0_Slot_pq_slot0_get, 127396 Field_dsp340050b49a6c_fld2903pq_slot0_Slot_pq_slot0_get, 127397 Field_dsp340050b49a6c_fld2904pq_slot0_Slot_pq_slot0_get, 127398 Field_dsp340050b49a6c_fld2905pq_slot0_Slot_pq_slot0_get, 127399 Field_dsp340050b49a6c_fld2906pq_slot0_Slot_pq_slot0_get, 127400 Field_dsp340050b49a6c_fld2907pq_slot0_Slot_pq_slot0_get, 127401 Field_dsp340050b49a6c_fld2908pq_slot0_Slot_pq_slot0_get, 127402 Field_dsp340050b49a6c_fld2909pq_slot0_Slot_pq_slot0_get, 127403 Field_dsp340050b49a6c_fld2910pq_slot0_Slot_pq_slot0_get, 127404 Field_dsp340050b49a6c_fld2911pq_slot0_Slot_pq_slot0_get, 127405 Field_dsp340050b49a6c_fld2912pq_slot0_Slot_pq_slot0_get, 127406 Field_dsp340050b49a6c_fld2913pq_slot0_Slot_pq_slot0_get, 127407 Field_dsp340050b49a6c_fld2914pq_slot0_Slot_pq_slot0_get, 127408 Field_dsp340050b49a6c_fld2915pq_slot0_Slot_pq_slot0_get, 127409 Field_dsp340050b49a6c_fld2916pq_slot0_Slot_pq_slot0_get, 127410 Field_dsp340050b49a6c_fld2917pq_slot0_Slot_pq_slot0_get, 127411 Field_dsp340050b49a6c_fld2918pq_slot0_Slot_pq_slot0_get, 127412 Field_dsp340050b49a6c_fld2919pq_slot0_Slot_pq_slot0_get, 127413 Field_dsp340050b49a6c_fld2920pq_slot0_Slot_pq_slot0_get, 127414 Field_dsp340050b49a6c_fld2921pq_slot0_Slot_pq_slot0_get, 127415 Field_dsp340050b49a6c_fld2922pq_slot0_Slot_pq_slot0_get, 127416 Field_dsp340050b49a6c_fld2923pq_slot0_Slot_pq_slot0_get, 127417 Field_dsp340050b49a6c_fld2924pq_slot0_Slot_pq_slot0_get, 127418 Field_dsp340050b49a6c_fld2925pq_slot0_Slot_pq_slot0_get, 127419 Field_dsp340050b49a6c_fld2926pq_slot0_Slot_pq_slot0_get, 127420 Field_dsp340050b49a6c_fld2927pq_slot0_Slot_pq_slot0_get, 127421 Field_dsp340050b49a6c_fld2928pq_slot0_Slot_pq_slot0_get, 127422 Field_dsp340050b49a6c_fld2929pq_slot0_Slot_pq_slot0_get, 127423 Field_dsp340050b49a6c_fld2930pq_slot0_Slot_pq_slot0_get, 127424 Field_dsp340050b49a6c_fld2932pq_slot0_Slot_pq_slot0_get, 127425 Field_dsp340050b49a6c_fld2934pq_slot0_Slot_pq_slot0_get, 127426 Field_dsp340050b49a6c_fld2935pq_slot0_Slot_pq_slot0_get, 127427 Field_dsp340050b49a6c_fld2936pq_slot0_Slot_pq_slot0_get, 127428 Field_dsp340050b49a6c_fld2937pq_slot0_Slot_pq_slot0_get, 127429 Field_dsp340050b49a6c_fld2939pq_slot0_Slot_pq_slot0_get, 127430 Field_dsp340050b49a6c_fld2940_Slot_pq_slot0_get, 127431 Field_dsp340050b49a6c_fld2941pq_slot0_Slot_pq_slot0_get, 127432 Field_dsp340050b49a6c_fld2942pq_slot0_Slot_pq_slot0_get, 127433 Field_dsp340050b49a6c_fld2943pq_slot0_Slot_pq_slot0_get, 127434 Field_dsp340050b49a6c_fld2945pq_slot0_Slot_pq_slot0_get, 127435 Field_dsp340050b49a6c_fld2946pq_slot0_Slot_pq_slot0_get, 127436 Field_dsp340050b49a6c_fld2947pq_slot0_Slot_pq_slot0_get, 127437 Field_dsp340050b49a6c_fld2948pq_slot0_Slot_pq_slot0_get, 127438 Field_dsp340050b49a6c_fld2949pq_slot0_Slot_pq_slot0_get, 127439 Field_dsp340050b49a6c_fld2950pq_slot0_Slot_pq_slot0_get, 127440 Field_dsp340050b49a6c_fld3763pq_slot0_Slot_pq_slot0_get, 127441 Field_dsp340050b49a6c_fld3764pq_slot0_Slot_pq_slot0_get, 127442 Field_dsp340050b49a6c_fld3765pq_slot0_Slot_pq_slot0_get, 127443 Field_dsp340050b49a6c_fld3766pq_slot0_Slot_pq_slot0_get, 127444 Field_dsp340050b49a6c_fld3767pq_slot0_Slot_pq_slot0_get, 127445 Field_dsp340050b49a6c_fld3768pq_slot0_Slot_pq_slot0_get, 127446 Field_dsp340050b49a6c_fld3769pq_slot0_Slot_pq_slot0_get, 127447 Field_dsp340050b49a6c_fld3770pq_slot0_Slot_pq_slot0_get, 127448 Field_dsp340050b49a6c_fld3771pq_slot0_Slot_pq_slot0_get, 127449 Field_dsp340050b49a6c_fld3772_Slot_pq_slot0_get, 127450 Field_dsp340050b49a6c_fld3773pq_slot0_Slot_pq_slot0_get, 127451 Field_dsp340050b49a6c_fld3775pq_slot0_Slot_pq_slot0_get, 127452 Field_dsp340050b49a6c_fld3776pq_slot0_Slot_pq_slot0_get, 127453 Field_dsp340050b49a6c_fld3777pq_slot0_Slot_pq_slot0_get, 127454 Field_dsp340050b49a6c_fld3778pq_slot0_Slot_pq_slot0_get, 127455 Field_dsp340050b49a6c_fld3779pq_slot0_Slot_pq_slot0_get, 127456 Field_dsp340050b49a6c_fld3780pq_slot0_Slot_pq_slot0_get, 127457 0, 127458 0, 127459 0, 127460 0, 127461 0, 127462 0, 127463 0, 127464 0, 127465 0, 127466 0, 127467 0, 127468 0, 127469 0, 127470 0, 127471 0, 127472 0, 127473 0, 127474 0, 127475 0, 127476 0, 127477 0, 127478 0, 127479 0, 127480 0, 127481 0, 127482 0, 127483 0, 127484 0, 127485 0, 127486 0, 127487 0, 127488 0, 127489 0, 127490 0, 127491 0, 127492 0, 127493 0, 127494 0, 127495 0, 127496 0, 127497 0, 127498 0, 127499 0, 127500 0, 127501 0, 127502 0, 127503 0, 127504 0, 127505 0, 127506 0, 127507 0, 127508 0, 127509 0, 127510 0, 127511 0, 127512 0, 127513 0, 127514 0, 127515 0, 127516 0, 127517 0, 127518 0, 127519 0, 127520 0, 127521 0, 127522 0, 127523 0, 127524 0, 127525 0, 127526 0, 127527 0, 127528 0, 127529 0, 127530 0, 127531 0, 127532 0, 127533 0, 127534 0, 127535 0, 127536 0, 127537 0, 127538 0, 127539 0, 127540 0, 127541 0, 127542 0, 127543 0, 127544 0, 127545 0, 127546 0, 127547 0, 127548 0, 127549 0, 127550 0, 127551 0, 127552 0, 127553 0, 127554 0, 127555 0, 127556 0, 127557 0, 127558 0, 127559 0, 127560 0, 127561 0, 127562 0, 127563 0, 127564 0, 127565 0, 127566 0, 127567 0, 127568 0, 127569 0, 127570 0, 127571 0, 127572 0, 127573 0, 127574 0, 127575 0, 127576 0, 127577 0, 127578 0, 127579 0, 127580 0, 127581 0, 127582 0, 127583 0, 127584 0, 127585 0, 127586 0, 127587 0, 127588 0, 127589 0, 127590 0, 127591 0, 127592 0, 127593 0, 127594 0, 127595 0, 127596 0, 127597 0, 127598 0, 127599 0, 127600 0, 127601 0, 127602 0, 127603 0, 127604 0, 127605 0, 127606 0, 127607 0, 127608 0, 127609 0, 127610 0, 127611 0, 127612 0, 127613 0, 127614 0, 127615 0, 127616 0, 127617 0, 127618 0, 127619 0, 127620 0, 127621 0, 127622 0, 127623 0, 127624 0, 127625 0, 127626 0, 127627 0, 127628 0, 127629 0, 127630 0, 127631 0, 127632 0, 127633 0, 127634 0, 127635 0, 127636 0, 127637 0, 127638 0, 127639 0, 127640 0, 127641 0, 127642 0, 127643 0, 127644 0, 127645 0, 127646 0, 127647 0, 127648 0, 127649 0, 127650 0, 127651 0, 127652 0, 127653 0, 127654 0, 127655 0, 127656 0, 127657 0, 127658 0, 127659 0, 127660 0, 127661 0, 127662 0, 127663 0, 127664 0, 127665 0, 127666 0, 127667 0, 127668 0, 127669 0, 127670 0, 127671 0, 127672 0, 127673 0, 127674 0, 127675 0, 127676 0, 127677 0, 127678 0, 127679 0, 127680 0, 127681 0, 127682 0, 127683 0, 127684 0, 127685 0, 127686 0, 127687 0, 127688 0, 127689 0, 127690 0, 127691 0, 127692 0, 127693 0, 127694 0, 127695 0, 127696 0, 127697 0, 127698 0, 127699 0, 127700 0, 127701 0, 127702 0, 127703 0, 127704 0, 127705 0, 127706 0, 127707 0, 127708 0, 127709 0, 127710 0, 127711 0, 127712 0, 127713 0, 127714 0, 127715 0, 127716 0, 127717 0, 127718 0, 127719 0, 127720 0, 127721 0, 127722 0, 127723 0, 127724 0, 127725 0, 127726 0, 127727 0, 127728 0, 127729 0, 127730 0, 127731 0, 127732 0, 127733 0, 127734 0, 127735 0, 127736 0, 127737 0, 127738 0, 127739 0, 127740 0, 127741 0, 127742 0, 127743 0, 127744 0, 127745 0, 127746 0, 127747 0, 127748 0, 127749 0, 127750 0, 127751 0, 127752 0, 127753 0, 127754 0, 127755 0, 127756 0, 127757 0, 127758 0, 127759 0, 127760 0, 127761 0, 127762 0, 127763 0, 127764 0, 127765 0, 127766 0, 127767 0, 127768 0, 127769 0, 127770 0, 127771 0, 127772 0, 127773 0, 127774 0, 127775 0, 127776 0, 127777 0, 127778 0, 127779 0, 127780 0, 127781 0, 127782 0, 127783 0, 127784 0, 127785 0, 127786 0, 127787 0, 127788 0, 127789 0, 127790 0, 127791 0, 127792 0, 127793 0, 127794 0, 127795 0, 127796 0, 127797 0, 127798 0, 127799 0, 127800 0, 127801 0, 127802 0, 127803 0, 127804 0, 127805 0, 127806 0, 127807 0, 127808 0, 127809 0, 127810 0, 127811 0, 127812 0, 127813 0, 127814 0, 127815 0, 127816 0, 127817 0, 127818 0, 127819 0, 127820 0, 127821 0, 127822 0, 127823 0, 127824 0, 127825 0, 127826 0, 127827 0, 127828 0, 127829 0, 127830 0, 127831 0, 127832 0, 127833 0, 127834 0, 127835 0, 127836 0, 127837 0, 127838 0, 127839 0, 127840 0, 127841 0, 127842 0, 127843 0, 127844 0, 127845 0, 127846 0, 127847 0, 127848 0, 127849 0, 127850 0, 127851 0, 127852 0, 127853 0, 127854 0, 127855 0, 127856 0, 127857 0, 127858 0, 127859 0, 127860 0, 127861 0, 127862 0, 127863 0, 127864 0, 127865 0, 127866 0, 127867 0, 127868 0, 127869 0, 127870 0, 127871 0, 127872 0, 127873 0, 127874 0, 127875 0, 127876 0, 127877 0, 127878 0, 127879 0, 127880 0, 127881 0, 127882 0, 127883 0, 127884 0, 127885 0, 127886 0, 127887 0, 127888 0, 127889 0, 127890 0, 127891 0, 127892 0, 127893 0, 127894 0, 127895 0, 127896 0, 127897 0, 127898 0, 127899 0, 127900 0, 127901 0, 127902 0, 127903 0, 127904 0, 127905 0, 127906 0, 127907 0, 127908 0, 127909 0, 127910 0, 127911 0, 127912 0, 127913 0, 127914 0, 127915 0, 127916 0, 127917 0, 127918 0, 127919 0, 127920 0, 127921 0, 127922 0, 127923 0, 127924 0, 127925 0, 127926 0, 127927 0, 127928 0, 127929 0, 127930 0, 127931 0, 127932 0, 127933 0, 127934 0, 127935 0, 127936 0, 127937 0, 127938 0, 127939 0, 127940 0, 127941 0, 127942 0, 127943 0, 127944 0, 127945 0, 127946 0, 127947 0, 127948 0, 127949 0, 127950 0, 127951 0, 127952 0, 127953 0, 127954 0, 127955 0, 127956 0, 127957 0, 127958 0, 127959 0, 127960 0, 127961 0, 127962 0, 127963 0, 127964 0, 127965 0, 127966 0, 127967 0, 127968 0, 127969 0, 127970 0, 127971 0, 127972 0, 127973 0, 127974 0, 127975 0, 127976 0, 127977 0, 127978 0, 127979 0, 127980 0, 127981 0, 127982 0, 127983 0, 127984 0, 127985 0, 127986 0, 127987 0, 127988 0, 127989 0, 127990 0, 127991 0, 127992 0, 127993 0, 127994 0, 127995 0, 127996 0, 127997 0, 127998 0, 127999 0, 128000 0, 128001 0, 128002 0, 128003 0, 128004 0, 128005 0, 128006 0, 128007 0, 128008 0, 128009 0, 128010 0, 128011 0, 128012 0, 128013 0, 128014 0, 128015 0, 128016 0, 128017 0, 128018 0, 128019 0, 128020 0, 128021 0, 128022 0, 128023 0, 128024 0, 128025 0, 128026 0, 128027 0, 128028 0, 128029 0, 128030 0, 128031 0, 128032 0, 128033 0, 128034 0, 128035 0, 128036 0, 128037 0, 128038 0, 128039 0, 128040 0, 128041 0, 128042 0, 128043 0, 128044 0, 128045 0, 128046 0, 128047 0, 128048 0, 128049 0, 128050 0, 128051 0, 128052 0, 128053 0, 128054 0, 128055 0, 128056 0, 128057 0, 128058 0, 128059 0, 128060 0, 128061 0, 128062 0, 128063 0, 128064 0, 128065 0, 128066 0, 128067 0, 128068 0, 128069 0, 128070 0, 128071 0, 128072 0, 128073 0, 128074 0, 128075 0, 128076 0, 128077 0, 128078 0, 128079 0, 128080 0, 128081 0, 128082 0, 128083 0, 128084 0, 128085 0, 128086 0, 128087 0, 128088 0, 128089 0, 128090 0, 128091 0, 128092 0, 128093 0, 128094 0, 128095 0, 128096 0, 128097 0, 128098 0, 128099 0, 128100 0, 128101 0, 128102 0, 128103 0, 128104 0, 128105 0, 128106 0, 128107 0, 128108 0, 128109 0, 128110 0, 128111 0, 128112 0, 128113 0, 128114 0, 128115 0, 128116 0, 128117 0, 128118 0, 128119 0, 128120 0, 128121 0, 128122 0, 128123 0, 128124 0, 128125 0, 128126 0, 128127 0, 128128 0, 128129 0, 128130 0, 128131 0, 128132 0, 128133 0, 128134 0, 128135 0, 128136 0, 128137 0, 128138 0, 128139 0, 128140 0, 128141 0, 128142 0, 128143 0, 128144 0, 128145 0, 128146 0, 128147 0, 128148 0, 128149 0, 128150 0, 128151 0, 128152 0, 128153 0, 128154 0, 128155 0, 128156 0, 128157 0, 128158 0, 128159 0, 128160 0, 128161 0, 128162 0, 128163 0, 128164 0, 128165 0, 128166 0, 128167 0, 128168 0, 128169 0, 128170 0, 128171 0, 128172 0, 128173 0, 128174 0, 128175 0, 128176 0, 128177 0, 128178 0, 128179 0, 128180 0, 128181 0, 128182 0, 128183 0, 128184 0, 128185 0, 128186 0, 128187 0, 128188 0, 128189 0, 128190 0, 128191 0, 128192 0, 128193 0, 128194 0, 128195 Implicit_Field_ar0_get, 128196 Implicit_Field_ar4_get, 128197 Implicit_Field_ar8_get, 128198 Implicit_Field_ar12_get, 128199 Implicit_Field_bt16_get, 128200 Implicit_Field_bs16_get, 128201 Implicit_Field_br16_get, 128202 Implicit_Field_brall_get 128203}; 128204 128205static xtensa_set_field_fn 128206Slot_pq_slot0_set_field_fns[] = { 128207 Field_t_Slot_pq_slot0_set, 128208 0, 128209 0, 128210 0, 128211 0, 128212 Field_s_Slot_pq_slot0_set, 128213 0, 128214 0, 128215 0, 128216 0, 128217 0, 128218 0, 128219 0, 128220 Field_op2_Slot_pq_slot0_set, 128221 Field_r_Slot_pq_slot0_set, 128222 0, 128223 0, 128224 Field_sae_Slot_pq_slot0_set, 128225 Field_sal_Slot_pq_slot0_set, 128226 Field_sargt_Slot_pq_slot0_set, 128227 0, 128228 Field_sas_Slot_pq_slot0_set, 128229 0, 128230 0, 128231 0, 128232 0, 128233 0, 128234 0, 128235 0, 128236 0, 128237 0, 128238 0, 128239 0, 128240 Field_imm6_Slot_pq_slot0_set, 128241 Field_imm7_Slot_pq_slot0_set, 128242 0, 128243 0, 128244 0, 128245 0, 128246 Field_s4_Slot_pq_slot0_set, 128247 0, 128248 0, 128249 Field_s8_Slot_pq_slot0_set, 128250 0, 128251 0, 128252 0, 128253 0, 128254 0, 128255 0, 128256 Field_dsp340050b49a6c_fld2029_Slot_pq_slot0_set, 128257 Field_dsp340050b49a6c_fld2030_Slot_pq_slot0_set, 128258 Field_dsp340050b49a6c_fld2032_Slot_pq_slot0_set, 128259 Field_dsp340050b49a6c_fld2035_Slot_pq_slot0_set, 128260 Field_dsp340050b49a6c_fld2036_Slot_pq_slot0_set, 128261 Field_dsp340050b49a6c_fld2037_Slot_pq_slot0_set, 128262 Field_dsp340050b49a6c_fld2038_Slot_pq_slot0_set, 128263 0, 128264 Field_dsp340050b49a6c_fld2040_Slot_pq_slot0_set, 128265 0, 128266 Field_dsp340050b49a6c_fld2042_Slot_pq_slot0_set, 128267 Field_dsp340050b49a6c_fld2043_Slot_pq_slot0_set, 128268 0, 128269 Field_dsp340050b49a6c_fld2045_Slot_pq_slot0_set, 128270 Field_dsp340050b49a6c_fld2046_Slot_pq_slot0_set, 128271 Field_dsp340050b49a6c_fld2047_Slot_pq_slot0_set, 128272 Field_dsp340050b49a6c_fld2048_Slot_pq_slot0_set, 128273 Field_dsp340050b49a6c_fld2049_Slot_pq_slot0_set, 128274 0, 128275 Field_dsp340050b49a6c_fld2051_Slot_pq_slot0_set, 128276 Field_dsp340050b49a6c_fld2052_Slot_pq_slot0_set, 128277 Field_dsp340050b49a6c_fld2053_Slot_pq_slot0_set, 128278 Field_dsp340050b49a6c_fld2054_Slot_pq_slot0_set, 128279 0, 128280 Field_dsp340050b49a6c_fld2056_Slot_pq_slot0_set, 128281 0, 128282 0, 128283 0, 128284 0, 128285 0, 128286 0, 128287 0, 128288 0, 128289 0, 128290 0, 128291 0, 128292 0, 128293 0, 128294 0, 128295 0, 128296 0, 128297 0, 128298 0, 128299 0, 128300 0, 128301 0, 128302 0, 128303 0, 128304 0, 128305 0, 128306 0, 128307 0, 128308 0, 128309 0, 128310 0, 128311 0, 128312 0, 128313 0, 128314 0, 128315 0, 128316 0, 128317 0, 128318 0, 128319 0, 128320 0, 128321 0, 128322 0, 128323 0, 128324 0, 128325 0, 128326 0, 128327 0, 128328 0, 128329 0, 128330 0, 128331 0, 128332 0, 128333 0, 128334 0, 128335 0, 128336 0, 128337 0, 128338 0, 128339 0, 128340 0, 128341 0, 128342 0, 128343 0, 128344 0, 128345 0, 128346 0, 128347 0, 128348 0, 128349 0, 128350 0, 128351 0, 128352 0, 128353 0, 128354 0, 128355 0, 128356 0, 128357 0, 128358 0, 128359 0, 128360 0, 128361 0, 128362 0, 128363 0, 128364 0, 128365 0, 128366 0, 128367 0, 128368 0, 128369 0, 128370 0, 128371 0, 128372 0, 128373 0, 128374 0, 128375 0, 128376 0, 128377 0, 128378 0, 128379 0, 128380 0, 128381 0, 128382 0, 128383 0, 128384 0, 128385 0, 128386 0, 128387 0, 128388 0, 128389 0, 128390 0, 128391 0, 128392 0, 128393 0, 128394 0, 128395 0, 128396 0, 128397 0, 128398 0, 128399 0, 128400 0, 128401 0, 128402 0, 128403 0, 128404 0, 128405 0, 128406 0, 128407 0, 128408 0, 128409 0, 128410 0, 128411 0, 128412 0, 128413 0, 128414 0, 128415 0, 128416 0, 128417 0, 128418 0, 128419 0, 128420 0, 128421 0, 128422 0, 128423 0, 128424 0, 128425 0, 128426 0, 128427 0, 128428 0, 128429 0, 128430 0, 128431 0, 128432 0, 128433 0, 128434 0, 128435 0, 128436 0, 128437 0, 128438 0, 128439 0, 128440 0, 128441 0, 128442 0, 128443 0, 128444 0, 128445 0, 128446 0, 128447 0, 128448 0, 128449 0, 128450 0, 128451 0, 128452 0, 128453 0, 128454 0, 128455 0, 128456 0, 128457 0, 128458 0, 128459 0, 128460 0, 128461 0, 128462 0, 128463 0, 128464 0, 128465 0, 128466 0, 128467 0, 128468 0, 128469 0, 128470 0, 128471 0, 128472 0, 128473 0, 128474 0, 128475 0, 128476 0, 128477 0, 128478 0, 128479 0, 128480 0, 128481 0, 128482 0, 128483 0, 128484 0, 128485 0, 128486 0, 128487 0, 128488 0, 128489 0, 128490 0, 128491 0, 128492 0, 128493 0, 128494 0, 128495 0, 128496 0, 128497 0, 128498 0, 128499 0, 128500 0, 128501 0, 128502 0, 128503 0, 128504 0, 128505 0, 128506 0, 128507 0, 128508 0, 128509 0, 128510 0, 128511 0, 128512 0, 128513 0, 128514 0, 128515 0, 128516 0, 128517 0, 128518 0, 128519 0, 128520 0, 128521 0, 128522 0, 128523 0, 128524 0, 128525 0, 128526 0, 128527 0, 128528 0, 128529 0, 128530 0, 128531 0, 128532 0, 128533 0, 128534 0, 128535 0, 128536 0, 128537 0, 128538 0, 128539 0, 128540 0, 128541 0, 128542 0, 128543 0, 128544 0, 128545 0, 128546 0, 128547 0, 128548 0, 128549 0, 128550 0, 128551 0, 128552 0, 128553 0, 128554 0, 128555 0, 128556 0, 128557 0, 128558 0, 128559 0, 128560 0, 128561 0, 128562 0, 128563 0, 128564 0, 128565 0, 128566 0, 128567 0, 128568 0, 128569 0, 128570 0, 128571 0, 128572 0, 128573 0, 128574 0, 128575 0, 128576 0, 128577 0, 128578 0, 128579 0, 128580 0, 128581 0, 128582 0, 128583 0, 128584 0, 128585 0, 128586 0, 128587 0, 128588 0, 128589 0, 128590 0, 128591 0, 128592 0, 128593 0, 128594 0, 128595 0, 128596 0, 128597 0, 128598 0, 128599 0, 128600 0, 128601 0, 128602 0, 128603 0, 128604 0, 128605 0, 128606 0, 128607 0, 128608 0, 128609 0, 128610 0, 128611 0, 128612 0, 128613 0, 128614 0, 128615 0, 128616 0, 128617 0, 128618 0, 128619 0, 128620 0, 128621 0, 128622 0, 128623 0, 128624 0, 128625 0, 128626 0, 128627 0, 128628 0, 128629 0, 128630 0, 128631 0, 128632 0, 128633 0, 128634 0, 128635 0, 128636 0, 128637 0, 128638 0, 128639 0, 128640 0, 128641 0, 128642 0, 128643 0, 128644 0, 128645 0, 128646 0, 128647 0, 128648 0, 128649 0, 128650 0, 128651 0, 128652 0, 128653 0, 128654 0, 128655 0, 128656 0, 128657 0, 128658 0, 128659 0, 128660 0, 128661 0, 128662 0, 128663 0, 128664 0, 128665 0, 128666 0, 128667 0, 128668 0, 128669 0, 128670 0, 128671 0, 128672 0, 128673 0, 128674 0, 128675 0, 128676 0, 128677 0, 128678 0, 128679 0, 128680 0, 128681 0, 128682 0, 128683 0, 128684 0, 128685 0, 128686 0, 128687 0, 128688 0, 128689 0, 128690 0, 128691 0, 128692 0, 128693 0, 128694 0, 128695 0, 128696 0, 128697 0, 128698 0, 128699 0, 128700 0, 128701 0, 128702 0, 128703 0, 128704 0, 128705 0, 128706 0, 128707 0, 128708 0, 128709 0, 128710 0, 128711 0, 128712 0, 128713 0, 128714 0, 128715 0, 128716 0, 128717 0, 128718 0, 128719 0, 128720 0, 128721 0, 128722 0, 128723 0, 128724 0, 128725 0, 128726 0, 128727 0, 128728 0, 128729 0, 128730 0, 128731 0, 128732 0, 128733 0, 128734 0, 128735 0, 128736 0, 128737 0, 128738 0, 128739 0, 128740 0, 128741 0, 128742 0, 128743 0, 128744 0, 128745 0, 128746 0, 128747 0, 128748 0, 128749 0, 128750 0, 128751 0, 128752 0, 128753 0, 128754 0, 128755 0, 128756 0, 128757 0, 128758 0, 128759 0, 128760 0, 128761 0, 128762 0, 128763 0, 128764 0, 128765 0, 128766 0, 128767 0, 128768 0, 128769 0, 128770 0, 128771 0, 128772 0, 128773 0, 128774 0, 128775 0, 128776 0, 128777 0, 128778 0, 128779 0, 128780 0, 128781 0, 128782 0, 128783 0, 128784 0, 128785 0, 128786 0, 128787 0, 128788 0, 128789 0, 128790 0, 128791 0, 128792 0, 128793 0, 128794 0, 128795 0, 128796 0, 128797 0, 128798 0, 128799 0, 128800 0, 128801 0, 128802 0, 128803 0, 128804 0, 128805 0, 128806 0, 128807 0, 128808 0, 128809 0, 128810 0, 128811 0, 128812 0, 128813 0, 128814 0, 128815 0, 128816 0, 128817 0, 128818 0, 128819 0, 128820 0, 128821 0, 128822 0, 128823 0, 128824 0, 128825 0, 128826 0, 128827 0, 128828 0, 128829 0, 128830 0, 128831 0, 128832 0, 128833 0, 128834 0, 128835 0, 128836 0, 128837 0, 128838 0, 128839 0, 128840 0, 128841 0, 128842 0, 128843 0, 128844 0, 128845 0, 128846 0, 128847 0, 128848 0, 128849 0, 128850 0, 128851 0, 128852 0, 128853 0, 128854 0, 128855 0, 128856 0, 128857 0, 128858 0, 128859 0, 128860 0, 128861 0, 128862 0, 128863 0, 128864 0, 128865 0, 128866 0, 128867 0, 128868 0, 128869 0, 128870 0, 128871 0, 128872 0, 128873 0, 128874 0, 128875 0, 128876 0, 128877 0, 128878 0, 128879 0, 128880 0, 128881 0, 128882 0, 128883 0, 128884 0, 128885 0, 128886 0, 128887 0, 128888 0, 128889 0, 128890 0, 128891 0, 128892 0, 128893 0, 128894 0, 128895 0, 128896 0, 128897 0, 128898 0, 128899 0, 128900 0, 128901 0, 128902 0, 128903 0, 128904 0, 128905 0, 128906 0, 128907 0, 128908 0, 128909 0, 128910 0, 128911 0, 128912 0, 128913 0, 128914 0, 128915 0, 128916 0, 128917 0, 128918 0, 128919 0, 128920 0, 128921 0, 128922 0, 128923 0, 128924 0, 128925 0, 128926 0, 128927 0, 128928 0, 128929 0, 128930 0, 128931 0, 128932 0, 128933 0, 128934 0, 128935 0, 128936 0, 128937 0, 128938 0, 128939 0, 128940 0, 128941 0, 128942 0, 128943 0, 128944 0, 128945 0, 128946 0, 128947 0, 128948 0, 128949 0, 128950 0, 128951 0, 128952 0, 128953 0, 128954 0, 128955 0, 128956 0, 128957 0, 128958 0, 128959 0, 128960 0, 128961 0, 128962 0, 128963 0, 128964 0, 128965 0, 128966 0, 128967 0, 128968 0, 128969 0, 128970 0, 128971 0, 128972 0, 128973 0, 128974 0, 128975 0, 128976 0, 128977 0, 128978 0, 128979 0, 128980 0, 128981 0, 128982 0, 128983 0, 128984 0, 128985 0, 128986 0, 128987 0, 128988 0, 128989 0, 128990 0, 128991 0, 128992 0, 128993 0, 128994 0, 128995 0, 128996 0, 128997 0, 128998 0, 128999 0, 129000 0, 129001 0, 129002 0, 129003 0, 129004 0, 129005 0, 129006 0, 129007 0, 129008 0, 129009 0, 129010 0, 129011 0, 129012 0, 129013 0, 129014 0, 129015 0, 129016 0, 129017 0, 129018 0, 129019 0, 129020 0, 129021 0, 129022 0, 129023 0, 129024 0, 129025 0, 129026 0, 129027 0, 129028 0, 129029 0, 129030 0, 129031 0, 129032 0, 129033 0, 129034 0, 129035 0, 129036 0, 129037 0, 129038 0, 129039 0, 129040 0, 129041 0, 129042 0, 129043 0, 129044 0, 129045 0, 129046 0, 129047 0, 129048 0, 129049 0, 129050 0, 129051 0, 129052 0, 129053 0, 129054 0, 129055 0, 129056 0, 129057 0, 129058 0, 129059 0, 129060 0, 129061 0, 129062 0, 129063 0, 129064 0, 129065 Field_op0_s11_Slot_pq_slot0_set, 129066 Field_dsp340050b49a6c_fld2059_Slot_pq_slot0_set, 129067 Field_dsp340050b49a6c_fld2069_Slot_pq_slot0_set, 129068 Field_dsp340050b49a6c_fld2827pq_slot0_Slot_pq_slot0_set, 129069 Field_dsp340050b49a6c_fld2829pq_slot0_Slot_pq_slot0_set, 129070 Field_dsp340050b49a6c_fld2830pq_slot0_Slot_pq_slot0_set, 129071 Field_dsp340050b49a6c_fld2831pq_slot0_Slot_pq_slot0_set, 129072 Field_dsp340050b49a6c_fld2832pq_slot0_Slot_pq_slot0_set, 129073 Field_dsp340050b49a6c_fld2833pq_slot0_Slot_pq_slot0_set, 129074 Field_dsp340050b49a6c_fld2835pq_slot0_Slot_pq_slot0_set, 129075 Field_dsp340050b49a6c_fld2836pq_slot0_Slot_pq_slot0_set, 129076 Field_dsp340050b49a6c_fld2837pq_slot0_Slot_pq_slot0_set, 129077 Field_dsp340050b49a6c_fld2838pq_slot0_Slot_pq_slot0_set, 129078 Field_dsp340050b49a6c_fld2839pq_slot0_Slot_pq_slot0_set, 129079 Field_dsp340050b49a6c_fld2840pq_slot0_Slot_pq_slot0_set, 129080 Field_dsp340050b49a6c_fld2842pq_slot0_Slot_pq_slot0_set, 129081 Field_dsp340050b49a6c_fld2843pq_slot0_Slot_pq_slot0_set, 129082 Field_dsp340050b49a6c_fld2844pq_slot0_Slot_pq_slot0_set, 129083 Field_dsp340050b49a6c_fld2845pq_slot0_Slot_pq_slot0_set, 129084 Field_dsp340050b49a6c_fld2846pq_slot0_Slot_pq_slot0_set, 129085 Field_dsp340050b49a6c_fld2847pq_slot0_Slot_pq_slot0_set, 129086 Field_dsp340050b49a6c_fld2849pq_slot0_Slot_pq_slot0_set, 129087 Field_dsp340050b49a6c_fld2850pq_slot0_Slot_pq_slot0_set, 129088 Field_dsp340050b49a6c_fld2851pq_slot0_Slot_pq_slot0_set, 129089 Field_dsp340050b49a6c_fld2852pq_slot0_Slot_pq_slot0_set, 129090 Field_dsp340050b49a6c_fld2853pq_slot0_Slot_pq_slot0_set, 129091 Field_dsp340050b49a6c_fld2854pq_slot0_Slot_pq_slot0_set, 129092 Field_dsp340050b49a6c_fld2855pq_slot0_Slot_pq_slot0_set, 129093 Field_dsp340050b49a6c_fld2856pq_slot0_Slot_pq_slot0_set, 129094 Field_dsp340050b49a6c_fld2857pq_slot0_Slot_pq_slot0_set, 129095 Field_dsp340050b49a6c_fld2858pq_slot0_Slot_pq_slot0_set, 129096 Field_dsp340050b49a6c_fld2859pq_slot0_Slot_pq_slot0_set, 129097 Field_dsp340050b49a6c_fld2860pq_slot0_Slot_pq_slot0_set, 129098 Field_dsp340050b49a6c_fld2861pq_slot0_Slot_pq_slot0_set, 129099 Field_dsp340050b49a6c_fld2863pq_slot0_Slot_pq_slot0_set, 129100 Field_dsp340050b49a6c_fld2864pq_slot0_Slot_pq_slot0_set, 129101 Field_dsp340050b49a6c_fld2865_Slot_pq_slot0_set, 129102 Field_dsp340050b49a6c_fld2867pq_slot0_Slot_pq_slot0_set, 129103 Field_dsp340050b49a6c_fld2869pq_slot0_Slot_pq_slot0_set, 129104 Field_dsp340050b49a6c_fld2871pq_slot0_Slot_pq_slot0_set, 129105 Field_dsp340050b49a6c_fld2872pq_slot0_Slot_pq_slot0_set, 129106 Field_dsp340050b49a6c_fld2873pq_slot0_Slot_pq_slot0_set, 129107 Field_dsp340050b49a6c_fld2874pq_slot0_Slot_pq_slot0_set, 129108 Field_dsp340050b49a6c_fld2875pq_slot0_Slot_pq_slot0_set, 129109 Field_dsp340050b49a6c_fld2876pq_slot0_Slot_pq_slot0_set, 129110 Field_dsp340050b49a6c_fld2877pq_slot0_Slot_pq_slot0_set, 129111 Field_dsp340050b49a6c_fld2878pq_slot0_Slot_pq_slot0_set, 129112 Field_dsp340050b49a6c_fld2879pq_slot0_Slot_pq_slot0_set, 129113 Field_dsp340050b49a6c_fld2880pq_slot0_Slot_pq_slot0_set, 129114 Field_dsp340050b49a6c_fld2881pq_slot0_Slot_pq_slot0_set, 129115 Field_dsp340050b49a6c_fld2882_Slot_pq_slot0_set, 129116 Field_dsp340050b49a6c_fld2883pq_slot0_Slot_pq_slot0_set, 129117 Field_dsp340050b49a6c_fld2884pq_slot0_Slot_pq_slot0_set, 129118 Field_dsp340050b49a6c_fld2885pq_slot0_Slot_pq_slot0_set, 129119 Field_dsp340050b49a6c_fld2886pq_slot0_Slot_pq_slot0_set, 129120 Field_dsp340050b49a6c_fld2887pq_slot0_Slot_pq_slot0_set, 129121 Field_dsp340050b49a6c_fld2888pq_slot0_Slot_pq_slot0_set, 129122 Field_dsp340050b49a6c_fld2890pq_slot0_Slot_pq_slot0_set, 129123 Field_dsp340050b49a6c_fld2891pq_slot0_Slot_pq_slot0_set, 129124 Field_dsp340050b49a6c_fld2892pq_slot0_Slot_pq_slot0_set, 129125 Field_dsp340050b49a6c_fld2893pq_slot0_Slot_pq_slot0_set, 129126 Field_dsp340050b49a6c_fld2894pq_slot0_Slot_pq_slot0_set, 129127 Field_dsp340050b49a6c_fld2895pq_slot0_Slot_pq_slot0_set, 129128 Field_dsp340050b49a6c_fld2897pq_slot0_Slot_pq_slot0_set, 129129 Field_dsp340050b49a6c_fld2899pq_slot0_Slot_pq_slot0_set, 129130 Field_dsp340050b49a6c_fld2900pq_slot0_Slot_pq_slot0_set, 129131 Field_dsp340050b49a6c_fld2901pq_slot0_Slot_pq_slot0_set, 129132 Field_dsp340050b49a6c_fld2902pq_slot0_Slot_pq_slot0_set, 129133 Field_dsp340050b49a6c_fld2903pq_slot0_Slot_pq_slot0_set, 129134 Field_dsp340050b49a6c_fld2904pq_slot0_Slot_pq_slot0_set, 129135 Field_dsp340050b49a6c_fld2905pq_slot0_Slot_pq_slot0_set, 129136 Field_dsp340050b49a6c_fld2906pq_slot0_Slot_pq_slot0_set, 129137 Field_dsp340050b49a6c_fld2907pq_slot0_Slot_pq_slot0_set, 129138 Field_dsp340050b49a6c_fld2908pq_slot0_Slot_pq_slot0_set, 129139 Field_dsp340050b49a6c_fld2909pq_slot0_Slot_pq_slot0_set, 129140 Field_dsp340050b49a6c_fld2910pq_slot0_Slot_pq_slot0_set, 129141 Field_dsp340050b49a6c_fld2911pq_slot0_Slot_pq_slot0_set, 129142 Field_dsp340050b49a6c_fld2912pq_slot0_Slot_pq_slot0_set, 129143 Field_dsp340050b49a6c_fld2913pq_slot0_Slot_pq_slot0_set, 129144 Field_dsp340050b49a6c_fld2914pq_slot0_Slot_pq_slot0_set, 129145 Field_dsp340050b49a6c_fld2915pq_slot0_Slot_pq_slot0_set, 129146 Field_dsp340050b49a6c_fld2916pq_slot0_Slot_pq_slot0_set, 129147 Field_dsp340050b49a6c_fld2917pq_slot0_Slot_pq_slot0_set, 129148 Field_dsp340050b49a6c_fld2918pq_slot0_Slot_pq_slot0_set, 129149 Field_dsp340050b49a6c_fld2919pq_slot0_Slot_pq_slot0_set, 129150 Field_dsp340050b49a6c_fld2920pq_slot0_Slot_pq_slot0_set, 129151 Field_dsp340050b49a6c_fld2921pq_slot0_Slot_pq_slot0_set, 129152 Field_dsp340050b49a6c_fld2922pq_slot0_Slot_pq_slot0_set, 129153 Field_dsp340050b49a6c_fld2923pq_slot0_Slot_pq_slot0_set, 129154 Field_dsp340050b49a6c_fld2924pq_slot0_Slot_pq_slot0_set, 129155 Field_dsp340050b49a6c_fld2925pq_slot0_Slot_pq_slot0_set, 129156 Field_dsp340050b49a6c_fld2926pq_slot0_Slot_pq_slot0_set, 129157 Field_dsp340050b49a6c_fld2927pq_slot0_Slot_pq_slot0_set, 129158 Field_dsp340050b49a6c_fld2928pq_slot0_Slot_pq_slot0_set, 129159 Field_dsp340050b49a6c_fld2929pq_slot0_Slot_pq_slot0_set, 129160 Field_dsp340050b49a6c_fld2930pq_slot0_Slot_pq_slot0_set, 129161 Field_dsp340050b49a6c_fld2932pq_slot0_Slot_pq_slot0_set, 129162 Field_dsp340050b49a6c_fld2934pq_slot0_Slot_pq_slot0_set, 129163 Field_dsp340050b49a6c_fld2935pq_slot0_Slot_pq_slot0_set, 129164 Field_dsp340050b49a6c_fld2936pq_slot0_Slot_pq_slot0_set, 129165 Field_dsp340050b49a6c_fld2937pq_slot0_Slot_pq_slot0_set, 129166 Field_dsp340050b49a6c_fld2939pq_slot0_Slot_pq_slot0_set, 129167 Field_dsp340050b49a6c_fld2940_Slot_pq_slot0_set, 129168 Field_dsp340050b49a6c_fld2941pq_slot0_Slot_pq_slot0_set, 129169 Field_dsp340050b49a6c_fld2942pq_slot0_Slot_pq_slot0_set, 129170 Field_dsp340050b49a6c_fld2943pq_slot0_Slot_pq_slot0_set, 129171 Field_dsp340050b49a6c_fld2945pq_slot0_Slot_pq_slot0_set, 129172 Field_dsp340050b49a6c_fld2946pq_slot0_Slot_pq_slot0_set, 129173 Field_dsp340050b49a6c_fld2947pq_slot0_Slot_pq_slot0_set, 129174 Field_dsp340050b49a6c_fld2948pq_slot0_Slot_pq_slot0_set, 129175 Field_dsp340050b49a6c_fld2949pq_slot0_Slot_pq_slot0_set, 129176 Field_dsp340050b49a6c_fld2950pq_slot0_Slot_pq_slot0_set, 129177 Field_dsp340050b49a6c_fld3763pq_slot0_Slot_pq_slot0_set, 129178 Field_dsp340050b49a6c_fld3764pq_slot0_Slot_pq_slot0_set, 129179 Field_dsp340050b49a6c_fld3765pq_slot0_Slot_pq_slot0_set, 129180 Field_dsp340050b49a6c_fld3766pq_slot0_Slot_pq_slot0_set, 129181 Field_dsp340050b49a6c_fld3767pq_slot0_Slot_pq_slot0_set, 129182 Field_dsp340050b49a6c_fld3768pq_slot0_Slot_pq_slot0_set, 129183 Field_dsp340050b49a6c_fld3769pq_slot0_Slot_pq_slot0_set, 129184 Field_dsp340050b49a6c_fld3770pq_slot0_Slot_pq_slot0_set, 129185 Field_dsp340050b49a6c_fld3771pq_slot0_Slot_pq_slot0_set, 129186 Field_dsp340050b49a6c_fld3772_Slot_pq_slot0_set, 129187 Field_dsp340050b49a6c_fld3773pq_slot0_Slot_pq_slot0_set, 129188 Field_dsp340050b49a6c_fld3775pq_slot0_Slot_pq_slot0_set, 129189 Field_dsp340050b49a6c_fld3776pq_slot0_Slot_pq_slot0_set, 129190 Field_dsp340050b49a6c_fld3777pq_slot0_Slot_pq_slot0_set, 129191 Field_dsp340050b49a6c_fld3778pq_slot0_Slot_pq_slot0_set, 129192 Field_dsp340050b49a6c_fld3779pq_slot0_Slot_pq_slot0_set, 129193 Field_dsp340050b49a6c_fld3780pq_slot0_Slot_pq_slot0_set, 129194 0, 129195 0, 129196 0, 129197 0, 129198 0, 129199 0, 129200 0, 129201 0, 129202 0, 129203 0, 129204 0, 129205 0, 129206 0, 129207 0, 129208 0, 129209 0, 129210 0, 129211 0, 129212 0, 129213 0, 129214 0, 129215 0, 129216 0, 129217 0, 129218 0, 129219 0, 129220 0, 129221 0, 129222 0, 129223 0, 129224 0, 129225 0, 129226 0, 129227 0, 129228 0, 129229 0, 129230 0, 129231 0, 129232 0, 129233 0, 129234 0, 129235 0, 129236 0, 129237 0, 129238 0, 129239 0, 129240 0, 129241 0, 129242 0, 129243 0, 129244 0, 129245 0, 129246 0, 129247 0, 129248 0, 129249 0, 129250 0, 129251 0, 129252 0, 129253 0, 129254 0, 129255 0, 129256 0, 129257 0, 129258 0, 129259 0, 129260 0, 129261 0, 129262 0, 129263 0, 129264 0, 129265 0, 129266 0, 129267 0, 129268 0, 129269 0, 129270 0, 129271 0, 129272 0, 129273 0, 129274 0, 129275 0, 129276 0, 129277 0, 129278 0, 129279 0, 129280 0, 129281 0, 129282 0, 129283 0, 129284 0, 129285 0, 129286 0, 129287 0, 129288 0, 129289 0, 129290 0, 129291 0, 129292 0, 129293 0, 129294 0, 129295 0, 129296 0, 129297 0, 129298 0, 129299 0, 129300 0, 129301 0, 129302 0, 129303 0, 129304 0, 129305 0, 129306 0, 129307 0, 129308 0, 129309 0, 129310 0, 129311 0, 129312 0, 129313 0, 129314 0, 129315 0, 129316 0, 129317 0, 129318 0, 129319 0, 129320 0, 129321 0, 129322 0, 129323 0, 129324 0, 129325 0, 129326 0, 129327 0, 129328 0, 129329 0, 129330 0, 129331 0, 129332 0, 129333 0, 129334 0, 129335 0, 129336 0, 129337 0, 129338 0, 129339 0, 129340 0, 129341 0, 129342 0, 129343 0, 129344 0, 129345 0, 129346 0, 129347 0, 129348 0, 129349 0, 129350 0, 129351 0, 129352 0, 129353 0, 129354 0, 129355 0, 129356 0, 129357 0, 129358 0, 129359 0, 129360 0, 129361 0, 129362 0, 129363 0, 129364 0, 129365 0, 129366 0, 129367 0, 129368 0, 129369 0, 129370 0, 129371 0, 129372 0, 129373 0, 129374 0, 129375 0, 129376 0, 129377 0, 129378 0, 129379 0, 129380 0, 129381 0, 129382 0, 129383 0, 129384 0, 129385 0, 129386 0, 129387 0, 129388 0, 129389 0, 129390 0, 129391 0, 129392 0, 129393 0, 129394 0, 129395 0, 129396 0, 129397 0, 129398 0, 129399 0, 129400 0, 129401 0, 129402 0, 129403 0, 129404 0, 129405 0, 129406 0, 129407 0, 129408 0, 129409 0, 129410 0, 129411 0, 129412 0, 129413 0, 129414 0, 129415 0, 129416 0, 129417 0, 129418 0, 129419 0, 129420 0, 129421 0, 129422 0, 129423 0, 129424 0, 129425 0, 129426 0, 129427 0, 129428 0, 129429 0, 129430 0, 129431 0, 129432 0, 129433 0, 129434 0, 129435 0, 129436 0, 129437 0, 129438 0, 129439 0, 129440 0, 129441 0, 129442 0, 129443 0, 129444 0, 129445 0, 129446 0, 129447 0, 129448 0, 129449 0, 129450 0, 129451 0, 129452 0, 129453 0, 129454 0, 129455 0, 129456 0, 129457 0, 129458 0, 129459 0, 129460 0, 129461 0, 129462 0, 129463 0, 129464 0, 129465 0, 129466 0, 129467 0, 129468 0, 129469 0, 129470 0, 129471 0, 129472 0, 129473 0, 129474 0, 129475 0, 129476 0, 129477 0, 129478 0, 129479 0, 129480 0, 129481 0, 129482 0, 129483 0, 129484 0, 129485 0, 129486 0, 129487 0, 129488 0, 129489 0, 129490 0, 129491 0, 129492 0, 129493 0, 129494 0, 129495 0, 129496 0, 129497 0, 129498 0, 129499 0, 129500 0, 129501 0, 129502 0, 129503 0, 129504 0, 129505 0, 129506 0, 129507 0, 129508 0, 129509 0, 129510 0, 129511 0, 129512 0, 129513 0, 129514 0, 129515 0, 129516 0, 129517 0, 129518 0, 129519 0, 129520 0, 129521 0, 129522 0, 129523 0, 129524 0, 129525 0, 129526 0, 129527 0, 129528 0, 129529 0, 129530 0, 129531 0, 129532 0, 129533 0, 129534 0, 129535 0, 129536 0, 129537 0, 129538 0, 129539 0, 129540 0, 129541 0, 129542 0, 129543 0, 129544 0, 129545 0, 129546 0, 129547 0, 129548 0, 129549 0, 129550 0, 129551 0, 129552 0, 129553 0, 129554 0, 129555 0, 129556 0, 129557 0, 129558 0, 129559 0, 129560 0, 129561 0, 129562 0, 129563 0, 129564 0, 129565 0, 129566 0, 129567 0, 129568 0, 129569 0, 129570 0, 129571 0, 129572 0, 129573 0, 129574 0, 129575 0, 129576 0, 129577 0, 129578 0, 129579 0, 129580 0, 129581 0, 129582 0, 129583 0, 129584 0, 129585 0, 129586 0, 129587 0, 129588 0, 129589 0, 129590 0, 129591 0, 129592 0, 129593 0, 129594 0, 129595 0, 129596 0, 129597 0, 129598 0, 129599 0, 129600 0, 129601 0, 129602 0, 129603 0, 129604 0, 129605 0, 129606 0, 129607 0, 129608 0, 129609 0, 129610 0, 129611 0, 129612 0, 129613 0, 129614 0, 129615 0, 129616 0, 129617 0, 129618 0, 129619 0, 129620 0, 129621 0, 129622 0, 129623 0, 129624 0, 129625 0, 129626 0, 129627 0, 129628 0, 129629 0, 129630 0, 129631 0, 129632 0, 129633 0, 129634 0, 129635 0, 129636 0, 129637 0, 129638 0, 129639 0, 129640 0, 129641 0, 129642 0, 129643 0, 129644 0, 129645 0, 129646 0, 129647 0, 129648 0, 129649 0, 129650 0, 129651 0, 129652 0, 129653 0, 129654 0, 129655 0, 129656 0, 129657 0, 129658 0, 129659 0, 129660 0, 129661 0, 129662 0, 129663 0, 129664 0, 129665 0, 129666 0, 129667 0, 129668 0, 129669 0, 129670 0, 129671 0, 129672 0, 129673 0, 129674 0, 129675 0, 129676 0, 129677 0, 129678 0, 129679 0, 129680 0, 129681 0, 129682 0, 129683 0, 129684 0, 129685 0, 129686 0, 129687 0, 129688 0, 129689 0, 129690 0, 129691 0, 129692 0, 129693 0, 129694 0, 129695 0, 129696 0, 129697 0, 129698 0, 129699 0, 129700 0, 129701 0, 129702 0, 129703 0, 129704 0, 129705 0, 129706 0, 129707 0, 129708 0, 129709 0, 129710 0, 129711 0, 129712 0, 129713 0, 129714 0, 129715 0, 129716 0, 129717 0, 129718 0, 129719 0, 129720 0, 129721 0, 129722 0, 129723 0, 129724 0, 129725 0, 129726 0, 129727 0, 129728 0, 129729 0, 129730 0, 129731 0, 129732 0, 129733 0, 129734 0, 129735 0, 129736 0, 129737 0, 129738 0, 129739 0, 129740 0, 129741 0, 129742 0, 129743 0, 129744 0, 129745 0, 129746 0, 129747 0, 129748 0, 129749 0, 129750 0, 129751 0, 129752 0, 129753 0, 129754 0, 129755 0, 129756 0, 129757 0, 129758 0, 129759 0, 129760 0, 129761 0, 129762 0, 129763 0, 129764 0, 129765 0, 129766 0, 129767 0, 129768 0, 129769 0, 129770 0, 129771 0, 129772 0, 129773 0, 129774 0, 129775 0, 129776 0, 129777 0, 129778 0, 129779 0, 129780 0, 129781 0, 129782 0, 129783 0, 129784 0, 129785 0, 129786 0, 129787 0, 129788 0, 129789 0, 129790 0, 129791 0, 129792 0, 129793 0, 129794 0, 129795 0, 129796 0, 129797 0, 129798 0, 129799 0, 129800 0, 129801 0, 129802 0, 129803 0, 129804 0, 129805 0, 129806 0, 129807 0, 129808 0, 129809 0, 129810 0, 129811 0, 129812 0, 129813 0, 129814 0, 129815 0, 129816 0, 129817 0, 129818 0, 129819 0, 129820 0, 129821 0, 129822 0, 129823 0, 129824 0, 129825 0, 129826 0, 129827 0, 129828 0, 129829 0, 129830 0, 129831 0, 129832 0, 129833 0, 129834 0, 129835 0, 129836 0, 129837 0, 129838 0, 129839 0, 129840 0, 129841 0, 129842 0, 129843 0, 129844 0, 129845 0, 129846 0, 129847 0, 129848 0, 129849 0, 129850 0, 129851 0, 129852 0, 129853 0, 129854 0, 129855 0, 129856 0, 129857 0, 129858 0, 129859 0, 129860 0, 129861 0, 129862 0, 129863 0, 129864 0, 129865 0, 129866 0, 129867 0, 129868 0, 129869 0, 129870 0, 129871 0, 129872 0, 129873 0, 129874 0, 129875 0, 129876 0, 129877 0, 129878 0, 129879 0, 129880 0, 129881 0, 129882 0, 129883 0, 129884 0, 129885 0, 129886 0, 129887 0, 129888 0, 129889 0, 129890 0, 129891 0, 129892 0, 129893 0, 129894 0, 129895 0, 129896 0, 129897 0, 129898 0, 129899 0, 129900 0, 129901 0, 129902 0, 129903 0, 129904 0, 129905 0, 129906 0, 129907 0, 129908 0, 129909 0, 129910 0, 129911 0, 129912 0, 129913 0, 129914 0, 129915 0, 129916 0, 129917 0, 129918 0, 129919 0, 129920 0, 129921 0, 129922 0, 129923 0, 129924 0, 129925 0, 129926 0, 129927 0, 129928 0, 129929 0, 129930 0, 129931 0, 129932 Implicit_Field_set, 129933 Implicit_Field_set, 129934 Implicit_Field_set, 129935 Implicit_Field_set, 129936 Implicit_Field_set, 129937 Implicit_Field_set, 129938 Implicit_Field_set, 129939 Implicit_Field_set 129940}; 129941 129942static xtensa_get_field_fn 129943Slot_acc2_slot2_get_field_fns[] = { 129944 0, 129945 0, 129946 0, 129947 0, 129948 0, 129949 Field_s_Slot_acc2_slot2_get, 129950 0, 129951 0, 129952 0, 129953 0, 129954 0, 129955 0, 129956 0, 129957 0, 129958 Field_r_Slot_acc2_slot2_get, 129959 0, 129960 0, 129961 0, 129962 0, 129963 0, 129964 0, 129965 0, 129966 0, 129967 0, 129968 0, 129969 0, 129970 0, 129971 0, 129972 0, 129973 0, 129974 0, 129975 0, 129976 0, 129977 0, 129978 0, 129979 0, 129980 0, 129981 0, 129982 0, 129983 0, 129984 0, 129985 0, 129986 0, 129987 0, 129988 0, 129989 0, 129990 0, 129991 0, 129992 0, 129993 0, 129994 0, 129995 0, 129996 0, 129997 0, 129998 0, 129999 0, 130000 0, 130001 0, 130002 0, 130003 0, 130004 0, 130005 0, 130006 Field_dsp340050b49a6c_fld2045_Slot_acc2_slot2_get, 130007 Field_dsp340050b49a6c_fld2046_Slot_acc2_slot2_get, 130008 0, 130009 0, 130010 0, 130011 0, 130012 0, 130013 Field_dsp340050b49a6c_fld2052_Slot_acc2_slot2_get, 130014 0, 130015 0, 130016 0, 130017 Field_dsp340050b49a6c_fld2056_Slot_acc2_slot2_get, 130018 0, 130019 0, 130020 0, 130021 0, 130022 0, 130023 0, 130024 0, 130025 0, 130026 0, 130027 0, 130028 0, 130029 0, 130030 0, 130031 0, 130032 0, 130033 0, 130034 0, 130035 0, 130036 0, 130037 0, 130038 0, 130039 0, 130040 0, 130041 0, 130042 0, 130043 0, 130044 0, 130045 0, 130046 0, 130047 0, 130048 0, 130049 0, 130050 0, 130051 0, 130052 0, 130053 0, 130054 0, 130055 0, 130056 0, 130057 0, 130058 0, 130059 0, 130060 0, 130061 0, 130062 0, 130063 0, 130064 0, 130065 0, 130066 0, 130067 0, 130068 0, 130069 0, 130070 0, 130071 0, 130072 0, 130073 0, 130074 0, 130075 0, 130076 0, 130077 0, 130078 0, 130079 0, 130080 0, 130081 0, 130082 0, 130083 0, 130084 0, 130085 0, 130086 0, 130087 0, 130088 0, 130089 0, 130090 0, 130091 0, 130092 0, 130093 0, 130094 0, 130095 0, 130096 0, 130097 0, 130098 0, 130099 0, 130100 0, 130101 0, 130102 0, 130103 0, 130104 0, 130105 0, 130106 0, 130107 0, 130108 0, 130109 0, 130110 0, 130111 0, 130112 0, 130113 0, 130114 0, 130115 0, 130116 0, 130117 0, 130118 0, 130119 0, 130120 0, 130121 0, 130122 0, 130123 0, 130124 0, 130125 0, 130126 0, 130127 0, 130128 0, 130129 0, 130130 0, 130131 0, 130132 0, 130133 0, 130134 0, 130135 0, 130136 0, 130137 0, 130138 0, 130139 0, 130140 0, 130141 0, 130142 0, 130143 0, 130144 0, 130145 0, 130146 0, 130147 0, 130148 0, 130149 0, 130150 0, 130151 0, 130152 0, 130153 0, 130154 0, 130155 0, 130156 0, 130157 0, 130158 0, 130159 0, 130160 0, 130161 0, 130162 0, 130163 0, 130164 0, 130165 0, 130166 0, 130167 0, 130168 0, 130169 0, 130170 0, 130171 0, 130172 0, 130173 0, 130174 0, 130175 0, 130176 0, 130177 0, 130178 0, 130179 0, 130180 0, 130181 0, 130182 0, 130183 0, 130184 0, 130185 0, 130186 0, 130187 0, 130188 0, 130189 0, 130190 0, 130191 0, 130192 0, 130193 0, 130194 0, 130195 0, 130196 0, 130197 0, 130198 0, 130199 0, 130200 0, 130201 0, 130202 0, 130203 0, 130204 0, 130205 0, 130206 0, 130207 0, 130208 0, 130209 0, 130210 0, 130211 0, 130212 0, 130213 Field_dsp340050b49a6c_fld2027_Slot_acc2_slot2_get, 130214 0, 130215 0, 130216 0, 130217 0, 130218 0, 130219 0, 130220 0, 130221 0, 130222 0, 130223 0, 130224 0, 130225 0, 130226 0, 130227 0, 130228 0, 130229 0, 130230 0, 130231 0, 130232 0, 130233 0, 130234 0, 130235 0, 130236 0, 130237 0, 130238 0, 130239 0, 130240 0, 130241 0, 130242 0, 130243 0, 130244 0, 130245 0, 130246 0, 130247 0, 130248 0, 130249 0, 130250 0, 130251 0, 130252 0, 130253 0, 130254 0, 130255 0, 130256 0, 130257 0, 130258 0, 130259 0, 130260 0, 130261 0, 130262 0, 130263 0, 130264 0, 130265 0, 130266 0, 130267 0, 130268 0, 130269 0, 130270 0, 130271 0, 130272 0, 130273 0, 130274 0, 130275 0, 130276 0, 130277 0, 130278 0, 130279 0, 130280 0, 130281 0, 130282 0, 130283 0, 130284 0, 130285 0, 130286 0, 130287 0, 130288 0, 130289 0, 130290 0, 130291 0, 130292 0, 130293 0, 130294 0, 130295 0, 130296 0, 130297 0, 130298 0, 130299 0, 130300 0, 130301 0, 130302 0, 130303 0, 130304 0, 130305 0, 130306 0, 130307 0, 130308 0, 130309 0, 130310 0, 130311 0, 130312 0, 130313 0, 130314 0, 130315 0, 130316 0, 130317 0, 130318 0, 130319 0, 130320 0, 130321 0, 130322 0, 130323 0, 130324 0, 130325 0, 130326 0, 130327 0, 130328 0, 130329 0, 130330 0, 130331 0, 130332 0, 130333 0, 130334 0, 130335 0, 130336 0, 130337 0, 130338 0, 130339 0, 130340 0, 130341 0, 130342 0, 130343 0, 130344 0, 130345 0, 130346 0, 130347 0, 130348 0, 130349 0, 130350 0, 130351 0, 130352 0, 130353 0, 130354 0, 130355 0, 130356 0, 130357 0, 130358 0, 130359 0, 130360 0, 130361 0, 130362 0, 130363 0, 130364 0, 130365 0, 130366 0, 130367 0, 130368 0, 130369 0, 130370 0, 130371 0, 130372 0, 130373 0, 130374 0, 130375 0, 130376 0, 130377 0, 130378 0, 130379 0, 130380 0, 130381 0, 130382 0, 130383 0, 130384 0, 130385 0, 130386 0, 130387 0, 130388 0, 130389 0, 130390 0, 130391 0, 130392 0, 130393 0, 130394 0, 130395 0, 130396 0, 130397 0, 130398 0, 130399 0, 130400 0, 130401 0, 130402 0, 130403 0, 130404 0, 130405 0, 130406 0, 130407 0, 130408 0, 130409 0, 130410 0, 130411 0, 130412 0, 130413 0, 130414 0, 130415 0, 130416 0, 130417 0, 130418 0, 130419 0, 130420 0, 130421 0, 130422 0, 130423 0, 130424 0, 130425 0, 130426 0, 130427 0, 130428 0, 130429 0, 130430 0, 130431 0, 130432 0, 130433 0, 130434 0, 130435 0, 130436 0, 130437 0, 130438 0, 130439 0, 130440 0, 130441 0, 130442 0, 130443 0, 130444 0, 130445 0, 130446 0, 130447 0, 130448 0, 130449 0, 130450 0, 130451 0, 130452 0, 130453 0, 130454 0, 130455 0, 130456 0, 130457 0, 130458 0, 130459 0, 130460 0, 130461 0, 130462 0, 130463 0, 130464 0, 130465 0, 130466 0, 130467 0, 130468 0, 130469 0, 130470 0, 130471 0, 130472 0, 130473 0, 130474 0, 130475 0, 130476 0, 130477 0, 130478 0, 130479 0, 130480 0, 130481 0, 130482 0, 130483 0, 130484 0, 130485 0, 130486 0, 130487 0, 130488 0, 130489 0, 130490 0, 130491 0, 130492 0, 130493 0, 130494 0, 130495 0, 130496 0, 130497 0, 130498 0, 130499 0, 130500 0, 130501 0, 130502 0, 130503 0, 130504 0, 130505 0, 130506 0, 130507 0, 130508 0, 130509 0, 130510 0, 130511 0, 130512 0, 130513 0, 130514 0, 130515 0, 130516 0, 130517 0, 130518 0, 130519 0, 130520 0, 130521 0, 130522 0, 130523 0, 130524 0, 130525 0, 130526 0, 130527 0, 130528 0, 130529 0, 130530 0, 130531 0, 130532 0, 130533 0, 130534 0, 130535 0, 130536 0, 130537 0, 130538 0, 130539 0, 130540 0, 130541 0, 130542 0, 130543 0, 130544 0, 130545 0, 130546 0, 130547 0, 130548 0, 130549 0, 130550 0, 130551 0, 130552 0, 130553 0, 130554 0, 130555 0, 130556 0, 130557 0, 130558 0, 130559 0, 130560 0, 130561 0, 130562 0, 130563 0, 130564 0, 130565 0, 130566 0, 130567 0, 130568 0, 130569 0, 130570 0, 130571 0, 130572 0, 130573 0, 130574 0, 130575 0, 130576 0, 130577 0, 130578 0, 130579 0, 130580 0, 130581 0, 130582 0, 130583 0, 130584 0, 130585 0, 130586 0, 130587 0, 130588 0, 130589 0, 130590 0, 130591 0, 130592 0, 130593 0, 130594 0, 130595 0, 130596 0, 130597 0, 130598 0, 130599 0, 130600 0, 130601 0, 130602 0, 130603 0, 130604 0, 130605 0, 130606 0, 130607 0, 130608 0, 130609 0, 130610 0, 130611 0, 130612 0, 130613 0, 130614 0, 130615 0, 130616 0, 130617 0, 130618 0, 130619 0, 130620 0, 130621 0, 130622 0, 130623 0, 130624 0, 130625 0, 130626 0, 130627 0, 130628 0, 130629 0, 130630 0, 130631 0, 130632 0, 130633 0, 130634 0, 130635 0, 130636 0, 130637 0, 130638 0, 130639 0, 130640 0, 130641 0, 130642 0, 130643 0, 130644 0, 130645 0, 130646 0, 130647 0, 130648 0, 130649 0, 130650 0, 130651 0, 130652 0, 130653 0, 130654 0, 130655 0, 130656 0, 130657 0, 130658 0, 130659 0, 130660 0, 130661 0, 130662 0, 130663 0, 130664 0, 130665 0, 130666 0, 130667 0, 130668 0, 130669 0, 130670 0, 130671 0, 130672 0, 130673 0, 130674 0, 130675 0, 130676 0, 130677 0, 130678 0, 130679 0, 130680 0, 130681 0, 130682 0, 130683 0, 130684 0, 130685 0, 130686 0, 130687 0, 130688 0, 130689 0, 130690 0, 130691 0, 130692 0, 130693 0, 130694 0, 130695 0, 130696 0, 130697 0, 130698 0, 130699 0, 130700 0, 130701 0, 130702 0, 130703 0, 130704 0, 130705 0, 130706 0, 130707 0, 130708 0, 130709 0, 130710 0, 130711 0, 130712 0, 130713 0, 130714 0, 130715 0, 130716 0, 130717 0, 130718 0, 130719 0, 130720 0, 130721 0, 130722 0, 130723 0, 130724 0, 130725 0, 130726 0, 130727 0, 130728 0, 130729 0, 130730 0, 130731 0, 130732 0, 130733 0, 130734 0, 130735 0, 130736 0, 130737 0, 130738 0, 130739 0, 130740 0, 130741 0, 130742 0, 130743 0, 130744 0, 130745 0, 130746 0, 130747 0, 130748 0, 130749 0, 130750 0, 130751 0, 130752 0, 130753 0, 130754 0, 130755 0, 130756 0, 130757 0, 130758 0, 130759 0, 130760 0, 130761 0, 130762 0, 130763 0, 130764 0, 130765 0, 130766 0, 130767 0, 130768 0, 130769 0, 130770 0, 130771 0, 130772 0, 130773 0, 130774 0, 130775 0, 130776 0, 130777 0, 130778 0, 130779 0, 130780 0, 130781 0, 130782 0, 130783 0, 130784 0, 130785 0, 130786 0, 130787 0, 130788 0, 130789 0, 130790 0, 130791 0, 130792 0, 130793 0, 130794 0, 130795 0, 130796 0, 130797 0, 130798 0, 130799 0, 130800 0, 130801 0, 130802 0, 130803 0, 130804 0, 130805 0, 130806 0, 130807 0, 130808 0, 130809 0, 130810 0, 130811 0, 130812 0, 130813 0, 130814 0, 130815 0, 130816 0, 130817 0, 130818 0, 130819 0, 130820 0, 130821 0, 130822 0, 130823 0, 130824 0, 130825 0, 130826 0, 130827 0, 130828 0, 130829 0, 130830 0, 130831 0, 130832 0, 130833 0, 130834 0, 130835 0, 130836 0, 130837 0, 130838 0, 130839 0, 130840 0, 130841 0, 130842 0, 130843 0, 130844 0, 130845 0, 130846 0, 130847 0, 130848 0, 130849 0, 130850 0, 130851 0, 130852 0, 130853 0, 130854 0, 130855 0, 130856 0, 130857 0, 130858 0, 130859 0, 130860 0, 130861 0, 130862 0, 130863 0, 130864 0, 130865 0, 130866 0, 130867 0, 130868 0, 130869 0, 130870 0, 130871 0, 130872 0, 130873 0, 130874 0, 130875 0, 130876 0, 130877 0, 130878 0, 130879 0, 130880 0, 130881 0, 130882 0, 130883 0, 130884 0, 130885 0, 130886 0, 130887 0, 130888 0, 130889 0, 130890 0, 130891 0, 130892 0, 130893 0, 130894 0, 130895 0, 130896 0, 130897 0, 130898 0, 130899 0, 130900 0, 130901 0, 130902 0, 130903 0, 130904 0, 130905 0, 130906 0, 130907 0, 130908 0, 130909 0, 130910 0, 130911 0, 130912 0, 130913 0, 130914 0, 130915 0, 130916 0, 130917 0, 130918 0, 130919 0, 130920 0, 130921 0, 130922 0, 130923 0, 130924 0, 130925 0, 130926 0, 130927 0, 130928 0, 130929 0, 130930 0, 130931 Field_op0_s12_Slot_acc2_slot2_get, 130932 Field_dsp340050b49a6c_fld2953acc2_slot2_Slot_acc2_slot2_get, 130933 Field_dsp340050b49a6c_fld2954acc2_slot2_Slot_acc2_slot2_get, 130934 Field_dsp340050b49a6c_fld2955acc2_slot2_Slot_acc2_slot2_get, 130935 Field_dsp340050b49a6c_fld2956acc2_slot2_Slot_acc2_slot2_get, 130936 Field_dsp340050b49a6c_fld2957acc2_slot2_Slot_acc2_slot2_get, 130937 Field_dsp340050b49a6c_fld2958acc2_slot2_Slot_acc2_slot2_get, 130938 Field_dsp340050b49a6c_fld2959acc2_slot2_Slot_acc2_slot2_get, 130939 Field_dsp340050b49a6c_fld2960acc2_slot2_Slot_acc2_slot2_get, 130940 Field_dsp340050b49a6c_fld2963acc2_slot2_Slot_acc2_slot2_get, 130941 Field_dsp340050b49a6c_fld2964acc2_slot2_Slot_acc2_slot2_get, 130942 Field_dsp340050b49a6c_fld2966acc2_slot2_Slot_acc2_slot2_get, 130943 Field_dsp340050b49a6c_fld2967acc2_slot2_Slot_acc2_slot2_get, 130944 Field_dsp340050b49a6c_fld3782acc2_slot2_Slot_acc2_slot2_get, 130945 Field_dsp340050b49a6c_fld3783acc2_slot2_Slot_acc2_slot2_get, 130946 Field_dsp340050b49a6c_fld3784acc2_slot2_Slot_acc2_slot2_get, 130947 Field_dsp340050b49a6c_fld3785acc2_slot2_Slot_acc2_slot2_get, 130948 Field_dsp340050b49a6c_fld3786acc2_slot2_Slot_acc2_slot2_get, 130949 Field_dsp340050b49a6c_fld3788acc2_slot2_Slot_acc2_slot2_get, 130950 0, 130951 0, 130952 0, 130953 0, 130954 0, 130955 0, 130956 0, 130957 0, 130958 0, 130959 0, 130960 0, 130961 0, 130962 0, 130963 0, 130964 0, 130965 0, 130966 0, 130967 0, 130968 0, 130969 0, 130970 0, 130971 0, 130972 0, 130973 0, 130974 0, 130975 0, 130976 0, 130977 0, 130978 0, 130979 0, 130980 0, 130981 0, 130982 0, 130983 0, 130984 0, 130985 0, 130986 0, 130987 0, 130988 0, 130989 0, 130990 0, 130991 0, 130992 0, 130993 0, 130994 0, 130995 0, 130996 0, 130997 0, 130998 0, 130999 0, 131000 0, 131001 0, 131002 0, 131003 0, 131004 0, 131005 0, 131006 0, 131007 0, 131008 0, 131009 0, 131010 0, 131011 0, 131012 0, 131013 0, 131014 0, 131015 0, 131016 0, 131017 0, 131018 0, 131019 0, 131020 0, 131021 0, 131022 0, 131023 0, 131024 0, 131025 0, 131026 0, 131027 0, 131028 0, 131029 0, 131030 0, 131031 0, 131032 0, 131033 0, 131034 0, 131035 0, 131036 0, 131037 0, 131038 0, 131039 0, 131040 0, 131041 0, 131042 0, 131043 0, 131044 0, 131045 0, 131046 0, 131047 0, 131048 0, 131049 0, 131050 0, 131051 0, 131052 0, 131053 0, 131054 0, 131055 0, 131056 0, 131057 0, 131058 0, 131059 0, 131060 0, 131061 0, 131062 0, 131063 0, 131064 0, 131065 0, 131066 0, 131067 0, 131068 0, 131069 0, 131070 0, 131071 0, 131072 0, 131073 0, 131074 0, 131075 0, 131076 0, 131077 0, 131078 0, 131079 0, 131080 0, 131081 0, 131082 0, 131083 0, 131084 0, 131085 0, 131086 0, 131087 0, 131088 0, 131089 0, 131090 0, 131091 0, 131092 0, 131093 0, 131094 0, 131095 0, 131096 0, 131097 0, 131098 0, 131099 0, 131100 0, 131101 0, 131102 0, 131103 0, 131104 0, 131105 0, 131106 0, 131107 0, 131108 0, 131109 0, 131110 0, 131111 0, 131112 0, 131113 0, 131114 0, 131115 0, 131116 0, 131117 0, 131118 0, 131119 0, 131120 0, 131121 0, 131122 0, 131123 0, 131124 0, 131125 0, 131126 0, 131127 0, 131128 0, 131129 0, 131130 0, 131131 0, 131132 0, 131133 0, 131134 0, 131135 0, 131136 0, 131137 0, 131138 0, 131139 0, 131140 0, 131141 0, 131142 0, 131143 0, 131144 0, 131145 0, 131146 0, 131147 0, 131148 0, 131149 0, 131150 0, 131151 0, 131152 0, 131153 0, 131154 0, 131155 0, 131156 0, 131157 0, 131158 0, 131159 0, 131160 0, 131161 0, 131162 0, 131163 0, 131164 0, 131165 0, 131166 0, 131167 0, 131168 0, 131169 0, 131170 0, 131171 0, 131172 0, 131173 0, 131174 0, 131175 0, 131176 0, 131177 0, 131178 0, 131179 0, 131180 0, 131181 0, 131182 0, 131183 0, 131184 0, 131185 0, 131186 0, 131187 0, 131188 0, 131189 0, 131190 0, 131191 0, 131192 0, 131193 0, 131194 0, 131195 0, 131196 0, 131197 0, 131198 0, 131199 0, 131200 0, 131201 0, 131202 0, 131203 0, 131204 0, 131205 0, 131206 0, 131207 0, 131208 0, 131209 0, 131210 0, 131211 0, 131212 0, 131213 0, 131214 0, 131215 0, 131216 0, 131217 0, 131218 0, 131219 0, 131220 0, 131221 0, 131222 0, 131223 0, 131224 0, 131225 0, 131226 0, 131227 0, 131228 0, 131229 0, 131230 0, 131231 0, 131232 0, 131233 0, 131234 0, 131235 0, 131236 0, 131237 0, 131238 0, 131239 0, 131240 0, 131241 0, 131242 0, 131243 0, 131244 0, 131245 0, 131246 0, 131247 0, 131248 0, 131249 0, 131250 0, 131251 0, 131252 0, 131253 0, 131254 0, 131255 0, 131256 0, 131257 0, 131258 0, 131259 0, 131260 0, 131261 0, 131262 0, 131263 0, 131264 0, 131265 0, 131266 0, 131267 0, 131268 0, 131269 0, 131270 0, 131271 0, 131272 0, 131273 0, 131274 0, 131275 0, 131276 0, 131277 0, 131278 0, 131279 0, 131280 0, 131281 0, 131282 0, 131283 0, 131284 0, 131285 0, 131286 0, 131287 0, 131288 0, 131289 0, 131290 0, 131291 0, 131292 0, 131293 0, 131294 0, 131295 0, 131296 0, 131297 0, 131298 0, 131299 0, 131300 0, 131301 0, 131302 0, 131303 0, 131304 0, 131305 0, 131306 0, 131307 0, 131308 0, 131309 0, 131310 0, 131311 0, 131312 0, 131313 0, 131314 0, 131315 0, 131316 0, 131317 0, 131318 0, 131319 0, 131320 0, 131321 0, 131322 0, 131323 0, 131324 0, 131325 0, 131326 0, 131327 0, 131328 0, 131329 0, 131330 0, 131331 0, 131332 0, 131333 0, 131334 0, 131335 0, 131336 0, 131337 0, 131338 0, 131339 0, 131340 0, 131341 0, 131342 0, 131343 0, 131344 0, 131345 0, 131346 0, 131347 0, 131348 0, 131349 0, 131350 0, 131351 0, 131352 0, 131353 0, 131354 0, 131355 0, 131356 0, 131357 0, 131358 0, 131359 0, 131360 0, 131361 0, 131362 0, 131363 0, 131364 0, 131365 0, 131366 0, 131367 0, 131368 0, 131369 0, 131370 0, 131371 0, 131372 0, 131373 0, 131374 0, 131375 0, 131376 0, 131377 0, 131378 0, 131379 0, 131380 0, 131381 0, 131382 0, 131383 0, 131384 0, 131385 0, 131386 0, 131387 0, 131388 0, 131389 0, 131390 0, 131391 0, 131392 0, 131393 0, 131394 0, 131395 0, 131396 0, 131397 0, 131398 0, 131399 0, 131400 0, 131401 0, 131402 0, 131403 0, 131404 0, 131405 0, 131406 0, 131407 0, 131408 0, 131409 0, 131410 0, 131411 0, 131412 0, 131413 0, 131414 0, 131415 0, 131416 0, 131417 0, 131418 0, 131419 0, 131420 0, 131421 0, 131422 0, 131423 0, 131424 0, 131425 0, 131426 0, 131427 0, 131428 0, 131429 0, 131430 0, 131431 0, 131432 0, 131433 0, 131434 0, 131435 0, 131436 0, 131437 0, 131438 0, 131439 0, 131440 0, 131441 0, 131442 0, 131443 0, 131444 0, 131445 0, 131446 0, 131447 0, 131448 0, 131449 0, 131450 0, 131451 0, 131452 0, 131453 0, 131454 0, 131455 0, 131456 0, 131457 0, 131458 0, 131459 0, 131460 0, 131461 0, 131462 0, 131463 0, 131464 0, 131465 0, 131466 0, 131467 0, 131468 0, 131469 0, 131470 0, 131471 0, 131472 0, 131473 0, 131474 0, 131475 0, 131476 0, 131477 0, 131478 0, 131479 0, 131480 0, 131481 0, 131482 0, 131483 0, 131484 0, 131485 0, 131486 0, 131487 0, 131488 0, 131489 0, 131490 0, 131491 0, 131492 0, 131493 0, 131494 0, 131495 0, 131496 0, 131497 0, 131498 0, 131499 0, 131500 0, 131501 0, 131502 0, 131503 0, 131504 0, 131505 0, 131506 0, 131507 0, 131508 0, 131509 0, 131510 0, 131511 0, 131512 0, 131513 0, 131514 0, 131515 0, 131516 0, 131517 0, 131518 0, 131519 0, 131520 0, 131521 0, 131522 0, 131523 0, 131524 0, 131525 0, 131526 0, 131527 0, 131528 0, 131529 0, 131530 0, 131531 0, 131532 0, 131533 0, 131534 0, 131535 0, 131536 0, 131537 0, 131538 0, 131539 0, 131540 0, 131541 0, 131542 0, 131543 0, 131544 0, 131545 0, 131546 0, 131547 0, 131548 0, 131549 0, 131550 0, 131551 0, 131552 0, 131553 0, 131554 0, 131555 0, 131556 0, 131557 0, 131558 0, 131559 0, 131560 0, 131561 0, 131562 0, 131563 0, 131564 0, 131565 0, 131566 0, 131567 0, 131568 0, 131569 0, 131570 0, 131571 0, 131572 0, 131573 0, 131574 0, 131575 0, 131576 0, 131577 0, 131578 0, 131579 0, 131580 0, 131581 0, 131582 0, 131583 0, 131584 0, 131585 0, 131586 0, 131587 0, 131588 0, 131589 0, 131590 0, 131591 0, 131592 0, 131593 0, 131594 0, 131595 0, 131596 0, 131597 0, 131598 0, 131599 0, 131600 0, 131601 0, 131602 0, 131603 0, 131604 0, 131605 0, 131606 0, 131607 0, 131608 0, 131609 0, 131610 0, 131611 0, 131612 0, 131613 0, 131614 0, 131615 0, 131616 0, 131617 0, 131618 0, 131619 0, 131620 0, 131621 0, 131622 0, 131623 0, 131624 0, 131625 0, 131626 0, 131627 0, 131628 0, 131629 0, 131630 0, 131631 0, 131632 0, 131633 0, 131634 0, 131635 0, 131636 0, 131637 0, 131638 0, 131639 0, 131640 0, 131641 0, 131642 0, 131643 0, 131644 0, 131645 0, 131646 0, 131647 0, 131648 0, 131649 0, 131650 0, 131651 0, 131652 0, 131653 0, 131654 0, 131655 0, 131656 0, 131657 0, 131658 0, 131659 0, 131660 0, 131661 0, 131662 0, 131663 0, 131664 0, 131665 0, 131666 0, 131667 0, 131668 0, 131669 Implicit_Field_ar0_get, 131670 Implicit_Field_ar4_get, 131671 Implicit_Field_ar8_get, 131672 Implicit_Field_ar12_get, 131673 Implicit_Field_bt16_get, 131674 Implicit_Field_bs16_get, 131675 Implicit_Field_br16_get, 131676 Implicit_Field_brall_get 131677}; 131678 131679static xtensa_set_field_fn 131680Slot_acc2_slot2_set_field_fns[] = { 131681 0, 131682 0, 131683 0, 131684 0, 131685 0, 131686 Field_s_Slot_acc2_slot2_set, 131687 0, 131688 0, 131689 0, 131690 0, 131691 0, 131692 0, 131693 0, 131694 0, 131695 Field_r_Slot_acc2_slot2_set, 131696 0, 131697 0, 131698 0, 131699 0, 131700 0, 131701 0, 131702 0, 131703 0, 131704 0, 131705 0, 131706 0, 131707 0, 131708 0, 131709 0, 131710 0, 131711 0, 131712 0, 131713 0, 131714 0, 131715 0, 131716 0, 131717 0, 131718 0, 131719 0, 131720 0, 131721 0, 131722 0, 131723 0, 131724 0, 131725 0, 131726 0, 131727 0, 131728 0, 131729 0, 131730 0, 131731 0, 131732 0, 131733 0, 131734 0, 131735 0, 131736 0, 131737 0, 131738 0, 131739 0, 131740 0, 131741 0, 131742 0, 131743 Field_dsp340050b49a6c_fld2045_Slot_acc2_slot2_set, 131744 Field_dsp340050b49a6c_fld2046_Slot_acc2_slot2_set, 131745 0, 131746 0, 131747 0, 131748 0, 131749 0, 131750 Field_dsp340050b49a6c_fld2052_Slot_acc2_slot2_set, 131751 0, 131752 0, 131753 0, 131754 Field_dsp340050b49a6c_fld2056_Slot_acc2_slot2_set, 131755 0, 131756 0, 131757 0, 131758 0, 131759 0, 131760 0, 131761 0, 131762 0, 131763 0, 131764 0, 131765 0, 131766 0, 131767 0, 131768 0, 131769 0, 131770 0, 131771 0, 131772 0, 131773 0, 131774 0, 131775 0, 131776 0, 131777 0, 131778 0, 131779 0, 131780 0, 131781 0, 131782 0, 131783 0, 131784 0, 131785 0, 131786 0, 131787 0, 131788 0, 131789 0, 131790 0, 131791 0, 131792 0, 131793 0, 131794 0, 131795 0, 131796 0, 131797 0, 131798 0, 131799 0, 131800 0, 131801 0, 131802 0, 131803 0, 131804 0, 131805 0, 131806 0, 131807 0, 131808 0, 131809 0, 131810 0, 131811 0, 131812 0, 131813 0, 131814 0, 131815 0, 131816 0, 131817 0, 131818 0, 131819 0, 131820 0, 131821 0, 131822 0, 131823 0, 131824 0, 131825 0, 131826 0, 131827 0, 131828 0, 131829 0, 131830 0, 131831 0, 131832 0, 131833 0, 131834 0, 131835 0, 131836 0, 131837 0, 131838 0, 131839 0, 131840 0, 131841 0, 131842 0, 131843 0, 131844 0, 131845 0, 131846 0, 131847 0, 131848 0, 131849 0, 131850 0, 131851 0, 131852 0, 131853 0, 131854 0, 131855 0, 131856 0, 131857 0, 131858 0, 131859 0, 131860 0, 131861 0, 131862 0, 131863 0, 131864 0, 131865 0, 131866 0, 131867 0, 131868 0, 131869 0, 131870 0, 131871 0, 131872 0, 131873 0, 131874 0, 131875 0, 131876 0, 131877 0, 131878 0, 131879 0, 131880 0, 131881 0, 131882 0, 131883 0, 131884 0, 131885 0, 131886 0, 131887 0, 131888 0, 131889 0, 131890 0, 131891 0, 131892 0, 131893 0, 131894 0, 131895 0, 131896 0, 131897 0, 131898 0, 131899 0, 131900 0, 131901 0, 131902 0, 131903 0, 131904 0, 131905 0, 131906 0, 131907 0, 131908 0, 131909 0, 131910 0, 131911 0, 131912 0, 131913 0, 131914 0, 131915 0, 131916 0, 131917 0, 131918 0, 131919 0, 131920 0, 131921 0, 131922 0, 131923 0, 131924 0, 131925 0, 131926 0, 131927 0, 131928 0, 131929 0, 131930 0, 131931 0, 131932 0, 131933 0, 131934 0, 131935 0, 131936 0, 131937 0, 131938 0, 131939 0, 131940 0, 131941 0, 131942 0, 131943 0, 131944 0, 131945 0, 131946 0, 131947 0, 131948 0, 131949 0, 131950 Field_dsp340050b49a6c_fld2027_Slot_acc2_slot2_set, 131951 0, 131952 0, 131953 0, 131954 0, 131955 0, 131956 0, 131957 0, 131958 0, 131959 0, 131960 0, 131961 0, 131962 0, 131963 0, 131964 0, 131965 0, 131966 0, 131967 0, 131968 0, 131969 0, 131970 0, 131971 0, 131972 0, 131973 0, 131974 0, 131975 0, 131976 0, 131977 0, 131978 0, 131979 0, 131980 0, 131981 0, 131982 0, 131983 0, 131984 0, 131985 0, 131986 0, 131987 0, 131988 0, 131989 0, 131990 0, 131991 0, 131992 0, 131993 0, 131994 0, 131995 0, 131996 0, 131997 0, 131998 0, 131999 0, 132000 0, 132001 0, 132002 0, 132003 0, 132004 0, 132005 0, 132006 0, 132007 0, 132008 0, 132009 0, 132010 0, 132011 0, 132012 0, 132013 0, 132014 0, 132015 0, 132016 0, 132017 0, 132018 0, 132019 0, 132020 0, 132021 0, 132022 0, 132023 0, 132024 0, 132025 0, 132026 0, 132027 0, 132028 0, 132029 0, 132030 0, 132031 0, 132032 0, 132033 0, 132034 0, 132035 0, 132036 0, 132037 0, 132038 0, 132039 0, 132040 0, 132041 0, 132042 0, 132043 0, 132044 0, 132045 0, 132046 0, 132047 0, 132048 0, 132049 0, 132050 0, 132051 0, 132052 0, 132053 0, 132054 0, 132055 0, 132056 0, 132057 0, 132058 0, 132059 0, 132060 0, 132061 0, 132062 0, 132063 0, 132064 0, 132065 0, 132066 0, 132067 0, 132068 0, 132069 0, 132070 0, 132071 0, 132072 0, 132073 0, 132074 0, 132075 0, 132076 0, 132077 0, 132078 0, 132079 0, 132080 0, 132081 0, 132082 0, 132083 0, 132084 0, 132085 0, 132086 0, 132087 0, 132088 0, 132089 0, 132090 0, 132091 0, 132092 0, 132093 0, 132094 0, 132095 0, 132096 0, 132097 0, 132098 0, 132099 0, 132100 0, 132101 0, 132102 0, 132103 0, 132104 0, 132105 0, 132106 0, 132107 0, 132108 0, 132109 0, 132110 0, 132111 0, 132112 0, 132113 0, 132114 0, 132115 0, 132116 0, 132117 0, 132118 0, 132119 0, 132120 0, 132121 0, 132122 0, 132123 0, 132124 0, 132125 0, 132126 0, 132127 0, 132128 0, 132129 0, 132130 0, 132131 0, 132132 0, 132133 0, 132134 0, 132135 0, 132136 0, 132137 0, 132138 0, 132139 0, 132140 0, 132141 0, 132142 0, 132143 0, 132144 0, 132145 0, 132146 0, 132147 0, 132148 0, 132149 0, 132150 0, 132151 0, 132152 0, 132153 0, 132154 0, 132155 0, 132156 0, 132157 0, 132158 0, 132159 0, 132160 0, 132161 0, 132162 0, 132163 0, 132164 0, 132165 0, 132166 0, 132167 0, 132168 0, 132169 0, 132170 0, 132171 0, 132172 0, 132173 0, 132174 0, 132175 0, 132176 0, 132177 0, 132178 0, 132179 0, 132180 0, 132181 0, 132182 0, 132183 0, 132184 0, 132185 0, 132186 0, 132187 0, 132188 0, 132189 0, 132190 0, 132191 0, 132192 0, 132193 0, 132194 0, 132195 0, 132196 0, 132197 0, 132198 0, 132199 0, 132200 0, 132201 0, 132202 0, 132203 0, 132204 0, 132205 0, 132206 0, 132207 0, 132208 0, 132209 0, 132210 0, 132211 0, 132212 0, 132213 0, 132214 0, 132215 0, 132216 0, 132217 0, 132218 0, 132219 0, 132220 0, 132221 0, 132222 0, 132223 0, 132224 0, 132225 0, 132226 0, 132227 0, 132228 0, 132229 0, 132230 0, 132231 0, 132232 0, 132233 0, 132234 0, 132235 0, 132236 0, 132237 0, 132238 0, 132239 0, 132240 0, 132241 0, 132242 0, 132243 0, 132244 0, 132245 0, 132246 0, 132247 0, 132248 0, 132249 0, 132250 0, 132251 0, 132252 0, 132253 0, 132254 0, 132255 0, 132256 0, 132257 0, 132258 0, 132259 0, 132260 0, 132261 0, 132262 0, 132263 0, 132264 0, 132265 0, 132266 0, 132267 0, 132268 0, 132269 0, 132270 0, 132271 0, 132272 0, 132273 0, 132274 0, 132275 0, 132276 0, 132277 0, 132278 0, 132279 0, 132280 0, 132281 0, 132282 0, 132283 0, 132284 0, 132285 0, 132286 0, 132287 0, 132288 0, 132289 0, 132290 0, 132291 0, 132292 0, 132293 0, 132294 0, 132295 0, 132296 0, 132297 0, 132298 0, 132299 0, 132300 0, 132301 0, 132302 0, 132303 0, 132304 0, 132305 0, 132306 0, 132307 0, 132308 0, 132309 0, 132310 0, 132311 0, 132312 0, 132313 0, 132314 0, 132315 0, 132316 0, 132317 0, 132318 0, 132319 0, 132320 0, 132321 0, 132322 0, 132323 0, 132324 0, 132325 0, 132326 0, 132327 0, 132328 0, 132329 0, 132330 0, 132331 0, 132332 0, 132333 0, 132334 0, 132335 0, 132336 0, 132337 0, 132338 0, 132339 0, 132340 0, 132341 0, 132342 0, 132343 0, 132344 0, 132345 0, 132346 0, 132347 0, 132348 0, 132349 0, 132350 0, 132351 0, 132352 0, 132353 0, 132354 0, 132355 0, 132356 0, 132357 0, 132358 0, 132359 0, 132360 0, 132361 0, 132362 0, 132363 0, 132364 0, 132365 0, 132366 0, 132367 0, 132368 0, 132369 0, 132370 0, 132371 0, 132372 0, 132373 0, 132374 0, 132375 0, 132376 0, 132377 0, 132378 0, 132379 0, 132380 0, 132381 0, 132382 0, 132383 0, 132384 0, 132385 0, 132386 0, 132387 0, 132388 0, 132389 0, 132390 0, 132391 0, 132392 0, 132393 0, 132394 0, 132395 0, 132396 0, 132397 0, 132398 0, 132399 0, 132400 0, 132401 0, 132402 0, 132403 0, 132404 0, 132405 0, 132406 0, 132407 0, 132408 0, 132409 0, 132410 0, 132411 0, 132412 0, 132413 0, 132414 0, 132415 0, 132416 0, 132417 0, 132418 0, 132419 0, 132420 0, 132421 0, 132422 0, 132423 0, 132424 0, 132425 0, 132426 0, 132427 0, 132428 0, 132429 0, 132430 0, 132431 0, 132432 0, 132433 0, 132434 0, 132435 0, 132436 0, 132437 0, 132438 0, 132439 0, 132440 0, 132441 0, 132442 0, 132443 0, 132444 0, 132445 0, 132446 0, 132447 0, 132448 0, 132449 0, 132450 0, 132451 0, 132452 0, 132453 0, 132454 0, 132455 0, 132456 0, 132457 0, 132458 0, 132459 0, 132460 0, 132461 0, 132462 0, 132463 0, 132464 0, 132465 0, 132466 0, 132467 0, 132468 0, 132469 0, 132470 0, 132471 0, 132472 0, 132473 0, 132474 0, 132475 0, 132476 0, 132477 0, 132478 0, 132479 0, 132480 0, 132481 0, 132482 0, 132483 0, 132484 0, 132485 0, 132486 0, 132487 0, 132488 0, 132489 0, 132490 0, 132491 0, 132492 0, 132493 0, 132494 0, 132495 0, 132496 0, 132497 0, 132498 0, 132499 0, 132500 0, 132501 0, 132502 0, 132503 0, 132504 0, 132505 0, 132506 0, 132507 0, 132508 0, 132509 0, 132510 0, 132511 0, 132512 0, 132513 0, 132514 0, 132515 0, 132516 0, 132517 0, 132518 0, 132519 0, 132520 0, 132521 0, 132522 0, 132523 0, 132524 0, 132525 0, 132526 0, 132527 0, 132528 0, 132529 0, 132530 0, 132531 0, 132532 0, 132533 0, 132534 0, 132535 0, 132536 0, 132537 0, 132538 0, 132539 0, 132540 0, 132541 0, 132542 0, 132543 0, 132544 0, 132545 0, 132546 0, 132547 0, 132548 0, 132549 0, 132550 0, 132551 0, 132552 0, 132553 0, 132554 0, 132555 0, 132556 0, 132557 0, 132558 0, 132559 0, 132560 0, 132561 0, 132562 0, 132563 0, 132564 0, 132565 0, 132566 0, 132567 0, 132568 0, 132569 0, 132570 0, 132571 0, 132572 0, 132573 0, 132574 0, 132575 0, 132576 0, 132577 0, 132578 0, 132579 0, 132580 0, 132581 0, 132582 0, 132583 0, 132584 0, 132585 0, 132586 0, 132587 0, 132588 0, 132589 0, 132590 0, 132591 0, 132592 0, 132593 0, 132594 0, 132595 0, 132596 0, 132597 0, 132598 0, 132599 0, 132600 0, 132601 0, 132602 0, 132603 0, 132604 0, 132605 0, 132606 0, 132607 0, 132608 0, 132609 0, 132610 0, 132611 0, 132612 0, 132613 0, 132614 0, 132615 0, 132616 0, 132617 0, 132618 0, 132619 0, 132620 0, 132621 0, 132622 0, 132623 0, 132624 0, 132625 0, 132626 0, 132627 0, 132628 0, 132629 0, 132630 0, 132631 0, 132632 0, 132633 0, 132634 0, 132635 0, 132636 0, 132637 0, 132638 0, 132639 0, 132640 0, 132641 0, 132642 0, 132643 0, 132644 0, 132645 0, 132646 0, 132647 0, 132648 0, 132649 0, 132650 0, 132651 0, 132652 0, 132653 0, 132654 0, 132655 0, 132656 0, 132657 0, 132658 0, 132659 0, 132660 0, 132661 0, 132662 0, 132663 0, 132664 0, 132665 0, 132666 0, 132667 0, 132668 Field_op0_s12_Slot_acc2_slot2_set, 132669 Field_dsp340050b49a6c_fld2953acc2_slot2_Slot_acc2_slot2_set, 132670 Field_dsp340050b49a6c_fld2954acc2_slot2_Slot_acc2_slot2_set, 132671 Field_dsp340050b49a6c_fld2955acc2_slot2_Slot_acc2_slot2_set, 132672 Field_dsp340050b49a6c_fld2956acc2_slot2_Slot_acc2_slot2_set, 132673 Field_dsp340050b49a6c_fld2957acc2_slot2_Slot_acc2_slot2_set, 132674 Field_dsp340050b49a6c_fld2958acc2_slot2_Slot_acc2_slot2_set, 132675 Field_dsp340050b49a6c_fld2959acc2_slot2_Slot_acc2_slot2_set, 132676 Field_dsp340050b49a6c_fld2960acc2_slot2_Slot_acc2_slot2_set, 132677 Field_dsp340050b49a6c_fld2963acc2_slot2_Slot_acc2_slot2_set, 132678 Field_dsp340050b49a6c_fld2964acc2_slot2_Slot_acc2_slot2_set, 132679 Field_dsp340050b49a6c_fld2966acc2_slot2_Slot_acc2_slot2_set, 132680 Field_dsp340050b49a6c_fld2967acc2_slot2_Slot_acc2_slot2_set, 132681 Field_dsp340050b49a6c_fld3782acc2_slot2_Slot_acc2_slot2_set, 132682 Field_dsp340050b49a6c_fld3783acc2_slot2_Slot_acc2_slot2_set, 132683 Field_dsp340050b49a6c_fld3784acc2_slot2_Slot_acc2_slot2_set, 132684 Field_dsp340050b49a6c_fld3785acc2_slot2_Slot_acc2_slot2_set, 132685 Field_dsp340050b49a6c_fld3786acc2_slot2_Slot_acc2_slot2_set, 132686 Field_dsp340050b49a6c_fld3788acc2_slot2_Slot_acc2_slot2_set, 132687 0, 132688 0, 132689 0, 132690 0, 132691 0, 132692 0, 132693 0, 132694 0, 132695 0, 132696 0, 132697 0, 132698 0, 132699 0, 132700 0, 132701 0, 132702 0, 132703 0, 132704 0, 132705 0, 132706 0, 132707 0, 132708 0, 132709 0, 132710 0, 132711 0, 132712 0, 132713 0, 132714 0, 132715 0, 132716 0, 132717 0, 132718 0, 132719 0, 132720 0, 132721 0, 132722 0, 132723 0, 132724 0, 132725 0, 132726 0, 132727 0, 132728 0, 132729 0, 132730 0, 132731 0, 132732 0, 132733 0, 132734 0, 132735 0, 132736 0, 132737 0, 132738 0, 132739 0, 132740 0, 132741 0, 132742 0, 132743 0, 132744 0, 132745 0, 132746 0, 132747 0, 132748 0, 132749 0, 132750 0, 132751 0, 132752 0, 132753 0, 132754 0, 132755 0, 132756 0, 132757 0, 132758 0, 132759 0, 132760 0, 132761 0, 132762 0, 132763 0, 132764 0, 132765 0, 132766 0, 132767 0, 132768 0, 132769 0, 132770 0, 132771 0, 132772 0, 132773 0, 132774 0, 132775 0, 132776 0, 132777 0, 132778 0, 132779 0, 132780 0, 132781 0, 132782 0, 132783 0, 132784 0, 132785 0, 132786 0, 132787 0, 132788 0, 132789 0, 132790 0, 132791 0, 132792 0, 132793 0, 132794 0, 132795 0, 132796 0, 132797 0, 132798 0, 132799 0, 132800 0, 132801 0, 132802 0, 132803 0, 132804 0, 132805 0, 132806 0, 132807 0, 132808 0, 132809 0, 132810 0, 132811 0, 132812 0, 132813 0, 132814 0, 132815 0, 132816 0, 132817 0, 132818 0, 132819 0, 132820 0, 132821 0, 132822 0, 132823 0, 132824 0, 132825 0, 132826 0, 132827 0, 132828 0, 132829 0, 132830 0, 132831 0, 132832 0, 132833 0, 132834 0, 132835 0, 132836 0, 132837 0, 132838 0, 132839 0, 132840 0, 132841 0, 132842 0, 132843 0, 132844 0, 132845 0, 132846 0, 132847 0, 132848 0, 132849 0, 132850 0, 132851 0, 132852 0, 132853 0, 132854 0, 132855 0, 132856 0, 132857 0, 132858 0, 132859 0, 132860 0, 132861 0, 132862 0, 132863 0, 132864 0, 132865 0, 132866 0, 132867 0, 132868 0, 132869 0, 132870 0, 132871 0, 132872 0, 132873 0, 132874 0, 132875 0, 132876 0, 132877 0, 132878 0, 132879 0, 132880 0, 132881 0, 132882 0, 132883 0, 132884 0, 132885 0, 132886 0, 132887 0, 132888 0, 132889 0, 132890 0, 132891 0, 132892 0, 132893 0, 132894 0, 132895 0, 132896 0, 132897 0, 132898 0, 132899 0, 132900 0, 132901 0, 132902 0, 132903 0, 132904 0, 132905 0, 132906 0, 132907 0, 132908 0, 132909 0, 132910 0, 132911 0, 132912 0, 132913 0, 132914 0, 132915 0, 132916 0, 132917 0, 132918 0, 132919 0, 132920 0, 132921 0, 132922 0, 132923 0, 132924 0, 132925 0, 132926 0, 132927 0, 132928 0, 132929 0, 132930 0, 132931 0, 132932 0, 132933 0, 132934 0, 132935 0, 132936 0, 132937 0, 132938 0, 132939 0, 132940 0, 132941 0, 132942 0, 132943 0, 132944 0, 132945 0, 132946 0, 132947 0, 132948 0, 132949 0, 132950 0, 132951 0, 132952 0, 132953 0, 132954 0, 132955 0, 132956 0, 132957 0, 132958 0, 132959 0, 132960 0, 132961 0, 132962 0, 132963 0, 132964 0, 132965 0, 132966 0, 132967 0, 132968 0, 132969 0, 132970 0, 132971 0, 132972 0, 132973 0, 132974 0, 132975 0, 132976 0, 132977 0, 132978 0, 132979 0, 132980 0, 132981 0, 132982 0, 132983 0, 132984 0, 132985 0, 132986 0, 132987 0, 132988 0, 132989 0, 132990 0, 132991 0, 132992 0, 132993 0, 132994 0, 132995 0, 132996 0, 132997 0, 132998 0, 132999 0, 133000 0, 133001 0, 133002 0, 133003 0, 133004 0, 133005 0, 133006 0, 133007 0, 133008 0, 133009 0, 133010 0, 133011 0, 133012 0, 133013 0, 133014 0, 133015 0, 133016 0, 133017 0, 133018 0, 133019 0, 133020 0, 133021 0, 133022 0, 133023 0, 133024 0, 133025 0, 133026 0, 133027 0, 133028 0, 133029 0, 133030 0, 133031 0, 133032 0, 133033 0, 133034 0, 133035 0, 133036 0, 133037 0, 133038 0, 133039 0, 133040 0, 133041 0, 133042 0, 133043 0, 133044 0, 133045 0, 133046 0, 133047 0, 133048 0, 133049 0, 133050 0, 133051 0, 133052 0, 133053 0, 133054 0, 133055 0, 133056 0, 133057 0, 133058 0, 133059 0, 133060 0, 133061 0, 133062 0, 133063 0, 133064 0, 133065 0, 133066 0, 133067 0, 133068 0, 133069 0, 133070 0, 133071 0, 133072 0, 133073 0, 133074 0, 133075 0, 133076 0, 133077 0, 133078 0, 133079 0, 133080 0, 133081 0, 133082 0, 133083 0, 133084 0, 133085 0, 133086 0, 133087 0, 133088 0, 133089 0, 133090 0, 133091 0, 133092 0, 133093 0, 133094 0, 133095 0, 133096 0, 133097 0, 133098 0, 133099 0, 133100 0, 133101 0, 133102 0, 133103 0, 133104 0, 133105 0, 133106 0, 133107 0, 133108 0, 133109 0, 133110 0, 133111 0, 133112 0, 133113 0, 133114 0, 133115 0, 133116 0, 133117 0, 133118 0, 133119 0, 133120 0, 133121 0, 133122 0, 133123 0, 133124 0, 133125 0, 133126 0, 133127 0, 133128 0, 133129 0, 133130 0, 133131 0, 133132 0, 133133 0, 133134 0, 133135 0, 133136 0, 133137 0, 133138 0, 133139 0, 133140 0, 133141 0, 133142 0, 133143 0, 133144 0, 133145 0, 133146 0, 133147 0, 133148 0, 133149 0, 133150 0, 133151 0, 133152 0, 133153 0, 133154 0, 133155 0, 133156 0, 133157 0, 133158 0, 133159 0, 133160 0, 133161 0, 133162 0, 133163 0, 133164 0, 133165 0, 133166 0, 133167 0, 133168 0, 133169 0, 133170 0, 133171 0, 133172 0, 133173 0, 133174 0, 133175 0, 133176 0, 133177 0, 133178 0, 133179 0, 133180 0, 133181 0, 133182 0, 133183 0, 133184 0, 133185 0, 133186 0, 133187 0, 133188 0, 133189 0, 133190 0, 133191 0, 133192 0, 133193 0, 133194 0, 133195 0, 133196 0, 133197 0, 133198 0, 133199 0, 133200 0, 133201 0, 133202 0, 133203 0, 133204 0, 133205 0, 133206 0, 133207 0, 133208 0, 133209 0, 133210 0, 133211 0, 133212 0, 133213 0, 133214 0, 133215 0, 133216 0, 133217 0, 133218 0, 133219 0, 133220 0, 133221 0, 133222 0, 133223 0, 133224 0, 133225 0, 133226 0, 133227 0, 133228 0, 133229 0, 133230 0, 133231 0, 133232 0, 133233 0, 133234 0, 133235 0, 133236 0, 133237 0, 133238 0, 133239 0, 133240 0, 133241 0, 133242 0, 133243 0, 133244 0, 133245 0, 133246 0, 133247 0, 133248 0, 133249 0, 133250 0, 133251 0, 133252 0, 133253 0, 133254 0, 133255 0, 133256 0, 133257 0, 133258 0, 133259 0, 133260 0, 133261 0, 133262 0, 133263 0, 133264 0, 133265 0, 133266 0, 133267 0, 133268 0, 133269 0, 133270 0, 133271 0, 133272 0, 133273 0, 133274 0, 133275 0, 133276 0, 133277 0, 133278 0, 133279 0, 133280 0, 133281 0, 133282 0, 133283 0, 133284 0, 133285 0, 133286 0, 133287 0, 133288 0, 133289 0, 133290 0, 133291 0, 133292 0, 133293 0, 133294 0, 133295 0, 133296 0, 133297 0, 133298 0, 133299 0, 133300 0, 133301 0, 133302 0, 133303 0, 133304 0, 133305 0, 133306 0, 133307 0, 133308 0, 133309 0, 133310 0, 133311 0, 133312 0, 133313 0, 133314 0, 133315 0, 133316 0, 133317 0, 133318 0, 133319 0, 133320 0, 133321 0, 133322 0, 133323 0, 133324 0, 133325 0, 133326 0, 133327 0, 133328 0, 133329 0, 133330 0, 133331 0, 133332 0, 133333 0, 133334 0, 133335 0, 133336 0, 133337 0, 133338 0, 133339 0, 133340 0, 133341 0, 133342 0, 133343 0, 133344 0, 133345 0, 133346 0, 133347 0, 133348 0, 133349 0, 133350 0, 133351 0, 133352 0, 133353 0, 133354 0, 133355 0, 133356 0, 133357 0, 133358 0, 133359 0, 133360 0, 133361 0, 133362 0, 133363 0, 133364 0, 133365 0, 133366 0, 133367 0, 133368 0, 133369 0, 133370 0, 133371 0, 133372 0, 133373 0, 133374 0, 133375 0, 133376 0, 133377 0, 133378 0, 133379 0, 133380 0, 133381 0, 133382 0, 133383 0, 133384 0, 133385 0, 133386 0, 133387 0, 133388 0, 133389 0, 133390 0, 133391 0, 133392 0, 133393 0, 133394 0, 133395 0, 133396 0, 133397 0, 133398 0, 133399 0, 133400 0, 133401 0, 133402 0, 133403 0, 133404 0, 133405 0, 133406 Implicit_Field_set, 133407 Implicit_Field_set, 133408 Implicit_Field_set, 133409 Implicit_Field_set, 133410 Implicit_Field_set, 133411 Implicit_Field_set, 133412 Implicit_Field_set, 133413 Implicit_Field_set 133414}; 133415 133416static xtensa_get_field_fn 133417Slot_acc2_slot1_get_field_fns[] = { 133418 Field_t_Slot_acc2_slot1_get, 133419 0, 133420 0, 133421 0, 133422 0, 133423 Field_s_Slot_acc2_slot1_get, 133424 0, 133425 0, 133426 0, 133427 0, 133428 0, 133429 0, 133430 0, 133431 0, 133432 0, 133433 0, 133434 0, 133435 0, 133436 0, 133437 0, 133438 0, 133439 0, 133440 0, 133441 0, 133442 0, 133443 0, 133444 0, 133445 0, 133446 0, 133447 0, 133448 0, 133449 0, 133450 0, 133451 0, 133452 0, 133453 0, 133454 0, 133455 0, 133456 0, 133457 0, 133458 0, 133459 0, 133460 0, 133461 0, 133462 0, 133463 0, 133464 0, 133465 0, 133466 0, 133467 0, 133468 0, 133469 0, 133470 0, 133471 0, 133472 0, 133473 0, 133474 0, 133475 0, 133476 0, 133477 0, 133478 0, 133479 0, 133480 0, 133481 0, 133482 Field_dsp340050b49a6c_fld2047_Slot_acc2_slot1_get, 133483 Field_dsp340050b49a6c_fld2048_Slot_acc2_slot1_get, 133484 0, 133485 Field_dsp340050b49a6c_fld2050_Slot_acc2_slot1_get, 133486 0, 133487 Field_dsp340050b49a6c_fld2052_Slot_acc2_slot1_get, 133488 0, 133489 0, 133490 0, 133491 0, 133492 0, 133493 0, 133494 0, 133495 0, 133496 0, 133497 0, 133498 0, 133499 0, 133500 0, 133501 0, 133502 0, 133503 0, 133504 0, 133505 0, 133506 0, 133507 0, 133508 0, 133509 0, 133510 0, 133511 0, 133512 0, 133513 0, 133514 0, 133515 0, 133516 0, 133517 0, 133518 0, 133519 0, 133520 0, 133521 0, 133522 0, 133523 0, 133524 0, 133525 0, 133526 0, 133527 0, 133528 0, 133529 0, 133530 0, 133531 0, 133532 0, 133533 0, 133534 0, 133535 0, 133536 0, 133537 0, 133538 0, 133539 0, 133540 0, 133541 0, 133542 0, 133543 0, 133544 0, 133545 0, 133546 0, 133547 0, 133548 0, 133549 0, 133550 0, 133551 0, 133552 0, 133553 0, 133554 0, 133555 0, 133556 0, 133557 0, 133558 0, 133559 0, 133560 0, 133561 0, 133562 0, 133563 0, 133564 0, 133565 0, 133566 0, 133567 0, 133568 0, 133569 0, 133570 0, 133571 0, 133572 0, 133573 0, 133574 0, 133575 0, 133576 0, 133577 0, 133578 0, 133579 0, 133580 0, 133581 0, 133582 0, 133583 0, 133584 0, 133585 0, 133586 0, 133587 0, 133588 0, 133589 0, 133590 0, 133591 0, 133592 0, 133593 0, 133594 0, 133595 0, 133596 0, 133597 0, 133598 0, 133599 0, 133600 0, 133601 0, 133602 0, 133603 0, 133604 0, 133605 0, 133606 0, 133607 0, 133608 0, 133609 0, 133610 0, 133611 0, 133612 0, 133613 0, 133614 0, 133615 0, 133616 0, 133617 0, 133618 0, 133619 0, 133620 0, 133621 0, 133622 0, 133623 0, 133624 0, 133625 0, 133626 0, 133627 0, 133628 0, 133629 0, 133630 0, 133631 0, 133632 0, 133633 0, 133634 0, 133635 0, 133636 0, 133637 0, 133638 0, 133639 0, 133640 0, 133641 0, 133642 0, 133643 0, 133644 0, 133645 0, 133646 0, 133647 0, 133648 0, 133649 0, 133650 0, 133651 0, 133652 0, 133653 0, 133654 0, 133655 0, 133656 0, 133657 0, 133658 0, 133659 0, 133660 0, 133661 0, 133662 0, 133663 0, 133664 0, 133665 0, 133666 0, 133667 0, 133668 0, 133669 0, 133670 0, 133671 0, 133672 0, 133673 0, 133674 0, 133675 0, 133676 0, 133677 0, 133678 0, 133679 0, 133680 0, 133681 0, 133682 0, 133683 0, 133684 0, 133685 0, 133686 0, 133687 0, 133688 0, 133689 0, 133690 0, 133691 0, 133692 0, 133693 0, 133694 0, 133695 0, 133696 0, 133697 0, 133698 0, 133699 0, 133700 0, 133701 0, 133702 0, 133703 0, 133704 0, 133705 0, 133706 0, 133707 0, 133708 0, 133709 0, 133710 0, 133711 0, 133712 0, 133713 0, 133714 0, 133715 0, 133716 0, 133717 0, 133718 0, 133719 0, 133720 0, 133721 0, 133722 0, 133723 0, 133724 0, 133725 0, 133726 0, 133727 0, 133728 0, 133729 0, 133730 0, 133731 0, 133732 0, 133733 0, 133734 0, 133735 0, 133736 0, 133737 0, 133738 0, 133739 0, 133740 0, 133741 0, 133742 0, 133743 0, 133744 0, 133745 0, 133746 0, 133747 0, 133748 0, 133749 0, 133750 0, 133751 0, 133752 0, 133753 0, 133754 0, 133755 0, 133756 0, 133757 0, 133758 0, 133759 0, 133760 0, 133761 0, 133762 0, 133763 0, 133764 0, 133765 0, 133766 0, 133767 0, 133768 0, 133769 0, 133770 0, 133771 0, 133772 0, 133773 0, 133774 0, 133775 0, 133776 0, 133777 0, 133778 0, 133779 0, 133780 0, 133781 0, 133782 0, 133783 0, 133784 0, 133785 0, 133786 0, 133787 0, 133788 0, 133789 0, 133790 0, 133791 0, 133792 0, 133793 0, 133794 0, 133795 0, 133796 0, 133797 0, 133798 0, 133799 0, 133800 0, 133801 0, 133802 0, 133803 0, 133804 0, 133805 0, 133806 0, 133807 0, 133808 0, 133809 0, 133810 0, 133811 0, 133812 0, 133813 0, 133814 0, 133815 0, 133816 0, 133817 0, 133818 0, 133819 0, 133820 0, 133821 0, 133822 0, 133823 0, 133824 Field_dsp340050b49a6c_fld2026_Slot_acc2_slot1_get, 133825 Field_dsp340050b49a6c_fld2031_Slot_acc2_slot1_get, 133826 0, 133827 0, 133828 0, 133829 0, 133830 0, 133831 0, 133832 0, 133833 0, 133834 0, 133835 0, 133836 0, 133837 0, 133838 0, 133839 0, 133840 0, 133841 0, 133842 0, 133843 0, 133844 0, 133845 0, 133846 0, 133847 0, 133848 0, 133849 0, 133850 0, 133851 0, 133852 0, 133853 0, 133854 0, 133855 0, 133856 0, 133857 0, 133858 0, 133859 0, 133860 0, 133861 0, 133862 0, 133863 0, 133864 0, 133865 0, 133866 0, 133867 0, 133868 0, 133869 0, 133870 0, 133871 0, 133872 0, 133873 0, 133874 0, 133875 0, 133876 0, 133877 0, 133878 0, 133879 0, 133880 0, 133881 0, 133882 0, 133883 0, 133884 0, 133885 0, 133886 0, 133887 0, 133888 0, 133889 0, 133890 0, 133891 0, 133892 0, 133893 0, 133894 0, 133895 0, 133896 0, 133897 0, 133898 0, 133899 0, 133900 0, 133901 0, 133902 0, 133903 0, 133904 0, 133905 0, 133906 0, 133907 0, 133908 0, 133909 0, 133910 0, 133911 0, 133912 0, 133913 0, 133914 0, 133915 0, 133916 0, 133917 0, 133918 0, 133919 0, 133920 0, 133921 0, 133922 0, 133923 0, 133924 0, 133925 0, 133926 0, 133927 0, 133928 0, 133929 0, 133930 0, 133931 0, 133932 0, 133933 0, 133934 0, 133935 0, 133936 0, 133937 0, 133938 0, 133939 0, 133940 0, 133941 0, 133942 0, 133943 0, 133944 0, 133945 0, 133946 0, 133947 0, 133948 0, 133949 0, 133950 0, 133951 0, 133952 0, 133953 0, 133954 0, 133955 0, 133956 0, 133957 0, 133958 0, 133959 0, 133960 0, 133961 0, 133962 0, 133963 0, 133964 0, 133965 0, 133966 0, 133967 0, 133968 0, 133969 0, 133970 0, 133971 0, 133972 0, 133973 0, 133974 0, 133975 0, 133976 0, 133977 0, 133978 0, 133979 0, 133980 0, 133981 0, 133982 0, 133983 0, 133984 0, 133985 0, 133986 0, 133987 0, 133988 0, 133989 0, 133990 0, 133991 0, 133992 0, 133993 0, 133994 0, 133995 0, 133996 0, 133997 0, 133998 0, 133999 0, 134000 0, 134001 0, 134002 0, 134003 0, 134004 0, 134005 0, 134006 0, 134007 0, 134008 0, 134009 0, 134010 0, 134011 0, 134012 0, 134013 0, 134014 0, 134015 0, 134016 0, 134017 0, 134018 0, 134019 0, 134020 0, 134021 0, 134022 0, 134023 0, 134024 0, 134025 0, 134026 0, 134027 0, 134028 0, 134029 0, 134030 0, 134031 0, 134032 0, 134033 0, 134034 0, 134035 0, 134036 0, 134037 0, 134038 0, 134039 0, 134040 0, 134041 0, 134042 0, 134043 0, 134044 0, 134045 0, 134046 0, 134047 0, 134048 0, 134049 0, 134050 0, 134051 0, 134052 0, 134053 0, 134054 0, 134055 0, 134056 0, 134057 0, 134058 0, 134059 0, 134060 0, 134061 0, 134062 0, 134063 0, 134064 0, 134065 0, 134066 0, 134067 0, 134068 0, 134069 0, 134070 0, 134071 0, 134072 0, 134073 0, 134074 0, 134075 0, 134076 0, 134077 0, 134078 0, 134079 0, 134080 0, 134081 0, 134082 0, 134083 0, 134084 0, 134085 0, 134086 0, 134087 0, 134088 0, 134089 0, 134090 0, 134091 0, 134092 0, 134093 0, 134094 0, 134095 0, 134096 0, 134097 0, 134098 0, 134099 0, 134100 0, 134101 0, 134102 0, 134103 0, 134104 0, 134105 0, 134106 0, 134107 0, 134108 0, 134109 0, 134110 0, 134111 0, 134112 0, 134113 0, 134114 0, 134115 0, 134116 0, 134117 0, 134118 0, 134119 0, 134120 0, 134121 0, 134122 0, 134123 0, 134124 0, 134125 0, 134126 0, 134127 0, 134128 0, 134129 0, 134130 0, 134131 0, 134132 0, 134133 0, 134134 0, 134135 0, 134136 0, 134137 0, 134138 0, 134139 0, 134140 0, 134141 0, 134142 0, 134143 0, 134144 0, 134145 0, 134146 0, 134147 0, 134148 0, 134149 0, 134150 0, 134151 0, 134152 0, 134153 0, 134154 0, 134155 0, 134156 0, 134157 0, 134158 0, 134159 0, 134160 0, 134161 0, 134162 0, 134163 0, 134164 0, 134165 0, 134166 0, 134167 0, 134168 0, 134169 0, 134170 0, 134171 0, 134172 0, 134173 0, 134174 0, 134175 0, 134176 0, 134177 0, 134178 0, 134179 0, 134180 0, 134181 0, 134182 0, 134183 0, 134184 0, 134185 0, 134186 0, 134187 0, 134188 0, 134189 0, 134190 0, 134191 0, 134192 0, 134193 0, 134194 0, 134195 0, 134196 0, 134197 0, 134198 0, 134199 0, 134200 0, 134201 0, 134202 0, 134203 0, 134204 0, 134205 0, 134206 0, 134207 0, 134208 0, 134209 0, 134210 0, 134211 0, 134212 0, 134213 0, 134214 0, 134215 0, 134216 0, 134217 0, 134218 0, 134219 0, 134220 0, 134221 0, 134222 0, 134223 0, 134224 0, 134225 0, 134226 0, 134227 0, 134228 0, 134229 0, 134230 0, 134231 0, 134232 0, 134233 0, 134234 0, 134235 0, 134236 0, 134237 0, 134238 0, 134239 0, 134240 0, 134241 0, 134242 0, 134243 0, 134244 0, 134245 0, 134246 0, 134247 0, 134248 0, 134249 0, 134250 0, 134251 0, 134252 0, 134253 0, 134254 0, 134255 0, 134256 0, 134257 0, 134258 0, 134259 0, 134260 0, 134261 0, 134262 0, 134263 0, 134264 0, 134265 0, 134266 0, 134267 0, 134268 0, 134269 0, 134270 0, 134271 0, 134272 0, 134273 0, 134274 0, 134275 0, 134276 0, 134277 0, 134278 0, 134279 0, 134280 0, 134281 0, 134282 0, 134283 0, 134284 0, 134285 0, 134286 0, 134287 0, 134288 0, 134289 0, 134290 0, 134291 0, 134292 0, 134293 0, 134294 0, 134295 0, 134296 0, 134297 0, 134298 0, 134299 0, 134300 0, 134301 0, 134302 0, 134303 0, 134304 0, 134305 0, 134306 0, 134307 0, 134308 0, 134309 0, 134310 0, 134311 0, 134312 0, 134313 0, 134314 0, 134315 0, 134316 0, 134317 0, 134318 0, 134319 0, 134320 0, 134321 0, 134322 0, 134323 0, 134324 0, 134325 0, 134326 0, 134327 0, 134328 0, 134329 0, 134330 0, 134331 0, 134332 0, 134333 0, 134334 0, 134335 0, 134336 0, 134337 0, 134338 0, 134339 0, 134340 0, 134341 0, 134342 0, 134343 0, 134344 0, 134345 0, 134346 0, 134347 0, 134348 0, 134349 0, 134350 0, 134351 0, 134352 0, 134353 0, 134354 0, 134355 0, 134356 0, 134357 0, 134358 0, 134359 0, 134360 0, 134361 0, 134362 0, 134363 0, 134364 0, 134365 0, 134366 0, 134367 0, 134368 0, 134369 0, 134370 0, 134371 0, 134372 0, 134373 0, 134374 0, 134375 0, 134376 0, 134377 0, 134378 0, 134379 0, 134380 0, 134381 0, 134382 0, 134383 0, 134384 0, 134385 0, 134386 0, 134387 0, 134388 0, 134389 0, 134390 0, 134391 0, 134392 0, 134393 0, 134394 0, 134395 0, 134396 0, 134397 0, 134398 0, 134399 0, 134400 0, 134401 0, 134402 0, 134403 0, 134404 0, 134405 0, 134406 0, 134407 0, 134408 0, 134409 0, 134410 0, 134411 0, 134412 0, 134413 0, 134414 0, 134415 0, 134416 0, 134417 0, 134418 0, 134419 0, 134420 0, 134421 0, 134422 0, 134423 0, 134424 Field_op0_s13_Slot_acc2_slot1_get, 134425 Field_dsp340050b49a6c_fld2028_Slot_acc2_slot1_get, 134426 Field_dsp340050b49a6c_fld2075_Slot_acc2_slot1_get, 134427 Field_dsp340050b49a6c_fld2968acc2_slot1_Slot_acc2_slot1_get, 134428 Field_dsp340050b49a6c_fld2969acc2_slot1_Slot_acc2_slot1_get, 134429 Field_dsp340050b49a6c_fld3790acc2_slot1_Slot_acc2_slot1_get, 134430 Field_dsp340050b49a6c_fld3793acc2_slot1_Slot_acc2_slot1_get, 134431 0, 134432 0, 134433 0, 134434 0, 134435 0, 134436 0, 134437 0, 134438 0, 134439 0, 134440 0, 134441 0, 134442 0, 134443 0, 134444 0, 134445 0, 134446 0, 134447 0, 134448 0, 134449 0, 134450 0, 134451 0, 134452 0, 134453 0, 134454 0, 134455 0, 134456 0, 134457 0, 134458 0, 134459 0, 134460 0, 134461 0, 134462 0, 134463 0, 134464 0, 134465 0, 134466 0, 134467 0, 134468 0, 134469 0, 134470 0, 134471 0, 134472 0, 134473 0, 134474 0, 134475 0, 134476 0, 134477 0, 134478 0, 134479 0, 134480 0, 134481 0, 134482 0, 134483 0, 134484 0, 134485 0, 134486 0, 134487 0, 134488 0, 134489 0, 134490 0, 134491 0, 134492 0, 134493 0, 134494 0, 134495 0, 134496 0, 134497 0, 134498 0, 134499 0, 134500 0, 134501 0, 134502 0, 134503 0, 134504 0, 134505 0, 134506 0, 134507 0, 134508 0, 134509 0, 134510 0, 134511 0, 134512 0, 134513 0, 134514 0, 134515 0, 134516 0, 134517 0, 134518 0, 134519 0, 134520 0, 134521 0, 134522 0, 134523 0, 134524 0, 134525 0, 134526 0, 134527 0, 134528 0, 134529 0, 134530 0, 134531 0, 134532 0, 134533 0, 134534 0, 134535 0, 134536 0, 134537 0, 134538 0, 134539 0, 134540 0, 134541 0, 134542 0, 134543 0, 134544 0, 134545 0, 134546 0, 134547 0, 134548 0, 134549 0, 134550 0, 134551 0, 134552 0, 134553 0, 134554 0, 134555 0, 134556 0, 134557 0, 134558 0, 134559 0, 134560 0, 134561 0, 134562 0, 134563 0, 134564 0, 134565 0, 134566 0, 134567 0, 134568 0, 134569 0, 134570 0, 134571 0, 134572 0, 134573 0, 134574 0, 134575 0, 134576 0, 134577 0, 134578 0, 134579 0, 134580 0, 134581 0, 134582 0, 134583 0, 134584 0, 134585 0, 134586 0, 134587 0, 134588 0, 134589 0, 134590 0, 134591 0, 134592 0, 134593 0, 134594 0, 134595 0, 134596 0, 134597 0, 134598 0, 134599 0, 134600 0, 134601 0, 134602 0, 134603 0, 134604 0, 134605 0, 134606 0, 134607 0, 134608 0, 134609 0, 134610 0, 134611 0, 134612 0, 134613 0, 134614 0, 134615 0, 134616 0, 134617 0, 134618 0, 134619 0, 134620 0, 134621 0, 134622 0, 134623 0, 134624 0, 134625 0, 134626 0, 134627 0, 134628 0, 134629 0, 134630 0, 134631 0, 134632 0, 134633 0, 134634 0, 134635 0, 134636 0, 134637 0, 134638 0, 134639 0, 134640 0, 134641 0, 134642 0, 134643 0, 134644 0, 134645 0, 134646 0, 134647 0, 134648 0, 134649 0, 134650 0, 134651 0, 134652 0, 134653 0, 134654 0, 134655 0, 134656 0, 134657 0, 134658 0, 134659 0, 134660 0, 134661 0, 134662 0, 134663 0, 134664 0, 134665 0, 134666 0, 134667 0, 134668 0, 134669 0, 134670 0, 134671 0, 134672 0, 134673 0, 134674 0, 134675 0, 134676 0, 134677 0, 134678 0, 134679 0, 134680 0, 134681 0, 134682 0, 134683 0, 134684 0, 134685 0, 134686 0, 134687 0, 134688 0, 134689 0, 134690 0, 134691 0, 134692 0, 134693 0, 134694 0, 134695 0, 134696 0, 134697 0, 134698 0, 134699 0, 134700 0, 134701 0, 134702 0, 134703 0, 134704 0, 134705 0, 134706 0, 134707 0, 134708 0, 134709 0, 134710 0, 134711 0, 134712 0, 134713 0, 134714 0, 134715 0, 134716 0, 134717 0, 134718 0, 134719 0, 134720 0, 134721 0, 134722 0, 134723 0, 134724 0, 134725 0, 134726 0, 134727 0, 134728 0, 134729 0, 134730 0, 134731 0, 134732 0, 134733 0, 134734 0, 134735 0, 134736 0, 134737 0, 134738 0, 134739 0, 134740 0, 134741 0, 134742 0, 134743 0, 134744 0, 134745 0, 134746 0, 134747 0, 134748 0, 134749 0, 134750 0, 134751 0, 134752 0, 134753 0, 134754 0, 134755 0, 134756 0, 134757 0, 134758 0, 134759 0, 134760 0, 134761 0, 134762 0, 134763 0, 134764 0, 134765 0, 134766 0, 134767 0, 134768 0, 134769 0, 134770 0, 134771 0, 134772 0, 134773 0, 134774 0, 134775 0, 134776 0, 134777 0, 134778 0, 134779 0, 134780 0, 134781 0, 134782 0, 134783 0, 134784 0, 134785 0, 134786 0, 134787 0, 134788 0, 134789 0, 134790 0, 134791 0, 134792 0, 134793 0, 134794 0, 134795 0, 134796 0, 134797 0, 134798 0, 134799 0, 134800 0, 134801 0, 134802 0, 134803 0, 134804 0, 134805 0, 134806 0, 134807 0, 134808 0, 134809 0, 134810 0, 134811 0, 134812 0, 134813 0, 134814 0, 134815 0, 134816 0, 134817 0, 134818 0, 134819 0, 134820 0, 134821 0, 134822 0, 134823 0, 134824 0, 134825 0, 134826 0, 134827 0, 134828 0, 134829 0, 134830 0, 134831 0, 134832 0, 134833 0, 134834 0, 134835 0, 134836 0, 134837 0, 134838 0, 134839 0, 134840 0, 134841 0, 134842 0, 134843 0, 134844 0, 134845 0, 134846 0, 134847 0, 134848 0, 134849 0, 134850 0, 134851 0, 134852 0, 134853 0, 134854 0, 134855 0, 134856 0, 134857 0, 134858 0, 134859 0, 134860 0, 134861 0, 134862 0, 134863 0, 134864 0, 134865 0, 134866 0, 134867 0, 134868 0, 134869 0, 134870 0, 134871 0, 134872 0, 134873 0, 134874 0, 134875 0, 134876 0, 134877 0, 134878 0, 134879 0, 134880 0, 134881 0, 134882 0, 134883 0, 134884 0, 134885 0, 134886 0, 134887 0, 134888 0, 134889 0, 134890 0, 134891 0, 134892 0, 134893 0, 134894 0, 134895 0, 134896 0, 134897 0, 134898 0, 134899 0, 134900 0, 134901 0, 134902 0, 134903 0, 134904 0, 134905 0, 134906 0, 134907 0, 134908 0, 134909 0, 134910 0, 134911 0, 134912 0, 134913 0, 134914 0, 134915 0, 134916 0, 134917 0, 134918 0, 134919 0, 134920 0, 134921 0, 134922 0, 134923 0, 134924 0, 134925 0, 134926 0, 134927 0, 134928 0, 134929 0, 134930 0, 134931 0, 134932 0, 134933 0, 134934 0, 134935 0, 134936 0, 134937 0, 134938 0, 134939 0, 134940 0, 134941 0, 134942 0, 134943 0, 134944 0, 134945 0, 134946 0, 134947 0, 134948 0, 134949 0, 134950 0, 134951 0, 134952 0, 134953 0, 134954 0, 134955 0, 134956 0, 134957 0, 134958 0, 134959 0, 134960 0, 134961 0, 134962 0, 134963 0, 134964 0, 134965 0, 134966 0, 134967 0, 134968 0, 134969 0, 134970 0, 134971 0, 134972 0, 134973 0, 134974 0, 134975 0, 134976 0, 134977 0, 134978 0, 134979 0, 134980 0, 134981 0, 134982 0, 134983 0, 134984 0, 134985 0, 134986 0, 134987 0, 134988 0, 134989 0, 134990 0, 134991 0, 134992 0, 134993 0, 134994 0, 134995 0, 134996 0, 134997 0, 134998 0, 134999 0, 135000 0, 135001 0, 135002 0, 135003 0, 135004 0, 135005 0, 135006 0, 135007 0, 135008 0, 135009 0, 135010 0, 135011 0, 135012 0, 135013 0, 135014 0, 135015 0, 135016 0, 135017 0, 135018 0, 135019 0, 135020 0, 135021 0, 135022 0, 135023 0, 135024 0, 135025 0, 135026 0, 135027 0, 135028 0, 135029 0, 135030 0, 135031 0, 135032 0, 135033 0, 135034 0, 135035 0, 135036 0, 135037 0, 135038 0, 135039 0, 135040 0, 135041 0, 135042 0, 135043 0, 135044 0, 135045 0, 135046 0, 135047 0, 135048 0, 135049 0, 135050 0, 135051 0, 135052 0, 135053 0, 135054 0, 135055 0, 135056 0, 135057 0, 135058 0, 135059 0, 135060 0, 135061 0, 135062 0, 135063 0, 135064 0, 135065 0, 135066 0, 135067 0, 135068 0, 135069 0, 135070 0, 135071 0, 135072 0, 135073 0, 135074 0, 135075 0, 135076 0, 135077 0, 135078 0, 135079 0, 135080 0, 135081 0, 135082 0, 135083 0, 135084 0, 135085 0, 135086 0, 135087 0, 135088 0, 135089 0, 135090 0, 135091 0, 135092 0, 135093 0, 135094 0, 135095 0, 135096 0, 135097 0, 135098 0, 135099 0, 135100 0, 135101 0, 135102 0, 135103 0, 135104 0, 135105 0, 135106 0, 135107 0, 135108 0, 135109 0, 135110 0, 135111 0, 135112 0, 135113 0, 135114 0, 135115 0, 135116 0, 135117 0, 135118 0, 135119 0, 135120 0, 135121 0, 135122 0, 135123 0, 135124 0, 135125 0, 135126 0, 135127 0, 135128 0, 135129 0, 135130 0, 135131 0, 135132 0, 135133 0, 135134 0, 135135 0, 135136 0, 135137 0, 135138 0, 135139 0, 135140 0, 135141 0, 135142 0, 135143 Implicit_Field_ar0_get, 135144 Implicit_Field_ar4_get, 135145 Implicit_Field_ar8_get, 135146 Implicit_Field_ar12_get, 135147 Implicit_Field_bt16_get, 135148 Implicit_Field_bs16_get, 135149 Implicit_Field_br16_get, 135150 Implicit_Field_brall_get 135151}; 135152 135153static xtensa_set_field_fn 135154Slot_acc2_slot1_set_field_fns[] = { 135155 Field_t_Slot_acc2_slot1_set, 135156 0, 135157 0, 135158 0, 135159 0, 135160 Field_s_Slot_acc2_slot1_set, 135161 0, 135162 0, 135163 0, 135164 0, 135165 0, 135166 0, 135167 0, 135168 0, 135169 0, 135170 0, 135171 0, 135172 0, 135173 0, 135174 0, 135175 0, 135176 0, 135177 0, 135178 0, 135179 0, 135180 0, 135181 0, 135182 0, 135183 0, 135184 0, 135185 0, 135186 0, 135187 0, 135188 0, 135189 0, 135190 0, 135191 0, 135192 0, 135193 0, 135194 0, 135195 0, 135196 0, 135197 0, 135198 0, 135199 0, 135200 0, 135201 0, 135202 0, 135203 0, 135204 0, 135205 0, 135206 0, 135207 0, 135208 0, 135209 0, 135210 0, 135211 0, 135212 0, 135213 0, 135214 0, 135215 0, 135216 0, 135217 0, 135218 0, 135219 Field_dsp340050b49a6c_fld2047_Slot_acc2_slot1_set, 135220 Field_dsp340050b49a6c_fld2048_Slot_acc2_slot1_set, 135221 0, 135222 Field_dsp340050b49a6c_fld2050_Slot_acc2_slot1_set, 135223 0, 135224 Field_dsp340050b49a6c_fld2052_Slot_acc2_slot1_set, 135225 0, 135226 0, 135227 0, 135228 0, 135229 0, 135230 0, 135231 0, 135232 0, 135233 0, 135234 0, 135235 0, 135236 0, 135237 0, 135238 0, 135239 0, 135240 0, 135241 0, 135242 0, 135243 0, 135244 0, 135245 0, 135246 0, 135247 0, 135248 0, 135249 0, 135250 0, 135251 0, 135252 0, 135253 0, 135254 0, 135255 0, 135256 0, 135257 0, 135258 0, 135259 0, 135260 0, 135261 0, 135262 0, 135263 0, 135264 0, 135265 0, 135266 0, 135267 0, 135268 0, 135269 0, 135270 0, 135271 0, 135272 0, 135273 0, 135274 0, 135275 0, 135276 0, 135277 0, 135278 0, 135279 0, 135280 0, 135281 0, 135282 0, 135283 0, 135284 0, 135285 0, 135286 0, 135287 0, 135288 0, 135289 0, 135290 0, 135291 0, 135292 0, 135293 0, 135294 0, 135295 0, 135296 0, 135297 0, 135298 0, 135299 0, 135300 0, 135301 0, 135302 0, 135303 0, 135304 0, 135305 0, 135306 0, 135307 0, 135308 0, 135309 0, 135310 0, 135311 0, 135312 0, 135313 0, 135314 0, 135315 0, 135316 0, 135317 0, 135318 0, 135319 0, 135320 0, 135321 0, 135322 0, 135323 0, 135324 0, 135325 0, 135326 0, 135327 0, 135328 0, 135329 0, 135330 0, 135331 0, 135332 0, 135333 0, 135334 0, 135335 0, 135336 0, 135337 0, 135338 0, 135339 0, 135340 0, 135341 0, 135342 0, 135343 0, 135344 0, 135345 0, 135346 0, 135347 0, 135348 0, 135349 0, 135350 0, 135351 0, 135352 0, 135353 0, 135354 0, 135355 0, 135356 0, 135357 0, 135358 0, 135359 0, 135360 0, 135361 0, 135362 0, 135363 0, 135364 0, 135365 0, 135366 0, 135367 0, 135368 0, 135369 0, 135370 0, 135371 0, 135372 0, 135373 0, 135374 0, 135375 0, 135376 0, 135377 0, 135378 0, 135379 0, 135380 0, 135381 0, 135382 0, 135383 0, 135384 0, 135385 0, 135386 0, 135387 0, 135388 0, 135389 0, 135390 0, 135391 0, 135392 0, 135393 0, 135394 0, 135395 0, 135396 0, 135397 0, 135398 0, 135399 0, 135400 0, 135401 0, 135402 0, 135403 0, 135404 0, 135405 0, 135406 0, 135407 0, 135408 0, 135409 0, 135410 0, 135411 0, 135412 0, 135413 0, 135414 0, 135415 0, 135416 0, 135417 0, 135418 0, 135419 0, 135420 0, 135421 0, 135422 0, 135423 0, 135424 0, 135425 0, 135426 0, 135427 0, 135428 0, 135429 0, 135430 0, 135431 0, 135432 0, 135433 0, 135434 0, 135435 0, 135436 0, 135437 0, 135438 0, 135439 0, 135440 0, 135441 0, 135442 0, 135443 0, 135444 0, 135445 0, 135446 0, 135447 0, 135448 0, 135449 0, 135450 0, 135451 0, 135452 0, 135453 0, 135454 0, 135455 0, 135456 0, 135457 0, 135458 0, 135459 0, 135460 0, 135461 0, 135462 0, 135463 0, 135464 0, 135465 0, 135466 0, 135467 0, 135468 0, 135469 0, 135470 0, 135471 0, 135472 0, 135473 0, 135474 0, 135475 0, 135476 0, 135477 0, 135478 0, 135479 0, 135480 0, 135481 0, 135482 0, 135483 0, 135484 0, 135485 0, 135486 0, 135487 0, 135488 0, 135489 0, 135490 0, 135491 0, 135492 0, 135493 0, 135494 0, 135495 0, 135496 0, 135497 0, 135498 0, 135499 0, 135500 0, 135501 0, 135502 0, 135503 0, 135504 0, 135505 0, 135506 0, 135507 0, 135508 0, 135509 0, 135510 0, 135511 0, 135512 0, 135513 0, 135514 0, 135515 0, 135516 0, 135517 0, 135518 0, 135519 0, 135520 0, 135521 0, 135522 0, 135523 0, 135524 0, 135525 0, 135526 0, 135527 0, 135528 0, 135529 0, 135530 0, 135531 0, 135532 0, 135533 0, 135534 0, 135535 0, 135536 0, 135537 0, 135538 0, 135539 0, 135540 0, 135541 0, 135542 0, 135543 0, 135544 0, 135545 0, 135546 0, 135547 0, 135548 0, 135549 0, 135550 0, 135551 0, 135552 0, 135553 0, 135554 0, 135555 0, 135556 0, 135557 0, 135558 0, 135559 0, 135560 0, 135561 Field_dsp340050b49a6c_fld2026_Slot_acc2_slot1_set, 135562 Field_dsp340050b49a6c_fld2031_Slot_acc2_slot1_set, 135563 0, 135564 0, 135565 0, 135566 0, 135567 0, 135568 0, 135569 0, 135570 0, 135571 0, 135572 0, 135573 0, 135574 0, 135575 0, 135576 0, 135577 0, 135578 0, 135579 0, 135580 0, 135581 0, 135582 0, 135583 0, 135584 0, 135585 0, 135586 0, 135587 0, 135588 0, 135589 0, 135590 0, 135591 0, 135592 0, 135593 0, 135594 0, 135595 0, 135596 0, 135597 0, 135598 0, 135599 0, 135600 0, 135601 0, 135602 0, 135603 0, 135604 0, 135605 0, 135606 0, 135607 0, 135608 0, 135609 0, 135610 0, 135611 0, 135612 0, 135613 0, 135614 0, 135615 0, 135616 0, 135617 0, 135618 0, 135619 0, 135620 0, 135621 0, 135622 0, 135623 0, 135624 0, 135625 0, 135626 0, 135627 0, 135628 0, 135629 0, 135630 0, 135631 0, 135632 0, 135633 0, 135634 0, 135635 0, 135636 0, 135637 0, 135638 0, 135639 0, 135640 0, 135641 0, 135642 0, 135643 0, 135644 0, 135645 0, 135646 0, 135647 0, 135648 0, 135649 0, 135650 0, 135651 0, 135652 0, 135653 0, 135654 0, 135655 0, 135656 0, 135657 0, 135658 0, 135659 0, 135660 0, 135661 0, 135662 0, 135663 0, 135664 0, 135665 0, 135666 0, 135667 0, 135668 0, 135669 0, 135670 0, 135671 0, 135672 0, 135673 0, 135674 0, 135675 0, 135676 0, 135677 0, 135678 0, 135679 0, 135680 0, 135681 0, 135682 0, 135683 0, 135684 0, 135685 0, 135686 0, 135687 0, 135688 0, 135689 0, 135690 0, 135691 0, 135692 0, 135693 0, 135694 0, 135695 0, 135696 0, 135697 0, 135698 0, 135699 0, 135700 0, 135701 0, 135702 0, 135703 0, 135704 0, 135705 0, 135706 0, 135707 0, 135708 0, 135709 0, 135710 0, 135711 0, 135712 0, 135713 0, 135714 0, 135715 0, 135716 0, 135717 0, 135718 0, 135719 0, 135720 0, 135721 0, 135722 0, 135723 0, 135724 0, 135725 0, 135726 0, 135727 0, 135728 0, 135729 0, 135730 0, 135731 0, 135732 0, 135733 0, 135734 0, 135735 0, 135736 0, 135737 0, 135738 0, 135739 0, 135740 0, 135741 0, 135742 0, 135743 0, 135744 0, 135745 0, 135746 0, 135747 0, 135748 0, 135749 0, 135750 0, 135751 0, 135752 0, 135753 0, 135754 0, 135755 0, 135756 0, 135757 0, 135758 0, 135759 0, 135760 0, 135761 0, 135762 0, 135763 0, 135764 0, 135765 0, 135766 0, 135767 0, 135768 0, 135769 0, 135770 0, 135771 0, 135772 0, 135773 0, 135774 0, 135775 0, 135776 0, 135777 0, 135778 0, 135779 0, 135780 0, 135781 0, 135782 0, 135783 0, 135784 0, 135785 0, 135786 0, 135787 0, 135788 0, 135789 0, 135790 0, 135791 0, 135792 0, 135793 0, 135794 0, 135795 0, 135796 0, 135797 0, 135798 0, 135799 0, 135800 0, 135801 0, 135802 0, 135803 0, 135804 0, 135805 0, 135806 0, 135807 0, 135808 0, 135809 0, 135810 0, 135811 0, 135812 0, 135813 0, 135814 0, 135815 0, 135816 0, 135817 0, 135818 0, 135819 0, 135820 0, 135821 0, 135822 0, 135823 0, 135824 0, 135825 0, 135826 0, 135827 0, 135828 0, 135829 0, 135830 0, 135831 0, 135832 0, 135833 0, 135834 0, 135835 0, 135836 0, 135837 0, 135838 0, 135839 0, 135840 0, 135841 0, 135842 0, 135843 0, 135844 0, 135845 0, 135846 0, 135847 0, 135848 0, 135849 0, 135850 0, 135851 0, 135852 0, 135853 0, 135854 0, 135855 0, 135856 0, 135857 0, 135858 0, 135859 0, 135860 0, 135861 0, 135862 0, 135863 0, 135864 0, 135865 0, 135866 0, 135867 0, 135868 0, 135869 0, 135870 0, 135871 0, 135872 0, 135873 0, 135874 0, 135875 0, 135876 0, 135877 0, 135878 0, 135879 0, 135880 0, 135881 0, 135882 0, 135883 0, 135884 0, 135885 0, 135886 0, 135887 0, 135888 0, 135889 0, 135890 0, 135891 0, 135892 0, 135893 0, 135894 0, 135895 0, 135896 0, 135897 0, 135898 0, 135899 0, 135900 0, 135901 0, 135902 0, 135903 0, 135904 0, 135905 0, 135906 0, 135907 0, 135908 0, 135909 0, 135910 0, 135911 0, 135912 0, 135913 0, 135914 0, 135915 0, 135916 0, 135917 0, 135918 0, 135919 0, 135920 0, 135921 0, 135922 0, 135923 0, 135924 0, 135925 0, 135926 0, 135927 0, 135928 0, 135929 0, 135930 0, 135931 0, 135932 0, 135933 0, 135934 0, 135935 0, 135936 0, 135937 0, 135938 0, 135939 0, 135940 0, 135941 0, 135942 0, 135943 0, 135944 0, 135945 0, 135946 0, 135947 0, 135948 0, 135949 0, 135950 0, 135951 0, 135952 0, 135953 0, 135954 0, 135955 0, 135956 0, 135957 0, 135958 0, 135959 0, 135960 0, 135961 0, 135962 0, 135963 0, 135964 0, 135965 0, 135966 0, 135967 0, 135968 0, 135969 0, 135970 0, 135971 0, 135972 0, 135973 0, 135974 0, 135975 0, 135976 0, 135977 0, 135978 0, 135979 0, 135980 0, 135981 0, 135982 0, 135983 0, 135984 0, 135985 0, 135986 0, 135987 0, 135988 0, 135989 0, 135990 0, 135991 0, 135992 0, 135993 0, 135994 0, 135995 0, 135996 0, 135997 0, 135998 0, 135999 0, 136000 0, 136001 0, 136002 0, 136003 0, 136004 0, 136005 0, 136006 0, 136007 0, 136008 0, 136009 0, 136010 0, 136011 0, 136012 0, 136013 0, 136014 0, 136015 0, 136016 0, 136017 0, 136018 0, 136019 0, 136020 0, 136021 0, 136022 0, 136023 0, 136024 0, 136025 0, 136026 0, 136027 0, 136028 0, 136029 0, 136030 0, 136031 0, 136032 0, 136033 0, 136034 0, 136035 0, 136036 0, 136037 0, 136038 0, 136039 0, 136040 0, 136041 0, 136042 0, 136043 0, 136044 0, 136045 0, 136046 0, 136047 0, 136048 0, 136049 0, 136050 0, 136051 0, 136052 0, 136053 0, 136054 0, 136055 0, 136056 0, 136057 0, 136058 0, 136059 0, 136060 0, 136061 0, 136062 0, 136063 0, 136064 0, 136065 0, 136066 0, 136067 0, 136068 0, 136069 0, 136070 0, 136071 0, 136072 0, 136073 0, 136074 0, 136075 0, 136076 0, 136077 0, 136078 0, 136079 0, 136080 0, 136081 0, 136082 0, 136083 0, 136084 0, 136085 0, 136086 0, 136087 0, 136088 0, 136089 0, 136090 0, 136091 0, 136092 0, 136093 0, 136094 0, 136095 0, 136096 0, 136097 0, 136098 0, 136099 0, 136100 0, 136101 0, 136102 0, 136103 0, 136104 0, 136105 0, 136106 0, 136107 0, 136108 0, 136109 0, 136110 0, 136111 0, 136112 0, 136113 0, 136114 0, 136115 0, 136116 0, 136117 0, 136118 0, 136119 0, 136120 0, 136121 0, 136122 0, 136123 0, 136124 0, 136125 0, 136126 0, 136127 0, 136128 0, 136129 0, 136130 0, 136131 0, 136132 0, 136133 0, 136134 0, 136135 0, 136136 0, 136137 0, 136138 0, 136139 0, 136140 0, 136141 0, 136142 0, 136143 0, 136144 0, 136145 0, 136146 0, 136147 0, 136148 0, 136149 0, 136150 0, 136151 0, 136152 0, 136153 0, 136154 0, 136155 0, 136156 0, 136157 0, 136158 0, 136159 0, 136160 0, 136161 Field_op0_s13_Slot_acc2_slot1_set, 136162 Field_dsp340050b49a6c_fld2028_Slot_acc2_slot1_set, 136163 Field_dsp340050b49a6c_fld2075_Slot_acc2_slot1_set, 136164 Field_dsp340050b49a6c_fld2968acc2_slot1_Slot_acc2_slot1_set, 136165 Field_dsp340050b49a6c_fld2969acc2_slot1_Slot_acc2_slot1_set, 136166 Field_dsp340050b49a6c_fld3790acc2_slot1_Slot_acc2_slot1_set, 136167 Field_dsp340050b49a6c_fld3793acc2_slot1_Slot_acc2_slot1_set, 136168 0, 136169 0, 136170 0, 136171 0, 136172 0, 136173 0, 136174 0, 136175 0, 136176 0, 136177 0, 136178 0, 136179 0, 136180 0, 136181 0, 136182 0, 136183 0, 136184 0, 136185 0, 136186 0, 136187 0, 136188 0, 136189 0, 136190 0, 136191 0, 136192 0, 136193 0, 136194 0, 136195 0, 136196 0, 136197 0, 136198 0, 136199 0, 136200 0, 136201 0, 136202 0, 136203 0, 136204 0, 136205 0, 136206 0, 136207 0, 136208 0, 136209 0, 136210 0, 136211 0, 136212 0, 136213 0, 136214 0, 136215 0, 136216 0, 136217 0, 136218 0, 136219 0, 136220 0, 136221 0, 136222 0, 136223 0, 136224 0, 136225 0, 136226 0, 136227 0, 136228 0, 136229 0, 136230 0, 136231 0, 136232 0, 136233 0, 136234 0, 136235 0, 136236 0, 136237 0, 136238 0, 136239 0, 136240 0, 136241 0, 136242 0, 136243 0, 136244 0, 136245 0, 136246 0, 136247 0, 136248 0, 136249 0, 136250 0, 136251 0, 136252 0, 136253 0, 136254 0, 136255 0, 136256 0, 136257 0, 136258 0, 136259 0, 136260 0, 136261 0, 136262 0, 136263 0, 136264 0, 136265 0, 136266 0, 136267 0, 136268 0, 136269 0, 136270 0, 136271 0, 136272 0, 136273 0, 136274 0, 136275 0, 136276 0, 136277 0, 136278 0, 136279 0, 136280 0, 136281 0, 136282 0, 136283 0, 136284 0, 136285 0, 136286 0, 136287 0, 136288 0, 136289 0, 136290 0, 136291 0, 136292 0, 136293 0, 136294 0, 136295 0, 136296 0, 136297 0, 136298 0, 136299 0, 136300 0, 136301 0, 136302 0, 136303 0, 136304 0, 136305 0, 136306 0, 136307 0, 136308 0, 136309 0, 136310 0, 136311 0, 136312 0, 136313 0, 136314 0, 136315 0, 136316 0, 136317 0, 136318 0, 136319 0, 136320 0, 136321 0, 136322 0, 136323 0, 136324 0, 136325 0, 136326 0, 136327 0, 136328 0, 136329 0, 136330 0, 136331 0, 136332 0, 136333 0, 136334 0, 136335 0, 136336 0, 136337 0, 136338 0, 136339 0, 136340 0, 136341 0, 136342 0, 136343 0, 136344 0, 136345 0, 136346 0, 136347 0, 136348 0, 136349 0, 136350 0, 136351 0, 136352 0, 136353 0, 136354 0, 136355 0, 136356 0, 136357 0, 136358 0, 136359 0, 136360 0, 136361 0, 136362 0, 136363 0, 136364 0, 136365 0, 136366 0, 136367 0, 136368 0, 136369 0, 136370 0, 136371 0, 136372 0, 136373 0, 136374 0, 136375 0, 136376 0, 136377 0, 136378 0, 136379 0, 136380 0, 136381 0, 136382 0, 136383 0, 136384 0, 136385 0, 136386 0, 136387 0, 136388 0, 136389 0, 136390 0, 136391 0, 136392 0, 136393 0, 136394 0, 136395 0, 136396 0, 136397 0, 136398 0, 136399 0, 136400 0, 136401 0, 136402 0, 136403 0, 136404 0, 136405 0, 136406 0, 136407 0, 136408 0, 136409 0, 136410 0, 136411 0, 136412 0, 136413 0, 136414 0, 136415 0, 136416 0, 136417 0, 136418 0, 136419 0, 136420 0, 136421 0, 136422 0, 136423 0, 136424 0, 136425 0, 136426 0, 136427 0, 136428 0, 136429 0, 136430 0, 136431 0, 136432 0, 136433 0, 136434 0, 136435 0, 136436 0, 136437 0, 136438 0, 136439 0, 136440 0, 136441 0, 136442 0, 136443 0, 136444 0, 136445 0, 136446 0, 136447 0, 136448 0, 136449 0, 136450 0, 136451 0, 136452 0, 136453 0, 136454 0, 136455 0, 136456 0, 136457 0, 136458 0, 136459 0, 136460 0, 136461 0, 136462 0, 136463 0, 136464 0, 136465 0, 136466 0, 136467 0, 136468 0, 136469 0, 136470 0, 136471 0, 136472 0, 136473 0, 136474 0, 136475 0, 136476 0, 136477 0, 136478 0, 136479 0, 136480 0, 136481 0, 136482 0, 136483 0, 136484 0, 136485 0, 136486 0, 136487 0, 136488 0, 136489 0, 136490 0, 136491 0, 136492 0, 136493 0, 136494 0, 136495 0, 136496 0, 136497 0, 136498 0, 136499 0, 136500 0, 136501 0, 136502 0, 136503 0, 136504 0, 136505 0, 136506 0, 136507 0, 136508 0, 136509 0, 136510 0, 136511 0, 136512 0, 136513 0, 136514 0, 136515 0, 136516 0, 136517 0, 136518 0, 136519 0, 136520 0, 136521 0, 136522 0, 136523 0, 136524 0, 136525 0, 136526 0, 136527 0, 136528 0, 136529 0, 136530 0, 136531 0, 136532 0, 136533 0, 136534 0, 136535 0, 136536 0, 136537 0, 136538 0, 136539 0, 136540 0, 136541 0, 136542 0, 136543 0, 136544 0, 136545 0, 136546 0, 136547 0, 136548 0, 136549 0, 136550 0, 136551 0, 136552 0, 136553 0, 136554 0, 136555 0, 136556 0, 136557 0, 136558 0, 136559 0, 136560 0, 136561 0, 136562 0, 136563 0, 136564 0, 136565 0, 136566 0, 136567 0, 136568 0, 136569 0, 136570 0, 136571 0, 136572 0, 136573 0, 136574 0, 136575 0, 136576 0, 136577 0, 136578 0, 136579 0, 136580 0, 136581 0, 136582 0, 136583 0, 136584 0, 136585 0, 136586 0, 136587 0, 136588 0, 136589 0, 136590 0, 136591 0, 136592 0, 136593 0, 136594 0, 136595 0, 136596 0, 136597 0, 136598 0, 136599 0, 136600 0, 136601 0, 136602 0, 136603 0, 136604 0, 136605 0, 136606 0, 136607 0, 136608 0, 136609 0, 136610 0, 136611 0, 136612 0, 136613 0, 136614 0, 136615 0, 136616 0, 136617 0, 136618 0, 136619 0, 136620 0, 136621 0, 136622 0, 136623 0, 136624 0, 136625 0, 136626 0, 136627 0, 136628 0, 136629 0, 136630 0, 136631 0, 136632 0, 136633 0, 136634 0, 136635 0, 136636 0, 136637 0, 136638 0, 136639 0, 136640 0, 136641 0, 136642 0, 136643 0, 136644 0, 136645 0, 136646 0, 136647 0, 136648 0, 136649 0, 136650 0, 136651 0, 136652 0, 136653 0, 136654 0, 136655 0, 136656 0, 136657 0, 136658 0, 136659 0, 136660 0, 136661 0, 136662 0, 136663 0, 136664 0, 136665 0, 136666 0, 136667 0, 136668 0, 136669 0, 136670 0, 136671 0, 136672 0, 136673 0, 136674 0, 136675 0, 136676 0, 136677 0, 136678 0, 136679 0, 136680 0, 136681 0, 136682 0, 136683 0, 136684 0, 136685 0, 136686 0, 136687 0, 136688 0, 136689 0, 136690 0, 136691 0, 136692 0, 136693 0, 136694 0, 136695 0, 136696 0, 136697 0, 136698 0, 136699 0, 136700 0, 136701 0, 136702 0, 136703 0, 136704 0, 136705 0, 136706 0, 136707 0, 136708 0, 136709 0, 136710 0, 136711 0, 136712 0, 136713 0, 136714 0, 136715 0, 136716 0, 136717 0, 136718 0, 136719 0, 136720 0, 136721 0, 136722 0, 136723 0, 136724 0, 136725 0, 136726 0, 136727 0, 136728 0, 136729 0, 136730 0, 136731 0, 136732 0, 136733 0, 136734 0, 136735 0, 136736 0, 136737 0, 136738 0, 136739 0, 136740 0, 136741 0, 136742 0, 136743 0, 136744 0, 136745 0, 136746 0, 136747 0, 136748 0, 136749 0, 136750 0, 136751 0, 136752 0, 136753 0, 136754 0, 136755 0, 136756 0, 136757 0, 136758 0, 136759 0, 136760 0, 136761 0, 136762 0, 136763 0, 136764 0, 136765 0, 136766 0, 136767 0, 136768 0, 136769 0, 136770 0, 136771 0, 136772 0, 136773 0, 136774 0, 136775 0, 136776 0, 136777 0, 136778 0, 136779 0, 136780 0, 136781 0, 136782 0, 136783 0, 136784 0, 136785 0, 136786 0, 136787 0, 136788 0, 136789 0, 136790 0, 136791 0, 136792 0, 136793 0, 136794 0, 136795 0, 136796 0, 136797 0, 136798 0, 136799 0, 136800 0, 136801 0, 136802 0, 136803 0, 136804 0, 136805 0, 136806 0, 136807 0, 136808 0, 136809 0, 136810 0, 136811 0, 136812 0, 136813 0, 136814 0, 136815 0, 136816 0, 136817 0, 136818 0, 136819 0, 136820 0, 136821 0, 136822 0, 136823 0, 136824 0, 136825 0, 136826 0, 136827 0, 136828 0, 136829 0, 136830 0, 136831 0, 136832 0, 136833 0, 136834 0, 136835 0, 136836 0, 136837 0, 136838 0, 136839 0, 136840 0, 136841 0, 136842 0, 136843 0, 136844 0, 136845 0, 136846 0, 136847 0, 136848 0, 136849 0, 136850 0, 136851 0, 136852 0, 136853 0, 136854 0, 136855 0, 136856 0, 136857 0, 136858 0, 136859 0, 136860 0, 136861 0, 136862 0, 136863 0, 136864 0, 136865 0, 136866 0, 136867 0, 136868 0, 136869 0, 136870 0, 136871 0, 136872 0, 136873 0, 136874 0, 136875 0, 136876 0, 136877 0, 136878 0, 136879 0, 136880 Implicit_Field_set, 136881 Implicit_Field_set, 136882 Implicit_Field_set, 136883 Implicit_Field_set, 136884 Implicit_Field_set, 136885 Implicit_Field_set, 136886 Implicit_Field_set, 136887 Implicit_Field_set 136888}; 136889 136890static xtensa_get_field_fn 136891Slot_acc2_slot0_get_field_fns[] = { 136892 Field_t_Slot_acc2_slot0_get, 136893 0, 136894 0, 136895 0, 136896 0, 136897 Field_s_Slot_acc2_slot0_get, 136898 0, 136899 0, 136900 0, 136901 0, 136902 0, 136903 0, 136904 0, 136905 0, 136906 Field_r_Slot_acc2_slot0_get, 136907 0, 136908 0, 136909 0, 136910 0, 136911 0, 136912 0, 136913 0, 136914 0, 136915 0, 136916 0, 136917 0, 136918 0, 136919 0, 136920 0, 136921 0, 136922 0, 136923 0, 136924 0, 136925 0, 136926 Field_imm7_Slot_acc2_slot0_get, 136927 0, 136928 0, 136929 0, 136930 0, 136931 0, 136932 0, 136933 0, 136934 0, 136935 0, 136936 0, 136937 0, 136938 0, 136939 0, 136940 0, 136941 0, 136942 0, 136943 0, 136944 0, 136945 0, 136946 0, 136947 0, 136948 Field_dsp340050b49a6c_fld2039_Slot_acc2_slot0_get, 136949 0, 136950 Field_dsp340050b49a6c_fld2041_Slot_acc2_slot0_get, 136951 0, 136952 0, 136953 0, 136954 Field_dsp340050b49a6c_fld2045_Slot_acc2_slot0_get, 136955 Field_dsp340050b49a6c_fld2046_Slot_acc2_slot0_get, 136956 Field_dsp340050b49a6c_fld2047_Slot_acc2_slot0_get, 136957 0, 136958 0, 136959 Field_dsp340050b49a6c_fld2050_Slot_acc2_slot0_get, 136960 0, 136961 0, 136962 0, 136963 0, 136964 Field_dsp340050b49a6c_fld2055_Slot_acc2_slot0_get, 136965 Field_dsp340050b49a6c_fld2056_Slot_acc2_slot0_get, 136966 0, 136967 0, 136968 0, 136969 0, 136970 0, 136971 0, 136972 0, 136973 0, 136974 0, 136975 0, 136976 0, 136977 0, 136978 0, 136979 0, 136980 0, 136981 0, 136982 0, 136983 0, 136984 0, 136985 0, 136986 0, 136987 0, 136988 0, 136989 0, 136990 0, 136991 0, 136992 0, 136993 0, 136994 0, 136995 0, 136996 0, 136997 0, 136998 0, 136999 0, 137000 0, 137001 0, 137002 0, 137003 0, 137004 0, 137005 0, 137006 0, 137007 0, 137008 0, 137009 0, 137010 0, 137011 0, 137012 0, 137013 0, 137014 0, 137015 0, 137016 0, 137017 0, 137018 0, 137019 0, 137020 0, 137021 0, 137022 0, 137023 0, 137024 0, 137025 0, 137026 0, 137027 0, 137028 0, 137029 0, 137030 0, 137031 0, 137032 0, 137033 0, 137034 0, 137035 0, 137036 0, 137037 0, 137038 0, 137039 0, 137040 0, 137041 0, 137042 0, 137043 0, 137044 0, 137045 0, 137046 0, 137047 0, 137048 0, 137049 0, 137050 0, 137051 0, 137052 0, 137053 0, 137054 0, 137055 0, 137056 0, 137057 0, 137058 0, 137059 0, 137060 0, 137061 0, 137062 0, 137063 0, 137064 0, 137065 0, 137066 0, 137067 0, 137068 0, 137069 0, 137070 0, 137071 0, 137072 0, 137073 0, 137074 0, 137075 0, 137076 0, 137077 0, 137078 0, 137079 0, 137080 0, 137081 0, 137082 0, 137083 0, 137084 0, 137085 0, 137086 0, 137087 0, 137088 0, 137089 0, 137090 0, 137091 0, 137092 0, 137093 0, 137094 0, 137095 0, 137096 0, 137097 0, 137098 0, 137099 0, 137100 0, 137101 0, 137102 0, 137103 0, 137104 0, 137105 0, 137106 0, 137107 0, 137108 0, 137109 0, 137110 0, 137111 0, 137112 0, 137113 0, 137114 0, 137115 0, 137116 0, 137117 0, 137118 0, 137119 0, 137120 0, 137121 0, 137122 0, 137123 0, 137124 0, 137125 0, 137126 0, 137127 0, 137128 0, 137129 0, 137130 0, 137131 0, 137132 0, 137133 0, 137134 0, 137135 0, 137136 0, 137137 0, 137138 0, 137139 0, 137140 0, 137141 0, 137142 0, 137143 0, 137144 0, 137145 0, 137146 0, 137147 0, 137148 0, 137149 0, 137150 0, 137151 0, 137152 0, 137153 0, 137154 0, 137155 0, 137156 0, 137157 0, 137158 0, 137159 0, 137160 0, 137161 0, 137162 0, 137163 0, 137164 0, 137165 0, 137166 0, 137167 0, 137168 0, 137169 0, 137170 0, 137171 0, 137172 0, 137173 0, 137174 0, 137175 0, 137176 0, 137177 0, 137178 0, 137179 0, 137180 0, 137181 0, 137182 0, 137183 0, 137184 0, 137185 0, 137186 0, 137187 0, 137188 0, 137189 0, 137190 0, 137191 0, 137192 0, 137193 0, 137194 0, 137195 0, 137196 0, 137197 0, 137198 0, 137199 0, 137200 0, 137201 0, 137202 0, 137203 0, 137204 0, 137205 0, 137206 0, 137207 0, 137208 0, 137209 0, 137210 0, 137211 0, 137212 0, 137213 0, 137214 0, 137215 0, 137216 0, 137217 0, 137218 0, 137219 0, 137220 0, 137221 0, 137222 0, 137223 0, 137224 0, 137225 0, 137226 0, 137227 0, 137228 0, 137229 0, 137230 0, 137231 0, 137232 0, 137233 0, 137234 0, 137235 0, 137236 0, 137237 0, 137238 0, 137239 0, 137240 0, 137241 0, 137242 0, 137243 0, 137244 0, 137245 0, 137246 0, 137247 0, 137248 0, 137249 0, 137250 0, 137251 0, 137252 0, 137253 0, 137254 0, 137255 0, 137256 0, 137257 0, 137258 0, 137259 0, 137260 0, 137261 0, 137262 0, 137263 0, 137264 0, 137265 0, 137266 0, 137267 0, 137268 0, 137269 0, 137270 0, 137271 0, 137272 0, 137273 0, 137274 0, 137275 0, 137276 0, 137277 0, 137278 0, 137279 0, 137280 0, 137281 0, 137282 0, 137283 0, 137284 0, 137285 0, 137286 0, 137287 0, 137288 0, 137289 0, 137290 0, 137291 0, 137292 0, 137293 0, 137294 0, 137295 0, 137296 0, 137297 0, 137298 0, 137299 0, 137300 0, 137301 0, 137302 0, 137303 0, 137304 0, 137305 0, 137306 0, 137307 0, 137308 0, 137309 0, 137310 0, 137311 0, 137312 0, 137313 0, 137314 0, 137315 0, 137316 0, 137317 0, 137318 0, 137319 0, 137320 0, 137321 0, 137322 0, 137323 0, 137324 0, 137325 0, 137326 0, 137327 0, 137328 0, 137329 0, 137330 0, 137331 0, 137332 0, 137333 0, 137334 0, 137335 0, 137336 0, 137337 0, 137338 0, 137339 0, 137340 0, 137341 0, 137342 0, 137343 0, 137344 0, 137345 0, 137346 0, 137347 0, 137348 0, 137349 0, 137350 0, 137351 0, 137352 0, 137353 0, 137354 0, 137355 0, 137356 0, 137357 0, 137358 0, 137359 0, 137360 0, 137361 0, 137362 0, 137363 0, 137364 0, 137365 0, 137366 0, 137367 0, 137368 0, 137369 0, 137370 0, 137371 0, 137372 0, 137373 0, 137374 0, 137375 0, 137376 0, 137377 0, 137378 0, 137379 0, 137380 0, 137381 0, 137382 0, 137383 0, 137384 0, 137385 0, 137386 0, 137387 0, 137388 0, 137389 0, 137390 0, 137391 0, 137392 0, 137393 0, 137394 0, 137395 0, 137396 0, 137397 0, 137398 0, 137399 0, 137400 0, 137401 0, 137402 0, 137403 0, 137404 0, 137405 0, 137406 0, 137407 0, 137408 0, 137409 0, 137410 0, 137411 0, 137412 0, 137413 0, 137414 0, 137415 0, 137416 0, 137417 0, 137418 0, 137419 0, 137420 0, 137421 0, 137422 0, 137423 0, 137424 0, 137425 0, 137426 0, 137427 0, 137428 0, 137429 0, 137430 0, 137431 0, 137432 0, 137433 0, 137434 0, 137435 0, 137436 0, 137437 0, 137438 0, 137439 0, 137440 0, 137441 0, 137442 0, 137443 0, 137444 0, 137445 0, 137446 0, 137447 0, 137448 0, 137449 0, 137450 0, 137451 0, 137452 0, 137453 0, 137454 0, 137455 0, 137456 0, 137457 0, 137458 0, 137459 0, 137460 0, 137461 0, 137462 0, 137463 0, 137464 0, 137465 0, 137466 0, 137467 0, 137468 0, 137469 0, 137470 0, 137471 0, 137472 0, 137473 0, 137474 0, 137475 0, 137476 0, 137477 0, 137478 0, 137479 0, 137480 0, 137481 0, 137482 0, 137483 0, 137484 0, 137485 0, 137486 0, 137487 0, 137488 0, 137489 0, 137490 0, 137491 0, 137492 0, 137493 0, 137494 0, 137495 0, 137496 0, 137497 0, 137498 0, 137499 0, 137500 0, 137501 0, 137502 0, 137503 0, 137504 0, 137505 0, 137506 0, 137507 0, 137508 0, 137509 0, 137510 0, 137511 0, 137512 0, 137513 0, 137514 0, 137515 0, 137516 0, 137517 0, 137518 0, 137519 0, 137520 0, 137521 0, 137522 0, 137523 0, 137524 0, 137525 0, 137526 0, 137527 0, 137528 0, 137529 0, 137530 0, 137531 0, 137532 0, 137533 0, 137534 0, 137535 0, 137536 0, 137537 0, 137538 0, 137539 0, 137540 0, 137541 0, 137542 0, 137543 0, 137544 0, 137545 0, 137546 0, 137547 0, 137548 0, 137549 0, 137550 0, 137551 0, 137552 0, 137553 0, 137554 0, 137555 0, 137556 0, 137557 0, 137558 0, 137559 0, 137560 0, 137561 0, 137562 0, 137563 0, 137564 0, 137565 0, 137566 0, 137567 0, 137568 0, 137569 0, 137570 0, 137571 0, 137572 0, 137573 0, 137574 0, 137575 0, 137576 0, 137577 0, 137578 0, 137579 0, 137580 0, 137581 0, 137582 0, 137583 0, 137584 0, 137585 0, 137586 0, 137587 0, 137588 0, 137589 0, 137590 0, 137591 0, 137592 0, 137593 0, 137594 0, 137595 0, 137596 0, 137597 0, 137598 0, 137599 0, 137600 0, 137601 0, 137602 0, 137603 0, 137604 0, 137605 0, 137606 0, 137607 0, 137608 0, 137609 0, 137610 0, 137611 0, 137612 0, 137613 0, 137614 0, 137615 0, 137616 0, 137617 0, 137618 0, 137619 0, 137620 0, 137621 0, 137622 0, 137623 0, 137624 0, 137625 0, 137626 0, 137627 0, 137628 0, 137629 0, 137630 0, 137631 0, 137632 0, 137633 0, 137634 0, 137635 0, 137636 0, 137637 0, 137638 0, 137639 0, 137640 0, 137641 0, 137642 0, 137643 0, 137644 0, 137645 0, 137646 0, 137647 0, 137648 0, 137649 0, 137650 0, 137651 0, 137652 0, 137653 0, 137654 0, 137655 0, 137656 0, 137657 0, 137658 0, 137659 0, 137660 0, 137661 0, 137662 0, 137663 0, 137664 0, 137665 0, 137666 0, 137667 0, 137668 0, 137669 0, 137670 0, 137671 0, 137672 0, 137673 0, 137674 0, 137675 0, 137676 0, 137677 0, 137678 0, 137679 0, 137680 0, 137681 0, 137682 0, 137683 0, 137684 0, 137685 0, 137686 0, 137687 0, 137688 0, 137689 0, 137690 0, 137691 0, 137692 0, 137693 0, 137694 0, 137695 0, 137696 0, 137697 0, 137698 0, 137699 0, 137700 0, 137701 0, 137702 0, 137703 0, 137704 0, 137705 0, 137706 0, 137707 0, 137708 0, 137709 0, 137710 0, 137711 0, 137712 0, 137713 0, 137714 0, 137715 0, 137716 0, 137717 0, 137718 0, 137719 0, 137720 0, 137721 0, 137722 0, 137723 0, 137724 0, 137725 0, 137726 0, 137727 0, 137728 0, 137729 0, 137730 0, 137731 0, 137732 0, 137733 0, 137734 0, 137735 0, 137736 0, 137737 0, 137738 0, 137739 0, 137740 0, 137741 0, 137742 0, 137743 0, 137744 0, 137745 0, 137746 0, 137747 0, 137748 0, 137749 0, 137750 0, 137751 0, 137752 0, 137753 0, 137754 0, 137755 0, 137756 0, 137757 0, 137758 0, 137759 0, 137760 0, 137761 0, 137762 0, 137763 0, 137764 0, 137765 0, 137766 0, 137767 0, 137768 0, 137769 0, 137770 0, 137771 0, 137772 0, 137773 0, 137774 0, 137775 0, 137776 0, 137777 0, 137778 0, 137779 0, 137780 0, 137781 0, 137782 0, 137783 0, 137784 0, 137785 0, 137786 0, 137787 0, 137788 0, 137789 0, 137790 0, 137791 0, 137792 0, 137793 0, 137794 0, 137795 0, 137796 0, 137797 0, 137798 0, 137799 0, 137800 0, 137801 0, 137802 0, 137803 0, 137804 0, 137805 0, 137806 0, 137807 0, 137808 0, 137809 0, 137810 0, 137811 0, 137812 0, 137813 0, 137814 0, 137815 0, 137816 0, 137817 0, 137818 0, 137819 0, 137820 0, 137821 0, 137822 0, 137823 0, 137824 0, 137825 0, 137826 0, 137827 0, 137828 0, 137829 0, 137830 0, 137831 0, 137832 0, 137833 0, 137834 0, 137835 0, 137836 0, 137837 0, 137838 0, 137839 0, 137840 0, 137841 0, 137842 0, 137843 0, 137844 0, 137845 0, 137846 0, 137847 0, 137848 0, 137849 0, 137850 0, 137851 0, 137852 0, 137853 0, 137854 0, 137855 0, 137856 0, 137857 0, 137858 0, 137859 0, 137860 0, 137861 0, 137862 0, 137863 0, 137864 0, 137865 0, 137866 0, 137867 0, 137868 0, 137869 0, 137870 0, 137871 0, 137872 0, 137873 0, 137874 0, 137875 0, 137876 0, 137877 0, 137878 0, 137879 0, 137880 0, 137881 0, 137882 0, 137883 0, 137884 0, 137885 0, 137886 0, 137887 0, 137888 0, 137889 0, 137890 0, 137891 0, 137892 0, 137893 0, 137894 0, 137895 0, 137896 0, 137897 0, 137898 0, 137899 0, 137900 0, 137901 0, 137902 0, 137903 0, 137904 0, 137905 Field_op0_s14_Slot_acc2_slot0_get, 137906 Field_dsp340050b49a6c_fld2973acc2_slot0_Slot_acc2_slot0_get, 137907 Field_dsp340050b49a6c_fld2974acc2_slot0_Slot_acc2_slot0_get, 137908 Field_dsp340050b49a6c_fld2975acc2_slot0_Slot_acc2_slot0_get, 137909 Field_dsp340050b49a6c_fld2976acc2_slot0_Slot_acc2_slot0_get, 137910 Field_dsp340050b49a6c_fld2977acc2_slot0_Slot_acc2_slot0_get, 137911 Field_dsp340050b49a6c_fld2980acc2_slot0_Slot_acc2_slot0_get, 137912 Field_dsp340050b49a6c_fld2981acc2_slot0_Slot_acc2_slot0_get, 137913 Field_dsp340050b49a6c_fld2982acc2_slot0_Slot_acc2_slot0_get, 137914 Field_dsp340050b49a6c_fld2984acc2_slot0_Slot_acc2_slot0_get, 137915 Field_dsp340050b49a6c_fld2985acc2_slot0_Slot_acc2_slot0_get, 137916 Field_dsp340050b49a6c_fld2987acc2_slot0_Slot_acc2_slot0_get, 137917 Field_dsp340050b49a6c_fld2989acc2_slot0_Slot_acc2_slot0_get, 137918 Field_dsp340050b49a6c_fld2990acc2_slot0_Slot_acc2_slot0_get, 137919 Field_dsp340050b49a6c_fld3795acc2_slot0_Slot_acc2_slot0_get, 137920 Field_dsp340050b49a6c_fld3796acc2_slot0_Slot_acc2_slot0_get, 137921 Field_dsp340050b49a6c_fld3797_Slot_acc2_slot0_get, 137922 Field_dsp340050b49a6c_fld3798acc2_slot0_Slot_acc2_slot0_get, 137923 Field_dsp340050b49a6c_fld3799acc2_slot0_Slot_acc2_slot0_get, 137924 Field_dsp340050b49a6c_fld3800acc2_slot0_Slot_acc2_slot0_get, 137925 Field_dsp340050b49a6c_fld3801acc2_slot0_Slot_acc2_slot0_get, 137926 Field_dsp340050b49a6c_fld3802acc2_slot0_Slot_acc2_slot0_get, 137927 Field_dsp340050b49a6c_fld3803acc2_slot0_Slot_acc2_slot0_get, 137928 0, 137929 0, 137930 0, 137931 0, 137932 0, 137933 0, 137934 0, 137935 0, 137936 0, 137937 0, 137938 0, 137939 0, 137940 0, 137941 0, 137942 0, 137943 0, 137944 0, 137945 0, 137946 0, 137947 0, 137948 0, 137949 0, 137950 0, 137951 0, 137952 0, 137953 0, 137954 0, 137955 0, 137956 0, 137957 0, 137958 0, 137959 0, 137960 0, 137961 0, 137962 0, 137963 0, 137964 0, 137965 0, 137966 0, 137967 0, 137968 0, 137969 0, 137970 0, 137971 0, 137972 0, 137973 0, 137974 0, 137975 0, 137976 0, 137977 0, 137978 0, 137979 0, 137980 0, 137981 0, 137982 0, 137983 0, 137984 0, 137985 0, 137986 0, 137987 0, 137988 0, 137989 0, 137990 0, 137991 0, 137992 0, 137993 0, 137994 0, 137995 0, 137996 0, 137997 0, 137998 0, 137999 0, 138000 0, 138001 0, 138002 0, 138003 0, 138004 0, 138005 0, 138006 0, 138007 0, 138008 0, 138009 0, 138010 0, 138011 0, 138012 0, 138013 0, 138014 0, 138015 0, 138016 0, 138017 0, 138018 0, 138019 0, 138020 0, 138021 0, 138022 0, 138023 0, 138024 0, 138025 0, 138026 0, 138027 0, 138028 0, 138029 0, 138030 0, 138031 0, 138032 0, 138033 0, 138034 0, 138035 0, 138036 0, 138037 0, 138038 0, 138039 0, 138040 0, 138041 0, 138042 0, 138043 0, 138044 0, 138045 0, 138046 0, 138047 0, 138048 0, 138049 0, 138050 0, 138051 0, 138052 0, 138053 0, 138054 0, 138055 0, 138056 0, 138057 0, 138058 0, 138059 0, 138060 0, 138061 0, 138062 0, 138063 0, 138064 0, 138065 0, 138066 0, 138067 0, 138068 0, 138069 0, 138070 0, 138071 0, 138072 0, 138073 0, 138074 0, 138075 0, 138076 0, 138077 0, 138078 0, 138079 0, 138080 0, 138081 0, 138082 0, 138083 0, 138084 0, 138085 0, 138086 0, 138087 0, 138088 0, 138089 0, 138090 0, 138091 0, 138092 0, 138093 0, 138094 0, 138095 0, 138096 0, 138097 0, 138098 0, 138099 0, 138100 0, 138101 0, 138102 0, 138103 0, 138104 0, 138105 0, 138106 0, 138107 0, 138108 0, 138109 0, 138110 0, 138111 0, 138112 0, 138113 0, 138114 0, 138115 0, 138116 0, 138117 0, 138118 0, 138119 0, 138120 0, 138121 0, 138122 0, 138123 0, 138124 0, 138125 0, 138126 0, 138127 0, 138128 0, 138129 0, 138130 0, 138131 0, 138132 0, 138133 0, 138134 0, 138135 0, 138136 0, 138137 0, 138138 0, 138139 0, 138140 0, 138141 0, 138142 0, 138143 0, 138144 0, 138145 0, 138146 0, 138147 0, 138148 0, 138149 0, 138150 0, 138151 0, 138152 0, 138153 0, 138154 0, 138155 0, 138156 0, 138157 0, 138158 0, 138159 0, 138160 0, 138161 0, 138162 0, 138163 0, 138164 0, 138165 0, 138166 0, 138167 0, 138168 0, 138169 0, 138170 0, 138171 0, 138172 0, 138173 0, 138174 0, 138175 0, 138176 0, 138177 0, 138178 0, 138179 0, 138180 0, 138181 0, 138182 0, 138183 0, 138184 0, 138185 0, 138186 0, 138187 0, 138188 0, 138189 0, 138190 0, 138191 0, 138192 0, 138193 0, 138194 0, 138195 0, 138196 0, 138197 0, 138198 0, 138199 0, 138200 0, 138201 0, 138202 0, 138203 0, 138204 0, 138205 0, 138206 0, 138207 0, 138208 0, 138209 0, 138210 0, 138211 0, 138212 0, 138213 0, 138214 0, 138215 0, 138216 0, 138217 0, 138218 0, 138219 0, 138220 0, 138221 0, 138222 0, 138223 0, 138224 0, 138225 0, 138226 0, 138227 0, 138228 0, 138229 0, 138230 0, 138231 0, 138232 0, 138233 0, 138234 0, 138235 0, 138236 0, 138237 0, 138238 0, 138239 0, 138240 0, 138241 0, 138242 0, 138243 0, 138244 0, 138245 0, 138246 0, 138247 0, 138248 0, 138249 0, 138250 0, 138251 0, 138252 0, 138253 0, 138254 0, 138255 0, 138256 0, 138257 0, 138258 0, 138259 0, 138260 0, 138261 0, 138262 0, 138263 0, 138264 0, 138265 0, 138266 0, 138267 0, 138268 0, 138269 0, 138270 0, 138271 0, 138272 0, 138273 0, 138274 0, 138275 0, 138276 0, 138277 0, 138278 0, 138279 0, 138280 0, 138281 0, 138282 0, 138283 0, 138284 0, 138285 0, 138286 0, 138287 0, 138288 0, 138289 0, 138290 0, 138291 0, 138292 0, 138293 0, 138294 0, 138295 0, 138296 0, 138297 0, 138298 0, 138299 0, 138300 0, 138301 0, 138302 0, 138303 0, 138304 0, 138305 0, 138306 0, 138307 0, 138308 0, 138309 0, 138310 0, 138311 0, 138312 0, 138313 0, 138314 0, 138315 0, 138316 0, 138317 0, 138318 0, 138319 0, 138320 0, 138321 0, 138322 0, 138323 0, 138324 0, 138325 0, 138326 0, 138327 0, 138328 0, 138329 0, 138330 0, 138331 0, 138332 0, 138333 0, 138334 0, 138335 0, 138336 0, 138337 0, 138338 0, 138339 0, 138340 0, 138341 0, 138342 0, 138343 0, 138344 0, 138345 0, 138346 0, 138347 0, 138348 0, 138349 0, 138350 0, 138351 0, 138352 0, 138353 0, 138354 0, 138355 0, 138356 0, 138357 0, 138358 0, 138359 0, 138360 0, 138361 0, 138362 0, 138363 0, 138364 0, 138365 0, 138366 0, 138367 0, 138368 0, 138369 0, 138370 0, 138371 0, 138372 0, 138373 0, 138374 0, 138375 0, 138376 0, 138377 0, 138378 0, 138379 0, 138380 0, 138381 0, 138382 0, 138383 0, 138384 0, 138385 0, 138386 0, 138387 0, 138388 0, 138389 0, 138390 0, 138391 0, 138392 0, 138393 0, 138394 0, 138395 0, 138396 0, 138397 0, 138398 0, 138399 0, 138400 0, 138401 0, 138402 0, 138403 0, 138404 0, 138405 0, 138406 0, 138407 0, 138408 0, 138409 0, 138410 0, 138411 0, 138412 0, 138413 0, 138414 0, 138415 0, 138416 0, 138417 0, 138418 0, 138419 0, 138420 0, 138421 0, 138422 0, 138423 0, 138424 0, 138425 0, 138426 0, 138427 0, 138428 0, 138429 0, 138430 0, 138431 0, 138432 0, 138433 0, 138434 0, 138435 0, 138436 0, 138437 0, 138438 0, 138439 0, 138440 0, 138441 0, 138442 0, 138443 0, 138444 0, 138445 0, 138446 0, 138447 0, 138448 0, 138449 0, 138450 0, 138451 0, 138452 0, 138453 0, 138454 0, 138455 0, 138456 0, 138457 0, 138458 0, 138459 0, 138460 0, 138461 0, 138462 0, 138463 0, 138464 0, 138465 0, 138466 0, 138467 0, 138468 0, 138469 0, 138470 0, 138471 0, 138472 0, 138473 0, 138474 0, 138475 0, 138476 0, 138477 0, 138478 0, 138479 0, 138480 0, 138481 0, 138482 0, 138483 0, 138484 0, 138485 0, 138486 0, 138487 0, 138488 0, 138489 0, 138490 0, 138491 0, 138492 0, 138493 0, 138494 0, 138495 0, 138496 0, 138497 0, 138498 0, 138499 0, 138500 0, 138501 0, 138502 0, 138503 0, 138504 0, 138505 0, 138506 0, 138507 0, 138508 0, 138509 0, 138510 0, 138511 0, 138512 0, 138513 0, 138514 0, 138515 0, 138516 0, 138517 0, 138518 0, 138519 0, 138520 0, 138521 0, 138522 0, 138523 0, 138524 0, 138525 0, 138526 0, 138527 0, 138528 0, 138529 0, 138530 0, 138531 0, 138532 0, 138533 0, 138534 0, 138535 0, 138536 0, 138537 0, 138538 0, 138539 0, 138540 0, 138541 0, 138542 0, 138543 0, 138544 0, 138545 0, 138546 0, 138547 0, 138548 0, 138549 0, 138550 0, 138551 0, 138552 0, 138553 0, 138554 0, 138555 0, 138556 0, 138557 0, 138558 0, 138559 0, 138560 0, 138561 0, 138562 0, 138563 0, 138564 0, 138565 0, 138566 0, 138567 0, 138568 0, 138569 0, 138570 0, 138571 0, 138572 0, 138573 0, 138574 0, 138575 0, 138576 0, 138577 0, 138578 0, 138579 0, 138580 0, 138581 0, 138582 0, 138583 0, 138584 0, 138585 0, 138586 0, 138587 0, 138588 0, 138589 0, 138590 0, 138591 0, 138592 0, 138593 0, 138594 0, 138595 0, 138596 0, 138597 0, 138598 0, 138599 0, 138600 0, 138601 0, 138602 0, 138603 0, 138604 0, 138605 0, 138606 0, 138607 0, 138608 0, 138609 0, 138610 0, 138611 0, 138612 0, 138613 0, 138614 0, 138615 0, 138616 0, 138617 Implicit_Field_ar0_get, 138618 Implicit_Field_ar4_get, 138619 Implicit_Field_ar8_get, 138620 Implicit_Field_ar12_get, 138621 Implicit_Field_bt16_get, 138622 Implicit_Field_bs16_get, 138623 Implicit_Field_br16_get, 138624 Implicit_Field_brall_get 138625}; 138626 138627static xtensa_set_field_fn 138628Slot_acc2_slot0_set_field_fns[] = { 138629 Field_t_Slot_acc2_slot0_set, 138630 0, 138631 0, 138632 0, 138633 0, 138634 Field_s_Slot_acc2_slot0_set, 138635 0, 138636 0, 138637 0, 138638 0, 138639 0, 138640 0, 138641 0, 138642 0, 138643 Field_r_Slot_acc2_slot0_set, 138644 0, 138645 0, 138646 0, 138647 0, 138648 0, 138649 0, 138650 0, 138651 0, 138652 0, 138653 0, 138654 0, 138655 0, 138656 0, 138657 0, 138658 0, 138659 0, 138660 0, 138661 0, 138662 0, 138663 Field_imm7_Slot_acc2_slot0_set, 138664 0, 138665 0, 138666 0, 138667 0, 138668 0, 138669 0, 138670 0, 138671 0, 138672 0, 138673 0, 138674 0, 138675 0, 138676 0, 138677 0, 138678 0, 138679 0, 138680 0, 138681 0, 138682 0, 138683 0, 138684 0, 138685 Field_dsp340050b49a6c_fld2039_Slot_acc2_slot0_set, 138686 0, 138687 Field_dsp340050b49a6c_fld2041_Slot_acc2_slot0_set, 138688 0, 138689 0, 138690 0, 138691 Field_dsp340050b49a6c_fld2045_Slot_acc2_slot0_set, 138692 Field_dsp340050b49a6c_fld2046_Slot_acc2_slot0_set, 138693 Field_dsp340050b49a6c_fld2047_Slot_acc2_slot0_set, 138694 0, 138695 0, 138696 Field_dsp340050b49a6c_fld2050_Slot_acc2_slot0_set, 138697 0, 138698 0, 138699 0, 138700 0, 138701 Field_dsp340050b49a6c_fld2055_Slot_acc2_slot0_set, 138702 Field_dsp340050b49a6c_fld2056_Slot_acc2_slot0_set, 138703 0, 138704 0, 138705 0, 138706 0, 138707 0, 138708 0, 138709 0, 138710 0, 138711 0, 138712 0, 138713 0, 138714 0, 138715 0, 138716 0, 138717 0, 138718 0, 138719 0, 138720 0, 138721 0, 138722 0, 138723 0, 138724 0, 138725 0, 138726 0, 138727 0, 138728 0, 138729 0, 138730 0, 138731 0, 138732 0, 138733 0, 138734 0, 138735 0, 138736 0, 138737 0, 138738 0, 138739 0, 138740 0, 138741 0, 138742 0, 138743 0, 138744 0, 138745 0, 138746 0, 138747 0, 138748 0, 138749 0, 138750 0, 138751 0, 138752 0, 138753 0, 138754 0, 138755 0, 138756 0, 138757 0, 138758 0, 138759 0, 138760 0, 138761 0, 138762 0, 138763 0, 138764 0, 138765 0, 138766 0, 138767 0, 138768 0, 138769 0, 138770 0, 138771 0, 138772 0, 138773 0, 138774 0, 138775 0, 138776 0, 138777 0, 138778 0, 138779 0, 138780 0, 138781 0, 138782 0, 138783 0, 138784 0, 138785 0, 138786 0, 138787 0, 138788 0, 138789 0, 138790 0, 138791 0, 138792 0, 138793 0, 138794 0, 138795 0, 138796 0, 138797 0, 138798 0, 138799 0, 138800 0, 138801 0, 138802 0, 138803 0, 138804 0, 138805 0, 138806 0, 138807 0, 138808 0, 138809 0, 138810 0, 138811 0, 138812 0, 138813 0, 138814 0, 138815 0, 138816 0, 138817 0, 138818 0, 138819 0, 138820 0, 138821 0, 138822 0, 138823 0, 138824 0, 138825 0, 138826 0, 138827 0, 138828 0, 138829 0, 138830 0, 138831 0, 138832 0, 138833 0, 138834 0, 138835 0, 138836 0, 138837 0, 138838 0, 138839 0, 138840 0, 138841 0, 138842 0, 138843 0, 138844 0, 138845 0, 138846 0, 138847 0, 138848 0, 138849 0, 138850 0, 138851 0, 138852 0, 138853 0, 138854 0, 138855 0, 138856 0, 138857 0, 138858 0, 138859 0, 138860 0, 138861 0, 138862 0, 138863 0, 138864 0, 138865 0, 138866 0, 138867 0, 138868 0, 138869 0, 138870 0, 138871 0, 138872 0, 138873 0, 138874 0, 138875 0, 138876 0, 138877 0, 138878 0, 138879 0, 138880 0, 138881 0, 138882 0, 138883 0, 138884 0, 138885 0, 138886 0, 138887 0, 138888 0, 138889 0, 138890 0, 138891 0, 138892 0, 138893 0, 138894 0, 138895 0, 138896 0, 138897 0, 138898 0, 138899 0, 138900 0, 138901 0, 138902 0, 138903 0, 138904 0, 138905 0, 138906 0, 138907 0, 138908 0, 138909 0, 138910 0, 138911 0, 138912 0, 138913 0, 138914 0, 138915 0, 138916 0, 138917 0, 138918 0, 138919 0, 138920 0, 138921 0, 138922 0, 138923 0, 138924 0, 138925 0, 138926 0, 138927 0, 138928 0, 138929 0, 138930 0, 138931 0, 138932 0, 138933 0, 138934 0, 138935 0, 138936 0, 138937 0, 138938 0, 138939 0, 138940 0, 138941 0, 138942 0, 138943 0, 138944 0, 138945 0, 138946 0, 138947 0, 138948 0, 138949 0, 138950 0, 138951 0, 138952 0, 138953 0, 138954 0, 138955 0, 138956 0, 138957 0, 138958 0, 138959 0, 138960 0, 138961 0, 138962 0, 138963 0, 138964 0, 138965 0, 138966 0, 138967 0, 138968 0, 138969 0, 138970 0, 138971 0, 138972 0, 138973 0, 138974 0, 138975 0, 138976 0, 138977 0, 138978 0, 138979 0, 138980 0, 138981 0, 138982 0, 138983 0, 138984 0, 138985 0, 138986 0, 138987 0, 138988 0, 138989 0, 138990 0, 138991 0, 138992 0, 138993 0, 138994 0, 138995 0, 138996 0, 138997 0, 138998 0, 138999 0, 139000 0, 139001 0, 139002 0, 139003 0, 139004 0, 139005 0, 139006 0, 139007 0, 139008 0, 139009 0, 139010 0, 139011 0, 139012 0, 139013 0, 139014 0, 139015 0, 139016 0, 139017 0, 139018 0, 139019 0, 139020 0, 139021 0, 139022 0, 139023 0, 139024 0, 139025 0, 139026 0, 139027 0, 139028 0, 139029 0, 139030 0, 139031 0, 139032 0, 139033 0, 139034 0, 139035 0, 139036 0, 139037 0, 139038 0, 139039 0, 139040 0, 139041 0, 139042 0, 139043 0, 139044 0, 139045 0, 139046 0, 139047 0, 139048 0, 139049 0, 139050 0, 139051 0, 139052 0, 139053 0, 139054 0, 139055 0, 139056 0, 139057 0, 139058 0, 139059 0, 139060 0, 139061 0, 139062 0, 139063 0, 139064 0, 139065 0, 139066 0, 139067 0, 139068 0, 139069 0, 139070 0, 139071 0, 139072 0, 139073 0, 139074 0, 139075 0, 139076 0, 139077 0, 139078 0, 139079 0, 139080 0, 139081 0, 139082 0, 139083 0, 139084 0, 139085 0, 139086 0, 139087 0, 139088 0, 139089 0, 139090 0, 139091 0, 139092 0, 139093 0, 139094 0, 139095 0, 139096 0, 139097 0, 139098 0, 139099 0, 139100 0, 139101 0, 139102 0, 139103 0, 139104 0, 139105 0, 139106 0, 139107 0, 139108 0, 139109 0, 139110 0, 139111 0, 139112 0, 139113 0, 139114 0, 139115 0, 139116 0, 139117 0, 139118 0, 139119 0, 139120 0, 139121 0, 139122 0, 139123 0, 139124 0, 139125 0, 139126 0, 139127 0, 139128 0, 139129 0, 139130 0, 139131 0, 139132 0, 139133 0, 139134 0, 139135 0, 139136 0, 139137 0, 139138 0, 139139 0, 139140 0, 139141 0, 139142 0, 139143 0, 139144 0, 139145 0, 139146 0, 139147 0, 139148 0, 139149 0, 139150 0, 139151 0, 139152 0, 139153 0, 139154 0, 139155 0, 139156 0, 139157 0, 139158 0, 139159 0, 139160 0, 139161 0, 139162 0, 139163 0, 139164 0, 139165 0, 139166 0, 139167 0, 139168 0, 139169 0, 139170 0, 139171 0, 139172 0, 139173 0, 139174 0, 139175 0, 139176 0, 139177 0, 139178 0, 139179 0, 139180 0, 139181 0, 139182 0, 139183 0, 139184 0, 139185 0, 139186 0, 139187 0, 139188 0, 139189 0, 139190 0, 139191 0, 139192 0, 139193 0, 139194 0, 139195 0, 139196 0, 139197 0, 139198 0, 139199 0, 139200 0, 139201 0, 139202 0, 139203 0, 139204 0, 139205 0, 139206 0, 139207 0, 139208 0, 139209 0, 139210 0, 139211 0, 139212 0, 139213 0, 139214 0, 139215 0, 139216 0, 139217 0, 139218 0, 139219 0, 139220 0, 139221 0, 139222 0, 139223 0, 139224 0, 139225 0, 139226 0, 139227 0, 139228 0, 139229 0, 139230 0, 139231 0, 139232 0, 139233 0, 139234 0, 139235 0, 139236 0, 139237 0, 139238 0, 139239 0, 139240 0, 139241 0, 139242 0, 139243 0, 139244 0, 139245 0, 139246 0, 139247 0, 139248 0, 139249 0, 139250 0, 139251 0, 139252 0, 139253 0, 139254 0, 139255 0, 139256 0, 139257 0, 139258 0, 139259 0, 139260 0, 139261 0, 139262 0, 139263 0, 139264 0, 139265 0, 139266 0, 139267 0, 139268 0, 139269 0, 139270 0, 139271 0, 139272 0, 139273 0, 139274 0, 139275 0, 139276 0, 139277 0, 139278 0, 139279 0, 139280 0, 139281 0, 139282 0, 139283 0, 139284 0, 139285 0, 139286 0, 139287 0, 139288 0, 139289 0, 139290 0, 139291 0, 139292 0, 139293 0, 139294 0, 139295 0, 139296 0, 139297 0, 139298 0, 139299 0, 139300 0, 139301 0, 139302 0, 139303 0, 139304 0, 139305 0, 139306 0, 139307 0, 139308 0, 139309 0, 139310 0, 139311 0, 139312 0, 139313 0, 139314 0, 139315 0, 139316 0, 139317 0, 139318 0, 139319 0, 139320 0, 139321 0, 139322 0, 139323 0, 139324 0, 139325 0, 139326 0, 139327 0, 139328 0, 139329 0, 139330 0, 139331 0, 139332 0, 139333 0, 139334 0, 139335 0, 139336 0, 139337 0, 139338 0, 139339 0, 139340 0, 139341 0, 139342 0, 139343 0, 139344 0, 139345 0, 139346 0, 139347 0, 139348 0, 139349 0, 139350 0, 139351 0, 139352 0, 139353 0, 139354 0, 139355 0, 139356 0, 139357 0, 139358 0, 139359 0, 139360 0, 139361 0, 139362 0, 139363 0, 139364 0, 139365 0, 139366 0, 139367 0, 139368 0, 139369 0, 139370 0, 139371 0, 139372 0, 139373 0, 139374 0, 139375 0, 139376 0, 139377 0, 139378 0, 139379 0, 139380 0, 139381 0, 139382 0, 139383 0, 139384 0, 139385 0, 139386 0, 139387 0, 139388 0, 139389 0, 139390 0, 139391 0, 139392 0, 139393 0, 139394 0, 139395 0, 139396 0, 139397 0, 139398 0, 139399 0, 139400 0, 139401 0, 139402 0, 139403 0, 139404 0, 139405 0, 139406 0, 139407 0, 139408 0, 139409 0, 139410 0, 139411 0, 139412 0, 139413 0, 139414 0, 139415 0, 139416 0, 139417 0, 139418 0, 139419 0, 139420 0, 139421 0, 139422 0, 139423 0, 139424 0, 139425 0, 139426 0, 139427 0, 139428 0, 139429 0, 139430 0, 139431 0, 139432 0, 139433 0, 139434 0, 139435 0, 139436 0, 139437 0, 139438 0, 139439 0, 139440 0, 139441 0, 139442 0, 139443 0, 139444 0, 139445 0, 139446 0, 139447 0, 139448 0, 139449 0, 139450 0, 139451 0, 139452 0, 139453 0, 139454 0, 139455 0, 139456 0, 139457 0, 139458 0, 139459 0, 139460 0, 139461 0, 139462 0, 139463 0, 139464 0, 139465 0, 139466 0, 139467 0, 139468 0, 139469 0, 139470 0, 139471 0, 139472 0, 139473 0, 139474 0, 139475 0, 139476 0, 139477 0, 139478 0, 139479 0, 139480 0, 139481 0, 139482 0, 139483 0, 139484 0, 139485 0, 139486 0, 139487 0, 139488 0, 139489 0, 139490 0, 139491 0, 139492 0, 139493 0, 139494 0, 139495 0, 139496 0, 139497 0, 139498 0, 139499 0, 139500 0, 139501 0, 139502 0, 139503 0, 139504 0, 139505 0, 139506 0, 139507 0, 139508 0, 139509 0, 139510 0, 139511 0, 139512 0, 139513 0, 139514 0, 139515 0, 139516 0, 139517 0, 139518 0, 139519 0, 139520 0, 139521 0, 139522 0, 139523 0, 139524 0, 139525 0, 139526 0, 139527 0, 139528 0, 139529 0, 139530 0, 139531 0, 139532 0, 139533 0, 139534 0, 139535 0, 139536 0, 139537 0, 139538 0, 139539 0, 139540 0, 139541 0, 139542 0, 139543 0, 139544 0, 139545 0, 139546 0, 139547 0, 139548 0, 139549 0, 139550 0, 139551 0, 139552 0, 139553 0, 139554 0, 139555 0, 139556 0, 139557 0, 139558 0, 139559 0, 139560 0, 139561 0, 139562 0, 139563 0, 139564 0, 139565 0, 139566 0, 139567 0, 139568 0, 139569 0, 139570 0, 139571 0, 139572 0, 139573 0, 139574 0, 139575 0, 139576 0, 139577 0, 139578 0, 139579 0, 139580 0, 139581 0, 139582 0, 139583 0, 139584 0, 139585 0, 139586 0, 139587 0, 139588 0, 139589 0, 139590 0, 139591 0, 139592 0, 139593 0, 139594 0, 139595 0, 139596 0, 139597 0, 139598 0, 139599 0, 139600 0, 139601 0, 139602 0, 139603 0, 139604 0, 139605 0, 139606 0, 139607 0, 139608 0, 139609 0, 139610 0, 139611 0, 139612 0, 139613 0, 139614 0, 139615 0, 139616 0, 139617 0, 139618 0, 139619 0, 139620 0, 139621 0, 139622 0, 139623 0, 139624 0, 139625 0, 139626 0, 139627 0, 139628 0, 139629 0, 139630 0, 139631 0, 139632 0, 139633 0, 139634 0, 139635 0, 139636 0, 139637 0, 139638 0, 139639 0, 139640 0, 139641 0, 139642 Field_op0_s14_Slot_acc2_slot0_set, 139643 Field_dsp340050b49a6c_fld2973acc2_slot0_Slot_acc2_slot0_set, 139644 Field_dsp340050b49a6c_fld2974acc2_slot0_Slot_acc2_slot0_set, 139645 Field_dsp340050b49a6c_fld2975acc2_slot0_Slot_acc2_slot0_set, 139646 Field_dsp340050b49a6c_fld2976acc2_slot0_Slot_acc2_slot0_set, 139647 Field_dsp340050b49a6c_fld2977acc2_slot0_Slot_acc2_slot0_set, 139648 Field_dsp340050b49a6c_fld2980acc2_slot0_Slot_acc2_slot0_set, 139649 Field_dsp340050b49a6c_fld2981acc2_slot0_Slot_acc2_slot0_set, 139650 Field_dsp340050b49a6c_fld2982acc2_slot0_Slot_acc2_slot0_set, 139651 Field_dsp340050b49a6c_fld2984acc2_slot0_Slot_acc2_slot0_set, 139652 Field_dsp340050b49a6c_fld2985acc2_slot0_Slot_acc2_slot0_set, 139653 Field_dsp340050b49a6c_fld2987acc2_slot0_Slot_acc2_slot0_set, 139654 Field_dsp340050b49a6c_fld2989acc2_slot0_Slot_acc2_slot0_set, 139655 Field_dsp340050b49a6c_fld2990acc2_slot0_Slot_acc2_slot0_set, 139656 Field_dsp340050b49a6c_fld3795acc2_slot0_Slot_acc2_slot0_set, 139657 Field_dsp340050b49a6c_fld3796acc2_slot0_Slot_acc2_slot0_set, 139658 Field_dsp340050b49a6c_fld3797_Slot_acc2_slot0_set, 139659 Field_dsp340050b49a6c_fld3798acc2_slot0_Slot_acc2_slot0_set, 139660 Field_dsp340050b49a6c_fld3799acc2_slot0_Slot_acc2_slot0_set, 139661 Field_dsp340050b49a6c_fld3800acc2_slot0_Slot_acc2_slot0_set, 139662 Field_dsp340050b49a6c_fld3801acc2_slot0_Slot_acc2_slot0_set, 139663 Field_dsp340050b49a6c_fld3802acc2_slot0_Slot_acc2_slot0_set, 139664 Field_dsp340050b49a6c_fld3803acc2_slot0_Slot_acc2_slot0_set, 139665 0, 139666 0, 139667 0, 139668 0, 139669 0, 139670 0, 139671 0, 139672 0, 139673 0, 139674 0, 139675 0, 139676 0, 139677 0, 139678 0, 139679 0, 139680 0, 139681 0, 139682 0, 139683 0, 139684 0, 139685 0, 139686 0, 139687 0, 139688 0, 139689 0, 139690 0, 139691 0, 139692 0, 139693 0, 139694 0, 139695 0, 139696 0, 139697 0, 139698 0, 139699 0, 139700 0, 139701 0, 139702 0, 139703 0, 139704 0, 139705 0, 139706 0, 139707 0, 139708 0, 139709 0, 139710 0, 139711 0, 139712 0, 139713 0, 139714 0, 139715 0, 139716 0, 139717 0, 139718 0, 139719 0, 139720 0, 139721 0, 139722 0, 139723 0, 139724 0, 139725 0, 139726 0, 139727 0, 139728 0, 139729 0, 139730 0, 139731 0, 139732 0, 139733 0, 139734 0, 139735 0, 139736 0, 139737 0, 139738 0, 139739 0, 139740 0, 139741 0, 139742 0, 139743 0, 139744 0, 139745 0, 139746 0, 139747 0, 139748 0, 139749 0, 139750 0, 139751 0, 139752 0, 139753 0, 139754 0, 139755 0, 139756 0, 139757 0, 139758 0, 139759 0, 139760 0, 139761 0, 139762 0, 139763 0, 139764 0, 139765 0, 139766 0, 139767 0, 139768 0, 139769 0, 139770 0, 139771 0, 139772 0, 139773 0, 139774 0, 139775 0, 139776 0, 139777 0, 139778 0, 139779 0, 139780 0, 139781 0, 139782 0, 139783 0, 139784 0, 139785 0, 139786 0, 139787 0, 139788 0, 139789 0, 139790 0, 139791 0, 139792 0, 139793 0, 139794 0, 139795 0, 139796 0, 139797 0, 139798 0, 139799 0, 139800 0, 139801 0, 139802 0, 139803 0, 139804 0, 139805 0, 139806 0, 139807 0, 139808 0, 139809 0, 139810 0, 139811 0, 139812 0, 139813 0, 139814 0, 139815 0, 139816 0, 139817 0, 139818 0, 139819 0, 139820 0, 139821 0, 139822 0, 139823 0, 139824 0, 139825 0, 139826 0, 139827 0, 139828 0, 139829 0, 139830 0, 139831 0, 139832 0, 139833 0, 139834 0, 139835 0, 139836 0, 139837 0, 139838 0, 139839 0, 139840 0, 139841 0, 139842 0, 139843 0, 139844 0, 139845 0, 139846 0, 139847 0, 139848 0, 139849 0, 139850 0, 139851 0, 139852 0, 139853 0, 139854 0, 139855 0, 139856 0, 139857 0, 139858 0, 139859 0, 139860 0, 139861 0, 139862 0, 139863 0, 139864 0, 139865 0, 139866 0, 139867 0, 139868 0, 139869 0, 139870 0, 139871 0, 139872 0, 139873 0, 139874 0, 139875 0, 139876 0, 139877 0, 139878 0, 139879 0, 139880 0, 139881 0, 139882 0, 139883 0, 139884 0, 139885 0, 139886 0, 139887 0, 139888 0, 139889 0, 139890 0, 139891 0, 139892 0, 139893 0, 139894 0, 139895 0, 139896 0, 139897 0, 139898 0, 139899 0, 139900 0, 139901 0, 139902 0, 139903 0, 139904 0, 139905 0, 139906 0, 139907 0, 139908 0, 139909 0, 139910 0, 139911 0, 139912 0, 139913 0, 139914 0, 139915 0, 139916 0, 139917 0, 139918 0, 139919 0, 139920 0, 139921 0, 139922 0, 139923 0, 139924 0, 139925 0, 139926 0, 139927 0, 139928 0, 139929 0, 139930 0, 139931 0, 139932 0, 139933 0, 139934 0, 139935 0, 139936 0, 139937 0, 139938 0, 139939 0, 139940 0, 139941 0, 139942 0, 139943 0, 139944 0, 139945 0, 139946 0, 139947 0, 139948 0, 139949 0, 139950 0, 139951 0, 139952 0, 139953 0, 139954 0, 139955 0, 139956 0, 139957 0, 139958 0, 139959 0, 139960 0, 139961 0, 139962 0, 139963 0, 139964 0, 139965 0, 139966 0, 139967 0, 139968 0, 139969 0, 139970 0, 139971 0, 139972 0, 139973 0, 139974 0, 139975 0, 139976 0, 139977 0, 139978 0, 139979 0, 139980 0, 139981 0, 139982 0, 139983 0, 139984 0, 139985 0, 139986 0, 139987 0, 139988 0, 139989 0, 139990 0, 139991 0, 139992 0, 139993 0, 139994 0, 139995 0, 139996 0, 139997 0, 139998 0, 139999 0, 140000 0, 140001 0, 140002 0, 140003 0, 140004 0, 140005 0, 140006 0, 140007 0, 140008 0, 140009 0, 140010 0, 140011 0, 140012 0, 140013 0, 140014 0, 140015 0, 140016 0, 140017 0, 140018 0, 140019 0, 140020 0, 140021 0, 140022 0, 140023 0, 140024 0, 140025 0, 140026 0, 140027 0, 140028 0, 140029 0, 140030 0, 140031 0, 140032 0, 140033 0, 140034 0, 140035 0, 140036 0, 140037 0, 140038 0, 140039 0, 140040 0, 140041 0, 140042 0, 140043 0, 140044 0, 140045 0, 140046 0, 140047 0, 140048 0, 140049 0, 140050 0, 140051 0, 140052 0, 140053 0, 140054 0, 140055 0, 140056 0, 140057 0, 140058 0, 140059 0, 140060 0, 140061 0, 140062 0, 140063 0, 140064 0, 140065 0, 140066 0, 140067 0, 140068 0, 140069 0, 140070 0, 140071 0, 140072 0, 140073 0, 140074 0, 140075 0, 140076 0, 140077 0, 140078 0, 140079 0, 140080 0, 140081 0, 140082 0, 140083 0, 140084 0, 140085 0, 140086 0, 140087 0, 140088 0, 140089 0, 140090 0, 140091 0, 140092 0, 140093 0, 140094 0, 140095 0, 140096 0, 140097 0, 140098 0, 140099 0, 140100 0, 140101 0, 140102 0, 140103 0, 140104 0, 140105 0, 140106 0, 140107 0, 140108 0, 140109 0, 140110 0, 140111 0, 140112 0, 140113 0, 140114 0, 140115 0, 140116 0, 140117 0, 140118 0, 140119 0, 140120 0, 140121 0, 140122 0, 140123 0, 140124 0, 140125 0, 140126 0, 140127 0, 140128 0, 140129 0, 140130 0, 140131 0, 140132 0, 140133 0, 140134 0, 140135 0, 140136 0, 140137 0, 140138 0, 140139 0, 140140 0, 140141 0, 140142 0, 140143 0, 140144 0, 140145 0, 140146 0, 140147 0, 140148 0, 140149 0, 140150 0, 140151 0, 140152 0, 140153 0, 140154 0, 140155 0, 140156 0, 140157 0, 140158 0, 140159 0, 140160 0, 140161 0, 140162 0, 140163 0, 140164 0, 140165 0, 140166 0, 140167 0, 140168 0, 140169 0, 140170 0, 140171 0, 140172 0, 140173 0, 140174 0, 140175 0, 140176 0, 140177 0, 140178 0, 140179 0, 140180 0, 140181 0, 140182 0, 140183 0, 140184 0, 140185 0, 140186 0, 140187 0, 140188 0, 140189 0, 140190 0, 140191 0, 140192 0, 140193 0, 140194 0, 140195 0, 140196 0, 140197 0, 140198 0, 140199 0, 140200 0, 140201 0, 140202 0, 140203 0, 140204 0, 140205 0, 140206 0, 140207 0, 140208 0, 140209 0, 140210 0, 140211 0, 140212 0, 140213 0, 140214 0, 140215 0, 140216 0, 140217 0, 140218 0, 140219 0, 140220 0, 140221 0, 140222 0, 140223 0, 140224 0, 140225 0, 140226 0, 140227 0, 140228 0, 140229 0, 140230 0, 140231 0, 140232 0, 140233 0, 140234 0, 140235 0, 140236 0, 140237 0, 140238 0, 140239 0, 140240 0, 140241 0, 140242 0, 140243 0, 140244 0, 140245 0, 140246 0, 140247 0, 140248 0, 140249 0, 140250 0, 140251 0, 140252 0, 140253 0, 140254 0, 140255 0, 140256 0, 140257 0, 140258 0, 140259 0, 140260 0, 140261 0, 140262 0, 140263 0, 140264 0, 140265 0, 140266 0, 140267 0, 140268 0, 140269 0, 140270 0, 140271 0, 140272 0, 140273 0, 140274 0, 140275 0, 140276 0, 140277 0, 140278 0, 140279 0, 140280 0, 140281 0, 140282 0, 140283 0, 140284 0, 140285 0, 140286 0, 140287 0, 140288 0, 140289 0, 140290 0, 140291 0, 140292 0, 140293 0, 140294 0, 140295 0, 140296 0, 140297 0, 140298 0, 140299 0, 140300 0, 140301 0, 140302 0, 140303 0, 140304 0, 140305 0, 140306 0, 140307 0, 140308 0, 140309 0, 140310 0, 140311 0, 140312 0, 140313 0, 140314 0, 140315 0, 140316 0, 140317 0, 140318 0, 140319 0, 140320 0, 140321 0, 140322 0, 140323 0, 140324 0, 140325 0, 140326 0, 140327 0, 140328 0, 140329 0, 140330 0, 140331 0, 140332 0, 140333 0, 140334 0, 140335 0, 140336 0, 140337 0, 140338 0, 140339 0, 140340 0, 140341 0, 140342 0, 140343 0, 140344 0, 140345 0, 140346 0, 140347 0, 140348 0, 140349 0, 140350 0, 140351 0, 140352 0, 140353 0, 140354 Implicit_Field_set, 140355 Implicit_Field_set, 140356 Implicit_Field_set, 140357 Implicit_Field_set, 140358 Implicit_Field_set, 140359 Implicit_Field_set, 140360 Implicit_Field_set, 140361 Implicit_Field_set 140362}; 140363 140364static xtensa_get_field_fn 140365Slot_smod_slot2_get_field_fns[] = { 140366 Field_t_Slot_smod_slot2_get, 140367 0, 140368 0, 140369 0, 140370 0, 140371 Field_s_Slot_smod_slot2_get, 140372 0, 140373 0, 140374 0, 140375 0, 140376 0, 140377 0, 140378 0, 140379 0, 140380 Field_r_Slot_smod_slot2_get, 140381 0, 140382 0, 140383 0, 140384 0, 140385 0, 140386 0, 140387 0, 140388 0, 140389 0, 140390 0, 140391 0, 140392 0, 140393 0, 140394 0, 140395 0, 140396 0, 140397 0, 140398 0, 140399 0, 140400 0, 140401 0, 140402 0, 140403 0, 140404 0, 140405 0, 140406 0, 140407 0, 140408 0, 140409 0, 140410 0, 140411 0, 140412 0, 140413 0, 140414 0, 140415 Field_dsp340050b49a6c_fld2029_Slot_smod_slot2_get, 140416 Field_dsp340050b49a6c_fld2030_Slot_smod_slot2_get, 140417 Field_dsp340050b49a6c_fld2032_Slot_smod_slot2_get, 140418 0, 140419 0, 140420 0, 140421 0, 140422 Field_dsp340050b49a6c_fld2039_Slot_smod_slot2_get, 140423 0, 140424 Field_dsp340050b49a6c_fld2041_Slot_smod_slot2_get, 140425 0, 140426 0, 140427 Field_dsp340050b49a6c_fld2044_Slot_smod_slot2_get, 140428 Field_dsp340050b49a6c_fld2045_Slot_smod_slot2_get, 140429 Field_dsp340050b49a6c_fld2046_Slot_smod_slot2_get, 140430 Field_dsp340050b49a6c_fld2047_Slot_smod_slot2_get, 140431 Field_dsp340050b49a6c_fld2048_Slot_smod_slot2_get, 140432 Field_dsp340050b49a6c_fld2049_Slot_smod_slot2_get, 140433 Field_dsp340050b49a6c_fld2050_Slot_smod_slot2_get, 140434 Field_dsp340050b49a6c_fld2051_Slot_smod_slot2_get, 140435 Field_dsp340050b49a6c_fld2052_Slot_smod_slot2_get, 140436 0, 140437 0, 140438 Field_dsp340050b49a6c_fld2055_Slot_smod_slot2_get, 140439 Field_dsp340050b49a6c_fld2056_Slot_smod_slot2_get, 140440 0, 140441 0, 140442 0, 140443 0, 140444 0, 140445 0, 140446 0, 140447 0, 140448 0, 140449 0, 140450 0, 140451 0, 140452 0, 140453 0, 140454 0, 140455 0, 140456 0, 140457 0, 140458 0, 140459 0, 140460 0, 140461 0, 140462 0, 140463 0, 140464 0, 140465 0, 140466 0, 140467 0, 140468 0, 140469 0, 140470 0, 140471 0, 140472 0, 140473 0, 140474 0, 140475 0, 140476 0, 140477 0, 140478 0, 140479 0, 140480 0, 140481 0, 140482 0, 140483 0, 140484 0, 140485 0, 140486 0, 140487 0, 140488 0, 140489 0, 140490 0, 140491 0, 140492 0, 140493 0, 140494 0, 140495 0, 140496 0, 140497 0, 140498 0, 140499 0, 140500 0, 140501 0, 140502 0, 140503 0, 140504 0, 140505 0, 140506 0, 140507 0, 140508 0, 140509 0, 140510 0, 140511 0, 140512 0, 140513 0, 140514 0, 140515 0, 140516 0, 140517 0, 140518 0, 140519 0, 140520 0, 140521 0, 140522 0, 140523 0, 140524 0, 140525 0, 140526 0, 140527 0, 140528 0, 140529 0, 140530 0, 140531 0, 140532 0, 140533 0, 140534 0, 140535 0, 140536 0, 140537 0, 140538 0, 140539 0, 140540 0, 140541 0, 140542 0, 140543 0, 140544 0, 140545 0, 140546 0, 140547 0, 140548 0, 140549 0, 140550 0, 140551 0, 140552 0, 140553 0, 140554 0, 140555 0, 140556 0, 140557 0, 140558 0, 140559 0, 140560 0, 140561 0, 140562 0, 140563 0, 140564 0, 140565 0, 140566 0, 140567 0, 140568 0, 140569 0, 140570 0, 140571 0, 140572 0, 140573 0, 140574 0, 140575 0, 140576 0, 140577 0, 140578 0, 140579 0, 140580 0, 140581 0, 140582 0, 140583 0, 140584 0, 140585 0, 140586 0, 140587 0, 140588 0, 140589 0, 140590 0, 140591 0, 140592 0, 140593 0, 140594 0, 140595 0, 140596 0, 140597 0, 140598 0, 140599 0, 140600 0, 140601 0, 140602 0, 140603 0, 140604 0, 140605 0, 140606 0, 140607 0, 140608 0, 140609 0, 140610 0, 140611 0, 140612 0, 140613 0, 140614 0, 140615 0, 140616 0, 140617 0, 140618 0, 140619 0, 140620 0, 140621 0, 140622 0, 140623 0, 140624 0, 140625 0, 140626 0, 140627 0, 140628 0, 140629 0, 140630 0, 140631 0, 140632 0, 140633 0, 140634 Field_dsp340050b49a6c_fld2025_Slot_smod_slot2_get, 140635 Field_dsp340050b49a6c_fld2027_Slot_smod_slot2_get, 140636 0, 140637 0, 140638 0, 140639 0, 140640 0, 140641 0, 140642 0, 140643 0, 140644 0, 140645 0, 140646 0, 140647 0, 140648 0, 140649 0, 140650 0, 140651 0, 140652 0, 140653 0, 140654 0, 140655 0, 140656 0, 140657 0, 140658 0, 140659 0, 140660 0, 140661 0, 140662 0, 140663 0, 140664 0, 140665 0, 140666 0, 140667 0, 140668 0, 140669 0, 140670 0, 140671 0, 140672 0, 140673 0, 140674 0, 140675 0, 140676 0, 140677 0, 140678 0, 140679 0, 140680 0, 140681 0, 140682 0, 140683 0, 140684 0, 140685 0, 140686 0, 140687 0, 140688 0, 140689 0, 140690 0, 140691 0, 140692 0, 140693 0, 140694 0, 140695 0, 140696 0, 140697 0, 140698 0, 140699 0, 140700 0, 140701 0, 140702 0, 140703 0, 140704 0, 140705 0, 140706 0, 140707 0, 140708 0, 140709 0, 140710 0, 140711 0, 140712 0, 140713 0, 140714 0, 140715 0, 140716 0, 140717 0, 140718 0, 140719 0, 140720 0, 140721 0, 140722 0, 140723 0, 140724 0, 140725 0, 140726 0, 140727 0, 140728 0, 140729 0, 140730 0, 140731 0, 140732 0, 140733 0, 140734 0, 140735 0, 140736 0, 140737 0, 140738 0, 140739 0, 140740 0, 140741 0, 140742 0, 140743 0, 140744 0, 140745 0, 140746 0, 140747 0, 140748 0, 140749 0, 140750 0, 140751 0, 140752 0, 140753 0, 140754 0, 140755 0, 140756 0, 140757 0, 140758 0, 140759 0, 140760 0, 140761 0, 140762 0, 140763 0, 140764 0, 140765 0, 140766 0, 140767 0, 140768 0, 140769 0, 140770 0, 140771 0, 140772 0, 140773 0, 140774 0, 140775 0, 140776 0, 140777 0, 140778 0, 140779 0, 140780 0, 140781 0, 140782 0, 140783 0, 140784 0, 140785 0, 140786 0, 140787 0, 140788 0, 140789 0, 140790 0, 140791 0, 140792 0, 140793 0, 140794 0, 140795 0, 140796 0, 140797 0, 140798 0, 140799 0, 140800 0, 140801 0, 140802 0, 140803 0, 140804 0, 140805 0, 140806 0, 140807 0, 140808 0, 140809 0, 140810 0, 140811 0, 140812 0, 140813 0, 140814 0, 140815 0, 140816 0, 140817 0, 140818 0, 140819 0, 140820 0, 140821 0, 140822 0, 140823 0, 140824 0, 140825 0, 140826 0, 140827 0, 140828 0, 140829 0, 140830 0, 140831 0, 140832 0, 140833 0, 140834 0, 140835 0, 140836 0, 140837 0, 140838 0, 140839 0, 140840 0, 140841 0, 140842 0, 140843 0, 140844 0, 140845 0, 140846 0, 140847 0, 140848 0, 140849 0, 140850 0, 140851 0, 140852 0, 140853 0, 140854 0, 140855 0, 140856 0, 140857 0, 140858 0, 140859 0, 140860 0, 140861 0, 140862 0, 140863 0, 140864 0, 140865 0, 140866 0, 140867 0, 140868 0, 140869 0, 140870 0, 140871 0, 140872 0, 140873 0, 140874 0, 140875 0, 140876 0, 140877 0, 140878 0, 140879 0, 140880 0, 140881 0, 140882 0, 140883 0, 140884 0, 140885 0, 140886 0, 140887 0, 140888 0, 140889 0, 140890 0, 140891 0, 140892 0, 140893 0, 140894 0, 140895 0, 140896 0, 140897 0, 140898 0, 140899 0, 140900 0, 140901 0, 140902 0, 140903 0, 140904 0, 140905 0, 140906 0, 140907 0, 140908 0, 140909 0, 140910 0, 140911 0, 140912 0, 140913 0, 140914 0, 140915 0, 140916 0, 140917 0, 140918 0, 140919 0, 140920 0, 140921 0, 140922 0, 140923 0, 140924 0, 140925 0, 140926 0, 140927 0, 140928 0, 140929 0, 140930 0, 140931 0, 140932 0, 140933 0, 140934 0, 140935 0, 140936 0, 140937 0, 140938 0, 140939 0, 140940 0, 140941 0, 140942 0, 140943 0, 140944 0, 140945 0, 140946 0, 140947 0, 140948 0, 140949 0, 140950 0, 140951 0, 140952 0, 140953 0, 140954 0, 140955 0, 140956 0, 140957 0, 140958 0, 140959 0, 140960 0, 140961 0, 140962 0, 140963 0, 140964 0, 140965 0, 140966 0, 140967 0, 140968 0, 140969 0, 140970 0, 140971 0, 140972 0, 140973 0, 140974 0, 140975 0, 140976 0, 140977 0, 140978 0, 140979 0, 140980 0, 140981 0, 140982 0, 140983 0, 140984 0, 140985 0, 140986 0, 140987 0, 140988 0, 140989 0, 140990 0, 140991 0, 140992 0, 140993 0, 140994 0, 140995 0, 140996 0, 140997 0, 140998 0, 140999 0, 141000 0, 141001 0, 141002 0, 141003 0, 141004 0, 141005 0, 141006 0, 141007 0, 141008 0, 141009 0, 141010 0, 141011 0, 141012 0, 141013 0, 141014 0, 141015 0, 141016 0, 141017 0, 141018 0, 141019 0, 141020 0, 141021 0, 141022 0, 141023 0, 141024 0, 141025 0, 141026 0, 141027 0, 141028 0, 141029 0, 141030 0, 141031 0, 141032 0, 141033 0, 141034 0, 141035 0, 141036 0, 141037 0, 141038 0, 141039 0, 141040 0, 141041 0, 141042 0, 141043 0, 141044 0, 141045 0, 141046 0, 141047 0, 141048 0, 141049 0, 141050 0, 141051 0, 141052 0, 141053 0, 141054 0, 141055 0, 141056 0, 141057 0, 141058 0, 141059 0, 141060 0, 141061 0, 141062 0, 141063 0, 141064 0, 141065 0, 141066 0, 141067 0, 141068 0, 141069 0, 141070 0, 141071 0, 141072 0, 141073 0, 141074 0, 141075 0, 141076 0, 141077 0, 141078 0, 141079 0, 141080 0, 141081 0, 141082 0, 141083 0, 141084 0, 141085 0, 141086 0, 141087 0, 141088 0, 141089 0, 141090 0, 141091 0, 141092 0, 141093 0, 141094 0, 141095 0, 141096 0, 141097 0, 141098 0, 141099 0, 141100 0, 141101 0, 141102 0, 141103 0, 141104 0, 141105 0, 141106 0, 141107 0, 141108 0, 141109 0, 141110 0, 141111 0, 141112 0, 141113 0, 141114 0, 141115 0, 141116 0, 141117 0, 141118 0, 141119 0, 141120 0, 141121 0, 141122 0, 141123 0, 141124 0, 141125 0, 141126 0, 141127 0, 141128 0, 141129 0, 141130 0, 141131 0, 141132 0, 141133 0, 141134 0, 141135 0, 141136 0, 141137 0, 141138 0, 141139 0, 141140 0, 141141 0, 141142 0, 141143 0, 141144 0, 141145 0, 141146 0, 141147 0, 141148 0, 141149 0, 141150 0, 141151 0, 141152 0, 141153 0, 141154 0, 141155 0, 141156 0, 141157 0, 141158 0, 141159 0, 141160 0, 141161 0, 141162 0, 141163 0, 141164 0, 141165 0, 141166 0, 141167 0, 141168 0, 141169 0, 141170 0, 141171 0, 141172 0, 141173 0, 141174 0, 141175 0, 141176 0, 141177 0, 141178 0, 141179 0, 141180 0, 141181 0, 141182 0, 141183 0, 141184 0, 141185 0, 141186 0, 141187 0, 141188 0, 141189 0, 141190 0, 141191 0, 141192 0, 141193 0, 141194 0, 141195 0, 141196 0, 141197 0, 141198 0, 141199 0, 141200 0, 141201 0, 141202 0, 141203 0, 141204 0, 141205 0, 141206 0, 141207 0, 141208 0, 141209 0, 141210 0, 141211 0, 141212 0, 141213 0, 141214 0, 141215 0, 141216 0, 141217 0, 141218 0, 141219 0, 141220 0, 141221 0, 141222 0, 141223 0, 141224 0, 141225 0, 141226 0, 141227 0, 141228 0, 141229 0, 141230 0, 141231 0, 141232 0, 141233 0, 141234 0, 141235 0, 141236 0, 141237 0, 141238 0, 141239 0, 141240 0, 141241 0, 141242 0, 141243 0, 141244 0, 141245 0, 141246 0, 141247 0, 141248 0, 141249 0, 141250 0, 141251 0, 141252 0, 141253 0, 141254 0, 141255 0, 141256 0, 141257 0, 141258 0, 141259 0, 141260 0, 141261 0, 141262 0, 141263 0, 141264 0, 141265 0, 141266 0, 141267 0, 141268 0, 141269 0, 141270 0, 141271 0, 141272 0, 141273 0, 141274 0, 141275 0, 141276 0, 141277 0, 141278 0, 141279 0, 141280 0, 141281 0, 141282 0, 141283 0, 141284 0, 141285 0, 141286 0, 141287 0, 141288 0, 141289 0, 141290 0, 141291 0, 141292 0, 141293 0, 141294 0, 141295 0, 141296 0, 141297 0, 141298 0, 141299 0, 141300 0, 141301 0, 141302 0, 141303 0, 141304 0, 141305 0, 141306 0, 141307 0, 141308 0, 141309 0, 141310 0, 141311 0, 141312 0, 141313 0, 141314 0, 141315 0, 141316 0, 141317 0, 141318 0, 141319 0, 141320 0, 141321 0, 141322 0, 141323 0, 141324 0, 141325 0, 141326 0, 141327 0, 141328 0, 141329 0, 141330 0, 141331 0, 141332 0, 141333 0, 141334 0, 141335 0, 141336 0, 141337 0, 141338 0, 141339 0, 141340 0, 141341 0, 141342 0, 141343 0, 141344 0, 141345 0, 141346 0, 141347 0, 141348 0, 141349 0, 141350 0, 141351 0, 141352 0, 141353 0, 141354 0, 141355 0, 141356 0, 141357 0, 141358 0, 141359 0, 141360 0, 141361 0, 141362 0, 141363 0, 141364 0, 141365 0, 141366 0, 141367 0, 141368 0, 141369 0, 141370 0, 141371 0, 141372 0, 141373 0, 141374 0, 141375 0, 141376 0, 141377 0, 141378 0, 141379 0, 141380 0, 141381 0, 141382 0, 141383 0, 141384 0, 141385 0, 141386 0, 141387 0, 141388 0, 141389 0, 141390 0, 141391 0, 141392 0, 141393 0, 141394 0, 141395 0, 141396 0, 141397 0, 141398 0, 141399 0, 141400 0, 141401 0, 141402 Field_op0_s15_Slot_smod_slot2_get, 141403 Field_dsp340050b49a6c_fld2991smod_slot2_Slot_smod_slot2_get, 141404 Field_dsp340050b49a6c_fld2992smod_slot2_Slot_smod_slot2_get, 141405 Field_dsp340050b49a6c_fld2993smod_slot2_Slot_smod_slot2_get, 141406 Field_dsp340050b49a6c_fld2994smod_slot2_Slot_smod_slot2_get, 141407 Field_dsp340050b49a6c_fld2995smod_slot2_Slot_smod_slot2_get, 141408 Field_dsp340050b49a6c_fld2996smod_slot2_Slot_smod_slot2_get, 141409 Field_dsp340050b49a6c_fld2997smod_slot2_Slot_smod_slot2_get, 141410 Field_dsp340050b49a6c_fld2998smod_slot2_Slot_smod_slot2_get, 141411 Field_dsp340050b49a6c_fld2999smod_slot2_Slot_smod_slot2_get, 141412 Field_dsp340050b49a6c_fld3000smod_slot2_Slot_smod_slot2_get, 141413 Field_dsp340050b49a6c_fld3001smod_slot2_Slot_smod_slot2_get, 141414 Field_dsp340050b49a6c_fld3002smod_slot2_Slot_smod_slot2_get, 141415 Field_dsp340050b49a6c_fld3003smod_slot2_Slot_smod_slot2_get, 141416 Field_dsp340050b49a6c_fld3004smod_slot2_Slot_smod_slot2_get, 141417 Field_dsp340050b49a6c_fld3005smod_slot2_Slot_smod_slot2_get, 141418 Field_dsp340050b49a6c_fld3006smod_slot2_Slot_smod_slot2_get, 141419 Field_dsp340050b49a6c_fld3007smod_slot2_Slot_smod_slot2_get, 141420 Field_dsp340050b49a6c_fld3008smod_slot2_Slot_smod_slot2_get, 141421 Field_dsp340050b49a6c_fld3009smod_slot2_Slot_smod_slot2_get, 141422 Field_dsp340050b49a6c_fld3010smod_slot2_Slot_smod_slot2_get, 141423 Field_dsp340050b49a6c_fld3011smod_slot2_Slot_smod_slot2_get, 141424 Field_dsp340050b49a6c_fld3012smod_slot2_Slot_smod_slot2_get, 141425 Field_dsp340050b49a6c_fld3013smod_slot2_Slot_smod_slot2_get, 141426 Field_dsp340050b49a6c_fld3014smod_slot2_Slot_smod_slot2_get, 141427 Field_dsp340050b49a6c_fld3015smod_slot2_Slot_smod_slot2_get, 141428 Field_dsp340050b49a6c_fld3016smod_slot2_Slot_smod_slot2_get, 141429 Field_dsp340050b49a6c_fld3017smod_slot2_Slot_smod_slot2_get, 141430 Field_dsp340050b49a6c_fld3018smod_slot2_Slot_smod_slot2_get, 141431 Field_dsp340050b49a6c_fld3019smod_slot2_Slot_smod_slot2_get, 141432 Field_dsp340050b49a6c_fld3020smod_slot2_Slot_smod_slot2_get, 141433 Field_dsp340050b49a6c_fld3021smod_slot2_Slot_smod_slot2_get, 141434 Field_dsp340050b49a6c_fld3022smod_slot2_Slot_smod_slot2_get, 141435 Field_dsp340050b49a6c_fld3023smod_slot2_Slot_smod_slot2_get, 141436 Field_dsp340050b49a6c_fld3024smod_slot2_Slot_smod_slot2_get, 141437 Field_dsp340050b49a6c_fld3025smod_slot2_Slot_smod_slot2_get, 141438 Field_dsp340050b49a6c_fld3026smod_slot2_Slot_smod_slot2_get, 141439 Field_dsp340050b49a6c_fld3027smod_slot2_Slot_smod_slot2_get, 141440 Field_dsp340050b49a6c_fld3028smod_slot2_Slot_smod_slot2_get, 141441 Field_dsp340050b49a6c_fld3030smod_slot2_Slot_smod_slot2_get, 141442 Field_dsp340050b49a6c_fld3031smod_slot2_Slot_smod_slot2_get, 141443 Field_dsp340050b49a6c_fld3032smod_slot2_Slot_smod_slot2_get, 141444 Field_dsp340050b49a6c_fld3033smod_slot2_Slot_smod_slot2_get, 141445 Field_dsp340050b49a6c_fld3034smod_slot2_Slot_smod_slot2_get, 141446 Field_dsp340050b49a6c_fld3035smod_slot2_Slot_smod_slot2_get, 141447 Field_dsp340050b49a6c_fld3036smod_slot2_Slot_smod_slot2_get, 141448 Field_dsp340050b49a6c_fld3038smod_slot2_Slot_smod_slot2_get, 141449 Field_dsp340050b49a6c_fld3039smod_slot2_Slot_smod_slot2_get, 141450 Field_dsp340050b49a6c_fld3040smod_slot2_Slot_smod_slot2_get, 141451 Field_dsp340050b49a6c_fld3043smod_slot2_Slot_smod_slot2_get, 141452 Field_dsp340050b49a6c_fld3044smod_slot2_Slot_smod_slot2_get, 141453 Field_dsp340050b49a6c_fld3046smod_slot2_Slot_smod_slot2_get, 141454 Field_dsp340050b49a6c_fld3047smod_slot2_Slot_smod_slot2_get, 141455 Field_dsp340050b49a6c_fld3048_Slot_smod_slot2_get, 141456 Field_dsp340050b49a6c_fld3049smod_slot2_Slot_smod_slot2_get, 141457 Field_dsp340050b49a6c_fld3050smod_slot2_Slot_smod_slot2_get, 141458 Field_dsp340050b49a6c_fld3051smod_slot2_Slot_smod_slot2_get, 141459 Field_dsp340050b49a6c_fld3052smod_slot2_Slot_smod_slot2_get, 141460 Field_dsp340050b49a6c_fld3053smod_slot2_Slot_smod_slot2_get, 141461 Field_dsp340050b49a6c_fld3054smod_slot2_Slot_smod_slot2_get, 141462 Field_dsp340050b49a6c_fld3055smod_slot2_Slot_smod_slot2_get, 141463 Field_dsp340050b49a6c_fld3056smod_slot2_Slot_smod_slot2_get, 141464 Field_dsp340050b49a6c_fld3058smod_slot2_Slot_smod_slot2_get, 141465 Field_dsp340050b49a6c_fld3059smod_slot2_Slot_smod_slot2_get, 141466 Field_dsp340050b49a6c_fld3061smod_slot2_Slot_smod_slot2_get, 141467 Field_dsp340050b49a6c_fld3062_Slot_smod_slot2_get, 141468 Field_dsp340050b49a6c_fld3063smod_slot2_Slot_smod_slot2_get, 141469 Field_dsp340050b49a6c_fld3065smod_slot2_Slot_smod_slot2_get, 141470 Field_dsp340050b49a6c_fld3066smod_slot2_Slot_smod_slot2_get, 141471 Field_dsp340050b49a6c_fld3067smod_slot2_Slot_smod_slot2_get, 141472 Field_dsp340050b49a6c_fld3068smod_slot2_Slot_smod_slot2_get, 141473 Field_dsp340050b49a6c_fld3069smod_slot2_Slot_smod_slot2_get, 141474 Field_dsp340050b49a6c_fld3070_Slot_smod_slot2_get, 141475 Field_dsp340050b49a6c_fld3071smod_slot2_Slot_smod_slot2_get, 141476 Field_dsp340050b49a6c_fld3072smod_slot2_Slot_smod_slot2_get, 141477 Field_dsp340050b49a6c_fld3073smod_slot2_Slot_smod_slot2_get, 141478 Field_dsp340050b49a6c_fld3074smod_slot2_Slot_smod_slot2_get, 141479 Field_dsp340050b49a6c_fld3075smod_slot2_Slot_smod_slot2_get, 141480 Field_dsp340050b49a6c_fld3076smod_slot2_Slot_smod_slot2_get, 141481 Field_dsp340050b49a6c_fld3077smod_slot2_Slot_smod_slot2_get, 141482 Field_dsp340050b49a6c_fld3078smod_slot2_Slot_smod_slot2_get, 141483 Field_dsp340050b49a6c_fld3079smod_slot2_Slot_smod_slot2_get, 141484 Field_dsp340050b49a6c_fld3080smod_slot2_Slot_smod_slot2_get, 141485 Field_dsp340050b49a6c_fld3081smod_slot2_Slot_smod_slot2_get, 141486 Field_dsp340050b49a6c_fld3082smod_slot2_Slot_smod_slot2_get, 141487 Field_dsp340050b49a6c_fld3084smod_slot2_Slot_smod_slot2_get, 141488 Field_dsp340050b49a6c_fld3085smod_slot2_Slot_smod_slot2_get, 141489 Field_dsp340050b49a6c_fld3087smod_slot2_Slot_smod_slot2_get, 141490 Field_dsp340050b49a6c_fld3088smod_slot2_Slot_smod_slot2_get, 141491 Field_dsp340050b49a6c_fld3090smod_slot2_Slot_smod_slot2_get, 141492 Field_dsp340050b49a6c_fld3091smod_slot2_Slot_smod_slot2_get, 141493 Field_dsp340050b49a6c_fld3092smod_slot2_Slot_smod_slot2_get, 141494 Field_dsp340050b49a6c_fld3093smod_slot2_Slot_smod_slot2_get, 141495 Field_dsp340050b49a6c_fld3096smod_slot2_Slot_smod_slot2_get, 141496 Field_dsp340050b49a6c_fld3097smod_slot2_Slot_smod_slot2_get, 141497 Field_dsp340050b49a6c_fld3098smod_slot2_Slot_smod_slot2_get, 141498 Field_dsp340050b49a6c_fld3099smod_slot2_Slot_smod_slot2_get, 141499 Field_dsp340050b49a6c_fld3100smod_slot2_Slot_smod_slot2_get, 141500 Field_dsp340050b49a6c_fld3101smod_slot2_Slot_smod_slot2_get, 141501 Field_dsp340050b49a6c_fld3102smod_slot2_Slot_smod_slot2_get, 141502 Field_dsp340050b49a6c_fld3104smod_slot2_Slot_smod_slot2_get, 141503 Field_dsp340050b49a6c_fld3105smod_slot2_Slot_smod_slot2_get, 141504 Field_dsp340050b49a6c_fld3106smod_slot2_Slot_smod_slot2_get, 141505 Field_dsp340050b49a6c_fld3107smod_slot2_Slot_smod_slot2_get, 141506 Field_dsp340050b49a6c_fld3108smod_slot2_Slot_smod_slot2_get, 141507 Field_dsp340050b49a6c_fld3109smod_slot2_Slot_smod_slot2_get, 141508 Field_dsp340050b49a6c_fld3110smod_slot2_Slot_smod_slot2_get, 141509 Field_dsp340050b49a6c_fld3111smod_slot2_Slot_smod_slot2_get, 141510 Field_dsp340050b49a6c_fld3113smod_slot2_Slot_smod_slot2_get, 141511 Field_dsp340050b49a6c_fld3114smod_slot2_Slot_smod_slot2_get, 141512 Field_dsp340050b49a6c_fld3115smod_slot2_Slot_smod_slot2_get, 141513 Field_dsp340050b49a6c_fld3116smod_slot2_Slot_smod_slot2_get, 141514 Field_dsp340050b49a6c_fld3805smod_slot2_Slot_smod_slot2_get, 141515 Field_dsp340050b49a6c_fld3806smod_slot2_Slot_smod_slot2_get, 141516 Field_dsp340050b49a6c_fld3807smod_slot2_Slot_smod_slot2_get, 141517 Field_dsp340050b49a6c_fld3808_Slot_smod_slot2_get, 141518 Field_dsp340050b49a6c_fld3809smod_slot2_Slot_smod_slot2_get, 141519 Field_dsp340050b49a6c_fld3810smod_slot2_Slot_smod_slot2_get, 141520 Field_dsp340050b49a6c_fld3812smod_slot2_Slot_smod_slot2_get, 141521 Field_dsp340050b49a6c_fld3813smod_slot2_Slot_smod_slot2_get, 141522 Field_dsp340050b49a6c_fld3814smod_slot2_Slot_smod_slot2_get, 141523 Field_dsp340050b49a6c_fld3816smod_slot2_Slot_smod_slot2_get, 141524 Field_dsp340050b49a6c_fld3817_Slot_smod_slot2_get, 141525 Field_dsp340050b49a6c_fld3818smod_slot2_Slot_smod_slot2_get, 141526 Field_dsp340050b49a6c_fld3819smod_slot2_Slot_smod_slot2_get, 141527 Field_dsp340050b49a6c_fld3821smod_slot2_Slot_smod_slot2_get, 141528 Field_dsp340050b49a6c_fld3822smod_slot2_Slot_smod_slot2_get, 141529 Field_dsp340050b49a6c_fld3823smod_slot2_Slot_smod_slot2_get, 141530 Field_dsp340050b49a6c_fld3824smod_slot2_Slot_smod_slot2_get, 141531 Field_dsp340050b49a6c_fld3825smod_slot2_Slot_smod_slot2_get, 141532 Field_dsp340050b49a6c_fld3826smod_slot2_Slot_smod_slot2_get, 141533 Field_dsp340050b49a6c_fld3827smod_slot2_Slot_smod_slot2_get, 141534 Field_dsp340050b49a6c_fld3828smod_slot2_Slot_smod_slot2_get, 141535 0, 141536 0, 141537 0, 141538 0, 141539 0, 141540 0, 141541 0, 141542 0, 141543 0, 141544 0, 141545 0, 141546 0, 141547 0, 141548 0, 141549 0, 141550 0, 141551 0, 141552 0, 141553 0, 141554 0, 141555 0, 141556 0, 141557 0, 141558 0, 141559 0, 141560 0, 141561 0, 141562 0, 141563 0, 141564 0, 141565 0, 141566 0, 141567 0, 141568 0, 141569 0, 141570 0, 141571 0, 141572 0, 141573 0, 141574 0, 141575 0, 141576 0, 141577 0, 141578 0, 141579 0, 141580 0, 141581 0, 141582 0, 141583 0, 141584 0, 141585 0, 141586 0, 141587 0, 141588 0, 141589 0, 141590 0, 141591 0, 141592 0, 141593 0, 141594 0, 141595 0, 141596 0, 141597 0, 141598 0, 141599 0, 141600 0, 141601 0, 141602 0, 141603 0, 141604 0, 141605 0, 141606 0, 141607 0, 141608 0, 141609 0, 141610 0, 141611 0, 141612 0, 141613 0, 141614 0, 141615 0, 141616 0, 141617 0, 141618 0, 141619 0, 141620 0, 141621 0, 141622 0, 141623 0, 141624 0, 141625 0, 141626 0, 141627 0, 141628 0, 141629 0, 141630 0, 141631 0, 141632 0, 141633 0, 141634 0, 141635 0, 141636 0, 141637 0, 141638 0, 141639 0, 141640 0, 141641 0, 141642 0, 141643 0, 141644 0, 141645 0, 141646 0, 141647 0, 141648 0, 141649 0, 141650 0, 141651 0, 141652 0, 141653 0, 141654 0, 141655 0, 141656 0, 141657 0, 141658 0, 141659 0, 141660 0, 141661 0, 141662 0, 141663 0, 141664 0, 141665 0, 141666 0, 141667 0, 141668 0, 141669 0, 141670 0, 141671 0, 141672 0, 141673 0, 141674 0, 141675 0, 141676 0, 141677 0, 141678 0, 141679 0, 141680 0, 141681 0, 141682 0, 141683 0, 141684 0, 141685 0, 141686 0, 141687 0, 141688 0, 141689 0, 141690 0, 141691 0, 141692 0, 141693 0, 141694 0, 141695 0, 141696 0, 141697 0, 141698 0, 141699 0, 141700 0, 141701 0, 141702 0, 141703 0, 141704 0, 141705 0, 141706 0, 141707 0, 141708 0, 141709 0, 141710 0, 141711 0, 141712 0, 141713 0, 141714 0, 141715 0, 141716 0, 141717 0, 141718 0, 141719 0, 141720 0, 141721 0, 141722 0, 141723 0, 141724 0, 141725 0, 141726 0, 141727 0, 141728 0, 141729 0, 141730 0, 141731 0, 141732 0, 141733 0, 141734 0, 141735 0, 141736 0, 141737 0, 141738 0, 141739 0, 141740 0, 141741 0, 141742 0, 141743 0, 141744 0, 141745 0, 141746 0, 141747 0, 141748 0, 141749 0, 141750 0, 141751 0, 141752 0, 141753 0, 141754 0, 141755 0, 141756 0, 141757 0, 141758 0, 141759 0, 141760 0, 141761 0, 141762 0, 141763 0, 141764 0, 141765 0, 141766 0, 141767 0, 141768 0, 141769 0, 141770 0, 141771 0, 141772 0, 141773 0, 141774 0, 141775 0, 141776 0, 141777 0, 141778 0, 141779 0, 141780 0, 141781 0, 141782 0, 141783 0, 141784 0, 141785 0, 141786 0, 141787 0, 141788 0, 141789 0, 141790 0, 141791 0, 141792 0, 141793 0, 141794 0, 141795 0, 141796 0, 141797 0, 141798 0, 141799 0, 141800 0, 141801 0, 141802 0, 141803 0, 141804 0, 141805 0, 141806 0, 141807 0, 141808 0, 141809 0, 141810 0, 141811 0, 141812 0, 141813 0, 141814 0, 141815 0, 141816 0, 141817 0, 141818 0, 141819 0, 141820 0, 141821 0, 141822 0, 141823 0, 141824 0, 141825 0, 141826 0, 141827 0, 141828 0, 141829 0, 141830 0, 141831 0, 141832 0, 141833 0, 141834 0, 141835 0, 141836 0, 141837 0, 141838 0, 141839 0, 141840 0, 141841 0, 141842 0, 141843 0, 141844 0, 141845 0, 141846 0, 141847 0, 141848 0, 141849 0, 141850 0, 141851 0, 141852 0, 141853 0, 141854 0, 141855 0, 141856 0, 141857 0, 141858 0, 141859 0, 141860 0, 141861 0, 141862 0, 141863 0, 141864 0, 141865 0, 141866 0, 141867 0, 141868 0, 141869 0, 141870 0, 141871 0, 141872 0, 141873 0, 141874 0, 141875 0, 141876 0, 141877 0, 141878 0, 141879 0, 141880 0, 141881 0, 141882 0, 141883 0, 141884 0, 141885 0, 141886 0, 141887 0, 141888 0, 141889 0, 141890 0, 141891 0, 141892 0, 141893 0, 141894 0, 141895 0, 141896 0, 141897 0, 141898 0, 141899 0, 141900 0, 141901 0, 141902 0, 141903 0, 141904 0, 141905 0, 141906 0, 141907 0, 141908 0, 141909 0, 141910 0, 141911 0, 141912 0, 141913 0, 141914 0, 141915 0, 141916 0, 141917 0, 141918 0, 141919 0, 141920 0, 141921 0, 141922 0, 141923 0, 141924 0, 141925 0, 141926 0, 141927 0, 141928 0, 141929 0, 141930 0, 141931 0, 141932 0, 141933 0, 141934 0, 141935 0, 141936 0, 141937 0, 141938 0, 141939 0, 141940 0, 141941 0, 141942 0, 141943 0, 141944 0, 141945 0, 141946 0, 141947 0, 141948 0, 141949 0, 141950 0, 141951 0, 141952 0, 141953 0, 141954 0, 141955 0, 141956 0, 141957 0, 141958 0, 141959 0, 141960 0, 141961 0, 141962 0, 141963 0, 141964 0, 141965 0, 141966 0, 141967 0, 141968 0, 141969 0, 141970 0, 141971 0, 141972 0, 141973 0, 141974 0, 141975 0, 141976 0, 141977 0, 141978 0, 141979 0, 141980 0, 141981 0, 141982 0, 141983 0, 141984 0, 141985 0, 141986 0, 141987 0, 141988 0, 141989 0, 141990 0, 141991 0, 141992 0, 141993 0, 141994 0, 141995 0, 141996 0, 141997 0, 141998 0, 141999 0, 142000 0, 142001 0, 142002 0, 142003 0, 142004 0, 142005 0, 142006 0, 142007 0, 142008 0, 142009 0, 142010 0, 142011 0, 142012 0, 142013 0, 142014 0, 142015 0, 142016 0, 142017 0, 142018 0, 142019 0, 142020 0, 142021 0, 142022 0, 142023 0, 142024 0, 142025 0, 142026 0, 142027 0, 142028 0, 142029 0, 142030 0, 142031 0, 142032 0, 142033 0, 142034 0, 142035 0, 142036 0, 142037 0, 142038 0, 142039 0, 142040 0, 142041 0, 142042 0, 142043 0, 142044 0, 142045 0, 142046 0, 142047 0, 142048 0, 142049 0, 142050 0, 142051 0, 142052 0, 142053 0, 142054 0, 142055 0, 142056 0, 142057 0, 142058 0, 142059 0, 142060 0, 142061 0, 142062 0, 142063 0, 142064 0, 142065 0, 142066 0, 142067 0, 142068 0, 142069 0, 142070 0, 142071 0, 142072 0, 142073 0, 142074 0, 142075 0, 142076 0, 142077 0, 142078 0, 142079 0, 142080 0, 142081 0, 142082 0, 142083 0, 142084 0, 142085 0, 142086 0, 142087 0, 142088 0, 142089 0, 142090 0, 142091 Implicit_Field_ar0_get, 142092 Implicit_Field_ar4_get, 142093 Implicit_Field_ar8_get, 142094 Implicit_Field_ar12_get, 142095 Implicit_Field_bt16_get, 142096 Implicit_Field_bs16_get, 142097 Implicit_Field_br16_get, 142098 Implicit_Field_brall_get 142099}; 142100 142101static xtensa_set_field_fn 142102Slot_smod_slot2_set_field_fns[] = { 142103 Field_t_Slot_smod_slot2_set, 142104 0, 142105 0, 142106 0, 142107 0, 142108 Field_s_Slot_smod_slot2_set, 142109 0, 142110 0, 142111 0, 142112 0, 142113 0, 142114 0, 142115 0, 142116 0, 142117 Field_r_Slot_smod_slot2_set, 142118 0, 142119 0, 142120 0, 142121 0, 142122 0, 142123 0, 142124 0, 142125 0, 142126 0, 142127 0, 142128 0, 142129 0, 142130 0, 142131 0, 142132 0, 142133 0, 142134 0, 142135 0, 142136 0, 142137 0, 142138 0, 142139 0, 142140 0, 142141 0, 142142 0, 142143 0, 142144 0, 142145 0, 142146 0, 142147 0, 142148 0, 142149 0, 142150 0, 142151 0, 142152 Field_dsp340050b49a6c_fld2029_Slot_smod_slot2_set, 142153 Field_dsp340050b49a6c_fld2030_Slot_smod_slot2_set, 142154 Field_dsp340050b49a6c_fld2032_Slot_smod_slot2_set, 142155 0, 142156 0, 142157 0, 142158 0, 142159 Field_dsp340050b49a6c_fld2039_Slot_smod_slot2_set, 142160 0, 142161 Field_dsp340050b49a6c_fld2041_Slot_smod_slot2_set, 142162 0, 142163 0, 142164 Field_dsp340050b49a6c_fld2044_Slot_smod_slot2_set, 142165 Field_dsp340050b49a6c_fld2045_Slot_smod_slot2_set, 142166 Field_dsp340050b49a6c_fld2046_Slot_smod_slot2_set, 142167 Field_dsp340050b49a6c_fld2047_Slot_smod_slot2_set, 142168 Field_dsp340050b49a6c_fld2048_Slot_smod_slot2_set, 142169 Field_dsp340050b49a6c_fld2049_Slot_smod_slot2_set, 142170 Field_dsp340050b49a6c_fld2050_Slot_smod_slot2_set, 142171 Field_dsp340050b49a6c_fld2051_Slot_smod_slot2_set, 142172 Field_dsp340050b49a6c_fld2052_Slot_smod_slot2_set, 142173 0, 142174 0, 142175 Field_dsp340050b49a6c_fld2055_Slot_smod_slot2_set, 142176 Field_dsp340050b49a6c_fld2056_Slot_smod_slot2_set, 142177 0, 142178 0, 142179 0, 142180 0, 142181 0, 142182 0, 142183 0, 142184 0, 142185 0, 142186 0, 142187 0, 142188 0, 142189 0, 142190 0, 142191 0, 142192 0, 142193 0, 142194 0, 142195 0, 142196 0, 142197 0, 142198 0, 142199 0, 142200 0, 142201 0, 142202 0, 142203 0, 142204 0, 142205 0, 142206 0, 142207 0, 142208 0, 142209 0, 142210 0, 142211 0, 142212 0, 142213 0, 142214 0, 142215 0, 142216 0, 142217 0, 142218 0, 142219 0, 142220 0, 142221 0, 142222 0, 142223 0, 142224 0, 142225 0, 142226 0, 142227 0, 142228 0, 142229 0, 142230 0, 142231 0, 142232 0, 142233 0, 142234 0, 142235 0, 142236 0, 142237 0, 142238 0, 142239 0, 142240 0, 142241 0, 142242 0, 142243 0, 142244 0, 142245 0, 142246 0, 142247 0, 142248 0, 142249 0, 142250 0, 142251 0, 142252 0, 142253 0, 142254 0, 142255 0, 142256 0, 142257 0, 142258 0, 142259 0, 142260 0, 142261 0, 142262 0, 142263 0, 142264 0, 142265 0, 142266 0, 142267 0, 142268 0, 142269 0, 142270 0, 142271 0, 142272 0, 142273 0, 142274 0, 142275 0, 142276 0, 142277 0, 142278 0, 142279 0, 142280 0, 142281 0, 142282 0, 142283 0, 142284 0, 142285 0, 142286 0, 142287 0, 142288 0, 142289 0, 142290 0, 142291 0, 142292 0, 142293 0, 142294 0, 142295 0, 142296 0, 142297 0, 142298 0, 142299 0, 142300 0, 142301 0, 142302 0, 142303 0, 142304 0, 142305 0, 142306 0, 142307 0, 142308 0, 142309 0, 142310 0, 142311 0, 142312 0, 142313 0, 142314 0, 142315 0, 142316 0, 142317 0, 142318 0, 142319 0, 142320 0, 142321 0, 142322 0, 142323 0, 142324 0, 142325 0, 142326 0, 142327 0, 142328 0, 142329 0, 142330 0, 142331 0, 142332 0, 142333 0, 142334 0, 142335 0, 142336 0, 142337 0, 142338 0, 142339 0, 142340 0, 142341 0, 142342 0, 142343 0, 142344 0, 142345 0, 142346 0, 142347 0, 142348 0, 142349 0, 142350 0, 142351 0, 142352 0, 142353 0, 142354 0, 142355 0, 142356 0, 142357 0, 142358 0, 142359 0, 142360 0, 142361 0, 142362 0, 142363 0, 142364 0, 142365 0, 142366 0, 142367 0, 142368 0, 142369 0, 142370 0, 142371 Field_dsp340050b49a6c_fld2025_Slot_smod_slot2_set, 142372 Field_dsp340050b49a6c_fld2027_Slot_smod_slot2_set, 142373 0, 142374 0, 142375 0, 142376 0, 142377 0, 142378 0, 142379 0, 142380 0, 142381 0, 142382 0, 142383 0, 142384 0, 142385 0, 142386 0, 142387 0, 142388 0, 142389 0, 142390 0, 142391 0, 142392 0, 142393 0, 142394 0, 142395 0, 142396 0, 142397 0, 142398 0, 142399 0, 142400 0, 142401 0, 142402 0, 142403 0, 142404 0, 142405 0, 142406 0, 142407 0, 142408 0, 142409 0, 142410 0, 142411 0, 142412 0, 142413 0, 142414 0, 142415 0, 142416 0, 142417 0, 142418 0, 142419 0, 142420 0, 142421 0, 142422 0, 142423 0, 142424 0, 142425 0, 142426 0, 142427 0, 142428 0, 142429 0, 142430 0, 142431 0, 142432 0, 142433 0, 142434 0, 142435 0, 142436 0, 142437 0, 142438 0, 142439 0, 142440 0, 142441 0, 142442 0, 142443 0, 142444 0, 142445 0, 142446 0, 142447 0, 142448 0, 142449 0, 142450 0, 142451 0, 142452 0, 142453 0, 142454 0, 142455 0, 142456 0, 142457 0, 142458 0, 142459 0, 142460 0, 142461 0, 142462 0, 142463 0, 142464 0, 142465 0, 142466 0, 142467 0, 142468 0, 142469 0, 142470 0, 142471 0, 142472 0, 142473 0, 142474 0, 142475 0, 142476 0, 142477 0, 142478 0, 142479 0, 142480 0, 142481 0, 142482 0, 142483 0, 142484 0, 142485 0, 142486 0, 142487 0, 142488 0, 142489 0, 142490 0, 142491 0, 142492 0, 142493 0, 142494 0, 142495 0, 142496 0, 142497 0, 142498 0, 142499 0, 142500 0, 142501 0, 142502 0, 142503 0, 142504 0, 142505 0, 142506 0, 142507 0, 142508 0, 142509 0, 142510 0, 142511 0, 142512 0, 142513 0, 142514 0, 142515 0, 142516 0, 142517 0, 142518 0, 142519 0, 142520 0, 142521 0, 142522 0, 142523 0, 142524 0, 142525 0, 142526 0, 142527 0, 142528 0, 142529 0, 142530 0, 142531 0, 142532 0, 142533 0, 142534 0, 142535 0, 142536 0, 142537 0, 142538 0, 142539 0, 142540 0, 142541 0, 142542 0, 142543 0, 142544 0, 142545 0, 142546 0, 142547 0, 142548 0, 142549 0, 142550 0, 142551 0, 142552 0, 142553 0, 142554 0, 142555 0, 142556 0, 142557 0, 142558 0, 142559 0, 142560 0, 142561 0, 142562 0, 142563 0, 142564 0, 142565 0, 142566 0, 142567 0, 142568 0, 142569 0, 142570 0, 142571 0, 142572 0, 142573 0, 142574 0, 142575 0, 142576 0, 142577 0, 142578 0, 142579 0, 142580 0, 142581 0, 142582 0, 142583 0, 142584 0, 142585 0, 142586 0, 142587 0, 142588 0, 142589 0, 142590 0, 142591 0, 142592 0, 142593 0, 142594 0, 142595 0, 142596 0, 142597 0, 142598 0, 142599 0, 142600 0, 142601 0, 142602 0, 142603 0, 142604 0, 142605 0, 142606 0, 142607 0, 142608 0, 142609 0, 142610 0, 142611 0, 142612 0, 142613 0, 142614 0, 142615 0, 142616 0, 142617 0, 142618 0, 142619 0, 142620 0, 142621 0, 142622 0, 142623 0, 142624 0, 142625 0, 142626 0, 142627 0, 142628 0, 142629 0, 142630 0, 142631 0, 142632 0, 142633 0, 142634 0, 142635 0, 142636 0, 142637 0, 142638 0, 142639 0, 142640 0, 142641 0, 142642 0, 142643 0, 142644 0, 142645 0, 142646 0, 142647 0, 142648 0, 142649 0, 142650 0, 142651 0, 142652 0, 142653 0, 142654 0, 142655 0, 142656 0, 142657 0, 142658 0, 142659 0, 142660 0, 142661 0, 142662 0, 142663 0, 142664 0, 142665 0, 142666 0, 142667 0, 142668 0, 142669 0, 142670 0, 142671 0, 142672 0, 142673 0, 142674 0, 142675 0, 142676 0, 142677 0, 142678 0, 142679 0, 142680 0, 142681 0, 142682 0, 142683 0, 142684 0, 142685 0, 142686 0, 142687 0, 142688 0, 142689 0, 142690 0, 142691 0, 142692 0, 142693 0, 142694 0, 142695 0, 142696 0, 142697 0, 142698 0, 142699 0, 142700 0, 142701 0, 142702 0, 142703 0, 142704 0, 142705 0, 142706 0, 142707 0, 142708 0, 142709 0, 142710 0, 142711 0, 142712 0, 142713 0, 142714 0, 142715 0, 142716 0, 142717 0, 142718 0, 142719 0, 142720 0, 142721 0, 142722 0, 142723 0, 142724 0, 142725 0, 142726 0, 142727 0, 142728 0, 142729 0, 142730 0, 142731 0, 142732 0, 142733 0, 142734 0, 142735 0, 142736 0, 142737 0, 142738 0, 142739 0, 142740 0, 142741 0, 142742 0, 142743 0, 142744 0, 142745 0, 142746 0, 142747 0, 142748 0, 142749 0, 142750 0, 142751 0, 142752 0, 142753 0, 142754 0, 142755 0, 142756 0, 142757 0, 142758 0, 142759 0, 142760 0, 142761 0, 142762 0, 142763 0, 142764 0, 142765 0, 142766 0, 142767 0, 142768 0, 142769 0, 142770 0, 142771 0, 142772 0, 142773 0, 142774 0, 142775 0, 142776 0, 142777 0, 142778 0, 142779 0, 142780 0, 142781 0, 142782 0, 142783 0, 142784 0, 142785 0, 142786 0, 142787 0, 142788 0, 142789 0, 142790 0, 142791 0, 142792 0, 142793 0, 142794 0, 142795 0, 142796 0, 142797 0, 142798 0, 142799 0, 142800 0, 142801 0, 142802 0, 142803 0, 142804 0, 142805 0, 142806 0, 142807 0, 142808 0, 142809 0, 142810 0, 142811 0, 142812 0, 142813 0, 142814 0, 142815 0, 142816 0, 142817 0, 142818 0, 142819 0, 142820 0, 142821 0, 142822 0, 142823 0, 142824 0, 142825 0, 142826 0, 142827 0, 142828 0, 142829 0, 142830 0, 142831 0, 142832 0, 142833 0, 142834 0, 142835 0, 142836 0, 142837 0, 142838 0, 142839 0, 142840 0, 142841 0, 142842 0, 142843 0, 142844 0, 142845 0, 142846 0, 142847 0, 142848 0, 142849 0, 142850 0, 142851 0, 142852 0, 142853 0, 142854 0, 142855 0, 142856 0, 142857 0, 142858 0, 142859 0, 142860 0, 142861 0, 142862 0, 142863 0, 142864 0, 142865 0, 142866 0, 142867 0, 142868 0, 142869 0, 142870 0, 142871 0, 142872 0, 142873 0, 142874 0, 142875 0, 142876 0, 142877 0, 142878 0, 142879 0, 142880 0, 142881 0, 142882 0, 142883 0, 142884 0, 142885 0, 142886 0, 142887 0, 142888 0, 142889 0, 142890 0, 142891 0, 142892 0, 142893 0, 142894 0, 142895 0, 142896 0, 142897 0, 142898 0, 142899 0, 142900 0, 142901 0, 142902 0, 142903 0, 142904 0, 142905 0, 142906 0, 142907 0, 142908 0, 142909 0, 142910 0, 142911 0, 142912 0, 142913 0, 142914 0, 142915 0, 142916 0, 142917 0, 142918 0, 142919 0, 142920 0, 142921 0, 142922 0, 142923 0, 142924 0, 142925 0, 142926 0, 142927 0, 142928 0, 142929 0, 142930 0, 142931 0, 142932 0, 142933 0, 142934 0, 142935 0, 142936 0, 142937 0, 142938 0, 142939 0, 142940 0, 142941 0, 142942 0, 142943 0, 142944 0, 142945 0, 142946 0, 142947 0, 142948 0, 142949 0, 142950 0, 142951 0, 142952 0, 142953 0, 142954 0, 142955 0, 142956 0, 142957 0, 142958 0, 142959 0, 142960 0, 142961 0, 142962 0, 142963 0, 142964 0, 142965 0, 142966 0, 142967 0, 142968 0, 142969 0, 142970 0, 142971 0, 142972 0, 142973 0, 142974 0, 142975 0, 142976 0, 142977 0, 142978 0, 142979 0, 142980 0, 142981 0, 142982 0, 142983 0, 142984 0, 142985 0, 142986 0, 142987 0, 142988 0, 142989 0, 142990 0, 142991 0, 142992 0, 142993 0, 142994 0, 142995 0, 142996 0, 142997 0, 142998 0, 142999 0, 143000 0, 143001 0, 143002 0, 143003 0, 143004 0, 143005 0, 143006 0, 143007 0, 143008 0, 143009 0, 143010 0, 143011 0, 143012 0, 143013 0, 143014 0, 143015 0, 143016 0, 143017 0, 143018 0, 143019 0, 143020 0, 143021 0, 143022 0, 143023 0, 143024 0, 143025 0, 143026 0, 143027 0, 143028 0, 143029 0, 143030 0, 143031 0, 143032 0, 143033 0, 143034 0, 143035 0, 143036 0, 143037 0, 143038 0, 143039 0, 143040 0, 143041 0, 143042 0, 143043 0, 143044 0, 143045 0, 143046 0, 143047 0, 143048 0, 143049 0, 143050 0, 143051 0, 143052 0, 143053 0, 143054 0, 143055 0, 143056 0, 143057 0, 143058 0, 143059 0, 143060 0, 143061 0, 143062 0, 143063 0, 143064 0, 143065 0, 143066 0, 143067 0, 143068 0, 143069 0, 143070 0, 143071 0, 143072 0, 143073 0, 143074 0, 143075 0, 143076 0, 143077 0, 143078 0, 143079 0, 143080 0, 143081 0, 143082 0, 143083 0, 143084 0, 143085 0, 143086 0, 143087 0, 143088 0, 143089 0, 143090 0, 143091 0, 143092 0, 143093 0, 143094 0, 143095 0, 143096 0, 143097 0, 143098 0, 143099 0, 143100 0, 143101 0, 143102 0, 143103 0, 143104 0, 143105 0, 143106 0, 143107 0, 143108 0, 143109 0, 143110 0, 143111 0, 143112 0, 143113 0, 143114 0, 143115 0, 143116 0, 143117 0, 143118 0, 143119 0, 143120 0, 143121 0, 143122 0, 143123 0, 143124 0, 143125 0, 143126 0, 143127 0, 143128 0, 143129 0, 143130 0, 143131 0, 143132 0, 143133 0, 143134 0, 143135 0, 143136 0, 143137 0, 143138 0, 143139 Field_op0_s15_Slot_smod_slot2_set, 143140 Field_dsp340050b49a6c_fld2991smod_slot2_Slot_smod_slot2_set, 143141 Field_dsp340050b49a6c_fld2992smod_slot2_Slot_smod_slot2_set, 143142 Field_dsp340050b49a6c_fld2993smod_slot2_Slot_smod_slot2_set, 143143 Field_dsp340050b49a6c_fld2994smod_slot2_Slot_smod_slot2_set, 143144 Field_dsp340050b49a6c_fld2995smod_slot2_Slot_smod_slot2_set, 143145 Field_dsp340050b49a6c_fld2996smod_slot2_Slot_smod_slot2_set, 143146 Field_dsp340050b49a6c_fld2997smod_slot2_Slot_smod_slot2_set, 143147 Field_dsp340050b49a6c_fld2998smod_slot2_Slot_smod_slot2_set, 143148 Field_dsp340050b49a6c_fld2999smod_slot2_Slot_smod_slot2_set, 143149 Field_dsp340050b49a6c_fld3000smod_slot2_Slot_smod_slot2_set, 143150 Field_dsp340050b49a6c_fld3001smod_slot2_Slot_smod_slot2_set, 143151 Field_dsp340050b49a6c_fld3002smod_slot2_Slot_smod_slot2_set, 143152 Field_dsp340050b49a6c_fld3003smod_slot2_Slot_smod_slot2_set, 143153 Field_dsp340050b49a6c_fld3004smod_slot2_Slot_smod_slot2_set, 143154 Field_dsp340050b49a6c_fld3005smod_slot2_Slot_smod_slot2_set, 143155 Field_dsp340050b49a6c_fld3006smod_slot2_Slot_smod_slot2_set, 143156 Field_dsp340050b49a6c_fld3007smod_slot2_Slot_smod_slot2_set, 143157 Field_dsp340050b49a6c_fld3008smod_slot2_Slot_smod_slot2_set, 143158 Field_dsp340050b49a6c_fld3009smod_slot2_Slot_smod_slot2_set, 143159 Field_dsp340050b49a6c_fld3010smod_slot2_Slot_smod_slot2_set, 143160 Field_dsp340050b49a6c_fld3011smod_slot2_Slot_smod_slot2_set, 143161 Field_dsp340050b49a6c_fld3012smod_slot2_Slot_smod_slot2_set, 143162 Field_dsp340050b49a6c_fld3013smod_slot2_Slot_smod_slot2_set, 143163 Field_dsp340050b49a6c_fld3014smod_slot2_Slot_smod_slot2_set, 143164 Field_dsp340050b49a6c_fld3015smod_slot2_Slot_smod_slot2_set, 143165 Field_dsp340050b49a6c_fld3016smod_slot2_Slot_smod_slot2_set, 143166 Field_dsp340050b49a6c_fld3017smod_slot2_Slot_smod_slot2_set, 143167 Field_dsp340050b49a6c_fld3018smod_slot2_Slot_smod_slot2_set, 143168 Field_dsp340050b49a6c_fld3019smod_slot2_Slot_smod_slot2_set, 143169 Field_dsp340050b49a6c_fld3020smod_slot2_Slot_smod_slot2_set, 143170 Field_dsp340050b49a6c_fld3021smod_slot2_Slot_smod_slot2_set, 143171 Field_dsp340050b49a6c_fld3022smod_slot2_Slot_smod_slot2_set, 143172 Field_dsp340050b49a6c_fld3023smod_slot2_Slot_smod_slot2_set, 143173 Field_dsp340050b49a6c_fld3024smod_slot2_Slot_smod_slot2_set, 143174 Field_dsp340050b49a6c_fld3025smod_slot2_Slot_smod_slot2_set, 143175 Field_dsp340050b49a6c_fld3026smod_slot2_Slot_smod_slot2_set, 143176 Field_dsp340050b49a6c_fld3027smod_slot2_Slot_smod_slot2_set, 143177 Field_dsp340050b49a6c_fld3028smod_slot2_Slot_smod_slot2_set, 143178 Field_dsp340050b49a6c_fld3030smod_slot2_Slot_smod_slot2_set, 143179 Field_dsp340050b49a6c_fld3031smod_slot2_Slot_smod_slot2_set, 143180 Field_dsp340050b49a6c_fld3032smod_slot2_Slot_smod_slot2_set, 143181 Field_dsp340050b49a6c_fld3033smod_slot2_Slot_smod_slot2_set, 143182 Field_dsp340050b49a6c_fld3034smod_slot2_Slot_smod_slot2_set, 143183 Field_dsp340050b49a6c_fld3035smod_slot2_Slot_smod_slot2_set, 143184 Field_dsp340050b49a6c_fld3036smod_slot2_Slot_smod_slot2_set, 143185 Field_dsp340050b49a6c_fld3038smod_slot2_Slot_smod_slot2_set, 143186 Field_dsp340050b49a6c_fld3039smod_slot2_Slot_smod_slot2_set, 143187 Field_dsp340050b49a6c_fld3040smod_slot2_Slot_smod_slot2_set, 143188 Field_dsp340050b49a6c_fld3043smod_slot2_Slot_smod_slot2_set, 143189 Field_dsp340050b49a6c_fld3044smod_slot2_Slot_smod_slot2_set, 143190 Field_dsp340050b49a6c_fld3046smod_slot2_Slot_smod_slot2_set, 143191 Field_dsp340050b49a6c_fld3047smod_slot2_Slot_smod_slot2_set, 143192 Field_dsp340050b49a6c_fld3048_Slot_smod_slot2_set, 143193 Field_dsp340050b49a6c_fld3049smod_slot2_Slot_smod_slot2_set, 143194 Field_dsp340050b49a6c_fld3050smod_slot2_Slot_smod_slot2_set, 143195 Field_dsp340050b49a6c_fld3051smod_slot2_Slot_smod_slot2_set, 143196 Field_dsp340050b49a6c_fld3052smod_slot2_Slot_smod_slot2_set, 143197 Field_dsp340050b49a6c_fld3053smod_slot2_Slot_smod_slot2_set, 143198 Field_dsp340050b49a6c_fld3054smod_slot2_Slot_smod_slot2_set, 143199 Field_dsp340050b49a6c_fld3055smod_slot2_Slot_smod_slot2_set, 143200 Field_dsp340050b49a6c_fld3056smod_slot2_Slot_smod_slot2_set, 143201 Field_dsp340050b49a6c_fld3058smod_slot2_Slot_smod_slot2_set, 143202 Field_dsp340050b49a6c_fld3059smod_slot2_Slot_smod_slot2_set, 143203 Field_dsp340050b49a6c_fld3061smod_slot2_Slot_smod_slot2_set, 143204 Field_dsp340050b49a6c_fld3062_Slot_smod_slot2_set, 143205 Field_dsp340050b49a6c_fld3063smod_slot2_Slot_smod_slot2_set, 143206 Field_dsp340050b49a6c_fld3065smod_slot2_Slot_smod_slot2_set, 143207 Field_dsp340050b49a6c_fld3066smod_slot2_Slot_smod_slot2_set, 143208 Field_dsp340050b49a6c_fld3067smod_slot2_Slot_smod_slot2_set, 143209 Field_dsp340050b49a6c_fld3068smod_slot2_Slot_smod_slot2_set, 143210 Field_dsp340050b49a6c_fld3069smod_slot2_Slot_smod_slot2_set, 143211 Field_dsp340050b49a6c_fld3070_Slot_smod_slot2_set, 143212 Field_dsp340050b49a6c_fld3071smod_slot2_Slot_smod_slot2_set, 143213 Field_dsp340050b49a6c_fld3072smod_slot2_Slot_smod_slot2_set, 143214 Field_dsp340050b49a6c_fld3073smod_slot2_Slot_smod_slot2_set, 143215 Field_dsp340050b49a6c_fld3074smod_slot2_Slot_smod_slot2_set, 143216 Field_dsp340050b49a6c_fld3075smod_slot2_Slot_smod_slot2_set, 143217 Field_dsp340050b49a6c_fld3076smod_slot2_Slot_smod_slot2_set, 143218 Field_dsp340050b49a6c_fld3077smod_slot2_Slot_smod_slot2_set, 143219 Field_dsp340050b49a6c_fld3078smod_slot2_Slot_smod_slot2_set, 143220 Field_dsp340050b49a6c_fld3079smod_slot2_Slot_smod_slot2_set, 143221 Field_dsp340050b49a6c_fld3080smod_slot2_Slot_smod_slot2_set, 143222 Field_dsp340050b49a6c_fld3081smod_slot2_Slot_smod_slot2_set, 143223 Field_dsp340050b49a6c_fld3082smod_slot2_Slot_smod_slot2_set, 143224 Field_dsp340050b49a6c_fld3084smod_slot2_Slot_smod_slot2_set, 143225 Field_dsp340050b49a6c_fld3085smod_slot2_Slot_smod_slot2_set, 143226 Field_dsp340050b49a6c_fld3087smod_slot2_Slot_smod_slot2_set, 143227 Field_dsp340050b49a6c_fld3088smod_slot2_Slot_smod_slot2_set, 143228 Field_dsp340050b49a6c_fld3090smod_slot2_Slot_smod_slot2_set, 143229 Field_dsp340050b49a6c_fld3091smod_slot2_Slot_smod_slot2_set, 143230 Field_dsp340050b49a6c_fld3092smod_slot2_Slot_smod_slot2_set, 143231 Field_dsp340050b49a6c_fld3093smod_slot2_Slot_smod_slot2_set, 143232 Field_dsp340050b49a6c_fld3096smod_slot2_Slot_smod_slot2_set, 143233 Field_dsp340050b49a6c_fld3097smod_slot2_Slot_smod_slot2_set, 143234 Field_dsp340050b49a6c_fld3098smod_slot2_Slot_smod_slot2_set, 143235 Field_dsp340050b49a6c_fld3099smod_slot2_Slot_smod_slot2_set, 143236 Field_dsp340050b49a6c_fld3100smod_slot2_Slot_smod_slot2_set, 143237 Field_dsp340050b49a6c_fld3101smod_slot2_Slot_smod_slot2_set, 143238 Field_dsp340050b49a6c_fld3102smod_slot2_Slot_smod_slot2_set, 143239 Field_dsp340050b49a6c_fld3104smod_slot2_Slot_smod_slot2_set, 143240 Field_dsp340050b49a6c_fld3105smod_slot2_Slot_smod_slot2_set, 143241 Field_dsp340050b49a6c_fld3106smod_slot2_Slot_smod_slot2_set, 143242 Field_dsp340050b49a6c_fld3107smod_slot2_Slot_smod_slot2_set, 143243 Field_dsp340050b49a6c_fld3108smod_slot2_Slot_smod_slot2_set, 143244 Field_dsp340050b49a6c_fld3109smod_slot2_Slot_smod_slot2_set, 143245 Field_dsp340050b49a6c_fld3110smod_slot2_Slot_smod_slot2_set, 143246 Field_dsp340050b49a6c_fld3111smod_slot2_Slot_smod_slot2_set, 143247 Field_dsp340050b49a6c_fld3113smod_slot2_Slot_smod_slot2_set, 143248 Field_dsp340050b49a6c_fld3114smod_slot2_Slot_smod_slot2_set, 143249 Field_dsp340050b49a6c_fld3115smod_slot2_Slot_smod_slot2_set, 143250 Field_dsp340050b49a6c_fld3116smod_slot2_Slot_smod_slot2_set, 143251 Field_dsp340050b49a6c_fld3805smod_slot2_Slot_smod_slot2_set, 143252 Field_dsp340050b49a6c_fld3806smod_slot2_Slot_smod_slot2_set, 143253 Field_dsp340050b49a6c_fld3807smod_slot2_Slot_smod_slot2_set, 143254 Field_dsp340050b49a6c_fld3808_Slot_smod_slot2_set, 143255 Field_dsp340050b49a6c_fld3809smod_slot2_Slot_smod_slot2_set, 143256 Field_dsp340050b49a6c_fld3810smod_slot2_Slot_smod_slot2_set, 143257 Field_dsp340050b49a6c_fld3812smod_slot2_Slot_smod_slot2_set, 143258 Field_dsp340050b49a6c_fld3813smod_slot2_Slot_smod_slot2_set, 143259 Field_dsp340050b49a6c_fld3814smod_slot2_Slot_smod_slot2_set, 143260 Field_dsp340050b49a6c_fld3816smod_slot2_Slot_smod_slot2_set, 143261 Field_dsp340050b49a6c_fld3817_Slot_smod_slot2_set, 143262 Field_dsp340050b49a6c_fld3818smod_slot2_Slot_smod_slot2_set, 143263 Field_dsp340050b49a6c_fld3819smod_slot2_Slot_smod_slot2_set, 143264 Field_dsp340050b49a6c_fld3821smod_slot2_Slot_smod_slot2_set, 143265 Field_dsp340050b49a6c_fld3822smod_slot2_Slot_smod_slot2_set, 143266 Field_dsp340050b49a6c_fld3823smod_slot2_Slot_smod_slot2_set, 143267 Field_dsp340050b49a6c_fld3824smod_slot2_Slot_smod_slot2_set, 143268 Field_dsp340050b49a6c_fld3825smod_slot2_Slot_smod_slot2_set, 143269 Field_dsp340050b49a6c_fld3826smod_slot2_Slot_smod_slot2_set, 143270 Field_dsp340050b49a6c_fld3827smod_slot2_Slot_smod_slot2_set, 143271 Field_dsp340050b49a6c_fld3828smod_slot2_Slot_smod_slot2_set, 143272 0, 143273 0, 143274 0, 143275 0, 143276 0, 143277 0, 143278 0, 143279 0, 143280 0, 143281 0, 143282 0, 143283 0, 143284 0, 143285 0, 143286 0, 143287 0, 143288 0, 143289 0, 143290 0, 143291 0, 143292 0, 143293 0, 143294 0, 143295 0, 143296 0, 143297 0, 143298 0, 143299 0, 143300 0, 143301 0, 143302 0, 143303 0, 143304 0, 143305 0, 143306 0, 143307 0, 143308 0, 143309 0, 143310 0, 143311 0, 143312 0, 143313 0, 143314 0, 143315 0, 143316 0, 143317 0, 143318 0, 143319 0, 143320 0, 143321 0, 143322 0, 143323 0, 143324 0, 143325 0, 143326 0, 143327 0, 143328 0, 143329 0, 143330 0, 143331 0, 143332 0, 143333 0, 143334 0, 143335 0, 143336 0, 143337 0, 143338 0, 143339 0, 143340 0, 143341 0, 143342 0, 143343 0, 143344 0, 143345 0, 143346 0, 143347 0, 143348 0, 143349 0, 143350 0, 143351 0, 143352 0, 143353 0, 143354 0, 143355 0, 143356 0, 143357 0, 143358 0, 143359 0, 143360 0, 143361 0, 143362 0, 143363 0, 143364 0, 143365 0, 143366 0, 143367 0, 143368 0, 143369 0, 143370 0, 143371 0, 143372 0, 143373 0, 143374 0, 143375 0, 143376 0, 143377 0, 143378 0, 143379 0, 143380 0, 143381 0, 143382 0, 143383 0, 143384 0, 143385 0, 143386 0, 143387 0, 143388 0, 143389 0, 143390 0, 143391 0, 143392 0, 143393 0, 143394 0, 143395 0, 143396 0, 143397 0, 143398 0, 143399 0, 143400 0, 143401 0, 143402 0, 143403 0, 143404 0, 143405 0, 143406 0, 143407 0, 143408 0, 143409 0, 143410 0, 143411 0, 143412 0, 143413 0, 143414 0, 143415 0, 143416 0, 143417 0, 143418 0, 143419 0, 143420 0, 143421 0, 143422 0, 143423 0, 143424 0, 143425 0, 143426 0, 143427 0, 143428 0, 143429 0, 143430 0, 143431 0, 143432 0, 143433 0, 143434 0, 143435 0, 143436 0, 143437 0, 143438 0, 143439 0, 143440 0, 143441 0, 143442 0, 143443 0, 143444 0, 143445 0, 143446 0, 143447 0, 143448 0, 143449 0, 143450 0, 143451 0, 143452 0, 143453 0, 143454 0, 143455 0, 143456 0, 143457 0, 143458 0, 143459 0, 143460 0, 143461 0, 143462 0, 143463 0, 143464 0, 143465 0, 143466 0, 143467 0, 143468 0, 143469 0, 143470 0, 143471 0, 143472 0, 143473 0, 143474 0, 143475 0, 143476 0, 143477 0, 143478 0, 143479 0, 143480 0, 143481 0, 143482 0, 143483 0, 143484 0, 143485 0, 143486 0, 143487 0, 143488 0, 143489 0, 143490 0, 143491 0, 143492 0, 143493 0, 143494 0, 143495 0, 143496 0, 143497 0, 143498 0, 143499 0, 143500 0, 143501 0, 143502 0, 143503 0, 143504 0, 143505 0, 143506 0, 143507 0, 143508 0, 143509 0, 143510 0, 143511 0, 143512 0, 143513 0, 143514 0, 143515 0, 143516 0, 143517 0, 143518 0, 143519 0, 143520 0, 143521 0, 143522 0, 143523 0, 143524 0, 143525 0, 143526 0, 143527 0, 143528 0, 143529 0, 143530 0, 143531 0, 143532 0, 143533 0, 143534 0, 143535 0, 143536 0, 143537 0, 143538 0, 143539 0, 143540 0, 143541 0, 143542 0, 143543 0, 143544 0, 143545 0, 143546 0, 143547 0, 143548 0, 143549 0, 143550 0, 143551 0, 143552 0, 143553 0, 143554 0, 143555 0, 143556 0, 143557 0, 143558 0, 143559 0, 143560 0, 143561 0, 143562 0, 143563 0, 143564 0, 143565 0, 143566 0, 143567 0, 143568 0, 143569 0, 143570 0, 143571 0, 143572 0, 143573 0, 143574 0, 143575 0, 143576 0, 143577 0, 143578 0, 143579 0, 143580 0, 143581 0, 143582 0, 143583 0, 143584 0, 143585 0, 143586 0, 143587 0, 143588 0, 143589 0, 143590 0, 143591 0, 143592 0, 143593 0, 143594 0, 143595 0, 143596 0, 143597 0, 143598 0, 143599 0, 143600 0, 143601 0, 143602 0, 143603 0, 143604 0, 143605 0, 143606 0, 143607 0, 143608 0, 143609 0, 143610 0, 143611 0, 143612 0, 143613 0, 143614 0, 143615 0, 143616 0, 143617 0, 143618 0, 143619 0, 143620 0, 143621 0, 143622 0, 143623 0, 143624 0, 143625 0, 143626 0, 143627 0, 143628 0, 143629 0, 143630 0, 143631 0, 143632 0, 143633 0, 143634 0, 143635 0, 143636 0, 143637 0, 143638 0, 143639 0, 143640 0, 143641 0, 143642 0, 143643 0, 143644 0, 143645 0, 143646 0, 143647 0, 143648 0, 143649 0, 143650 0, 143651 0, 143652 0, 143653 0, 143654 0, 143655 0, 143656 0, 143657 0, 143658 0, 143659 0, 143660 0, 143661 0, 143662 0, 143663 0, 143664 0, 143665 0, 143666 0, 143667 0, 143668 0, 143669 0, 143670 0, 143671 0, 143672 0, 143673 0, 143674 0, 143675 0, 143676 0, 143677 0, 143678 0, 143679 0, 143680 0, 143681 0, 143682 0, 143683 0, 143684 0, 143685 0, 143686 0, 143687 0, 143688 0, 143689 0, 143690 0, 143691 0, 143692 0, 143693 0, 143694 0, 143695 0, 143696 0, 143697 0, 143698 0, 143699 0, 143700 0, 143701 0, 143702 0, 143703 0, 143704 0, 143705 0, 143706 0, 143707 0, 143708 0, 143709 0, 143710 0, 143711 0, 143712 0, 143713 0, 143714 0, 143715 0, 143716 0, 143717 0, 143718 0, 143719 0, 143720 0, 143721 0, 143722 0, 143723 0, 143724 0, 143725 0, 143726 0, 143727 0, 143728 0, 143729 0, 143730 0, 143731 0, 143732 0, 143733 0, 143734 0, 143735 0, 143736 0, 143737 0, 143738 0, 143739 0, 143740 0, 143741 0, 143742 0, 143743 0, 143744 0, 143745 0, 143746 0, 143747 0, 143748 0, 143749 0, 143750 0, 143751 0, 143752 0, 143753 0, 143754 0, 143755 0, 143756 0, 143757 0, 143758 0, 143759 0, 143760 0, 143761 0, 143762 0, 143763 0, 143764 0, 143765 0, 143766 0, 143767 0, 143768 0, 143769 0, 143770 0, 143771 0, 143772 0, 143773 0, 143774 0, 143775 0, 143776 0, 143777 0, 143778 0, 143779 0, 143780 0, 143781 0, 143782 0, 143783 0, 143784 0, 143785 0, 143786 0, 143787 0, 143788 0, 143789 0, 143790 0, 143791 0, 143792 0, 143793 0, 143794 0, 143795 0, 143796 0, 143797 0, 143798 0, 143799 0, 143800 0, 143801 0, 143802 0, 143803 0, 143804 0, 143805 0, 143806 0, 143807 0, 143808 0, 143809 0, 143810 0, 143811 0, 143812 0, 143813 0, 143814 0, 143815 0, 143816 0, 143817 0, 143818 0, 143819 0, 143820 0, 143821 0, 143822 0, 143823 0, 143824 0, 143825 0, 143826 0, 143827 0, 143828 Implicit_Field_set, 143829 Implicit_Field_set, 143830 Implicit_Field_set, 143831 Implicit_Field_set, 143832 Implicit_Field_set, 143833 Implicit_Field_set, 143834 Implicit_Field_set, 143835 Implicit_Field_set 143836}; 143837 143838static xtensa_get_field_fn 143839Slot_smod_slot1_get_field_fns[] = { 143840 0, 143841 0, 143842 0, 143843 0, 143844 0, 143845 Field_s_Slot_smod_slot1_get, 143846 0, 143847 0, 143848 0, 143849 0, 143850 0, 143851 0, 143852 0, 143853 0, 143854 0, 143855 0, 143856 0, 143857 0, 143858 0, 143859 0, 143860 0, 143861 0, 143862 0, 143863 0, 143864 0, 143865 0, 143866 0, 143867 0, 143868 0, 143869 0, 143870 0, 143871 0, 143872 0, 143873 0, 143874 0, 143875 0, 143876 0, 143877 0, 143878 0, 143879 0, 143880 0, 143881 0, 143882 0, 143883 0, 143884 0, 143885 0, 143886 0, 143887 0, 143888 0, 143889 0, 143890 0, 143891 0, 143892 0, 143893 0, 143894 0, 143895 0, 143896 0, 143897 0, 143898 0, 143899 0, 143900 0, 143901 0, 143902 0, 143903 Field_dsp340050b49a6c_fld2046_Slot_smod_slot1_get, 143904 0, 143905 Field_dsp340050b49a6c_fld2048_Slot_smod_slot1_get, 143906 0, 143907 0, 143908 0, 143909 0, 143910 0, 143911 Field_dsp340050b49a6c_fld2054_Slot_smod_slot1_get, 143912 0, 143913 Field_dsp340050b49a6c_fld2056_Slot_smod_slot1_get, 143914 0, 143915 0, 143916 0, 143917 0, 143918 0, 143919 0, 143920 0, 143921 0, 143922 0, 143923 0, 143924 0, 143925 0, 143926 0, 143927 0, 143928 0, 143929 0, 143930 0, 143931 0, 143932 0, 143933 0, 143934 0, 143935 0, 143936 0, 143937 0, 143938 0, 143939 0, 143940 0, 143941 0, 143942 0, 143943 0, 143944 0, 143945 0, 143946 0, 143947 0, 143948 0, 143949 0, 143950 0, 143951 0, 143952 0, 143953 0, 143954 0, 143955 0, 143956 0, 143957 0, 143958 0, 143959 0, 143960 0, 143961 0, 143962 0, 143963 0, 143964 0, 143965 0, 143966 0, 143967 0, 143968 0, 143969 0, 143970 0, 143971 0, 143972 0, 143973 0, 143974 0, 143975 0, 143976 0, 143977 0, 143978 0, 143979 0, 143980 0, 143981 0, 143982 0, 143983 0, 143984 0, 143985 0, 143986 0, 143987 0, 143988 0, 143989 0, 143990 0, 143991 0, 143992 0, 143993 0, 143994 0, 143995 0, 143996 0, 143997 0, 143998 0, 143999 0, 144000 0, 144001 0, 144002 0, 144003 0, 144004 0, 144005 0, 144006 0, 144007 0, 144008 0, 144009 0, 144010 0, 144011 0, 144012 0, 144013 0, 144014 0, 144015 0, 144016 0, 144017 0, 144018 0, 144019 0, 144020 0, 144021 0, 144022 0, 144023 0, 144024 0, 144025 0, 144026 0, 144027 0, 144028 0, 144029 0, 144030 0, 144031 0, 144032 0, 144033 0, 144034 0, 144035 0, 144036 0, 144037 0, 144038 0, 144039 0, 144040 0, 144041 0, 144042 0, 144043 0, 144044 0, 144045 0, 144046 0, 144047 0, 144048 0, 144049 0, 144050 0, 144051 0, 144052 0, 144053 0, 144054 0, 144055 0, 144056 0, 144057 0, 144058 0, 144059 0, 144060 0, 144061 0, 144062 0, 144063 0, 144064 0, 144065 0, 144066 0, 144067 0, 144068 0, 144069 0, 144070 0, 144071 0, 144072 0, 144073 0, 144074 0, 144075 0, 144076 0, 144077 0, 144078 0, 144079 0, 144080 0, 144081 0, 144082 0, 144083 0, 144084 0, 144085 0, 144086 0, 144087 0, 144088 0, 144089 0, 144090 0, 144091 0, 144092 0, 144093 0, 144094 0, 144095 0, 144096 0, 144097 0, 144098 0, 144099 0, 144100 0, 144101 0, 144102 0, 144103 0, 144104 0, 144105 0, 144106 0, 144107 0, 144108 0, 144109 0, 144110 0, 144111 0, 144112 0, 144113 0, 144114 0, 144115 0, 144116 0, 144117 0, 144118 0, 144119 0, 144120 0, 144121 0, 144122 0, 144123 0, 144124 0, 144125 0, 144126 0, 144127 0, 144128 0, 144129 0, 144130 0, 144131 0, 144132 0, 144133 0, 144134 0, 144135 0, 144136 0, 144137 0, 144138 0, 144139 0, 144140 0, 144141 0, 144142 0, 144143 0, 144144 0, 144145 0, 144146 0, 144147 0, 144148 0, 144149 0, 144150 0, 144151 0, 144152 0, 144153 0, 144154 0, 144155 0, 144156 0, 144157 0, 144158 0, 144159 0, 144160 0, 144161 0, 144162 0, 144163 0, 144164 0, 144165 0, 144166 0, 144167 0, 144168 0, 144169 0, 144170 0, 144171 0, 144172 0, 144173 0, 144174 0, 144175 0, 144176 0, 144177 0, 144178 0, 144179 0, 144180 0, 144181 0, 144182 0, 144183 0, 144184 0, 144185 0, 144186 0, 144187 0, 144188 0, 144189 0, 144190 0, 144191 0, 144192 0, 144193 0, 144194 0, 144195 0, 144196 0, 144197 0, 144198 0, 144199 0, 144200 0, 144201 0, 144202 0, 144203 0, 144204 0, 144205 0, 144206 0, 144207 0, 144208 0, 144209 0, 144210 0, 144211 0, 144212 0, 144213 0, 144214 0, 144215 0, 144216 0, 144217 0, 144218 0, 144219 0, 144220 0, 144221 0, 144222 0, 144223 0, 144224 0, 144225 0, 144226 0, 144227 0, 144228 0, 144229 0, 144230 0, 144231 0, 144232 0, 144233 0, 144234 0, 144235 0, 144236 0, 144237 0, 144238 0, 144239 0, 144240 0, 144241 0, 144242 0, 144243 0, 144244 0, 144245 0, 144246 Field_dsp340050b49a6c_fld2026_Slot_smod_slot1_get, 144247 Field_dsp340050b49a6c_fld2031_Slot_smod_slot1_get, 144248 0, 144249 0, 144250 0, 144251 0, 144252 0, 144253 0, 144254 0, 144255 0, 144256 0, 144257 0, 144258 0, 144259 0, 144260 0, 144261 0, 144262 0, 144263 0, 144264 0, 144265 0, 144266 0, 144267 0, 144268 0, 144269 0, 144270 0, 144271 0, 144272 0, 144273 0, 144274 0, 144275 0, 144276 0, 144277 0, 144278 0, 144279 0, 144280 0, 144281 0, 144282 0, 144283 0, 144284 0, 144285 0, 144286 0, 144287 0, 144288 0, 144289 0, 144290 0, 144291 0, 144292 0, 144293 0, 144294 0, 144295 0, 144296 0, 144297 0, 144298 0, 144299 0, 144300 0, 144301 0, 144302 0, 144303 0, 144304 0, 144305 0, 144306 0, 144307 0, 144308 0, 144309 0, 144310 0, 144311 0, 144312 0, 144313 0, 144314 0, 144315 0, 144316 0, 144317 0, 144318 0, 144319 0, 144320 0, 144321 0, 144322 0, 144323 0, 144324 0, 144325 0, 144326 0, 144327 0, 144328 0, 144329 0, 144330 0, 144331 0, 144332 0, 144333 0, 144334 0, 144335 0, 144336 0, 144337 0, 144338 0, 144339 0, 144340 0, 144341 0, 144342 0, 144343 0, 144344 0, 144345 0, 144346 0, 144347 0, 144348 0, 144349 0, 144350 0, 144351 0, 144352 0, 144353 0, 144354 0, 144355 0, 144356 0, 144357 0, 144358 0, 144359 0, 144360 0, 144361 0, 144362 0, 144363 0, 144364 0, 144365 0, 144366 0, 144367 0, 144368 0, 144369 0, 144370 0, 144371 0, 144372 0, 144373 0, 144374 0, 144375 0, 144376 0, 144377 0, 144378 0, 144379 0, 144380 0, 144381 0, 144382 0, 144383 0, 144384 0, 144385 0, 144386 0, 144387 0, 144388 0, 144389 0, 144390 0, 144391 0, 144392 0, 144393 0, 144394 0, 144395 0, 144396 0, 144397 0, 144398 0, 144399 0, 144400 0, 144401 0, 144402 0, 144403 0, 144404 0, 144405 0, 144406 0, 144407 0, 144408 0, 144409 0, 144410 0, 144411 0, 144412 0, 144413 0, 144414 0, 144415 0, 144416 0, 144417 0, 144418 0, 144419 0, 144420 0, 144421 0, 144422 0, 144423 0, 144424 0, 144425 0, 144426 0, 144427 0, 144428 0, 144429 0, 144430 0, 144431 0, 144432 0, 144433 0, 144434 0, 144435 0, 144436 0, 144437 0, 144438 0, 144439 0, 144440 0, 144441 0, 144442 0, 144443 0, 144444 0, 144445 0, 144446 0, 144447 0, 144448 0, 144449 0, 144450 0, 144451 0, 144452 0, 144453 0, 144454 0, 144455 0, 144456 0, 144457 0, 144458 0, 144459 0, 144460 0, 144461 0, 144462 0, 144463 0, 144464 0, 144465 0, 144466 0, 144467 0, 144468 0, 144469 0, 144470 0, 144471 0, 144472 0, 144473 0, 144474 0, 144475 0, 144476 0, 144477 0, 144478 0, 144479 0, 144480 0, 144481 0, 144482 0, 144483 0, 144484 0, 144485 0, 144486 0, 144487 0, 144488 0, 144489 0, 144490 0, 144491 0, 144492 0, 144493 0, 144494 0, 144495 0, 144496 0, 144497 0, 144498 0, 144499 0, 144500 0, 144501 0, 144502 0, 144503 0, 144504 0, 144505 0, 144506 0, 144507 0, 144508 0, 144509 0, 144510 0, 144511 0, 144512 0, 144513 0, 144514 0, 144515 0, 144516 0, 144517 0, 144518 0, 144519 0, 144520 0, 144521 0, 144522 0, 144523 0, 144524 0, 144525 0, 144526 0, 144527 0, 144528 0, 144529 0, 144530 0, 144531 0, 144532 0, 144533 0, 144534 0, 144535 0, 144536 0, 144537 0, 144538 0, 144539 0, 144540 0, 144541 0, 144542 0, 144543 0, 144544 0, 144545 0, 144546 0, 144547 0, 144548 0, 144549 0, 144550 0, 144551 0, 144552 0, 144553 0, 144554 0, 144555 0, 144556 0, 144557 0, 144558 0, 144559 0, 144560 0, 144561 0, 144562 0, 144563 0, 144564 0, 144565 0, 144566 0, 144567 0, 144568 0, 144569 0, 144570 0, 144571 0, 144572 0, 144573 0, 144574 0, 144575 0, 144576 0, 144577 0, 144578 0, 144579 0, 144580 0, 144581 0, 144582 0, 144583 0, 144584 0, 144585 0, 144586 0, 144587 0, 144588 0, 144589 0, 144590 0, 144591 0, 144592 0, 144593 0, 144594 0, 144595 0, 144596 0, 144597 0, 144598 0, 144599 0, 144600 0, 144601 0, 144602 0, 144603 0, 144604 0, 144605 0, 144606 0, 144607 0, 144608 0, 144609 0, 144610 0, 144611 0, 144612 0, 144613 0, 144614 0, 144615 0, 144616 0, 144617 0, 144618 0, 144619 0, 144620 0, 144621 0, 144622 0, 144623 0, 144624 0, 144625 0, 144626 0, 144627 0, 144628 0, 144629 0, 144630 0, 144631 0, 144632 0, 144633 0, 144634 0, 144635 0, 144636 0, 144637 0, 144638 0, 144639 0, 144640 0, 144641 0, 144642 0, 144643 0, 144644 0, 144645 0, 144646 0, 144647 0, 144648 0, 144649 0, 144650 0, 144651 0, 144652 0, 144653 0, 144654 0, 144655 0, 144656 0, 144657 0, 144658 0, 144659 0, 144660 0, 144661 0, 144662 0, 144663 0, 144664 0, 144665 0, 144666 0, 144667 0, 144668 0, 144669 0, 144670 0, 144671 0, 144672 0, 144673 0, 144674 0, 144675 0, 144676 0, 144677 0, 144678 0, 144679 0, 144680 0, 144681 0, 144682 0, 144683 0, 144684 0, 144685 0, 144686 0, 144687 0, 144688 0, 144689 0, 144690 0, 144691 0, 144692 0, 144693 0, 144694 0, 144695 0, 144696 0, 144697 0, 144698 0, 144699 0, 144700 0, 144701 0, 144702 0, 144703 0, 144704 0, 144705 0, 144706 0, 144707 0, 144708 0, 144709 0, 144710 0, 144711 0, 144712 0, 144713 0, 144714 0, 144715 0, 144716 0, 144717 0, 144718 0, 144719 0, 144720 0, 144721 0, 144722 0, 144723 0, 144724 0, 144725 0, 144726 0, 144727 0, 144728 0, 144729 0, 144730 0, 144731 0, 144732 0, 144733 0, 144734 0, 144735 0, 144736 0, 144737 0, 144738 0, 144739 0, 144740 0, 144741 0, 144742 0, 144743 0, 144744 0, 144745 0, 144746 0, 144747 0, 144748 0, 144749 0, 144750 0, 144751 0, 144752 0, 144753 0, 144754 0, 144755 0, 144756 0, 144757 0, 144758 0, 144759 0, 144760 0, 144761 0, 144762 0, 144763 0, 144764 0, 144765 0, 144766 0, 144767 0, 144768 0, 144769 0, 144770 0, 144771 0, 144772 0, 144773 0, 144774 0, 144775 0, 144776 0, 144777 0, 144778 0, 144779 0, 144780 0, 144781 0, 144782 0, 144783 0, 144784 0, 144785 0, 144786 0, 144787 0, 144788 0, 144789 0, 144790 0, 144791 0, 144792 0, 144793 0, 144794 0, 144795 0, 144796 0, 144797 0, 144798 0, 144799 0, 144800 0, 144801 0, 144802 0, 144803 0, 144804 0, 144805 0, 144806 0, 144807 0, 144808 0, 144809 0, 144810 0, 144811 0, 144812 0, 144813 0, 144814 0, 144815 0, 144816 0, 144817 0, 144818 0, 144819 0, 144820 0, 144821 0, 144822 0, 144823 0, 144824 0, 144825 0, 144826 0, 144827 0, 144828 0, 144829 0, 144830 0, 144831 0, 144832 0, 144833 0, 144834 0, 144835 0, 144836 0, 144837 0, 144838 0, 144839 0, 144840 0, 144841 0, 144842 0, 144843 0, 144844 0, 144845 0, 144846 0, 144847 0, 144848 0, 144849 0, 144850 0, 144851 0, 144852 0, 144853 0, 144854 0, 144855 0, 144856 0, 144857 0, 144858 0, 144859 0, 144860 0, 144861 0, 144862 0, 144863 0, 144864 0, 144865 0, 144866 0, 144867 0, 144868 0, 144869 0, 144870 0, 144871 0, 144872 0, 144873 0, 144874 0, 144875 0, 144876 0, 144877 0, 144878 0, 144879 0, 144880 0, 144881 0, 144882 0, 144883 0, 144884 0, 144885 0, 144886 0, 144887 0, 144888 0, 144889 0, 144890 0, 144891 0, 144892 0, 144893 0, 144894 0, 144895 0, 144896 0, 144897 0, 144898 0, 144899 0, 144900 0, 144901 0, 144902 0, 144903 0, 144904 0, 144905 0, 144906 0, 144907 0, 144908 0, 144909 0, 144910 0, 144911 0, 144912 0, 144913 0, 144914 0, 144915 0, 144916 0, 144917 0, 144918 0, 144919 0, 144920 0, 144921 0, 144922 0, 144923 0, 144924 0, 144925 0, 144926 0, 144927 0, 144928 0, 144929 0, 144930 0, 144931 0, 144932 0, 144933 0, 144934 0, 144935 0, 144936 0, 144937 0, 144938 0, 144939 0, 144940 0, 144941 0, 144942 0, 144943 0, 144944 0, 144945 0, 144946 0, 144947 0, 144948 0, 144949 0, 144950 0, 144951 0, 144952 0, 144953 0, 144954 0, 144955 0, 144956 0, 144957 0, 144958 0, 144959 0, 144960 0, 144961 0, 144962 0, 144963 0, 144964 0, 144965 0, 144966 0, 144967 0, 144968 0, 144969 0, 144970 0, 144971 0, 144972 0, 144973 0, 144974 0, 144975 0, 144976 0, 144977 0, 144978 0, 144979 0, 144980 0, 144981 0, 144982 0, 144983 0, 144984 0, 144985 0, 144986 0, 144987 0, 144988 0, 144989 0, 144990 0, 144991 0, 144992 0, 144993 0, 144994 0, 144995 0, 144996 0, 144997 0, 144998 0, 144999 0, 145000 0, 145001 0, 145002 0, 145003 0, 145004 0, 145005 0, 145006 0, 145007 0, 145008 0, 145009 Field_op0_s16_Slot_smod_slot1_get, 145010 Field_dsp340050b49a6c_fld2033_Slot_smod_slot1_get, 145011 Field_dsp340050b49a6c_fld2080_Slot_smod_slot1_get, 145012 Field_dsp340050b49a6c_fld3117smod_slot1_Slot_smod_slot1_get, 145013 Field_dsp340050b49a6c_fld3118smod_slot1_Slot_smod_slot1_get, 145014 Field_dsp340050b49a6c_fld3829smod_slot1_Slot_smod_slot1_get, 145015 0, 145016 0, 145017 0, 145018 0, 145019 0, 145020 0, 145021 0, 145022 0, 145023 0, 145024 0, 145025 0, 145026 0, 145027 0, 145028 0, 145029 0, 145030 0, 145031 0, 145032 0, 145033 0, 145034 0, 145035 0, 145036 0, 145037 0, 145038 0, 145039 0, 145040 0, 145041 0, 145042 0, 145043 0, 145044 0, 145045 0, 145046 0, 145047 0, 145048 0, 145049 0, 145050 0, 145051 0, 145052 0, 145053 0, 145054 0, 145055 0, 145056 0, 145057 0, 145058 0, 145059 0, 145060 0, 145061 0, 145062 0, 145063 0, 145064 0, 145065 0, 145066 0, 145067 0, 145068 0, 145069 0, 145070 0, 145071 0, 145072 0, 145073 0, 145074 0, 145075 0, 145076 0, 145077 0, 145078 0, 145079 0, 145080 0, 145081 0, 145082 0, 145083 0, 145084 0, 145085 0, 145086 0, 145087 0, 145088 0, 145089 0, 145090 0, 145091 0, 145092 0, 145093 0, 145094 0, 145095 0, 145096 0, 145097 0, 145098 0, 145099 0, 145100 0, 145101 0, 145102 0, 145103 0, 145104 0, 145105 0, 145106 0, 145107 0, 145108 0, 145109 0, 145110 0, 145111 0, 145112 0, 145113 0, 145114 0, 145115 0, 145116 0, 145117 0, 145118 0, 145119 0, 145120 0, 145121 0, 145122 0, 145123 0, 145124 0, 145125 0, 145126 0, 145127 0, 145128 0, 145129 0, 145130 0, 145131 0, 145132 0, 145133 0, 145134 0, 145135 0, 145136 0, 145137 0, 145138 0, 145139 0, 145140 0, 145141 0, 145142 0, 145143 0, 145144 0, 145145 0, 145146 0, 145147 0, 145148 0, 145149 0, 145150 0, 145151 0, 145152 0, 145153 0, 145154 0, 145155 0, 145156 0, 145157 0, 145158 0, 145159 0, 145160 0, 145161 0, 145162 0, 145163 0, 145164 0, 145165 0, 145166 0, 145167 0, 145168 0, 145169 0, 145170 0, 145171 0, 145172 0, 145173 0, 145174 0, 145175 0, 145176 0, 145177 0, 145178 0, 145179 0, 145180 0, 145181 0, 145182 0, 145183 0, 145184 0, 145185 0, 145186 0, 145187 0, 145188 0, 145189 0, 145190 0, 145191 0, 145192 0, 145193 0, 145194 0, 145195 0, 145196 0, 145197 0, 145198 0, 145199 0, 145200 0, 145201 0, 145202 0, 145203 0, 145204 0, 145205 0, 145206 0, 145207 0, 145208 0, 145209 0, 145210 0, 145211 0, 145212 0, 145213 0, 145214 0, 145215 0, 145216 0, 145217 0, 145218 0, 145219 0, 145220 0, 145221 0, 145222 0, 145223 0, 145224 0, 145225 0, 145226 0, 145227 0, 145228 0, 145229 0, 145230 0, 145231 0, 145232 0, 145233 0, 145234 0, 145235 0, 145236 0, 145237 0, 145238 0, 145239 0, 145240 0, 145241 0, 145242 0, 145243 0, 145244 0, 145245 0, 145246 0, 145247 0, 145248 0, 145249 0, 145250 0, 145251 0, 145252 0, 145253 0, 145254 0, 145255 0, 145256 0, 145257 0, 145258 0, 145259 0, 145260 0, 145261 0, 145262 0, 145263 0, 145264 0, 145265 0, 145266 0, 145267 0, 145268 0, 145269 0, 145270 0, 145271 0, 145272 0, 145273 0, 145274 0, 145275 0, 145276 0, 145277 0, 145278 0, 145279 0, 145280 0, 145281 0, 145282 0, 145283 0, 145284 0, 145285 0, 145286 0, 145287 0, 145288 0, 145289 0, 145290 0, 145291 0, 145292 0, 145293 0, 145294 0, 145295 0, 145296 0, 145297 0, 145298 0, 145299 0, 145300 0, 145301 0, 145302 0, 145303 0, 145304 0, 145305 0, 145306 0, 145307 0, 145308 0, 145309 0, 145310 0, 145311 0, 145312 0, 145313 0, 145314 0, 145315 0, 145316 0, 145317 0, 145318 0, 145319 0, 145320 0, 145321 0, 145322 0, 145323 0, 145324 0, 145325 0, 145326 0, 145327 0, 145328 0, 145329 0, 145330 0, 145331 0, 145332 0, 145333 0, 145334 0, 145335 0, 145336 0, 145337 0, 145338 0, 145339 0, 145340 0, 145341 0, 145342 0, 145343 0, 145344 0, 145345 0, 145346 0, 145347 0, 145348 0, 145349 0, 145350 0, 145351 0, 145352 0, 145353 0, 145354 0, 145355 0, 145356 0, 145357 0, 145358 0, 145359 0, 145360 0, 145361 0, 145362 0, 145363 0, 145364 0, 145365 0, 145366 0, 145367 0, 145368 0, 145369 0, 145370 0, 145371 0, 145372 0, 145373 0, 145374 0, 145375 0, 145376 0, 145377 0, 145378 0, 145379 0, 145380 0, 145381 0, 145382 0, 145383 0, 145384 0, 145385 0, 145386 0, 145387 0, 145388 0, 145389 0, 145390 0, 145391 0, 145392 0, 145393 0, 145394 0, 145395 0, 145396 0, 145397 0, 145398 0, 145399 0, 145400 0, 145401 0, 145402 0, 145403 0, 145404 0, 145405 0, 145406 0, 145407 0, 145408 0, 145409 0, 145410 0, 145411 0, 145412 0, 145413 0, 145414 0, 145415 0, 145416 0, 145417 0, 145418 0, 145419 0, 145420 0, 145421 0, 145422 0, 145423 0, 145424 0, 145425 0, 145426 0, 145427 0, 145428 0, 145429 0, 145430 0, 145431 0, 145432 0, 145433 0, 145434 0, 145435 0, 145436 0, 145437 0, 145438 0, 145439 0, 145440 0, 145441 0, 145442 0, 145443 0, 145444 0, 145445 0, 145446 0, 145447 0, 145448 0, 145449 0, 145450 0, 145451 0, 145452 0, 145453 0, 145454 0, 145455 0, 145456 0, 145457 0, 145458 0, 145459 0, 145460 0, 145461 0, 145462 0, 145463 0, 145464 0, 145465 0, 145466 0, 145467 0, 145468 0, 145469 0, 145470 0, 145471 0, 145472 0, 145473 0, 145474 0, 145475 0, 145476 0, 145477 0, 145478 0, 145479 0, 145480 0, 145481 0, 145482 0, 145483 0, 145484 0, 145485 0, 145486 0, 145487 0, 145488 0, 145489 0, 145490 0, 145491 0, 145492 0, 145493 0, 145494 0, 145495 0, 145496 0, 145497 0, 145498 0, 145499 0, 145500 0, 145501 0, 145502 0, 145503 0, 145504 0, 145505 0, 145506 0, 145507 0, 145508 0, 145509 0, 145510 0, 145511 0, 145512 0, 145513 0, 145514 0, 145515 0, 145516 0, 145517 0, 145518 0, 145519 0, 145520 0, 145521 0, 145522 0, 145523 0, 145524 0, 145525 0, 145526 0, 145527 0, 145528 0, 145529 0, 145530 0, 145531 0, 145532 0, 145533 0, 145534 0, 145535 0, 145536 0, 145537 0, 145538 0, 145539 0, 145540 0, 145541 0, 145542 0, 145543 0, 145544 0, 145545 0, 145546 0, 145547 0, 145548 0, 145549 0, 145550 0, 145551 0, 145552 0, 145553 0, 145554 0, 145555 0, 145556 0, 145557 0, 145558 0, 145559 0, 145560 0, 145561 0, 145562 0, 145563 0, 145564 0, 145565 Implicit_Field_ar0_get, 145566 Implicit_Field_ar4_get, 145567 Implicit_Field_ar8_get, 145568 Implicit_Field_ar12_get, 145569 Implicit_Field_bt16_get, 145570 Implicit_Field_bs16_get, 145571 Implicit_Field_br16_get, 145572 Implicit_Field_brall_get 145573}; 145574 145575static xtensa_set_field_fn 145576Slot_smod_slot1_set_field_fns[] = { 145577 0, 145578 0, 145579 0, 145580 0, 145581 0, 145582 Field_s_Slot_smod_slot1_set, 145583 0, 145584 0, 145585 0, 145586 0, 145587 0, 145588 0, 145589 0, 145590 0, 145591 0, 145592 0, 145593 0, 145594 0, 145595 0, 145596 0, 145597 0, 145598 0, 145599 0, 145600 0, 145601 0, 145602 0, 145603 0, 145604 0, 145605 0, 145606 0, 145607 0, 145608 0, 145609 0, 145610 0, 145611 0, 145612 0, 145613 0, 145614 0, 145615 0, 145616 0, 145617 0, 145618 0, 145619 0, 145620 0, 145621 0, 145622 0, 145623 0, 145624 0, 145625 0, 145626 0, 145627 0, 145628 0, 145629 0, 145630 0, 145631 0, 145632 0, 145633 0, 145634 0, 145635 0, 145636 0, 145637 0, 145638 0, 145639 0, 145640 Field_dsp340050b49a6c_fld2046_Slot_smod_slot1_set, 145641 0, 145642 Field_dsp340050b49a6c_fld2048_Slot_smod_slot1_set, 145643 0, 145644 0, 145645 0, 145646 0, 145647 0, 145648 Field_dsp340050b49a6c_fld2054_Slot_smod_slot1_set, 145649 0, 145650 Field_dsp340050b49a6c_fld2056_Slot_smod_slot1_set, 145651 0, 145652 0, 145653 0, 145654 0, 145655 0, 145656 0, 145657 0, 145658 0, 145659 0, 145660 0, 145661 0, 145662 0, 145663 0, 145664 0, 145665 0, 145666 0, 145667 0, 145668 0, 145669 0, 145670 0, 145671 0, 145672 0, 145673 0, 145674 0, 145675 0, 145676 0, 145677 0, 145678 0, 145679 0, 145680 0, 145681 0, 145682 0, 145683 0, 145684 0, 145685 0, 145686 0, 145687 0, 145688 0, 145689 0, 145690 0, 145691 0, 145692 0, 145693 0, 145694 0, 145695 0, 145696 0, 145697 0, 145698 0, 145699 0, 145700 0, 145701 0, 145702 0, 145703 0, 145704 0, 145705 0, 145706 0, 145707 0, 145708 0, 145709 0, 145710 0, 145711 0, 145712 0, 145713 0, 145714 0, 145715 0, 145716 0, 145717 0, 145718 0, 145719 0, 145720 0, 145721 0, 145722 0, 145723 0, 145724 0, 145725 0, 145726 0, 145727 0, 145728 0, 145729 0, 145730 0, 145731 0, 145732 0, 145733 0, 145734 0, 145735 0, 145736 0, 145737 0, 145738 0, 145739 0, 145740 0, 145741 0, 145742 0, 145743 0, 145744 0, 145745 0, 145746 0, 145747 0, 145748 0, 145749 0, 145750 0, 145751 0, 145752 0, 145753 0, 145754 0, 145755 0, 145756 0, 145757 0, 145758 0, 145759 0, 145760 0, 145761 0, 145762 0, 145763 0, 145764 0, 145765 0, 145766 0, 145767 0, 145768 0, 145769 0, 145770 0, 145771 0, 145772 0, 145773 0, 145774 0, 145775 0, 145776 0, 145777 0, 145778 0, 145779 0, 145780 0, 145781 0, 145782 0, 145783 0, 145784 0, 145785 0, 145786 0, 145787 0, 145788 0, 145789 0, 145790 0, 145791 0, 145792 0, 145793 0, 145794 0, 145795 0, 145796 0, 145797 0, 145798 0, 145799 0, 145800 0, 145801 0, 145802 0, 145803 0, 145804 0, 145805 0, 145806 0, 145807 0, 145808 0, 145809 0, 145810 0, 145811 0, 145812 0, 145813 0, 145814 0, 145815 0, 145816 0, 145817 0, 145818 0, 145819 0, 145820 0, 145821 0, 145822 0, 145823 0, 145824 0, 145825 0, 145826 0, 145827 0, 145828 0, 145829 0, 145830 0, 145831 0, 145832 0, 145833 0, 145834 0, 145835 0, 145836 0, 145837 0, 145838 0, 145839 0, 145840 0, 145841 0, 145842 0, 145843 0, 145844 0, 145845 0, 145846 0, 145847 0, 145848 0, 145849 0, 145850 0, 145851 0, 145852 0, 145853 0, 145854 0, 145855 0, 145856 0, 145857 0, 145858 0, 145859 0, 145860 0, 145861 0, 145862 0, 145863 0, 145864 0, 145865 0, 145866 0, 145867 0, 145868 0, 145869 0, 145870 0, 145871 0, 145872 0, 145873 0, 145874 0, 145875 0, 145876 0, 145877 0, 145878 0, 145879 0, 145880 0, 145881 0, 145882 0, 145883 0, 145884 0, 145885 0, 145886 0, 145887 0, 145888 0, 145889 0, 145890 0, 145891 0, 145892 0, 145893 0, 145894 0, 145895 0, 145896 0, 145897 0, 145898 0, 145899 0, 145900 0, 145901 0, 145902 0, 145903 0, 145904 0, 145905 0, 145906 0, 145907 0, 145908 0, 145909 0, 145910 0, 145911 0, 145912 0, 145913 0, 145914 0, 145915 0, 145916 0, 145917 0, 145918 0, 145919 0, 145920 0, 145921 0, 145922 0, 145923 0, 145924 0, 145925 0, 145926 0, 145927 0, 145928 0, 145929 0, 145930 0, 145931 0, 145932 0, 145933 0, 145934 0, 145935 0, 145936 0, 145937 0, 145938 0, 145939 0, 145940 0, 145941 0, 145942 0, 145943 0, 145944 0, 145945 0, 145946 0, 145947 0, 145948 0, 145949 0, 145950 0, 145951 0, 145952 0, 145953 0, 145954 0, 145955 0, 145956 0, 145957 0, 145958 0, 145959 0, 145960 0, 145961 0, 145962 0, 145963 0, 145964 0, 145965 0, 145966 0, 145967 0, 145968 0, 145969 0, 145970 0, 145971 0, 145972 0, 145973 0, 145974 0, 145975 0, 145976 0, 145977 0, 145978 0, 145979 0, 145980 0, 145981 0, 145982 0, 145983 Field_dsp340050b49a6c_fld2026_Slot_smod_slot1_set, 145984 Field_dsp340050b49a6c_fld2031_Slot_smod_slot1_set, 145985 0, 145986 0, 145987 0, 145988 0, 145989 0, 145990 0, 145991 0, 145992 0, 145993 0, 145994 0, 145995 0, 145996 0, 145997 0, 145998 0, 145999 0, 146000 0, 146001 0, 146002 0, 146003 0, 146004 0, 146005 0, 146006 0, 146007 0, 146008 0, 146009 0, 146010 0, 146011 0, 146012 0, 146013 0, 146014 0, 146015 0, 146016 0, 146017 0, 146018 0, 146019 0, 146020 0, 146021 0, 146022 0, 146023 0, 146024 0, 146025 0, 146026 0, 146027 0, 146028 0, 146029 0, 146030 0, 146031 0, 146032 0, 146033 0, 146034 0, 146035 0, 146036 0, 146037 0, 146038 0, 146039 0, 146040 0, 146041 0, 146042 0, 146043 0, 146044 0, 146045 0, 146046 0, 146047 0, 146048 0, 146049 0, 146050 0, 146051 0, 146052 0, 146053 0, 146054 0, 146055 0, 146056 0, 146057 0, 146058 0, 146059 0, 146060 0, 146061 0, 146062 0, 146063 0, 146064 0, 146065 0, 146066 0, 146067 0, 146068 0, 146069 0, 146070 0, 146071 0, 146072 0, 146073 0, 146074 0, 146075 0, 146076 0, 146077 0, 146078 0, 146079 0, 146080 0, 146081 0, 146082 0, 146083 0, 146084 0, 146085 0, 146086 0, 146087 0, 146088 0, 146089 0, 146090 0, 146091 0, 146092 0, 146093 0, 146094 0, 146095 0, 146096 0, 146097 0, 146098 0, 146099 0, 146100 0, 146101 0, 146102 0, 146103 0, 146104 0, 146105 0, 146106 0, 146107 0, 146108 0, 146109 0, 146110 0, 146111 0, 146112 0, 146113 0, 146114 0, 146115 0, 146116 0, 146117 0, 146118 0, 146119 0, 146120 0, 146121 0, 146122 0, 146123 0, 146124 0, 146125 0, 146126 0, 146127 0, 146128 0, 146129 0, 146130 0, 146131 0, 146132 0, 146133 0, 146134 0, 146135 0, 146136 0, 146137 0, 146138 0, 146139 0, 146140 0, 146141 0, 146142 0, 146143 0, 146144 0, 146145 0, 146146 0, 146147 0, 146148 0, 146149 0, 146150 0, 146151 0, 146152 0, 146153 0, 146154 0, 146155 0, 146156 0, 146157 0, 146158 0, 146159 0, 146160 0, 146161 0, 146162 0, 146163 0, 146164 0, 146165 0, 146166 0, 146167 0, 146168 0, 146169 0, 146170 0, 146171 0, 146172 0, 146173 0, 146174 0, 146175 0, 146176 0, 146177 0, 146178 0, 146179 0, 146180 0, 146181 0, 146182 0, 146183 0, 146184 0, 146185 0, 146186 0, 146187 0, 146188 0, 146189 0, 146190 0, 146191 0, 146192 0, 146193 0, 146194 0, 146195 0, 146196 0, 146197 0, 146198 0, 146199 0, 146200 0, 146201 0, 146202 0, 146203 0, 146204 0, 146205 0, 146206 0, 146207 0, 146208 0, 146209 0, 146210 0, 146211 0, 146212 0, 146213 0, 146214 0, 146215 0, 146216 0, 146217 0, 146218 0, 146219 0, 146220 0, 146221 0, 146222 0, 146223 0, 146224 0, 146225 0, 146226 0, 146227 0, 146228 0, 146229 0, 146230 0, 146231 0, 146232 0, 146233 0, 146234 0, 146235 0, 146236 0, 146237 0, 146238 0, 146239 0, 146240 0, 146241 0, 146242 0, 146243 0, 146244 0, 146245 0, 146246 0, 146247 0, 146248 0, 146249 0, 146250 0, 146251 0, 146252 0, 146253 0, 146254 0, 146255 0, 146256 0, 146257 0, 146258 0, 146259 0, 146260 0, 146261 0, 146262 0, 146263 0, 146264 0, 146265 0, 146266 0, 146267 0, 146268 0, 146269 0, 146270 0, 146271 0, 146272 0, 146273 0, 146274 0, 146275 0, 146276 0, 146277 0, 146278 0, 146279 0, 146280 0, 146281 0, 146282 0, 146283 0, 146284 0, 146285 0, 146286 0, 146287 0, 146288 0, 146289 0, 146290 0, 146291 0, 146292 0, 146293 0, 146294 0, 146295 0, 146296 0, 146297 0, 146298 0, 146299 0, 146300 0, 146301 0, 146302 0, 146303 0, 146304 0, 146305 0, 146306 0, 146307 0, 146308 0, 146309 0, 146310 0, 146311 0, 146312 0, 146313 0, 146314 0, 146315 0, 146316 0, 146317 0, 146318 0, 146319 0, 146320 0, 146321 0, 146322 0, 146323 0, 146324 0, 146325 0, 146326 0, 146327 0, 146328 0, 146329 0, 146330 0, 146331 0, 146332 0, 146333 0, 146334 0, 146335 0, 146336 0, 146337 0, 146338 0, 146339 0, 146340 0, 146341 0, 146342 0, 146343 0, 146344 0, 146345 0, 146346 0, 146347 0, 146348 0, 146349 0, 146350 0, 146351 0, 146352 0, 146353 0, 146354 0, 146355 0, 146356 0, 146357 0, 146358 0, 146359 0, 146360 0, 146361 0, 146362 0, 146363 0, 146364 0, 146365 0, 146366 0, 146367 0, 146368 0, 146369 0, 146370 0, 146371 0, 146372 0, 146373 0, 146374 0, 146375 0, 146376 0, 146377 0, 146378 0, 146379 0, 146380 0, 146381 0, 146382 0, 146383 0, 146384 0, 146385 0, 146386 0, 146387 0, 146388 0, 146389 0, 146390 0, 146391 0, 146392 0, 146393 0, 146394 0, 146395 0, 146396 0, 146397 0, 146398 0, 146399 0, 146400 0, 146401 0, 146402 0, 146403 0, 146404 0, 146405 0, 146406 0, 146407 0, 146408 0, 146409 0, 146410 0, 146411 0, 146412 0, 146413 0, 146414 0, 146415 0, 146416 0, 146417 0, 146418 0, 146419 0, 146420 0, 146421 0, 146422 0, 146423 0, 146424 0, 146425 0, 146426 0, 146427 0, 146428 0, 146429 0, 146430 0, 146431 0, 146432 0, 146433 0, 146434 0, 146435 0, 146436 0, 146437 0, 146438 0, 146439 0, 146440 0, 146441 0, 146442 0, 146443 0, 146444 0, 146445 0, 146446 0, 146447 0, 146448 0, 146449 0, 146450 0, 146451 0, 146452 0, 146453 0, 146454 0, 146455 0, 146456 0, 146457 0, 146458 0, 146459 0, 146460 0, 146461 0, 146462 0, 146463 0, 146464 0, 146465 0, 146466 0, 146467 0, 146468 0, 146469 0, 146470 0, 146471 0, 146472 0, 146473 0, 146474 0, 146475 0, 146476 0, 146477 0, 146478 0, 146479 0, 146480 0, 146481 0, 146482 0, 146483 0, 146484 0, 146485 0, 146486 0, 146487 0, 146488 0, 146489 0, 146490 0, 146491 0, 146492 0, 146493 0, 146494 0, 146495 0, 146496 0, 146497 0, 146498 0, 146499 0, 146500 0, 146501 0, 146502 0, 146503 0, 146504 0, 146505 0, 146506 0, 146507 0, 146508 0, 146509 0, 146510 0, 146511 0, 146512 0, 146513 0, 146514 0, 146515 0, 146516 0, 146517 0, 146518 0, 146519 0, 146520 0, 146521 0, 146522 0, 146523 0, 146524 0, 146525 0, 146526 0, 146527 0, 146528 0, 146529 0, 146530 0, 146531 0, 146532 0, 146533 0, 146534 0, 146535 0, 146536 0, 146537 0, 146538 0, 146539 0, 146540 0, 146541 0, 146542 0, 146543 0, 146544 0, 146545 0, 146546 0, 146547 0, 146548 0, 146549 0, 146550 0, 146551 0, 146552 0, 146553 0, 146554 0, 146555 0, 146556 0, 146557 0, 146558 0, 146559 0, 146560 0, 146561 0, 146562 0, 146563 0, 146564 0, 146565 0, 146566 0, 146567 0, 146568 0, 146569 0, 146570 0, 146571 0, 146572 0, 146573 0, 146574 0, 146575 0, 146576 0, 146577 0, 146578 0, 146579 0, 146580 0, 146581 0, 146582 0, 146583 0, 146584 0, 146585 0, 146586 0, 146587 0, 146588 0, 146589 0, 146590 0, 146591 0, 146592 0, 146593 0, 146594 0, 146595 0, 146596 0, 146597 0, 146598 0, 146599 0, 146600 0, 146601 0, 146602 0, 146603 0, 146604 0, 146605 0, 146606 0, 146607 0, 146608 0, 146609 0, 146610 0, 146611 0, 146612 0, 146613 0, 146614 0, 146615 0, 146616 0, 146617 0, 146618 0, 146619 0, 146620 0, 146621 0, 146622 0, 146623 0, 146624 0, 146625 0, 146626 0, 146627 0, 146628 0, 146629 0, 146630 0, 146631 0, 146632 0, 146633 0, 146634 0, 146635 0, 146636 0, 146637 0, 146638 0, 146639 0, 146640 0, 146641 0, 146642 0, 146643 0, 146644 0, 146645 0, 146646 0, 146647 0, 146648 0, 146649 0, 146650 0, 146651 0, 146652 0, 146653 0, 146654 0, 146655 0, 146656 0, 146657 0, 146658 0, 146659 0, 146660 0, 146661 0, 146662 0, 146663 0, 146664 0, 146665 0, 146666 0, 146667 0, 146668 0, 146669 0, 146670 0, 146671 0, 146672 0, 146673 0, 146674 0, 146675 0, 146676 0, 146677 0, 146678 0, 146679 0, 146680 0, 146681 0, 146682 0, 146683 0, 146684 0, 146685 0, 146686 0, 146687 0, 146688 0, 146689 0, 146690 0, 146691 0, 146692 0, 146693 0, 146694 0, 146695 0, 146696 0, 146697 0, 146698 0, 146699 0, 146700 0, 146701 0, 146702 0, 146703 0, 146704 0, 146705 0, 146706 0, 146707 0, 146708 0, 146709 0, 146710 0, 146711 0, 146712 0, 146713 0, 146714 0, 146715 0, 146716 0, 146717 0, 146718 0, 146719 0, 146720 0, 146721 0, 146722 0, 146723 0, 146724 0, 146725 0, 146726 0, 146727 0, 146728 0, 146729 0, 146730 0, 146731 0, 146732 0, 146733 0, 146734 0, 146735 0, 146736 0, 146737 0, 146738 0, 146739 0, 146740 0, 146741 0, 146742 0, 146743 0, 146744 0, 146745 0, 146746 Field_op0_s16_Slot_smod_slot1_set, 146747 Field_dsp340050b49a6c_fld2033_Slot_smod_slot1_set, 146748 Field_dsp340050b49a6c_fld2080_Slot_smod_slot1_set, 146749 Field_dsp340050b49a6c_fld3117smod_slot1_Slot_smod_slot1_set, 146750 Field_dsp340050b49a6c_fld3118smod_slot1_Slot_smod_slot1_set, 146751 Field_dsp340050b49a6c_fld3829smod_slot1_Slot_smod_slot1_set, 146752 0, 146753 0, 146754 0, 146755 0, 146756 0, 146757 0, 146758 0, 146759 0, 146760 0, 146761 0, 146762 0, 146763 0, 146764 0, 146765 0, 146766 0, 146767 0, 146768 0, 146769 0, 146770 0, 146771 0, 146772 0, 146773 0, 146774 0, 146775 0, 146776 0, 146777 0, 146778 0, 146779 0, 146780 0, 146781 0, 146782 0, 146783 0, 146784 0, 146785 0, 146786 0, 146787 0, 146788 0, 146789 0, 146790 0, 146791 0, 146792 0, 146793 0, 146794 0, 146795 0, 146796 0, 146797 0, 146798 0, 146799 0, 146800 0, 146801 0, 146802 0, 146803 0, 146804 0, 146805 0, 146806 0, 146807 0, 146808 0, 146809 0, 146810 0, 146811 0, 146812 0, 146813 0, 146814 0, 146815 0, 146816 0, 146817 0, 146818 0, 146819 0, 146820 0, 146821 0, 146822 0, 146823 0, 146824 0, 146825 0, 146826 0, 146827 0, 146828 0, 146829 0, 146830 0, 146831 0, 146832 0, 146833 0, 146834 0, 146835 0, 146836 0, 146837 0, 146838 0, 146839 0, 146840 0, 146841 0, 146842 0, 146843 0, 146844 0, 146845 0, 146846 0, 146847 0, 146848 0, 146849 0, 146850 0, 146851 0, 146852 0, 146853 0, 146854 0, 146855 0, 146856 0, 146857 0, 146858 0, 146859 0, 146860 0, 146861 0, 146862 0, 146863 0, 146864 0, 146865 0, 146866 0, 146867 0, 146868 0, 146869 0, 146870 0, 146871 0, 146872 0, 146873 0, 146874 0, 146875 0, 146876 0, 146877 0, 146878 0, 146879 0, 146880 0, 146881 0, 146882 0, 146883 0, 146884 0, 146885 0, 146886 0, 146887 0, 146888 0, 146889 0, 146890 0, 146891 0, 146892 0, 146893 0, 146894 0, 146895 0, 146896 0, 146897 0, 146898 0, 146899 0, 146900 0, 146901 0, 146902 0, 146903 0, 146904 0, 146905 0, 146906 0, 146907 0, 146908 0, 146909 0, 146910 0, 146911 0, 146912 0, 146913 0, 146914 0, 146915 0, 146916 0, 146917 0, 146918 0, 146919 0, 146920 0, 146921 0, 146922 0, 146923 0, 146924 0, 146925 0, 146926 0, 146927 0, 146928 0, 146929 0, 146930 0, 146931 0, 146932 0, 146933 0, 146934 0, 146935 0, 146936 0, 146937 0, 146938 0, 146939 0, 146940 0, 146941 0, 146942 0, 146943 0, 146944 0, 146945 0, 146946 0, 146947 0, 146948 0, 146949 0, 146950 0, 146951 0, 146952 0, 146953 0, 146954 0, 146955 0, 146956 0, 146957 0, 146958 0, 146959 0, 146960 0, 146961 0, 146962 0, 146963 0, 146964 0, 146965 0, 146966 0, 146967 0, 146968 0, 146969 0, 146970 0, 146971 0, 146972 0, 146973 0, 146974 0, 146975 0, 146976 0, 146977 0, 146978 0, 146979 0, 146980 0, 146981 0, 146982 0, 146983 0, 146984 0, 146985 0, 146986 0, 146987 0, 146988 0, 146989 0, 146990 0, 146991 0, 146992 0, 146993 0, 146994 0, 146995 0, 146996 0, 146997 0, 146998 0, 146999 0, 147000 0, 147001 0, 147002 0, 147003 0, 147004 0, 147005 0, 147006 0, 147007 0, 147008 0, 147009 0, 147010 0, 147011 0, 147012 0, 147013 0, 147014 0, 147015 0, 147016 0, 147017 0, 147018 0, 147019 0, 147020 0, 147021 0, 147022 0, 147023 0, 147024 0, 147025 0, 147026 0, 147027 0, 147028 0, 147029 0, 147030 0, 147031 0, 147032 0, 147033 0, 147034 0, 147035 0, 147036 0, 147037 0, 147038 0, 147039 0, 147040 0, 147041 0, 147042 0, 147043 0, 147044 0, 147045 0, 147046 0, 147047 0, 147048 0, 147049 0, 147050 0, 147051 0, 147052 0, 147053 0, 147054 0, 147055 0, 147056 0, 147057 0, 147058 0, 147059 0, 147060 0, 147061 0, 147062 0, 147063 0, 147064 0, 147065 0, 147066 0, 147067 0, 147068 0, 147069 0, 147070 0, 147071 0, 147072 0, 147073 0, 147074 0, 147075 0, 147076 0, 147077 0, 147078 0, 147079 0, 147080 0, 147081 0, 147082 0, 147083 0, 147084 0, 147085 0, 147086 0, 147087 0, 147088 0, 147089 0, 147090 0, 147091 0, 147092 0, 147093 0, 147094 0, 147095 0, 147096 0, 147097 0, 147098 0, 147099 0, 147100 0, 147101 0, 147102 0, 147103 0, 147104 0, 147105 0, 147106 0, 147107 0, 147108 0, 147109 0, 147110 0, 147111 0, 147112 0, 147113 0, 147114 0, 147115 0, 147116 0, 147117 0, 147118 0, 147119 0, 147120 0, 147121 0, 147122 0, 147123 0, 147124 0, 147125 0, 147126 0, 147127 0, 147128 0, 147129 0, 147130 0, 147131 0, 147132 0, 147133 0, 147134 0, 147135 0, 147136 0, 147137 0, 147138 0, 147139 0, 147140 0, 147141 0, 147142 0, 147143 0, 147144 0, 147145 0, 147146 0, 147147 0, 147148 0, 147149 0, 147150 0, 147151 0, 147152 0, 147153 0, 147154 0, 147155 0, 147156 0, 147157 0, 147158 0, 147159 0, 147160 0, 147161 0, 147162 0, 147163 0, 147164 0, 147165 0, 147166 0, 147167 0, 147168 0, 147169 0, 147170 0, 147171 0, 147172 0, 147173 0, 147174 0, 147175 0, 147176 0, 147177 0, 147178 0, 147179 0, 147180 0, 147181 0, 147182 0, 147183 0, 147184 0, 147185 0, 147186 0, 147187 0, 147188 0, 147189 0, 147190 0, 147191 0, 147192 0, 147193 0, 147194 0, 147195 0, 147196 0, 147197 0, 147198 0, 147199 0, 147200 0, 147201 0, 147202 0, 147203 0, 147204 0, 147205 0, 147206 0, 147207 0, 147208 0, 147209 0, 147210 0, 147211 0, 147212 0, 147213 0, 147214 0, 147215 0, 147216 0, 147217 0, 147218 0, 147219 0, 147220 0, 147221 0, 147222 0, 147223 0, 147224 0, 147225 0, 147226 0, 147227 0, 147228 0, 147229 0, 147230 0, 147231 0, 147232 0, 147233 0, 147234 0, 147235 0, 147236 0, 147237 0, 147238 0, 147239 0, 147240 0, 147241 0, 147242 0, 147243 0, 147244 0, 147245 0, 147246 0, 147247 0, 147248 0, 147249 0, 147250 0, 147251 0, 147252 0, 147253 0, 147254 0, 147255 0, 147256 0, 147257 0, 147258 0, 147259 0, 147260 0, 147261 0, 147262 0, 147263 0, 147264 0, 147265 0, 147266 0, 147267 0, 147268 0, 147269 0, 147270 0, 147271 0, 147272 0, 147273 0, 147274 0, 147275 0, 147276 0, 147277 0, 147278 0, 147279 0, 147280 0, 147281 0, 147282 0, 147283 0, 147284 0, 147285 0, 147286 0, 147287 0, 147288 0, 147289 0, 147290 0, 147291 0, 147292 0, 147293 0, 147294 0, 147295 0, 147296 0, 147297 0, 147298 0, 147299 0, 147300 0, 147301 0, 147302 Implicit_Field_set, 147303 Implicit_Field_set, 147304 Implicit_Field_set, 147305 Implicit_Field_set, 147306 Implicit_Field_set, 147307 Implicit_Field_set, 147308 Implicit_Field_set, 147309 Implicit_Field_set 147310}; 147311 147312static xtensa_get_field_fn 147313Slot_smod_slot0_get_field_fns[] = { 147314 Field_t_Slot_smod_slot0_get, 147315 0, 147316 0, 147317 0, 147318 0, 147319 Field_s_Slot_smod_slot0_get, 147320 0, 147321 0, 147322 0, 147323 0, 147324 0, 147325 0, 147326 0, 147327 Field_op2_Slot_smod_slot0_get, 147328 Field_r_Slot_smod_slot0_get, 147329 0, 147330 0, 147331 Field_sae_Slot_smod_slot0_get, 147332 Field_sal_Slot_smod_slot0_get, 147333 Field_sargt_Slot_smod_slot0_get, 147334 0, 147335 Field_sas_Slot_smod_slot0_get, 147336 0, 147337 0, 147338 0, 147339 0, 147340 0, 147341 0, 147342 0, 147343 0, 147344 0, 147345 0, 147346 0, 147347 Field_imm6_Slot_smod_slot0_get, 147348 Field_imm7_Slot_smod_slot0_get, 147349 0, 147350 0, 147351 0, 147352 0, 147353 Field_s4_Slot_smod_slot0_get, 147354 0, 147355 0, 147356 Field_s8_Slot_smod_slot0_get, 147357 0, 147358 0, 147359 0, 147360 0, 147361 0, 147362 0, 147363 Field_dsp340050b49a6c_fld2029_Slot_smod_slot0_get, 147364 0, 147365 Field_dsp340050b49a6c_fld2032_Slot_smod_slot0_get, 147366 0, 147367 0, 147368 Field_dsp340050b49a6c_fld2037_Slot_smod_slot0_get, 147369 Field_dsp340050b49a6c_fld2038_Slot_smod_slot0_get, 147370 0, 147371 Field_dsp340050b49a6c_fld2040_Slot_smod_slot0_get, 147372 0, 147373 0, 147374 Field_dsp340050b49a6c_fld2043_Slot_smod_slot0_get, 147375 0, 147376 Field_dsp340050b49a6c_fld2045_Slot_smod_slot0_get, 147377 Field_dsp340050b49a6c_fld2046_Slot_smod_slot0_get, 147378 Field_dsp340050b49a6c_fld2047_Slot_smod_slot0_get, 147379 0, 147380 Field_dsp340050b49a6c_fld2049_Slot_smod_slot0_get, 147381 0, 147382 0, 147383 Field_dsp340050b49a6c_fld2052_Slot_smod_slot0_get, 147384 Field_dsp340050b49a6c_fld2053_Slot_smod_slot0_get, 147385 0, 147386 0, 147387 Field_dsp340050b49a6c_fld2056_Slot_smod_slot0_get, 147388 0, 147389 0, 147390 0, 147391 0, 147392 0, 147393 0, 147394 0, 147395 0, 147396 0, 147397 0, 147398 0, 147399 0, 147400 0, 147401 0, 147402 0, 147403 0, 147404 0, 147405 0, 147406 0, 147407 0, 147408 0, 147409 0, 147410 0, 147411 0, 147412 0, 147413 0, 147414 0, 147415 0, 147416 0, 147417 0, 147418 0, 147419 0, 147420 0, 147421 0, 147422 0, 147423 0, 147424 0, 147425 0, 147426 0, 147427 0, 147428 0, 147429 0, 147430 0, 147431 0, 147432 0, 147433 0, 147434 0, 147435 0, 147436 0, 147437 0, 147438 0, 147439 0, 147440 0, 147441 0, 147442 0, 147443 0, 147444 0, 147445 0, 147446 0, 147447 0, 147448 0, 147449 0, 147450 0, 147451 0, 147452 0, 147453 0, 147454 0, 147455 0, 147456 0, 147457 0, 147458 0, 147459 0, 147460 0, 147461 0, 147462 0, 147463 0, 147464 0, 147465 0, 147466 0, 147467 0, 147468 0, 147469 0, 147470 0, 147471 0, 147472 0, 147473 0, 147474 0, 147475 0, 147476 0, 147477 0, 147478 0, 147479 0, 147480 0, 147481 0, 147482 0, 147483 0, 147484 0, 147485 0, 147486 0, 147487 0, 147488 0, 147489 0, 147490 0, 147491 0, 147492 0, 147493 0, 147494 0, 147495 0, 147496 0, 147497 0, 147498 0, 147499 0, 147500 0, 147501 0, 147502 0, 147503 0, 147504 0, 147505 0, 147506 0, 147507 0, 147508 0, 147509 0, 147510 0, 147511 0, 147512 0, 147513 0, 147514 0, 147515 0, 147516 0, 147517 0, 147518 0, 147519 0, 147520 0, 147521 0, 147522 0, 147523 0, 147524 0, 147525 0, 147526 0, 147527 0, 147528 0, 147529 0, 147530 0, 147531 0, 147532 0, 147533 0, 147534 0, 147535 0, 147536 0, 147537 0, 147538 0, 147539 0, 147540 0, 147541 0, 147542 0, 147543 0, 147544 0, 147545 0, 147546 0, 147547 0, 147548 0, 147549 0, 147550 0, 147551 0, 147552 0, 147553 0, 147554 0, 147555 0, 147556 0, 147557 0, 147558 0, 147559 0, 147560 0, 147561 0, 147562 0, 147563 0, 147564 0, 147565 0, 147566 0, 147567 0, 147568 0, 147569 0, 147570 0, 147571 0, 147572 0, 147573 0, 147574 0, 147575 0, 147576 0, 147577 0, 147578 0, 147579 0, 147580 0, 147581 0, 147582 0, 147583 0, 147584 0, 147585 0, 147586 0, 147587 0, 147588 0, 147589 0, 147590 0, 147591 0, 147592 0, 147593 0, 147594 0, 147595 0, 147596 0, 147597 0, 147598 0, 147599 0, 147600 0, 147601 0, 147602 0, 147603 0, 147604 0, 147605 0, 147606 0, 147607 0, 147608 0, 147609 0, 147610 0, 147611 0, 147612 0, 147613 0, 147614 0, 147615 0, 147616 0, 147617 0, 147618 0, 147619 0, 147620 0, 147621 0, 147622 0, 147623 0, 147624 0, 147625 0, 147626 0, 147627 0, 147628 0, 147629 0, 147630 0, 147631 0, 147632 0, 147633 0, 147634 0, 147635 0, 147636 0, 147637 0, 147638 0, 147639 0, 147640 0, 147641 0, 147642 0, 147643 0, 147644 0, 147645 0, 147646 0, 147647 0, 147648 0, 147649 0, 147650 0, 147651 0, 147652 0, 147653 0, 147654 0, 147655 0, 147656 0, 147657 0, 147658 0, 147659 0, 147660 0, 147661 0, 147662 0, 147663 0, 147664 0, 147665 0, 147666 0, 147667 0, 147668 0, 147669 0, 147670 0, 147671 0, 147672 0, 147673 0, 147674 0, 147675 0, 147676 0, 147677 0, 147678 0, 147679 0, 147680 0, 147681 0, 147682 0, 147683 0, 147684 0, 147685 0, 147686 0, 147687 0, 147688 0, 147689 0, 147690 0, 147691 0, 147692 0, 147693 0, 147694 0, 147695 0, 147696 0, 147697 0, 147698 0, 147699 0, 147700 0, 147701 0, 147702 0, 147703 0, 147704 0, 147705 0, 147706 0, 147707 0, 147708 0, 147709 0, 147710 0, 147711 0, 147712 0, 147713 0, 147714 0, 147715 0, 147716 0, 147717 0, 147718 0, 147719 0, 147720 0, 147721 0, 147722 0, 147723 0, 147724 0, 147725 0, 147726 0, 147727 0, 147728 0, 147729 0, 147730 0, 147731 0, 147732 0, 147733 0, 147734 0, 147735 0, 147736 0, 147737 0, 147738 0, 147739 0, 147740 0, 147741 0, 147742 0, 147743 0, 147744 0, 147745 0, 147746 0, 147747 0, 147748 0, 147749 0, 147750 0, 147751 0, 147752 0, 147753 0, 147754 0, 147755 0, 147756 0, 147757 0, 147758 0, 147759 0, 147760 0, 147761 0, 147762 0, 147763 0, 147764 0, 147765 0, 147766 0, 147767 0, 147768 0, 147769 0, 147770 0, 147771 0, 147772 0, 147773 0, 147774 0, 147775 0, 147776 0, 147777 0, 147778 0, 147779 0, 147780 0, 147781 0, 147782 0, 147783 0, 147784 0, 147785 0, 147786 0, 147787 0, 147788 0, 147789 0, 147790 0, 147791 0, 147792 0, 147793 0, 147794 0, 147795 0, 147796 0, 147797 0, 147798 0, 147799 0, 147800 0, 147801 0, 147802 0, 147803 0, 147804 0, 147805 0, 147806 0, 147807 0, 147808 0, 147809 0, 147810 0, 147811 0, 147812 0, 147813 0, 147814 0, 147815 0, 147816 0, 147817 0, 147818 0, 147819 0, 147820 0, 147821 0, 147822 0, 147823 0, 147824 0, 147825 0, 147826 0, 147827 0, 147828 0, 147829 0, 147830 0, 147831 0, 147832 0, 147833 0, 147834 0, 147835 0, 147836 0, 147837 0, 147838 0, 147839 0, 147840 0, 147841 0, 147842 0, 147843 0, 147844 0, 147845 0, 147846 0, 147847 0, 147848 0, 147849 0, 147850 0, 147851 0, 147852 0, 147853 0, 147854 0, 147855 0, 147856 0, 147857 0, 147858 0, 147859 0, 147860 0, 147861 0, 147862 0, 147863 0, 147864 0, 147865 0, 147866 0, 147867 0, 147868 0, 147869 0, 147870 0, 147871 0, 147872 0, 147873 0, 147874 0, 147875 0, 147876 0, 147877 0, 147878 0, 147879 0, 147880 0, 147881 0, 147882 0, 147883 0, 147884 0, 147885 0, 147886 0, 147887 0, 147888 0, 147889 0, 147890 0, 147891 0, 147892 0, 147893 0, 147894 0, 147895 0, 147896 0, 147897 0, 147898 0, 147899 0, 147900 0, 147901 0, 147902 0, 147903 0, 147904 0, 147905 0, 147906 0, 147907 0, 147908 0, 147909 0, 147910 0, 147911 0, 147912 0, 147913 0, 147914 0, 147915 0, 147916 0, 147917 0, 147918 0, 147919 0, 147920 0, 147921 0, 147922 0, 147923 0, 147924 0, 147925 0, 147926 0, 147927 0, 147928 0, 147929 0, 147930 0, 147931 0, 147932 0, 147933 0, 147934 0, 147935 0, 147936 0, 147937 0, 147938 0, 147939 0, 147940 0, 147941 0, 147942 0, 147943 0, 147944 0, 147945 0, 147946 0, 147947 0, 147948 0, 147949 0, 147950 0, 147951 0, 147952 0, 147953 0, 147954 0, 147955 0, 147956 0, 147957 0, 147958 0, 147959 0, 147960 0, 147961 0, 147962 0, 147963 0, 147964 0, 147965 0, 147966 0, 147967 0, 147968 0, 147969 0, 147970 0, 147971 0, 147972 0, 147973 0, 147974 0, 147975 0, 147976 0, 147977 0, 147978 0, 147979 0, 147980 0, 147981 0, 147982 0, 147983 0, 147984 0, 147985 0, 147986 0, 147987 0, 147988 0, 147989 0, 147990 0, 147991 0, 147992 0, 147993 0, 147994 0, 147995 0, 147996 0, 147997 0, 147998 0, 147999 0, 148000 0, 148001 0, 148002 0, 148003 0, 148004 0, 148005 0, 148006 0, 148007 0, 148008 0, 148009 0, 148010 0, 148011 0, 148012 0, 148013 0, 148014 0, 148015 0, 148016 0, 148017 0, 148018 0, 148019 0, 148020 0, 148021 0, 148022 0, 148023 0, 148024 0, 148025 0, 148026 0, 148027 0, 148028 0, 148029 0, 148030 0, 148031 0, 148032 0, 148033 0, 148034 0, 148035 0, 148036 0, 148037 0, 148038 0, 148039 0, 148040 0, 148041 0, 148042 0, 148043 0, 148044 0, 148045 0, 148046 0, 148047 0, 148048 0, 148049 0, 148050 0, 148051 0, 148052 0, 148053 0, 148054 0, 148055 0, 148056 0, 148057 0, 148058 0, 148059 0, 148060 0, 148061 0, 148062 0, 148063 0, 148064 0, 148065 0, 148066 0, 148067 0, 148068 0, 148069 0, 148070 0, 148071 0, 148072 0, 148073 0, 148074 0, 148075 0, 148076 0, 148077 0, 148078 0, 148079 0, 148080 0, 148081 0, 148082 0, 148083 0, 148084 0, 148085 0, 148086 0, 148087 0, 148088 0, 148089 0, 148090 0, 148091 0, 148092 0, 148093 0, 148094 0, 148095 0, 148096 0, 148097 0, 148098 0, 148099 0, 148100 0, 148101 0, 148102 0, 148103 0, 148104 0, 148105 0, 148106 0, 148107 0, 148108 0, 148109 0, 148110 0, 148111 0, 148112 0, 148113 0, 148114 0, 148115 0, 148116 0, 148117 0, 148118 0, 148119 0, 148120 0, 148121 0, 148122 0, 148123 0, 148124 0, 148125 0, 148126 0, 148127 0, 148128 0, 148129 0, 148130 0, 148131 0, 148132 0, 148133 0, 148134 0, 148135 0, 148136 0, 148137 0, 148138 0, 148139 0, 148140 0, 148141 0, 148142 0, 148143 0, 148144 0, 148145 0, 148146 0, 148147 0, 148148 0, 148149 0, 148150 0, 148151 0, 148152 0, 148153 0, 148154 0, 148155 0, 148156 0, 148157 0, 148158 0, 148159 0, 148160 0, 148161 0, 148162 0, 148163 0, 148164 0, 148165 0, 148166 0, 148167 0, 148168 0, 148169 0, 148170 0, 148171 0, 148172 0, 148173 0, 148174 0, 148175 0, 148176 0, 148177 0, 148178 0, 148179 0, 148180 0, 148181 0, 148182 0, 148183 0, 148184 0, 148185 0, 148186 0, 148187 0, 148188 0, 148189 0, 148190 0, 148191 0, 148192 0, 148193 0, 148194 0, 148195 0, 148196 0, 148197 0, 148198 0, 148199 0, 148200 0, 148201 0, 148202 0, 148203 0, 148204 0, 148205 0, 148206 0, 148207 0, 148208 0, 148209 0, 148210 0, 148211 0, 148212 0, 148213 0, 148214 0, 148215 0, 148216 0, 148217 0, 148218 0, 148219 0, 148220 0, 148221 0, 148222 0, 148223 0, 148224 0, 148225 0, 148226 0, 148227 0, 148228 0, 148229 0, 148230 0, 148231 0, 148232 0, 148233 0, 148234 0, 148235 0, 148236 0, 148237 0, 148238 0, 148239 0, 148240 0, 148241 0, 148242 0, 148243 0, 148244 0, 148245 0, 148246 0, 148247 0, 148248 0, 148249 0, 148250 0, 148251 0, 148252 0, 148253 0, 148254 0, 148255 0, 148256 0, 148257 0, 148258 0, 148259 0, 148260 0, 148261 0, 148262 0, 148263 0, 148264 0, 148265 0, 148266 0, 148267 0, 148268 0, 148269 0, 148270 0, 148271 0, 148272 0, 148273 0, 148274 0, 148275 0, 148276 0, 148277 0, 148278 0, 148279 0, 148280 0, 148281 0, 148282 0, 148283 0, 148284 0, 148285 0, 148286 0, 148287 0, 148288 0, 148289 0, 148290 0, 148291 0, 148292 0, 148293 0, 148294 0, 148295 0, 148296 0, 148297 0, 148298 0, 148299 0, 148300 0, 148301 0, 148302 0, 148303 0, 148304 0, 148305 0, 148306 0, 148307 0, 148308 0, 148309 0, 148310 0, 148311 0, 148312 0, 148313 0, 148314 0, 148315 0, 148316 0, 148317 0, 148318 0, 148319 0, 148320 0, 148321 0, 148322 0, 148323 0, 148324 0, 148325 0, 148326 0, 148327 0, 148328 0, 148329 0, 148330 0, 148331 0, 148332 0, 148333 0, 148334 0, 148335 0, 148336 0, 148337 0, 148338 0, 148339 0, 148340 0, 148341 0, 148342 0, 148343 0, 148344 0, 148345 0, 148346 0, 148347 0, 148348 0, 148349 0, 148350 0, 148351 0, 148352 0, 148353 0, 148354 0, 148355 0, 148356 0, 148357 0, 148358 0, 148359 0, 148360 0, 148361 0, 148362 0, 148363 0, 148364 0, 148365 0, 148366 0, 148367 0, 148368 0, 148369 0, 148370 0, 148371 0, 148372 0, 148373 0, 148374 0, 148375 0, 148376 0, 148377 0, 148378 0, 148379 0, 148380 0, 148381 0, 148382 0, 148383 0, 148384 0, 148385 0, 148386 0, 148387 0, 148388 0, 148389 0, 148390 0, 148391 0, 148392 0, 148393 0, 148394 0, 148395 0, 148396 0, 148397 0, 148398 0, 148399 0, 148400 0, 148401 0, 148402 0, 148403 0, 148404 0, 148405 0, 148406 0, 148407 0, 148408 0, 148409 0, 148410 0, 148411 0, 148412 0, 148413 0, 148414 0, 148415 0, 148416 0, 148417 0, 148418 0, 148419 0, 148420 0, 148421 0, 148422 0, 148423 0, 148424 0, 148425 0, 148426 0, 148427 0, 148428 0, 148429 0, 148430 0, 148431 0, 148432 0, 148433 0, 148434 0, 148435 0, 148436 0, 148437 0, 148438 0, 148439 0, 148440 0, 148441 0, 148442 0, 148443 0, 148444 0, 148445 0, 148446 0, 148447 0, 148448 0, 148449 0, 148450 0, 148451 0, 148452 0, 148453 0, 148454 0, 148455 0, 148456 0, 148457 0, 148458 0, 148459 0, 148460 0, 148461 0, 148462 0, 148463 0, 148464 0, 148465 0, 148466 0, 148467 0, 148468 0, 148469 0, 148470 0, 148471 0, 148472 0, 148473 0, 148474 0, 148475 0, 148476 0, 148477 0, 148478 0, 148479 0, 148480 0, 148481 0, 148482 0, 148483 0, 148484 0, 148485 0, 148486 0, 148487 0, 148488 0, 148489 Field_op0_s17_Slot_smod_slot0_get, 148490 Field_dsp340050b49a6c_fld3119smod_slot0_Slot_smod_slot0_get, 148491 Field_dsp340050b49a6c_fld3120smod_slot0_Slot_smod_slot0_get, 148492 Field_dsp340050b49a6c_fld3121smod_slot0_Slot_smod_slot0_get, 148493 Field_dsp340050b49a6c_fld3122smod_slot0_Slot_smod_slot0_get, 148494 Field_dsp340050b49a6c_fld3123smod_slot0_Slot_smod_slot0_get, 148495 Field_dsp340050b49a6c_fld3125smod_slot0_Slot_smod_slot0_get, 148496 Field_dsp340050b49a6c_fld3126smod_slot0_Slot_smod_slot0_get, 148497 Field_dsp340050b49a6c_fld3127smod_slot0_Slot_smod_slot0_get, 148498 Field_dsp340050b49a6c_fld3128smod_slot0_Slot_smod_slot0_get, 148499 Field_dsp340050b49a6c_fld3129smod_slot0_Slot_smod_slot0_get, 148500 Field_dsp340050b49a6c_fld3130smod_slot0_Slot_smod_slot0_get, 148501 Field_dsp340050b49a6c_fld3131smod_slot0_Slot_smod_slot0_get, 148502 Field_dsp340050b49a6c_fld3132smod_slot0_Slot_smod_slot0_get, 148503 Field_dsp340050b49a6c_fld3133smod_slot0_Slot_smod_slot0_get, 148504 Field_dsp340050b49a6c_fld3134smod_slot0_Slot_smod_slot0_get, 148505 Field_dsp340050b49a6c_fld3135smod_slot0_Slot_smod_slot0_get, 148506 Field_dsp340050b49a6c_fld3136smod_slot0_Slot_smod_slot0_get, 148507 Field_dsp340050b49a6c_fld3137smod_slot0_Slot_smod_slot0_get, 148508 Field_dsp340050b49a6c_fld3138smod_slot0_Slot_smod_slot0_get, 148509 Field_dsp340050b49a6c_fld3139smod_slot0_Slot_smod_slot0_get, 148510 Field_dsp340050b49a6c_fld3140smod_slot0_Slot_smod_slot0_get, 148511 Field_dsp340050b49a6c_fld3141smod_slot0_Slot_smod_slot0_get, 148512 Field_dsp340050b49a6c_fld3142smod_slot0_Slot_smod_slot0_get, 148513 Field_dsp340050b49a6c_fld3143smod_slot0_Slot_smod_slot0_get, 148514 Field_dsp340050b49a6c_fld3144smod_slot0_Slot_smod_slot0_get, 148515 Field_dsp340050b49a6c_fld3145smod_slot0_Slot_smod_slot0_get, 148516 Field_dsp340050b49a6c_fld3146smod_slot0_Slot_smod_slot0_get, 148517 Field_dsp340050b49a6c_fld3148smod_slot0_Slot_smod_slot0_get, 148518 Field_dsp340050b49a6c_fld3149smod_slot0_Slot_smod_slot0_get, 148519 Field_dsp340050b49a6c_fld3150_Slot_smod_slot0_get, 148520 Field_dsp340050b49a6c_fld3152smod_slot0_Slot_smod_slot0_get, 148521 Field_dsp340050b49a6c_fld3153smod_slot0_Slot_smod_slot0_get, 148522 Field_dsp340050b49a6c_fld3155smod_slot0_Slot_smod_slot0_get, 148523 Field_dsp340050b49a6c_fld3156smod_slot0_Slot_smod_slot0_get, 148524 Field_dsp340050b49a6c_fld3157smod_slot0_Slot_smod_slot0_get, 148525 Field_dsp340050b49a6c_fld3158smod_slot0_Slot_smod_slot0_get, 148526 Field_dsp340050b49a6c_fld3159smod_slot0_Slot_smod_slot0_get, 148527 Field_dsp340050b49a6c_fld3160smod_slot0_Slot_smod_slot0_get, 148528 Field_dsp340050b49a6c_fld3161smod_slot0_Slot_smod_slot0_get, 148529 Field_dsp340050b49a6c_fld3164smod_slot0_Slot_smod_slot0_get, 148530 Field_dsp340050b49a6c_fld3165smod_slot0_Slot_smod_slot0_get, 148531 Field_dsp340050b49a6c_fld3166smod_slot0_Slot_smod_slot0_get, 148532 Field_dsp340050b49a6c_fld3168smod_slot0_Slot_smod_slot0_get, 148533 Field_dsp340050b49a6c_fld3170smod_slot0_Slot_smod_slot0_get, 148534 Field_dsp340050b49a6c_fld3171smod_slot0_Slot_smod_slot0_get, 148535 Field_dsp340050b49a6c_fld3172smod_slot0_Slot_smod_slot0_get, 148536 Field_dsp340050b49a6c_fld3173smod_slot0_Slot_smod_slot0_get, 148537 Field_dsp340050b49a6c_fld3174smod_slot0_Slot_smod_slot0_get, 148538 Field_dsp340050b49a6c_fld3175smod_slot0_Slot_smod_slot0_get, 148539 Field_dsp340050b49a6c_fld3176smod_slot0_Slot_smod_slot0_get, 148540 Field_dsp340050b49a6c_fld3177smod_slot0_Slot_smod_slot0_get, 148541 Field_dsp340050b49a6c_fld3178smod_slot0_Slot_smod_slot0_get, 148542 Field_dsp340050b49a6c_fld3179smod_slot0_Slot_smod_slot0_get, 148543 Field_dsp340050b49a6c_fld3180smod_slot0_Slot_smod_slot0_get, 148544 Field_dsp340050b49a6c_fld3181smod_slot0_Slot_smod_slot0_get, 148545 Field_dsp340050b49a6c_fld3182smod_slot0_Slot_smod_slot0_get, 148546 Field_dsp340050b49a6c_fld3184smod_slot0_Slot_smod_slot0_get, 148547 Field_dsp340050b49a6c_fld3186smod_slot0_Slot_smod_slot0_get, 148548 Field_dsp340050b49a6c_fld3188smod_slot0_Slot_smod_slot0_get, 148549 Field_dsp340050b49a6c_fld3832smod_slot0_Slot_smod_slot0_get, 148550 Field_dsp340050b49a6c_fld3833smod_slot0_Slot_smod_slot0_get, 148551 Field_dsp340050b49a6c_fld3834_Slot_smod_slot0_get, 148552 Field_dsp340050b49a6c_fld3836smod_slot0_Slot_smod_slot0_get, 148553 Field_dsp340050b49a6c_fld3837smod_slot0_Slot_smod_slot0_get, 148554 Field_dsp340050b49a6c_fld3838smod_slot0_Slot_smod_slot0_get, 148555 Field_dsp340050b49a6c_fld3841smod_slot0_Slot_smod_slot0_get, 148556 Field_dsp340050b49a6c_fld3842smod_slot0_Slot_smod_slot0_get, 148557 0, 148558 0, 148559 0, 148560 0, 148561 0, 148562 0, 148563 0, 148564 0, 148565 0, 148566 0, 148567 0, 148568 0, 148569 0, 148570 0, 148571 0, 148572 0, 148573 0, 148574 0, 148575 0, 148576 0, 148577 0, 148578 0, 148579 0, 148580 0, 148581 0, 148582 0, 148583 0, 148584 0, 148585 0, 148586 0, 148587 0, 148588 0, 148589 0, 148590 0, 148591 0, 148592 0, 148593 0, 148594 0, 148595 0, 148596 0, 148597 0, 148598 0, 148599 0, 148600 0, 148601 0, 148602 0, 148603 0, 148604 0, 148605 0, 148606 0, 148607 0, 148608 0, 148609 0, 148610 0, 148611 0, 148612 0, 148613 0, 148614 0, 148615 0, 148616 0, 148617 0, 148618 0, 148619 0, 148620 0, 148621 0, 148622 0, 148623 0, 148624 0, 148625 0, 148626 0, 148627 0, 148628 0, 148629 0, 148630 0, 148631 0, 148632 0, 148633 0, 148634 0, 148635 0, 148636 0, 148637 0, 148638 0, 148639 0, 148640 0, 148641 0, 148642 0, 148643 0, 148644 0, 148645 0, 148646 0, 148647 0, 148648 0, 148649 0, 148650 0, 148651 0, 148652 0, 148653 0, 148654 0, 148655 0, 148656 0, 148657 0, 148658 0, 148659 0, 148660 0, 148661 0, 148662 0, 148663 0, 148664 0, 148665 0, 148666 0, 148667 0, 148668 0, 148669 0, 148670 0, 148671 0, 148672 0, 148673 0, 148674 0, 148675 0, 148676 0, 148677 0, 148678 0, 148679 0, 148680 0, 148681 0, 148682 0, 148683 0, 148684 0, 148685 0, 148686 0, 148687 0, 148688 0, 148689 0, 148690 0, 148691 0, 148692 0, 148693 0, 148694 0, 148695 0, 148696 0, 148697 0, 148698 0, 148699 0, 148700 0, 148701 0, 148702 0, 148703 0, 148704 0, 148705 0, 148706 0, 148707 0, 148708 0, 148709 0, 148710 0, 148711 0, 148712 0, 148713 0, 148714 0, 148715 0, 148716 0, 148717 0, 148718 0, 148719 0, 148720 0, 148721 0, 148722 0, 148723 0, 148724 0, 148725 0, 148726 0, 148727 0, 148728 0, 148729 0, 148730 0, 148731 0, 148732 0, 148733 0, 148734 0, 148735 0, 148736 0, 148737 0, 148738 0, 148739 0, 148740 0, 148741 0, 148742 0, 148743 0, 148744 0, 148745 0, 148746 0, 148747 0, 148748 0, 148749 0, 148750 0, 148751 0, 148752 0, 148753 0, 148754 0, 148755 0, 148756 0, 148757 0, 148758 0, 148759 0, 148760 0, 148761 0, 148762 0, 148763 0, 148764 0, 148765 0, 148766 0, 148767 0, 148768 0, 148769 0, 148770 0, 148771 0, 148772 0, 148773 0, 148774 0, 148775 0, 148776 0, 148777 0, 148778 0, 148779 0, 148780 0, 148781 0, 148782 0, 148783 0, 148784 0, 148785 0, 148786 0, 148787 0, 148788 0, 148789 0, 148790 0, 148791 0, 148792 0, 148793 0, 148794 0, 148795 0, 148796 0, 148797 0, 148798 0, 148799 0, 148800 0, 148801 0, 148802 0, 148803 0, 148804 0, 148805 0, 148806 0, 148807 0, 148808 0, 148809 0, 148810 0, 148811 0, 148812 0, 148813 0, 148814 0, 148815 0, 148816 0, 148817 0, 148818 0, 148819 0, 148820 0, 148821 0, 148822 0, 148823 0, 148824 0, 148825 0, 148826 0, 148827 0, 148828 0, 148829 0, 148830 0, 148831 0, 148832 0, 148833 0, 148834 0, 148835 0, 148836 0, 148837 0, 148838 0, 148839 0, 148840 0, 148841 0, 148842 0, 148843 0, 148844 0, 148845 0, 148846 0, 148847 0, 148848 0, 148849 0, 148850 0, 148851 0, 148852 0, 148853 0, 148854 0, 148855 0, 148856 0, 148857 0, 148858 0, 148859 0, 148860 0, 148861 0, 148862 0, 148863 0, 148864 0, 148865 0, 148866 0, 148867 0, 148868 0, 148869 0, 148870 0, 148871 0, 148872 0, 148873 0, 148874 0, 148875 0, 148876 0, 148877 0, 148878 0, 148879 0, 148880 0, 148881 0, 148882 0, 148883 0, 148884 0, 148885 0, 148886 0, 148887 0, 148888 0, 148889 0, 148890 0, 148891 0, 148892 0, 148893 0, 148894 0, 148895 0, 148896 0, 148897 0, 148898 0, 148899 0, 148900 0, 148901 0, 148902 0, 148903 0, 148904 0, 148905 0, 148906 0, 148907 0, 148908 0, 148909 0, 148910 0, 148911 0, 148912 0, 148913 0, 148914 0, 148915 0, 148916 0, 148917 0, 148918 0, 148919 0, 148920 0, 148921 0, 148922 0, 148923 0, 148924 0, 148925 0, 148926 0, 148927 0, 148928 0, 148929 0, 148930 0, 148931 0, 148932 0, 148933 0, 148934 0, 148935 0, 148936 0, 148937 0, 148938 0, 148939 0, 148940 0, 148941 0, 148942 0, 148943 0, 148944 0, 148945 0, 148946 0, 148947 0, 148948 0, 148949 0, 148950 0, 148951 0, 148952 0, 148953 0, 148954 0, 148955 0, 148956 0, 148957 0, 148958 0, 148959 0, 148960 0, 148961 0, 148962 0, 148963 0, 148964 0, 148965 0, 148966 0, 148967 0, 148968 0, 148969 0, 148970 0, 148971 0, 148972 0, 148973 0, 148974 0, 148975 0, 148976 0, 148977 0, 148978 0, 148979 0, 148980 0, 148981 0, 148982 0, 148983 0, 148984 0, 148985 0, 148986 0, 148987 0, 148988 0, 148989 0, 148990 0, 148991 0, 148992 0, 148993 0, 148994 0, 148995 0, 148996 0, 148997 0, 148998 0, 148999 0, 149000 0, 149001 0, 149002 0, 149003 0, 149004 0, 149005 0, 149006 0, 149007 0, 149008 0, 149009 0, 149010 0, 149011 0, 149012 0, 149013 0, 149014 0, 149015 0, 149016 0, 149017 0, 149018 0, 149019 0, 149020 0, 149021 0, 149022 0, 149023 0, 149024 0, 149025 0, 149026 0, 149027 0, 149028 0, 149029 0, 149030 0, 149031 0, 149032 0, 149033 0, 149034 0, 149035 0, 149036 0, 149037 0, 149038 0, 149039 Implicit_Field_ar0_get, 149040 Implicit_Field_ar4_get, 149041 Implicit_Field_ar8_get, 149042 Implicit_Field_ar12_get, 149043 Implicit_Field_bt16_get, 149044 Implicit_Field_bs16_get, 149045 Implicit_Field_br16_get, 149046 Implicit_Field_brall_get 149047}; 149048 149049static xtensa_set_field_fn 149050Slot_smod_slot0_set_field_fns[] = { 149051 Field_t_Slot_smod_slot0_set, 149052 0, 149053 0, 149054 0, 149055 0, 149056 Field_s_Slot_smod_slot0_set, 149057 0, 149058 0, 149059 0, 149060 0, 149061 0, 149062 0, 149063 0, 149064 Field_op2_Slot_smod_slot0_set, 149065 Field_r_Slot_smod_slot0_set, 149066 0, 149067 0, 149068 Field_sae_Slot_smod_slot0_set, 149069 Field_sal_Slot_smod_slot0_set, 149070 Field_sargt_Slot_smod_slot0_set, 149071 0, 149072 Field_sas_Slot_smod_slot0_set, 149073 0, 149074 0, 149075 0, 149076 0, 149077 0, 149078 0, 149079 0, 149080 0, 149081 0, 149082 0, 149083 0, 149084 Field_imm6_Slot_smod_slot0_set, 149085 Field_imm7_Slot_smod_slot0_set, 149086 0, 149087 0, 149088 0, 149089 0, 149090 Field_s4_Slot_smod_slot0_set, 149091 0, 149092 0, 149093 Field_s8_Slot_smod_slot0_set, 149094 0, 149095 0, 149096 0, 149097 0, 149098 0, 149099 0, 149100 Field_dsp340050b49a6c_fld2029_Slot_smod_slot0_set, 149101 0, 149102 Field_dsp340050b49a6c_fld2032_Slot_smod_slot0_set, 149103 0, 149104 0, 149105 Field_dsp340050b49a6c_fld2037_Slot_smod_slot0_set, 149106 Field_dsp340050b49a6c_fld2038_Slot_smod_slot0_set, 149107 0, 149108 Field_dsp340050b49a6c_fld2040_Slot_smod_slot0_set, 149109 0, 149110 0, 149111 Field_dsp340050b49a6c_fld2043_Slot_smod_slot0_set, 149112 0, 149113 Field_dsp340050b49a6c_fld2045_Slot_smod_slot0_set, 149114 Field_dsp340050b49a6c_fld2046_Slot_smod_slot0_set, 149115 Field_dsp340050b49a6c_fld2047_Slot_smod_slot0_set, 149116 0, 149117 Field_dsp340050b49a6c_fld2049_Slot_smod_slot0_set, 149118 0, 149119 0, 149120 Field_dsp340050b49a6c_fld2052_Slot_smod_slot0_set, 149121 Field_dsp340050b49a6c_fld2053_Slot_smod_slot0_set, 149122 0, 149123 0, 149124 Field_dsp340050b49a6c_fld2056_Slot_smod_slot0_set, 149125 0, 149126 0, 149127 0, 149128 0, 149129 0, 149130 0, 149131 0, 149132 0, 149133 0, 149134 0, 149135 0, 149136 0, 149137 0, 149138 0, 149139 0, 149140 0, 149141 0, 149142 0, 149143 0, 149144 0, 149145 0, 149146 0, 149147 0, 149148 0, 149149 0, 149150 0, 149151 0, 149152 0, 149153 0, 149154 0, 149155 0, 149156 0, 149157 0, 149158 0, 149159 0, 149160 0, 149161 0, 149162 0, 149163 0, 149164 0, 149165 0, 149166 0, 149167 0, 149168 0, 149169 0, 149170 0, 149171 0, 149172 0, 149173 0, 149174 0, 149175 0, 149176 0, 149177 0, 149178 0, 149179 0, 149180 0, 149181 0, 149182 0, 149183 0, 149184 0, 149185 0, 149186 0, 149187 0, 149188 0, 149189 0, 149190 0, 149191 0, 149192 0, 149193 0, 149194 0, 149195 0, 149196 0, 149197 0, 149198 0, 149199 0, 149200 0, 149201 0, 149202 0, 149203 0, 149204 0, 149205 0, 149206 0, 149207 0, 149208 0, 149209 0, 149210 0, 149211 0, 149212 0, 149213 0, 149214 0, 149215 0, 149216 0, 149217 0, 149218 0, 149219 0, 149220 0, 149221 0, 149222 0, 149223 0, 149224 0, 149225 0, 149226 0, 149227 0, 149228 0, 149229 0, 149230 0, 149231 0, 149232 0, 149233 0, 149234 0, 149235 0, 149236 0, 149237 0, 149238 0, 149239 0, 149240 0, 149241 0, 149242 0, 149243 0, 149244 0, 149245 0, 149246 0, 149247 0, 149248 0, 149249 0, 149250 0, 149251 0, 149252 0, 149253 0, 149254 0, 149255 0, 149256 0, 149257 0, 149258 0, 149259 0, 149260 0, 149261 0, 149262 0, 149263 0, 149264 0, 149265 0, 149266 0, 149267 0, 149268 0, 149269 0, 149270 0, 149271 0, 149272 0, 149273 0, 149274 0, 149275 0, 149276 0, 149277 0, 149278 0, 149279 0, 149280 0, 149281 0, 149282 0, 149283 0, 149284 0, 149285 0, 149286 0, 149287 0, 149288 0, 149289 0, 149290 0, 149291 0, 149292 0, 149293 0, 149294 0, 149295 0, 149296 0, 149297 0, 149298 0, 149299 0, 149300 0, 149301 0, 149302 0, 149303 0, 149304 0, 149305 0, 149306 0, 149307 0, 149308 0, 149309 0, 149310 0, 149311 0, 149312 0, 149313 0, 149314 0, 149315 0, 149316 0, 149317 0, 149318 0, 149319 0, 149320 0, 149321 0, 149322 0, 149323 0, 149324 0, 149325 0, 149326 0, 149327 0, 149328 0, 149329 0, 149330 0, 149331 0, 149332 0, 149333 0, 149334 0, 149335 0, 149336 0, 149337 0, 149338 0, 149339 0, 149340 0, 149341 0, 149342 0, 149343 0, 149344 0, 149345 0, 149346 0, 149347 0, 149348 0, 149349 0, 149350 0, 149351 0, 149352 0, 149353 0, 149354 0, 149355 0, 149356 0, 149357 0, 149358 0, 149359 0, 149360 0, 149361 0, 149362 0, 149363 0, 149364 0, 149365 0, 149366 0, 149367 0, 149368 0, 149369 0, 149370 0, 149371 0, 149372 0, 149373 0, 149374 0, 149375 0, 149376 0, 149377 0, 149378 0, 149379 0, 149380 0, 149381 0, 149382 0, 149383 0, 149384 0, 149385 0, 149386 0, 149387 0, 149388 0, 149389 0, 149390 0, 149391 0, 149392 0, 149393 0, 149394 0, 149395 0, 149396 0, 149397 0, 149398 0, 149399 0, 149400 0, 149401 0, 149402 0, 149403 0, 149404 0, 149405 0, 149406 0, 149407 0, 149408 0, 149409 0, 149410 0, 149411 0, 149412 0, 149413 0, 149414 0, 149415 0, 149416 0, 149417 0, 149418 0, 149419 0, 149420 0, 149421 0, 149422 0, 149423 0, 149424 0, 149425 0, 149426 0, 149427 0, 149428 0, 149429 0, 149430 0, 149431 0, 149432 0, 149433 0, 149434 0, 149435 0, 149436 0, 149437 0, 149438 0, 149439 0, 149440 0, 149441 0, 149442 0, 149443 0, 149444 0, 149445 0, 149446 0, 149447 0, 149448 0, 149449 0, 149450 0, 149451 0, 149452 0, 149453 0, 149454 0, 149455 0, 149456 0, 149457 0, 149458 0, 149459 0, 149460 0, 149461 0, 149462 0, 149463 0, 149464 0, 149465 0, 149466 0, 149467 0, 149468 0, 149469 0, 149470 0, 149471 0, 149472 0, 149473 0, 149474 0, 149475 0, 149476 0, 149477 0, 149478 0, 149479 0, 149480 0, 149481 0, 149482 0, 149483 0, 149484 0, 149485 0, 149486 0, 149487 0, 149488 0, 149489 0, 149490 0, 149491 0, 149492 0, 149493 0, 149494 0, 149495 0, 149496 0, 149497 0, 149498 0, 149499 0, 149500 0, 149501 0, 149502 0, 149503 0, 149504 0, 149505 0, 149506 0, 149507 0, 149508 0, 149509 0, 149510 0, 149511 0, 149512 0, 149513 0, 149514 0, 149515 0, 149516 0, 149517 0, 149518 0, 149519 0, 149520 0, 149521 0, 149522 0, 149523 0, 149524 0, 149525 0, 149526 0, 149527 0, 149528 0, 149529 0, 149530 0, 149531 0, 149532 0, 149533 0, 149534 0, 149535 0, 149536 0, 149537 0, 149538 0, 149539 0, 149540 0, 149541 0, 149542 0, 149543 0, 149544 0, 149545 0, 149546 0, 149547 0, 149548 0, 149549 0, 149550 0, 149551 0, 149552 0, 149553 0, 149554 0, 149555 0, 149556 0, 149557 0, 149558 0, 149559 0, 149560 0, 149561 0, 149562 0, 149563 0, 149564 0, 149565 0, 149566 0, 149567 0, 149568 0, 149569 0, 149570 0, 149571 0, 149572 0, 149573 0, 149574 0, 149575 0, 149576 0, 149577 0, 149578 0, 149579 0, 149580 0, 149581 0, 149582 0, 149583 0, 149584 0, 149585 0, 149586 0, 149587 0, 149588 0, 149589 0, 149590 0, 149591 0, 149592 0, 149593 0, 149594 0, 149595 0, 149596 0, 149597 0, 149598 0, 149599 0, 149600 0, 149601 0, 149602 0, 149603 0, 149604 0, 149605 0, 149606 0, 149607 0, 149608 0, 149609 0, 149610 0, 149611 0, 149612 0, 149613 0, 149614 0, 149615 0, 149616 0, 149617 0, 149618 0, 149619 0, 149620 0, 149621 0, 149622 0, 149623 0, 149624 0, 149625 0, 149626 0, 149627 0, 149628 0, 149629 0, 149630 0, 149631 0, 149632 0, 149633 0, 149634 0, 149635 0, 149636 0, 149637 0, 149638 0, 149639 0, 149640 0, 149641 0, 149642 0, 149643 0, 149644 0, 149645 0, 149646 0, 149647 0, 149648 0, 149649 0, 149650 0, 149651 0, 149652 0, 149653 0, 149654 0, 149655 0, 149656 0, 149657 0, 149658 0, 149659 0, 149660 0, 149661 0, 149662 0, 149663 0, 149664 0, 149665 0, 149666 0, 149667 0, 149668 0, 149669 0, 149670 0, 149671 0, 149672 0, 149673 0, 149674 0, 149675 0, 149676 0, 149677 0, 149678 0, 149679 0, 149680 0, 149681 0, 149682 0, 149683 0, 149684 0, 149685 0, 149686 0, 149687 0, 149688 0, 149689 0, 149690 0, 149691 0, 149692 0, 149693 0, 149694 0, 149695 0, 149696 0, 149697 0, 149698 0, 149699 0, 149700 0, 149701 0, 149702 0, 149703 0, 149704 0, 149705 0, 149706 0, 149707 0, 149708 0, 149709 0, 149710 0, 149711 0, 149712 0, 149713 0, 149714 0, 149715 0, 149716 0, 149717 0, 149718 0, 149719 0, 149720 0, 149721 0, 149722 0, 149723 0, 149724 0, 149725 0, 149726 0, 149727 0, 149728 0, 149729 0, 149730 0, 149731 0, 149732 0, 149733 0, 149734 0, 149735 0, 149736 0, 149737 0, 149738 0, 149739 0, 149740 0, 149741 0, 149742 0, 149743 0, 149744 0, 149745 0, 149746 0, 149747 0, 149748 0, 149749 0, 149750 0, 149751 0, 149752 0, 149753 0, 149754 0, 149755 0, 149756 0, 149757 0, 149758 0, 149759 0, 149760 0, 149761 0, 149762 0, 149763 0, 149764 0, 149765 0, 149766 0, 149767 0, 149768 0, 149769 0, 149770 0, 149771 0, 149772 0, 149773 0, 149774 0, 149775 0, 149776 0, 149777 0, 149778 0, 149779 0, 149780 0, 149781 0, 149782 0, 149783 0, 149784 0, 149785 0, 149786 0, 149787 0, 149788 0, 149789 0, 149790 0, 149791 0, 149792 0, 149793 0, 149794 0, 149795 0, 149796 0, 149797 0, 149798 0, 149799 0, 149800 0, 149801 0, 149802 0, 149803 0, 149804 0, 149805 0, 149806 0, 149807 0, 149808 0, 149809 0, 149810 0, 149811 0, 149812 0, 149813 0, 149814 0, 149815 0, 149816 0, 149817 0, 149818 0, 149819 0, 149820 0, 149821 0, 149822 0, 149823 0, 149824 0, 149825 0, 149826 0, 149827 0, 149828 0, 149829 0, 149830 0, 149831 0, 149832 0, 149833 0, 149834 0, 149835 0, 149836 0, 149837 0, 149838 0, 149839 0, 149840 0, 149841 0, 149842 0, 149843 0, 149844 0, 149845 0, 149846 0, 149847 0, 149848 0, 149849 0, 149850 0, 149851 0, 149852 0, 149853 0, 149854 0, 149855 0, 149856 0, 149857 0, 149858 0, 149859 0, 149860 0, 149861 0, 149862 0, 149863 0, 149864 0, 149865 0, 149866 0, 149867 0, 149868 0, 149869 0, 149870 0, 149871 0, 149872 0, 149873 0, 149874 0, 149875 0, 149876 0, 149877 0, 149878 0, 149879 0, 149880 0, 149881 0, 149882 0, 149883 0, 149884 0, 149885 0, 149886 0, 149887 0, 149888 0, 149889 0, 149890 0, 149891 0, 149892 0, 149893 0, 149894 0, 149895 0, 149896 0, 149897 0, 149898 0, 149899 0, 149900 0, 149901 0, 149902 0, 149903 0, 149904 0, 149905 0, 149906 0, 149907 0, 149908 0, 149909 0, 149910 0, 149911 0, 149912 0, 149913 0, 149914 0, 149915 0, 149916 0, 149917 0, 149918 0, 149919 0, 149920 0, 149921 0, 149922 0, 149923 0, 149924 0, 149925 0, 149926 0, 149927 0, 149928 0, 149929 0, 149930 0, 149931 0, 149932 0, 149933 0, 149934 0, 149935 0, 149936 0, 149937 0, 149938 0, 149939 0, 149940 0, 149941 0, 149942 0, 149943 0, 149944 0, 149945 0, 149946 0, 149947 0, 149948 0, 149949 0, 149950 0, 149951 0, 149952 0, 149953 0, 149954 0, 149955 0, 149956 0, 149957 0, 149958 0, 149959 0, 149960 0, 149961 0, 149962 0, 149963 0, 149964 0, 149965 0, 149966 0, 149967 0, 149968 0, 149969 0, 149970 0, 149971 0, 149972 0, 149973 0, 149974 0, 149975 0, 149976 0, 149977 0, 149978 0, 149979 0, 149980 0, 149981 0, 149982 0, 149983 0, 149984 0, 149985 0, 149986 0, 149987 0, 149988 0, 149989 0, 149990 0, 149991 0, 149992 0, 149993 0, 149994 0, 149995 0, 149996 0, 149997 0, 149998 0, 149999 0, 150000 0, 150001 0, 150002 0, 150003 0, 150004 0, 150005 0, 150006 0, 150007 0, 150008 0, 150009 0, 150010 0, 150011 0, 150012 0, 150013 0, 150014 0, 150015 0, 150016 0, 150017 0, 150018 0, 150019 0, 150020 0, 150021 0, 150022 0, 150023 0, 150024 0, 150025 0, 150026 0, 150027 0, 150028 0, 150029 0, 150030 0, 150031 0, 150032 0, 150033 0, 150034 0, 150035 0, 150036 0, 150037 0, 150038 0, 150039 0, 150040 0, 150041 0, 150042 0, 150043 0, 150044 0, 150045 0, 150046 0, 150047 0, 150048 0, 150049 0, 150050 0, 150051 0, 150052 0, 150053 0, 150054 0, 150055 0, 150056 0, 150057 0, 150058 0, 150059 0, 150060 0, 150061 0, 150062 0, 150063 0, 150064 0, 150065 0, 150066 0, 150067 0, 150068 0, 150069 0, 150070 0, 150071 0, 150072 0, 150073 0, 150074 0, 150075 0, 150076 0, 150077 0, 150078 0, 150079 0, 150080 0, 150081 0, 150082 0, 150083 0, 150084 0, 150085 0, 150086 0, 150087 0, 150088 0, 150089 0, 150090 0, 150091 0, 150092 0, 150093 0, 150094 0, 150095 0, 150096 0, 150097 0, 150098 0, 150099 0, 150100 0, 150101 0, 150102 0, 150103 0, 150104 0, 150105 0, 150106 0, 150107 0, 150108 0, 150109 0, 150110 0, 150111 0, 150112 0, 150113 0, 150114 0, 150115 0, 150116 0, 150117 0, 150118 0, 150119 0, 150120 0, 150121 0, 150122 0, 150123 0, 150124 0, 150125 0, 150126 0, 150127 0, 150128 0, 150129 0, 150130 0, 150131 0, 150132 0, 150133 0, 150134 0, 150135 0, 150136 0, 150137 0, 150138 0, 150139 0, 150140 0, 150141 0, 150142 0, 150143 0, 150144 0, 150145 0, 150146 0, 150147 0, 150148 0, 150149 0, 150150 0, 150151 0, 150152 0, 150153 0, 150154 0, 150155 0, 150156 0, 150157 0, 150158 0, 150159 0, 150160 0, 150161 0, 150162 0, 150163 0, 150164 0, 150165 0, 150166 0, 150167 0, 150168 0, 150169 0, 150170 0, 150171 0, 150172 0, 150173 0, 150174 0, 150175 0, 150176 0, 150177 0, 150178 0, 150179 0, 150180 0, 150181 0, 150182 0, 150183 0, 150184 0, 150185 0, 150186 0, 150187 0, 150188 0, 150189 0, 150190 0, 150191 0, 150192 0, 150193 0, 150194 0, 150195 0, 150196 0, 150197 0, 150198 0, 150199 0, 150200 0, 150201 0, 150202 0, 150203 0, 150204 0, 150205 0, 150206 0, 150207 0, 150208 0, 150209 0, 150210 0, 150211 0, 150212 0, 150213 0, 150214 0, 150215 0, 150216 0, 150217 0, 150218 0, 150219 0, 150220 0, 150221 0, 150222 0, 150223 0, 150224 0, 150225 0, 150226 Field_op0_s17_Slot_smod_slot0_set, 150227 Field_dsp340050b49a6c_fld3119smod_slot0_Slot_smod_slot0_set, 150228 Field_dsp340050b49a6c_fld3120smod_slot0_Slot_smod_slot0_set, 150229 Field_dsp340050b49a6c_fld3121smod_slot0_Slot_smod_slot0_set, 150230 Field_dsp340050b49a6c_fld3122smod_slot0_Slot_smod_slot0_set, 150231 Field_dsp340050b49a6c_fld3123smod_slot0_Slot_smod_slot0_set, 150232 Field_dsp340050b49a6c_fld3125smod_slot0_Slot_smod_slot0_set, 150233 Field_dsp340050b49a6c_fld3126smod_slot0_Slot_smod_slot0_set, 150234 Field_dsp340050b49a6c_fld3127smod_slot0_Slot_smod_slot0_set, 150235 Field_dsp340050b49a6c_fld3128smod_slot0_Slot_smod_slot0_set, 150236 Field_dsp340050b49a6c_fld3129smod_slot0_Slot_smod_slot0_set, 150237 Field_dsp340050b49a6c_fld3130smod_slot0_Slot_smod_slot0_set, 150238 Field_dsp340050b49a6c_fld3131smod_slot0_Slot_smod_slot0_set, 150239 Field_dsp340050b49a6c_fld3132smod_slot0_Slot_smod_slot0_set, 150240 Field_dsp340050b49a6c_fld3133smod_slot0_Slot_smod_slot0_set, 150241 Field_dsp340050b49a6c_fld3134smod_slot0_Slot_smod_slot0_set, 150242 Field_dsp340050b49a6c_fld3135smod_slot0_Slot_smod_slot0_set, 150243 Field_dsp340050b49a6c_fld3136smod_slot0_Slot_smod_slot0_set, 150244 Field_dsp340050b49a6c_fld3137smod_slot0_Slot_smod_slot0_set, 150245 Field_dsp340050b49a6c_fld3138smod_slot0_Slot_smod_slot0_set, 150246 Field_dsp340050b49a6c_fld3139smod_slot0_Slot_smod_slot0_set, 150247 Field_dsp340050b49a6c_fld3140smod_slot0_Slot_smod_slot0_set, 150248 Field_dsp340050b49a6c_fld3141smod_slot0_Slot_smod_slot0_set, 150249 Field_dsp340050b49a6c_fld3142smod_slot0_Slot_smod_slot0_set, 150250 Field_dsp340050b49a6c_fld3143smod_slot0_Slot_smod_slot0_set, 150251 Field_dsp340050b49a6c_fld3144smod_slot0_Slot_smod_slot0_set, 150252 Field_dsp340050b49a6c_fld3145smod_slot0_Slot_smod_slot0_set, 150253 Field_dsp340050b49a6c_fld3146smod_slot0_Slot_smod_slot0_set, 150254 Field_dsp340050b49a6c_fld3148smod_slot0_Slot_smod_slot0_set, 150255 Field_dsp340050b49a6c_fld3149smod_slot0_Slot_smod_slot0_set, 150256 Field_dsp340050b49a6c_fld3150_Slot_smod_slot0_set, 150257 Field_dsp340050b49a6c_fld3152smod_slot0_Slot_smod_slot0_set, 150258 Field_dsp340050b49a6c_fld3153smod_slot0_Slot_smod_slot0_set, 150259 Field_dsp340050b49a6c_fld3155smod_slot0_Slot_smod_slot0_set, 150260 Field_dsp340050b49a6c_fld3156smod_slot0_Slot_smod_slot0_set, 150261 Field_dsp340050b49a6c_fld3157smod_slot0_Slot_smod_slot0_set, 150262 Field_dsp340050b49a6c_fld3158smod_slot0_Slot_smod_slot0_set, 150263 Field_dsp340050b49a6c_fld3159smod_slot0_Slot_smod_slot0_set, 150264 Field_dsp340050b49a6c_fld3160smod_slot0_Slot_smod_slot0_set, 150265 Field_dsp340050b49a6c_fld3161smod_slot0_Slot_smod_slot0_set, 150266 Field_dsp340050b49a6c_fld3164smod_slot0_Slot_smod_slot0_set, 150267 Field_dsp340050b49a6c_fld3165smod_slot0_Slot_smod_slot0_set, 150268 Field_dsp340050b49a6c_fld3166smod_slot0_Slot_smod_slot0_set, 150269 Field_dsp340050b49a6c_fld3168smod_slot0_Slot_smod_slot0_set, 150270 Field_dsp340050b49a6c_fld3170smod_slot0_Slot_smod_slot0_set, 150271 Field_dsp340050b49a6c_fld3171smod_slot0_Slot_smod_slot0_set, 150272 Field_dsp340050b49a6c_fld3172smod_slot0_Slot_smod_slot0_set, 150273 Field_dsp340050b49a6c_fld3173smod_slot0_Slot_smod_slot0_set, 150274 Field_dsp340050b49a6c_fld3174smod_slot0_Slot_smod_slot0_set, 150275 Field_dsp340050b49a6c_fld3175smod_slot0_Slot_smod_slot0_set, 150276 Field_dsp340050b49a6c_fld3176smod_slot0_Slot_smod_slot0_set, 150277 Field_dsp340050b49a6c_fld3177smod_slot0_Slot_smod_slot0_set, 150278 Field_dsp340050b49a6c_fld3178smod_slot0_Slot_smod_slot0_set, 150279 Field_dsp340050b49a6c_fld3179smod_slot0_Slot_smod_slot0_set, 150280 Field_dsp340050b49a6c_fld3180smod_slot0_Slot_smod_slot0_set, 150281 Field_dsp340050b49a6c_fld3181smod_slot0_Slot_smod_slot0_set, 150282 Field_dsp340050b49a6c_fld3182smod_slot0_Slot_smod_slot0_set, 150283 Field_dsp340050b49a6c_fld3184smod_slot0_Slot_smod_slot0_set, 150284 Field_dsp340050b49a6c_fld3186smod_slot0_Slot_smod_slot0_set, 150285 Field_dsp340050b49a6c_fld3188smod_slot0_Slot_smod_slot0_set, 150286 Field_dsp340050b49a6c_fld3832smod_slot0_Slot_smod_slot0_set, 150287 Field_dsp340050b49a6c_fld3833smod_slot0_Slot_smod_slot0_set, 150288 Field_dsp340050b49a6c_fld3834_Slot_smod_slot0_set, 150289 Field_dsp340050b49a6c_fld3836smod_slot0_Slot_smod_slot0_set, 150290 Field_dsp340050b49a6c_fld3837smod_slot0_Slot_smod_slot0_set, 150291 Field_dsp340050b49a6c_fld3838smod_slot0_Slot_smod_slot0_set, 150292 Field_dsp340050b49a6c_fld3841smod_slot0_Slot_smod_slot0_set, 150293 Field_dsp340050b49a6c_fld3842smod_slot0_Slot_smod_slot0_set, 150294 0, 150295 0, 150296 0, 150297 0, 150298 0, 150299 0, 150300 0, 150301 0, 150302 0, 150303 0, 150304 0, 150305 0, 150306 0, 150307 0, 150308 0, 150309 0, 150310 0, 150311 0, 150312 0, 150313 0, 150314 0, 150315 0, 150316 0, 150317 0, 150318 0, 150319 0, 150320 0, 150321 0, 150322 0, 150323 0, 150324 0, 150325 0, 150326 0, 150327 0, 150328 0, 150329 0, 150330 0, 150331 0, 150332 0, 150333 0, 150334 0, 150335 0, 150336 0, 150337 0, 150338 0, 150339 0, 150340 0, 150341 0, 150342 0, 150343 0, 150344 0, 150345 0, 150346 0, 150347 0, 150348 0, 150349 0, 150350 0, 150351 0, 150352 0, 150353 0, 150354 0, 150355 0, 150356 0, 150357 0, 150358 0, 150359 0, 150360 0, 150361 0, 150362 0, 150363 0, 150364 0, 150365 0, 150366 0, 150367 0, 150368 0, 150369 0, 150370 0, 150371 0, 150372 0, 150373 0, 150374 0, 150375 0, 150376 0, 150377 0, 150378 0, 150379 0, 150380 0, 150381 0, 150382 0, 150383 0, 150384 0, 150385 0, 150386 0, 150387 0, 150388 0, 150389 0, 150390 0, 150391 0, 150392 0, 150393 0, 150394 0, 150395 0, 150396 0, 150397 0, 150398 0, 150399 0, 150400 0, 150401 0, 150402 0, 150403 0, 150404 0, 150405 0, 150406 0, 150407 0, 150408 0, 150409 0, 150410 0, 150411 0, 150412 0, 150413 0, 150414 0, 150415 0, 150416 0, 150417 0, 150418 0, 150419 0, 150420 0, 150421 0, 150422 0, 150423 0, 150424 0, 150425 0, 150426 0, 150427 0, 150428 0, 150429 0, 150430 0, 150431 0, 150432 0, 150433 0, 150434 0, 150435 0, 150436 0, 150437 0, 150438 0, 150439 0, 150440 0, 150441 0, 150442 0, 150443 0, 150444 0, 150445 0, 150446 0, 150447 0, 150448 0, 150449 0, 150450 0, 150451 0, 150452 0, 150453 0, 150454 0, 150455 0, 150456 0, 150457 0, 150458 0, 150459 0, 150460 0, 150461 0, 150462 0, 150463 0, 150464 0, 150465 0, 150466 0, 150467 0, 150468 0, 150469 0, 150470 0, 150471 0, 150472 0, 150473 0, 150474 0, 150475 0, 150476 0, 150477 0, 150478 0, 150479 0, 150480 0, 150481 0, 150482 0, 150483 0, 150484 0, 150485 0, 150486 0, 150487 0, 150488 0, 150489 0, 150490 0, 150491 0, 150492 0, 150493 0, 150494 0, 150495 0, 150496 0, 150497 0, 150498 0, 150499 0, 150500 0, 150501 0, 150502 0, 150503 0, 150504 0, 150505 0, 150506 0, 150507 0, 150508 0, 150509 0, 150510 0, 150511 0, 150512 0, 150513 0, 150514 0, 150515 0, 150516 0, 150517 0, 150518 0, 150519 0, 150520 0, 150521 0, 150522 0, 150523 0, 150524 0, 150525 0, 150526 0, 150527 0, 150528 0, 150529 0, 150530 0, 150531 0, 150532 0, 150533 0, 150534 0, 150535 0, 150536 0, 150537 0, 150538 0, 150539 0, 150540 0, 150541 0, 150542 0, 150543 0, 150544 0, 150545 0, 150546 0, 150547 0, 150548 0, 150549 0, 150550 0, 150551 0, 150552 0, 150553 0, 150554 0, 150555 0, 150556 0, 150557 0, 150558 0, 150559 0, 150560 0, 150561 0, 150562 0, 150563 0, 150564 0, 150565 0, 150566 0, 150567 0, 150568 0, 150569 0, 150570 0, 150571 0, 150572 0, 150573 0, 150574 0, 150575 0, 150576 0, 150577 0, 150578 0, 150579 0, 150580 0, 150581 0, 150582 0, 150583 0, 150584 0, 150585 0, 150586 0, 150587 0, 150588 0, 150589 0, 150590 0, 150591 0, 150592 0, 150593 0, 150594 0, 150595 0, 150596 0, 150597 0, 150598 0, 150599 0, 150600 0, 150601 0, 150602 0, 150603 0, 150604 0, 150605 0, 150606 0, 150607 0, 150608 0, 150609 0, 150610 0, 150611 0, 150612 0, 150613 0, 150614 0, 150615 0, 150616 0, 150617 0, 150618 0, 150619 0, 150620 0, 150621 0, 150622 0, 150623 0, 150624 0, 150625 0, 150626 0, 150627 0, 150628 0, 150629 0, 150630 0, 150631 0, 150632 0, 150633 0, 150634 0, 150635 0, 150636 0, 150637 0, 150638 0, 150639 0, 150640 0, 150641 0, 150642 0, 150643 0, 150644 0, 150645 0, 150646 0, 150647 0, 150648 0, 150649 0, 150650 0, 150651 0, 150652 0, 150653 0, 150654 0, 150655 0, 150656 0, 150657 0, 150658 0, 150659 0, 150660 0, 150661 0, 150662 0, 150663 0, 150664 0, 150665 0, 150666 0, 150667 0, 150668 0, 150669 0, 150670 0, 150671 0, 150672 0, 150673 0, 150674 0, 150675 0, 150676 0, 150677 0, 150678 0, 150679 0, 150680 0, 150681 0, 150682 0, 150683 0, 150684 0, 150685 0, 150686 0, 150687 0, 150688 0, 150689 0, 150690 0, 150691 0, 150692 0, 150693 0, 150694 0, 150695 0, 150696 0, 150697 0, 150698 0, 150699 0, 150700 0, 150701 0, 150702 0, 150703 0, 150704 0, 150705 0, 150706 0, 150707 0, 150708 0, 150709 0, 150710 0, 150711 0, 150712 0, 150713 0, 150714 0, 150715 0, 150716 0, 150717 0, 150718 0, 150719 0, 150720 0, 150721 0, 150722 0, 150723 0, 150724 0, 150725 0, 150726 0, 150727 0, 150728 0, 150729 0, 150730 0, 150731 0, 150732 0, 150733 0, 150734 0, 150735 0, 150736 0, 150737 0, 150738 0, 150739 0, 150740 0, 150741 0, 150742 0, 150743 0, 150744 0, 150745 0, 150746 0, 150747 0, 150748 0, 150749 0, 150750 0, 150751 0, 150752 0, 150753 0, 150754 0, 150755 0, 150756 0, 150757 0, 150758 0, 150759 0, 150760 0, 150761 0, 150762 0, 150763 0, 150764 0, 150765 0, 150766 0, 150767 0, 150768 0, 150769 0, 150770 0, 150771 0, 150772 0, 150773 0, 150774 0, 150775 0, 150776 Implicit_Field_set, 150777 Implicit_Field_set, 150778 Implicit_Field_set, 150779 Implicit_Field_set, 150780 Implicit_Field_set, 150781 Implicit_Field_set, 150782 Implicit_Field_set, 150783 Implicit_Field_set 150784}; 150785 150786static xtensa_get_field_fn 150787Slot_llr_slot2_get_field_fns[] = { 150788 Field_t_Slot_llr_slot2_get, 150789 0, 150790 0, 150791 0, 150792 0, 150793 Field_s_Slot_llr_slot2_get, 150794 0, 150795 0, 150796 0, 150797 0, 150798 0, 150799 0, 150800 0, 150801 0, 150802 Field_r_Slot_llr_slot2_get, 150803 0, 150804 0, 150805 0, 150806 0, 150807 0, 150808 0, 150809 0, 150810 0, 150811 0, 150812 0, 150813 0, 150814 0, 150815 0, 150816 0, 150817 0, 150818 0, 150819 0, 150820 0, 150821 0, 150822 0, 150823 0, 150824 0, 150825 0, 150826 0, 150827 0, 150828 0, 150829 0, 150830 0, 150831 0, 150832 0, 150833 0, 150834 0, 150835 0, 150836 0, 150837 Field_dsp340050b49a6c_fld2029_Slot_llr_slot2_get, 150838 Field_dsp340050b49a6c_fld2030_Slot_llr_slot2_get, 150839 Field_dsp340050b49a6c_fld2032_Slot_llr_slot2_get, 150840 0, 150841 0, 150842 0, 150843 0, 150844 0, 150845 0, 150846 0, 150847 0, 150848 0, 150849 Field_dsp340050b49a6c_fld2044_Slot_llr_slot2_get, 150850 Field_dsp340050b49a6c_fld2045_Slot_llr_slot2_get, 150851 Field_dsp340050b49a6c_fld2046_Slot_llr_slot2_get, 150852 Field_dsp340050b49a6c_fld2047_Slot_llr_slot2_get, 150853 0, 150854 Field_dsp340050b49a6c_fld2049_Slot_llr_slot2_get, 150855 Field_dsp340050b49a6c_fld2050_Slot_llr_slot2_get, 150856 Field_dsp340050b49a6c_fld2051_Slot_llr_slot2_get, 150857 Field_dsp340050b49a6c_fld2052_Slot_llr_slot2_get, 150858 0, 150859 0, 150860 0, 150861 Field_dsp340050b49a6c_fld2056_Slot_llr_slot2_get, 150862 0, 150863 0, 150864 0, 150865 0, 150866 0, 150867 0, 150868 0, 150869 0, 150870 0, 150871 0, 150872 0, 150873 0, 150874 0, 150875 0, 150876 0, 150877 0, 150878 0, 150879 0, 150880 0, 150881 0, 150882 0, 150883 0, 150884 0, 150885 0, 150886 0, 150887 0, 150888 0, 150889 0, 150890 0, 150891 0, 150892 0, 150893 0, 150894 0, 150895 0, 150896 0, 150897 0, 150898 0, 150899 0, 150900 0, 150901 0, 150902 0, 150903 0, 150904 0, 150905 0, 150906 0, 150907 0, 150908 0, 150909 0, 150910 0, 150911 0, 150912 0, 150913 0, 150914 0, 150915 0, 150916 0, 150917 0, 150918 0, 150919 0, 150920 0, 150921 0, 150922 0, 150923 0, 150924 0, 150925 0, 150926 0, 150927 0, 150928 0, 150929 0, 150930 0, 150931 0, 150932 0, 150933 0, 150934 0, 150935 0, 150936 0, 150937 0, 150938 0, 150939 0, 150940 0, 150941 0, 150942 0, 150943 0, 150944 0, 150945 0, 150946 0, 150947 0, 150948 0, 150949 0, 150950 0, 150951 0, 150952 0, 150953 0, 150954 0, 150955 0, 150956 0, 150957 0, 150958 0, 150959 0, 150960 0, 150961 0, 150962 0, 150963 0, 150964 0, 150965 0, 150966 0, 150967 0, 150968 0, 150969 0, 150970 0, 150971 0, 150972 0, 150973 0, 150974 0, 150975 0, 150976 0, 150977 0, 150978 0, 150979 0, 150980 0, 150981 0, 150982 0, 150983 0, 150984 0, 150985 0, 150986 0, 150987 0, 150988 0, 150989 0, 150990 0, 150991 0, 150992 0, 150993 0, 150994 0, 150995 0, 150996 0, 150997 0, 150998 0, 150999 0, 151000 0, 151001 0, 151002 0, 151003 0, 151004 0, 151005 0, 151006 0, 151007 0, 151008 0, 151009 0, 151010 0, 151011 0, 151012 0, 151013 0, 151014 0, 151015 0, 151016 0, 151017 0, 151018 0, 151019 0, 151020 0, 151021 0, 151022 0, 151023 0, 151024 0, 151025 0, 151026 0, 151027 0, 151028 0, 151029 0, 151030 0, 151031 0, 151032 0, 151033 0, 151034 0, 151035 0, 151036 0, 151037 0, 151038 0, 151039 0, 151040 0, 151041 0, 151042 0, 151043 0, 151044 0, 151045 0, 151046 0, 151047 0, 151048 0, 151049 0, 151050 0, 151051 0, 151052 0, 151053 0, 151054 0, 151055 0, 151056 Field_dsp340050b49a6c_fld2025_Slot_llr_slot2_get, 151057 Field_dsp340050b49a6c_fld2027_Slot_llr_slot2_get, 151058 0, 151059 0, 151060 0, 151061 0, 151062 0, 151063 0, 151064 0, 151065 0, 151066 0, 151067 0, 151068 0, 151069 0, 151070 0, 151071 0, 151072 0, 151073 0, 151074 0, 151075 0, 151076 0, 151077 0, 151078 0, 151079 0, 151080 0, 151081 0, 151082 0, 151083 0, 151084 0, 151085 0, 151086 0, 151087 0, 151088 0, 151089 0, 151090 0, 151091 0, 151092 0, 151093 0, 151094 0, 151095 0, 151096 0, 151097 0, 151098 0, 151099 0, 151100 0, 151101 0, 151102 0, 151103 0, 151104 0, 151105 0, 151106 0, 151107 0, 151108 0, 151109 0, 151110 0, 151111 0, 151112 0, 151113 0, 151114 0, 151115 0, 151116 0, 151117 0, 151118 0, 151119 0, 151120 0, 151121 0, 151122 0, 151123 0, 151124 0, 151125 0, 151126 0, 151127 0, 151128 0, 151129 0, 151130 0, 151131 0, 151132 0, 151133 0, 151134 0, 151135 0, 151136 0, 151137 0, 151138 0, 151139 0, 151140 0, 151141 0, 151142 0, 151143 0, 151144 0, 151145 0, 151146 0, 151147 0, 151148 0, 151149 0, 151150 0, 151151 0, 151152 0, 151153 0, 151154 0, 151155 0, 151156 0, 151157 0, 151158 0, 151159 0, 151160 0, 151161 0, 151162 0, 151163 0, 151164 0, 151165 0, 151166 0, 151167 0, 151168 0, 151169 0, 151170 0, 151171 0, 151172 0, 151173 0, 151174 0, 151175 0, 151176 0, 151177 0, 151178 0, 151179 0, 151180 0, 151181 0, 151182 0, 151183 0, 151184 0, 151185 0, 151186 0, 151187 0, 151188 0, 151189 0, 151190 0, 151191 0, 151192 0, 151193 0, 151194 0, 151195 0, 151196 0, 151197 0, 151198 0, 151199 0, 151200 0, 151201 0, 151202 0, 151203 0, 151204 0, 151205 0, 151206 0, 151207 0, 151208 0, 151209 0, 151210 0, 151211 0, 151212 0, 151213 0, 151214 0, 151215 0, 151216 0, 151217 0, 151218 0, 151219 0, 151220 0, 151221 0, 151222 0, 151223 0, 151224 0, 151225 0, 151226 0, 151227 0, 151228 0, 151229 0, 151230 0, 151231 0, 151232 0, 151233 0, 151234 0, 151235 0, 151236 0, 151237 0, 151238 0, 151239 0, 151240 0, 151241 0, 151242 0, 151243 0, 151244 0, 151245 0, 151246 0, 151247 0, 151248 0, 151249 0, 151250 0, 151251 0, 151252 0, 151253 0, 151254 0, 151255 0, 151256 0, 151257 0, 151258 0, 151259 0, 151260 0, 151261 0, 151262 0, 151263 0, 151264 0, 151265 0, 151266 0, 151267 0, 151268 0, 151269 0, 151270 0, 151271 0, 151272 0, 151273 0, 151274 0, 151275 0, 151276 0, 151277 0, 151278 0, 151279 0, 151280 0, 151281 0, 151282 0, 151283 0, 151284 0, 151285 0, 151286 0, 151287 0, 151288 0, 151289 0, 151290 0, 151291 0, 151292 0, 151293 0, 151294 0, 151295 0, 151296 0, 151297 0, 151298 0, 151299 0, 151300 0, 151301 0, 151302 0, 151303 0, 151304 0, 151305 0, 151306 0, 151307 0, 151308 0, 151309 0, 151310 0, 151311 0, 151312 0, 151313 0, 151314 0, 151315 0, 151316 0, 151317 0, 151318 0, 151319 0, 151320 0, 151321 0, 151322 0, 151323 0, 151324 0, 151325 0, 151326 0, 151327 0, 151328 0, 151329 0, 151330 0, 151331 0, 151332 0, 151333 0, 151334 0, 151335 0, 151336 0, 151337 0, 151338 0, 151339 0, 151340 0, 151341 0, 151342 0, 151343 0, 151344 0, 151345 0, 151346 0, 151347 0, 151348 0, 151349 0, 151350 0, 151351 0, 151352 0, 151353 0, 151354 0, 151355 0, 151356 0, 151357 0, 151358 0, 151359 0, 151360 0, 151361 0, 151362 0, 151363 0, 151364 0, 151365 0, 151366 0, 151367 0, 151368 0, 151369 0, 151370 0, 151371 0, 151372 0, 151373 0, 151374 0, 151375 0, 151376 0, 151377 0, 151378 0, 151379 0, 151380 0, 151381 0, 151382 0, 151383 0, 151384 0, 151385 0, 151386 0, 151387 0, 151388 0, 151389 0, 151390 0, 151391 0, 151392 0, 151393 0, 151394 0, 151395 0, 151396 0, 151397 0, 151398 0, 151399 0, 151400 0, 151401 0, 151402 0, 151403 0, 151404 0, 151405 0, 151406 0, 151407 0, 151408 0, 151409 0, 151410 0, 151411 0, 151412 0, 151413 0, 151414 0, 151415 0, 151416 0, 151417 0, 151418 0, 151419 0, 151420 0, 151421 0, 151422 0, 151423 0, 151424 0, 151425 0, 151426 0, 151427 0, 151428 0, 151429 0, 151430 0, 151431 0, 151432 0, 151433 0, 151434 0, 151435 0, 151436 0, 151437 0, 151438 0, 151439 0, 151440 0, 151441 0, 151442 0, 151443 0, 151444 0, 151445 0, 151446 0, 151447 0, 151448 0, 151449 0, 151450 0, 151451 0, 151452 0, 151453 0, 151454 0, 151455 0, 151456 0, 151457 0, 151458 0, 151459 0, 151460 0, 151461 0, 151462 0, 151463 0, 151464 0, 151465 0, 151466 0, 151467 0, 151468 0, 151469 0, 151470 0, 151471 0, 151472 0, 151473 0, 151474 0, 151475 0, 151476 0, 151477 0, 151478 0, 151479 0, 151480 0, 151481 0, 151482 0, 151483 0, 151484 0, 151485 0, 151486 0, 151487 0, 151488 0, 151489 0, 151490 0, 151491 0, 151492 0, 151493 0, 151494 0, 151495 0, 151496 0, 151497 0, 151498 0, 151499 0, 151500 0, 151501 0, 151502 0, 151503 0, 151504 0, 151505 0, 151506 0, 151507 0, 151508 0, 151509 0, 151510 0, 151511 0, 151512 0, 151513 0, 151514 0, 151515 0, 151516 0, 151517 0, 151518 0, 151519 0, 151520 0, 151521 0, 151522 0, 151523 0, 151524 0, 151525 0, 151526 0, 151527 0, 151528 0, 151529 0, 151530 0, 151531 0, 151532 0, 151533 0, 151534 0, 151535 0, 151536 0, 151537 0, 151538 0, 151539 0, 151540 0, 151541 0, 151542 0, 151543 0, 151544 0, 151545 0, 151546 0, 151547 0, 151548 0, 151549 0, 151550 0, 151551 0, 151552 0, 151553 0, 151554 0, 151555 0, 151556 0, 151557 0, 151558 0, 151559 0, 151560 0, 151561 0, 151562 0, 151563 0, 151564 0, 151565 0, 151566 0, 151567 0, 151568 0, 151569 0, 151570 0, 151571 0, 151572 0, 151573 0, 151574 0, 151575 0, 151576 0, 151577 0, 151578 0, 151579 0, 151580 0, 151581 0, 151582 0, 151583 0, 151584 0, 151585 0, 151586 0, 151587 0, 151588 0, 151589 0, 151590 0, 151591 0, 151592 0, 151593 0, 151594 0, 151595 0, 151596 0, 151597 0, 151598 0, 151599 0, 151600 0, 151601 0, 151602 0, 151603 0, 151604 0, 151605 0, 151606 0, 151607 0, 151608 0, 151609 0, 151610 0, 151611 0, 151612 0, 151613 0, 151614 0, 151615 0, 151616 0, 151617 0, 151618 0, 151619 0, 151620 0, 151621 0, 151622 0, 151623 0, 151624 0, 151625 0, 151626 0, 151627 0, 151628 0, 151629 0, 151630 0, 151631 0, 151632 0, 151633 0, 151634 0, 151635 0, 151636 0, 151637 0, 151638 0, 151639 0, 151640 0, 151641 0, 151642 0, 151643 0, 151644 0, 151645 0, 151646 0, 151647 0, 151648 0, 151649 0, 151650 0, 151651 0, 151652 0, 151653 0, 151654 0, 151655 0, 151656 0, 151657 0, 151658 0, 151659 0, 151660 0, 151661 0, 151662 0, 151663 0, 151664 0, 151665 0, 151666 0, 151667 0, 151668 0, 151669 0, 151670 0, 151671 0, 151672 0, 151673 0, 151674 0, 151675 0, 151676 0, 151677 0, 151678 0, 151679 0, 151680 0, 151681 0, 151682 0, 151683 0, 151684 0, 151685 0, 151686 0, 151687 0, 151688 0, 151689 0, 151690 0, 151691 0, 151692 0, 151693 0, 151694 0, 151695 0, 151696 0, 151697 0, 151698 0, 151699 0, 151700 0, 151701 0, 151702 0, 151703 0, 151704 0, 151705 0, 151706 0, 151707 0, 151708 0, 151709 0, 151710 0, 151711 0, 151712 0, 151713 0, 151714 0, 151715 0, 151716 0, 151717 0, 151718 0, 151719 0, 151720 0, 151721 0, 151722 0, 151723 0, 151724 0, 151725 0, 151726 0, 151727 0, 151728 0, 151729 0, 151730 0, 151731 0, 151732 0, 151733 0, 151734 0, 151735 0, 151736 0, 151737 0, 151738 0, 151739 0, 151740 0, 151741 0, 151742 0, 151743 0, 151744 0, 151745 0, 151746 0, 151747 0, 151748 0, 151749 0, 151750 0, 151751 0, 151752 0, 151753 0, 151754 0, 151755 0, 151756 0, 151757 0, 151758 0, 151759 0, 151760 0, 151761 0, 151762 0, 151763 0, 151764 0, 151765 0, 151766 0, 151767 0, 151768 0, 151769 0, 151770 0, 151771 0, 151772 0, 151773 0, 151774 0, 151775 0, 151776 0, 151777 0, 151778 0, 151779 0, 151780 0, 151781 0, 151782 0, 151783 0, 151784 0, 151785 0, 151786 0, 151787 0, 151788 0, 151789 0, 151790 0, 151791 0, 151792 0, 151793 0, 151794 0, 151795 0, 151796 0, 151797 0, 151798 0, 151799 0, 151800 0, 151801 0, 151802 0, 151803 0, 151804 0, 151805 0, 151806 0, 151807 0, 151808 0, 151809 0, 151810 0, 151811 0, 151812 0, 151813 0, 151814 0, 151815 0, 151816 0, 151817 0, 151818 0, 151819 0, 151820 0, 151821 0, 151822 0, 151823 0, 151824 0, 151825 0, 151826 0, 151827 0, 151828 0, 151829 0, 151830 0, 151831 0, 151832 0, 151833 0, 151834 0, 151835 0, 151836 0, 151837 0, 151838 0, 151839 0, 151840 0, 151841 0, 151842 0, 151843 0, 151844 0, 151845 0, 151846 0, 151847 0, 151848 0, 151849 0, 151850 0, 151851 0, 151852 0, 151853 0, 151854 0, 151855 0, 151856 0, 151857 0, 151858 0, 151859 0, 151860 0, 151861 0, 151862 0, 151863 0, 151864 0, 151865 0, 151866 0, 151867 0, 151868 0, 151869 0, 151870 0, 151871 0, 151872 0, 151873 0, 151874 0, 151875 0, 151876 0, 151877 0, 151878 0, 151879 0, 151880 0, 151881 0, 151882 0, 151883 0, 151884 0, 151885 0, 151886 0, 151887 0, 151888 0, 151889 0, 151890 0, 151891 0, 151892 0, 151893 0, 151894 0, 151895 0, 151896 0, 151897 0, 151898 0, 151899 0, 151900 0, 151901 0, 151902 0, 151903 0, 151904 0, 151905 0, 151906 0, 151907 0, 151908 0, 151909 0, 151910 0, 151911 0, 151912 0, 151913 0, 151914 0, 151915 0, 151916 0, 151917 0, 151918 0, 151919 0, 151920 0, 151921 0, 151922 0, 151923 0, 151924 0, 151925 0, 151926 0, 151927 0, 151928 0, 151929 0, 151930 0, 151931 0, 151932 0, 151933 0, 151934 0, 151935 0, 151936 0, 151937 0, 151938 0, 151939 0, 151940 0, 151941 0, 151942 0, 151943 0, 151944 0, 151945 0, 151946 0, 151947 0, 151948 0, 151949 0, 151950 0, 151951 0, 151952 0, 151953 0, 151954 0, 151955 0, 151956 0, 151957 0, 151958 0, 151959 0, 151960 0, 151961 0, 151962 0, 151963 0, 151964 0, 151965 0, 151966 0, 151967 0, 151968 0, 151969 0, 151970 0, 151971 0, 151972 0, 151973 0, 151974 0, 151975 0, 151976 0, 151977 0, 151978 0, 151979 0, 151980 0, 151981 0, 151982 0, 151983 0, 151984 0, 151985 0, 151986 0, 151987 0, 151988 0, 151989 0, 151990 0, 151991 0, 151992 0, 151993 0, 151994 0, 151995 0, 151996 0, 151997 0, 151998 0, 151999 0, 152000 0, 152001 0, 152002 0, 152003 0, 152004 0, 152005 0, 152006 0, 152007 0, 152008 0, 152009 0, 152010 0, 152011 0, 152012 0, 152013 0, 152014 0, 152015 0, 152016 0, 152017 0, 152018 0, 152019 0, 152020 0, 152021 0, 152022 0, 152023 0, 152024 0, 152025 0, 152026 0, 152027 0, 152028 0, 152029 0, 152030 0, 152031 Field_op0_s18_Slot_llr_slot2_get, 152032 Field_dsp340050b49a6c_fld2074_Slot_llr_slot2_get, 152033 Field_dsp340050b49a6c_fld3191llr_slot2_Slot_llr_slot2_get, 152034 Field_dsp340050b49a6c_fld3192llr_slot2_Slot_llr_slot2_get, 152035 Field_dsp340050b49a6c_fld3193llr_slot2_Slot_llr_slot2_get, 152036 Field_dsp340050b49a6c_fld3194llr_slot2_Slot_llr_slot2_get, 152037 Field_dsp340050b49a6c_fld3195llr_slot2_Slot_llr_slot2_get, 152038 Field_dsp340050b49a6c_fld3196llr_slot2_Slot_llr_slot2_get, 152039 Field_dsp340050b49a6c_fld3197llr_slot2_Slot_llr_slot2_get, 152040 Field_dsp340050b49a6c_fld3198llr_slot2_Slot_llr_slot2_get, 152041 Field_dsp340050b49a6c_fld3199llr_slot2_Slot_llr_slot2_get, 152042 Field_dsp340050b49a6c_fld3200llr_slot2_Slot_llr_slot2_get, 152043 Field_dsp340050b49a6c_fld3201llr_slot2_Slot_llr_slot2_get, 152044 Field_dsp340050b49a6c_fld3202llr_slot2_Slot_llr_slot2_get, 152045 Field_dsp340050b49a6c_fld3203llr_slot2_Slot_llr_slot2_get, 152046 Field_dsp340050b49a6c_fld3204llr_slot2_Slot_llr_slot2_get, 152047 Field_dsp340050b49a6c_fld3205_Slot_llr_slot2_get, 152048 Field_dsp340050b49a6c_fld3206_Slot_llr_slot2_get, 152049 Field_dsp340050b49a6c_fld3207llr_slot2_Slot_llr_slot2_get, 152050 Field_dsp340050b49a6c_fld3208llr_slot2_Slot_llr_slot2_get, 152051 Field_dsp340050b49a6c_fld3210llr_slot2_Slot_llr_slot2_get, 152052 Field_dsp340050b49a6c_fld3212_Slot_llr_slot2_get, 152053 Field_dsp340050b49a6c_fld3213llr_slot2_Slot_llr_slot2_get, 152054 Field_dsp340050b49a6c_fld3214_Slot_llr_slot2_get, 152055 Field_dsp340050b49a6c_fld3215llr_slot2_Slot_llr_slot2_get, 152056 Field_dsp340050b49a6c_fld3216llr_slot2_Slot_llr_slot2_get, 152057 Field_dsp340050b49a6c_fld3217_Slot_llr_slot2_get, 152058 Field_dsp340050b49a6c_fld3218llr_slot2_Slot_llr_slot2_get, 152059 Field_dsp340050b49a6c_fld3220llr_slot2_Slot_llr_slot2_get, 152060 Field_dsp340050b49a6c_fld3221llr_slot2_Slot_llr_slot2_get, 152061 Field_dsp340050b49a6c_fld3222llr_slot2_Slot_llr_slot2_get, 152062 Field_dsp340050b49a6c_fld3224llr_slot2_Slot_llr_slot2_get, 152063 Field_dsp340050b49a6c_fld3225_Slot_llr_slot2_get, 152064 Field_dsp340050b49a6c_fld3226llr_slot2_Slot_llr_slot2_get, 152065 Field_dsp340050b49a6c_fld3228llr_slot2_Slot_llr_slot2_get, 152066 Field_dsp340050b49a6c_fld3230_Slot_llr_slot2_get, 152067 Field_dsp340050b49a6c_fld3231llr_slot2_Slot_llr_slot2_get, 152068 Field_dsp340050b49a6c_fld3232llr_slot2_Slot_llr_slot2_get, 152069 Field_dsp340050b49a6c_fld3233_Slot_llr_slot2_get, 152070 Field_dsp340050b49a6c_fld3234llr_slot2_Slot_llr_slot2_get, 152071 Field_dsp340050b49a6c_fld3235llr_slot2_Slot_llr_slot2_get, 152072 Field_dsp340050b49a6c_fld3236_Slot_llr_slot2_get, 152073 Field_dsp340050b49a6c_fld3237llr_slot2_Slot_llr_slot2_get, 152074 Field_dsp340050b49a6c_fld3238llr_slot2_Slot_llr_slot2_get, 152075 Field_dsp340050b49a6c_fld3240llr_slot2_Slot_llr_slot2_get, 152076 Field_dsp340050b49a6c_fld3241llr_slot2_Slot_llr_slot2_get, 152077 Field_dsp340050b49a6c_fld3242llr_slot2_Slot_llr_slot2_get, 152078 Field_dsp340050b49a6c_fld3243llr_slot2_Slot_llr_slot2_get, 152079 Field_dsp340050b49a6c_fld3244llr_slot2_Slot_llr_slot2_get, 152080 Field_dsp340050b49a6c_fld3245llr_slot2_Slot_llr_slot2_get, 152081 Field_dsp340050b49a6c_fld3246_Slot_llr_slot2_get, 152082 Field_dsp340050b49a6c_fld3247llr_slot2_Slot_llr_slot2_get, 152083 Field_dsp340050b49a6c_fld3843llr_slot2_Slot_llr_slot2_get, 152084 Field_dsp340050b49a6c_fld3844_Slot_llr_slot2_get, 152085 Field_dsp340050b49a6c_fld3845llr_slot2_Slot_llr_slot2_get, 152086 Field_dsp340050b49a6c_fld3847llr_slot2_Slot_llr_slot2_get, 152087 Field_dsp340050b49a6c_fld3848llr_slot2_Slot_llr_slot2_get, 152088 Field_dsp340050b49a6c_fld3849llr_slot2_Slot_llr_slot2_get, 152089 Field_dsp340050b49a6c_fld3850llr_slot2_Slot_llr_slot2_get, 152090 Field_dsp340050b49a6c_fld3851llr_slot2_Slot_llr_slot2_get, 152091 Field_dsp340050b49a6c_fld3853llr_slot2_Slot_llr_slot2_get, 152092 Field_dsp340050b49a6c_fld3855llr_slot2_Slot_llr_slot2_get, 152093 Field_dsp340050b49a6c_fld3856llr_slot2_Slot_llr_slot2_get, 152094 Field_dsp340050b49a6c_fld3857llr_slot2_Slot_llr_slot2_get, 152095 Field_dsp340050b49a6c_fld3859llr_slot2_Slot_llr_slot2_get, 152096 Field_dsp340050b49a6c_fld3860llr_slot2_Slot_llr_slot2_get, 152097 Field_dsp340050b49a6c_fld3861llr_slot2_Slot_llr_slot2_get, 152098 Field_dsp340050b49a6c_fld3862_Slot_llr_slot2_get, 152099 Field_dsp340050b49a6c_fld3863llr_slot2_Slot_llr_slot2_get, 152100 Field_dsp340050b49a6c_fld3864llr_slot2_Slot_llr_slot2_get, 152101 Field_dsp340050b49a6c_fld3865llr_slot2_Slot_llr_slot2_get, 152102 Field_dsp340050b49a6c_fld3866llr_slot2_Slot_llr_slot2_get, 152103 Field_dsp340050b49a6c_fld3867llr_slot2_Slot_llr_slot2_get, 152104 Field_dsp340050b49a6c_fld3868_Slot_llr_slot2_get, 152105 0, 152106 0, 152107 0, 152108 0, 152109 0, 152110 0, 152111 0, 152112 0, 152113 0, 152114 0, 152115 0, 152116 0, 152117 0, 152118 0, 152119 0, 152120 0, 152121 0, 152122 0, 152123 0, 152124 0, 152125 0, 152126 0, 152127 0, 152128 0, 152129 0, 152130 0, 152131 0, 152132 0, 152133 0, 152134 0, 152135 0, 152136 0, 152137 0, 152138 0, 152139 0, 152140 0, 152141 0, 152142 0, 152143 0, 152144 0, 152145 0, 152146 0, 152147 0, 152148 0, 152149 0, 152150 0, 152151 0, 152152 0, 152153 0, 152154 0, 152155 0, 152156 0, 152157 0, 152158 0, 152159 0, 152160 0, 152161 0, 152162 0, 152163 0, 152164 0, 152165 0, 152166 0, 152167 0, 152168 0, 152169 0, 152170 0, 152171 0, 152172 0, 152173 0, 152174 0, 152175 0, 152176 0, 152177 0, 152178 0, 152179 0, 152180 0, 152181 0, 152182 0, 152183 0, 152184 0, 152185 0, 152186 0, 152187 0, 152188 0, 152189 0, 152190 0, 152191 0, 152192 0, 152193 0, 152194 0, 152195 0, 152196 0, 152197 0, 152198 0, 152199 0, 152200 0, 152201 0, 152202 0, 152203 0, 152204 0, 152205 0, 152206 0, 152207 0, 152208 0, 152209 0, 152210 0, 152211 0, 152212 0, 152213 0, 152214 0, 152215 0, 152216 0, 152217 0, 152218 0, 152219 0, 152220 0, 152221 0, 152222 0, 152223 0, 152224 0, 152225 0, 152226 0, 152227 0, 152228 0, 152229 0, 152230 0, 152231 0, 152232 0, 152233 0, 152234 0, 152235 0, 152236 0, 152237 0, 152238 0, 152239 0, 152240 0, 152241 0, 152242 0, 152243 0, 152244 0, 152245 0, 152246 0, 152247 0, 152248 0, 152249 0, 152250 0, 152251 0, 152252 0, 152253 0, 152254 0, 152255 0, 152256 0, 152257 0, 152258 0, 152259 0, 152260 0, 152261 0, 152262 0, 152263 0, 152264 0, 152265 0, 152266 0, 152267 0, 152268 0, 152269 0, 152270 0, 152271 0, 152272 0, 152273 0, 152274 0, 152275 0, 152276 0, 152277 0, 152278 0, 152279 0, 152280 0, 152281 0, 152282 0, 152283 0, 152284 0, 152285 0, 152286 0, 152287 0, 152288 0, 152289 0, 152290 0, 152291 0, 152292 0, 152293 0, 152294 0, 152295 0, 152296 0, 152297 0, 152298 0, 152299 0, 152300 0, 152301 0, 152302 0, 152303 0, 152304 0, 152305 0, 152306 0, 152307 0, 152308 0, 152309 0, 152310 0, 152311 0, 152312 0, 152313 0, 152314 0, 152315 0, 152316 0, 152317 0, 152318 0, 152319 0, 152320 0, 152321 0, 152322 0, 152323 0, 152324 0, 152325 0, 152326 0, 152327 0, 152328 0, 152329 0, 152330 0, 152331 0, 152332 0, 152333 0, 152334 0, 152335 0, 152336 0, 152337 0, 152338 0, 152339 0, 152340 0, 152341 0, 152342 0, 152343 0, 152344 0, 152345 0, 152346 0, 152347 0, 152348 0, 152349 0, 152350 0, 152351 0, 152352 0, 152353 0, 152354 0, 152355 0, 152356 0, 152357 0, 152358 0, 152359 0, 152360 0, 152361 0, 152362 0, 152363 0, 152364 0, 152365 0, 152366 0, 152367 0, 152368 0, 152369 0, 152370 0, 152371 0, 152372 0, 152373 0, 152374 0, 152375 0, 152376 0, 152377 0, 152378 0, 152379 0, 152380 0, 152381 0, 152382 0, 152383 0, 152384 0, 152385 0, 152386 0, 152387 0, 152388 0, 152389 0, 152390 0, 152391 0, 152392 0, 152393 0, 152394 0, 152395 0, 152396 0, 152397 0, 152398 0, 152399 0, 152400 0, 152401 0, 152402 0, 152403 0, 152404 0, 152405 0, 152406 0, 152407 0, 152408 0, 152409 0, 152410 0, 152411 0, 152412 0, 152413 0, 152414 0, 152415 0, 152416 0, 152417 0, 152418 0, 152419 0, 152420 0, 152421 0, 152422 0, 152423 0, 152424 0, 152425 0, 152426 0, 152427 0, 152428 0, 152429 0, 152430 0, 152431 0, 152432 0, 152433 0, 152434 0, 152435 0, 152436 0, 152437 0, 152438 0, 152439 0, 152440 0, 152441 0, 152442 0, 152443 0, 152444 0, 152445 0, 152446 0, 152447 0, 152448 0, 152449 0, 152450 0, 152451 0, 152452 0, 152453 0, 152454 0, 152455 0, 152456 0, 152457 0, 152458 0, 152459 0, 152460 0, 152461 0, 152462 0, 152463 0, 152464 0, 152465 0, 152466 0, 152467 0, 152468 0, 152469 0, 152470 0, 152471 0, 152472 0, 152473 0, 152474 0, 152475 0, 152476 0, 152477 0, 152478 0, 152479 0, 152480 0, 152481 0, 152482 0, 152483 0, 152484 0, 152485 0, 152486 0, 152487 0, 152488 0, 152489 0, 152490 0, 152491 0, 152492 0, 152493 0, 152494 0, 152495 0, 152496 0, 152497 0, 152498 0, 152499 0, 152500 0, 152501 0, 152502 0, 152503 0, 152504 0, 152505 0, 152506 0, 152507 0, 152508 0, 152509 0, 152510 0, 152511 0, 152512 0, 152513 Implicit_Field_ar0_get, 152514 Implicit_Field_ar4_get, 152515 Implicit_Field_ar8_get, 152516 Implicit_Field_ar12_get, 152517 Implicit_Field_bt16_get, 152518 Implicit_Field_bs16_get, 152519 Implicit_Field_br16_get, 152520 Implicit_Field_brall_get 152521}; 152522 152523static xtensa_set_field_fn 152524Slot_llr_slot2_set_field_fns[] = { 152525 Field_t_Slot_llr_slot2_set, 152526 0, 152527 0, 152528 0, 152529 0, 152530 Field_s_Slot_llr_slot2_set, 152531 0, 152532 0, 152533 0, 152534 0, 152535 0, 152536 0, 152537 0, 152538 0, 152539 Field_r_Slot_llr_slot2_set, 152540 0, 152541 0, 152542 0, 152543 0, 152544 0, 152545 0, 152546 0, 152547 0, 152548 0, 152549 0, 152550 0, 152551 0, 152552 0, 152553 0, 152554 0, 152555 0, 152556 0, 152557 0, 152558 0, 152559 0, 152560 0, 152561 0, 152562 0, 152563 0, 152564 0, 152565 0, 152566 0, 152567 0, 152568 0, 152569 0, 152570 0, 152571 0, 152572 0, 152573 0, 152574 Field_dsp340050b49a6c_fld2029_Slot_llr_slot2_set, 152575 Field_dsp340050b49a6c_fld2030_Slot_llr_slot2_set, 152576 Field_dsp340050b49a6c_fld2032_Slot_llr_slot2_set, 152577 0, 152578 0, 152579 0, 152580 0, 152581 0, 152582 0, 152583 0, 152584 0, 152585 0, 152586 Field_dsp340050b49a6c_fld2044_Slot_llr_slot2_set, 152587 Field_dsp340050b49a6c_fld2045_Slot_llr_slot2_set, 152588 Field_dsp340050b49a6c_fld2046_Slot_llr_slot2_set, 152589 Field_dsp340050b49a6c_fld2047_Slot_llr_slot2_set, 152590 0, 152591 Field_dsp340050b49a6c_fld2049_Slot_llr_slot2_set, 152592 Field_dsp340050b49a6c_fld2050_Slot_llr_slot2_set, 152593 Field_dsp340050b49a6c_fld2051_Slot_llr_slot2_set, 152594 Field_dsp340050b49a6c_fld2052_Slot_llr_slot2_set, 152595 0, 152596 0, 152597 0, 152598 Field_dsp340050b49a6c_fld2056_Slot_llr_slot2_set, 152599 0, 152600 0, 152601 0, 152602 0, 152603 0, 152604 0, 152605 0, 152606 0, 152607 0, 152608 0, 152609 0, 152610 0, 152611 0, 152612 0, 152613 0, 152614 0, 152615 0, 152616 0, 152617 0, 152618 0, 152619 0, 152620 0, 152621 0, 152622 0, 152623 0, 152624 0, 152625 0, 152626 0, 152627 0, 152628 0, 152629 0, 152630 0, 152631 0, 152632 0, 152633 0, 152634 0, 152635 0, 152636 0, 152637 0, 152638 0, 152639 0, 152640 0, 152641 0, 152642 0, 152643 0, 152644 0, 152645 0, 152646 0, 152647 0, 152648 0, 152649 0, 152650 0, 152651 0, 152652 0, 152653 0, 152654 0, 152655 0, 152656 0, 152657 0, 152658 0, 152659 0, 152660 0, 152661 0, 152662 0, 152663 0, 152664 0, 152665 0, 152666 0, 152667 0, 152668 0, 152669 0, 152670 0, 152671 0, 152672 0, 152673 0, 152674 0, 152675 0, 152676 0, 152677 0, 152678 0, 152679 0, 152680 0, 152681 0, 152682 0, 152683 0, 152684 0, 152685 0, 152686 0, 152687 0, 152688 0, 152689 0, 152690 0, 152691 0, 152692 0, 152693 0, 152694 0, 152695 0, 152696 0, 152697 0, 152698 0, 152699 0, 152700 0, 152701 0, 152702 0, 152703 0, 152704 0, 152705 0, 152706 0, 152707 0, 152708 0, 152709 0, 152710 0, 152711 0, 152712 0, 152713 0, 152714 0, 152715 0, 152716 0, 152717 0, 152718 0, 152719 0, 152720 0, 152721 0, 152722 0, 152723 0, 152724 0, 152725 0, 152726 0, 152727 0, 152728 0, 152729 0, 152730 0, 152731 0, 152732 0, 152733 0, 152734 0, 152735 0, 152736 0, 152737 0, 152738 0, 152739 0, 152740 0, 152741 0, 152742 0, 152743 0, 152744 0, 152745 0, 152746 0, 152747 0, 152748 0, 152749 0, 152750 0, 152751 0, 152752 0, 152753 0, 152754 0, 152755 0, 152756 0, 152757 0, 152758 0, 152759 0, 152760 0, 152761 0, 152762 0, 152763 0, 152764 0, 152765 0, 152766 0, 152767 0, 152768 0, 152769 0, 152770 0, 152771 0, 152772 0, 152773 0, 152774 0, 152775 0, 152776 0, 152777 0, 152778 0, 152779 0, 152780 0, 152781 0, 152782 0, 152783 0, 152784 0, 152785 0, 152786 0, 152787 0, 152788 0, 152789 0, 152790 0, 152791 0, 152792 0, 152793 Field_dsp340050b49a6c_fld2025_Slot_llr_slot2_set, 152794 Field_dsp340050b49a6c_fld2027_Slot_llr_slot2_set, 152795 0, 152796 0, 152797 0, 152798 0, 152799 0, 152800 0, 152801 0, 152802 0, 152803 0, 152804 0, 152805 0, 152806 0, 152807 0, 152808 0, 152809 0, 152810 0, 152811 0, 152812 0, 152813 0, 152814 0, 152815 0, 152816 0, 152817 0, 152818 0, 152819 0, 152820 0, 152821 0, 152822 0, 152823 0, 152824 0, 152825 0, 152826 0, 152827 0, 152828 0, 152829 0, 152830 0, 152831 0, 152832 0, 152833 0, 152834 0, 152835 0, 152836 0, 152837 0, 152838 0, 152839 0, 152840 0, 152841 0, 152842 0, 152843 0, 152844 0, 152845 0, 152846 0, 152847 0, 152848 0, 152849 0, 152850 0, 152851 0, 152852 0, 152853 0, 152854 0, 152855 0, 152856 0, 152857 0, 152858 0, 152859 0, 152860 0, 152861 0, 152862 0, 152863 0, 152864 0, 152865 0, 152866 0, 152867 0, 152868 0, 152869 0, 152870 0, 152871 0, 152872 0, 152873 0, 152874 0, 152875 0, 152876 0, 152877 0, 152878 0, 152879 0, 152880 0, 152881 0, 152882 0, 152883 0, 152884 0, 152885 0, 152886 0, 152887 0, 152888 0, 152889 0, 152890 0, 152891 0, 152892 0, 152893 0, 152894 0, 152895 0, 152896 0, 152897 0, 152898 0, 152899 0, 152900 0, 152901 0, 152902 0, 152903 0, 152904 0, 152905 0, 152906 0, 152907 0, 152908 0, 152909 0, 152910 0, 152911 0, 152912 0, 152913 0, 152914 0, 152915 0, 152916 0, 152917 0, 152918 0, 152919 0, 152920 0, 152921 0, 152922 0, 152923 0, 152924 0, 152925 0, 152926 0, 152927 0, 152928 0, 152929 0, 152930 0, 152931 0, 152932 0, 152933 0, 152934 0, 152935 0, 152936 0, 152937 0, 152938 0, 152939 0, 152940 0, 152941 0, 152942 0, 152943 0, 152944 0, 152945 0, 152946 0, 152947 0, 152948 0, 152949 0, 152950 0, 152951 0, 152952 0, 152953 0, 152954 0, 152955 0, 152956 0, 152957 0, 152958 0, 152959 0, 152960 0, 152961 0, 152962 0, 152963 0, 152964 0, 152965 0, 152966 0, 152967 0, 152968 0, 152969 0, 152970 0, 152971 0, 152972 0, 152973 0, 152974 0, 152975 0, 152976 0, 152977 0, 152978 0, 152979 0, 152980 0, 152981 0, 152982 0, 152983 0, 152984 0, 152985 0, 152986 0, 152987 0, 152988 0, 152989 0, 152990 0, 152991 0, 152992 0, 152993 0, 152994 0, 152995 0, 152996 0, 152997 0, 152998 0, 152999 0, 153000 0, 153001 0, 153002 0, 153003 0, 153004 0, 153005 0, 153006 0, 153007 0, 153008 0, 153009 0, 153010 0, 153011 0, 153012 0, 153013 0, 153014 0, 153015 0, 153016 0, 153017 0, 153018 0, 153019 0, 153020 0, 153021 0, 153022 0, 153023 0, 153024 0, 153025 0, 153026 0, 153027 0, 153028 0, 153029 0, 153030 0, 153031 0, 153032 0, 153033 0, 153034 0, 153035 0, 153036 0, 153037 0, 153038 0, 153039 0, 153040 0, 153041 0, 153042 0, 153043 0, 153044 0, 153045 0, 153046 0, 153047 0, 153048 0, 153049 0, 153050 0, 153051 0, 153052 0, 153053 0, 153054 0, 153055 0, 153056 0, 153057 0, 153058 0, 153059 0, 153060 0, 153061 0, 153062 0, 153063 0, 153064 0, 153065 0, 153066 0, 153067 0, 153068 0, 153069 0, 153070 0, 153071 0, 153072 0, 153073 0, 153074 0, 153075 0, 153076 0, 153077 0, 153078 0, 153079 0, 153080 0, 153081 0, 153082 0, 153083 0, 153084 0, 153085 0, 153086 0, 153087 0, 153088 0, 153089 0, 153090 0, 153091 0, 153092 0, 153093 0, 153094 0, 153095 0, 153096 0, 153097 0, 153098 0, 153099 0, 153100 0, 153101 0, 153102 0, 153103 0, 153104 0, 153105 0, 153106 0, 153107 0, 153108 0, 153109 0, 153110 0, 153111 0, 153112 0, 153113 0, 153114 0, 153115 0, 153116 0, 153117 0, 153118 0, 153119 0, 153120 0, 153121 0, 153122 0, 153123 0, 153124 0, 153125 0, 153126 0, 153127 0, 153128 0, 153129 0, 153130 0, 153131 0, 153132 0, 153133 0, 153134 0, 153135 0, 153136 0, 153137 0, 153138 0, 153139 0, 153140 0, 153141 0, 153142 0, 153143 0, 153144 0, 153145 0, 153146 0, 153147 0, 153148 0, 153149 0, 153150 0, 153151 0, 153152 0, 153153 0, 153154 0, 153155 0, 153156 0, 153157 0, 153158 0, 153159 0, 153160 0, 153161 0, 153162 0, 153163 0, 153164 0, 153165 0, 153166 0, 153167 0, 153168 0, 153169 0, 153170 0, 153171 0, 153172 0, 153173 0, 153174 0, 153175 0, 153176 0, 153177 0, 153178 0, 153179 0, 153180 0, 153181 0, 153182 0, 153183 0, 153184 0, 153185 0, 153186 0, 153187 0, 153188 0, 153189 0, 153190 0, 153191 0, 153192 0, 153193 0, 153194 0, 153195 0, 153196 0, 153197 0, 153198 0, 153199 0, 153200 0, 153201 0, 153202 0, 153203 0, 153204 0, 153205 0, 153206 0, 153207 0, 153208 0, 153209 0, 153210 0, 153211 0, 153212 0, 153213 0, 153214 0, 153215 0, 153216 0, 153217 0, 153218 0, 153219 0, 153220 0, 153221 0, 153222 0, 153223 0, 153224 0, 153225 0, 153226 0, 153227 0, 153228 0, 153229 0, 153230 0, 153231 0, 153232 0, 153233 0, 153234 0, 153235 0, 153236 0, 153237 0, 153238 0, 153239 0, 153240 0, 153241 0, 153242 0, 153243 0, 153244 0, 153245 0, 153246 0, 153247 0, 153248 0, 153249 0, 153250 0, 153251 0, 153252 0, 153253 0, 153254 0, 153255 0, 153256 0, 153257 0, 153258 0, 153259 0, 153260 0, 153261 0, 153262 0, 153263 0, 153264 0, 153265 0, 153266 0, 153267 0, 153268 0, 153269 0, 153270 0, 153271 0, 153272 0, 153273 0, 153274 0, 153275 0, 153276 0, 153277 0, 153278 0, 153279 0, 153280 0, 153281 0, 153282 0, 153283 0, 153284 0, 153285 0, 153286 0, 153287 0, 153288 0, 153289 0, 153290 0, 153291 0, 153292 0, 153293 0, 153294 0, 153295 0, 153296 0, 153297 0, 153298 0, 153299 0, 153300 0, 153301 0, 153302 0, 153303 0, 153304 0, 153305 0, 153306 0, 153307 0, 153308 0, 153309 0, 153310 0, 153311 0, 153312 0, 153313 0, 153314 0, 153315 0, 153316 0, 153317 0, 153318 0, 153319 0, 153320 0, 153321 0, 153322 0, 153323 0, 153324 0, 153325 0, 153326 0, 153327 0, 153328 0, 153329 0, 153330 0, 153331 0, 153332 0, 153333 0, 153334 0, 153335 0, 153336 0, 153337 0, 153338 0, 153339 0, 153340 0, 153341 0, 153342 0, 153343 0, 153344 0, 153345 0, 153346 0, 153347 0, 153348 0, 153349 0, 153350 0, 153351 0, 153352 0, 153353 0, 153354 0, 153355 0, 153356 0, 153357 0, 153358 0, 153359 0, 153360 0, 153361 0, 153362 0, 153363 0, 153364 0, 153365 0, 153366 0, 153367 0, 153368 0, 153369 0, 153370 0, 153371 0, 153372 0, 153373 0, 153374 0, 153375 0, 153376 0, 153377 0, 153378 0, 153379 0, 153380 0, 153381 0, 153382 0, 153383 0, 153384 0, 153385 0, 153386 0, 153387 0, 153388 0, 153389 0, 153390 0, 153391 0, 153392 0, 153393 0, 153394 0, 153395 0, 153396 0, 153397 0, 153398 0, 153399 0, 153400 0, 153401 0, 153402 0, 153403 0, 153404 0, 153405 0, 153406 0, 153407 0, 153408 0, 153409 0, 153410 0, 153411 0, 153412 0, 153413 0, 153414 0, 153415 0, 153416 0, 153417 0, 153418 0, 153419 0, 153420 0, 153421 0, 153422 0, 153423 0, 153424 0, 153425 0, 153426 0, 153427 0, 153428 0, 153429 0, 153430 0, 153431 0, 153432 0, 153433 0, 153434 0, 153435 0, 153436 0, 153437 0, 153438 0, 153439 0, 153440 0, 153441 0, 153442 0, 153443 0, 153444 0, 153445 0, 153446 0, 153447 0, 153448 0, 153449 0, 153450 0, 153451 0, 153452 0, 153453 0, 153454 0, 153455 0, 153456 0, 153457 0, 153458 0, 153459 0, 153460 0, 153461 0, 153462 0, 153463 0, 153464 0, 153465 0, 153466 0, 153467 0, 153468 0, 153469 0, 153470 0, 153471 0, 153472 0, 153473 0, 153474 0, 153475 0, 153476 0, 153477 0, 153478 0, 153479 0, 153480 0, 153481 0, 153482 0, 153483 0, 153484 0, 153485 0, 153486 0, 153487 0, 153488 0, 153489 0, 153490 0, 153491 0, 153492 0, 153493 0, 153494 0, 153495 0, 153496 0, 153497 0, 153498 0, 153499 0, 153500 0, 153501 0, 153502 0, 153503 0, 153504 0, 153505 0, 153506 0, 153507 0, 153508 0, 153509 0, 153510 0, 153511 0, 153512 0, 153513 0, 153514 0, 153515 0, 153516 0, 153517 0, 153518 0, 153519 0, 153520 0, 153521 0, 153522 0, 153523 0, 153524 0, 153525 0, 153526 0, 153527 0, 153528 0, 153529 0, 153530 0, 153531 0, 153532 0, 153533 0, 153534 0, 153535 0, 153536 0, 153537 0, 153538 0, 153539 0, 153540 0, 153541 0, 153542 0, 153543 0, 153544 0, 153545 0, 153546 0, 153547 0, 153548 0, 153549 0, 153550 0, 153551 0, 153552 0, 153553 0, 153554 0, 153555 0, 153556 0, 153557 0, 153558 0, 153559 0, 153560 0, 153561 0, 153562 0, 153563 0, 153564 0, 153565 0, 153566 0, 153567 0, 153568 0, 153569 0, 153570 0, 153571 0, 153572 0, 153573 0, 153574 0, 153575 0, 153576 0, 153577 0, 153578 0, 153579 0, 153580 0, 153581 0, 153582 0, 153583 0, 153584 0, 153585 0, 153586 0, 153587 0, 153588 0, 153589 0, 153590 0, 153591 0, 153592 0, 153593 0, 153594 0, 153595 0, 153596 0, 153597 0, 153598 0, 153599 0, 153600 0, 153601 0, 153602 0, 153603 0, 153604 0, 153605 0, 153606 0, 153607 0, 153608 0, 153609 0, 153610 0, 153611 0, 153612 0, 153613 0, 153614 0, 153615 0, 153616 0, 153617 0, 153618 0, 153619 0, 153620 0, 153621 0, 153622 0, 153623 0, 153624 0, 153625 0, 153626 0, 153627 0, 153628 0, 153629 0, 153630 0, 153631 0, 153632 0, 153633 0, 153634 0, 153635 0, 153636 0, 153637 0, 153638 0, 153639 0, 153640 0, 153641 0, 153642 0, 153643 0, 153644 0, 153645 0, 153646 0, 153647 0, 153648 0, 153649 0, 153650 0, 153651 0, 153652 0, 153653 0, 153654 0, 153655 0, 153656 0, 153657 0, 153658 0, 153659 0, 153660 0, 153661 0, 153662 0, 153663 0, 153664 0, 153665 0, 153666 0, 153667 0, 153668 0, 153669 0, 153670 0, 153671 0, 153672 0, 153673 0, 153674 0, 153675 0, 153676 0, 153677 0, 153678 0, 153679 0, 153680 0, 153681 0, 153682 0, 153683 0, 153684 0, 153685 0, 153686 0, 153687 0, 153688 0, 153689 0, 153690 0, 153691 0, 153692 0, 153693 0, 153694 0, 153695 0, 153696 0, 153697 0, 153698 0, 153699 0, 153700 0, 153701 0, 153702 0, 153703 0, 153704 0, 153705 0, 153706 0, 153707 0, 153708 0, 153709 0, 153710 0, 153711 0, 153712 0, 153713 0, 153714 0, 153715 0, 153716 0, 153717 0, 153718 0, 153719 0, 153720 0, 153721 0, 153722 0, 153723 0, 153724 0, 153725 0, 153726 0, 153727 0, 153728 0, 153729 0, 153730 0, 153731 0, 153732 0, 153733 0, 153734 0, 153735 0, 153736 0, 153737 0, 153738 0, 153739 0, 153740 0, 153741 0, 153742 0, 153743 0, 153744 0, 153745 0, 153746 0, 153747 0, 153748 0, 153749 0, 153750 0, 153751 0, 153752 0, 153753 0, 153754 0, 153755 0, 153756 0, 153757 0, 153758 0, 153759 0, 153760 0, 153761 0, 153762 0, 153763 0, 153764 0, 153765 0, 153766 0, 153767 0, 153768 Field_op0_s18_Slot_llr_slot2_set, 153769 Field_dsp340050b49a6c_fld2074_Slot_llr_slot2_set, 153770 Field_dsp340050b49a6c_fld3191llr_slot2_Slot_llr_slot2_set, 153771 Field_dsp340050b49a6c_fld3192llr_slot2_Slot_llr_slot2_set, 153772 Field_dsp340050b49a6c_fld3193llr_slot2_Slot_llr_slot2_set, 153773 Field_dsp340050b49a6c_fld3194llr_slot2_Slot_llr_slot2_set, 153774 Field_dsp340050b49a6c_fld3195llr_slot2_Slot_llr_slot2_set, 153775 Field_dsp340050b49a6c_fld3196llr_slot2_Slot_llr_slot2_set, 153776 Field_dsp340050b49a6c_fld3197llr_slot2_Slot_llr_slot2_set, 153777 Field_dsp340050b49a6c_fld3198llr_slot2_Slot_llr_slot2_set, 153778 Field_dsp340050b49a6c_fld3199llr_slot2_Slot_llr_slot2_set, 153779 Field_dsp340050b49a6c_fld3200llr_slot2_Slot_llr_slot2_set, 153780 Field_dsp340050b49a6c_fld3201llr_slot2_Slot_llr_slot2_set, 153781 Field_dsp340050b49a6c_fld3202llr_slot2_Slot_llr_slot2_set, 153782 Field_dsp340050b49a6c_fld3203llr_slot2_Slot_llr_slot2_set, 153783 Field_dsp340050b49a6c_fld3204llr_slot2_Slot_llr_slot2_set, 153784 Field_dsp340050b49a6c_fld3205_Slot_llr_slot2_set, 153785 Field_dsp340050b49a6c_fld3206_Slot_llr_slot2_set, 153786 Field_dsp340050b49a6c_fld3207llr_slot2_Slot_llr_slot2_set, 153787 Field_dsp340050b49a6c_fld3208llr_slot2_Slot_llr_slot2_set, 153788 Field_dsp340050b49a6c_fld3210llr_slot2_Slot_llr_slot2_set, 153789 Field_dsp340050b49a6c_fld3212_Slot_llr_slot2_set, 153790 Field_dsp340050b49a6c_fld3213llr_slot2_Slot_llr_slot2_set, 153791 Field_dsp340050b49a6c_fld3214_Slot_llr_slot2_set, 153792 Field_dsp340050b49a6c_fld3215llr_slot2_Slot_llr_slot2_set, 153793 Field_dsp340050b49a6c_fld3216llr_slot2_Slot_llr_slot2_set, 153794 Field_dsp340050b49a6c_fld3217_Slot_llr_slot2_set, 153795 Field_dsp340050b49a6c_fld3218llr_slot2_Slot_llr_slot2_set, 153796 Field_dsp340050b49a6c_fld3220llr_slot2_Slot_llr_slot2_set, 153797 Field_dsp340050b49a6c_fld3221llr_slot2_Slot_llr_slot2_set, 153798 Field_dsp340050b49a6c_fld3222llr_slot2_Slot_llr_slot2_set, 153799 Field_dsp340050b49a6c_fld3224llr_slot2_Slot_llr_slot2_set, 153800 Field_dsp340050b49a6c_fld3225_Slot_llr_slot2_set, 153801 Field_dsp340050b49a6c_fld3226llr_slot2_Slot_llr_slot2_set, 153802 Field_dsp340050b49a6c_fld3228llr_slot2_Slot_llr_slot2_set, 153803 Field_dsp340050b49a6c_fld3230_Slot_llr_slot2_set, 153804 Field_dsp340050b49a6c_fld3231llr_slot2_Slot_llr_slot2_set, 153805 Field_dsp340050b49a6c_fld3232llr_slot2_Slot_llr_slot2_set, 153806 Field_dsp340050b49a6c_fld3233_Slot_llr_slot2_set, 153807 Field_dsp340050b49a6c_fld3234llr_slot2_Slot_llr_slot2_set, 153808 Field_dsp340050b49a6c_fld3235llr_slot2_Slot_llr_slot2_set, 153809 Field_dsp340050b49a6c_fld3236_Slot_llr_slot2_set, 153810 Field_dsp340050b49a6c_fld3237llr_slot2_Slot_llr_slot2_set, 153811 Field_dsp340050b49a6c_fld3238llr_slot2_Slot_llr_slot2_set, 153812 Field_dsp340050b49a6c_fld3240llr_slot2_Slot_llr_slot2_set, 153813 Field_dsp340050b49a6c_fld3241llr_slot2_Slot_llr_slot2_set, 153814 Field_dsp340050b49a6c_fld3242llr_slot2_Slot_llr_slot2_set, 153815 Field_dsp340050b49a6c_fld3243llr_slot2_Slot_llr_slot2_set, 153816 Field_dsp340050b49a6c_fld3244llr_slot2_Slot_llr_slot2_set, 153817 Field_dsp340050b49a6c_fld3245llr_slot2_Slot_llr_slot2_set, 153818 Field_dsp340050b49a6c_fld3246_Slot_llr_slot2_set, 153819 Field_dsp340050b49a6c_fld3247llr_slot2_Slot_llr_slot2_set, 153820 Field_dsp340050b49a6c_fld3843llr_slot2_Slot_llr_slot2_set, 153821 Field_dsp340050b49a6c_fld3844_Slot_llr_slot2_set, 153822 Field_dsp340050b49a6c_fld3845llr_slot2_Slot_llr_slot2_set, 153823 Field_dsp340050b49a6c_fld3847llr_slot2_Slot_llr_slot2_set, 153824 Field_dsp340050b49a6c_fld3848llr_slot2_Slot_llr_slot2_set, 153825 Field_dsp340050b49a6c_fld3849llr_slot2_Slot_llr_slot2_set, 153826 Field_dsp340050b49a6c_fld3850llr_slot2_Slot_llr_slot2_set, 153827 Field_dsp340050b49a6c_fld3851llr_slot2_Slot_llr_slot2_set, 153828 Field_dsp340050b49a6c_fld3853llr_slot2_Slot_llr_slot2_set, 153829 Field_dsp340050b49a6c_fld3855llr_slot2_Slot_llr_slot2_set, 153830 Field_dsp340050b49a6c_fld3856llr_slot2_Slot_llr_slot2_set, 153831 Field_dsp340050b49a6c_fld3857llr_slot2_Slot_llr_slot2_set, 153832 Field_dsp340050b49a6c_fld3859llr_slot2_Slot_llr_slot2_set, 153833 Field_dsp340050b49a6c_fld3860llr_slot2_Slot_llr_slot2_set, 153834 Field_dsp340050b49a6c_fld3861llr_slot2_Slot_llr_slot2_set, 153835 Field_dsp340050b49a6c_fld3862_Slot_llr_slot2_set, 153836 Field_dsp340050b49a6c_fld3863llr_slot2_Slot_llr_slot2_set, 153837 Field_dsp340050b49a6c_fld3864llr_slot2_Slot_llr_slot2_set, 153838 Field_dsp340050b49a6c_fld3865llr_slot2_Slot_llr_slot2_set, 153839 Field_dsp340050b49a6c_fld3866llr_slot2_Slot_llr_slot2_set, 153840 Field_dsp340050b49a6c_fld3867llr_slot2_Slot_llr_slot2_set, 153841 Field_dsp340050b49a6c_fld3868_Slot_llr_slot2_set, 153842 0, 153843 0, 153844 0, 153845 0, 153846 0, 153847 0, 153848 0, 153849 0, 153850 0, 153851 0, 153852 0, 153853 0, 153854 0, 153855 0, 153856 0, 153857 0, 153858 0, 153859 0, 153860 0, 153861 0, 153862 0, 153863 0, 153864 0, 153865 0, 153866 0, 153867 0, 153868 0, 153869 0, 153870 0, 153871 0, 153872 0, 153873 0, 153874 0, 153875 0, 153876 0, 153877 0, 153878 0, 153879 0, 153880 0, 153881 0, 153882 0, 153883 0, 153884 0, 153885 0, 153886 0, 153887 0, 153888 0, 153889 0, 153890 0, 153891 0, 153892 0, 153893 0, 153894 0, 153895 0, 153896 0, 153897 0, 153898 0, 153899 0, 153900 0, 153901 0, 153902 0, 153903 0, 153904 0, 153905 0, 153906 0, 153907 0, 153908 0, 153909 0, 153910 0, 153911 0, 153912 0, 153913 0, 153914 0, 153915 0, 153916 0, 153917 0, 153918 0, 153919 0, 153920 0, 153921 0, 153922 0, 153923 0, 153924 0, 153925 0, 153926 0, 153927 0, 153928 0, 153929 0, 153930 0, 153931 0, 153932 0, 153933 0, 153934 0, 153935 0, 153936 0, 153937 0, 153938 0, 153939 0, 153940 0, 153941 0, 153942 0, 153943 0, 153944 0, 153945 0, 153946 0, 153947 0, 153948 0, 153949 0, 153950 0, 153951 0, 153952 0, 153953 0, 153954 0, 153955 0, 153956 0, 153957 0, 153958 0, 153959 0, 153960 0, 153961 0, 153962 0, 153963 0, 153964 0, 153965 0, 153966 0, 153967 0, 153968 0, 153969 0, 153970 0, 153971 0, 153972 0, 153973 0, 153974 0, 153975 0, 153976 0, 153977 0, 153978 0, 153979 0, 153980 0, 153981 0, 153982 0, 153983 0, 153984 0, 153985 0, 153986 0, 153987 0, 153988 0, 153989 0, 153990 0, 153991 0, 153992 0, 153993 0, 153994 0, 153995 0, 153996 0, 153997 0, 153998 0, 153999 0, 154000 0, 154001 0, 154002 0, 154003 0, 154004 0, 154005 0, 154006 0, 154007 0, 154008 0, 154009 0, 154010 0, 154011 0, 154012 0, 154013 0, 154014 0, 154015 0, 154016 0, 154017 0, 154018 0, 154019 0, 154020 0, 154021 0, 154022 0, 154023 0, 154024 0, 154025 0, 154026 0, 154027 0, 154028 0, 154029 0, 154030 0, 154031 0, 154032 0, 154033 0, 154034 0, 154035 0, 154036 0, 154037 0, 154038 0, 154039 0, 154040 0, 154041 0, 154042 0, 154043 0, 154044 0, 154045 0, 154046 0, 154047 0, 154048 0, 154049 0, 154050 0, 154051 0, 154052 0, 154053 0, 154054 0, 154055 0, 154056 0, 154057 0, 154058 0, 154059 0, 154060 0, 154061 0, 154062 0, 154063 0, 154064 0, 154065 0, 154066 0, 154067 0, 154068 0, 154069 0, 154070 0, 154071 0, 154072 0, 154073 0, 154074 0, 154075 0, 154076 0, 154077 0, 154078 0, 154079 0, 154080 0, 154081 0, 154082 0, 154083 0, 154084 0, 154085 0, 154086 0, 154087 0, 154088 0, 154089 0, 154090 0, 154091 0, 154092 0, 154093 0, 154094 0, 154095 0, 154096 0, 154097 0, 154098 0, 154099 0, 154100 0, 154101 0, 154102 0, 154103 0, 154104 0, 154105 0, 154106 0, 154107 0, 154108 0, 154109 0, 154110 0, 154111 0, 154112 0, 154113 0, 154114 0, 154115 0, 154116 0, 154117 0, 154118 0, 154119 0, 154120 0, 154121 0, 154122 0, 154123 0, 154124 0, 154125 0, 154126 0, 154127 0, 154128 0, 154129 0, 154130 0, 154131 0, 154132 0, 154133 0, 154134 0, 154135 0, 154136 0, 154137 0, 154138 0, 154139 0, 154140 0, 154141 0, 154142 0, 154143 0, 154144 0, 154145 0, 154146 0, 154147 0, 154148 0, 154149 0, 154150 0, 154151 0, 154152 0, 154153 0, 154154 0, 154155 0, 154156 0, 154157 0, 154158 0, 154159 0, 154160 0, 154161 0, 154162 0, 154163 0, 154164 0, 154165 0, 154166 0, 154167 0, 154168 0, 154169 0, 154170 0, 154171 0, 154172 0, 154173 0, 154174 0, 154175 0, 154176 0, 154177 0, 154178 0, 154179 0, 154180 0, 154181 0, 154182 0, 154183 0, 154184 0, 154185 0, 154186 0, 154187 0, 154188 0, 154189 0, 154190 0, 154191 0, 154192 0, 154193 0, 154194 0, 154195 0, 154196 0, 154197 0, 154198 0, 154199 0, 154200 0, 154201 0, 154202 0, 154203 0, 154204 0, 154205 0, 154206 0, 154207 0, 154208 0, 154209 0, 154210 0, 154211 0, 154212 0, 154213 0, 154214 0, 154215 0, 154216 0, 154217 0, 154218 0, 154219 0, 154220 0, 154221 0, 154222 0, 154223 0, 154224 0, 154225 0, 154226 0, 154227 0, 154228 0, 154229 0, 154230 0, 154231 0, 154232 0, 154233 0, 154234 0, 154235 0, 154236 0, 154237 0, 154238 0, 154239 0, 154240 0, 154241 0, 154242 0, 154243 0, 154244 0, 154245 0, 154246 0, 154247 0, 154248 0, 154249 0, 154250 Implicit_Field_set, 154251 Implicit_Field_set, 154252 Implicit_Field_set, 154253 Implicit_Field_set, 154254 Implicit_Field_set, 154255 Implicit_Field_set, 154256 Implicit_Field_set, 154257 Implicit_Field_set 154258}; 154259 154260static xtensa_get_field_fn 154261Slot_llr_slot1_get_field_fns[] = { 154262 0, 154263 0, 154264 0, 154265 0, 154266 0, 154267 0, 154268 0, 154269 0, 154270 0, 154271 0, 154272 0, 154273 0, 154274 0, 154275 0, 154276 0, 154277 0, 154278 0, 154279 0, 154280 0, 154281 0, 154282 0, 154283 0, 154284 0, 154285 0, 154286 0, 154287 0, 154288 0, 154289 0, 154290 0, 154291 0, 154292 0, 154293 0, 154294 0, 154295 0, 154296 0, 154297 0, 154298 0, 154299 0, 154300 0, 154301 0, 154302 0, 154303 0, 154304 0, 154305 0, 154306 0, 154307 0, 154308 0, 154309 0, 154310 0, 154311 0, 154312 0, 154313 0, 154314 0, 154315 0, 154316 0, 154317 0, 154318 0, 154319 0, 154320 0, 154321 0, 154322 0, 154323 0, 154324 0, 154325 0, 154326 Field_dsp340050b49a6c_fld2047_Slot_llr_slot1_get, 154327 Field_dsp340050b49a6c_fld2048_Slot_llr_slot1_get, 154328 0, 154329 0, 154330 0, 154331 0, 154332 0, 154333 0, 154334 Field_dsp340050b49a6c_fld2055_Slot_llr_slot1_get, 154335 Field_dsp340050b49a6c_fld2056_Slot_llr_slot1_get, 154336 0, 154337 0, 154338 0, 154339 0, 154340 0, 154341 0, 154342 0, 154343 0, 154344 0, 154345 0, 154346 0, 154347 0, 154348 0, 154349 0, 154350 0, 154351 0, 154352 0, 154353 0, 154354 0, 154355 0, 154356 0, 154357 0, 154358 0, 154359 0, 154360 0, 154361 0, 154362 0, 154363 0, 154364 0, 154365 0, 154366 0, 154367 0, 154368 0, 154369 0, 154370 0, 154371 0, 154372 0, 154373 0, 154374 0, 154375 0, 154376 0, 154377 0, 154378 0, 154379 0, 154380 0, 154381 0, 154382 0, 154383 0, 154384 0, 154385 0, 154386 0, 154387 0, 154388 0, 154389 0, 154390 0, 154391 0, 154392 0, 154393 0, 154394 0, 154395 0, 154396 0, 154397 0, 154398 0, 154399 0, 154400 0, 154401 0, 154402 0, 154403 0, 154404 0, 154405 0, 154406 0, 154407 0, 154408 0, 154409 0, 154410 0, 154411 0, 154412 0, 154413 0, 154414 0, 154415 0, 154416 0, 154417 0, 154418 0, 154419 0, 154420 0, 154421 0, 154422 0, 154423 0, 154424 0, 154425 0, 154426 0, 154427 0, 154428 0, 154429 0, 154430 0, 154431 0, 154432 0, 154433 0, 154434 0, 154435 0, 154436 0, 154437 0, 154438 0, 154439 0, 154440 0, 154441 0, 154442 0, 154443 0, 154444 0, 154445 0, 154446 0, 154447 0, 154448 0, 154449 0, 154450 0, 154451 0, 154452 0, 154453 0, 154454 0, 154455 0, 154456 0, 154457 0, 154458 0, 154459 0, 154460 0, 154461 0, 154462 0, 154463 0, 154464 0, 154465 0, 154466 0, 154467 0, 154468 0, 154469 0, 154470 0, 154471 0, 154472 0, 154473 0, 154474 0, 154475 0, 154476 0, 154477 0, 154478 0, 154479 0, 154480 0, 154481 0, 154482 0, 154483 0, 154484 0, 154485 0, 154486 0, 154487 0, 154488 0, 154489 0, 154490 0, 154491 0, 154492 0, 154493 0, 154494 0, 154495 0, 154496 0, 154497 0, 154498 0, 154499 0, 154500 0, 154501 0, 154502 0, 154503 0, 154504 0, 154505 0, 154506 0, 154507 0, 154508 0, 154509 0, 154510 0, 154511 0, 154512 0, 154513 0, 154514 0, 154515 0, 154516 0, 154517 0, 154518 0, 154519 0, 154520 0, 154521 0, 154522 0, 154523 0, 154524 0, 154525 0, 154526 0, 154527 0, 154528 0, 154529 0, 154530 0, 154531 0, 154532 0, 154533 0, 154534 0, 154535 0, 154536 0, 154537 0, 154538 0, 154539 0, 154540 0, 154541 0, 154542 0, 154543 0, 154544 0, 154545 0, 154546 0, 154547 0, 154548 0, 154549 0, 154550 0, 154551 0, 154552 0, 154553 0, 154554 0, 154555 0, 154556 0, 154557 0, 154558 0, 154559 0, 154560 0, 154561 0, 154562 0, 154563 0, 154564 0, 154565 0, 154566 0, 154567 0, 154568 0, 154569 0, 154570 0, 154571 0, 154572 0, 154573 0, 154574 0, 154575 0, 154576 0, 154577 0, 154578 0, 154579 0, 154580 0, 154581 0, 154582 0, 154583 0, 154584 0, 154585 0, 154586 0, 154587 0, 154588 0, 154589 0, 154590 0, 154591 0, 154592 0, 154593 0, 154594 0, 154595 0, 154596 0, 154597 0, 154598 0, 154599 0, 154600 0, 154601 0, 154602 0, 154603 0, 154604 0, 154605 0, 154606 0, 154607 0, 154608 0, 154609 0, 154610 0, 154611 0, 154612 0, 154613 0, 154614 0, 154615 0, 154616 0, 154617 0, 154618 0, 154619 0, 154620 0, 154621 0, 154622 0, 154623 0, 154624 0, 154625 0, 154626 0, 154627 0, 154628 0, 154629 0, 154630 0, 154631 0, 154632 0, 154633 0, 154634 0, 154635 0, 154636 0, 154637 0, 154638 0, 154639 0, 154640 0, 154641 0, 154642 0, 154643 0, 154644 0, 154645 0, 154646 0, 154647 0, 154648 0, 154649 0, 154650 0, 154651 0, 154652 0, 154653 0, 154654 0, 154655 0, 154656 0, 154657 0, 154658 0, 154659 0, 154660 0, 154661 0, 154662 0, 154663 0, 154664 0, 154665 0, 154666 0, 154667 0, 154668 Field_dsp340050b49a6c_fld2026_Slot_llr_slot1_get, 154669 Field_dsp340050b49a6c_fld2031_Slot_llr_slot1_get, 154670 0, 154671 0, 154672 0, 154673 0, 154674 0, 154675 0, 154676 0, 154677 0, 154678 0, 154679 0, 154680 0, 154681 0, 154682 0, 154683 0, 154684 0, 154685 0, 154686 0, 154687 0, 154688 0, 154689 0, 154690 0, 154691 0, 154692 0, 154693 0, 154694 0, 154695 0, 154696 0, 154697 0, 154698 0, 154699 0, 154700 0, 154701 0, 154702 0, 154703 0, 154704 0, 154705 0, 154706 0, 154707 0, 154708 0, 154709 0, 154710 0, 154711 0, 154712 0, 154713 0, 154714 0, 154715 0, 154716 0, 154717 0, 154718 0, 154719 0, 154720 0, 154721 0, 154722 0, 154723 0, 154724 0, 154725 0, 154726 0, 154727 0, 154728 0, 154729 0, 154730 0, 154731 0, 154732 0, 154733 0, 154734 0, 154735 0, 154736 0, 154737 0, 154738 0, 154739 0, 154740 0, 154741 0, 154742 0, 154743 0, 154744 0, 154745 0, 154746 0, 154747 0, 154748 0, 154749 0, 154750 0, 154751 0, 154752 0, 154753 0, 154754 0, 154755 0, 154756 0, 154757 0, 154758 0, 154759 0, 154760 0, 154761 0, 154762 0, 154763 0, 154764 0, 154765 0, 154766 0, 154767 0, 154768 0, 154769 0, 154770 0, 154771 0, 154772 0, 154773 0, 154774 0, 154775 0, 154776 0, 154777 0, 154778 0, 154779 0, 154780 0, 154781 0, 154782 0, 154783 0, 154784 0, 154785 0, 154786 0, 154787 0, 154788 0, 154789 0, 154790 0, 154791 0, 154792 0, 154793 0, 154794 0, 154795 0, 154796 0, 154797 0, 154798 0, 154799 0, 154800 0, 154801 0, 154802 0, 154803 0, 154804 0, 154805 0, 154806 0, 154807 0, 154808 0, 154809 0, 154810 0, 154811 0, 154812 0, 154813 0, 154814 0, 154815 0, 154816 0, 154817 0, 154818 0, 154819 0, 154820 0, 154821 0, 154822 0, 154823 0, 154824 0, 154825 0, 154826 0, 154827 0, 154828 0, 154829 0, 154830 0, 154831 0, 154832 0, 154833 0, 154834 0, 154835 0, 154836 0, 154837 0, 154838 0, 154839 0, 154840 0, 154841 0, 154842 0, 154843 0, 154844 0, 154845 0, 154846 0, 154847 0, 154848 0, 154849 0, 154850 0, 154851 0, 154852 0, 154853 0, 154854 0, 154855 0, 154856 0, 154857 0, 154858 0, 154859 0, 154860 0, 154861 0, 154862 0, 154863 0, 154864 0, 154865 0, 154866 0, 154867 0, 154868 0, 154869 0, 154870 0, 154871 0, 154872 0, 154873 0, 154874 0, 154875 0, 154876 0, 154877 0, 154878 0, 154879 0, 154880 0, 154881 0, 154882 0, 154883 0, 154884 0, 154885 0, 154886 0, 154887 0, 154888 0, 154889 0, 154890 0, 154891 0, 154892 0, 154893 0, 154894 0, 154895 0, 154896 0, 154897 0, 154898 0, 154899 0, 154900 0, 154901 0, 154902 0, 154903 0, 154904 0, 154905 0, 154906 0, 154907 0, 154908 0, 154909 0, 154910 0, 154911 0, 154912 0, 154913 0, 154914 0, 154915 0, 154916 0, 154917 0, 154918 0, 154919 0, 154920 0, 154921 0, 154922 0, 154923 0, 154924 0, 154925 0, 154926 0, 154927 0, 154928 0, 154929 0, 154930 0, 154931 0, 154932 0, 154933 0, 154934 0, 154935 0, 154936 0, 154937 0, 154938 0, 154939 0, 154940 0, 154941 0, 154942 0, 154943 0, 154944 0, 154945 0, 154946 0, 154947 0, 154948 0, 154949 0, 154950 0, 154951 0, 154952 0, 154953 0, 154954 0, 154955 0, 154956 0, 154957 0, 154958 0, 154959 0, 154960 0, 154961 0, 154962 0, 154963 0, 154964 0, 154965 0, 154966 0, 154967 0, 154968 0, 154969 0, 154970 0, 154971 0, 154972 0, 154973 0, 154974 0, 154975 0, 154976 0, 154977 0, 154978 0, 154979 0, 154980 0, 154981 0, 154982 0, 154983 0, 154984 0, 154985 0, 154986 0, 154987 0, 154988 0, 154989 0, 154990 0, 154991 0, 154992 0, 154993 0, 154994 0, 154995 0, 154996 0, 154997 0, 154998 0, 154999 0, 155000 0, 155001 0, 155002 0, 155003 0, 155004 0, 155005 0, 155006 0, 155007 0, 155008 0, 155009 0, 155010 0, 155011 0, 155012 0, 155013 0, 155014 0, 155015 0, 155016 0, 155017 0, 155018 0, 155019 0, 155020 0, 155021 0, 155022 0, 155023 0, 155024 0, 155025 0, 155026 0, 155027 0, 155028 0, 155029 0, 155030 0, 155031 0, 155032 0, 155033 0, 155034 0, 155035 0, 155036 0, 155037 0, 155038 0, 155039 0, 155040 0, 155041 0, 155042 0, 155043 0, 155044 0, 155045 0, 155046 0, 155047 0, 155048 0, 155049 0, 155050 0, 155051 0, 155052 0, 155053 0, 155054 0, 155055 0, 155056 0, 155057 0, 155058 0, 155059 0, 155060 0, 155061 0, 155062 0, 155063 0, 155064 0, 155065 0, 155066 0, 155067 0, 155068 0, 155069 0, 155070 0, 155071 0, 155072 0, 155073 0, 155074 0, 155075 0, 155076 0, 155077 0, 155078 0, 155079 0, 155080 0, 155081 0, 155082 0, 155083 0, 155084 0, 155085 0, 155086 0, 155087 0, 155088 0, 155089 0, 155090 0, 155091 0, 155092 0, 155093 0, 155094 0, 155095 0, 155096 0, 155097 0, 155098 0, 155099 0, 155100 0, 155101 0, 155102 0, 155103 0, 155104 0, 155105 0, 155106 0, 155107 0, 155108 0, 155109 0, 155110 0, 155111 0, 155112 0, 155113 0, 155114 0, 155115 0, 155116 0, 155117 0, 155118 0, 155119 0, 155120 0, 155121 0, 155122 0, 155123 0, 155124 0, 155125 0, 155126 0, 155127 0, 155128 0, 155129 0, 155130 0, 155131 0, 155132 0, 155133 0, 155134 0, 155135 0, 155136 0, 155137 0, 155138 0, 155139 0, 155140 0, 155141 0, 155142 0, 155143 0, 155144 0, 155145 0, 155146 0, 155147 0, 155148 0, 155149 0, 155150 0, 155151 0, 155152 0, 155153 0, 155154 0, 155155 0, 155156 0, 155157 0, 155158 0, 155159 0, 155160 0, 155161 0, 155162 0, 155163 0, 155164 0, 155165 0, 155166 0, 155167 0, 155168 0, 155169 0, 155170 0, 155171 0, 155172 0, 155173 0, 155174 0, 155175 0, 155176 0, 155177 0, 155178 0, 155179 0, 155180 0, 155181 0, 155182 0, 155183 0, 155184 0, 155185 0, 155186 0, 155187 0, 155188 0, 155189 0, 155190 0, 155191 0, 155192 0, 155193 0, 155194 0, 155195 0, 155196 0, 155197 0, 155198 0, 155199 0, 155200 0, 155201 0, 155202 0, 155203 0, 155204 0, 155205 0, 155206 0, 155207 0, 155208 0, 155209 0, 155210 0, 155211 0, 155212 0, 155213 0, 155214 0, 155215 0, 155216 0, 155217 0, 155218 0, 155219 0, 155220 0, 155221 0, 155222 0, 155223 0, 155224 0, 155225 0, 155226 0, 155227 0, 155228 0, 155229 0, 155230 0, 155231 0, 155232 0, 155233 0, 155234 0, 155235 0, 155236 0, 155237 0, 155238 0, 155239 0, 155240 0, 155241 0, 155242 0, 155243 0, 155244 0, 155245 0, 155246 0, 155247 0, 155248 0, 155249 0, 155250 0, 155251 0, 155252 0, 155253 0, 155254 0, 155255 0, 155256 0, 155257 0, 155258 0, 155259 0, 155260 0, 155261 0, 155262 0, 155263 0, 155264 0, 155265 0, 155266 0, 155267 0, 155268 0, 155269 Field_dsp340050b49a6c_fld2028_Slot_llr_slot1_get, 155270 0, 155271 0, 155272 0, 155273 0, 155274 0, 155275 0, 155276 0, 155277 0, 155278 0, 155279 0, 155280 0, 155281 0, 155282 0, 155283 0, 155284 0, 155285 0, 155286 0, 155287 0, 155288 0, 155289 0, 155290 0, 155291 0, 155292 0, 155293 0, 155294 0, 155295 0, 155296 0, 155297 0, 155298 0, 155299 0, 155300 0, 155301 0, 155302 0, 155303 0, 155304 0, 155305 0, 155306 0, 155307 0, 155308 0, 155309 0, 155310 0, 155311 0, 155312 0, 155313 0, 155314 0, 155315 0, 155316 0, 155317 0, 155318 0, 155319 0, 155320 0, 155321 0, 155322 0, 155323 0, 155324 0, 155325 0, 155326 0, 155327 0, 155328 0, 155329 0, 155330 0, 155331 0, 155332 0, 155333 0, 155334 0, 155335 0, 155336 0, 155337 0, 155338 0, 155339 0, 155340 0, 155341 0, 155342 0, 155343 0, 155344 0, 155345 0, 155346 0, 155347 0, 155348 0, 155349 0, 155350 0, 155351 0, 155352 0, 155353 0, 155354 0, 155355 0, 155356 0, 155357 0, 155358 0, 155359 0, 155360 0, 155361 0, 155362 0, 155363 0, 155364 0, 155365 0, 155366 0, 155367 0, 155368 0, 155369 0, 155370 0, 155371 0, 155372 0, 155373 0, 155374 0, 155375 0, 155376 0, 155377 0, 155378 0, 155379 0, 155380 0, 155381 0, 155382 0, 155383 0, 155384 0, 155385 0, 155386 0, 155387 0, 155388 0, 155389 0, 155390 0, 155391 0, 155392 0, 155393 0, 155394 0, 155395 0, 155396 0, 155397 0, 155398 0, 155399 0, 155400 0, 155401 0, 155402 0, 155403 0, 155404 0, 155405 0, 155406 0, 155407 0, 155408 0, 155409 0, 155410 0, 155411 0, 155412 0, 155413 0, 155414 0, 155415 0, 155416 0, 155417 0, 155418 0, 155419 0, 155420 0, 155421 0, 155422 0, 155423 0, 155424 0, 155425 0, 155426 0, 155427 0, 155428 0, 155429 0, 155430 0, 155431 0, 155432 Field_dsp340050b49a6c_fld2033_Slot_llr_slot1_get, 155433 0, 155434 0, 155435 0, 155436 0, 155437 0, 155438 0, 155439 0, 155440 0, 155441 0, 155442 0, 155443 0, 155444 0, 155445 0, 155446 0, 155447 0, 155448 0, 155449 0, 155450 0, 155451 0, 155452 0, 155453 0, 155454 0, 155455 0, 155456 0, 155457 0, 155458 0, 155459 0, 155460 0, 155461 0, 155462 0, 155463 0, 155464 0, 155465 0, 155466 0, 155467 0, 155468 0, 155469 0, 155470 0, 155471 0, 155472 0, 155473 0, 155474 0, 155475 0, 155476 0, 155477 0, 155478 0, 155479 0, 155480 0, 155481 0, 155482 0, 155483 0, 155484 0, 155485 0, 155486 0, 155487 0, 155488 0, 155489 0, 155490 0, 155491 0, 155492 0, 155493 0, 155494 0, 155495 0, 155496 0, 155497 0, 155498 0, 155499 0, 155500 0, 155501 0, 155502 0, 155503 0, 155504 0, 155505 0, 155506 0, 155507 0, 155508 0, 155509 0, 155510 0, 155511 0, 155512 0, 155513 0, 155514 0, 155515 0, 155516 0, 155517 0, 155518 0, 155519 0, 155520 0, 155521 0, 155522 0, 155523 0, 155524 0, 155525 0, 155526 0, 155527 0, 155528 0, 155529 0, 155530 0, 155531 0, 155532 0, 155533 0, 155534 0, 155535 0, 155536 0, 155537 0, 155538 0, 155539 0, 155540 0, 155541 0, 155542 0, 155543 0, 155544 0, 155545 0, 155546 0, 155547 0, 155548 0, 155549 0, 155550 0, 155551 0, 155552 0, 155553 0, 155554 0, 155555 0, 155556 0, 155557 0, 155558 0, 155559 0, 155560 0, 155561 0, 155562 0, 155563 0, 155564 0, 155565 0, 155566 0, 155567 0, 155568 0, 155569 0, 155570 0, 155571 0, 155572 0, 155573 0, 155574 0, 155575 0, 155576 0, 155577 0, 155578 0, 155579 Field_op0_s19_Slot_llr_slot1_get, 155580 Field_dsp340050b49a6c_fld2034_Slot_llr_slot1_get, 155581 Field_dsp340050b49a6c_fld3248llr_slot1_Slot_llr_slot1_get, 155582 Field_dsp340050b49a6c_fld3250llr_slot1_Slot_llr_slot1_get, 155583 Field_dsp340050b49a6c_fld3251llr_slot1_Slot_llr_slot1_get, 155584 Field_dsp340050b49a6c_fld3252llr_slot1_Slot_llr_slot1_get, 155585 Field_dsp340050b49a6c_fld3253llr_slot1_Slot_llr_slot1_get, 155586 Field_dsp340050b49a6c_fld3254llr_slot1_Slot_llr_slot1_get, 155587 Field_dsp340050b49a6c_fld3869llr_slot1_Slot_llr_slot1_get, 155588 Field_dsp340050b49a6c_fld3870_Slot_llr_slot1_get, 155589 Field_dsp340050b49a6c_fld3872llr_slot1_Slot_llr_slot1_get, 155590 Field_dsp340050b49a6c_fld3875llr_slot1_Slot_llr_slot1_get, 155591 Field_dsp340050b49a6c_fld3876llr_slot1_Slot_llr_slot1_get, 155592 Field_dsp340050b49a6c_fld3878llr_slot1_Slot_llr_slot1_get, 155593 0, 155594 0, 155595 0, 155596 0, 155597 0, 155598 0, 155599 0, 155600 0, 155601 0, 155602 0, 155603 0, 155604 0, 155605 0, 155606 0, 155607 0, 155608 0, 155609 0, 155610 0, 155611 0, 155612 0, 155613 0, 155614 0, 155615 0, 155616 0, 155617 0, 155618 0, 155619 0, 155620 0, 155621 0, 155622 0, 155623 0, 155624 0, 155625 0, 155626 0, 155627 0, 155628 0, 155629 0, 155630 0, 155631 0, 155632 0, 155633 0, 155634 0, 155635 0, 155636 0, 155637 0, 155638 0, 155639 0, 155640 0, 155641 0, 155642 0, 155643 0, 155644 0, 155645 0, 155646 0, 155647 0, 155648 0, 155649 0, 155650 0, 155651 0, 155652 0, 155653 0, 155654 0, 155655 0, 155656 0, 155657 0, 155658 0, 155659 0, 155660 0, 155661 0, 155662 0, 155663 0, 155664 0, 155665 0, 155666 0, 155667 0, 155668 0, 155669 0, 155670 0, 155671 0, 155672 0, 155673 0, 155674 0, 155675 0, 155676 0, 155677 0, 155678 0, 155679 0, 155680 0, 155681 0, 155682 0, 155683 0, 155684 0, 155685 0, 155686 0, 155687 0, 155688 0, 155689 0, 155690 0, 155691 0, 155692 0, 155693 0, 155694 0, 155695 0, 155696 0, 155697 0, 155698 0, 155699 0, 155700 0, 155701 0, 155702 0, 155703 0, 155704 0, 155705 0, 155706 0, 155707 0, 155708 0, 155709 0, 155710 0, 155711 0, 155712 0, 155713 0, 155714 0, 155715 0, 155716 0, 155717 0, 155718 0, 155719 0, 155720 0, 155721 0, 155722 0, 155723 0, 155724 0, 155725 0, 155726 0, 155727 0, 155728 0, 155729 0, 155730 0, 155731 0, 155732 0, 155733 0, 155734 0, 155735 0, 155736 0, 155737 0, 155738 0, 155739 0, 155740 0, 155741 0, 155742 0, 155743 0, 155744 0, 155745 0, 155746 0, 155747 0, 155748 0, 155749 0, 155750 0, 155751 0, 155752 0, 155753 0, 155754 0, 155755 0, 155756 0, 155757 0, 155758 0, 155759 0, 155760 0, 155761 0, 155762 0, 155763 0, 155764 0, 155765 0, 155766 0, 155767 0, 155768 0, 155769 0, 155770 0, 155771 0, 155772 0, 155773 0, 155774 0, 155775 0, 155776 0, 155777 0, 155778 0, 155779 0, 155780 0, 155781 0, 155782 0, 155783 0, 155784 0, 155785 0, 155786 0, 155787 0, 155788 0, 155789 0, 155790 0, 155791 0, 155792 0, 155793 0, 155794 0, 155795 0, 155796 0, 155797 0, 155798 0, 155799 0, 155800 0, 155801 0, 155802 0, 155803 0, 155804 0, 155805 0, 155806 0, 155807 0, 155808 0, 155809 0, 155810 0, 155811 0, 155812 0, 155813 0, 155814 0, 155815 0, 155816 0, 155817 0, 155818 0, 155819 0, 155820 0, 155821 0, 155822 0, 155823 0, 155824 0, 155825 0, 155826 0, 155827 0, 155828 0, 155829 0, 155830 0, 155831 0, 155832 0, 155833 0, 155834 0, 155835 0, 155836 0, 155837 0, 155838 0, 155839 0, 155840 0, 155841 0, 155842 0, 155843 0, 155844 0, 155845 0, 155846 0, 155847 0, 155848 0, 155849 0, 155850 0, 155851 0, 155852 0, 155853 0, 155854 0, 155855 0, 155856 0, 155857 0, 155858 0, 155859 0, 155860 0, 155861 0, 155862 0, 155863 0, 155864 0, 155865 0, 155866 0, 155867 0, 155868 0, 155869 0, 155870 0, 155871 0, 155872 0, 155873 0, 155874 0, 155875 0, 155876 0, 155877 0, 155878 0, 155879 0, 155880 0, 155881 0, 155882 0, 155883 0, 155884 0, 155885 0, 155886 0, 155887 0, 155888 0, 155889 0, 155890 0, 155891 0, 155892 0, 155893 0, 155894 0, 155895 0, 155896 0, 155897 0, 155898 0, 155899 0, 155900 0, 155901 0, 155902 0, 155903 0, 155904 0, 155905 0, 155906 0, 155907 0, 155908 0, 155909 0, 155910 0, 155911 0, 155912 0, 155913 0, 155914 0, 155915 0, 155916 0, 155917 0, 155918 0, 155919 0, 155920 0, 155921 0, 155922 0, 155923 0, 155924 0, 155925 0, 155926 0, 155927 0, 155928 0, 155929 0, 155930 0, 155931 0, 155932 0, 155933 0, 155934 0, 155935 0, 155936 0, 155937 0, 155938 0, 155939 0, 155940 0, 155941 0, 155942 0, 155943 0, 155944 0, 155945 0, 155946 0, 155947 0, 155948 0, 155949 0, 155950 0, 155951 0, 155952 0, 155953 0, 155954 0, 155955 0, 155956 0, 155957 0, 155958 0, 155959 0, 155960 0, 155961 0, 155962 0, 155963 0, 155964 0, 155965 0, 155966 0, 155967 0, 155968 0, 155969 0, 155970 0, 155971 0, 155972 0, 155973 0, 155974 0, 155975 0, 155976 0, 155977 0, 155978 0, 155979 0, 155980 0, 155981 0, 155982 0, 155983 0, 155984 0, 155985 0, 155986 0, 155987 Implicit_Field_ar0_get, 155988 Implicit_Field_ar4_get, 155989 Implicit_Field_ar8_get, 155990 Implicit_Field_ar12_get, 155991 Implicit_Field_bt16_get, 155992 Implicit_Field_bs16_get, 155993 Implicit_Field_br16_get, 155994 Implicit_Field_brall_get 155995}; 155996 155997static xtensa_set_field_fn 155998Slot_llr_slot1_set_field_fns[] = { 155999 0, 156000 0, 156001 0, 156002 0, 156003 0, 156004 0, 156005 0, 156006 0, 156007 0, 156008 0, 156009 0, 156010 0, 156011 0, 156012 0, 156013 0, 156014 0, 156015 0, 156016 0, 156017 0, 156018 0, 156019 0, 156020 0, 156021 0, 156022 0, 156023 0, 156024 0, 156025 0, 156026 0, 156027 0, 156028 0, 156029 0, 156030 0, 156031 0, 156032 0, 156033 0, 156034 0, 156035 0, 156036 0, 156037 0, 156038 0, 156039 0, 156040 0, 156041 0, 156042 0, 156043 0, 156044 0, 156045 0, 156046 0, 156047 0, 156048 0, 156049 0, 156050 0, 156051 0, 156052 0, 156053 0, 156054 0, 156055 0, 156056 0, 156057 0, 156058 0, 156059 0, 156060 0, 156061 0, 156062 0, 156063 Field_dsp340050b49a6c_fld2047_Slot_llr_slot1_set, 156064 Field_dsp340050b49a6c_fld2048_Slot_llr_slot1_set, 156065 0, 156066 0, 156067 0, 156068 0, 156069 0, 156070 0, 156071 Field_dsp340050b49a6c_fld2055_Slot_llr_slot1_set, 156072 Field_dsp340050b49a6c_fld2056_Slot_llr_slot1_set, 156073 0, 156074 0, 156075 0, 156076 0, 156077 0, 156078 0, 156079 0, 156080 0, 156081 0, 156082 0, 156083 0, 156084 0, 156085 0, 156086 0, 156087 0, 156088 0, 156089 0, 156090 0, 156091 0, 156092 0, 156093 0, 156094 0, 156095 0, 156096 0, 156097 0, 156098 0, 156099 0, 156100 0, 156101 0, 156102 0, 156103 0, 156104 0, 156105 0, 156106 0, 156107 0, 156108 0, 156109 0, 156110 0, 156111 0, 156112 0, 156113 0, 156114 0, 156115 0, 156116 0, 156117 0, 156118 0, 156119 0, 156120 0, 156121 0, 156122 0, 156123 0, 156124 0, 156125 0, 156126 0, 156127 0, 156128 0, 156129 0, 156130 0, 156131 0, 156132 0, 156133 0, 156134 0, 156135 0, 156136 0, 156137 0, 156138 0, 156139 0, 156140 0, 156141 0, 156142 0, 156143 0, 156144 0, 156145 0, 156146 0, 156147 0, 156148 0, 156149 0, 156150 0, 156151 0, 156152 0, 156153 0, 156154 0, 156155 0, 156156 0, 156157 0, 156158 0, 156159 0, 156160 0, 156161 0, 156162 0, 156163 0, 156164 0, 156165 0, 156166 0, 156167 0, 156168 0, 156169 0, 156170 0, 156171 0, 156172 0, 156173 0, 156174 0, 156175 0, 156176 0, 156177 0, 156178 0, 156179 0, 156180 0, 156181 0, 156182 0, 156183 0, 156184 0, 156185 0, 156186 0, 156187 0, 156188 0, 156189 0, 156190 0, 156191 0, 156192 0, 156193 0, 156194 0, 156195 0, 156196 0, 156197 0, 156198 0, 156199 0, 156200 0, 156201 0, 156202 0, 156203 0, 156204 0, 156205 0, 156206 0, 156207 0, 156208 0, 156209 0, 156210 0, 156211 0, 156212 0, 156213 0, 156214 0, 156215 0, 156216 0, 156217 0, 156218 0, 156219 0, 156220 0, 156221 0, 156222 0, 156223 0, 156224 0, 156225 0, 156226 0, 156227 0, 156228 0, 156229 0, 156230 0, 156231 0, 156232 0, 156233 0, 156234 0, 156235 0, 156236 0, 156237 0, 156238 0, 156239 0, 156240 0, 156241 0, 156242 0, 156243 0, 156244 0, 156245 0, 156246 0, 156247 0, 156248 0, 156249 0, 156250 0, 156251 0, 156252 0, 156253 0, 156254 0, 156255 0, 156256 0, 156257 0, 156258 0, 156259 0, 156260 0, 156261 0, 156262 0, 156263 0, 156264 0, 156265 0, 156266 0, 156267 0, 156268 0, 156269 0, 156270 0, 156271 0, 156272 0, 156273 0, 156274 0, 156275 0, 156276 0, 156277 0, 156278 0, 156279 0, 156280 0, 156281 0, 156282 0, 156283 0, 156284 0, 156285 0, 156286 0, 156287 0, 156288 0, 156289 0, 156290 0, 156291 0, 156292 0, 156293 0, 156294 0, 156295 0, 156296 0, 156297 0, 156298 0, 156299 0, 156300 0, 156301 0, 156302 0, 156303 0, 156304 0, 156305 0, 156306 0, 156307 0, 156308 0, 156309 0, 156310 0, 156311 0, 156312 0, 156313 0, 156314 0, 156315 0, 156316 0, 156317 0, 156318 0, 156319 0, 156320 0, 156321 0, 156322 0, 156323 0, 156324 0, 156325 0, 156326 0, 156327 0, 156328 0, 156329 0, 156330 0, 156331 0, 156332 0, 156333 0, 156334 0, 156335 0, 156336 0, 156337 0, 156338 0, 156339 0, 156340 0, 156341 0, 156342 0, 156343 0, 156344 0, 156345 0, 156346 0, 156347 0, 156348 0, 156349 0, 156350 0, 156351 0, 156352 0, 156353 0, 156354 0, 156355 0, 156356 0, 156357 0, 156358 0, 156359 0, 156360 0, 156361 0, 156362 0, 156363 0, 156364 0, 156365 0, 156366 0, 156367 0, 156368 0, 156369 0, 156370 0, 156371 0, 156372 0, 156373 0, 156374 0, 156375 0, 156376 0, 156377 0, 156378 0, 156379 0, 156380 0, 156381 0, 156382 0, 156383 0, 156384 0, 156385 0, 156386 0, 156387 0, 156388 0, 156389 0, 156390 0, 156391 0, 156392 0, 156393 0, 156394 0, 156395 0, 156396 0, 156397 0, 156398 0, 156399 0, 156400 0, 156401 0, 156402 0, 156403 0, 156404 0, 156405 Field_dsp340050b49a6c_fld2026_Slot_llr_slot1_set, 156406 Field_dsp340050b49a6c_fld2031_Slot_llr_slot1_set, 156407 0, 156408 0, 156409 0, 156410 0, 156411 0, 156412 0, 156413 0, 156414 0, 156415 0, 156416 0, 156417 0, 156418 0, 156419 0, 156420 0, 156421 0, 156422 0, 156423 0, 156424 0, 156425 0, 156426 0, 156427 0, 156428 0, 156429 0, 156430 0, 156431 0, 156432 0, 156433 0, 156434 0, 156435 0, 156436 0, 156437 0, 156438 0, 156439 0, 156440 0, 156441 0, 156442 0, 156443 0, 156444 0, 156445 0, 156446 0, 156447 0, 156448 0, 156449 0, 156450 0, 156451 0, 156452 0, 156453 0, 156454 0, 156455 0, 156456 0, 156457 0, 156458 0, 156459 0, 156460 0, 156461 0, 156462 0, 156463 0, 156464 0, 156465 0, 156466 0, 156467 0, 156468 0, 156469 0, 156470 0, 156471 0, 156472 0, 156473 0, 156474 0, 156475 0, 156476 0, 156477 0, 156478 0, 156479 0, 156480 0, 156481 0, 156482 0, 156483 0, 156484 0, 156485 0, 156486 0, 156487 0, 156488 0, 156489 0, 156490 0, 156491 0, 156492 0, 156493 0, 156494 0, 156495 0, 156496 0, 156497 0, 156498 0, 156499 0, 156500 0, 156501 0, 156502 0, 156503 0, 156504 0, 156505 0, 156506 0, 156507 0, 156508 0, 156509 0, 156510 0, 156511 0, 156512 0, 156513 0, 156514 0, 156515 0, 156516 0, 156517 0, 156518 0, 156519 0, 156520 0, 156521 0, 156522 0, 156523 0, 156524 0, 156525 0, 156526 0, 156527 0, 156528 0, 156529 0, 156530 0, 156531 0, 156532 0, 156533 0, 156534 0, 156535 0, 156536 0, 156537 0, 156538 0, 156539 0, 156540 0, 156541 0, 156542 0, 156543 0, 156544 0, 156545 0, 156546 0, 156547 0, 156548 0, 156549 0, 156550 0, 156551 0, 156552 0, 156553 0, 156554 0, 156555 0, 156556 0, 156557 0, 156558 0, 156559 0, 156560 0, 156561 0, 156562 0, 156563 0, 156564 0, 156565 0, 156566 0, 156567 0, 156568 0, 156569 0, 156570 0, 156571 0, 156572 0, 156573 0, 156574 0, 156575 0, 156576 0, 156577 0, 156578 0, 156579 0, 156580 0, 156581 0, 156582 0, 156583 0, 156584 0, 156585 0, 156586 0, 156587 0, 156588 0, 156589 0, 156590 0, 156591 0, 156592 0, 156593 0, 156594 0, 156595 0, 156596 0, 156597 0, 156598 0, 156599 0, 156600 0, 156601 0, 156602 0, 156603 0, 156604 0, 156605 0, 156606 0, 156607 0, 156608 0, 156609 0, 156610 0, 156611 0, 156612 0, 156613 0, 156614 0, 156615 0, 156616 0, 156617 0, 156618 0, 156619 0, 156620 0, 156621 0, 156622 0, 156623 0, 156624 0, 156625 0, 156626 0, 156627 0, 156628 0, 156629 0, 156630 0, 156631 0, 156632 0, 156633 0, 156634 0, 156635 0, 156636 0, 156637 0, 156638 0, 156639 0, 156640 0, 156641 0, 156642 0, 156643 0, 156644 0, 156645 0, 156646 0, 156647 0, 156648 0, 156649 0, 156650 0, 156651 0, 156652 0, 156653 0, 156654 0, 156655 0, 156656 0, 156657 0, 156658 0, 156659 0, 156660 0, 156661 0, 156662 0, 156663 0, 156664 0, 156665 0, 156666 0, 156667 0, 156668 0, 156669 0, 156670 0, 156671 0, 156672 0, 156673 0, 156674 0, 156675 0, 156676 0, 156677 0, 156678 0, 156679 0, 156680 0, 156681 0, 156682 0, 156683 0, 156684 0, 156685 0, 156686 0, 156687 0, 156688 0, 156689 0, 156690 0, 156691 0, 156692 0, 156693 0, 156694 0, 156695 0, 156696 0, 156697 0, 156698 0, 156699 0, 156700 0, 156701 0, 156702 0, 156703 0, 156704 0, 156705 0, 156706 0, 156707 0, 156708 0, 156709 0, 156710 0, 156711 0, 156712 0, 156713 0, 156714 0, 156715 0, 156716 0, 156717 0, 156718 0, 156719 0, 156720 0, 156721 0, 156722 0, 156723 0, 156724 0, 156725 0, 156726 0, 156727 0, 156728 0, 156729 0, 156730 0, 156731 0, 156732 0, 156733 0, 156734 0, 156735 0, 156736 0, 156737 0, 156738 0, 156739 0, 156740 0, 156741 0, 156742 0, 156743 0, 156744 0, 156745 0, 156746 0, 156747 0, 156748 0, 156749 0, 156750 0, 156751 0, 156752 0, 156753 0, 156754 0, 156755 0, 156756 0, 156757 0, 156758 0, 156759 0, 156760 0, 156761 0, 156762 0, 156763 0, 156764 0, 156765 0, 156766 0, 156767 0, 156768 0, 156769 0, 156770 0, 156771 0, 156772 0, 156773 0, 156774 0, 156775 0, 156776 0, 156777 0, 156778 0, 156779 0, 156780 0, 156781 0, 156782 0, 156783 0, 156784 0, 156785 0, 156786 0, 156787 0, 156788 0, 156789 0, 156790 0, 156791 0, 156792 0, 156793 0, 156794 0, 156795 0, 156796 0, 156797 0, 156798 0, 156799 0, 156800 0, 156801 0, 156802 0, 156803 0, 156804 0, 156805 0, 156806 0, 156807 0, 156808 0, 156809 0, 156810 0, 156811 0, 156812 0, 156813 0, 156814 0, 156815 0, 156816 0, 156817 0, 156818 0, 156819 0, 156820 0, 156821 0, 156822 0, 156823 0, 156824 0, 156825 0, 156826 0, 156827 0, 156828 0, 156829 0, 156830 0, 156831 0, 156832 0, 156833 0, 156834 0, 156835 0, 156836 0, 156837 0, 156838 0, 156839 0, 156840 0, 156841 0, 156842 0, 156843 0, 156844 0, 156845 0, 156846 0, 156847 0, 156848 0, 156849 0, 156850 0, 156851 0, 156852 0, 156853 0, 156854 0, 156855 0, 156856 0, 156857 0, 156858 0, 156859 0, 156860 0, 156861 0, 156862 0, 156863 0, 156864 0, 156865 0, 156866 0, 156867 0, 156868 0, 156869 0, 156870 0, 156871 0, 156872 0, 156873 0, 156874 0, 156875 0, 156876 0, 156877 0, 156878 0, 156879 0, 156880 0, 156881 0, 156882 0, 156883 0, 156884 0, 156885 0, 156886 0, 156887 0, 156888 0, 156889 0, 156890 0, 156891 0, 156892 0, 156893 0, 156894 0, 156895 0, 156896 0, 156897 0, 156898 0, 156899 0, 156900 0, 156901 0, 156902 0, 156903 0, 156904 0, 156905 0, 156906 0, 156907 0, 156908 0, 156909 0, 156910 0, 156911 0, 156912 0, 156913 0, 156914 0, 156915 0, 156916 0, 156917 0, 156918 0, 156919 0, 156920 0, 156921 0, 156922 0, 156923 0, 156924 0, 156925 0, 156926 0, 156927 0, 156928 0, 156929 0, 156930 0, 156931 0, 156932 0, 156933 0, 156934 0, 156935 0, 156936 0, 156937 0, 156938 0, 156939 0, 156940 0, 156941 0, 156942 0, 156943 0, 156944 0, 156945 0, 156946 0, 156947 0, 156948 0, 156949 0, 156950 0, 156951 0, 156952 0, 156953 0, 156954 0, 156955 0, 156956 0, 156957 0, 156958 0, 156959 0, 156960 0, 156961 0, 156962 0, 156963 0, 156964 0, 156965 0, 156966 0, 156967 0, 156968 0, 156969 0, 156970 0, 156971 0, 156972 0, 156973 0, 156974 0, 156975 0, 156976 0, 156977 0, 156978 0, 156979 0, 156980 0, 156981 0, 156982 0, 156983 0, 156984 0, 156985 0, 156986 0, 156987 0, 156988 0, 156989 0, 156990 0, 156991 0, 156992 0, 156993 0, 156994 0, 156995 0, 156996 0, 156997 0, 156998 0, 156999 0, 157000 0, 157001 0, 157002 0, 157003 0, 157004 0, 157005 0, 157006 Field_dsp340050b49a6c_fld2028_Slot_llr_slot1_set, 157007 0, 157008 0, 157009 0, 157010 0, 157011 0, 157012 0, 157013 0, 157014 0, 157015 0, 157016 0, 157017 0, 157018 0, 157019 0, 157020 0, 157021 0, 157022 0, 157023 0, 157024 0, 157025 0, 157026 0, 157027 0, 157028 0, 157029 0, 157030 0, 157031 0, 157032 0, 157033 0, 157034 0, 157035 0, 157036 0, 157037 0, 157038 0, 157039 0, 157040 0, 157041 0, 157042 0, 157043 0, 157044 0, 157045 0, 157046 0, 157047 0, 157048 0, 157049 0, 157050 0, 157051 0, 157052 0, 157053 0, 157054 0, 157055 0, 157056 0, 157057 0, 157058 0, 157059 0, 157060 0, 157061 0, 157062 0, 157063 0, 157064 0, 157065 0, 157066 0, 157067 0, 157068 0, 157069 0, 157070 0, 157071 0, 157072 0, 157073 0, 157074 0, 157075 0, 157076 0, 157077 0, 157078 0, 157079 0, 157080 0, 157081 0, 157082 0, 157083 0, 157084 0, 157085 0, 157086 0, 157087 0, 157088 0, 157089 0, 157090 0, 157091 0, 157092 0, 157093 0, 157094 0, 157095 0, 157096 0, 157097 0, 157098 0, 157099 0, 157100 0, 157101 0, 157102 0, 157103 0, 157104 0, 157105 0, 157106 0, 157107 0, 157108 0, 157109 0, 157110 0, 157111 0, 157112 0, 157113 0, 157114 0, 157115 0, 157116 0, 157117 0, 157118 0, 157119 0, 157120 0, 157121 0, 157122 0, 157123 0, 157124 0, 157125 0, 157126 0, 157127 0, 157128 0, 157129 0, 157130 0, 157131 0, 157132 0, 157133 0, 157134 0, 157135 0, 157136 0, 157137 0, 157138 0, 157139 0, 157140 0, 157141 0, 157142 0, 157143 0, 157144 0, 157145 0, 157146 0, 157147 0, 157148 0, 157149 0, 157150 0, 157151 0, 157152 0, 157153 0, 157154 0, 157155 0, 157156 0, 157157 0, 157158 0, 157159 0, 157160 0, 157161 0, 157162 0, 157163 0, 157164 0, 157165 0, 157166 0, 157167 0, 157168 0, 157169 Field_dsp340050b49a6c_fld2033_Slot_llr_slot1_set, 157170 0, 157171 0, 157172 0, 157173 0, 157174 0, 157175 0, 157176 0, 157177 0, 157178 0, 157179 0, 157180 0, 157181 0, 157182 0, 157183 0, 157184 0, 157185 0, 157186 0, 157187 0, 157188 0, 157189 0, 157190 0, 157191 0, 157192 0, 157193 0, 157194 0, 157195 0, 157196 0, 157197 0, 157198 0, 157199 0, 157200 0, 157201 0, 157202 0, 157203 0, 157204 0, 157205 0, 157206 0, 157207 0, 157208 0, 157209 0, 157210 0, 157211 0, 157212 0, 157213 0, 157214 0, 157215 0, 157216 0, 157217 0, 157218 0, 157219 0, 157220 0, 157221 0, 157222 0, 157223 0, 157224 0, 157225 0, 157226 0, 157227 0, 157228 0, 157229 0, 157230 0, 157231 0, 157232 0, 157233 0, 157234 0, 157235 0, 157236 0, 157237 0, 157238 0, 157239 0, 157240 0, 157241 0, 157242 0, 157243 0, 157244 0, 157245 0, 157246 0, 157247 0, 157248 0, 157249 0, 157250 0, 157251 0, 157252 0, 157253 0, 157254 0, 157255 0, 157256 0, 157257 0, 157258 0, 157259 0, 157260 0, 157261 0, 157262 0, 157263 0, 157264 0, 157265 0, 157266 0, 157267 0, 157268 0, 157269 0, 157270 0, 157271 0, 157272 0, 157273 0, 157274 0, 157275 0, 157276 0, 157277 0, 157278 0, 157279 0, 157280 0, 157281 0, 157282 0, 157283 0, 157284 0, 157285 0, 157286 0, 157287 0, 157288 0, 157289 0, 157290 0, 157291 0, 157292 0, 157293 0, 157294 0, 157295 0, 157296 0, 157297 0, 157298 0, 157299 0, 157300 0, 157301 0, 157302 0, 157303 0, 157304 0, 157305 0, 157306 0, 157307 0, 157308 0, 157309 0, 157310 0, 157311 0, 157312 0, 157313 0, 157314 0, 157315 0, 157316 Field_op0_s19_Slot_llr_slot1_set, 157317 Field_dsp340050b49a6c_fld2034_Slot_llr_slot1_set, 157318 Field_dsp340050b49a6c_fld3248llr_slot1_Slot_llr_slot1_set, 157319 Field_dsp340050b49a6c_fld3250llr_slot1_Slot_llr_slot1_set, 157320 Field_dsp340050b49a6c_fld3251llr_slot1_Slot_llr_slot1_set, 157321 Field_dsp340050b49a6c_fld3252llr_slot1_Slot_llr_slot1_set, 157322 Field_dsp340050b49a6c_fld3253llr_slot1_Slot_llr_slot1_set, 157323 Field_dsp340050b49a6c_fld3254llr_slot1_Slot_llr_slot1_set, 157324 Field_dsp340050b49a6c_fld3869llr_slot1_Slot_llr_slot1_set, 157325 Field_dsp340050b49a6c_fld3870_Slot_llr_slot1_set, 157326 Field_dsp340050b49a6c_fld3872llr_slot1_Slot_llr_slot1_set, 157327 Field_dsp340050b49a6c_fld3875llr_slot1_Slot_llr_slot1_set, 157328 Field_dsp340050b49a6c_fld3876llr_slot1_Slot_llr_slot1_set, 157329 Field_dsp340050b49a6c_fld3878llr_slot1_Slot_llr_slot1_set, 157330 0, 157331 0, 157332 0, 157333 0, 157334 0, 157335 0, 157336 0, 157337 0, 157338 0, 157339 0, 157340 0, 157341 0, 157342 0, 157343 0, 157344 0, 157345 0, 157346 0, 157347 0, 157348 0, 157349 0, 157350 0, 157351 0, 157352 0, 157353 0, 157354 0, 157355 0, 157356 0, 157357 0, 157358 0, 157359 0, 157360 0, 157361 0, 157362 0, 157363 0, 157364 0, 157365 0, 157366 0, 157367 0, 157368 0, 157369 0, 157370 0, 157371 0, 157372 0, 157373 0, 157374 0, 157375 0, 157376 0, 157377 0, 157378 0, 157379 0, 157380 0, 157381 0, 157382 0, 157383 0, 157384 0, 157385 0, 157386 0, 157387 0, 157388 0, 157389 0, 157390 0, 157391 0, 157392 0, 157393 0, 157394 0, 157395 0, 157396 0, 157397 0, 157398 0, 157399 0, 157400 0, 157401 0, 157402 0, 157403 0, 157404 0, 157405 0, 157406 0, 157407 0, 157408 0, 157409 0, 157410 0, 157411 0, 157412 0, 157413 0, 157414 0, 157415 0, 157416 0, 157417 0, 157418 0, 157419 0, 157420 0, 157421 0, 157422 0, 157423 0, 157424 0, 157425 0, 157426 0, 157427 0, 157428 0, 157429 0, 157430 0, 157431 0, 157432 0, 157433 0, 157434 0, 157435 0, 157436 0, 157437 0, 157438 0, 157439 0, 157440 0, 157441 0, 157442 0, 157443 0, 157444 0, 157445 0, 157446 0, 157447 0, 157448 0, 157449 0, 157450 0, 157451 0, 157452 0, 157453 0, 157454 0, 157455 0, 157456 0, 157457 0, 157458 0, 157459 0, 157460 0, 157461 0, 157462 0, 157463 0, 157464 0, 157465 0, 157466 0, 157467 0, 157468 0, 157469 0, 157470 0, 157471 0, 157472 0, 157473 0, 157474 0, 157475 0, 157476 0, 157477 0, 157478 0, 157479 0, 157480 0, 157481 0, 157482 0, 157483 0, 157484 0, 157485 0, 157486 0, 157487 0, 157488 0, 157489 0, 157490 0, 157491 0, 157492 0, 157493 0, 157494 0, 157495 0, 157496 0, 157497 0, 157498 0, 157499 0, 157500 0, 157501 0, 157502 0, 157503 0, 157504 0, 157505 0, 157506 0, 157507 0, 157508 0, 157509 0, 157510 0, 157511 0, 157512 0, 157513 0, 157514 0, 157515 0, 157516 0, 157517 0, 157518 0, 157519 0, 157520 0, 157521 0, 157522 0, 157523 0, 157524 0, 157525 0, 157526 0, 157527 0, 157528 0, 157529 0, 157530 0, 157531 0, 157532 0, 157533 0, 157534 0, 157535 0, 157536 0, 157537 0, 157538 0, 157539 0, 157540 0, 157541 0, 157542 0, 157543 0, 157544 0, 157545 0, 157546 0, 157547 0, 157548 0, 157549 0, 157550 0, 157551 0, 157552 0, 157553 0, 157554 0, 157555 0, 157556 0, 157557 0, 157558 0, 157559 0, 157560 0, 157561 0, 157562 0, 157563 0, 157564 0, 157565 0, 157566 0, 157567 0, 157568 0, 157569 0, 157570 0, 157571 0, 157572 0, 157573 0, 157574 0, 157575 0, 157576 0, 157577 0, 157578 0, 157579 0, 157580 0, 157581 0, 157582 0, 157583 0, 157584 0, 157585 0, 157586 0, 157587 0, 157588 0, 157589 0, 157590 0, 157591 0, 157592 0, 157593 0, 157594 0, 157595 0, 157596 0, 157597 0, 157598 0, 157599 0, 157600 0, 157601 0, 157602 0, 157603 0, 157604 0, 157605 0, 157606 0, 157607 0, 157608 0, 157609 0, 157610 0, 157611 0, 157612 0, 157613 0, 157614 0, 157615 0, 157616 0, 157617 0, 157618 0, 157619 0, 157620 0, 157621 0, 157622 0, 157623 0, 157624 0, 157625 0, 157626 0, 157627 0, 157628 0, 157629 0, 157630 0, 157631 0, 157632 0, 157633 0, 157634 0, 157635 0, 157636 0, 157637 0, 157638 0, 157639 0, 157640 0, 157641 0, 157642 0, 157643 0, 157644 0, 157645 0, 157646 0, 157647 0, 157648 0, 157649 0, 157650 0, 157651 0, 157652 0, 157653 0, 157654 0, 157655 0, 157656 0, 157657 0, 157658 0, 157659 0, 157660 0, 157661 0, 157662 0, 157663 0, 157664 0, 157665 0, 157666 0, 157667 0, 157668 0, 157669 0, 157670 0, 157671 0, 157672 0, 157673 0, 157674 0, 157675 0, 157676 0, 157677 0, 157678 0, 157679 0, 157680 0, 157681 0, 157682 0, 157683 0, 157684 0, 157685 0, 157686 0, 157687 0, 157688 0, 157689 0, 157690 0, 157691 0, 157692 0, 157693 0, 157694 0, 157695 0, 157696 0, 157697 0, 157698 0, 157699 0, 157700 0, 157701 0, 157702 0, 157703 0, 157704 0, 157705 0, 157706 0, 157707 0, 157708 0, 157709 0, 157710 0, 157711 0, 157712 0, 157713 0, 157714 0, 157715 0, 157716 0, 157717 0, 157718 0, 157719 0, 157720 0, 157721 0, 157722 0, 157723 0, 157724 Implicit_Field_set, 157725 Implicit_Field_set, 157726 Implicit_Field_set, 157727 Implicit_Field_set, 157728 Implicit_Field_set, 157729 Implicit_Field_set, 157730 Implicit_Field_set, 157731 Implicit_Field_set 157732}; 157733 157734static xtensa_get_field_fn 157735Slot_llr_slot0_get_field_fns[] = { 157736 Field_t_Slot_llr_slot0_get, 157737 0, 157738 0, 157739 0, 157740 0, 157741 Field_s_Slot_llr_slot0_get, 157742 0, 157743 0, 157744 0, 157745 0, 157746 0, 157747 0, 157748 0, 157749 0, 157750 Field_r_Slot_llr_slot0_get, 157751 0, 157752 0, 157753 0, 157754 Field_sal_Slot_llr_slot0_get, 157755 Field_sargt_Slot_llr_slot0_get, 157756 0, 157757 0, 157758 0, 157759 0, 157760 0, 157761 0, 157762 0, 157763 0, 157764 0, 157765 0, 157766 0, 157767 0, 157768 0, 157769 0, 157770 Field_imm7_Slot_llr_slot0_get, 157771 0, 157772 0, 157773 0, 157774 0, 157775 0, 157776 0, 157777 0, 157778 0, 157779 0, 157780 0, 157781 0, 157782 0, 157783 0, 157784 0, 157785 Field_dsp340050b49a6c_fld2029_Slot_llr_slot0_get, 157786 0, 157787 Field_dsp340050b49a6c_fld2032_Slot_llr_slot0_get, 157788 0, 157789 0, 157790 Field_dsp340050b49a6c_fld2037_Slot_llr_slot0_get, 157791 Field_dsp340050b49a6c_fld2038_Slot_llr_slot0_get, 157792 0, 157793 0, 157794 Field_dsp340050b49a6c_fld2041_Slot_llr_slot0_get, 157795 0, 157796 Field_dsp340050b49a6c_fld2043_Slot_llr_slot0_get, 157797 0, 157798 Field_dsp340050b49a6c_fld2045_Slot_llr_slot0_get, 157799 Field_dsp340050b49a6c_fld2046_Slot_llr_slot0_get, 157800 Field_dsp340050b49a6c_fld2047_Slot_llr_slot0_get, 157801 0, 157802 Field_dsp340050b49a6c_fld2049_Slot_llr_slot0_get, 157803 Field_dsp340050b49a6c_fld2050_Slot_llr_slot0_get, 157804 0, 157805 Field_dsp340050b49a6c_fld2052_Slot_llr_slot0_get, 157806 Field_dsp340050b49a6c_fld2053_Slot_llr_slot0_get, 157807 Field_dsp340050b49a6c_fld2054_Slot_llr_slot0_get, 157808 0, 157809 Field_dsp340050b49a6c_fld2056_Slot_llr_slot0_get, 157810 0, 157811 0, 157812 0, 157813 0, 157814 0, 157815 0, 157816 0, 157817 0, 157818 0, 157819 0, 157820 0, 157821 0, 157822 0, 157823 0, 157824 0, 157825 0, 157826 0, 157827 0, 157828 0, 157829 0, 157830 0, 157831 0, 157832 0, 157833 0, 157834 0, 157835 0, 157836 0, 157837 0, 157838 0, 157839 0, 157840 0, 157841 0, 157842 0, 157843 0, 157844 0, 157845 0, 157846 0, 157847 0, 157848 0, 157849 0, 157850 0, 157851 0, 157852 0, 157853 0, 157854 0, 157855 0, 157856 0, 157857 0, 157858 0, 157859 0, 157860 0, 157861 0, 157862 0, 157863 0, 157864 0, 157865 0, 157866 0, 157867 0, 157868 0, 157869 0, 157870 0, 157871 0, 157872 0, 157873 0, 157874 0, 157875 0, 157876 0, 157877 0, 157878 0, 157879 0, 157880 0, 157881 0, 157882 0, 157883 0, 157884 0, 157885 0, 157886 0, 157887 0, 157888 0, 157889 0, 157890 0, 157891 0, 157892 0, 157893 0, 157894 0, 157895 0, 157896 0, 157897 0, 157898 0, 157899 0, 157900 0, 157901 0, 157902 0, 157903 0, 157904 0, 157905 0, 157906 0, 157907 0, 157908 0, 157909 0, 157910 0, 157911 0, 157912 0, 157913 0, 157914 0, 157915 0, 157916 0, 157917 0, 157918 0, 157919 0, 157920 0, 157921 0, 157922 0, 157923 0, 157924 0, 157925 0, 157926 0, 157927 0, 157928 0, 157929 0, 157930 0, 157931 0, 157932 0, 157933 0, 157934 0, 157935 0, 157936 0, 157937 0, 157938 0, 157939 0, 157940 0, 157941 0, 157942 0, 157943 0, 157944 0, 157945 0, 157946 0, 157947 0, 157948 0, 157949 0, 157950 0, 157951 0, 157952 0, 157953 0, 157954 0, 157955 0, 157956 0, 157957 0, 157958 0, 157959 0, 157960 0, 157961 0, 157962 0, 157963 0, 157964 0, 157965 0, 157966 0, 157967 0, 157968 0, 157969 0, 157970 0, 157971 0, 157972 0, 157973 0, 157974 0, 157975 0, 157976 0, 157977 0, 157978 0, 157979 0, 157980 0, 157981 0, 157982 0, 157983 0, 157984 0, 157985 0, 157986 0, 157987 0, 157988 0, 157989 0, 157990 0, 157991 0, 157992 0, 157993 0, 157994 0, 157995 0, 157996 0, 157997 0, 157998 0, 157999 0, 158000 0, 158001 0, 158002 0, 158003 0, 158004 0, 158005 0, 158006 0, 158007 0, 158008 0, 158009 0, 158010 0, 158011 0, 158012 0, 158013 0, 158014 0, 158015 0, 158016 0, 158017 0, 158018 0, 158019 0, 158020 0, 158021 0, 158022 0, 158023 0, 158024 0, 158025 0, 158026 0, 158027 0, 158028 0, 158029 0, 158030 0, 158031 0, 158032 0, 158033 0, 158034 0, 158035 0, 158036 0, 158037 0, 158038 0, 158039 0, 158040 0, 158041 0, 158042 0, 158043 0, 158044 0, 158045 0, 158046 0, 158047 0, 158048 0, 158049 0, 158050 0, 158051 0, 158052 0, 158053 0, 158054 0, 158055 0, 158056 0, 158057 0, 158058 0, 158059 0, 158060 0, 158061 0, 158062 0, 158063 0, 158064 0, 158065 0, 158066 0, 158067 0, 158068 0, 158069 0, 158070 0, 158071 0, 158072 0, 158073 0, 158074 0, 158075 0, 158076 0, 158077 0, 158078 0, 158079 0, 158080 0, 158081 0, 158082 0, 158083 0, 158084 0, 158085 0, 158086 0, 158087 0, 158088 0, 158089 0, 158090 0, 158091 0, 158092 0, 158093 0, 158094 0, 158095 0, 158096 0, 158097 0, 158098 0, 158099 0, 158100 0, 158101 0, 158102 0, 158103 0, 158104 0, 158105 0, 158106 0, 158107 0, 158108 0, 158109 0, 158110 0, 158111 0, 158112 0, 158113 0, 158114 0, 158115 0, 158116 0, 158117 0, 158118 0, 158119 0, 158120 0, 158121 0, 158122 0, 158123 0, 158124 0, 158125 0, 158126 0, 158127 0, 158128 0, 158129 0, 158130 0, 158131 0, 158132 0, 158133 0, 158134 0, 158135 0, 158136 0, 158137 0, 158138 0, 158139 0, 158140 0, 158141 0, 158142 0, 158143 0, 158144 0, 158145 0, 158146 0, 158147 0, 158148 0, 158149 0, 158150 0, 158151 0, 158152 0, 158153 0, 158154 0, 158155 0, 158156 0, 158157 0, 158158 0, 158159 0, 158160 0, 158161 0, 158162 0, 158163 0, 158164 0, 158165 0, 158166 0, 158167 0, 158168 0, 158169 0, 158170 0, 158171 0, 158172 0, 158173 0, 158174 0, 158175 0, 158176 0, 158177 0, 158178 0, 158179 0, 158180 0, 158181 0, 158182 0, 158183 0, 158184 0, 158185 0, 158186 0, 158187 0, 158188 0, 158189 0, 158190 0, 158191 0, 158192 0, 158193 0, 158194 0, 158195 0, 158196 0, 158197 0, 158198 0, 158199 0, 158200 0, 158201 0, 158202 0, 158203 0, 158204 0, 158205 0, 158206 0, 158207 0, 158208 0, 158209 0, 158210 0, 158211 0, 158212 0, 158213 0, 158214 0, 158215 0, 158216 0, 158217 0, 158218 0, 158219 0, 158220 0, 158221 0, 158222 0, 158223 0, 158224 0, 158225 0, 158226 0, 158227 0, 158228 0, 158229 0, 158230 0, 158231 0, 158232 0, 158233 0, 158234 0, 158235 0, 158236 0, 158237 0, 158238 0, 158239 0, 158240 0, 158241 0, 158242 0, 158243 0, 158244 0, 158245 0, 158246 0, 158247 0, 158248 0, 158249 0, 158250 0, 158251 0, 158252 0, 158253 0, 158254 0, 158255 0, 158256 0, 158257 0, 158258 0, 158259 0, 158260 0, 158261 0, 158262 0, 158263 0, 158264 0, 158265 0, 158266 0, 158267 0, 158268 0, 158269 0, 158270 0, 158271 0, 158272 0, 158273 0, 158274 0, 158275 0, 158276 0, 158277 0, 158278 0, 158279 0, 158280 0, 158281 0, 158282 0, 158283 0, 158284 0, 158285 0, 158286 0, 158287 0, 158288 0, 158289 0, 158290 0, 158291 0, 158292 0, 158293 0, 158294 0, 158295 0, 158296 0, 158297 0, 158298 0, 158299 0, 158300 0, 158301 0, 158302 0, 158303 0, 158304 0, 158305 0, 158306 0, 158307 0, 158308 0, 158309 0, 158310 0, 158311 0, 158312 0, 158313 0, 158314 0, 158315 0, 158316 0, 158317 0, 158318 0, 158319 0, 158320 0, 158321 0, 158322 0, 158323 0, 158324 0, 158325 0, 158326 0, 158327 0, 158328 0, 158329 0, 158330 0, 158331 0, 158332 0, 158333 0, 158334 0, 158335 0, 158336 0, 158337 0, 158338 0, 158339 0, 158340 0, 158341 0, 158342 0, 158343 0, 158344 0, 158345 0, 158346 0, 158347 0, 158348 0, 158349 0, 158350 0, 158351 0, 158352 0, 158353 0, 158354 0, 158355 0, 158356 0, 158357 0, 158358 0, 158359 0, 158360 0, 158361 0, 158362 0, 158363 0, 158364 0, 158365 0, 158366 0, 158367 0, 158368 0, 158369 0, 158370 0, 158371 0, 158372 0, 158373 0, 158374 0, 158375 0, 158376 0, 158377 0, 158378 0, 158379 0, 158380 0, 158381 0, 158382 0, 158383 0, 158384 0, 158385 0, 158386 0, 158387 0, 158388 0, 158389 0, 158390 0, 158391 0, 158392 0, 158393 0, 158394 0, 158395 0, 158396 0, 158397 0, 158398 0, 158399 0, 158400 0, 158401 0, 158402 0, 158403 0, 158404 0, 158405 0, 158406 0, 158407 0, 158408 0, 158409 0, 158410 0, 158411 0, 158412 0, 158413 0, 158414 0, 158415 0, 158416 0, 158417 0, 158418 0, 158419 0, 158420 0, 158421 0, 158422 0, 158423 0, 158424 0, 158425 0, 158426 0, 158427 0, 158428 0, 158429 0, 158430 0, 158431 0, 158432 0, 158433 0, 158434 0, 158435 0, 158436 0, 158437 0, 158438 0, 158439 0, 158440 0, 158441 0, 158442 0, 158443 0, 158444 0, 158445 0, 158446 0, 158447 0, 158448 0, 158449 0, 158450 0, 158451 0, 158452 0, 158453 0, 158454 0, 158455 0, 158456 0, 158457 0, 158458 0, 158459 0, 158460 0, 158461 0, 158462 0, 158463 0, 158464 0, 158465 0, 158466 0, 158467 0, 158468 0, 158469 0, 158470 0, 158471 0, 158472 0, 158473 0, 158474 0, 158475 0, 158476 0, 158477 0, 158478 0, 158479 0, 158480 0, 158481 0, 158482 0, 158483 0, 158484 0, 158485 0, 158486 0, 158487 0, 158488 0, 158489 0, 158490 0, 158491 0, 158492 0, 158493 0, 158494 0, 158495 0, 158496 0, 158497 0, 158498 0, 158499 0, 158500 0, 158501 0, 158502 0, 158503 0, 158504 0, 158505 0, 158506 0, 158507 0, 158508 0, 158509 0, 158510 0, 158511 0, 158512 0, 158513 0, 158514 0, 158515 0, 158516 0, 158517 0, 158518 0, 158519 0, 158520 0, 158521 0, 158522 0, 158523 0, 158524 0, 158525 0, 158526 0, 158527 0, 158528 0, 158529 0, 158530 0, 158531 0, 158532 0, 158533 0, 158534 0, 158535 0, 158536 0, 158537 0, 158538 0, 158539 0, 158540 0, 158541 0, 158542 0, 158543 0, 158544 0, 158545 0, 158546 0, 158547 0, 158548 0, 158549 0, 158550 0, 158551 0, 158552 0, 158553 0, 158554 0, 158555 0, 158556 0, 158557 0, 158558 0, 158559 0, 158560 0, 158561 0, 158562 0, 158563 0, 158564 0, 158565 0, 158566 0, 158567 0, 158568 0, 158569 0, 158570 0, 158571 0, 158572 0, 158573 0, 158574 0, 158575 0, 158576 0, 158577 0, 158578 0, 158579 0, 158580 0, 158581 0, 158582 0, 158583 0, 158584 0, 158585 0, 158586 0, 158587 0, 158588 0, 158589 0, 158590 0, 158591 0, 158592 0, 158593 0, 158594 0, 158595 0, 158596 0, 158597 0, 158598 0, 158599 0, 158600 0, 158601 0, 158602 0, 158603 0, 158604 0, 158605 0, 158606 0, 158607 0, 158608 0, 158609 0, 158610 0, 158611 0, 158612 0, 158613 0, 158614 0, 158615 0, 158616 0, 158617 0, 158618 0, 158619 0, 158620 0, 158621 0, 158622 0, 158623 0, 158624 0, 158625 0, 158626 0, 158627 0, 158628 0, 158629 0, 158630 0, 158631 0, 158632 0, 158633 0, 158634 0, 158635 0, 158636 0, 158637 0, 158638 0, 158639 0, 158640 0, 158641 0, 158642 0, 158643 0, 158644 0, 158645 0, 158646 0, 158647 0, 158648 0, 158649 0, 158650 0, 158651 0, 158652 0, 158653 0, 158654 0, 158655 0, 158656 0, 158657 0, 158658 0, 158659 0, 158660 0, 158661 0, 158662 0, 158663 0, 158664 0, 158665 0, 158666 0, 158667 0, 158668 0, 158669 0, 158670 0, 158671 0, 158672 0, 158673 0, 158674 0, 158675 0, 158676 0, 158677 0, 158678 0, 158679 0, 158680 0, 158681 0, 158682 0, 158683 0, 158684 0, 158685 0, 158686 0, 158687 0, 158688 0, 158689 0, 158690 0, 158691 0, 158692 0, 158693 0, 158694 0, 158695 0, 158696 0, 158697 0, 158698 0, 158699 0, 158700 0, 158701 0, 158702 0, 158703 0, 158704 0, 158705 0, 158706 0, 158707 0, 158708 0, 158709 0, 158710 0, 158711 0, 158712 0, 158713 0, 158714 0, 158715 0, 158716 0, 158717 0, 158718 0, 158719 0, 158720 0, 158721 0, 158722 0, 158723 0, 158724 0, 158725 0, 158726 0, 158727 0, 158728 0, 158729 0, 158730 0, 158731 0, 158732 0, 158733 0, 158734 0, 158735 0, 158736 0, 158737 0, 158738 0, 158739 0, 158740 0, 158741 0, 158742 0, 158743 0, 158744 0, 158745 0, 158746 0, 158747 0, 158748 0, 158749 0, 158750 0, 158751 0, 158752 0, 158753 0, 158754 0, 158755 0, 158756 0, 158757 0, 158758 0, 158759 0, 158760 0, 158761 0, 158762 0, 158763 0, 158764 0, 158765 0, 158766 0, 158767 0, 158768 0, 158769 0, 158770 0, 158771 0, 158772 0, 158773 0, 158774 0, 158775 0, 158776 0, 158777 0, 158778 0, 158779 0, 158780 0, 158781 0, 158782 0, 158783 0, 158784 0, 158785 0, 158786 0, 158787 0, 158788 0, 158789 0, 158790 0, 158791 0, 158792 0, 158793 0, 158794 0, 158795 0, 158796 0, 158797 0, 158798 0, 158799 0, 158800 0, 158801 0, 158802 0, 158803 0, 158804 0, 158805 0, 158806 0, 158807 0, 158808 0, 158809 0, 158810 0, 158811 0, 158812 0, 158813 0, 158814 0, 158815 0, 158816 0, 158817 0, 158818 0, 158819 0, 158820 0, 158821 0, 158822 0, 158823 0, 158824 0, 158825 0, 158826 0, 158827 0, 158828 0, 158829 0, 158830 0, 158831 0, 158832 0, 158833 0, 158834 0, 158835 0, 158836 0, 158837 0, 158838 0, 158839 0, 158840 0, 158841 0, 158842 0, 158843 0, 158844 0, 158845 0, 158846 0, 158847 0, 158848 0, 158849 0, 158850 0, 158851 0, 158852 0, 158853 0, 158854 0, 158855 0, 158856 0, 158857 0, 158858 0, 158859 0, 158860 0, 158861 0, 158862 0, 158863 0, 158864 0, 158865 0, 158866 0, 158867 0, 158868 0, 158869 0, 158870 0, 158871 0, 158872 0, 158873 0, 158874 0, 158875 0, 158876 0, 158877 0, 158878 0, 158879 0, 158880 0, 158881 0, 158882 0, 158883 0, 158884 0, 158885 0, 158886 0, 158887 0, 158888 0, 158889 0, 158890 0, 158891 0, 158892 0, 158893 0, 158894 0, 158895 0, 158896 0, 158897 0, 158898 0, 158899 0, 158900 0, 158901 0, 158902 0, 158903 0, 158904 0, 158905 0, 158906 0, 158907 0, 158908 0, 158909 0, 158910 0, 158911 0, 158912 0, 158913 0, 158914 0, 158915 0, 158916 0, 158917 0, 158918 0, 158919 0, 158920 0, 158921 0, 158922 0, 158923 0, 158924 0, 158925 0, 158926 0, 158927 0, 158928 0, 158929 0, 158930 0, 158931 0, 158932 0, 158933 0, 158934 0, 158935 0, 158936 0, 158937 0, 158938 0, 158939 0, 158940 0, 158941 0, 158942 0, 158943 0, 158944 0, 158945 0, 158946 0, 158947 0, 158948 0, 158949 0, 158950 0, 158951 0, 158952 0, 158953 0, 158954 0, 158955 0, 158956 0, 158957 0, 158958 0, 158959 0, 158960 0, 158961 0, 158962 0, 158963 0, 158964 0, 158965 0, 158966 0, 158967 0, 158968 0, 158969 0, 158970 0, 158971 0, 158972 0, 158973 0, 158974 0, 158975 0, 158976 0, 158977 0, 158978 0, 158979 0, 158980 0, 158981 0, 158982 0, 158983 0, 158984 0, 158985 0, 158986 0, 158987 0, 158988 0, 158989 0, 158990 0, 158991 0, 158992 0, 158993 0, 158994 0, 158995 0, 158996 0, 158997 0, 158998 0, 158999 0, 159000 0, 159001 0, 159002 0, 159003 0, 159004 0, 159005 0, 159006 0, 159007 0, 159008 0, 159009 0, 159010 0, 159011 0, 159012 0, 159013 0, 159014 0, 159015 0, 159016 0, 159017 0, 159018 0, 159019 0, 159020 0, 159021 0, 159022 0, 159023 0, 159024 0, 159025 0, 159026 0, 159027 0, 159028 0, 159029 0, 159030 0, 159031 0, 159032 0, 159033 0, 159034 0, 159035 0, 159036 0, 159037 0, 159038 0, 159039 0, 159040 0, 159041 0, 159042 0, 159043 0, 159044 0, 159045 0, 159046 0, 159047 0, 159048 0, 159049 0, 159050 0, 159051 0, 159052 0, 159053 0, 159054 0, 159055 0, 159056 0, 159057 0, 159058 0, 159059 0, 159060 0, 159061 0, 159062 0, 159063 0, 159064 0, 159065 0, 159066 0, 159067 Field_op0_s20_Slot_llr_slot0_get, 159068 Field_dsp340050b49a6c_fld2071_Slot_llr_slot0_get, 159069 Field_dsp340050b49a6c_fld3258llr_slot0_Slot_llr_slot0_get, 159070 Field_dsp340050b49a6c_fld3259llr_slot0_Slot_llr_slot0_get, 159071 Field_dsp340050b49a6c_fld3260llr_slot0_Slot_llr_slot0_get, 159072 Field_dsp340050b49a6c_fld3261llr_slot0_Slot_llr_slot0_get, 159073 Field_dsp340050b49a6c_fld3263llr_slot0_Slot_llr_slot0_get, 159074 Field_dsp340050b49a6c_fld3264llr_slot0_Slot_llr_slot0_get, 159075 Field_dsp340050b49a6c_fld3265llr_slot0_Slot_llr_slot0_get, 159076 Field_dsp340050b49a6c_fld3266llr_slot0_Slot_llr_slot0_get, 159077 Field_dsp340050b49a6c_fld3267llr_slot0_Slot_llr_slot0_get, 159078 Field_dsp340050b49a6c_fld3268llr_slot0_Slot_llr_slot0_get, 159079 Field_dsp340050b49a6c_fld3269llr_slot0_Slot_llr_slot0_get, 159080 Field_dsp340050b49a6c_fld3270llr_slot0_Slot_llr_slot0_get, 159081 Field_dsp340050b49a6c_fld3272llr_slot0_Slot_llr_slot0_get, 159082 Field_dsp340050b49a6c_fld3274llr_slot0_Slot_llr_slot0_get, 159083 Field_dsp340050b49a6c_fld3275llr_slot0_Slot_llr_slot0_get, 159084 Field_dsp340050b49a6c_fld3276llr_slot0_Slot_llr_slot0_get, 159085 Field_dsp340050b49a6c_fld3277llr_slot0_Slot_llr_slot0_get, 159086 Field_dsp340050b49a6c_fld3278llr_slot0_Slot_llr_slot0_get, 159087 Field_dsp340050b49a6c_fld3279llr_slot0_Slot_llr_slot0_get, 159088 Field_dsp340050b49a6c_fld3280llr_slot0_Slot_llr_slot0_get, 159089 Field_dsp340050b49a6c_fld3281llr_slot0_Slot_llr_slot0_get, 159090 Field_dsp340050b49a6c_fld3282llr_slot0_Slot_llr_slot0_get, 159091 Field_dsp340050b49a6c_fld3283llr_slot0_Slot_llr_slot0_get, 159092 Field_dsp340050b49a6c_fld3284llr_slot0_Slot_llr_slot0_get, 159093 Field_dsp340050b49a6c_fld3286llr_slot0_Slot_llr_slot0_get, 159094 Field_dsp340050b49a6c_fld3288llr_slot0_Slot_llr_slot0_get, 159095 Field_dsp340050b49a6c_fld3289llr_slot0_Slot_llr_slot0_get, 159096 Field_dsp340050b49a6c_fld3291llr_slot0_Slot_llr_slot0_get, 159097 Field_dsp340050b49a6c_fld3292llr_slot0_Slot_llr_slot0_get, 159098 Field_dsp340050b49a6c_fld3293llr_slot0_Slot_llr_slot0_get, 159099 Field_dsp340050b49a6c_fld3294llr_slot0_Slot_llr_slot0_get, 159100 Field_dsp340050b49a6c_fld3295llr_slot0_Slot_llr_slot0_get, 159101 Field_dsp340050b49a6c_fld3296llr_slot0_Slot_llr_slot0_get, 159102 Field_dsp340050b49a6c_fld3297llr_slot0_Slot_llr_slot0_get, 159103 Field_dsp340050b49a6c_fld3298llr_slot0_Slot_llr_slot0_get, 159104 Field_dsp340050b49a6c_fld3299llr_slot0_Slot_llr_slot0_get, 159105 Field_dsp340050b49a6c_fld3300llr_slot0_Slot_llr_slot0_get, 159106 Field_dsp340050b49a6c_fld3302llr_slot0_Slot_llr_slot0_get, 159107 Field_dsp340050b49a6c_fld3303llr_slot0_Slot_llr_slot0_get, 159108 Field_dsp340050b49a6c_fld3304llr_slot0_Slot_llr_slot0_get, 159109 Field_dsp340050b49a6c_fld3305llr_slot0_Slot_llr_slot0_get, 159110 Field_dsp340050b49a6c_fld3306llr_slot0_Slot_llr_slot0_get, 159111 Field_dsp340050b49a6c_fld3308llr_slot0_Slot_llr_slot0_get, 159112 Field_dsp340050b49a6c_fld3310llr_slot0_Slot_llr_slot0_get, 159113 Field_dsp340050b49a6c_fld3311llr_slot0_Slot_llr_slot0_get, 159114 Field_dsp340050b49a6c_fld3312llr_slot0_Slot_llr_slot0_get, 159115 Field_dsp340050b49a6c_fld3879llr_slot0_Slot_llr_slot0_get, 159116 Field_dsp340050b49a6c_fld3881llr_slot0_Slot_llr_slot0_get, 159117 Field_dsp340050b49a6c_fld3883llr_slot0_Slot_llr_slot0_get, 159118 Field_dsp340050b49a6c_fld3885llr_slot0_Slot_llr_slot0_get, 159119 Field_dsp340050b49a6c_fld3887llr_slot0_Slot_llr_slot0_get, 159120 Field_dsp340050b49a6c_fld3888llr_slot0_Slot_llr_slot0_get, 159121 Field_dsp340050b49a6c_fld3890llr_slot0_Slot_llr_slot0_get, 159122 Field_dsp340050b49a6c_fld3892llr_slot0_Slot_llr_slot0_get, 159123 Field_dsp340050b49a6c_fld3893llr_slot0_Slot_llr_slot0_get, 159124 0, 159125 0, 159126 0, 159127 0, 159128 0, 159129 0, 159130 0, 159131 0, 159132 0, 159133 0, 159134 0, 159135 0, 159136 0, 159137 0, 159138 0, 159139 0, 159140 0, 159141 0, 159142 0, 159143 0, 159144 0, 159145 0, 159146 0, 159147 0, 159148 0, 159149 0, 159150 0, 159151 0, 159152 0, 159153 0, 159154 0, 159155 0, 159156 0, 159157 0, 159158 0, 159159 0, 159160 0, 159161 0, 159162 0, 159163 0, 159164 0, 159165 0, 159166 0, 159167 0, 159168 0, 159169 0, 159170 0, 159171 0, 159172 0, 159173 0, 159174 0, 159175 0, 159176 0, 159177 0, 159178 0, 159179 0, 159180 0, 159181 0, 159182 0, 159183 0, 159184 0, 159185 0, 159186 0, 159187 0, 159188 0, 159189 0, 159190 0, 159191 0, 159192 0, 159193 0, 159194 0, 159195 0, 159196 0, 159197 0, 159198 0, 159199 0, 159200 0, 159201 0, 159202 0, 159203 0, 159204 0, 159205 0, 159206 0, 159207 0, 159208 0, 159209 0, 159210 0, 159211 0, 159212 0, 159213 0, 159214 0, 159215 0, 159216 0, 159217 0, 159218 0, 159219 0, 159220 0, 159221 0, 159222 0, 159223 0, 159224 0, 159225 0, 159226 0, 159227 0, 159228 0, 159229 0, 159230 0, 159231 0, 159232 0, 159233 0, 159234 0, 159235 0, 159236 0, 159237 0, 159238 0, 159239 0, 159240 0, 159241 0, 159242 0, 159243 0, 159244 0, 159245 0, 159246 0, 159247 0, 159248 0, 159249 0, 159250 0, 159251 0, 159252 0, 159253 0, 159254 0, 159255 0, 159256 0, 159257 0, 159258 0, 159259 0, 159260 0, 159261 0, 159262 0, 159263 0, 159264 0, 159265 0, 159266 0, 159267 0, 159268 0, 159269 0, 159270 0, 159271 0, 159272 0, 159273 0, 159274 0, 159275 0, 159276 0, 159277 0, 159278 0, 159279 0, 159280 0, 159281 0, 159282 0, 159283 0, 159284 0, 159285 0, 159286 0, 159287 0, 159288 0, 159289 0, 159290 0, 159291 0, 159292 0, 159293 0, 159294 0, 159295 0, 159296 0, 159297 0, 159298 0, 159299 0, 159300 0, 159301 0, 159302 0, 159303 0, 159304 0, 159305 0, 159306 0, 159307 0, 159308 0, 159309 0, 159310 0, 159311 0, 159312 0, 159313 0, 159314 0, 159315 0, 159316 0, 159317 0, 159318 0, 159319 0, 159320 0, 159321 0, 159322 0, 159323 0, 159324 0, 159325 0, 159326 0, 159327 0, 159328 0, 159329 0, 159330 0, 159331 0, 159332 0, 159333 0, 159334 0, 159335 0, 159336 0, 159337 0, 159338 0, 159339 0, 159340 0, 159341 0, 159342 0, 159343 0, 159344 0, 159345 0, 159346 0, 159347 0, 159348 0, 159349 0, 159350 0, 159351 0, 159352 0, 159353 0, 159354 0, 159355 0, 159356 0, 159357 0, 159358 0, 159359 0, 159360 0, 159361 0, 159362 0, 159363 0, 159364 0, 159365 0, 159366 0, 159367 0, 159368 0, 159369 0, 159370 0, 159371 0, 159372 0, 159373 0, 159374 0, 159375 0, 159376 0, 159377 0, 159378 0, 159379 0, 159380 0, 159381 0, 159382 0, 159383 0, 159384 0, 159385 0, 159386 0, 159387 0, 159388 0, 159389 0, 159390 0, 159391 0, 159392 0, 159393 0, 159394 0, 159395 0, 159396 0, 159397 0, 159398 0, 159399 0, 159400 0, 159401 0, 159402 0, 159403 0, 159404 0, 159405 0, 159406 0, 159407 0, 159408 0, 159409 0, 159410 0, 159411 0, 159412 0, 159413 0, 159414 0, 159415 0, 159416 0, 159417 0, 159418 0, 159419 0, 159420 0, 159421 0, 159422 0, 159423 0, 159424 0, 159425 0, 159426 0, 159427 0, 159428 0, 159429 0, 159430 0, 159431 0, 159432 0, 159433 0, 159434 0, 159435 0, 159436 0, 159437 0, 159438 0, 159439 0, 159440 0, 159441 0, 159442 0, 159443 0, 159444 0, 159445 0, 159446 0, 159447 0, 159448 0, 159449 0, 159450 0, 159451 0, 159452 0, 159453 0, 159454 0, 159455 0, 159456 0, 159457 0, 159458 0, 159459 0, 159460 0, 159461 Implicit_Field_ar0_get, 159462 Implicit_Field_ar4_get, 159463 Implicit_Field_ar8_get, 159464 Implicit_Field_ar12_get, 159465 Implicit_Field_bt16_get, 159466 Implicit_Field_bs16_get, 159467 Implicit_Field_br16_get, 159468 Implicit_Field_brall_get 159469}; 159470 159471static xtensa_set_field_fn 159472Slot_llr_slot0_set_field_fns[] = { 159473 Field_t_Slot_llr_slot0_set, 159474 0, 159475 0, 159476 0, 159477 0, 159478 Field_s_Slot_llr_slot0_set, 159479 0, 159480 0, 159481 0, 159482 0, 159483 0, 159484 0, 159485 0, 159486 0, 159487 Field_r_Slot_llr_slot0_set, 159488 0, 159489 0, 159490 0, 159491 Field_sal_Slot_llr_slot0_set, 159492 Field_sargt_Slot_llr_slot0_set, 159493 0, 159494 0, 159495 0, 159496 0, 159497 0, 159498 0, 159499 0, 159500 0, 159501 0, 159502 0, 159503 0, 159504 0, 159505 0, 159506 0, 159507 Field_imm7_Slot_llr_slot0_set, 159508 0, 159509 0, 159510 0, 159511 0, 159512 0, 159513 0, 159514 0, 159515 0, 159516 0, 159517 0, 159518 0, 159519 0, 159520 0, 159521 0, 159522 Field_dsp340050b49a6c_fld2029_Slot_llr_slot0_set, 159523 0, 159524 Field_dsp340050b49a6c_fld2032_Slot_llr_slot0_set, 159525 0, 159526 0, 159527 Field_dsp340050b49a6c_fld2037_Slot_llr_slot0_set, 159528 Field_dsp340050b49a6c_fld2038_Slot_llr_slot0_set, 159529 0, 159530 0, 159531 Field_dsp340050b49a6c_fld2041_Slot_llr_slot0_set, 159532 0, 159533 Field_dsp340050b49a6c_fld2043_Slot_llr_slot0_set, 159534 0, 159535 Field_dsp340050b49a6c_fld2045_Slot_llr_slot0_set, 159536 Field_dsp340050b49a6c_fld2046_Slot_llr_slot0_set, 159537 Field_dsp340050b49a6c_fld2047_Slot_llr_slot0_set, 159538 0, 159539 Field_dsp340050b49a6c_fld2049_Slot_llr_slot0_set, 159540 Field_dsp340050b49a6c_fld2050_Slot_llr_slot0_set, 159541 0, 159542 Field_dsp340050b49a6c_fld2052_Slot_llr_slot0_set, 159543 Field_dsp340050b49a6c_fld2053_Slot_llr_slot0_set, 159544 Field_dsp340050b49a6c_fld2054_Slot_llr_slot0_set, 159545 0, 159546 Field_dsp340050b49a6c_fld2056_Slot_llr_slot0_set, 159547 0, 159548 0, 159549 0, 159550 0, 159551 0, 159552 0, 159553 0, 159554 0, 159555 0, 159556 0, 159557 0, 159558 0, 159559 0, 159560 0, 159561 0, 159562 0, 159563 0, 159564 0, 159565 0, 159566 0, 159567 0, 159568 0, 159569 0, 159570 0, 159571 0, 159572 0, 159573 0, 159574 0, 159575 0, 159576 0, 159577 0, 159578 0, 159579 0, 159580 0, 159581 0, 159582 0, 159583 0, 159584 0, 159585 0, 159586 0, 159587 0, 159588 0, 159589 0, 159590 0, 159591 0, 159592 0, 159593 0, 159594 0, 159595 0, 159596 0, 159597 0, 159598 0, 159599 0, 159600 0, 159601 0, 159602 0, 159603 0, 159604 0, 159605 0, 159606 0, 159607 0, 159608 0, 159609 0, 159610 0, 159611 0, 159612 0, 159613 0, 159614 0, 159615 0, 159616 0, 159617 0, 159618 0, 159619 0, 159620 0, 159621 0, 159622 0, 159623 0, 159624 0, 159625 0, 159626 0, 159627 0, 159628 0, 159629 0, 159630 0, 159631 0, 159632 0, 159633 0, 159634 0, 159635 0, 159636 0, 159637 0, 159638 0, 159639 0, 159640 0, 159641 0, 159642 0, 159643 0, 159644 0, 159645 0, 159646 0, 159647 0, 159648 0, 159649 0, 159650 0, 159651 0, 159652 0, 159653 0, 159654 0, 159655 0, 159656 0, 159657 0, 159658 0, 159659 0, 159660 0, 159661 0, 159662 0, 159663 0, 159664 0, 159665 0, 159666 0, 159667 0, 159668 0, 159669 0, 159670 0, 159671 0, 159672 0, 159673 0, 159674 0, 159675 0, 159676 0, 159677 0, 159678 0, 159679 0, 159680 0, 159681 0, 159682 0, 159683 0, 159684 0, 159685 0, 159686 0, 159687 0, 159688 0, 159689 0, 159690 0, 159691 0, 159692 0, 159693 0, 159694 0, 159695 0, 159696 0, 159697 0, 159698 0, 159699 0, 159700 0, 159701 0, 159702 0, 159703 0, 159704 0, 159705 0, 159706 0, 159707 0, 159708 0, 159709 0, 159710 0, 159711 0, 159712 0, 159713 0, 159714 0, 159715 0, 159716 0, 159717 0, 159718 0, 159719 0, 159720 0, 159721 0, 159722 0, 159723 0, 159724 0, 159725 0, 159726 0, 159727 0, 159728 0, 159729 0, 159730 0, 159731 0, 159732 0, 159733 0, 159734 0, 159735 0, 159736 0, 159737 0, 159738 0, 159739 0, 159740 0, 159741 0, 159742 0, 159743 0, 159744 0, 159745 0, 159746 0, 159747 0, 159748 0, 159749 0, 159750 0, 159751 0, 159752 0, 159753 0, 159754 0, 159755 0, 159756 0, 159757 0, 159758 0, 159759 0, 159760 0, 159761 0, 159762 0, 159763 0, 159764 0, 159765 0, 159766 0, 159767 0, 159768 0, 159769 0, 159770 0, 159771 0, 159772 0, 159773 0, 159774 0, 159775 0, 159776 0, 159777 0, 159778 0, 159779 0, 159780 0, 159781 0, 159782 0, 159783 0, 159784 0, 159785 0, 159786 0, 159787 0, 159788 0, 159789 0, 159790 0, 159791 0, 159792 0, 159793 0, 159794 0, 159795 0, 159796 0, 159797 0, 159798 0, 159799 0, 159800 0, 159801 0, 159802 0, 159803 0, 159804 0, 159805 0, 159806 0, 159807 0, 159808 0, 159809 0, 159810 0, 159811 0, 159812 0, 159813 0, 159814 0, 159815 0, 159816 0, 159817 0, 159818 0, 159819 0, 159820 0, 159821 0, 159822 0, 159823 0, 159824 0, 159825 0, 159826 0, 159827 0, 159828 0, 159829 0, 159830 0, 159831 0, 159832 0, 159833 0, 159834 0, 159835 0, 159836 0, 159837 0, 159838 0, 159839 0, 159840 0, 159841 0, 159842 0, 159843 0, 159844 0, 159845 0, 159846 0, 159847 0, 159848 0, 159849 0, 159850 0, 159851 0, 159852 0, 159853 0, 159854 0, 159855 0, 159856 0, 159857 0, 159858 0, 159859 0, 159860 0, 159861 0, 159862 0, 159863 0, 159864 0, 159865 0, 159866 0, 159867 0, 159868 0, 159869 0, 159870 0, 159871 0, 159872 0, 159873 0, 159874 0, 159875 0, 159876 0, 159877 0, 159878 0, 159879 0, 159880 0, 159881 0, 159882 0, 159883 0, 159884 0, 159885 0, 159886 0, 159887 0, 159888 0, 159889 0, 159890 0, 159891 0, 159892 0, 159893 0, 159894 0, 159895 0, 159896 0, 159897 0, 159898 0, 159899 0, 159900 0, 159901 0, 159902 0, 159903 0, 159904 0, 159905 0, 159906 0, 159907 0, 159908 0, 159909 0, 159910 0, 159911 0, 159912 0, 159913 0, 159914 0, 159915 0, 159916 0, 159917 0, 159918 0, 159919 0, 159920 0, 159921 0, 159922 0, 159923 0, 159924 0, 159925 0, 159926 0, 159927 0, 159928 0, 159929 0, 159930 0, 159931 0, 159932 0, 159933 0, 159934 0, 159935 0, 159936 0, 159937 0, 159938 0, 159939 0, 159940 0, 159941 0, 159942 0, 159943 0, 159944 0, 159945 0, 159946 0, 159947 0, 159948 0, 159949 0, 159950 0, 159951 0, 159952 0, 159953 0, 159954 0, 159955 0, 159956 0, 159957 0, 159958 0, 159959 0, 159960 0, 159961 0, 159962 0, 159963 0, 159964 0, 159965 0, 159966 0, 159967 0, 159968 0, 159969 0, 159970 0, 159971 0, 159972 0, 159973 0, 159974 0, 159975 0, 159976 0, 159977 0, 159978 0, 159979 0, 159980 0, 159981 0, 159982 0, 159983 0, 159984 0, 159985 0, 159986 0, 159987 0, 159988 0, 159989 0, 159990 0, 159991 0, 159992 0, 159993 0, 159994 0, 159995 0, 159996 0, 159997 0, 159998 0, 159999 0, 160000 0, 160001 0, 160002 0, 160003 0, 160004 0, 160005 0, 160006 0, 160007 0, 160008 0, 160009 0, 160010 0, 160011 0, 160012 0, 160013 0, 160014 0, 160015 0, 160016 0, 160017 0, 160018 0, 160019 0, 160020 0, 160021 0, 160022 0, 160023 0, 160024 0, 160025 0, 160026 0, 160027 0, 160028 0, 160029 0, 160030 0, 160031 0, 160032 0, 160033 0, 160034 0, 160035 0, 160036 0, 160037 0, 160038 0, 160039 0, 160040 0, 160041 0, 160042 0, 160043 0, 160044 0, 160045 0, 160046 0, 160047 0, 160048 0, 160049 0, 160050 0, 160051 0, 160052 0, 160053 0, 160054 0, 160055 0, 160056 0, 160057 0, 160058 0, 160059 0, 160060 0, 160061 0, 160062 0, 160063 0, 160064 0, 160065 0, 160066 0, 160067 0, 160068 0, 160069 0, 160070 0, 160071 0, 160072 0, 160073 0, 160074 0, 160075 0, 160076 0, 160077 0, 160078 0, 160079 0, 160080 0, 160081 0, 160082 0, 160083 0, 160084 0, 160085 0, 160086 0, 160087 0, 160088 0, 160089 0, 160090 0, 160091 0, 160092 0, 160093 0, 160094 0, 160095 0, 160096 0, 160097 0, 160098 0, 160099 0, 160100 0, 160101 0, 160102 0, 160103 0, 160104 0, 160105 0, 160106 0, 160107 0, 160108 0, 160109 0, 160110 0, 160111 0, 160112 0, 160113 0, 160114 0, 160115 0, 160116 0, 160117 0, 160118 0, 160119 0, 160120 0, 160121 0, 160122 0, 160123 0, 160124 0, 160125 0, 160126 0, 160127 0, 160128 0, 160129 0, 160130 0, 160131 0, 160132 0, 160133 0, 160134 0, 160135 0, 160136 0, 160137 0, 160138 0, 160139 0, 160140 0, 160141 0, 160142 0, 160143 0, 160144 0, 160145 0, 160146 0, 160147 0, 160148 0, 160149 0, 160150 0, 160151 0, 160152 0, 160153 0, 160154 0, 160155 0, 160156 0, 160157 0, 160158 0, 160159 0, 160160 0, 160161 0, 160162 0, 160163 0, 160164 0, 160165 0, 160166 0, 160167 0, 160168 0, 160169 0, 160170 0, 160171 0, 160172 0, 160173 0, 160174 0, 160175 0, 160176 0, 160177 0, 160178 0, 160179 0, 160180 0, 160181 0, 160182 0, 160183 0, 160184 0, 160185 0, 160186 0, 160187 0, 160188 0, 160189 0, 160190 0, 160191 0, 160192 0, 160193 0, 160194 0, 160195 0, 160196 0, 160197 0, 160198 0, 160199 0, 160200 0, 160201 0, 160202 0, 160203 0, 160204 0, 160205 0, 160206 0, 160207 0, 160208 0, 160209 0, 160210 0, 160211 0, 160212 0, 160213 0, 160214 0, 160215 0, 160216 0, 160217 0, 160218 0, 160219 0, 160220 0, 160221 0, 160222 0, 160223 0, 160224 0, 160225 0, 160226 0, 160227 0, 160228 0, 160229 0, 160230 0, 160231 0, 160232 0, 160233 0, 160234 0, 160235 0, 160236 0, 160237 0, 160238 0, 160239 0, 160240 0, 160241 0, 160242 0, 160243 0, 160244 0, 160245 0, 160246 0, 160247 0, 160248 0, 160249 0, 160250 0, 160251 0, 160252 0, 160253 0, 160254 0, 160255 0, 160256 0, 160257 0, 160258 0, 160259 0, 160260 0, 160261 0, 160262 0, 160263 0, 160264 0, 160265 0, 160266 0, 160267 0, 160268 0, 160269 0, 160270 0, 160271 0, 160272 0, 160273 0, 160274 0, 160275 0, 160276 0, 160277 0, 160278 0, 160279 0, 160280 0, 160281 0, 160282 0, 160283 0, 160284 0, 160285 0, 160286 0, 160287 0, 160288 0, 160289 0, 160290 0, 160291 0, 160292 0, 160293 0, 160294 0, 160295 0, 160296 0, 160297 0, 160298 0, 160299 0, 160300 0, 160301 0, 160302 0, 160303 0, 160304 0, 160305 0, 160306 0, 160307 0, 160308 0, 160309 0, 160310 0, 160311 0, 160312 0, 160313 0, 160314 0, 160315 0, 160316 0, 160317 0, 160318 0, 160319 0, 160320 0, 160321 0, 160322 0, 160323 0, 160324 0, 160325 0, 160326 0, 160327 0, 160328 0, 160329 0, 160330 0, 160331 0, 160332 0, 160333 0, 160334 0, 160335 0, 160336 0, 160337 0, 160338 0, 160339 0, 160340 0, 160341 0, 160342 0, 160343 0, 160344 0, 160345 0, 160346 0, 160347 0, 160348 0, 160349 0, 160350 0, 160351 0, 160352 0, 160353 0, 160354 0, 160355 0, 160356 0, 160357 0, 160358 0, 160359 0, 160360 0, 160361 0, 160362 0, 160363 0, 160364 0, 160365 0, 160366 0, 160367 0, 160368 0, 160369 0, 160370 0, 160371 0, 160372 0, 160373 0, 160374 0, 160375 0, 160376 0, 160377 0, 160378 0, 160379 0, 160380 0, 160381 0, 160382 0, 160383 0, 160384 0, 160385 0, 160386 0, 160387 0, 160388 0, 160389 0, 160390 0, 160391 0, 160392 0, 160393 0, 160394 0, 160395 0, 160396 0, 160397 0, 160398 0, 160399 0, 160400 0, 160401 0, 160402 0, 160403 0, 160404 0, 160405 0, 160406 0, 160407 0, 160408 0, 160409 0, 160410 0, 160411 0, 160412 0, 160413 0, 160414 0, 160415 0, 160416 0, 160417 0, 160418 0, 160419 0, 160420 0, 160421 0, 160422 0, 160423 0, 160424 0, 160425 0, 160426 0, 160427 0, 160428 0, 160429 0, 160430 0, 160431 0, 160432 0, 160433 0, 160434 0, 160435 0, 160436 0, 160437 0, 160438 0, 160439 0, 160440 0, 160441 0, 160442 0, 160443 0, 160444 0, 160445 0, 160446 0, 160447 0, 160448 0, 160449 0, 160450 0, 160451 0, 160452 0, 160453 0, 160454 0, 160455 0, 160456 0, 160457 0, 160458 0, 160459 0, 160460 0, 160461 0, 160462 0, 160463 0, 160464 0, 160465 0, 160466 0, 160467 0, 160468 0, 160469 0, 160470 0, 160471 0, 160472 0, 160473 0, 160474 0, 160475 0, 160476 0, 160477 0, 160478 0, 160479 0, 160480 0, 160481 0, 160482 0, 160483 0, 160484 0, 160485 0, 160486 0, 160487 0, 160488 0, 160489 0, 160490 0, 160491 0, 160492 0, 160493 0, 160494 0, 160495 0, 160496 0, 160497 0, 160498 0, 160499 0, 160500 0, 160501 0, 160502 0, 160503 0, 160504 0, 160505 0, 160506 0, 160507 0, 160508 0, 160509 0, 160510 0, 160511 0, 160512 0, 160513 0, 160514 0, 160515 0, 160516 0, 160517 0, 160518 0, 160519 0, 160520 0, 160521 0, 160522 0, 160523 0, 160524 0, 160525 0, 160526 0, 160527 0, 160528 0, 160529 0, 160530 0, 160531 0, 160532 0, 160533 0, 160534 0, 160535 0, 160536 0, 160537 0, 160538 0, 160539 0, 160540 0, 160541 0, 160542 0, 160543 0, 160544 0, 160545 0, 160546 0, 160547 0, 160548 0, 160549 0, 160550 0, 160551 0, 160552 0, 160553 0, 160554 0, 160555 0, 160556 0, 160557 0, 160558 0, 160559 0, 160560 0, 160561 0, 160562 0, 160563 0, 160564 0, 160565 0, 160566 0, 160567 0, 160568 0, 160569 0, 160570 0, 160571 0, 160572 0, 160573 0, 160574 0, 160575 0, 160576 0, 160577 0, 160578 0, 160579 0, 160580 0, 160581 0, 160582 0, 160583 0, 160584 0, 160585 0, 160586 0, 160587 0, 160588 0, 160589 0, 160590 0, 160591 0, 160592 0, 160593 0, 160594 0, 160595 0, 160596 0, 160597 0, 160598 0, 160599 0, 160600 0, 160601 0, 160602 0, 160603 0, 160604 0, 160605 0, 160606 0, 160607 0, 160608 0, 160609 0, 160610 0, 160611 0, 160612 0, 160613 0, 160614 0, 160615 0, 160616 0, 160617 0, 160618 0, 160619 0, 160620 0, 160621 0, 160622 0, 160623 0, 160624 0, 160625 0, 160626 0, 160627 0, 160628 0, 160629 0, 160630 0, 160631 0, 160632 0, 160633 0, 160634 0, 160635 0, 160636 0, 160637 0, 160638 0, 160639 0, 160640 0, 160641 0, 160642 0, 160643 0, 160644 0, 160645 0, 160646 0, 160647 0, 160648 0, 160649 0, 160650 0, 160651 0, 160652 0, 160653 0, 160654 0, 160655 0, 160656 0, 160657 0, 160658 0, 160659 0, 160660 0, 160661 0, 160662 0, 160663 0, 160664 0, 160665 0, 160666 0, 160667 0, 160668 0, 160669 0, 160670 0, 160671 0, 160672 0, 160673 0, 160674 0, 160675 0, 160676 0, 160677 0, 160678 0, 160679 0, 160680 0, 160681 0, 160682 0, 160683 0, 160684 0, 160685 0, 160686 0, 160687 0, 160688 0, 160689 0, 160690 0, 160691 0, 160692 0, 160693 0, 160694 0, 160695 0, 160696 0, 160697 0, 160698 0, 160699 0, 160700 0, 160701 0, 160702 0, 160703 0, 160704 0, 160705 0, 160706 0, 160707 0, 160708 0, 160709 0, 160710 0, 160711 0, 160712 0, 160713 0, 160714 0, 160715 0, 160716 0, 160717 0, 160718 0, 160719 0, 160720 0, 160721 0, 160722 0, 160723 0, 160724 0, 160725 0, 160726 0, 160727 0, 160728 0, 160729 0, 160730 0, 160731 0, 160732 0, 160733 0, 160734 0, 160735 0, 160736 0, 160737 0, 160738 0, 160739 0, 160740 0, 160741 0, 160742 0, 160743 0, 160744 0, 160745 0, 160746 0, 160747 0, 160748 0, 160749 0, 160750 0, 160751 0, 160752 0, 160753 0, 160754 0, 160755 0, 160756 0, 160757 0, 160758 0, 160759 0, 160760 0, 160761 0, 160762 0, 160763 0, 160764 0, 160765 0, 160766 0, 160767 0, 160768 0, 160769 0, 160770 0, 160771 0, 160772 0, 160773 0, 160774 0, 160775 0, 160776 0, 160777 0, 160778 0, 160779 0, 160780 0, 160781 0, 160782 0, 160783 0, 160784 0, 160785 0, 160786 0, 160787 0, 160788 0, 160789 0, 160790 0, 160791 0, 160792 0, 160793 0, 160794 0, 160795 0, 160796 0, 160797 0, 160798 0, 160799 0, 160800 0, 160801 0, 160802 0, 160803 0, 160804 Field_op0_s20_Slot_llr_slot0_set, 160805 Field_dsp340050b49a6c_fld2071_Slot_llr_slot0_set, 160806 Field_dsp340050b49a6c_fld3258llr_slot0_Slot_llr_slot0_set, 160807 Field_dsp340050b49a6c_fld3259llr_slot0_Slot_llr_slot0_set, 160808 Field_dsp340050b49a6c_fld3260llr_slot0_Slot_llr_slot0_set, 160809 Field_dsp340050b49a6c_fld3261llr_slot0_Slot_llr_slot0_set, 160810 Field_dsp340050b49a6c_fld3263llr_slot0_Slot_llr_slot0_set, 160811 Field_dsp340050b49a6c_fld3264llr_slot0_Slot_llr_slot0_set, 160812 Field_dsp340050b49a6c_fld3265llr_slot0_Slot_llr_slot0_set, 160813 Field_dsp340050b49a6c_fld3266llr_slot0_Slot_llr_slot0_set, 160814 Field_dsp340050b49a6c_fld3267llr_slot0_Slot_llr_slot0_set, 160815 Field_dsp340050b49a6c_fld3268llr_slot0_Slot_llr_slot0_set, 160816 Field_dsp340050b49a6c_fld3269llr_slot0_Slot_llr_slot0_set, 160817 Field_dsp340050b49a6c_fld3270llr_slot0_Slot_llr_slot0_set, 160818 Field_dsp340050b49a6c_fld3272llr_slot0_Slot_llr_slot0_set, 160819 Field_dsp340050b49a6c_fld3274llr_slot0_Slot_llr_slot0_set, 160820 Field_dsp340050b49a6c_fld3275llr_slot0_Slot_llr_slot0_set, 160821 Field_dsp340050b49a6c_fld3276llr_slot0_Slot_llr_slot0_set, 160822 Field_dsp340050b49a6c_fld3277llr_slot0_Slot_llr_slot0_set, 160823 Field_dsp340050b49a6c_fld3278llr_slot0_Slot_llr_slot0_set, 160824 Field_dsp340050b49a6c_fld3279llr_slot0_Slot_llr_slot0_set, 160825 Field_dsp340050b49a6c_fld3280llr_slot0_Slot_llr_slot0_set, 160826 Field_dsp340050b49a6c_fld3281llr_slot0_Slot_llr_slot0_set, 160827 Field_dsp340050b49a6c_fld3282llr_slot0_Slot_llr_slot0_set, 160828 Field_dsp340050b49a6c_fld3283llr_slot0_Slot_llr_slot0_set, 160829 Field_dsp340050b49a6c_fld3284llr_slot0_Slot_llr_slot0_set, 160830 Field_dsp340050b49a6c_fld3286llr_slot0_Slot_llr_slot0_set, 160831 Field_dsp340050b49a6c_fld3288llr_slot0_Slot_llr_slot0_set, 160832 Field_dsp340050b49a6c_fld3289llr_slot0_Slot_llr_slot0_set, 160833 Field_dsp340050b49a6c_fld3291llr_slot0_Slot_llr_slot0_set, 160834 Field_dsp340050b49a6c_fld3292llr_slot0_Slot_llr_slot0_set, 160835 Field_dsp340050b49a6c_fld3293llr_slot0_Slot_llr_slot0_set, 160836 Field_dsp340050b49a6c_fld3294llr_slot0_Slot_llr_slot0_set, 160837 Field_dsp340050b49a6c_fld3295llr_slot0_Slot_llr_slot0_set, 160838 Field_dsp340050b49a6c_fld3296llr_slot0_Slot_llr_slot0_set, 160839 Field_dsp340050b49a6c_fld3297llr_slot0_Slot_llr_slot0_set, 160840 Field_dsp340050b49a6c_fld3298llr_slot0_Slot_llr_slot0_set, 160841 Field_dsp340050b49a6c_fld3299llr_slot0_Slot_llr_slot0_set, 160842 Field_dsp340050b49a6c_fld3300llr_slot0_Slot_llr_slot0_set, 160843 Field_dsp340050b49a6c_fld3302llr_slot0_Slot_llr_slot0_set, 160844 Field_dsp340050b49a6c_fld3303llr_slot0_Slot_llr_slot0_set, 160845 Field_dsp340050b49a6c_fld3304llr_slot0_Slot_llr_slot0_set, 160846 Field_dsp340050b49a6c_fld3305llr_slot0_Slot_llr_slot0_set, 160847 Field_dsp340050b49a6c_fld3306llr_slot0_Slot_llr_slot0_set, 160848 Field_dsp340050b49a6c_fld3308llr_slot0_Slot_llr_slot0_set, 160849 Field_dsp340050b49a6c_fld3310llr_slot0_Slot_llr_slot0_set, 160850 Field_dsp340050b49a6c_fld3311llr_slot0_Slot_llr_slot0_set, 160851 Field_dsp340050b49a6c_fld3312llr_slot0_Slot_llr_slot0_set, 160852 Field_dsp340050b49a6c_fld3879llr_slot0_Slot_llr_slot0_set, 160853 Field_dsp340050b49a6c_fld3881llr_slot0_Slot_llr_slot0_set, 160854 Field_dsp340050b49a6c_fld3883llr_slot0_Slot_llr_slot0_set, 160855 Field_dsp340050b49a6c_fld3885llr_slot0_Slot_llr_slot0_set, 160856 Field_dsp340050b49a6c_fld3887llr_slot0_Slot_llr_slot0_set, 160857 Field_dsp340050b49a6c_fld3888llr_slot0_Slot_llr_slot0_set, 160858 Field_dsp340050b49a6c_fld3890llr_slot0_Slot_llr_slot0_set, 160859 Field_dsp340050b49a6c_fld3892llr_slot0_Slot_llr_slot0_set, 160860 Field_dsp340050b49a6c_fld3893llr_slot0_Slot_llr_slot0_set, 160861 0, 160862 0, 160863 0, 160864 0, 160865 0, 160866 0, 160867 0, 160868 0, 160869 0, 160870 0, 160871 0, 160872 0, 160873 0, 160874 0, 160875 0, 160876 0, 160877 0, 160878 0, 160879 0, 160880 0, 160881 0, 160882 0, 160883 0, 160884 0, 160885 0, 160886 0, 160887 0, 160888 0, 160889 0, 160890 0, 160891 0, 160892 0, 160893 0, 160894 0, 160895 0, 160896 0, 160897 0, 160898 0, 160899 0, 160900 0, 160901 0, 160902 0, 160903 0, 160904 0, 160905 0, 160906 0, 160907 0, 160908 0, 160909 0, 160910 0, 160911 0, 160912 0, 160913 0, 160914 0, 160915 0, 160916 0, 160917 0, 160918 0, 160919 0, 160920 0, 160921 0, 160922 0, 160923 0, 160924 0, 160925 0, 160926 0, 160927 0, 160928 0, 160929 0, 160930 0, 160931 0, 160932 0, 160933 0, 160934 0, 160935 0, 160936 0, 160937 0, 160938 0, 160939 0, 160940 0, 160941 0, 160942 0, 160943 0, 160944 0, 160945 0, 160946 0, 160947 0, 160948 0, 160949 0, 160950 0, 160951 0, 160952 0, 160953 0, 160954 0, 160955 0, 160956 0, 160957 0, 160958 0, 160959 0, 160960 0, 160961 0, 160962 0, 160963 0, 160964 0, 160965 0, 160966 0, 160967 0, 160968 0, 160969 0, 160970 0, 160971 0, 160972 0, 160973 0, 160974 0, 160975 0, 160976 0, 160977 0, 160978 0, 160979 0, 160980 0, 160981 0, 160982 0, 160983 0, 160984 0, 160985 0, 160986 0, 160987 0, 160988 0, 160989 0, 160990 0, 160991 0, 160992 0, 160993 0, 160994 0, 160995 0, 160996 0, 160997 0, 160998 0, 160999 0, 161000 0, 161001 0, 161002 0, 161003 0, 161004 0, 161005 0, 161006 0, 161007 0, 161008 0, 161009 0, 161010 0, 161011 0, 161012 0, 161013 0, 161014 0, 161015 0, 161016 0, 161017 0, 161018 0, 161019 0, 161020 0, 161021 0, 161022 0, 161023 0, 161024 0, 161025 0, 161026 0, 161027 0, 161028 0, 161029 0, 161030 0, 161031 0, 161032 0, 161033 0, 161034 0, 161035 0, 161036 0, 161037 0, 161038 0, 161039 0, 161040 0, 161041 0, 161042 0, 161043 0, 161044 0, 161045 0, 161046 0, 161047 0, 161048 0, 161049 0, 161050 0, 161051 0, 161052 0, 161053 0, 161054 0, 161055 0, 161056 0, 161057 0, 161058 0, 161059 0, 161060 0, 161061 0, 161062 0, 161063 0, 161064 0, 161065 0, 161066 0, 161067 0, 161068 0, 161069 0, 161070 0, 161071 0, 161072 0, 161073 0, 161074 0, 161075 0, 161076 0, 161077 0, 161078 0, 161079 0, 161080 0, 161081 0, 161082 0, 161083 0, 161084 0, 161085 0, 161086 0, 161087 0, 161088 0, 161089 0, 161090 0, 161091 0, 161092 0, 161093 0, 161094 0, 161095 0, 161096 0, 161097 0, 161098 0, 161099 0, 161100 0, 161101 0, 161102 0, 161103 0, 161104 0, 161105 0, 161106 0, 161107 0, 161108 0, 161109 0, 161110 0, 161111 0, 161112 0, 161113 0, 161114 0, 161115 0, 161116 0, 161117 0, 161118 0, 161119 0, 161120 0, 161121 0, 161122 0, 161123 0, 161124 0, 161125 0, 161126 0, 161127 0, 161128 0, 161129 0, 161130 0, 161131 0, 161132 0, 161133 0, 161134 0, 161135 0, 161136 0, 161137 0, 161138 0, 161139 0, 161140 0, 161141 0, 161142 0, 161143 0, 161144 0, 161145 0, 161146 0, 161147 0, 161148 0, 161149 0, 161150 0, 161151 0, 161152 0, 161153 0, 161154 0, 161155 0, 161156 0, 161157 0, 161158 0, 161159 0, 161160 0, 161161 0, 161162 0, 161163 0, 161164 0, 161165 0, 161166 0, 161167 0, 161168 0, 161169 0, 161170 0, 161171 0, 161172 0, 161173 0, 161174 0, 161175 0, 161176 0, 161177 0, 161178 0, 161179 0, 161180 0, 161181 0, 161182 0, 161183 0, 161184 0, 161185 0, 161186 0, 161187 0, 161188 0, 161189 0, 161190 0, 161191 0, 161192 0, 161193 0, 161194 0, 161195 0, 161196 0, 161197 0, 161198 Implicit_Field_set, 161199 Implicit_Field_set, 161200 Implicit_Field_set, 161201 Implicit_Field_set, 161202 Implicit_Field_set, 161203 Implicit_Field_set, 161204 Implicit_Field_set, 161205 Implicit_Field_set 161206}; 161207 161208static xtensa_get_field_fn 161209Slot_dual_slot2_get_field_fns[] = { 161210 Field_t_Slot_dual_slot2_get, 161211 0, 161212 Field_bbi_Slot_dual_slot2_get, 161213 Field_imm12_Slot_dual_slot2_get, 161214 Field_imm8_Slot_dual_slot2_get, 161215 Field_s_Slot_dual_slot2_get, 161216 Field_imm12b_Slot_dual_slot2_get, 161217 0, 161218 0, 161219 0, 161220 0, 161221 0, 161222 0, 161223 Field_op2_Slot_dual_slot2_get, 161224 Field_r_Slot_dual_slot2_get, 161225 0, 161226 0, 161227 Field_sae_Slot_dual_slot2_get, 161228 Field_sal_Slot_dual_slot2_get, 161229 Field_sargt_Slot_dual_slot2_get, 161230 0, 161231 Field_sas_Slot_dual_slot2_get, 161232 0, 161233 0, 161234 0, 161235 0, 161236 0, 161237 0, 161238 0, 161239 0, 161240 0, 161241 0, 161242 0, 161243 Field_imm6_Slot_dual_slot2_get, 161244 Field_imm7_Slot_dual_slot2_get, 161245 0, 161246 0, 161247 0, 161248 0, 161249 Field_s4_Slot_dual_slot2_get, 161250 0, 161251 0, 161252 Field_s8_Slot_dual_slot2_get, 161253 0, 161254 0, 161255 0, 161256 0, 161257 0, 161258 0, 161259 Field_dsp340050b49a6c_fld2029_Slot_dual_slot2_get, 161260 Field_dsp340050b49a6c_fld2030_Slot_dual_slot2_get, 161261 Field_dsp340050b49a6c_fld2032_Slot_dual_slot2_get, 161262 0, 161263 0, 161264 0, 161265 0, 161266 0, 161267 0, 161268 0, 161269 0, 161270 0, 161271 Field_dsp340050b49a6c_fld2044_Slot_dual_slot2_get, 161272 Field_dsp340050b49a6c_fld2045_Slot_dual_slot2_get, 161273 Field_dsp340050b49a6c_fld2046_Slot_dual_slot2_get, 161274 Field_dsp340050b49a6c_fld2047_Slot_dual_slot2_get, 161275 0, 161276 Field_dsp340050b49a6c_fld2049_Slot_dual_slot2_get, 161277 Field_dsp340050b49a6c_fld2050_Slot_dual_slot2_get, 161278 Field_dsp340050b49a6c_fld2051_Slot_dual_slot2_get, 161279 Field_dsp340050b49a6c_fld2052_Slot_dual_slot2_get, 161280 Field_dsp340050b49a6c_fld2053_Slot_dual_slot2_get, 161281 0, 161282 0, 161283 Field_dsp340050b49a6c_fld2056_Slot_dual_slot2_get, 161284 0, 161285 0, 161286 0, 161287 0, 161288 0, 161289 0, 161290 0, 161291 0, 161292 0, 161293 0, 161294 0, 161295 0, 161296 0, 161297 0, 161298 0, 161299 0, 161300 0, 161301 0, 161302 0, 161303 0, 161304 0, 161305 0, 161306 0, 161307 0, 161308 0, 161309 0, 161310 0, 161311 0, 161312 0, 161313 0, 161314 0, 161315 0, 161316 0, 161317 0, 161318 0, 161319 0, 161320 0, 161321 0, 161322 0, 161323 0, 161324 0, 161325 0, 161326 0, 161327 0, 161328 0, 161329 0, 161330 0, 161331 0, 161332 0, 161333 0, 161334 0, 161335 0, 161336 0, 161337 0, 161338 0, 161339 0, 161340 0, 161341 0, 161342 0, 161343 0, 161344 0, 161345 0, 161346 0, 161347 0, 161348 0, 161349 0, 161350 0, 161351 0, 161352 0, 161353 0, 161354 0, 161355 0, 161356 0, 161357 0, 161358 0, 161359 0, 161360 0, 161361 0, 161362 0, 161363 0, 161364 0, 161365 0, 161366 0, 161367 0, 161368 0, 161369 0, 161370 0, 161371 0, 161372 0, 161373 0, 161374 0, 161375 0, 161376 0, 161377 0, 161378 0, 161379 0, 161380 0, 161381 0, 161382 0, 161383 0, 161384 0, 161385 0, 161386 0, 161387 0, 161388 0, 161389 0, 161390 0, 161391 0, 161392 0, 161393 0, 161394 0, 161395 0, 161396 0, 161397 0, 161398 0, 161399 0, 161400 0, 161401 0, 161402 0, 161403 0, 161404 0, 161405 0, 161406 0, 161407 0, 161408 0, 161409 0, 161410 0, 161411 0, 161412 0, 161413 0, 161414 0, 161415 0, 161416 0, 161417 0, 161418 0, 161419 0, 161420 0, 161421 0, 161422 0, 161423 0, 161424 0, 161425 0, 161426 0, 161427 0, 161428 0, 161429 0, 161430 0, 161431 0, 161432 0, 161433 0, 161434 0, 161435 0, 161436 0, 161437 0, 161438 0, 161439 0, 161440 0, 161441 0, 161442 0, 161443 0, 161444 0, 161445 0, 161446 0, 161447 0, 161448 0, 161449 0, 161450 0, 161451 0, 161452 0, 161453 0, 161454 0, 161455 0, 161456 0, 161457 0, 161458 0, 161459 0, 161460 0, 161461 0, 161462 0, 161463 0, 161464 0, 161465 0, 161466 0, 161467 0, 161468 0, 161469 0, 161470 0, 161471 0, 161472 0, 161473 0, 161474 0, 161475 0, 161476 0, 161477 0, 161478 Field_dsp340050b49a6c_fld2025_Slot_dual_slot2_get, 161479 Field_dsp340050b49a6c_fld2027_Slot_dual_slot2_get, 161480 0, 161481 0, 161482 0, 161483 0, 161484 0, 161485 0, 161486 0, 161487 0, 161488 0, 161489 0, 161490 0, 161491 0, 161492 0, 161493 0, 161494 0, 161495 0, 161496 0, 161497 0, 161498 0, 161499 0, 161500 0, 161501 0, 161502 0, 161503 0, 161504 0, 161505 0, 161506 0, 161507 0, 161508 0, 161509 0, 161510 0, 161511 0, 161512 0, 161513 0, 161514 0, 161515 0, 161516 0, 161517 0, 161518 0, 161519 0, 161520 0, 161521 0, 161522 0, 161523 0, 161524 0, 161525 0, 161526 0, 161527 0, 161528 0, 161529 0, 161530 0, 161531 0, 161532 0, 161533 0, 161534 0, 161535 0, 161536 0, 161537 0, 161538 0, 161539 0, 161540 0, 161541 0, 161542 0, 161543 0, 161544 0, 161545 0, 161546 0, 161547 0, 161548 0, 161549 0, 161550 0, 161551 0, 161552 0, 161553 0, 161554 0, 161555 0, 161556 0, 161557 0, 161558 0, 161559 0, 161560 0, 161561 0, 161562 0, 161563 0, 161564 0, 161565 0, 161566 0, 161567 0, 161568 0, 161569 0, 161570 0, 161571 0, 161572 0, 161573 0, 161574 0, 161575 0, 161576 0, 161577 0, 161578 0, 161579 0, 161580 0, 161581 0, 161582 0, 161583 0, 161584 0, 161585 0, 161586 0, 161587 0, 161588 0, 161589 0, 161590 0, 161591 0, 161592 0, 161593 0, 161594 0, 161595 0, 161596 0, 161597 0, 161598 0, 161599 0, 161600 0, 161601 0, 161602 0, 161603 0, 161604 0, 161605 0, 161606 0, 161607 0, 161608 0, 161609 0, 161610 0, 161611 0, 161612 0, 161613 0, 161614 0, 161615 0, 161616 0, 161617 0, 161618 0, 161619 0, 161620 0, 161621 0, 161622 0, 161623 0, 161624 0, 161625 0, 161626 0, 161627 0, 161628 0, 161629 0, 161630 0, 161631 0, 161632 0, 161633 0, 161634 0, 161635 0, 161636 0, 161637 0, 161638 0, 161639 0, 161640 0, 161641 0, 161642 0, 161643 0, 161644 0, 161645 0, 161646 0, 161647 0, 161648 0, 161649 0, 161650 0, 161651 0, 161652 0, 161653 0, 161654 0, 161655 0, 161656 0, 161657 0, 161658 0, 161659 0, 161660 0, 161661 0, 161662 0, 161663 0, 161664 0, 161665 0, 161666 0, 161667 0, 161668 0, 161669 0, 161670 0, 161671 0, 161672 0, 161673 0, 161674 0, 161675 0, 161676 0, 161677 0, 161678 0, 161679 0, 161680 0, 161681 0, 161682 0, 161683 0, 161684 0, 161685 0, 161686 0, 161687 0, 161688 0, 161689 0, 161690 0, 161691 0, 161692 0, 161693 0, 161694 0, 161695 0, 161696 0, 161697 0, 161698 0, 161699 0, 161700 0, 161701 0, 161702 0, 161703 0, 161704 0, 161705 0, 161706 0, 161707 0, 161708 0, 161709 0, 161710 0, 161711 0, 161712 0, 161713 0, 161714 0, 161715 0, 161716 0, 161717 0, 161718 0, 161719 0, 161720 0, 161721 0, 161722 0, 161723 0, 161724 0, 161725 0, 161726 0, 161727 0, 161728 0, 161729 0, 161730 0, 161731 0, 161732 0, 161733 0, 161734 0, 161735 0, 161736 0, 161737 0, 161738 0, 161739 0, 161740 0, 161741 0, 161742 0, 161743 0, 161744 0, 161745 0, 161746 0, 161747 0, 161748 0, 161749 0, 161750 0, 161751 0, 161752 0, 161753 0, 161754 0, 161755 0, 161756 0, 161757 0, 161758 0, 161759 0, 161760 0, 161761 0, 161762 0, 161763 0, 161764 0, 161765 0, 161766 0, 161767 0, 161768 0, 161769 0, 161770 0, 161771 0, 161772 0, 161773 0, 161774 0, 161775 0, 161776 0, 161777 0, 161778 0, 161779 0, 161780 0, 161781 0, 161782 0, 161783 0, 161784 0, 161785 0, 161786 0, 161787 0, 161788 0, 161789 0, 161790 0, 161791 0, 161792 0, 161793 0, 161794 0, 161795 0, 161796 0, 161797 0, 161798 0, 161799 0, 161800 0, 161801 0, 161802 0, 161803 0, 161804 0, 161805 0, 161806 0, 161807 0, 161808 0, 161809 0, 161810 0, 161811 0, 161812 0, 161813 0, 161814 0, 161815 0, 161816 0, 161817 0, 161818 0, 161819 0, 161820 0, 161821 0, 161822 0, 161823 0, 161824 0, 161825 0, 161826 0, 161827 0, 161828 0, 161829 0, 161830 0, 161831 0, 161832 0, 161833 0, 161834 0, 161835 0, 161836 0, 161837 0, 161838 0, 161839 0, 161840 0, 161841 0, 161842 0, 161843 0, 161844 0, 161845 0, 161846 0, 161847 0, 161848 0, 161849 0, 161850 0, 161851 0, 161852 0, 161853 0, 161854 0, 161855 0, 161856 0, 161857 0, 161858 0, 161859 0, 161860 0, 161861 0, 161862 0, 161863 0, 161864 0, 161865 0, 161866 0, 161867 0, 161868 0, 161869 0, 161870 0, 161871 0, 161872 0, 161873 0, 161874 0, 161875 0, 161876 0, 161877 0, 161878 0, 161879 0, 161880 0, 161881 0, 161882 0, 161883 0, 161884 0, 161885 0, 161886 0, 161887 0, 161888 0, 161889 0, 161890 0, 161891 0, 161892 0, 161893 0, 161894 0, 161895 0, 161896 0, 161897 0, 161898 0, 161899 0, 161900 0, 161901 0, 161902 0, 161903 0, 161904 0, 161905 0, 161906 0, 161907 0, 161908 0, 161909 0, 161910 0, 161911 0, 161912 0, 161913 0, 161914 0, 161915 0, 161916 0, 161917 0, 161918 0, 161919 0, 161920 0, 161921 0, 161922 0, 161923 0, 161924 0, 161925 0, 161926 0, 161927 0, 161928 0, 161929 0, 161930 0, 161931 0, 161932 0, 161933 0, 161934 0, 161935 0, 161936 0, 161937 0, 161938 0, 161939 0, 161940 0, 161941 0, 161942 0, 161943 0, 161944 0, 161945 0, 161946 0, 161947 0, 161948 0, 161949 0, 161950 0, 161951 0, 161952 0, 161953 0, 161954 0, 161955 0, 161956 0, 161957 0, 161958 0, 161959 0, 161960 0, 161961 0, 161962 0, 161963 0, 161964 0, 161965 0, 161966 0, 161967 0, 161968 0, 161969 0, 161970 0, 161971 0, 161972 0, 161973 0, 161974 0, 161975 0, 161976 0, 161977 0, 161978 0, 161979 0, 161980 0, 161981 0, 161982 0, 161983 0, 161984 0, 161985 0, 161986 0, 161987 0, 161988 0, 161989 0, 161990 0, 161991 0, 161992 0, 161993 0, 161994 0, 161995 0, 161996 0, 161997 0, 161998 0, 161999 0, 162000 0, 162001 0, 162002 0, 162003 0, 162004 0, 162005 0, 162006 0, 162007 0, 162008 0, 162009 0, 162010 0, 162011 0, 162012 0, 162013 0, 162014 0, 162015 0, 162016 0, 162017 0, 162018 0, 162019 0, 162020 0, 162021 0, 162022 0, 162023 0, 162024 0, 162025 0, 162026 0, 162027 0, 162028 0, 162029 0, 162030 0, 162031 0, 162032 0, 162033 0, 162034 0, 162035 0, 162036 0, 162037 0, 162038 0, 162039 0, 162040 0, 162041 0, 162042 0, 162043 0, 162044 0, 162045 0, 162046 0, 162047 0, 162048 0, 162049 0, 162050 0, 162051 0, 162052 0, 162053 0, 162054 0, 162055 0, 162056 0, 162057 0, 162058 0, 162059 0, 162060 0, 162061 0, 162062 0, 162063 0, 162064 0, 162065 0, 162066 0, 162067 0, 162068 0, 162069 0, 162070 0, 162071 0, 162072 0, 162073 0, 162074 0, 162075 0, 162076 0, 162077 0, 162078 0, 162079 0, 162080 0, 162081 0, 162082 0, 162083 0, 162084 0, 162085 0, 162086 0, 162087 0, 162088 0, 162089 0, 162090 0, 162091 0, 162092 0, 162093 0, 162094 0, 162095 0, 162096 0, 162097 0, 162098 0, 162099 0, 162100 0, 162101 0, 162102 0, 162103 0, 162104 0, 162105 0, 162106 0, 162107 0, 162108 0, 162109 0, 162110 0, 162111 0, 162112 0, 162113 0, 162114 0, 162115 0, 162116 0, 162117 0, 162118 0, 162119 0, 162120 0, 162121 0, 162122 0, 162123 0, 162124 0, 162125 0, 162126 0, 162127 0, 162128 0, 162129 0, 162130 0, 162131 0, 162132 0, 162133 0, 162134 0, 162135 0, 162136 0, 162137 0, 162138 0, 162139 0, 162140 0, 162141 0, 162142 0, 162143 0, 162144 0, 162145 0, 162146 0, 162147 0, 162148 0, 162149 0, 162150 0, 162151 0, 162152 0, 162153 0, 162154 0, 162155 0, 162156 0, 162157 0, 162158 0, 162159 0, 162160 0, 162161 0, 162162 0, 162163 0, 162164 0, 162165 0, 162166 0, 162167 0, 162168 0, 162169 0, 162170 0, 162171 0, 162172 0, 162173 0, 162174 0, 162175 0, 162176 0, 162177 0, 162178 0, 162179 0, 162180 0, 162181 0, 162182 0, 162183 0, 162184 0, 162185 0, 162186 0, 162187 0, 162188 0, 162189 0, 162190 0, 162191 0, 162192 0, 162193 0, 162194 0, 162195 0, 162196 0, 162197 0, 162198 0, 162199 0, 162200 0, 162201 0, 162202 0, 162203 0, 162204 0, 162205 0, 162206 0, 162207 0, 162208 0, 162209 0, 162210 0, 162211 0, 162212 0, 162213 0, 162214 0, 162215 0, 162216 0, 162217 0, 162218 0, 162219 0, 162220 0, 162221 0, 162222 0, 162223 0, 162224 0, 162225 0, 162226 0, 162227 0, 162228 0, 162229 0, 162230 0, 162231 0, 162232 0, 162233 0, 162234 0, 162235 0, 162236 0, 162237 0, 162238 0, 162239 0, 162240 0, 162241 0, 162242 0, 162243 0, 162244 0, 162245 0, 162246 0, 162247 0, 162248 0, 162249 0, 162250 0, 162251 0, 162252 0, 162253 0, 162254 0, 162255 0, 162256 0, 162257 0, 162258 0, 162259 0, 162260 0, 162261 0, 162262 0, 162263 0, 162264 0, 162265 0, 162266 0, 162267 0, 162268 0, 162269 0, 162270 0, 162271 0, 162272 0, 162273 0, 162274 0, 162275 0, 162276 0, 162277 0, 162278 0, 162279 0, 162280 0, 162281 0, 162282 0, 162283 0, 162284 0, 162285 0, 162286 0, 162287 0, 162288 0, 162289 0, 162290 0, 162291 0, 162292 0, 162293 0, 162294 0, 162295 0, 162296 0, 162297 0, 162298 0, 162299 0, 162300 0, 162301 0, 162302 0, 162303 0, 162304 0, 162305 0, 162306 0, 162307 0, 162308 0, 162309 0, 162310 0, 162311 0, 162312 0, 162313 0, 162314 0, 162315 0, 162316 0, 162317 0, 162318 0, 162319 0, 162320 0, 162321 0, 162322 0, 162323 0, 162324 0, 162325 0, 162326 0, 162327 0, 162328 0, 162329 0, 162330 0, 162331 0, 162332 0, 162333 0, 162334 0, 162335 0, 162336 0, 162337 0, 162338 0, 162339 0, 162340 0, 162341 0, 162342 0, 162343 0, 162344 0, 162345 0, 162346 0, 162347 0, 162348 0, 162349 0, 162350 0, 162351 0, 162352 0, 162353 0, 162354 0, 162355 0, 162356 0, 162357 0, 162358 0, 162359 0, 162360 0, 162361 0, 162362 0, 162363 0, 162364 0, 162365 0, 162366 0, 162367 0, 162368 0, 162369 0, 162370 0, 162371 0, 162372 0, 162373 0, 162374 0, 162375 0, 162376 0, 162377 0, 162378 0, 162379 0, 162380 0, 162381 0, 162382 0, 162383 0, 162384 0, 162385 0, 162386 0, 162387 0, 162388 0, 162389 0, 162390 0, 162391 0, 162392 0, 162393 0, 162394 0, 162395 0, 162396 0, 162397 0, 162398 0, 162399 0, 162400 0, 162401 0, 162402 0, 162403 0, 162404 0, 162405 0, 162406 0, 162407 0, 162408 0, 162409 0, 162410 0, 162411 0, 162412 0, 162413 0, 162414 0, 162415 0, 162416 0, 162417 0, 162418 0, 162419 0, 162420 0, 162421 0, 162422 0, 162423 0, 162424 0, 162425 0, 162426 0, 162427 0, 162428 0, 162429 0, 162430 0, 162431 0, 162432 0, 162433 0, 162434 0, 162435 0, 162436 0, 162437 0, 162438 0, 162439 0, 162440 0, 162441 0, 162442 0, 162443 0, 162444 0, 162445 0, 162446 0, 162447 0, 162448 0, 162449 0, 162450 0, 162451 0, 162452 0, 162453 0, 162454 0, 162455 0, 162456 0, 162457 0, 162458 0, 162459 0, 162460 0, 162461 0, 162462 0, 162463 0, 162464 0, 162465 0, 162466 0, 162467 0, 162468 0, 162469 0, 162470 0, 162471 0, 162472 0, 162473 0, 162474 0, 162475 0, 162476 0, 162477 0, 162478 0, 162479 0, 162480 0, 162481 0, 162482 0, 162483 0, 162484 0, 162485 0, 162486 0, 162487 0, 162488 0, 162489 0, 162490 0, 162491 0, 162492 0, 162493 0, 162494 0, 162495 0, 162496 0, 162497 0, 162498 0, 162499 0, 162500 0, 162501 0, 162502 0, 162503 0, 162504 0, 162505 0, 162506 0, 162507 0, 162508 0, 162509 0, 162510 0, 162511 0, 162512 0, 162513 0, 162514 0, 162515 0, 162516 0, 162517 0, 162518 0, 162519 0, 162520 0, 162521 0, 162522 0, 162523 0, 162524 0, 162525 0, 162526 0, 162527 0, 162528 0, 162529 0, 162530 0, 162531 0, 162532 0, 162533 0, 162534 0, 162535 0, 162536 0, 162537 0, 162538 0, 162539 0, 162540 0, 162541 0, 162542 0, 162543 0, 162544 0, 162545 0, 162546 0, 162547 0, 162548 0, 162549 0, 162550 0, 162551 0, 162552 0, 162553 0, 162554 0, 162555 0, 162556 0, 162557 0, 162558 0, 162559 0, 162560 0, 162561 0, 162562 0, 162563 0, 162564 0, 162565 0, 162566 0, 162567 0, 162568 0, 162569 0, 162570 0, 162571 0, 162572 0, 162573 0, 162574 0, 162575 0, 162576 0, 162577 0, 162578 0, 162579 0, 162580 0, 162581 0, 162582 0, 162583 0, 162584 0, 162585 0, 162586 0, 162587 0, 162588 0, 162589 0, 162590 0, 162591 0, 162592 0, 162593 0, 162594 0, 162595 0, 162596 0, 162597 0, 162598 Field_op0_s21_Slot_dual_slot2_get, 162599 Field_dsp340050b49a6c_fld3313dual_slot2_Slot_dual_slot2_get, 162600 Field_dsp340050b49a6c_fld3314_Slot_dual_slot2_get, 162601 Field_dsp340050b49a6c_fld3315dual_slot2_Slot_dual_slot2_get, 162602 Field_dsp340050b49a6c_fld3316dual_slot2_Slot_dual_slot2_get, 162603 Field_dsp340050b49a6c_fld3317dual_slot2_Slot_dual_slot2_get, 162604 Field_dsp340050b49a6c_fld3318_Slot_dual_slot2_get, 162605 Field_dsp340050b49a6c_fld3319dual_slot2_Slot_dual_slot2_get, 162606 Field_dsp340050b49a6c_fld3320dual_slot2_Slot_dual_slot2_get, 162607 Field_dsp340050b49a6c_fld3321dual_slot2_Slot_dual_slot2_get, 162608 Field_dsp340050b49a6c_fld3322dual_slot2_Slot_dual_slot2_get, 162609 Field_dsp340050b49a6c_fld3323dual_slot2_Slot_dual_slot2_get, 162610 Field_dsp340050b49a6c_fld3324dual_slot2_Slot_dual_slot2_get, 162611 Field_dsp340050b49a6c_fld3325dual_slot2_Slot_dual_slot2_get, 162612 Field_dsp340050b49a6c_fld3326dual_slot2_Slot_dual_slot2_get, 162613 Field_dsp340050b49a6c_fld3327dual_slot2_Slot_dual_slot2_get, 162614 Field_dsp340050b49a6c_fld3328dual_slot2_Slot_dual_slot2_get, 162615 Field_dsp340050b49a6c_fld3329dual_slot2_Slot_dual_slot2_get, 162616 Field_dsp340050b49a6c_fld3330dual_slot2_Slot_dual_slot2_get, 162617 Field_dsp340050b49a6c_fld3331dual_slot2_Slot_dual_slot2_get, 162618 Field_dsp340050b49a6c_fld3332dual_slot2_Slot_dual_slot2_get, 162619 Field_dsp340050b49a6c_fld3333dual_slot2_Slot_dual_slot2_get, 162620 Field_dsp340050b49a6c_fld3334dual_slot2_Slot_dual_slot2_get, 162621 Field_dsp340050b49a6c_fld3335dual_slot2_Slot_dual_slot2_get, 162622 Field_dsp340050b49a6c_fld3336dual_slot2_Slot_dual_slot2_get, 162623 Field_dsp340050b49a6c_fld3337dual_slot2_Slot_dual_slot2_get, 162624 Field_dsp340050b49a6c_fld3339dual_slot2_Slot_dual_slot2_get, 162625 Field_dsp340050b49a6c_fld3340dual_slot2_Slot_dual_slot2_get, 162626 Field_dsp340050b49a6c_fld3341dual_slot2_Slot_dual_slot2_get, 162627 Field_dsp340050b49a6c_fld3342dual_slot2_Slot_dual_slot2_get, 162628 Field_dsp340050b49a6c_fld3345dual_slot2_Slot_dual_slot2_get, 162629 Field_dsp340050b49a6c_fld3347dual_slot2_Slot_dual_slot2_get, 162630 Field_dsp340050b49a6c_fld3348dual_slot2_Slot_dual_slot2_get, 162631 Field_dsp340050b49a6c_fld3349dual_slot2_Slot_dual_slot2_get, 162632 Field_dsp340050b49a6c_fld3350dual_slot2_Slot_dual_slot2_get, 162633 Field_dsp340050b49a6c_fld3353dual_slot2_Slot_dual_slot2_get, 162634 Field_dsp340050b49a6c_fld3354dual_slot2_Slot_dual_slot2_get, 162635 Field_dsp340050b49a6c_fld3356dual_slot2_Slot_dual_slot2_get, 162636 Field_dsp340050b49a6c_fld3358dual_slot2_Slot_dual_slot2_get, 162637 Field_dsp340050b49a6c_fld3360dual_slot2_Slot_dual_slot2_get, 162638 Field_dsp340050b49a6c_fld3361dual_slot2_Slot_dual_slot2_get, 162639 Field_dsp340050b49a6c_fld3362dual_slot2_Slot_dual_slot2_get, 162640 Field_dsp340050b49a6c_fld3363dual_slot2_Slot_dual_slot2_get, 162641 Field_dsp340050b49a6c_fld3364_Slot_dual_slot2_get, 162642 Field_dsp340050b49a6c_fld3365dual_slot2_Slot_dual_slot2_get, 162643 Field_dsp340050b49a6c_fld3366dual_slot2_Slot_dual_slot2_get, 162644 Field_dsp340050b49a6c_fld3367dual_slot2_Slot_dual_slot2_get, 162645 Field_dsp340050b49a6c_fld3368dual_slot2_Slot_dual_slot2_get, 162646 Field_dsp340050b49a6c_fld3369dual_slot2_Slot_dual_slot2_get, 162647 Field_dsp340050b49a6c_fld3370dual_slot2_Slot_dual_slot2_get, 162648 Field_dsp340050b49a6c_fld3371dual_slot2_Slot_dual_slot2_get, 162649 Field_dsp340050b49a6c_fld3372dual_slot2_Slot_dual_slot2_get, 162650 Field_dsp340050b49a6c_fld3373dual_slot2_Slot_dual_slot2_get, 162651 Field_dsp340050b49a6c_fld3374dual_slot2_Slot_dual_slot2_get, 162652 Field_dsp340050b49a6c_fld3375dual_slot2_Slot_dual_slot2_get, 162653 Field_dsp340050b49a6c_fld3376dual_slot2_Slot_dual_slot2_get, 162654 Field_dsp340050b49a6c_fld3377dual_slot2_Slot_dual_slot2_get, 162655 Field_dsp340050b49a6c_fld3378dual_slot2_Slot_dual_slot2_get, 162656 Field_dsp340050b49a6c_fld3379dual_slot2_Slot_dual_slot2_get, 162657 Field_dsp340050b49a6c_fld3380dual_slot2_Slot_dual_slot2_get, 162658 Field_dsp340050b49a6c_fld3381dual_slot2_Slot_dual_slot2_get, 162659 Field_dsp340050b49a6c_fld3382dual_slot2_Slot_dual_slot2_get, 162660 Field_dsp340050b49a6c_fld3384dual_slot2_Slot_dual_slot2_get, 162661 Field_dsp340050b49a6c_fld3385dual_slot2_Slot_dual_slot2_get, 162662 Field_dsp340050b49a6c_fld3386dual_slot2_Slot_dual_slot2_get, 162663 Field_dsp340050b49a6c_fld3387dual_slot2_Slot_dual_slot2_get, 162664 Field_dsp340050b49a6c_fld3388dual_slot2_Slot_dual_slot2_get, 162665 Field_dsp340050b49a6c_fld3390dual_slot2_Slot_dual_slot2_get, 162666 Field_dsp340050b49a6c_fld3392dual_slot2_Slot_dual_slot2_get, 162667 Field_dsp340050b49a6c_fld3394dual_slot2_Slot_dual_slot2_get, 162668 Field_dsp340050b49a6c_fld3396dual_slot2_Slot_dual_slot2_get, 162669 Field_dsp340050b49a6c_fld3397dual_slot2_Slot_dual_slot2_get, 162670 Field_dsp340050b49a6c_fld3399dual_slot2_Slot_dual_slot2_get, 162671 Field_dsp340050b49a6c_fld3401dual_slot2_Slot_dual_slot2_get, 162672 Field_dsp340050b49a6c_fld3403dual_slot2_Slot_dual_slot2_get, 162673 Field_dsp340050b49a6c_fld3404dual_slot2_Slot_dual_slot2_get, 162674 Field_dsp340050b49a6c_fld3406dual_slot2_Slot_dual_slot2_get, 162675 Field_dsp340050b49a6c_fld3407_Slot_dual_slot2_get, 162676 Field_dsp340050b49a6c_fld3408dual_slot2_Slot_dual_slot2_get, 162677 Field_dsp340050b49a6c_fld3410_Slot_dual_slot2_get, 162678 Field_dsp340050b49a6c_fld3411dual_slot2_Slot_dual_slot2_get, 162679 Field_dsp340050b49a6c_fld3412dual_slot2_Slot_dual_slot2_get, 162680 Field_dsp340050b49a6c_fld3413dual_slot2_Slot_dual_slot2_get, 162681 Field_dsp340050b49a6c_fld3414dual_slot2_Slot_dual_slot2_get, 162682 Field_dsp340050b49a6c_fld3415dual_slot2_Slot_dual_slot2_get, 162683 Field_dsp340050b49a6c_fld3416dual_slot2_Slot_dual_slot2_get, 162684 Field_dsp340050b49a6c_fld3417dual_slot2_Slot_dual_slot2_get, 162685 Field_dsp340050b49a6c_fld3418dual_slot2_Slot_dual_slot2_get, 162686 Field_dsp340050b49a6c_fld3419dual_slot2_Slot_dual_slot2_get, 162687 Field_dsp340050b49a6c_fld3420dual_slot2_Slot_dual_slot2_get, 162688 Field_dsp340050b49a6c_fld3421dual_slot2_Slot_dual_slot2_get, 162689 Field_dsp340050b49a6c_fld3422dual_slot2_Slot_dual_slot2_get, 162690 Field_dsp340050b49a6c_fld3423dual_slot2_Slot_dual_slot2_get, 162691 Field_dsp340050b49a6c_fld3424dual_slot2_Slot_dual_slot2_get, 162692 Field_dsp340050b49a6c_fld3425dual_slot2_Slot_dual_slot2_get, 162693 Field_dsp340050b49a6c_fld3426dual_slot2_Slot_dual_slot2_get, 162694 Field_dsp340050b49a6c_fld3427dual_slot2_Slot_dual_slot2_get, 162695 Field_dsp340050b49a6c_fld3428dual_slot2_Slot_dual_slot2_get, 162696 Field_dsp340050b49a6c_fld3429dual_slot2_Slot_dual_slot2_get, 162697 Field_dsp340050b49a6c_fld3430dual_slot2_Slot_dual_slot2_get, 162698 Field_dsp340050b49a6c_fld3431dual_slot2_Slot_dual_slot2_get, 162699 Field_dsp340050b49a6c_fld3432dual_slot2_Slot_dual_slot2_get, 162700 Field_dsp340050b49a6c_fld3433dual_slot2_Slot_dual_slot2_get, 162701 Field_dsp340050b49a6c_fld3434dual_slot2_Slot_dual_slot2_get, 162702 Field_dsp340050b49a6c_fld3435dual_slot2_Slot_dual_slot2_get, 162703 Field_dsp340050b49a6c_fld3436dual_slot2_Slot_dual_slot2_get, 162704 Field_dsp340050b49a6c_fld3437dual_slot2_Slot_dual_slot2_get, 162705 Field_dsp340050b49a6c_fld3438dual_slot2_Slot_dual_slot2_get, 162706 Field_dsp340050b49a6c_fld3439dual_slot2_Slot_dual_slot2_get, 162707 Field_dsp340050b49a6c_fld3440dual_slot2_Slot_dual_slot2_get, 162708 Field_dsp340050b49a6c_fld3441dual_slot2_Slot_dual_slot2_get, 162709 Field_dsp340050b49a6c_fld3442dual_slot2_Slot_dual_slot2_get, 162710 Field_dsp340050b49a6c_fld3443dual_slot2_Slot_dual_slot2_get, 162711 Field_dsp340050b49a6c_fld3444dual_slot2_Slot_dual_slot2_get, 162712 Field_dsp340050b49a6c_fld3445dual_slot2_Slot_dual_slot2_get, 162713 Field_dsp340050b49a6c_fld3446dual_slot2_Slot_dual_slot2_get, 162714 Field_dsp340050b49a6c_fld3448dual_slot2_Slot_dual_slot2_get, 162715 Field_dsp340050b49a6c_fld3450dual_slot2_Slot_dual_slot2_get, 162716 Field_dsp340050b49a6c_fld3451dual_slot2_Slot_dual_slot2_get, 162717 Field_dsp340050b49a6c_fld3453dual_slot2_Slot_dual_slot2_get, 162718 Field_dsp340050b49a6c_fld3454dual_slot2_Slot_dual_slot2_get, 162719 Field_dsp340050b49a6c_fld3456dual_slot2_Slot_dual_slot2_get, 162720 Field_dsp340050b49a6c_fld3457dual_slot2_Slot_dual_slot2_get, 162721 Field_dsp340050b49a6c_fld3458dual_slot2_Slot_dual_slot2_get, 162722 Field_dsp340050b49a6c_fld3459dual_slot2_Slot_dual_slot2_get, 162723 Field_dsp340050b49a6c_fld3460dual_slot2_Slot_dual_slot2_get, 162724 Field_dsp340050b49a6c_fld3461dual_slot2_Slot_dual_slot2_get, 162725 Field_dsp340050b49a6c_fld3462dual_slot2_Slot_dual_slot2_get, 162726 Field_dsp340050b49a6c_fld3464dual_slot2_Slot_dual_slot2_get, 162727 Field_dsp340050b49a6c_fld3465dual_slot2_Slot_dual_slot2_get, 162728 Field_dsp340050b49a6c_fld3466_Slot_dual_slot2_get, 162729 Field_dsp340050b49a6c_fld3467dual_slot2_Slot_dual_slot2_get, 162730 Field_dsp340050b49a6c_fld3468dual_slot2_Slot_dual_slot2_get, 162731 Field_dsp340050b49a6c_fld3469dual_slot2_Slot_dual_slot2_get, 162732 Field_dsp340050b49a6c_fld3470dual_slot2_Slot_dual_slot2_get, 162733 Field_dsp340050b49a6c_fld3471dual_slot2_Slot_dual_slot2_get, 162734 Field_dsp340050b49a6c_fld3472dual_slot2_Slot_dual_slot2_get, 162735 Field_dsp340050b49a6c_fld3473dual_slot2_Slot_dual_slot2_get, 162736 Field_dsp340050b49a6c_fld3474dual_slot2_Slot_dual_slot2_get, 162737 Field_dsp340050b49a6c_fld3475dual_slot2_Slot_dual_slot2_get, 162738 Field_dsp340050b49a6c_fld3477dual_slot2_Slot_dual_slot2_get, 162739 Field_dsp340050b49a6c_fld3478dual_slot2_Slot_dual_slot2_get, 162740 Field_dsp340050b49a6c_fld3479dual_slot2_Slot_dual_slot2_get, 162741 Field_dsp340050b49a6c_fld3480dual_slot2_Slot_dual_slot2_get, 162742 Field_dsp340050b49a6c_fld3481dual_slot2_Slot_dual_slot2_get, 162743 Field_dsp340050b49a6c_fld3482dual_slot2_Slot_dual_slot2_get, 162744 Field_dsp340050b49a6c_fld3484dual_slot2_Slot_dual_slot2_get, 162745 Field_dsp340050b49a6c_fld3894dual_slot2_Slot_dual_slot2_get, 162746 Field_dsp340050b49a6c_fld3895dual_slot2_Slot_dual_slot2_get, 162747 Field_dsp340050b49a6c_fld3896dual_slot2_Slot_dual_slot2_get, 162748 Field_dsp340050b49a6c_fld3897dual_slot2_Slot_dual_slot2_get, 162749 Field_dsp340050b49a6c_fld3898dual_slot2_Slot_dual_slot2_get, 162750 Field_dsp340050b49a6c_fld3899dual_slot2_Slot_dual_slot2_get, 162751 Field_dsp340050b49a6c_fld3900_Slot_dual_slot2_get, 162752 Field_dsp340050b49a6c_fld3901dual_slot2_Slot_dual_slot2_get, 162753 Field_dsp340050b49a6c_fld3903dual_slot2_Slot_dual_slot2_get, 162754 Field_dsp340050b49a6c_fld3904dual_slot2_Slot_dual_slot2_get, 162755 Field_dsp340050b49a6c_fld3905dual_slot2_Slot_dual_slot2_get, 162756 Field_dsp340050b49a6c_fld3906dual_slot2_Slot_dual_slot2_get, 162757 Field_dsp340050b49a6c_fld3907dual_slot2_Slot_dual_slot2_get, 162758 Field_dsp340050b49a6c_fld3908dual_slot2_Slot_dual_slot2_get, 162759 Field_dsp340050b49a6c_fld3909dual_slot2_Slot_dual_slot2_get, 162760 Field_dsp340050b49a6c_fld3910dual_slot2_Slot_dual_slot2_get, 162761 Field_dsp340050b49a6c_fld3913dual_slot2_Slot_dual_slot2_get, 162762 Field_dsp340050b49a6c_fld3914dual_slot2_Slot_dual_slot2_get, 162763 Field_dsp340050b49a6c_fld3916dual_slot2_Slot_dual_slot2_get, 162764 Field_dsp340050b49a6c_fld3917dual_slot2_Slot_dual_slot2_get, 162765 Field_dsp340050b49a6c_fld3918dual_slot2_Slot_dual_slot2_get, 162766 Field_dsp340050b49a6c_fld3919dual_slot2_Slot_dual_slot2_get, 162767 Field_dsp340050b49a6c_fld3920dual_slot2_Slot_dual_slot2_get, 162768 Field_dsp340050b49a6c_fld3921dual_slot2_Slot_dual_slot2_get, 162769 Field_dsp340050b49a6c_fld3922dual_slot2_Slot_dual_slot2_get, 162770 Field_dsp340050b49a6c_fld3923dual_slot2_Slot_dual_slot2_get, 162771 Field_dsp340050b49a6c_fld3924dual_slot2_Slot_dual_slot2_get, 162772 Field_dsp340050b49a6c_fld3925dual_slot2_Slot_dual_slot2_get, 162773 Field_dsp340050b49a6c_fld3927dual_slot2_Slot_dual_slot2_get, 162774 Field_dsp340050b49a6c_fld3928dual_slot2_Slot_dual_slot2_get, 162775 Field_dsp340050b49a6c_fld3929dual_slot2_Slot_dual_slot2_get, 162776 Field_dsp340050b49a6c_fld3930dual_slot2_Slot_dual_slot2_get, 162777 Field_dsp340050b49a6c_fld3931dual_slot2_Slot_dual_slot2_get, 162778 Field_dsp340050b49a6c_fld3933dual_slot2_Slot_dual_slot2_get, 162779 Field_dsp340050b49a6c_fld3934dual_slot2_Slot_dual_slot2_get, 162780 Field_dsp340050b49a6c_fld3935dual_slot2_Slot_dual_slot2_get, 162781 0, 162782 0, 162783 0, 162784 0, 162785 0, 162786 0, 162787 0, 162788 0, 162789 0, 162790 0, 162791 0, 162792 0, 162793 0, 162794 0, 162795 0, 162796 0, 162797 0, 162798 0, 162799 0, 162800 0, 162801 0, 162802 0, 162803 0, 162804 0, 162805 0, 162806 0, 162807 0, 162808 0, 162809 0, 162810 0, 162811 0, 162812 0, 162813 0, 162814 0, 162815 0, 162816 0, 162817 0, 162818 0, 162819 0, 162820 0, 162821 0, 162822 0, 162823 0, 162824 0, 162825 0, 162826 0, 162827 0, 162828 0, 162829 0, 162830 0, 162831 0, 162832 0, 162833 0, 162834 0, 162835 0, 162836 0, 162837 0, 162838 0, 162839 0, 162840 0, 162841 0, 162842 0, 162843 0, 162844 0, 162845 0, 162846 0, 162847 0, 162848 0, 162849 0, 162850 0, 162851 0, 162852 0, 162853 0, 162854 0, 162855 0, 162856 0, 162857 0, 162858 0, 162859 0, 162860 0, 162861 0, 162862 0, 162863 0, 162864 0, 162865 0, 162866 0, 162867 0, 162868 0, 162869 0, 162870 0, 162871 0, 162872 0, 162873 0, 162874 0, 162875 0, 162876 0, 162877 0, 162878 0, 162879 0, 162880 0, 162881 0, 162882 0, 162883 0, 162884 0, 162885 0, 162886 0, 162887 0, 162888 0, 162889 0, 162890 0, 162891 0, 162892 0, 162893 0, 162894 0, 162895 0, 162896 0, 162897 0, 162898 0, 162899 0, 162900 0, 162901 0, 162902 0, 162903 0, 162904 0, 162905 0, 162906 0, 162907 0, 162908 0, 162909 0, 162910 0, 162911 0, 162912 0, 162913 0, 162914 0, 162915 0, 162916 0, 162917 0, 162918 0, 162919 0, 162920 0, 162921 0, 162922 0, 162923 0, 162924 0, 162925 0, 162926 0, 162927 0, 162928 0, 162929 0, 162930 0, 162931 0, 162932 0, 162933 0, 162934 0, 162935 Implicit_Field_ar0_get, 162936 Implicit_Field_ar4_get, 162937 Implicit_Field_ar8_get, 162938 Implicit_Field_ar12_get, 162939 Implicit_Field_bt16_get, 162940 Implicit_Field_bs16_get, 162941 Implicit_Field_br16_get, 162942 Implicit_Field_brall_get 162943}; 162944 162945static xtensa_set_field_fn 162946Slot_dual_slot2_set_field_fns[] = { 162947 Field_t_Slot_dual_slot2_set, 162948 0, 162949 Field_bbi_Slot_dual_slot2_set, 162950 Field_imm12_Slot_dual_slot2_set, 162951 Field_imm8_Slot_dual_slot2_set, 162952 Field_s_Slot_dual_slot2_set, 162953 Field_imm12b_Slot_dual_slot2_set, 162954 0, 162955 0, 162956 0, 162957 0, 162958 0, 162959 0, 162960 Field_op2_Slot_dual_slot2_set, 162961 Field_r_Slot_dual_slot2_set, 162962 0, 162963 0, 162964 Field_sae_Slot_dual_slot2_set, 162965 Field_sal_Slot_dual_slot2_set, 162966 Field_sargt_Slot_dual_slot2_set, 162967 0, 162968 Field_sas_Slot_dual_slot2_set, 162969 0, 162970 0, 162971 0, 162972 0, 162973 0, 162974 0, 162975 0, 162976 0, 162977 0, 162978 0, 162979 0, 162980 Field_imm6_Slot_dual_slot2_set, 162981 Field_imm7_Slot_dual_slot2_set, 162982 0, 162983 0, 162984 0, 162985 0, 162986 Field_s4_Slot_dual_slot2_set, 162987 0, 162988 0, 162989 Field_s8_Slot_dual_slot2_set, 162990 0, 162991 0, 162992 0, 162993 0, 162994 0, 162995 0, 162996 Field_dsp340050b49a6c_fld2029_Slot_dual_slot2_set, 162997 Field_dsp340050b49a6c_fld2030_Slot_dual_slot2_set, 162998 Field_dsp340050b49a6c_fld2032_Slot_dual_slot2_set, 162999 0, 163000 0, 163001 0, 163002 0, 163003 0, 163004 0, 163005 0, 163006 0, 163007 0, 163008 Field_dsp340050b49a6c_fld2044_Slot_dual_slot2_set, 163009 Field_dsp340050b49a6c_fld2045_Slot_dual_slot2_set, 163010 Field_dsp340050b49a6c_fld2046_Slot_dual_slot2_set, 163011 Field_dsp340050b49a6c_fld2047_Slot_dual_slot2_set, 163012 0, 163013 Field_dsp340050b49a6c_fld2049_Slot_dual_slot2_set, 163014 Field_dsp340050b49a6c_fld2050_Slot_dual_slot2_set, 163015 Field_dsp340050b49a6c_fld2051_Slot_dual_slot2_set, 163016 Field_dsp340050b49a6c_fld2052_Slot_dual_slot2_set, 163017 Field_dsp340050b49a6c_fld2053_Slot_dual_slot2_set, 163018 0, 163019 0, 163020 Field_dsp340050b49a6c_fld2056_Slot_dual_slot2_set, 163021 0, 163022 0, 163023 0, 163024 0, 163025 0, 163026 0, 163027 0, 163028 0, 163029 0, 163030 0, 163031 0, 163032 0, 163033 0, 163034 0, 163035 0, 163036 0, 163037 0, 163038 0, 163039 0, 163040 0, 163041 0, 163042 0, 163043 0, 163044 0, 163045 0, 163046 0, 163047 0, 163048 0, 163049 0, 163050 0, 163051 0, 163052 0, 163053 0, 163054 0, 163055 0, 163056 0, 163057 0, 163058 0, 163059 0, 163060 0, 163061 0, 163062 0, 163063 0, 163064 0, 163065 0, 163066 0, 163067 0, 163068 0, 163069 0, 163070 0, 163071 0, 163072 0, 163073 0, 163074 0, 163075 0, 163076 0, 163077 0, 163078 0, 163079 0, 163080 0, 163081 0, 163082 0, 163083 0, 163084 0, 163085 0, 163086 0, 163087 0, 163088 0, 163089 0, 163090 0, 163091 0, 163092 0, 163093 0, 163094 0, 163095 0, 163096 0, 163097 0, 163098 0, 163099 0, 163100 0, 163101 0, 163102 0, 163103 0, 163104 0, 163105 0, 163106 0, 163107 0, 163108 0, 163109 0, 163110 0, 163111 0, 163112 0, 163113 0, 163114 0, 163115 0, 163116 0, 163117 0, 163118 0, 163119 0, 163120 0, 163121 0, 163122 0, 163123 0, 163124 0, 163125 0, 163126 0, 163127 0, 163128 0, 163129 0, 163130 0, 163131 0, 163132 0, 163133 0, 163134 0, 163135 0, 163136 0, 163137 0, 163138 0, 163139 0, 163140 0, 163141 0, 163142 0, 163143 0, 163144 0, 163145 0, 163146 0, 163147 0, 163148 0, 163149 0, 163150 0, 163151 0, 163152 0, 163153 0, 163154 0, 163155 0, 163156 0, 163157 0, 163158 0, 163159 0, 163160 0, 163161 0, 163162 0, 163163 0, 163164 0, 163165 0, 163166 0, 163167 0, 163168 0, 163169 0, 163170 0, 163171 0, 163172 0, 163173 0, 163174 0, 163175 0, 163176 0, 163177 0, 163178 0, 163179 0, 163180 0, 163181 0, 163182 0, 163183 0, 163184 0, 163185 0, 163186 0, 163187 0, 163188 0, 163189 0, 163190 0, 163191 0, 163192 0, 163193 0, 163194 0, 163195 0, 163196 0, 163197 0, 163198 0, 163199 0, 163200 0, 163201 0, 163202 0, 163203 0, 163204 0, 163205 0, 163206 0, 163207 0, 163208 0, 163209 0, 163210 0, 163211 0, 163212 0, 163213 0, 163214 0, 163215 Field_dsp340050b49a6c_fld2025_Slot_dual_slot2_set, 163216 Field_dsp340050b49a6c_fld2027_Slot_dual_slot2_set, 163217 0, 163218 0, 163219 0, 163220 0, 163221 0, 163222 0, 163223 0, 163224 0, 163225 0, 163226 0, 163227 0, 163228 0, 163229 0, 163230 0, 163231 0, 163232 0, 163233 0, 163234 0, 163235 0, 163236 0, 163237 0, 163238 0, 163239 0, 163240 0, 163241 0, 163242 0, 163243 0, 163244 0, 163245 0, 163246 0, 163247 0, 163248 0, 163249 0, 163250 0, 163251 0, 163252 0, 163253 0, 163254 0, 163255 0, 163256 0, 163257 0, 163258 0, 163259 0, 163260 0, 163261 0, 163262 0, 163263 0, 163264 0, 163265 0, 163266 0, 163267 0, 163268 0, 163269 0, 163270 0, 163271 0, 163272 0, 163273 0, 163274 0, 163275 0, 163276 0, 163277 0, 163278 0, 163279 0, 163280 0, 163281 0, 163282 0, 163283 0, 163284 0, 163285 0, 163286 0, 163287 0, 163288 0, 163289 0, 163290 0, 163291 0, 163292 0, 163293 0, 163294 0, 163295 0, 163296 0, 163297 0, 163298 0, 163299 0, 163300 0, 163301 0, 163302 0, 163303 0, 163304 0, 163305 0, 163306 0, 163307 0, 163308 0, 163309 0, 163310 0, 163311 0, 163312 0, 163313 0, 163314 0, 163315 0, 163316 0, 163317 0, 163318 0, 163319 0, 163320 0, 163321 0, 163322 0, 163323 0, 163324 0, 163325 0, 163326 0, 163327 0, 163328 0, 163329 0, 163330 0, 163331 0, 163332 0, 163333 0, 163334 0, 163335 0, 163336 0, 163337 0, 163338 0, 163339 0, 163340 0, 163341 0, 163342 0, 163343 0, 163344 0, 163345 0, 163346 0, 163347 0, 163348 0, 163349 0, 163350 0, 163351 0, 163352 0, 163353 0, 163354 0, 163355 0, 163356 0, 163357 0, 163358 0, 163359 0, 163360 0, 163361 0, 163362 0, 163363 0, 163364 0, 163365 0, 163366 0, 163367 0, 163368 0, 163369 0, 163370 0, 163371 0, 163372 0, 163373 0, 163374 0, 163375 0, 163376 0, 163377 0, 163378 0, 163379 0, 163380 0, 163381 0, 163382 0, 163383 0, 163384 0, 163385 0, 163386 0, 163387 0, 163388 0, 163389 0, 163390 0, 163391 0, 163392 0, 163393 0, 163394 0, 163395 0, 163396 0, 163397 0, 163398 0, 163399 0, 163400 0, 163401 0, 163402 0, 163403 0, 163404 0, 163405 0, 163406 0, 163407 0, 163408 0, 163409 0, 163410 0, 163411 0, 163412 0, 163413 0, 163414 0, 163415 0, 163416 0, 163417 0, 163418 0, 163419 0, 163420 0, 163421 0, 163422 0, 163423 0, 163424 0, 163425 0, 163426 0, 163427 0, 163428 0, 163429 0, 163430 0, 163431 0, 163432 0, 163433 0, 163434 0, 163435 0, 163436 0, 163437 0, 163438 0, 163439 0, 163440 0, 163441 0, 163442 0, 163443 0, 163444 0, 163445 0, 163446 0, 163447 0, 163448 0, 163449 0, 163450 0, 163451 0, 163452 0, 163453 0, 163454 0, 163455 0, 163456 0, 163457 0, 163458 0, 163459 0, 163460 0, 163461 0, 163462 0, 163463 0, 163464 0, 163465 0, 163466 0, 163467 0, 163468 0, 163469 0, 163470 0, 163471 0, 163472 0, 163473 0, 163474 0, 163475 0, 163476 0, 163477 0, 163478 0, 163479 0, 163480 0, 163481 0, 163482 0, 163483 0, 163484 0, 163485 0, 163486 0, 163487 0, 163488 0, 163489 0, 163490 0, 163491 0, 163492 0, 163493 0, 163494 0, 163495 0, 163496 0, 163497 0, 163498 0, 163499 0, 163500 0, 163501 0, 163502 0, 163503 0, 163504 0, 163505 0, 163506 0, 163507 0, 163508 0, 163509 0, 163510 0, 163511 0, 163512 0, 163513 0, 163514 0, 163515 0, 163516 0, 163517 0, 163518 0, 163519 0, 163520 0, 163521 0, 163522 0, 163523 0, 163524 0, 163525 0, 163526 0, 163527 0, 163528 0, 163529 0, 163530 0, 163531 0, 163532 0, 163533 0, 163534 0, 163535 0, 163536 0, 163537 0, 163538 0, 163539 0, 163540 0, 163541 0, 163542 0, 163543 0, 163544 0, 163545 0, 163546 0, 163547 0, 163548 0, 163549 0, 163550 0, 163551 0, 163552 0, 163553 0, 163554 0, 163555 0, 163556 0, 163557 0, 163558 0, 163559 0, 163560 0, 163561 0, 163562 0, 163563 0, 163564 0, 163565 0, 163566 0, 163567 0, 163568 0, 163569 0, 163570 0, 163571 0, 163572 0, 163573 0, 163574 0, 163575 0, 163576 0, 163577 0, 163578 0, 163579 0, 163580 0, 163581 0, 163582 0, 163583 0, 163584 0, 163585 0, 163586 0, 163587 0, 163588 0, 163589 0, 163590 0, 163591 0, 163592 0, 163593 0, 163594 0, 163595 0, 163596 0, 163597 0, 163598 0, 163599 0, 163600 0, 163601 0, 163602 0, 163603 0, 163604 0, 163605 0, 163606 0, 163607 0, 163608 0, 163609 0, 163610 0, 163611 0, 163612 0, 163613 0, 163614 0, 163615 0, 163616 0, 163617 0, 163618 0, 163619 0, 163620 0, 163621 0, 163622 0, 163623 0, 163624 0, 163625 0, 163626 0, 163627 0, 163628 0, 163629 0, 163630 0, 163631 0, 163632 0, 163633 0, 163634 0, 163635 0, 163636 0, 163637 0, 163638 0, 163639 0, 163640 0, 163641 0, 163642 0, 163643 0, 163644 0, 163645 0, 163646 0, 163647 0, 163648 0, 163649 0, 163650 0, 163651 0, 163652 0, 163653 0, 163654 0, 163655 0, 163656 0, 163657 0, 163658 0, 163659 0, 163660 0, 163661 0, 163662 0, 163663 0, 163664 0, 163665 0, 163666 0, 163667 0, 163668 0, 163669 0, 163670 0, 163671 0, 163672 0, 163673 0, 163674 0, 163675 0, 163676 0, 163677 0, 163678 0, 163679 0, 163680 0, 163681 0, 163682 0, 163683 0, 163684 0, 163685 0, 163686 0, 163687 0, 163688 0, 163689 0, 163690 0, 163691 0, 163692 0, 163693 0, 163694 0, 163695 0, 163696 0, 163697 0, 163698 0, 163699 0, 163700 0, 163701 0, 163702 0, 163703 0, 163704 0, 163705 0, 163706 0, 163707 0, 163708 0, 163709 0, 163710 0, 163711 0, 163712 0, 163713 0, 163714 0, 163715 0, 163716 0, 163717 0, 163718 0, 163719 0, 163720 0, 163721 0, 163722 0, 163723 0, 163724 0, 163725 0, 163726 0, 163727 0, 163728 0, 163729 0, 163730 0, 163731 0, 163732 0, 163733 0, 163734 0, 163735 0, 163736 0, 163737 0, 163738 0, 163739 0, 163740 0, 163741 0, 163742 0, 163743 0, 163744 0, 163745 0, 163746 0, 163747 0, 163748 0, 163749 0, 163750 0, 163751 0, 163752 0, 163753 0, 163754 0, 163755 0, 163756 0, 163757 0, 163758 0, 163759 0, 163760 0, 163761 0, 163762 0, 163763 0, 163764 0, 163765 0, 163766 0, 163767 0, 163768 0, 163769 0, 163770 0, 163771 0, 163772 0, 163773 0, 163774 0, 163775 0, 163776 0, 163777 0, 163778 0, 163779 0, 163780 0, 163781 0, 163782 0, 163783 0, 163784 0, 163785 0, 163786 0, 163787 0, 163788 0, 163789 0, 163790 0, 163791 0, 163792 0, 163793 0, 163794 0, 163795 0, 163796 0, 163797 0, 163798 0, 163799 0, 163800 0, 163801 0, 163802 0, 163803 0, 163804 0, 163805 0, 163806 0, 163807 0, 163808 0, 163809 0, 163810 0, 163811 0, 163812 0, 163813 0, 163814 0, 163815 0, 163816 0, 163817 0, 163818 0, 163819 0, 163820 0, 163821 0, 163822 0, 163823 0, 163824 0, 163825 0, 163826 0, 163827 0, 163828 0, 163829 0, 163830 0, 163831 0, 163832 0, 163833 0, 163834 0, 163835 0, 163836 0, 163837 0, 163838 0, 163839 0, 163840 0, 163841 0, 163842 0, 163843 0, 163844 0, 163845 0, 163846 0, 163847 0, 163848 0, 163849 0, 163850 0, 163851 0, 163852 0, 163853 0, 163854 0, 163855 0, 163856 0, 163857 0, 163858 0, 163859 0, 163860 0, 163861 0, 163862 0, 163863 0, 163864 0, 163865 0, 163866 0, 163867 0, 163868 0, 163869 0, 163870 0, 163871 0, 163872 0, 163873 0, 163874 0, 163875 0, 163876 0, 163877 0, 163878 0, 163879 0, 163880 0, 163881 0, 163882 0, 163883 0, 163884 0, 163885 0, 163886 0, 163887 0, 163888 0, 163889 0, 163890 0, 163891 0, 163892 0, 163893 0, 163894 0, 163895 0, 163896 0, 163897 0, 163898 0, 163899 0, 163900 0, 163901 0, 163902 0, 163903 0, 163904 0, 163905 0, 163906 0, 163907 0, 163908 0, 163909 0, 163910 0, 163911 0, 163912 0, 163913 0, 163914 0, 163915 0, 163916 0, 163917 0, 163918 0, 163919 0, 163920 0, 163921 0, 163922 0, 163923 0, 163924 0, 163925 0, 163926 0, 163927 0, 163928 0, 163929 0, 163930 0, 163931 0, 163932 0, 163933 0, 163934 0, 163935 0, 163936 0, 163937 0, 163938 0, 163939 0, 163940 0, 163941 0, 163942 0, 163943 0, 163944 0, 163945 0, 163946 0, 163947 0, 163948 0, 163949 0, 163950 0, 163951 0, 163952 0, 163953 0, 163954 0, 163955 0, 163956 0, 163957 0, 163958 0, 163959 0, 163960 0, 163961 0, 163962 0, 163963 0, 163964 0, 163965 0, 163966 0, 163967 0, 163968 0, 163969 0, 163970 0, 163971 0, 163972 0, 163973 0, 163974 0, 163975 0, 163976 0, 163977 0, 163978 0, 163979 0, 163980 0, 163981 0, 163982 0, 163983 0, 163984 0, 163985 0, 163986 0, 163987 0, 163988 0, 163989 0, 163990 0, 163991 0, 163992 0, 163993 0, 163994 0, 163995 0, 163996 0, 163997 0, 163998 0, 163999 0, 164000 0, 164001 0, 164002 0, 164003 0, 164004 0, 164005 0, 164006 0, 164007 0, 164008 0, 164009 0, 164010 0, 164011 0, 164012 0, 164013 0, 164014 0, 164015 0, 164016 0, 164017 0, 164018 0, 164019 0, 164020 0, 164021 0, 164022 0, 164023 0, 164024 0, 164025 0, 164026 0, 164027 0, 164028 0, 164029 0, 164030 0, 164031 0, 164032 0, 164033 0, 164034 0, 164035 0, 164036 0, 164037 0, 164038 0, 164039 0, 164040 0, 164041 0, 164042 0, 164043 0, 164044 0, 164045 0, 164046 0, 164047 0, 164048 0, 164049 0, 164050 0, 164051 0, 164052 0, 164053 0, 164054 0, 164055 0, 164056 0, 164057 0, 164058 0, 164059 0, 164060 0, 164061 0, 164062 0, 164063 0, 164064 0, 164065 0, 164066 0, 164067 0, 164068 0, 164069 0, 164070 0, 164071 0, 164072 0, 164073 0, 164074 0, 164075 0, 164076 0, 164077 0, 164078 0, 164079 0, 164080 0, 164081 0, 164082 0, 164083 0, 164084 0, 164085 0, 164086 0, 164087 0, 164088 0, 164089 0, 164090 0, 164091 0, 164092 0, 164093 0, 164094 0, 164095 0, 164096 0, 164097 0, 164098 0, 164099 0, 164100 0, 164101 0, 164102 0, 164103 0, 164104 0, 164105 0, 164106 0, 164107 0, 164108 0, 164109 0, 164110 0, 164111 0, 164112 0, 164113 0, 164114 0, 164115 0, 164116 0, 164117 0, 164118 0, 164119 0, 164120 0, 164121 0, 164122 0, 164123 0, 164124 0, 164125 0, 164126 0, 164127 0, 164128 0, 164129 0, 164130 0, 164131 0, 164132 0, 164133 0, 164134 0, 164135 0, 164136 0, 164137 0, 164138 0, 164139 0, 164140 0, 164141 0, 164142 0, 164143 0, 164144 0, 164145 0, 164146 0, 164147 0, 164148 0, 164149 0, 164150 0, 164151 0, 164152 0, 164153 0, 164154 0, 164155 0, 164156 0, 164157 0, 164158 0, 164159 0, 164160 0, 164161 0, 164162 0, 164163 0, 164164 0, 164165 0, 164166 0, 164167 0, 164168 0, 164169 0, 164170 0, 164171 0, 164172 0, 164173 0, 164174 0, 164175 0, 164176 0, 164177 0, 164178 0, 164179 0, 164180 0, 164181 0, 164182 0, 164183 0, 164184 0, 164185 0, 164186 0, 164187 0, 164188 0, 164189 0, 164190 0, 164191 0, 164192 0, 164193 0, 164194 0, 164195 0, 164196 0, 164197 0, 164198 0, 164199 0, 164200 0, 164201 0, 164202 0, 164203 0, 164204 0, 164205 0, 164206 0, 164207 0, 164208 0, 164209 0, 164210 0, 164211 0, 164212 0, 164213 0, 164214 0, 164215 0, 164216 0, 164217 0, 164218 0, 164219 0, 164220 0, 164221 0, 164222 0, 164223 0, 164224 0, 164225 0, 164226 0, 164227 0, 164228 0, 164229 0, 164230 0, 164231 0, 164232 0, 164233 0, 164234 0, 164235 0, 164236 0, 164237 0, 164238 0, 164239 0, 164240 0, 164241 0, 164242 0, 164243 0, 164244 0, 164245 0, 164246 0, 164247 0, 164248 0, 164249 0, 164250 0, 164251 0, 164252 0, 164253 0, 164254 0, 164255 0, 164256 0, 164257 0, 164258 0, 164259 0, 164260 0, 164261 0, 164262 0, 164263 0, 164264 0, 164265 0, 164266 0, 164267 0, 164268 0, 164269 0, 164270 0, 164271 0, 164272 0, 164273 0, 164274 0, 164275 0, 164276 0, 164277 0, 164278 0, 164279 0, 164280 0, 164281 0, 164282 0, 164283 0, 164284 0, 164285 0, 164286 0, 164287 0, 164288 0, 164289 0, 164290 0, 164291 0, 164292 0, 164293 0, 164294 0, 164295 0, 164296 0, 164297 0, 164298 0, 164299 0, 164300 0, 164301 0, 164302 0, 164303 0, 164304 0, 164305 0, 164306 0, 164307 0, 164308 0, 164309 0, 164310 0, 164311 0, 164312 0, 164313 0, 164314 0, 164315 0, 164316 0, 164317 0, 164318 0, 164319 0, 164320 0, 164321 0, 164322 0, 164323 0, 164324 0, 164325 0, 164326 0, 164327 0, 164328 0, 164329 0, 164330 0, 164331 0, 164332 0, 164333 0, 164334 0, 164335 Field_op0_s21_Slot_dual_slot2_set, 164336 Field_dsp340050b49a6c_fld3313dual_slot2_Slot_dual_slot2_set, 164337 Field_dsp340050b49a6c_fld3314_Slot_dual_slot2_set, 164338 Field_dsp340050b49a6c_fld3315dual_slot2_Slot_dual_slot2_set, 164339 Field_dsp340050b49a6c_fld3316dual_slot2_Slot_dual_slot2_set, 164340 Field_dsp340050b49a6c_fld3317dual_slot2_Slot_dual_slot2_set, 164341 Field_dsp340050b49a6c_fld3318_Slot_dual_slot2_set, 164342 Field_dsp340050b49a6c_fld3319dual_slot2_Slot_dual_slot2_set, 164343 Field_dsp340050b49a6c_fld3320dual_slot2_Slot_dual_slot2_set, 164344 Field_dsp340050b49a6c_fld3321dual_slot2_Slot_dual_slot2_set, 164345 Field_dsp340050b49a6c_fld3322dual_slot2_Slot_dual_slot2_set, 164346 Field_dsp340050b49a6c_fld3323dual_slot2_Slot_dual_slot2_set, 164347 Field_dsp340050b49a6c_fld3324dual_slot2_Slot_dual_slot2_set, 164348 Field_dsp340050b49a6c_fld3325dual_slot2_Slot_dual_slot2_set, 164349 Field_dsp340050b49a6c_fld3326dual_slot2_Slot_dual_slot2_set, 164350 Field_dsp340050b49a6c_fld3327dual_slot2_Slot_dual_slot2_set, 164351 Field_dsp340050b49a6c_fld3328dual_slot2_Slot_dual_slot2_set, 164352 Field_dsp340050b49a6c_fld3329dual_slot2_Slot_dual_slot2_set, 164353 Field_dsp340050b49a6c_fld3330dual_slot2_Slot_dual_slot2_set, 164354 Field_dsp340050b49a6c_fld3331dual_slot2_Slot_dual_slot2_set, 164355 Field_dsp340050b49a6c_fld3332dual_slot2_Slot_dual_slot2_set, 164356 Field_dsp340050b49a6c_fld3333dual_slot2_Slot_dual_slot2_set, 164357 Field_dsp340050b49a6c_fld3334dual_slot2_Slot_dual_slot2_set, 164358 Field_dsp340050b49a6c_fld3335dual_slot2_Slot_dual_slot2_set, 164359 Field_dsp340050b49a6c_fld3336dual_slot2_Slot_dual_slot2_set, 164360 Field_dsp340050b49a6c_fld3337dual_slot2_Slot_dual_slot2_set, 164361 Field_dsp340050b49a6c_fld3339dual_slot2_Slot_dual_slot2_set, 164362 Field_dsp340050b49a6c_fld3340dual_slot2_Slot_dual_slot2_set, 164363 Field_dsp340050b49a6c_fld3341dual_slot2_Slot_dual_slot2_set, 164364 Field_dsp340050b49a6c_fld3342dual_slot2_Slot_dual_slot2_set, 164365 Field_dsp340050b49a6c_fld3345dual_slot2_Slot_dual_slot2_set, 164366 Field_dsp340050b49a6c_fld3347dual_slot2_Slot_dual_slot2_set, 164367 Field_dsp340050b49a6c_fld3348dual_slot2_Slot_dual_slot2_set, 164368 Field_dsp340050b49a6c_fld3349dual_slot2_Slot_dual_slot2_set, 164369 Field_dsp340050b49a6c_fld3350dual_slot2_Slot_dual_slot2_set, 164370 Field_dsp340050b49a6c_fld3353dual_slot2_Slot_dual_slot2_set, 164371 Field_dsp340050b49a6c_fld3354dual_slot2_Slot_dual_slot2_set, 164372 Field_dsp340050b49a6c_fld3356dual_slot2_Slot_dual_slot2_set, 164373 Field_dsp340050b49a6c_fld3358dual_slot2_Slot_dual_slot2_set, 164374 Field_dsp340050b49a6c_fld3360dual_slot2_Slot_dual_slot2_set, 164375 Field_dsp340050b49a6c_fld3361dual_slot2_Slot_dual_slot2_set, 164376 Field_dsp340050b49a6c_fld3362dual_slot2_Slot_dual_slot2_set, 164377 Field_dsp340050b49a6c_fld3363dual_slot2_Slot_dual_slot2_set, 164378 Field_dsp340050b49a6c_fld3364_Slot_dual_slot2_set, 164379 Field_dsp340050b49a6c_fld3365dual_slot2_Slot_dual_slot2_set, 164380 Field_dsp340050b49a6c_fld3366dual_slot2_Slot_dual_slot2_set, 164381 Field_dsp340050b49a6c_fld3367dual_slot2_Slot_dual_slot2_set, 164382 Field_dsp340050b49a6c_fld3368dual_slot2_Slot_dual_slot2_set, 164383 Field_dsp340050b49a6c_fld3369dual_slot2_Slot_dual_slot2_set, 164384 Field_dsp340050b49a6c_fld3370dual_slot2_Slot_dual_slot2_set, 164385 Field_dsp340050b49a6c_fld3371dual_slot2_Slot_dual_slot2_set, 164386 Field_dsp340050b49a6c_fld3372dual_slot2_Slot_dual_slot2_set, 164387 Field_dsp340050b49a6c_fld3373dual_slot2_Slot_dual_slot2_set, 164388 Field_dsp340050b49a6c_fld3374dual_slot2_Slot_dual_slot2_set, 164389 Field_dsp340050b49a6c_fld3375dual_slot2_Slot_dual_slot2_set, 164390 Field_dsp340050b49a6c_fld3376dual_slot2_Slot_dual_slot2_set, 164391 Field_dsp340050b49a6c_fld3377dual_slot2_Slot_dual_slot2_set, 164392 Field_dsp340050b49a6c_fld3378dual_slot2_Slot_dual_slot2_set, 164393 Field_dsp340050b49a6c_fld3379dual_slot2_Slot_dual_slot2_set, 164394 Field_dsp340050b49a6c_fld3380dual_slot2_Slot_dual_slot2_set, 164395 Field_dsp340050b49a6c_fld3381dual_slot2_Slot_dual_slot2_set, 164396 Field_dsp340050b49a6c_fld3382dual_slot2_Slot_dual_slot2_set, 164397 Field_dsp340050b49a6c_fld3384dual_slot2_Slot_dual_slot2_set, 164398 Field_dsp340050b49a6c_fld3385dual_slot2_Slot_dual_slot2_set, 164399 Field_dsp340050b49a6c_fld3386dual_slot2_Slot_dual_slot2_set, 164400 Field_dsp340050b49a6c_fld3387dual_slot2_Slot_dual_slot2_set, 164401 Field_dsp340050b49a6c_fld3388dual_slot2_Slot_dual_slot2_set, 164402 Field_dsp340050b49a6c_fld3390dual_slot2_Slot_dual_slot2_set, 164403 Field_dsp340050b49a6c_fld3392dual_slot2_Slot_dual_slot2_set, 164404 Field_dsp340050b49a6c_fld3394dual_slot2_Slot_dual_slot2_set, 164405 Field_dsp340050b49a6c_fld3396dual_slot2_Slot_dual_slot2_set, 164406 Field_dsp340050b49a6c_fld3397dual_slot2_Slot_dual_slot2_set, 164407 Field_dsp340050b49a6c_fld3399dual_slot2_Slot_dual_slot2_set, 164408 Field_dsp340050b49a6c_fld3401dual_slot2_Slot_dual_slot2_set, 164409 Field_dsp340050b49a6c_fld3403dual_slot2_Slot_dual_slot2_set, 164410 Field_dsp340050b49a6c_fld3404dual_slot2_Slot_dual_slot2_set, 164411 Field_dsp340050b49a6c_fld3406dual_slot2_Slot_dual_slot2_set, 164412 Field_dsp340050b49a6c_fld3407_Slot_dual_slot2_set, 164413 Field_dsp340050b49a6c_fld3408dual_slot2_Slot_dual_slot2_set, 164414 Field_dsp340050b49a6c_fld3410_Slot_dual_slot2_set, 164415 Field_dsp340050b49a6c_fld3411dual_slot2_Slot_dual_slot2_set, 164416 Field_dsp340050b49a6c_fld3412dual_slot2_Slot_dual_slot2_set, 164417 Field_dsp340050b49a6c_fld3413dual_slot2_Slot_dual_slot2_set, 164418 Field_dsp340050b49a6c_fld3414dual_slot2_Slot_dual_slot2_set, 164419 Field_dsp340050b49a6c_fld3415dual_slot2_Slot_dual_slot2_set, 164420 Field_dsp340050b49a6c_fld3416dual_slot2_Slot_dual_slot2_set, 164421 Field_dsp340050b49a6c_fld3417dual_slot2_Slot_dual_slot2_set, 164422 Field_dsp340050b49a6c_fld3418dual_slot2_Slot_dual_slot2_set, 164423 Field_dsp340050b49a6c_fld3419dual_slot2_Slot_dual_slot2_set, 164424 Field_dsp340050b49a6c_fld3420dual_slot2_Slot_dual_slot2_set, 164425 Field_dsp340050b49a6c_fld3421dual_slot2_Slot_dual_slot2_set, 164426 Field_dsp340050b49a6c_fld3422dual_slot2_Slot_dual_slot2_set, 164427 Field_dsp340050b49a6c_fld3423dual_slot2_Slot_dual_slot2_set, 164428 Field_dsp340050b49a6c_fld3424dual_slot2_Slot_dual_slot2_set, 164429 Field_dsp340050b49a6c_fld3425dual_slot2_Slot_dual_slot2_set, 164430 Field_dsp340050b49a6c_fld3426dual_slot2_Slot_dual_slot2_set, 164431 Field_dsp340050b49a6c_fld3427dual_slot2_Slot_dual_slot2_set, 164432 Field_dsp340050b49a6c_fld3428dual_slot2_Slot_dual_slot2_set, 164433 Field_dsp340050b49a6c_fld3429dual_slot2_Slot_dual_slot2_set, 164434 Field_dsp340050b49a6c_fld3430dual_slot2_Slot_dual_slot2_set, 164435 Field_dsp340050b49a6c_fld3431dual_slot2_Slot_dual_slot2_set, 164436 Field_dsp340050b49a6c_fld3432dual_slot2_Slot_dual_slot2_set, 164437 Field_dsp340050b49a6c_fld3433dual_slot2_Slot_dual_slot2_set, 164438 Field_dsp340050b49a6c_fld3434dual_slot2_Slot_dual_slot2_set, 164439 Field_dsp340050b49a6c_fld3435dual_slot2_Slot_dual_slot2_set, 164440 Field_dsp340050b49a6c_fld3436dual_slot2_Slot_dual_slot2_set, 164441 Field_dsp340050b49a6c_fld3437dual_slot2_Slot_dual_slot2_set, 164442 Field_dsp340050b49a6c_fld3438dual_slot2_Slot_dual_slot2_set, 164443 Field_dsp340050b49a6c_fld3439dual_slot2_Slot_dual_slot2_set, 164444 Field_dsp340050b49a6c_fld3440dual_slot2_Slot_dual_slot2_set, 164445 Field_dsp340050b49a6c_fld3441dual_slot2_Slot_dual_slot2_set, 164446 Field_dsp340050b49a6c_fld3442dual_slot2_Slot_dual_slot2_set, 164447 Field_dsp340050b49a6c_fld3443dual_slot2_Slot_dual_slot2_set, 164448 Field_dsp340050b49a6c_fld3444dual_slot2_Slot_dual_slot2_set, 164449 Field_dsp340050b49a6c_fld3445dual_slot2_Slot_dual_slot2_set, 164450 Field_dsp340050b49a6c_fld3446dual_slot2_Slot_dual_slot2_set, 164451 Field_dsp340050b49a6c_fld3448dual_slot2_Slot_dual_slot2_set, 164452 Field_dsp340050b49a6c_fld3450dual_slot2_Slot_dual_slot2_set, 164453 Field_dsp340050b49a6c_fld3451dual_slot2_Slot_dual_slot2_set, 164454 Field_dsp340050b49a6c_fld3453dual_slot2_Slot_dual_slot2_set, 164455 Field_dsp340050b49a6c_fld3454dual_slot2_Slot_dual_slot2_set, 164456 Field_dsp340050b49a6c_fld3456dual_slot2_Slot_dual_slot2_set, 164457 Field_dsp340050b49a6c_fld3457dual_slot2_Slot_dual_slot2_set, 164458 Field_dsp340050b49a6c_fld3458dual_slot2_Slot_dual_slot2_set, 164459 Field_dsp340050b49a6c_fld3459dual_slot2_Slot_dual_slot2_set, 164460 Field_dsp340050b49a6c_fld3460dual_slot2_Slot_dual_slot2_set, 164461 Field_dsp340050b49a6c_fld3461dual_slot2_Slot_dual_slot2_set, 164462 Field_dsp340050b49a6c_fld3462dual_slot2_Slot_dual_slot2_set, 164463 Field_dsp340050b49a6c_fld3464dual_slot2_Slot_dual_slot2_set, 164464 Field_dsp340050b49a6c_fld3465dual_slot2_Slot_dual_slot2_set, 164465 Field_dsp340050b49a6c_fld3466_Slot_dual_slot2_set, 164466 Field_dsp340050b49a6c_fld3467dual_slot2_Slot_dual_slot2_set, 164467 Field_dsp340050b49a6c_fld3468dual_slot2_Slot_dual_slot2_set, 164468 Field_dsp340050b49a6c_fld3469dual_slot2_Slot_dual_slot2_set, 164469 Field_dsp340050b49a6c_fld3470dual_slot2_Slot_dual_slot2_set, 164470 Field_dsp340050b49a6c_fld3471dual_slot2_Slot_dual_slot2_set, 164471 Field_dsp340050b49a6c_fld3472dual_slot2_Slot_dual_slot2_set, 164472 Field_dsp340050b49a6c_fld3473dual_slot2_Slot_dual_slot2_set, 164473 Field_dsp340050b49a6c_fld3474dual_slot2_Slot_dual_slot2_set, 164474 Field_dsp340050b49a6c_fld3475dual_slot2_Slot_dual_slot2_set, 164475 Field_dsp340050b49a6c_fld3477dual_slot2_Slot_dual_slot2_set, 164476 Field_dsp340050b49a6c_fld3478dual_slot2_Slot_dual_slot2_set, 164477 Field_dsp340050b49a6c_fld3479dual_slot2_Slot_dual_slot2_set, 164478 Field_dsp340050b49a6c_fld3480dual_slot2_Slot_dual_slot2_set, 164479 Field_dsp340050b49a6c_fld3481dual_slot2_Slot_dual_slot2_set, 164480 Field_dsp340050b49a6c_fld3482dual_slot2_Slot_dual_slot2_set, 164481 Field_dsp340050b49a6c_fld3484dual_slot2_Slot_dual_slot2_set, 164482 Field_dsp340050b49a6c_fld3894dual_slot2_Slot_dual_slot2_set, 164483 Field_dsp340050b49a6c_fld3895dual_slot2_Slot_dual_slot2_set, 164484 Field_dsp340050b49a6c_fld3896dual_slot2_Slot_dual_slot2_set, 164485 Field_dsp340050b49a6c_fld3897dual_slot2_Slot_dual_slot2_set, 164486 Field_dsp340050b49a6c_fld3898dual_slot2_Slot_dual_slot2_set, 164487 Field_dsp340050b49a6c_fld3899dual_slot2_Slot_dual_slot2_set, 164488 Field_dsp340050b49a6c_fld3900_Slot_dual_slot2_set, 164489 Field_dsp340050b49a6c_fld3901dual_slot2_Slot_dual_slot2_set, 164490 Field_dsp340050b49a6c_fld3903dual_slot2_Slot_dual_slot2_set, 164491 Field_dsp340050b49a6c_fld3904dual_slot2_Slot_dual_slot2_set, 164492 Field_dsp340050b49a6c_fld3905dual_slot2_Slot_dual_slot2_set, 164493 Field_dsp340050b49a6c_fld3906dual_slot2_Slot_dual_slot2_set, 164494 Field_dsp340050b49a6c_fld3907dual_slot2_Slot_dual_slot2_set, 164495 Field_dsp340050b49a6c_fld3908dual_slot2_Slot_dual_slot2_set, 164496 Field_dsp340050b49a6c_fld3909dual_slot2_Slot_dual_slot2_set, 164497 Field_dsp340050b49a6c_fld3910dual_slot2_Slot_dual_slot2_set, 164498 Field_dsp340050b49a6c_fld3913dual_slot2_Slot_dual_slot2_set, 164499 Field_dsp340050b49a6c_fld3914dual_slot2_Slot_dual_slot2_set, 164500 Field_dsp340050b49a6c_fld3916dual_slot2_Slot_dual_slot2_set, 164501 Field_dsp340050b49a6c_fld3917dual_slot2_Slot_dual_slot2_set, 164502 Field_dsp340050b49a6c_fld3918dual_slot2_Slot_dual_slot2_set, 164503 Field_dsp340050b49a6c_fld3919dual_slot2_Slot_dual_slot2_set, 164504 Field_dsp340050b49a6c_fld3920dual_slot2_Slot_dual_slot2_set, 164505 Field_dsp340050b49a6c_fld3921dual_slot2_Slot_dual_slot2_set, 164506 Field_dsp340050b49a6c_fld3922dual_slot2_Slot_dual_slot2_set, 164507 Field_dsp340050b49a6c_fld3923dual_slot2_Slot_dual_slot2_set, 164508 Field_dsp340050b49a6c_fld3924dual_slot2_Slot_dual_slot2_set, 164509 Field_dsp340050b49a6c_fld3925dual_slot2_Slot_dual_slot2_set, 164510 Field_dsp340050b49a6c_fld3927dual_slot2_Slot_dual_slot2_set, 164511 Field_dsp340050b49a6c_fld3928dual_slot2_Slot_dual_slot2_set, 164512 Field_dsp340050b49a6c_fld3929dual_slot2_Slot_dual_slot2_set, 164513 Field_dsp340050b49a6c_fld3930dual_slot2_Slot_dual_slot2_set, 164514 Field_dsp340050b49a6c_fld3931dual_slot2_Slot_dual_slot2_set, 164515 Field_dsp340050b49a6c_fld3933dual_slot2_Slot_dual_slot2_set, 164516 Field_dsp340050b49a6c_fld3934dual_slot2_Slot_dual_slot2_set, 164517 Field_dsp340050b49a6c_fld3935dual_slot2_Slot_dual_slot2_set, 164518 0, 164519 0, 164520 0, 164521 0, 164522 0, 164523 0, 164524 0, 164525 0, 164526 0, 164527 0, 164528 0, 164529 0, 164530 0, 164531 0, 164532 0, 164533 0, 164534 0, 164535 0, 164536 0, 164537 0, 164538 0, 164539 0, 164540 0, 164541 0, 164542 0, 164543 0, 164544 0, 164545 0, 164546 0, 164547 0, 164548 0, 164549 0, 164550 0, 164551 0, 164552 0, 164553 0, 164554 0, 164555 0, 164556 0, 164557 0, 164558 0, 164559 0, 164560 0, 164561 0, 164562 0, 164563 0, 164564 0, 164565 0, 164566 0, 164567 0, 164568 0, 164569 0, 164570 0, 164571 0, 164572 0, 164573 0, 164574 0, 164575 0, 164576 0, 164577 0, 164578 0, 164579 0, 164580 0, 164581 0, 164582 0, 164583 0, 164584 0, 164585 0, 164586 0, 164587 0, 164588 0, 164589 0, 164590 0, 164591 0, 164592 0, 164593 0, 164594 0, 164595 0, 164596 0, 164597 0, 164598 0, 164599 0, 164600 0, 164601 0, 164602 0, 164603 0, 164604 0, 164605 0, 164606 0, 164607 0, 164608 0, 164609 0, 164610 0, 164611 0, 164612 0, 164613 0, 164614 0, 164615 0, 164616 0, 164617 0, 164618 0, 164619 0, 164620 0, 164621 0, 164622 0, 164623 0, 164624 0, 164625 0, 164626 0, 164627 0, 164628 0, 164629 0, 164630 0, 164631 0, 164632 0, 164633 0, 164634 0, 164635 0, 164636 0, 164637 0, 164638 0, 164639 0, 164640 0, 164641 0, 164642 0, 164643 0, 164644 0, 164645 0, 164646 0, 164647 0, 164648 0, 164649 0, 164650 0, 164651 0, 164652 0, 164653 0, 164654 0, 164655 0, 164656 0, 164657 0, 164658 0, 164659 0, 164660 0, 164661 0, 164662 0, 164663 0, 164664 0, 164665 0, 164666 0, 164667 0, 164668 0, 164669 0, 164670 0, 164671 0, 164672 Implicit_Field_set, 164673 Implicit_Field_set, 164674 Implicit_Field_set, 164675 Implicit_Field_set, 164676 Implicit_Field_set, 164677 Implicit_Field_set, 164678 Implicit_Field_set, 164679 Implicit_Field_set 164680}; 164681 164682static xtensa_get_field_fn 164683Slot_dual_slot1_get_field_fns[] = { 164684 0, 164685 0, 164686 0, 164687 0, 164688 0, 164689 0, 164690 0, 164691 0, 164692 0, 164693 0, 164694 0, 164695 0, 164696 0, 164697 0, 164698 0, 164699 0, 164700 0, 164701 0, 164702 0, 164703 0, 164704 0, 164705 0, 164706 0, 164707 0, 164708 0, 164709 0, 164710 0, 164711 0, 164712 0, 164713 0, 164714 0, 164715 0, 164716 0, 164717 0, 164718 0, 164719 0, 164720 0, 164721 0, 164722 0, 164723 0, 164724 0, 164725 0, 164726 0, 164727 0, 164728 0, 164729 0, 164730 0, 164731 0, 164732 0, 164733 0, 164734 0, 164735 0, 164736 0, 164737 0, 164738 0, 164739 0, 164740 0, 164741 0, 164742 0, 164743 0, 164744 0, 164745 0, 164746 0, 164747 0, 164748 0, 164749 0, 164750 0, 164751 0, 164752 0, 164753 0, 164754 0, 164755 0, 164756 0, 164757 0, 164758 0, 164759 0, 164760 0, 164761 0, 164762 0, 164763 0, 164764 0, 164765 0, 164766 0, 164767 0, 164768 0, 164769 0, 164770 0, 164771 0, 164772 0, 164773 0, 164774 0, 164775 0, 164776 0, 164777 0, 164778 0, 164779 0, 164780 0, 164781 0, 164782 0, 164783 0, 164784 0, 164785 0, 164786 0, 164787 0, 164788 0, 164789 0, 164790 0, 164791 0, 164792 0, 164793 0, 164794 0, 164795 0, 164796 0, 164797 0, 164798 0, 164799 0, 164800 0, 164801 0, 164802 0, 164803 0, 164804 0, 164805 0, 164806 0, 164807 0, 164808 0, 164809 0, 164810 0, 164811 0, 164812 0, 164813 0, 164814 0, 164815 0, 164816 0, 164817 0, 164818 0, 164819 0, 164820 0, 164821 0, 164822 0, 164823 0, 164824 0, 164825 0, 164826 0, 164827 0, 164828 0, 164829 0, 164830 0, 164831 0, 164832 0, 164833 0, 164834 0, 164835 0, 164836 0, 164837 0, 164838 0, 164839 0, 164840 0, 164841 0, 164842 0, 164843 0, 164844 0, 164845 0, 164846 0, 164847 0, 164848 0, 164849 0, 164850 0, 164851 0, 164852 0, 164853 0, 164854 0, 164855 0, 164856 0, 164857 0, 164858 0, 164859 0, 164860 0, 164861 0, 164862 0, 164863 0, 164864 0, 164865 0, 164866 0, 164867 0, 164868 0, 164869 0, 164870 0, 164871 0, 164872 0, 164873 0, 164874 0, 164875 0, 164876 0, 164877 0, 164878 0, 164879 0, 164880 0, 164881 0, 164882 0, 164883 0, 164884 0, 164885 0, 164886 0, 164887 0, 164888 0, 164889 0, 164890 0, 164891 0, 164892 0, 164893 0, 164894 0, 164895 0, 164896 0, 164897 0, 164898 0, 164899 0, 164900 0, 164901 0, 164902 0, 164903 0, 164904 0, 164905 0, 164906 0, 164907 0, 164908 0, 164909 0, 164910 0, 164911 0, 164912 0, 164913 0, 164914 0, 164915 0, 164916 0, 164917 0, 164918 0, 164919 0, 164920 0, 164921 0, 164922 0, 164923 0, 164924 0, 164925 0, 164926 0, 164927 0, 164928 0, 164929 0, 164930 0, 164931 0, 164932 0, 164933 0, 164934 0, 164935 0, 164936 0, 164937 0, 164938 0, 164939 0, 164940 0, 164941 0, 164942 0, 164943 0, 164944 0, 164945 0, 164946 0, 164947 0, 164948 0, 164949 0, 164950 0, 164951 0, 164952 0, 164953 0, 164954 0, 164955 0, 164956 0, 164957 0, 164958 0, 164959 0, 164960 0, 164961 0, 164962 0, 164963 0, 164964 0, 164965 0, 164966 0, 164967 0, 164968 0, 164969 0, 164970 0, 164971 0, 164972 0, 164973 0, 164974 0, 164975 0, 164976 0, 164977 0, 164978 0, 164979 0, 164980 0, 164981 0, 164982 0, 164983 0, 164984 0, 164985 0, 164986 0, 164987 0, 164988 0, 164989 0, 164990 0, 164991 0, 164992 0, 164993 0, 164994 0, 164995 0, 164996 0, 164997 0, 164998 0, 164999 0, 165000 0, 165001 0, 165002 0, 165003 0, 165004 0, 165005 0, 165006 0, 165007 0, 165008 0, 165009 0, 165010 0, 165011 0, 165012 0, 165013 0, 165014 0, 165015 0, 165016 0, 165017 0, 165018 0, 165019 0, 165020 0, 165021 0, 165022 0, 165023 0, 165024 0, 165025 0, 165026 0, 165027 0, 165028 0, 165029 0, 165030 0, 165031 0, 165032 0, 165033 0, 165034 0, 165035 0, 165036 0, 165037 0, 165038 0, 165039 0, 165040 0, 165041 0, 165042 0, 165043 0, 165044 0, 165045 0, 165046 0, 165047 0, 165048 0, 165049 0, 165050 0, 165051 0, 165052 0, 165053 0, 165054 0, 165055 0, 165056 0, 165057 0, 165058 0, 165059 0, 165060 0, 165061 0, 165062 0, 165063 0, 165064 0, 165065 0, 165066 0, 165067 0, 165068 0, 165069 0, 165070 0, 165071 0, 165072 0, 165073 0, 165074 0, 165075 0, 165076 0, 165077 0, 165078 0, 165079 0, 165080 0, 165081 0, 165082 0, 165083 0, 165084 0, 165085 0, 165086 0, 165087 0, 165088 0, 165089 0, 165090 0, 165091 0, 165092 0, 165093 0, 165094 0, 165095 0, 165096 0, 165097 0, 165098 0, 165099 0, 165100 0, 165101 0, 165102 0, 165103 0, 165104 0, 165105 0, 165106 0, 165107 0, 165108 0, 165109 0, 165110 0, 165111 0, 165112 0, 165113 0, 165114 0, 165115 0, 165116 0, 165117 0, 165118 0, 165119 0, 165120 0, 165121 0, 165122 0, 165123 0, 165124 0, 165125 0, 165126 0, 165127 0, 165128 0, 165129 0, 165130 0, 165131 0, 165132 0, 165133 0, 165134 0, 165135 0, 165136 0, 165137 0, 165138 0, 165139 0, 165140 0, 165141 0, 165142 0, 165143 0, 165144 0, 165145 0, 165146 0, 165147 0, 165148 0, 165149 0, 165150 0, 165151 0, 165152 0, 165153 0, 165154 0, 165155 0, 165156 0, 165157 0, 165158 0, 165159 0, 165160 0, 165161 0, 165162 0, 165163 0, 165164 0, 165165 0, 165166 0, 165167 0, 165168 0, 165169 0, 165170 0, 165171 0, 165172 0, 165173 0, 165174 0, 165175 0, 165176 0, 165177 0, 165178 0, 165179 0, 165180 0, 165181 0, 165182 0, 165183 0, 165184 0, 165185 0, 165186 0, 165187 0, 165188 0, 165189 0, 165190 0, 165191 0, 165192 0, 165193 0, 165194 0, 165195 0, 165196 0, 165197 0, 165198 0, 165199 0, 165200 0, 165201 0, 165202 0, 165203 0, 165204 0, 165205 0, 165206 0, 165207 0, 165208 0, 165209 0, 165210 0, 165211 0, 165212 0, 165213 0, 165214 0, 165215 0, 165216 0, 165217 0, 165218 0, 165219 0, 165220 0, 165221 0, 165222 0, 165223 0, 165224 0, 165225 0, 165226 0, 165227 0, 165228 0, 165229 0, 165230 0, 165231 0, 165232 0, 165233 0, 165234 0, 165235 0, 165236 0, 165237 0, 165238 0, 165239 0, 165240 0, 165241 0, 165242 0, 165243 0, 165244 0, 165245 0, 165246 0, 165247 0, 165248 0, 165249 0, 165250 0, 165251 0, 165252 0, 165253 0, 165254 0, 165255 0, 165256 0, 165257 0, 165258 0, 165259 0, 165260 0, 165261 0, 165262 0, 165263 0, 165264 0, 165265 0, 165266 0, 165267 0, 165268 0, 165269 0, 165270 0, 165271 0, 165272 0, 165273 0, 165274 0, 165275 0, 165276 0, 165277 0, 165278 0, 165279 0, 165280 0, 165281 0, 165282 0, 165283 0, 165284 0, 165285 0, 165286 0, 165287 0, 165288 0, 165289 0, 165290 0, 165291 0, 165292 0, 165293 0, 165294 0, 165295 0, 165296 0, 165297 0, 165298 0, 165299 0, 165300 0, 165301 0, 165302 0, 165303 0, 165304 0, 165305 0, 165306 0, 165307 0, 165308 0, 165309 0, 165310 0, 165311 0, 165312 0, 165313 0, 165314 0, 165315 0, 165316 0, 165317 0, 165318 0, 165319 0, 165320 0, 165321 0, 165322 0, 165323 0, 165324 0, 165325 0, 165326 0, 165327 0, 165328 0, 165329 0, 165330 0, 165331 0, 165332 0, 165333 0, 165334 0, 165335 0, 165336 0, 165337 0, 165338 0, 165339 0, 165340 0, 165341 0, 165342 0, 165343 0, 165344 0, 165345 0, 165346 0, 165347 0, 165348 0, 165349 0, 165350 0, 165351 0, 165352 0, 165353 0, 165354 0, 165355 0, 165356 0, 165357 0, 165358 0, 165359 0, 165360 0, 165361 0, 165362 0, 165363 0, 165364 0, 165365 0, 165366 0, 165367 0, 165368 0, 165369 0, 165370 0, 165371 0, 165372 0, 165373 0, 165374 0, 165375 0, 165376 0, 165377 0, 165378 0, 165379 0, 165380 0, 165381 0, 165382 0, 165383 0, 165384 0, 165385 0, 165386 0, 165387 0, 165388 0, 165389 0, 165390 0, 165391 0, 165392 0, 165393 0, 165394 0, 165395 0, 165396 0, 165397 0, 165398 0, 165399 0, 165400 0, 165401 0, 165402 0, 165403 0, 165404 0, 165405 0, 165406 0, 165407 0, 165408 0, 165409 0, 165410 0, 165411 0, 165412 0, 165413 0, 165414 0, 165415 0, 165416 0, 165417 0, 165418 0, 165419 0, 165420 0, 165421 0, 165422 0, 165423 0, 165424 0, 165425 0, 165426 0, 165427 0, 165428 0, 165429 0, 165430 0, 165431 0, 165432 0, 165433 0, 165434 0, 165435 0, 165436 0, 165437 0, 165438 0, 165439 0, 165440 0, 165441 0, 165442 0, 165443 0, 165444 0, 165445 0, 165446 0, 165447 0, 165448 0, 165449 0, 165450 0, 165451 0, 165452 0, 165453 0, 165454 0, 165455 0, 165456 0, 165457 0, 165458 0, 165459 0, 165460 0, 165461 0, 165462 0, 165463 0, 165464 0, 165465 0, 165466 0, 165467 0, 165468 0, 165469 0, 165470 0, 165471 0, 165472 0, 165473 0, 165474 0, 165475 0, 165476 0, 165477 0, 165478 0, 165479 0, 165480 0, 165481 0, 165482 0, 165483 0, 165484 0, 165485 0, 165486 0, 165487 0, 165488 0, 165489 0, 165490 0, 165491 0, 165492 0, 165493 0, 165494 0, 165495 0, 165496 0, 165497 0, 165498 0, 165499 0, 165500 0, 165501 0, 165502 0, 165503 0, 165504 0, 165505 0, 165506 0, 165507 0, 165508 0, 165509 0, 165510 0, 165511 0, 165512 0, 165513 0, 165514 0, 165515 0, 165516 0, 165517 0, 165518 0, 165519 0, 165520 0, 165521 0, 165522 0, 165523 0, 165524 0, 165525 0, 165526 0, 165527 0, 165528 0, 165529 0, 165530 0, 165531 0, 165532 0, 165533 0, 165534 0, 165535 0, 165536 0, 165537 0, 165538 0, 165539 0, 165540 0, 165541 0, 165542 0, 165543 0, 165544 0, 165545 0, 165546 0, 165547 0, 165548 0, 165549 0, 165550 0, 165551 0, 165552 0, 165553 0, 165554 0, 165555 0, 165556 0, 165557 0, 165558 0, 165559 0, 165560 0, 165561 0, 165562 0, 165563 0, 165564 0, 165565 0, 165566 0, 165567 0, 165568 0, 165569 0, 165570 0, 165571 0, 165572 0, 165573 0, 165574 0, 165575 0, 165576 0, 165577 0, 165578 0, 165579 0, 165580 0, 165581 0, 165582 0, 165583 0, 165584 0, 165585 0, 165586 0, 165587 0, 165588 0, 165589 0, 165590 0, 165591 0, 165592 0, 165593 0, 165594 0, 165595 0, 165596 0, 165597 0, 165598 0, 165599 0, 165600 0, 165601 0, 165602 0, 165603 0, 165604 0, 165605 0, 165606 0, 165607 0, 165608 0, 165609 0, 165610 0, 165611 0, 165612 0, 165613 0, 165614 0, 165615 0, 165616 0, 165617 0, 165618 0, 165619 0, 165620 0, 165621 0, 165622 0, 165623 0, 165624 0, 165625 0, 165626 0, 165627 0, 165628 0, 165629 0, 165630 0, 165631 0, 165632 0, 165633 0, 165634 0, 165635 0, 165636 0, 165637 0, 165638 0, 165639 0, 165640 0, 165641 0, 165642 0, 165643 0, 165644 0, 165645 0, 165646 0, 165647 0, 165648 0, 165649 0, 165650 0, 165651 0, 165652 0, 165653 0, 165654 0, 165655 0, 165656 0, 165657 0, 165658 0, 165659 0, 165660 0, 165661 0, 165662 0, 165663 0, 165664 0, 165665 0, 165666 0, 165667 0, 165668 0, 165669 0, 165670 0, 165671 0, 165672 0, 165673 0, 165674 0, 165675 0, 165676 0, 165677 0, 165678 0, 165679 0, 165680 0, 165681 0, 165682 0, 165683 0, 165684 0, 165685 0, 165686 0, 165687 0, 165688 0, 165689 0, 165690 0, 165691 0, 165692 0, 165693 0, 165694 0, 165695 0, 165696 0, 165697 0, 165698 0, 165699 0, 165700 0, 165701 0, 165702 0, 165703 0, 165704 0, 165705 0, 165706 0, 165707 0, 165708 0, 165709 0, 165710 0, 165711 0, 165712 0, 165713 0, 165714 0, 165715 0, 165716 0, 165717 0, 165718 0, 165719 0, 165720 0, 165721 0, 165722 0, 165723 0, 165724 0, 165725 0, 165726 0, 165727 0, 165728 0, 165729 0, 165730 0, 165731 0, 165732 0, 165733 0, 165734 0, 165735 0, 165736 0, 165737 0, 165738 0, 165739 0, 165740 0, 165741 0, 165742 0, 165743 0, 165744 0, 165745 0, 165746 0, 165747 0, 165748 0, 165749 0, 165750 0, 165751 0, 165752 0, 165753 0, 165754 0, 165755 0, 165756 0, 165757 0, 165758 0, 165759 0, 165760 0, 165761 0, 165762 0, 165763 0, 165764 0, 165765 0, 165766 0, 165767 0, 165768 0, 165769 0, 165770 0, 165771 0, 165772 0, 165773 0, 165774 0, 165775 0, 165776 0, 165777 0, 165778 0, 165779 0, 165780 0, 165781 0, 165782 0, 165783 0, 165784 0, 165785 0, 165786 0, 165787 0, 165788 0, 165789 0, 165790 0, 165791 0, 165792 0, 165793 0, 165794 0, 165795 0, 165796 0, 165797 0, 165798 0, 165799 0, 165800 0, 165801 0, 165802 0, 165803 0, 165804 0, 165805 0, 165806 0, 165807 0, 165808 0, 165809 0, 165810 0, 165811 0, 165812 0, 165813 0, 165814 0, 165815 0, 165816 0, 165817 0, 165818 0, 165819 0, 165820 0, 165821 0, 165822 0, 165823 0, 165824 0, 165825 0, 165826 0, 165827 0, 165828 0, 165829 0, 165830 0, 165831 0, 165832 0, 165833 0, 165834 0, 165835 0, 165836 0, 165837 0, 165838 0, 165839 0, 165840 0, 165841 0, 165842 0, 165843 0, 165844 0, 165845 0, 165846 0, 165847 0, 165848 0, 165849 0, 165850 0, 165851 0, 165852 0, 165853 0, 165854 0, 165855 0, 165856 0, 165857 0, 165858 0, 165859 0, 165860 0, 165861 0, 165862 0, 165863 0, 165864 0, 165865 0, 165866 0, 165867 0, 165868 0, 165869 0, 165870 0, 165871 0, 165872 0, 165873 0, 165874 0, 165875 0, 165876 0, 165877 0, 165878 0, 165879 0, 165880 0, 165881 0, 165882 0, 165883 0, 165884 0, 165885 0, 165886 0, 165887 0, 165888 0, 165889 0, 165890 0, 165891 0, 165892 0, 165893 0, 165894 0, 165895 0, 165896 0, 165897 0, 165898 0, 165899 0, 165900 0, 165901 0, 165902 0, 165903 0, 165904 0, 165905 0, 165906 0, 165907 0, 165908 0, 165909 0, 165910 0, 165911 0, 165912 0, 165913 0, 165914 0, 165915 0, 165916 0, 165917 0, 165918 0, 165919 0, 165920 0, 165921 0, 165922 0, 165923 0, 165924 0, 165925 0, 165926 0, 165927 0, 165928 0, 165929 0, 165930 0, 165931 0, 165932 0, 165933 0, 165934 0, 165935 0, 165936 0, 165937 0, 165938 0, 165939 0, 165940 0, 165941 0, 165942 0, 165943 0, 165944 0, 165945 0, 165946 0, 165947 0, 165948 0, 165949 0, 165950 0, 165951 0, 165952 0, 165953 0, 165954 0, 165955 0, 165956 0, 165957 0, 165958 0, 165959 0, 165960 0, 165961 0, 165962 0, 165963 0, 165964 0, 165965 0, 165966 0, 165967 0, 165968 0, 165969 0, 165970 0, 165971 0, 165972 0, 165973 0, 165974 0, 165975 0, 165976 0, 165977 0, 165978 0, 165979 0, 165980 0, 165981 0, 165982 0, 165983 0, 165984 0, 165985 0, 165986 0, 165987 0, 165988 0, 165989 0, 165990 0, 165991 0, 165992 0, 165993 0, 165994 0, 165995 0, 165996 0, 165997 0, 165998 0, 165999 0, 166000 0, 166001 0, 166002 0, 166003 0, 166004 0, 166005 0, 166006 0, 166007 0, 166008 0, 166009 0, 166010 0, 166011 0, 166012 0, 166013 0, 166014 0, 166015 0, 166016 0, 166017 0, 166018 0, 166019 0, 166020 0, 166021 0, 166022 0, 166023 0, 166024 0, 166025 0, 166026 0, 166027 0, 166028 0, 166029 0, 166030 0, 166031 0, 166032 0, 166033 0, 166034 0, 166035 0, 166036 0, 166037 0, 166038 0, 166039 0, 166040 0, 166041 0, 166042 0, 166043 0, 166044 0, 166045 0, 166046 0, 166047 0, 166048 0, 166049 0, 166050 0, 166051 0, 166052 0, 166053 0, 166054 0, 166055 0, 166056 0, 166057 0, 166058 0, 166059 0, 166060 0, 166061 0, 166062 0, 166063 0, 166064 0, 166065 0, 166066 0, 166067 0, 166068 0, 166069 0, 166070 0, 166071 0, 166072 0, 166073 0, 166074 0, 166075 0, 166076 0, 166077 0, 166078 0, 166079 0, 166080 0, 166081 0, 166082 0, 166083 0, 166084 0, 166085 0, 166086 0, 166087 0, 166088 0, 166089 0, 166090 0, 166091 0, 166092 0, 166093 0, 166094 0, 166095 0, 166096 0, 166097 0, 166098 0, 166099 0, 166100 0, 166101 0, 166102 0, 166103 0, 166104 0, 166105 0, 166106 0, 166107 0, 166108 0, 166109 0, 166110 0, 166111 0, 166112 0, 166113 0, 166114 0, 166115 0, 166116 0, 166117 0, 166118 0, 166119 0, 166120 0, 166121 0, 166122 0, 166123 0, 166124 0, 166125 0, 166126 0, 166127 0, 166128 0, 166129 0, 166130 0, 166131 0, 166132 0, 166133 0, 166134 0, 166135 0, 166136 0, 166137 0, 166138 0, 166139 0, 166140 0, 166141 0, 166142 0, 166143 0, 166144 0, 166145 0, 166146 0, 166147 0, 166148 0, 166149 0, 166150 0, 166151 0, 166152 0, 166153 0, 166154 0, 166155 0, 166156 0, 166157 0, 166158 0, 166159 0, 166160 0, 166161 0, 166162 0, 166163 0, 166164 0, 166165 0, 166166 0, 166167 0, 166168 0, 166169 0, 166170 0, 166171 0, 166172 0, 166173 0, 166174 0, 166175 0, 166176 0, 166177 0, 166178 0, 166179 0, 166180 0, 166181 0, 166182 0, 166183 0, 166184 0, 166185 0, 166186 0, 166187 0, 166188 0, 166189 0, 166190 0, 166191 0, 166192 0, 166193 0, 166194 0, 166195 0, 166196 0, 166197 0, 166198 0, 166199 0, 166200 0, 166201 0, 166202 0, 166203 0, 166204 0, 166205 0, 166206 0, 166207 0, 166208 0, 166209 0, 166210 0, 166211 0, 166212 0, 166213 0, 166214 0, 166215 0, 166216 0, 166217 0, 166218 0, 166219 0, 166220 0, 166221 0, 166222 0, 166223 0, 166224 0, 166225 0, 166226 0, 166227 0, 166228 0, 166229 0, 166230 0, 166231 0, 166232 0, 166233 0, 166234 0, 166235 0, 166236 0, 166237 0, 166238 0, 166239 0, 166240 0, 166241 0, 166242 0, 166243 0, 166244 0, 166245 0, 166246 0, 166247 0, 166248 0, 166249 0, 166250 0, 166251 0, 166252 0, 166253 0, 166254 0, 166255 Field_op0_s22_Slot_dual_slot1_get, 166256 0, 166257 0, 166258 0, 166259 0, 166260 0, 166261 0, 166262 0, 166263 0, 166264 0, 166265 0, 166266 0, 166267 0, 166268 0, 166269 0, 166270 0, 166271 0, 166272 0, 166273 0, 166274 0, 166275 0, 166276 0, 166277 0, 166278 0, 166279 0, 166280 0, 166281 0, 166282 0, 166283 0, 166284 0, 166285 0, 166286 0, 166287 0, 166288 0, 166289 0, 166290 0, 166291 0, 166292 0, 166293 0, 166294 0, 166295 0, 166296 0, 166297 0, 166298 0, 166299 0, 166300 0, 166301 0, 166302 0, 166303 0, 166304 0, 166305 0, 166306 0, 166307 0, 166308 0, 166309 0, 166310 0, 166311 0, 166312 0, 166313 0, 166314 0, 166315 0, 166316 0, 166317 0, 166318 0, 166319 0, 166320 0, 166321 0, 166322 0, 166323 0, 166324 0, 166325 0, 166326 0, 166327 0, 166328 0, 166329 0, 166330 0, 166331 0, 166332 0, 166333 0, 166334 0, 166335 0, 166336 0, 166337 0, 166338 0, 166339 0, 166340 0, 166341 0, 166342 0, 166343 0, 166344 0, 166345 0, 166346 0, 166347 0, 166348 0, 166349 0, 166350 0, 166351 0, 166352 0, 166353 0, 166354 0, 166355 0, 166356 0, 166357 0, 166358 0, 166359 0, 166360 0, 166361 0, 166362 0, 166363 0, 166364 0, 166365 0, 166366 0, 166367 0, 166368 0, 166369 0, 166370 0, 166371 0, 166372 0, 166373 0, 166374 0, 166375 0, 166376 0, 166377 0, 166378 0, 166379 0, 166380 0, 166381 0, 166382 0, 166383 0, 166384 0, 166385 0, 166386 0, 166387 0, 166388 0, 166389 0, 166390 0, 166391 0, 166392 0, 166393 0, 166394 0, 166395 0, 166396 0, 166397 0, 166398 0, 166399 0, 166400 0, 166401 0, 166402 0, 166403 0, 166404 0, 166405 0, 166406 0, 166407 0, 166408 0, 166409 Implicit_Field_ar0_get, 166410 Implicit_Field_ar4_get, 166411 Implicit_Field_ar8_get, 166412 Implicit_Field_ar12_get, 166413 Implicit_Field_bt16_get, 166414 Implicit_Field_bs16_get, 166415 Implicit_Field_br16_get, 166416 Implicit_Field_brall_get 166417}; 166418 166419static xtensa_set_field_fn 166420Slot_dual_slot1_set_field_fns[] = { 166421 0, 166422 0, 166423 0, 166424 0, 166425 0, 166426 0, 166427 0, 166428 0, 166429 0, 166430 0, 166431 0, 166432 0, 166433 0, 166434 0, 166435 0, 166436 0, 166437 0, 166438 0, 166439 0, 166440 0, 166441 0, 166442 0, 166443 0, 166444 0, 166445 0, 166446 0, 166447 0, 166448 0, 166449 0, 166450 0, 166451 0, 166452 0, 166453 0, 166454 0, 166455 0, 166456 0, 166457 0, 166458 0, 166459 0, 166460 0, 166461 0, 166462 0, 166463 0, 166464 0, 166465 0, 166466 0, 166467 0, 166468 0, 166469 0, 166470 0, 166471 0, 166472 0, 166473 0, 166474 0, 166475 0, 166476 0, 166477 0, 166478 0, 166479 0, 166480 0, 166481 0, 166482 0, 166483 0, 166484 0, 166485 0, 166486 0, 166487 0, 166488 0, 166489 0, 166490 0, 166491 0, 166492 0, 166493 0, 166494 0, 166495 0, 166496 0, 166497 0, 166498 0, 166499 0, 166500 0, 166501 0, 166502 0, 166503 0, 166504 0, 166505 0, 166506 0, 166507 0, 166508 0, 166509 0, 166510 0, 166511 0, 166512 0, 166513 0, 166514 0, 166515 0, 166516 0, 166517 0, 166518 0, 166519 0, 166520 0, 166521 0, 166522 0, 166523 0, 166524 0, 166525 0, 166526 0, 166527 0, 166528 0, 166529 0, 166530 0, 166531 0, 166532 0, 166533 0, 166534 0, 166535 0, 166536 0, 166537 0, 166538 0, 166539 0, 166540 0, 166541 0, 166542 0, 166543 0, 166544 0, 166545 0, 166546 0, 166547 0, 166548 0, 166549 0, 166550 0, 166551 0, 166552 0, 166553 0, 166554 0, 166555 0, 166556 0, 166557 0, 166558 0, 166559 0, 166560 0, 166561 0, 166562 0, 166563 0, 166564 0, 166565 0, 166566 0, 166567 0, 166568 0, 166569 0, 166570 0, 166571 0, 166572 0, 166573 0, 166574 0, 166575 0, 166576 0, 166577 0, 166578 0, 166579 0, 166580 0, 166581 0, 166582 0, 166583 0, 166584 0, 166585 0, 166586 0, 166587 0, 166588 0, 166589 0, 166590 0, 166591 0, 166592 0, 166593 0, 166594 0, 166595 0, 166596 0, 166597 0, 166598 0, 166599 0, 166600 0, 166601 0, 166602 0, 166603 0, 166604 0, 166605 0, 166606 0, 166607 0, 166608 0, 166609 0, 166610 0, 166611 0, 166612 0, 166613 0, 166614 0, 166615 0, 166616 0, 166617 0, 166618 0, 166619 0, 166620 0, 166621 0, 166622 0, 166623 0, 166624 0, 166625 0, 166626 0, 166627 0, 166628 0, 166629 0, 166630 0, 166631 0, 166632 0, 166633 0, 166634 0, 166635 0, 166636 0, 166637 0, 166638 0, 166639 0, 166640 0, 166641 0, 166642 0, 166643 0, 166644 0, 166645 0, 166646 0, 166647 0, 166648 0, 166649 0, 166650 0, 166651 0, 166652 0, 166653 0, 166654 0, 166655 0, 166656 0, 166657 0, 166658 0, 166659 0, 166660 0, 166661 0, 166662 0, 166663 0, 166664 0, 166665 0, 166666 0, 166667 0, 166668 0, 166669 0, 166670 0, 166671 0, 166672 0, 166673 0, 166674 0, 166675 0, 166676 0, 166677 0, 166678 0, 166679 0, 166680 0, 166681 0, 166682 0, 166683 0, 166684 0, 166685 0, 166686 0, 166687 0, 166688 0, 166689 0, 166690 0, 166691 0, 166692 0, 166693 0, 166694 0, 166695 0, 166696 0, 166697 0, 166698 0, 166699 0, 166700 0, 166701 0, 166702 0, 166703 0, 166704 0, 166705 0, 166706 0, 166707 0, 166708 0, 166709 0, 166710 0, 166711 0, 166712 0, 166713 0, 166714 0, 166715 0, 166716 0, 166717 0, 166718 0, 166719 0, 166720 0, 166721 0, 166722 0, 166723 0, 166724 0, 166725 0, 166726 0, 166727 0, 166728 0, 166729 0, 166730 0, 166731 0, 166732 0, 166733 0, 166734 0, 166735 0, 166736 0, 166737 0, 166738 0, 166739 0, 166740 0, 166741 0, 166742 0, 166743 0, 166744 0, 166745 0, 166746 0, 166747 0, 166748 0, 166749 0, 166750 0, 166751 0, 166752 0, 166753 0, 166754 0, 166755 0, 166756 0, 166757 0, 166758 0, 166759 0, 166760 0, 166761 0, 166762 0, 166763 0, 166764 0, 166765 0, 166766 0, 166767 0, 166768 0, 166769 0, 166770 0, 166771 0, 166772 0, 166773 0, 166774 0, 166775 0, 166776 0, 166777 0, 166778 0, 166779 0, 166780 0, 166781 0, 166782 0, 166783 0, 166784 0, 166785 0, 166786 0, 166787 0, 166788 0, 166789 0, 166790 0, 166791 0, 166792 0, 166793 0, 166794 0, 166795 0, 166796 0, 166797 0, 166798 0, 166799 0, 166800 0, 166801 0, 166802 0, 166803 0, 166804 0, 166805 0, 166806 0, 166807 0, 166808 0, 166809 0, 166810 0, 166811 0, 166812 0, 166813 0, 166814 0, 166815 0, 166816 0, 166817 0, 166818 0, 166819 0, 166820 0, 166821 0, 166822 0, 166823 0, 166824 0, 166825 0, 166826 0, 166827 0, 166828 0, 166829 0, 166830 0, 166831 0, 166832 0, 166833 0, 166834 0, 166835 0, 166836 0, 166837 0, 166838 0, 166839 0, 166840 0, 166841 0, 166842 0, 166843 0, 166844 0, 166845 0, 166846 0, 166847 0, 166848 0, 166849 0, 166850 0, 166851 0, 166852 0, 166853 0, 166854 0, 166855 0, 166856 0, 166857 0, 166858 0, 166859 0, 166860 0, 166861 0, 166862 0, 166863 0, 166864 0, 166865 0, 166866 0, 166867 0, 166868 0, 166869 0, 166870 0, 166871 0, 166872 0, 166873 0, 166874 0, 166875 0, 166876 0, 166877 0, 166878 0, 166879 0, 166880 0, 166881 0, 166882 0, 166883 0, 166884 0, 166885 0, 166886 0, 166887 0, 166888 0, 166889 0, 166890 0, 166891 0, 166892 0, 166893 0, 166894 0, 166895 0, 166896 0, 166897 0, 166898 0, 166899 0, 166900 0, 166901 0, 166902 0, 166903 0, 166904 0, 166905 0, 166906 0, 166907 0, 166908 0, 166909 0, 166910 0, 166911 0, 166912 0, 166913 0, 166914 0, 166915 0, 166916 0, 166917 0, 166918 0, 166919 0, 166920 0, 166921 0, 166922 0, 166923 0, 166924 0, 166925 0, 166926 0, 166927 0, 166928 0, 166929 0, 166930 0, 166931 0, 166932 0, 166933 0, 166934 0, 166935 0, 166936 0, 166937 0, 166938 0, 166939 0, 166940 0, 166941 0, 166942 0, 166943 0, 166944 0, 166945 0, 166946 0, 166947 0, 166948 0, 166949 0, 166950 0, 166951 0, 166952 0, 166953 0, 166954 0, 166955 0, 166956 0, 166957 0, 166958 0, 166959 0, 166960 0, 166961 0, 166962 0, 166963 0, 166964 0, 166965 0, 166966 0, 166967 0, 166968 0, 166969 0, 166970 0, 166971 0, 166972 0, 166973 0, 166974 0, 166975 0, 166976 0, 166977 0, 166978 0, 166979 0, 166980 0, 166981 0, 166982 0, 166983 0, 166984 0, 166985 0, 166986 0, 166987 0, 166988 0, 166989 0, 166990 0, 166991 0, 166992 0, 166993 0, 166994 0, 166995 0, 166996 0, 166997 0, 166998 0, 166999 0, 167000 0, 167001 0, 167002 0, 167003 0, 167004 0, 167005 0, 167006 0, 167007 0, 167008 0, 167009 0, 167010 0, 167011 0, 167012 0, 167013 0, 167014 0, 167015 0, 167016 0, 167017 0, 167018 0, 167019 0, 167020 0, 167021 0, 167022 0, 167023 0, 167024 0, 167025 0, 167026 0, 167027 0, 167028 0, 167029 0, 167030 0, 167031 0, 167032 0, 167033 0, 167034 0, 167035 0, 167036 0, 167037 0, 167038 0, 167039 0, 167040 0, 167041 0, 167042 0, 167043 0, 167044 0, 167045 0, 167046 0, 167047 0, 167048 0, 167049 0, 167050 0, 167051 0, 167052 0, 167053 0, 167054 0, 167055 0, 167056 0, 167057 0, 167058 0, 167059 0, 167060 0, 167061 0, 167062 0, 167063 0, 167064 0, 167065 0, 167066 0, 167067 0, 167068 0, 167069 0, 167070 0, 167071 0, 167072 0, 167073 0, 167074 0, 167075 0, 167076 0, 167077 0, 167078 0, 167079 0, 167080 0, 167081 0, 167082 0, 167083 0, 167084 0, 167085 0, 167086 0, 167087 0, 167088 0, 167089 0, 167090 0, 167091 0, 167092 0, 167093 0, 167094 0, 167095 0, 167096 0, 167097 0, 167098 0, 167099 0, 167100 0, 167101 0, 167102 0, 167103 0, 167104 0, 167105 0, 167106 0, 167107 0, 167108 0, 167109 0, 167110 0, 167111 0, 167112 0, 167113 0, 167114 0, 167115 0, 167116 0, 167117 0, 167118 0, 167119 0, 167120 0, 167121 0, 167122 0, 167123 0, 167124 0, 167125 0, 167126 0, 167127 0, 167128 0, 167129 0, 167130 0, 167131 0, 167132 0, 167133 0, 167134 0, 167135 0, 167136 0, 167137 0, 167138 0, 167139 0, 167140 0, 167141 0, 167142 0, 167143 0, 167144 0, 167145 0, 167146 0, 167147 0, 167148 0, 167149 0, 167150 0, 167151 0, 167152 0, 167153 0, 167154 0, 167155 0, 167156 0, 167157 0, 167158 0, 167159 0, 167160 0, 167161 0, 167162 0, 167163 0, 167164 0, 167165 0, 167166 0, 167167 0, 167168 0, 167169 0, 167170 0, 167171 0, 167172 0, 167173 0, 167174 0, 167175 0, 167176 0, 167177 0, 167178 0, 167179 0, 167180 0, 167181 0, 167182 0, 167183 0, 167184 0, 167185 0, 167186 0, 167187 0, 167188 0, 167189 0, 167190 0, 167191 0, 167192 0, 167193 0, 167194 0, 167195 0, 167196 0, 167197 0, 167198 0, 167199 0, 167200 0, 167201 0, 167202 0, 167203 0, 167204 0, 167205 0, 167206 0, 167207 0, 167208 0, 167209 0, 167210 0, 167211 0, 167212 0, 167213 0, 167214 0, 167215 0, 167216 0, 167217 0, 167218 0, 167219 0, 167220 0, 167221 0, 167222 0, 167223 0, 167224 0, 167225 0, 167226 0, 167227 0, 167228 0, 167229 0, 167230 0, 167231 0, 167232 0, 167233 0, 167234 0, 167235 0, 167236 0, 167237 0, 167238 0, 167239 0, 167240 0, 167241 0, 167242 0, 167243 0, 167244 0, 167245 0, 167246 0, 167247 0, 167248 0, 167249 0, 167250 0, 167251 0, 167252 0, 167253 0, 167254 0, 167255 0, 167256 0, 167257 0, 167258 0, 167259 0, 167260 0, 167261 0, 167262 0, 167263 0, 167264 0, 167265 0, 167266 0, 167267 0, 167268 0, 167269 0, 167270 0, 167271 0, 167272 0, 167273 0, 167274 0, 167275 0, 167276 0, 167277 0, 167278 0, 167279 0, 167280 0, 167281 0, 167282 0, 167283 0, 167284 0, 167285 0, 167286 0, 167287 0, 167288 0, 167289 0, 167290 0, 167291 0, 167292 0, 167293 0, 167294 0, 167295 0, 167296 0, 167297 0, 167298 0, 167299 0, 167300 0, 167301 0, 167302 0, 167303 0, 167304 0, 167305 0, 167306 0, 167307 0, 167308 0, 167309 0, 167310 0, 167311 0, 167312 0, 167313 0, 167314 0, 167315 0, 167316 0, 167317 0, 167318 0, 167319 0, 167320 0, 167321 0, 167322 0, 167323 0, 167324 0, 167325 0, 167326 0, 167327 0, 167328 0, 167329 0, 167330 0, 167331 0, 167332 0, 167333 0, 167334 0, 167335 0, 167336 0, 167337 0, 167338 0, 167339 0, 167340 0, 167341 0, 167342 0, 167343 0, 167344 0, 167345 0, 167346 0, 167347 0, 167348 0, 167349 0, 167350 0, 167351 0, 167352 0, 167353 0, 167354 0, 167355 0, 167356 0, 167357 0, 167358 0, 167359 0, 167360 0, 167361 0, 167362 0, 167363 0, 167364 0, 167365 0, 167366 0, 167367 0, 167368 0, 167369 0, 167370 0, 167371 0, 167372 0, 167373 0, 167374 0, 167375 0, 167376 0, 167377 0, 167378 0, 167379 0, 167380 0, 167381 0, 167382 0, 167383 0, 167384 0, 167385 0, 167386 0, 167387 0, 167388 0, 167389 0, 167390 0, 167391 0, 167392 0, 167393 0, 167394 0, 167395 0, 167396 0, 167397 0, 167398 0, 167399 0, 167400 0, 167401 0, 167402 0, 167403 0, 167404 0, 167405 0, 167406 0, 167407 0, 167408 0, 167409 0, 167410 0, 167411 0, 167412 0, 167413 0, 167414 0, 167415 0, 167416 0, 167417 0, 167418 0, 167419 0, 167420 0, 167421 0, 167422 0, 167423 0, 167424 0, 167425 0, 167426 0, 167427 0, 167428 0, 167429 0, 167430 0, 167431 0, 167432 0, 167433 0, 167434 0, 167435 0, 167436 0, 167437 0, 167438 0, 167439 0, 167440 0, 167441 0, 167442 0, 167443 0, 167444 0, 167445 0, 167446 0, 167447 0, 167448 0, 167449 0, 167450 0, 167451 0, 167452 0, 167453 0, 167454 0, 167455 0, 167456 0, 167457 0, 167458 0, 167459 0, 167460 0, 167461 0, 167462 0, 167463 0, 167464 0, 167465 0, 167466 0, 167467 0, 167468 0, 167469 0, 167470 0, 167471 0, 167472 0, 167473 0, 167474 0, 167475 0, 167476 0, 167477 0, 167478 0, 167479 0, 167480 0, 167481 0, 167482 0, 167483 0, 167484 0, 167485 0, 167486 0, 167487 0, 167488 0, 167489 0, 167490 0, 167491 0, 167492 0, 167493 0, 167494 0, 167495 0, 167496 0, 167497 0, 167498 0, 167499 0, 167500 0, 167501 0, 167502 0, 167503 0, 167504 0, 167505 0, 167506 0, 167507 0, 167508 0, 167509 0, 167510 0, 167511 0, 167512 0, 167513 0, 167514 0, 167515 0, 167516 0, 167517 0, 167518 0, 167519 0, 167520 0, 167521 0, 167522 0, 167523 0, 167524 0, 167525 0, 167526 0, 167527 0, 167528 0, 167529 0, 167530 0, 167531 0, 167532 0, 167533 0, 167534 0, 167535 0, 167536 0, 167537 0, 167538 0, 167539 0, 167540 0, 167541 0, 167542 0, 167543 0, 167544 0, 167545 0, 167546 0, 167547 0, 167548 0, 167549 0, 167550 0, 167551 0, 167552 0, 167553 0, 167554 0, 167555 0, 167556 0, 167557 0, 167558 0, 167559 0, 167560 0, 167561 0, 167562 0, 167563 0, 167564 0, 167565 0, 167566 0, 167567 0, 167568 0, 167569 0, 167570 0, 167571 0, 167572 0, 167573 0, 167574 0, 167575 0, 167576 0, 167577 0, 167578 0, 167579 0, 167580 0, 167581 0, 167582 0, 167583 0, 167584 0, 167585 0, 167586 0, 167587 0, 167588 0, 167589 0, 167590 0, 167591 0, 167592 0, 167593 0, 167594 0, 167595 0, 167596 0, 167597 0, 167598 0, 167599 0, 167600 0, 167601 0, 167602 0, 167603 0, 167604 0, 167605 0, 167606 0, 167607 0, 167608 0, 167609 0, 167610 0, 167611 0, 167612 0, 167613 0, 167614 0, 167615 0, 167616 0, 167617 0, 167618 0, 167619 0, 167620 0, 167621 0, 167622 0, 167623 0, 167624 0, 167625 0, 167626 0, 167627 0, 167628 0, 167629 0, 167630 0, 167631 0, 167632 0, 167633 0, 167634 0, 167635 0, 167636 0, 167637 0, 167638 0, 167639 0, 167640 0, 167641 0, 167642 0, 167643 0, 167644 0, 167645 0, 167646 0, 167647 0, 167648 0, 167649 0, 167650 0, 167651 0, 167652 0, 167653 0, 167654 0, 167655 0, 167656 0, 167657 0, 167658 0, 167659 0, 167660 0, 167661 0, 167662 0, 167663 0, 167664 0, 167665 0, 167666 0, 167667 0, 167668 0, 167669 0, 167670 0, 167671 0, 167672 0, 167673 0, 167674 0, 167675 0, 167676 0, 167677 0, 167678 0, 167679 0, 167680 0, 167681 0, 167682 0, 167683 0, 167684 0, 167685 0, 167686 0, 167687 0, 167688 0, 167689 0, 167690 0, 167691 0, 167692 0, 167693 0, 167694 0, 167695 0, 167696 0, 167697 0, 167698 0, 167699 0, 167700 0, 167701 0, 167702 0, 167703 0, 167704 0, 167705 0, 167706 0, 167707 0, 167708 0, 167709 0, 167710 0, 167711 0, 167712 0, 167713 0, 167714 0, 167715 0, 167716 0, 167717 0, 167718 0, 167719 0, 167720 0, 167721 0, 167722 0, 167723 0, 167724 0, 167725 0, 167726 0, 167727 0, 167728 0, 167729 0, 167730 0, 167731 0, 167732 0, 167733 0, 167734 0, 167735 0, 167736 0, 167737 0, 167738 0, 167739 0, 167740 0, 167741 0, 167742 0, 167743 0, 167744 0, 167745 0, 167746 0, 167747 0, 167748 0, 167749 0, 167750 0, 167751 0, 167752 0, 167753 0, 167754 0, 167755 0, 167756 0, 167757 0, 167758 0, 167759 0, 167760 0, 167761 0, 167762 0, 167763 0, 167764 0, 167765 0, 167766 0, 167767 0, 167768 0, 167769 0, 167770 0, 167771 0, 167772 0, 167773 0, 167774 0, 167775 0, 167776 0, 167777 0, 167778 0, 167779 0, 167780 0, 167781 0, 167782 0, 167783 0, 167784 0, 167785 0, 167786 0, 167787 0, 167788 0, 167789 0, 167790 0, 167791 0, 167792 0, 167793 0, 167794 0, 167795 0, 167796 0, 167797 0, 167798 0, 167799 0, 167800 0, 167801 0, 167802 0, 167803 0, 167804 0, 167805 0, 167806 0, 167807 0, 167808 0, 167809 0, 167810 0, 167811 0, 167812 0, 167813 0, 167814 0, 167815 0, 167816 0, 167817 0, 167818 0, 167819 0, 167820 0, 167821 0, 167822 0, 167823 0, 167824 0, 167825 0, 167826 0, 167827 0, 167828 0, 167829 0, 167830 0, 167831 0, 167832 0, 167833 0, 167834 0, 167835 0, 167836 0, 167837 0, 167838 0, 167839 0, 167840 0, 167841 0, 167842 0, 167843 0, 167844 0, 167845 0, 167846 0, 167847 0, 167848 0, 167849 0, 167850 0, 167851 0, 167852 0, 167853 0, 167854 0, 167855 0, 167856 0, 167857 0, 167858 0, 167859 0, 167860 0, 167861 0, 167862 0, 167863 0, 167864 0, 167865 0, 167866 0, 167867 0, 167868 0, 167869 0, 167870 0, 167871 0, 167872 0, 167873 0, 167874 0, 167875 0, 167876 0, 167877 0, 167878 0, 167879 0, 167880 0, 167881 0, 167882 0, 167883 0, 167884 0, 167885 0, 167886 0, 167887 0, 167888 0, 167889 0, 167890 0, 167891 0, 167892 0, 167893 0, 167894 0, 167895 0, 167896 0, 167897 0, 167898 0, 167899 0, 167900 0, 167901 0, 167902 0, 167903 0, 167904 0, 167905 0, 167906 0, 167907 0, 167908 0, 167909 0, 167910 0, 167911 0, 167912 0, 167913 0, 167914 0, 167915 0, 167916 0, 167917 0, 167918 0, 167919 0, 167920 0, 167921 0, 167922 0, 167923 0, 167924 0, 167925 0, 167926 0, 167927 0, 167928 0, 167929 0, 167930 0, 167931 0, 167932 0, 167933 0, 167934 0, 167935 0, 167936 0, 167937 0, 167938 0, 167939 0, 167940 0, 167941 0, 167942 0, 167943 0, 167944 0, 167945 0, 167946 0, 167947 0, 167948 0, 167949 0, 167950 0, 167951 0, 167952 0, 167953 0, 167954 0, 167955 0, 167956 0, 167957 0, 167958 0, 167959 0, 167960 0, 167961 0, 167962 0, 167963 0, 167964 0, 167965 0, 167966 0, 167967 0, 167968 0, 167969 0, 167970 0, 167971 0, 167972 0, 167973 0, 167974 0, 167975 0, 167976 0, 167977 0, 167978 0, 167979 0, 167980 0, 167981 0, 167982 0, 167983 0, 167984 0, 167985 0, 167986 0, 167987 0, 167988 0, 167989 0, 167990 0, 167991 0, 167992 Field_op0_s22_Slot_dual_slot1_set, 167993 0, 167994 0, 167995 0, 167996 0, 167997 0, 167998 0, 167999 0, 168000 0, 168001 0, 168002 0, 168003 0, 168004 0, 168005 0, 168006 0, 168007 0, 168008 0, 168009 0, 168010 0, 168011 0, 168012 0, 168013 0, 168014 0, 168015 0, 168016 0, 168017 0, 168018 0, 168019 0, 168020 0, 168021 0, 168022 0, 168023 0, 168024 0, 168025 0, 168026 0, 168027 0, 168028 0, 168029 0, 168030 0, 168031 0, 168032 0, 168033 0, 168034 0, 168035 0, 168036 0, 168037 0, 168038 0, 168039 0, 168040 0, 168041 0, 168042 0, 168043 0, 168044 0, 168045 0, 168046 0, 168047 0, 168048 0, 168049 0, 168050 0, 168051 0, 168052 0, 168053 0, 168054 0, 168055 0, 168056 0, 168057 0, 168058 0, 168059 0, 168060 0, 168061 0, 168062 0, 168063 0, 168064 0, 168065 0, 168066 0, 168067 0, 168068 0, 168069 0, 168070 0, 168071 0, 168072 0, 168073 0, 168074 0, 168075 0, 168076 0, 168077 0, 168078 0, 168079 0, 168080 0, 168081 0, 168082 0, 168083 0, 168084 0, 168085 0, 168086 0, 168087 0, 168088 0, 168089 0, 168090 0, 168091 0, 168092 0, 168093 0, 168094 0, 168095 0, 168096 0, 168097 0, 168098 0, 168099 0, 168100 0, 168101 0, 168102 0, 168103 0, 168104 0, 168105 0, 168106 0, 168107 0, 168108 0, 168109 0, 168110 0, 168111 0, 168112 0, 168113 0, 168114 0, 168115 0, 168116 0, 168117 0, 168118 0, 168119 0, 168120 0, 168121 0, 168122 0, 168123 0, 168124 0, 168125 0, 168126 0, 168127 0, 168128 0, 168129 0, 168130 0, 168131 0, 168132 0, 168133 0, 168134 0, 168135 0, 168136 0, 168137 0, 168138 0, 168139 0, 168140 0, 168141 0, 168142 0, 168143 0, 168144 0, 168145 0, 168146 Implicit_Field_set, 168147 Implicit_Field_set, 168148 Implicit_Field_set, 168149 Implicit_Field_set, 168150 Implicit_Field_set, 168151 Implicit_Field_set, 168152 Implicit_Field_set, 168153 Implicit_Field_set 168154}; 168155 168156static xtensa_get_field_fn 168157Slot_dual_slot0_get_field_fns[] = { 168158 Field_t_Slot_dual_slot0_get, 168159 0, 168160 Field_bbi_Slot_dual_slot0_get, 168161 Field_imm12_Slot_dual_slot0_get, 168162 Field_imm8_Slot_dual_slot0_get, 168163 Field_s_Slot_dual_slot0_get, 168164 Field_imm12b_Slot_dual_slot0_get, 168165 Field_imm16_Slot_dual_slot0_get, 168166 0, 168167 0, 168168 0, 168169 0, 168170 0, 168171 Field_op2_Slot_dual_slot0_get, 168172 Field_r_Slot_dual_slot0_get, 168173 0, 168174 0, 168175 Field_sae_Slot_dual_slot0_get, 168176 Field_sal_Slot_dual_slot0_get, 168177 Field_sargt_Slot_dual_slot0_get, 168178 0, 168179 Field_sas_Slot_dual_slot0_get, 168180 0, 168181 0, 168182 0, 168183 0, 168184 0, 168185 0, 168186 0, 168187 0, 168188 0, 168189 0, 168190 0, 168191 Field_imm6_Slot_dual_slot0_get, 168192 Field_imm7_Slot_dual_slot0_get, 168193 0, 168194 0, 168195 0, 168196 0, 168197 Field_s4_Slot_dual_slot0_get, 168198 0, 168199 0, 168200 Field_s8_Slot_dual_slot0_get, 168201 0, 168202 0, 168203 0, 168204 Field_fimm8_Slot_dual_slot0_get, 168205 0, 168206 0, 168207 Field_dsp340050b49a6c_fld2029_Slot_dual_slot0_get, 168208 Field_dsp340050b49a6c_fld2030_Slot_dual_slot0_get, 168209 Field_dsp340050b49a6c_fld2032_Slot_dual_slot0_get, 168210 Field_dsp340050b49a6c_fld2035_Slot_dual_slot0_get, 168211 Field_dsp340050b49a6c_fld2036_Slot_dual_slot0_get, 168212 Field_dsp340050b49a6c_fld2037_Slot_dual_slot0_get, 168213 Field_dsp340050b49a6c_fld2038_Slot_dual_slot0_get, 168214 Field_dsp340050b49a6c_fld2039_Slot_dual_slot0_get, 168215 Field_dsp340050b49a6c_fld2040_Slot_dual_slot0_get, 168216 Field_dsp340050b49a6c_fld2041_Slot_dual_slot0_get, 168217 Field_dsp340050b49a6c_fld2042_Slot_dual_slot0_get, 168218 Field_dsp340050b49a6c_fld2043_Slot_dual_slot0_get, 168219 0, 168220 Field_dsp340050b49a6c_fld2045_Slot_dual_slot0_get, 168221 Field_dsp340050b49a6c_fld2046_Slot_dual_slot0_get, 168222 Field_dsp340050b49a6c_fld2047_Slot_dual_slot0_get, 168223 Field_dsp340050b49a6c_fld2048_Slot_dual_slot0_get, 168224 Field_dsp340050b49a6c_fld2049_Slot_dual_slot0_get, 168225 Field_dsp340050b49a6c_fld2050_Slot_dual_slot0_get, 168226 Field_dsp340050b49a6c_fld2051_Slot_dual_slot0_get, 168227 Field_dsp340050b49a6c_fld2052_Slot_dual_slot0_get, 168228 Field_dsp340050b49a6c_fld2053_Slot_dual_slot0_get, 168229 Field_dsp340050b49a6c_fld2054_Slot_dual_slot0_get, 168230 Field_dsp340050b49a6c_fld2055_Slot_dual_slot0_get, 168231 Field_dsp340050b49a6c_fld2056_Slot_dual_slot0_get, 168232 0, 168233 0, 168234 0, 168235 0, 168236 0, 168237 0, 168238 0, 168239 0, 168240 0, 168241 0, 168242 0, 168243 0, 168244 0, 168245 0, 168246 0, 168247 0, 168248 0, 168249 0, 168250 0, 168251 0, 168252 0, 168253 0, 168254 0, 168255 0, 168256 0, 168257 0, 168258 0, 168259 0, 168260 0, 168261 0, 168262 0, 168263 0, 168264 0, 168265 0, 168266 0, 168267 0, 168268 0, 168269 0, 168270 0, 168271 0, 168272 0, 168273 0, 168274 0, 168275 0, 168276 0, 168277 0, 168278 0, 168279 0, 168280 0, 168281 0, 168282 0, 168283 0, 168284 0, 168285 0, 168286 0, 168287 0, 168288 0, 168289 0, 168290 0, 168291 0, 168292 0, 168293 0, 168294 0, 168295 0, 168296 0, 168297 0, 168298 0, 168299 0, 168300 0, 168301 0, 168302 0, 168303 0, 168304 0, 168305 0, 168306 0, 168307 0, 168308 0, 168309 0, 168310 0, 168311 0, 168312 0, 168313 0, 168314 0, 168315 0, 168316 0, 168317 0, 168318 0, 168319 0, 168320 0, 168321 0, 168322 0, 168323 0, 168324 0, 168325 0, 168326 0, 168327 0, 168328 0, 168329 0, 168330 0, 168331 0, 168332 0, 168333 0, 168334 0, 168335 0, 168336 0, 168337 0, 168338 0, 168339 0, 168340 0, 168341 0, 168342 0, 168343 0, 168344 0, 168345 0, 168346 0, 168347 0, 168348 0, 168349 0, 168350 0, 168351 0, 168352 0, 168353 0, 168354 0, 168355 0, 168356 0, 168357 0, 168358 0, 168359 0, 168360 0, 168361 0, 168362 0, 168363 0, 168364 0, 168365 0, 168366 0, 168367 0, 168368 0, 168369 0, 168370 0, 168371 0, 168372 0, 168373 0, 168374 0, 168375 0, 168376 0, 168377 0, 168378 0, 168379 0, 168380 0, 168381 0, 168382 0, 168383 0, 168384 0, 168385 0, 168386 0, 168387 0, 168388 0, 168389 0, 168390 0, 168391 0, 168392 0, 168393 0, 168394 0, 168395 0, 168396 0, 168397 0, 168398 0, 168399 0, 168400 0, 168401 0, 168402 0, 168403 0, 168404 0, 168405 0, 168406 0, 168407 0, 168408 0, 168409 0, 168410 0, 168411 0, 168412 0, 168413 0, 168414 0, 168415 0, 168416 0, 168417 0, 168418 0, 168419 0, 168420 0, 168421 0, 168422 0, 168423 0, 168424 0, 168425 0, 168426 0, 168427 0, 168428 0, 168429 0, 168430 0, 168431 0, 168432 0, 168433 0, 168434 0, 168435 0, 168436 0, 168437 0, 168438 0, 168439 0, 168440 0, 168441 0, 168442 0, 168443 0, 168444 0, 168445 0, 168446 0, 168447 0, 168448 0, 168449 0, 168450 0, 168451 0, 168452 0, 168453 0, 168454 0, 168455 0, 168456 0, 168457 0, 168458 0, 168459 0, 168460 0, 168461 0, 168462 0, 168463 0, 168464 0, 168465 0, 168466 0, 168467 0, 168468 0, 168469 0, 168470 0, 168471 0, 168472 0, 168473 0, 168474 0, 168475 0, 168476 0, 168477 0, 168478 0, 168479 0, 168480 0, 168481 0, 168482 0, 168483 0, 168484 0, 168485 0, 168486 0, 168487 0, 168488 0, 168489 0, 168490 0, 168491 0, 168492 0, 168493 0, 168494 0, 168495 0, 168496 0, 168497 0, 168498 0, 168499 0, 168500 0, 168501 0, 168502 0, 168503 0, 168504 0, 168505 0, 168506 0, 168507 0, 168508 0, 168509 0, 168510 0, 168511 0, 168512 0, 168513 0, 168514 0, 168515 0, 168516 0, 168517 0, 168518 0, 168519 0, 168520 0, 168521 0, 168522 0, 168523 0, 168524 0, 168525 0, 168526 0, 168527 0, 168528 0, 168529 0, 168530 0, 168531 0, 168532 0, 168533 0, 168534 0, 168535 0, 168536 0, 168537 0, 168538 0, 168539 0, 168540 0, 168541 0, 168542 0, 168543 0, 168544 0, 168545 0, 168546 0, 168547 0, 168548 0, 168549 0, 168550 0, 168551 0, 168552 0, 168553 0, 168554 0, 168555 0, 168556 0, 168557 0, 168558 0, 168559 0, 168560 0, 168561 0, 168562 0, 168563 0, 168564 0, 168565 0, 168566 0, 168567 0, 168568 0, 168569 0, 168570 0, 168571 0, 168572 0, 168573 0, 168574 0, 168575 0, 168576 0, 168577 0, 168578 0, 168579 0, 168580 0, 168581 0, 168582 0, 168583 0, 168584 0, 168585 0, 168586 0, 168587 0, 168588 0, 168589 0, 168590 0, 168591 0, 168592 0, 168593 0, 168594 0, 168595 0, 168596 0, 168597 0, 168598 0, 168599 0, 168600 0, 168601 0, 168602 0, 168603 0, 168604 0, 168605 0, 168606 0, 168607 0, 168608 0, 168609 0, 168610 0, 168611 0, 168612 0, 168613 0, 168614 0, 168615 0, 168616 0, 168617 0, 168618 0, 168619 0, 168620 0, 168621 0, 168622 0, 168623 0, 168624 0, 168625 0, 168626 0, 168627 0, 168628 0, 168629 0, 168630 0, 168631 0, 168632 0, 168633 0, 168634 0, 168635 0, 168636 0, 168637 0, 168638 0, 168639 0, 168640 0, 168641 0, 168642 0, 168643 0, 168644 0, 168645 0, 168646 0, 168647 0, 168648 0, 168649 0, 168650 0, 168651 0, 168652 0, 168653 0, 168654 0, 168655 0, 168656 0, 168657 0, 168658 0, 168659 0, 168660 0, 168661 0, 168662 0, 168663 0, 168664 0, 168665 0, 168666 0, 168667 0, 168668 0, 168669 0, 168670 0, 168671 0, 168672 0, 168673 0, 168674 0, 168675 0, 168676 0, 168677 0, 168678 0, 168679 0, 168680 0, 168681 0, 168682 0, 168683 0, 168684 0, 168685 0, 168686 0, 168687 0, 168688 0, 168689 0, 168690 0, 168691 0, 168692 0, 168693 0, 168694 0, 168695 0, 168696 0, 168697 0, 168698 0, 168699 0, 168700 0, 168701 0, 168702 0, 168703 0, 168704 0, 168705 0, 168706 0, 168707 0, 168708 0, 168709 0, 168710 0, 168711 0, 168712 0, 168713 0, 168714 0, 168715 0, 168716 0, 168717 0, 168718 0, 168719 0, 168720 0, 168721 0, 168722 0, 168723 0, 168724 0, 168725 0, 168726 0, 168727 0, 168728 0, 168729 0, 168730 0, 168731 0, 168732 0, 168733 0, 168734 0, 168735 0, 168736 0, 168737 0, 168738 0, 168739 0, 168740 0, 168741 0, 168742 0, 168743 0, 168744 0, 168745 0, 168746 0, 168747 0, 168748 0, 168749 0, 168750 0, 168751 0, 168752 0, 168753 0, 168754 0, 168755 0, 168756 0, 168757 0, 168758 0, 168759 0, 168760 0, 168761 0, 168762 0, 168763 0, 168764 0, 168765 0, 168766 0, 168767 0, 168768 0, 168769 0, 168770 0, 168771 0, 168772 0, 168773 0, 168774 0, 168775 0, 168776 0, 168777 0, 168778 0, 168779 0, 168780 0, 168781 0, 168782 0, 168783 0, 168784 0, 168785 0, 168786 0, 168787 0, 168788 0, 168789 0, 168790 0, 168791 0, 168792 0, 168793 0, 168794 0, 168795 0, 168796 0, 168797 0, 168798 0, 168799 0, 168800 0, 168801 0, 168802 0, 168803 0, 168804 0, 168805 0, 168806 0, 168807 0, 168808 0, 168809 0, 168810 0, 168811 0, 168812 0, 168813 0, 168814 0, 168815 0, 168816 0, 168817 0, 168818 0, 168819 0, 168820 0, 168821 0, 168822 0, 168823 0, 168824 0, 168825 0, 168826 0, 168827 0, 168828 0, 168829 0, 168830 0, 168831 0, 168832 0, 168833 0, 168834 0, 168835 0, 168836 0, 168837 0, 168838 0, 168839 0, 168840 0, 168841 0, 168842 0, 168843 0, 168844 0, 168845 0, 168846 0, 168847 0, 168848 0, 168849 0, 168850 0, 168851 0, 168852 0, 168853 0, 168854 0, 168855 0, 168856 0, 168857 0, 168858 0, 168859 0, 168860 0, 168861 0, 168862 0, 168863 0, 168864 0, 168865 0, 168866 0, 168867 0, 168868 0, 168869 0, 168870 0, 168871 0, 168872 0, 168873 0, 168874 0, 168875 0, 168876 0, 168877 0, 168878 0, 168879 0, 168880 0, 168881 0, 168882 0, 168883 0, 168884 0, 168885 0, 168886 0, 168887 0, 168888 0, 168889 0, 168890 0, 168891 0, 168892 0, 168893 0, 168894 0, 168895 0, 168896 0, 168897 0, 168898 0, 168899 0, 168900 0, 168901 0, 168902 0, 168903 0, 168904 0, 168905 0, 168906 0, 168907 0, 168908 0, 168909 0, 168910 0, 168911 0, 168912 0, 168913 0, 168914 0, 168915 0, 168916 0, 168917 0, 168918 0, 168919 0, 168920 0, 168921 0, 168922 0, 168923 0, 168924 0, 168925 0, 168926 0, 168927 0, 168928 0, 168929 0, 168930 0, 168931 0, 168932 0, 168933 0, 168934 0, 168935 0, 168936 0, 168937 0, 168938 0, 168939 0, 168940 0, 168941 0, 168942 0, 168943 0, 168944 0, 168945 0, 168946 0, 168947 0, 168948 0, 168949 0, 168950 0, 168951 0, 168952 0, 168953 0, 168954 0, 168955 0, 168956 0, 168957 0, 168958 0, 168959 0, 168960 0, 168961 0, 168962 0, 168963 0, 168964 0, 168965 0, 168966 0, 168967 0, 168968 0, 168969 0, 168970 0, 168971 0, 168972 0, 168973 0, 168974 0, 168975 0, 168976 0, 168977 0, 168978 0, 168979 0, 168980 0, 168981 0, 168982 0, 168983 0, 168984 0, 168985 0, 168986 0, 168987 0, 168988 0, 168989 0, 168990 0, 168991 0, 168992 0, 168993 0, 168994 0, 168995 0, 168996 0, 168997 0, 168998 0, 168999 0, 169000 0, 169001 0, 169002 0, 169003 0, 169004 0, 169005 0, 169006 0, 169007 0, 169008 0, 169009 0, 169010 0, 169011 0, 169012 0, 169013 0, 169014 0, 169015 0, 169016 0, 169017 0, 169018 0, 169019 0, 169020 0, 169021 0, 169022 0, 169023 0, 169024 0, 169025 0, 169026 0, 169027 0, 169028 0, 169029 0, 169030 0, 169031 0, 169032 0, 169033 0, 169034 0, 169035 0, 169036 0, 169037 0, 169038 0, 169039 0, 169040 0, 169041 0, 169042 0, 169043 0, 169044 0, 169045 0, 169046 0, 169047 0, 169048 0, 169049 0, 169050 0, 169051 0, 169052 0, 169053 0, 169054 0, 169055 0, 169056 0, 169057 0, 169058 0, 169059 0, 169060 0, 169061 0, 169062 0, 169063 0, 169064 0, 169065 0, 169066 0, 169067 0, 169068 0, 169069 0, 169070 0, 169071 0, 169072 0, 169073 0, 169074 0, 169075 0, 169076 0, 169077 0, 169078 0, 169079 0, 169080 0, 169081 0, 169082 0, 169083 0, 169084 0, 169085 0, 169086 0, 169087 0, 169088 0, 169089 0, 169090 0, 169091 0, 169092 0, 169093 0, 169094 0, 169095 0, 169096 0, 169097 0, 169098 0, 169099 0, 169100 0, 169101 0, 169102 0, 169103 0, 169104 0, 169105 0, 169106 0, 169107 0, 169108 0, 169109 0, 169110 0, 169111 0, 169112 0, 169113 0, 169114 0, 169115 0, 169116 0, 169117 0, 169118 0, 169119 0, 169120 0, 169121 0, 169122 0, 169123 0, 169124 0, 169125 0, 169126 0, 169127 0, 169128 0, 169129 0, 169130 0, 169131 0, 169132 0, 169133 0, 169134 0, 169135 0, 169136 0, 169137 0, 169138 0, 169139 0, 169140 0, 169141 0, 169142 0, 169143 0, 169144 0, 169145 0, 169146 0, 169147 0, 169148 0, 169149 0, 169150 0, 169151 0, 169152 0, 169153 0, 169154 0, 169155 0, 169156 0, 169157 0, 169158 0, 169159 0, 169160 0, 169161 0, 169162 0, 169163 0, 169164 0, 169165 0, 169166 0, 169167 0, 169168 0, 169169 0, 169170 0, 169171 0, 169172 0, 169173 0, 169174 0, 169175 0, 169176 0, 169177 0, 169178 0, 169179 0, 169180 0, 169181 0, 169182 0, 169183 0, 169184 0, 169185 0, 169186 0, 169187 0, 169188 0, 169189 0, 169190 0, 169191 0, 169192 0, 169193 0, 169194 0, 169195 0, 169196 0, 169197 0, 169198 0, 169199 0, 169200 0, 169201 0, 169202 0, 169203 0, 169204 0, 169205 0, 169206 0, 169207 0, 169208 0, 169209 0, 169210 0, 169211 0, 169212 0, 169213 0, 169214 0, 169215 0, 169216 0, 169217 0, 169218 0, 169219 0, 169220 0, 169221 0, 169222 0, 169223 0, 169224 0, 169225 0, 169226 0, 169227 0, 169228 0, 169229 0, 169230 0, 169231 0, 169232 0, 169233 0, 169234 0, 169235 0, 169236 0, 169237 0, 169238 0, 169239 0, 169240 0, 169241 0, 169242 0, 169243 0, 169244 0, 169245 0, 169246 0, 169247 0, 169248 0, 169249 0, 169250 0, 169251 0, 169252 0, 169253 0, 169254 0, 169255 0, 169256 0, 169257 0, 169258 0, 169259 0, 169260 0, 169261 0, 169262 0, 169263 0, 169264 0, 169265 0, 169266 0, 169267 0, 169268 0, 169269 0, 169270 0, 169271 0, 169272 0, 169273 0, 169274 0, 169275 0, 169276 0, 169277 0, 169278 0, 169279 0, 169280 0, 169281 0, 169282 0, 169283 0, 169284 0, 169285 0, 169286 0, 169287 0, 169288 0, 169289 0, 169290 0, 169291 0, 169292 0, 169293 0, 169294 0, 169295 0, 169296 0, 169297 0, 169298 0, 169299 0, 169300 0, 169301 0, 169302 0, 169303 0, 169304 0, 169305 0, 169306 0, 169307 0, 169308 0, 169309 0, 169310 0, 169311 0, 169312 0, 169313 0, 169314 0, 169315 0, 169316 0, 169317 0, 169318 0, 169319 0, 169320 0, 169321 0, 169322 0, 169323 0, 169324 0, 169325 0, 169326 0, 169327 0, 169328 0, 169329 0, 169330 0, 169331 0, 169332 0, 169333 0, 169334 0, 169335 0, 169336 0, 169337 0, 169338 0, 169339 0, 169340 0, 169341 0, 169342 0, 169343 0, 169344 0, 169345 0, 169346 0, 169347 0, 169348 0, 169349 0, 169350 0, 169351 0, 169352 0, 169353 0, 169354 0, 169355 0, 169356 0, 169357 0, 169358 0, 169359 0, 169360 0, 169361 0, 169362 0, 169363 0, 169364 0, 169365 0, 169366 0, 169367 0, 169368 0, 169369 0, 169370 0, 169371 0, 169372 0, 169373 0, 169374 0, 169375 0, 169376 0, 169377 0, 169378 0, 169379 0, 169380 0, 169381 0, 169382 0, 169383 0, 169384 0, 169385 0, 169386 0, 169387 0, 169388 0, 169389 0, 169390 0, 169391 0, 169392 0, 169393 0, 169394 0, 169395 0, 169396 0, 169397 0, 169398 0, 169399 0, 169400 0, 169401 0, 169402 0, 169403 0, 169404 0, 169405 0, 169406 0, 169407 0, 169408 0, 169409 0, 169410 0, 169411 0, 169412 0, 169413 0, 169414 0, 169415 0, 169416 0, 169417 0, 169418 0, 169419 0, 169420 0, 169421 0, 169422 0, 169423 0, 169424 0, 169425 0, 169426 0, 169427 0, 169428 0, 169429 0, 169430 0, 169431 0, 169432 0, 169433 0, 169434 0, 169435 0, 169436 0, 169437 0, 169438 0, 169439 0, 169440 0, 169441 0, 169442 0, 169443 0, 169444 0, 169445 0, 169446 0, 169447 0, 169448 0, 169449 0, 169450 0, 169451 0, 169452 0, 169453 0, 169454 0, 169455 0, 169456 0, 169457 0, 169458 0, 169459 0, 169460 0, 169461 0, 169462 0, 169463 0, 169464 0, 169465 0, 169466 0, 169467 0, 169468 0, 169469 0, 169470 0, 169471 0, 169472 0, 169473 0, 169474 0, 169475 0, 169476 0, 169477 0, 169478 0, 169479 0, 169480 0, 169481 0, 169482 0, 169483 0, 169484 0, 169485 0, 169486 0, 169487 0, 169488 0, 169489 0, 169490 0, 169491 0, 169492 0, 169493 0, 169494 0, 169495 0, 169496 0, 169497 0, 169498 0, 169499 0, 169500 0, 169501 0, 169502 0, 169503 0, 169504 0, 169505 0, 169506 0, 169507 0, 169508 0, 169509 0, 169510 0, 169511 0, 169512 0, 169513 0, 169514 0, 169515 0, 169516 0, 169517 0, 169518 0, 169519 0, 169520 0, 169521 0, 169522 0, 169523 0, 169524 0, 169525 0, 169526 0, 169527 0, 169528 0, 169529 0, 169530 0, 169531 0, 169532 0, 169533 0, 169534 0, 169535 0, 169536 0, 169537 0, 169538 0, 169539 0, 169540 0, 169541 0, 169542 0, 169543 0, 169544 0, 169545 0, 169546 0, 169547 0, 169548 0, 169549 0, 169550 0, 169551 0, 169552 0, 169553 0, 169554 0, 169555 0, 169556 0, 169557 0, 169558 0, 169559 0, 169560 0, 169561 0, 169562 0, 169563 0, 169564 0, 169565 0, 169566 0, 169567 0, 169568 0, 169569 0, 169570 0, 169571 0, 169572 0, 169573 0, 169574 0, 169575 0, 169576 0, 169577 0, 169578 0, 169579 0, 169580 0, 169581 0, 169582 0, 169583 0, 169584 0, 169585 0, 169586 0, 169587 0, 169588 0, 169589 0, 169590 0, 169591 0, 169592 0, 169593 0, 169594 0, 169595 0, 169596 0, 169597 0, 169598 0, 169599 0, 169600 0, 169601 0, 169602 0, 169603 0, 169604 0, 169605 0, 169606 0, 169607 0, 169608 0, 169609 0, 169610 0, 169611 0, 169612 0, 169613 0, 169614 0, 169615 0, 169616 0, 169617 0, 169618 0, 169619 0, 169620 0, 169621 0, 169622 0, 169623 0, 169624 0, 169625 0, 169626 0, 169627 0, 169628 0, 169629 0, 169630 0, 169631 0, 169632 0, 169633 0, 169634 0, 169635 0, 169636 0, 169637 0, 169638 0, 169639 0, 169640 0, 169641 0, 169642 0, 169643 0, 169644 0, 169645 0, 169646 0, 169647 0, 169648 0, 169649 0, 169650 0, 169651 0, 169652 0, 169653 0, 169654 0, 169655 0, 169656 0, 169657 0, 169658 0, 169659 0, 169660 0, 169661 0, 169662 0, 169663 0, 169664 0, 169665 0, 169666 0, 169667 0, 169668 0, 169669 0, 169670 0, 169671 0, 169672 0, 169673 0, 169674 0, 169675 0, 169676 0, 169677 0, 169678 0, 169679 0, 169680 0, 169681 0, 169682 0, 169683 0, 169684 0, 169685 0, 169686 0, 169687 0, 169688 0, 169689 0, 169690 0, 169691 0, 169692 0, 169693 0, 169694 0, 169695 0, 169696 0, 169697 0, 169698 0, 169699 0, 169700 0, 169701 0, 169702 0, 169703 0, 169704 0, 169705 0, 169706 0, 169707 0, 169708 0, 169709 0, 169710 0, 169711 0, 169712 0, 169713 0, 169714 0, 169715 0, 169716 0, 169717 0, 169718 0, 169719 0, 169720 0, 169721 0, 169722 0, 169723 0, 169724 0, 169725 0, 169726 0, 169727 0, 169728 0, 169729 0, 169730 Field_op0_s23_Slot_dual_slot0_get, 169731 Field_dsp340050b49a6c_fld2057_Slot_dual_slot0_get, 169732 Field_dsp340050b49a6c_fld2060_Slot_dual_slot0_get, 169733 Field_dsp340050b49a6c_fld2066_Slot_dual_slot0_get, 169734 Field_dsp340050b49a6c_fld2072_Slot_dual_slot0_get, 169735 Field_dsp340050b49a6c_fld2079_Slot_dual_slot0_get, 169736 Field_dsp340050b49a6c_fld3487dual_slot0_Slot_dual_slot0_get, 169737 Field_dsp340050b49a6c_fld3488dual_slot0_Slot_dual_slot0_get, 169738 Field_dsp340050b49a6c_fld3489dual_slot0_Slot_dual_slot0_get, 169739 Field_dsp340050b49a6c_fld3490dual_slot0_Slot_dual_slot0_get, 169740 Field_dsp340050b49a6c_fld3491dual_slot0_Slot_dual_slot0_get, 169741 Field_dsp340050b49a6c_fld3492dual_slot0_Slot_dual_slot0_get, 169742 Field_dsp340050b49a6c_fld3493dual_slot0_Slot_dual_slot0_get, 169743 Field_dsp340050b49a6c_fld3494dual_slot0_Slot_dual_slot0_get, 169744 Field_dsp340050b49a6c_fld3496dual_slot0_Slot_dual_slot0_get, 169745 Field_dsp340050b49a6c_fld3497dual_slot0_Slot_dual_slot0_get, 169746 Field_dsp340050b49a6c_fld3498dual_slot0_Slot_dual_slot0_get, 169747 Field_dsp340050b49a6c_fld3499dual_slot0_Slot_dual_slot0_get, 169748 Field_dsp340050b49a6c_fld3500dual_slot0_Slot_dual_slot0_get, 169749 Field_dsp340050b49a6c_fld3502dual_slot0_Slot_dual_slot0_get, 169750 Field_dsp340050b49a6c_fld3504dual_slot0_Slot_dual_slot0_get, 169751 Field_dsp340050b49a6c_fld3505dual_slot0_Slot_dual_slot0_get, 169752 Field_dsp340050b49a6c_fld3506dual_slot0_Slot_dual_slot0_get, 169753 Field_dsp340050b49a6c_fld3507dual_slot0_Slot_dual_slot0_get, 169754 Field_dsp340050b49a6c_fld3508dual_slot0_Slot_dual_slot0_get, 169755 Field_dsp340050b49a6c_fld3509dual_slot0_Slot_dual_slot0_get, 169756 Field_dsp340050b49a6c_fld3510dual_slot0_Slot_dual_slot0_get, 169757 Field_dsp340050b49a6c_fld3511dual_slot0_Slot_dual_slot0_get, 169758 Field_dsp340050b49a6c_fld3512dual_slot0_Slot_dual_slot0_get, 169759 Field_dsp340050b49a6c_fld3513dual_slot0_Slot_dual_slot0_get, 169760 Field_dsp340050b49a6c_fld3514dual_slot0_Slot_dual_slot0_get, 169761 Field_dsp340050b49a6c_fld3515dual_slot0_Slot_dual_slot0_get, 169762 Field_dsp340050b49a6c_fld3516dual_slot0_Slot_dual_slot0_get, 169763 Field_dsp340050b49a6c_fld3517dual_slot0_Slot_dual_slot0_get, 169764 Field_dsp340050b49a6c_fld3518dual_slot0_Slot_dual_slot0_get, 169765 Field_dsp340050b49a6c_fld3519dual_slot0_Slot_dual_slot0_get, 169766 Field_dsp340050b49a6c_fld3520dual_slot0_Slot_dual_slot0_get, 169767 Field_dsp340050b49a6c_fld3522dual_slot0_Slot_dual_slot0_get, 169768 Field_dsp340050b49a6c_fld3523dual_slot0_Slot_dual_slot0_get, 169769 Field_dsp340050b49a6c_fld3524dual_slot0_Slot_dual_slot0_get, 169770 Field_dsp340050b49a6c_fld3527dual_slot0_Slot_dual_slot0_get, 169771 Field_dsp340050b49a6c_fld3529dual_slot0_Slot_dual_slot0_get, 169772 Field_dsp340050b49a6c_fld3530dual_slot0_Slot_dual_slot0_get, 169773 Field_dsp340050b49a6c_fld3531_Slot_dual_slot0_get, 169774 Field_dsp340050b49a6c_fld3532dual_slot0_Slot_dual_slot0_get, 169775 Field_dsp340050b49a6c_fld3533dual_slot0_Slot_dual_slot0_get, 169776 Field_dsp340050b49a6c_fld3535dual_slot0_Slot_dual_slot0_get, 169777 Field_dsp340050b49a6c_fld3536dual_slot0_Slot_dual_slot0_get, 169778 Field_dsp340050b49a6c_fld3537dual_slot0_Slot_dual_slot0_get, 169779 Field_dsp340050b49a6c_fld3538dual_slot0_Slot_dual_slot0_get, 169780 Field_dsp340050b49a6c_fld3539dual_slot0_Slot_dual_slot0_get, 169781 Field_dsp340050b49a6c_fld3541dual_slot0_Slot_dual_slot0_get, 169782 Field_dsp340050b49a6c_fld3542dual_slot0_Slot_dual_slot0_get, 169783 Field_dsp340050b49a6c_fld3543dual_slot0_Slot_dual_slot0_get, 169784 Field_dsp340050b49a6c_fld3544dual_slot0_Slot_dual_slot0_get, 169785 Field_dsp340050b49a6c_fld3545dual_slot0_Slot_dual_slot0_get, 169786 Field_dsp340050b49a6c_fld3546dual_slot0_Slot_dual_slot0_get, 169787 Field_dsp340050b49a6c_fld3547dual_slot0_Slot_dual_slot0_get, 169788 Field_dsp340050b49a6c_fld3548dual_slot0_Slot_dual_slot0_get, 169789 Field_dsp340050b49a6c_fld3549dual_slot0_Slot_dual_slot0_get, 169790 Field_dsp340050b49a6c_fld3550dual_slot0_Slot_dual_slot0_get, 169791 Field_dsp340050b49a6c_fld3551dual_slot0_Slot_dual_slot0_get, 169792 Field_dsp340050b49a6c_fld3552_Slot_dual_slot0_get, 169793 Field_dsp340050b49a6c_fld3553dual_slot0_Slot_dual_slot0_get, 169794 Field_dsp340050b49a6c_fld3554dual_slot0_Slot_dual_slot0_get, 169795 Field_dsp340050b49a6c_fld3555dual_slot0_Slot_dual_slot0_get, 169796 Field_dsp340050b49a6c_fld3556dual_slot0_Slot_dual_slot0_get, 169797 Field_dsp340050b49a6c_fld3557dual_slot0_Slot_dual_slot0_get, 169798 Field_dsp340050b49a6c_fld3558dual_slot0_Slot_dual_slot0_get, 169799 Field_dsp340050b49a6c_fld3559dual_slot0_Slot_dual_slot0_get, 169800 Field_dsp340050b49a6c_fld3560dual_slot0_Slot_dual_slot0_get, 169801 Field_dsp340050b49a6c_fld3562dual_slot0_Slot_dual_slot0_get, 169802 Field_dsp340050b49a6c_fld3563dual_slot0_Slot_dual_slot0_get, 169803 Field_dsp340050b49a6c_fld3564dual_slot0_Slot_dual_slot0_get, 169804 Field_dsp340050b49a6c_fld3565dual_slot0_Slot_dual_slot0_get, 169805 Field_dsp340050b49a6c_fld3566dual_slot0_Slot_dual_slot0_get, 169806 Field_dsp340050b49a6c_fld3567dual_slot0_Slot_dual_slot0_get, 169807 Field_dsp340050b49a6c_fld3568dual_slot0_Slot_dual_slot0_get, 169808 Field_dsp340050b49a6c_fld3569dual_slot0_Slot_dual_slot0_get, 169809 Field_dsp340050b49a6c_fld3570dual_slot0_Slot_dual_slot0_get, 169810 Field_dsp340050b49a6c_fld3571dual_slot0_Slot_dual_slot0_get, 169811 Field_dsp340050b49a6c_fld3572dual_slot0_Slot_dual_slot0_get, 169812 Field_dsp340050b49a6c_fld3573dual_slot0_Slot_dual_slot0_get, 169813 Field_dsp340050b49a6c_fld3574dual_slot0_Slot_dual_slot0_get, 169814 Field_dsp340050b49a6c_fld3575dual_slot0_Slot_dual_slot0_get, 169815 Field_dsp340050b49a6c_fld3576dual_slot0_Slot_dual_slot0_get, 169816 Field_dsp340050b49a6c_fld3577dual_slot0_Slot_dual_slot0_get, 169817 Field_dsp340050b49a6c_fld3578dual_slot0_Slot_dual_slot0_get, 169818 Field_dsp340050b49a6c_fld3579dual_slot0_Slot_dual_slot0_get, 169819 Field_dsp340050b49a6c_fld3580dual_slot0_Slot_dual_slot0_get, 169820 Field_dsp340050b49a6c_fld3581dual_slot0_Slot_dual_slot0_get, 169821 Field_dsp340050b49a6c_fld3582dual_slot0_Slot_dual_slot0_get, 169822 Field_dsp340050b49a6c_fld3583dual_slot0_Slot_dual_slot0_get, 169823 Field_dsp340050b49a6c_fld3584_Slot_dual_slot0_get, 169824 Field_dsp340050b49a6c_fld3585dual_slot0_Slot_dual_slot0_get, 169825 Field_dsp340050b49a6c_fld3587dual_slot0_Slot_dual_slot0_get, 169826 Field_dsp340050b49a6c_fld3588dual_slot0_Slot_dual_slot0_get, 169827 Field_dsp340050b49a6c_fld3589dual_slot0_Slot_dual_slot0_get, 169828 Field_dsp340050b49a6c_fld3590dual_slot0_Slot_dual_slot0_get, 169829 Field_dsp340050b49a6c_fld3591dual_slot0_Slot_dual_slot0_get, 169830 Field_dsp340050b49a6c_fld3592dual_slot0_Slot_dual_slot0_get, 169831 Field_dsp340050b49a6c_fld3593dual_slot0_Slot_dual_slot0_get, 169832 Field_dsp340050b49a6c_fld3594dual_slot0_Slot_dual_slot0_get, 169833 Field_dsp340050b49a6c_fld3595dual_slot0_Slot_dual_slot0_get, 169834 Field_dsp340050b49a6c_fld3596dual_slot0_Slot_dual_slot0_get, 169835 Field_dsp340050b49a6c_fld3597dual_slot0_Slot_dual_slot0_get, 169836 Field_dsp340050b49a6c_fld3598dual_slot0_Slot_dual_slot0_get, 169837 Field_dsp340050b49a6c_fld3599dual_slot0_Slot_dual_slot0_get, 169838 Field_dsp340050b49a6c_fld3600dual_slot0_Slot_dual_slot0_get, 169839 Field_dsp340050b49a6c_fld3601dual_slot0_Slot_dual_slot0_get, 169840 Field_dsp340050b49a6c_fld3602_Slot_dual_slot0_get, 169841 Field_dsp340050b49a6c_fld3603dual_slot0_Slot_dual_slot0_get, 169842 Field_dsp340050b49a6c_fld3604dual_slot0_Slot_dual_slot0_get, 169843 Field_dsp340050b49a6c_fld3606dual_slot0_Slot_dual_slot0_get, 169844 Field_dsp340050b49a6c_fld3607dual_slot0_Slot_dual_slot0_get, 169845 Field_dsp340050b49a6c_fld3608dual_slot0_Slot_dual_slot0_get, 169846 Field_dsp340050b49a6c_fld3609dual_slot0_Slot_dual_slot0_get, 169847 Field_dsp340050b49a6c_fld3610_Slot_dual_slot0_get, 169848 Field_dsp340050b49a6c_fld3611dual_slot0_Slot_dual_slot0_get, 169849 Field_dsp340050b49a6c_fld3612dual_slot0_Slot_dual_slot0_get, 169850 Field_dsp340050b49a6c_fld3613dual_slot0_Slot_dual_slot0_get, 169851 Field_dsp340050b49a6c_fld3614dual_slot0_Slot_dual_slot0_get, 169852 Field_dsp340050b49a6c_fld3615dual_slot0_Slot_dual_slot0_get, 169853 Field_dsp340050b49a6c_fld3616dual_slot0_Slot_dual_slot0_get, 169854 Field_dsp340050b49a6c_fld3618dual_slot0_Slot_dual_slot0_get, 169855 Field_dsp340050b49a6c_fld3619_Slot_dual_slot0_get, 169856 Field_dsp340050b49a6c_fld3620dual_slot0_Slot_dual_slot0_get, 169857 Field_dsp340050b49a6c_fld3621dual_slot0_Slot_dual_slot0_get, 169858 Field_dsp340050b49a6c_fld3622dual_slot0_Slot_dual_slot0_get, 169859 Field_dsp340050b49a6c_fld3623dual_slot0_Slot_dual_slot0_get, 169860 Field_dsp340050b49a6c_fld3624dual_slot0_Slot_dual_slot0_get, 169861 Field_dsp340050b49a6c_fld3625dual_slot0_Slot_dual_slot0_get, 169862 Field_dsp340050b49a6c_fld3626dual_slot0_Slot_dual_slot0_get, 169863 Field_dsp340050b49a6c_fld3936dual_slot0_Slot_dual_slot0_get, 169864 Field_dsp340050b49a6c_fld3937dual_slot0_Slot_dual_slot0_get, 169865 Field_dsp340050b49a6c_fld3938dual_slot0_Slot_dual_slot0_get, 169866 Field_dsp340050b49a6c_fld3939dual_slot0_Slot_dual_slot0_get, 169867 Field_dsp340050b49a6c_fld3940dual_slot0_Slot_dual_slot0_get, 169868 Field_dsp340050b49a6c_fld3941dual_slot0_Slot_dual_slot0_get, 169869 Field_dsp340050b49a6c_fld3943dual_slot0_Slot_dual_slot0_get, 169870 Field_dsp340050b49a6c_fld3945dual_slot0_Slot_dual_slot0_get, 169871 Field_dsp340050b49a6c_fld3946dual_slot0_Slot_dual_slot0_get, 169872 Field_dsp340050b49a6c_fld3947dual_slot0_Slot_dual_slot0_get, 169873 Field_dsp340050b49a6c_fld3949dual_slot0_Slot_dual_slot0_get, 169874 Field_dsp340050b49a6c_fld3950dual_slot0_Slot_dual_slot0_get, 169875 Field_dsp340050b49a6c_fld3951dual_slot0_Slot_dual_slot0_get, 169876 Field_dsp340050b49a6c_fld3952dual_slot0_Slot_dual_slot0_get, 169877 Field_dsp340050b49a6c_fld3954dual_slot0_Slot_dual_slot0_get, 169878 Field_dsp340050b49a6c_fld3957dual_slot0_Slot_dual_slot0_get, 169879 Field_dsp340050b49a6c_fld3958dual_slot0_Slot_dual_slot0_get, 169880 Field_dsp340050b49a6c_fld3959dual_slot0_Slot_dual_slot0_get, 169881 Field_dsp340050b49a6c_fld3960dual_slot0_Slot_dual_slot0_get, 169882 Field_dsp340050b49a6c_fld3961dual_slot0_Slot_dual_slot0_get, 169883 Implicit_Field_ar0_get, 169884 Implicit_Field_ar4_get, 169885 Implicit_Field_ar8_get, 169886 Implicit_Field_ar12_get, 169887 Implicit_Field_bt16_get, 169888 Implicit_Field_bs16_get, 169889 Implicit_Field_br16_get, 169890 Implicit_Field_brall_get 169891}; 169892 169893static xtensa_set_field_fn 169894Slot_dual_slot0_set_field_fns[] = { 169895 Field_t_Slot_dual_slot0_set, 169896 0, 169897 Field_bbi_Slot_dual_slot0_set, 169898 Field_imm12_Slot_dual_slot0_set, 169899 Field_imm8_Slot_dual_slot0_set, 169900 Field_s_Slot_dual_slot0_set, 169901 Field_imm12b_Slot_dual_slot0_set, 169902 Field_imm16_Slot_dual_slot0_set, 169903 0, 169904 0, 169905 0, 169906 0, 169907 0, 169908 Field_op2_Slot_dual_slot0_set, 169909 Field_r_Slot_dual_slot0_set, 169910 0, 169911 0, 169912 Field_sae_Slot_dual_slot0_set, 169913 Field_sal_Slot_dual_slot0_set, 169914 Field_sargt_Slot_dual_slot0_set, 169915 0, 169916 Field_sas_Slot_dual_slot0_set, 169917 0, 169918 0, 169919 0, 169920 0, 169921 0, 169922 0, 169923 0, 169924 0, 169925 0, 169926 0, 169927 0, 169928 Field_imm6_Slot_dual_slot0_set, 169929 Field_imm7_Slot_dual_slot0_set, 169930 0, 169931 0, 169932 0, 169933 0, 169934 Field_s4_Slot_dual_slot0_set, 169935 0, 169936 0, 169937 Field_s8_Slot_dual_slot0_set, 169938 0, 169939 0, 169940 0, 169941 Field_fimm8_Slot_dual_slot0_set, 169942 0, 169943 0, 169944 Field_dsp340050b49a6c_fld2029_Slot_dual_slot0_set, 169945 Field_dsp340050b49a6c_fld2030_Slot_dual_slot0_set, 169946 Field_dsp340050b49a6c_fld2032_Slot_dual_slot0_set, 169947 Field_dsp340050b49a6c_fld2035_Slot_dual_slot0_set, 169948 Field_dsp340050b49a6c_fld2036_Slot_dual_slot0_set, 169949 Field_dsp340050b49a6c_fld2037_Slot_dual_slot0_set, 169950 Field_dsp340050b49a6c_fld2038_Slot_dual_slot0_set, 169951 Field_dsp340050b49a6c_fld2039_Slot_dual_slot0_set, 169952 Field_dsp340050b49a6c_fld2040_Slot_dual_slot0_set, 169953 Field_dsp340050b49a6c_fld2041_Slot_dual_slot0_set, 169954 Field_dsp340050b49a6c_fld2042_Slot_dual_slot0_set, 169955 Field_dsp340050b49a6c_fld2043_Slot_dual_slot0_set, 169956 0, 169957 Field_dsp340050b49a6c_fld2045_Slot_dual_slot0_set, 169958 Field_dsp340050b49a6c_fld2046_Slot_dual_slot0_set, 169959 Field_dsp340050b49a6c_fld2047_Slot_dual_slot0_set, 169960 Field_dsp340050b49a6c_fld2048_Slot_dual_slot0_set, 169961 Field_dsp340050b49a6c_fld2049_Slot_dual_slot0_set, 169962 Field_dsp340050b49a6c_fld2050_Slot_dual_slot0_set, 169963 Field_dsp340050b49a6c_fld2051_Slot_dual_slot0_set, 169964 Field_dsp340050b49a6c_fld2052_Slot_dual_slot0_set, 169965 Field_dsp340050b49a6c_fld2053_Slot_dual_slot0_set, 169966 Field_dsp340050b49a6c_fld2054_Slot_dual_slot0_set, 169967 Field_dsp340050b49a6c_fld2055_Slot_dual_slot0_set, 169968 Field_dsp340050b49a6c_fld2056_Slot_dual_slot0_set, 169969 0, 169970 0, 169971 0, 169972 0, 169973 0, 169974 0, 169975 0, 169976 0, 169977 0, 169978 0, 169979 0, 169980 0, 169981 0, 169982 0, 169983 0, 169984 0, 169985 0, 169986 0, 169987 0, 169988 0, 169989 0, 169990 0, 169991 0, 169992 0, 169993 0, 169994 0, 169995 0, 169996 0, 169997 0, 169998 0, 169999 0, 170000 0, 170001 0, 170002 0, 170003 0, 170004 0, 170005 0, 170006 0, 170007 0, 170008 0, 170009 0, 170010 0, 170011 0, 170012 0, 170013 0, 170014 0, 170015 0, 170016 0, 170017 0, 170018 0, 170019 0, 170020 0, 170021 0, 170022 0, 170023 0, 170024 0, 170025 0, 170026 0, 170027 0, 170028 0, 170029 0, 170030 0, 170031 0, 170032 0, 170033 0, 170034 0, 170035 0, 170036 0, 170037 0, 170038 0, 170039 0, 170040 0, 170041 0, 170042 0, 170043 0, 170044 0, 170045 0, 170046 0, 170047 0, 170048 0, 170049 0, 170050 0, 170051 0, 170052 0, 170053 0, 170054 0, 170055 0, 170056 0, 170057 0, 170058 0, 170059 0, 170060 0, 170061 0, 170062 0, 170063 0, 170064 0, 170065 0, 170066 0, 170067 0, 170068 0, 170069 0, 170070 0, 170071 0, 170072 0, 170073 0, 170074 0, 170075 0, 170076 0, 170077 0, 170078 0, 170079 0, 170080 0, 170081 0, 170082 0, 170083 0, 170084 0, 170085 0, 170086 0, 170087 0, 170088 0, 170089 0, 170090 0, 170091 0, 170092 0, 170093 0, 170094 0, 170095 0, 170096 0, 170097 0, 170098 0, 170099 0, 170100 0, 170101 0, 170102 0, 170103 0, 170104 0, 170105 0, 170106 0, 170107 0, 170108 0, 170109 0, 170110 0, 170111 0, 170112 0, 170113 0, 170114 0, 170115 0, 170116 0, 170117 0, 170118 0, 170119 0, 170120 0, 170121 0, 170122 0, 170123 0, 170124 0, 170125 0, 170126 0, 170127 0, 170128 0, 170129 0, 170130 0, 170131 0, 170132 0, 170133 0, 170134 0, 170135 0, 170136 0, 170137 0, 170138 0, 170139 0, 170140 0, 170141 0, 170142 0, 170143 0, 170144 0, 170145 0, 170146 0, 170147 0, 170148 0, 170149 0, 170150 0, 170151 0, 170152 0, 170153 0, 170154 0, 170155 0, 170156 0, 170157 0, 170158 0, 170159 0, 170160 0, 170161 0, 170162 0, 170163 0, 170164 0, 170165 0, 170166 0, 170167 0, 170168 0, 170169 0, 170170 0, 170171 0, 170172 0, 170173 0, 170174 0, 170175 0, 170176 0, 170177 0, 170178 0, 170179 0, 170180 0, 170181 0, 170182 0, 170183 0, 170184 0, 170185 0, 170186 0, 170187 0, 170188 0, 170189 0, 170190 0, 170191 0, 170192 0, 170193 0, 170194 0, 170195 0, 170196 0, 170197 0, 170198 0, 170199 0, 170200 0, 170201 0, 170202 0, 170203 0, 170204 0, 170205 0, 170206 0, 170207 0, 170208 0, 170209 0, 170210 0, 170211 0, 170212 0, 170213 0, 170214 0, 170215 0, 170216 0, 170217 0, 170218 0, 170219 0, 170220 0, 170221 0, 170222 0, 170223 0, 170224 0, 170225 0, 170226 0, 170227 0, 170228 0, 170229 0, 170230 0, 170231 0, 170232 0, 170233 0, 170234 0, 170235 0, 170236 0, 170237 0, 170238 0, 170239 0, 170240 0, 170241 0, 170242 0, 170243 0, 170244 0, 170245 0, 170246 0, 170247 0, 170248 0, 170249 0, 170250 0, 170251 0, 170252 0, 170253 0, 170254 0, 170255 0, 170256 0, 170257 0, 170258 0, 170259 0, 170260 0, 170261 0, 170262 0, 170263 0, 170264 0, 170265 0, 170266 0, 170267 0, 170268 0, 170269 0, 170270 0, 170271 0, 170272 0, 170273 0, 170274 0, 170275 0, 170276 0, 170277 0, 170278 0, 170279 0, 170280 0, 170281 0, 170282 0, 170283 0, 170284 0, 170285 0, 170286 0, 170287 0, 170288 0, 170289 0, 170290 0, 170291 0, 170292 0, 170293 0, 170294 0, 170295 0, 170296 0, 170297 0, 170298 0, 170299 0, 170300 0, 170301 0, 170302 0, 170303 0, 170304 0, 170305 0, 170306 0, 170307 0, 170308 0, 170309 0, 170310 0, 170311 0, 170312 0, 170313 0, 170314 0, 170315 0, 170316 0, 170317 0, 170318 0, 170319 0, 170320 0, 170321 0, 170322 0, 170323 0, 170324 0, 170325 0, 170326 0, 170327 0, 170328 0, 170329 0, 170330 0, 170331 0, 170332 0, 170333 0, 170334 0, 170335 0, 170336 0, 170337 0, 170338 0, 170339 0, 170340 0, 170341 0, 170342 0, 170343 0, 170344 0, 170345 0, 170346 0, 170347 0, 170348 0, 170349 0, 170350 0, 170351 0, 170352 0, 170353 0, 170354 0, 170355 0, 170356 0, 170357 0, 170358 0, 170359 0, 170360 0, 170361 0, 170362 0, 170363 0, 170364 0, 170365 0, 170366 0, 170367 0, 170368 0, 170369 0, 170370 0, 170371 0, 170372 0, 170373 0, 170374 0, 170375 0, 170376 0, 170377 0, 170378 0, 170379 0, 170380 0, 170381 0, 170382 0, 170383 0, 170384 0, 170385 0, 170386 0, 170387 0, 170388 0, 170389 0, 170390 0, 170391 0, 170392 0, 170393 0, 170394 0, 170395 0, 170396 0, 170397 0, 170398 0, 170399 0, 170400 0, 170401 0, 170402 0, 170403 0, 170404 0, 170405 0, 170406 0, 170407 0, 170408 0, 170409 0, 170410 0, 170411 0, 170412 0, 170413 0, 170414 0, 170415 0, 170416 0, 170417 0, 170418 0, 170419 0, 170420 0, 170421 0, 170422 0, 170423 0, 170424 0, 170425 0, 170426 0, 170427 0, 170428 0, 170429 0, 170430 0, 170431 0, 170432 0, 170433 0, 170434 0, 170435 0, 170436 0, 170437 0, 170438 0, 170439 0, 170440 0, 170441 0, 170442 0, 170443 0, 170444 0, 170445 0, 170446 0, 170447 0, 170448 0, 170449 0, 170450 0, 170451 0, 170452 0, 170453 0, 170454 0, 170455 0, 170456 0, 170457 0, 170458 0, 170459 0, 170460 0, 170461 0, 170462 0, 170463 0, 170464 0, 170465 0, 170466 0, 170467 0, 170468 0, 170469 0, 170470 0, 170471 0, 170472 0, 170473 0, 170474 0, 170475 0, 170476 0, 170477 0, 170478 0, 170479 0, 170480 0, 170481 0, 170482 0, 170483 0, 170484 0, 170485 0, 170486 0, 170487 0, 170488 0, 170489 0, 170490 0, 170491 0, 170492 0, 170493 0, 170494 0, 170495 0, 170496 0, 170497 0, 170498 0, 170499 0, 170500 0, 170501 0, 170502 0, 170503 0, 170504 0, 170505 0, 170506 0, 170507 0, 170508 0, 170509 0, 170510 0, 170511 0, 170512 0, 170513 0, 170514 0, 170515 0, 170516 0, 170517 0, 170518 0, 170519 0, 170520 0, 170521 0, 170522 0, 170523 0, 170524 0, 170525 0, 170526 0, 170527 0, 170528 0, 170529 0, 170530 0, 170531 0, 170532 0, 170533 0, 170534 0, 170535 0, 170536 0, 170537 0, 170538 0, 170539 0, 170540 0, 170541 0, 170542 0, 170543 0, 170544 0, 170545 0, 170546 0, 170547 0, 170548 0, 170549 0, 170550 0, 170551 0, 170552 0, 170553 0, 170554 0, 170555 0, 170556 0, 170557 0, 170558 0, 170559 0, 170560 0, 170561 0, 170562 0, 170563 0, 170564 0, 170565 0, 170566 0, 170567 0, 170568 0, 170569 0, 170570 0, 170571 0, 170572 0, 170573 0, 170574 0, 170575 0, 170576 0, 170577 0, 170578 0, 170579 0, 170580 0, 170581 0, 170582 0, 170583 0, 170584 0, 170585 0, 170586 0, 170587 0, 170588 0, 170589 0, 170590 0, 170591 0, 170592 0, 170593 0, 170594 0, 170595 0, 170596 0, 170597 0, 170598 0, 170599 0, 170600 0, 170601 0, 170602 0, 170603 0, 170604 0, 170605 0, 170606 0, 170607 0, 170608 0, 170609 0, 170610 0, 170611 0, 170612 0, 170613 0, 170614 0, 170615 0, 170616 0, 170617 0, 170618 0, 170619 0, 170620 0, 170621 0, 170622 0, 170623 0, 170624 0, 170625 0, 170626 0, 170627 0, 170628 0, 170629 0, 170630 0, 170631 0, 170632 0, 170633 0, 170634 0, 170635 0, 170636 0, 170637 0, 170638 0, 170639 0, 170640 0, 170641 0, 170642 0, 170643 0, 170644 0, 170645 0, 170646 0, 170647 0, 170648 0, 170649 0, 170650 0, 170651 0, 170652 0, 170653 0, 170654 0, 170655 0, 170656 0, 170657 0, 170658 0, 170659 0, 170660 0, 170661 0, 170662 0, 170663 0, 170664 0, 170665 0, 170666 0, 170667 0, 170668 0, 170669 0, 170670 0, 170671 0, 170672 0, 170673 0, 170674 0, 170675 0, 170676 0, 170677 0, 170678 0, 170679 0, 170680 0, 170681 0, 170682 0, 170683 0, 170684 0, 170685 0, 170686 0, 170687 0, 170688 0, 170689 0, 170690 0, 170691 0, 170692 0, 170693 0, 170694 0, 170695 0, 170696 0, 170697 0, 170698 0, 170699 0, 170700 0, 170701 0, 170702 0, 170703 0, 170704 0, 170705 0, 170706 0, 170707 0, 170708 0, 170709 0, 170710 0, 170711 0, 170712 0, 170713 0, 170714 0, 170715 0, 170716 0, 170717 0, 170718 0, 170719 0, 170720 0, 170721 0, 170722 0, 170723 0, 170724 0, 170725 0, 170726 0, 170727 0, 170728 0, 170729 0, 170730 0, 170731 0, 170732 0, 170733 0, 170734 0, 170735 0, 170736 0, 170737 0, 170738 0, 170739 0, 170740 0, 170741 0, 170742 0, 170743 0, 170744 0, 170745 0, 170746 0, 170747 0, 170748 0, 170749 0, 170750 0, 170751 0, 170752 0, 170753 0, 170754 0, 170755 0, 170756 0, 170757 0, 170758 0, 170759 0, 170760 0, 170761 0, 170762 0, 170763 0, 170764 0, 170765 0, 170766 0, 170767 0, 170768 0, 170769 0, 170770 0, 170771 0, 170772 0, 170773 0, 170774 0, 170775 0, 170776 0, 170777 0, 170778 0, 170779 0, 170780 0, 170781 0, 170782 0, 170783 0, 170784 0, 170785 0, 170786 0, 170787 0, 170788 0, 170789 0, 170790 0, 170791 0, 170792 0, 170793 0, 170794 0, 170795 0, 170796 0, 170797 0, 170798 0, 170799 0, 170800 0, 170801 0, 170802 0, 170803 0, 170804 0, 170805 0, 170806 0, 170807 0, 170808 0, 170809 0, 170810 0, 170811 0, 170812 0, 170813 0, 170814 0, 170815 0, 170816 0, 170817 0, 170818 0, 170819 0, 170820 0, 170821 0, 170822 0, 170823 0, 170824 0, 170825 0, 170826 0, 170827 0, 170828 0, 170829 0, 170830 0, 170831 0, 170832 0, 170833 0, 170834 0, 170835 0, 170836 0, 170837 0, 170838 0, 170839 0, 170840 0, 170841 0, 170842 0, 170843 0, 170844 0, 170845 0, 170846 0, 170847 0, 170848 0, 170849 0, 170850 0, 170851 0, 170852 0, 170853 0, 170854 0, 170855 0, 170856 0, 170857 0, 170858 0, 170859 0, 170860 0, 170861 0, 170862 0, 170863 0, 170864 0, 170865 0, 170866 0, 170867 0, 170868 0, 170869 0, 170870 0, 170871 0, 170872 0, 170873 0, 170874 0, 170875 0, 170876 0, 170877 0, 170878 0, 170879 0, 170880 0, 170881 0, 170882 0, 170883 0, 170884 0, 170885 0, 170886 0, 170887 0, 170888 0, 170889 0, 170890 0, 170891 0, 170892 0, 170893 0, 170894 0, 170895 0, 170896 0, 170897 0, 170898 0, 170899 0, 170900 0, 170901 0, 170902 0, 170903 0, 170904 0, 170905 0, 170906 0, 170907 0, 170908 0, 170909 0, 170910 0, 170911 0, 170912 0, 170913 0, 170914 0, 170915 0, 170916 0, 170917 0, 170918 0, 170919 0, 170920 0, 170921 0, 170922 0, 170923 0, 170924 0, 170925 0, 170926 0, 170927 0, 170928 0, 170929 0, 170930 0, 170931 0, 170932 0, 170933 0, 170934 0, 170935 0, 170936 0, 170937 0, 170938 0, 170939 0, 170940 0, 170941 0, 170942 0, 170943 0, 170944 0, 170945 0, 170946 0, 170947 0, 170948 0, 170949 0, 170950 0, 170951 0, 170952 0, 170953 0, 170954 0, 170955 0, 170956 0, 170957 0, 170958 0, 170959 0, 170960 0, 170961 0, 170962 0, 170963 0, 170964 0, 170965 0, 170966 0, 170967 0, 170968 0, 170969 0, 170970 0, 170971 0, 170972 0, 170973 0, 170974 0, 170975 0, 170976 0, 170977 0, 170978 0, 170979 0, 170980 0, 170981 0, 170982 0, 170983 0, 170984 0, 170985 0, 170986 0, 170987 0, 170988 0, 170989 0, 170990 0, 170991 0, 170992 0, 170993 0, 170994 0, 170995 0, 170996 0, 170997 0, 170998 0, 170999 0, 171000 0, 171001 0, 171002 0, 171003 0, 171004 0, 171005 0, 171006 0, 171007 0, 171008 0, 171009 0, 171010 0, 171011 0, 171012 0, 171013 0, 171014 0, 171015 0, 171016 0, 171017 0, 171018 0, 171019 0, 171020 0, 171021 0, 171022 0, 171023 0, 171024 0, 171025 0, 171026 0, 171027 0, 171028 0, 171029 0, 171030 0, 171031 0, 171032 0, 171033 0, 171034 0, 171035 0, 171036 0, 171037 0, 171038 0, 171039 0, 171040 0, 171041 0, 171042 0, 171043 0, 171044 0, 171045 0, 171046 0, 171047 0, 171048 0, 171049 0, 171050 0, 171051 0, 171052 0, 171053 0, 171054 0, 171055 0, 171056 0, 171057 0, 171058 0, 171059 0, 171060 0, 171061 0, 171062 0, 171063 0, 171064 0, 171065 0, 171066 0, 171067 0, 171068 0, 171069 0, 171070 0, 171071 0, 171072 0, 171073 0, 171074 0, 171075 0, 171076 0, 171077 0, 171078 0, 171079 0, 171080 0, 171081 0, 171082 0, 171083 0, 171084 0, 171085 0, 171086 0, 171087 0, 171088 0, 171089 0, 171090 0, 171091 0, 171092 0, 171093 0, 171094 0, 171095 0, 171096 0, 171097 0, 171098 0, 171099 0, 171100 0, 171101 0, 171102 0, 171103 0, 171104 0, 171105 0, 171106 0, 171107 0, 171108 0, 171109 0, 171110 0, 171111 0, 171112 0, 171113 0, 171114 0, 171115 0, 171116 0, 171117 0, 171118 0, 171119 0, 171120 0, 171121 0, 171122 0, 171123 0, 171124 0, 171125 0, 171126 0, 171127 0, 171128 0, 171129 0, 171130 0, 171131 0, 171132 0, 171133 0, 171134 0, 171135 0, 171136 0, 171137 0, 171138 0, 171139 0, 171140 0, 171141 0, 171142 0, 171143 0, 171144 0, 171145 0, 171146 0, 171147 0, 171148 0, 171149 0, 171150 0, 171151 0, 171152 0, 171153 0, 171154 0, 171155 0, 171156 0, 171157 0, 171158 0, 171159 0, 171160 0, 171161 0, 171162 0, 171163 0, 171164 0, 171165 0, 171166 0, 171167 0, 171168 0, 171169 0, 171170 0, 171171 0, 171172 0, 171173 0, 171174 0, 171175 0, 171176 0, 171177 0, 171178 0, 171179 0, 171180 0, 171181 0, 171182 0, 171183 0, 171184 0, 171185 0, 171186 0, 171187 0, 171188 0, 171189 0, 171190 0, 171191 0, 171192 0, 171193 0, 171194 0, 171195 0, 171196 0, 171197 0, 171198 0, 171199 0, 171200 0, 171201 0, 171202 0, 171203 0, 171204 0, 171205 0, 171206 0, 171207 0, 171208 0, 171209 0, 171210 0, 171211 0, 171212 0, 171213 0, 171214 0, 171215 0, 171216 0, 171217 0, 171218 0, 171219 0, 171220 0, 171221 0, 171222 0, 171223 0, 171224 0, 171225 0, 171226 0, 171227 0, 171228 0, 171229 0, 171230 0, 171231 0, 171232 0, 171233 0, 171234 0, 171235 0, 171236 0, 171237 0, 171238 0, 171239 0, 171240 0, 171241 0, 171242 0, 171243 0, 171244 0, 171245 0, 171246 0, 171247 0, 171248 0, 171249 0, 171250 0, 171251 0, 171252 0, 171253 0, 171254 0, 171255 0, 171256 0, 171257 0, 171258 0, 171259 0, 171260 0, 171261 0, 171262 0, 171263 0, 171264 0, 171265 0, 171266 0, 171267 0, 171268 0, 171269 0, 171270 0, 171271 0, 171272 0, 171273 0, 171274 0, 171275 0, 171276 0, 171277 0, 171278 0, 171279 0, 171280 0, 171281 0, 171282 0, 171283 0, 171284 0, 171285 0, 171286 0, 171287 0, 171288 0, 171289 0, 171290 0, 171291 0, 171292 0, 171293 0, 171294 0, 171295 0, 171296 0, 171297 0, 171298 0, 171299 0, 171300 0, 171301 0, 171302 0, 171303 0, 171304 0, 171305 0, 171306 0, 171307 0, 171308 0, 171309 0, 171310 0, 171311 0, 171312 0, 171313 0, 171314 0, 171315 0, 171316 0, 171317 0, 171318 0, 171319 0, 171320 0, 171321 0, 171322 0, 171323 0, 171324 0, 171325 0, 171326 0, 171327 0, 171328 0, 171329 0, 171330 0, 171331 0, 171332 0, 171333 0, 171334 0, 171335 0, 171336 0, 171337 0, 171338 0, 171339 0, 171340 0, 171341 0, 171342 0, 171343 0, 171344 0, 171345 0, 171346 0, 171347 0, 171348 0, 171349 0, 171350 0, 171351 0, 171352 0, 171353 0, 171354 0, 171355 0, 171356 0, 171357 0, 171358 0, 171359 0, 171360 0, 171361 0, 171362 0, 171363 0, 171364 0, 171365 0, 171366 0, 171367 0, 171368 0, 171369 0, 171370 0, 171371 0, 171372 0, 171373 0, 171374 0, 171375 0, 171376 0, 171377 0, 171378 0, 171379 0, 171380 0, 171381 0, 171382 0, 171383 0, 171384 0, 171385 0, 171386 0, 171387 0, 171388 0, 171389 0, 171390 0, 171391 0, 171392 0, 171393 0, 171394 0, 171395 0, 171396 0, 171397 0, 171398 0, 171399 0, 171400 0, 171401 0, 171402 0, 171403 0, 171404 0, 171405 0, 171406 0, 171407 0, 171408 0, 171409 0, 171410 0, 171411 0, 171412 0, 171413 0, 171414 0, 171415 0, 171416 0, 171417 0, 171418 0, 171419 0, 171420 0, 171421 0, 171422 0, 171423 0, 171424 0, 171425 0, 171426 0, 171427 0, 171428 0, 171429 0, 171430 0, 171431 0, 171432 0, 171433 0, 171434 0, 171435 0, 171436 0, 171437 0, 171438 0, 171439 0, 171440 0, 171441 0, 171442 0, 171443 0, 171444 0, 171445 0, 171446 0, 171447 0, 171448 0, 171449 0, 171450 0, 171451 0, 171452 0, 171453 0, 171454 0, 171455 0, 171456 0, 171457 0, 171458 0, 171459 0, 171460 0, 171461 0, 171462 0, 171463 0, 171464 0, 171465 0, 171466 0, 171467 Field_op0_s23_Slot_dual_slot0_set, 171468 Field_dsp340050b49a6c_fld2057_Slot_dual_slot0_set, 171469 Field_dsp340050b49a6c_fld2060_Slot_dual_slot0_set, 171470 Field_dsp340050b49a6c_fld2066_Slot_dual_slot0_set, 171471 Field_dsp340050b49a6c_fld2072_Slot_dual_slot0_set, 171472 Field_dsp340050b49a6c_fld2079_Slot_dual_slot0_set, 171473 Field_dsp340050b49a6c_fld3487dual_slot0_Slot_dual_slot0_set, 171474 Field_dsp340050b49a6c_fld3488dual_slot0_Slot_dual_slot0_set, 171475 Field_dsp340050b49a6c_fld3489dual_slot0_Slot_dual_slot0_set, 171476 Field_dsp340050b49a6c_fld3490dual_slot0_Slot_dual_slot0_set, 171477 Field_dsp340050b49a6c_fld3491dual_slot0_Slot_dual_slot0_set, 171478 Field_dsp340050b49a6c_fld3492dual_slot0_Slot_dual_slot0_set, 171479 Field_dsp340050b49a6c_fld3493dual_slot0_Slot_dual_slot0_set, 171480 Field_dsp340050b49a6c_fld3494dual_slot0_Slot_dual_slot0_set, 171481 Field_dsp340050b49a6c_fld3496dual_slot0_Slot_dual_slot0_set, 171482 Field_dsp340050b49a6c_fld3497dual_slot0_Slot_dual_slot0_set, 171483 Field_dsp340050b49a6c_fld3498dual_slot0_Slot_dual_slot0_set, 171484 Field_dsp340050b49a6c_fld3499dual_slot0_Slot_dual_slot0_set, 171485 Field_dsp340050b49a6c_fld3500dual_slot0_Slot_dual_slot0_set, 171486 Field_dsp340050b49a6c_fld3502dual_slot0_Slot_dual_slot0_set, 171487 Field_dsp340050b49a6c_fld3504dual_slot0_Slot_dual_slot0_set, 171488 Field_dsp340050b49a6c_fld3505dual_slot0_Slot_dual_slot0_set, 171489 Field_dsp340050b49a6c_fld3506dual_slot0_Slot_dual_slot0_set, 171490 Field_dsp340050b49a6c_fld3507dual_slot0_Slot_dual_slot0_set, 171491 Field_dsp340050b49a6c_fld3508dual_slot0_Slot_dual_slot0_set, 171492 Field_dsp340050b49a6c_fld3509dual_slot0_Slot_dual_slot0_set, 171493 Field_dsp340050b49a6c_fld3510dual_slot0_Slot_dual_slot0_set, 171494 Field_dsp340050b49a6c_fld3511dual_slot0_Slot_dual_slot0_set, 171495 Field_dsp340050b49a6c_fld3512dual_slot0_Slot_dual_slot0_set, 171496 Field_dsp340050b49a6c_fld3513dual_slot0_Slot_dual_slot0_set, 171497 Field_dsp340050b49a6c_fld3514dual_slot0_Slot_dual_slot0_set, 171498 Field_dsp340050b49a6c_fld3515dual_slot0_Slot_dual_slot0_set, 171499 Field_dsp340050b49a6c_fld3516dual_slot0_Slot_dual_slot0_set, 171500 Field_dsp340050b49a6c_fld3517dual_slot0_Slot_dual_slot0_set, 171501 Field_dsp340050b49a6c_fld3518dual_slot0_Slot_dual_slot0_set, 171502 Field_dsp340050b49a6c_fld3519dual_slot0_Slot_dual_slot0_set, 171503 Field_dsp340050b49a6c_fld3520dual_slot0_Slot_dual_slot0_set, 171504 Field_dsp340050b49a6c_fld3522dual_slot0_Slot_dual_slot0_set, 171505 Field_dsp340050b49a6c_fld3523dual_slot0_Slot_dual_slot0_set, 171506 Field_dsp340050b49a6c_fld3524dual_slot0_Slot_dual_slot0_set, 171507 Field_dsp340050b49a6c_fld3527dual_slot0_Slot_dual_slot0_set, 171508 Field_dsp340050b49a6c_fld3529dual_slot0_Slot_dual_slot0_set, 171509 Field_dsp340050b49a6c_fld3530dual_slot0_Slot_dual_slot0_set, 171510 Field_dsp340050b49a6c_fld3531_Slot_dual_slot0_set, 171511 Field_dsp340050b49a6c_fld3532dual_slot0_Slot_dual_slot0_set, 171512 Field_dsp340050b49a6c_fld3533dual_slot0_Slot_dual_slot0_set, 171513 Field_dsp340050b49a6c_fld3535dual_slot0_Slot_dual_slot0_set, 171514 Field_dsp340050b49a6c_fld3536dual_slot0_Slot_dual_slot0_set, 171515 Field_dsp340050b49a6c_fld3537dual_slot0_Slot_dual_slot0_set, 171516 Field_dsp340050b49a6c_fld3538dual_slot0_Slot_dual_slot0_set, 171517 Field_dsp340050b49a6c_fld3539dual_slot0_Slot_dual_slot0_set, 171518 Field_dsp340050b49a6c_fld3541dual_slot0_Slot_dual_slot0_set, 171519 Field_dsp340050b49a6c_fld3542dual_slot0_Slot_dual_slot0_set, 171520 Field_dsp340050b49a6c_fld3543dual_slot0_Slot_dual_slot0_set, 171521 Field_dsp340050b49a6c_fld3544dual_slot0_Slot_dual_slot0_set, 171522 Field_dsp340050b49a6c_fld3545dual_slot0_Slot_dual_slot0_set, 171523 Field_dsp340050b49a6c_fld3546dual_slot0_Slot_dual_slot0_set, 171524 Field_dsp340050b49a6c_fld3547dual_slot0_Slot_dual_slot0_set, 171525 Field_dsp340050b49a6c_fld3548dual_slot0_Slot_dual_slot0_set, 171526 Field_dsp340050b49a6c_fld3549dual_slot0_Slot_dual_slot0_set, 171527 Field_dsp340050b49a6c_fld3550dual_slot0_Slot_dual_slot0_set, 171528 Field_dsp340050b49a6c_fld3551dual_slot0_Slot_dual_slot0_set, 171529 Field_dsp340050b49a6c_fld3552_Slot_dual_slot0_set, 171530 Field_dsp340050b49a6c_fld3553dual_slot0_Slot_dual_slot0_set, 171531 Field_dsp340050b49a6c_fld3554dual_slot0_Slot_dual_slot0_set, 171532 Field_dsp340050b49a6c_fld3555dual_slot0_Slot_dual_slot0_set, 171533 Field_dsp340050b49a6c_fld3556dual_slot0_Slot_dual_slot0_set, 171534 Field_dsp340050b49a6c_fld3557dual_slot0_Slot_dual_slot0_set, 171535 Field_dsp340050b49a6c_fld3558dual_slot0_Slot_dual_slot0_set, 171536 Field_dsp340050b49a6c_fld3559dual_slot0_Slot_dual_slot0_set, 171537 Field_dsp340050b49a6c_fld3560dual_slot0_Slot_dual_slot0_set, 171538 Field_dsp340050b49a6c_fld3562dual_slot0_Slot_dual_slot0_set, 171539 Field_dsp340050b49a6c_fld3563dual_slot0_Slot_dual_slot0_set, 171540 Field_dsp340050b49a6c_fld3564dual_slot0_Slot_dual_slot0_set, 171541 Field_dsp340050b49a6c_fld3565dual_slot0_Slot_dual_slot0_set, 171542 Field_dsp340050b49a6c_fld3566dual_slot0_Slot_dual_slot0_set, 171543 Field_dsp340050b49a6c_fld3567dual_slot0_Slot_dual_slot0_set, 171544 Field_dsp340050b49a6c_fld3568dual_slot0_Slot_dual_slot0_set, 171545 Field_dsp340050b49a6c_fld3569dual_slot0_Slot_dual_slot0_set, 171546 Field_dsp340050b49a6c_fld3570dual_slot0_Slot_dual_slot0_set, 171547 Field_dsp340050b49a6c_fld3571dual_slot0_Slot_dual_slot0_set, 171548 Field_dsp340050b49a6c_fld3572dual_slot0_Slot_dual_slot0_set, 171549 Field_dsp340050b49a6c_fld3573dual_slot0_Slot_dual_slot0_set, 171550 Field_dsp340050b49a6c_fld3574dual_slot0_Slot_dual_slot0_set, 171551 Field_dsp340050b49a6c_fld3575dual_slot0_Slot_dual_slot0_set, 171552 Field_dsp340050b49a6c_fld3576dual_slot0_Slot_dual_slot0_set, 171553 Field_dsp340050b49a6c_fld3577dual_slot0_Slot_dual_slot0_set, 171554 Field_dsp340050b49a6c_fld3578dual_slot0_Slot_dual_slot0_set, 171555 Field_dsp340050b49a6c_fld3579dual_slot0_Slot_dual_slot0_set, 171556 Field_dsp340050b49a6c_fld3580dual_slot0_Slot_dual_slot0_set, 171557 Field_dsp340050b49a6c_fld3581dual_slot0_Slot_dual_slot0_set, 171558 Field_dsp340050b49a6c_fld3582dual_slot0_Slot_dual_slot0_set, 171559 Field_dsp340050b49a6c_fld3583dual_slot0_Slot_dual_slot0_set, 171560 Field_dsp340050b49a6c_fld3584_Slot_dual_slot0_set, 171561 Field_dsp340050b49a6c_fld3585dual_slot0_Slot_dual_slot0_set, 171562 Field_dsp340050b49a6c_fld3587dual_slot0_Slot_dual_slot0_set, 171563 Field_dsp340050b49a6c_fld3588dual_slot0_Slot_dual_slot0_set, 171564 Field_dsp340050b49a6c_fld3589dual_slot0_Slot_dual_slot0_set, 171565 Field_dsp340050b49a6c_fld3590dual_slot0_Slot_dual_slot0_set, 171566 Field_dsp340050b49a6c_fld3591dual_slot0_Slot_dual_slot0_set, 171567 Field_dsp340050b49a6c_fld3592dual_slot0_Slot_dual_slot0_set, 171568 Field_dsp340050b49a6c_fld3593dual_slot0_Slot_dual_slot0_set, 171569 Field_dsp340050b49a6c_fld3594dual_slot0_Slot_dual_slot0_set, 171570 Field_dsp340050b49a6c_fld3595dual_slot0_Slot_dual_slot0_set, 171571 Field_dsp340050b49a6c_fld3596dual_slot0_Slot_dual_slot0_set, 171572 Field_dsp340050b49a6c_fld3597dual_slot0_Slot_dual_slot0_set, 171573 Field_dsp340050b49a6c_fld3598dual_slot0_Slot_dual_slot0_set, 171574 Field_dsp340050b49a6c_fld3599dual_slot0_Slot_dual_slot0_set, 171575 Field_dsp340050b49a6c_fld3600dual_slot0_Slot_dual_slot0_set, 171576 Field_dsp340050b49a6c_fld3601dual_slot0_Slot_dual_slot0_set, 171577 Field_dsp340050b49a6c_fld3602_Slot_dual_slot0_set, 171578 Field_dsp340050b49a6c_fld3603dual_slot0_Slot_dual_slot0_set, 171579 Field_dsp340050b49a6c_fld3604dual_slot0_Slot_dual_slot0_set, 171580 Field_dsp340050b49a6c_fld3606dual_slot0_Slot_dual_slot0_set, 171581 Field_dsp340050b49a6c_fld3607dual_slot0_Slot_dual_slot0_set, 171582 Field_dsp340050b49a6c_fld3608dual_slot0_Slot_dual_slot0_set, 171583 Field_dsp340050b49a6c_fld3609dual_slot0_Slot_dual_slot0_set, 171584 Field_dsp340050b49a6c_fld3610_Slot_dual_slot0_set, 171585 Field_dsp340050b49a6c_fld3611dual_slot0_Slot_dual_slot0_set, 171586 Field_dsp340050b49a6c_fld3612dual_slot0_Slot_dual_slot0_set, 171587 Field_dsp340050b49a6c_fld3613dual_slot0_Slot_dual_slot0_set, 171588 Field_dsp340050b49a6c_fld3614dual_slot0_Slot_dual_slot0_set, 171589 Field_dsp340050b49a6c_fld3615dual_slot0_Slot_dual_slot0_set, 171590 Field_dsp340050b49a6c_fld3616dual_slot0_Slot_dual_slot0_set, 171591 Field_dsp340050b49a6c_fld3618dual_slot0_Slot_dual_slot0_set, 171592 Field_dsp340050b49a6c_fld3619_Slot_dual_slot0_set, 171593 Field_dsp340050b49a6c_fld3620dual_slot0_Slot_dual_slot0_set, 171594 Field_dsp340050b49a6c_fld3621dual_slot0_Slot_dual_slot0_set, 171595 Field_dsp340050b49a6c_fld3622dual_slot0_Slot_dual_slot0_set, 171596 Field_dsp340050b49a6c_fld3623dual_slot0_Slot_dual_slot0_set, 171597 Field_dsp340050b49a6c_fld3624dual_slot0_Slot_dual_slot0_set, 171598 Field_dsp340050b49a6c_fld3625dual_slot0_Slot_dual_slot0_set, 171599 Field_dsp340050b49a6c_fld3626dual_slot0_Slot_dual_slot0_set, 171600 Field_dsp340050b49a6c_fld3936dual_slot0_Slot_dual_slot0_set, 171601 Field_dsp340050b49a6c_fld3937dual_slot0_Slot_dual_slot0_set, 171602 Field_dsp340050b49a6c_fld3938dual_slot0_Slot_dual_slot0_set, 171603 Field_dsp340050b49a6c_fld3939dual_slot0_Slot_dual_slot0_set, 171604 Field_dsp340050b49a6c_fld3940dual_slot0_Slot_dual_slot0_set, 171605 Field_dsp340050b49a6c_fld3941dual_slot0_Slot_dual_slot0_set, 171606 Field_dsp340050b49a6c_fld3943dual_slot0_Slot_dual_slot0_set, 171607 Field_dsp340050b49a6c_fld3945dual_slot0_Slot_dual_slot0_set, 171608 Field_dsp340050b49a6c_fld3946dual_slot0_Slot_dual_slot0_set, 171609 Field_dsp340050b49a6c_fld3947dual_slot0_Slot_dual_slot0_set, 171610 Field_dsp340050b49a6c_fld3949dual_slot0_Slot_dual_slot0_set, 171611 Field_dsp340050b49a6c_fld3950dual_slot0_Slot_dual_slot0_set, 171612 Field_dsp340050b49a6c_fld3951dual_slot0_Slot_dual_slot0_set, 171613 Field_dsp340050b49a6c_fld3952dual_slot0_Slot_dual_slot0_set, 171614 Field_dsp340050b49a6c_fld3954dual_slot0_Slot_dual_slot0_set, 171615 Field_dsp340050b49a6c_fld3957dual_slot0_Slot_dual_slot0_set, 171616 Field_dsp340050b49a6c_fld3958dual_slot0_Slot_dual_slot0_set, 171617 Field_dsp340050b49a6c_fld3959dual_slot0_Slot_dual_slot0_set, 171618 Field_dsp340050b49a6c_fld3960dual_slot0_Slot_dual_slot0_set, 171619 Field_dsp340050b49a6c_fld3961dual_slot0_Slot_dual_slot0_set, 171620 Implicit_Field_set, 171621 Implicit_Field_set, 171622 Implicit_Field_set, 171623 Implicit_Field_set, 171624 Implicit_Field_set, 171625 Implicit_Field_set, 171626 Implicit_Field_set, 171627 Implicit_Field_set 171628}; 171629 171630static xtensa_slot_internal slots[] = { 171631 { "Inst", "x24", 0, 171632 Slot_x24_Format_inst_0_get, Slot_x24_Format_inst_0_set, 171633 Slot_inst_get_field_fns, Slot_inst_set_field_fns, 171634 Slot_inst_decode, "nop" }, 171635 { "Inst16a", "x16a", 0, 171636 Slot_x16a_Format_inst16a_0_get, Slot_x16a_Format_inst16a_0_set, 171637 Slot_inst16a_get_field_fns, Slot_inst16a_set_field_fns, 171638 Slot_inst16a_decode, "" }, 171639 { "Inst16b", "x16b", 0, 171640 Slot_x16b_Format_inst16b_0_get, Slot_x16b_Format_inst16b_0_set, 171641 Slot_inst16b_get_field_fns, Slot_inst16b_set_field_fns, 171642 Slot_inst16b_decode, "nop.n" }, 171643 { "GP_slot2", "GP", 2, 171644 Slot_gp_Format_gp_slot2_43_get, Slot_gp_Format_gp_slot2_43_set, 171645 Slot_gp_slot2_get_field_fns, Slot_gp_slot2_set_field_fns, 171646 Slot_gp_slot2_decode, "nop" }, 171647 { "GP_slot1", "GP", 1, 171648 Slot_gp_Format_gp_slot1_26_get, Slot_gp_Format_gp_slot1_26_set, 171649 Slot_gp_slot1_get_field_fns, Slot_gp_slot1_set_field_fns, 171650 Slot_gp_slot1_decode, "nop" }, 171651 { "GP_slot0", "GP", 0, 171652 Slot_gp_Format_gp_slot0_7_get, Slot_gp_Format_gp_slot0_7_set, 171653 Slot_gp_slot0_get_field_fns, Slot_gp_slot0_set_field_fns, 171654 Slot_gp_slot0_decode, "nop" }, 171655 { "DOT_slot2", "DOT", 2, 171656 Slot_dot_Format_dot_slot2_44_get, Slot_dot_Format_dot_slot2_44_set, 171657 Slot_dot_slot2_get_field_fns, Slot_dot_slot2_set_field_fns, 171658 Slot_dot_slot2_decode, "nop" }, 171659 { "DOT_slot1", "DOT", 1, 171660 Slot_dot_Format_dot_slot1_24_get, Slot_dot_Format_dot_slot1_24_set, 171661 Slot_dot_slot1_get_field_fns, Slot_dot_slot1_set_field_fns, 171662 Slot_dot_slot1_decode, "nop" }, 171663 { "DOT_slot0", "DOT", 0, 171664 Slot_dot_Format_dot_slot0_7_get, Slot_dot_Format_dot_slot0_7_set, 171665 Slot_dot_slot0_get_field_fns, Slot_dot_slot0_set_field_fns, 171666 Slot_dot_slot0_decode, "nop" }, 171667 { "PQ_slot2", "PQ", 2, 171668 Slot_pq_Format_pq_slot2_40_get, Slot_pq_Format_pq_slot2_40_set, 171669 Slot_pq_slot2_get_field_fns, Slot_pq_slot2_set_field_fns, 171670 Slot_pq_slot2_decode, "nop" }, 171671 { "PQ_slot1", "PQ", 1, 171672 Slot_pq_Format_pq_slot1_26_get, Slot_pq_Format_pq_slot1_26_set, 171673 Slot_pq_slot1_get_field_fns, Slot_pq_slot1_set_field_fns, 171674 Slot_pq_slot1_decode, "nop" }, 171675 { "PQ_slot0", "PQ", 0, 171676 Slot_pq_Format_pq_slot0_7_get, Slot_pq_Format_pq_slot0_7_set, 171677 Slot_pq_slot0_get_field_fns, Slot_pq_slot0_set_field_fns, 171678 Slot_pq_slot0_decode, "nop" }, 171679 { "ACC2_slot2", "ACC2", 2, 171680 Slot_acc2_Format_acc2_slot2_47_get, Slot_acc2_Format_acc2_slot2_47_set, 171681 Slot_acc2_slot2_get_field_fns, Slot_acc2_slot2_set_field_fns, 171682 Slot_acc2_slot2_decode, "nop" }, 171683 { "ACC2_slot1", "ACC2", 1, 171684 Slot_acc2_Format_acc2_slot1_23_get, Slot_acc2_Format_acc2_slot1_23_set, 171685 Slot_acc2_slot1_get_field_fns, Slot_acc2_slot1_set_field_fns, 171686 Slot_acc2_slot1_decode, "nop" }, 171687 { "ACC2_slot0", "ACC2", 0, 171688 Slot_acc2_Format_acc2_slot0_7_get, Slot_acc2_Format_acc2_slot0_7_set, 171689 Slot_acc2_slot0_get_field_fns, Slot_acc2_slot0_set_field_fns, 171690 Slot_acc2_slot0_decode, "nop" }, 171691 { "SMOD_slot2", "SMOD", 2, 171692 Slot_smod_Format_smod_slot2_42_get, Slot_smod_Format_smod_slot2_42_set, 171693 Slot_smod_slot2_get_field_fns, Slot_smod_slot2_set_field_fns, 171694 Slot_smod_slot2_decode, "nop" }, 171695 { "SMOD_slot1", "SMOD", 1, 171696 Slot_smod_Format_smod_slot1_26_get, Slot_smod_Format_smod_slot1_26_set, 171697 Slot_smod_slot1_get_field_fns, Slot_smod_slot1_set_field_fns, 171698 Slot_smod_slot1_decode, "nop" }, 171699 { "SMOD_slot0", "SMOD", 0, 171700 Slot_smod_Format_smod_slot0_7_get, Slot_smod_Format_smod_slot0_7_set, 171701 Slot_smod_slot0_get_field_fns, Slot_smod_slot0_set_field_fns, 171702 Slot_smod_slot0_decode, "nop" }, 171703 { "LLR_slot2", "LLR", 2, 171704 Slot_llr_Format_llr_slot2_44_get, Slot_llr_Format_llr_slot2_44_set, 171705 Slot_llr_slot2_get_field_fns, Slot_llr_slot2_set_field_fns, 171706 Slot_llr_slot2_decode, "nop" }, 171707 { "LLR_slot1", "LLR", 1, 171708 Slot_llr_Format_llr_slot1_24_get, Slot_llr_Format_llr_slot1_24_set, 171709 Slot_llr_slot1_get_field_fns, Slot_llr_slot1_set_field_fns, 171710 Slot_llr_slot1_decode, "nop" }, 171711 { "LLR_slot0", "LLR", 0, 171712 Slot_llr_Format_llr_slot0_7_get, Slot_llr_Format_llr_slot0_7_set, 171713 Slot_llr_slot0_get_field_fns, Slot_llr_slot0_set_field_fns, 171714 Slot_llr_slot0_decode, "nop" }, 171715 { "DUAL_slot2", "DUAL", 2, 171716 Slot_dual_Format_dual_slot2_31_get, Slot_dual_Format_dual_slot2_31_set, 171717 Slot_dual_slot2_get_field_fns, Slot_dual_slot2_set_field_fns, 171718 Slot_dual_slot2_decode, "nop" }, 171719 { "DUAL_slot1", "DUAL", 1, 171720 Slot_dual_Format_dual_slot1_30_get, Slot_dual_Format_dual_slot1_30_set, 171721 Slot_dual_slot1_get_field_fns, Slot_dual_slot1_set_field_fns, 171722 Slot_dual_slot1_decode, "nop" }, 171723 { "DUAL_slot0", "DUAL", 0, 171724 Slot_dual_Format_dual_slot0_7_get, Slot_dual_Format_dual_slot0_7_set, 171725 Slot_dual_slot0_get_field_fns, Slot_dual_slot0_set_field_fns, 171726 Slot_dual_slot0_decode, "nop" } 171727}; 171728 171729 171730/* Instruction formats. */ 171731 171732static void 171733Format_x24_encode (xtensa_insnbuf insn) 171734{ 171735 insn[0] = 0; 171736 insn[1] = 0; 171737} 171738 171739static void 171740Format_x16a_encode (xtensa_insnbuf insn) 171741{ 171742 insn[0] = 0x8; 171743 insn[1] = 0; 171744} 171745 171746static void 171747Format_x16b_encode (xtensa_insnbuf insn) 171748{ 171749 insn[0] = 0xc; 171750 insn[1] = 0; 171751} 171752 171753static void 171754Format_GP_encode (xtensa_insnbuf insn) 171755{ 171756 insn[0] = 0xf; 171757 insn[1] = 0; 171758} 171759 171760static void 171761Format_DOT_encode (xtensa_insnbuf insn) 171762{ 171763 insn[0] = 0x1f; 171764 insn[1] = 0; 171765} 171766 171767static void 171768Format_PQ_encode (xtensa_insnbuf insn) 171769{ 171770 insn[0] = 0x2f; 171771 insn[1] = 0; 171772} 171773 171774static void 171775Format_ACC2_encode (xtensa_insnbuf insn) 171776{ 171777 insn[0] = 0x3f; 171778 insn[1] = 0; 171779} 171780 171781static void 171782Format_SMOD_encode (xtensa_insnbuf insn) 171783{ 171784 insn[0] = 0x4f; 171785 insn[1] = 0; 171786} 171787 171788static void 171789Format_LLR_encode (xtensa_insnbuf insn) 171790{ 171791 insn[0] = 0x5f; 171792 insn[1] = 0; 171793} 171794 171795static void 171796Format_DUAL_encode (xtensa_insnbuf insn) 171797{ 171798 insn[0] = 0x6f; 171799 insn[1] = 0; 171800} 171801 171802static int Format_x24_slots[] = { 0 }; 171803 171804static int Format_x16a_slots[] = { 1 }; 171805 171806static int Format_x16b_slots[] = { 2 }; 171807 171808static int Format_GP_slots[] = { 5, 4, 3 }; 171809 171810static int Format_DOT_slots[] = { 8, 7, 6 }; 171811 171812static int Format_PQ_slots[] = { 11, 10, 9 }; 171813 171814static int Format_ACC2_slots[] = { 14, 13, 12 }; 171815 171816static int Format_SMOD_slots[] = { 17, 16, 15 }; 171817 171818static int Format_LLR_slots[] = { 20, 19, 18 }; 171819 171820static int Format_DUAL_slots[] = { 23, 22, 21 }; 171821 171822static xtensa_format_internal formats[] = { 171823 { "x24", 3, Format_x24_encode, 1, Format_x24_slots }, 171824 { "x16a", 2, Format_x16a_encode, 1, Format_x16a_slots }, 171825 { "x16b", 2, Format_x16b_encode, 1, Format_x16b_slots }, 171826 { "GP", 8, Format_GP_encode, 3, Format_GP_slots }, 171827 { "DOT", 8, Format_DOT_encode, 3, Format_DOT_slots }, 171828 { "PQ", 8, Format_PQ_encode, 3, Format_PQ_slots }, 171829 { "ACC2", 8, Format_ACC2_encode, 3, Format_ACC2_slots }, 171830 { "SMOD", 8, Format_SMOD_encode, 3, Format_SMOD_slots }, 171831 { "LLR", 8, Format_LLR_encode, 3, Format_LLR_slots }, 171832 { "DUAL", 8, Format_DUAL_encode, 3, Format_DUAL_slots } 171833}; 171834 171835 171836static int 171837format_decoder (const xtensa_insnbuf insn) 171838{ 171839 if ((insn[0] & 0x8) == 0 && (insn[1] & 0) == 0) 171840 return 0; /* x24 */ 171841 if ((insn[0] & 0xc) == 0x8 && (insn[1] & 0) == 0) 171842 return 1; /* x16a */ 171843 if ((insn[0] & 0xe) == 0xc && (insn[1] & 0) == 0) 171844 return 2; /* x16b */ 171845 if ((insn[0] & 0x7f) == 0xf && (insn[1] & 0) == 0) 171846 return 3; /* GP */ 171847 if ((insn[0] & 0x7f) == 0x1f && (insn[1] & 0) == 0) 171848 return 4; /* DOT */ 171849 if ((insn[0] & 0x7f) == 0x2f && (insn[1] & 0) == 0) 171850 return 5; /* PQ */ 171851 if ((insn[0] & 0x7f) == 0x3f && (insn[1] & 0) == 0) 171852 return 6; /* ACC2 */ 171853 if ((insn[0] & 0x7f) == 0x4f && (insn[1] & 0) == 0) 171854 return 7; /* SMOD */ 171855 if ((insn[0] & 0x7f) == 0x5f && (insn[1] & 0) == 0) 171856 return 8; /* LLR */ 171857 if ((insn[0] & 0x7f) == 0x6f && (insn[1] & 0) == 0) 171858 return 9; /* DUAL */ 171859 return -1; 171860} 171861 171862static int length_table[16] = { 171863 3, 171864 3, 171865 3, 171866 3, 171867 3, 171868 3, 171869 3, 171870 3, 171871 2, 171872 2, 171873 2, 171874 2, 171875 2, 171876 2, 171877 -1, 171878 8 171879}; 171880 171881static int 171882length_decoder (const unsigned char *insn) 171883{ 171884 int op0 = insn[0] & 0xf; 171885 return length_table[op0]; 171886} 171887 171888 171889/* Top-level ISA structure. */ 171890 171891xtensa_isa_internal xtensa_modules = { 171892 0 /* little-endian */, 171893 8 /* insn_size */, 0, 171894 10, formats, format_decoder, length_decoder, 171895 24, slots, 171896 1733 /* num_fields */, 171897 1828, operands, 171898 747, iclasses, 171899 839, opcodes, 0, 171900 10, regfiles, 171901 NUM_STATES, states, 0, 171902 NUM_SYSREGS, sysregs, 0, 171903 { MAX_SPECIAL_REG, MAX_USER_REG }, { 0, 0 }, 171904 95, interfaces, 0, 171905 0, funcUnits, 0 171906}; 171907