Home
last modified time | relevance | path

Searched refs:DCIO_GSL0_CNTL__DCIO_GSL0_VSYNC_SEL__SHIFT (Results 1 – 6 of 6) sorted by relevance

/dragonfly/sys/dev/drm/amd/include/asic_reg/dce/
H A Ddce_6_0_sh_mask.h4748 #define DCIO_GSL0_CNTL__DCIO_GSL0_VSYNC_SEL__SHIFT 0x00000000 macro
H A Ddce_8_0_sh_mask.h3288 #define DCIO_GSL0_CNTL__DCIO_GSL0_VSYNC_SEL__SHIFT 0x0 macro
H A Ddce_10_0_sh_mask.h3210 #define DCIO_GSL0_CNTL__DCIO_GSL0_VSYNC_SEL__SHIFT 0x0 macro
H A Ddce_11_0_sh_mask.h3280 #define DCIO_GSL0_CNTL__DCIO_GSL0_VSYNC_SEL__SHIFT 0x0 macro
H A Ddce_11_2_sh_mask.h3528 #define DCIO_GSL0_CNTL__DCIO_GSL0_VSYNC_SEL__SHIFT 0x0 macro
H A Ddce_12_0_sh_mask.h9364 #define DCIO_GSL0_CNTL__DCIO_GSL0_VSYNC_SEL__SHIFT … macro